Fitter report for pipemult
Fri Sep 28 18:01:39 2007
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Fitter DSP Block Usage Summary
 20. DSP Block Details
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 28 18:01:39 2007    ;
; Quartus II Version                 ; 7.2 Build 151 09/26/2007 SJ Full Version ;
; Revision Name                      ; pipemult                                 ;
; Top-level Entity Name              ; pipemult                                 ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5F256C6                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1 / 4,608 ( < 1 % )                      ;
;     Total combinational functions  ; 1 / 4,608 ( < 1 % )                      ;
;     Dedicated logic registers      ; 0 / 4,608 ( 0 % )                        ;
; Total registers                    ; 16                                       ;
; Total pins                         ; 44 / 158 ( 28 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 512 / 119,808 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 1 / 26 ( 4 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C5F256C6                    ;                                ;
; Use TimeQuest Timing Analyzer                                         ; On                             ; Off                            ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                   ; 1                              ; 1                              ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                      ; Care                           ; Care                           ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                    ;
+-----------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-----------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; inst2[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[0]             ; DATAIN           ;                       ;
; inst2[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[1]             ; DATAIN           ;                       ;
; inst2[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[2]             ; DATAIN           ;                       ;
; inst2[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[3]             ; DATAIN           ;                       ;
; inst2[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[4]             ; DATAIN           ;                       ;
; inst2[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[5]             ; DATAIN           ;                       ;
; inst2[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[6]             ; DATAIN           ;                       ;
; inst2[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[7]             ; DATAIN           ;                       ;
; inst2[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[8]             ; DATAIN           ;                       ;
; inst2[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[9]             ; DATAIN           ;                       ;
; inst2[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[10]            ; DATAIN           ;                       ;
; inst2[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[11]            ; DATAIN           ;                       ;
; inst2[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[12]            ; DATAIN           ;                       ;
; inst2[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[13]            ; DATAIN           ;                       ;
; inst2[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[14]            ; DATAIN           ;                       ;
; inst2[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; q[15]            ; DATAIN           ;                       ;
+-----------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera_trn/Quartus_II_Software_Design_Series_Foundation/QIIF7_2/Solutions/Final_projects/Schematic/pipemult.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1 / 4,608 ( < 1 % )     ;
;     -- Combinational with no register       ; 1                       ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 0                       ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 0                       ;
;     -- 3 input functions                    ; 0                       ;
;     -- <=2 input functions                  ; 1                       ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1                       ;
;     -- arithmetic mode                      ; 0                       ;
;                                             ;                         ;
; Total registers*                            ; 16 / 5,058 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 0 / 4,608 ( 0 % )       ;
;     -- I/O registers                        ; 16 / 450 ( 4 % )        ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 1 / 288 ( < 1 % )       ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 44 / 158 ( 28 % )       ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )          ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 1 / 26 ( 4 % )          ;
; Total memory bits                           ; 512 / 119,808 ( < 1 % ) ;
; Total RAM block bits                        ; 4,608 / 119,808 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 26 ( 4 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 1 / 8 ( 13 % )          ;
; Average interconnect usage                  ; 0%                      ;
; Peak interconnect usage                     ; 1%                      ;
; Maximum fan-out node                        ; clk1~clkctrl            ;
; Maximum fan-out                             ; 19                      ;
; Highest non-global fan-out signal           ; ~GND                    ;
; Highest non-global fan-out                  ; 2                       ;
; Total fan-out                               ; 66                      ;
; Average fan-out                             ; 1.27                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk1         ; H16   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; dataa[0]     ; B14   ; 2        ; 26           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[1]     ; A14   ; 2        ; 26           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[2]     ; C13   ; 2        ; 26           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[3]     ; C12   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[4]     ; B13   ; 2        ; 24           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[5]     ; A13   ; 2        ; 24           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[6]     ; B11   ; 2        ; 24           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; dataa[7]     ; B12   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[0]     ; A12   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[1]     ; A11   ; 2        ; 21           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[2]     ; G10   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[3]     ; G11   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[4]     ; B10   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[5]     ; A10   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[6]     ; F10   ; 2        ; 17           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; datab[7]     ; F9    ; 2        ; 17           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; rdaddress[0] ; J16   ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[1] ; J15   ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[2] ; H15   ; 3        ; 28           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[3] ; H11   ; 3        ; 28           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; rdaddress[4] ; G12   ; 3        ; 28           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[0] ; L14   ; 3        ; 28           ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[1] ; L15   ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[2] ; L16   ; 3        ; 28           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[3] ; K16   ; 3        ; 28           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wraddress[4] ; K15   ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
; wren         ; M16   ; 3        ; 28           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                            ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; q[0]  ; M15   ; 3        ; 28           ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[10] ; P14   ; 3        ; 28           ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[11] ; J12   ; 3        ; 28           ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[12] ; N13   ; 3        ; 28           ; 2            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[13] ; H12   ; 3        ; 28           ; 8            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[14] ; M12   ; 3        ; 28           ; 1            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[15] ; N12   ; 3        ; 28           ; 1            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[1]  ; J11   ; 3        ; 28           ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[2]  ; N16   ; 3        ; 28           ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[3]  ; F16   ; 3        ; 28           ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[4]  ; N15   ; 3        ; 28           ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[5]  ; F15   ; 3        ; 28           ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[6]  ; P16   ; 3        ; 28           ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[7]  ; G15   ; 3        ; 28           ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[8]  ; P15   ; 3        ; 28           ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
; q[9]  ; G16   ; 3        ; 28           ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; 12mA             ; Off         ; User                 ; 0 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 35 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 16 / 43 ( 37 % ) ; 2.5V          ; --           ;
; 3        ; 29 / 39 ( 74 % ) ; 1.8V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 141        ; 2        ; datab[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 136        ; 2        ; datab[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 135        ; 2        ; datab[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 132        ; 2        ; dataa[5]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 128        ; 2        ; dataa[1]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 140        ; 2        ; datab[4]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 133        ; 2        ; dataa[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 134        ; 2        ; dataa[7]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 131        ; 2        ; dataa[4]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 127        ; 2        ; dataa[0]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C4       ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 130        ; 2        ; dataa[3]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 129        ; 2        ; dataa[2]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E16      ; 122        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; F5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 143        ; 2        ; datab[7]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 142        ; 2        ; datab[6]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ; 113        ; 3        ; q[5]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 114        ; 3        ; q[3]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 138        ; 2        ; datab[2]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 139        ; 2        ; datab[3]                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 117        ; 3        ; rdaddress[4]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; G15      ; 112        ; 3        ; q[7]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 111        ; 3        ; q[9]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 116        ; 3        ; rdaddress[3]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H12      ; 109        ; 3        ; q[13]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H13      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 107        ; 3        ; rdaddress[2]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 108        ; 3        ; clk1                                     ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 115        ; 3        ; q[1]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 110        ; 3        ; q[11]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 106        ; 3        ; rdaddress[1]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 105        ; 3        ; rdaddress[0]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K12      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; K15      ; 104        ; 3        ; wraddress[4]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 103        ; 3        ; wraddress[3]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L13      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 96         ; 3        ; wraddress[0]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 97         ; 3        ; wraddress[1]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 98         ; 3        ; wraddress[2]                             ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 85         ; 3        ; q[14]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 93         ; 3        ; q[0]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 94         ; 3        ; wren                                     ; input  ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 84         ; 3        ; q[15]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 86         ; 3        ; q[12]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 91         ; 3        ; q[4]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 92         ; 3        ; q[2]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 88         ; 3        ; q[10]                                    ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P15      ; 89         ; 3        ; q[8]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 90         ; 3        ; q[6]                                     ; output ; 1.8 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                   ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
; |pipemult                                 ; 1 (1)       ; 0 (0)                     ; 16 (16)       ; 512         ; 1    ; 1            ; 1       ; 0         ; 44   ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pipemult                                                                             ; work         ;
;    |mult:mult_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|mult:mult_inst                                                              ; work         ;
;       |lpm_mult:lpm_mult_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component                                  ; work         ;
;          |mult_ccq:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated          ; work         ;
;    |ram:ram_inst|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_coq1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pipemult|ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; q[15]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[14]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[13]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[12]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[11]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[10]        ; Output   ; --            ; --            ; --                    ; 0   ;
; q[9]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[8]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[7]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[6]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[5]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[4]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[3]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[2]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[1]         ; Output   ; --            ; --            ; --                    ; 0   ;
; q[0]         ; Output   ; --            ; --            ; --                    ; 0   ;
; clk1         ; Input    ; 0             ; 0             ; --                    ; --  ;
; wren         ; Input    ; 1             ; 0             ; --                    ; --  ;
; wraddress[0] ; Input    ; 2             ; 1             ; --                    ; --  ;
; wraddress[1] ; Input    ; 2             ; 1             ; --                    ; --  ;
; wraddress[2] ; Input    ; 2             ; 1             ; --                    ; --  ;
; wraddress[3] ; Input    ; 1             ; 2             ; --                    ; --  ;
; wraddress[4] ; Input    ; 1             ; 2             ; --                    ; --  ;
; rdaddress[0] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[1] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[2] ; Input    ; 0             ; 0             ; --                    ; --  ;
; rdaddress[3] ; Input    ; 0             ; 2             ; --                    ; --  ;
; rdaddress[4] ; Input    ; 2             ; 0             ; --                    ; --  ;
; dataa[0]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[1]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[2]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[3]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[4]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[5]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[6]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; dataa[7]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[0]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[1]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[2]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[3]     ; Input    ; 0             ; 0             ; --                    ; --  ;
; datab[4]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; datab[5]     ; Input    ; 1             ; 0             ; --                    ; --  ;
; datab[6]     ; Input    ; 0             ; 1             ; --                    ; --  ;
; datab[7]     ; Input    ; 1             ; 0             ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; clk1                                                                                            ;                   ;         ;
; wren                                                                                            ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 0                 ; 1       ;
; wraddress[0]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 0                 ; 2       ;
; wraddress[1]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 0                 ; 2       ;
; wraddress[2]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 0                 ; 2       ;
; wraddress[3]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 1                 ; 2       ;
; wraddress[4]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 1                 ; 2       ;
; rdaddress[0]                                                                                    ;                   ;         ;
; rdaddress[1]                                                                                    ;                   ;         ;
; rdaddress[2]                                                                                    ;                   ;         ;
; rdaddress[3]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 1                 ; 2       ;
; rdaddress[4]                                                                                    ;                   ;         ;
;      - ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ram_block1a0 ; 0                 ; 2       ;
; dataa[0]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; dataa[1]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; dataa[2]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; dataa[3]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; dataa[4]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; dataa[5]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 0       ;
; dataa[6]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 0       ;
; dataa[7]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; datab[0]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 0       ;
; datab[1]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 0       ;
; datab[2]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 0       ;
; datab[3]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 0       ;
; datab[4]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 1       ;
; datab[5]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 1       ;
; datab[6]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 1                 ; 1       ;
; datab[7]                                                                                        ;                   ;         ;
;      - mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1             ; 0                 ; 1       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk1 ; PIN_H16  ; 19      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; wren ; PIN_M16  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk1 ; PIN_H16  ; 19      ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; ~GND                                                                                   ; 2       ;
; datab[7]                                                                               ; 1       ;
; datab[6]                                                                               ; 1       ;
; datab[5]                                                                               ; 1       ;
; datab[4]                                                                               ; 1       ;
; datab[3]                                                                               ; 1       ;
; datab[2]                                                                               ; 1       ;
; datab[1]                                                                               ; 1       ;
; datab[0]                                                                               ; 1       ;
; dataa[7]                                                                               ; 1       ;
; dataa[6]                                                                               ; 1       ;
; dataa[5]                                                                               ; 1       ;
; dataa[4]                                                                               ; 1       ;
; dataa[3]                                                                               ; 1       ;
; dataa[2]                                                                               ; 1       ;
; dataa[1]                                                                               ; 1       ;
; dataa[0]                                                                               ; 1       ;
; rdaddress[4]                                                                           ; 1       ;
; rdaddress[3]                                                                           ; 1       ;
; rdaddress[2]                                                                           ; 1       ;
; rdaddress[1]                                                                           ; 1       ;
; rdaddress[0]                                                                           ; 1       ;
; wraddress[4]                                                                           ; 1       ;
; wraddress[3]                                                                           ; 1       ;
; wraddress[2]                                                                           ; 1       ;
; wraddress[1]                                                                           ; 1       ;
; wraddress[0]                                                                           ; 1       ;
; wren                                                                                   ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~3         ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~2         ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1           ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|result[15]          ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|result[14]          ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|result[13]          ; 1       ;
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|result[12]          ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
; Name                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location   ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
; ram:ram_inst|altsyncram:altsyncram_component|altsyncram_coq1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; ram.hex ; M4K_X23_Y5 ;
+----------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                            ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mult:mult_inst|lpm_mult:lpm_mult_component|mult_ccq:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y10_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 60 / 15,666 ( < 1 % ) ;
; C16 interconnects          ; 4 / 812 ( < 1 % )     ;
; C4 interconnects           ; 74 / 11,424 ( < 1 % ) ;
; Direct links               ; 1 / 15,666 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; Local interconnects        ; 0 / 4,608 ( 0 % )     ;
; R24 interconnects          ; 6 / 652 ( < 1 % )     ;
; R4 interconnects           ; 97 / 13,328 ( < 1 % ) ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 1.00) ; Number of LABs  (Total = 1) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 0                           ;
; 11                                         ; 0                           ;
; 12                                         ; 0                           ;
; 13                                         ; 0                           ;
; 14                                         ; 0                           ;
; 15                                         ; 0                           ;
; 16                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 1.00) ; Number of LABs  (Total = 1) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 1                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 1.00) ; Number of LABs  (Total = 1) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
+-------------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                    ;
+------------------------------------------------------------------+-------+
; Name                                                             ; Value ;
+------------------------------------------------------------------+-------+
; Mid Wire Use - Fit Attempt 1                                     ; 1     ;
; Mid Slack - Fit Attempt 1                                        ; -1702 ;
; Internal Atom Count - Fit Attempt 1                              ; 1     ;
; LE/ALM Count - Fit Attempt 1                                     ; 1     ;
; LAB Count - Fit Attempt 1                                        ; 1     ;
; Outputs per Lab - Fit Attempt 1                                  ; 1.000 ;
; Inputs per LAB - Fit Attempt 1                                   ; 0.000 ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.000 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:1   ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:1   ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:1   ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:1   ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:1   ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:1   ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:1   ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:1   ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:1   ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:1   ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:1   ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:1   ;
; LEs in Chains - Fit Attempt 1                                    ; 0     ;
; LEs in Long Chains - Fit Attempt 1                               ; 0     ;
; LABs with Chains - Fit Attempt 1                                 ; 0     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0     ;
; Time - Fit Attempt 1                                             ; 0     ;
+------------------------------------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Wire Use - Fit Attempt 1      ; 0     ;
; Early Slack - Fit Attempt 1         ; -694  ;
; Mid Wire Use - Fit Attempt 1        ; 1     ;
; Mid Slack - Fit Attempt 1           ; -694  ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Late Slack - Fit Attempt 1          ; -694  ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.240 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 281   ;
; Early Wire Use - Fit Attempt 1      ; 1     ;
; Peak Regional Wire - Fit Attempt 1  ; 1     ;
; Mid Slack - Fit Attempt 1           ; 78    ;
; Late Slack - Fit Attempt 1          ; 78    ;
; Late Wire Use - Fit Attempt 1       ; 1     ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.020 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
    Info: Processing started: Fri Sep 28 18:01:28 2007
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pipemult -c pipemult
Info: Selected device EP2C5F256C6 for design "pipemult"
Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'C:/altera_trn/Quartus_II_Software_Design_Series_Foundation/QIIF7_2/Solutions/Final_projects/Schematic/pipemult.sdc'
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    6.000         clk1
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 79 of 79 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C8F256C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location F4
    Info: Pin ~LVDS41p/nCEO~ is reserved at location N14
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Automatically promoted node clk1 (placed in PIN H16 (CLK4, LVDSCLK2p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: Packed 16 registers into blocks of type I/O
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "q[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "q[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/altera_trn/Quartus_II_Software_Design_Series_Foundation/QIIF7_2/Solutions/Final_projects/Schematic/pipemult.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Allocated 178 megabytes of memory during processing
    Info: Processing ended: Fri Sep 28 18:01:45 2007
    Info: Elapsed time: 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera_trn/Quartus_II_Software_Design_Series_Foundation/QIIF7_2/Solutions/Final_projects/Schematic/pipemult.fit.smsg.


