# 应变硅技术对晶体管载流子迁移率的提升机制

## 应变硅技术的基本原理与定义

应变硅技术(Strained Silicon Technology)是通过在硅晶体中引入机械应力(Mechanical Stress)来改变其能带结构和载流子迁移率的一种半导体工艺。其核心原理基于压阻效应(Piezoresistance Effect)：当硅晶格受到拉伸或压缩应力时，会导致导带(Conduction Band)和价带(Valence Band)形状改变，从而影响电子(Electron)和空穴(Hole)的有效质量与散射概率。

原子层面表现为硅晶格常数的人为改变——拉伸应变使晶格间距增大，压缩应变使晶格间距减小。这种晶格畸变会改变载流子在特定方向的迁移率，对于(100)晶向硅片，电子迁移率在横向双轴拉伸应变下可提升80%，而空穴迁移率在纵向单轴压缩应变下可提升50%。

## 主要应变引入方法

### 双轴全局应变技术(Global Biaxial Strain)

通过外延生长(Epitaxial Growth)应变硅层实现：
1. **虚拟衬底法**：在硅衬底上外延生长SiGe缓冲层，利用SiGe(4.2%晶格失配)诱导表层硅产生拉伸应变
2. **SOI应变技术**：在绝缘层上硅(SOI)衬底实施，应变更均匀且泄漏电流更低

工艺关键参数包括Ge组分(通常15-30%)、外延层厚度(<50nm以防弛豫)和退火条件。该方法尤其适合CMOS工艺中的NMOS晶体管性能提升。

### 单轴局部应变技术(Local Uniaxial Strain)

通过工艺诱导应变(PESL)实现：
1. **接触蚀刻停止层(CESL)**：沉积高应力SiN薄膜(1-2GPa)，拉伸型提升NMOS性能，压缩型提升PMOS性能
2. **嵌入式SiGe源漏(eSiGe)**：在PMOS源漏区外延生长SiGe，晶格膨胀产生纵向压缩应变
3. **应力记忆技术(SMT)**：利用多晶硅栅极和SiN覆盖层的热膨胀系数差产生额外应力

## 载流子迁移率提升的物理机制

### 能带结构改变

应变导致硅的六重简并导带分裂：
- 双轴拉伸应变使Δ2能带(横向有效质量m*=0.19m0)下移，增加电子占据概率
- 单轴压缩应变使重空穴带(HH Band)与轻空穴带(LH Band)分离，降低空穴有效质量

### 散射率降低

1. **声子散射(Phonon Scattering)**：应变改变声子频谱，减少载流子-声子相互作用
2. **界面散射**：应力梯度使载流子被推离Si/SiO2界面，降低表面粗糙度散射
3. **电离杂质散射**：应变诱导的能带分裂增加态密度，稀释杂质散射影响

## 工艺集成考量

现代28nm以下节点通常采用复合应变方案：
- NMOS：CESL拉伸应力(>1.5GPa) + 全局双轴应变
- PMOS：eSiGe压缩应力(>1.2GPa) + CESL压缩应力
需平衡应力工程与以下因素：
1. 栅极功函数调制
2. 源漏结漏电风险
3. 应力邻近效应(Stress Proximity Effect)
4. 热预算限制(低温工艺需求)

实验数据表明，优化后的应变技术可使22nm FinFET驱动电流提升25%，同时保持亚阈值斜率在70mV/dec以下。未来GAA(Gate-All-Around)架构中，应变技术将与纳米线几何应变效应产生协同增强。