# üìü Controlador de Display LCD 16x2 en VHDL (FPGA)

![Language](https://img.shields.io/badge/Language-VHDL-blue)
![Platform](https://img.shields.io/badge/Platform-Xilinx%20FPGA-red)
![Tool](https://img.shields.io/badge/Tool-Vivado-green)
![License](https://img.shields.io/badge/License-MIT-lightgrey)

> **Nota:** Este proyecto implementa un controlador completo para visualizadores LCD basados en el controlador Hitachi HD44780, dise√±ado bajo restricciones estrictas de temporizaci√≥n y s√≠ntesis.

---

## Hardware

![Foto del Proyecto](nexys-4-0.png)
*(Nexys 4 Artix-7 FPGA Trainer Board)*

---

## üìù Descripci√≥n del Proyecto

Este repositorio contiene el dise√±o, simulaci√≥n e implementaci√≥n de un controlador para pantallas LCD de 16x2 caracteres, desarrollado en **VHDL** para la placa de desarrollo **Digilent Nexys 4 (Artix-7)**.

El objetivo principal fue crear un dise√±o s√≠ncrono capaz de manejar los complejos requisitos de temporizaci√≥n del LCD (tiempos de espera en microsegundos y milisegundos) operando con un reloj de sistema de **100 MHz**.

### M√≥dulos del Proyecto

El repositorio incluye dos iteraciones del dise√±o:

1.  **LCD1 (Est√°tico):**
    *   Implementa la secuencia de inicializaci√≥n completa.
    *   Escribe de forma autom√°tica el nombre (Fila 1) y apellidos (Fila 2) del autor.
    *   Basado en una Carta ASM lineal.

2.  **LCD2 (Interactivo):**
    *   Ampl√≠a el dise√±o anterior a√±adiendo interactividad.
    *   **Entradas:**
        *   `m1`: Muestra Nombre y Apellido.
        *   `m2`: Muestra un mensaje personalizado alternativo.
        *   `cl`: Borra la pantalla (Comando Clear Display).
    *   Gesti√≥n de memoria DDRAM din√°mica.

---

## ‚öôÔ∏è Arquitectura y Dise√±o

El n√∫cleo del controlador es una **M√°quina de Estados Finitos (FSM)** que gestiona el bus de datos de 8 bits y las se√±ales de control (`RS`, `RW`, `E`).

### Estrategia de Temporizaci√≥n
Dado que el reloj de la FPGA es de 10ns y el LCD requiere esperas lentas (ej. 1.52 ms para borrado), se implement√≥ una se√±al de habilitaci√≥n (`thresh`) que genera un pulso cada **1 ¬µs**. Esto permite un control preciso de los tiempos de espera definidos en el datasheet sin contadores excesivamente grandes en la m√°quina de estados.

### Diagrama de Flujo (Carta ASM)
El dise√±o sigue la secuencia de comandos estricta del fabricante:
1.  **Power On:** Espera de 20ms.
2.  **Function Set:** Interfaz de 8 bits, 2 l√≠neas, fuente 5x8.
3.  **Display ON/OFF:** Cursor y parpadeo desactivados.
4.  **Clear Display:** Limpieza de RAM.
5.  **Entry Mode Set:** Incremento autom√°tico de direcci√≥n.

---

## üíª Simulaci√≥n (Testbench)

Se realizaron simulaciones funcionales y post-route para verificar los tiempos de *Setup* y *Hold* de las se√±ales `RS` y `RW` respecto al flanco de bajada de `E`.

---

## üîå Conexi√≥n de Hardware (Pinout)

El dise√±o utiliza los puertos PMOD **JC** y **JD** de la Nexys 4.

### Mapa de Pines (Constraints)

| Se√±al VHDL | Funci√≥n LCD | Pin FPGA | Puerto F√≠sico |
| :--- | :--- | :--- | :--- |
| **clk** | Reloj (100MHz) | E3 | - |
| **reset** | Reset Global | C12 | BTNC |
| **init** | Iniciar (Solo LCD1) | M18 | BTNU |
| **RS** | Register Select | K1 | JC[1] |
| **RW** | Read/Write | F6 | JC[2] |
| **E** | Enable | J2 | JC[3] |
| **DB[0..7]** | Bus de Datos | H4, H1, G1... | JD[1..10] |

*Nota: Consultar los archivos `.xdc` en la carpeta `constraints/` para la asignaci√≥n exacta de los pines del bus de datos.*

---

## üìÇ Estructura del Repositorio

```text
‚îú‚îÄ‚îÄ constraints/       # Archivos de restricciones f√≠sicas (.xdc)
‚îú‚îÄ‚îÄ doc/               # Documentaci√≥n (Diagramas, Datasheets)
‚îú‚îÄ‚îÄ img/               # Im√°genes para este README
‚îú‚îÄ‚îÄ src/               # C√≥digo Fuente VHDL (.vhd)
‚îÇ   ‚îú‚îÄ‚îÄ lcd1_design.vhd
‚îÇ   ‚îî‚îÄ‚îÄ lcd2_design.vhd
‚îú‚îÄ‚îÄ tb/                # Testbenches para simulaci√≥n
‚îî‚îÄ‚îÄ README.md          # Este archivo
