Fitter report for gm_controller
Sun Oct 03 14:06:27 2010
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 03 14:06:26 2010   ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                      ; gm_controller                           ;
; Top-level Entity Name              ; gm_controller                           ;
; Family                             ; Cyclone II                              ;
; Device                             ; EP2C35F672C6                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 7,212 / 33,216 ( 22 % )                 ;
;     Total combinational functions  ; 6,682 / 33,216 ( 20 % )                 ;
;     Dedicated logic registers      ; 4,191 / 33,216 ( 13 % )                 ;
; Total registers                    ; 4259                                    ;
; Total pins                         ; 425 / 475 ( 89 % )                      ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 100,736 / 483,840 ( 21 % )              ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                          ;
+------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   7.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                    ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                   ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                   ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_bank[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_bank[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[0]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[0]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                 ;                  ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[1]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[1]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                 ;                  ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[2]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[2]                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[2]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                 ;                  ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[3]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_cmd[3]                ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                 ;                  ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[0]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[1]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[2]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[3]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[4]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[5]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[6]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[7]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[8]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                      ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[9]               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[10]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[11]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[12]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[12]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[13]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[13]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[14]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[14]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[15]              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                     ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_data[15]              ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_dqm[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_dqm[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                       ; DATAIN           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_1         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_1         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_2         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_2         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_3         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_3         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_4         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_4         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_5         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_5         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_6         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_6         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_7         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_7         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_8         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_8         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                   ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_9         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                      ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_9         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_10        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_10        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_11        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_11        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_12        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_12        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_13        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_13        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_14        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_14        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                  ; REGOUT           ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|oe~_Duplicate_15        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                     ; OE               ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[0]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[1]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[2]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[3]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[4]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[5]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[6]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[7]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[8]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[9]              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                      ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[10]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                     ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[11]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                     ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[12]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                     ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[13]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                     ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[14]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                     ; COMBOUT          ;                       ;
; processor1:the_processor1|sdram_0:the_sdram_0|za_data[15]             ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                     ; COMBOUT          ;                       ;
+-----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+
; Fast Output Enable Register ; sdram_0        ;              ; m_data[0]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[10] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[11] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[12] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[13] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[14] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[15] ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[1]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[2]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[3]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[4]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[5]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[6]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[7]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[8]  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_0        ;              ; m_data[9]  ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 11704 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 11704 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                 ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Partition Name   ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents         ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+
; Top              ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                  ;
; sld_hub:auto_hub ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub ;
+------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                               ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name   ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+------------------+---------+-------------------+-------------------------+-------------------+
; Top              ; 11508   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub ; 196     ; 0                 ; N/A                     ; Post-Synthesis    ;
+------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/TEACHING/REDHAWK_DUALS/redhawkduals/GM_CONTROLLER1/gm_controller.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                      ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 7,212 / 33,216 ( 22 % )                                                                              ;
;     -- Combinational with no register       ; 3021                                                                                                 ;
;     -- Register only                        ; 530                                                                                                  ;
;     -- Combinational with a register        ; 3661                                                                                                 ;
;                                             ;                                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                                      ;
;     -- 4 input functions                    ; 3245                                                                                                 ;
;     -- 3 input functions                    ; 1951                                                                                                 ;
;     -- <=2 input functions                  ; 1486                                                                                                 ;
;     -- Register only                        ; 530                                                                                                  ;
;                                             ;                                                                                                      ;
; Logic elements by mode                      ;                                                                                                      ;
;     -- normal mode                          ; 5702                                                                                                 ;
;     -- arithmetic mode                      ; 980                                                                                                  ;
;                                             ;                                                                                                      ;
; Total registers*                            ; 4,259 / 34,593 ( 12 % )                                                                              ;
;     -- Dedicated logic registers            ; 4,191 / 33,216 ( 13 % )                                                                              ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )                                                                                   ;
;                                             ;                                                                                                      ;
; Total LABs:  partially or completely used   ; 544 / 2,076 ( 26 % )                                                                                 ;
; User inserted logic elements                ; 0                                                                                                    ;
; Virtual pins                                ; 0                                                                                                    ;
; I/O pins                                    ; 425 / 475 ( 89 % )                                                                                   ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                                                                                      ;
; Global signals                              ; 12                                                                                                   ;
; M4Ks                                        ; 34 / 105 ( 32 % )                                                                                    ;
; Total block memory bits                     ; 100,736 / 483,840 ( 21 % )                                                                           ;
; Total block memory implementation bits      ; 156,672 / 483,840 ( 32 % )                                                                           ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                                                                                       ;
; PLLs                                        ; 2 / 4 ( 50 % )                                                                                       ;
; Global clocks                               ; 12 / 16 ( 75 % )                                                                                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                      ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                        ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 13%                                                                                      ;
; Peak interconnect usage (total/H/V)         ; 69% / 69% / 69%                                                                                      ;
; Maximum fan-out node                        ; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0~clkctrl ;
; Maximum fan-out                             ; 3855                                                                                                 ;
; Highest non-global fan-out signal           ; KEY[0]                                                                                               ;
; Highest non-global fan-out                  ; 860                                                                                                  ;
; Total fan-out                               ; 38801                                                                                                ;
; Average fan-out                             ; 3.30                                                                                                 ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+---------------------------------------------+-----------------------+-----------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ;
+---------------------------------------------+-----------------------+-----------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ;
;                                             ;                       ;                       ;
; Total logic elements                        ; 7086 / 33216 ( 21 % ) ; 126 / 33216 ( < 1 % ) ;
;     -- Combinational with no register       ; 2971                  ; 50                    ;
;     -- Register only                        ; 522                   ; 8                     ;
;     -- Combinational with a register        ; 3593                  ; 68                    ;
;                                             ;                       ;                       ;
; Logic element usage by number of LUT inputs ;                       ;                       ;
;     -- 4 input functions                    ; 3182                  ; 63                    ;
;     -- 3 input functions                    ; 1919                  ; 32                    ;
;     -- <=2 input functions                  ; 1463                  ; 23                    ;
;     -- Register only                        ; 522                   ; 8                     ;
;                                             ;                       ;                       ;
; Logic elements by mode                      ;                       ;                       ;
;     -- normal mode                          ; 5588                  ; 114                   ;
;     -- arithmetic mode                      ; 976                   ; 4                     ;
;                                             ;                       ;                       ;
; Total registers                             ; 4183                  ; 76                    ;
;     -- Dedicated logic registers            ; 4115 / 33216 ( 12 % ) ; 76 / 33216 ( < 1 % )  ;
;     -- I/O registers                        ; 68                    ; 0                     ;
;                                             ;                       ;                       ;
; Total LABs:  partially or completely used   ; 531 / 2076 ( 25 % )   ; 13 / 2076 ( < 1 % )   ;
;                                             ;                       ;                       ;
; Virtual pins                                ; 0                     ; 0                     ;
; I/O pins                                    ; 425                   ; 0                     ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 5 % )        ; 0 / 70 ( 0 % )        ;
; Total memory bits                           ; 100736                ; 0                     ;
; Total RAM block bits                        ; 156672                ; 0                     ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ;
; PLL                                         ; 2 / 4 ( 50 % )        ; 0 / 4 ( 0 % )         ;
; M4K                                         ; 34 / 105 ( 32 % )     ; 0 / 105 ( 0 % )       ;
; Clock control block                         ; 11 / 20 ( 55 % )      ; 2 / 20 ( 10 % )       ;
;                                             ;                       ;                       ;
; Connections                                 ;                       ;                       ;
;     -- Input Connections                    ; 277                   ; 121                   ;
;     -- Registered Input Connections         ; 126                   ; 83                    ;
;     -- Output Connections                   ; 213                   ; 185                   ;
;     -- Registered Output Connections        ; 4                     ; 148                   ;
;                                             ;                       ;                       ;
; Internal Connections                        ;                       ;                       ;
;     -- Total Connections                    ; 38491                 ; 847                   ;
;     -- Registered Connections               ; 14731                 ; 540                   ;
;                                             ;                       ;                       ;
; External Connections                        ;                       ;                       ;
;     -- Top                                  ; 186                   ; 304                   ;
;     -- sld_hub:auto_hub                     ; 304                   ; 2                     ;
;                                             ;                       ;                       ;
; Partition Interface                         ;                       ;                       ;
;     -- Input Ports                          ; 88                    ; 22                    ;
;     -- Output Ports                         ; 225                   ; 39                    ;
;     -- Bidir Ports                          ; 159                   ; 0                     ;
;                                             ;                       ;                       ;
; Registered Ports                            ;                       ;                       ;
;     -- Registered Input Ports               ; 0                     ; 2                     ;
;     -- Registered Output Ports              ; 0                     ; 29                    ;
;                                             ;                       ;                       ;
; Port Connectivity                           ;                       ;                       ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ;
+---------------------------------------------+-----------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ENET_INT   ; B21   ; 4        ; 59           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK  ; P26   ; 6        ; 65           ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IRDA_RXD   ; AE25  ; 6        ; 65           ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 860                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ0  ; F6    ; 2        ; 0            ; 33           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_DREQ1  ; E5    ; 2        ; 0            ; 34           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT0   ; B3    ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; OTG_INT1   ; C3    ; 2        ; 0            ; 33           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK    ; D26   ; 5        ; 65           ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT    ; C24   ; 5        ; 65           ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK        ; D14   ; 4        ; 33           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS        ; A14   ; 4        ; 33           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI        ; B14   ; 4        ; 33           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CLK      ; B24   ; 5        ; 65           ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CMD      ; A21   ; 4        ; 59           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_CS_N     ; A23   ; 4        ; 61           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RD_N     ; A22   ; 4        ; 61           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_RST_N    ; B23   ; 4        ; 61           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ENET_WR_N     ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRDA_TXD      ; AE24  ; 6        ; 65           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[0]   ; K7    ; 2        ; 0            ; 29           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_ADDR[1]   ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_CS_N      ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK0_N   ; C2    ; 2        ; 0            ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_DACK1_N   ; B2    ; 2        ; 0            ; 34           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_FSPEED    ; F3    ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_LSPEED    ; G6    ; 2        ; 0            ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RD_N      ; G2    ; 2        ; 0            ; 28           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_RST_N     ; G5    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; OTG_WR_N      ; G1    ; 2        ; 0            ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                     ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK   ; C5    ; 3        ; 1            ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; AUD_BCLK      ; B4    ; 3        ; 1            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; AUD_DACLRCK   ; C6    ; 3        ; 1            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; DRAM_DQ[0]    ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[10]   ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[11]   ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[12]   ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[13]   ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[14]   ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[15]   ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[1]    ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[2]    ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[3]    ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[4]    ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[5]    ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[6]    ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[7]    ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[8]    ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; DRAM_DQ[9]    ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                  ; -                   ;
; ENET_DATA[0]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[10] ; C19   ; 4        ; 53           ; 36           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[11] ; D19   ; 4        ; 53           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[12] ; B19   ; 4        ; 53           ; 36           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[13] ; A19   ; 4        ; 53           ; 36           ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[14] ; E18   ; 4        ; 50           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[15] ; D18   ; 4        ; 50           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[1]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[2]  ; B18   ; 4        ; 46           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[3]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[4]  ; B17   ; 4        ; 42           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[5]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[6]  ; B16   ; 4        ; 37           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[7]  ; B15   ; 4        ; 37           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[8]  ; B20   ; 4        ; 55           ; 36           ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; ENET_DATA[9]  ; A20   ; 4        ; 55           ; 36           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; dm9000a_controller:ethernet|enet_wr_n (inverted)                                                                         ; -                   ;
; FL_DQ[0]      ; AD19  ; 7        ; 53           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[1]      ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[2]      ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[3]      ; AE20  ; 7        ; 53           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[4]      ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[5]      ; AC20  ; 7        ; 55           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[6]      ; AF21  ; 7        ; 55           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; FL_DQ[7]      ; AE21  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[0]     ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[10]    ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[11]    ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[12]    ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[13]    ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[14]    ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[15]    ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[16]    ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[17]    ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[18]    ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[19]    ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[1]     ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[20]    ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[21]    ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[22]    ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[23]    ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[24]    ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[25]    ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[26]    ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[27]    ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[28]    ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[29]    ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[2]     ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[30]    ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[31]    ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[32]    ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[33]    ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[34]    ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[35]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[3]     ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[4]     ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[5]     ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[6]     ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[7]     ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[8]     ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_0[9]     ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[0]     ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[10]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[11]    ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[12]    ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[13]    ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[14]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[15]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[16]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[17]    ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[18]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[19]    ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[1]     ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[20]    ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[21]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[22]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[23]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[24]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[25]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[26]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[27]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[28]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[29]    ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[2]     ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[30]    ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[31]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[32]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[33]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[34]    ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[35]    ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[3]     ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[4]     ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[5]     ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[6]     ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[7]     ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[8]     ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; GPIO_1[9]     ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; I2C_SDAT      ; B6    ; 3        ; 3            ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|i2c_sdata~3 ; -                   ;
; LCD_DATA[0]   ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[1]   ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[2]   ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[3]   ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[4]   ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[5]   ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[6]   ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; LCD_DATA[7]   ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted)                                           ; -                   ;
; OTG_DATA[0]   ; F4    ; 2        ; 0            ; 32           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[10]  ; K6    ; 2        ; 0            ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[11]  ; K5    ; 2        ; 0            ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[12]  ; G4    ; 2        ; 0            ; 30           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[13]  ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[14]  ; J6    ; 2        ; 0            ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[15]  ; K8    ; 2        ; 0            ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[1]   ; D2    ; 2        ; 0            ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[2]   ; D1    ; 2        ; 0            ; 32           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[3]   ; F7    ; 2        ; 0            ; 32           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[4]   ; J5    ; 2        ; 0            ; 31           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[5]   ; J8    ; 2        ; 0            ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[6]   ; J7    ; 2        ; 0            ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[7]   ; H6    ; 2        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[8]   ; E2    ; 2        ; 0            ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; OTG_DATA[9]   ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; SD_CMD        ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; SD_DAT        ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; SD_DAT3       ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                        ; -                   ;
; SRAM_DQ[0]    ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[10]   ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[11]   ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[12]   ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[13]   ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[14]   ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[15]   ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[1]    ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[2]    ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[3]    ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[4]    ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[5]    ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[6]    ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[7]    ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[8]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
; SRAM_DQ[9]    ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                     ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 58 / 59 ( 98 % )  ; 3.3V          ; --           ;
; 3        ; 56 / 56 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 28 / 58 ( 48 % )  ; 3.3V          ; --           ;
; 5        ; 56 / 65 ( 86 % )  ; 3.3V          ; --           ;
; 6        ; 56 / 59 ( 95 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; ENET_DATA[5]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 406        ; 4        ; ENET_DATA[3]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 394        ; 4        ; ENET_DATA[13]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 390        ; 4        ; ENET_DATA[9]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 382        ; 4        ; ENET_CMD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 379        ; 4        ; ENET_RD_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 378        ; 4        ; ENET_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; IRDA_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; IRDA_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; OTG_DACK1_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 3          ; 2        ; OTG_INT0                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 420        ; 4        ; ENET_DATA[7]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 419        ; 4        ; ENET_DATA[6]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 411        ; 4        ; ENET_DATA[4]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 405        ; 4        ; ENET_DATA[2]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 393        ; 4        ; ENET_DATA[12]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 389        ; 4        ; ENET_DATA[8]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 381        ; 4        ; ENET_INT                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 380        ; 4        ; ENET_WR_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 377        ; 4        ; ENET_RST_N                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 363        ; 5        ; ENET_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; OTG_DACK0_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 7          ; 2        ; OTG_INT1                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; ENET_DATA[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; ENET_DATA[10]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; OTG_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 12         ; 2        ; OTG_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; ENET_DATA[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 396        ; 4        ; ENET_DATA[15]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 392        ; 4        ; ENET_DATA[11]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; OTG_DATA[9]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 19         ; 2        ; OTG_DATA[8]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; OTG_DREQ1                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; ENET_DATA[14]                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; OTG_CS_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 28         ; 2        ; OTG_ADDR[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 2        ; OTG_FSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 2        ; OTG_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; OTG_DREQ0                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ; 14         ; 2        ; OTG_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; OTG_WR_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 31         ; 2        ; OTG_RD_N                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 24         ; 2        ; OTG_DATA[13]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 23         ; 2        ; OTG_DATA[12]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 8          ; 2        ; OTG_RST_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 9          ; 2        ; OTG_LSPEED                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; OTG_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; OTG_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 25         ; 2        ; OTG_DATA[14]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 17         ; 2        ; OTG_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ; 16         ; 2        ; OTG_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; OTG_DATA[11]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 21         ; 2        ; OTG_DATA[10]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 27         ; 2        ; OTG_ADDR[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 26         ; 2        ; OTG_DATA[15]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                               ;
+----------------------------------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+
; Name                             ; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|pll ; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|pll ;
+----------------------------------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+
; SDC pin name                     ; the_processor1|the_de_boards_0|DE_Clock_Generator_System|pll                               ; the_processor1|the_de_boards_0|DE_Clock_Generator_Audio|pll                               ;
; PLL mode                         ; Normal                                                                                     ; Normal                                                                                    ;
; Compensate clock                 ; clock0                                                                                     ; clock1                                                                                    ;
; Compensated input/output pins    ; --                                                                                         ; --                                                                                        ;
; Self reset on gated loss of lock ; Off                                                                                        ; Off                                                                                       ;
; Gate lock counter                ; --                                                                                         ; --                                                                                        ;
; Input frequency 0                ; 50.0 MHz                                                                                   ; 27.0 MHz                                                                                  ;
; Input frequency 1                ; --                                                                                         ; --                                                                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                                                                   ; 27.0 MHz                                                                                  ;
; Nominal VCO frequency            ; 500.0 MHz                                                                                  ; 377.9 MHz                                                                                 ;
; VCO post scale                   ; --                                                                                         ; 2                                                                                         ;
; VCO multiply                     ; --                                                                                         ; --                                                                                        ;
; VCO divide                       ; --                                                                                         ; --                                                                                        ;
; Freq min lock                    ; 50.0 MHz                                                                                   ; 21.43 MHz                                                                                 ;
; Freq max lock                    ; 100.0 MHz                                                                                  ; 35.71 MHz                                                                                 ;
; M VCO Tap                        ; 4                                                                                          ; 0                                                                                         ;
; M Initial                        ; 2                                                                                          ; 1                                                                                         ;
; M value                          ; 10                                                                                         ; 14                                                                                        ;
; N value                          ; 1                                                                                          ; 1                                                                                         ;
; Preserve PLL counter order       ; Off                                                                                        ; Off                                                                                       ;
; PLL location                     ; PLL_1                                                                                      ; PLL_3                                                                                     ;
; Inclk0 signal                    ; CLOCK_50                                                                                   ; CLOCK_27                                                                                  ;
; Inclk1 signal                    ; --                                                                                         ; --                                                                                        ;
; Inclk0 signal type               ; Dedicated Pin                                                                              ; Dedicated Pin                                                                             ;
; Inclk1 signal type               ; --                                                                                         ; --                                                                                        ;
+----------------------------------+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------------------------+
; Name                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                                        ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------------------------+
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 2       ; 4       ; the_processor1|the_de_boards_0|DE_Clock_Generator_System|pll|clk[0] ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; the_processor1|the_de_boards_0|DE_Clock_Generator_System|pll|clk[1] ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 180 (20000 ps) ; 50/50      ; C1      ; 20            ; 10/10 Even ; 12      ; 4       ; the_processor1|the_de_boards_0|DE_Clock_Generator_System|pll|clk[2] ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|_clk1  ; clock1       ; 14   ; 31  ; 12.19 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 31            ; 16/15 Odd  ; 1       ; 0       ; the_processor1|the_de_boards_0|DE_Clock_Generator_Audio|pll|clk[1]  ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                     ; Library Name ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |gm_controller                                                                                                                     ; 7212 (378)  ; 4191 (172)                ; 68 (68)       ; 100736      ; 34   ; 4            ; 0       ; 2         ; 425  ; 0            ; 3021 (206)   ; 530 (5)           ; 3661 (170)       ; |gm_controller                                                                                                                                                                                                                                                                          ;              ;
;    |debounce_DE2_SW:debSW|                                                                                                         ; 320 (0)     ; 250 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 250 (0)          ; |gm_controller|debounce_DE2_SW:debSW                                                                                                                                                                                                                                                    ;              ;
;       |debouncer:sw0|                                                                                                              ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw0                                                                                                                                                                                                                                      ;              ;
;       |debouncer:sw11|                                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw11                                                                                                                                                                                                                                     ;              ;
;       |debouncer:sw12|                                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw12                                                                                                                                                                                                                                     ;              ;
;       |debouncer:sw13|                                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw13                                                                                                                                                                                                                                     ;              ;
;       |debouncer:sw15|                                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw15                                                                                                                                                                                                                                     ;              ;
;       |debouncer:sw16|                                                                                                             ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw16                                                                                                                                                                                                                                     ;              ;
;       |debouncer:sw2|                                                                                                              ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw2                                                                                                                                                                                                                                      ;              ;
;       |debouncer:sw4|                                                                                                              ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw4                                                                                                                                                                                                                                      ;              ;
;       |debouncer:sw5|                                                                                                              ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw5                                                                                                                                                                                                                                      ;              ;
;       |debouncer:sw6|                                                                                                              ; 32 (32)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 25 (25)          ; |gm_controller|debounce_DE2_SW:debSW|debouncer:sw6                                                                                                                                                                                                                                      ;              ;
;    |dm9000a_controller:ethernet|                                                                                                   ; 607 (420)   ; 352 (192)                 ; 0 (0)         ; 9216        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (228)    ; 90 (5)            ; 262 (187)        ; |gm_controller|dm9000a_controller:ethernet                                                                                                                                                                                                                                              ;              ;
;       |rx_data_fifo:rx_fifo|                                                                                                       ; 108 (0)     ; 93 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 50 (0)            ; 43 (0)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo                                                                                                                                                                                                                         ;              ;
;          |dcfifo:dcfifo_component|                                                                                                 ; 108 (0)     ; 93 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 50 (0)            ; 43 (0)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                 ;              ;
;             |dcfifo_0jo1:auto_generated|                                                                                           ; 108 (26)    ; 93 (21)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 50 (20)           ; 43 (4)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated                                                                                                                                                                      ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                                                        ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                           ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                                                       ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (14)          ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                          ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                                                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 6 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                           ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                                                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 6 (6)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                     ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                                                        ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                           ;              ;
;                   |dffpipe_qe9:dffpipe23|                                                                                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe23                                                                                                                     ;              ;
;                |altsyncram_7g01:fifo_ram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|altsyncram_7g01:fifo_ram                                                                                                                                             ;              ;
;                   |altsyncram_jcb1:altsyncram14|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|altsyncram_7g01:fifo_ram|altsyncram_jcb1:altsyncram14                                                                                                                ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                             ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                                           ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                              ;              ;
;                |dffpipe_9d9:wraclr|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr                                                                                                                                                   ;              ;
;                |dffpipe_ahe:rdaclr|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr                                                                                                                                                   ;              ;
;       |rx_data_fifo:tx_fifo|                                                                                                       ; 79 (0)      ; 67 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 35 (0)            ; 32 (0)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo                                                                                                                                                                                                                         ;              ;
;          |dcfifo:dcfifo_component|                                                                                                 ; 79 (0)      ; 67 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 35 (0)            ; 32 (0)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                 ;              ;
;             |dcfifo_ueo1:auto_generated|                                                                                           ; 79 (20)     ; 67 (15)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (5)       ; 35 (14)           ; 32 (2)           ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated                                                                                                                                                                      ;              ;
;                |a_graycounter_4fc:wrptr_gp|                                                                                        ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|a_graycounter_4fc:wrptr_gp                                                                                                                                           ;              ;
;                |a_graycounter_e86:rdptr_g1p|                                                                                       ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|a_graycounter_e86:rdptr_g1p                                                                                                                                          ;              ;
;                |alt_synch_pipe_hcb:rs_dgwp|                                                                                        ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 4 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp                                                                                                                                           ;              ;
;                   |dffpipe_fd9:dffpipe15|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15                                                                                                                     ;              ;
;                |alt_synch_pipe_lc8:ws_dgrp|                                                                                        ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 4 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_lc8:ws_dgrp                                                                                                                                           ;              ;
;                   |dffpipe_gd9:dffpipe18|                                                                                          ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 4 (4)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe18                                                                                                                     ;              ;
;                |altsyncram_1g01:fifo_ram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|altsyncram_1g01:fifo_ram                                                                                                                                             ;              ;
;                |cmpr_r16:rdempty_eq_comp|                                                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|cmpr_r16:rdempty_eq_comp                                                                                                                                             ;              ;
;                |cmpr_r16:wrfull_eq_comp|                                                                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|cmpr_r16:wrfull_eq_comp                                                                                                                                              ;              ;
;                |dffpipe_9d9:wraclr|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr                                                                                                                                                   ;              ;
;                |dffpipe_ahe:rdaclr|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr                                                                                                                                                   ;              ;
;    |memory_debug_r_and_w:debug_pb|                                                                                                 ; 61 (61)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 39 (39)          ; |gm_controller|memory_debug_r_and_w:debug_pb                                                                                                                                                                                                                                            ;              ;
;    |packet_buffer:p2_packets|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|packet_buffer:p2_packets                                                                                                                                                                                                                                                 ;              ;
;       |altsyncram:altsyncram_component|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|packet_buffer:p2_packets|altsyncram:altsyncram_component                                                                                                                                                                                                                 ;              ;
;          |altsyncram_66a1:auto_generated|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|packet_buffer:p2_packets|altsyncram:altsyncram_component|altsyncram_66a1:auto_generated                                                                                                                                                                                  ;              ;
;    |processor1:the_processor1|                                                                                                     ; 5361 (1)    ; 3093 (0)                  ; 0 (0)         ; 83328       ; 29   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2268 (1)     ; 415 (0)           ; 2678 (0)         ; |gm_controller|processor1:the_processor1                                                                                                                                                                                                                                                ;              ;
;       |audio_0:the_audio_0|                                                                                                        ; 362 (53)    ; 251 (41)                  ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (12)     ; 0 (0)             ; 251 (41)         ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0                                                                                                                                                                                                                            ;              ;
;          |Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|                                                                   ; 157 (38)    ; 104 (32)                  ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (3)       ; 0 (0)             ; 107 (35)         ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer                                                                                                                                                                      ;              ;
;             |Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|                                                                    ; 15 (15)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter                                                                                                                    ;              ;
;             |Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|                                                                       ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO                                                                                                                       ;              ;
;                |scfifo:Sync_FIFO|                                                                                                  ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                      ;              ;
;                   |scfifo_7041:auto_generated|                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                           ;              ;
;                      |a_dpfifo_qn31:dpfifo|                                                                                        ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                      ;              ;
;                         |altsyncram_vc81:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                              ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                  ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                      ;              ;
;                         |cntr_q57:usedw_counter|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                               ;              ;
;             |Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|                                                                      ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO                                                                                                                      ;              ;
;                |scfifo:Sync_FIFO|                                                                                                  ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                     ;              ;
;                   |scfifo_7041:auto_generated|                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                          ;              ;
;                      |a_dpfifo_qn31:dpfifo|                                                                                        ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                     ;              ;
;                         |altsyncram_vc81:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                             ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                 ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                     ;              ;
;                         |cntr_q57:usedw_counter|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                              ;              ;
;          |Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|                                                                     ; 150 (45)    ; 100 (34)                  ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (9)       ; 0 (0)             ; 102 (36)         ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer                                                                                                                                                                        ;              ;
;             |Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|                                                                      ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO                                                                                                                        ;              ;
;                |scfifo:Sync_FIFO|                                                                                                  ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO                                                                                                       ;              ;
;                   |scfifo_7041:auto_generated|                                                                                     ; 52 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                            ;              ;
;                      |a_dpfifo_qn31:dpfifo|                                                                                        ; 52 (29)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 0 (0)             ; 33 (13)          ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                       ;              ;
;                         |altsyncram_vc81:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                               ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                   ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                       ;              ;
;                         |cntr_q57:usedw_counter|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                ;              ;
;             |Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|                                                                     ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO                                                                                                                       ;              ;
;                |scfifo:Sync_FIFO|                                                                                                  ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO                                                                                                      ;              ;
;                   |scfifo_7041:auto_generated|                                                                                     ; 53 (0)      ; 33 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated                                                                           ;              ;
;                      |a_dpfifo_qn31:dpfifo|                                                                                        ; 53 (30)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (17)      ; 0 (0)             ; 33 (13)          ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo                                                      ;              ;
;                         |altsyncram_vc81:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                              ;              ;
;                         |cntr_d5b:rd_ptr_msb|                                                                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                  ;              ;
;                         |cntr_e5b:wr_ptr|                                                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                      ;              ;
;                         |cntr_q57:usedw_counter|                                                                                   ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                               ;              ;
;          |Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges                                                                                                                                                                            ;              ;
;          |Altera_UP_Clock_Edge:Bit_Clock_Edges|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:Bit_Clock_Edges                                                                                                                                                                                       ;              ;
;          |Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |gm_controller|processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges                                                                                                                                                                            ;              ;
;       |audio_0_avalon_audio_slave_arbitrator:the_audio_0_avalon_audio_slave|                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|audio_0_avalon_audio_slave_arbitrator:the_audio_0_avalon_audio_slave                                                                                                                                                                           ;              ;
;       |audio_and_video_config_0:the_audio_and_video_config_0|                                                                      ; 226 (35)    ; 80 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (20)     ; 0 (0)             ; 81 (15)          ; |gm_controller|processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0                                                                                                                                                                                          ;              ;
;          |Altera_UP_I2C:I2C_Controller|                                                                                            ; 53 (53)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; |gm_controller|processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller                                                                                                                                                             ;              ;
;          |Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|                                                                        ; 122 (122)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 26 (26)          ; |gm_controller|processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize                                                                                                                                         ;              ;
;          |Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz|                                                                   ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |gm_controller|processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_Slow_Clock_Generator:Clock_Generator_400KHz                                                                                                                                    ;              ;
;       |audio_and_video_config_0_avalon_on_board_config_slave_arbitrator:the_audio_and_video_config_0_avalon_on_board_config_slave| ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|audio_and_video_config_0_avalon_on_board_config_slave_arbitrator:the_audio_and_video_config_0_avalon_on_board_config_slave                                                                                                                     ;              ;
;       |cpu_0:the_cpu_0|                                                                                                            ; 2854 (2231) ; 1774 (1387)               ; 0 (0)         ; 63872       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1078 (867)   ; 312 (234)         ; 1464 (1103)      ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_bht_module:cpu_0_bht|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_8pf1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated                                                                                                                                            ;              ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_29f1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_2ef1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_2ef1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_dc_victim_module:cpu_0_dc_victim|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                               ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_qed1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_d5g1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                         ;              ;
;                |mult_add_4cr2:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                         ;              ;
;                |mult_add_6cr2:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                                     ; 640 (33)    ; 387 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (33)     ; 78 (0)            ; 361 (0)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                                  ; 142 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 38 (0)            ; 58 (0)           ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                                 ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (32)           ; 15 (13)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                                       ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 4 (2)             ; 43 (43)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                                    ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                                      ; 253 (253)   ; 225 (225)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 40 (40)           ; 190 (190)        ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|                                                                        ; 230 (42)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (18)      ; 0 (0)             ; 155 (24)         ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk                                                                                                                                              ;              ;
;                |cpu_0_nios2_oci_match_paired:cpu_0_nios2_oci_dbrk_hit0_match_paired|                                               ; 74 (74)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 64 (64)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_paired:cpu_0_nios2_oci_dbrk_hit0_match_paired                                                                          ;              ;
;                |cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit0_match_single|                                               ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 36 (36)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit0_match_single                                                                          ;              ;
;                |cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit1_match_single|                                               ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 31 (31)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit1_match_single                                                                          ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                                      ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk|                                                                        ; 39 (39)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 33 (33)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk                                                                                                                                              ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                            ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_87f1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_97f1:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                         ; 388 (388)   ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (290)    ; 0 (0)             ; 98 (98)          ; |gm_controller|processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                           ; 92 (92)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 55 (55)          ; |gm_controller|processor1:the_processor1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                             ; 33 (33)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |de_boards_0:the_de_boards_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|de_boards_0:the_de_boards_0                                                                                                                                                                                                                    ;              ;
;          |altpll:DE_Clock_Generator_Audio|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio                                                                                                                                                                                    ;              ;
;          |altpll:DE_Clock_Generator_System|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System                                                                                                                                                                                   ;              ;
;       |de_boards_0_avalon_external_clocks_slave_arbitrator:the_de_boards_0_avalon_external_clocks_slave|                           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|de_boards_0_avalon_external_clocks_slave_arbitrator:the_de_boards_0_avalon_external_clocks_slave                                                                                                                                               ;              ;
;       |input_packet:the_input_packet|                                                                                              ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |gm_controller|processor1:the_processor1|input_packet:the_input_packet                                                                                                                                                                                                                  ;              ;
;       |input_packet_s1_arbitrator:the_input_packet_s1|                                                                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|input_packet_s1_arbitrator:the_input_packet_s1                                                                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                                ; 164 (46)    ; 107 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (33)      ; 17 (0)            ; 90 (12)          ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                         ; 68 (68)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 38 (38)          ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                     ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |lcd_0:the_lcd_0|                                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|lcd_0:the_lcd_0                                                                                                                                                                                                                                ;              ;
;       |lcd_0_control_slave_arbitrator:the_lcd_0_control_slave|                                                                     ; 24 (24)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|lcd_0_control_slave_arbitrator:the_lcd_0_control_slave                                                                                                                                                                                         ;              ;
;       |leds:the_leds|                                                                                                              ; 29 (29)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 27 (27)          ; |gm_controller|processor1:the_processor1|leds:the_leds                                                                                                                                                                                                                                  ;              ;
;       |leds_s1_arbitrator:the_leds_s1|                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|leds_s1_arbitrator:the_leds_s1                                                                                                                                                                                                                 ;              ;
;       |output_packet:the_output_packet|                                                                                            ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 32 (32)          ; |gm_controller|processor1:the_processor1|output_packet:the_output_packet                                                                                                                                                                                                                ;              ;
;       |output_packet_s1_arbitrator:the_output_packet_s1|                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|output_packet_s1_arbitrator:the_output_packet_s1                                                                                                                                                                                               ;              ;
;       |pixel_buffer_0:the_pixel_buffer_0|                                                                                          ; 376 (281)   ; 196 (134)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (128)    ; 0 (0)             ; 215 (153)        ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0                                                                                                                                                                                                              ;              ;
;          |scfifo:Data_from_Buffer_FIFO|                                                                                            ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO                                                                                                                                                                                 ;              ;
;             |scfifo_50a1:auto_generated|                                                                                           ; 57 (6)      ; 35 (2)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (4)       ; 0 (0)             ; 35 (2)           ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated                                                                                                                                                      ;              ;
;                |a_dpfifo_qn31:dpfifo|                                                                                              ; 51 (28)     ; 33 (13)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo                                                                                                                                 ;              ;
;                   |altsyncram_vc81:FIFOram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram                                                                                                         ;              ;
;                   |cntr_d5b:rd_ptr_msb|                                                                                            ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                             ;              ;
;                   |cntr_e5b:wr_ptr|                                                                                                ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                 ;              ;
;                   |cntr_q57:usedw_counter|                                                                                         ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter                                                                                                          ;              ;
;          |scfifo:Enlarge_Height_FIFO|                                                                                              ; 38 (0)      ; 27 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 27 (0)           ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO                                                                                                                                                                                   ;              ;
;             |scfifo_sc21:auto_generated|                                                                                           ; 38 (0)      ; 27 (0)                    ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 27 (0)           ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated                                                                                                                                                        ;              ;
;                |a_dpfifo_f421:dpfifo|                                                                                              ; 38 (20)     ; 27 (10)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 0 (0)             ; 27 (10)          ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo                                                                                                                                   ;              ;
;                   |altsyncram_tc81:FIFOram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|altsyncram_tc81:FIFOram                                                                                                           ;              ;
;                   |cntr_f5b:rd_ptr_msb|                                                                                            ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_f5b:rd_ptr_msb                                                                                                               ;              ;
;                   |cntr_g5b:wr_ptr|                                                                                                ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr                                                                                                                   ;              ;
;       |pixel_buffer_0_avalon_pixel_buffer_master_arbitrator:the_pixel_buffer_0_avalon_pixel_buffer_master|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0_avalon_pixel_buffer_master_arbitrator:the_pixel_buffer_0_avalon_pixel_buffer_master                                                                                                                                             ;              ;
;       |pixel_buffer_0_avalon_pixel_buffer_slave_arbitrator:the_pixel_buffer_0_avalon_pixel_buffer_slave|                           ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|pixel_buffer_0_avalon_pixel_buffer_slave_arbitrator:the_pixel_buffer_0_avalon_pixel_buffer_slave                                                                                                                                               ;              ;
;       |processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|                                             ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |gm_controller|processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch                                                                                                                                                                 ;              ;
;       |push_buttons:the_push_buttons|                                                                                              ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |gm_controller|processor1:the_processor1|push_buttons:the_push_buttons                                                                                                                                                                                                                  ;              ;
;       |push_buttons_s1_arbitrator:the_push_buttons_s1|                                                                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|push_buttons_s1_arbitrator:the_push_buttons_s1                                                                                                                                                                                                 ;              ;
;       |sdram_0:the_sdram_0|                                                                                                        ; 330 (220)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (120)    ; 29 (3)            ; 175 (91)         ; |gm_controller|processor1:the_processor1|sdram_0:the_sdram_0                                                                                                                                                                                                                            ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                               ; 118 (118)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 26 (26)           ; 86 (86)          ; |gm_controller|processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                                       ; 109 (57)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (22)      ; 2 (0)             ; 64 (35)          ; |gm_controller|processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|                        ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 18 (18)          ; |gm_controller|processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|          ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 18 (18)          ; |gm_controller|processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                            ;              ;
;       |sram_0:the_sram_0|                                                                                                          ; 58 (58)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 56 (56)          ; |gm_controller|processor1:the_processor1|sram_0:the_sram_0                                                                                                                                                                                                                              ;              ;
;       |sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|                                                           ; 49 (49)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 19 (19)          ; |gm_controller|processor1:the_processor1|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave                                                                                                                                                                               ;              ;
;       |switches:the_switches|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |gm_controller|processor1:the_processor1|switches:the_switches                                                                                                                                                                                                                          ;              ;
;       |switches_s1_arbitrator:the_switches_s1|                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|switches_s1_arbitrator:the_switches_s1                                                                                                                                                                                                         ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                     ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                         ;              ;
;       |timer_0:the_timer_0|                                                                                                        ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |gm_controller|processor1:the_processor1|timer_0:the_timer_0                                                                                                                                                                                                                            ;              ;
;       |timer_0_s1_arbitrator:the_timer_0_s1|                                                                                       ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |gm_controller|processor1:the_processor1|timer_0_s1_arbitrator:the_timer_0_s1                                                                                                                                                                                                           ;              ;
;       |vga_0:the_vga_0|                                                                                                            ; 109 (39)    ; 82 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 33 (33)           ; 49 (2)           ; |gm_controller|processor1:the_processor1|vga_0:the_vga_0                                                                                                                                                                                                                                ;              ;
;          |Altera_UP_VGA_DAC:VGA_DAC|                                                                                               ; 70 (70)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 47 (47)          ; |gm_controller|processor1:the_processor1|vga_0:the_vga_0|Altera_UP_VGA_DAC:VGA_DAC                                                                                                                                                                                                      ;              ;
;    |pulse_timer:quart_sec|                                                                                                         ; 43 (43)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 35 (35)          ; |gm_controller|pulse_timer:quart_sec                                                                                                                                                                                                                                                    ;              ;
;    |pulse_timer:two_sec|                                                                                                           ; 43 (43)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 35 (35)          ; |gm_controller|pulse_timer:two_sec                                                                                                                                                                                                                                                      ;              ;
;    |rx_packet:recevie_packet|                                                                                                      ; 105 (105)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (9)             ; 74 (74)          ; |gm_controller|rx_packet:recevie_packet                                                                                                                                                                                                                                                 ;              ;
;    |seg7:h0|                                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h0                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h1|                                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h1                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h2|                                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h2                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h3|                                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h3                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h4|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h4                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h5|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h5                                                                                                                                                                                                                                                                  ;              ;
;    |seg7:h6|                                                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |gm_controller|seg7:h6                                                                                                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                                                                              ; 126 (85)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (37)      ; 8 (8)             ; 68 (43)          ; |gm_controller|sld_hub:auto_hub                                                                                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                    ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |gm_controller|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                  ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |gm_controller|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                               ;              ;
;    |tx_packet:send_packet|                                                                                                         ; 91 (91)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 53 (53)          ; |gm_controller|tx_packet:send_packet                                                                                                                                                                                                                                                    ;              ;
+------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; SD_DAT3       ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SD_CMD        ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 299 ps    ; (0) 0 ps              ; (0) 91 ps ;
; FL_DQ[0]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[1]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[2]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[3]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[4]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[5]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[6]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; FL_DQ[7]      ; Bidir    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; OTG_DATA[0]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[1]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[2]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[3]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[4]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[5]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[6]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[7]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[8]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[9]   ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[10]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[11]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[12]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[13]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[14]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DATA[15]  ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; LCD_DATA[0]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[1]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[2]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[3]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[4]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[5]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[6]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; LCD_DATA[7]   ; Bidir    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SD_DAT        ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; I2C_SDAT      ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[0]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[1]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[2]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[3]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[4]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[5]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[6]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[7]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[8]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[9]  ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[10] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[11] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[12] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[13] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[14] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; ENET_DATA[15] ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; AUD_ADCLRCK   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; AUD_DACLRCK   ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; AUD_BCLK      ; Bidir    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; GPIO_0[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[0]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[1]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[2]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[3]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[4]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[5]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[6]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[7]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[8]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[9]     ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[10]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[11]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[12]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[13]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[14]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[15]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[16]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[17]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[18]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[19]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[20]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[21]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[22]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[23]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[24]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[25]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[26]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[27]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[28]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[29]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[30]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[31]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[32]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[33]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[34]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; GPIO_1[35]    ; Bidir    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; EXT_CLOCK     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; UART_RXD      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; IRDA_TXD      ; Output   ; --            ; --            ; --                    ; --        ;
; IRDA_RXD      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 91 ps ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --        ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --        ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_FSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_LSPEED    ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_INT0      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_INT1      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DREQ0     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DREQ1     ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; OTG_DACK0_N   ; Output   ; --            ; --            ; --                    ; --        ;
; OTG_DACK1_N   ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --        ;
; TDI           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TCK           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TCS           ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TDO           ; Output   ; --            ; --            ; --                    ; --        ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; PS2_DAT       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; PS2_CLK       ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CMD      ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CS_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_WR_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RD_N     ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_RST_N    ; Output   ; --            ; --            ; --                    ; --        ;
; ENET_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --        ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --        ;
; TD_DATA[0]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[1]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[2]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[3]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[4]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[5]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[6]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_DATA[7]    ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_HS         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_VS         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --        ;
; SW[15]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[16]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; KEY[1]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; ENET_INT      ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --        ;
; AUD_ADCDAT    ; Input    ; (6) 4114 ps   ; (6) 4114 ps   ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 287 ps    ; (0) 287 ps    ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SD_DAT3                                                                                                                                                                ;                   ;         ;
; SD_CMD                                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                            ;                   ;         ;
; FL_DQ[0]                                                                                                                                                               ;                   ;         ;
; FL_DQ[1]                                                                                                                                                               ;                   ;         ;
; FL_DQ[2]                                                                                                                                                               ;                   ;         ;
; FL_DQ[3]                                                                                                                                                               ;                   ;         ;
; FL_DQ[4]                                                                                                                                                               ;                   ;         ;
; FL_DQ[5]                                                                                                                                                               ;                   ;         ;
; FL_DQ[6]                                                                                                                                                               ;                   ;         ;
; FL_DQ[7]                                                                                                                                                               ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~11                                                                                                         ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~12                                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~13                                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~14                                                                                                         ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~15                                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~9                                                                                                          ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~10                                                                                                         ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~5                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~6                                                                                                          ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~7                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~8                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~0                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~1                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~2                                                                                                          ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~3                                                                                                          ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|sram_0:the_sram_0|readdata~4                                                                                                          ; 1                 ; 6       ;
; OTG_DATA[0]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[1]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[2]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[3]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[4]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[5]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[6]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[7]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[8]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[9]                                                                                                                                                            ;                   ;         ;
; OTG_DATA[10]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[11]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[12]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[13]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[14]                                                                                                                                                           ;                   ;         ;
; OTG_DATA[15]                                                                                                                                                           ;                   ;         ;
; LCD_DATA[0]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[0]~81                                                   ; 0                 ; 6       ;
; LCD_DATA[1]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[1]~49                                                   ; 0                 ; 6       ;
; LCD_DATA[2]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[2]~7                                                    ; 1                 ; 6       ;
; LCD_DATA[3]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[3]~117                                                  ; 0                 ; 6       ;
; LCD_DATA[4]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[4]~144                                                  ; 0                 ; 6       ;
; LCD_DATA[5]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[5]~174                                                  ; 0                 ; 6       ;
; LCD_DATA[6]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[6]~227                                                  ; 0                 ; 6       ;
; LCD_DATA[7]                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[7]~199                                                  ; 0                 ; 6       ;
; SD_DAT                                                                                                                                                                 ;                   ;         ;
; I2C_SDAT                                                                                                                                                               ;                   ;         ;
;      - processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|data_from_i2c~3                                    ; 0                 ; 6       ;
;      - processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|ack~0                                              ; 0                 ; 6       ;
; ENET_DATA[0]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|rx_length[0]~16                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector24~2                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_odd_length~0                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_fifo_wr_data[0]~feeder                                                                                                           ; 0                 ; 6       ;
; ENET_DATA[1]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|rx_length[1]                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector23~1                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_fifo_wr_data[1]~feeder                                                                                                           ; 0                 ; 6       ;
; ENET_DATA[2]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~0                                                                                                                              ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector53~0                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector22~3                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[3]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~2                                                                                                                              ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector52~0                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector21~6                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[4]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~4                                                                                                                              ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector51~0                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector20~5                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[5]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~6                                                                                                                              ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector50~0                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector19~3                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[6]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~8                                                                                                                              ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector18~5                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector49~0                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[7]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~10                                                                                                                             ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector48~0                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector17~3                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[8]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~12                                                                                                                             ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~1                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector47~0                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector16~3                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[9]                                                                                                                                                           ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~14                                                                                                                             ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~1                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector46~0                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector15~3                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[10]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~16                                                                                                                             ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~1                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector45~0                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector14~3                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[11]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~18                                                                                                                             ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~0                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector13~3                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector44~0                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[12]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~20                                                                                                                             ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~0                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector12~3                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector43~0                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[13]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~22                                                                                                                             ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~0                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector11~3                                                                                                                        ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector42~0                                                                                                                        ; 0                 ; 6       ;
; ENET_DATA[14]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~24                                                                                                                             ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector10~3                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector41~0                                                                                                                        ; 1                 ; 6       ;
; ENET_DATA[15]                                                                                                                                                          ;                   ;         ;
;      - dm9000a_controller:ethernet|Add2~26                                                                                                                             ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet~0                                                                                                                     ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector9~3                                                                                                                         ; 0                 ; 6       ;
;      - dm9000a_controller:ethernet|Selector40~0                                                                                                                        ; 0                 ; 6       ;
; AUD_ADCLRCK                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:ADC_Left_Right_Clock_Edges|cur_test_clk                                                      ; 0                 ; 6       ;
; AUD_DACLRCK                                                                                                                                                            ;                   ;         ;
;      - processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:DAC_Left_Right_Clock_Edges|cur_test_clk                                                      ; 1                 ; 6       ;
; AUD_BCLK                                                                                                                                                               ;                   ;         ;
;      - processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Clock_Edge:Bit_Clock_Edges|cur_test_clk                                                                 ; 1                 ; 6       ;
; GPIO_0[0]                                                                                                                                                              ;                   ;         ;
; GPIO_0[1]                                                                                                                                                              ;                   ;         ;
; GPIO_0[2]                                                                                                                                                              ;                   ;         ;
; GPIO_0[3]                                                                                                                                                              ;                   ;         ;
; GPIO_0[4]                                                                                                                                                              ;                   ;         ;
; GPIO_0[5]                                                                                                                                                              ;                   ;         ;
; GPIO_0[6]                                                                                                                                                              ;                   ;         ;
; GPIO_0[7]                                                                                                                                                              ;                   ;         ;
; GPIO_0[8]                                                                                                                                                              ;                   ;         ;
; GPIO_0[9]                                                                                                                                                              ;                   ;         ;
; GPIO_0[10]                                                                                                                                                             ;                   ;         ;
; GPIO_0[11]                                                                                                                                                             ;                   ;         ;
; GPIO_0[12]                                                                                                                                                             ;                   ;         ;
; GPIO_0[13]                                                                                                                                                             ;                   ;         ;
; GPIO_0[14]                                                                                                                                                             ;                   ;         ;
; GPIO_0[15]                                                                                                                                                             ;                   ;         ;
; GPIO_0[16]                                                                                                                                                             ;                   ;         ;
; GPIO_0[17]                                                                                                                                                             ;                   ;         ;
; GPIO_0[18]                                                                                                                                                             ;                   ;         ;
; GPIO_0[19]                                                                                                                                                             ;                   ;         ;
; GPIO_0[20]                                                                                                                                                             ;                   ;         ;
; GPIO_0[21]                                                                                                                                                             ;                   ;         ;
; GPIO_0[22]                                                                                                                                                             ;                   ;         ;
; GPIO_0[23]                                                                                                                                                             ;                   ;         ;
; GPIO_0[24]                                                                                                                                                             ;                   ;         ;
; GPIO_0[25]                                                                                                                                                             ;                   ;         ;
; GPIO_0[26]                                                                                                                                                             ;                   ;         ;
; GPIO_0[27]                                                                                                                                                             ;                   ;         ;
; GPIO_0[28]                                                                                                                                                             ;                   ;         ;
; GPIO_0[29]                                                                                                                                                             ;                   ;         ;
; GPIO_0[30]                                                                                                                                                             ;                   ;         ;
; GPIO_0[31]                                                                                                                                                             ;                   ;         ;
; GPIO_0[32]                                                                                                                                                             ;                   ;         ;
; GPIO_0[33]                                                                                                                                                             ;                   ;         ;
; GPIO_0[34]                                                                                                                                                             ;                   ;         ;
; GPIO_0[35]                                                                                                                                                             ;                   ;         ;
; GPIO_1[0]                                                                                                                                                              ;                   ;         ;
; GPIO_1[1]                                                                                                                                                              ;                   ;         ;
; GPIO_1[2]                                                                                                                                                              ;                   ;         ;
; GPIO_1[3]                                                                                                                                                              ;                   ;         ;
; GPIO_1[4]                                                                                                                                                              ;                   ;         ;
; GPIO_1[5]                                                                                                                                                              ;                   ;         ;
; GPIO_1[6]                                                                                                                                                              ;                   ;         ;
; GPIO_1[7]                                                                                                                                                              ;                   ;         ;
; GPIO_1[8]                                                                                                                                                              ;                   ;         ;
; GPIO_1[9]                                                                                                                                                              ;                   ;         ;
; GPIO_1[10]                                                                                                                                                             ;                   ;         ;
; GPIO_1[11]                                                                                                                                                             ;                   ;         ;
; GPIO_1[12]                                                                                                                                                             ;                   ;         ;
; GPIO_1[13]                                                                                                                                                             ;                   ;         ;
; GPIO_1[14]                                                                                                                                                             ;                   ;         ;
; GPIO_1[15]                                                                                                                                                             ;                   ;         ;
; GPIO_1[16]                                                                                                                                                             ;                   ;         ;
; GPIO_1[17]                                                                                                                                                             ;                   ;         ;
; GPIO_1[18]                                                                                                                                                             ;                   ;         ;
; GPIO_1[19]                                                                                                                                                             ;                   ;         ;
; GPIO_1[20]                                                                                                                                                             ;                   ;         ;
; GPIO_1[21]                                                                                                                                                             ;                   ;         ;
; GPIO_1[22]                                                                                                                                                             ;                   ;         ;
; GPIO_1[23]                                                                                                                                                             ;                   ;         ;
; GPIO_1[24]                                                                                                                                                             ;                   ;         ;
; GPIO_1[25]                                                                                                                                                             ;                   ;         ;
; GPIO_1[26]                                                                                                                                                             ;                   ;         ;
; GPIO_1[27]                                                                                                                                                             ;                   ;         ;
; GPIO_1[28]                                                                                                                                                             ;                   ;         ;
; GPIO_1[29]                                                                                                                                                             ;                   ;         ;
; GPIO_1[30]                                                                                                                                                             ;                   ;         ;
; GPIO_1[31]                                                                                                                                                             ;                   ;         ;
; GPIO_1[32]                                                                                                                                                             ;                   ;         ;
; GPIO_1[33]                                                                                                                                                             ;                   ;         ;
; GPIO_1[34]                                                                                                                                                             ;                   ;         ;
; GPIO_1[35]                                                                                                                                                             ;                   ;         ;
; EXT_CLOCK                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                 ;                   ;         ;
; KEY[3]                                                                                                                                                                 ;                   ;         ;
; UART_RXD                                                                                                                                                               ;                   ;         ;
; IRDA_RXD                                                                                                                                                               ;                   ;         ;
; OTG_INT0                                                                                                                                                               ;                   ;         ;
; OTG_INT1                                                                                                                                                               ;                   ;         ;
; OTG_DREQ0                                                                                                                                                              ;                   ;         ;
; OTG_DREQ1                                                                                                                                                              ;                   ;         ;
; TDI                                                                                                                                                                    ;                   ;         ;
; TCK                                                                                                                                                                    ;                   ;         ;
; TCS                                                                                                                                                                    ;                   ;         ;
; PS2_DAT                                                                                                                                                                ;                   ;         ;
; PS2_CLK                                                                                                                                                                ;                   ;         ;
; TD_DATA[0]                                                                                                                                                             ;                   ;         ;
; TD_DATA[1]                                                                                                                                                             ;                   ;         ;
; TD_DATA[2]                                                                                                                                                             ;                   ;         ;
; TD_DATA[3]                                                                                                                                                             ;                   ;         ;
; TD_DATA[4]                                                                                                                                                             ;                   ;         ;
; TD_DATA[5]                                                                                                                                                             ;                   ;         ;
; TD_DATA[6]                                                                                                                                                             ;                   ;         ;
; TD_DATA[7]                                                                                                                                                             ;                   ;         ;
; TD_HS                                                                                                                                                                  ;                   ;         ;
; TD_VS                                                                                                                                                                  ;                   ;         ;
; SW[17]                                                                                                                                                                 ;                   ;         ;
; SW[14]                                                                                                                                                                 ;                   ;         ;
; SW[10]                                                                                                                                                                 ;                   ;         ;
; SW[9]                                                                                                                                                                  ;                   ;         ;
; SW[8]                                                                                                                                                                  ;                   ;         ;
; SW[7]                                                                                                                                                                  ;                   ;         ;
; SW[3]                                                                                                                                                                  ;                   ;         ;
; SW[1]                                                                                                                                                                  ;                   ;         ;
; KEY[0]                                                                                                                                                                 ;                   ;         ;
;      - pb_address_proc_read[0]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[1]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[2]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[3]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[4]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[5]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[6]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[7]                                                                                                                                         ; 1                 ; 6       ;
;      - pb_address_proc_read[8]                                                                                                                                         ; 1                 ; 6       ;
;      - memory_usage_state[1]                                                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|clean                                                                                                                      ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|clean                                                                                                                      ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_wren_debug                                                                                                                     ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[0]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[1]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[2]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[3]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[4]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[5]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[6]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[7]                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_address_debug[8]                                                                                                               ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[0]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[1]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[2]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[3]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[4]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[5]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[6]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[7]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[8]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[9]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|read_counter[10]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[0]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[1]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[2]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[3]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[4]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[5]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[6]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[7]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_address_rx[8]                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_wren_rx                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[0]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[1]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[2]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[3]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[4]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[5]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[6]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[7]                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|pb_address[8]                                                                                                                             ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[9]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[8]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[7]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[6]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[5]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[4]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[3]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[2]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[1]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdptr_g[0]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0]                               ; 1                 ; 6       ;
;      - pb_wren_proc_write                                                                                                                                              ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_bad_packet                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|enet_cmd                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|enet_wr_n                                                                                                                           ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|enet_rd_n                                                                                                                           ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[5]                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[6]                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[10]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[11]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[14]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|interrupt_flags[5]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|interrupt_flags[0]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|interrupt_flags[1]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|tx_in_progress                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_read                                                                                                                          ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|tx_length[0]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_fifo_wr_req                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[0]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[1]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[3]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[4]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[5]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[6]                                                                                                                       ; 1                 ; 6       ;
;      - receive_packet_state.START_RECEIVE                                                                                                                              ; 1                 ; 6       ;
;      - receive_packet_state.WAIT_RECEIVE                                                                                                                               ; 1                 ; 6       ;
;      - receive_packet_state.RECEIVE_NEXT                                                                                                                               ; 1                 ; 6       ;
;      - pb_to_proc_state.RESET_TIMER                                                                                                                                    ; 1                 ; 6       ;
;      - pb_to_proc_state.SEND                                                                                                                                           ; 1                 ; 6       ;
;      - pb_to_proc_state.WAIT_ACK                                                                                                                                       ; 1                 ; 6       ;
;      - pb_to_proc_state.READ_PB                                                                                                                                        ; 1                 ; 6       ;
;      - pb_to_proc_state.INIT_RECEIVE                                                                                                                                   ; 1                 ; 6       ;
;      - pb_to_proc_state.RECEIVE_PACKETS                                                                                                                                ; 1                 ; 6       ;
;      - pb_to_proc_state.WAIT_UNTIL_LOW                                                                                                                                 ; 1                 ; 6       ;
;      - pb_to_proc_state.RECEIVE_DATA_WRITE                                                                                                                             ; 1                 ; 6       ;
;      - pb_to_proc_state.TRANSMIT_PLAYERS                                                                                                                               ; 1                 ; 6       ;
;      - pb_to_proc_state.REQUEST_TX                                                                                                                                     ; 1                 ; 6       ;
;      - pb_to_proc_state.TX_COMPLETE                                                                                                                                    ; 1                 ; 6       ;
;      - pb_to_proc_state.TX_NEXT                                                                                                                                        ; 1                 ; 6       ;
;      - pb_to_proc_state.NEXT_ADDRESS_TO_WRITE                                                                                                                          ; 1                 ; 6       ;
;      - pb_to_proc_state.PROC_INTERRUPT_FOR_TRANSFER                                                                                                                    ; 1                 ; 6       ;
;      - pb_to_proc_state.NEW_GAME                                                                                                                                       ; 1                 ; 6       ;
;      - pb_to_proc_state.WAIT_FOR_USERS                                                                                                                                 ; 1                 ; 6       ;
;      - pb_to_proc_state.WAIT_FOR_USERS2                                                                                                                                ; 1                 ; 6       ;
;      - pb_to_proc_state.COUNTDOWN                                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|link_status                                                                                                                         ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[0]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[1]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[2]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[3]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[4]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[5]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[6]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[7]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[8]                                                                                                                  ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|pb_data_debug[9]                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.001011                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.011100                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.011110                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.100000                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.101000                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.101010                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state.001101                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.01101                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.01010                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.01110                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.00010                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.00011                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[7]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.00100                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state.01000                                                                                                                     ; 1                 ; 6       ;
;      - pb_address_proc_write[0]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[1]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[2]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[3]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[4]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[5]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[6]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[7]                                                                                                                                        ; 1                 ; 6       ;
;      - pb_address_proc_write[8]                                                                                                                                        ; 1                 ; 6       ;
;      - timer[7]                                                                                                                                                        ; 1                 ; 6       ;
;      - timer[8]                                                                                                                                                        ; 1                 ; 6       ;
;      - timer[9]                                                                                                                                                        ; 1                 ; 6       ;
;      - timer[10]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[11]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[12]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[13]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[14]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[15]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[16]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[17]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[18]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[19]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[20]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[21]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[22]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[23]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[24]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[25]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[26]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[27]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[28]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[29]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[30]                                                                                                                                                       ; 1                 ; 6       ;
;      - timer[31]                                                                                                                                                       ; 1                 ; 6       ;
;      - reset_game_timer[7]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[8]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[9]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[10]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[11]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[12]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[13]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[14]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[15]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[16]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[17]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[18]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[19]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[20]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[21]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[22]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[23]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[24]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[25]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[26]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[27]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[28]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[29]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[30]                                                                                                                                            ; 1                 ; 6       ;
;      - reset_game_timer[31]                                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[3]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[4]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[5]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[6]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[7]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[8]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[9]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[10]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[11]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[12]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[13]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[14]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[15]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[16]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[17]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[18]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[19]                                                                                                              ; 1                 ; 6       ;
;      - timer[6]                                                                                                                                                        ; 1                 ; 6       ;
;      - reset_game_timer[6]                                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[7]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[8]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[9]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[10]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[11]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[12]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[13]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[14]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[15]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[16]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[17]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[18]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[19]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[20]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[21]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[22]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[23]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[24]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[25]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[26]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[27]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[28]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[29]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[30]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[31]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[32]                                                                                                                             ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[3]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[4]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[5]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[6]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[7]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[8]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[9]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[10]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[11]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[12]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[13]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[14]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[15]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[16]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[17]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[18]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[19]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[2]                                                                                                               ; 1                 ; 6       ;
;      - reset_game_timer[2]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[3]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[4]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[5]                                                                                                                                             ; 1                 ; 6       ;
;      - reset_game_timer[1]                                                                                                                                             ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[3]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[4]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[5]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[6]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[7]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[8]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[9]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[10]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[11]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[12]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[13]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[14]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[15]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[16]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[17]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[18]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[19]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[3]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[4]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[5]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[6]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[7]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[8]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[9]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[10]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[11]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[12]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[13]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[14]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[15]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[16]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[17]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[18]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[19]                                                                                                               ; 1                 ; 6       ;
;      - timer[5]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[10]                                                                                                                            ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[6]                                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[2]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[3]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[4]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[5]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[6]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[7]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[8]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[9]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[10]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[11]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[12]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[13]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[14]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[15]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[16]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[17]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[18]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[19]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[3]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[4]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[5]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[6]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[7]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[8]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[9]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[10]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[11]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[12]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[13]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[14]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[15]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[16]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[17]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[18]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[19]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[1]                                                                                                               ; 1                 ; 6       ;
;      - reset_game_timer[0]                                                                                                                                             ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[3]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[4]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[5]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[6]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[7]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[8]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[9]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[10]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[11]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[12]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[13]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[14]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[15]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[16]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[17]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[18]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[19]                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[2]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[2]                                                                                                                ; 1                 ; 6       ;
;      - timer[4]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[9]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[5]                                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[1]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[2]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[2]                                                                                                               ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[7]                                                                                                                            ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[8]                                                                                                                            ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[9]                                                                                                                            ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[10]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[11]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[12]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[13]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[14]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[15]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[16]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[17]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[18]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[19]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[20]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[21]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[22]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[23]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[24]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[25]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[26]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[27]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[28]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[29]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[30]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[31]                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[32]                                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_counter[0]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[2]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[1]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[1]                                                                                                                ; 1                 ; 6       ;
;      - timer[3]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[8]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[4]                                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_counter[0]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[1]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[1]                                                                                                               ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[6]                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[1]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_counter[0]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_counter[0]                                                                                                                ; 1                 ; 6       ;
;      - timer[2]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[7]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[3]                                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_counter[0]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_counter[0]                                                                                                               ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[5]                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_counter[0]                                                                                                               ; 1                 ; 6       ;
;      - timer[1]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[6]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[2]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[4]                                                                                                                            ; 1                 ; 6       ;
;      - timer[0]                                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[5]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[1]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[3]                                                                                                                            ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[4]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_timer[0]                                                                                                                              ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[2]                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[3]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[4]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[5]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[6]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[7]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[8]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[9]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[10]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[11]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[12]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[13]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[14]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[15]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[16]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[17]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[18]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[19]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[3]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[4]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[5]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[6]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[7]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[8]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[9]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[10]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[11]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[12]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[13]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[14]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[15]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[16]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[17]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[18]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[19]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[3]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[4]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[5]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[6]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[7]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[8]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[9]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[10]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[11]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[12]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[13]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[14]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[15]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[16]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[17]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[18]                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[19]                                                                                                               ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[3]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[1]                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[2]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[2]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[2]                                                                                                                ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[2]                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_timer[0]                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[1]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[1]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[1]                                                                                                                ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|counter[1]                                                                                                                             ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_counter[0]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_counter[0]                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_counter[0]                                                                                                                ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|rx_waiting                                                                                                                             ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_clk                                                                                                                                   ; 1                 ; 6       ;
;      - memory_usage_state[0]                                                                                                                                           ; 1                 ; 6       ;
;      - memory_usage_state[2]                                                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_state.ON_2_OFF                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_state.ON                                                                                                                 ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[0]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[1]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[2]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[3]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[4]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[5]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[6]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[7]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[8]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[9]                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[10]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[11]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[12]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[13]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[14]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|pb_data_rx[15]                                                                                                                         ; 1                 ; 6       ;
;      - tx_packet:send_packet|transfer_ready                                                                                                                            ; 1                 ; 6       ;
;      - players_tx[0]                                                                                                                                                   ; 1                 ; 6       ;
;      - players_tx[2]                                                                                                                                                   ; 1                 ; 6       ;
;      - players_tx[1]                                                                                                                                                   ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|clean                                                                                                                       ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|clean                                                                                                                       ; 1                 ; 6       ;
;      - count[8]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[7]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[6]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[5]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[4]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[3]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[2]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[1]                                                                                                                                                        ; 1                 ; 6       ;
;      - count[0]                                                                                                                                                        ; 1                 ; 6       ;
;      - pb_to_proc_state.INIT_SEND                                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_LENGTH1                                                                                                                  ; 1                 ; 6       ;
;      - memory_bus_free                                                                                                                                                 ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.IDLE2                                                                                                                          ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.DELAY_SPIN                                                                                                                     ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.IDLE                                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:two_sec|pulse_state.PCOUNTDOWN                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[6]                                                                                                                         ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|rx_fifo_rd_req                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr|dffe21a[0]                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_state.ON_2_OFF                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_state.ON                                                                                                                 ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_WRITE_NEXT1                                                                                                             ; 1                 ; 6       ;
;      - transmitting_to_players                                                                                                                                         ; 1                 ; 6       ;
;      - sending_to_nios                                                                                                                                                 ; 1                 ; 6       ;
;      - receiving_from_nios                                                                                                                                             ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|clean                                                                                                                      ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|clean                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_DATA_WRITE1                                                                                                              ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_READ_NEXT                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[0]                                                                                                                      ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_INIT_READ                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_INCREMENT                                                                                                               ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_INIT_WRITE                                                                                                              ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_DATA_WRITE                                                                                                                  ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_ETHER                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[0]                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_DATA_READ                                                                                                                ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[1]                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[1]                                                                                                                        ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[2]                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[2]                                                                                                                        ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[3]                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[3]                                                                                                                        ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[4]                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[4]                                                                                                                        ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[5]                                                                                                                      ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[5]                                                                                                                        ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[6]                                                                                                                      ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[7]                                                                                                                      ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_counter[8]                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[6]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[6] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[4]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[4] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[5]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[5] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[2]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[2] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[1]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[1] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[3]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[3] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdptr_g[0]                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe17a[0] ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_state.OFF_2_ON                                                                                                           ; 1                 ; 6       ;
;      - pb_data_proc_write[15]~0                                                                                                                                        ; 1                 ; 6       ;
;      - reset_game                                                                                                                                                      ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|clean                                                                                                                      ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_IDLE1                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.IDLE2                                                                                                                             ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.IDLE                                                                                                                              ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_state.ON_2_OFF                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_state.ON                                                                                                                  ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_state.ON_2_OFF                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_state.ON                                                                                                                  ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[7]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[6]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[5]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[4]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[3]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[2]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[1]                                                                                                                    ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|delay_spin_count[0]                                                                                                                    ; 1                 ; 6       ;
;      - move_packet_to_pb                                                                                                                                               ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~60                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~33                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~61                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0]                               ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_ETHER                                                                                                                    ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_state.OFF_2_ON                                                                                                           ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_read_counter[8]                                                                                                                 ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_read_counter[7]                                                                                                                 ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_state.ON_2_OFF                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_state.ON                                                                                                                 ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_state.ON_2_OFF                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_state.ON                                                                                                                 ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_clk                                                                                                                                 ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_IDLE3                                                                                                                   ; 1                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|m_state.M_IDLE2                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_DATA_READ2                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0]                               ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_MAC1                                                                                                                        ; 1                 ; 6       ;
;      - player_send_address[3]~0                                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|next_address[8]~0                                                                                                                      ; 1                 ; 6       ;
;      - processor1:the_processor1|reset_n_sources~0                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~64                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~66                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~67                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~68                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~69                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~70                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~71                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~72                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~73                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~74                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~75                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~76                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~77                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~78                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|tx_fifo_rd_req                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[6] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[4] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[5] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[2] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[1] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[3] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a[0] ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_length[0]~15                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~79                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[0]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[1]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[2]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[3]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[4]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[5]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[7]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[8]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[9]                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[10]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[11]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[12]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[13]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[14]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|data_out[15]                                                                                                                        ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|b_state.OFF                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_state.ON_2_OFF                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_state.ON                                                                                                                 ; 1                 ; 6       ;
;      - send_ship_data                                                                                                                                                  ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.DELAY_SPIN                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[7]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[0]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[6]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[5]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[4]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[3]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[2]                                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|spin[1]                                                                                                                                   ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_state.OFF_2_ON                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_state.OFF_2_ON                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_fifo_wr_data[0]~0                                                                                                                ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~55                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~57                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~59                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~61                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|tx_length[9]~22                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|tx_length[9]~23                                                                                                                     ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_req                                                                                                                            ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[6]                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_data[3]~0                                                                                                                     ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[14]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|spin_next~3                                                                                                                         ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~80                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~34                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~37                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr|dffe16a[0]                               ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC1_2                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~81                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~82                                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|b_state.OFF                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_state.OFF_2_ON                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_state.OFF_2_ON                                                                                                           ; 1                 ; 6       ;
;      - pulse_timer:quart_sec|pulse_state.PCOUNTDOWN                                                                                                                    ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_DATA_READ1                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr|dffe21a[0]                               ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_MAC2                                                                                                                        ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|from_address[0]~0                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~83                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~84                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~85                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~86                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~87                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~88                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~89                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~90                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~91                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~92                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~93                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~94                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~95                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~96                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~97                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~98                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~99                                                                                                                            ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0]                               ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~100                                                                                                                           ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_state.OFF_2_ON                                                                                                           ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[1]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[3]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[2]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[4]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[5]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[7]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[6]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[8]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[9]                                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|counter[10]                                                                                                                               ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw0|b_state.OFF                                                                                                                 ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw2|b_state.OFF                                                                                                                 ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_odd_length~0                                                                                                                     ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~41                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~42                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~45                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~46                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~47                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~48                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~50                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[5]                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[4]                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_LENGTH                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~54                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count[0]~9                                                                                                                 ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~10                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~11                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~12                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~13                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~14                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~15                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~16                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~17                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~18                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~19                                                                                                                   ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC2_2                                                                                                                   ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw11|b_state.OFF                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|b_state.OFF                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|e_state.STATE_MAC3                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[7]                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[8]                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[9]                                                                                                                        ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[10]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~101                                                                                                                           ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr|dffe16a[0]                               ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~64                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~66                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~67                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~68                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~71                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~73                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~75                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~77                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~79                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~81                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~83                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~85                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~87                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~89                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~91                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~93                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[11]                                                                                                                       ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|issue_register~95                                                                                                                   ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[12]                                                                                                                       ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[13]                                                                                                                       ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[15]                                                                                                                       ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw12|b_state.OFF                                                                                                                ; 1                 ; 6       ;
;      - tx_packet:send_packet|tx_fifo_wr_data[1]~3                                                                                                                      ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|address_position~3                                                                                                                  ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|address_position[2]~5                                                                                                               ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_post_spin_state~8                                                                                                               ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_post_spin_state~9                                                                                                               ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC3_2                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~60                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_post_spin_state~10                                                                                                              ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC1                                                                                                                     ; 1                 ; 6       ;
;      - interrupt_line[3]                                                                                                                                               ; 1                 ; 6       ;
;      - nios_packets_in[2]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[10]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[26]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[1]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[9]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[25]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[0]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[16]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[8]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[24]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[3]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[11]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[27]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[4]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[12]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[5]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[13]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[7]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[15]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[31]                                                                                                                                             ; 1                 ; 6       ;
;      - nios_packets_in[6]                                                                                                                                              ; 1                 ; 6       ;
;      - nios_packets_in[14]                                                                                                                                             ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC2                                                                                                                     ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|clean                                                                                                                       ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|clean                                                                                                                       ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|clean                                                                                                                       ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_MAC3                                                                                                                     ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_state.ON_2_OFF                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_state.ON                                                                                                                  ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_state.ON_2_OFF                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_state.ON                                                                                                                  ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_state.ON_2_OFF                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_state.ON                                                                                                                  ; 1                 ; 6       ;
;      - rx_packet:recevie_packet|e_state.STATE_LENGTH2                                                                                                                  ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_state.OFF_2_ON                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_state.OFF_2_ON                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_state.OFF_2_ON                                                                                                            ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw6|b_state.OFF                                                                                                                 ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw5|b_state.OFF                                                                                                                 ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw4|b_state.OFF                                                                                                                 ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|state~103                                                                                                                           ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~20                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~21                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~22                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_spin_count~23                                                                                                                   ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|address_position[2]~8                                                                                                               ; 1                 ; 6       ;
;      - ENET_RST_N                                                                                                                                                      ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                               ;                   ;         ;
; CLOCK_27                                                                                                                                                               ;                   ;         ;
; SW[15]                                                                                                                                                                 ;                   ;         ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|Selector1~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|Selector0~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|Selector3~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw15|Selector2~0                                                                                                                ; 1                 ; 6       ;
; SW[16]                                                                                                                                                                 ;                   ;         ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|Selector1~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|Selector0~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|Selector3~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw16|Selector2~0                                                                                                                ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                                 ;                   ;         ;
;      - comb~0                                                                                                                                                          ; 0                 ; 6       ;
;      - memory_debug_r_and_w:debug_pb|Selector3~0                                                                                                                       ; 0                 ; 6       ;
; SW[0]                                                                                                                                                                  ;                   ;         ;
; SW[2]                                                                                                                                                                  ;                   ;         ;
; ENET_INT                                                                                                                                                               ;                   ;         ;
;      - dm9000a_controller:ethernet|cmd_state~36                                                                                                                        ; 1                 ; 6       ;
;      - dm9000a_controller:ethernet|cmd_state~49                                                                                                                        ; 1                 ; 6       ;
; SW[11]                                                                                                                                                                 ;                   ;         ;
; SW[13]                                                                                                                                                                 ;                   ;         ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|Selector1~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|Selector0~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|Selector3~0                                                                                                                ; 1                 ; 6       ;
;      - debounce_DE2_SW:debSW|debouncer:sw13|Selector2~0                                                                                                                ; 1                 ; 6       ;
; SW[12]                                                                                                                                                                 ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                             ;                   ;         ;
;      - processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg~5                                         ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                  ;                   ;         ;
; SW[5]                                                                                                                                                                  ;                   ;         ;
; SW[4]                                                                                                                                                                  ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                            ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Add2~19                                                                                                                                                                                                                                         ; LCCOMB_X36_Y10_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLOCK_27                                                                                                                                                                                                                                        ; PIN_D13            ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                        ; PIN_N2             ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                          ; PIN_G26            ; 860     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Selector99~0                                                                                                                                                                                                                                    ; LCCOMB_X38_Y10_N14 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                    ; JTAG_X1_Y19_N0     ; 159     ; Clock                                               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                    ; JTAG_X1_Y19_N0     ; 25      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw0|b_counter~48                                                                                                                                                                                                ; LCCOMB_X31_Y27_N6  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw11|b_counter~48                                                                                                                                                                                               ; LCCOMB_X29_Y27_N22 ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw12|b_counter~48                                                                                                                                                                                               ; LCCOMB_X37_Y8_N22  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw13|b_counter~48                                                                                                                                                                                               ; LCCOMB_X15_Y31_N22 ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw15|b_counter~48                                                                                                                                                                                               ; LCCOMB_X48_Y9_N22  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw16|b_counter~48                                                                                                                                                                                               ; LCCOMB_X10_Y14_N10 ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw2|b_counter~48                                                                                                                                                                                                ; LCCOMB_X36_Y4_N22  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw4|b_counter~48                                                                                                                                                                                                ; LCCOMB_X10_Y3_N6   ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw5|b_counter~48                                                                                                                                                                                                ; LCCOMB_X33_Y5_N10  ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; debounce_DE2_SW:debSW|debouncer:sw6|b_counter~48                                                                                                                                                                                                ; LCCOMB_X12_Y27_N22 ; 20      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|address_position[2]~8                                                                                                                                                                                               ; LCCOMB_X50_Y29_N14 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|cmd_spin_count[0]~9                                                                                                                                                                                                 ; LCCOMB_X50_Y27_N4  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|cmd_state~34                                                                                                                                                                                                        ; LCCOMB_X49_Y28_N12 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|enet_wr_n                                                                                                                                                                                                           ; LCFF_X48_Y30_N25   ; 17      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|issue_data[3]~0                                                                                                                                                                                                     ; LCCOMB_X47_Y29_N18 ; 28      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0]                                                                                                               ; LCFF_X49_Y26_N1    ; 44      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0]                                                                                                               ; LCFF_X46_Y29_N17   ; 15      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|rdcnt_addr_ena                                                                                                                              ; LCCOMB_X48_Y25_N14 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|valid_rdreq                                                                                                                                 ; LCCOMB_X48_Y25_N18 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|valid_wrreq~0                                                                                                                               ; LCCOMB_X49_Y26_N0  ; 10      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0]                                                                                                               ; LCFF_X46_Y23_N17   ; 31      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0]                                                                                                               ; LCFF_X49_Y27_N21   ; 11      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|rdcnt_addr_ena                                                                                                                              ; LCCOMB_X48_Y30_N8  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|valid_rdreq                                                                                                                                 ; LCCOMB_X48_Y30_N0  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|valid_wrreq~0                                                                                                                               ; LCCOMB_X44_Y16_N12 ; 7       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|wrfull~0                                                                                                                                    ; LCCOMB_X46_Y23_N16 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_fifo_wr_data[0]~0                                                                                                                                                                                                ; LCCOMB_X50_Y28_N4  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_length[0]~15                                                                                                                                                                                                     ; LCCOMB_X49_Y26_N22 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|rx_length[8]~20                                                                                                                                                                                                     ; LCCOMB_X46_Y28_N18 ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|state.001101                                                                                                                                                                                                        ; LCFF_X49_Y28_N11   ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|state.101010                                                                                                                                                                                                        ; LCFF_X48_Y31_N27   ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|tx_length[9]~22                                                                                                                                                                                                     ; LCCOMB_X50_Y30_N28 ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; dm9000a_controller:ethernet|tx_length[9]~23                                                                                                                                                                                                     ; LCCOMB_X48_Y30_N4  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; memory_debug_r_and_w:debug_pb|Selector33~0                                                                                                                                                                                                      ; LCCOMB_X31_Y9_N12  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; memory_debug_r_and_w:debug_pb|m_counter~0                                                                                                                                                                                                       ; LCCOMB_X30_Y9_N10  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; memory_debug_r_and_w:debug_pb|m_state.M_WRITE_NEXT1                                                                                                                                                                                             ; LCFF_X31_Y9_N21    ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; memory_usage_state[2]~2                                                                                                                                                                                                                         ; LCCOMB_X30_Y10_N2  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pb_data_proc_write[15]~0                                                                                                                                                                                                                        ; LCCOMB_X28_Y12_N0  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pb_to_proc_state.COUNTDOWN                                                                                                                                                                                                                      ; LCFF_X40_Y24_N27   ; 41      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; pb_to_proc_state.NEW_GAME                                                                                                                                                                                                                       ; LCFF_X41_Y22_N29   ; 37      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; pb_to_proc_state.NEXT_ADDRESS_TO_WRITE                                                                                                                                                                                                          ; LCFF_X33_Y12_N17   ; 12      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; pb_to_proc_state.SEND                                                                                                                                                                                                                           ; LCFF_X33_Y12_N27   ; 30      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pb_wren~2                                                                                                                                                                                                                                       ; LCCOMB_X30_Y10_N8  ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; player_send_address[3]~0                                                                                                                                                                                                                        ; LCCOMB_X37_Y12_N10 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter[3]~23                                                                         ; LCCOMB_X14_Y9_N4   ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter~20                                                                            ; LCCOMB_X14_Y9_N10  ; 63      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~2     ; LCCOMB_X15_Y8_N14  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~2         ; LCCOMB_X15_Y11_N12 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~2  ; LCCOMB_X17_Y11_N14 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~3                ; LCCOMB_X15_Y8_N12  ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~2    ; LCCOMB_X15_Y10_N14 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~2        ; LCCOMB_X15_Y11_N6  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~2 ; LCCOMB_X11_Y10_N6  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~3               ; LCCOMB_X15_Y10_N12 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~0                                                                                                                                      ; LCCOMB_X14_Y13_N26 ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|comb~3                                                                                                                                      ; LCCOMB_X14_Y13_N8  ; 16      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|data_in_shift_reg[9]~1                                                                                                                      ; LCCOMB_X12_Y9_N12  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~2      ; LCCOMB_X14_Y21_N14 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0          ; LCCOMB_X15_Y21_N8  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~2   ; LCCOMB_X11_Y21_N4  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|full_dff~5                   ; LCCOMB_X15_Y21_N6  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~2     ; LCCOMB_X9_Y22_N20  ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~2         ; LCCOMB_X12_Y22_N30 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~2  ; LCCOMB_X11_Y22_N16 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~3                ; LCCOMB_X14_Y22_N30 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~1                                                                                                                                        ; LCCOMB_X10_Y22_N26 ; 15      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|comb~3                                                                                                                                        ; LCCOMB_X15_Y21_N0  ; 13      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[2]~19                                                                                                                      ; LCCOMB_X14_Y22_N16 ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|data_out_shift_reg[2]~23                                                                                                                      ; LCCOMB_X14_Y22_N28 ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_left_channel                                                                                                                             ; LCCOMB_X14_Y21_N18 ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|comb~0                                                                                                                                                                                            ; LCCOMB_X14_Y22_N22 ; 80      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|readdata[0]~12                                                                                                                                                                                    ; LCCOMB_X20_Y13_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|readdata[13]~14                                                                                                                                                                                   ; LCCOMB_X15_Y11_N0  ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_0:the_audio_0|write_interrupt_en~0                                                                                                                                                                              ; LCCOMB_X18_Y11_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|current_bit[0]~3                                                                                                                   ; LCCOMB_X16_Y23_N18 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|current_byte[0]~1                                                                                                                  ; LCCOMB_X17_Y25_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|data_from_i2c[3]~1                                                                                                                 ; LCCOMB_X17_Y24_N4  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C:I2C_Controller|i2c_sdata~3                                                                                                                        ; LCCOMB_X16_Y24_N20 ; 1       ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|data_out[0]~5                                                                                                  ; LCCOMB_X19_Y24_N28 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_1_SEND_START_BIT                                                                    ; LCFF_X18_Y25_N7    ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|s_i2c_auto_init.AUTO_STATE_7_DONE                                                                              ; LCFF_X18_Y23_N13   ; 14      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|data_to_transfer[7]~5                                                                                                                                           ; LCCOMB_X18_Y23_N2  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|internal_reset                                                                                                                                                  ; LCCOMB_X18_Y22_N8  ; 56      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[1]~1                                                                                                                                                                                 ; LCCOMB_X22_Y22_N0  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                 ; LCCOMB_X23_Y22_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                 ; LCCOMB_X33_Y24_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                            ; LCCOMB_X21_Y12_N30 ; 4       ; Clock enable, Read enable                           ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                           ; LCCOMB_X21_Y21_N0  ; 24      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                               ; LCCOMB_X21_Y21_N20 ; 29      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                 ; LCCOMB_X21_Y21_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                            ; LCFF_X23_Y23_N3    ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_xfer_wr_active                                                                                                                                                                                   ; LCFF_X23_Y18_N11   ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                                  ; LCCOMB_X31_Y18_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                                 ; LCFF_X31_Y23_N5    ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                        ; LCFF_X29_Y24_N19   ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                        ; LCFF_X37_Y23_N17   ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                               ; LCCOMB_X23_Y23_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                             ; LCCOMB_X29_Y24_N10 ; 740     ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                   ; LCFF_X31_Y14_N15   ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                                ; LCCOMB_X41_Y17_N2  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm~1                                                                                                                                                                              ; LCCOMB_X38_Y13_N26 ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                                  ; LCCOMB_X29_Y14_N12 ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_src1_hazard_E                                                                                                                                                                                       ; LCCOMB_X36_Y21_N6  ; 15      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                          ; LCCOMB_X28_Y15_N18 ; 31      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                               ; LCFF_X29_Y23_N29   ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                               ; LCFF_X29_Y23_N21   ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                               ; LCCOMB_X32_Y14_N16 ; 167     ; Clock enable, Read enable, Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                                ; LCCOMB_X37_Y15_N6  ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                          ; LCCOMB_X37_Y15_N14 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                     ; LCFF_X31_Y18_N21   ; 32      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                          ; LCFF_X37_Y15_N27   ; 51      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                           ; LCFF_X41_Y17_N7    ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|always138~0                                                                                                                                                                                           ; LCCOMB_X22_Y21_N20 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                       ; LCFF_X30_Y17_N15   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_break_a~0       ; LCCOMB_X30_Y17_N10 ; 47      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a        ; LCCOMB_X28_Y15_N28 ; 15      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0      ; LCCOMB_X30_Y17_N22 ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b        ; LCCOMB_X30_Y17_N16 ; 34      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe           ; LCFF_X30_Y17_N21   ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[1]~15                          ; LCCOMB_X30_Y16_N14 ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[34]~23                         ; LCCOMB_X28_Y18_N18 ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                        ; LCCOMB_X30_Y17_N0  ; 39      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                        ; LCCOMB_X30_Y17_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                 ; LCCOMB_X24_Y15_N10 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|always5~2                                                                                                         ; LCCOMB_X25_Y15_N14 ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|always6~0                                                                                                         ; LCCOMB_X24_Y16_N2  ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk0[0]~0                                                                                                        ; LCCOMB_X23_Y16_N24 ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk0[32]~1                                                                                                       ; LCCOMB_X28_Y18_N28 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk0[69]~2                                                                                                       ; LCCOMB_X28_Y18_N14 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk1[0]~0                                                                                                        ; LCCOMB_X28_Y18_N0  ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk1[32]~1                                                                                                       ; LCCOMB_X28_Y18_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|dbrk1[69]~2                                                                                                       ; LCCOMB_X24_Y19_N4  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                   ; LCCOMB_X23_Y16_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                                   ; LCCOMB_X24_Y19_N18 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[0]~14                                                                                                           ; LCCOMB_X23_Y16_N8  ; 29      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[23]~24                                                                                                          ; LCCOMB_X23_Y16_N28 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                   ; LCFF_X23_Y16_N13   ; 3       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~2                                                                                                                  ; LCCOMB_X28_Y15_N22 ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                             ; LCFF_X21_Y19_N1    ; 144     ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                             ; LCFF_X21_Y19_N7    ; 145     ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[2]~0                                                                                                                                                                           ; LCCOMB_X21_Y19_N12 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_writedata[11]~26                                                                                                                                                                                    ; LCCOMB_X20_Y21_N14 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                    ; LCCOMB_X24_Y23_N12 ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|dc_tag_wr_port_en                                                                                                                                                                                     ; LCCOMB_X28_Y23_N30 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                    ; LCFF_X23_Y13_N21   ; 11      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                ; LCCOMB_X23_Y12_N20 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                ; LCCOMB_X29_Y14_N6  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                 ; LCCOMB_X23_Y18_N18 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                           ; LCCOMB_X29_Y14_N10 ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_tag_wraddress[6]~5                                                                                                                                                                                 ; LCCOMB_X38_Y19_N26 ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                           ; LCCOMB_X29_Y14_N26 ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always2~0                                                                                                                                                          ; LCCOMB_X18_Y16_N22 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~0                                                                                                                                            ; LCCOMB_X21_Y16_N4  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0                                                                                                                                                    ; PLL_1              ; 3834    ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk2                                                                                                                                                    ; PLL_1              ; 277     ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                   ; LCCOMB_X27_Y10_N30 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                              ; LCCOMB_X28_Y13_N4  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                             ; LCCOMB_X29_Y13_N16 ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                           ; LCCOMB_X28_Y13_N2  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|fifo_rd~2                                                                                                                                                                                 ; LCCOMB_X21_Y15_N6  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                   ; LCFF_X27_Y10_N29   ; 15      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|ien_AF~0                                                                                                                                                                                  ; LCCOMB_X18_Y14_N18 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                    ; LCCOMB_X24_Y14_N30 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                    ; LCCOMB_X24_Y10_N24 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                   ; LCCOMB_X27_Y10_N24 ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                  ; LCCOMB_X24_Y14_N0  ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|leds:the_leds|always0~3                                                                                                                                                                                               ; LCCOMB_X18_Y17_N14 ; 27      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|always2~1                                                                                                                                                                           ; LCCOMB_X17_Y17_N4  ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|back_buf_start_address[12]~9                                                                                                                                                        ; LCCOMB_X15_Y13_N8  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|back_buf_start_address[22]~18                                                                                                                                                       ; LCCOMB_X15_Y13_N18 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|back_buf_start_address[27]~22                                                                                                                                                       ; LCCOMB_X15_Y13_N30 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|back_buf_start_address[2]~1                                                                                                                                                         ; LCCOMB_X15_Y13_N14 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|buffer_start_address[4]~2                                                                                                                                                           ; LCCOMB_X15_Y13_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|db_fifo_read                                                                                                                                                                        ; LCCOMB_X45_Y20_N28 ; 25      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|db_fifo_write                                                                                                                                                                       ; LCCOMB_X20_Y12_N24 ; 11      ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|h_address_in[1]~10                                                                                                                                                                  ; LCCOMB_X15_Y13_N28 ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|h_address_in[1]~11                                                                                                                                                                  ; LCCOMB_X16_Y20_N2  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|h_address_out[8]~1                                                                                                                                                                  ; LCCOMB_X45_Y20_N26 ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                ; LCCOMB_X17_Y20_N14 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                    ; LCCOMB_X14_Y20_N28 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|cntr_q57:usedw_counter|_~2                                                                             ; LCCOMB_X14_Y20_N4  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|rd_ptr_lsb~0                                                                                           ; LCCOMB_X17_Y20_N4  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_f5b:rd_ptr_msb|_~0                                                                                  ; LCCOMB_X21_Y23_N14 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|rd_ptr_lsb~1                                                                                             ; LCCOMB_X46_Y20_N22 ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|slave_readdata[12]~12                                                                                                                                                               ; LCCOMB_X17_Y17_N22 ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|w_address_in[4]~11                                                                                                                                                                  ; LCCOMB_X14_Y17_N0  ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|w_address_in[4]~12                                                                                                                                                                  ; LCCOMB_X20_Y12_N4  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|w_address_out[1]~12                                                                                                                                                                 ; LCCOMB_X45_Y20_N20 ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|w_address_out[1]~13                                                                                                                                                                 ; LCCOMB_X45_Y20_N22 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|data_out                                                                                                                               ; LCFF_X18_Y22_N9    ; 403     ; Clock enable, Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|data_out                                                                                                                               ; LCFF_X18_Y22_N9    ; 1933    ; Async. clear                                        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; processor1:the_processor1|push_buttons:the_push_buttons|always1~0                                                                                                                                                                               ; LCCOMB_X21_Y15_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|reset_n_sources~0                                                                                                                                                                                                     ; LCCOMB_X23_Y16_N22 ; 2       ; Async. clear                                        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|Selector27~6                                                                                                                                                                                      ; LCCOMB_X10_Y10_N2  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|Selector34~4                                                                                                                                                                                      ; LCCOMB_X9_Y10_N18  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|WideOr16~0                                                                                                                                                                                        ; LCCOMB_X11_Y12_N18 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                      ; LCCOMB_X9_Y12_N24  ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|always5~2                                                                                                                                                                                         ; LCCOMB_X9_Y12_N28  ; 18      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|f_select                                                                                                                                                                                          ; LCCOMB_X9_Y12_N2   ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_addr[7]~5                                                                                                                                                                                       ; LCCOMB_X8_Y11_N30  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_state.000000010                                                                                                                                                                                 ; LCFF_X8_Y11_N7     ; 32      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                           ; LCCOMB_X14_Y12_N6  ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                           ; LCCOMB_X14_Y12_N20 ; 41      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always0~0                                                                       ; LCCOMB_X10_Y17_N26 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always10~0                                                                      ; LCCOMB_X10_Y17_N18 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always12~0                                                                      ; LCCOMB_X11_Y16_N28 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always15~0                                                                      ; LCCOMB_X11_Y16_N22 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~0                                                                       ; LCCOMB_X12_Y16_N20 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always2~0                                                                       ; LCCOMB_X10_Y17_N8  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always4~0                                                                       ; LCCOMB_X10_Y17_N14 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always6~0                                                                       ; LCCOMB_X10_Y17_N4  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always8~0                                                                       ; LCCOMB_X10_Y17_N0  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~0                                                                                                                                                  ; LCCOMB_X18_Y12_N20 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~2                                                                                                                                                          ; LCCOMB_X17_Y12_N12 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sram_0:the_sram_0|is_write                                                                                                                                                                                            ; LCFF_X21_Y11_N29   ; 16      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|WideOr1                                                                                                                                              ; LCCOMB_X21_Y10_N14 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|sram_0_avalon_sram_slave_arbitrator:the_sram_0_avalon_sram_slave|sram_0_avalon_sram_slave_arb_winner~1                                                                                                                ; LCCOMB_X21_Y10_N22 ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|always0~0                                                                                                                                                                                         ; LCCOMB_X32_Y11_N20 ; 32      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|always0~1                                                                                                                                                                                         ; LCCOMB_X32_Y11_N6  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|control_wr_strobe~2                                                                                                                                                                               ; LCCOMB_X32_Y11_N26 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|period_h_wr_strobe~2                                                                                                                                                                              ; LCCOMB_X32_Y11_N12 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|period_l_wr_strobe~3                                                                                                                                                                              ; LCCOMB_X32_Y11_N30 ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|timer_0:the_timer_0|snap_strobe~0                                                                                                                                                                                     ; LCCOMB_X32_Y11_N24 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|vga_0:the_vga_0|Altera_UP_VGA_DAC:VGA_DAC|line_counter[2]~12                                                                                                                                                          ; LCCOMB_X14_Y20_N6  ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|vga_0:the_vga_0|Altera_UP_VGA_DAC:VGA_DAC|line_counter[2]~14                                                                                                                                                          ; LCCOMB_X14_Y20_N0  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|vga_0:the_vga_0|Altera_UP_VGA_DAC:VGA_DAC|pixel_counter[10]~20                                                                                                                                                        ; LCCOMB_X23_Y28_N20 ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; processor1:the_processor1|vga_0:the_vga_0|Altera_UP_VGA_DAC:VGA_DAC|vga_v_sync~0                                                                                                                                                                ; LCCOMB_X17_Y28_N6  ; 36      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; pulse_timer:quart_sec|pulse_state.PCOUNTDOWN                                                                                                                                                                                                    ; LCFF_X32_Y27_N9    ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; pulse_timer:two_sec|pulse_state.PCOUNTDOWN                                                                                                                                                                                                      ; LCFF_X56_Y5_N9     ; 35      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|Selector31~1                                                                                                                                                                                                           ; LCCOMB_X40_Y10_N2  ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|WideOr8                                                                                                                                                                                                                ; LCCOMB_X40_Y10_N20 ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|e_state.STATE_DATA_WRITE1                                                                                                                                                                                              ; LCFF_X33_Y11_N17   ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|e_state.STATE_LENGTH1                                                                                                                                                                                                  ; LCFF_X33_Y10_N1    ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|from_address[0]~0                                                                                                                                                                                                      ; LCCOMB_X33_Y11_N24 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; rx_packet:recevie_packet|next_address[8]~0                                                                                                                                                                                                      ; LCCOMB_X40_Y10_N10 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                        ; LCFF_X42_Y20_N31   ; 67      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                ; LCCOMB_X42_Y21_N8  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~10                                                                                                                                                                                                               ; LCCOMB_X42_Y21_N20 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                 ; LCCOMB_X43_Y21_N16 ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~4                                                                                                                                                                                                                     ; LCCOMB_X41_Y21_N22 ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                         ; LCCOMB_X42_Y21_N0  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                         ; LCCOMB_X42_Y21_N6  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~2                                                                                                                                                                                           ; LCCOMB_X41_Y21_N12 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                                     ; LCCOMB_X41_Y21_N6  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                     ; LCCOMB_X44_Y22_N18 ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                             ; LCFF_X42_Y20_N9    ; 12      ; Async. clear                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                            ; LCFF_X42_Y20_N27   ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                             ; LCFF_X41_Y21_N27   ; 33      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                             ; LCFF_X44_Y22_N9    ; 44      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                             ; LCFF_X44_Y22_N17   ; 9       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                      ; LCCOMB_X42_Y20_N0  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                            ; LCFF_X43_Y20_N17   ; 25      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; tx_packet:send_packet|WideOr11                                                                                                                                                                                                                  ; LCCOMB_X44_Y16_N4  ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; tx_packet:send_packet|WideOr17~0                                                                                                                                                                                                                ; LCCOMB_X42_Y10_N22 ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tx_packet:send_packet|counter[10]~0                                                                                                                                                                                                             ; LCCOMB_X44_Y16_N6  ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; tx_packet:send_packet|tx_fifo_wr_data[1]~3                                                                                                                                                                                                      ; LCCOMB_X46_Y16_N22 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                              ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                      ; JTAG_X1_Y19_N0     ; 159     ; Global Clock         ; GCLK1            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0] ; LCFF_X49_Y26_N1    ; 44      ; Global Clock         ; GCLK9            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0] ; LCFF_X46_Y29_N17   ; 15      ; Global Clock         ; GCLK8            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0] ; LCFF_X46_Y23_N17   ; 31      ; Global Clock         ; GCLK4            ; --                        ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0] ; LCFF_X49_Y27_N21   ; 11      ; Global Clock         ; GCLK6            ; --                        ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|_clk1                                       ; PLL_3              ; 1       ; Global Clock         ; GCLK11           ; --                        ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0                                      ; PLL_1              ; 3834    ; Global Clock         ; GCLK3            ; --                        ;
; processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk2                                      ; PLL_1              ; 277     ; Global Clock         ; GCLK2            ; --                        ;
; processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|data_out                 ; LCFF_X18_Y22_N9    ; 1933    ; Global Clock         ; GCLK0            ; --                        ;
; processor1:the_processor1|reset_n_sources~0                                                                                       ; LCCOMB_X23_Y16_N22 ; 2       ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                          ; LCFF_X42_Y20_N31   ; 67      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                               ; LCFF_X42_Y20_N9    ; 12      ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                                                                                                                                    ; 860     ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                       ; 740     ;
; processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|data_out                                                                                                                         ; 402     ;
; processor1:the_processor1|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                         ; 168     ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                       ; 145     ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                       ; 144     ;
; ~GND                                                                                                                                                                                                                                      ; 133     ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_read                                                                                                                                                                                          ; 96      ;
; processor1:the_processor1|audio_0:the_audio_0|comb~0                                                                                                                                                                                      ; 80      ;
; pb_to_proc_state.RESET_TIMER                                                                                                                                                                                                              ; 76      ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                                     ; 73      ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_d_write                                                                                                   ; 68      ;
; processor1:the_processor1|timer_0:the_timer_0|Equal6~0                                                                                                                                                                                    ; 65      ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                  ; 64      ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_Audio_Bit_Counter:Audio_Out_Bit_Counter|bit_counter~20                                                                      ; 63      ;
; processor1:the_processor1|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                           ; 61      ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                                                                      ; 56      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|internal_reset                                                                                                                                            ; 56      ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_fill_active                                                                                                                                                                                ; 55      ;
; processor1:the_processor1|audio_0:the_audio_0|clear_read_fifos                                                                                                                                                                            ; 53      ;
; processor1:the_processor1|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                    ; 51      ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_write                                                                                                                                                                                         ; 49      ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_src1[15]~2                                                                                                                                                                                    ; 48      ;
; processor1:the_processor1|cpu_0:the_cpu_0|E_src1[15]~1                                                                                                                                                                                    ; 48      ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_src2_reg[21]~13                                                                                                                                                                               ; 48      ;
; processor1:the_processor1|cpu_0:the_cpu_0|D_src2_reg[21]~12                                                                                                                                                                               ; 48      ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_break_a~0 ; 47      ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_writedata[0]                                                                                                                                                                                  ; 47      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[2]                                                                                   ; 47      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[4]                                                                                   ; 46      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                            ; 45      ;
; debounce_DE2_SW:debSW|debouncer:sw15|clean                                                                                                                                                                                                ; 45      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[0]                                                                                   ; 45      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                            ; 44      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                       ; 44      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[3]                                                                                   ; 43      ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                        ; 42      ;
; processor1:the_processor1|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_granted_sdram_0_s1~0                                                                                                                                     ; 42      ;
; processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                        ; 42      ;
; processor1:the_processor1|audio_and_video_config_0:the_audio_and_video_config_0|Altera_UP_I2C_AV_Auto_Initialize:Auto_Initialize|rom_address_counter[1]                                                                                   ; 42      ;
; processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                     ; 41      ;
; processor1:the_processor1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                     ; 41      ;
; processor1:the_processor1|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                                         ; 41      ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_right_channel~0                                                                                                                    ; 41      ;
; processor1:the_processor1|sdram_0:the_sdram_0|active_rnw~1                                                                                                                                                                                ; 41      ;
; processor1:the_processor1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_dbs_address[1]                                                                                                                             ; 41      ;
; processor1:the_processor1|cpu_0:the_cpu_0|d_address_offset_field[2]                                                                                                                                                                       ; 41      ;
; pb_to_proc_state.COUNTDOWN                                                                                                                                                                                                                ; 41      ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|read_left_channel                                                                                                                       ; 40      ;
; rx_packet:recevie_packet|e_state.STATE_DATA_WRITE1                                                                                                                                                                                        ; 40      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|altsyncram_7g01:fifo_ram|altsyncram_jcb1:altsyncram14|ALTSYNCRAM                                                                                                       ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                              ; M4K_X52_Y25, M4K_X52_Y24                                                                               ;
; dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|altsyncram_1g01:fifo_ram|ALTSYNCRAM                                                                                                                                    ; M4K  ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                              ; M4K_X52_Y23                                                                                            ;
; packet_buffer:p2_packets|altsyncram:altsyncram_component|altsyncram_66a1:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 512                         ; 16                          ; --                          ; --                          ; 8192                ; 2    ; None                              ; M4K_X26_Y11, M4K_X26_Y9                                                                                ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                              ; M4K_X13_Y8                                                                                             ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_In_Deserializer:Audio_In_Deserializer|Altera_UP_SYNC_FIFO:Audio_In_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                              ; M4K_X13_Y10                                                                                            ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Left_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                              ; M4K_X13_Y21                                                                                            ;
; processor1:the_processor1|audio_0:the_audio_0|Altera_UP_Audio_Out_Serializer:Audio_Out_Serializer|Altera_UP_SYNC_FIFO:Audio_Out_Right_Channel_FIFO|scfifo:Sync_FIFO|scfifo_7041:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                              ; M4K_X13_Y22                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M4K_X52_Y15                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                              ; M4K_X26_Y25, M4K_X26_Y24, M4K_X26_Y23, M4K_X26_Y26                                                     ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_2ef1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; cpu_0_dc_tag_ram.mif              ; M4K_X26_Y19                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M4K_X26_Y22                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X13_Y13, M4K_X26_Y12, M4K_X13_Y16, M4K_X26_Y15, M4K_X26_Y13, M4K_X13_Y14, M4K_X26_Y16, M4K_X13_Y15 ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_d5g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X26_Y14                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y18, M4K_X26_Y17                                                                               ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X26_Y20                                                                                            ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X26_Y21                                                                                            ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y11                                                                                            ;
; processor1:the_processor1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y10                                                                                            ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Data_from_Buffer_FIFO|scfifo_50a1:auto_generated|a_dpfifo_qn31:dpfifo|altsyncram_vc81:FIFOram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1    ; None                              ; M4K_X13_Y18                                                                                            ;
; processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|altsyncram_tc81:FIFOram|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                              ; M4K_X13_Y19, M4K_X13_Y20                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    processor1:the_processor1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 11,804 / 94,460 ( 12 % ) ;
; C16 interconnects          ; 313 / 3,315 ( 9 % )      ;
; C4 interconnects           ; 7,796 / 60,840 ( 13 % )  ;
; Direct links               ; 1,489 / 94,460 ( 2 % )   ;
; Global clocks              ; 12 / 16 ( 75 % )         ;
; Local interconnects        ; 3,764 / 33,216 ( 11 % )  ;
; R24 interconnects          ; 367 / 3,091 ( 12 % )     ;
; R4 interconnects           ; 9,864 / 81,294 ( 12 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.26) ; Number of LABs  (Total = 544) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 32                            ;
; 2                                           ; 12                            ;
; 3                                           ; 8                             ;
; 4                                           ; 6                             ;
; 5                                           ; 7                             ;
; 6                                           ; 11                            ;
; 7                                           ; 10                            ;
; 8                                           ; 3                             ;
; 9                                           ; 6                             ;
; 10                                          ; 20                            ;
; 11                                          ; 8                             ;
; 12                                          ; 15                            ;
; 13                                          ; 19                            ;
; 14                                          ; 13                            ;
; 15                                          ; 22                            ;
; 16                                          ; 352                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.46) ; Number of LABs  (Total = 544) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 343                           ;
; 1 Clock                            ; 503                           ;
; 1 Clock enable                     ; 234                           ;
; 1 Sync. clear                      ; 64                            ;
; 1 Sync. load                       ; 83                            ;
; 2 Async. clears                    ; 13                            ;
; 2 Clock enables                    ; 90                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.58) ; Number of LABs  (Total = 544) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 15                            ;
; 2                                            ; 18                            ;
; 3                                            ; 3                             ;
; 4                                            ; 11                            ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 13                            ;
; 13                                           ; 3                             ;
; 14                                           ; 7                             ;
; 15                                           ; 1                             ;
; 16                                           ; 18                            ;
; 17                                           ; 22                            ;
; 18                                           ; 27                            ;
; 19                                           ; 18                            ;
; 20                                           ; 34                            ;
; 21                                           ; 39                            ;
; 22                                           ; 36                            ;
; 23                                           ; 33                            ;
; 24                                           ; 37                            ;
; 25                                           ; 33                            ;
; 26                                           ; 29                            ;
; 27                                           ; 23                            ;
; 28                                           ; 35                            ;
; 29                                           ; 10                            ;
; 30                                           ; 12                            ;
; 31                                           ; 10                            ;
; 32                                           ; 32                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.79) ; Number of LABs  (Total = 544) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 41                            ;
; 2                                               ; 18                            ;
; 3                                               ; 9                             ;
; 4                                               ; 14                            ;
; 5                                               ; 20                            ;
; 6                                               ; 31                            ;
; 7                                               ; 42                            ;
; 8                                               ; 38                            ;
; 9                                               ; 38                            ;
; 10                                              ; 46                            ;
; 11                                              ; 43                            ;
; 12                                              ; 44                            ;
; 13                                              ; 36                            ;
; 14                                              ; 31                            ;
; 15                                              ; 20                            ;
; 16                                              ; 45                            ;
; 17                                              ; 4                             ;
; 18                                              ; 10                            ;
; 19                                              ; 2                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.02) ; Number of LABs  (Total = 544) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 8                             ;
; 3                                            ; 27                            ;
; 4                                            ; 23                            ;
; 5                                            ; 21                            ;
; 6                                            ; 12                            ;
; 7                                            ; 8                             ;
; 8                                            ; 10                            ;
; 9                                            ; 7                             ;
; 10                                           ; 12                            ;
; 11                                           ; 10                            ;
; 12                                           ; 5                             ;
; 13                                           ; 13                            ;
; 14                                           ; 17                            ;
; 15                                           ; 21                            ;
; 16                                           ; 15                            ;
; 17                                           ; 16                            ;
; 18                                           ; 16                            ;
; 19                                           ; 21                            ;
; 20                                           ; 21                            ;
; 21                                           ; 16                            ;
; 22                                           ; 12                            ;
; 23                                           ; 18                            ;
; 24                                           ; 19                            ;
; 25                                           ; 8                             ;
; 26                                           ; 15                            ;
; 27                                           ; 11                            ;
; 28                                           ; 19                            ;
; 29                                           ; 18                            ;
; 30                                           ; 34                            ;
; 31                                           ; 39                            ;
; 32                                           ; 43                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Sun Oct 03 14:05:30 2010
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off gm_controller -c gm_controller
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C6 for design "gm_controller"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 180 degrees (20000 ps) for processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk2 port
Warning: Compensate clock of PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|pll" has been set to clock1
Info: Implemented PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 14, clock division of 31, and phase shift of 0 degrees (0 ps) for processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|_clk1 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|_clk1 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk1 (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info: Automatically promoted node processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|_clk2 (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node processor1:the_processor1|processor1_reset_clk_0_domain_synch_module:processor1_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[8]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[7]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[6]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[5]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[4]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[3]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[2]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[1]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[0]
        Info: Destination node processor1:the_processor1|pixel_buffer_0:the_pixel_buffer_0|scfifo:Enlarge_Height_FIFO|scfifo_sc21:auto_generated|a_dpfifo_f421:dpfifo|cntr_f5b:rd_ptr_msb|counter_reg_bit2a[7]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|wrfull~0
        Info: Destination node dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|valid_wrreq~0
        Info: Destination node dm9000a_controller:ethernet|rx_halt
Info: Automatically promoted node dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_9d9:wraclr|dffe22a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|wrfull~0
Info: Automatically promoted node dm9000a_controller:ethernet|rx_data_fifo:rx_fifo|dcfifo:dcfifo_component|dcfifo_0jo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node dm9000a_controller:ethernet|rx_data_fifo:tx_fifo|dcfifo:dcfifo_component|dcfifo_ueo1:auto_generated|dffpipe_ahe:rdaclr|dffe17a[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node processor1:the_processor1|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: Packed 2 registers into blocks of type EC
    Extra Info: Packed 68 registers into blocks of type I/O
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Created 66 register duplicates
Warning: PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_System|pll" output port clk[2] feeds output pin "ENET_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[1] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning: PLL "processor1:the_processor1|de_boards_0:the_de_boards_0|altpll:DE_Clock_Generator_Audio|pll" output port clk[1] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:15
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:06
Info: Estimated most critical path is register to register delay of 1.986 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X37_Y16; Fanout = 2; REG Node = 'processor1:the_processor1|cpu_0:the_cpu_0|M_rot_step1[23]'
    Info: 2: + IC(0.935 ns) + CELL(0.438 ns) = 1.373 ns; Loc. = LAB_X41_Y15; Fanout = 2; COMB Node = 'processor1:the_processor1|cpu_0:the_cpu_0|Mn_rot_step2[23]~4'
    Info: 3: + IC(0.247 ns) + CELL(0.366 ns) = 1.986 ns; Loc. = LAB_X41_Y15; Fanout = 2; REG Node = 'processor1:the_processor1|cpu_0:the_cpu_0|Mn_rot_step2[31]'
    Info: Total cell delay = 0.804 ns ( 40.48 % )
    Info: Total interconnect delay = 1.182 ns ( 59.52 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources
    Info: Peak interconnect usage is 55% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:08
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin SD_DAT3 has a permanently disabled output enable
    Info: Pin SD_CMD has a permanently disabled output enable
    Info: Pin FL_DQ[0] has a permanently disabled output enable
    Info: Pin FL_DQ[1] has a permanently disabled output enable
    Info: Pin FL_DQ[2] has a permanently disabled output enable
    Info: Pin FL_DQ[3] has a permanently disabled output enable
    Info: Pin FL_DQ[4] has a permanently disabled output enable
    Info: Pin FL_DQ[5] has a permanently disabled output enable
    Info: Pin FL_DQ[6] has a permanently disabled output enable
    Info: Pin FL_DQ[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[0] has a permanently disabled output enable
    Info: Pin OTG_DATA[1] has a permanently disabled output enable
    Info: Pin OTG_DATA[2] has a permanently disabled output enable
    Info: Pin OTG_DATA[3] has a permanently disabled output enable
    Info: Pin OTG_DATA[4] has a permanently disabled output enable
    Info: Pin OTG_DATA[5] has a permanently disabled output enable
    Info: Pin OTG_DATA[6] has a permanently disabled output enable
    Info: Pin OTG_DATA[7] has a permanently disabled output enable
    Info: Pin OTG_DATA[8] has a permanently disabled output enable
    Info: Pin OTG_DATA[9] has a permanently disabled output enable
    Info: Pin OTG_DATA[10] has a permanently disabled output enable
    Info: Pin OTG_DATA[11] has a permanently disabled output enable
    Info: Pin OTG_DATA[12] has a permanently disabled output enable
    Info: Pin OTG_DATA[13] has a permanently disabled output enable
    Info: Pin OTG_DATA[14] has a permanently disabled output enable
    Info: Pin OTG_DATA[15] has a permanently disabled output enable
    Info: Pin SD_DAT has a permanently disabled output enable
    Info: Pin AUD_ADCLRCK has a permanently disabled output enable
    Info: Pin AUD_DACLRCK has a permanently disabled output enable
    Info: Pin AUD_BCLK has a permanently disabled output enable
    Info: Pin GPIO_0[0] has a permanently disabled output enable
    Info: Pin GPIO_0[1] has a permanently disabled output enable
    Info: Pin GPIO_0[2] has a permanently disabled output enable
    Info: Pin GPIO_0[3] has a permanently disabled output enable
    Info: Pin GPIO_0[4] has a permanently disabled output enable
    Info: Pin GPIO_0[5] has a permanently disabled output enable
    Info: Pin GPIO_0[6] has a permanently disabled output enable
    Info: Pin GPIO_0[7] has a permanently disabled output enable
    Info: Pin GPIO_0[8] has a permanently disabled output enable
    Info: Pin GPIO_0[9] has a permanently disabled output enable
    Info: Pin GPIO_0[10] has a permanently disabled output enable
    Info: Pin GPIO_0[11] has a permanently disabled output enable
    Info: Pin GPIO_0[12] has a permanently disabled output enable
    Info: Pin GPIO_0[13] has a permanently disabled output enable
    Info: Pin GPIO_0[14] has a permanently disabled output enable
    Info: Pin GPIO_0[15] has a permanently disabled output enable
    Info: Pin GPIO_0[16] has a permanently disabled output enable
    Info: Pin GPIO_0[17] has a permanently disabled output enable
    Info: Pin GPIO_0[18] has a permanently disabled output enable
    Info: Pin GPIO_0[19] has a permanently disabled output enable
    Info: Pin GPIO_0[20] has a permanently disabled output enable
    Info: Pin GPIO_0[21] has a permanently disabled output enable
    Info: Pin GPIO_0[22] has a permanently disabled output enable
    Info: Pin GPIO_0[23] has a permanently disabled output enable
    Info: Pin GPIO_0[24] has a permanently disabled output enable
    Info: Pin GPIO_0[25] has a permanently disabled output enable
    Info: Pin GPIO_0[26] has a permanently disabled output enable
    Info: Pin GPIO_0[27] has a permanently disabled output enable
    Info: Pin GPIO_0[28] has a permanently disabled output enable
    Info: Pin GPIO_0[29] has a permanently disabled output enable
    Info: Pin GPIO_0[30] has a permanently disabled output enable
    Info: Pin GPIO_0[31] has a permanently disabled output enable
    Info: Pin GPIO_0[32] has a permanently disabled output enable
    Info: Pin GPIO_0[33] has a permanently disabled output enable
    Info: Pin GPIO_0[34] has a permanently disabled output enable
    Info: Pin GPIO_0[35] has a permanently disabled output enable
    Info: Pin GPIO_1[0] has a permanently disabled output enable
    Info: Pin GPIO_1[1] has a permanently disabled output enable
    Info: Pin GPIO_1[2] has a permanently disabled output enable
    Info: Pin GPIO_1[3] has a permanently disabled output enable
    Info: Pin GPIO_1[4] has a permanently disabled output enable
    Info: Pin GPIO_1[5] has a permanently disabled output enable
    Info: Pin GPIO_1[6] has a permanently disabled output enable
    Info: Pin GPIO_1[7] has a permanently disabled output enable
    Info: Pin GPIO_1[8] has a permanently disabled output enable
    Info: Pin GPIO_1[9] has a permanently disabled output enable
    Info: Pin GPIO_1[10] has a permanently disabled output enable
    Info: Pin GPIO_1[11] has a permanently disabled output enable
    Info: Pin GPIO_1[12] has a permanently disabled output enable
    Info: Pin GPIO_1[13] has a permanently disabled output enable
    Info: Pin GPIO_1[14] has a permanently disabled output enable
    Info: Pin GPIO_1[15] has a permanently disabled output enable
    Info: Pin GPIO_1[16] has a permanently disabled output enable
    Info: Pin GPIO_1[17] has a permanently disabled output enable
    Info: Pin GPIO_1[18] has a permanently disabled output enable
    Info: Pin GPIO_1[19] has a permanently disabled output enable
    Info: Pin GPIO_1[20] has a permanently disabled output enable
    Info: Pin GPIO_1[21] has a permanently disabled output enable
    Info: Pin GPIO_1[22] has a permanently disabled output enable
    Info: Pin GPIO_1[23] has a permanently disabled output enable
    Info: Pin GPIO_1[24] has a permanently disabled output enable
    Info: Pin GPIO_1[25] has a permanently disabled output enable
    Info: Pin GPIO_1[26] has a permanently disabled output enable
    Info: Pin GPIO_1[27] has a permanently disabled output enable
    Info: Pin GPIO_1[28] has a permanently disabled output enable
    Info: Pin GPIO_1[29] has a permanently disabled output enable
    Info: Pin GPIO_1[30] has a permanently disabled output enable
    Info: Pin GPIO_1[31] has a permanently disabled output enable
    Info: Pin GPIO_1[32] has a permanently disabled output enable
    Info: Pin GPIO_1[33] has a permanently disabled output enable
    Info: Pin GPIO_1[34] has a permanently disabled output enable
    Info: Pin GPIO_1[35] has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file H:/TEACHING/REDHAWK_DUALS/redhawkduals/GM_CONTROLLER1/gm_controller.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Sun Oct 03 14:06:34 2010
    Info: Elapsed time: 00:01:04
    Info: Total CPU time (on all processors): 00:00:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/TEACHING/REDHAWK_DUALS/redhawkduals/GM_CONTROLLER1/gm_controller.fit.smsg.


