Timing Analyzer report for FrequencyRegulator
Mon May 03 21:57:50 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Setup: 'clk_50M'
 14. Slow 1200mV 125C Model Setup: 'rst'
 15. Slow 1200mV 125C Model Hold: 'rst'
 16. Slow 1200mV 125C Model Hold: 'clk'
 17. Slow 1200mV 125C Model Hold: 'clk_50M'
 18. Slow 1200mV 125C Model Recovery: 'clk_50M'
 19. Slow 1200mV 125C Model Recovery: 'clk'
 20. Slow 1200mV 125C Model Recovery: 'rst'
 21. Slow 1200mV 125C Model Removal: 'rst'
 22. Slow 1200mV 125C Model Removal: 'clk_50M'
 23. Slow 1200mV 125C Model Removal: 'clk'
 24. Slow 1200mV 125C Model Metastability Summary
 25. Slow 1200mV -40C Model Fmax Summary
 26. Slow 1200mV -40C Model Setup Summary
 27. Slow 1200mV -40C Model Hold Summary
 28. Slow 1200mV -40C Model Recovery Summary
 29. Slow 1200mV -40C Model Removal Summary
 30. Slow 1200mV -40C Model Minimum Pulse Width Summary
 31. Slow 1200mV -40C Model Setup: 'clk'
 32. Slow 1200mV -40C Model Setup: 'clk_50M'
 33. Slow 1200mV -40C Model Setup: 'rst'
 34. Slow 1200mV -40C Model Hold: 'rst'
 35. Slow 1200mV -40C Model Hold: 'clk'
 36. Slow 1200mV -40C Model Hold: 'clk_50M'
 37. Slow 1200mV -40C Model Recovery: 'clk_50M'
 38. Slow 1200mV -40C Model Recovery: 'clk'
 39. Slow 1200mV -40C Model Recovery: 'rst'
 40. Slow 1200mV -40C Model Removal: 'rst'
 41. Slow 1200mV -40C Model Removal: 'clk_50M'
 42. Slow 1200mV -40C Model Removal: 'clk'
 43. Slow 1200mV -40C Model Metastability Summary
 44. Fast 1200mV -40C Model Setup Summary
 45. Fast 1200mV -40C Model Hold Summary
 46. Fast 1200mV -40C Model Recovery Summary
 47. Fast 1200mV -40C Model Removal Summary
 48. Fast 1200mV -40C Model Minimum Pulse Width Summary
 49. Fast 1200mV -40C Model Setup: 'clk'
 50. Fast 1200mV -40C Model Setup: 'clk_50M'
 51. Fast 1200mV -40C Model Setup: 'rst'
 52. Fast 1200mV -40C Model Hold: 'rst'
 53. Fast 1200mV -40C Model Hold: 'clk_50M'
 54. Fast 1200mV -40C Model Hold: 'clk'
 55. Fast 1200mV -40C Model Recovery: 'clk_50M'
 56. Fast 1200mV -40C Model Recovery: 'clk'
 57. Fast 1200mV -40C Model Recovery: 'rst'
 58. Fast 1200mV -40C Model Removal: 'rst'
 59. Fast 1200mV -40C Model Removal: 'clk_50M'
 60. Fast 1200mV -40C Model Removal: 'clk'
 61. Fast 1200mV -40C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv n40c Model)
 66. Signal Integrity Metrics (Slow 1200mv 125c Model)
 67. Signal Integrity Metrics (Fast 1200mv n40c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths Summary
 75. Clock Status Summary
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. Unconstrained Input Ports
 79. Unconstrained Output Ports
 80. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FrequencyRegulator                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22A7                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_50M    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50M } ;
; rst        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 200.88 MHz ; 200.88 MHz      ; clk        ;                                                               ;
; 231.21 MHz ; 231.21 MHz      ; clk_50M    ;                                                               ;
; 376.79 MHz ; 250.0 MHz       ; rst        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; clk     ; -4.392 ; -33.872           ;
; clk_50M ; -3.325 ; -50.936           ;
; rst     ; -2.284 ; -18.551           ;
+---------+--------+-------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; rst     ; 0.407 ; 0.000             ;
; clk     ; 0.427 ; 0.000             ;
; clk_50M ; 0.457 ; 0.000             ;
+---------+-------+-------------------+


+-----------------------------------------+
; Slow 1200mV 125C Model Recovery Summary ;
+---------+--------+----------------------+
; Clock   ; Slack  ; End Point TNS        ;
+---------+--------+----------------------+
; clk_50M ; -2.538 ; -34.987              ;
; clk     ; -2.238 ; -14.585              ;
; rst     ; -1.294 ; -1.294               ;
+---------+--------+----------------------+


+----------------------------------------+
; Slow 1200mV 125C Model Removal Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; rst     ; 0.293 ; 0.000                ;
; clk_50M ; 1.172 ; 0.000                ;
; clk     ; 1.259 ; 0.000                ;
+---------+-------+----------------------+


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+---------+--------+---------------------------------+
; Clock   ; Slack  ; End Point TNS                   ;
+---------+--------+---------------------------------+
; clk_50M ; -3.000 ; -29.766                         ;
; clk     ; -3.000 ; -14.896                         ;
; rst     ; -3.000 ; -8.162                          ;
+---------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.392 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.190     ; 5.189      ;
; -4.230 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.767      ;
; -4.230 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.767      ;
; -4.229 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.766      ;
; -4.229 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.766      ;
; -4.227 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.764      ;
; -4.185 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.440      ;
; -4.179 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.714      ;
; -4.156 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.691      ;
; -4.143 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.472     ; 4.658      ;
; -4.128 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.255     ; 4.860      ;
; -4.026 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.255     ; 4.758      ;
; -3.981 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.236      ;
; -3.980 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.235      ;
; -3.980 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.235      ;
; -3.978 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.233      ;
; -3.978 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.187      ; 5.182      ;
; -3.966 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.438      ;
; -3.966 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.438      ;
; -3.965 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.437      ;
; -3.965 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.437      ;
; -3.963 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.435      ;
; -3.945 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.472     ; 4.460      ;
; -3.941 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.517     ; 4.411      ;
; -3.930 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.734     ; 4.183      ;
; -3.915 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.387      ;
; -3.907 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.734     ; 4.160      ;
; -3.903 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.190     ; 4.700      ;
; -3.892 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.517     ; 4.362      ;
; -3.864 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.336      ;
; -3.863 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.335      ;
; -3.863 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.335      ;
; -3.861 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.515     ; 4.333      ;
; -3.822 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 1.000        ; -0.075     ; 4.764      ;
; -3.820 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.786      ;
; -3.820 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.786      ;
; -3.819 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.785      ;
; -3.819 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.785      ;
; -3.818 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.517     ; 4.288      ;
; -3.817 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.783      ;
; -3.790 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.517     ; 4.260      ;
; -3.783 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.038      ;
; -3.783 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.038      ;
; -3.782 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.037      ;
; -3.782 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.037      ;
; -3.780 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.732     ; 4.035      ;
; -3.767 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.190     ; 4.564      ;
; -3.748 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.075     ; 4.690      ;
; -3.741 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.278      ;
; -3.741 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.278      ;
; -3.740 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.277      ;
; -3.740 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.277      ;
; -3.738 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.275      ;
; -3.732 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.734     ; 3.985      ;
; -3.728 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.126     ; 4.589      ;
; -3.709 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.734     ; 3.962      ;
; -3.699 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; -0.083     ; 4.633      ;
; -3.690 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.225      ;
; -3.667 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.202      ;
; -3.664 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.359      ; 4.510      ;
; -3.641 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.187      ; 4.845      ;
; -3.638 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.386     ; 4.239      ;
; -3.638 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.386     ; 4.239      ;
; -3.637 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.386     ; 4.238      ;
; -3.637 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.386     ; 4.238      ;
; -3.635 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.386     ; 4.236      ;
; -3.618 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.388     ; 4.217      ;
; -3.605 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.142      ;
; -3.605 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.142      ;
; -3.604 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.141      ;
; -3.604 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.141      ;
; -3.602 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.450     ; 4.139      ;
; -3.584 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.401      ; 4.472      ;
; -3.561 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.096      ;
; -3.551 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.343     ; 4.225      ;
; -3.551 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.343     ; 4.225      ;
; -3.550 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.343     ; 4.224      ;
; -3.550 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.343     ; 4.224      ;
; -3.548 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.343     ; 4.222      ;
; -3.544 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.388     ; 4.143      ;
; -3.540 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.362      ; 4.389      ;
; -3.531 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.452     ; 4.066      ;
; -3.531 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 1.000        ; -0.345     ; 4.203      ;
; -3.516 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.363      ; 4.366      ;
; -3.502 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.099      ; 4.088      ;
; -3.502 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.099      ; 4.088      ;
; -3.501 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 0.099      ; 4.087      ;
; -3.501 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 0.099      ; 4.087      ;
; -3.499 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 0.099      ; 4.085      ;
; -3.494 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 1.000        ; -0.075     ; 4.436      ;
; -3.492 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.458      ;
; -3.492 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.458      ;
; -3.491 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.457      ;
; -3.491 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.457      ;
; -3.489 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 4.455      ;
; -3.480 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.187      ; 4.684      ;
; -3.463 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.345     ; 4.135      ;
; -3.451 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 0.097      ; 4.035      ;
; -3.445 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.102      ; 4.034      ;
; -3.445 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.102      ; 4.034      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk_50M'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.325 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.687      ;
; -3.325 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.687      ;
; -3.285 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.439      ;
; -3.285 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.439      ;
; -3.243 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.605      ;
; -3.243 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.605      ;
; -3.224 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.378      ;
; -3.224 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.378      ;
; -3.170 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.532      ;
; -3.170 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.532      ;
; -3.163 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.255      ;
; -3.163 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.255      ;
; -3.163 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.255      ;
; -3.130 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.284      ;
; -3.130 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.284      ;
; -3.126 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.218      ;
; -3.126 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.218      ;
; -3.126 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.218      ;
; -3.083 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 4.113      ;
; -3.069 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.431      ;
; -3.069 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.431      ;
; -3.050 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.204      ;
; -3.050 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.204      ;
; -3.039 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 4.069      ;
; -3.014 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.376      ;
; -3.014 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.376      ;
; -3.008 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.100      ;
; -3.008 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.100      ;
; -3.008 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.100      ;
; -2.974 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.128      ;
; -2.974 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.128      ;
; -2.968 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.330      ;
; -2.968 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.330      ;
; -2.952 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.044      ;
; -2.952 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.044      ;
; -2.952 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 4.044      ;
; -2.949 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.103      ;
; -2.949 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.103      ;
; -2.948 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.310      ;
; -2.948 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 4.310      ;
; -2.909 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 3.939      ;
; -2.908 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.062      ;
; -2.908 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 4.062      ;
; -2.884 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 3.914      ;
; -2.865 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.495      ;
; -2.863 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.493      ;
; -2.852 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.944      ;
; -2.852 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.944      ;
; -2.852 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.944      ;
; -2.851 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.943      ;
; -2.851 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.943      ;
; -2.851 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.943      ;
; -2.830 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.021     ; 3.806      ;
; -2.808 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 3.838      ;
; -2.802 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.744      ;
; -2.786 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.878      ;
; -2.786 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.878      ;
; -2.786 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.095      ; 3.878      ;
; -2.773 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.120      ; 3.890      ;
; -2.728 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 3.758      ;
; -2.717 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.347      ;
; -2.686 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.316      ;
; -2.674 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.261      ; 3.932      ;
; -2.662 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.033      ; 3.692      ;
; -2.634 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.493      ;
; -2.603 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.046     ; 3.554      ;
; -2.566 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; -2.125     ; 1.428      ;
; -2.542 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.172      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.514 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.375      ;
; -2.509 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.120      ; 3.626      ;
; -2.492 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.351      ;
; -2.471 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.261      ; 3.729      ;
; -2.466 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; -2.126     ; 1.327      ;
; -2.442 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.301      ;
; -2.435 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.294      ;
; -2.373 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.367     ; 3.003      ;
; -2.364 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.021     ; 3.340      ;
; -2.337 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.021     ; 3.313      ;
; -2.327 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.186      ;
; -2.244 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.120      ; 3.361      ;
; -2.241 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.184      ;
; -2.197 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.139      ;
; -2.185 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.041      ; 3.223      ;
; -2.184 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.126      ;
; -2.179 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.041      ; 3.217      ;
; -2.171 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.138     ; 3.030      ;
; -2.133 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.052     ; 3.078      ;
; -2.125 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.120      ; 3.242      ;
; -2.082 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.052     ; 3.027      ;
; -1.982 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 3.344      ;
; -1.982 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.365      ; 3.344      ;
; -1.963 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 3.117      ;
; -1.963 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.157      ; 3.117      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'rst'                                                                                                                   ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.284 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; 0.500        ; -0.928     ; 0.783      ;
; -2.276 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; 0.500        ; -0.928     ; 0.761      ;
; -2.262 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; 0.500        ; -0.727     ; 1.087      ;
; -2.126 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; 0.500        ; -0.606     ; 0.948      ;
; -2.025 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; 0.500        ; -0.674     ; 0.774      ;
; -2.019 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; 0.500        ; -0.674     ; 0.750      ;
; -1.954 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; 0.500        ; -0.612     ; 0.770      ;
; -1.951 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; 0.500        ; -0.610     ; 0.770      ;
; -1.654 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.912     ; 1.759      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'rst'                                                                                                                   ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.912      ; 1.508      ;
; 1.593 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; -0.500       ; -0.456     ; 0.667      ;
; 1.595 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; -0.500       ; -0.458     ; 0.667      ;
; 1.634 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; -0.500       ; -0.517     ; 0.647      ;
; 1.657 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; -0.500       ; -0.517     ; 0.670      ;
; 1.765 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; -0.500       ; -0.452     ; 0.843      ;
; 1.890 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; -0.500       ; -0.764     ; 0.656      ;
; 1.908 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; -0.500       ; -0.763     ; 0.675      ;
; 2.040 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; -0.500       ; -0.582     ; 0.988      ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.427 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.286      ; 0.432      ;
; 0.638 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.518      ; 0.875      ;
; 0.904 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 0.874      ;
; 0.922 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.254      ; 0.895      ;
; 1.116 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 1.086      ;
; 1.291 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.533     ; 0.977      ;
; 1.297 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.201     ; 1.315      ;
; 1.387 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; 0.009      ; 1.615      ;
; 1.400 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.847      ;
; 1.434 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 2.226      ; 3.879      ;
; 1.452 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.531     ; 1.140      ;
; 1.462 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 2.498      ; 4.179      ;
; 1.466 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 0.431      ; 1.616      ;
; 1.503 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.950      ;
; 1.526 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.323     ; 1.422      ;
; 1.553 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 2.226      ; 3.998      ;
; 1.595 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 4.042      ;
; 1.647 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.252      ; 1.618      ;
; 1.659 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 4.106      ;
; 1.668 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.288      ; 1.675      ;
; 1.679 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 4.126      ;
; 1.779 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.261     ; 1.737      ;
; 1.813 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.261     ; 1.771      ;
; 1.900 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.323     ; 1.796      ;
; 2.004 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 3.951      ;
; 2.039 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 2.226      ; 3.984      ;
; 2.058 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 2.498      ; 4.275      ;
; 2.108 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.055      ;
; 2.158 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 2.226      ; 4.103      ;
; 2.201 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.148      ;
; 2.264 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.211      ;
; 2.311 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.258      ;
; 2.553 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.703      ; 2.975      ;
; 2.598 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.433      ; 2.750      ;
; 2.648 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.431      ; 2.798      ;
; 2.659 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 2.899      ;
; 2.668 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.433      ; 2.820      ;
; 2.744 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 0.433      ; 2.896      ;
; 2.744 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.343      ; 3.276      ;
; 2.754 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.433      ; 2.906      ;
; 2.786 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.026      ;
; 2.794 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.034      ;
; 2.796 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.343      ; 3.328      ;
; 2.816 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.433      ; 2.968      ;
; 2.822 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.558      ; 3.099      ;
; 2.822 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.071      ; 3.082      ;
; 2.823 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.063      ;
; 2.840 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.288      ; 2.847      ;
; 2.858 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.343      ; 3.390      ;
; 2.861 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.521      ; 3.101      ;
; 2.881 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.121      ;
; 2.890 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.286      ; 2.895      ;
; 2.894 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.083      ; 3.166      ;
; 2.898 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 2.868      ;
; 2.911 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.558      ; 3.188      ;
; 2.917 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.157      ;
; 2.935 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.288      ; 2.942      ;
; 2.947 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.187      ;
; 2.948 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.249      ; 2.916      ;
; 2.950 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.190      ;
; 2.975 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.071      ; 3.235      ;
; 2.976 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 2.946      ;
; 2.995 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.235      ;
; 3.007 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.050      ; 3.246      ;
; 3.029 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.269      ;
; 3.030 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.524      ; 3.273      ;
; 3.032 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.345      ; 3.566      ;
; 3.045 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.050      ; 3.284      ;
; 3.053 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.317      ;
; 3.054 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 3.024      ;
; 3.059 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.521      ; 3.299      ;
; 3.084 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.288      ; 3.091      ;
; 3.093 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.333      ;
; 3.109 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 3.079      ;
; 3.112 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.254      ; 3.085      ;
; 3.124 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 3.094      ;
; 3.126 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.050      ; 3.365      ;
; 3.138 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.378      ;
; 3.143 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.383      ;
; 3.147 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.411      ;
; 3.159 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.249      ; 3.127      ;
; 3.164 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.345      ; 3.698      ;
; 3.169 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.261     ; 3.127      ;
; 3.170 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.071      ; 3.430      ;
; 3.174 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.251      ; 3.144      ;
; 3.174 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.288      ; 3.181      ;
; 3.196 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.522      ; 3.437      ;
; 3.204 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 0.286      ; 3.209      ;
; 3.209 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.473      ;
; 3.221 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.485      ;
; 3.222 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.486      ;
; 3.240 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.071      ; 3.500      ;
; 3.256 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.343      ; 3.788      ;
; 3.287 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.531     ; 2.975      ;
; 3.293 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; 0.071      ; 3.583      ;
; 3.294 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.343      ; 3.826      ;
; 3.295 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.075      ; 3.559      ;
; 3.296 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.536      ;
; 3.311 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.199     ; 3.331      ;
; 3.313 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.051      ; 3.553      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk_50M'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.457 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.046      ; 0.692      ;
; 0.462 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.726      ;
; 0.680 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.944      ;
; 0.681 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.945      ;
; 0.682 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.946      ;
; 0.685 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.949      ;
; 0.703 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 0.967      ;
; 0.891 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.155      ;
; 0.928 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|neg_psi     ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.191      ;
; 0.933 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 1.686      ;
; 1.009 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.273      ;
; 1.010 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.274      ;
; 1.023 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.287      ;
; 1.030 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.294      ;
; 1.032 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.296      ;
; 1.033 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.297      ;
; 1.142 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.406      ;
; 1.143 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.407      ;
; 1.144 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.408      ;
; 1.154 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.418      ;
; 1.163 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.427      ;
; 1.164 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.428      ;
; 1.166 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.430      ;
; 1.167 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.431      ;
; 1.187 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 1.940      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.200 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.074      ; 1.463      ;
; 1.212 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.476      ;
; 1.213 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.477      ;
; 1.277 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.541      ;
; 1.296 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 1.832      ;
; 1.297 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.561      ;
; 1.298 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.562      ;
; 1.299 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 1.835      ;
; 1.300 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.564      ;
; 1.346 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.610      ;
; 1.347 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.611      ;
; 1.428 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 1.899      ;
; 1.428 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.052      ; 1.669      ;
; 1.431 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 1.902      ;
; 1.431 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.695      ;
; 1.446 ; FrequencyRegulator:inst7|div[7]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.052      ; 1.687      ;
; 1.460 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.054      ; 1.703      ;
; 1.471 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.054      ; 1.714      ;
; 1.480 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.744      ;
; 1.481 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.745      ;
; 1.486 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.239      ;
; 1.497 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.761      ;
; 1.498 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.762      ;
; 1.525 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 1.996      ;
; 1.611 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.364      ;
; 1.614 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.878      ;
; 1.615 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.218      ; 2.022      ;
; 1.621 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.052      ; 1.862      ;
; 1.628 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.218      ; 2.035      ;
; 1.631 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.075      ; 1.895      ;
; 1.635 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.388      ;
; 1.740 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.493      ;
; 1.740 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.493      ;
; 1.758 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.511      ;
; 1.796 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.054      ; 2.039      ;
; 1.865 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.618      ;
; 1.889 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.642      ;
; 1.906 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.659      ;
; 1.907 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.011      ; 2.107      ;
; 1.910 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.663      ;
; 1.925 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.212      ; 2.326      ;
; 1.932 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.403      ;
; 1.932 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.403      ;
; 1.932 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.403      ;
; 1.949 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.485      ;
; 1.949 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.011      ; 2.149      ;
; 1.952 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.488      ;
; 1.972 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.052      ; 2.213      ;
; 1.981 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.452      ;
; 1.981 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.052      ; 2.222      ;
; 1.984 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.455      ;
; 1.994 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.747      ;
; 2.012 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.765      ;
; 2.024 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.212      ; 2.425      ;
; 2.026 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.011      ; 2.226      ;
; 2.028 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.564      ;
; 2.029 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.417      ; 2.635      ;
; 2.031 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.567      ;
; 2.044 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.580      ;
; 2.044 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.580      ;
; 2.049 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.802      ;
; 2.049 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.564      ; 2.802      ;
; 2.068 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.011      ; 2.268      ;
; 2.078 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.549      ;
; 2.079 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.305      ; 2.573      ;
; 2.096 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.632      ;
; 2.099 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.347      ; 2.635      ;
; 2.101 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.282      ; 2.572      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'clk_50M'                                                                                      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -2.538 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 5.329      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.816 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 5.107      ;
; -1.646 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.500        ; 2.304      ; 4.437      ;
; -1.613 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.500        ; 2.759      ; 4.859      ;
; -1.613 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.500        ; 2.759      ; 4.859      ;
; -1.559 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.500        ; 2.305      ; 4.351      ;
; -1.410 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.500        ; 2.427      ; 4.324      ;
; -1.399 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.500        ; 2.551      ; 4.437      ;
; -1.399 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.500        ; 2.551      ; 4.437      ;
; -1.348 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.500        ; 2.489      ; 4.324      ;
; -1.348 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.500        ; 2.489      ; 4.324      ;
; -1.348 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.500        ; 2.489      ; 4.324      ;
; -0.916 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; 2.304      ; 4.207      ;
; -0.870 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 1.000        ; 2.759      ; 4.616      ;
; -0.870 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 1.000        ; 2.759      ; 4.616      ;
; -0.841 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; 2.305      ; 4.133      ;
; -0.719 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 1.000        ; 2.427      ; 4.133      ;
; -0.669 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 1.000        ; 2.551      ; 4.207      ;
; -0.669 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 1.000        ; 2.551      ; 4.207      ;
; -0.657 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 1.000        ; 2.489      ; 4.133      ;
; -0.657 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 1.000        ; 2.489      ; 4.133      ;
; -0.657 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 1.000        ; 2.489      ; 4.133      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.238 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 2.134      ; 4.859      ;
; -2.238 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; 2.134      ; 4.859      ;
; -1.728 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 2.136      ; 4.351      ;
; -1.728 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 2.136      ; 4.351      ;
; -1.728 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 2.136      ; 4.351      ;
; -1.728 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 2.136      ; 4.351      ;
; -1.728 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 2.136      ; 4.351      ;
; -1.495 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 1.000        ; 2.134      ; 4.616      ;
; -1.495 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 1.000        ; 2.134      ; 4.616      ;
; -1.469 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 2.396      ; 4.352      ;
; -1.010 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 1.000        ; 2.136      ; 4.133      ;
; -1.010 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 1.000        ; 2.136      ; 4.133      ;
; -1.010 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 1.000        ; 2.136      ; 4.133      ;
; -1.010 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 1.000        ; 2.136      ; 4.133      ;
; -1.010 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 1.000        ; 2.136      ; 4.133      ;
; -0.749 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 1.000        ; 2.396      ; 4.132      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Recovery: 'rst'                                                                                    ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.294 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 3.518      ; 5.329      ;
; -0.572 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 3.518      ; 5.107      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'rst'                                                                                    ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 4.430      ; 4.912      ;
; 1.009 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 4.430      ; 5.128      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'clk_50M'                                                                                      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.172 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.000        ; 2.586      ; 3.977      ;
; 1.172 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.000        ; 2.586      ; 3.977      ;
; 1.172 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.000        ; 2.586      ; 3.977      ;
; 1.178 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.000        ; 2.651      ; 4.048      ;
; 1.178 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.000        ; 2.651      ; 4.048      ;
; 1.236 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.000        ; 2.522      ; 3.977      ;
; 1.354 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.000        ; 2.868      ; 4.441      ;
; 1.354 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.000        ; 2.868      ; 4.441      ;
; 1.363 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.000        ; 2.395      ; 3.977      ;
; 1.435 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.048      ;
; 1.859 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; -0.500       ; 2.586      ; 4.164      ;
; 1.859 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; -0.500       ; 2.586      ; 4.164      ;
; 1.859 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; -0.500       ; 2.586      ; 4.164      ;
; 1.903 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; -0.500       ; 2.651      ; 4.273      ;
; 1.903 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; -0.500       ; 2.651      ; 4.273      ;
; 1.923 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; -0.500       ; 2.522      ; 4.164      ;
; 2.076 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; -0.500       ; 2.395      ; 4.190      ;
; 2.091 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; -0.500       ; 2.868      ; 4.678      ;
; 2.091 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; -0.500       ; 2.868      ; 4.678      ;
; 2.160 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 4.273      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 2.299 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.000        ; 2.394      ; 4.912      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
; 3.015 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; -0.500       ; 2.394      ; 5.128      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Removal: 'clk'                                                                                                 ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.259 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 2.498      ; 3.976      ;
; 1.530 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.977      ;
; 1.530 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.977      ;
; 1.530 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.977      ;
; 1.530 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.977      ;
; 1.530 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 2.228      ; 3.977      ;
; 1.974 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 2.498      ; 4.191      ;
; 1.996 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 2.226      ; 4.441      ;
; 1.996 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 2.226      ; 4.441      ;
; 2.243 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.190      ;
; 2.243 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.190      ;
; 2.243 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.190      ;
; 2.243 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.190      ;
; 2.243 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 2.228      ; 4.190      ;
; 2.733 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 2.226      ; 4.678      ;
; 2.733 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 2.226      ; 4.678      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 227.43 MHz ; 227.43 MHz      ; clk        ;                                                               ;
; 263.02 MHz ; 250.0 MHz       ; clk_50M    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 429.55 MHz ; 250.0 MHz       ; rst        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; clk     ; -3.701 ; -28.508           ;
; clk_50M ; -2.802 ; -43.375           ;
; rst     ; -1.877 ; -15.313           ;
+---------+--------+-------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; rst     ; 0.295 ; 0.000             ;
; clk     ; 0.344 ; 0.000             ;
; clk_50M ; 0.368 ; 0.000             ;
+---------+-------+-------------------+


+-----------------------------------------+
; Slow 1200mV -40C Model Recovery Summary ;
+---------+--------+----------------------+
; Clock   ; Slack  ; End Point TNS        ;
+---------+--------+----------------------+
; clk_50M ; -2.042 ; -27.716              ;
; clk     ; -1.726 ; -10.906              ;
; rst     ; -0.845 ; -0.845               ;
+---------+--------+----------------------+


+----------------------------------------+
; Slow 1200mV -40C Model Removal Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; rst     ; 0.277 ; 0.000                ;
; clk_50M ; 1.116 ; 0.000                ;
; clk     ; 1.129 ; 0.000                ;
+---------+-------+----------------------+


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+---------+--------+---------------------------------+
; Clock   ; Slack  ; End Point TNS                   ;
+---------+--------+---------------------------------+
; clk_50M ; -3.000 ; -26.130                         ;
; clk     ; -3.000 ; -13.280                         ;
; rst     ; -3.000 ; -6.636                          ;
+---------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.701 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.087     ; 4.604      ;
; -3.566 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 4.222      ;
; -3.565 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 4.221      ;
; -3.565 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 4.221      ;
; -3.565 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 4.221      ;
; -3.563 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 4.219      ;
; -3.501 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 4.156      ;
; -3.482 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 4.137      ;
; -3.460 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.125     ; 4.325      ;
; -3.452 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.295     ; 4.147      ;
; -3.450 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.898      ;
; -3.397 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.184      ; 4.601      ;
; -3.378 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.125     ; 4.243      ;
; -3.325 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.943      ;
; -3.324 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.942      ;
; -3.324 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.942      ;
; -3.324 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.942      ;
; -3.322 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.940      ;
; -3.317 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.765      ;
; -3.316 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.764      ;
; -3.316 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.764      ;
; -3.314 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.762      ;
; -3.293 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.295     ; 3.988      ;
; -3.279 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.087     ; 4.182      ;
; -3.260 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.373     ; 3.877      ;
; -3.252 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.543     ; 3.699      ;
; -3.243 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.861      ;
; -3.242 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.860      ;
; -3.242 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.860      ;
; -3.242 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.860      ;
; -3.242 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 4.219      ;
; -3.241 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.373     ; 3.858      ;
; -3.241 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 4.218      ;
; -3.241 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 4.218      ;
; -3.241 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 4.218      ;
; -3.240 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.372     ; 3.858      ;
; -3.239 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 4.216      ;
; -3.233 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.543     ; 3.680      ;
; -3.197 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 4.153      ;
; -3.194 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; -0.072     ; 4.142      ;
; -3.178 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.373     ; 3.795      ;
; -3.178 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 4.134      ;
; -3.176 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.421      ; 4.087      ;
; -3.159 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.373     ; 3.776      ;
; -3.158 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.606      ;
; -3.157 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.605      ;
; -3.157 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.605      ;
; -3.157 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.605      ;
; -3.155 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.542     ; 3.603      ;
; -3.144 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.800      ;
; -3.143 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.799      ;
; -3.143 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.799      ;
; -3.143 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.799      ;
; -3.141 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.797      ;
; -3.133 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.087     ; 4.036      ;
; -3.100 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.184      ; 4.304      ;
; -3.094 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; 0.002      ; 4.086      ;
; -3.093 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.543     ; 3.540      ;
; -3.079 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 3.734      ;
; -3.074 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.543     ; 3.521      ;
; -3.060 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 3.715      ;
; -3.059 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.319     ; 3.760      ;
; -3.058 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.319     ; 3.759      ;
; -3.058 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.319     ; 3.759      ;
; -3.058 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.319     ; 3.759      ;
; -3.056 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.319     ; 3.757      ;
; -3.047 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.426      ; 3.963      ;
; -3.041 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.174      ; 3.705      ;
; -3.040 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.174      ; 3.704      ;
; -3.040 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 0.174      ; 3.704      ;
; -3.040 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 0.174      ; 3.704      ;
; -3.038 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 0.174      ; 3.702      ;
; -3.025 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.460      ; 3.975      ;
; -3.008 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.430      ; 3.928      ;
; -2.998 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.654      ;
; -2.997 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.653      ;
; -2.997 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.653      ;
; -2.997 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.653      ;
; -2.995 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.334     ; 3.651      ;
; -2.994 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 1.000        ; -0.320     ; 3.694      ;
; -2.976 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 0.173      ; 3.639      ;
; -2.975 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 1.000        ; -0.320     ; 3.675      ;
; -2.967 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 0.426      ; 3.883      ;
; -2.959 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.245     ; 3.704      ;
; -2.958 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.245     ; 3.703      ;
; -2.958 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.245     ; 3.703      ;
; -2.958 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.245     ; 3.703      ;
; -2.957 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; 0.173      ; 3.620      ;
; -2.956 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.245     ; 3.701      ;
; -2.953 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.184      ; 4.157      ;
; -2.945 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 3.922      ;
; -2.944 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 3.921      ;
; -2.944 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 3.921      ;
; -2.944 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 3.921      ;
; -2.942 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 1.000        ; -0.043     ; 3.919      ;
; -2.933 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 3.588      ;
; -2.914 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.335     ; 3.569      ;
; -2.912 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.179      ; 3.581      ;
; -2.911 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.179      ; 3.580      ;
; -2.911 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 0.179      ; 3.580      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk_50M'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.802 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 4.106      ;
; -2.802 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 4.106      ;
; -2.739 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.880      ;
; -2.739 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.880      ;
; -2.687 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.991      ;
; -2.687 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.991      ;
; -2.668 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.972      ;
; -2.668 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.972      ;
; -2.624 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.765      ;
; -2.624 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.765      ;
; -2.605 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.746      ;
; -2.605 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.746      ;
; -2.597 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.701      ;
; -2.597 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.701      ;
; -2.597 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.701      ;
; -2.552 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.856      ;
; -2.552 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.856      ;
; -2.534 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.838      ;
; -2.534 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.838      ;
; -2.514 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.533      ;
; -2.489 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.630      ;
; -2.489 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.630      ;
; -2.482 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.586      ;
; -2.482 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.586      ;
; -2.482 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.586      ;
; -2.471 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.612      ;
; -2.471 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.612      ;
; -2.465 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.769      ;
; -2.465 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.769      ;
; -2.463 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.567      ;
; -2.463 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.567      ;
; -2.463 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.567      ;
; -2.450 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.754      ;
; -2.450 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.754      ;
; -2.402 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.543      ;
; -2.402 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.543      ;
; -2.399 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.418      ;
; -2.387 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.528      ;
; -2.387 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 3.528      ;
; -2.380 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.399      ;
; -2.347 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.451      ;
; -2.347 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.451      ;
; -2.347 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.451      ;
; -2.342 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 3.062      ;
; -2.329 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.433      ;
; -2.329 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.433      ;
; -2.329 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.433      ;
; -2.295 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.045     ; 3.250      ;
; -2.265 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.090      ; 3.355      ;
; -2.264 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.283      ;
; -2.260 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.364      ;
; -2.260 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.364      ;
; -2.260 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.364      ;
; -2.252 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 2.972      ;
; -2.246 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.265      ;
; -2.245 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.349      ;
; -2.245 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.349      ;
; -2.245 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.104      ; 3.349      ;
; -2.244 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; -1.991     ; 1.243      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.196 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.194      ;
; -2.180 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.017      ; 3.197      ;
; -2.177 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.196      ;
; -2.176 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; -1.992     ; 1.174      ;
; -2.172 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 2.892      ;
; -2.162 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.019      ; 3.181      ;
; -2.143 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.227      ; 3.370      ;
; -2.126 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.038     ; 3.088      ;
; -2.082 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 2.802      ;
; -2.063 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.090      ; 3.153      ;
; -2.037 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.227      ; 3.264      ;
; -2.031 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.931      ;
; -2.009 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.909      ;
; -1.981 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 2.701      ;
; -1.919 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.819      ;
; -1.897 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.797      ;
; -1.893 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.280     ; 2.613      ;
; -1.877 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.777      ;
; -1.835 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.045     ; 2.790      ;
; -1.812 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.017      ; 2.829      ;
; -1.798 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.017      ; 2.815      ;
; -1.794 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.090      ; 2.884      ;
; -1.786 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.045     ; 2.741      ;
; -1.775 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.045     ; 2.730      ;
; -1.772 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.090      ; 2.862      ;
; -1.711 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.015      ;
; -1.711 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.304      ; 3.015      ;
; -1.675 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.100     ; 2.575      ;
; -1.656 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.044     ; 2.612      ;
; -1.648 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 2.789      ;
; -1.648 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.141      ; 2.789      ;
; -1.633 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.054      ; 2.687      ;
; -1.615 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.054      ; 2.669      ;
; -1.614 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.044     ; 2.570      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'rst'                                                                                                                   ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.877 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; 0.500        ; -0.799     ; 0.668      ;
; -1.875 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; 0.500        ; -0.799     ; 0.652      ;
; -1.855 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; 0.500        ; -0.635     ; 0.915      ;
; -1.766 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; 0.500        ; -0.553     ; 0.801      ;
; -1.678 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; 0.500        ; -0.597     ; 0.662      ;
; -1.669 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; 0.500        ; -0.597     ; 0.641      ;
; -1.635 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; 0.500        ; -0.565     ; 0.658      ;
; -1.630 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; 0.500        ; -0.562     ; 0.657      ;
; -1.328 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.825     ; 1.523      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'rst'                                                                                                                   ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.295 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.825      ; 1.288      ;
; 1.486 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; -0.500       ; -0.435     ; 0.581      ;
; 1.489 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; -0.500       ; -0.438     ; 0.581      ;
; 1.503 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; -0.500       ; -0.468     ; 0.565      ;
; 1.522 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; -0.500       ; -0.468     ; 0.584      ;
; 1.654 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; -0.500       ; -0.426     ; 0.758      ;
; 1.707 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; -0.500       ; -0.665     ; 0.572      ;
; 1.723 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; -0.500       ; -0.665     ; 0.588      ;
; 1.873 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; -0.500       ; -0.517     ; 0.886      ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.330      ; 0.372      ;
; 0.483 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.550      ; 0.731      ;
; 0.731 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.306      ; 0.735      ;
; 0.753 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 0.751      ;
; 0.904 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 0.902      ;
; 1.032 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.094     ; 1.136      ;
; 1.033 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.379     ; 0.852      ;
; 1.112 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.317      ;
; 1.129 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; 0.079      ; 1.406      ;
; 1.129 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 2.263      ; 3.590      ;
; 1.167 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.377     ; 0.988      ;
; 1.171 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 2.005      ; 3.374      ;
; 1.182 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 0.463      ; 1.343      ;
; 1.236 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.441      ;
; 1.269 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.214     ; 1.253      ;
; 1.303 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 2.005      ; 3.506      ;
; 1.321 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.526      ;
; 1.357 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.562      ;
; 1.358 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.563      ;
; 1.360 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.303      ; 1.361      ;
; 1.381 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.332      ; 1.411      ;
; 1.457 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.177     ; 1.478      ;
; 1.473 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.177     ; 1.494      ;
; 1.530 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.214     ; 1.514      ;
; 1.615 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 2.263      ; 3.576      ;
; 1.627 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.332      ;
; 1.657 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 2.005      ; 3.360      ;
; 1.728 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.433      ;
; 1.789 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 2.005      ; 3.492      ;
; 1.825 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.530      ;
; 1.843 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.548      ;
; 1.849 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.554      ;
; 2.051 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.721      ; 2.470      ;
; 2.164 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.465      ; 2.327      ;
; 2.170 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.465      ; 2.333      ;
; 2.225 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.463      ; 2.386      ;
; 2.240 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.451      ;
; 2.255 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.319      ; 2.742      ;
; 2.263 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 0.465      ; 2.426      ;
; 2.276 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.588      ; 2.562      ;
; 2.279 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.465      ; 2.442      ;
; 2.294 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.465      ; 2.457      ;
; 2.301 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.319      ; 2.788      ;
; 2.317 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.528      ;
; 2.334 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.556      ; 2.588      ;
; 2.356 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.567      ;
; 2.356 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.319      ; 2.843      ;
; 2.388 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.599      ;
; 2.389 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.332      ; 2.419      ;
; 2.390 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.588      ; 2.676      ;
; 2.394 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.605      ;
; 2.429 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 2.658      ;
; 2.434 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.645      ;
; 2.436 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.562      ; 2.696      ;
; 2.447 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.445      ;
; 2.450 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.330      ; 2.478      ;
; 2.453 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.451      ;
; 2.457 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.072      ; 2.697      ;
; 2.479 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.556      ; 2.733      ;
; 2.489 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.700      ;
; 2.495 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.706      ;
; 2.503 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.332      ; 2.533      ;
; 2.503 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.714      ;
; 2.508 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.298      ; 2.504      ;
; 2.518 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.729      ;
; 2.518 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.320      ; 3.006      ;
; 2.519 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.332      ; 2.549      ;
; 2.530 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 2.759      ;
; 2.536 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.121     ; 2.613      ;
; 2.549 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.306      ; 2.553      ;
; 2.562 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.560      ;
; 2.566 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.777      ;
; 2.577 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.575      ;
; 2.580 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.041      ; 2.789      ;
; 2.581 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.041      ; 2.790      ;
; 2.592 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.590      ;
; 2.598 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.596      ;
; 2.607 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 0.559      ; 2.864      ;
; 2.607 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.818      ;
; 2.619 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.043      ; 2.830      ;
; 2.631 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.064      ; 2.863      ;
; 2.632 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; 0.164      ; 2.994      ;
; 2.633 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.332      ; 2.663      ;
; 2.633 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.320      ; 3.121      ;
; 2.637 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.064      ; 2.869      ;
; 2.649 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.377     ; 2.470      ;
; 2.653 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 0.298      ; 2.649      ;
; 2.664 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 0.330      ; 2.692      ;
; 2.664 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 2.893      ;
; 2.674 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.319      ; 3.161      ;
; 2.710 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.379     ; 2.529      ;
; 2.713 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.041      ; 2.922      ;
; 2.716 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.319      ; 3.203      ;
; 2.722 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 0.300      ; 2.720      ;
; 2.722 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.061      ; 2.951      ;
; 2.730 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.064      ; 2.962      ;
; 2.745 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; 0.042      ; 2.985      ;
; 2.745 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.092     ; 2.851      ;
; 2.746 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.064      ; 2.978      ;
; 2.746 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.064      ; 2.978      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk_50M'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.038      ; 0.574      ;
; 0.397 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.627      ;
; 0.596 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.826      ;
; 0.597 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.827      ;
; 0.597 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.827      ;
; 0.599 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.829      ;
; 0.611 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 0.841      ;
; 0.776 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.006      ;
; 0.798 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|neg_psi     ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.027      ;
; 0.842 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 1.478      ;
; 0.869 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.099      ;
; 0.875 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.105      ;
; 0.875 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.105      ;
; 0.875 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.105      ;
; 0.888 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.118      ;
; 0.889 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.119      ;
; 0.965 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.195      ;
; 0.965 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.195      ;
; 0.978 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.208      ;
; 0.979 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.209      ;
; 0.979 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.209      ;
; 0.990 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 1.626      ;
; 0.992 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.222      ;
; 0.993 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.223      ;
; 0.993 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.223      ;
; 1.012 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.242      ;
; 1.056 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.286      ;
; 1.069 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.299      ;
; 1.082 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.312      ;
; 1.083 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.313      ;
; 1.096 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.326      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.098 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.061      ; 1.327      ;
; 1.116 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.346      ;
; 1.129 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 1.595      ;
; 1.130 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 1.596      ;
; 1.160 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.390      ;
; 1.186 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.416      ;
; 1.212 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 1.640      ;
; 1.213 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 1.641      ;
; 1.220 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.450      ;
; 1.230 ; FrequencyRegulator:inst7|div[7]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.044      ; 1.442      ;
; 1.234 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.044      ; 1.446      ;
; 1.255 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.485      ;
; 1.264 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.494      ;
; 1.288 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.045      ; 1.501      ;
; 1.292 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.045      ; 1.505      ;
; 1.300 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 1.936      ;
; 1.305 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 1.733      ;
; 1.311 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.541      ;
; 1.324 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.554      ;
; 1.356 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.044      ; 1.568      ;
; 1.359 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.062      ; 1.589      ;
; 1.394 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.030      ;
; 1.399 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.171      ; 1.738      ;
; 1.401 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.037      ;
; 1.428 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.171      ; 1.767      ;
; 1.448 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.084      ;
; 1.483 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.119      ;
; 1.521 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.157      ;
; 1.542 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.178      ;
; 1.549 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.185      ;
; 1.573 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.045      ; 1.786      ;
; 1.586 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.025      ; 1.779      ;
; 1.610 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.246      ;
; 1.628 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.264      ;
; 1.631 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.267      ;
; 1.632 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.060      ;
; 1.632 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.060      ;
; 1.632 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.060      ;
; 1.647 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.025      ; 1.840      ;
; 1.657 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.195      ; 2.020      ;
; 1.663 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.129      ;
; 1.664 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.130      ;
; 1.669 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.305      ;
; 1.669 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.025      ; 1.862      ;
; 1.670 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.098      ;
; 1.671 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.099      ;
; 1.675 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.044      ; 1.887      ;
; 1.696 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.195      ; 2.059      ;
; 1.702 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.044      ; 1.914      ;
; 1.722 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.355      ; 2.245      ;
; 1.722 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.188      ;
; 1.722 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.188      ;
; 1.737 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.203      ;
; 1.738 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.374      ;
; 1.738 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.374      ;
; 1.738 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.298      ; 2.204      ;
; 1.744 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.025      ; 1.937      ;
; 1.758 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.468      ; 2.394      ;
; 1.763 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.191      ;
; 1.764 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.192      ;
; 1.765 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.193      ;
; 1.771 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.260      ; 2.199      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'clk_50M'                                                                                      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -2.042 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 4.538      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.619 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 4.615      ;
; -1.293 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.500        ; 2.006      ; 3.789      ;
; -1.273 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.500        ; 2.384      ; 4.147      ;
; -1.273 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.500        ; 2.384      ; 4.147      ;
; -1.208 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.500        ; 2.007      ; 3.705      ;
; -1.108 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.500        ; 2.099      ; 3.697      ;
; -1.078 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.500        ; 2.221      ; 3.789      ;
; -1.078 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.500        ; 2.221      ; 3.789      ;
; -1.023 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.500        ; 2.184      ; 3.697      ;
; -1.023 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.500        ; 2.184      ; 3.697      ;
; -1.023 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.500        ; 2.184      ; 3.697      ;
; -0.797 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; 2.006      ; 3.793      ;
; -0.793 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 1.000        ; 2.384      ; 4.167      ;
; -0.793 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 1.000        ; 2.384      ; 4.167      ;
; -0.727 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; 2.007      ; 3.724      ;
; -0.626 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 1.000        ; 2.099      ; 3.715      ;
; -0.582 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 1.000        ; 2.221      ; 3.793      ;
; -0.582 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 1.000        ; 2.221      ; 3.793      ;
; -0.541 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 1.000        ; 2.184      ; 3.715      ;
; -0.541 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 1.000        ; 2.184      ; 3.715      ;
; -0.541 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 1.000        ; 2.184      ; 3.715      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.726 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 1.931      ; 4.147      ;
; -1.726 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; 1.931      ; 4.147      ;
; -1.283 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 1.932      ; 3.705      ;
; -1.283 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 1.932      ; 3.705      ;
; -1.283 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 1.932      ; 3.705      ;
; -1.283 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 1.932      ; 3.705      ;
; -1.283 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 1.932      ; 3.705      ;
; -1.246 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 1.000        ; 1.931      ; 4.167      ;
; -1.246 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 1.000        ; 1.931      ; 4.167      ;
; -1.039 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 2.179      ; 3.708      ;
; -0.802 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 1.000        ; 1.932      ; 3.724      ;
; -0.802 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 1.000        ; 1.932      ; 3.724      ;
; -0.802 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 1.000        ; 1.932      ; 3.724      ;
; -0.802 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 1.000        ; 1.932      ; 3.724      ;
; -0.802 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 1.000        ; 1.932      ; 3.724      ;
; -0.557 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 1.000        ; 2.179      ; 3.726      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Recovery: 'rst'                                                                                    ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.845 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 3.173      ; 4.538      ;
; -0.422 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 3.173      ; 4.615      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'rst'                                                                                    ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.277 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 3.998      ; 4.443      ;
; 0.702 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 3.998      ; 4.368      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'clk_50M'                                                                                      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.116 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.000        ; 2.266      ; 3.580      ;
; 1.116 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.000        ; 2.266      ; 3.580      ;
; 1.116 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.000        ; 2.266      ; 3.580      ;
; 1.152 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.000        ; 2.304      ; 3.654      ;
; 1.152 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.000        ; 2.304      ; 3.654      ;
; 1.205 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.000        ; 2.177      ; 3.580      ;
; 1.309 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.000        ; 2.081      ; 3.588      ;
; 1.342 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.000        ; 2.474      ; 4.014      ;
; 1.342 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.000        ; 2.474      ; 4.014      ;
; 1.376 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 3.654      ;
; 1.596 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; -0.500       ; 2.266      ; 3.560      ;
; 1.596 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; -0.500       ; 2.266      ; 3.560      ;
; 1.596 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; -0.500       ; 2.266      ; 3.560      ;
; 1.647 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; -0.500       ; 2.304      ; 3.649      ;
; 1.647 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; -0.500       ; 2.304      ; 3.649      ;
; 1.685 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; -0.500       ; 2.177      ; 3.560      ;
; 1.789 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; -0.500       ; 2.081      ; 3.568      ;
; 1.820 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; -0.500       ; 2.474      ; 3.992      ;
; 1.820 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; -0.500       ; 2.474      ; 3.992      ;
; 1.871 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 3.649      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.165 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.000        ; 2.080      ; 4.443      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
; 2.590 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; -0.500       ; 2.080      ; 4.368      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Removal: 'clk'                                                                                                 ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.129 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 2.263      ; 3.590      ;
; 1.383 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.588      ;
; 1.383 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.588      ;
; 1.383 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.588      ;
; 1.383 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.588      ;
; 1.383 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 2.007      ; 3.588      ;
; 1.609 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 2.263      ; 3.570      ;
; 1.811 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 2.005      ; 4.014      ;
; 1.811 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 2.005      ; 4.014      ;
; 1.863 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.568      ;
; 1.863 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.568      ;
; 1.863 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.568      ;
; 1.863 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.568      ;
; 1.863 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 2.007      ; 3.568      ;
; 2.289 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 2.005      ; 3.992      ;
; 2.289 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 2.005      ; 3.992      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; clk     ; -1.828 ; -14.105           ;
; clk_50M ; -0.939 ; -12.192           ;
; rst     ; -0.481 ; -3.365            ;
+---------+--------+-------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; rst     ; 0.190 ; 0.000             ;
; clk_50M ; 0.193 ; 0.000             ;
; clk     ; 0.548 ; 0.000             ;
+---------+-------+-------------------+


+-----------------------------------------+
; Fast 1200mV -40C Model Recovery Summary ;
+---------+--------+----------------------+
; Clock   ; Slack  ; End Point TNS        ;
+---------+--------+----------------------+
; clk_50M ; -1.454 ; -20.395              ;
; clk     ; -1.315 ; -8.700               ;
; rst     ; -0.949 ; -0.949               ;
+---------+--------+----------------------+


+----------------------------------------+
; Fast 1200mV -40C Model Removal Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; rst     ; 0.270 ; 0.000                ;
; clk_50M ; 0.489 ; 0.000                ;
; clk     ; 0.608 ; 0.000                ;
+---------+-------+----------------------+


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+---------+--------+---------------------------------+
; Clock   ; Slack  ; End Point TNS                   ;
+---------+--------+---------------------------------+
; clk_50M ; -3.000 ; -21.620                         ;
; clk     ; -3.000 ; -11.664                         ;
; rst     ; -3.000 ; -6.276                          ;
+---------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.828 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.202     ; 2.104      ;
; -1.789 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.196     ; 2.071      ;
; -1.772 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.197     ; 2.053      ;
; -1.770 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.175     ; 2.073      ;
; -1.762 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.313     ; 1.927      ;
; -1.762 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.313     ; 1.927      ;
; -1.761 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.314     ; 1.925      ;
; -1.761 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.313     ; 1.926      ;
; -1.760 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.313     ; 1.925      ;
; -1.758 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.313     ; 1.923      ;
; -1.723 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.307     ; 1.894      ;
; -1.723 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.307     ; 1.894      ;
; -1.722 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.892      ;
; -1.722 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.307     ; 1.893      ;
; -1.721 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.197     ; 2.002      ;
; -1.721 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.307     ; 1.892      ;
; -1.719 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.307     ; 1.890      ;
; -1.713 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.314     ; 1.877      ;
; -1.706 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.876      ;
; -1.706 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.876      ;
; -1.705 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.309     ; 1.874      ;
; -1.705 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.875      ;
; -1.704 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.874      ;
; -1.704 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.896      ;
; -1.704 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.896      ;
; -1.703 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.287     ; 1.894      ;
; -1.703 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.895      ;
; -1.702 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.872      ;
; -1.702 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.894      ;
; -1.700 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.892      ;
; -1.674 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.844      ;
; -1.664 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.194     ; 1.948      ;
; -1.657 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.309     ; 1.826      ;
; -1.655 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.825      ;
; -1.655 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.825      ;
; -1.655 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.287     ; 1.846      ;
; -1.654 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.309     ; 1.823      ;
; -1.654 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.824      ;
; -1.653 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.823      ;
; -1.651 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.308     ; 1.821      ;
; -1.606 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.309     ; 1.775      ;
; -1.598 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.305     ; 1.771      ;
; -1.598 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.305     ; 1.771      ;
; -1.597 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.306     ; 1.769      ;
; -1.597 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.305     ; 1.770      ;
; -1.596 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.305     ; 1.769      ;
; -1.594 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.305     ; 1.767      ;
; -1.566 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 1.094      ; 3.138      ;
; -1.556 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.175     ; 1.859      ;
; -1.553 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.176     ; 2.355      ;
; -1.549 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.306     ; 1.721      ;
; -1.500 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.961      ;
; -1.500 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.961      ;
; -1.499 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 0.982      ; 2.959      ;
; -1.499 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.960      ;
; -1.499 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.691      ;
; -1.498 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.959      ;
; -1.496 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.957      ;
; -1.490 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.682      ;
; -1.489 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.287     ; 1.680      ;
; -1.489 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.681      ;
; -1.488 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.680      ;
; -1.487 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.287     ; 2.178      ;
; -1.487 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.287     ; 2.178      ;
; -1.486 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.287     ; 2.177      ;
; -1.486 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.288     ; 2.176      ;
; -1.486 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.286     ; 1.678      ;
; -1.485 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.287     ; 2.176      ;
; -1.485 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; -0.110     ; 1.853      ;
; -1.483 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.287     ; 2.174      ;
; -1.454 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.198     ; 2.234      ;
; -1.451 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; 0.982      ; 2.911      ;
; -1.441 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.287     ; 1.632      ;
; -1.438 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.288     ; 2.128      ;
; -1.430 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.293     ; 2.115      ;
; -1.419 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; -0.221     ; 1.676      ;
; -1.419 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; -0.221     ; 1.676      ;
; -1.418 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; -0.222     ; 1.674      ;
; -1.418 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; -0.221     ; 1.675      ;
; -1.417 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; -0.221     ; 1.674      ;
; -1.415 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; -0.221     ; 1.672      ;
; -1.408 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.404     ; 1.982      ;
; -1.388 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 2.057      ;
; -1.388 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 2.057      ;
; -1.387 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 2.056      ;
; -1.387 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.310     ; 2.055      ;
; -1.386 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 2.055      ;
; -1.384 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 2.053      ;
; -1.384 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.198     ; 2.164      ;
; -1.370 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; -0.222     ; 1.626      ;
; -1.364 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.404     ; 1.938      ;
; -1.363 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.404     ; 1.937      ;
; -1.363 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.405     ; 1.936      ;
; -1.362 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.404     ; 1.936      ;
; -1.360 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.404     ; 1.934      ;
; -1.357 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.293     ; 2.042      ;
; -1.339 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.310     ; 2.007      ;
; -1.334 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 1.000        ; 0.077      ; 2.419      ;
; -1.318 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 1.987      ;
; -1.318 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 1.000        ; -0.309     ; 1.987      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk_50M'                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.939 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.128      ;
; -0.939 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.128      ;
; -0.905 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 2.003      ;
; -0.905 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 2.003      ;
; -0.887 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.076      ;
; -0.887 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.076      ;
; -0.873 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.875      ;
; -0.863 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.052      ;
; -0.863 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.052      ;
; -0.853 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.951      ;
; -0.853 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.951      ;
; -0.848 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.925      ;
; -0.848 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.925      ;
; -0.848 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.925      ;
; -0.829 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.927      ;
; -0.829 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.927      ;
; -0.823 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.012      ;
; -0.823 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.012      ;
; -0.821 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.823      ;
; -0.814 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.003      ;
; -0.814 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 2.003      ;
; -0.797 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.799      ;
; -0.796 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.873      ;
; -0.796 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.873      ;
; -0.796 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.873      ;
; -0.789 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.887      ;
; -0.789 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.887      ;
; -0.780 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.878      ;
; -0.780 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.878      ;
; -0.779 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.608      ;
; -0.772 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.849      ;
; -0.772 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.849      ;
; -0.772 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.849      ;
; -0.758 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.026     ; 1.720      ;
; -0.757 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.759      ;
; -0.752 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.941      ;
; -0.752 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.941      ;
; -0.748 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.750      ;
; -0.744 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.933      ;
; -0.744 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.933      ;
; -0.742 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.048      ; 1.778      ;
; -0.732 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.809      ;
; -0.732 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.809      ;
; -0.732 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.809      ;
; -0.723 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.800      ;
; -0.723 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.800      ;
; -0.723 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.800      ;
; -0.721 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.819      ;
; -0.721 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.819      ;
; -0.718 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.816      ;
; -0.718 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.816      ;
; -0.713 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.542      ;
; -0.705 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.534      ;
; -0.699 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.036      ; 1.723      ;
; -0.686 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.688      ;
; -0.676 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.154      ; 1.818      ;
; -0.670 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.747      ;
; -0.670 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.747      ;
; -0.670 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.747      ;
; -0.669 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.600      ;
; -0.661 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.738      ;
; -0.661 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.738      ;
; -0.661 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.089      ; 1.738      ;
; -0.654 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.014      ; 1.656      ;
; -0.639 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.021     ; 1.606      ;
; -0.636 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.465      ;
; -0.627 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.456      ;
; -0.617 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.048      ; 1.653      ;
; -0.596 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.154      ; 1.738      ;
; -0.584 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.515      ;
; -0.558 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.489      ;
; -0.554 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.485      ;
; -0.553 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.159     ; 1.382      ;
; -0.523 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; -0.867     ; 0.634      ;
; -0.519 ; FrequencyRegulator:inst7|div[4]      ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.026     ; 1.481      ;
; -0.518 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.048      ; 1.554      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.509 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.619      ;
; -0.507 ; FrequencyRegulator:inst7|div[3]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.026     ; 1.469      ;
; -0.492 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; -0.868     ; 0.602      ;
; -0.491 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.036      ; 1.515      ;
; -0.485 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.036      ; 1.509      ;
; -0.482 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.024     ; 1.446      ;
; -0.469 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.400      ;
; -0.433 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.057     ; 1.364      ;
; -0.427 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.024     ; 1.391      ;
; -0.413 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.057      ; 1.458      ;
; -0.408 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.057      ; 1.453      ;
; -0.403 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.048      ; 1.439      ;
; -0.396 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 1.000        ; -0.024     ; 1.360      ;
; -0.379 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.568      ;
; -0.379 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.201      ; 1.568      ;
; -0.345 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.443      ;
; -0.345 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 1.000        ; 0.110      ; 1.443      ;
+--------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'rst'                                                                                                                   ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.481 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; 0.500        ; -0.145     ; 0.339      ;
; -0.479 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; 0.500        ; -0.146     ; 0.345      ;
; -0.436 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; 0.500        ; -0.013     ; 0.486      ;
; -0.419 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; 0.500        ; -0.002     ; 0.428      ;
; -0.363 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; 0.500        ; -0.030     ; 0.343      ;
; -0.361 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; 0.500        ; -0.030     ; 0.331      ;
; -0.338 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; 0.500        ; -0.010     ; 0.339      ;
; -0.334 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; 0.500        ; -0.008     ; 0.338      ;
; -0.154 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 1.000        ; -0.393     ; 0.769      ;
+--------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'rst'                                                                                                                   ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; Divider:inst|TFlipFlop:tff|out  ; Divider:inst|TFlipFlop:tff|out       ; rst          ; rst         ; 0.000        ; 0.393      ; 0.665      ;
; 0.691 ; FrequencyRegulator:inst7|div[6] ; Divider:inst|MyCounter:cnt|cnt[6]~5  ; clk_50M      ; rst         ; -0.500       ; 0.069      ; 0.290      ;
; 0.695 ; FrequencyRegulator:inst7|div[5] ; Divider:inst|MyCounter:cnt|cnt[5]~9  ; clk_50M      ; rst         ; -0.500       ; 0.066      ; 0.291      ;
; 0.704 ; FrequencyRegulator:inst7|div[2] ; Divider:inst|MyCounter:cnt|cnt[2]~21 ; clk_50M      ; rst         ; -0.500       ; 0.048      ; 0.282      ;
; 0.716 ; FrequencyRegulator:inst7|div[1] ; Divider:inst|MyCounter:cnt|cnt[1]~25 ; clk_50M      ; rst         ; -0.500       ; 0.047      ; 0.293      ;
; 0.758 ; FrequencyRegulator:inst7|div[7] ; Divider:inst|MyCounter:cnt|cnt[7]~1  ; clk_50M      ; rst         ; -0.500       ; 0.074      ; 0.362      ;
; 0.821 ; FrequencyRegulator:inst7|div[3] ; Divider:inst|MyCounter:cnt|cnt[3]~17 ; clk_50M      ; rst         ; -0.500       ; -0.065     ; 0.286      ;
; 0.829 ; FrequencyRegulator:inst7|div[4] ; Divider:inst|MyCounter:cnt|cnt[4]~13 ; clk_50M      ; rst         ; -0.500       ; -0.065     ; 0.294      ;
; 0.831 ; FrequencyRegulator:inst7|div[0] ; Divider:inst|MyCounter:cnt|cnt[0]~29 ; clk_50M      ; rst         ; -0.500       ; 0.057      ; 0.418      ;
+-------+---------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk_50M'                                                                                                                    ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.021      ; 0.296      ;
; 0.195 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.312      ;
; 0.288 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.405      ;
; 0.288 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.405      ;
; 0.289 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.406      ;
; 0.289 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.406      ;
; 0.298 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.415      ;
; 0.338 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 0.717      ;
; 0.371 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.488      ;
; 0.394 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|neg_psi     ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.510      ;
; 0.432 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.549      ;
; 0.432 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.549      ;
; 0.441 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.558      ;
; 0.442 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.559      ;
; 0.442 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.559      ;
; 0.443 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 0.822      ;
; 0.444 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.561      ;
; 0.478 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.595      ;
; 0.490 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.607      ;
; 0.490 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.607      ;
; 0.492 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.609      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; FrequencyRegulator:inst7|old_psi     ; FrequencyRegulator:inst7|duration[0] ; clk_50M      ; clk_50M     ; 0.000        ; 0.034      ; 0.615      ;
; 0.500 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.617      ;
; 0.502 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.619      ;
; 0.502 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.619      ;
; 0.504 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.621      ;
; 0.513 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[1] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.630      ;
; 0.515 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[2] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.632      ;
; 0.528 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 0.812      ;
; 0.529 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 0.813      ;
; 0.550 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.667      ;
; 0.556 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 0.818      ;
; 0.556 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 0.818      ;
; 0.560 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.677      ;
; 0.562 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.679      ;
; 0.562 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.679      ;
; 0.573 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[3] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.690      ;
; 0.575 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[4] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.692      ;
; 0.581 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 0.960      ;
; 0.592 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 0.854      ;
; 0.601 ; FrequencyRegulator:inst7|div[7]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.707      ;
; 0.601 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.707      ;
; 0.615 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.721      ;
; 0.617 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.723      ;
; 0.620 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.737      ;
; 0.630 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.747      ;
; 0.632 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.749      ;
; 0.633 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[5] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.750      ;
; 0.635 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[6] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.752      ;
; 0.636 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.015      ;
; 0.641 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.020      ;
; 0.667 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.102      ; 0.851      ;
; 0.679 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.785      ;
; 0.686 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.065      ;
; 0.689 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.068      ;
; 0.690 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.807      ;
; 0.693 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|duration[7] ; clk_50M      ; clk_50M     ; 0.000        ; 0.035      ; 0.810      ;
; 0.700 ; FrequencyRegulator:inst7|duration[7] ; FrequencyRegulator:inst7|div[0]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.102      ; 0.884      ;
; 0.701 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.080      ;
; 0.741 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.120      ;
; 0.746 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.125      ;
; 0.760 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.866      ;
; 0.764 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.026      ;
; 0.764 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.026      ;
; 0.764 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.026      ;
; 0.764 ; FrequencyRegulator:inst7|duration[1] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.143      ;
; 0.765 ; FrequencyRegulator:inst7|duration[0] ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.144      ;
; 0.773 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.139      ; 0.994      ;
; 0.794 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.173      ;
; 0.799 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.061      ;
; 0.799 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.061      ;
; 0.806 ; FrequencyRegulator:inst7|duration[2] ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.185      ;
; 0.810 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.014      ; 0.906      ;
; 0.812 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.096      ;
; 0.812 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.096      ;
; 0.819 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.103      ;
; 0.820 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.139      ; 1.041      ;
; 0.820 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.104      ;
; 0.823 ; FrequencyRegulator:inst7|div[0]      ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.228      ; 1.133      ;
; 0.823 ; FrequencyRegulator:inst7|div[2]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.014      ; 0.919      ;
; 0.825 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[3]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.204      ;
; 0.825 ; FrequencyRegulator:inst7|neg_psi     ; FrequencyRegulator:inst7|div[4]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.297      ; 1.204      ;
; 0.833 ; FrequencyRegulator:inst7|div[5]      ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.939      ;
; 0.835 ; FrequencyRegulator:inst7|duration[6] ; FrequencyRegulator:inst7|div[6]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.097      ;
; 0.850 ; FrequencyRegulator:inst7|div[6]      ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.024      ; 0.956      ;
; 0.853 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[2]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.137      ;
; 0.854 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.116      ;
; 0.854 ; FrequencyRegulator:inst7|duration[4] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.116      ;
; 0.854 ; FrequencyRegulator:inst7|duration[3] ; FrequencyRegulator:inst7|div[1]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.202      ; 1.138      ;
; 0.855 ; Divider:inst|TFlipFlop:tff|out       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.000        ; -0.432     ; 0.535      ;
; 0.859 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.121      ;
; 0.859 ; FrequencyRegulator:inst7|duration[5] ; FrequencyRegulator:inst7|div[7]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.180      ; 1.121      ;
; 0.859 ; FrequencyRegulator:inst7|div[1]      ; FrequencyRegulator:inst7|div[5]      ; clk_50M      ; clk_50M     ; 0.000        ; 0.014      ; 0.955      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.548 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.685      ;
; 0.575 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.123     ; 0.564      ;
; 0.594 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.731      ;
; 0.599 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 1.140      ; 1.851      ;
; 0.604 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 1.024      ; 1.740      ;
; 0.617 ; FrequencyRegulator:inst7|div[4]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.310     ; 0.419      ;
; 0.622 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 1.024      ; 1.758      ;
; 0.652 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.789      ;
; 0.658 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.795      ;
; 0.660 ; FrequencyRegulator:inst7|div[7]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.082     ; 0.690      ;
; 0.666 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.803      ;
; 0.687 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.309     ; 0.490      ;
; 0.722 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.218     ; 0.616      ;
; 0.786 ; Divider:inst|MyCounter:cnt|cnt[4]~13        ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; -0.217     ; 0.181      ;
; 0.842 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.197     ; 0.757      ;
; 0.843 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.197     ; 0.758      ;
; 0.885 ; FrequencyRegulator:inst7|div[2]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.218     ; 0.779      ;
; 0.901 ; Divider:inst|MyCounter:cnt|cnt[7]~1         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; -0.128     ; 0.385      ;
; 0.994 ; Divider:inst|MyCounter:cnt|cnt[1]~25        ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; -0.237     ; 0.369      ;
; 1.006 ; Divider:inst|MyCounter:cnt|cnt[5]~9         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; -0.235     ; 0.383      ;
; 1.091 ; Divider:inst|MyCounter:cnt|cnt[2]~21        ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; -0.237     ; 0.466      ;
; 1.155 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.260      ;
; 1.185 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.149      ; 1.416      ;
; 1.187 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.292      ;
; 1.191 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.296      ;
; 1.208 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.323      ;
; 1.215 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.149      ; 1.446      ;
; 1.221 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.326      ;
; 1.222 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.327      ;
; 1.234 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.339      ;
; 1.237 ; Divider:inst|MyCounter:cnt|cnt[0]~29        ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; -0.155     ; 0.694      ;
; 1.246 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.149      ; 1.477      ;
; 1.252 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.357      ;
; 1.255 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.360      ;
; 1.269 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.384      ;
; 1.292 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.038      ; 1.412      ;
; 1.295 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.400      ;
; 1.295 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.412      ;
; 1.299 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.404      ;
; 1.300 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.150      ; 1.532      ;
; 1.307 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.412      ;
; 1.316 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.421      ;
; 1.323 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.428      ;
; 1.334 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.439      ;
; 1.338 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.455      ;
; 1.347 ; Divider:inst|MyCounter:cnt|cnt[6]~5         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; -0.237     ; 0.722      ;
; 1.347 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.452      ;
; 1.349 ; Divider:inst|MyCounter:cnt|cnt[3]~17        ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; -0.217     ; 0.744      ;
; 1.359 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.476      ;
; 1.360 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.465      ;
; 1.377 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.492      ;
; 1.400 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.149      ; 1.631      ;
; 1.401 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.518      ;
; 1.402 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.519      ;
; 1.403 ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.520      ;
; 1.406 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.511      ;
; 1.407 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.150      ; 1.639      ;
; 1.410 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.525      ;
; 1.412 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk          ; clk         ; 0.000        ; 0.149      ; 1.643      ;
; 1.423 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.538      ;
; 1.423 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.538      ;
; 1.426 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.122     ; 1.416      ;
; 1.431 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.007     ; 1.536      ;
; 1.442 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.079      ;
; 1.449 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.554      ;
; 1.450 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.555      ;
; 1.450 ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.555      ;
; 1.454 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.123     ; 1.443      ;
; 1.465 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.194     ; 1.383      ;
; 1.469 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.122     ; 1.459      ;
; 1.476 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.309     ; 1.279      ;
; 1.490 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.122     ; 1.480      ;
; 1.496 ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.601      ;
; 1.497 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.602      ;
; 1.498 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.135      ;
; 1.498 ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.613      ;
; 1.503 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 1.140      ; 2.255      ;
; 1.504 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.310     ; 1.306      ;
; 1.508 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 1.024      ; 2.144      ;
; 1.510 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.627      ;
; 1.514 ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk          ; clk         ; 0.000        ; 0.023      ; 1.619      ;
; 1.526 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 1.024      ; 2.162      ;
; 1.532 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.122     ; 1.522      ;
; 1.534 ; FrequencyRegulator:inst7|div[0]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.122     ; 1.524      ;
; 1.542 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.103     ; 1.551      ;
; 1.547 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.664      ;
; 1.548 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.665      ;
; 1.548 ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; clk          ; clk         ; 0.000        ; 0.035      ; 1.665      ;
; 1.561 ; FrequencyRegulator:inst7|div[6]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.082     ; 1.591      ;
; 1.562 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.199      ;
; 1.566 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.681      ;
; 1.568 ; FrequencyRegulator:inst7|div[3]             ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.309     ; 1.371      ;
; 1.572 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.209      ;
; 1.577 ; rst                                         ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.214      ;
; 1.580 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.218     ; 1.474      ;
; 1.583 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.218     ; 1.477      ;
; 1.599 ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk          ; clk         ; 0.000        ; 0.033      ; 1.714      ;
; 1.605 ; FrequencyRegulator:inst7|div[5]             ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.082     ; 1.635      ;
; 1.611 ; FrequencyRegulator:inst7|div[1]             ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; clk_50M      ; clk         ; 0.000        ; -0.219     ; 1.504      ;
; 1.624 ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; clk          ; clk         ; 0.000        ; -0.078     ; 1.628      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'clk_50M'                                                                                      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -1.454 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 3.022      ;
; -0.986 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.500        ; 1.090      ; 2.554      ;
; -0.963 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.500        ; 1.334      ; 2.775      ;
; -0.963 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.500        ; 1.334      ; 2.775      ;
; -0.922 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.500        ; 1.091      ; 2.491      ;
; -0.872 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.500        ; 1.147      ; 2.497      ;
; -0.833 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.500        ; 1.243      ; 2.554      ;
; -0.833 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.500        ; 1.243      ; 2.554      ;
; -0.797 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.500        ; 1.222      ; 2.497      ;
; -0.797 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.500        ; 1.222      ; 2.497      ;
; -0.797 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.500        ; 1.222      ; 2.497      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; -0.334 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 2.402      ;
; 0.084  ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 1.000        ; 1.090      ; 1.984      ;
; 0.136  ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 1.000        ; 1.334      ; 2.176      ;
; 0.136  ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 1.000        ; 1.334      ; 2.176      ;
; 0.137  ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 1.000        ; 1.091      ; 1.932      ;
; 0.181  ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 1.000        ; 1.147      ; 1.944      ;
; 0.237  ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 1.000        ; 1.243      ; 1.984      ;
; 0.237  ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 1.000        ; 1.243      ; 1.984      ;
; 0.256  ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 1.000        ; 1.222      ; 1.944      ;
; 0.256  ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 1.000        ; 1.222      ; 1.944      ;
; 0.256  ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 1.000        ; 1.222      ; 1.944      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.315 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.500        ; 0.982      ; 2.775      ;
; -1.315 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.500        ; 0.982      ; 2.775      ;
; -1.030 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.491      ;
; -1.030 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.491      ;
; -1.030 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.491      ;
; -1.030 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.491      ;
; -1.030 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.500        ; 0.983      ; 2.491      ;
; -0.920 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.500        ; 1.094      ; 2.492      ;
; -0.216 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 1.000        ; 0.982      ; 2.176      ;
; -0.216 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 1.000        ; 0.982      ; 2.176      ;
; 0.029  ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 1.000        ; 0.983      ; 1.932      ;
; 0.029  ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 1.000        ; 0.983      ; 1.932      ;
; 0.029  ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 1.000        ; 0.983      ; 1.932      ;
; 0.029  ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 1.000        ; 0.983      ; 1.932      ;
; 0.029  ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 1.000        ; 0.983      ; 1.932      ;
; 0.139  ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 1.000        ; 1.094      ; 1.933      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Recovery: 'rst'                                                                                    ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.949 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.500        ; 1.565      ; 3.022      ;
; 0.171  ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 1.000        ; 1.565      ; 2.402      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'rst'                                                                                    ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.270 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; 0.000        ; 1.958      ; 2.310      ;
; 1.373 ; rst       ; Divider:inst|TFlipFlop:tff|out ; rst          ; rst         ; -0.500       ; 1.958      ; 2.913      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'clk_50M'                                                                                      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.489 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; 0.000        ; 1.270      ; 1.871      ;
; 0.489 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; 0.000        ; 1.270      ; 1.871      ;
; 0.489 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; 0.000        ; 1.270      ; 1.871      ;
; 0.504 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; 0.000        ; 1.292      ; 1.908      ;
; 0.504 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; 0.000        ; 1.292      ; 1.908      ;
; 0.567 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; 0.000        ; 1.192      ; 1.871      ;
; 0.594 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; 0.000        ; 1.387      ; 2.093      ;
; 0.594 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; 0.000        ; 1.387      ; 2.093      ;
; 0.613 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; 0.000        ; 1.134      ; 1.859      ;
; 0.663 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 1.908      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.065 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; 0.000        ; 1.133      ; 2.310      ;
; 1.527 ; rst       ; FrequencyRegulator:inst7|div[5]      ; rst          ; clk_50M     ; -0.500       ; 1.270      ; 2.409      ;
; 1.527 ; rst       ; FrequencyRegulator:inst7|div[6]      ; rst          ; clk_50M     ; -0.500       ; 1.270      ; 2.409      ;
; 1.527 ; rst       ; FrequencyRegulator:inst7|div[7]      ; rst          ; clk_50M     ; -0.500       ; 1.270      ; 2.409      ;
; 1.560 ; rst       ; FrequencyRegulator:inst7|div[1]      ; rst          ; clk_50M     ; -0.500       ; 1.292      ; 2.464      ;
; 1.560 ; rst       ; FrequencyRegulator:inst7|div[2]      ; rst          ; clk_50M     ; -0.500       ; 1.292      ; 2.464      ;
; 1.605 ; rst       ; FrequencyRegulator:inst7|div[0]      ; rst          ; clk_50M     ; -0.500       ; 1.192      ; 2.409      ;
; 1.657 ; rst       ; FrequencyRegulator:inst7|old_psi     ; rst          ; clk_50M     ; -0.500       ; 1.134      ; 2.403      ;
; 1.677 ; rst       ; FrequencyRegulator:inst7|div[3]      ; rst          ; clk_50M     ; -0.500       ; 1.387      ; 2.676      ;
; 1.677 ; rst       ; FrequencyRegulator:inst7|div[4]      ; rst          ; clk_50M     ; -0.500       ; 1.387      ; 2.676      ;
; 1.719 ; rst       ; FrequencyRegulator:inst7|neg_psi     ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.464      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[0] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[1] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[2] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[3] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[4] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[5] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[6] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
; 2.168 ; rst       ; FrequencyRegulator:inst7|duration[7] ; rst          ; clk_50M     ; -0.500       ; 1.133      ; 2.913      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Removal: 'clk'                                                                                                 ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.608 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; 0.000        ; 1.140      ; 1.860      ;
; 0.722 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.859      ;
; 0.722 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.859      ;
; 0.722 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.859      ;
; 0.722 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.859      ;
; 0.722 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; 0.000        ; 1.025      ; 1.859      ;
; 0.957 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; 0.000        ; 1.024      ; 2.093      ;
; 0.957 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; 0.000        ; 1.024      ; 2.093      ;
; 1.652 ; rst       ; Divider:inst|MyCounter:cnt|cnt[7]~_emulated ; rst          ; clk         ; -0.500       ; 1.140      ; 2.404      ;
; 1.766 ; rst       ; Divider:inst|MyCounter:cnt|cnt[5]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.403      ;
; 1.766 ; rst       ; Divider:inst|MyCounter:cnt|cnt[6]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.403      ;
; 1.766 ; rst       ; Divider:inst|MyCounter:cnt|cnt[3]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.403      ;
; 1.766 ; rst       ; Divider:inst|MyCounter:cnt|cnt[2]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.403      ;
; 1.766 ; rst       ; Divider:inst|MyCounter:cnt|cnt[1]~_emulated ; rst          ; clk         ; -0.500       ; 1.025      ; 2.403      ;
; 2.040 ; rst       ; Divider:inst|MyCounter:cnt|cnt[4]~_emulated ; rst          ; clk         ; -0.500       ; 1.024      ; 2.676      ;
; 2.040 ; rst       ; Divider:inst|MyCounter:cnt|cnt[0]~_emulated ; rst          ; clk         ; -0.500       ; 1.024      ; 2.676      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.392   ; 0.190 ; -2.538   ; 0.270   ; -3.000              ;
;  clk             ; -4.392   ; 0.344 ; -2.238   ; 0.608   ; -3.000              ;
;  clk_50M         ; -3.325   ; 0.193 ; -2.538   ; 0.489   ; -3.000              ;
;  rst             ; -2.284   ; 0.190 ; -1.294   ; 0.270   ; -3.000              ;
; Design-wide TNS  ; -103.359 ; 0.0   ; -50.866  ; 0.0     ; -52.824             ;
;  clk             ; -33.872  ; 0.000 ; -14.585  ; 0.000   ; -14.896             ;
;  clk_50M         ; -50.936  ; 0.000 ; -34.987  ; 0.000   ; -29.766             ;
;  rst             ; -18.551  ; 0.000 ; -1.294   ; 0.000   ; -8.162              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PSI           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; increment     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; decrement     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adjustDiv[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Duration[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; setPeriod[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; setPeriod[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PSI           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; increment     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; decrement     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; adjustDiv[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; adjustDiv[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Duration[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PSI           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; increment     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; decrement     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; adjustDiv[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; adjustDiv[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Duration[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PSI           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; increment     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; decrement     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; adjustDiv[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; adjustDiv[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; adjustDiv[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; adjustDiv[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Duration[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 100      ; 0        ; 0        ; 0        ;
; clk_50M    ; clk      ; 108      ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 100      ; 208      ; 0        ; 0        ;
; clk_50M    ; clk_50M  ; 382      ; 0        ; 0        ; 0        ;
; rst        ; clk_50M  ; 10       ; 0        ; 0        ; 0        ;
; clk_50M    ; rst      ; 0        ; 0        ; 8        ; 0        ;
; rst        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 100      ; 0        ; 0        ; 0        ;
; clk_50M    ; clk      ; 108      ; 0        ; 0        ; 0        ;
; rst        ; clk      ; 100      ; 208      ; 0        ; 0        ;
; clk_50M    ; clk_50M  ; 382      ; 0        ; 0        ; 0        ;
; rst        ; clk_50M  ; 10       ; 0        ; 0        ; 0        ;
; clk_50M    ; rst      ; 0        ; 0        ; 8        ; 0        ;
; rst        ; rst      ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 8        ; 8        ; 0        ; 0        ;
; rst        ; clk_50M  ; 18       ; 18       ; 0        ; 0        ;
; rst        ; rst      ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rst        ; clk      ; 8        ; 8        ; 0        ; 0        ;
; rst        ; clk_50M  ; 18       ; 18       ; 0        ; 0        ;
; rst        ; rst      ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk     ; clk     ; Base ; Constrained ;
; clk_50M ; clk_50M ; Base ; Constrained ;
; rst     ; rst     ; Base ; Constrained ;
+---------+---------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; setPeriod[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Duration[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decrement    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; increment    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; setPeriod[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; setPeriod[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Duration[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Duration[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adjustDiv[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; decrement    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; increment    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon May 03 21:57:48 2021
Info: Command: quartus_sta FrequencyRegulator -c FrequencyRegulator
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FrequencyRegulator.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50M clk_50M
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|cnt|cnt[0]~30  from: datad  to: combout
    Info (332098): Cell: inst|cnt|cnt[1]~26  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[2]~22  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: inst|cnt|cnt[4]~14  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[6]~6  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[7]~2  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.392             -33.872 clk 
    Info (332119):    -3.325             -50.936 clk_50M 
    Info (332119):    -2.284             -18.551 rst 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 rst 
    Info (332119):     0.427               0.000 clk 
    Info (332119):     0.457               0.000 clk_50M 
Info (332146): Worst-case recovery slack is -2.538
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.538             -34.987 clk_50M 
    Info (332119):    -2.238             -14.585 clk 
    Info (332119):    -1.294              -1.294 rst 
Info (332146): Worst-case removal slack is 0.293
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.293               0.000 rst 
    Info (332119):     1.172               0.000 clk_50M 
    Info (332119):     1.259               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.766 clk_50M 
    Info (332119):    -3.000             -14.896 clk 
    Info (332119):    -3.000              -8.162 rst 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|cnt|cnt[0]~30  from: datad  to: combout
    Info (332098): Cell: inst|cnt|cnt[1]~26  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[2]~22  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: inst|cnt|cnt[4]~14  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[6]~6  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[7]~2  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.701             -28.508 clk 
    Info (332119):    -2.802             -43.375 clk_50M 
    Info (332119):    -1.877             -15.313 rst 
Info (332146): Worst-case hold slack is 0.295
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.295               0.000 rst 
    Info (332119):     0.344               0.000 clk 
    Info (332119):     0.368               0.000 clk_50M 
Info (332146): Worst-case recovery slack is -2.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.042             -27.716 clk_50M 
    Info (332119):    -1.726             -10.906 clk 
    Info (332119):    -0.845              -0.845 rst 
Info (332146): Worst-case removal slack is 0.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.277               0.000 rst 
    Info (332119):     1.116               0.000 clk_50M 
    Info (332119):     1.129               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.130 clk_50M 
    Info (332119):    -3.000             -13.280 clk 
    Info (332119):    -3.000              -6.636 rst 
Info: Analyzing Fast 1200mV -40C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|cnt|cnt[0]~30  from: datad  to: combout
    Info (332098): Cell: inst|cnt|cnt[1]~26  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[2]~22  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[3]~18  from: datac  to: combout
    Info (332098): Cell: inst|cnt|cnt[4]~14  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[5]~10  from: dataa  to: combout
    Info (332098): Cell: inst|cnt|cnt[6]~6  from: datab  to: combout
    Info (332098): Cell: inst|cnt|cnt[7]~2  from: dataa  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.828             -14.105 clk 
    Info (332119):    -0.939             -12.192 clk_50M 
    Info (332119):    -0.481              -3.365 rst 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.190               0.000 rst 
    Info (332119):     0.193               0.000 clk_50M 
    Info (332119):     0.548               0.000 clk 
Info (332146): Worst-case recovery slack is -1.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.454             -20.395 clk_50M 
    Info (332119):    -1.315              -8.700 clk 
    Info (332119):    -0.949              -0.949 rst 
Info (332146): Worst-case removal slack is 0.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.270               0.000 rst 
    Info (332119):     0.489               0.000 clk_50M 
    Info (332119):     0.608               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.620 clk_50M 
    Info (332119):    -3.000             -11.664 clk 
    Info (332119):    -3.000              -6.276 rst 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4737 megabytes
    Info: Processing ended: Mon May 03 21:57:50 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


