# bus

bus a banda larga:
* front-side bus
* back-side bus

altri bus:
* bus di sistema: pci pcie
* bus per specifici controllori: isa, ata, scsi
* bus per dispositivi esterni: usb firewire
* bus della scheda video: agp (accelerated graphic)

---
---
## connessioni della CPU

numero elevato di connessioni, diverse centinaia:
* principalmente appartenenti al fsb
    * indirizzi
    * dati
    * comandi, arbitraggio
    * controllo errori
* centinaia di connessioni di alimentazione. (aumentare l'intensità di corrente diminuisce i disturbi; si evita di avere troppa corrente passante per la stessa connessione)
* il consumo e la dissipazione del calore sono un problema, un core i7 consuma fino a 150w, una cpu più moderna (con meno legacy) come arm consuma meno di 1w
* comprende alcune connessioni di diagnostica

---
### front-side bus

unico collegamento del processore con il resto del computer (north bridge)

* collega la cpu al chioset ed è proprietario (ogni processore ha il suo)
* veloce (133-400 mhz) prevede 2 o 4 transazioni per ciclo di clock. ha 32o 64 linee di dati
* per superare le sue prestazioni servono bus seriali: hypertransport (amd), quickpath interconnect qpi (intel)
* nei processori più recenti è all'interno del chip del processore

#### connessioni del core i7
* due bus per due banchi di memoria ddr3 (64 linee 666mhz)
* pcie (40 linee, 80 collegamenti)
* dma 
* flexible display interface
* diagnostic (18 connessioni)
* monitoraggio termico (4 connessioni)
* power management (10 connessioni)
* power sensing (7 connessioni)
* configurazione (24 connessioni)
* 12 collegamenti miscellanee
* un pin di clock
* 286 di corrente
* 360 di messa a terra

la cpu comunica (20 GB/s) con un chipset (intel p67) che smista altre connessioni meno veloci

il chipset comunica (2 GB/s) con unaltra interfaccia (ich10) che gestisce altri collegamenti; generalmente più vecchi o lenti, ma non necessariamente.

#### bus ddr3

parallelizzazione degli accessi alla memoria (pipelining)

l'accesso avviene in tre fasi:
* **activate**: prepara la lettura, seleziona una riga della matrice di celle
* **read/write**: si eseguono accessi multipli a una singola parola o ad una sequenza nella riga selezionata (burst mode)
* **precharge**: ricarica i condensatori della riga attivata

#### bus isa

(industri standard architecture), é il bus di sistema dei primi pc, ora è poco utilizzato ma anzora supportato

#### bus pci

(peripheral component interconnect)

sviluppato da intel nel 92, sostituisce isa, i brevetti sono stati resi pubblici per permettere a più produttori di costruire periferiche

hanno nel tempo aumentato linee e frequenza

le schede differiscono per:
* numero di piedini
* tensione di alimentazione
* frequenza
* arbitraggio centralizzzato

**arbitraggio**:
* vantaggi: velocità
* svantaggi: numero di linee

ogni dispositivo aveva almeno due linee, una request (REQ#) e grant (GNT#) con logica negata

la politica di arbitraggio non era vincolata all specifiche del bus

il master può mantenere il bus per più cicli finche il grant è attivo

**segnali**:
* clk
* ad indirizzi
* par parità
* ...

prevede anche dei segnali ausiliari per i sistemi a 64 bit

#### pcie

il pcie supporta ancora tutti i dispositivi pci tramite un bridge che gestisce un bus pci.

non eradita niente di quello che era il pci, non è nemmeno un vero bus

differenze:
* seriale, ha una linea di input ed una di output, la banda è di 2.5, 5, 8, o addirittura 16 Gb/s (bit!)
* si tratta di connessione point to point: ha un collegamento indipendente per ogni dispositivo e configurazione a stella, un dispositivo switch permette di connettere più dispositivi
* ogni diapositvo ha più linee seriali in parallelo; 2, 4, 8, 12 o 16
* i dati vengono inviati in pacchetti

**funzionamento**:

la comunicazione avviene a più livelli (ispirata alle architetture di rete)

ogni livello offre funzionalià al livello sovrastante. ogni livello introduce informationi al pacchetto

| livello           | dati                                    |
| ----------------- | --------------------------------------- |
| software layer    | //////////                              |
| transaction layer | header-**payload**                      |
| link layer        | seq#-header-**payload**-CRC             |
| physical layer    | frame-seq#-header-**payload**-CRC-frame |

#### pcie: livelli di comunicazione

**livello transazione**:
* un sistema di crediti adatta il flusso della comunicazione per bilanciare l'utilizzo della banda
* circuiti virtuali: suddividono la comunicazioe tra due dispositivi su un certo numero di canali virtuali (fino a 8); comunicazioni di tipo diverso possoo usare canali diversi
* conserva il livello logico del bus pci, per la retrocompatibilità

**livello trasmissione**:
* trasmissione a pacchetto
* aggiunge informazioni per la rilevazione dell'errore (CRC)
* introduce l'acknowledgement
* gestisce gli interrupt

**lvello fisico**:
* assicura compatibilità tra slot e schede fisicamente diverse
* utilizza segnale differenziale con due linee intrecciate (tipo doppino)
* utilizza un bit di clock nel iniziale per sincroizzarsi,  codifica 8b/10b(128b/130b su pcie 3.0)

#### pcie: diffusione

nelle schede madri coiesistono pci, pcie, ata e isa

alcune schede continuano ad usare bus tradizionali

ha sostituito anche agp

il thunderbolt combina PCIe e DysplayPort