# NPU System Dataflow Overview

Version: v1.0  
Status: Stable Draft  
<!-- status: complete -->  
Owner: System Architect  
Last Updated: YYYY-MM-DD

## 1. 목적 (Purpose)

이 문서는 NPU Simulator & Offline Compiler 전체 파이프라인의 데이터 흐름(Dataflow)을 상위 수준에서 정의한다. 데이터는 아래 단계를 거친다.

```text
ONNX → IR → TileGraph → CMDQ → Simulator → Trace → Visualization
```

Mixed precision, tile, SPM allocation, TE/VE scheduling, KV cache, memory bandwidth 등이 실제로 어떻게 반영되는지 설명한다. 개발자/리뷰어가 전체 시스템을 빠르게 이해하도록 하며, `docs/overview/system_architecture.md`와 함께 Overview 계층의 진입점 역할을 한다.

## 2. 전체 Dataflow 요약

전체 흐름은 아래와 같다.

```text
┌────────────────┐
│  ONNX Model    │
└───────┬────────┘
        │
        ▼
┌────────────────┐
│  IR Builder    │
└───────┬────────┘
        │
 (Quantization Annotation: W/A/KV bit)
        │
        ▼
┌─────────────────────────┐
│  Tiling Planner & SPM   │
│      Allocator          │
└────────┬────────────────┘
         │
         ▼
┌─────────────────────────┐
│    Static Scheduler     │
└────────┬────────────────┘
         │
         ▼
┌─────────────────────────┐
│      CMDQ Generator     │
└────────┬────────────────┘
         │
         ▼
┌─────────────────────────┐
│   NPU Simulator (TE/VE) │
└────────┬────────────────┘
         │
         ▼
┌─────────────────────────┐
│  Trace & Visualization  │
└─────────────────────────┘
```

### 2.1 Compute 중심 요약

- 주요 경로: ONNX → IR Builder → Tiling Planner → Static Scheduler → CMDQ Generator → NPU Simulator Core(Control FSM + TE/VE).
- 관련 문서: `docs/spec/architecture/tile_semantics_spec.md`, `docs/spec/architecture/tile_contract_spec.md`, `docs/spec/scheduling/static_scheduler_semantics_spec.md`, `docs/spec/ir/npu_ir_spec.md`, `docs/spec/ir/tensor_metadata_spec.md`, `docs/spec/isa/cmdq_overview.md`, `docs/spec/isa/cmdq_format_spec.md`, `docs/design/tiling_planner_design.md`, `docs/design/static_scheduler_design.md`, `docs/design/cmdq_generator_design.md`, `docs/design/npu_simulator_core_design.md`, `docs/design/te_engine_design.md`, `docs/design/ve_engine_design.md`.
- 메모리/NoC 관점은 `docs/overview/memory_noc_overview.md`, 개발 흐름 관점은 `docs/overview/sdd_devflow_overview.md`를 참고한다.

## 3. 단계별 Dataflow 상세

### 3.1 ONNX Model

- 입력: 일반적인 ONNX 그래프(Weight 텐서 FP32/FP16, Activation flow, Layer 구조, Attribute: kernel/stride/axis/epsilon 등).
- Dataflow 관점: 단순 참조용 정적 그래프이며 NPU 구조에 맞지 않음.
- 문제: layout 불일치, quantization 정보 없음, tile 구조 없음 → IR Builder에서 NPU-friendly 형태로 변환 필요.

### 3.2 IR Builder (NPU IR 생성)

- ONNX → NPU IR 변환을 수행한다.
- 주요 변환
  - LayerIR: GEMM, LN, QKV_PROJ, SOFTMAX, GELU 등 NPU-friendly layer로 재정의, attributes 정규화.
  - TensorIR: activation/weight/KV 텐서 구조화 및 shape/layout을 TE/VE-friendly 형태로 정규화.
  - Quantization Annotation: Layer별 W-bit/A-bit/KV-bit 적용 (bitwidth가 memory traffic & compute cycle에 직접 반영).
  - Graph 정규화: fusion(MatMul + BiasAdd), LN/RMSNorm normalization, shape propagation.

### 3.3 Quantization Annotation (Mixed Precision)

- 목적: bitwidth → byte traffic → bandwidth → latency 흐름을 결정하고, Layer별 mixed precision(W/A/KV 독립) 설정으로 에너지/성능/정확도 트레이드오프 분석을 가능하게 함.
- 데이터 흐름 영향: bitwidth는 DMA_LOAD/STORE tile당 total bytes 계산, SPM allocation 크기 계산, TE/VE 계산 latency(가중치 압축 등), DRAM bandwidth occupancy에 사용됨. 즉 quantization은 downstream 전 단계에 영향을 미친다.

### 3.4 Tiling Planner & SPM Allocator

- IR 기반으로 Layer를 tile 단위로 나누고 SPM(Scratchpad Memory)에 allocation 한다.

#### 3.4.1 TileGraph 생성

- 각 LayerIR → 여러 TileNode로 분해(GEMM: M_tile/N_tile/K_tile, LN: length_tile, Softmax: seq_tile, Attention: head dimension tile, KV cache: seq append tile).
- TileGraph는 tile-level DAG이며 CMDQ 생성의 기반이 된다.

#### 3.4.2 SPM Allocation

- 각 tile에 대해 SPM bank/offset 배정: Tile → SPM bank(0~N-1) / IFM offset / WGT offset / OFM offset.
- SPM 모델 요소: multi-bank 구조, port conflict, bank conflict, bitwidth-aware capacity.
- Dataflow 영향: SPM allocation 이후 DMA generator의 DRAM→SPM 주소, TE/VE tile input/output 주소, SPM conflict 모델이 timing에 반영된다.

### 3.5 Static Scheduler (정적 스케줄러)

- TileGraph + SPM info + TE/VE resource info를 기반으로 정적 스케줄을 생성한다.
- 역할: tile 간 데이터 의존성 분석, DMA → TE/VE → DMA 흐름 생성, multi-TE/VE 병렬 처리 고려, SPM conflict 회피 ordering, barrier/deps_before 관계 생성.
- 산출물: tile-level sequence 예시

```text
LOAD tile0
LOAD tile1
TE_GEMM_TILE tile0
TE_GEMM_TILE tile1 (in parallel on TE1)
STORE tile0
VE_LAYERNORM tile0
...
```

- 모든 결과는 CMDQ Generator가 사용할 dependency graph 형태로 전달된다.

### 3.6 CMDQ Generator

- Static Scheduler의 tile-level DAG → CMDQ JSON 문서로 변환한다.
- 핵심 역할: DMA_LOAD_TILE / DMA_STORE_TILE 생성, TE_GEMM_TILE / VE_LN_TILE / VE_SOFTMAX_TILE 생성, deps_before/deps_after를 ID 기반으로 치환, END 명령 생성, Layer-level → tile-level → CMDQ-entry-level flattening.
- 데이터 출력 예시

```text
CMDQ[0] = DMA_LOAD_TILE (ifm)
CMDQ[1] = DMA_LOAD_TILE (wgt)
CMDQ[2] = TE_GEMM_TILE (tile0)
CMDQ[3] = TE_GEMM_TILE (tile1)
CMDQ[4] = DMA_STORE_TILE (ofm)
CMDQ[5] = END
```

- CMDQ는 시뮬레이터의 유일한 입력이다.

### 3.7 NPU Simulator

- 시뮬레이터는 cycle-based global loop로 동작하며 CMDQ 명령을 fetch/issue/execute 한다.
- Simulator Dataflow
  - CMDQ Fetch: opcode → DMA/TE/VE 엔진 선택, deps_before 조건 검사.
  - Job Issue: 엔진 job queue에 push, engine busy/free 상태 추적.
  - Job Execute: DMA(qbits, num_elements 기반 DRAM traffic), TE(m×n×k MAC ops → latency), VE(vector length → latency).
  - Trace 기록: start_cycle/end_cycle, busy ratio, bandwidth usage, SPM conflict count.
  - Next CMDQ entry 처리.

### 3.8 Trace & Visualization

- Trace Engine 데이터: timeline events, dram bandwidth occupancy, te/ve utilization, spm_bank_conflict heatmap, per-layer latency breakdown, quantization sensitivity plot.
- Visualization Output: Gantt chart, Bandwidth Heatmap, TE/VE Utilization Bars, Memory Traffic Graph, KV Cache Growth Graph(LLM-only).

### 3.9 예제: 단일 MatMul + GELU 블록

아래는 **단일 MatMul + GELU 블록**이 전체 파이프라인을 통과하는 예시이다.

1) ONNX 단계  
   - ONNX 그래프 일부: `MatMul(hidden, W)` → `GELU()`.  
   - 이 시점에서는 NPU tile/엔진 구조, SPM, CMDQ 개념이 전혀 드러나지 않는다.

2) IR Builder 단계 (`docs/design/ir_builder_design.md`, `docs/spec/ir/npu_ir_spec.md`)  
   - LayerIR: `GEMM` 레이어 + `GELU` 레이어 두 개로 표현.  
   - TensorIR: `hidden`, `W`, `matmul_out`, `gelu_out` 등 텐서가 명시되고, shape/layout/qbits가 붙는다.

3) Tiling Planner & SPM Allocator (`tiling_planner_design.md`, `spm_allocator_design.md`)  
   - GEMM 레이어가 두 개의 tile로 분해된다고 가정: `GEMM_TILE_0`, `GEMM_TILE_1`(예: M dimension 기준).  
   - 각 tile에 대해 IFM/WGT/OFM의 SPM bank/offset이 결정된다.

4) Static Scheduler (`static_scheduler_design.md`)  
   - TileGraph + SPM 정보를 기반으로 logical schedule entries 예시를 만든다.

```text
e0: DMA_LOAD_TILE  (ifm, tile0)   deps=[]
e1: DMA_LOAD_TILE  (wgt, tile0)   deps=[]
e2: TE_GEMM_TILE   (tile0)        deps=[e0, e1]
e3: VE_GELU_TILE   (tile0)        deps=[e2]
e4: DMA_STORE_TILE (ofm, tile0)   deps=[e3]
```

- 실제 구현에서는 tile1, prefetch용 DMA, 여러 TE/VE 엔진 배정이 추가된다.

5) CMDQ Generator (`cmdq_generator_design.md`, `docs/spec/isa/cmdq_format_spec.md`)  
   - 위 Schedule entries가 CMDQ entry로 flatten 된다: `DMA_LOAD_TILE` / `TE_GEMM_TILE` / `VE_GELU_TILE` / `DMA_STORE_TILE` + 마지막 `END`.  
   - 각 CMDQ 엔트리에 `engine_type`, `opcode`, `deps_before`, `spm_bank/offset`, `qbits_*`, `layer_id` 등이 채워진다.

6) NPU Simulator & Cycle Loop (`cycle_loop_design.md`)  
   - ControlFSM가 CMDQ[0..N]을 순서대로 fetch하면서 `deps_before` 조건이 만족되면 DMA/TE/VE 엔진으로 issue.  
   - Engine들은 timing spec(`docs/spec/timing/*.md`)에 따라 latency를 계산하고 cycle loop에서 busy/free 상태와 DRAM/SPM traffic을 갱신한다.
   - TraceEngine은 각 엔트리의 `start_cycle`/`end_cycle`과 bandwidth/utilization을 기록한다.

- 이 예제를 기준으로 `docs/README_SPEC.md`의 파이프라인 맵과 각 Spec/Design 문서를 오가며 ONNX → IR → TileGraph → ScheduleDAG → CMDQ → Cycle Loop → Trace 흐름을 추적할 수 있다.

## 4. LLM-Oriented Dataflow

### 4.1 Q/K/V Projection

- input → GEMM(Q), input → GEMM(K), input → GEMM(V).
- 세 GEMM tile이 서로 다른 weight/qbits일 수 있으므로 IR 및 CMDQ 레벨에서 별도 연산으로 분리한다.

### 4.2 Attention

- Q @ K^T → Softmax → Attention @ V.  
- TileGraph에서는 head dimension과 seq dimension을 기준으로 타일링한다.

### 4.3 KV Cache

- KV Cache는 activation/bitwidth가 다르고 DRAM residency가 있으며 append/concat 형태로 seq가 증가한다.
- 관련 의미론 스펙: `docs/spec/architecture/kv_cache_semantics_spec.md`
- KV Cache tile 시나리오 예시

```text
Seq old N → append tile (N+1)
DMA_LOAD_TILE (past K/V)
TE_GEMM_TILE (compute)
DMA_STORE_TILE (new K/V)
```

- 위 흐름은 CMDQ에 명확하게 표현된다.

### 4.4 Prefill vs Decode (Workload Mapping)

- Prefill은 throughput 중심(대규모 S×S attention), Decode는 latency 중심(1×T attention + KV load 지배)이다.
- Prefill/Decode의 “허용/금지” 매핑 규칙: `docs/spec/scheduling/prefill_decode_workload_semantics_spec.md`

## 5. Dataflow Summary Diagram (Text-based)

```text
┌────────────────────────┐
│        ONNX           │
└───────────┬───────────┘
            ▼
┌────────────────────────┐
│        IR Builder      │
│ (LayerIR, TensorIR)    │
└───────────┬───────────┘
 (W/A/KV bit annotation) │
            ▼
┌────────────────────────┐
│ Tiling Planner / SPM   │
│   (TileGraph Build)    │
└───────────┬───────────┘
            ▼
┌────────────────────────┐
│    Static Scheduler    │
│  (deps & ordering)     │
└───────────┬───────────┘
            ▼
┌────────────────────────┐
│     CMDQ Generator     │
└───────────┬───────────┘
            ▼
┌────────────────────────┐
│   NPU Simulator Core   │
│ (DMA/TE/VE Pipeline)   │
└───────────┬───────────┘
            ▼
┌────────────────────────┐
│ Trace / Visualization  │
└────────────────────────┘
```

## 6. 설계 철학과 연계

- 정적 스케줄 기반: CMDQ는 완전히 offline 결정되며 runtime 제어 flow가 없어 dataflow는 항상 deterministic.
- Engine-Aware Dataflow: TileGraph → multi-TE/VE mapping, load-balance 고려 scheduler 설계.
- Bitwidth-aware Dataflow: bitwidth가 dataflow의 모든 단계에 반영(SPM capacity, DMA bytes, TE ops, DRAM bandwidth, latency).
- LLM-friendly Dataflow: KV cache와 attention 타일 dataflow는 Transformer 구조에 최적화된 정보 흐름 제공.

## 7. 결론 (Summary)

- 본 Dataflow Overview 문서는 시스템 전체의 데이터 처리 흐름을 상위 수준에서 정의한다.
- 목표: 단계 간 데이터 형식/의미 명확화, IR → TileGraph → CMDQ 전환 과정 이해, Simulator input/output relation 이해, Mixed precision/multi-engine/KV cache 흐름 단순화, 팀원/리뷰어의 전체 아키텍처 빠른 이해 보조.
- 본 문서는 system_architecture.md와 함께 전체 Spec-driven 개발의 최상위 설계 문서로 사용된다.
