
#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 1735.4 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[12]/C1           |  SLICEL   | 1031.5 |   6153.2 |      net      | R12C24L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[12]/C            |  SLICEL   |   75.1 |   6228.3 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| ahb_uart1/RX_recving/C3         |  SLICEL   | 1250.2 |   7478.5 |      net      | R12C43M | TARGEXP1HRDATA[6]    |      |
| ahb_uart1/RX_recving/C          |  SLICEL   |   75.1 |   7553.6 |     Tilo      |         | TARGEXP1HRDATA[3]    | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 1731.3 |     9285 |      net      | CM3     | TARGEXP1HRDATA[3]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5324.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 281.5 
        总的连线延迟 = 4995.4 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 11942.4    + 16         - 0          - 3960.4     - 5324.6     - 938        
         = 1735.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1737.1 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart_tx_MGIOL/TXDATA0      [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                    | 212  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R13C38L   | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[1]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |           | ahb_uart1/TX_fifo_rd_ptr[1] | 37   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B5  |  SLICEL   |  488.4 |   4479.3 |      net      | R13C37L   | ahb_uart1/TX_fifo_rd_ptr[1] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B   |  SLICEL   |   75.1 |   4554.4 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6  |  SLICEL   |  176.4 |   4730.7 |      net      | R13C37L   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C   |  SLICEL   |   75.1 |   4805.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D3       |  SLICEL   |  880.6 |   5686.4 |      net      | R9C37M    | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX     |  SLICEL   |   85.2 |   5771.6 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/n_1192/A2             |  SLICEL   |  537.6 |   6309.3 |      net      | R9C39M    | ahb_uart1/n_562             |      |
| ahb_uart1/n_1192/A              |  SLICEL   |   75.1 |   6384.4 |     Tilo      |           | ahb_uart1/n_1192            | 1    |
| ahb_uart_tx_MGIOL/TXDATA0       |  IOLOGIC  | 3552.9 |   9937.3 |      net      | IOL_T130D | ahb_uart1/n_1192            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5976.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5635.9 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |           | CLK_CM33         | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:11942.4 |      net      | IOL_T130D | CLK_CM33         |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11942.4    + 16         - 0          - 3960.4     - 5976.9     - 284        
         = 1737.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1900.4 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart_tx_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                    | 212  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R13C38L   | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[1]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |           | ahb_uart1/TX_fifo_rd_ptr[1] | 37   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B5  |  SLICEL   |  488.4 |   4479.3 |      net      | R13C37L   | ahb_uart1/TX_fifo_rd_ptr[1] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B   |  SLICEL   |   75.1 |   4554.4 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6  |  SLICEL   |  176.4 |   4730.7 |      net      | R13C37L   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C   |  SLICEL   |   75.1 |   4805.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D3       |  SLICEL   |  880.6 |   5686.4 |      net      | R9C37M    | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX     |  SLICEL   |   85.2 |   5771.6 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/TX_shiftOUT_cnt[1]/B3 |  SLICEL   |  497.3 |   6268.9 |      net      | R9C38L    | ahb_uart1/n_562             |      |
| ahb_uart1/TX_shiftOUT_cnt[1]/B  |  SLICEL   |   75.1 |     6344 |     Tilo      |           | ahb_uart1/n_1191            | 3    |
| ahb_uart_tx_MGIOL/CE            |  IOLOGIC  |   3693 |    10037 |      net      | IOL_T130D | ahb_uart1/n_1191            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6076.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5735.6 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |           | CLK_CM33         | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:11942.4 |      net      | IOL_T130D | CLK_CM33         |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11942.4    + 16         - 0          - 3960.4     - 6076.6     - 21         
         = 1900.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2455.4 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_9 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[9]/A3            |  SLICEL   | 1598.9 |   6720.6 |      net      | R12C42L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[9]/A             |  SLICEL   |   75.1 |   6795.7 |     Tilo      |         | TARGEXP1HRDATA[9]    | 1    |
| CM33_inst/TARGEXP1HRDATA_9      |   CM33    | 1843.3 |     8639 |      net      | CM3     | TARGEXP1HRDATA[9]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4678.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 206.4 
        总的连线延迟 = 4424.5 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_9)
         = 11942.4    + 16         - 0          - 3960.4     - 4678.6     - 864        
         = 2455.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2608.2 ps
起点     : TARGEXP1HRDATA[9]/BQ        [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33                    | 212  |
| TARGEXP1HRDATA[9]/CLK           |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C42L | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| TARGEXP1HRDATA[9]/BQ            |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_rd_ptr[0] | 38   |
| HRDATA_P2[10]/C1                |  SLICEL   |   1313 |   5303.9 |      net      | R12C48M | ahb_uart1/RX_fifo_rd_ptr[0] |      |
| HRDATA_P2[10]/BMUX              |  SLICEL   |  104.3 |   5408.2 |     Topcb     |         | HRDATA_P2[10]               | 1    |
| TARGEXP1HRDATA[12]/B5           |  SLICEL   | 1347.2 |   6755.4 |      net      | R12C24L | HRDATA_P2[10]               |      |
| TARGEXP1HRDATA[12]/B            |  SLICEL   |   75.1 |   6830.5 |     Tilo      |         | TARGEXP1HRDATA[10]          | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    | 1578.7 |   8409.2 |      net      | CM3     | TARGEXP1HRDATA[10]          |      |
==================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4448.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4238.9 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 11942.4    + 16         - 0          - 3960.4     - 4448.8     - 941        
         = 2608.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2619.8 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[9]/C6            |  SLICEL   | 1549.5 |   6671.2 |      net      | R12C42L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   6746.3 |     Tilo      |         | TARGEXP1HRDATA[4]    | 1    |
| CM33_inst/TARGEXP1HRDATA_4      |   CM33    | 1731.3 |   8477.6 |      net      | CM3     | TARGEXP1HRDATA[4]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4517.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 206.4 
        总的连线延迟 = 4263.1 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_4)
         = 11942.4    + 16         - 0          - 3960.4     - 4517.2     - 861        
         = 2619.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2665.4 ps
起点     : ahb_uart1/RX_fifo_buff[14][2]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8         [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                                 |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS          |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33                      | 212  |
| ahb_uart1/RX_fifo_buff[14][2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R9C48L  | CLK_CM33                      |      |
| --                                 |    --     |     -- |       -- |      --       | --      | --                            | --   |
| ahb_uart1/RX_fifo_buff[14][2]/BMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | ahb_uart1/RX_fifo_buff[14][0] | 1    |
| HRDATA_P2[8]/A5                    |  SLICEL   | 1096.1 |   5104.2 |      net      | R12C48L | ahb_uart1/RX_fifo_buff[14][0] |      |
| HRDATA_P2[8]/BMUX                  |  SLICEL   |  104.3 |   5208.5 |     Topab     |         | HRDATA_P2[8]                  | 1    |
| TARGEXP1HRDATA[13]/B6              |  SLICEL   | 1481.5 |     6690 |      net      | R12C26M | HRDATA_P2[8]                  |      |
| TARGEXP1HRDATA[13]/B               |  SLICEL   |   75.1 |   6765.1 |     Tilo      |         | TARGEXP1HRDATA[8]             | 1    |
| CM33_inst/TARGEXP1HRDATA_8         |   CM33    |   1555 |     8320 |      net      | CM3     | TARGEXP1HRDATA[8]             |      |
=======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4359.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4132.5 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 11942.4    + 16         - 0          - 3960.4     - 4359.6     - 973        
         = 2665.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2693 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : net_extracted_nHQX16/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                     | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | CLK_CM33                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   | 3549.2 |   7691.6 |      net      | R17C52L   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   7766.7 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A2              |  SLICEL   |  489.2 |   8255.9 |      net      | R18C51L   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8331 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  245.9 |   8576.9 |      net      | R18C51L   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |     8652 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| net_extracted_nHQX16/B1         |  SLICEL   |  490.6 |   9142.6 |      net      | R18C52L   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5182.2     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4774.9 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |         | CLK_CM33         | 212  |
| net_extracted_nHQX16/CLK        |  SLICEL   | 2360.4 | Tcat:11942.4 |      net      | R18C52L | CLK_CM33         |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11942.4    + 16         - 0          - 3960.4     - 5182.2     - 122.8      
         = 2693 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2710.3 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                     | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | CLK_CM33                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   | 3549.2 |   7691.6 |      net      | R17C52L   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   7766.7 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A2              |  SLICEL   |  489.2 |   8255.9 |      net      | R18C51L   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8331 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  245.9 |   8576.9 |      net      | R18C51L   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |     8652 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| ahb_uart1/RX_shift_reg[7]/C1    |  SLICEL   |  452.1 |   9104.1 |      net      | R18C51M   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5143.7     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4736.4 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shift_reg[7]/CLK   |  SLICEL   | 2360.4 | Tcat:11942.4 |      net      | R18C51M | CLK_CM33         |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11942.4    + 16         - 0          - 3960.4     - 5143.7     - 144        
         = 2710.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2750.5 ps
起点     : seg_inst/addr_reg[10]/BMUX  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[12]/C1           |  SLICEL   | 1031.5 |   6153.2 |      net      | R12C24L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[12]/C            |  SLICEL   |   75.1 |   6228.3 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/B3           |  SLICEL   |  476.2 |   6704.5 |      net      | R12C25L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/B            |  SLICEL   |   75.1 |   6779.6 |     Tilo      |         | TARGEXP1HRDATA[19]   | 1    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1589.3 |   8368.9 |      net      | CM3     | TARGEXP1HRDATA[19]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4408.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 281.5 
        总的连线延迟 = 4079.3 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 11942.4    + 16         - 0          - 3960.4     - 4408.5     - 839        
         = 2750.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 319.3 ps
起点     : ahb_uart1/RX_shiftIN_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[3]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[1] | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/A6  |  SLICEL   |    173 |   4145.9 |      net      | R18C53M | ahb_uart1/RX_shiftIN_cnt[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 203.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 173 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 203.5      - 3960.4     - -117.8     
         = 319.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6             |  SLICEL   |  176.2 |   4149.1 |      net      | R13C70L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6             |  SLICEL   |  176.2 |   4149.1 |      net      | R13C70L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 350.2 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/D5               |  SLICEL   |  203.9 |   4176.8 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 234.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 234.4      - 3960.4     - -117.8     
         = 350.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 350.2 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/C5               |  SLICEL   |  203.9 |   4176.8 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 234.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 234.4      - 3960.4     - -117.8     
         = 350.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/B5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_572/B5               |  SLICEL   |  204.8 |   4177.7 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[1] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/B5             |  SLICEL   |  205.8 |   4178.7 |      net      | R13C70L | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5             |  SLICEL   |  205.8 |   4178.7 |      net      | R13C70L | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/B5  |  SLICEL   |  205.8 |   4178.7 |      net      | R18C53L | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/A5  |  SLICEL   |  205.8 |   4178.7 |      net      | R18C53L | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: CLK_IN_25M_PIN
#  终点 : 时钟: CLK_IN_25M_PIN
#  经过 : 
#  排除 :  
#################################################################
Info: 未找到路径.

#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 1735.4 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[12]/C1           |  SLICEL   | 1031.5 |   6153.2 |      net      | R12C24L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[12]/C            |  SLICEL   |   75.1 |   6228.3 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| ahb_uart1/RX_recving/C3         |  SLICEL   | 1250.2 |   7478.5 |      net      | R12C43M | TARGEXP1HRDATA[6]    |      |
| ahb_uart1/RX_recving/C          |  SLICEL   |   75.1 |   7553.6 |     Tilo      |         | TARGEXP1HRDATA[3]    | 1    |
| CM33_inst/TARGEXP1HRDATA_3      |   CM33    | 1731.3 |     9285 |      net      | CM3     | TARGEXP1HRDATA[3]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5324.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 281.5 
        总的连线延迟 = 4995.4 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_3)
         = 11942.4    + 16         - 0          - 3960.4     - 5324.6     - 938        
         = 1735.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 1737.1 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart_tx_MGIOL/TXDATA0      [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                    | 212  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R13C38L   | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[1]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |           | ahb_uart1/TX_fifo_rd_ptr[1] | 37   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B5  |  SLICEL   |  488.4 |   4479.3 |      net      | R13C37L   | ahb_uart1/TX_fifo_rd_ptr[1] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B   |  SLICEL   |   75.1 |   4554.4 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6  |  SLICEL   |  176.4 |   4730.7 |      net      | R13C37L   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C   |  SLICEL   |   75.1 |   4805.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D3       |  SLICEL   |  880.6 |   5686.4 |      net      | R9C37M    | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX     |  SLICEL   |   85.2 |   5771.6 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/n_1192/A2             |  SLICEL   |  537.6 |   6309.3 |      net      | R9C39M    | ahb_uart1/n_562             |      |
| ahb_uart1/n_1192/A              |  SLICEL   |   75.1 |   6384.4 |     Tilo      |           | ahb_uart1/n_1192            | 1    |
| ahb_uart_tx_MGIOL/TXDATA0       |  IOLOGIC  | 3552.9 |   9937.3 |      net      | IOL_T130D | ahb_uart1/n_1192            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5976.9     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5635.9 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |           | CLK_CM33         | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:11942.4 |      net      | IOL_T130D | CLK_CM33         |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 11942.4    + 16         - 0          - 3960.4     - 5976.9     - 284        
         = 1737.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 1900.4 ps
起点     : ahb_uart1/TX_fifo_rd_ptr[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart_tx_MGIOL/CE           [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |            连线             | 扇出 |
====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                    | 212  |
| ahb_uart1/TX_fifo_rd_ptr[1]/CLK |  SLICEL   | 2362.4 |   3960.4 |      net      | R13C38L   | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                          | --   |
| ahb_uart1/TX_fifo_rd_ptr[1]/AQ  |  SLICEL   |   30.5 |   3990.9 |     Tcko      |           | ahb_uart1/TX_fifo_rd_ptr[1] | 37   |
| ahb_uart1/TX_fifo_rd_ptr[0]/B5  |  SLICEL   |  488.4 |   4479.3 |      net      | R13C37L   | ahb_uart1/TX_fifo_rd_ptr[1] |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/B   |  SLICEL   |   75.1 |   4554.4 |     Tilo      |           | _n_2195                     | 1    |
| ahb_uart1/TX_fifo_rd_ptr[0]/C6  |  SLICEL   |  176.4 |   4730.7 |      net      | R13C37L   | _n_2195                     |      |
| ahb_uart1/TX_fifo_rd_ptr[0]/C   |  SLICEL   |   75.1 |   4805.8 |     Tilo      |           | net_extracted_nHQX39        | 6    |
| ahb_uart1/CLK_TX_pulse/D3       |  SLICEL   |  880.6 |   5686.4 |      net      | R9C37M    | net_extracted_nHQX39        |      |
| ahb_uart1/CLK_TX_pulse/DMUX     |  SLICEL   |   85.2 |   5771.6 |     Topdd     |           | ahb_uart1/n_562             | 13   |
| ahb_uart1/TX_shiftOUT_cnt[1]/B3 |  SLICEL   |  497.3 |   6268.9 |      net      | R9C38L    | ahb_uart1/n_562             |      |
| ahb_uart1/TX_shiftOUT_cnt[1]/B  |  SLICEL   |   75.1 |     6344 |     Tilo      |           | ahb_uart1/n_1191            | 3    |
| ahb_uart_tx_MGIOL/CE            |  IOLOGIC  |   3693 |    10037 |      net      | IOL_T130D | ahb_uart1/n_1191            |      |
====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6076.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 310.5 
        总的连线延迟 = 5735.6 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置    |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |           | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |           | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A     | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2     | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --        | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |           | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |           | CLK_CM33         | 212  |
| ahb_uart_tx_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:11942.4 |      net      | IOL_T130D | CLK_CM33         |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 11942.4    + 16         - 0          - 3960.4     - 6076.6     - 21         
         = 1900.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 2455.4 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_9 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[9]/A3            |  SLICEL   | 1598.9 |   6720.6 |      net      | R12C42L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[9]/A             |  SLICEL   |   75.1 |   6795.7 |     Tilo      |         | TARGEXP1HRDATA[9]    | 1    |
| CM33_inst/TARGEXP1HRDATA_9      |   CM33    | 1843.3 |     8639 |      net      | CM3     | TARGEXP1HRDATA[9]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4678.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 206.4 
        总的连线延迟 = 4424.5 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_9)
         = 11942.4    + 16         - 0          - 3960.4     - 4678.6     - 864        
         = 2455.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 2608.2 ps
起点     : TARGEXP1HRDATA[9]/BQ        [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_10 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33                    | 212  |
| TARGEXP1HRDATA[9]/CLK           |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C42L | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| TARGEXP1HRDATA[9]/BQ            |  SLICEL   |   30.5 |   3990.9 |     Tcko      |         | ahb_uart1/RX_fifo_rd_ptr[0] | 38   |
| HRDATA_P2[10]/C1                |  SLICEL   |   1313 |   5303.9 |      net      | R12C48M | ahb_uart1/RX_fifo_rd_ptr[0] |      |
| HRDATA_P2[10]/BMUX              |  SLICEL   |  104.3 |   5408.2 |     Topcb     |         | HRDATA_P2[10]               | 1    |
| TARGEXP1HRDATA[12]/B5           |  SLICEL   | 1347.2 |   6755.4 |      net      | R12C24L | HRDATA_P2[10]               |      |
| TARGEXP1HRDATA[12]/B            |  SLICEL   |   75.1 |   6830.5 |     Tilo      |         | TARGEXP1HRDATA[10]          | 1    |
| CM33_inst/TARGEXP1HRDATA_10     |   CM33    | 1578.7 |   8409.2 |      net      | CM3     | TARGEXP1HRDATA[10]          |      |
==================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4448.8     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4238.9 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_10)
         = 11942.4    + 16         - 0          - 3960.4     - 4448.8     - 941        
         = 2608.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 2619.8 ps
起点     : seg_inst/addr_reg[10]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[9]/C6            |  SLICEL   | 1549.5 |   6671.2 |      net      | R12C42L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[9]/C             |  SLICEL   |   75.1 |   6746.3 |     Tilo      |         | TARGEXP1HRDATA[4]    | 1    |
| CM33_inst/TARGEXP1HRDATA_4      |   CM33    | 1731.3 |   8477.6 |      net      | CM3     | TARGEXP1HRDATA[4]    |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4517.2     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 206.4 
        总的连线延迟 = 4263.1 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_4)
         = 11942.4    + 16         - 0          - 3960.4     - 4517.2     - 861        
         = 2619.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 2665.4 ps
起点     : ahb_uart1/RX_fifo_buff[14][2]/BMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_8         [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================================
|                节点                |   单元    |  延迟  | 到达时间 |     类型      |  位置   |             连线              | 扇出 |
=======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN               |    N/A    |      0 |       -- |               |         | N/A                           |      |
| CLK_IN_25M_PIN                     | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in        |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI               |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI           |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c              |      |
| --                                 |    --     |     -- |       -- |      --       | --      | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS    |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS          |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33                      | 212  |
| ahb_uart1/RX_fifo_buff[14][2]/CLK  |  SLICEL   | 2362.4 |   3960.4 |      net      | R9C48L  | CLK_CM33                      |      |
| --                                 |    --     |     -- |       -- |      --       | --      | --                            | --   |
| ahb_uart1/RX_fifo_buff[14][2]/BMUX |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | ahb_uart1/RX_fifo_buff[14][0] | 1    |
| HRDATA_P2[8]/A5                    |  SLICEL   | 1096.1 |   5104.2 |      net      | R12C48L | ahb_uart1/RX_fifo_buff[14][0] |      |
| HRDATA_P2[8]/BMUX                  |  SLICEL   |  104.3 |   5208.5 |     Topab     |         | HRDATA_P2[8]                  | 1    |
| TARGEXP1HRDATA[13]/B6              |  SLICEL   | 1481.5 |     6690 |      net      | R12C26M | HRDATA_P2[8]                  |      |
| TARGEXP1HRDATA[13]/B               |  SLICEL   |   75.1 |   6765.1 |     Tilo      |         | TARGEXP1HRDATA[8]             | 1    |
| CM33_inst/TARGEXP1HRDATA_8         |   CM33    |   1555 |     8320 |      net      | CM3     | TARGEXP1HRDATA[8]             |      |
=======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4359.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 179.4 
        总的连线延迟 = 4132.5 
        逻辑级数     = 2 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_8)
         = 11942.4    + 16         - 0          - 3960.4     - 4359.6     - 973        
         = 2665.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 2693 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0 [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : net_extracted_nHQX16/B1   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                     | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | CLK_CM33                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   | 3549.2 |   7691.6 |      net      | R17C52L   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   7766.7 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A2              |  SLICEL   |  489.2 |   8255.9 |      net      | R18C51L   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8331 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  245.9 |   8576.9 |      net      | R18C51L   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |     8652 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| net_extracted_nHQX16/B1         |  SLICEL   |  490.6 |   9142.6 |      net      | R18C52L   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5182.2     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4774.9 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |         | CLK_CM33         | 212  |
| net_extracted_nHQX16/CLK        |  SLICEL   | 2360.4 | Tcat:11942.4 |      net      | R18C52L | CLK_CM33         |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11942.4    + 16         - 0          - 3960.4     - 5182.2     - 122.8      
         = 2693 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 2710.3 ps
起点     : ahb_uart_rx_MGIOL/RXDATA0    [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=====================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置    |             连线             | 扇出 |
=====================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |           | N/A                          |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |           | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A     | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |           | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2     | CLK_IN_25M_PIN_c             |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |           | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |           | CLK_CM33                     | 212  |
| ahb_uart_rx_MGIOL/CLK           |  IOLOGIC  | 2362.4 |   3960.4 |      net      | IOL_T127A | CLK_CM33                     |      |
| --                              |    --     |     -- |       -- |      --       | --        | --                           | --   |
| ahb_uart_rx_MGIOL/RXDATA0       |  IOLOGIC  |    182 |   4142.4 |   C2INP_DEL   |           | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_403_rkd_5/B1       |  SLICEL   | 3549.2 |   7691.6 |      net      | R17C52L   | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_403_rkd_5/B        |  SLICEL   |   75.1 |   7766.7 |     Tilo      |           | ahb_uart1/regard_RX_samp_low | 6    |
| ahb_uart1/n_679/A2              |  SLICEL   |  489.2 |   8255.9 |      net      | R18C51L   | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_679/A               |  SLICEL   |   75.1 |     8331 |     Tilo      |           | ahb_uart1/n_679              | 2    |
| ahb_uart1/n_679/D1              |  SLICEL   |  245.9 |   8576.9 |      net      | R18C51L   | ahb_uart1/n_679              |      |
| ahb_uart1/n_679/D               |  SLICEL   |   75.1 |     8652 |     Tilo      |           | net_extracted_nHQX38         | 5    |
| ahb_uart1/RX_shift_reg[7]/C1    |  SLICEL   |  452.1 |   9104.1 |      net      | R18C51M   | net_extracted_nHQX38         |      |
=====================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5143.7     (Tdatp)
     clock-to-q 延迟 = 182 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4736.4 
        逻辑级数     = 3 

[数据捕获路径]
===========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      |  位置   |       连线       | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shift_reg[7]/CLK   |  SLICEL   | 2360.4 | Tcat:11942.4 |      net      | R18C51M | CLK_CM33         |      |
===========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11942.4    + 16         - 0          - 3960.4     - 5143.7     - 144        
         = 2710.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 2750.5 ps
起点     : seg_inst/addr_reg[10]/BMUX  [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : CM33_inst/TARGEXP1HRDATA_19 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿2]
类型     : 建立(setup) 

数据产生路径
===========================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |         连线         | 扇出 |
===========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                  |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c     |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |     1598 | clock_latency |         | CLK_CM33             | 212  |
| seg_inst/addr_reg[10]/CLK       |  SLICEL   | 2362.4 |   3960.4 |      net      | R12C21L | CLK_CM33             |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                   | --   |
| seg_inst/addr_reg[10]/BMUX      |  SLICEL   |   47.7 |   4008.1 |    Tshcko     |         | seg_inst/addr_reg[9] | 1    |
| net_extracted_nHQX6/B2          |  SLICEL   |  982.3 |   4990.4 |      net      | R12C20M | seg_inst/addr_reg[9] |      |
| net_extracted_nHQX6/CMUX        |  SLICEL   |  131.3 |   5121.7 |     Topbc     |         | net_extracted_nHQX6  | 18   |
| TARGEXP1HRDATA[12]/C1           |  SLICEL   | 1031.5 |   6153.2 |      net      | R12C24L | net_extracted_nHQX6  |      |
| TARGEXP1HRDATA[12]/C            |  SLICEL   |   75.1 |   6228.3 |     Tilo      |         | TARGEXP1HRDATA[6]    | 7    |
| TARGEXP1HRDATA[23]/B3           |  SLICEL   |  476.2 |   6704.5 |      net      | R12C25L | TARGEXP1HRDATA[6]    |      |
| TARGEXP1HRDATA[23]/B            |  SLICEL   |   75.1 |   6779.6 |     Tilo      |         | TARGEXP1HRDATA[19]   | 1    |
| CM33_inst/TARGEXP1HRDATA_19     |   CM33    | 1589.3 |   8368.9 |      net      | CM3     | TARGEXP1HRDATA[19]   |      |
===========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 4408.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 281.5 
        总的连线延迟 = 4079.3 
        逻辑级数     = 3 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |   到达时间   |     类型      | 位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |           -- |               |       | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |           -- | clock_latency |       | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |           -- |      net      | PT88A | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |           -- |   PADI_DEL    |       | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |           -- |      net      | TPLL2 | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |           -- |      --       | --    | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |         8000 |  CLKI2OS_DEL  |       | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |         9582 | clock_latency |       | CLK_CM33         | 212  |
| CM33_inst/CIB_CLK               |   CM33    | 2360.4 | Tcat:11942.4 |      net      | CM3   | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsetup_TARGEXP1HRDATA_19)
         = 11942.4    + 16         - 0          - 3960.4     - 4408.5     - 839        
         = 2750.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 319.3 ps
起点     : ahb_uart1/RX_shiftIN_cnt[3]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53L | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[3]/CQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[1] | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/A6  |  SLICEL   |    173 |   4145.9 |      net      | R18C53M | ahb_uart1/RX_shiftIN_cnt[1] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 203.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 173 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53M | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 203.5      - 3960.4     - -117.8     
         = 319.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6             |  SLICEL   |  176.2 |   4149.1 |      net      | R13C70L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 322.5 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6             |  SLICEL   |  176.2 |   4149.1 |      net      | R13C70L | seg_inst/clk_1M_cnt[3] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 206.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 176.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 206.7      - 3960.4     - -117.8     
         = 322.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 350.2 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/D5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/D5               |  SLICEL   |  203.9 |   4176.8 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 234.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 234.4      - 3960.4     - -117.8     
         = 350.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 350.2 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/C5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/DQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[0] | 7    |
| ahb_uart1/n_572/C5               |  SLICEL   |  203.9 |   4176.8 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[0] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 234.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 203.9 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 234.4      - 3960.4     - -117.8     
         = 350.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 351.1 ps
起点     : ahb_uart1/TX_shiftOUT_cnt[1]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/n_572/B5              [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |             连线             | 扇出 |
===================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A                          |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN               | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c             | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c             |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS  |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |        | N/A                          |      |
| PLL_inst1/PLLInst_0/CLKOS        |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_CM33                     | 212  |
| ahb_uart1/TX_shiftOUT_cnt[1]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R9C38L | CLK_CM33                     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                           | --   |
| ahb_uart1/TX_shiftOUT_cnt[1]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | ahb_uart1/TX_shiftOUT_cnt[1] | 5    |
| ahb_uart1/n_572/B5               |  SLICEL   |  204.8 |   4177.7 |      net      | R9C38M | ahb_uart1/TX_shiftOUT_cnt[1] |      |
===================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 235.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 204.8 
        逻辑级数     = 0 

[数据捕获路径]
=========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_CM33         | 212  |
| ahb_uart1/n_572/CLK             |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R9C38M | CLK_CM33         |      |
=========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 235.3      - 3960.4     - -117.8     
         = 351.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/B5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/B5             |  SLICEL   |  205.8 |   4178.7 |      net      | R13C70L | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 352.1 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                    |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN         | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c       | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c       |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                    |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33               | 212  |
| seg_inst/clk_1M_cnt[0]/CLK      |  SLICEL   | 2360.4 |   3942.4 |      net      | R13C70M | CLK_CM33               |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ       |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5             |  SLICEL   |  205.8 |   4178.7 |      net      | R13C70L | seg_inst/clk_1M_cnt[0] |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| seg_inst/clk_DRV/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R13C70L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/B5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/B5  |  SLICEL   |  205.8 |   4178.7 |      net      | R18C53L | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 352.1 ps
起点     : ahb_uart1/RX_shiftIN_cnt[2]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/A5 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================================
|              节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置   |            连线             | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |       -- |               |         | N/A                         |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |       -- | clock_latency |         | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |       -- |      net      | PT88A   | CLK_IN_25M_PIN              | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |       -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c            | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    491 |       -- |      net      | TPLL2   | CLK_IN_25M_PIN_c            |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |   Tlat:0 |  CLKI2OS_DEL  |         | N/A                         |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1582 |     1582 | clock_latency |         | CLK_CM33                    | 212  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK |  SLICEL   | 2360.4 |   3942.4 |      net      | R18C53M | CLK_CM33                    |      |
| --                              |    --     |     -- |       -- |      --       | --      | --                          | --   |
| ahb_uart1/RX_shiftIN_cnt[2]/AQ  |  SLICEL   |   30.5 |   3972.9 |     Tcko      |         | ahb_uart1/RX_shiftIN_cnt[2] | 7    |
| ahb_uart1/RX_shiftIN_cnt[3]/A5  |  SLICEL   |  205.8 |   4178.7 |      net      | R18C53L | ahb_uart1/RX_shiftIN_cnt[2] |      |
==================================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 236.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 205.8 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|              节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置   |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN            |    N/A    |      0 |          -- |               |         | N/A              |      |
| CLK_IN_25M_PIN                  | fpga_cm33 |      0 |          -- | clock_latency |         | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in     |    PIO    |      0 |          -- |      net      | PT88A   | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI            |    PIO    |   1091 |          -- |   PADI_DEL    |         | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI        |  PLL_25K  |    507 |          -- |      net      | TPLL2   | CLK_IN_25M_PIN_c |      |
| --                              |    --     |     -- |          -- |      --       | --      | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS |    N/A    |      0 |           0 |  CLKI2OS_DEL  |         | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS       |  PLL_25K  |   1598 |        1598 | clock_latency |         | CLK_CM33         | 212  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R18C53L | CLK_CM33         |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 236.3      - 3960.4     - -117.8     
         = 352.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 3442.6 ps
起点     : led_wf_inst1/cnt[1]/BQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 |   3960.4 |      net      | R20C129L | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[19]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_15/C2 |  SLICEL   |  753.4 |   4744.3 |      net      | R20C126L | led_wf_inst1/cnt[19]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/C  |  SLICEL   |   75.1 |   4819.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_17        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/D4 |  SLICEL   |  209.9 |   5029.4 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_17        |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/D  |  SLICEL   |   75.1 |   5104.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/B1 |  SLICEL   |  244.1 |   5348.5 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/B  |  SLICEL   |   75.1 |   5423.6 |     Tilo      |          | _n_2117                              | 1    |
| led_wf_inst1/cnt[20]/D1          |  SLICEL   |  503.2 |   5926.8 |      net      | R20C128L | _n_2117                              |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   6001.9 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[1]/C2           |  SLICEL   |  501.4 |   6503.3 |      net      | R20C129L | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[1]/C            |  SLICEL   |   75.1 |   6578.4 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 3653.4 |  10231.8 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 6271.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5865.4 
        逻辑级数     = 5 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 6271.4     - 284        
         = 3442.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 3890.8 ps
起点     : led_wf_inst1/cnt[1]/BQ     [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[1]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=============================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |                 连线                 | 扇出 |
=============================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 |   3960.4 |      net      | R20C129L | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[19]                 | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_15/C2 |  SLICEL   |  753.4 |   4744.3 |      net      | R20C126L | led_wf_inst1/cnt[19]                 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/C  |  SLICEL   |   75.1 |   4819.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_17        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/D4 |  SLICEL   |  209.9 |   5029.4 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_17        |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/D  |  SLICEL   |   75.1 |   5104.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/B1 |  SLICEL   |  244.1 |   5348.5 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_21        |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/B  |  SLICEL   |   75.1 |   5423.6 |     Tilo      |          | _n_2117                              | 1    |
| led_wf_inst1/cnt[20]/D1          |  SLICEL   |  503.2 |   5926.8 |      net      | R20C128L | _n_2117                              |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   6001.9 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  493.1 |     6495 |      net      | R20C129L | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |   6570.1 |     Tilo      |          | led_wf_inst1/led_sig_reg[1]_ctrl_din | 1    |
| LED01_PIN[1]_MGIOL/TXDATA0       |  IOLOGIC  | 3213.5 |   9783.6 |      net      | IOL_T61D | led_wf_inst1/led_sig_reg[1]_ctrl_din |      |
=============================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 5823.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 375.5 
        总的连线延迟 = 5417.2 
        逻辑级数     = 5 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[1]_MGIOL/CLK           |  IOLOGIC  | 2360.4 | Tcat:13942.4 |      net      | IOL_T61D | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(DO_SET)
         = 13942.4    + 16         - 0          - 3960.4     - 5823.2     - 284        
         = 3890.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 6574.1 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[25]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
==========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线        | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C76M   | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | CM33SYS_RSTN      | 10   |
| led_wf_inst1/n_35/A3             |  SLICEL   |  238.8 |   4229.7 |      net      | R2C76M   | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   4304.8 |     Tilo      |          | led_wf_inst1/n_35 | 222  |
| led_wf_inst1/cnt[25]/SR          |  SLICEL   | 3033.7 |   7338.4 |      net      | R20C130L | led_wf_inst1/n_35 |      |
==========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3378       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 3272.4 
        逻辑级数     = 1 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[25]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C130L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 3378       - 45.9       
         = 6574.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 6588.9 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
==========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线        | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C76M   | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | CM33SYS_RSTN      | 10   |
| led_wf_inst1/n_35/A3             |  SLICEL   |  238.8 |   4229.7 |      net      | R2C76M   | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   4304.8 |     Tilo      |          | led_wf_inst1/n_35 | 222  |
| led_wf_inst1/cnt[20]/SR          |  SLICEL   | 3018.8 |   7323.6 |      net      | R20C128L | led_wf_inst1/n_35 |      |
==========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3363.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 3257.6 
        逻辑级数     = 1 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C128L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 3363.2     - 45.9       
         = 6588.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 6668.5 ps
起点     : led_wf_inst1/n_35/AQ   [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
==========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线        | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C76M   | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | CM33SYS_RSTN      | 10   |
| led_wf_inst1/n_35/A3             |  SLICEL   |  249.5 |   4240.4 |      net      | R2C76M   | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   4315.5 |     Tilo      |          | led_wf_inst1/n_35 | 222  |
| led_wf_inst1/cnt[1]/SR           |  SLICEL   | 2928.5 |     7244 |      net      | R20C129L | led_wf_inst1/n_35 |      |
==========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3283.6     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 3178 
        逻辑级数     = 1 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 3283.6     - 45.9       
         = 6668.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 6768 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
==========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线        | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C76M   | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | CM33SYS_RSTN      | 10   |
| led_wf_inst1/n_35/A3             |  SLICEL   |  238.8 |   4229.7 |      net      | R2C76M   | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   4304.8 |     Tilo      |          | led_wf_inst1/n_35 | 222  |
| led_wf_inst1/cnt[11]/SR          |  SLICEL   | 2839.8 |   7144.5 |      net      | R20C125L | led_wf_inst1/n_35 |      |
==========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3184.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 3078.5 
        逻辑级数     = 1 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C125L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 3184.1     - 45.9       
         = 6768 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 6773.4 ps
起点     : led_wf_inst1/n_35/AQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[23]/SR [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 恢复(Recovery) 

数据产生路径
==========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线        | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 |   3960.4 |      net      | R2C76M   | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                | --   |
| led_wf_inst1/n_35/AQ             |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | CM33SYS_RSTN      | 10   |
| led_wf_inst1/n_35/A3             |  SLICEL   |  238.8 |   4229.7 |      net      | R2C76M   | CM33SYS_RSTN      |      |
| led_wf_inst1/n_35/A              |  SLICEL   |   75.1 |   4304.8 |     Tilo      |          | led_wf_inst1/n_35 | 222  |
| led_wf_inst1/cnt[23]/SR          |  SLICEL   | 2834.4 |   7139.1 |      net      | R20C127L | led_wf_inst1/n_35 |      |
==========================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 3178.7     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 3073.1 
        逻辑级数     = 1 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C127L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tsrck)
         = 13942.4    + 16         - 0          - 3960.4     - 3178.7     - 45.9       
         = 6773.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 7032.8 ps
起点     : led_wf_inst1/cnt[1]/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/A1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 |   3960.4 |      net      | R20C129L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[19]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_15/C2 |  SLICEL   |  753.4 |   4744.3 |      net      | R20C126L | led_wf_inst1/cnt[19]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/C  |  SLICEL   |   75.1 |   4819.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_17 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/D4 |  SLICEL   |  209.9 |   5029.4 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_17 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/D  |  SLICEL   |   75.1 |   5104.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/B1 |  SLICEL   |  244.1 |   5348.5 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/B  |  SLICEL   |   75.1 |   5423.6 |     Tilo      |          | _n_2117                       | 1    |
| led_wf_inst1/cnt[20]/D1          |  SLICEL   |  503.2 |   5926.8 |      net      | R20C128L | _n_2117                       |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   6001.9 |     Tilo      |          | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[11]/A1          |  SLICEL   |  779.7 |   6781.6 |      net      | R20C125L | led_wf_inst1/n_38             |      |
======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2821.2     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2490.3 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C125L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2821.2     - 144        
         = 7032.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 7038.6 ps
起点     : led_wf_inst1/cnt[1]/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 |   3960.4 |      net      | R20C129L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[19]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_15/C2 |  SLICEL   |  753.4 |   4744.3 |      net      | R20C126L | led_wf_inst1/cnt[19]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/C  |  SLICEL   |   75.1 |   4819.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_17 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/D4 |  SLICEL   |  209.9 |   5029.4 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_17 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/D  |  SLICEL   |   75.1 |   5104.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/B1 |  SLICEL   |  244.1 |   5348.5 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/B  |  SLICEL   |   75.1 |   5423.6 |     Tilo      |          | _n_2117                       | 1    |
| led_wf_inst1/cnt[20]/D1          |  SLICEL   |  503.2 |   5926.8 |      net      | R20C128L | _n_2117                       |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   6001.9 |     Tilo      |          | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[11]/B2          |  SLICEL   |  773.8 |   6775.8 |      net      | R20C125L | led_wf_inst1/n_38             |      |
======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2815.4     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2484.5 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C125L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2815.4     - 144        
         = 7038.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 7046.9 ps
起点     : led_wf_inst1/cnt[1]/BQ  [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[11]/D3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2]
类型     : 建立(setup) 

数据产生路径
======================================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |             连线              | 扇出 |
======================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                           |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN                | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c              | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c              |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                           |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |     1598 | clock_latency |          | CLK_FPGA_SYS1                 | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 |   3960.4 |      net      | R20C129L | CLK_FPGA_SYS1                 |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                            | --   |
| led_wf_inst1/cnt[1]/BQ           |  SLICEL   |   30.5 |   3990.9 |     Tcko      |          | led_wf_inst1/cnt[19]          | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_15/C2 |  SLICEL   |  753.4 |   4744.3 |      net      | R20C126L | led_wf_inst1/cnt[19]          |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/C  |  SLICEL   |   75.1 |   4819.4 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_17 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/D4 |  SLICEL   |  209.9 |   5029.4 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_17 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/D  |  SLICEL   |   75.1 |   5104.5 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_21 | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_15/B1 |  SLICEL   |  244.1 |   5348.5 |      net      | R20C126L | led_wf_inst1/_i_2/_i_0_rkd_21 |      |
| led_wf_inst1/_i_2/_i_0_rkd_15/B  |  SLICEL   |   75.1 |   5423.6 |     Tilo      |          | _n_2117                       | 1    |
| led_wf_inst1/cnt[20]/D1          |  SLICEL   |  503.2 |   5926.8 |      net      | R20C128L | _n_2117                       |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   6001.9 |     Tilo      |          | led_wf_inst1/n_38             | 16   |
| led_wf_inst1/cnt[11]/D3          |  SLICEL   |  765.6 |   6767.5 |      net      | R20C125L | led_wf_inst1/n_38             |      |
======================================================================================================================================
时钟路径延迟         = 3960.4     (Tclkp)
数据路径延迟         = 2807.1     (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 2476.2 
        逻辑级数     = 4 

[数据捕获路径]
=============================================================================================================================
|               节点               |   单元    |  延迟  |   到达时间   |     类型      |   位置   |       连线       | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |           -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |           -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |           -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |           -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |           -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |           -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |        10000 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |        11582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2360.4 | Tcat:13942.4 |      net      | R20C125L | CLK_FPGA_SYS1    |      |
=============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 13942.4    + 16         - 0          - 3960.4     - 2807.1     - 144        
         = 7046.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Sat Jul 20 08:40:22 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  终点 : 时钟: PLL_inst1/PLLInst_0/CLKOS2
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 366.7 ps
起点     : led_wf_inst1/cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/C3 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| led_wf_inst1/cnt[1]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[1]/C3           |  SLICEL   |  220.4 |   4193.3 |      net      | R20C129L | LED01_PIN[1]_c   |      |
=========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 250.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 220.4 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 250.9      - 3960.4     - -117.8     
         = 366.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 375 ps
起点     : led_wf_inst1/cnt[1]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/D2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| led_wf_inst1/cnt[1]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[1]/D2           |  SLICEL   |  228.7 |   4201.6 |      net      | R20C129L | LED01_PIN[0]_c   |      |
=========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 259.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 228.7 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 259.2      - 3960.4     - -117.8     
         = 375 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 378.8 ps
起点     : led_wf_inst1/cnt[20]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/B2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |        连线         | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                 |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN      | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c    | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                  | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                 |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1       | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C128L | CLK_FPGA_SYS1       |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                  | --   |
| led_wf_inst1/cnt[20]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | led_wf_inst1/cnt[0] | 3    |
| led_wf_inst1/cnt[20]/B2          |  SLICEL   |  232.5 |   4205.4 |      net      | R20C128L | led_wf_inst1/cnt[0] |      |
============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 263        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 232.5 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C128L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 263        - 3960.4     - -117.8     
         = 378.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 488.8 ps
起点     : led_wf_inst1/cnt[1]/CQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/C6 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| led_wf_inst1/cnt[1]/CQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | LED01_PIN[0]_c   | 2    |
| led_wf_inst1/cnt[1]/C6           |  SLICEL   |  342.5 |   4315.4 |      net      | R20C129L | LED01_PIN[0]_c   |      |
=========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 373        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 342.5 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 373        - 3960.4     - -117.8     
         = 488.8 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 502.4 ps
起点     : led_wf_inst1/cnt[1]/DQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[1]/D1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |       连线       | 扇出 |
=========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
| --                               |    --     |     -- |       -- |      --       | --       | --               | --   |
| led_wf_inst1/cnt[1]/DQ           |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | LED01_PIN[1]_c   | 2    |
| led_wf_inst1/cnt[1]/D1           |  SLICEL   |  356.1 |     4329 |      net      | R20C129L | LED01_PIN[1]_c   |      |
=========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 386.6      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 356.1 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[1]/CLK          |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C129L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 386.6      - 3960.4     - -117.8     
         = 502.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 630.4 ps
起点     : led_wf_inst1/n_35/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/n_35/AX [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |  位置  |       连线        | 扇出 |
========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |        | N/A               |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |        | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A  | CLK_IN_25M_PIN    | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c  | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2  | CLK_IN_25M_PIN_c  |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |        | N/A               |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |        | CLK_FPGA_SYS1     | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2360.4 |   3942.4 |      net      | R2C76M | CLK_FPGA_SYS1     |      |
| --                               |    --     |     -- |       -- |      --       | --     | --                | --   |
| led_wf_inst1/n_35/BQ             |  SLICEL   |   30.5 |   3972.9 |     Tcko      |        | CM33SYS_RSTN_buff | 1    |
| led_wf_inst1/n_35/AX             |  SLICEL   |  559.2 |   4532.1 |      net      | R2C76M | CM33SYS_RSTN_buff |      |
========================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 589.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 559.2 
        逻辑级数     = 0 

[数据捕获路径]
==========================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |  位置  |       连线       | 扇出 |
==========================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |        | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |        | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A  | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |        | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2  | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --     | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |        | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |        | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/n_35/CLK            |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R2C76M | CLK_FPGA_SYS1    |      |
==========================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 16         + 3942.4     + 589.7      - 3960.4     - -42.7      
         = 630.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 720.5 ps
起点     : led_wf_inst1/cnt[23]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/B4 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |         连线         | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[23]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C127L | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                   | --   |
| led_wf_inst1/cnt[23]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | led_wf_inst1/cnt[21] | 2    |
| led_wf_inst1/cnt[20]/D6          |  SLICEL   |  288.5 |   4261.4 |      net      | R20C128L | led_wf_inst1/cnt[21] |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   4336.5 |     Tilo      |          | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[20]/B4          |  SLICEL   |  210.6 |   4547.1 |      net      | R20C128L | led_wf_inst1/n_38    |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 604.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 499.1 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C128L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 604.7      - 3960.4     - -117.8     
         = 720.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 727 ps
起点     : led_wf_inst1/cnt[20]/AQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/A2 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |         连线          | 扇出 |
==============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                   |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c      |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C128L | CLK_FPGA_SYS1         |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                    | --   |
| led_wf_inst1/cnt[20]/AQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | led_wf_inst1/cnt[20]  | 2    |
| led_wf_inst1/n_69[17]/D1         |  SLICEL   |  234.5 |   4207.4 |      net      | R20C128M | led_wf_inst1/cnt[20]  |      |
| led_wf_inst1/n_69[17]/DMUX       |  SLICEL   |  121.3 |   4328.7 |     Topdd     |          | led_wf_inst1/n_69[20] | 1    |
| led_wf_inst1/cnt[20]/A2          |  SLICEL   |  224.9 |   4553.6 |      net      | R20C128L | led_wf_inst1/n_69[20] |      |
==============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 611.2      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 459.4 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C128L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 611.2      - 3960.4     - -117.8     
         = 727 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 747.3 ps
起点     : led_wf_inst1/cnt[23]/DMUX [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[23]/D3   [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |         连线          | 扇出 |
==============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                   |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN        | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c      | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c      |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                    | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                   |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1         | 8    |
| led_wf_inst1/cnt[23]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C127L | CLK_FPGA_SYS1         |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                    | --   |
| led_wf_inst1/cnt[23]/DMUX        |  SLICEL   |   47.7 |   3990.1 |    Tshcko     |          | led_wf_inst1/cnt[14]  | 2    |
| led_wf_inst1/n_69[13]/B2         |  SLICEL   |  228.7 |   4218.8 |      net      | R20C127M | led_wf_inst1/cnt[14]  |      |
| led_wf_inst1/n_69[13]/BMUX       |  SLICEL   |  121.3 |   4340.1 |     Topbb     |          | led_wf_inst1/n_69[14] | 1    |
| led_wf_inst1/cnt[23]/D3          |  SLICEL   |  216.6 |   4556.7 |      net      | R20C127L | led_wf_inst1/n_69[14] |      |
==============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 614.3      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 121.3 
        总的连线延迟 = 445.3 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[23]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C127L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 614.3      - 3960.4     - -135       
         = 747.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 754.7 ps
起点     : led_wf_inst1/cnt[23]/BQ [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : led_wf_inst1/cnt[20]/A1 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================================
|               节点               |   单元    |  延迟  | 到达时间 |     类型      |   位置   |         连线         | 扇出 |
=============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |       -- |               |          | N/A                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |       -- | clock_latency |          | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |       -- |      net      | PT88A    | CLK_IN_25M_PIN       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |       -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |       -- |      net      | TPLL2    | CLK_IN_25M_PIN_c     |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |   Tlat:0 | CLKI2OS2_DEL  |          | N/A                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 |     1582 | clock_latency |          | CLK_FPGA_SYS1        | 8    |
| led_wf_inst1/cnt[23]/CLK         |  SLICEL   | 2360.4 |   3942.4 |      net      | R20C127L | CLK_FPGA_SYS1        |      |
| --                               |    --     |     -- |       -- |      --       | --       | --                   | --   |
| led_wf_inst1/cnt[23]/BQ          |  SLICEL   |   30.5 |   3972.9 |     Tcko      |          | led_wf_inst1/cnt[21] | 2    |
| led_wf_inst1/cnt[20]/D6          |  SLICEL   |  288.5 |   4261.4 |      net      | R20C128L | led_wf_inst1/cnt[21] |      |
| led_wf_inst1/cnt[20]/D           |  SLICEL   |   75.1 |   4336.5 |     Tilo      |          | led_wf_inst1/n_38    | 16   |
| led_wf_inst1/cnt[20]/A1          |  SLICEL   |  244.8 |   4581.3 |      net      | R20C128L | led_wf_inst1/n_38    |      |
=============================================================================================================================
时钟路径延迟         = 3942.4     (Tclkp)
数据路径延迟         = 638.9      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 75.1 
        总的连线延迟 = 533.3 
        逻辑级数     = 1 

[数据捕获路径]
============================================================================================================================
|               节点               |   单元    |  延迟  |  到达时间   |     类型      |   位置   |       连线       | 扇出 |
============================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |          -- |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 |          -- | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |          -- |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |          -- |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |          -- |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |          -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 |           0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 |        1598 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| led_wf_inst1/cnt[20]/CLK         |  SLICEL   | 2362.4 | Tcat:3960.4 |      net      | R20C128L | CLK_FPGA_SYS1    |      |
============================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 16         + 3942.4     + 638.9      - 3960.4     - -117.8     
         = 754.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

