Timing Analyzer report for pratica9
Thu Mar 20 20:50:06 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'Clock_divider:divisor|clock_out'
 14. Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|q[3]'
 15. Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|q[3]'
 16. Slow 1200mV 85C Model Hold: 'Clock_divider:divisor|clock_out'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'Clock_divider:divisor|clock_out'
 27. Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|q[3]'
 28. Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|q[3]'
 29. Slow 1200mV 0C Model Hold: 'Clock_divider:divisor|clock_out'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'Clock_divider:divisor|clock_out'
 39. Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|q[3]'
 40. Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|q[3]'
 41. Fast 1200mV 0C Model Hold: 'Clock_divider:divisor|clock_out'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; pratica9                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processors 3-12        ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; Clock_divider:divisor|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:divisor|clock_out } ;
; contador_mod10:modd10|q[3]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { contador_mod10:modd10|q[3] }      ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 226.4 MHz  ; 226.4 MHz       ; clk                             ;                                                ;
; 303.4 MHz  ; 303.4 MHz       ; Clock_divider:divisor|clock_out ;                                                ;
; 588.24 MHz ; 437.64 MHz      ; contador_mod10:modd10|q[3]      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.417 ; -87.725       ;
; Clock_divider:divisor|clock_out ; -2.296 ; -11.480       ;
; contador_mod10:modd10|q[3]      ; -0.700 ; -2.001        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; contador_mod10:modd10|q[3]      ; 0.404 ; 0.000         ;
; Clock_divider:divisor|clock_out ; 0.427 ; 0.000         ;
; clk                             ; 0.542 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -40.265       ;
; Clock_divider:divisor|clock_out ; -1.285 ; -6.425        ;
; contador_mod10:modd10|q[3]      ; -1.285 ; -5.140        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.417 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.332      ;
; -3.354 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 3.839      ;
; -3.265 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 3.750      ;
; -3.232 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.147      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.189 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.105      ;
; -3.137 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 3.622      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.121 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.607      ;
; -3.104 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.019      ;
; -3.087 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.514     ; 3.571      ;
; -3.069 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.984      ;
; -3.065 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.982      ;
; -3.063 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.978      ;
; -3.053 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.968      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.031 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.517      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.020 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.936      ;
; -3.016 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.514     ; 3.500      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -3.003 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; 0.331      ; 4.332      ;
; -2.997 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.511     ; 3.484      ;
; -2.954 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.514     ; 3.438      ;
; -2.954 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.869      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.940 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.099     ; 3.839      ;
; -2.926 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.843      ;
; -2.912 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.827      ;
; -2.909 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.824      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.903 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.512     ; 3.389      ;
; -2.896 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.813      ;
; -2.895 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.810      ;
; -2.893 ; Clock_divider:divisor|counter[27] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.513     ; 3.378      ;
; -2.879 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.511     ; 3.366      ;
; -2.875 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.360      ;
; -2.875 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.360      ;
; -2.875 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.360      ;
; -2.875 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.360      ;
; -2.875 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.360      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_divider:divisor|clock_out'                                                                                                                ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.296 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.213      ;
; -2.296 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.213      ;
; -2.296 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.213      ;
; -2.296 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.213      ;
; -2.296 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.213      ;
; -2.178 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.178 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 3.095      ;
; -2.023 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.940      ;
; -2.023 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.940      ;
; -2.023 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.940      ;
; -2.023 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.940      ;
; -2.023 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.940      ;
; -1.995 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.737      ; 5.462      ;
; -1.373 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.737      ; 4.840      ;
; -1.137 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.737      ; 5.104      ;
; -1.115 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.737      ; 4.582      ;
; -1.115 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.737      ; 4.582      ;
; -1.115 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.737      ; 4.582      ;
; -1.098 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.015      ;
; -1.098 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.015      ;
; -1.098 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.015      ;
; -1.098 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.015      ;
; -1.098 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.081     ; 2.015      ;
; -0.765 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.737      ; 4.732      ;
; -0.592 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.737      ; 4.559      ;
; -0.592 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.737      ; 4.559      ;
; -0.592 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.737      ; 4.559      ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'contador_mod10:modd10|q[3]'                                                                                                       ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.700 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.619      ;
; -0.685 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.604      ;
; -0.681 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.600      ;
; -0.666 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.585      ;
; -0.616 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.535      ;
; -0.607 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.526      ;
; -0.579 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.498      ;
; -0.560 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.479      ;
; -0.477 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.396      ;
; -0.412 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.331      ;
; -0.287 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.206      ;
; -0.224 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 1.143      ;
; 0.154  ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.079     ; 0.765      ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'contador_mod10:modd10|q[3]'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.404 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 0.674      ;
; 0.703 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 0.968      ;
; 0.703 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 0.968      ;
; 0.800 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.065      ;
; 0.905 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.170      ;
; 0.916 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.181      ;
; 0.962 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.227      ;
; 0.977 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.242      ;
; 1.034 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.299      ;
; 1.045 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.310      ;
; 1.201 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.079      ; 1.466      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_divider:divisor|clock_out'                                                                                                                ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.427 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 0.694      ;
; 0.664 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 0.931      ;
; 0.670 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 0.937      ;
; 0.685 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 0.952      ;
; 0.982 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.249      ;
; 0.993 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.260      ;
; 0.997 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.264      ;
; 0.998 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.265      ;
; 1.002 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.269      ;
; 1.079 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.871      ; 4.388      ;
; 1.079 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.871      ; 4.388      ;
; 1.079 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.871      ; 4.388      ;
; 1.079 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.871      ; 4.388      ;
; 1.079 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.871      ; 4.388      ;
; 1.103 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.370      ;
; 1.108 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.375      ;
; 1.119 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.386      ;
; 1.124 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.391      ;
; 1.570 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.837      ;
; 1.570 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.837      ;
; 1.570 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.837      ;
; 1.570 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 1.837      ;
; 1.599 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.871      ; 4.408      ;
; 1.599 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.871      ; 4.408      ;
; 1.599 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.871      ; 4.408      ;
; 1.599 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.871      ; 4.408      ;
; 1.599 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.871      ; 4.408      ;
; 2.618 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 2.885      ;
; 2.618 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 2.885      ;
; 2.701 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.081      ; 2.968      ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                   ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.542 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.241      ;
; 0.547 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.246      ;
; 0.555 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.254      ;
; 0.560 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.259      ;
; 0.623 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.908      ;
; 0.625 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.910      ;
; 0.627 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.912      ;
; 0.636 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.921      ;
; 0.636 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.921      ;
; 0.638 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.923      ;
; 0.639 ; Clock_divider:divisor|counter[27] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.924      ;
; 0.639 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.907      ;
; 0.640 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.925      ;
; 0.641 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.926      ;
; 0.642 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.642 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.910      ;
; 0.643 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.928      ;
; 0.643 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.928      ;
; 0.643 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.928      ;
; 0.645 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.913      ;
; 0.647 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.914      ;
; 0.653 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.921      ;
; 0.654 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.922      ;
; 0.656 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.924      ;
; 0.659 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.927      ;
; 0.659 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.927      ;
; 0.662 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.361      ;
; 0.667 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.366      ;
; 0.668 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.936      ;
; 0.668 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.367      ;
; 0.673 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.372      ;
; 0.681 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.380      ;
; 0.681 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.380      ;
; 0.682 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.950      ;
; 0.686 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.385      ;
; 0.788 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.487      ;
; 0.789 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.488      ;
; 0.794 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.493      ;
; 0.794 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.493      ;
; 0.807 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.506      ;
; 0.830 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.529      ;
; 0.835 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.534      ;
; 0.901 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.600      ;
; 0.906 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.605      ;
; 0.915 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.614      ;
; 0.916 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.615      ;
; 0.921 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.620      ;
; 0.939 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.637      ;
; 0.941 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.226      ;
; 0.952 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.237      ;
; 0.954 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.239      ;
; 0.956 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.241      ;
; 0.956 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.655      ;
; 0.957 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.242      ;
; 0.957 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.225      ;
; 0.959 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.968 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.253      ;
; 0.969 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.237      ;
; 0.970 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.255      ;
; 0.970 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.255      ;
; 0.970 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.255      ;
; 0.971 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.239      ;
; 0.972 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.972 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.973 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 0.974 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.242      ;
; 0.975 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.260      ;
; 0.975 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.260      ;
; 0.977 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.977 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.245      ;
; 0.986 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.254      ;
; 0.991 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.259      ;
; 1.009 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.277      ;
; 1.014 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.282      ;
; 1.027 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.726      ;
; 1.039 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.738      ;
; 1.042 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.741      ;
; 1.044 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.743      ;
; 1.045 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.744      ;
; 1.046 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.744      ;
; 1.050 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.513      ; 1.749      ;
; 1.060 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.758      ;
; 1.062 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.347      ;
; 1.065 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.350      ;
; 1.065 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.763      ;
; 1.065 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.763      ;
; 1.070 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.355      ;
; 1.075 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.360      ;
; 1.077 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.362      ;
; 1.078 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.363      ;
; 1.078 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.346      ;
; 1.078 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.363      ;
; 1.080 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.348      ;
; 1.083 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.368      ;
; 1.083 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.351      ;
; 1.083 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.099      ; 1.368      ;
; 1.085 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.353      ;
; 1.092 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.360      ;
; 1.094 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.362      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 247.1 MHz  ; 247.1 MHz       ; clk                             ;                                                ;
; 332.67 MHz ; 332.67 MHz      ; Clock_divider:divisor|clock_out ;                                                ;
; 654.02 MHz ; 437.64 MHz      ; contador_mod10:modd10|q[3]      ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.047 ; -77.642       ;
; Clock_divider:divisor|clock_out ; -2.006 ; -10.030       ;
; contador_mod10:modd10|q[3]      ; -0.529 ; -1.492        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; contador_mod10:modd10|q[3]      ; 0.356 ; 0.000         ;
; Clock_divider:divisor|clock_out ; 0.386 ; 0.000         ;
; clk                             ; 0.482 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -40.265       ;
; Clock_divider:divisor|clock_out ; -1.285 ; -6.425        ;
; contador_mod10:modd10|q[3]      ; -1.285 ; -5.140        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.047 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.973      ;
; -3.037 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.566      ;
; -2.957 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.486      ;
; -2.853 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.779      ;
; -2.842 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.371      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.827 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.753      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.817 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.346      ;
; -2.786 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.712      ;
; -2.749 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.675      ;
; -2.747 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.673      ;
; -2.740 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.269      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.737 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.266      ;
; -2.715 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.641      ;
; -2.707 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.634      ;
; -2.677 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.206      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.669 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.668 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.469     ; 3.198      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.666 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; 0.308      ; 3.973      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.656 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.566      ;
; -2.647 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.176      ;
; -2.642 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.568      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.622 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.470     ; 3.151      ;
; -2.608 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.534      ;
; -2.600 ; Clock_divider:divisor|counter[27] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.470     ; 3.129      ;
; -2.588 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.469     ; 3.118      ;
; -2.579 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.505      ;
; -2.579 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.505      ;
; -2.576 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.502      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
; -2.576 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.089     ; 3.486      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_divider:divisor|clock_out'                                                                                                                 ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.006 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.932      ;
; -2.006 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.932      ;
; -2.006 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.932      ;
; -2.006 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.932      ;
; -2.006 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.932      ;
; -1.905 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.831      ;
; -1.905 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.831      ;
; -1.905 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.831      ;
; -1.905 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.831      ;
; -1.905 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.831      ;
; -1.773 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.699      ;
; -1.773 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.699      ;
; -1.773 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.699      ;
; -1.773 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.699      ;
; -1.773 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 2.699      ;
; -1.757 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.451      ; 4.920      ;
; -1.206 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.451      ; 4.369      ;
; -1.058 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.451      ; 4.721      ;
; -1.013 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.451      ; 4.176      ;
; -1.013 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.451      ; 4.176      ;
; -1.013 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 2.451      ; 4.176      ;
; -0.935 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 1.861      ;
; -0.935 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 1.861      ;
; -0.935 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 1.861      ;
; -0.935 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 1.861      ;
; -0.935 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.073     ; 1.861      ;
; -0.733 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.451      ; 4.396      ;
; -0.540 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.451      ; 4.203      ;
; -0.540 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.451      ; 4.203      ;
; -0.540 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 2.451      ; 4.203      ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'contador_mod10:modd10|q[3]'                                                                                                        ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.529 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.458      ;
; -0.515 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.444      ;
; -0.508 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.437      ;
; -0.489 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.418      ;
; -0.476 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.405      ;
; -0.448 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.377      ;
; -0.430 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.359      ;
; -0.414 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.343      ;
; -0.357 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.286      ;
; -0.271 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.200      ;
; -0.173 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.102      ;
; -0.103 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 1.032      ;
; 0.246  ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.070     ; 0.683      ;
+--------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'contador_mod10:modd10|q[3]'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.356 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.597      ;
; 0.367 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.608      ;
; 0.644 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.885      ;
; 0.644 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.885      ;
; 0.722 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 0.963      ;
; 0.818 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.059      ;
; 0.845 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.086      ;
; 0.863 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.104      ;
; 0.886 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.127      ;
; 0.949 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.190      ;
; 0.950 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.191      ;
; 1.103 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.070      ; 1.344      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_divider:divisor|clock_out'                                                                                                                 ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.386 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 0.630      ;
; 0.607 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 0.851      ;
; 0.612 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 0.856      ;
; 0.626 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 0.870      ;
; 0.893 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.137      ;
; 0.895 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.139      ;
; 0.900 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.144      ;
; 0.906 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.150      ;
; 0.911 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.155      ;
; 0.992 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.236      ;
; 1.003 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.247      ;
; 1.005 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.249      ;
; 1.016 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.260      ;
; 1.070 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.571      ; 4.045      ;
; 1.070 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.571      ; 4.045      ;
; 1.070 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.571      ; 4.045      ;
; 1.070 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.571      ; 4.045      ;
; 1.070 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 2.571      ; 4.045      ;
; 1.430 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.674      ;
; 1.430 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.674      ;
; 1.430 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.674      ;
; 1.430 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 1.674      ;
; 1.542 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.571      ; 4.017      ;
; 1.542 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.571      ; 4.017      ;
; 1.542 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.571      ; 4.017      ;
; 1.542 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.571      ; 4.017      ;
; 1.542 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 2.571      ; 4.017      ;
; 2.411 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 2.655      ;
; 2.411 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 2.655      ;
; 2.486 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.073      ; 2.730      ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.482 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.123      ;
; 0.493 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.134      ;
; 0.494 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.135      ;
; 0.505 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.146      ;
; 0.569 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.829      ;
; 0.571 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.831      ;
; 0.573 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.833      ;
; 0.581 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.841      ;
; 0.581 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.841      ;
; 0.583 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; Clock_divider:divisor|counter[27] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.586 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.846      ;
; 0.586 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.227      ;
; 0.586 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.846      ;
; 0.587 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.831      ;
; 0.588 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.848      ;
; 0.588 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.832      ;
; 0.588 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.848      ;
; 0.588 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.848      ;
; 0.590 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.834      ;
; 0.591 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.592 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.233      ;
; 0.597 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.238      ;
; 0.598 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.601 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.603 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.244      ;
; 0.604 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.245      ;
; 0.604 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.245      ;
; 0.611 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.855      ;
; 0.615 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.256      ;
; 0.622 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.696 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.337      ;
; 0.700 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.341      ;
; 0.702 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.343      ;
; 0.711 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.352      ;
; 0.714 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.355      ;
; 0.733 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.374      ;
; 0.744 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.385      ;
; 0.797 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.438      ;
; 0.808 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.449      ;
; 0.808 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.449      ;
; 0.810 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.451      ;
; 0.819 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.460      ;
; 0.835 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.476      ;
; 0.843 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.484      ;
; 0.855 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.115      ;
; 0.859 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.119      ;
; 0.867 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.127      ;
; 0.869 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.129      ;
; 0.870 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.114      ;
; 0.873 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.133      ;
; 0.874 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.134      ;
; 0.875 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.875 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.119      ;
; 0.876 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.136      ;
; 0.876 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.136      ;
; 0.876 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.136      ;
; 0.878 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.878 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.884 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.884 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.886 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.130      ;
; 0.887 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.147      ;
; 0.887 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.147      ;
; 0.888 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.891 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.902 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.907 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.548      ;
; 0.910 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.154      ;
; 0.916 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.557      ;
; 0.918 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.559      ;
; 0.921 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.165      ;
; 0.921 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.562      ;
; 0.927 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.568      ;
; 0.927 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.568      ;
; 0.932 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.573      ;
; 0.934 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.575      ;
; 0.945 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.586      ;
; 0.945 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.470      ; 1.586      ;
; 0.954 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.214      ;
; 0.959 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.219      ;
; 0.966 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.226      ;
; 0.968 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.228      ;
; 0.969 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.213      ;
; 0.969 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.229      ;
; 0.970 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.230      ;
; 0.972 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.232      ;
; 0.974 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.980 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.224      ;
; 0.980 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.240      ;
; 0.983 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.243      ;
; 0.983 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.227      ;
; 0.985 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.229      ;
; 0.985 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.229      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.124 ; -27.163       ;
; Clock_divider:divisor|clock_out ; -0.958 ; -3.393        ;
; contador_mod10:modd10|q[3]      ; 0.160  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; contador_mod10:modd10|q[3]      ; 0.179 ; 0.000         ;
; Clock_divider:divisor|clock_out ; 0.192 ; 0.000         ;
; clk                             ; 0.249 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -34.100       ;
; Clock_divider:divisor|clock_out ; -1.000 ; -5.000        ;
; contador_mod10:modd10|q[3]      ; -1.000 ; -4.000        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.124 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.866      ;
; -1.087 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.032      ;
; -1.058 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.800      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -1.012 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.754      ;
; -0.997 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.942      ;
; -0.986 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.728      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.975 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.920      ;
; -0.961 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.703      ;
; -0.948 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.690      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.946 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.688      ;
; -0.935 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.880      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.930 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.866      ;
; -0.929 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.874      ;
; -0.918 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.660      ;
; -0.916 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.861      ;
; -0.911 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.856      ;
; -0.907 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.852      ;
; -0.904 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.849      ;
; -0.902 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.644      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.893 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; 0.152      ; 2.032      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.830      ;
; -0.882 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[15] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.624      ;
; -0.879 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|clock_out   ; clk          ; clk         ; 1.000        ; -0.245     ; 1.621      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.874 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.616      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.864 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.800      ;
; -0.861 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.806      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_divider:divisor|clock_out'                                                                                                                 ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.958 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 1.454      ; 3.004      ;
; -0.665 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 1.454      ; 2.711      ;
; -0.590 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.535      ;
; -0.590 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.535      ;
; -0.525 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.470      ;
; -0.525 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.470      ;
; -0.525 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.470      ;
; -0.525 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.470      ;
; -0.525 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.470      ;
; -0.450 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.395      ;
; -0.450 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 1.395      ;
; -0.292 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 1.454      ; 2.338      ;
; -0.292 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 1.454      ; 2.338      ;
; -0.292 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.500        ; 1.454      ; 2.338      ;
; 0.006  ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 1.454      ; 2.540      ;
; 0.022  ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 0.923      ;
; 0.022  ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 0.923      ;
; 0.022  ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 0.923      ;
; 0.022  ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 0.923      ;
; 0.022  ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 1.000        ; -0.042     ; 0.923      ;
; 0.181  ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 1.454      ; 2.365      ;
; 0.363  ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 1.454      ; 2.183      ;
; 0.363  ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 1.454      ; 2.183      ;
; 0.363  ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 1.000        ; 1.454      ; 2.183      ;
+--------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'contador_mod10:modd10|q[3]'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.160 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.783      ;
; 0.168 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.775      ;
; 0.171 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.772      ;
; 0.179 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.764      ;
; 0.202 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.741      ;
; 0.228 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.715      ;
; 0.237 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.706      ;
; 0.246 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.697      ;
; 0.304 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.639      ;
; 0.310 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.633      ;
; 0.372 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.571      ;
; 0.399 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.544      ;
; 0.584 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 1.000        ; -0.044     ; 0.359      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'contador_mod10:modd10|q[3]'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.179 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[0] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.314      ;
; 0.318 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.446      ;
; 0.319 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.447      ;
; 0.359 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.487      ;
; 0.407 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.535      ;
; 0.409 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.537      ;
; 0.457 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.585      ;
; 0.465 ; contador_mod6:modd6|q[2] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.593      ;
; 0.466 ; contador_mod6:modd6|q[0] ; contador_mod6:modd6|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.594      ;
; 0.483 ; contador_mod6:modd6|q[1] ; contador_mod6:modd6|q[2] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.611      ;
; 0.537 ; contador_mod6:modd6|q[3] ; contador_mod6:modd6|q[1] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; 0.000        ; 0.044      ; 0.665      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_divider:divisor|clock_out'                                                                                                                 ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.192 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.318      ;
; 0.304 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.430      ;
; 0.306 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.432      ;
; 0.314 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.440      ;
; 0.365 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 1.526      ; 2.100      ;
; 0.365 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 1.526      ; 2.100      ;
; 0.365 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 1.526      ; 2.100      ;
; 0.365 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 1.526      ; 2.100      ;
; 0.365 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 0.000        ; 1.526      ; 2.100      ;
; 0.453 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.579      ;
; 0.463 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.590      ;
; 0.466 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.592      ;
; 0.467 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.593      ;
; 0.516 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.642      ;
; 0.519 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.645      ;
; 0.529 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.655      ;
; 0.532 ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[4] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.658      ;
; 0.753 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.879      ;
; 0.753 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.879      ;
; 0.753 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[2] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.879      ;
; 0.753 ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 0.879      ;
; 1.015 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[0] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 1.526      ; 2.250      ;
; 1.015 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[4] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 1.526      ; 2.250      ;
; 1.015 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 1.526      ; 2.250      ;
; 1.015 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 1.526      ; 2.250      ;
; 1.015 ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3] ; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; -0.500       ; 1.526      ; 2.250      ;
; 1.236 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 1.362      ;
; 1.236 ; contador_mod10:modd10|q[2] ; contador_mod10:modd10|q[1] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 1.362      ;
; 1.277 ; contador_mod10:modd10|q[1] ; contador_mod10:modd10|q[0] ; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 0.000        ; 0.042      ; 1.403      ;
+-------+----------------------------+----------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.249 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.578      ;
; 0.252 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.581      ;
; 0.256 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.585      ;
; 0.259 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.588      ;
; 0.282 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.417      ;
; 0.284 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.419      ;
; 0.285 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.420      ;
; 0.289 ; Clock_divider:divisor|counter[13] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.423      ;
; 0.290 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.425      ;
; 0.290 ; Clock_divider:divisor|counter[27] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.425      ;
; 0.290 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.424      ;
; 0.291 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.427      ;
; 0.292 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.427      ;
; 0.292 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.428      ;
; 0.293 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.428      ;
; 0.294 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.308 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.637      ;
; 0.311 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.640      ;
; 0.312 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.438      ;
; 0.315 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.644      ;
; 0.318 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.647      ;
; 0.322 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.651      ;
; 0.322 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.651      ;
; 0.325 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.654      ;
; 0.374 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.703      ;
; 0.375 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.704      ;
; 0.378 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.707      ;
; 0.381 ; Clock_divider:divisor|counter[22] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.710      ;
; 0.388 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.717      ;
; 0.399 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.728      ;
; 0.402 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.731      ;
; 0.431 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.566      ;
; 0.434 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.763      ;
; 0.437 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.766      ;
; 0.439 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.573      ;
; 0.439 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.574      ;
; 0.440 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.566      ;
; 0.441 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.576      ;
; 0.441 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.770      ;
; 0.442 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.578      ;
; 0.446 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.775      ;
; 0.447 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.778      ;
; 0.450 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[19] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.585      ;
; 0.450 ; Clock_divider:divisor|counter[12] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.584      ;
; 0.451 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.586      ;
; 0.451 ; Clock_divider:divisor|counter[26] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.586      ;
; 0.452 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[20] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.588      ;
; 0.454 ; Clock_divider:divisor|counter[24] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.589      ;
; 0.454 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; Clock_divider:divisor|counter[0]  ; Clock_divider:divisor|counter[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; Clock_divider:divisor|counter[10] ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.786      ;
; 0.459 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; Clock_divider:divisor|counter[8]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.465 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.794      ;
; 0.470 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; Clock_divider:divisor|counter[6]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.599      ;
; 0.494 ; Clock_divider:divisor|counter[19] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.629      ;
; 0.496 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.631      ;
; 0.499 ; Clock_divider:divisor|counter[21] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.634      ;
; 0.500 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.829      ;
; 0.502 ; Clock_divider:divisor|counter[11] ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.636      ;
; 0.502 ; Clock_divider:divisor|counter[25] ; Clock_divider:divisor|counter[27] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.637      ;
; 0.503 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[25] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.639      ;
; 0.505 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.834      ;
; 0.505 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; Clock_divider:divisor|counter[1]  ; Clock_divider:divisor|counter[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; Clock_divider:divisor|counter[23] ; Clock_divider:divisor|counter[26] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.642      ;
; 0.508 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.837      ;
; 0.508 ; Clock_divider:divisor|counter[5]  ; Clock_divider:divisor|counter[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; Clock_divider:divisor|counter[9]  ; Clock_divider:divisor|counter[18] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.838      ;
; 0.509 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[23] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.644      ;
; 0.510 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; Clock_divider:divisor|counter[20] ; Clock_divider:divisor|counter[24] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.647      ;
; 0.512 ; Clock_divider:divisor|counter[4]  ; Clock_divider:divisor|counter[13] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.841      ;
; 0.513 ; Clock_divider:divisor|counter[3]  ; Clock_divider:divisor|counter[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[11] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.842      ;
; 0.515 ; Clock_divider:divisor|counter[7]  ; Clock_divider:divisor|counter[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; Clock_divider:divisor|counter[18] ; Clock_divider:divisor|counter[21] ; clk          ; clk         ; 0.000        ; 0.051      ; 0.651      ;
; 0.516 ; Clock_divider:divisor|counter[2]  ; Clock_divider:divisor|counter[12] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.845      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -3.417   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  Clock_divider:divisor|clock_out ; -2.296   ; 0.192 ; N/A      ; N/A     ; -1.285              ;
;  clk                             ; -3.417   ; 0.249 ; N/A      ; N/A     ; -3.000              ;
;  contador_mod10:modd10|q[3]      ; -0.700   ; 0.179 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                  ; -101.206 ; 0.0   ; 0.0      ; 0.0     ; -51.83              ;
;  Clock_divider:divisor|clock_out ; -11.480  ; 0.000 ; N/A      ; N/A     ; -6.425              ;
;  clk                             ; -87.725  ; 0.000 ; N/A      ; N/A     ; -40.265             ;
;  contador_mod10:modd10|q[3]      ; -2.001   ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+----------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dis00         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis01         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis02         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis03         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis04         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis05         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis06         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis10         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis11         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis12         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis13         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis14         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis15         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dis16         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dis00         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis01         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis02         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis03         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis04         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis05         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis06         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis11         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis12         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis13         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; dis14         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis15         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; dis16         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dis00         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis01         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis02         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis03         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis04         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis05         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis06         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis11         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis12         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis13         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; dis14         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis15         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; dis16         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dis00         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis01         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis02         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis03         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis04         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis05         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis06         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis11         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis12         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis13         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dis14         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis15         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dis16         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 1212     ; 0        ; 0        ; 0        ;
; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 33       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 7        ; 7        ; 0        ; 0        ;
; contador_mod10:modd10|q[3]      ; contador_mod10:modd10|q[3]      ; 0        ; 0        ; 0        ; 20       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 1212     ; 0        ; 0        ; 0        ;
; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; 33       ; 0        ; 0        ; 0        ;
; contador_mod10:modd10|q[3]      ; Clock_divider:divisor|clock_out ; 7        ; 7        ; 0        ; 0        ;
; contador_mod10:modd10|q[3]      ; contador_mod10:modd10|q[3]      ; 0        ; 0        ; 0        ; 20       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 9     ; 9    ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; Clock_divider:divisor|clock_out ; Clock_divider:divisor|clock_out ; Base ; Constrained ;
; clk                             ; clk                             ; Base ; Constrained ;
; contador_mod10:modd10|q[3]      ; contador_mod10:modd10|q[3]      ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dis00       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis01       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis02       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis03       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis04       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis05       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis06       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis10       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis11       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis12       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis13       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis14       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis15       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis16       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dis00       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis01       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis02       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis03       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis04       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis05       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis06       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis10       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis11       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis12       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis13       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis14       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis15       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dis16       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Mar 20 20:50:04 2025
Info: Command: quartus_sta pratica9 -c pratica9
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica9.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_divider:divisor|clock_out Clock_divider:divisor|clock_out
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name contador_mod10:modd10|q[3] contador_mod10:modd10|q[3]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.417             -87.725 clk 
    Info (332119):    -2.296             -11.480 Clock_divider:divisor|clock_out 
    Info (332119):    -0.700              -2.001 contador_mod10:modd10|q[3] 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 contador_mod10:modd10|q[3] 
    Info (332119):     0.427               0.000 Clock_divider:divisor|clock_out 
    Info (332119):     0.542               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
    Info (332119):    -1.285              -6.425 Clock_divider:divisor|clock_out 
    Info (332119):    -1.285              -5.140 contador_mod10:modd10|q[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.047             -77.642 clk 
    Info (332119):    -2.006             -10.030 Clock_divider:divisor|clock_out 
    Info (332119):    -0.529              -1.492 contador_mod10:modd10|q[3] 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 contador_mod10:modd10|q[3] 
    Info (332119):     0.386               0.000 Clock_divider:divisor|clock_out 
    Info (332119):     0.482               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
    Info (332119):    -1.285              -6.425 Clock_divider:divisor|clock_out 
    Info (332119):    -1.285              -5.140 contador_mod10:modd10|q[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.124             -27.163 clk 
    Info (332119):    -0.958              -3.393 Clock_divider:divisor|clock_out 
    Info (332119):     0.160               0.000 contador_mod10:modd10|q[3] 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 contador_mod10:modd10|q[3] 
    Info (332119):     0.192               0.000 Clock_divider:divisor|clock_out 
    Info (332119):     0.249               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.100 clk 
    Info (332119):    -1.000              -5.000 Clock_divider:divisor|clock_out 
    Info (332119):    -1.000              -4.000 contador_mod10:modd10|q[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4906 megabytes
    Info: Processing ended: Thu Mar 20 20:50:06 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


