プロセッサ実験 #2
ハードウェア設計支援システムPARTHENON
（ハードウェア記述言語SFLと動作シミュレータSECONDS）

設計課題2-1 32ビット加算器
http://www.arc.cs.okayama-u.ac.jp/~nobuya/jikken/1002.html#sekkei2-1

(配布ファイル)
【設計課題2-1】32ビット加算器 add32 の設計
  - add32.h             宣言
  - add32.sfl	        （このファイルを書く）
  - add32.rb	        シミュレーション用スクリプトを生成するRubyプログラム
  - add32_head.sec      シミュレーションスクリプトの冒頭部分
  - add32.result.sample シミュレーション結果の例

---
