<html>
<head>
<title>AUX - RPi Registers</title>
</head>
<body>
<font face='sans-serif'><a href='index.html'>&lt;&lt; RPi Registers Index</a><br><br>
<h1>Register Region: AUX (base: 0x7E215000</h1>
<h2>Info</h2>
<table border=1><tr><th>Name</th><th>Value</th></tr>
<tr><td>base</td><td>0x7E215000</td></tr>
</table>

<h2>Registers</h2>
<table border=1><tr><th>Register Name</th><th>Address</th><th>Type</th><th>Width</th><th>Mask</th><th>Reset</th></tr>
<tr><td>AUX_MU_IO</td><td>0x7e215040</td><td>MU_IO</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_BDLS</td><td>0x7e215040</td><td>MU_BDLS</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_IER</td><td>0x7e215044</td><td>MU_IER</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_BDMS</td><td>0x7e215044</td><td>MU_BDMS</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_FCR</td><td>0x7e215048</td><td>MU_FCR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_IIR</td><td>0x7e215048</td><td>MU_IIR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_LCR</td><td>0x7e21504c</td><td>MU_LCR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_MCR</td><td>0x7e215050</td><td>MU_MCR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_LSR</td><td>0x7e215054</td><td>MU_LSR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_MSR</td><td>0x7e215058</td><td>MU_MSR</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_CNTL</td><td>0x7e215060</td><td>MU_CNTL</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_STAT</td><td>0x7e215064</td><td>MU_STAT</td><td></td><td></td><td></td></tr>
<tr><td>AUX_MU_BAUD</td><td>0x7e215068</td><td>MU_BAUD</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_CNTL0</td><td>0x7e215080</td><td>SPI0_CNTL0</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_CNTL1</td><td>0x7e215084</td><td>SPI0_CNTL1</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_STAT</td><td>0x7e215088</td><td>SPI0_STAT</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_PEEK</td><td>0x7e21508c</td><td>SPI0_PEEK</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_IO</td><td>0x7e2150a0</td><td>SPI0_IO</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI0_TXHOLD</td><td>0x7e2150b0</td><td>SPI0_TXHOLD</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_CNTL0</td><td>0x7e2150c0</td><td>SPI1_CNTL0</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_CNTL1</td><td>0x7e2150c4</td><td>SPI1_CNTL1</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_STAT</td><td>0x7e2150c8</td><td>SPI1_STAT</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_PEEK</td><td>0x7e2150cc</td><td>SPI1_PEEK</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_IO</td><td>0x7e2150e0</td><td>SPI1_IO</td><td></td><td></td><td></td></tr>
<tr><td>AUX_SPI1_TXHOLD</td><td>0x7e2150f0</td><td>SPI1_TXHOLD</td><td></td><td></td><td></td></tr>
</table>

<h2>Unsupported Defines</h2>
<table border=1><tr><th>Define</th><th>Value</th></tr>
<tr><td>AUX_ENABLES</td><td>0x7e215004</td></tr>
<tr><td>AUX_ENABLE_MINIUART</td><td>0x01</td></tr>
<tr><td>AUX_ENABLE_SPI0</td><td>0x02</td></tr>
<tr><td>AUX_ENABLE_SPI1</td><td>0x04</td></tr>
<tr><td>AUX_IO_BASE</td><td>0x7E215000</td></tr>
<tr><td>AUX_IRQ</td><td>0x7e215000</td></tr>
<tr><td>AUX_MU_CNTL_AUCTSINV</td><td>0x80</td></tr>
<tr><td>AUX_MU_CNTL_AURTRINV</td><td>0x40</td></tr>
<tr><td>AUX_MU_CNTL_AUTO_CTS</td><td>0x08</td></tr>
<tr><td>AUX_MU_CNTL_AUTO_RTR</td><td>0x04</td></tr>
<tr><td>AUX_MU_CNTL_FLOW1</td><td>0x20</td></tr>
<tr><td>AUX_MU_CNTL_FLOW2</td><td>0x10</td></tr>
<tr><td>AUX_MU_CNTL_FLOW3</td><td>0x00</td></tr>
<tr><td>AUX_MU_CNTL_FLOW4</td><td>0x30</td></tr>
<tr><td>AUX_MU_CNTL_REC_ENBL</td><td>0x01</td></tr>
<tr><td>AUX_MU_CNTL_TRN_ENBL</td><td>0x02</td></tr>
<tr><td>AUX_MU_FCR_RXCLR</td><td>0x02</td></tr>
<tr><td>AUX_MU_FCR_TXCLR</td><td>0x04</td></tr>
<tr><td>AUX_MU_IER_RXIRQEN</td><td>0x01</td></tr>
<tr><td>AUX_MU_IER_TXIRQEN</td><td>0x02</td></tr>
<tr><td>AUX_MU_IIR_IRQ</td><td>0x06</td></tr>
<tr><td>AUX_MU_IIR_NOIRQS</td><td>0x01</td></tr>
<tr><td>AUX_MU_LCR_7BITS</td><td>0x02</td></tr>
<tr><td>AUX_MU_LCR_8BITS</td><td>0x03</td></tr>
<tr><td>AUX_MU_LCR_BREAK</td><td>0x40</td></tr>
<tr><td>AUX_MU_LCR_DLAB</td><td>0x80</td></tr>
<tr><td>AUX_MU_LSR_DR</td><td>0x01</td></tr>
<tr><td>AUX_MU_LSR_OE</td><td>0x02</td></tr>
<tr><td>AUX_MU_LSR_TEMT</td><td>0x40</td></tr>
<tr><td>AUX_MU_LSR_THRE</td><td>0x20</td></tr>
<tr><td>AUX_MU_MCR_RTS</td><td>0x02</td></tr>
<tr><td>AUX_MU_MSR_CTS</td><td>0x10</td></tr>
<tr><td>AUX_MU_SCRATCH</td><td>0x7e21505c</td></tr>
<tr><td>AUX_MU_STAT_CTS</td><td>0x00000080</td></tr>
<tr><td>AUX_MU_STAT_RTR</td><td>0x00000040</td></tr>
<tr><td>AUX_MU_STAT_RXFILL</td><td>0x00FF0000</td></tr>
<tr><td>AUX_MU_STAT_RX_DATA</td><td>0x00000001</td></tr>
<tr><td>AUX_MU_STAT_RX_IDLE</td><td>0x00000004</td></tr>
<tr><td>AUX_MU_STAT_RX_OFLW</td><td>0x00000010</td></tr>
<tr><td>AUX_MU_STAT_TXDONE</td><td>0x00000200</td></tr>
<tr><td>AUX_MU_STAT_TXEMPTY</td><td>0x00000100</td></tr>
<tr><td>AUX_MU_STAT_TXFILL</td><td>0xFF000000</td></tr>
<tr><td>AUX_MU_STAT_TX_FULL</td><td>0x00000020</td></tr>
<tr><td>AUX_MU_STAT_TX_IDLE</td><td>0x00000008</td></tr>
<tr><td>AUX_MU_STAT_TX_SPACE</td><td>0x00000002</td></tr>
<tr><td>AUX_SPI_CNTL0_BITS</td><td>0x0000003F</td></tr>
<tr><td>AUX_SPI_CNTL0_CS0_N</td><td>0x000C0000</td></tr>
<tr><td>AUX_SPI_CNTL0_CS1_N</td><td>0x000A0000</td></tr>
<tr><td>AUX_SPI_CNTL0_CS2_N</td><td>0x00060000</td></tr>
<tr><td>AUX_SPI_CNTL0_CSA_N</td><td>0x00000000</td></tr>
<tr><td>AUX_SPI_CNTL0_CSFROMFF</td><td>0x00008000</td></tr>
<tr><td>AUX_SPI_CNTL0_CS_HIGH</td><td>0x000E0000</td></tr>
<tr><td>AUX_SPI_CNTL0_FFCLR</td><td>0x00000200</td></tr>
<tr><td>AUX_SPI_CNTL0_HOLD0</td><td>0x00000000</td></tr>
<tr><td>AUX_SPI_CNTL0_HOLD10</td><td>0x00003000</td></tr>
<tr><td>AUX_SPI_CNTL0_HOLD4</td><td>0x00001000</td></tr>
<tr><td>AUX_SPI_CNTL0_HOLD7</td><td>0x00002000</td></tr>
<tr><td>AUX_SPI_CNTL0_INFALL</td><td>0x00000000</td></tr>
<tr><td>AUX_SPI_CNTL0_INRISE</td><td>0x00000400</td></tr>
<tr><td>AUX_SPI_CNTL0_INVCLK</td><td>0x00000080</td></tr>
<tr><td>AUX_SPI_CNTL0_OUTFALL</td><td>0x00000000</td></tr>
<tr><td>AUX_SPI_CNTL0_OUTMS</td><td>0x00000040</td></tr>
<tr><td>AUX_SPI_CNTL0_OUTRISE</td><td>0x00000100</td></tr>
<tr><td>AUX_SPI_CNTL0_POSTIN</td><td>0x00010000</td></tr>
<tr><td>AUX_SPI_CNTL0_SERENBL</td><td>0x00000800</td></tr>
<tr><td>AUX_SPI_CNTL0_SPEED</td><td>0xFFF00000</td></tr>
<tr><td>AUX_SPI_CNTL0_SPEEDSHFT</td><td>20</td></tr>
<tr><td>AUX_SPI_CNTL0_VARWID</td><td>0x00004000</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS1</td><td>0x00000100</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS2</td><td>0x00000200</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS3</td><td>0x00000300</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS4</td><td>0x00000400</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS5</td><td>0x00000500</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS6</td><td>0x00000600</td></tr>
<tr><td>AUX_SPI_CNTL1_CSPLUS7</td><td>0x00000700</td></tr>
<tr><td>AUX_SPI_CNTL1_DONEIRQ</td><td>0x00000080</td></tr>
<tr><td>AUX_SPI_CNTL1_EMPTYIRQ</td><td>0x00000040</td></tr>
<tr><td>AUX_SPI_CNTL1_HOLDIN</td><td>0x00000001</td></tr>
<tr><td>AUX_SPI_CNTL1_INMS</td><td>0x00000002</td></tr>
<tr><td>AUX_SPI_STAT_BITCNT</td><td>0x0000003F</td></tr>
<tr><td>AUX_SPI_STAT_BUSY</td><td>0x00000040</td></tr>
<tr><td>AUX_SPI_STAT_RXEMPTY</td><td>0x00000080</td></tr>
<tr><td>AUX_SPI_STAT_RXFILL</td><td>0x000F0000</td></tr>
<tr><td>AUX_SPI_STAT_RXFULL</td><td>0x00000100</td></tr>
<tr><td>AUX_SPI_STAT_TXEMPTY</td><td>0x00000200</td></tr>
<tr><td>AUX_SPI_STAT_TXFILL</td><td>0x0F000000</td></tr>
<tr><td>AUX_SPI_STAT_TXFULL</td><td>0x00000400</td></tr>
</table>

<h2>Register info</h2>
</font>
</body>
</html>
