<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="intelclkctrl_200/sim/pcie_ed_pio0_intelclkctrl_200_f3nubzq.v"
   type="VERILOG"
   library="intelclkctrl_200" />
 <file
   path="intel_pcie_pio_gts_234/sim/pcie_ed_pio0_intel_pcie_pio_gts_intelclkctrl_234_dwo3zja.v"
   type="VERILOG"
   library="intel_pcie_pio_gts_234"
   hasInlineConfiguration="true" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_bam_hwtcl_pcie_ed_pio0_intel_pcie_pio_gts_234_bnb5jay.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_avmm_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_cpl_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_sch_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_fifos.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_rw.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/intel_pcie_bam_v2_crdt_intf.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="vcs, vcsmx" />
 <file
   path="intel_pcie_pio_gts_234/sim/synopsys/alt_mlab.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_avmm_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_cpl_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_sch_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_fifos.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_rw.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/intel_pcie_bam_v2_crdt_intf.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="modelsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/mentor/alt_mlab.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_avmm_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_cpl_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_sch_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_fifos.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_rw.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/intel_pcie_bam_v2_crdt_intf.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="ncsim" />
 <file
   path="intel_pcie_pio_gts_234/sim/cadence/alt_mlab.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_avmm_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_cpl_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_sch_intf_pipeline.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_fifos.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_rw.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/intel_pcie_bam_v2_crdt_intf.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234"
   simulator="riviera" />
 <file
   path="intel_pcie_pio_gts_234/sim/aldec/alt_mlab.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_reset_sync.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_std_synchronizer_nocut.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_adapter.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_rx_st_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_tx_st_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altpcie_adapter_credit.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altpcie_async_fifo.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altpcie_fifo_read_ctrl.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altpcie_fifo_write_ctrl.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altpcie_sc_bitsync.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_cii_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_err_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_flr_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/intel_pcie_int_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/alt_ehipc3_mlab.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/sync_bit.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/sync_pulse.v"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_dcfifo.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_cfg_if.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="intel_pcie_pio_gts_234/sim/altera_pcie_s10_gen3x16_gpx3.sv"
   type="SYSTEM_VERILOG"
   library="intel_pcie_pio_gts_234" />
 <file
   path="sim/pcie_ed_pio0.v"
   type="VERILOG"
   library="pcie_ed_pio0"
   hasInlineConfiguration="true" />
 <topLevel name="pcie_ed_pio0.pcie_ed_pio0" />
 <deviceFamily name="agilex5" />
 <device name="A5ED065BB32AE4SR0" />
</simPackage>
