TimeQuest Timing Analyzer report for Equalizer
Thu May 02 10:10:00 2019
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Equalizer                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.29 MHz ; 236.29 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.232 ; -279.520           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.424 ; -344.324              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 2.548 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -174.000                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.232 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.166      ;
; -3.226 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.160      ;
; -3.209 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.143      ;
; -3.203 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.137      ;
; -3.179 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.113      ;
; -3.173 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.107      ;
; -3.150 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.718      ;
; -3.144 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.712      ;
; -3.116 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.050      ;
; -3.110 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.044      ;
; -3.098 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.032      ;
; -3.093 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.027      ;
; -3.092 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.026      ;
; -3.089 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.023      ;
; -3.087 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.021      ;
; -3.085 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.019      ;
; -3.083 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.017      ;
; -3.079 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.013      ;
; -3.071 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 4.005      ;
; -3.065 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.999      ;
; -3.063 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.997      ;
; -3.057 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.991      ;
; -3.049 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.983      ;
; -3.043 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.977      ;
; -3.038 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.972      ;
; -3.037 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.971      ;
; -3.034 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.602      ;
; -3.032 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.966      ;
; -3.031 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.965      ;
; -3.028 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.596      ;
; -3.000 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.934      ;
; -2.999 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.567      ;
; -2.997 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.282      ;
; -2.993 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.561      ;
; -2.982 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.916      ;
; -2.977 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.911      ;
; -2.976 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.910      ;
; -2.974 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.259      ;
; -2.973 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.907      ;
; -2.969 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.903      ;
; -2.967 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.901      ;
; -2.963 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.897      ;
; -2.955 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.889      ;
; -2.949 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.883      ;
; -2.947 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.881      ;
; -2.946 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.880      ;
; -2.944 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.229      ;
; -2.940 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.874      ;
; -2.933 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.867      ;
; -2.931 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.865      ;
; -2.927 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.861      ;
; -2.925 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.859      ;
; -2.922 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.856      ;
; -2.921 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.855      ;
; -2.918 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 3.486      ;
; -2.916 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.850      ;
; -2.915 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.849      ;
; -2.915 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.834      ;
; -2.914 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.848      ;
; -2.908 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.842      ;
; -2.883 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.451      ;
; -2.878 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.812      ;
; -2.877 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.427     ; 3.445      ;
; -2.866 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.800      ;
; -2.863 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.148      ;
; -2.857 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.791      ;
; -2.855 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.789      ;
; -2.854 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.139      ;
; -2.853 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.787      ;
; -2.850 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.135      ;
; -2.839 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.773      ;
; -2.836 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.121      ;
; -2.830 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.764      ;
; -2.825 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.759      ;
; -2.824 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.758      ;
; -2.817 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.751      ;
; -2.815 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.749      ;
; -2.814 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.099      ;
; -2.809 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.743      ;
; -2.806 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.740      ;
; -2.805 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.739      ;
; -2.803 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.088      ;
; -2.802 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 4.087      ;
; -2.798 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.732      ;
; -2.796 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.427     ; 3.364      ;
; -2.792 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 3.726      ;
; -2.768 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.702      ;
; -2.767 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.427     ; 3.335      ;
; -2.764 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.683      ;
; -2.762 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.696      ;
; -2.745 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.679      ;
; -2.744 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.678      ;
; -2.739 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.673      ;
; -2.735 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.669      ;
; -2.731 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.665      ;
; -2.717 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.651      ;
; -2.715 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.649      ;
; -2.714 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.648      ;
; -2.711 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.290      ; 3.996      ;
; -2.709 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 3.643      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|state.Check                                                ; BT_intf:iBT|state.Check                                                ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; BT_intf:iBT|state.Wait                                                 ; BT_intf:iBT|state.Wait                                                 ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.346 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.346 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.580      ;
; 0.347 ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.350 ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.428      ; 0.935      ;
; 0.358 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|state.Next                                                 ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|state.Prev                                                 ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|state.Idle                                                 ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.592      ;
; 0.358 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.370 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.602      ;
; 0.373 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.605      ;
; 0.373 ; rst_synch:irst|interm                                                  ; rst_synch:irst|rst_n                                                   ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.606      ;
; 0.375 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.593      ;
; 0.378 ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.378 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.612      ;
; 0.379 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.613      ;
; 0.381 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.616      ;
; 0.383 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[1]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.601      ;
; 0.385 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.619      ;
; 0.392 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.611      ;
; 0.394 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.419 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.406      ; 0.982      ;
; 0.463 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.697      ;
; 0.463 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.697      ;
; 0.463 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.697      ;
; 0.464 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.698      ;
; 0.465 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.699      ;
; 0.495 ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.714      ;
; 0.498 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                    ; clk          ; clk         ; 0.000        ; 0.427      ; 1.082      ;
; 0.501 ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.735      ;
; 0.516 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.105      ; 0.778      ;
; 0.524 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.742      ;
; 0.525 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.743      ;
; 0.526 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; clk          ; clk         ; 0.000        ; 0.061      ; 0.744      ;
; 0.533 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.000        ; 0.062      ; 0.752      ;
; 0.534 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.000        ; 0.412      ; 1.103      ;
; 0.537 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.771      ;
; 0.537 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.770      ;
; 0.538 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.771      ;
; 0.539 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.773      ;
; 0.540 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; clk          ; clk         ; 0.000        ; 0.077      ; 0.774      ;
; 0.542 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.776      ;
; 0.543 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                              ; clk          ; clk         ; 0.000        ; 0.412      ; 1.112      ;
; 0.543 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                              ; clk          ; clk         ; 0.000        ; 0.412      ; 1.112      ;
; 0.543 ; count_shtdwn[6]                                                        ; count_shtdwn[6]                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.776      ;
; 0.543 ; count_shtdwn[8]                                                        ; count_shtdwn[8]                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.776      ;
; 0.543 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.545 ; count_shtdwn[5]                                                        ; count_shtdwn[5]                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.546 ; count_shtdwn[3]                                                        ; count_shtdwn[3]                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.547 ; count_shtdwn[2]                                                        ; count_shtdwn[2]                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.548 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; clk          ; clk         ; 0.000        ; 0.427      ; 1.132      ;
; 0.554 ; BT_intf:iBT|timer[14]                                                  ; BT_intf:iBT|timer[14]                                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; BT_intf:iBT|timer[4]                                                   ; BT_intf:iBT|timer[4]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.555 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; BT_intf:iBT|timer[16]                                                  ; BT_intf:iBT|timer[16]                                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; BT_intf:iBT|timer[12]                                                  ; BT_intf:iBT|timer[12]                                                  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; BT_intf:iBT|timer[6]                                                   ; BT_intf:iBT|timer[6]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; BT_intf:iBT|timer[2]                                                   ; BT_intf:iBT|timer[2]                                                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.555 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.075      ; 0.787      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                        ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11]                                    ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14]                                    ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13]                                    ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12]                                    ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]                                     ; clk          ; clk         ; 0.500        ; -0.314     ; 2.605      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|cnv_cmplt                         ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff1                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff1                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.500        ; -0.317     ; 2.602      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.424 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.310     ; 2.609      ;
; -2.102 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.500        ; 0.012      ; 2.609      ;
; -2.102 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.500        ; 0.012      ; 2.609      ;
; -2.102 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.500        ; 0.012      ; 2.609      ;
; -2.098 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Name                                                 ; clk          ; clk         ; 0.500        ; 0.009      ; 2.602      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.500        ; 0.015      ; 2.604      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.094 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; 0.020      ; 2.609      ;
; -2.090 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                         ; clk          ; clk         ; 0.500        ; 0.019      ; 2.604      ;
; -2.090 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                         ; clk          ; clk         ; 0.500        ; 0.019      ; 2.604      ;
; -2.090 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                         ; clk          ; clk         ; 0.500        ; 0.019      ; 2.604      ;
; -2.090 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                         ; clk          ; clk         ; 0.500        ; 0.019      ; 2.604      ;
; -2.090 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                         ; clk          ; clk         ; 0.500        ; 0.019      ; 2.604      ;
; -2.089 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.500        ; 0.019      ; 2.603      ;
; -2.089 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                              ; clk          ; clk         ; 0.500        ; 0.019      ; 2.603      ;
; -2.089 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                              ; clk          ; clk         ; 0.500        ; 0.019      ; 2.603      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.088 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                       ; clk          ; clk         ; 0.500        ; 0.018      ; 2.601      ;
; -2.079 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                                ; clk          ; clk         ; 0.500        ; 0.031      ; 2.605      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.074 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                              ; clk          ; clk         ; 0.500        ; 0.034      ; 2.603      ;
; -2.073 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]                                     ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                    ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[1]                                                   ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[2]                                                   ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[3]                                                   ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
; -2.073 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[4]                                                   ; clk          ; clk         ; 0.500        ; 0.037      ; 2.605      ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                       ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.548 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[2]                                         ; clk          ; clk         ; -0.500       ; 0.201      ; 2.426      ;
; 2.548 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[1]                                         ; clk          ; clk         ; -0.500       ; 0.201      ; 2.426      ;
; 2.548 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[4]                                         ; clk          ; clk         ; -0.500       ; 0.201      ; 2.426      ;
; 2.548 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[3]                                         ; clk          ; clk         ; -0.500       ; 0.201      ; 2.426      ;
; 2.562 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                     ; clk          ; clk         ; -0.500       ; 0.186      ; 2.425      ;
; 2.562 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                    ; clk          ; clk         ; -0.500       ; 0.186      ; 2.425      ;
; 2.562 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                    ; clk          ; clk         ; -0.500       ; 0.186      ; 2.425      ;
; 2.562 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.DATA                                     ; clk          ; clk         ; -0.500       ; 0.186      ; 2.425      ;
; 2.562 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                             ; clk          ; clk         ; -0.500       ; 0.186      ; 2.425      ;
; 2.563 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                ; clk          ; clk         ; -0.500       ; 0.185      ; 2.425      ;
; 2.563 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                ; clk          ; clk         ; -0.500       ; 0.185      ; 2.425      ;
; 2.563 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[1]                             ; clk          ; clk         ; -0.500       ; 0.185      ; 2.425      ;
; 2.563 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[5]                             ; clk          ; clk         ; -0.500       ; 0.185      ; 2.425      ;
; 2.563 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[8]                             ; clk          ; clk         ; -0.500       ; 0.185      ; 2.425      ;
; 2.564 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]    ; clk          ; clk         ; -0.500       ; 0.190      ; 2.431      ;
; 2.564 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]    ; clk          ; clk         ; -0.500       ; 0.190      ; 2.431      ;
; 2.564 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]    ; clk          ; clk         ; -0.500       ; 0.190      ; 2.431      ;
; 2.564 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[3]    ; clk          ; clk         ; -0.500       ; 0.190      ; 2.431      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[3]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.565 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                             ; clk          ; clk         ; -0.500       ; 0.183      ; 2.425      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[1]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[2]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[3]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[4]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[5]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[6]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[7]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[8]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[9]                                                  ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[10]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[11]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[12]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[13]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[14]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[15]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[16]                                                 ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[0]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[1]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[2]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[3]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[4]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[5]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[6]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[7]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[8]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; count_shtdwn[9]                                                       ; clk          ; clk         ; -0.500       ; 0.177      ; 2.427      ;
; 2.573 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                       ; clk          ; clk         ; -0.500       ; 0.181      ; 2.431      ;
; 2.573 ; rst_synch:irst|rst_n ; slide_intf:islide|state                                               ; clk          ; clk         ; -0.500       ; 0.181      ; 2.431      ;
; 2.573 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                       ; clk          ; clk         ; -0.500       ; 0.181      ; 2.431      ;
; 2.573 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                      ; clk          ; clk         ; -0.500       ; 0.181      ; 2.431      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.573 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                             ; clk          ; clk         ; -0.500       ; 0.174      ; 2.424      ;
; 2.574 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                   ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.574 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]                                    ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.574 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                   ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.574 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                   ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.574 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Wait                                                ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.574 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Check                                               ; clk          ; clk         ; -0.500       ; 0.176      ; 2.427      ;
; 2.579 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                               ; clk          ; clk         ; -0.500       ; 0.170      ; 2.426      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                      ; clk          ; clk         ; -0.500       ; 0.156      ; 2.423      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                             ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                             ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                             ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                        ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                        ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                        ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                        ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.590 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                        ; clk          ; clk         ; -0.500       ; 0.158      ; 2.425      ;
; 2.594 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                ; clk          ; clk         ; -0.500       ; 0.154      ; 2.425      ;
; 2.595 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; -0.500       ; 0.159      ; 2.431      ;
; 2.595 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; -0.500       ; 0.159      ; 2.431      ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 268.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.731 ; -234.839          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.111 ; -298.950             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 2.341 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -174.000                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.731 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.671      ;
; -2.713 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.653      ;
; -2.712 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.652      ;
; -2.694 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.634      ;
; -2.684 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.624      ;
; -2.667 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.279      ;
; -2.666 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.606      ;
; -2.649 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.261      ;
; -2.631 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.571      ;
; -2.613 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.553      ;
; -2.612 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.552      ;
; -2.612 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.552      ;
; -2.605 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.545      ;
; -2.597 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.537      ;
; -2.594 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.534      ;
; -2.594 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.534      ;
; -2.593 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.533      ;
; -2.587 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.527      ;
; -2.584 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.524      ;
; -2.579 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.519      ;
; -2.575 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.515      ;
; -2.573 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.513      ;
; -2.567 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.179      ;
; -2.566 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.506      ;
; -2.565 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.505      ;
; -2.565 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.505      ;
; -2.555 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.495      ;
; -2.549 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.161      ;
; -2.547 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.487      ;
; -2.547 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.487      ;
; -2.531 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.471      ;
; -2.527 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.139      ;
; -2.516 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.771      ;
; -2.512 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.452      ;
; -2.512 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.452      ;
; -2.509 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.121      ;
; -2.505 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.445      ;
; -2.497 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.437      ;
; -2.497 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.752      ;
; -2.494 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.434      ;
; -2.493 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.433      ;
; -2.487 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.427      ;
; -2.484 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.424      ;
; -2.480 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.420      ;
; -2.479 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.419      ;
; -2.475 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.415      ;
; -2.473 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.413      ;
; -2.469 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.724      ;
; -2.467 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 3.079      ;
; -2.465 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.405      ;
; -2.465 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.405      ;
; -2.465 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.405      ;
; -2.462 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.402      ;
; -2.455 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.395      ;
; -2.452 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.379      ;
; -2.450 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.390      ;
; -2.447 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.387      ;
; -2.447 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.387      ;
; -2.447 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.387      ;
; -2.432 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.372      ;
; -2.427 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.039      ;
; -2.413 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.353      ;
; -2.412 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.352      ;
; -2.409 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.383     ; 3.021      ;
; -2.405 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.345      ;
; -2.397 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.652      ;
; -2.397 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.337      ;
; -2.394 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.334      ;
; -2.393 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.333      ;
; -2.390 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.645      ;
; -2.382 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.637      ;
; -2.380 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.320      ;
; -2.378 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.633      ;
; -2.373 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.313      ;
; -2.366 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.306      ;
; -2.365 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.305      ;
; -2.365 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.305      ;
; -2.365 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.305      ;
; -2.362 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.302      ;
; -2.358 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.613      ;
; -2.350 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.290      ;
; -2.350 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.605      ;
; -2.350 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.260      ; 3.605      ;
; -2.349 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.961      ;
; -2.347 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.287      ;
; -2.332 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.272      ;
; -2.331 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.271      ;
; -2.327 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.939      ;
; -2.313 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.253      ;
; -2.312 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.068     ; 3.239      ;
; -2.312 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.252      ;
; -2.294 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.234      ;
; -2.294 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.234      ;
; -2.287 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.227      ;
; -2.284 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.224      ;
; -2.280 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.220      ;
; -2.279 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.219      ;
; -2.275 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.215      ;
; -2.267 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.383     ; 2.879      ;
; -2.266 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 3.206      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|state.Check                                                ; BT_intf:iBT|state.Check                                                ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|state.Wait                                                 ; BT_intf:iBT|state.Wait                                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.307 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.307 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.307 ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.312 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; BT_intf:iBT|state.Next                                                 ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; BT_intf:iBT|state.Prev                                                 ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; BT_intf:iBT|state.Idle                                                 ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.325 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.538      ;
; 0.327 ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.383      ; 0.854      ;
; 0.329 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.540      ;
; 0.333 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.544      ;
; 0.334 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.545      ;
; 0.335 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.547      ;
; 0.336 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.548      ;
; 0.338 ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.536      ;
; 0.340 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.069      ; 0.553      ;
; 0.340 ; rst_synch:irst|interm                                                  ; rst_synch:irst|rst_n                                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.554      ;
; 0.345 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[1]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.391 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.361      ; 0.896      ;
; 0.410 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.623      ;
; 0.418 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.630      ;
; 0.419 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.631      ;
; 0.419 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.631      ;
; 0.420 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.632      ;
; 0.441 ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.000        ; 0.054      ; 0.639      ;
; 0.445 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                    ; clk          ; clk         ; 0.000        ; 0.383      ; 0.972      ;
; 0.451 ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.664      ;
; 0.468 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.095      ; 0.707      ;
; 0.471 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.670      ;
; 0.472 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.472 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.478 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.478 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; clk          ; clk         ; 0.000        ; 0.383      ; 1.005      ;
; 0.482 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.694      ;
; 0.482 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.694      ;
; 0.484 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.484 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.696      ;
; 0.486 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.698      ;
; 0.486 ; count_shtdwn[8]                                                        ; count_shtdwn[8]                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.699      ;
; 0.487 ; count_shtdwn[5]                                                        ; count_shtdwn[5]                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.700      ;
; 0.487 ; count_shtdwn[6]                                                        ; count_shtdwn[6]                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.700      ;
; 0.488 ; count_shtdwn[3]                                                        ; count_shtdwn[3]                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.701      ;
; 0.491 ; count_shtdwn[2]                                                        ; count_shtdwn[2]                                                        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.704      ;
; 0.497 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.000        ; 0.367      ; 1.008      ;
; 0.497 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.497 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.708      ;
; 0.498 ; BT_intf:iBT|timer[14]                                                  ; BT_intf:iBT|timer[14]                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; BT_intf:iBT|timer[4]                                                   ; BT_intf:iBT|timer[4]                                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; BT_intf:iBT|timer[16]                                                  ; BT_intf:iBT|timer[16]                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; BT_intf:iBT|timer[12]                                                  ; BT_intf:iBT|timer[12]                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; BT_intf:iBT|timer[6]                                                   ; BT_intf:iBT|timer[6]                                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; BT_intf:iBT|timer[2]                                                   ; BT_intf:iBT|timer[2]                                                   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.499 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.067      ; 0.710      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                         ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11]                                    ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14]                                    ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13]                                    ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12]                                    ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]                                     ; clk          ; clk         ; 0.500        ; -0.301     ; 2.305      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|cnv_cmplt                         ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.111 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.297     ; 2.309      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff1                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff1                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -2.110 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.500        ; -0.304     ; 2.301      ;
; -1.825 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.500        ; -0.011     ; 2.309      ;
; -1.825 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.500        ; -0.011     ; 2.309      ;
; -1.825 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.500        ; -0.011     ; 2.309      ;
; -1.819 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Name                                                 ; clk          ; clk         ; 0.500        ; -0.013     ; 2.301      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.500        ; -0.010     ; 2.303      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.818 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; -0.004     ; 2.309      ;
; -1.814 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                         ; clk          ; clk         ; 0.500        ; -0.006     ; 2.303      ;
; -1.814 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                         ; clk          ; clk         ; 0.500        ; -0.006     ; 2.303      ;
; -1.814 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                         ; clk          ; clk         ; 0.500        ; -0.006     ; 2.303      ;
; -1.814 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                         ; clk          ; clk         ; 0.500        ; -0.006     ; 2.303      ;
; -1.814 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                         ; clk          ; clk         ; 0.500        ; -0.006     ; 2.303      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                       ; clk          ; clk         ; 0.500        ; -0.006     ; 2.301      ;
; -1.812 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.302      ;
; -1.812 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.302      ;
; -1.812 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                              ; clk          ; clk         ; 0.500        ; -0.005     ; 2.302      ;
; -1.804 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                                ; clk          ; clk         ; 0.500        ; 0.005      ; 2.304      ;
; -1.798 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.303      ;
; -1.798 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.303      ;
; -1.798 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.303      ;
; -1.798 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.303      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[0]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[1]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[2]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[3]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[4]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[5]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[6]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[7]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[8]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; count_shtdwn[9]                                                        ; clk          ; clk         ; 0.500        ; 0.014      ; 2.306      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.797 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.500        ; 0.010      ; 2.302      ;
; -1.796 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.500        ; 0.014      ; 2.305      ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                        ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.341 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[2]                                         ; clk          ; clk         ; -0.500       ; 0.158      ; 2.163      ;
; 2.341 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[1]                                         ; clk          ; clk         ; -0.500       ; 0.158      ; 2.163      ;
; 2.341 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[4]                                         ; clk          ; clk         ; -0.500       ; 0.158      ; 2.163      ;
; 2.341 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[3]                                         ; clk          ; clk         ; -0.500       ; 0.158      ; 2.163      ;
; 2.355 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                ; clk          ; clk         ; -0.500       ; 0.144      ; 2.163      ;
; 2.355 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                ; clk          ; clk         ; -0.500       ; 0.144      ; 2.163      ;
; 2.355 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[1]                             ; clk          ; clk         ; -0.500       ; 0.144      ; 2.163      ;
; 2.355 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[5]                             ; clk          ; clk         ; -0.500       ; 0.144      ; 2.163      ;
; 2.355 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[8]                             ; clk          ; clk         ; -0.500       ; 0.144      ; 2.163      ;
; 2.356 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                     ; clk          ; clk         ; -0.500       ; 0.143      ; 2.163      ;
; 2.356 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                    ; clk          ; clk         ; -0.500       ; 0.143      ; 2.163      ;
; 2.356 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                    ; clk          ; clk         ; -0.500       ; 0.143      ; 2.163      ;
; 2.356 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.DATA                                     ; clk          ; clk         ; -0.500       ; 0.143      ; 2.163      ;
; 2.356 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                             ; clk          ; clk         ; -0.500       ; 0.143      ; 2.163      ;
; 2.358 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]    ; clk          ; clk         ; -0.500       ; 0.148      ; 2.170      ;
; 2.358 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]    ; clk          ; clk         ; -0.500       ; 0.148      ; 2.170      ;
; 2.358 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]    ; clk          ; clk         ; -0.500       ; 0.148      ; 2.170      ;
; 2.358 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[3]    ; clk          ; clk         ; -0.500       ; 0.148      ; 2.170      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[3]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.358 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                             ; clk          ; clk         ; -0.500       ; 0.140      ; 2.162      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[0]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[1]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[2]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[3]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[4]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[5]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[6]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[7]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[8]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.364 ; rst_synch:irst|rst_n ; count_shtdwn[9]                                                       ; clk          ; clk         ; -0.500       ; 0.138      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                   ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]                                    ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                   ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                   ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[1]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[2]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[3]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[4]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[5]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[6]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[7]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[8]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[9]                                                  ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[10]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[11]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[12]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[13]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[14]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[15]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[16]                                                 ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                       ; clk          ; clk         ; -0.500       ; 0.141      ; 2.170      ;
; 2.365 ; rst_synch:irst|rst_n ; slide_intf:islide|state                                               ; clk          ; clk         ; -0.500       ; 0.141      ; 2.170      ;
; 2.365 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                       ; clk          ; clk         ; -0.500       ; 0.141      ; 2.170      ;
; 2.365 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                      ; clk          ; clk         ; -0.500       ; 0.141      ; 2.170      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                             ; clk          ; clk         ; -0.500       ; 0.134      ; 2.163      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                             ; clk          ; clk         ; -0.500       ; 0.134      ; 2.163      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                             ; clk          ; clk         ; -0.500       ; 0.134      ; 2.163      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Wait                                                ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Check                                               ; clk          ; clk         ; -0.500       ; 0.137      ; 2.166      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.365 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                             ; clk          ; clk         ; -0.500       ; 0.133      ; 2.162      ;
; 2.371 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                               ; clk          ; clk         ; -0.500       ; 0.128      ; 2.163      ;
; 2.381 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                             ; clk          ; clk         ; -0.500       ; 0.118      ; 2.163      ;
; 2.381 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                             ; clk          ; clk         ; -0.500       ; 0.118      ; 2.163      ;
; 2.381 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                             ; clk          ; clk         ; -0.500       ; 0.118      ; 2.163      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                      ; clk          ; clk         ; -0.500       ; 0.116      ; 2.162      ;
; 2.382 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                        ; clk          ; clk         ; -0.500       ; 0.117      ; 2.163      ;
; 2.382 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                        ; clk          ; clk         ; -0.500       ; 0.117      ; 2.163      ;
; 2.382 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                        ; clk          ; clk         ; -0.500       ; 0.117      ; 2.163      ;
; 2.382 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                        ; clk          ; clk         ; -0.500       ; 0.117      ; 2.163      ;
; 2.382 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                        ; clk          ; clk         ; -0.500       ; 0.117      ; 2.163      ;
; 2.386 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                ; clk          ; clk         ; -0.500       ; 0.112      ; 2.162      ;
; 2.387 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; -0.500       ; 0.119      ; 2.170      ;
; 2.387 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; -0.500       ; 0.119      ; 2.170      ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.405 ; -88.118           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.642 ; -238.316             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 2.107 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -226.328                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.405 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.356      ;
; -1.401 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.352      ;
; -1.387 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.338      ;
; -1.383 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.334      ;
; -1.370 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.321      ;
; -1.366 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.317      ;
; -1.350 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.103      ;
; -1.346 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.099      ;
; -1.337 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.288      ;
; -1.333 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.284      ;
; -1.333 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.284      ;
; -1.329 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.280      ;
; -1.328 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.279      ;
; -1.324 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.275      ;
; -1.321 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.272      ;
; -1.319 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.270      ;
; -1.317 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.268      ;
; -1.315 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.266      ;
; -1.311 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.262      ;
; -1.307 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.258      ;
; -1.302 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.253      ;
; -1.298 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.249      ;
; -1.297 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.248      ;
; -1.293 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.244      ;
; -1.291 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.242      ;
; -1.290 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.241      ;
; -1.287 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.238      ;
; -1.286 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.237      ;
; -1.282 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.035      ;
; -1.279 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.420      ;
; -1.278 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.031      ;
; -1.269 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.022      ;
; -1.265 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.216      ;
; -1.265 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.216      ;
; -1.265 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.234     ; 2.018      ;
; -1.261 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.212      ;
; -1.261 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.402      ;
; -1.260 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.211      ;
; -1.256 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.207      ;
; -1.253 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.204      ;
; -1.249 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.200      ;
; -1.247 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.247 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.198      ;
; -1.244 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.385      ;
; -1.243 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.194      ;
; -1.243 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.194      ;
; -1.239 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.190      ;
; -1.235 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.186      ;
; -1.231 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.182      ;
; -1.230 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.181      ;
; -1.229 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.180      ;
; -1.227 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.178      ;
; -1.225 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.176      ;
; -1.224 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.167      ;
; -1.223 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.174      ;
; -1.223 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.174      ;
; -1.222 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.173      ;
; -1.219 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.170      ;
; -1.218 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.169      ;
; -1.210 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.963      ;
; -1.207 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.348      ;
; -1.202 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.343      ;
; -1.201 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.152      ;
; -1.201 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.954      ;
; -1.197 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.234     ; 1.950      ;
; -1.195 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.336      ;
; -1.193 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.144      ;
; -1.188 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.139      ;
; -1.185 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.326      ;
; -1.183 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.134      ;
; -1.181 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.132      ;
; -1.179 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.130      ;
; -1.175 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.126      ;
; -1.171 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.122      ;
; -1.171 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.312      ;
; -1.167 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.118      ;
; -1.166 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.117      ;
; -1.165 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.306      ;
; -1.164 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.305      ;
; -1.163 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.114      ;
; -1.159 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.110      ;
; -1.157 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.108      ;
; -1.155 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.106      ;
; -1.151 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.102      ;
; -1.150 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.101      ;
; -1.146 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.899      ;
; -1.143 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.086      ;
; -1.133 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.084      ;
; -1.129 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.080      ;
; -1.129 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.080      ;
; -1.129 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.234     ; 1.882      ;
; -1.124 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.075      ;
; -1.121 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.262      ;
; -1.117 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.068      ;
; -1.115 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.066      ;
; -1.111 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.062      ;
; -1.109 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.250      ;
; -1.107 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13] ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.058      ;
; -1.101 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]  ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15] ; clk          ; clk         ; 1.000        ; 0.154      ; 2.242      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|state.Check                                                ; BT_intf:iBT|state.Check                                                ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; BT_intf:iBT|state.Wait                                                 ; BT_intf:iBT|state.Wait                                                 ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.234      ; 0.498      ;
; 0.185 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.185 ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|state.Next                                                 ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|state.Prev                                                 ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|state.Idle                                                 ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; rst_synch:irst|interm                                                  ; rst_synch:irst|rst_n                                                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.315      ;
; 0.194 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[8]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.323      ;
; 0.197 ; slide_intf:islide|chnnl[1]                                             ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.324      ;
; 0.198 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[6]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; slide_intf:islide|chnnl[2]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.325      ;
; 0.200 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.328      ;
; 0.201 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.329      ;
; 0.203 ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.206 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.334      ;
; 0.206 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; BT_intf:iBT|snd_cmd:SC|state.DATA                                      ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.335      ;
; 0.207 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.212 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.000        ; 0.223      ; 0.519      ;
; 0.244 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.372      ;
; 0.245 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.373      ;
; 0.247 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.375      ;
; 0.247 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.375      ;
; 0.247 ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                      ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.375      ;
; 0.259 ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                     ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.387      ;
; 0.267 ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.270 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                    ; clk          ; clk         ; 0.000        ; 0.234      ; 0.588      ;
; 0.270 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|done            ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.000        ; 0.059      ; 0.413      ;
; 0.271 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[3]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[5]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A001[4]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.000        ; 0.227      ; 0.584      ;
; 0.278 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                              ; clk          ; clk         ; 0.000        ; 0.227      ; 0.589      ;
; 0.279 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                              ; clk          ; clk         ; 0.000        ; 0.227      ; 0.590      ;
; 0.284 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; clk          ; clk         ; 0.000        ; 0.233      ; 0.601      ;
; 0.285 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; slide_intf:islide|state                                                ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.416      ;
; 0.289 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                              ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[5]                              ; clk          ; clk         ; 0.000        ; 0.241      ; 0.614      ;
; 0.289 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[8]                              ; clk          ; clk         ; 0.000        ; 0.241      ; 0.614      ;
; 0.289 ; count_shtdwn[8]                                                        ; count_shtdwn[8]                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.290 ; count_shtdwn[6]                                                        ; count_shtdwn[6]                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; count_shtdwn[3]                                                        ; count_shtdwn[3]                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; count_shtdwn[5]                                                        ; count_shtdwn[5]                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; count_shtdwn[2]                                                        ; count_shtdwn[2]                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.412      ;
; 0.295 ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; BT_intf:iBT|timer[16]                                                  ; BT_intf:iBT|timer[16]                                                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; slide_intf:islide|chnnl[0]                                             ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.000        ; 0.043      ; 0.423      ;
; 0.296 ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                         ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff1                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff2                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT1|ff3                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff1                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff2                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|PB_rise:BUT2|ff3                                           ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|state                                ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[0]                              ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[1]                              ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[2]                              ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A002[3]                              ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A004                                 ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Prev                                                 ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Next                                                 ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.642 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Idle                                                 ; clk          ; clk         ; 0.500        ; -0.605     ; 1.524      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[5]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[6]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[4]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[9]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[11]                                    ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[8]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[2]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[3]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[1]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[14]                                    ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[13]                                    ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[12]                                    ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|duty_out[15]                                ; clk          ; clk         ; 0.500        ; -0.601     ; 1.527      ;
; -1.641 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[0]                                     ; clk          ; clk         ; 0.500        ; -0.602     ; 1.526      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|cnv_cmplt                         ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.SHIFT     ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.BackPorch ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|state.IDLE      ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.WAIT                        ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SS_n            ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[3]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[4]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[5]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[6]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[7]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[8]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[9]    ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[10]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[11]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[12]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[13]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.641 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[14]   ; clk          ; clk         ; 0.500        ; -0.597     ; 1.531      ;
; -1.467 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[0]                                             ; clk          ; clk         ; 0.500        ; -0.423     ; 1.531      ;
; -1.467 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[2]                                             ; clk          ; clk         ; 0.500        ; -0.423     ; 1.531      ;
; -1.467 ; rst_synch:irst|rst_n ; slide_intf:islide|chnnl[1]                                             ; clk          ; clk         ; 0.500        ; -0.423     ; 1.531      ;
; -1.465 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Name                                                 ; clk          ; clk         ; 0.500        ; -0.428     ; 1.524      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0]  ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1]  ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[2]  ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[3]  ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[4]  ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[0]    ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[1]    ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[2]    ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.462 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|shift_reg[15]   ; clk          ; clk         ; 0.500        ; -0.418     ; 1.531      ;
; -1.461 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A005                                 ; clk          ; clk         ; 0.500        ; -0.423     ; 1.525      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                       ; clk          ; clk         ; 0.500        ; -0.423     ; 1.523      ;
; -1.459 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                              ; clk          ; clk         ; 0.500        ; -0.422     ; 1.524      ;
; -1.459 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                              ; clk          ; clk         ; 0.500        ; -0.422     ; 1.524      ;
; -1.459 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                              ; clk          ; clk         ; 0.500        ; -0.422     ; 1.524      ;
; -1.458 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                         ; clk          ; clk         ; 0.500        ; -0.420     ; 1.525      ;
; -1.458 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                         ; clk          ; clk         ; 0.500        ; -0.420     ; 1.525      ;
; -1.458 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                         ; clk          ; clk         ; 0.500        ; -0.420     ; 1.525      ;
; -1.458 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                         ; clk          ; clk         ; 0.500        ; -0.420     ; 1.525      ;
; -1.458 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                         ; clk          ; clk         ; 0.500        ; -0.420     ; 1.525      ;
; -1.453 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                                ; clk          ; clk         ; 0.500        ; -0.415     ; 1.525      ;
; -1.452 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                    ; clk          ; clk         ; 0.500        ; -0.412     ; 1.527      ;
; -1.452 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                        ; clk          ; clk         ; 0.500        ; -0.408     ; 1.531      ;
; -1.452 ; rst_synch:irst|rst_n ; slide_intf:islide|state                                                ; clk          ; clk         ; 0.500        ; -0.408     ; 1.531      ;
; -1.452 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.408     ; 1.531      ;
; -1.452 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                       ; clk          ; clk         ; 0.500        ; -0.408     ; 1.531      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Wait                                                 ; clk          ; clk         ; 0.500        ; -0.412     ; 1.527      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Check                                                ; clk          ; clk         ; 0.500        ; -0.412     ; 1.527      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                              ; clk          ; clk         ; 0.500        ; -0.414     ; 1.525      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                              ; clk          ; clk         ; 0.500        ; -0.414     ; 1.525      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                              ; clk          ; clk         ; 0.500        ; -0.415     ; 1.524      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                              ; clk          ; clk         ; 0.500        ; -0.414     ; 1.525      ;
; -1.452 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                              ; clk          ; clk         ; 0.500        ; -0.414     ; 1.525      ;
; -1.451 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]                                     ; clk          ; clk         ; 0.500        ; -0.412     ; 1.526      ;
+--------+----------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                        ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.107 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[2]                                         ; clk          ; clk         ; -0.500       ; -0.316     ; 1.395      ;
; 2.107 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[1]                                         ; clk          ; clk         ; -0.500       ; -0.316     ; 1.395      ;
; 2.107 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[4]                                         ; clk          ; clk         ; -0.500       ; -0.316     ; 1.395      ;
; 2.107 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|sum[3]                                         ; clk          ; clk         ; -0.500       ; -0.316     ; 1.395      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B001                                ; clk          ; clk         ; -0.500       ; -0.326     ; 1.393      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|B002                                ; clk          ; clk         ; -0.500       ; -0.326     ; 1.393      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[1]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.393      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[5]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.393      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[8]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.393      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.IDLE                                     ; clk          ; clk         ; -0.500       ; -0.324     ; 1.395      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT1                                    ; clk          ; clk         ; -0.500       ; -0.324     ; 1.395      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.WAIT2                                    ; clk          ; clk         ; -0.500       ; -0.324     ; 1.395      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|state.DATA                                     ; clk          ; clk         ; -0.500       ; -0.324     ; 1.395      ;
; 2.115 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|tx_done                             ; clk          ; clk         ; -0.500       ; -0.324     ; 1.395      ;
; 2.116 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[0]    ; clk          ; clk         ; -0.500       ; -0.320     ; 1.400      ;
; 2.116 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[1]    ; clk          ; clk         ; -0.500       ; -0.320     ; 1.400      ;
; 2.116 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[2]    ; clk          ; clk         ; -0.500       ; -0.320     ; 1.400      ;
; 2.116 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|SCLK_div[3]    ; clk          ; clk         ; -0.500       ; -0.320     ; 1.400      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[0]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[1]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[2]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A008[3]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[7]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[6]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[5]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[4]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[3]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[2]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[1]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.117 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[0]                             ; clk          ; clk         ; -0.500       ; -0.326     ; 1.395      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[0]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[1]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[2]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[3]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[4]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[5]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[6]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[7]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[8]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; count_shtdwn[9]                                                       ; clk          ; clk         ; -0.500       ; -0.328     ; 1.397      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[2]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[5]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[6]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[7]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[8]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.121 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[3]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.393      ;
; 2.122 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDMrght|counter                                   ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[7]                                    ; clk          ; clk         ; -0.500       ; -0.330     ; 1.396      ;
; 2.122 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[10]                                   ; clk          ; clk         ; -0.500       ; -0.330     ; 1.396      ;
; 2.122 ; rst_synch:irst|rst_n ; spkr_drv:ispkr|PDM:iPDM1ft|fout[15]                                   ; clk          ; clk         ; -0.500       ; -0.330     ; 1.396      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[1]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[2]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[3]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[4]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[5]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[6]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[7]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[8]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[9]                                                  ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[10]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[11]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[12]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[13]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[14]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[15]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|timer[16]                                                 ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.READ                       ; clk          ; clk         ; -0.500       ; -0.325     ; 1.401      ;
; 2.122 ; rst_synch:irst|rst_n ; slide_intf:islide|state                                               ; clk          ; clk         ; -0.500       ; -0.325     ; 1.401      ;
; 2.122 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.IDLE                       ; clk          ; clk         ; -0.500       ; -0.325     ; 1.401      ;
; 2.122 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|state.TRANS                      ; clk          ; clk         ; -0.500       ; -0.325     ; 1.401      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[4]                             ; clk          ; clk         ; -0.500       ; -0.333     ; 1.393      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[2]                             ; clk          ; clk         ; -0.500       ; -0.333     ; 1.393      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[7]                             ; clk          ; clk         ; -0.500       ; -0.333     ; 1.393      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Wait                                                ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Check                                               ; clk          ; clk         ; -0.500       ; -0.329     ; 1.397      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[1]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.394      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[4]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.394      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A009[0]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.394      ;
; 2.122 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A007[8]                             ; clk          ; clk         ; -0.500       ; -0.332     ; 1.394      ;
; 2.123 ; rst_synch:irst|rst_n ; BT_intf:iBT|state.Start                                               ; clk          ; clk         ; -0.500       ; -0.332     ; 1.395      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[10]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[11]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[12]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[13]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[14]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[16]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[17]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[18]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; count_shtdwn[15]                                                      ; clk          ; clk         ; -0.500       ; -0.341     ; 1.392      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[3]                             ; clk          ; clk         ; -0.500       ; -0.340     ; 1.393      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[6]                             ; clk          ; clk         ; -0.500       ; -0.340     ; 1.393      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|UART:iUART|A003[0]                             ; clk          ; clk         ; -0.500       ; -0.340     ; 1.393      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[0]                                        ; clk          ; clk         ; -0.500       ; -0.338     ; 1.395      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[1]                                        ; clk          ; clk         ; -0.500       ; -0.338     ; 1.395      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[2]                                        ; clk          ; clk         ; -0.500       ; -0.338     ; 1.395      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[3]                                        ; clk          ; clk         ; -0.500       ; -0.338     ; 1.395      ;
; 2.129 ; rst_synch:irst|rst_n ; BT_intf:iBT|snd_cmd:SC|addr[4]                                        ; clk          ; clk         ; -0.500       ; -0.338     ; 1.395      ;
; 2.132 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[0] ; clk          ; clk         ; -0.500       ; -0.336     ; 1.400      ;
; 2.132 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[1] ; clk          ; clk         ; -0.500       ; -0.336     ; 1.400      ;
; 2.132 ; rst_synch:irst|rst_n ; slide_intf:islide|A2D_intf:iA2D_intf|SPI_mstr:SPI_mstr|bitcountout[2] ; clk          ; clk         ; -0.500       ; -0.336     ; 1.400      ;
+-------+----------------------+-----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.232   ; 0.178 ; -2.424   ; 2.107   ; -3.000              ;
;  clk             ; -3.232   ; 0.178 ; -2.424   ; 2.107   ; -3.000              ;
; Design-wide TNS  ; -279.52  ; 0.0   ; -344.324 ; 0.0     ; -226.328            ;
;  clk             ; -279.520 ; 0.000 ; -344.324 ; 0.000   ; -226.328            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cmd_n         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I2S_data                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2S_ws                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2S_sclk                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Flt_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; next_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; prev_n                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADC_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_MOSI      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; cmd_n         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sht_dwn       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; lft_PDM       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; rght_PDM      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TX            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5152     ; 1        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5152     ; 1        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 158      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 158      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; prev_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ADC_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Flt_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; next_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; prev_n     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_MOSI    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TX          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cmd_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lft_PDM     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rght_PDM    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sht_dwn     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Thu May 02 10:09:48 2019
Info: Command: quartus_sta Equalizer -c Equalizer
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Equalizer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.232            -279.520 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332146): Worst-case recovery slack is -2.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.424            -344.324 clk 
Info (332146): Worst-case removal slack is 2.548
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.548               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -174.000 clk 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.731            -234.839 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332146): Worst-case recovery slack is -2.111
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.111            -298.950 clk 
Info (332146): Worst-case removal slack is 2.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.341               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -174.000 clk 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.405             -88.118 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332146): Worst-case recovery slack is -1.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.642            -238.316 clk 
Info (332146): Worst-case removal slack is 2.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.107               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -226.328 clk 
Info (332114): Report Metastability: Found 4 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4867 megabytes
    Info: Processing ended: Thu May 02 10:10:00 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:06


