<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7z010clg400-1" LaunchTime="1476678104">
  <File Type="OPT-DCP" Name="red_pitaya_top_opt.dcp"/>
  <File Type="ROUTE-STATUS-PB" Name="red_pitaya_top_route_status.pb"/>
  <File Type="PA-TCL" Name="red_pitaya_top.tcl"/>
  <File Type="RDI-RDI" Name="red_pitaya_top.vdi"/>
  <File Type="PWROPT-DRC" Name="red_pitaya_top_drc_pwropted.rpt"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="red_pitaya_top_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="red_pitaya_top_timing_summary_init.rpt"/>
  <File Type="OPT-DRC" Name="red_pitaya_top_drc_opted.rpt"/>
  <File Type="PWROPT-DCP" Name="red_pitaya_top_pwropt.dcp"/>
  <File Type="OPT-HWDEF" Name="red_pitaya_top.hwdef"/>
  <File Type="OPT-TIMING" Name="red_pitaya_top_timing_summary_opted.rpt"/>
  <File Type="PWROPT-TIMING" Name="red_pitaya_top_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="red_pitaya_top_placed.dcp"/>
  <File Type="PLACE-IO" Name="red_pitaya_top_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="red_pitaya_top_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="red_pitaya_top_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="red_pitaya_top_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="red_pitaya_top_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="red_pitaya_top_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="red_pitaya_top_incremental_reuse_pre_placed.rpt"/>
  <File Type="PLACE-TIMING" Name="red_pitaya_top_timing_summary_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="red_pitaya_top_postplace_pwropt.dcp"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="red_pitaya_top_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="red_pitaya_top_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="red_pitaya_top_drc_physopted.rpt"/>
  <File Type="PHYSOPT-TIMING" Name="red_pitaya_top_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-DCP" Name="red_pitaya_top_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="red_pitaya_top_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="red_pitaya_top_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="red_pitaya_top_drc_routed.pb"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="red_pitaya_top_methodology_drc_routed.rpt"/>
  <File Type="BG-BIT" Name="red_pitaya_top.bit"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="red_pitaya_top_methodology_drc_routed.pb"/>
  <File Type="ROUTE-PWR" Name="red_pitaya_top_power_routed.rpt"/>
  <File Type="ROUTE-PWR-SUM" Name="red_pitaya_top_power_summary_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="red_pitaya_top_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="red_pitaya_top_route_status.rpt"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="red_pitaya_top_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="red_pitaya_top_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="red_pitaya_top_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="red_pitaya_top_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="red_pitaya_top_clock_utilization_routed.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="red_pitaya_top_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="red_pitaya_top_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="red_pitaya_top_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="red_pitaya_top_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="red_pitaya_top_timing_summary_postroute_physopted.rpx"/>
  <File Type="BG-BIN" Name="red_pitaya_top.bin"/>
  <File Type="BITSTR-MSK" Name="red_pitaya_top.msk"/>
  <File Type="BITSTR-RBT" Name="red_pitaya_top.rbt"/>
  <File Type="BITSTR-NKY" Name="red_pitaya_top.nky"/>
  <File Type="BITSTR-BMM" Name="red_pitaya_top_bd.bmm"/>
  <File Type="BITSTR-MMI" Name="red_pitaya_top.mmi"/>
  <File Type="BITSTR-SYSDEF" Name="red_pitaya_top.sysdef"/>
  <File Type="BG-BGN" Name="red_pitaya_top.bgn"/>
  <File Type="BG-DRC" Name="red_pitaya_top.drc"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/system/system.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../redPitayaClean/redpitaya.srcs/sources_1/bd/system/system.bd"/>
        <Attr Name="ImportTime" Val="1475684018"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/sys_bus_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/sys_bus_if.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_if.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_if.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/system/hdl/system_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../redPitayaClean/redpitaya.srcs/sources_1/bd/system/hdl/system_wrapper.v"/>
        <Attr Name="ImportTime" Val="1475684018"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_slave.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_slave.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_dfilt1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_dfilt1.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/axi_wr_fifo.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/axi_wr_fifo.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/axi_master.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/axi_master.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_pid_block.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_pid_block.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/red_pitaya_pll.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/red_pitaya_pll.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_ps.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_ps.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_ams.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_ams.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_pwm.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_pwm.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_scope.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_scope.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_hk.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_hk.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_pid.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_pid.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_top.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_top.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_asg_ch.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_asg_ch.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/red_pitaya_asg.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/red_pitaya_asg.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_stream_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_stream_if.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_reg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_reg.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/linear.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/linear.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_filter.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/scope_filter.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_edge.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/scope_edge.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_dec_avg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/scope_dec_avg.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_cnt.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_cnt.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/rle.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/rle.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/la_trigger.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/la_trigger.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pid_block.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/pid_block.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_pas.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_pas.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/asg.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/asg.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/str_dec.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/str_dec.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/acq.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/acq.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/str_to_ram.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/str_to_ram.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/cts.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/cts.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_stub.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/sys_bus_stub.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_dly.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_dly.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/scope_top.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/scope_top.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_lite_slave.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_lite_slave.v"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/muxctl.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/muxctl.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pid.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/pid.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/gpio.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/gpio.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pdm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/pdm.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/clkdiv.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/clkdiv.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_reg_array_o.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/sys_reg_array_o.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_demux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_demux.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/sys_bus_interconnect.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/sys_bus_interconnect.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/id.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/id.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/red_pitaya_calib.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/red_pitaya_calib.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/la_top.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/la_top.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/red_pitaya_dfilt1.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/red_pitaya_dfilt1.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/asg_top.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/asg_top.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/axi4_stream_mux.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/axi4_stream_mux.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/debounce.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/debounce.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/pwm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/pwm.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/prj/classic/rtl/pwm.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/pwm.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/axi4_lite_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/axi4_lite_if.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga/rtl/interface/spi_if.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../rtl/interface/spi_if.sv"/>
        <Attr Name="ImportTime" Val="1475546741"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="red_pitaya_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/sdc/red_pitaya.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sdc/red_pitaya.xdc"/>
        <Attr Name="ImportTime" Val="1475683716"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
</GenRun>
