          0 :                            cpu     6801
          0 :                            include "mc6801.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :
(1)       0 :                    ;;; MC6801/MC6803
(1)       0 :                    ;;; Condition Code Register (CC)
(1)       0 : =1                 CC_CARRY      equ  %00000001   ; set to 1 if carry occurred
(1)       0 : =2                 CC_OVERFLOW   equ  %00000010   ; set to 1 if overflow occurred
(1)       0 : =4                 CC_ZERO       equ  %00000100   ; set to 1 if result is zero
(1)       0 : =8                 CC_NEGATIVE   equ  %00001000   ; set to 1 if result is negative
(1)       0 : =10                CC_IRQ        equ  %00010000   ; if 1, IRQ is masked
(1)       0 : =20                CC_HALF_CARRY equ  %00100000   ; if 1, decimal carry from least digit occurred
(1)       0 :
(1)       0 :                    ;;; Internal Register Area
(1)       0 : =0                 DDR1:   equ     $00          ; $00: Port 1 Data Direction Register
(1)       0 : =1                 DDR2:   equ     $01          ; $01: Port 2 Data Direction Register
(1)       0 : =2                 PORT1:  equ     $02          ; $02: Port 1 Data Register
(1)       0 : =3                 PORT2:  equ     $03          ; $03: Port 2 Data Register
(1)       0 : =4                 DDR3:   equ     $04          ; $04: Port 3 Data Direction Register
(1)       0 : =5                 DDR4:   equ     $05          ; $05: Port 4 Data Direction Register
(1)       0 : =6                 PORT3:  equ     $06          ; $06: Port 3 Data Register
(1)       0 : =7                 PORT4:  equ     $07          ; $07: Port 4 Data Register
(1)       0 : =8                 TCSR:   equ     $08          ; $08: Timer Control and Status Register
(1)       0 : =9                 TCNT:   equ     $09          ; $09: Timer Counter
(1)       0 : =B                 TOCR:   equ     $0B          ; $0B: Output Compare Register
(1)       0 : =D                 TCAP:   equ     $0D          ; $0D: Input Capture Register
(1)       0 : =F                 P3CSR:  equ     $0F          ; $0F: Port 3 Control and Status Register
(1)       0 : =10                RMCR:   equ     $10          ; $10: Rate and Mode Control Registers
(1)       0 : =11                TRCSR:  equ     $11          ; $11: Transmit Receive Control and Status Register
(1)       0 : =12                SCRDR:  equ     $12          ; $12: Receiver Data Register
(1)       0 : =13                SCTDR:  equ     $13          ; $13: Transmit Data Register
(1)       0 : =14                RAMCR:  equ     $14          ; $14: RAM Control Register
(1)       0 :
(1)       0 :                    ;;; Port 2 Data Register
(1)       0 : =E0                PC_gm:  equ     %11100000       ; PC group mask
(1)       0 : =5                 PC_gp:  equ     5               ; PC group position
(1)       0 : =20                PC0_bm: equ     %00100000       ; PC0
(1)       0 : =40                PC1_bm: equ     %01000000       ; PC1
(1)       0 : =80                PC2_bm: equ     %10000000       ; PC2
(1)       0 :
(1)       0 :                    ;;; Port 3 Control and Status Register
(1)       0 : =8                 P3_LATCH_bm:    equ     %00001000 ; Latch Enable
(1)       0 : =10                P3_OSS_bm:      equ     %00010000 ; Output Strobe Select
(1)       0 : =40                P3_IS3IE_bm:    equ     %01000000 ; IS3 IRQ1 Enable
(1)       0 : =80                P3_IS3F_bm:     equ     %10000000 ; IS3 Flag
(1)       0 :
(1)       0 :                    ;;; RAM Control Register
(1)       0 : =40                RAME_bm:        equ     %01000000 ; RAM Enable
(1)       0 : =80                STBY_PWR_bm:    equ     %10000000 ; Standby Power status
(1)       0 :
(1)       0 :                    ;;; Timer Control and Status Register
(1)       0 : =1                 TCSR_OLVL_bm:   equ     %00000001 ; Output Level
(1)       0 : =2                 TCSR_IEDG_bm:   equ     %00000010 ; Input Edge. 0=negative/1=positive
(1)       0 : =4                 TCSR_ETOI_bm:   equ     %00000100 ; Enable Timer Overflow Interrupt for IRQ2
(1)       0 : =8                 TCSR_EOCI_bm:   equ     %00001000 ; Enable Output Compare Interrupt for IRQ2
(1)       0 : =10                TCSR_EICI_bm:   equ     %00010000 ; Enable Input Capture Interrupt for IRQ2
(1)       0 : =20                TCSR_TOF_bm:    equ     %00100000 ; Timer Overflow Flag
(1)       0 : =40                TCSR_OCF_bm:    equ     %01000000 ; Output Compare Flag
(1)       0 : =80                TCSR_ICF_bm:    equ     %10000000 ; Input Capture Flag
(1)       0 :
(1)       0 :                    ;;; Serial Communication Interface
(1)       0 :                    ;;; Rate and Mode Control Registers
(1)       0 :                            ;; Speed Select
(1)       0 : =3                 SS_gm:          equ     %00000011 ; Group mask
(1)       0 : =0                 SS_DIV16_gc:    equ     %00000000 ; E/16
(1)       0 : =1                 SS_DIV128_gc:   equ     %00000001 ; E/128
(1)       0 : =2                 SS_DIV1024_gc:  equ     %00000010 ; E/1024
(1)       0 : =3                 SS_DIV4096_gc:  equ     %00000011 ; E/4096
(1)       0 :                            ;; Clock Control and Format Select
(1)       0 : =C                 CCFS_gm:        equ     %00001100 ; Group mask
(1)       0 : =0                 CCFS_BIPH_gc:   equ     %00000000 ; Bi-Phase
(1)       0 : =4                 CCFS_NRZ_gc:    equ     %00000100 ; NRZ
(1)       0 : =8                 CCFS_NRZO_gc:   equ     %00001000 ; NRZ P22=Clock Output
(1)       0 : =C                 CCFS_NRZI_gc:   equ     %00001100 ; NRZ P22=Clock Input
(1)       0 :                    ;;; Transmit/Receive Control and Status Register
(1)       0 : =1                 TRCSR_WU_bm:    equ     %00000001 ; Wake-up on idle line
(1)       0 : =2                 TRCSR_TE_bm:    equ     %00000010 ; Transmit Enable; if set, P24 is output
(1)       0 : =4                 TRCSR_TIE_bm:   equ     %00000100 ; Transmit Interrupt Enable for IRQ2
(1)       0 : =8                 TRCSR_RE_bm:    equ     %00001000 ; Receiver Enable; if set, P23 is input
(1)       0 : =10                TRCSR_RIE_bm:   equ     %00010000 ; Receiver Interrupt Enable for IRQ2
(1)       0 : =20                TRCSR_TDRE_bm:  equ     %00100000 ; Transmit Data Register Empty
(1)       0 : =40                TRCSR_ORFE_bm:  equ     %01000000 ; Overrun Framing Error
(1)       0 : =80                TRCSR_RDRF_bm:  equ     %10000000 ; Receive Data Register Full
(1)       0 :
(1)       0 :                    ;;; Vector
(1)       0 : =FFF0              VEC_SCI:        equ     $FFF0  ; $FFF0: SCI Interrupt (TDRE+RDRF+ORFE)
(1)       0 : =FFF2              VEC_TOF:        equ     $FFF2  ; $FFF2: Timer Overflow Interrupt
(1)       0 : =FFF4              VEC_OCF:        equ     $FFF4  ; $FFF4: Output Compare Interrupt
(1)       0 : =FFF6              VEC_ICF:        equ     $FFF6  ; $FFF6: Input Capture Interrupt
(1)       0 : =FFF8              VEC_IRQ1:       equ     $FFF8  ; $FFF8: Maskable Interrupt Request 1
(1)       0 : =FFFA              VEC_SWI:        equ     $FFFA  ; $FFFA: Software Interrupt
(1)       0 : =FFFC              VEC_NMI:        equ     $FFFC  ; $FFFC: Non Maskable Interrupt
(1)       0 : =FFFE              VEC_RESET:      equ     $FFFE  ; $FFFE: Reset
          0 :
          0 :                    ;;; MC6850 Asynchronous Communication Interface Adapter
          0 : =DF00              ACIA:   equ     $DF00
          0 :                            include "mc6850.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :
(1)       0 :                    ;;; MC6850
(1)       0 :                    ;;; Asynchronous Communication Interface Adapter
(1)       0 :
(1)       0 :                    ;;; Control register
(1)       0 : =DF00              ACIA_control:   equ     ACIA+0
(1)       0 :                            ;; Counter Divider Select Bits
(1)       0 : =3                 CDS_gm:         equ     %11    ; Group mask
(1)       0 : =0                 CDS_DIV1_gc:    equ     %00000000 ; /1
(1)       0 : =1                 CDS_DIV16_gc:   equ     %00000001 ; /16
(1)       0 : =2                 CDS_DIV64_gc:   equ     %00000010 ; /64
(1)       0 : =3                 CDS_RESET_gc:   equ     %00000011 ; Master Reset
(1)       0 :                            ;; Word Select Bits
(1)       0 : =1C                WSB_gm:         equ     %00011100 ; Group mask
(1)       0 : =0                 WSB_7E2_gc:     equ     %00000000 ; 7 Bits + Even Parity + 2 Stop Bits
(1)       0 : =4                 WSB_7O2_gc:     equ     %00000100 ; 7 bits + Odd Parity  + 2 Stop Bits
(1)       0 : =8                 WSB_7E1_gc:     equ     %00001000 ; 7 bits + Even Parity + 1 Stop Bits
(1)       0 : =C                 WSB_7O1_gc:     equ     %00001100 ; 7 bits + Odd Parity  + 1 Stop Bits
(1)       0 : =10                WSB_8N2_gc:     equ     %00010000 ; 8 bits + No Parity   + 2 Stop Bits
(1)       0 : =14                WSB_8N1_gc:     equ     %00010100 ; 8 bits + No Parity   + 1 Stop Bits
(1)       0 : =18                WSB_8E1_gc:     equ     %00011000 ; 8 bits + Even Parity + 1 Stop Bits
(1)       0 : =1C                WSB_8O1_gc:     equ     %00011100 ; 8 bits + Odd Parity  + 1 Stop Bits
(1)       0 :                            ;; Transmit Control Bits
(1)       0 : =60                TCB_gm:         equ     %01100000 ; Group mask
(1)       0 : =0                 TCB_DI_gc:      equ     %00000000 ; RTS=Low,  Tx Interrupt Disabled
(1)       0 : =20                TCB_EI_gc:      equ     %00100000 ; RTS=Low,  Tx Interrupt Enabled
(1)       0 : =40                TCB_RTS_gc:     equ     %01000000 ; RTS=High, Tx Interrupt Disabled
(1)       0 : =60                TCB_BREAK_gc:   equ     %01100000 ; RTS=Low,  Tx Interrupt Disabled
(1)       0 :                                                      ; Transmit Break Level
(1)       0 : =80                RIEB_bm:        equ     %10000000 ; Receive Interrupt Enable Bit mask
(1)       0 :
(1)       0 :                    ;;; Status register
(1)       0 : =DF00              ACIA_status:    equ     ACIA+0
(1)       0 : =1                 RDRF_bm:        equ     %00000001 ; Receive Data Register Full
(1)       0 : =2                 TDRE_bm:        equ     %00000010 ; Transmit Data Register Empty
(1)       0 : =4                 DCDF_bm:        equ     %00000100 ; Data Carrier Detect Flag
(1)       0 : =8                 CTSF_bm:        equ     %00001000 ; Clear To Send Flag
(1)       0 : =10                FERR_bm:        equ     %00010000 ; Frame Error Flag
(1)       0 : =20                OVRN_bm:        equ     %00100000 ; Receiver Overrun Flag
(1)       0 : =40                PERR_bm:        equ     %01000000 ; Parity Error Flag
(1)       0 : =80                IRQF_bm:        equ     %10000000 ; Interrupt Request Flag
(1)       0 :
(1)       0 :                    ;;; Data register
(1)       0 : =DF01              ACIA_data:      equ     ACIA+1          ; Data register
          0 : =94                RX_INT_TX_NO:   equ     WSB_8N1_gc|RIEB_bm
          0 : =B4                RX_INT_TX_INT:  equ     WSB_8N1_gc|RIEB_bm|TCB_EI_gc
          0 :
         40 :                            org     $40
         40 :                    ;;; Working space for mandelbrot.inc
         40 : =32                F:      equ     50
         40 :                    vC:     rmb     2
         42 :                    vD:     rmb     2
         44 :                    vA:     rmb     2
         46 :                    vB:     rmb     2
         48 :                    vS:     rmb     2
         4A :                    vP:     rmb     2
         4C :                    vQ:     rmb     2
         4E :                    vT:     rmb     2
         50 :                    vY:     rmb     1
         51 :                    vX:     rmb     1
         52 :                    vI:     rmb     1
         53 :
         53 :                    ;;; Working space for arith.inc
         53 :                    R0:
         53 :                    R0H:    rmb     1
         54 :                    R0L:    rmb     1
         55 :                    R1:
         55 :                    R1H:    rmb     1
         56 :                    R1L:    rmb     1
         57 :                    R2:
         57 :                    R2H:    rmb     1
         58 :                    R2L:    rmb     1
         59 :                    sign:   rmb     1
         5A :
       2000 :                            org     $2000
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       rmb     rx_queue_size
       2080 : =80                tx_queue_size:  equ     128
       2080 :                    tx_queue:       rmb     tx_queue_size
       2100 :
       1000 :                            org     $1000
       1000 : =FFF               stack:  equ     *-1             ; MC6800's SP is post-decrement/pre-increment
       1000 :
       FFF2 :                            org     $FFF2           ; MC68HC11 IRQ
       FFF2 : 03 90                      fdb     isr_irq
       FFF4 :
       FFF6 :                            org     $FFF6           ; MC68HC11 SWI
       FFF6 : FF F6                      fdb     $FFF6
       FFF8 :
       FFF8 :                            org     VEC_IRQ1
       FFF8 : 03 90                      fdb     isr_irq
       FFFA :
       FFFA :                            org     VEC_SWI
       FFFA : FF FA                      fdb     VEC_SWI         ; for halt to system
       FFFC :
       FFFE :                            org     VEC_RESET
       FFFE : 01 00                      fdb     initialize
      10000 :
        100 :                            org     $0100
        100 :                    initialize:
        100 : 8E 0F FF                   lds     #stack
        103 : CE 20 00                   ldx     #rx_queue
        106 : C6 80                      ldab    #rx_queue_size
        108 : BD 03 49                   jsr     queue_init
        10B : CE 20 80                   ldx     #tx_queue
        10E : C6 80                      ldab    #tx_queue_size
        110 : BD 03 49                   jsr     queue_init
        113 :                            ;; initialize ACIA
        113 : 86 03                      ldaa    #CDS_RESET_gc   ; master reset
        115 : B7 DF 00                   staa    ACIA_control
        118 : 86 94                      ldaa    #RX_INT_TX_NO
        11A : B7 DF 00                   staa    ACIA_control
        11D : 0E                         cli                     ; enable IRQ
        11E :
        11E :                    loop:
        11E : BD 01 72                   jsr     mandelbrot
        121 : BD 01 33                   jsr     newline
        124 : 20 F8                      bra     loop
        126 :
        126 :                    ;;; Get character
        126 :                    ;;; @return A
        126 :                    ;;; @return CC.C 0 if no character
        126 :                    ;;; @clobber X
        126 :                    getchar:
        126 : 0F                         sei                     ; disable IRQ
        127 : CE 20 00                   ldx     #rx_queue
        12A : BD 03 74                   jsr     queue_remove
        12D : 0E                         cli                     ; enable IRQ
        12E : 39                         rts
        12F :
        12F :                    ;;; Put character
        12F :                    ;;; @param A
        12F :                    ;;; @clobber X
        12F :                    putspace:
        12F : 86 20                      ldaa    #' '
        131 : 20 06                      bra     putchar
        133 :                    newline:
        133 : 86 0D                      ldaa    #$0D
        135 : 8D 02                      bsr     putchar
        137 : 86 0A                      ldaa    #$0A
        139 :                    putchar:
        139 : 3C                         pshx
        13A : 36                         psha
        13B : CE 20 80                   ldx     #tx_queue
        13E :                    putchar_retry:
        13E : 0F                         sei                     ; disable IRQ
        13F : BD 03 58                   jsr     queue_add
        142 : 0E                         cli                     ; enable IRQ
        143 : 24 F9                      bcc     putchar_retry   ; branch if queue is full
        145 : 86 B4                      ldaa    #RX_INT_TX_INT  ; enable Tx interrupt
        147 : B7 DF 00                   staa    ACIA_control
        14A : 32                         pula
        14B : 38                         pulx
        14C : 39                         rts
        14D :
        14D :                            include "mandelbrot.inc"
(1)     14D :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)     14D :                            cpu     6801
(1)     14D :
(1)     14D :                    ;;; Print variable: "A=variable "
(1)     14D :                    ;;; @param X variable
(1)     14D :                    ;;; @param A variable letter
(1)     14D :                    ;;; @clobber R0
(1)     14D :                    print:
(1)     14D : BD 01 39                   jsr     putchar         ; print variable letter
(1)     150 : 86 3D                      ldaa    #'='
(1)     152 : BD 01 39                   jsr     putchar         ; '='
(1)     155 : DF 53                      stx     R0
(1)     157 : DC 53                      ldd     R0
(1)     159 : BD 02 6C                   jsr     print_int16
(1)     15C : 7E 01 2F                   jmp     putspace
(1)     15F :
(1)     15F :                    ;;; Sign extend A into X
(1)     15F :                    ;;; @param A
(1)     15F :                    ;;; @return X sign extended A
(1)     15F :                    sex_A:
(1)     15F : 7F 00 53                   clr     R0H
(1)     162 : 97 54                      staa    R0L
(1)     164 : 2A 03                      bpl     sex_A_exit
(1)     166 : 73 00 53                   com     R0H
(1)     169 :                    sex_A_exit:
(1)     169 : DE 53                      ldx     R0
(1)     16B : 39                         rts
(1)     16C :
(1)     16C :                    ;;; Sign extend B into D
(1)     16C :                    ;;; @param B
(1)     16C :                    ;;; @return D sign extended B
(1)     16C :                    sex_B:
(1)     16C : 4F                         clra
(1)     16D : 5D                         tstb
(1)     16E : 2A 01                      bpl     sex_B_exit
(1)     170 : 43                         coma
(1)     171 :                    sex_B_exit:
(1)     171 : 39                         rts
(1)     172 :
(1)     172 :                    mandelbrot:
(1)     172 : 86 F4                      ldaa    #-12
(1)     174 : 97 50                      staa    vY              ; Y=-12
(1)     176 :                    loop_y:
(1)     176 : 86 CF                      ldaa    #-49
(1)     178 : 97 51                      staa    vX              ; X=-49
(1)     17A :                    loop_x:
(1)     17A : D6 51                      ldab    vX
(1)     17C : 8D EE                      bsr     sex_B
(1)     17E : CE 00 E5                   ldx     #229
(1)     181 : BD 02 B6                   jsr     mul16           ; X*229
(1)     184 : CE 00 64                   ldx     #100
(1)     187 : BD 03 1A                   jsr     div16           ; X*229/100
(1)     18A : DD 40                      std     vC              ; C=X*229/100
(1)     18C : DD 44                      std     vA              ; A=C
(1)     18E : D6 50                      ldab    vY
(1)     190 : 8D DA                      bsr     sex_B
(1)     192 : CE 01 A0                   ldx     #416
(1)     195 : BD 02 B6                   jsr     mul16           ; Y*416
(1)     198 : CE 00 64                   ldx     #100
(1)     19B : BD 03 1A                   jsr     div16           ; Y*416/100
(1)     19E : DD 42                      std     vD              ; D=Y*416/100
(1)     1A0 : DD 46                      std     vB              ; B=D
(1)     1A2 : 7F 00 52                   clr     vI              ; I=0
(1)     1A5 :
(1)     1A5 :                            ;; ldaa    vY              ; Y
(1)     1A5 :                            ;; jsr     sex_A
(1)     1A5 :                            ;; ldaa    #'Y'
(1)     1A5 :                            ;; jsr     print
(1)     1A5 :                            ;; ldaa    vX              ; X
(1)     1A5 :                            ;; jsr     sex_A
(1)     1A5 :                            ;; ldaa    #'X'
(1)     1A5 :                            ;; jsr     print
(1)     1A5 :                            ;; ldx     vC              ; C
(1)     1A5 :                            ;; ldaa    #'C'
(1)     1A5 :                            ;; jsr     print
(1)     1A5 :                            ;; ldx     vD              ; D
(1)     1A5 :                            ;; ldaa    #'D'
(1)     1A5 :                            ;; jsr     print
(1)     1A5 :                            ;; jsr     newline
(1)     1A5 :
(1)     1A5 :                    loop_i:
(1)     1A5 : DC 46                      ldd     vB
(1)     1A7 : CE 00 32                   ldx     #F
(1)     1AA : BD 03 1A                   jsr     div16           ; B/F
(1)     1AD : DD 4C                      std     vQ              ; Q=B/F
(1)     1AF : CE FF CE                   ldx     #-F
(1)     1B2 : BD 02 B6                   jsr     mul16           ; -Q*F
(1)     1B5 : D3 46                      addd    vB              ; B-Q*F
(1)     1B7 : DD 48                      std     vS              ; S=B-Q*F
(1)     1B9 : DC 46                      ldd     vB
(1)     1BB : DE 46                      ldx     vB
(1)     1BD : BD 02 B6                   jsr     mul16           ; B*B
(1)     1C0 : 37                         pshb
(1)     1C1 : 36                         psha                    ; push B*B
(1)     1C2 : DC 44                      ldd     vA
(1)     1C4 : DE 44                      ldx     vA
(1)     1C6 : BD 02 B6                   jsr     mul16           ; A*A
(1)     1C9 : 38                         pulx                    ; push B*B
(1)     1CA : DF 57                      stx     R2
(1)     1CC : 93 57                      subd    R2              ; A*A-B*B
(1)     1CE : CE 00 32                   ldx     #F
(1)     1D1 : BD 03 1A                   jsr     div16           ; (A*A-B*B)/F
(1)     1D4 : D3 40                      addd    vC
(1)     1D6 : 37                         pshb
(1)     1D7 : 36                         psha                    ; push (A*A-B*B)/F+C
(1)     1D8 : DC 44                      ldd     vA
(1)     1DA : DE 4C                      ldx     vQ
(1)     1DC : BD 02 B6                   jsr     mul16           ; R0=A*Q
(1)     1DF : 37                         pshb
(1)     1E0 : 36                         psha                    ; push A*Q
(1)     1E1 : DC 44                      ldd     vA
(1)     1E3 : DE 48                      ldx     vS
(1)     1E5 : BD 02 B6                   jsr     mul16           ; A*S
(1)     1E8 : CE 00 32                   ldx     #F
(1)     1EB : BD 03 1A                   jsr     div16           ; A*S/F
(1)     1EE : 38                         pulx                    ; pull A*Q
(1)     1EF : DF 57                      stx     R2
(1)     1F1 : D3 57                      addd    R2              ; A*Q+A*S/F
(1)     1F3 : 05                         lsld                    ; 2*(A*Q+A*S/F)
(1)     1F4 : D3 42                      addd    vD              ; 2*(A*Q+A*S/F)+D
(1)     1F6 : DD 46                      std     vB              ; B=2*(A*Q+A*S/F)+D
(1)     1F8 : 32                         pula
(1)     1F9 : 33                         pulb                    ; pull (A*A-B*B)/F+C
(1)     1FA : DD 44                      std     vA              ; A=(A*A-B*B)/F+C
(1)     1FC : CE 00 32                   ldx     #F
(1)     1FF : BD 03 1A                   jsr     div16           ; A/F
(1)     202 : DD 4A                      std     vP              ; P=A/F
(1)     204 : DE 4A                      ldx     vP
(1)     206 : BD 02 B6                   jsr     mul16           ; P*P
(1)     209 : 37                         pshb
(1)     20A : 36                         psha                    ; push P*P
(1)     20B : DC 46                      ldd     vB
(1)     20D : CE 00 32                   ldx     #F
(1)     210 : BD 03 1A                   jsr     div16           ; B/F
(1)     213 : DD 4C                      std     vQ              ; Q=B/F
(1)     215 : DE 4C                      ldx     vQ
(1)     217 : BD 02 B6                   jsr     mul16           ; Q*Q
(1)     21A : 38                         pulx                    ; pull P*P
(1)     21B : DF 57                      stx     R2
(1)     21D : D3 57                      addd    R2              ; P*P+Q*Q
(1)     21F : DD 4E                      std     vT              ; T=P*P+Q*Q
(1)     221 :
(1)     221 :                            ;; jsr     putspace
(1)     221 :                            ;; ldaa    vI              ; I
(1)     221 :                            ;; jsr     sex_A
(1)     221 :                            ;; ldaa    #'I'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; ldx     vA              ; A
(1)     221 :                            ;; ldaa    #'A'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; ldx     vB              ; B
(1)     221 :                            ;; ldaa    #'B'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; ldx     vP              ; P
(1)     221 :                            ;; ldaa    #'P'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; ldx     vQ              ; Q
(1)     221 :                            ;; ldaa    #'Q'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; ldx     vT              ; T
(1)     221 :                            ;; ldaa    #'T'
(1)     221 :                            ;; jsr     print
(1)     221 :                            ;; jsr     newline
(1)     221 :
(1)     221 : DC 4E                      ldd     vT
(1)     223 : 83 00 04                   subd    #4
(1)     226 : 2E 10                      bgt     print_i         ; if 4<T
(1)     228 : 7C 00 52                   inc     vI              ; I+=1
(1)     22B : 96 52                      ldaa    vI
(1)     22D : 81 10                      cmpa    #16
(1)     22F : 2A 03                      bpl     print_space
(1)     231 : 7E 01 A5                   jmp     loop_i          ; if I<16
(1)     234 :                    print_space:
(1)     234 : 86 20                      ldaa    #' '
(1)     236 : 20 0C                      bra     print_char
(1)     238 :                    print_i:
(1)     238 : 96 52                      ldaa    vI
(1)     23A : 80 0A                      suba    #10
(1)     23C : 2A 04                      bpl     print_i2       ; if I>=10
(1)     23E : 8B 3A                      adda    #10+'0'
(1)     240 : 20 02                      bra     print_char
(1)     242 :                    print_i2:
(1)     242 : 8B 41                      adda    #'A'
(1)     244 :                    print_char:
(1)     244 : BD 01 39                   jsr     putchar
(1)     247 :
(1)     247 :                            ;; psha
(1)     247 :                            ;; ldaa    #'@'
(1)     247 :                            ;; jsr     putchar
(1)     247 :                            ;; ldaa    #'='
(1)     247 :                            ;; jsr     putchar
(1)     247 :                            ;; pula
(1)     247 :                            ;; jsr     putchar
(1)     247 :                            ;; jsr     newline
(1)     247 :
(1)     247 : BD 01 26                   jsr     getchar
(1)     24A : 24 04                      bcc     next_x
(1)     24C : 4D                         tsta
(1)     24D : 26 01                      bne     next_x
(1)     24F : 3F                         swi                     ; halt to system
(1)     250 :                    next_x:
(1)     250 : 7C 00 51                   inc     vX              ; X+=1
(1)     253 : 96 51                      ldaa    vX
(1)     255 : 81 1E                      cmpa    #30
(1)     257 : 2A 03                      bpl     next_y
(1)     259 : 7E 01 7A                   jmp     loop_x          ; if X<30
(1)     25C :                    next_y:
(1)     25C : BD 01 33                   jsr     newline
(1)     25F : 7C 00 50                   inc     vY              ; Y+=1
(1)     262 : 96 50                      ldaa    vY
(1)     264 : 81 0D                      cmpa    #13
(1)     266 : 2A 03                      bpl     mandelbrot_end
(1)     268 : 7E 01 76                   jmp     loop_y          ; if Y<13
(1)     26B :                    mandelbrot_end:
(1)     26B : 39                         rts
        26C :                            include "arith.inc"
(1)     26C :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)     26C :                            cpu     6801
(1)     26C :
(1)     26C :                    ;;; Print signed 16-bit integer as decimal
(1)     26C :                    ;;; @param D value
(1)     26C :                    ;;; @clobber D X R0 R1 R2
(1)     26C :                    print_int16:
(1)     26C : DD 53                      std     R0
(1)     26E : 2A 0E                      bpl     print_uint16
(1)     270 : 36                         psha
(1)     271 : 86 2D                      ldaa    #'-'
(1)     273 : BD 01 39                   jsr     putchar
(1)     276 : 32                         pula
(1)     277 : 43                         coma
(1)     278 : 53                         comb
(1)     279 : C3 00 01                   addd    #1        ; negate value
(1)     27C : DD 53                      std     R0
(1)     27E :                    ;;; Print unsigned 16-bit integer as decimal
(1)     27E :                    ;;; @param R0 value
(1)     27E :                    ;;; @clobber D X
(1)     27E :                    print_uint16:
(1)     27E : DC 53                      ldd     R0
(1)     280 : 27 14                      beq     print_uint16_zero
(1)     282 :                    print_uint16_loop:
(1)     282 : DD 55                      std     R1
(1)     284 : 27 15                      beq     print_uint16_end ; branch if value == 0
(1)     286 : CE 00 0A                   ldx     #10
(1)     289 : DF 57                      stx     R2
(1)     28B : BD 02 E3                   jsr     udiv16          ; R0=value/10
(1)     28E : D6 56                      ldab    R1L
(1)     290 : 37                         pshb                    ; push remainder
(1)     291 : DC 53                      ldd     R0
(1)     293 : 8D ED                      bsr     print_uint16_loop
(1)     295 : 32                         pula
(1)     296 :                    print_uint16_zero:
(1)     296 : 8A 30                      oraa    #'0'
(1)     298 : 7E 01 39                   jmp     putchar
(1)     29B :                    print_uint16_end:
(1)     29B : 39                         rts
(1)     29C :
(1)     29C :                    ;;; Unsigned multiplication: result = multiplicand * multiplier
(1)     29C :                    ;;; @param R1 multiplicand
(1)     29C :                    ;;; @param R2 multiplier
(1)     29C :                    ;;; @return R0 result
(1)     29C :                    ;;; @clobber R0 R1 R2
(1)     29C :                    umul16:
(1)     29C : 96 56                      ldaa    R1L
(1)     29E : D6 58                      ldab    R2L
(1)     2A0 : 3D                         mul                     ; low(multiplicand)*low(multiplier)
(1)     2A1 : DD 53                      std     R0
(1)     2A3 : 96 56                      ldaa    R1L
(1)     2A5 : D6 57                      ldab    R2H
(1)     2A7 : 3D                         mul                     ; low(multiplicand)*high(multiplier)
(1)     2A8 : DB 53                      addb    R0H
(1)     2AA : D7 53                      stab    R0H
(1)     2AC : 96 55                      ldaa    R1H
(1)     2AE : D6 58                      ldab    R2L
(1)     2B0 : 3D                         mul                     ; high(multiplicand)*low(multiplier)
(1)     2B1 : DB 53                      addb    R0H
(1)     2B3 : D7 53                      stab    R0H
(1)     2B5 : 39                         rts
(1)     2B6 :
(1)     2B6 :                    ;;; Multiply; result = multiplicand * multiplier
(1)     2B6 :                    ;;; @param D multiplicand
(1)     2B6 :                    ;;; @param X multiplier
(1)     2B6 :                    ;;; @return D result
(1)     2B6 :                    ;;; @clobber R0 R1 R2
(1)     2B6 :                    mul16:
(1)     2B6 : DD 55                      std     R1
(1)     2B8 : DF 57                      stx     R2
(1)     2BA : 98 57                      eora    R2H
(1)     2BC : 97 59                      staa    sign            ; save hi(multiplicand^multiplier)
(1)     2BE : DC 57                      ldd     R2
(1)     2C0 : 2A 07                      bpl     mul16_multiplicand
(1)     2C2 : 43                         coma
(1)     2C3 : 53                         comb
(1)     2C4 : C3 00 01                   addd    #1              ; negate multiplier
(1)     2C7 : DD 57                      std     R2
(1)     2C9 :                    mul16_multiplicand:
(1)     2C9 : DC 55                      ldd     R1
(1)     2CB : 2A 07                      bpl     mul16_multiply
(1)     2CD : 43                         coma
(1)     2CE : 53                         comb
(1)     2CF : C3 00 01                   addd    #1              ; negate multiplicand
(1)     2D2 : DD 55                      std     R1
(1)     2D4 :                    mul16_multiply:
(1)     2D4 : 8D C6                      bsr     umul16          ; R0=result
(1)     2D6 : DC 53                      ldd     R0
(1)     2D8 : 7D 00 59                   tst     sign            ; A=(multiplicand^multiplier)
(1)     2DB : 2A 05                      bpl     mul16_end
(1)     2DD : 43                         coma
(1)     2DE : 53                         comb
(1)     2DF : C3 00 01                   addd    #1              ; negate result
(1)     2E2 :                    mul16_end:
(1)     2E2 : 39                         rts
(1)     2E3 :
(1)     2E3 :                    ;;; Unsigned division: dividend / divisor = quotient ... remainder
(1)     2E3 :                    ;;; @praram R1 dividend
(1)     2E3 :                    ;;; @praram R2 divisor
(1)     2E3 :                    ;;; @return R0 quotient
(1)     2E3 :                    ;;; @return R1 remainder
(1)     2E3 :                    ;;; @clobber R2
(1)     2E3 :                    udiv16:
(1)     2E3 : DC 57                      ldd     R2              ; D=divisor
(1)     2E5 : 27 30                      beq     udiv16_end      ; branch if divisor==0
(1)     2E7 : CE 00 01                   ldx     #1              ; X=bits
(1)     2EA : 20 02                      bra     udiv16_prep
(1)     2EC :                    udiv16_prep_loop:
(1)     2EC : 05                         lsld                    ; divisor <<= 1
(1)     2ED : 08                         inx                     ; ++bits
(1)     2EE :                    udiv16_prep:
(1)     2EE : 4D                         tsta
(1)     2EF : 2A FB                      bpl     udiv16_prep_loop ; while msb(divisor) == 0
(1)     2F1 : DD 57                      std     R2               ; update divisor
(1)     2F3 : DC 55                      ldd     R1               ; D=dividend
(1)     2F5 : 7F 00 53                   clr     R0H
(1)     2F8 : 7F 00 54                   clr     R0L             ; quotient=0
(1)     2FB : 20 0C                      bra     udiv16_enter_loop
(1)     2FD :                    udiv16_loop:
(1)     2FD : 74 00 57                   lsr     R2H
(1)     300 : 76 00 58                   ror     R2L             ; divisor >>= 1
(1)     303 : 78 00 54                   lsl     R0L
(1)     306 : 79 00 53                   rol     R0H             ; quotient <<= 1
(1)     309 :                    udiv16_enter_loop:
(1)     309 : 93 57                      subd    R2              ; dividend -= divisor
(1)     30B : 25 05                      bcs     udiv16_readd
(1)     30D : 7C 00 54                   inc     R0L             ; quotient |= 1
(1)     310 : 20 02                      bra     udiv16_next
(1)     312 :                    udiv16_readd:
(1)     312 : D3 57                      addd    R2              ; dividend += divisor
(1)     314 :                    udiv16_next:
(1)     314 : 09                         dex                     ; --bits
(1)     315 : 26 E6                      bne     udiv16_loop     ; while bits != 0
(1)     317 :                    udiv16_end:
(1)     317 : DD 55                      std     R1              ; R1=remainder
(1)     319 : 39                         rts
(1)     31A :
(1)     31A :                    ;;; Division; dividend / divisor = quotient ... remainder
(1)     31A :                    ;;; @param D dividend
(1)     31A :                    ;;; @param X divisor
(1)     31A :                    ;;; @return D quotient
(1)     31A :                    ;;; @return X remainder
(1)     31A :                    ;;; @clobber R0 R1 R2
(1)     31A :                    div16:
(1)     31A : DD 55                      std     R1
(1)     31C : DF 57                      stx     R2
(1)     31E : 98 57                      eora    R2H
(1)     320 : 97 59                      staa    sign            ; save hi(dividend^divisor)
(1)     322 : DC 57                      ldd     R2
(1)     324 : 2A 07                      bpl     div16_dividend
(1)     326 : 43                         coma
(1)     327 : 53                         comb
(1)     328 : C3 00 01                   addd    #1              ; negate divisor
(1)     32B : DD 57                      std     R2
(1)     32D :                    div16_dividend:
(1)     32D : DC 55                      ldd     R1
(1)     32F : 2A 07                      bpl     div16_divide
(1)     331 : 43                         coma
(1)     332 : 53                         comb
(1)     333 : C3 00 01                   addd    #1              ; negate dividend
(1)     336 : DD 55                      std     R1
(1)     338 :                    div16_divide:
(1)     338 : 8D A9                      bsr     udiv16          ; R0=quotient
(1)     33A : DC 53                      ldd     R0
(1)     33C : DE 55                      ldx     R1
(1)     33E : 7D 00 59                   tst     sign            ; A=(dividend^divisor)
(1)     341 : 2A 05                      bpl     div16_end
(1)     343 : 43                         coma
(1)     344 : 53                         comb
(1)     345 : C3 00 01                   addd    #1              ; negate result
(1)     348 :                    div16_end:
(1)     348 : 39                         rts
        349 :                            include "queue.inc"
(1)     349 :                    ;;; [queue] queue structure
(1)     349 : =0                 queue_len:      equ     0       ; queue length
(1)     349 : =1                 queue_size:     equ     1       ; buffer size
(1)     349 : =2                 queue_put:      equ     2       ; queue put index
(1)     349 : =3                 queue_get:      equ     3       ; queue get index
(1)     349 : =4                 queue_buf:      equ     4       ; buffer start offset
(1)     349 :
(1)     349 :                    ;;; [queue] Initialize queue
(1)     349 :                    ;;; @param X queue work space pointer
(1)     349 :                    ;;; @param B queue work space size
(1)     349 :                    ;;; @clobber B
(1)     349 :                    queue_init:
(1)     349 : 37                         pshb
(1)     34A : 3C                         pshx
(1)     34B :                    queue_init_loop:
(1)     34B : 6F 00                      clr     0,x
(1)     34D : 08                         inx
(1)     34E : 5A                         decb
(1)     34F : 26 FA                      bne     queue_init_loop
(1)     351 : 38                         pulx
(1)     352 : 33                         pulb
(1)     353 : C0 04                      subb    #queue_buf
(1)     355 : E7 01                      stab    queue_size,x
(1)     357 : 39                         rts
(1)     358 :
(1)     358 :                    ;;; [queue] Add an element to queue
(1)     358 :                    ;;; @param X queue work space pointer
(1)     358 :                    ;;; @param A an element
(1)     358 :                    ;;; @return CC.C 0 if queue is full
(1)     358 :                    queue_add:
(1)     358 : 37                 	pshb
(1)     359 : E6 00                      ldab    queue_len,x
(1)     35B : E1 01                      cmpb    queue_size,x
(1)     35D : 24 13                      bhs     queue_add_return ; carry is cleared
(1)     35F : E6 02                      ldab    queue_put,x     ; 8 bits offset
(1)     361 : 3C                         pshx
(1)     362 : 3A                         abx                     ; X+=B
(1)     363 : A7 04                      staa    queue_buf,x     ; store an element
(1)     365 : 38                         pulx
(1)     366 : 6C 00                      inc     queue_len,x
(1)     368 : 5C                         incb
(1)     369 : E7 02                      stab    queue_put,x
(1)     36B : E1 01                      cmpb    queue_size,x
(1)     36D : 25 03                      blo     queue_add_return ; carry is set
(1)     36F : 6F 02                      clr     queue_put,x
(1)     371 : 0D                         sec                     ; set carry
(1)     372 :                    queue_add_return:
(1)     372 : 33                 	pulb
(1)     373 : 39                         rts
(1)     374 :
(1)     374 :                    ;;; [queue] Remove an element from queue
(1)     374 :                    ;;; @param X queue work space pointer
(1)     374 :                    ;;; @return A an element
(1)     374 :                    ;;; @return CC.C 0 if queue is empty
(1)     374 :                    queue_remove:
(1)     374 : 6D 00                      tst     queue_len,x
(1)     376 : 26 02                      bne     queue_remove_elem
(1)     378 : 0C                         clc                     ; clear carry
(1)     379 : 39                         rts
(1)     37A :                    queue_remove_elem
(1)     37A : 37                 	pshb
(1)     37B : E6 03                      ldab    queue_get,x     ; 8 bits offset
(1)     37D : 3C                         pshx
(1)     37E : 3A                         abx                     ; X+=B
(1)     37F : A6 04                      ldaa    queue_buf,x     ; read an element
(1)     381 : 38                         pulx
(1)     382 : 6A 00                      dec     queue_len,x
(1)     384 : 5C                         incb
(1)     385 : E7 03                      stab    queue_get,x
(1)     387 : E1 01                      cmpb    queue_size,x
(1)     389 : 25 03                      blo     queue_remove_return ; carry is set
(1)     38B : 6F 03                      clr     queue_get,x
(1)     38D : 0D                         sec                     ; set carry
(1)     38E :                    queue_remove_return:
(1)     38E : 33                         pulb
(1)     38F : 39                         rts
(1)     390 :
(1)     390 :                    ;;; Local Variables:
(1)     390 :                    ;;; mode: asm
(1)     390 :                    ;;; End:
(1)     390 :                    ;;; vim: set ft=asm et ts=4 sw=4:
        390 :
        390 :                    isr_irq:
        390 : F6 DF 00                   ldab    ACIA_status
        393 : C5 80                      bitb    #IRQF_bm
        395 : 27 1C                      beq     isr_irq_exit
        397 : C5 01                      bitb    #RDRF_bm
        399 : 27 09                      beq     isr_irq_send
        39B : B6 DF 01                   ldaa    ACIA_data       ; receive character
        39E : CE 20 00                   ldx     #rx_queue
        3A1 : BD 03 58                   jsr     queue_add
        3A4 :                    isr_irq_send:
        3A4 : C5 02                      bitb    #TDRE_bm
        3A6 : 27 0B                      beq     isr_irq_exit
        3A8 : CE 20 80                   ldx     #tx_queue
        3AB : BD 03 74                   jsr     queue_remove
        3AE : 24 04                      bcc     isr_irq_send_empty
        3B0 : B7 DF 01                   staa    ACIA_data       ; send character
        3B3 :                    isr_irq_exit:
        3B3 : 3B                         rti
        3B4 :                    isr_irq_send_empty:
        3B4 : 86 94                      ldaa    #RX_INT_TX_NO
        3B6 : B7 DF 00                   staa    ACIA_control    ; disable Tx interrupt
        3B9 : 3B                         rti
