## 2Day

# 조합회로(Combinational Logic)
 - Clk 없이 비동기식 동작
# 순차회로(Sequential Logic)
 - Clk으로 인한 동기화된 동작
# Latch & F/F
 - 저장 기능이 있다.
 - 메모리 기능이 있다.

# Latch
 - Clk 없이 동작
 - 11 -> 00 발진 폭주
 - 00일때 메모리 기능
 ![alt text](image.png)
  *RS-Latch*
 - 
 
# F/F
 - Clk 있이 동작
 - Master Slave가 합쳐져서 만들어짐
 ![alt text](image-1.png)
 - 클럭신호와 입력신호가 동시에 들어가서 값을 정할 수 없을 때 메타스테이블 현상
 - SetUp 타임에 데이터 오차가 발생하면 메타스테이블 발생
 - SetUP Time : Clock Edge 발생 전 DATA 유지시간(마스터 통과 시간)
 - Hold Time : Clock Edge 발생 후 DATA 유지시간(슬레이브 통과 시간)
 ![alt text](image-4.png)
 ![alt text](image-2.png)
 ![alt text](image-3.png)
 - 메타스테이블 개선시키기 위함 Synchronizer(동기화기)
 - 전파 지연 시간(Propagation delay time)

 -button debounce 시뮬레이션
![alt text](image-5.png)
![alt text](image-6.png)

# FSM
 - Moore Machine
   - 현재 상태를 저장하고 있다.
 - Mealy Machine
   - 

![alt text](image-7.png)




 - 추상화 : 어떤 특징을 뽑아 만든 것.