# VLSI_domaci_22_23
Implementacija i testiranje PS/2 modula u jezicima Verilog i SystemVerilog. Projekat je rađen kao domaći zadatak is predmta Računarski VLSI sistemi na Elektrotehničkom fakultetu u Beogradu.
