# ProyectoDigitalesII
El proyecto consiste en la implementaci√≥n del protocolo UART full duplex en el lenguaje Verilog. Se implementan algunos casos de ejemplo de datos de entrada en el tester del programa.
