procedure 
2. Implemented a rapid state transition probability 
analysis algorithm 
3. Modified pseudo-DCVSL template for realizing self-
timed datapath 
4. Realized low power tunable delay elements  
 
英文關鍵詞： self-timed logic, DCVSL, delay element, technology 
mapping, low power 
 
推廣，在這期間同時密切觀察整個大環境的變化，我們的結論仍與六年前的初衷一致，
非同步數位系統的未來仍是值得期待。所以今年我們延用過去的研究成果及實務經驗，
開發一專為自我時序電路所設計的技術映成方法，經高階合成所產生的最佳化邏輯方程
式，可藉由我們所開發的設計流程及輔助工具，快速產生下線晶片所需的佈局設計。本
計畫所研發的設計流程及有系統的半自動化工具，將有助於加速自我時序資料路徑元件
的開發，搭配過去我們所提出的非同步控制器設計方法，亦可大幅度的降低非同步數位
系統設計的門檻。 
本計畫整合 97 年一般國科會計畫的研究成果，開發一有系統的設計流程及合成工
具，以期提升我們所提出的擬 DCVSL 電路樣板的實用性及便利性，該計畫分為六個主要
工作項目：無元件庫的技術映成流程、擬 DCVSL 的功能及延遲映對區塊的選擇、隨機方
程式的邏輯分解、單邊網路覆蓋技術、映對延遲元件和 EDA 工具開發。我們參考現有的
同步及非同步技術映成演算法，並開發出一套適用於無元件庫的技術映成流程，目前我
們只針對 CIC 所提供的佈局工具 Laker 來實現，但該流程經小幅度的修改應可移植至
其它的佈局工具。 
文獻探討 
同步數位系統以總體時脈來協調系統元件的運作；非同步電路系統則採用交握詢問
的方式來管控系統元件間的資料流向,大致上來說兩者有相當多的共通性,唯對元件間
資料「有效性」的認定機制大為不同。兩種數位電路的設計方式各有其優缺點，同步電
路以總體時脈進行運作，因此電路複雜度較低，且自動化設計輔助(EDA)工具齊全，設
計難度相對較低。非同步數位電路雖然複雜度較高，EDA工具不齊全，但非同步電路所
採用的「有效資料」認定機制，為非同步數位電路帶來了諸多優勢,如低功耗、易模組
化、低電磁波干擾、及無時脈偏斜等[1]。 
綠能已成為全球眾所矚目的議題了，雖然我們沒能力開發新的替代能源，但我們卻
有足夠的研究背景來開發低功耗的數位電路，為地球盡一份心力。眾多研究都證明了非
同步數位系統具有低功率消耗的特點，在 2010年 Octasic聯合創辦人暨執行主席 Michel 
Laurence發表了一份基於非同步設計的處理器，文中明確指出非同步電路可顯著降低總
體功耗，在同樣功耗下使用非同步設計的核心處理能力高於同步設計數倍之多，這正符
合智慧電子裝置的主要需求,以最低的功耗提供高效能的服務，因此,非同步數位系統將
有助於未來智慧電子產業的發展[2]。 
電路元件模組化一直是硬體設計的基本原則，一但建構成一完整可重覆使用的元件
庫,即可藉由高階合成技術快速將設計創意實現，不但可提升設計工程師的工作效率,亦
可大幅縮短產品開發至上市的時程，因此將電路元件模組化將有助於產品市場競爭力的
提升。礙於晶片層級的元件配置及布線過於複雜,本計畫將目標鎖定在中小型數位電路
的映對實現，而這種複雜度的無元件映對技術,正可適用於元件庫的開發,只要再開發一
非同步的高階合成技術,即可有效的提升數位系統設計效率。 
 圖 1: BM/XBM電晶體層級映對流程 
以下我們將針對圖 1中的權重分析(optimization analysis)、AOI元件分解
(decomposition)、最佳化覆蓋(covering)及映對佈局生成(finalizing)等四個步驟
做概略說明,我們將假設 BM/XBM經 3D合成的無危障通用型 C元件方式(gC)為我們工
具的輸入,經本計畫開發的電晶體層級映對流程後,最後將產出完整的電晶體佈局方
程式及各主要電晶體大小的資訊。 
 權重分析 
在權重分析中我們主要是從原有的 BM/XBM狀態轉移圖中找出各輸入訊號的權重,這
個步驟是運用我們在電晶體串列輸入訊號順序,對電路反應速度及功率消耗影響分析
所得的成果,輸入訊號順序的指定對一般的組合邏輯並無絕對的影響,因為這類通用
型組合邏輯的輸入大多為不可預測的外來資料,但對實現非同步狀態機的組合邏輯電
路而言則大為不同,狀態機的輸入大多來自系統本身,因而我們可從系統層級的硬體
設計中淬取出這些訊號的相對關係,這些資訊可用來推演出各訊號生成至穩態的相對
延遲,有了這個相對延遲就可分析出大部分輸入訊號對其所驅動的輸出訊號的影響程
度,這即是我們所謂的訊號權重分析。為什麼是「大部分」而非全部呢?這主要是因為
狀態機仍有些許控制訊號是來自系統外的其他元件或資料流,但經我們實驗證明這些
未知因素,並不會造成我們分析權重的重大誤差,因此我們的權重分析所得資訊仍是
 
林代數結合律所產生的分解網路並無唯一性,因此還得從眾多可能中挑出最佳的分解,
因此在先前我們根據系統層級設計分析的輸入訊號權重就派得上用場了,不論是單階
gC方程式的分解,亦是 N輸入 AND/OR閘的分解,皆以輸入訊號權重為導引,因而分解
出的多階 gC網路是唯一且擁有最快的反應速度的。 
 最佳化覆蓋 
我們以動態規劃(dynamic programming)技巧來實現本計畫所提出的最佳化覆蓋演算
法圖 3,該演算法以前一步驟產出的有向非循環圖形(DAGs)為輸入,再依設計工程師
所指定的成本方程式進行最佳化覆蓋,反應速度、電路面積及功率消耗是最常見的成
本方程式的計算參數。反應速度最佳化可視為找尋平均最少階層數的覆蓋,如果映對
元件本質延遲(intrinsic delay)遠大於負載延遲(load delay)。若是以功耗為最佳
化要素,則可將映對元件的平均轉態機率(switching activities)設為成本方程式,
如此經由我們演算法產生的覆蓋將保證最低的平均內部訊號轉態機率。若是最佳化目
標為最小映對佈局,則我們的覆蓋演算法將以 Logical effort方法為成本方程式計算
依歸,將所需的電晶體數量最小化,這適用於大部分元件規模的佈局,而元件規模的大
小則取決於所使用的電晶體層級自動繞線工具。 
 
圖 3 :覆蓋演算法 
 映對佈局生成(finalizing) 
映對佈局生成將根據先前覆蓋步驟所找到的最佳化覆蓋產生對應的複合式邏輯閘,這
面所描述的通用 C元件映對技術亦可用在擬 DCVSL 架構的技術映對,事實上這種自我
時序資料流運算區塊的映對可視為通用 C元件映對技術的特例,所以大部分的演算法
及合成工具皆可共用。 
  
參考文獻 
 
[1] ITRS,[ Online], Available：http://www.itrs.net./home.html 
[2] Emerson, Kimberly D.“Asynchronous design-an interesting alternative,”Proceedings of 
the Tenth International Conference on VLSI Design: VLSI in Multimedia Applications, 
pp.318-320, 1997. 
[3] 黃昭維,“擬 DCVSL 架構式低功率 CMOS 數位電路設計”,南台科技大學,2008. 
[4] P. A. Beerel, K. Y. Yun, and W. C. Chou, “Optimizing average-case delay in technology 
mapping of burst-mode circuits,” in International Symposium on Advanced Research in 
Asynchronous Circuits and Systems, April 1996. 
[5] W. C. Chou, and P. A. Beerel, “Average-Case Technology Mapping of Asynchronous 
Burst-Mode Circuits,” in IEEE Transaction on Computer-Aided Design, October 1999. 
[6] K. W. James and K. Y. Yun, “Average-case optimized transistor-level technology 
mapping of extended burst-mode circuits,” in International Symm                                                                                                                                                                                    
posium on Advanced Research in Asynchronous Circuits and Systems, 1998. 
[7] P. Kudva, “Synthesis of asynchronous system targeting finite state machines,” Ph.D. 
dissertation, University of Utah, Salt Lake City, UT, 1995. 
[8] P. Kudva, G. Gopalakrishnan, H. Jacobson, and S. Nowick, “Synthesis of hazard-free 
customized CMOS complex-gate networks under multiple-input changes,” in 
Proceedings of the DAC, 1996. 
[9] P. S. Siegel, “Automatic technology mapping for asynchronous designs,” Ph.D. 
dissertation, Stanford University, CA, February 1995. 
[10] S. H. Unger, Asynchronous Sequential Switching Circuits. Wiley-Interescience, 1969. 
 
100年度專題研究計畫研究成果彙整表 
計畫主持人：楊榮林 計畫編號：100-2221-E-218-025- 
計畫名稱：低功率自我時序邏輯的無元件庫映對技術 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
