
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s
T'101111111011101110111011101011101010 0'
T'101110101110111010111010111010111000 1'
T'111111111011101010101111111110111001 0'
T'101111101010101111101010101110111001 1'
T'011111111111111111111111111111111110 1'
T'101111101011111111111111111011101001 1'
T'011111111111111111111111111111111111 1'
T'101010101011111011101010101010101111 1'
T'110111111111111111111111111111111110 1'
T'101011111110101011101011101011101010 1'
T'110111101011101010111111111110101101 1'
T'101011101111101011111111101010101111 1'
T'111101111111111111111111111111111111 1'
T'101111101111101111101011101111101110 1'
T'101101101111101010111110101110111101 1'
T'111110101010101110101111101111101101 1'
T'101010011010111010111011101011111010 1'
T'111011011111101011101110111011101110 1'
T'101110100110101110111110101110111010 1'
T'101111111110111010111010101010101101 1'
T'101110110111111111111011111010101010 1'
T'111111111110111011101111111010111110 1'
T'111111111101111111111111111111111110 1'
T'101011101010101111111110111110101010 1'
T'101010101101101010111011111011111111 1'
T'111111111111011111111111111111111110 1'
T'101110111111111111111010111010111001 1'
T'101111111110011110111110111010111001 1'
T'101110101010111010101111111110111011 1'
T'111011111111100110101010111011111101 1'
T'111111111111110111111111111111111110 1'
T'111011101110101001101110101111111110 1'
T'111111101110101011111110101011111001 1'
T'111011111010111001101011101010111000 1'
T'101110111011111110101111101011111110 1'
T'111010111110101111011111111011101000 1'
T'111111111111111111011111111111111111 1'
T'111111111111111111110111111111111111 1'
T'111011101111111010110111101011111111 1'
T'111010111111111110111101111110101111 1'
T'101111111111101111101101101011111011 1'
T'111111111111111111111111011111111111 1'
T'111111101011111110101111011110101000 1'
T'111111111111111111111111110111111110 1'
T'111111111111111010111111110110101101 1'
T'101110111110111111111011111001111001 1'
T'101110111010101111111011101101111000 1'
T'111111111111111111111111111111011110 1'
T'101011111111111110101011101110011011 1'
T'111010111110101111111110101010100101 1'
T'101110111011111011111010111110100101 1'
T'111010101011111011111111111011011101 1'
T'111110111011111111101011100111111010 1'
T'111110111111101011111001101111111101 1'
T'111111111111111111011111111111111110 1'
T'111111111111110111111111111111111111 1'
T'111011101001101011101010111111101011 1'
T'111111011111111111101110111110101110 1'
T'110111111111111111111111111111111111 1'
T'111110111011101111101010111010111000 1'
T'101010101011111111101011101111111111 0'
T'101010101110101110101011101110101001 1'
T'111111111111111111111111111111110110 1'
T'111111111111111111111111111111110111 1'
T'111111101011101111111011100101101110 1'
T'111111111111111111111111111101111111 1'
T'111110101011111011101001011011101111 1'
T'111111111111111111111111011111111110 1'
T'111111111111111111110111111111111110 1'
T'101011111011111010110110111111111011 1'
T'111010111110101001101010111011111001 1'
T'111011111011111101101010111010101011 1'
T'111111111111011111111111111111111111 1'
T'101011101010011010101110111011111011 1'
T'111010010111101110111111111110111100 1'
T'101111110111111111101011111111101011 1'
T'101001111011111110101011101110111011 1'
T'111001111111111110111010101011111110 1'
T'011110101111101110101110111110101101 1'
T'011111101110111111111110101010111101 1'
T'111101111111111111111111111111111110 1'
T'101111111111111111111111111111011111 1'
T'111111111101111111111111111111111010 1'
T'101111111111111111111111110111111110 1'
T'111111111111111111111111111111011111 1'
T'111111111111111111111111111111111110 0'
T'111111111111111101111111111111111110 1'
T'111111110111111111111111111111111110 1'
T'111111110111111111111111111111111111 1'
T'111111101011101110101111111110101000 0'
T'111011111010101110111110101110111011 1'
T'111010101111101011101011111010111100 0'
T'101010101010101010101010101010101000 1'
T'011110111011101010111110101110101111 1'
T'011111101110101111111010111111111111 1'
T'100111111011111110101111101110101000 1'
T'100111101010101110111010101111101001 1'
T'101101101011111011111111111111101101 1'
T'111101111010101111101011101110111100 1'
T'101011011110111111111110101110101111 1'
T'101110011010101110111110111111111100 1'
T'101111100110111010101111101011101111 1'
T'111111100110101111101010111111111000 1'
T'111111111101111111111111111111111111 1'
T'101011111001111011101110111010111101 1'
T'111110111111011011111010111110101100 1'
T'101110101010011110101111101011111011 1'
T'111010101110100111111010101010101000 1'
T'101010111110100111101011111110111010 1'
T'111111111111111101111111111111111111 1'
T'101111111011101001111011111111101100 1'
T'111011101010111110011011101011101001 1'
T'111010101110101111011110111011101011 1'
T'111111101110101010100110101010111111 1'
T'111010111010101010110111101010101110 1'
T'111111111111111111111101111111111111 1'
T'111111111111111111111101111111111110 1'
T'111010111010111011101010011011101011 1'
T'101110111110111011101010011111111000 1'
T'111111111111111111111111110111111111 1'
T'111011111010101010101011100110111011 1'
T'101010101110111010111011111101111000 1'
T'111110111010111011101010101101101011 1'
T'111111111111101110111111111110011001 1'
T'101110111110111011111010111010011000 1'
T'101111101011111110101110101110100100 1'
T'101010111111101010101011111010110101 1'
T'111111101111101111111110110111101110 1'
T'111011101111101010111001101110101100 1'
T'101111111011101110011010101111101110 1'
T'111110111011110110111011101010111011 1'
T'101011101101101110101110101110101001 1'
T'101110011010111111101110111010101000 1'
T'100111101111111011101110101011111000 1'
T'111010101011101010101011101111101011 0'
T'011110111011111010101110101110101101 1'
T'111111111111111111111111111111111111 0'
T'111111111111111111111111111101111110 1'
T'110110101010111010101110111111101011 1'
T'101011011110101010101011101011101011 1'
T'101111101111011110101111101111111011 1'
T'111111101110100111111110101110111000 1'
T'111110111110101010011011111011111010 1'
T'111111111010101110100110101011111111 1'
T'111011111111111110101101101110111011 1'
T'101011111010111110111011011111111000 1'
T'101110111110101110111010011111111000 1'
T'111110101010111011111111111101101001 1'
T'101010101011111111111110101010110110 1'
T'111111111111111111111111111111111111 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 150
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.4s 0.4s
