# Reading pref.tcl
# do PROYECTO-DIGITALES_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:35 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 15:02:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:35 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 15:02:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 15:02:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv 
# -- Compiling module controlador_vga
# 
# Top level modules:
# 	controlador_vga
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv 
# -- Compiling module clock25mh
# 
# Top level modules:
# 	clock25mh
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv 
# -- Compiling module sincronizador
# 
# Top level modules:
# 	sincronizador
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv 
# -- Compiling module contador_vertical
# 
# Top level modules:
# 	contador_vertical
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv 
# -- Compiling module contador_horizontal
# 
# Top level modules:
# 	contador_horizontal
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv 
# -- Compiling module comparador_igual
# 
# Top level modules:
# 	comparador_igual
# End time: 15:02:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv 
# -- Compiling module comparador_mayor
# 
# Top level modules:
# 	comparador_mayor
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv 
# -- Compiling module contador_parametrizable
# 
# Top level modules:
# 	contador_parametrizable
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv 
# -- Compiling module or_modulo
# 
# Top level modules:
# 	or_modulo
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv 
# -- Compiling module modulo
# 
# Top level modules:
# 	modulo
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv 
# -- Compiling module and_modulo
# 
# Top level modules:
# 	and_modulo
# End time: 15:02:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv 
# -- Compiling module xor_modulo
# 
# Top level modules:
# 	xor_modulo
# End time: 15:02:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv 
# -- Compiling module shiftR_modulo
# 
# Top level modules:
# 	shiftR_modulo
# End time: 15:02:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv 
# -- Compiling module shiftL_modulo
# 
# Top level modules:
# 	shiftL_modulo
# End time: 15:02:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv 
# -- Compiling module divisor
# ** Warning: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv(13): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	divisor
# End time: 15:02:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv 
# -- Compiling module Adder_Substractor
# 
# Top level modules:
# 	Adder_Substractor
# End time: 15:02:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv 
# -- Compiling module Complement
# 
# Top level modules:
# 	Complement
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 15:02:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 15:02:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv 
# -- Compiling module top
# 
# Top level modules:
# 	top
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv 
# -- Compiling module TopRam
# 
# Top level modules:
# 	TopRam
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:41 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv 
# -- Compiling module Counter
# 
# Top level modules:
# 	Counter
# End time: 15:02:41 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:42 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv 
# -- Compiling module asciiwriter
# 
# Top level modules:
# 	asciiwriter
# End time: 15:02:42 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:42 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 15:02:42 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:02:42 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv 
# -- Compiling module test_main
# 
# Top level modules:
# 	test_main
# End time: 15:02:42 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test_main
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test_main 
# Start time: 15:02:42 on Jun 04,2021
# Loading sv_std.std
# Loading work.test_main
# Loading work.main
# Loading work.top
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.ALU
# Loading work.Adder_Substractor
# Loading work.Complement
# Loading work.multiplicador
# Loading work.divisor
# Loading work.modulo
# Loading work.and_modulo
# Loading work.or_modulo
# Loading work.xor_modulo
# Loading work.shiftL_modulo
# Loading work.shiftR_modulo
# Loading work.imem
# Loading work.dmem
# Loading work.ROM
# Loading altera_mf_ver.altsyncram
# Loading work.TopRam
# Loading work.RAM
# Loading work.Counter
# Loading work.clock25mh
# Loading work.contador_parametrizable
# Loading work.controlador_vga
# Loading work.contador_horizontal
# Loading work.comparador_igual
# Loading work.contador_vertical
# Loading work.sincronizador
# Loading work.comparador_mayor
# Loading work.asciiwriter
# Loading work.FullAdder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'address'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/arm/dmem/memoria File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv Line: 6
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'wraddress'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'q'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(47).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/clock/divisor_clock File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv Line: 5
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 35
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: alfab  Hostname: LAPTOP-NFRQC5UB  ProcessID: 38832
#           Attempting to use alternate WLF file "./wlftrbcq07".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlftrbcq07
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//48.txt". (Current address [350], address range [0:349])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(22)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//49.txt". (Current address [700], address range [350:699])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(23)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//50.txt". (Current address [1050], address range [700:1049])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(24)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//51.txt". (Current address [1400], address range [1050:1399])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(25)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//52.txt". (Current address [1750], address range [1400:1749])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(26)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//53.txt". (Current address [2100], address range [1750:2099])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(27)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//54.txt". (Current address [2450], address range [2100:2449])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(28)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//55.txt". (Current address [2800], address range [2450:2799])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(29)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//56.txt". (Current address [3150], address range [2800:3149])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(30)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//57.txt". (Current address [3500], address range [3150:3499])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(31)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//65.txt". (Current address [6300], address range [5950:6299])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(32)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//66.txt". (Current address [6650], address range [6300:6649])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(33)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//67.txt". (Current address [7000], address range [6650:6999])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(34)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//68.txt". (Current address [7350], address range [7000:7349])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(35)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//69.txt". (Current address [7700], address range [7350:7699])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(36)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//70.txt". (Current address [8050], address range [7700:8049])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(37)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//71.txt". (Current address [8400], address range [8050:8399])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(38)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//72.txt". (Current address [8750], address range [8400:8749])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(39)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//73.txt". (Current address [9100], address range [8750:9099])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(40)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//74.txt". (Current address [9450], address range [9100:9449])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(41)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//75.txt". (Current address [9800], address range [9450:9799])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(42)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//76.txt". (Current address [10150], address range [9800:10149])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(43)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//77.txt". (Current address [10500], address range [10150:10499])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(44)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//78.txt". (Current address [10850], address range [10500:10849])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(45)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//79.txt". (Current address [11200], address range [10850:11199])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(46)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//80.txt". (Current address [11550], address range [11200:11549])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(47)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//81.txt". (Current address [11900], address range [11550:11899])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(48)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//82.txt". (Current address [12250], address range [11900:12249])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(49)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//83.txt". (Current address [12600], address range [12250:12599])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(50)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//84.txt". (Current address [12950], address range [12600:12949])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(51)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//85.txt". (Current address [13300], address range [12950:13299])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(52)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//86.txt". (Current address [13650], address range [13300:13649])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(53)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//87.txt". (Current address [14000], address range [13650:13999])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(54)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//88.txt". (Current address [14350], address range [14000:14349])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(55)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//89.txt". (Current address [14700], address range [14350:14699])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(56)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
# ** Warning: (vsim-PLI-3407) Too many data words read on line 351 of file "C://Users//alfab//Google Drive//I-SEM 2021//Taller De Diseno Digital//Proyecto//hex//90.txt". (Current address [15050], address range [14700:15049])    : C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv(57)
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador/ascii
do PROYECTO-DIGITALES_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:19 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 15:03:19 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:19 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv 
# -- Compiling module controlador_vga
# 
# Top level modules:
# 	controlador_vga
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv 
# -- Compiling module clock25mh
# 
# Top level modules:
# 	clock25mh
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv 
# -- Compiling module sincronizador
# 
# Top level modules:
# 	sincronizador
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv 
# -- Compiling module contador_vertical
# 
# Top level modules:
# 	contador_vertical
# End time: 15:03:20 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:20 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv 
# -- Compiling module contador_horizontal
# 
# Top level modules:
# 	contador_horizontal
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:21 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv 
# -- Compiling module comparador_igual
# 
# Top level modules:
# 	comparador_igual
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:21 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv 
# -- Compiling module comparador_mayor
# 
# Top level modules:
# 	comparador_mayor
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:21 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv 
# -- Compiling module contador_parametrizable
# 
# Top level modules:
# 	contador_parametrizable
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:21 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv 
# -- Compiling module or_modulo
# 
# Top level modules:
# 	or_modulo
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:21 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 15:03:21 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv 
# -- Compiling module modulo
# 
# Top level modules:
# 	modulo
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv 
# -- Compiling module and_modulo
# 
# Top level modules:
# 	and_modulo
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv 
# -- Compiling module xor_modulo
# 
# Top level modules:
# 	xor_modulo
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv 
# -- Compiling module shiftR_modulo
# 
# Top level modules:
# 	shiftR_modulo
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv 
# -- Compiling module shiftL_modulo
# 
# Top level modules:
# 	shiftL_modulo
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:22 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv 
# -- Compiling module divisor
# ** Warning: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv(13): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	divisor
# End time: 15:03:22 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv 
# -- Compiling module Adder_Substractor
# 
# Top level modules:
# 	Adder_Substractor
# End time: 15:03:23 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:03:23 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv 
# -- Compiling module Complement
# 
# Top level modules:
# 	Complement
# End time: 15:03:23 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 15:03:23 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 15:03:23 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:23 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 15:03:24 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:24 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 15:03:24 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:24 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 15:03:24 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:24 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 15:03:24 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:24 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 15:03:24 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:24 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:03:25 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:25 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 15:03:25 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:25 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 15:03:25 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:25 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 15:03:25 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:26 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 15:03:26 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:26 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv 
# -- Compiling module top
# 
# Top level modules:
# 	top
# End time: 15:03:26 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:26 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 15:03:26 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:27 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv 
# -- Compiling module TopRam
# 
# Top level modules:
# 	TopRam
# End time: 15:03:27 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:27 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv 
# -- Compiling module Counter
# 
# Top level modules:
# 	Counter
# End time: 15:03:27 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:27 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv 
# -- Compiling module asciiwriter
# 
# Top level modules:
# 	asciiwriter
# End time: 15:03:27 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:28 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 15:03:28 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:03:28 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv 
# -- Compiling module test_main
# 
# Top level modules:
# 	test_main
# End time: 15:03:28 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test_main
# End time: 15:03:30 on Jun 04,2021, Elapsed time: 0:00:48
# Errors: 0, Warnings: 45
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test_main 
# Start time: 15:03:30 on Jun 04,2021
# Loading sv_std.std
# Loading work.test_main
# Loading work.main
# Loading work.top
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.ALU
# Loading work.Adder_Substractor
# Loading work.Complement
# Loading work.multiplicador
# Loading work.divisor
# Loading work.modulo
# Loading work.and_modulo
# Loading work.or_modulo
# Loading work.xor_modulo
# Loading work.shiftL_modulo
# Loading work.shiftR_modulo
# Loading work.imem
# Loading work.dmem
# Loading work.ROM
# Loading altera_mf_ver.altsyncram
# Loading work.TopRam
# Loading work.RAM
# Loading work.Counter
# Loading work.clock25mh
# Loading work.contador_parametrizable
# Loading work.controlador_vga
# Loading work.contador_horizontal
# Loading work.comparador_igual
# Loading work.contador_vertical
# Loading work.sincronizador
# Loading work.comparador_mayor
# Loading work.asciiwriter
# Loading work.FullAdder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'address'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/arm/dmem/memoria File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv Line: 6
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'wraddress'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'q'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(47).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/clock/divisor_clock File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv Line: 5
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 35
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: alfab  Hostname: LAPTOP-NFRQC5UB  ProcessID: 38832
#           Attempting to use alternate WLF file "./wlft0x01a0".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlft0x01a0
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
do PROYECTO-DIGITALES_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:30 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 15:06:30 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:30 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 15:06:30 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:30 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv 
# -- Compiling module controlador_vga
# 
# Top level modules:
# 	controlador_vga
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv 
# -- Compiling module clock25mh
# 
# Top level modules:
# 	clock25mh
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv 
# -- Compiling module sincronizador
# 
# Top level modules:
# 	sincronizador
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv 
# -- Compiling module contador_vertical
# 
# Top level modules:
# 	contador_vertical
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv 
# -- Compiling module contador_horizontal
# 
# Top level modules:
# 	contador_horizontal
# End time: 15:06:31 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:31 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv 
# -- Compiling module comparador_igual
# 
# Top level modules:
# 	comparador_igual
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv 
# -- Compiling module comparador_mayor
# 
# Top level modules:
# 	comparador_mayor
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv 
# -- Compiling module contador_parametrizable
# 
# Top level modules:
# 	contador_parametrizable
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv 
# -- Compiling module or_modulo
# 
# Top level modules:
# 	or_modulo
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv 
# -- Compiling module modulo
# 
# Top level modules:
# 	modulo
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv 
# -- Compiling module and_modulo
# 
# Top level modules:
# 	and_modulo
# End time: 15:06:32 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:32 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv 
# -- Compiling module xor_modulo
# 
# Top level modules:
# 	xor_modulo
# End time: 15:06:33 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv 
# -- Compiling module shiftR_modulo
# 
# Top level modules:
# 	shiftR_modulo
# End time: 15:06:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv 
# -- Compiling module shiftL_modulo
# 
# Top level modules:
# 	shiftL_modulo
# End time: 15:06:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv 
# -- Compiling module divisor
# ** Warning: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv(13): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	divisor
# End time: 15:06:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv 
# -- Compiling module Adder_Substractor
# 
# Top level modules:
# 	Adder_Substractor
# End time: 15:06:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv 
# -- Compiling module Complement
# 
# Top level modules:
# 	Complement
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 15:06:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 15:06:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv 
# -- Compiling module top
# 
# Top level modules:
# 	top
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv 
# -- Compiling module TopRam
# 
# Top level modules:
# 	TopRam
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv 
# -- Compiling module Counter
# 
# Top level modules:
# 	Counter
# End time: 15:06:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv 
# -- Compiling module asciiwriter
# 
# Top level modules:
# 	asciiwriter
# End time: 15:06:37 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 15:06:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:06:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv 
# -- Compiling module test_main
# 
# Top level modules:
# 	test_main
# End time: 15:06:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test_main
# End time: 15:06:38 on Jun 04,2021, Elapsed time: 0:03:08
# Errors: 0, Warnings: 9
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test_main 
# Start time: 15:06:38 on Jun 04,2021
# Loading sv_std.std
# Loading work.test_main
# Loading work.main
# Loading work.top
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.ALU
# Loading work.Adder_Substractor
# Loading work.Complement
# Loading work.multiplicador
# Loading work.divisor
# Loading work.modulo
# Loading work.and_modulo
# Loading work.or_modulo
# Loading work.xor_modulo
# Loading work.shiftL_modulo
# Loading work.shiftR_modulo
# Loading work.imem
# Loading work.dmem
# Loading work.ROM
# Loading altera_mf_ver.altsyncram
# Loading work.TopRam
# Loading work.RAM
# Loading work.Counter
# Loading work.clock25mh
# Loading work.contador_parametrizable
# Loading work.controlador_vga
# Loading work.contador_horizontal
# Loading work.comparador_igual
# Loading work.contador_vertical
# Loading work.sincronizador
# Loading work.comparador_mayor
# Loading work.asciiwriter
# Loading work.FullAdder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'address'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/arm/dmem/memoria File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv Line: 6
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'wraddress'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'q'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(47).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/clock/divisor_clock File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv Line: 5
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 35
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: alfab  Hostname: LAPTOP-NFRQC5UB  ProcessID: 38832
#           Attempting to use alternate WLF file "./wlftsnedjc".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlftsnedjc
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
do PROYECTO-DIGITALES_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv 
# -- Compiling module controlador_vga
# 
# Top level modules:
# 	controlador_vga
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv 
# -- Compiling module clock25mh
# 
# Top level modules:
# 	clock25mh
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:55 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv 
# -- Compiling module sincronizador
# 
# Top level modules:
# 	sincronizador
# End time: 15:08:55 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv 
# -- Compiling module contador_vertical
# 
# Top level modules:
# 	contador_vertical
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv 
# -- Compiling module contador_horizontal
# 
# Top level modules:
# 	contador_horizontal
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv 
# -- Compiling module comparador_igual
# 
# Top level modules:
# 	comparador_igual
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv 
# -- Compiling module comparador_mayor
# 
# Top level modules:
# 	comparador_mayor
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv 
# -- Compiling module contador_parametrizable
# 
# Top level modules:
# 	contador_parametrizable
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv 
# -- Compiling module or_modulo
# 
# Top level modules:
# 	or_modulo
# End time: 15:08:56 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:56 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:57 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv 
# -- Compiling module modulo
# 
# Top level modules:
# 	modulo
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:57 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv 
# -- Compiling module and_modulo
# 
# Top level modules:
# 	and_modulo
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:57 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv 
# -- Compiling module xor_modulo
# 
# Top level modules:
# 	xor_modulo
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:57 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv 
# -- Compiling module shiftR_modulo
# 
# Top level modules:
# 	shiftR_modulo
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:57 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv 
# -- Compiling module shiftL_modulo
# 
# Top level modules:
# 	shiftL_modulo
# End time: 15:08:57 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv 
# -- Compiling module divisor
# ** Warning: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv(13): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	divisor
# End time: 15:08:58 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv 
# -- Compiling module Adder_Substractor
# 
# Top level modules:
# 	Adder_Substractor
# End time: 15:08:58 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:08:58 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv 
# -- Compiling module Complement
# 
# Top level modules:
# 	Complement
# End time: 15:08:58 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 15:08:58 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:58 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:59 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:59 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:59 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:59 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:08:59 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 15:08:59 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:00 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:09:00 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:00 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 15:09:00 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:00 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 15:09:00 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:00 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 15:09:00 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:00 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 15:09:00 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv 
# -- Compiling module top
# 
# Top level modules:
# 	top
# End time: 15:09:01 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 15:09:01 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv 
# -- Compiling module TopRam
# 
# Top level modules:
# 	TopRam
# End time: 15:09:01 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv 
# -- Compiling module Counter
# 
# Top level modules:
# 	Counter
# End time: 15:09:01 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv 
# -- Compiling module asciiwriter
# 
# Top level modules:
# 	asciiwriter
# End time: 15:09:01 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:01 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 15:09:02 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:09:02 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv 
# -- Compiling module test_main
# 
# Top level modules:
# 	test_main
# End time: 15:09:02 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test_main
# End time: 15:09:03 on Jun 04,2021, Elapsed time: 0:02:25
# Errors: 0, Warnings: 9
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test_main 
# Start time: 15:09:03 on Jun 04,2021
# Loading sv_std.std
# Loading work.test_main
# Loading work.main
# Loading work.top
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.ALU
# Loading work.Adder_Substractor
# Loading work.Complement
# Loading work.multiplicador
# Loading work.divisor
# Loading work.modulo
# Loading work.and_modulo
# Loading work.or_modulo
# Loading work.xor_modulo
# Loading work.shiftL_modulo
# Loading work.shiftR_modulo
# Loading work.imem
# Loading work.dmem
# Loading work.ROM
# Loading altera_mf_ver.altsyncram
# Loading work.TopRam
# Loading work.RAM
# Loading work.Counter
# Loading work.clock25mh
# Loading work.contador_parametrizable
# Loading work.controlador_vga
# Loading work.contador_horizontal
# Loading work.comparador_igual
# Loading work.contador_vertical
# Loading work.sincronizador
# Loading work.comparador_mayor
# Loading work.asciiwriter
# Loading work.FullAdder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'address'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/arm/dmem/memoria File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv Line: 6
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'wraddress'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'q'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(47).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/clock/divisor_clock File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv Line: 5
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 35
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: alfab  Hostname: LAPTOP-NFRQC5UB  ProcessID: 38832
#           Attempting to use alternate WLF file "./wlftyncn5a".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlftyncn5a
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
do PROYECTO-DIGITALES_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:33 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 15:10:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:33 on Jun 04,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 15:10:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 15:10:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv 
# -- Compiling module controlador_vga
# 
# Top level modules:
# 	controlador_vga
# End time: 15:10:33 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:33 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv 
# -- Compiling module clock25mh
# 
# Top level modules:
# 	clock25mh
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/sincronizador.sv 
# -- Compiling module sincronizador
# 
# Top level modules:
# 	sincronizador
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_vertical.sv 
# -- Compiling module contador_vertical
# 
# Top level modules:
# 	contador_vertical
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_horizontal.sv 
# -- Compiling module contador_horizontal
# 
# Top level modules:
# 	contador_horizontal
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_igual.sv 
# -- Compiling module comparador_igual
# 
# Top level modules:
# 	comparador_igual
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/comparador_mayor.sv 
# -- Compiling module comparador_mayor
# 
# Top level modules:
# 	comparador_mayor
# End time: 15:10:34 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:34 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv 
# -- Compiling module contador_parametrizable
# 
# Top level modules:
# 	contador_parametrizable
# End time: 15:10:35 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/or_modulo.sv 
# -- Compiling module or_modulo
# 
# Top level modules:
# 	or_modulo
# End time: 15:10:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 15:10:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/modulo.sv 
# -- Compiling module modulo
# 
# Top level modules:
# 	modulo
# End time: 15:10:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/and_modulo.sv 
# -- Compiling module and_modulo
# 
# Top level modules:
# 	and_modulo
# End time: 15:10:35 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:35 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/xor_modulo.sv 
# -- Compiling module xor_modulo
# 
# Top level modules:
# 	xor_modulo
# End time: 15:10:36 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftR_modulo.sv 
# -- Compiling module shiftR_modulo
# 
# Top level modules:
# 	shiftR_modulo
# End time: 15:10:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/shiftL_modulo.sv 
# -- Compiling module shiftL_modulo
# 
# Top level modules:
# 	shiftL_modulo
# End time: 15:10:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv 
# -- Compiling module divisor
# ** Warning: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/divisor.sv(13): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	divisor
# End time: 15:10:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Adder_Substractor.sv 
# -- Compiling module Adder_Substractor
# 
# Top level modules:
# 	Adder_Substractor
# End time: 15:10:36 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:36 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/FullAdder.sv 
# -- Compiling module FullAdder
# 
# Top level modules:
# 	FullAdder
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Complement.sv 
# -- Compiling module Complement
# 
# Top level modules:
# 	Complement
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 15:10:37 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:37 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:38 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 15:10:38 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 15:10:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/top.sv 
# -- Compiling module top
# 
# Top level modules:
# 	top
# End time: 15:10:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 15:10:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv 
# -- Compiling module TopRam
# 
# Top level modules:
# 	TopRam
# End time: 15:10:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/Counter.sv 
# -- Compiling module Counter
# 
# Top level modules:
# 	Counter
# End time: 15:10:39 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:39 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/asciiwriter.sv 
# -- Compiling module asciiwriter
# 
# Top level modules:
# 	asciiwriter
# End time: 15:10:40 on Jun 04,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 15:10:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/alfab/Google\ Drive/I-SEM\ 2021/Taller\ De\ Diseno\ Digital/Proyecto/CPU/PROYECTO-DIGITALES {C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 15:10:40 on Jun 04,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES" C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/test_main.sv 
# -- Compiling module test_main
# 
# Top level modules:
# 	test_main
# End time: 15:10:40 on Jun 04,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  test_main
# End time: 15:10:40 on Jun 04,2021, Elapsed time: 0:01:37
# Errors: 0, Warnings: 9
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" test_main 
# Start time: 15:10:40 on Jun 04,2021
# Loading sv_std.std
# Loading work.test_main
# Loading work.main
# Loading work.top
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.ALU
# Loading work.Adder_Substractor
# Loading work.Complement
# Loading work.multiplicador
# Loading work.divisor
# Loading work.modulo
# Loading work.and_modulo
# Loading work.or_modulo
# Loading work.xor_modulo
# Loading work.shiftL_modulo
# Loading work.shiftR_modulo
# Loading work.imem
# Loading work.dmem
# Loading work.ROM
# Loading altera_mf_ver.altsyncram
# Loading work.TopRam
# Loading work.RAM
# Loading work.Counter
# Loading work.clock25mh
# Loading work.contador_parametrizable
# Loading work.controlador_vga
# Loading work.contador_horizontal
# Loading work.comparador_igual
# Loading work.contador_vertical
# Loading work.sincronizador
# Loading work.comparador_mayor
# Loading work.asciiwriter
# Loading work.FullAdder
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'address'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/ROM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/arm/dmem/memoria File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/dmem.sv Line: 6
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (8) does not match connection size (32) for port 'wraddress'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv(5).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 26
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'data'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(41).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (32) does not match connection size (8) for port 'q'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/RAM.v(47).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/TopRam/RAM File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/TopRam.sv Line: 12
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/contador_parametrizable.sv(3).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/clock/divisor_clock File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/clock25mh.sv Line: 5
# ** Warning: (vsim-3015) [PCDPC] - Port size (1) does not match connection size (32) for port 'reset'. The port definition is at: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/controlador_vga.sv(2).
#    Time: 0 ps  Iteration: 0  Instance: /test_main/test/controlador File: C:/Users/alfab/Google Drive/I-SEM 2021/Taller De Diseno Digital/Proyecto/CPU/PROYECTO-DIGITALES/main.sv Line: 35
# 
# add wave *
# ** Warning: (vsim-WLF-5000) WLF file currently in use: vsim.wlf
#           File in use by: alfab  Hostname: LAPTOP-NFRQC5UB  ProcessID: 38832
#           Attempting to use alternate WLF file "./wlftqi72xy".
# ** Warning: (vsim-WLF-5001) Could not open WLF file: vsim.wlf
#           Using alternate file: ./wlftqi72xy
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
