// Generated for: spectre
// Generated on: Dec 22 12:39:07 2022
// Design library name: project_4x
// Design cell name: RowDecoder_256_4xP_TB
// Design view name: schematic
simulator lang=spectre
global 0 vdd!
parameters post_inv_gamma=18 post_nand_gamma=8 pre_inv1_gamma=4 \
    pre_inv2_gamma=42 pre_nand1_gamma=1 pre_nand2_gamma=12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_rvt12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_hvt12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_lvt12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_io18
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_io25od33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_io33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt12_bpw
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt18
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt18_bpw
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt25od33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt25od33_bpw
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_nvt33_bpw
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_bjt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_diode
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_65_momcaps
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_ncap12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_ncap18
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_ncap25
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_ncap33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_pcap12
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_pcap18
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_pcap25
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_pcap33
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/l65ll_v151.lib.scs" section=tt_ll_res
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_RVT12_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_HVT12_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_LVT12_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_IO18_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_IO25_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_IO33_V111_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_VARMIS12_V111_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_VARMIS18_V111_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_VARMIS25_V121_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_VARMIS33_V111_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_VARDIOP_V101_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/momcaps_array_vp3_rfvcl_V101.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/momcaps_array_vp4_rfvcl_V101.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/momcaps_array_vp5_rfvcl_V101.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65_MIMCAPS_20F_KF_V101_RF.lib.scs" section=tt
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_RNPPO_V101_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_RNNPO_V101_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65LL_RNHR_V101_RF.lib.scs" section=typ
include "/dkits/umc/65nm/lms65ll/pdk_b09pb/umc65ll/../Models/Spectre/L65_pad_rf_V101.lib.scs" section=typ

// Library name: project_common
// Cell name: INV
// View name: schematic
subckt INV A Z
parameters gamma=1 beta=2
    NM0 (Z A 0 0) n_12_llrvt l=60n w=gamma*80n sa=(((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*80n) / (1) * 0) \
         ad=((((((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*80n) / (1) * 0) \
         ps=((((((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*80n) / (1)*2))*0 \
         pd=((((((gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((gamma*80n) / (1)))*(1/(150n)-1/((150n)+((gamma*80n) / (1)))) \
         scb=(1/(((gamma*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((gamma*80n) / (1)))*exp(-10*((150n)+((gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((gamma*80n) / (1)))/2.0u)) \
         scc=(1/(((gamma*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((gamma*80n) / (1)))*exp(-20*((150n)+((gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((gamma*80n) / (1)))/2.0u)) \
         m=1 mf=1
    PM0 (Z A vdd! vdd!) p_12_llrvt l=60n w=gamma*beta*80n sa=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ad=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ps=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         pd=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((gamma*beta*80n) / (1)))*(1/(150n)-1/((150n)+((gamma*beta*80n) / (1)))) \
         scb=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((gamma*beta*80n) / (1)))*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         scc=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((gamma*beta*80n) / (1)))*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         m=1 mf=1
ends INV
// End of subcircuit definition.

// Library name: project_common
// Cell name: NAND2
// View name: schematic
subckt NAND2 A B Z
parameters gamma=2 beta=1
    PM1 (Z B vdd! vdd!) p_12_llrvt l=60n w=gamma*beta*80n sa=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ad=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ps=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         pd=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((gamma*beta*80n) / (1)))*(1/(150n)-1/((150n)+((gamma*beta*80n) / (1)))) \
         scb=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((gamma*beta*80n) / (1)))*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         scc=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((gamma*beta*80n) / (1)))*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         m=1 mf=1
    PM0 (Z A vdd! vdd!) p_12_llrvt l=60n w=gamma*beta*80n sa=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ad=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (gamma*beta*80n) / (1)) + (((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (gamma*beta*80n) / (1) * 0) \
         ps=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         pd=((((((gamma*beta*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((gamma*beta*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((gamma*beta*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((gamma*beta*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((gamma*beta*80n) / (1)))*(1/(150n)-1/((150n)+((gamma*beta*80n) / (1)))) \
         scb=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((gamma*beta*80n) / (1)))*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         scc=(1/(((gamma*beta*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((gamma*beta*80n) / (1)))*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((gamma*beta*80n) / (1)))/2.0u)) \
         m=1 mf=1
    NM1 (net12 B 0 0) n_12_llrvt l=60n w=2*gamma*80n sa=(((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (2*gamma*80n) / (1)) + (((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (2*gamma*80n) / (1) * 0) \
         ad=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (2*gamma*80n) / (1)) + (((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (2*gamma*80n) / (1) * 0) \
         ps=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((2*gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((2*gamma*80n) / (1)*2))*0 \
         pd=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((2*gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((2*gamma*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((2*gamma*80n) / (1)))*(1/(150n)-1/((150n)+((2*gamma*80n) / (1)))) \
         scb=(1/(((2*gamma*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((2*gamma*80n) / (1)))*exp(-10*((150n)+((2*gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((2*gamma*80n) / (1)))/2.0u)) \
         scc=(1/(((2*gamma*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((2*gamma*80n) / (1)))*exp(-20*((150n)+((2*gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((2*gamma*80n) / (1)))/2.0u)) \
         m=1 mf=1
    NM0 (Z A net12 0) n_12_llrvt l=60n w=2*gamma*80n sa=(((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         sb=(((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)) \
         nf=1 mis_flag=1 sd=(1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n) \
         as=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (2*gamma*80n) / (1)) + (((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (2*gamma*80n) / (1) * 0) \
         ad=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))) * (2*gamma*80n) / (1)) + (((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n)) * (2*gamma*80n) / (1) * 0) \
         ps=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((2*gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((2*gamma*80n) / (1)*2))*0 \
         pd=((((((2*gamma*80n) / (1)) < 119.5n) ? 0.175u > ((90n) + 30n) ? 0.175u : ((90n) + 30n) : 140n > ((90n) + (15n + 55n)) ? 140n : ((90n) + (15n + 55n)))*2) + ((2*gamma*80n) / (1)*2)) + ((((1) == 1 ? 0 : (((2*gamma*80n) / (1)) < 119.5n) ? 0.23u > ((90n) + 30n) ? 0.23u : ((90n) + 30n) : 130n > ((90n) + 110n) ? 130n : ((90n) + 110n))*2) + ((2*gamma*80n) / (1)*2))*0 \
         sca=((2.0u*2.0u)/((2*gamma*80n) / (1)))*(1/(150n)-1/((150n)+((2*gamma*80n) / (1)))) \
         scb=(1/(((2*gamma*80n) / (1))*2.0u))*(2.0u/10*(150n)*exp(-10*(150n)/2.0u)+((2.0u*2.0u)/100)*exp(-10*(150n)/2.0u)-(2.0u/10)*((150n)+((2*gamma*80n) / (1)))*exp(-10*((150n)+((2*gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/100*exp(-10*((150n)+((2*gamma*80n) / (1)))/2.0u)) \
         scc=(1/(((2*gamma*80n) / (1))*2.0u))*(2.0u/20*(150n)*exp(-20*(150n)/2.0u)+((2.0u*2.0u)/400)*exp(-20*(150n)/2.0u)-(2.0u/20)*((150n)+((2*gamma*80n) / (1)))*exp(-20*((150n)+((2*gamma*80n) / (1)))/2.0u)-(2.0u*2.0u)/400*exp(-20*((150n)+((2*gamma*80n) / (1)))/2.0u)) \
         m=1 mf=1
ends NAND2
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Post
// View name: schematic
subckt Post A\<1\> A\<0\> WL
    I1 (net7 WL) INV gamma=post_inv_gamma beta=2
    I0 (A\<0\> A\<1\> net7) NAND2 gamma=post_nand_gamma beta=2
ends Post
// End of subcircuit definition.

// Library name: project_common
// Cell name: BitCellLoad_L
// View name: schematic
subckt BitCellLoad_L WL gnd vdd
    NM0 (vdd WL gnd gnd) n_12_llrvt l=60n w=80n sa=175n sb=175n nf=1 \
        mis_flag=1 sd=0 as=24.8f ad=24.8f ps=690n pd=690n sca=115.942 \
        scb=36.4681m scc=14.1857m m=1 mf=1
    NM1 (gnd WL gnd gnd) n_12_llrvt l=60n w=80n sa=175n sb=175n nf=1 \
        mis_flag=1 sd=0 as=24.8f ad=24.8f ps=690n pd=690n sca=115.942 \
        scb=36.4681m scc=14.1857m m=1 mf=1
ends BitCellLoad_L
// End of subcircuit definition.

// Library name: project_common
// Cell name: BitCellRow
// View name: schematic
subckt BitCellRow WL
parameters Rwire Cwire
    R0 (WL net3) resistor r=Rwire
    Cwire (net3 0) capacitor c=Cwire
    I0\<31\> (net3 0 vdd!) BitCellLoad_L
    I0\<30\> (net3 0 vdd!) BitCellLoad_L
    I0\<29\> (net3 0 vdd!) BitCellLoad_L
    I0\<28\> (net3 0 vdd!) BitCellLoad_L
    I0\<27\> (net3 0 vdd!) BitCellLoad_L
    I0\<26\> (net3 0 vdd!) BitCellLoad_L
    I0\<25\> (net3 0 vdd!) BitCellLoad_L
    I0\<24\> (net3 0 vdd!) BitCellLoad_L
    I0\<23\> (net3 0 vdd!) BitCellLoad_L
    I0\<22\> (net3 0 vdd!) BitCellLoad_L
    I0\<21\> (net3 0 vdd!) BitCellLoad_L
    I0\<20\> (net3 0 vdd!) BitCellLoad_L
    I0\<19\> (net3 0 vdd!) BitCellLoad_L
    I0\<18\> (net3 0 vdd!) BitCellLoad_L
    I0\<17\> (net3 0 vdd!) BitCellLoad_L
    I0\<16\> (net3 0 vdd!) BitCellLoad_L
    I0\<15\> (net3 0 vdd!) BitCellLoad_L
    I0\<14\> (net3 0 vdd!) BitCellLoad_L
    I0\<13\> (net3 0 vdd!) BitCellLoad_L
    I0\<12\> (net3 0 vdd!) BitCellLoad_L
    I0\<11\> (net3 0 vdd!) BitCellLoad_L
    I0\<10\> (net3 0 vdd!) BitCellLoad_L
    I0\<9\> (net3 0 vdd!) BitCellLoad_L
    I0\<8\> (net3 0 vdd!) BitCellLoad_L
    I0\<7\> (net3 0 vdd!) BitCellLoad_L
    I0\<6\> (net3 0 vdd!) BitCellLoad_L
    I0\<5\> (net3 0 vdd!) BitCellLoad_L
    I0\<4\> (net3 0 vdd!) BitCellLoad_L
    I0\<3\> (net3 0 vdd!) BitCellLoad_L
    I0\<2\> (net3 0 vdd!) BitCellLoad_L
    I0\<1\> (net3 0 vdd!) BitCellLoad_L
    I0\<0\> (net3 0 vdd!) BitCellLoad_L
ends BitCellRow
// End of subcircuit definition.

// Library name: project_common
// Cell name: BitCellArray
// View name: schematic
subckt BitCellArray WL\<255\> WL\<254\> WL\<253\> WL\<252\> WL\<251\> \
        WL\<250\> WL\<249\> WL\<248\> WL\<247\> WL\<246\> WL\<245\> \
        WL\<244\> WL\<243\> WL\<242\> WL\<241\> WL\<240\> WL\<239\> \
        WL\<238\> WL\<237\> WL\<236\> WL\<235\> WL\<234\> WL\<233\> \
        WL\<232\> WL\<231\> WL\<230\> WL\<229\> WL\<228\> WL\<227\> \
        WL\<226\> WL\<225\> WL\<224\> WL\<223\> WL\<222\> WL\<221\> \
        WL\<220\> WL\<219\> WL\<218\> WL\<217\> WL\<216\> WL\<215\> \
        WL\<214\> WL\<213\> WL\<212\> WL\<211\> WL\<210\> WL\<209\> \
        WL\<208\> WL\<207\> WL\<206\> WL\<205\> WL\<204\> WL\<203\> \
        WL\<202\> WL\<201\> WL\<200\> WL\<199\> WL\<198\> WL\<197\> \
        WL\<196\> WL\<195\> WL\<194\> WL\<193\> WL\<192\> WL\<191\> \
        WL\<190\> WL\<189\> WL\<188\> WL\<187\> WL\<186\> WL\<185\> \
        WL\<184\> WL\<183\> WL\<182\> WL\<181\> WL\<180\> WL\<179\> \
        WL\<178\> WL\<177\> WL\<176\> WL\<175\> WL\<174\> WL\<173\> \
        WL\<172\> WL\<171\> WL\<170\> WL\<169\> WL\<168\> WL\<167\> \
        WL\<166\> WL\<165\> WL\<164\> WL\<163\> WL\<162\> WL\<161\> \
        WL\<160\> WL\<159\> WL\<158\> WL\<157\> WL\<156\> WL\<155\> \
        WL\<154\> WL\<153\> WL\<152\> WL\<151\> WL\<150\> WL\<149\> \
        WL\<148\> WL\<147\> WL\<146\> WL\<145\> WL\<144\> WL\<143\> \
        WL\<142\> WL\<141\> WL\<140\> WL\<139\> WL\<138\> WL\<137\> \
        WL\<136\> WL\<135\> WL\<134\> WL\<133\> WL\<132\> WL\<131\> \
        WL\<130\> WL\<129\> WL\<128\> WL\<127\> WL\<126\> WL\<125\> \
        WL\<124\> WL\<123\> WL\<122\> WL\<121\> WL\<120\> WL\<119\> \
        WL\<118\> WL\<117\> WL\<116\> WL\<115\> WL\<114\> WL\<113\> \
        WL\<112\> WL\<111\> WL\<110\> WL\<109\> WL\<108\> WL\<107\> \
        WL\<106\> WL\<105\> WL\<104\> WL\<103\> WL\<102\> WL\<101\> \
        WL\<100\> WL\<99\> WL\<98\> WL\<97\> WL\<96\> WL\<95\> WL\<94\> \
        WL\<93\> WL\<92\> WL\<91\> WL\<90\> WL\<89\> WL\<88\> WL\<87\> \
        WL\<86\> WL\<85\> WL\<84\> WL\<83\> WL\<82\> WL\<81\> WL\<80\> \
        WL\<79\> WL\<78\> WL\<77\> WL\<76\> WL\<75\> WL\<74\> WL\<73\> \
        WL\<72\> WL\<71\> WL\<70\> WL\<69\> WL\<68\> WL\<67\> WL\<66\> \
        WL\<65\> WL\<64\> WL\<63\> WL\<62\> WL\<61\> WL\<60\> WL\<59\> \
        WL\<58\> WL\<57\> WL\<56\> WL\<55\> WL\<54\> WL\<53\> WL\<52\> \
        WL\<51\> WL\<50\> WL\<49\> WL\<48\> WL\<47\> WL\<46\> WL\<45\> \
        WL\<44\> WL\<43\> WL\<42\> WL\<41\> WL\<40\> WL\<39\> WL\<38\> \
        WL\<37\> WL\<36\> WL\<35\> WL\<34\> WL\<33\> WL\<32\> WL\<31\> \
        WL\<30\> WL\<29\> WL\<28\> WL\<27\> WL\<26\> WL\<25\> WL\<24\> \
        WL\<23\> WL\<22\> WL\<21\> WL\<20\> WL\<19\> WL\<18\> WL\<17\> \
        WL\<16\> WL\<15\> WL\<14\> WL\<13\> WL\<12\> WL\<11\> WL\<10\> \
        WL\<9\> WL\<8\> WL\<7\> WL\<6\> WL\<5\> WL\<4\> WL\<3\> WL\<2\> \
        WL\<1\> WL\<0\>
parameters Rwire Cwire
    IRow\<0\> (WL\<0\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<1\> (WL\<1\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<2\> (WL\<2\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<3\> (WL\<3\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<4\> (WL\<4\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<5\> (WL\<5\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<6\> (WL\<6\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<7\> (WL\<7\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<8\> (WL\<8\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<9\> (WL\<9\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<10\> (WL\<10\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<11\> (WL\<11\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<12\> (WL\<12\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<13\> (WL\<13\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<14\> (WL\<14\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<15\> (WL\<15\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<16\> (WL\<16\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<17\> (WL\<17\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<18\> (WL\<18\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<19\> (WL\<19\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<20\> (WL\<20\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<21\> (WL\<21\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<22\> (WL\<22\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<23\> (WL\<23\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<24\> (WL\<24\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<25\> (WL\<25\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<26\> (WL\<26\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<27\> (WL\<27\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<28\> (WL\<28\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<29\> (WL\<29\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<30\> (WL\<30\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<31\> (WL\<31\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<32\> (WL\<32\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<33\> (WL\<33\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<34\> (WL\<34\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<35\> (WL\<35\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<36\> (WL\<36\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<37\> (WL\<37\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<38\> (WL\<38\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<39\> (WL\<39\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<40\> (WL\<40\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<41\> (WL\<41\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<42\> (WL\<42\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<43\> (WL\<43\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<44\> (WL\<44\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<45\> (WL\<45\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<46\> (WL\<46\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<47\> (WL\<47\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<48\> (WL\<48\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<49\> (WL\<49\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<50\> (WL\<50\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<51\> (WL\<51\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<52\> (WL\<52\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<53\> (WL\<53\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<54\> (WL\<54\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<55\> (WL\<55\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<56\> (WL\<56\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<57\> (WL\<57\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<58\> (WL\<58\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<59\> (WL\<59\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<60\> (WL\<60\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<61\> (WL\<61\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<62\> (WL\<62\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<63\> (WL\<63\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<64\> (WL\<64\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<65\> (WL\<65\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<66\> (WL\<66\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<67\> (WL\<67\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<68\> (WL\<68\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<69\> (WL\<69\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<70\> (WL\<70\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<71\> (WL\<71\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<72\> (WL\<72\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<73\> (WL\<73\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<74\> (WL\<74\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<75\> (WL\<75\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<76\> (WL\<76\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<77\> (WL\<77\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<78\> (WL\<78\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<79\> (WL\<79\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<80\> (WL\<80\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<81\> (WL\<81\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<82\> (WL\<82\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<83\> (WL\<83\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<84\> (WL\<84\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<85\> (WL\<85\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<86\> (WL\<86\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<87\> (WL\<87\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<88\> (WL\<88\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<89\> (WL\<89\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<90\> (WL\<90\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<91\> (WL\<91\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<92\> (WL\<92\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<93\> (WL\<93\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<94\> (WL\<94\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<95\> (WL\<95\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<96\> (WL\<96\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<97\> (WL\<97\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<98\> (WL\<98\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<99\> (WL\<99\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<100\> (WL\<100\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<101\> (WL\<101\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<102\> (WL\<102\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<103\> (WL\<103\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<104\> (WL\<104\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<105\> (WL\<105\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<106\> (WL\<106\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<107\> (WL\<107\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<108\> (WL\<108\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<109\> (WL\<109\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<110\> (WL\<110\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<111\> (WL\<111\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<112\> (WL\<112\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<113\> (WL\<113\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<114\> (WL\<114\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<115\> (WL\<115\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<116\> (WL\<116\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<117\> (WL\<117\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<118\> (WL\<118\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<119\> (WL\<119\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<120\> (WL\<120\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<121\> (WL\<121\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<122\> (WL\<122\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<123\> (WL\<123\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<124\> (WL\<124\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<125\> (WL\<125\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<126\> (WL\<126\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<127\> (WL\<127\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<128\> (WL\<128\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<129\> (WL\<129\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<130\> (WL\<130\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<131\> (WL\<131\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<132\> (WL\<132\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<133\> (WL\<133\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<134\> (WL\<134\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<135\> (WL\<135\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<136\> (WL\<136\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<137\> (WL\<137\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<138\> (WL\<138\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<139\> (WL\<139\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<140\> (WL\<140\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<141\> (WL\<141\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<142\> (WL\<142\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<143\> (WL\<143\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<144\> (WL\<144\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<145\> (WL\<145\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<146\> (WL\<146\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<147\> (WL\<147\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<148\> (WL\<148\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<149\> (WL\<149\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<150\> (WL\<150\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<151\> (WL\<151\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<152\> (WL\<152\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<153\> (WL\<153\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<154\> (WL\<154\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<155\> (WL\<155\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<156\> (WL\<156\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<157\> (WL\<157\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<158\> (WL\<158\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<159\> (WL\<159\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<160\> (WL\<160\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<161\> (WL\<161\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<162\> (WL\<162\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<163\> (WL\<163\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<164\> (WL\<164\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<165\> (WL\<165\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<166\> (WL\<166\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<167\> (WL\<167\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<168\> (WL\<168\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<169\> (WL\<169\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<170\> (WL\<170\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<171\> (WL\<171\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<172\> (WL\<172\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<173\> (WL\<173\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<174\> (WL\<174\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<175\> (WL\<175\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<176\> (WL\<176\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<177\> (WL\<177\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<178\> (WL\<178\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<179\> (WL\<179\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<180\> (WL\<180\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<181\> (WL\<181\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<182\> (WL\<182\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<183\> (WL\<183\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<184\> (WL\<184\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<185\> (WL\<185\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<186\> (WL\<186\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<187\> (WL\<187\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<188\> (WL\<188\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<189\> (WL\<189\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<190\> (WL\<190\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<191\> (WL\<191\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<192\> (WL\<192\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<193\> (WL\<193\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<194\> (WL\<194\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<195\> (WL\<195\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<196\> (WL\<196\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<197\> (WL\<197\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<198\> (WL\<198\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<199\> (WL\<199\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<200\> (WL\<200\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<201\> (WL\<201\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<202\> (WL\<202\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<203\> (WL\<203\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<204\> (WL\<204\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<205\> (WL\<205\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<206\> (WL\<206\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<207\> (WL\<207\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<208\> (WL\<208\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<209\> (WL\<209\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<210\> (WL\<210\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<211\> (WL\<211\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<212\> (WL\<212\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<213\> (WL\<213\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<214\> (WL\<214\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<215\> (WL\<215\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<216\> (WL\<216\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<217\> (WL\<217\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<218\> (WL\<218\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<219\> (WL\<219\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<220\> (WL\<220\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<221\> (WL\<221\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<222\> (WL\<222\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<223\> (WL\<223\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<224\> (WL\<224\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<225\> (WL\<225\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<226\> (WL\<226\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<227\> (WL\<227\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<228\> (WL\<228\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<229\> (WL\<229\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<230\> (WL\<230\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<231\> (WL\<231\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<232\> (WL\<232\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<233\> (WL\<233\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<234\> (WL\<234\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<235\> (WL\<235\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<236\> (WL\<236\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<237\> (WL\<237\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<238\> (WL\<238\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<239\> (WL\<239\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<240\> (WL\<240\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<241\> (WL\<241\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<242\> (WL\<242\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<243\> (WL\<243\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<244\> (WL\<244\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<245\> (WL\<245\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<246\> (WL\<246\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<247\> (WL\<247\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<248\> (WL\<248\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<249\> (WL\<249\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<250\> (WL\<250\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<251\> (WL\<251\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<252\> (WL\<252\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<253\> (WL\<253\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<254\> (WL\<254\>) BitCellRow Rwire=Rwire Cwire=Cwire
    IRow\<255\> (WL\<255\>) BitCellRow Rwire=Rwire Cwire=Cwire
ends BitCellArray
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Pre
// View name: schematic
subckt Pre A\<3\> A\<2\> A\<1\> A\<0\> SelOUT
    I4 (net05 SelOUT) INV gamma=pre_inv2_gamma beta=2
    I3 (net7 net06) INV gamma=pre_inv1_gamma beta=2
    I2 (net6 net04) INV gamma=pre_inv1_gamma beta=2
    I5 (net04 net06 net05) NAND2 gamma=pre_nand2_gamma beta=2
    I1 (A\<1\> A\<0\> net7) NAND2 gamma=pre_nand1_gamma beta=2
    I0 (A\<3\> A\<2\> net6) NAND2 gamma=pre_nand1_gamma beta=2
ends Pre
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Pre_L0_1t2
// View name: schematic
subckt Pre_L0_1t2 A\<3\> A\<2\> A\<1\> ADDR\<0\> ADDRb\<0\> AOut\<7\> \
        AOut\<6\> AOut\<5\> AOut\<4\> AOut\<3\> AOut\<2\> AOut\<1\> \
        AOut\<0\>
    I1\<7\> (A\<3\> AOut\<7\>) iprobe
    I1\<6\> (A\<2\> AOut\<6\>) iprobe
    I1\<5\> (A\<1\> AOut\<5\>) iprobe
    I1\<4\> (ADDR\<0\> AOut\<4\>) iprobe
    I1\<3\> (A\<3\> AOut\<3\>) iprobe
    I1\<2\> (A\<2\> AOut\<2\>) iprobe
    I1\<1\> (A\<1\> AOut\<1\>) iprobe
    I1\<0\> (ADDRb\<0\> AOut\<0\>) iprobe
ends Pre_L0_1t2
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Pre_L1_2t4
// View name: schematic
subckt Pre_L1_2t4 A\<3\> A\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<1\> ADDRb\<0\> \
        AOut\<15\> AOut\<14\> AOut\<13\> AOut\<12\> AOut\<11\> AOut\<10\> \
        AOut\<9\> AOut\<8\> AOut\<7\> AOut\<6\> AOut\<5\> AOut\<4\> \
        AOut\<3\> AOut\<2\> AOut\<1\> AOut\<0\>
    I5 (A\<3\> A\<2\> ADDRb\<1\> ADDR\<0\> ADDRb\<0\> AOut\<7\> AOut\<6\> \
        AOut\<5\> AOut\<4\> AOut\<3\> AOut\<2\> AOut\<1\> AOut\<0\>) \
        Pre_L0_1t2
    I4 (A\<3\> A\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<0\> AOut\<15\> AOut\<14\> \
        AOut\<13\> AOut\<12\> AOut\<11\> AOut\<10\> AOut\<9\> AOut\<8\>) \
        Pre_L0_1t2
ends Pre_L1_2t4
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Pre_L2_3t8
// View name: schematic
subckt Pre_L2_3t8 A\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<2\> \
        ADDRb\<1\> ADDRb\<0\> AOut\<31\> AOut\<30\> AOut\<29\> AOut\<28\> \
        AOut\<27\> AOut\<26\> AOut\<25\> AOut\<24\> AOut\<23\> AOut\<22\> \
        AOut\<21\> AOut\<20\> AOut\<19\> AOut\<18\> AOut\<17\> AOut\<16\> \
        AOut\<15\> AOut\<14\> AOut\<13\> AOut\<12\> AOut\<11\> AOut\<10\> \
        AOut\<9\> AOut\<8\> AOut\<7\> AOut\<6\> AOut\<5\> AOut\<4\> \
        AOut\<3\> AOut\<2\> AOut\<1\> AOut\<0\>
    I3 (A\<3\> ADDRb\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<1\> ADDRb\<0\> \
        AOut\<15\> AOut\<14\> AOut\<13\> AOut\<12\> AOut\<11\> AOut\<10\> \
        AOut\<9\> AOut\<8\> AOut\<7\> AOut\<6\> AOut\<5\> AOut\<4\> \
        AOut\<3\> AOut\<2\> AOut\<1\> AOut\<0\>) Pre_L1_2t4
    I2 (A\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<1\> ADDRb\<0\> \
        AOut\<31\> AOut\<30\> AOut\<29\> AOut\<28\> AOut\<27\> AOut\<26\> \
        AOut\<25\> AOut\<24\> AOut\<23\> AOut\<22\> AOut\<21\> AOut\<20\> \
        AOut\<19\> AOut\<18\> AOut\<17\> AOut\<16\>) Pre_L1_2t4
ends Pre_L2_3t8
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Pre_L3_4t16_NAND
// View name: schematic
subckt Pre_L3_4t16_NAND ADDR\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<3\> \
        ADDRb\<2\> ADDRb\<1\> ADDRb\<0\> AOut\<63\> AOut\<62\> AOut\<61\> \
        AOut\<60\> AOut\<59\> AOut\<58\> AOut\<57\> AOut\<56\> AOut\<55\> \
        AOut\<54\> AOut\<53\> AOut\<52\> AOut\<51\> AOut\<50\> AOut\<49\> \
        AOut\<48\> AOut\<47\> AOut\<46\> AOut\<45\> AOut\<44\> AOut\<43\> \
        AOut\<42\> AOut\<41\> AOut\<40\> AOut\<39\> AOut\<38\> AOut\<37\> \
        AOut\<36\> AOut\<35\> AOut\<34\> AOut\<33\> AOut\<32\> AOut\<31\> \
        AOut\<30\> AOut\<29\> AOut\<28\> AOut\<27\> AOut\<26\> AOut\<25\> \
        AOut\<24\> AOut\<23\> AOut\<22\> AOut\<21\> AOut\<20\> AOut\<19\> \
        AOut\<18\> AOut\<17\> AOut\<16\> AOut\<15\> AOut\<14\> AOut\<13\> \
        AOut\<12\> AOut\<11\> AOut\<10\> AOut\<9\> AOut\<8\> AOut\<7\> \
        AOut\<6\> AOut\<5\> AOut\<4\> AOut\<3\> AOut\<2\> AOut\<1\> \
        AOut\<0\>
    I1 (ADDRb\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<2\> ADDRb\<1\> \
        ADDRb\<0\> AOut\<31\> AOut\<30\> AOut\<29\> AOut\<28\> AOut\<27\> \
        AOut\<26\> AOut\<25\> AOut\<24\> AOut\<23\> AOut\<22\> AOut\<21\> \
        AOut\<20\> AOut\<19\> AOut\<18\> AOut\<17\> AOut\<16\> AOut\<15\> \
        AOut\<14\> AOut\<13\> AOut\<12\> AOut\<11\> AOut\<10\> AOut\<9\> \
        AOut\<8\> AOut\<7\> AOut\<6\> AOut\<5\> AOut\<4\> AOut\<3\> \
        AOut\<2\> AOut\<1\> AOut\<0\>) Pre_L2_3t8
    I0 (ADDR\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> ADDRb\<2\> ADDRb\<1\> \
        ADDRb\<0\> AOut\<63\> AOut\<62\> AOut\<61\> AOut\<60\> AOut\<59\> \
        AOut\<58\> AOut\<57\> AOut\<56\> AOut\<55\> AOut\<54\> AOut\<53\> \
        AOut\<52\> AOut\<51\> AOut\<50\> AOut\<49\> AOut\<48\> AOut\<47\> \
        AOut\<46\> AOut\<45\> AOut\<44\> AOut\<43\> AOut\<42\> AOut\<41\> \
        AOut\<40\> AOut\<39\> AOut\<38\> AOut\<37\> AOut\<36\> AOut\<35\> \
        AOut\<34\> AOut\<33\> AOut\<32\>) Pre_L2_3t8
ends Pre_L3_4t16_NAND
// End of subcircuit definition.

// Library name: project_common
// Cell name: BUF
// View name: schematic
subckt BUF A Z
parameters gamma beta
    I1 (net5 Z) INV gamma=gamma beta=beta
    I0 (A net5) INV gamma=gamma beta=beta
ends BUF
// End of subcircuit definition.

// Library name: project_4x
// Cell name: AddrBuf
// View name: schematic
subckt AddrBuf A Z
    I3 (A Z) BUF gamma=2 beta=2
ends AddrBuf
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Post_L0_1t2
// View name: schematic
subckt Post_L0_1t2 Sel0 Sel1 SelOUT\<1\> SelOUT\<0\>
    R1 (SelOUT\<1\> Sel1) R_1X_LL l=100n w=100n m=1
    R0 (SelOUT\<0\> Sel0) R_1X_LL l=100n w=100n m=1
ends Post_L0_1t2
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Post_L1_16t2
// View name: schematic
subckt Post_L1_16t2 Sel0\<15\> Sel0\<14\> Sel0\<13\> Sel0\<12\> Sel0\<11\> \
        Sel0\<10\> Sel0\<9\> Sel0\<8\> Sel0\<7\> Sel0\<6\> Sel0\<5\> \
        Sel0\<4\> Sel0\<3\> Sel0\<2\> Sel0\<1\> Sel0\<0\> Sel1 WL\<31\> \
        WL\<30\> WL\<29\> WL\<28\> WL\<27\> WL\<26\> WL\<25\> WL\<24\> \
        WL\<23\> WL\<22\> WL\<21\> WL\<20\> WL\<19\> WL\<18\> WL\<17\> \
        WL\<16\> WL\<15\> WL\<14\> WL\<13\> WL\<12\> WL\<11\> WL\<10\> \
        WL\<9\> WL\<8\> WL\<7\> WL\<6\> WL\<5\> WL\<4\> WL\<3\> WL\<2\> \
        WL\<1\> WL\<0\>
    I2\<15\> (Sel0\<15\> Sel1 WL\<31\> WL\<30\>) Post_L0_1t2
    I2\<14\> (Sel0\<14\> Sel1 WL\<29\> WL\<28\>) Post_L0_1t2
    I2\<13\> (Sel0\<13\> Sel1 WL\<27\> WL\<26\>) Post_L0_1t2
    I2\<12\> (Sel0\<12\> Sel1 WL\<25\> WL\<24\>) Post_L0_1t2
    I2\<11\> (Sel0\<11\> Sel1 WL\<23\> WL\<22\>) Post_L0_1t2
    I2\<10\> (Sel0\<10\> Sel1 WL\<21\> WL\<20\>) Post_L0_1t2
    I2\<9\> (Sel0\<9\> Sel1 WL\<19\> WL\<18\>) Post_L0_1t2
    I2\<8\> (Sel0\<8\> Sel1 WL\<17\> WL\<16\>) Post_L0_1t2
    I2\<7\> (Sel0\<7\> Sel1 WL\<15\> WL\<14\>) Post_L0_1t2
    I2\<6\> (Sel0\<6\> Sel1 WL\<13\> WL\<12\>) Post_L0_1t2
    I2\<5\> (Sel0\<5\> Sel1 WL\<11\> WL\<10\>) Post_L0_1t2
    I2\<4\> (Sel0\<4\> Sel1 WL\<9\> WL\<8\>) Post_L0_1t2
    I2\<3\> (Sel0\<3\> Sel1 WL\<7\> WL\<6\>) Post_L0_1t2
    I2\<2\> (Sel0\<2\> Sel1 WL\<5\> WL\<4\>) Post_L0_1t2
    I2\<1\> (Sel0\<1\> Sel1 WL\<3\> WL\<2\>) Post_L0_1t2
    I2\<0\> (Sel0\<0\> Sel1 WL\<1\> WL\<0\>) Post_L0_1t2
ends Post_L1_16t2
// End of subcircuit definition.

// Library name: project_4x
// Cell name: Post_L2_256t2
// View name: schematic
subckt Post_L2_256t2 Sel0\<15\> Sel0\<14\> Sel0\<13\> Sel0\<12\> \
        Sel0\<11\> Sel0\<10\> Sel0\<9\> Sel0\<8\> Sel0\<7\> Sel0\<6\> \
        Sel0\<5\> Sel0\<4\> Sel0\<3\> Sel0\<2\> Sel0\<1\> Sel0\<0\> \
        Sel1\<15\> Sel1\<14\> Sel1\<13\> Sel1\<12\> Sel1\<11\> Sel1\<10\> \
        Sel1\<9\> Sel1\<8\> Sel1\<7\> Sel1\<6\> Sel1\<5\> Sel1\<4\> \
        Sel1\<3\> Sel1\<2\> Sel1\<1\> Sel1\<0\> WLSel\<511\> WLSel\<510\> \
        WLSel\<509\> WLSel\<508\> WLSel\<507\> WLSel\<506\> WLSel\<505\> \
        WLSel\<504\> WLSel\<503\> WLSel\<502\> WLSel\<501\> WLSel\<500\> \
        WLSel\<499\> WLSel\<498\> WLSel\<497\> WLSel\<496\> WLSel\<495\> \
        WLSel\<494\> WLSel\<493\> WLSel\<492\> WLSel\<491\> WLSel\<490\> \
        WLSel\<489\> WLSel\<488\> WLSel\<487\> WLSel\<486\> WLSel\<485\> \
        WLSel\<484\> WLSel\<483\> WLSel\<482\> WLSel\<481\> WLSel\<480\> \
        WLSel\<479\> WLSel\<478\> WLSel\<477\> WLSel\<476\> WLSel\<475\> \
        WLSel\<474\> WLSel\<473\> WLSel\<472\> WLSel\<471\> WLSel\<470\> \
        WLSel\<469\> WLSel\<468\> WLSel\<467\> WLSel\<466\> WLSel\<465\> \
        WLSel\<464\> WLSel\<463\> WLSel\<462\> WLSel\<461\> WLSel\<460\> \
        WLSel\<459\> WLSel\<458\> WLSel\<457\> WLSel\<456\> WLSel\<455\> \
        WLSel\<454\> WLSel\<453\> WLSel\<452\> WLSel\<451\> WLSel\<450\> \
        WLSel\<449\> WLSel\<448\> WLSel\<447\> WLSel\<446\> WLSel\<445\> \
        WLSel\<444\> WLSel\<443\> WLSel\<442\> WLSel\<441\> WLSel\<440\> \
        WLSel\<439\> WLSel\<438\> WLSel\<437\> WLSel\<436\> WLSel\<435\> \
        WLSel\<434\> WLSel\<433\> WLSel\<432\> WLSel\<431\> WLSel\<430\> \
        WLSel\<429\> WLSel\<428\> WLSel\<427\> WLSel\<426\> WLSel\<425\> \
        WLSel\<424\> WLSel\<423\> WLSel\<422\> WLSel\<421\> WLSel\<420\> \
        WLSel\<419\> WLSel\<418\> WLSel\<417\> WLSel\<416\> WLSel\<415\> \
        WLSel\<414\> WLSel\<413\> WLSel\<412\> WLSel\<411\> WLSel\<410\> \
        WLSel\<409\> WLSel\<408\> WLSel\<407\> WLSel\<406\> WLSel\<405\> \
        WLSel\<404\> WLSel\<403\> WLSel\<402\> WLSel\<401\> WLSel\<400\> \
        WLSel\<399\> WLSel\<398\> WLSel\<397\> WLSel\<396\> WLSel\<395\> \
        WLSel\<394\> WLSel\<393\> WLSel\<392\> WLSel\<391\> WLSel\<390\> \
        WLSel\<389\> WLSel\<388\> WLSel\<387\> WLSel\<386\> WLSel\<385\> \
        WLSel\<384\> WLSel\<383\> WLSel\<382\> WLSel\<381\> WLSel\<380\> \
        WLSel\<379\> WLSel\<378\> WLSel\<377\> WLSel\<376\> WLSel\<375\> \
        WLSel\<374\> WLSel\<373\> WLSel\<372\> WLSel\<371\> WLSel\<370\> \
        WLSel\<369\> WLSel\<368\> WLSel\<367\> WLSel\<366\> WLSel\<365\> \
        WLSel\<364\> WLSel\<363\> WLSel\<362\> WLSel\<361\> WLSel\<360\> \
        WLSel\<359\> WLSel\<358\> WLSel\<357\> WLSel\<356\> WLSel\<355\> \
        WLSel\<354\> WLSel\<353\> WLSel\<352\> WLSel\<351\> WLSel\<350\> \
        WLSel\<349\> WLSel\<348\> WLSel\<347\> WLSel\<346\> WLSel\<345\> \
        WLSel\<344\> WLSel\<343\> WLSel\<342\> WLSel\<341\> WLSel\<340\> \
        WLSel\<339\> WLSel\<338\> WLSel\<337\> WLSel\<336\> WLSel\<335\> \
        WLSel\<334\> WLSel\<333\> WLSel\<332\> WLSel\<331\> WLSel\<330\> \
        WLSel\<329\> WLSel\<328\> WLSel\<327\> WLSel\<326\> WLSel\<325\> \
        WLSel\<324\> WLSel\<323\> WLSel\<322\> WLSel\<321\> WLSel\<320\> \
        WLSel\<319\> WLSel\<318\> WLSel\<317\> WLSel\<316\> WLSel\<315\> \
        WLSel\<314\> WLSel\<313\> WLSel\<312\> WLSel\<311\> WLSel\<310\> \
        WLSel\<309\> WLSel\<308\> WLSel\<307\> WLSel\<306\> WLSel\<305\> \
        WLSel\<304\> WLSel\<303\> WLSel\<302\> WLSel\<301\> WLSel\<300\> \
        WLSel\<299\> WLSel\<298\> WLSel\<297\> WLSel\<296\> WLSel\<295\> \
        WLSel\<294\> WLSel\<293\> WLSel\<292\> WLSel\<291\> WLSel\<290\> \
        WLSel\<289\> WLSel\<288\> WLSel\<287\> WLSel\<286\> WLSel\<285\> \
        WLSel\<284\> WLSel\<283\> WLSel\<282\> WLSel\<281\> WLSel\<280\> \
        WLSel\<279\> WLSel\<278\> WLSel\<277\> WLSel\<276\> WLSel\<275\> \
        WLSel\<274\> WLSel\<273\> WLSel\<272\> WLSel\<271\> WLSel\<270\> \
        WLSel\<269\> WLSel\<268\> WLSel\<267\> WLSel\<266\> WLSel\<265\> \
        WLSel\<264\> WLSel\<263\> WLSel\<262\> WLSel\<261\> WLSel\<260\> \
        WLSel\<259\> WLSel\<258\> WLSel\<257\> WLSel\<256\> WLSel\<255\> \
        WLSel\<254\> WLSel\<253\> WLSel\<252\> WLSel\<251\> WLSel\<250\> \
        WLSel\<249\> WLSel\<248\> WLSel\<247\> WLSel\<246\> WLSel\<245\> \
        WLSel\<244\> WLSel\<243\> WLSel\<242\> WLSel\<241\> WLSel\<240\> \
        WLSel\<239\> WLSel\<238\> WLSel\<237\> WLSel\<236\> WLSel\<235\> \
        WLSel\<234\> WLSel\<233\> WLSel\<232\> WLSel\<231\> WLSel\<230\> \
        WLSel\<229\> WLSel\<228\> WLSel\<227\> WLSel\<226\> WLSel\<225\> \
        WLSel\<224\> WLSel\<223\> WLSel\<222\> WLSel\<221\> WLSel\<220\> \
        WLSel\<219\> WLSel\<218\> WLSel\<217\> WLSel\<216\> WLSel\<215\> \
        WLSel\<214\> WLSel\<213\> WLSel\<212\> WLSel\<211\> WLSel\<210\> \
        WLSel\<209\> WLSel\<208\> WLSel\<207\> WLSel\<206\> WLSel\<205\> \
        WLSel\<204\> WLSel\<203\> WLSel\<202\> WLSel\<201\> WLSel\<200\> \
        WLSel\<199\> WLSel\<198\> WLSel\<197\> WLSel\<196\> WLSel\<195\> \
        WLSel\<194\> WLSel\<193\> WLSel\<192\> WLSel\<191\> WLSel\<190\> \
        WLSel\<189\> WLSel\<188\> WLSel\<187\> WLSel\<186\> WLSel\<185\> \
        WLSel\<184\> WLSel\<183\> WLSel\<182\> WLSel\<181\> WLSel\<180\> \
        WLSel\<179\> WLSel\<178\> WLSel\<177\> WLSel\<176\> WLSel\<175\> \
        WLSel\<174\> WLSel\<173\> WLSel\<172\> WLSel\<171\> WLSel\<170\> \
        WLSel\<169\> WLSel\<168\> WLSel\<167\> WLSel\<166\> WLSel\<165\> \
        WLSel\<164\> WLSel\<163\> WLSel\<162\> WLSel\<161\> WLSel\<160\> \
        WLSel\<159\> WLSel\<158\> WLSel\<157\> WLSel\<156\> WLSel\<155\> \
        WLSel\<154\> WLSel\<153\> WLSel\<152\> WLSel\<151\> WLSel\<150\> \
        WLSel\<149\> WLSel\<148\> WLSel\<147\> WLSel\<146\> WLSel\<145\> \
        WLSel\<144\> WLSel\<143\> WLSel\<142\> WLSel\<141\> WLSel\<140\> \
        WLSel\<139\> WLSel\<138\> WLSel\<137\> WLSel\<136\> WLSel\<135\> \
        WLSel\<134\> WLSel\<133\> WLSel\<132\> WLSel\<131\> WLSel\<130\> \
        WLSel\<129\> WLSel\<128\> WLSel\<127\> WLSel\<126\> WLSel\<125\> \
        WLSel\<124\> WLSel\<123\> WLSel\<122\> WLSel\<121\> WLSel\<120\> \
        WLSel\<119\> WLSel\<118\> WLSel\<117\> WLSel\<116\> WLSel\<115\> \
        WLSel\<114\> WLSel\<113\> WLSel\<112\> WLSel\<111\> WLSel\<110\> \
        WLSel\<109\> WLSel\<108\> WLSel\<107\> WLSel\<106\> WLSel\<105\> \
        WLSel\<104\> WLSel\<103\> WLSel\<102\> WLSel\<101\> WLSel\<100\> \
        WLSel\<99\> WLSel\<98\> WLSel\<97\> WLSel\<96\> WLSel\<95\> \
        WLSel\<94\> WLSel\<93\> WLSel\<92\> WLSel\<91\> WLSel\<90\> \
        WLSel\<89\> WLSel\<88\> WLSel\<87\> WLSel\<86\> WLSel\<85\> \
        WLSel\<84\> WLSel\<83\> WLSel\<82\> WLSel\<81\> WLSel\<80\> \
        WLSel\<79\> WLSel\<78\> WLSel\<77\> WLSel\<76\> WLSel\<75\> \
        WLSel\<74\> WLSel\<73\> WLSel\<72\> WLSel\<71\> WLSel\<70\> \
        WLSel\<69\> WLSel\<68\> WLSel\<67\> WLSel\<66\> WLSel\<65\> \
        WLSel\<64\> WLSel\<63\> WLSel\<62\> WLSel\<61\> WLSel\<60\> \
        WLSel\<59\> WLSel\<58\> WLSel\<57\> WLSel\<56\> WLSel\<55\> \
        WLSel\<54\> WLSel\<53\> WLSel\<52\> WLSel\<51\> WLSel\<50\> \
        WLSel\<49\> WLSel\<48\> WLSel\<47\> WLSel\<46\> WLSel\<45\> \
        WLSel\<44\> WLSel\<43\> WLSel\<42\> WLSel\<41\> WLSel\<40\> \
        WLSel\<39\> WLSel\<38\> WLSel\<37\> WLSel\<36\> WLSel\<35\> \
        WLSel\<34\> WLSel\<33\> WLSel\<32\> WLSel\<31\> WLSel\<30\> \
        WLSel\<29\> WLSel\<28\> WLSel\<27\> WLSel\<26\> WLSel\<25\> \
        WLSel\<24\> WLSel\<23\> WLSel\<22\> WLSel\<21\> WLSel\<20\> \
        WLSel\<19\> WLSel\<18\> WLSel\<17\> WLSel\<16\> WLSel\<15\> \
        WLSel\<14\> WLSel\<13\> WLSel\<12\> WLSel\<11\> WLSel\<10\> \
        WLSel\<9\> WLSel\<8\> WLSel\<7\> WLSel\<6\> WLSel\<5\> WLSel\<4\> \
        WLSel\<3\> WLSel\<2\> WLSel\<1\> WLSel\<0\>
parameters Rwire Cwire
    Rwire1\<15\> (net9\<0\> Sel1\<15\>) resistor r=Rwire
    Rwire1\<14\> (net9\<1\> Sel1\<14\>) resistor r=Rwire
    Rwire1\<13\> (net9\<2\> Sel1\<13\>) resistor r=Rwire
    Rwire1\<12\> (net9\<3\> Sel1\<12\>) resistor r=Rwire
    Rwire1\<11\> (net9\<4\> Sel1\<11\>) resistor r=Rwire
    Rwire1\<10\> (net9\<5\> Sel1\<10\>) resistor r=Rwire
    Rwire1\<9\> (net9\<6\> Sel1\<9\>) resistor r=Rwire
    Rwire1\<8\> (net9\<7\> Sel1\<8\>) resistor r=Rwire
    Rwire1\<7\> (net9\<8\> Sel1\<7\>) resistor r=Rwire
    Rwire1\<6\> (net9\<9\> Sel1\<6\>) resistor r=Rwire
    Rwire1\<5\> (net9\<10\> Sel1\<5\>) resistor r=Rwire
    Rwire1\<4\> (net9\<11\> Sel1\<4\>) resistor r=Rwire
    Rwire1\<3\> (net9\<12\> Sel1\<3\>) resistor r=Rwire
    Rwire1\<2\> (net9\<13\> Sel1\<2\>) resistor r=Rwire
    Rwire1\<1\> (net9\<14\> Sel1\<1\>) resistor r=Rwire
    Rwire1\<0\> (net9\<15\> Sel1\<0\>) resistor r=Rwire
    Rwire0\<15\> (Sel0_tmp\<15\> Sel0\<15\>) resistor r=Rwire
    Rwire0\<14\> (Sel0_tmp\<14\> Sel0\<14\>) resistor r=Rwire
    Rwire0\<13\> (Sel0_tmp\<13\> Sel0\<13\>) resistor r=Rwire
    Rwire0\<12\> (Sel0_tmp\<12\> Sel0\<12\>) resistor r=Rwire
    Rwire0\<11\> (Sel0_tmp\<11\> Sel0\<11\>) resistor r=Rwire
    Rwire0\<10\> (Sel0_tmp\<10\> Sel0\<10\>) resistor r=Rwire
    Rwire0\<9\> (Sel0_tmp\<9\> Sel0\<9\>) resistor r=Rwire
    Rwire0\<8\> (Sel0_tmp\<8\> Sel0\<8\>) resistor r=Rwire
    Rwire0\<7\> (Sel0_tmp\<7\> Sel0\<7\>) resistor r=Rwire
    Rwire0\<6\> (Sel0_tmp\<6\> Sel0\<6\>) resistor r=Rwire
    Rwire0\<5\> (Sel0_tmp\<5\> Sel0\<5\>) resistor r=Rwire
    Rwire0\<4\> (Sel0_tmp\<4\> Sel0\<4\>) resistor r=Rwire
    Rwire0\<3\> (Sel0_tmp\<3\> Sel0\<3\>) resistor r=Rwire
    Rwire0\<2\> (Sel0_tmp\<2\> Sel0\<2\>) resistor r=Rwire
    Rwire0\<1\> (Sel0_tmp\<1\> Sel0\<1\>) resistor r=Rwire
    Rwire0\<0\> (Sel0_tmp\<0\> Sel0\<0\>) resistor r=Rwire
    Cwire0\<15\> (Sel0_tmp\<15\> 0) capacitor c=Cwire
    Cwire0\<14\> (Sel0_tmp\<14\> 0) capacitor c=Cwire
    Cwire0\<13\> (Sel0_tmp\<13\> 0) capacitor c=Cwire
    Cwire0\<12\> (Sel0_tmp\<12\> 0) capacitor c=Cwire
    Cwire0\<11\> (Sel0_tmp\<11\> 0) capacitor c=Cwire
    Cwire0\<10\> (Sel0_tmp\<10\> 0) capacitor c=Cwire
    Cwire0\<9\> (Sel0_tmp\<9\> 0) capacitor c=Cwire
    Cwire0\<8\> (Sel0_tmp\<8\> 0) capacitor c=Cwire
    Cwire0\<7\> (Sel0_tmp\<7\> 0) capacitor c=Cwire
    Cwire0\<6\> (Sel0_tmp\<6\> 0) capacitor c=Cwire
    Cwire0\<5\> (Sel0_tmp\<5\> 0) capacitor c=Cwire
    Cwire0\<4\> (Sel0_tmp\<4\> 0) capacitor c=Cwire
    Cwire0\<3\> (Sel0_tmp\<3\> 0) capacitor c=Cwire
    Cwire0\<2\> (Sel0_tmp\<2\> 0) capacitor c=Cwire
    Cwire0\<1\> (Sel0_tmp\<1\> 0) capacitor c=Cwire
    Cwire0\<0\> (Sel0_tmp\<0\> 0) capacitor c=Cwire
    Cwire1\<15\> (net9\<0\> 0) capacitor c=Cwire
    Cwire1\<14\> (net9\<1\> 0) capacitor c=Cwire
    Cwire1\<13\> (net9\<2\> 0) capacitor c=Cwire
    Cwire1\<12\> (net9\<3\> 0) capacitor c=Cwire
    Cwire1\<11\> (net9\<4\> 0) capacitor c=Cwire
    Cwire1\<10\> (net9\<5\> 0) capacitor c=Cwire
    Cwire1\<9\> (net9\<6\> 0) capacitor c=Cwire
    Cwire1\<8\> (net9\<7\> 0) capacitor c=Cwire
    Cwire1\<7\> (net9\<8\> 0) capacitor c=Cwire
    Cwire1\<6\> (net9\<9\> 0) capacitor c=Cwire
    Cwire1\<5\> (net9\<10\> 0) capacitor c=Cwire
    Cwire1\<4\> (net9\<11\> 0) capacitor c=Cwire
    Cwire1\<3\> (net9\<12\> 0) capacitor c=Cwire
    Cwire1\<2\> (net9\<13\> 0) capacitor c=Cwire
    Cwire1\<1\> (net9\<14\> 0) capacitor c=Cwire
    Cwire1\<0\> (net9\<15\> 0) capacitor c=Cwire
    I2\<15\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<0\> \
        WLSel\<511\> WLSel\<510\> WLSel\<509\> WLSel\<508\> WLSel\<507\> \
        WLSel\<506\> WLSel\<505\> WLSel\<504\> WLSel\<503\> WLSel\<502\> \
        WLSel\<501\> WLSel\<500\> WLSel\<499\> WLSel\<498\> WLSel\<497\> \
        WLSel\<496\> WLSel\<495\> WLSel\<494\> WLSel\<493\> WLSel\<492\> \
        WLSel\<491\> WLSel\<490\> WLSel\<489\> WLSel\<488\> WLSel\<487\> \
        WLSel\<486\> WLSel\<485\> WLSel\<484\> WLSel\<483\> WLSel\<482\> \
        WLSel\<481\> WLSel\<480\>) Post_L1_16t2
    I2\<14\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<1\> \
        WLSel\<479\> WLSel\<478\> WLSel\<477\> WLSel\<476\> WLSel\<475\> \
        WLSel\<474\> WLSel\<473\> WLSel\<472\> WLSel\<471\> WLSel\<470\> \
        WLSel\<469\> WLSel\<468\> WLSel\<467\> WLSel\<466\> WLSel\<465\> \
        WLSel\<464\> WLSel\<463\> WLSel\<462\> WLSel\<461\> WLSel\<460\> \
        WLSel\<459\> WLSel\<458\> WLSel\<457\> WLSel\<456\> WLSel\<455\> \
        WLSel\<454\> WLSel\<453\> WLSel\<452\> WLSel\<451\> WLSel\<450\> \
        WLSel\<449\> WLSel\<448\>) Post_L1_16t2
    I2\<13\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<2\> \
        WLSel\<447\> WLSel\<446\> WLSel\<445\> WLSel\<444\> WLSel\<443\> \
        WLSel\<442\> WLSel\<441\> WLSel\<440\> WLSel\<439\> WLSel\<438\> \
        WLSel\<437\> WLSel\<436\> WLSel\<435\> WLSel\<434\> WLSel\<433\> \
        WLSel\<432\> WLSel\<431\> WLSel\<430\> WLSel\<429\> WLSel\<428\> \
        WLSel\<427\> WLSel\<426\> WLSel\<425\> WLSel\<424\> WLSel\<423\> \
        WLSel\<422\> WLSel\<421\> WLSel\<420\> WLSel\<419\> WLSel\<418\> \
        WLSel\<417\> WLSel\<416\>) Post_L1_16t2
    I2\<12\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<3\> \
        WLSel\<415\> WLSel\<414\> WLSel\<413\> WLSel\<412\> WLSel\<411\> \
        WLSel\<410\> WLSel\<409\> WLSel\<408\> WLSel\<407\> WLSel\<406\> \
        WLSel\<405\> WLSel\<404\> WLSel\<403\> WLSel\<402\> WLSel\<401\> \
        WLSel\<400\> WLSel\<399\> WLSel\<398\> WLSel\<397\> WLSel\<396\> \
        WLSel\<395\> WLSel\<394\> WLSel\<393\> WLSel\<392\> WLSel\<391\> \
        WLSel\<390\> WLSel\<389\> WLSel\<388\> WLSel\<387\> WLSel\<386\> \
        WLSel\<385\> WLSel\<384\>) Post_L1_16t2
    I2\<11\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<4\> \
        WLSel\<383\> WLSel\<382\> WLSel\<381\> WLSel\<380\> WLSel\<379\> \
        WLSel\<378\> WLSel\<377\> WLSel\<376\> WLSel\<375\> WLSel\<374\> \
        WLSel\<373\> WLSel\<372\> WLSel\<371\> WLSel\<370\> WLSel\<369\> \
        WLSel\<368\> WLSel\<367\> WLSel\<366\> WLSel\<365\> WLSel\<364\> \
        WLSel\<363\> WLSel\<362\> WLSel\<361\> WLSel\<360\> WLSel\<359\> \
        WLSel\<358\> WLSel\<357\> WLSel\<356\> WLSel\<355\> WLSel\<354\> \
        WLSel\<353\> WLSel\<352\>) Post_L1_16t2
    I2\<10\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<5\> \
        WLSel\<351\> WLSel\<350\> WLSel\<349\> WLSel\<348\> WLSel\<347\> \
        WLSel\<346\> WLSel\<345\> WLSel\<344\> WLSel\<343\> WLSel\<342\> \
        WLSel\<341\> WLSel\<340\> WLSel\<339\> WLSel\<338\> WLSel\<337\> \
        WLSel\<336\> WLSel\<335\> WLSel\<334\> WLSel\<333\> WLSel\<332\> \
        WLSel\<331\> WLSel\<330\> WLSel\<329\> WLSel\<328\> WLSel\<327\> \
        WLSel\<326\> WLSel\<325\> WLSel\<324\> WLSel\<323\> WLSel\<322\> \
        WLSel\<321\> WLSel\<320\>) Post_L1_16t2
    I2\<9\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<6\> \
        WLSel\<319\> WLSel\<318\> WLSel\<317\> WLSel\<316\> WLSel\<315\> \
        WLSel\<314\> WLSel\<313\> WLSel\<312\> WLSel\<311\> WLSel\<310\> \
        WLSel\<309\> WLSel\<308\> WLSel\<307\> WLSel\<306\> WLSel\<305\> \
        WLSel\<304\> WLSel\<303\> WLSel\<302\> WLSel\<301\> WLSel\<300\> \
        WLSel\<299\> WLSel\<298\> WLSel\<297\> WLSel\<296\> WLSel\<295\> \
        WLSel\<294\> WLSel\<293\> WLSel\<292\> WLSel\<291\> WLSel\<290\> \
        WLSel\<289\> WLSel\<288\>) Post_L1_16t2
    I2\<8\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<7\> \
        WLSel\<287\> WLSel\<286\> WLSel\<285\> WLSel\<284\> WLSel\<283\> \
        WLSel\<282\> WLSel\<281\> WLSel\<280\> WLSel\<279\> WLSel\<278\> \
        WLSel\<277\> WLSel\<276\> WLSel\<275\> WLSel\<274\> WLSel\<273\> \
        WLSel\<272\> WLSel\<271\> WLSel\<270\> WLSel\<269\> WLSel\<268\> \
        WLSel\<267\> WLSel\<266\> WLSel\<265\> WLSel\<264\> WLSel\<263\> \
        WLSel\<262\> WLSel\<261\> WLSel\<260\> WLSel\<259\> WLSel\<258\> \
        WLSel\<257\> WLSel\<256\>) Post_L1_16t2
    I2\<7\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<8\> \
        WLSel\<255\> WLSel\<254\> WLSel\<253\> WLSel\<252\> WLSel\<251\> \
        WLSel\<250\> WLSel\<249\> WLSel\<248\> WLSel\<247\> WLSel\<246\> \
        WLSel\<245\> WLSel\<244\> WLSel\<243\> WLSel\<242\> WLSel\<241\> \
        WLSel\<240\> WLSel\<239\> WLSel\<238\> WLSel\<237\> WLSel\<236\> \
        WLSel\<235\> WLSel\<234\> WLSel\<233\> WLSel\<232\> WLSel\<231\> \
        WLSel\<230\> WLSel\<229\> WLSel\<228\> WLSel\<227\> WLSel\<226\> \
        WLSel\<225\> WLSel\<224\>) Post_L1_16t2
    I2\<6\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<9\> \
        WLSel\<223\> WLSel\<222\> WLSel\<221\> WLSel\<220\> WLSel\<219\> \
        WLSel\<218\> WLSel\<217\> WLSel\<216\> WLSel\<215\> WLSel\<214\> \
        WLSel\<213\> WLSel\<212\> WLSel\<211\> WLSel\<210\> WLSel\<209\> \
        WLSel\<208\> WLSel\<207\> WLSel\<206\> WLSel\<205\> WLSel\<204\> \
        WLSel\<203\> WLSel\<202\> WLSel\<201\> WLSel\<200\> WLSel\<199\> \
        WLSel\<198\> WLSel\<197\> WLSel\<196\> WLSel\<195\> WLSel\<194\> \
        WLSel\<193\> WLSel\<192\>) Post_L1_16t2
    I2\<5\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<10\> \
        WLSel\<191\> WLSel\<190\> WLSel\<189\> WLSel\<188\> WLSel\<187\> \
        WLSel\<186\> WLSel\<185\> WLSel\<184\> WLSel\<183\> WLSel\<182\> \
        WLSel\<181\> WLSel\<180\> WLSel\<179\> WLSel\<178\> WLSel\<177\> \
        WLSel\<176\> WLSel\<175\> WLSel\<174\> WLSel\<173\> WLSel\<172\> \
        WLSel\<171\> WLSel\<170\> WLSel\<169\> WLSel\<168\> WLSel\<167\> \
        WLSel\<166\> WLSel\<165\> WLSel\<164\> WLSel\<163\> WLSel\<162\> \
        WLSel\<161\> WLSel\<160\>) Post_L1_16t2
    I2\<4\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<11\> \
        WLSel\<159\> WLSel\<158\> WLSel\<157\> WLSel\<156\> WLSel\<155\> \
        WLSel\<154\> WLSel\<153\> WLSel\<152\> WLSel\<151\> WLSel\<150\> \
        WLSel\<149\> WLSel\<148\> WLSel\<147\> WLSel\<146\> WLSel\<145\> \
        WLSel\<144\> WLSel\<143\> WLSel\<142\> WLSel\<141\> WLSel\<140\> \
        WLSel\<139\> WLSel\<138\> WLSel\<137\> WLSel\<136\> WLSel\<135\> \
        WLSel\<134\> WLSel\<133\> WLSel\<132\> WLSel\<131\> WLSel\<130\> \
        WLSel\<129\> WLSel\<128\>) Post_L1_16t2
    I2\<3\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<12\> \
        WLSel\<127\> WLSel\<126\> WLSel\<125\> WLSel\<124\> WLSel\<123\> \
        WLSel\<122\> WLSel\<121\> WLSel\<120\> WLSel\<119\> WLSel\<118\> \
        WLSel\<117\> WLSel\<116\> WLSel\<115\> WLSel\<114\> WLSel\<113\> \
        WLSel\<112\> WLSel\<111\> WLSel\<110\> WLSel\<109\> WLSel\<108\> \
        WLSel\<107\> WLSel\<106\> WLSel\<105\> WLSel\<104\> WLSel\<103\> \
        WLSel\<102\> WLSel\<101\> WLSel\<100\> WLSel\<99\> WLSel\<98\> \
        WLSel\<97\> WLSel\<96\>) Post_L1_16t2
    I2\<2\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<13\> \
        WLSel\<95\> WLSel\<94\> WLSel\<93\> WLSel\<92\> WLSel\<91\> \
        WLSel\<90\> WLSel\<89\> WLSel\<88\> WLSel\<87\> WLSel\<86\> \
        WLSel\<85\> WLSel\<84\> WLSel\<83\> WLSel\<82\> WLSel\<81\> \
        WLSel\<80\> WLSel\<79\> WLSel\<78\> WLSel\<77\> WLSel\<76\> \
        WLSel\<75\> WLSel\<74\> WLSel\<73\> WLSel\<72\> WLSel\<71\> \
        WLSel\<70\> WLSel\<69\> WLSel\<68\> WLSel\<67\> WLSel\<66\> \
        WLSel\<65\> WLSel\<64\>) Post_L1_16t2
    I2\<1\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<14\> \
        WLSel\<63\> WLSel\<62\> WLSel\<61\> WLSel\<60\> WLSel\<59\> \
        WLSel\<58\> WLSel\<57\> WLSel\<56\> WLSel\<55\> WLSel\<54\> \
        WLSel\<53\> WLSel\<52\> WLSel\<51\> WLSel\<50\> WLSel\<49\> \
        WLSel\<48\> WLSel\<47\> WLSel\<46\> WLSel\<45\> WLSel\<44\> \
        WLSel\<43\> WLSel\<42\> WLSel\<41\> WLSel\<40\> WLSel\<39\> \
        WLSel\<38\> WLSel\<37\> WLSel\<36\> WLSel\<35\> WLSel\<34\> \
        WLSel\<33\> WLSel\<32\>) Post_L1_16t2
    I2\<0\> (Sel0_tmp\<15\> Sel0_tmp\<14\> Sel0_tmp\<13\> Sel0_tmp\<12\> \
        Sel0_tmp\<11\> Sel0_tmp\<10\> Sel0_tmp\<9\> Sel0_tmp\<8\> \
        Sel0_tmp\<7\> Sel0_tmp\<6\> Sel0_tmp\<5\> Sel0_tmp\<4\> \
        Sel0_tmp\<3\> Sel0_tmp\<2\> Sel0_tmp\<1\> Sel0_tmp\<0\> net9\<15\> \
        WLSel\<31\> WLSel\<30\> WLSel\<29\> WLSel\<28\> WLSel\<27\> \
        WLSel\<26\> WLSel\<25\> WLSel\<24\> WLSel\<23\> WLSel\<22\> \
        WLSel\<21\> WLSel\<20\> WLSel\<19\> WLSel\<18\> WLSel\<17\> \
        WLSel\<16\> WLSel\<15\> WLSel\<14\> WLSel\<13\> WLSel\<12\> \
        WLSel\<11\> WLSel\<10\> WLSel\<9\> WLSel\<8\> WLSel\<7\> \
        WLSel\<6\> WLSel\<5\> WLSel\<4\> WLSel\<3\> WLSel\<2\> WLSel\<1\> \
        WLSel\<0\>) Post_L1_16t2
ends Post_L2_256t2
// End of subcircuit definition.

// Library name: project_4x
// Cell name: RowDecoder_256_4xP
// View name: schematic
subckt RowDecoder_256_4xP ADDR\<7\> ADDR\<6\> ADDR\<5\> ADDR\<4\> \
        ADDR\<3\> ADDR\<2\> ADDR\<1\> ADDR\<0\> WL\<255\> WL\<254\> \
        WL\<253\> WL\<252\> WL\<251\> WL\<250\> WL\<249\> WL\<248\> \
        WL\<247\> WL\<246\> WL\<245\> WL\<244\> WL\<243\> WL\<242\> \
        WL\<241\> WL\<240\> WL\<239\> WL\<238\> WL\<237\> WL\<236\> \
        WL\<235\> WL\<234\> WL\<233\> WL\<232\> WL\<231\> WL\<230\> \
        WL\<229\> WL\<228\> WL\<227\> WL\<226\> WL\<225\> WL\<224\> \
        WL\<223\> WL\<222\> WL\<221\> WL\<220\> WL\<219\> WL\<218\> \
        WL\<217\> WL\<216\> WL\<215\> WL\<214\> WL\<213\> WL\<212\> \
        WL\<211\> WL\<210\> WL\<209\> WL\<208\> WL\<207\> WL\<206\> \
        WL\<205\> WL\<204\> WL\<203\> WL\<202\> WL\<201\> WL\<200\> \
        WL\<199\> WL\<198\> WL\<197\> WL\<196\> WL\<195\> WL\<194\> \
        WL\<193\> WL\<192\> WL\<191\> WL\<190\> WL\<189\> WL\<188\> \
        WL\<187\> WL\<186\> WL\<185\> WL\<184\> WL\<183\> WL\<182\> \
        WL\<181\> WL\<180\> WL\<179\> WL\<178\> WL\<177\> WL\<176\> \
        WL\<175\> WL\<174\> WL\<173\> WL\<172\> WL\<171\> WL\<170\> \
        WL\<169\> WL\<168\> WL\<167\> WL\<166\> WL\<165\> WL\<164\> \
        WL\<163\> WL\<162\> WL\<161\> WL\<160\> WL\<159\> WL\<158\> \
        WL\<157\> WL\<156\> WL\<155\> WL\<154\> WL\<153\> WL\<152\> \
        WL\<151\> WL\<150\> WL\<149\> WL\<148\> WL\<147\> WL\<146\> \
        WL\<145\> WL\<144\> WL\<143\> WL\<142\> WL\<141\> WL\<140\> \
        WL\<139\> WL\<138\> WL\<137\> WL\<136\> WL\<135\> WL\<134\> \
        WL\<133\> WL\<132\> WL\<131\> WL\<130\> WL\<129\> WL\<128\> \
        WL\<127\> WL\<126\> WL\<125\> WL\<124\> WL\<123\> WL\<122\> \
        WL\<121\> WL\<120\> WL\<119\> WL\<118\> WL\<117\> WL\<116\> \
        WL\<115\> WL\<114\> WL\<113\> WL\<112\> WL\<111\> WL\<110\> \
        WL\<109\> WL\<108\> WL\<107\> WL\<106\> WL\<105\> WL\<104\> \
        WL\<103\> WL\<102\> WL\<101\> WL\<100\> WL\<99\> WL\<98\> WL\<97\> \
        WL\<96\> WL\<95\> WL\<94\> WL\<93\> WL\<92\> WL\<91\> WL\<90\> \
        WL\<89\> WL\<88\> WL\<87\> WL\<86\> WL\<85\> WL\<84\> WL\<83\> \
        WL\<82\> WL\<81\> WL\<80\> WL\<79\> WL\<78\> WL\<77\> WL\<76\> \
        WL\<75\> WL\<74\> WL\<73\> WL\<72\> WL\<71\> WL\<70\> WL\<69\> \
        WL\<68\> WL\<67\> WL\<66\> WL\<65\> WL\<64\> WL\<63\> WL\<62\> \
        WL\<61\> WL\<60\> WL\<59\> WL\<58\> WL\<57\> WL\<56\> WL\<55\> \
        WL\<54\> WL\<53\> WL\<52\> WL\<51\> WL\<50\> WL\<49\> WL\<48\> \
        WL\<47\> WL\<46\> WL\<45\> WL\<44\> WL\<43\> WL\<42\> WL\<41\> \
        WL\<40\> WL\<39\> WL\<38\> WL\<37\> WL\<36\> WL\<35\> WL\<34\> \
        WL\<33\> WL\<32\> WL\<31\> WL\<30\> WL\<29\> WL\<28\> WL\<27\> \
        WL\<26\> WL\<25\> WL\<24\> WL\<23\> WL\<22\> WL\<21\> WL\<20\> \
        WL\<19\> WL\<18\> WL\<17\> WL\<16\> WL\<15\> WL\<14\> WL\<13\> \
        WL\<12\> WL\<11\> WL\<10\> WL\<9\> WL\<8\> WL\<7\> WL\<6\> WL\<5\> \
        WL\<4\> WL\<3\> WL\<2\> WL\<1\> WL\<0\>
    IPost\<255\> (WLSel\<511\> WLSel\<510\> WL\<255\>) Post
    IPost\<254\> (WLSel\<509\> WLSel\<508\> WL\<254\>) Post
    IPost\<253\> (WLSel\<507\> WLSel\<506\> WL\<253\>) Post
    IPost\<252\> (WLSel\<505\> WLSel\<504\> WL\<252\>) Post
    IPost\<251\> (WLSel\<503\> WLSel\<502\> WL\<251\>) Post
    IPost\<250\> (WLSel\<501\> WLSel\<500\> WL\<250\>) Post
    IPost\<249\> (WLSel\<499\> WLSel\<498\> WL\<249\>) Post
    IPost\<248\> (WLSel\<497\> WLSel\<496\> WL\<248\>) Post
    IPost\<247\> (WLSel\<495\> WLSel\<494\> WL\<247\>) Post
    IPost\<246\> (WLSel\<493\> WLSel\<492\> WL\<246\>) Post
    IPost\<245\> (WLSel\<491\> WLSel\<490\> WL\<245\>) Post
    IPost\<244\> (WLSel\<489\> WLSel\<488\> WL\<244\>) Post
    IPost\<243\> (WLSel\<487\> WLSel\<486\> WL\<243\>) Post
    IPost\<242\> (WLSel\<485\> WLSel\<484\> WL\<242\>) Post
    IPost\<241\> (WLSel\<483\> WLSel\<482\> WL\<241\>) Post
    IPost\<240\> (WLSel\<481\> WLSel\<480\> WL\<240\>) Post
    IPost\<239\> (WLSel\<479\> WLSel\<478\> WL\<239\>) Post
    IPost\<238\> (WLSel\<477\> WLSel\<476\> WL\<238\>) Post
    IPost\<237\> (WLSel\<475\> WLSel\<474\> WL\<237\>) Post
    IPost\<236\> (WLSel\<473\> WLSel\<472\> WL\<236\>) Post
    IPost\<235\> (WLSel\<471\> WLSel\<470\> WL\<235\>) Post
    IPost\<234\> (WLSel\<469\> WLSel\<468\> WL\<234\>) Post
    IPost\<233\> (WLSel\<467\> WLSel\<466\> WL\<233\>) Post
    IPost\<232\> (WLSel\<465\> WLSel\<464\> WL\<232\>) Post
    IPost\<231\> (WLSel\<463\> WLSel\<462\> WL\<231\>) Post
    IPost\<230\> (WLSel\<461\> WLSel\<460\> WL\<230\>) Post
    IPost\<229\> (WLSel\<459\> WLSel\<458\> WL\<229\>) Post
    IPost\<228\> (WLSel\<457\> WLSel\<456\> WL\<228\>) Post
    IPost\<227\> (WLSel\<455\> WLSel\<454\> WL\<227\>) Post
    IPost\<226\> (WLSel\<453\> WLSel\<452\> WL\<226\>) Post
    IPost\<225\> (WLSel\<451\> WLSel\<450\> WL\<225\>) Post
    IPost\<224\> (WLSel\<449\> WLSel\<448\> WL\<224\>) Post
    IPost\<223\> (WLSel\<447\> WLSel\<446\> WL\<223\>) Post
    IPost\<222\> (WLSel\<445\> WLSel\<444\> WL\<222\>) Post
    IPost\<221\> (WLSel\<443\> WLSel\<442\> WL\<221\>) Post
    IPost\<220\> (WLSel\<441\> WLSel\<440\> WL\<220\>) Post
    IPost\<219\> (WLSel\<439\> WLSel\<438\> WL\<219\>) Post
    IPost\<218\> (WLSel\<437\> WLSel\<436\> WL\<218\>) Post
    IPost\<217\> (WLSel\<435\> WLSel\<434\> WL\<217\>) Post
    IPost\<216\> (WLSel\<433\> WLSel\<432\> WL\<216\>) Post
    IPost\<215\> (WLSel\<431\> WLSel\<430\> WL\<215\>) Post
    IPost\<214\> (WLSel\<429\> WLSel\<428\> WL\<214\>) Post
    IPost\<213\> (WLSel\<427\> WLSel\<426\> WL\<213\>) Post
    IPost\<212\> (WLSel\<425\> WLSel\<424\> WL\<212\>) Post
    IPost\<211\> (WLSel\<423\> WLSel\<422\> WL\<211\>) Post
    IPost\<210\> (WLSel\<421\> WLSel\<420\> WL\<210\>) Post
    IPost\<209\> (WLSel\<419\> WLSel\<418\> WL\<209\>) Post
    IPost\<208\> (WLSel\<417\> WLSel\<416\> WL\<208\>) Post
    IPost\<207\> (WLSel\<415\> WLSel\<414\> WL\<207\>) Post
    IPost\<206\> (WLSel\<413\> WLSel\<412\> WL\<206\>) Post
    IPost\<205\> (WLSel\<411\> WLSel\<410\> WL\<205\>) Post
    IPost\<204\> (WLSel\<409\> WLSel\<408\> WL\<204\>) Post
    IPost\<203\> (WLSel\<407\> WLSel\<406\> WL\<203\>) Post
    IPost\<202\> (WLSel\<405\> WLSel\<404\> WL\<202\>) Post
    IPost\<201\> (WLSel\<403\> WLSel\<402\> WL\<201\>) Post
    IPost\<200\> (WLSel\<401\> WLSel\<400\> WL\<200\>) Post
    IPost\<199\> (WLSel\<399\> WLSel\<398\> WL\<199\>) Post
    IPost\<198\> (WLSel\<397\> WLSel\<396\> WL\<198\>) Post
    IPost\<197\> (WLSel\<395\> WLSel\<394\> WL\<197\>) Post
    IPost\<196\> (WLSel\<393\> WLSel\<392\> WL\<196\>) Post
    IPost\<195\> (WLSel\<391\> WLSel\<390\> WL\<195\>) Post
    IPost\<194\> (WLSel\<389\> WLSel\<388\> WL\<194\>) Post
    IPost\<193\> (WLSel\<387\> WLSel\<386\> WL\<193\>) Post
    IPost\<192\> (WLSel\<385\> WLSel\<384\> WL\<192\>) Post
    IPost\<191\> (WLSel\<383\> WLSel\<382\> WL\<191\>) Post
    IPost\<190\> (WLSel\<381\> WLSel\<380\> WL\<190\>) Post
    IPost\<189\> (WLSel\<379\> WLSel\<378\> WL\<189\>) Post
    IPost\<188\> (WLSel\<377\> WLSel\<376\> WL\<188\>) Post
    IPost\<187\> (WLSel\<375\> WLSel\<374\> WL\<187\>) Post
    IPost\<186\> (WLSel\<373\> WLSel\<372\> WL\<186\>) Post
    IPost\<185\> (WLSel\<371\> WLSel\<370\> WL\<185\>) Post
    IPost\<184\> (WLSel\<369\> WLSel\<368\> WL\<184\>) Post
    IPost\<183\> (WLSel\<367\> WLSel\<366\> WL\<183\>) Post
    IPost\<182\> (WLSel\<365\> WLSel\<364\> WL\<182\>) Post
    IPost\<181\> (WLSel\<363\> WLSel\<362\> WL\<181\>) Post
    IPost\<180\> (WLSel\<361\> WLSel\<360\> WL\<180\>) Post
    IPost\<179\> (WLSel\<359\> WLSel\<358\> WL\<179\>) Post
    IPost\<178\> (WLSel\<357\> WLSel\<356\> WL\<178\>) Post
    IPost\<177\> (WLSel\<355\> WLSel\<354\> WL\<177\>) Post
    IPost\<176\> (WLSel\<353\> WLSel\<352\> WL\<176\>) Post
    IPost\<175\> (WLSel\<351\> WLSel\<350\> WL\<175\>) Post
    IPost\<174\> (WLSel\<349\> WLSel\<348\> WL\<174\>) Post
    IPost\<173\> (WLSel\<347\> WLSel\<346\> WL\<173\>) Post
    IPost\<172\> (WLSel\<345\> WLSel\<344\> WL\<172\>) Post
    IPost\<171\> (WLSel\<343\> WLSel\<342\> WL\<171\>) Post
    IPost\<170\> (WLSel\<341\> WLSel\<340\> WL\<170\>) Post
    IPost\<169\> (WLSel\<339\> WLSel\<338\> WL\<169\>) Post
    IPost\<168\> (WLSel\<337\> WLSel\<336\> WL\<168\>) Post
    IPost\<167\> (WLSel\<335\> WLSel\<334\> WL\<167\>) Post
    IPost\<166\> (WLSel\<333\> WLSel\<332\> WL\<166\>) Post
    IPost\<165\> (WLSel\<331\> WLSel\<330\> WL\<165\>) Post
    IPost\<164\> (WLSel\<329\> WLSel\<328\> WL\<164\>) Post
    IPost\<163\> (WLSel\<327\> WLSel\<326\> WL\<163\>) Post
    IPost\<162\> (WLSel\<325\> WLSel\<324\> WL\<162\>) Post
    IPost\<161\> (WLSel\<323\> WLSel\<322\> WL\<161\>) Post
    IPost\<160\> (WLSel\<321\> WLSel\<320\> WL\<160\>) Post
    IPost\<159\> (WLSel\<319\> WLSel\<318\> WL\<159\>) Post
    IPost\<158\> (WLSel\<317\> WLSel\<316\> WL\<158\>) Post
    IPost\<157\> (WLSel\<315\> WLSel\<314\> WL\<157\>) Post
    IPost\<156\> (WLSel\<313\> WLSel\<312\> WL\<156\>) Post
    IPost\<155\> (WLSel\<311\> WLSel\<310\> WL\<155\>) Post
    IPost\<154\> (WLSel\<309\> WLSel\<308\> WL\<154\>) Post
    IPost\<153\> (WLSel\<307\> WLSel\<306\> WL\<153\>) Post
    IPost\<152\> (WLSel\<305\> WLSel\<304\> WL\<152\>) Post
    IPost\<151\> (WLSel\<303\> WLSel\<302\> WL\<151\>) Post
    IPost\<150\> (WLSel\<301\> WLSel\<300\> WL\<150\>) Post
    IPost\<149\> (WLSel\<299\> WLSel\<298\> WL\<149\>) Post
    IPost\<148\> (WLSel\<297\> WLSel\<296\> WL\<148\>) Post
    IPost\<147\> (WLSel\<295\> WLSel\<294\> WL\<147\>) Post
    IPost\<146\> (WLSel\<293\> WLSel\<292\> WL\<146\>) Post
    IPost\<145\> (WLSel\<291\> WLSel\<290\> WL\<145\>) Post
    IPost\<144\> (WLSel\<289\> WLSel\<288\> WL\<144\>) Post
    IPost\<143\> (WLSel\<287\> WLSel\<286\> WL\<143\>) Post
    IPost\<142\> (WLSel\<285\> WLSel\<284\> WL\<142\>) Post
    IPost\<141\> (WLSel\<283\> WLSel\<282\> WL\<141\>) Post
    IPost\<140\> (WLSel\<281\> WLSel\<280\> WL\<140\>) Post
    IPost\<139\> (WLSel\<279\> WLSel\<278\> WL\<139\>) Post
    IPost\<138\> (WLSel\<277\> WLSel\<276\> WL\<138\>) Post
    IPost\<137\> (WLSel\<275\> WLSel\<274\> WL\<137\>) Post
    IPost\<136\> (WLSel\<273\> WLSel\<272\> WL\<136\>) Post
    IPost\<135\> (WLSel\<271\> WLSel\<270\> WL\<135\>) Post
    IPost\<134\> (WLSel\<269\> WLSel\<268\> WL\<134\>) Post
    IPost\<133\> (WLSel\<267\> WLSel\<266\> WL\<133\>) Post
    IPost\<132\> (WLSel\<265\> WLSel\<264\> WL\<132\>) Post
    IPost\<131\> (WLSel\<263\> WLSel\<262\> WL\<131\>) Post
    IPost\<130\> (WLSel\<261\> WLSel\<260\> WL\<130\>) Post
    IPost\<129\> (WLSel\<259\> WLSel\<258\> WL\<129\>) Post
    IPost\<128\> (WLSel\<257\> WLSel\<256\> WL\<128\>) Post
    IPost\<127\> (WLSel\<255\> WLSel\<254\> WL\<127\>) Post
    IPost\<126\> (WLSel\<253\> WLSel\<252\> WL\<126\>) Post
    IPost\<125\> (WLSel\<251\> WLSel\<250\> WL\<125\>) Post
    IPost\<124\> (WLSel\<249\> WLSel\<248\> WL\<124\>) Post
    IPost\<123\> (WLSel\<247\> WLSel\<246\> WL\<123\>) Post
    IPost\<122\> (WLSel\<245\> WLSel\<244\> WL\<122\>) Post
    IPost\<121\> (WLSel\<243\> WLSel\<242\> WL\<121\>) Post
    IPost\<120\> (WLSel\<241\> WLSel\<240\> WL\<120\>) Post
    IPost\<119\> (WLSel\<239\> WLSel\<238\> WL\<119\>) Post
    IPost\<118\> (WLSel\<237\> WLSel\<236\> WL\<118\>) Post
    IPost\<117\> (WLSel\<235\> WLSel\<234\> WL\<117\>) Post
    IPost\<116\> (WLSel\<233\> WLSel\<232\> WL\<116\>) Post
    IPost\<115\> (WLSel\<231\> WLSel\<230\> WL\<115\>) Post
    IPost\<114\> (WLSel\<229\> WLSel\<228\> WL\<114\>) Post
    IPost\<113\> (WLSel\<227\> WLSel\<226\> WL\<113\>) Post
    IPost\<112\> (WLSel\<225\> WLSel\<224\> WL\<112\>) Post
    IPost\<111\> (WLSel\<223\> WLSel\<222\> WL\<111\>) Post
    IPost\<110\> (WLSel\<221\> WLSel\<220\> WL\<110\>) Post
    IPost\<109\> (WLSel\<219\> WLSel\<218\> WL\<109\>) Post
    IPost\<108\> (WLSel\<217\> WLSel\<216\> WL\<108\>) Post
    IPost\<107\> (WLSel\<215\> WLSel\<214\> WL\<107\>) Post
    IPost\<106\> (WLSel\<213\> WLSel\<212\> WL\<106\>) Post
    IPost\<105\> (WLSel\<211\> WLSel\<210\> WL\<105\>) Post
    IPost\<104\> (WLSel\<209\> WLSel\<208\> WL\<104\>) Post
    IPost\<103\> (WLSel\<207\> WLSel\<206\> WL\<103\>) Post
    IPost\<102\> (WLSel\<205\> WLSel\<204\> WL\<102\>) Post
    IPost\<101\> (WLSel\<203\> WLSel\<202\> WL\<101\>) Post
    IPost\<100\> (WLSel\<201\> WLSel\<200\> WL\<100\>) Post
    IPost\<99\> (WLSel\<199\> WLSel\<198\> WL\<99\>) Post
    IPost\<98\> (WLSel\<197\> WLSel\<196\> WL\<98\>) Post
    IPost\<97\> (WLSel\<195\> WLSel\<194\> WL\<97\>) Post
    IPost\<96\> (WLSel\<193\> WLSel\<192\> WL\<96\>) Post
    IPost\<95\> (WLSel\<191\> WLSel\<190\> WL\<95\>) Post
    IPost\<94\> (WLSel\<189\> WLSel\<188\> WL\<94\>) Post
    IPost\<93\> (WLSel\<187\> WLSel\<186\> WL\<93\>) Post
    IPost\<92\> (WLSel\<185\> WLSel\<184\> WL\<92\>) Post
    IPost\<91\> (WLSel\<183\> WLSel\<182\> WL\<91\>) Post
    IPost\<90\> (WLSel\<181\> WLSel\<180\> WL\<90\>) Post
    IPost\<89\> (WLSel\<179\> WLSel\<178\> WL\<89\>) Post
    IPost\<88\> (WLSel\<177\> WLSel\<176\> WL\<88\>) Post
    IPost\<87\> (WLSel\<175\> WLSel\<174\> WL\<87\>) Post
    IPost\<86\> (WLSel\<173\> WLSel\<172\> WL\<86\>) Post
    IPost\<85\> (WLSel\<171\> WLSel\<170\> WL\<85\>) Post
    IPost\<84\> (WLSel\<169\> WLSel\<168\> WL\<84\>) Post
    IPost\<83\> (WLSel\<167\> WLSel\<166\> WL\<83\>) Post
    IPost\<82\> (WLSel\<165\> WLSel\<164\> WL\<82\>) Post
    IPost\<81\> (WLSel\<163\> WLSel\<162\> WL\<81\>) Post
    IPost\<80\> (WLSel\<161\> WLSel\<160\> WL\<80\>) Post
    IPost\<79\> (WLSel\<159\> WLSel\<158\> WL\<79\>) Post
    IPost\<78\> (WLSel\<157\> WLSel\<156\> WL\<78\>) Post
    IPost\<77\> (WLSel\<155\> WLSel\<154\> WL\<77\>) Post
    IPost\<76\> (WLSel\<153\> WLSel\<152\> WL\<76\>) Post
    IPost\<75\> (WLSel\<151\> WLSel\<150\> WL\<75\>) Post
    IPost\<74\> (WLSel\<149\> WLSel\<148\> WL\<74\>) Post
    IPost\<73\> (WLSel\<147\> WLSel\<146\> WL\<73\>) Post
    IPost\<72\> (WLSel\<145\> WLSel\<144\> WL\<72\>) Post
    IPost\<71\> (WLSel\<143\> WLSel\<142\> WL\<71\>) Post
    IPost\<70\> (WLSel\<141\> WLSel\<140\> WL\<70\>) Post
    IPost\<69\> (WLSel\<139\> WLSel\<138\> WL\<69\>) Post
    IPost\<68\> (WLSel\<137\> WLSel\<136\> WL\<68\>) Post
    IPost\<67\> (WLSel\<135\> WLSel\<134\> WL\<67\>) Post
    IPost\<66\> (WLSel\<133\> WLSel\<132\> WL\<66\>) Post
    IPost\<65\> (WLSel\<131\> WLSel\<130\> WL\<65\>) Post
    IPost\<64\> (WLSel\<129\> WLSel\<128\> WL\<64\>) Post
    IPost\<63\> (WLSel\<127\> WLSel\<126\> WL\<63\>) Post
    IPost\<62\> (WLSel\<125\> WLSel\<124\> WL\<62\>) Post
    IPost\<61\> (WLSel\<123\> WLSel\<122\> WL\<61\>) Post
    IPost\<60\> (WLSel\<121\> WLSel\<120\> WL\<60\>) Post
    IPost\<59\> (WLSel\<119\> WLSel\<118\> WL\<59\>) Post
    IPost\<58\> (WLSel\<117\> WLSel\<116\> WL\<58\>) Post
    IPost\<57\> (WLSel\<115\> WLSel\<114\> WL\<57\>) Post
    IPost\<56\> (WLSel\<113\> WLSel\<112\> WL\<56\>) Post
    IPost\<55\> (WLSel\<111\> WLSel\<110\> WL\<55\>) Post
    IPost\<54\> (WLSel\<109\> WLSel\<108\> WL\<54\>) Post
    IPost\<53\> (WLSel\<107\> WLSel\<106\> WL\<53\>) Post
    IPost\<52\> (WLSel\<105\> WLSel\<104\> WL\<52\>) Post
    IPost\<51\> (WLSel\<103\> WLSel\<102\> WL\<51\>) Post
    IPost\<50\> (WLSel\<101\> WLSel\<100\> WL\<50\>) Post
    IPost\<49\> (WLSel\<99\> WLSel\<98\> WL\<49\>) Post
    IPost\<48\> (WLSel\<97\> WLSel\<96\> WL\<48\>) Post
    IPost\<47\> (WLSel\<95\> WLSel\<94\> WL\<47\>) Post
    IPost\<46\> (WLSel\<93\> WLSel\<92\> WL\<46\>) Post
    IPost\<45\> (WLSel\<91\> WLSel\<90\> WL\<45\>) Post
    IPost\<44\> (WLSel\<89\> WLSel\<88\> WL\<44\>) Post
    IPost\<43\> (WLSel\<87\> WLSel\<86\> WL\<43\>) Post
    IPost\<42\> (WLSel\<85\> WLSel\<84\> WL\<42\>) Post
    IPost\<41\> (WLSel\<83\> WLSel\<82\> WL\<41\>) Post
    IPost\<40\> (WLSel\<81\> WLSel\<80\> WL\<40\>) Post
    IPost\<39\> (WLSel\<79\> WLSel\<78\> WL\<39\>) Post
    IPost\<38\> (WLSel\<77\> WLSel\<76\> WL\<38\>) Post
    IPost\<37\> (WLSel\<75\> WLSel\<74\> WL\<37\>) Post
    IPost\<36\> (WLSel\<73\> WLSel\<72\> WL\<36\>) Post
    IPost\<35\> (WLSel\<71\> WLSel\<70\> WL\<35\>) Post
    IPost\<34\> (WLSel\<69\> WLSel\<68\> WL\<34\>) Post
    IPost\<33\> (WLSel\<67\> WLSel\<66\> WL\<33\>) Post
    IPost\<32\> (WLSel\<65\> WLSel\<64\> WL\<32\>) Post
    IPost\<31\> (WLSel\<63\> WLSel\<62\> WL\<31\>) Post
    IPost\<30\> (WLSel\<61\> WLSel\<60\> WL\<30\>) Post
    IPost\<29\> (WLSel\<59\> WLSel\<58\> WL\<29\>) Post
    IPost\<28\> (WLSel\<57\> WLSel\<56\> WL\<28\>) Post
    IPost\<27\> (WLSel\<55\> WLSel\<54\> WL\<27\>) Post
    IPost\<26\> (WLSel\<53\> WLSel\<52\> WL\<26\>) Post
    IPost\<25\> (WLSel\<51\> WLSel\<50\> WL\<25\>) Post
    IPost\<24\> (WLSel\<49\> WLSel\<48\> WL\<24\>) Post
    IPost\<23\> (WLSel\<47\> WLSel\<46\> WL\<23\>) Post
    IPost\<22\> (WLSel\<45\> WLSel\<44\> WL\<22\>) Post
    IPost\<21\> (WLSel\<43\> WLSel\<42\> WL\<21\>) Post
    IPost\<20\> (WLSel\<41\> WLSel\<40\> WL\<20\>) Post
    IPost\<19\> (WLSel\<39\> WLSel\<38\> WL\<19\>) Post
    IPost\<18\> (WLSel\<37\> WLSel\<36\> WL\<18\>) Post
    IPost\<17\> (WLSel\<35\> WLSel\<34\> WL\<17\>) Post
    IPost\<16\> (WLSel\<33\> WLSel\<32\> WL\<16\>) Post
    IPost\<15\> (WLSel\<31\> WLSel\<30\> WL\<15\>) Post
    IPost\<14\> (WLSel\<29\> WLSel\<28\> WL\<14\>) Post
    IPost\<13\> (WLSel\<27\> WLSel\<26\> WL\<13\>) Post
    IPost\<12\> (WLSel\<25\> WLSel\<24\> WL\<12\>) Post
    IPost\<11\> (WLSel\<23\> WLSel\<22\> WL\<11\>) Post
    IPost\<10\> (WLSel\<21\> WLSel\<20\> WL\<10\>) Post
    IPost\<9\> (WLSel\<19\> WLSel\<18\> WL\<9\>) Post
    IPost\<8\> (WLSel\<17\> WLSel\<16\> WL\<8\>) Post
    IPost\<7\> (WLSel\<15\> WLSel\<14\> WL\<7\>) Post
    IPost\<6\> (WLSel\<13\> WLSel\<12\> WL\<6\>) Post
    IPost\<5\> (WLSel\<11\> WLSel\<10\> WL\<5\>) Post
    IPost\<4\> (WLSel\<9\> WLSel\<8\> WL\<4\>) Post
    IPost\<3\> (WLSel\<7\> WLSel\<6\> WL\<3\>) Post
    IPost\<2\> (WLSel\<5\> WLSel\<4\> WL\<2\>) Post
    IPost\<1\> (WLSel\<3\> WLSel\<2\> WL\<1\>) Post
    IPost\<0\> (WLSel\<1\> WLSel\<0\> WL\<0\>) Post
    I9 (WL\<255\> WL\<254\> WL\<253\> WL\<252\> WL\<251\> WL\<250\> \
        WL\<249\> WL\<248\> WL\<247\> WL\<246\> WL\<245\> WL\<244\> \
        WL\<243\> WL\<242\> WL\<241\> WL\<240\> WL\<239\> WL\<238\> \
        WL\<237\> WL\<236\> WL\<235\> WL\<234\> WL\<233\> WL\<232\> \
        WL\<231\> WL\<230\> WL\<229\> WL\<228\> WL\<227\> WL\<226\> \
        WL\<225\> WL\<224\> WL\<223\> WL\<222\> WL\<221\> WL\<220\> \
        WL\<219\> WL\<218\> WL\<217\> WL\<216\> WL\<215\> WL\<214\> \
        WL\<213\> WL\<212\> WL\<211\> WL\<210\> WL\<209\> WL\<208\> \
        WL\<207\> WL\<206\> WL\<205\> WL\<204\> WL\<203\> WL\<202\> \
        WL\<201\> WL\<200\> WL\<199\> WL\<198\> WL\<197\> WL\<196\> \
        WL\<195\> WL\<194\> WL\<193\> WL\<192\> WL\<191\> WL\<190\> \
        WL\<189\> WL\<188\> WL\<187\> WL\<186\> WL\<185\> WL\<184\> \
        WL\<183\> WL\<182\> WL\<181\> WL\<180\> WL\<179\> WL\<178\> \
        WL\<177\> WL\<176\> WL\<175\> WL\<174\> WL\<173\> WL\<172\> \
        WL\<171\> WL\<170\> WL\<169\> WL\<168\> WL\<167\> WL\<166\> \
        WL\<165\> WL\<164\> WL\<163\> WL\<162\> WL\<161\> WL\<160\> \
        WL\<159\> WL\<158\> WL\<157\> WL\<156\> WL\<155\> WL\<154\> \
        WL\<153\> WL\<152\> WL\<151\> WL\<150\> WL\<149\> WL\<148\> \
        WL\<147\> WL\<146\> WL\<145\> WL\<144\> WL\<143\> WL\<142\> \
        WL\<141\> WL\<140\> WL\<139\> WL\<138\> WL\<137\> WL\<136\> \
        WL\<135\> WL\<134\> WL\<133\> WL\<132\> WL\<131\> WL\<130\> \
        WL\<129\> WL\<128\> WL\<127\> WL\<126\> WL\<125\> WL\<124\> \
        WL\<123\> WL\<122\> WL\<121\> WL\<120\> WL\<119\> WL\<118\> \
        WL\<117\> WL\<116\> WL\<115\> WL\<114\> WL\<113\> WL\<112\> \
        WL\<111\> WL\<110\> WL\<109\> WL\<108\> WL\<107\> WL\<106\> \
        WL\<105\> WL\<104\> WL\<103\> WL\<102\> WL\<101\> WL\<100\> \
        WL\<99\> WL\<98\> WL\<97\> WL\<96\> WL\<95\> WL\<94\> WL\<93\> \
        WL\<92\> WL\<91\> WL\<90\> WL\<89\> WL\<88\> WL\<87\> WL\<86\> \
        WL\<85\> WL\<84\> WL\<83\> WL\<82\> WL\<81\> WL\<80\> WL\<79\> \
        WL\<78\> WL\<77\> WL\<76\> WL\<75\> WL\<74\> WL\<73\> WL\<72\> \
        WL\<71\> WL\<70\> WL\<69\> WL\<68\> WL\<67\> WL\<66\> WL\<65\> \
        WL\<64\> WL\<63\> WL\<62\> WL\<61\> WL\<60\> WL\<59\> WL\<58\> \
        WL\<57\> WL\<56\> WL\<55\> WL\<54\> WL\<53\> WL\<52\> WL\<51\> \
        WL\<50\> WL\<49\> WL\<48\> WL\<47\> WL\<46\> WL\<45\> WL\<44\> \
        WL\<43\> WL\<42\> WL\<41\> WL\<40\> WL\<39\> WL\<38\> WL\<37\> \
        WL\<36\> WL\<35\> WL\<34\> WL\<33\> WL\<32\> WL\<31\> WL\<30\> \
        WL\<29\> WL\<28\> WL\<27\> WL\<26\> WL\<25\> WL\<24\> WL\<23\> \
        WL\<22\> WL\<21\> WL\<20\> WL\<19\> WL\<18\> WL\<17\> WL\<16\> \
        WL\<15\> WL\<14\> WL\<13\> WL\<12\> WL\<11\> WL\<10\> WL\<9\> \
        WL\<8\> WL\<7\> WL\<6\> WL\<5\> WL\<4\> WL\<3\> WL\<2\> WL\<1\> \
        WL\<0\>) BitCellArray Rwire=33.6 Cwire=9.325f
    IPre0\<15\> (net11\<0\> net11\<1\> net11\<2\> net11\<3\> net033\<0\>) \
        Pre
    IPre0\<14\> (net11\<4\> net11\<5\> net11\<6\> net11\<7\> net033\<1\>) \
        Pre
    IPre0\<13\> (net11\<8\> net11\<9\> net11\<10\> net11\<11\> \
        net033\<2\>) Pre
    IPre0\<12\> (net11\<12\> net11\<13\> net11\<14\> net11\<15\> \
        net033\<3\>) Pre
    IPre0\<11\> (net11\<16\> net11\<17\> net11\<18\> net11\<19\> \
        net033\<4\>) Pre
    IPre0\<10\> (net11\<20\> net11\<21\> net11\<22\> net11\<23\> \
        net033\<5\>) Pre
    IPre0\<9\> (net11\<24\> net11\<25\> net11\<26\> net11\<27\> \
        net033\<6\>) Pre
    IPre0\<8\> (net11\<28\> net11\<29\> net11\<30\> net11\<31\> \
        net033\<7\>) Pre
    IPre0\<7\> (net11\<32\> net11\<33\> net11\<34\> net11\<35\> \
        net033\<8\>) Pre
    IPre0\<6\> (net11\<36\> net11\<37\> net11\<38\> net11\<39\> \
        net033\<9\>) Pre
    IPre0\<5\> (net11\<40\> net11\<41\> net11\<42\> net11\<43\> \
        net033\<10\>) Pre
    IPre0\<4\> (net11\<44\> net11\<45\> net11\<46\> net11\<47\> \
        net033\<11\>) Pre
    IPre0\<3\> (net11\<48\> net11\<49\> net11\<50\> net11\<51\> \
        net033\<12\>) Pre
    IPre0\<2\> (net11\<52\> net11\<53\> net11\<54\> net11\<55\> \
        net033\<13\>) Pre
    IPre0\<1\> (net11\<56\> net11\<57\> net11\<58\> net11\<59\> \
        net033\<14\>) Pre
    IPre0\<0\> (net11\<60\> net11\<61\> net11\<62\> net11\<63\> \
        net033\<15\>) Pre
    IPre1\<15\> (net9\<0\> net9\<1\> net9\<2\> net9\<3\> net023\<0\>) Pre
    IPre1\<14\> (net9\<4\> net9\<5\> net9\<6\> net9\<7\> net023\<1\>) Pre
    IPre1\<13\> (net9\<8\> net9\<9\> net9\<10\> net9\<11\> net023\<2\>) \
        Pre
    IPre1\<12\> (net9\<12\> net9\<13\> net9\<14\> net9\<15\> net023\<3\>) \
        Pre
    IPre1\<11\> (net9\<16\> net9\<17\> net9\<18\> net9\<19\> net023\<4\>) \
        Pre
    IPre1\<10\> (net9\<20\> net9\<21\> net9\<22\> net9\<23\> net023\<5\>) \
        Pre
    IPre1\<9\> (net9\<24\> net9\<25\> net9\<26\> net9\<27\> net023\<6\>) \
        Pre
    IPre1\<8\> (net9\<28\> net9\<29\> net9\<30\> net9\<31\> net023\<7\>) \
        Pre
    IPre1\<7\> (net9\<32\> net9\<33\> net9\<34\> net9\<35\> net023\<8\>) \
        Pre
    IPre1\<6\> (net9\<36\> net9\<37\> net9\<38\> net9\<39\> net023\<9\>) \
        Pre
    IPre1\<5\> (net9\<40\> net9\<41\> net9\<42\> net9\<43\> net023\<10\>) \
        Pre
    IPre1\<4\> (net9\<44\> net9\<45\> net9\<46\> net9\<47\> net023\<11\>) \
        Pre
    IPre1\<3\> (net9\<48\> net9\<49\> net9\<50\> net9\<51\> net023\<12\>) \
        Pre
    IPre1\<2\> (net9\<52\> net9\<53\> net9\<54\> net9\<55\> net023\<13\>) \
        Pre
    IPre1\<1\> (net9\<56\> net9\<57\> net9\<58\> net9\<59\> net023\<14\>) \
        Pre
    IPre1\<0\> (net9\<60\> net9\<61\> net9\<62\> net9\<63\> net023\<15\>) \
        Pre
    I3 (net028\<0\> net028\<1\> net028\<2\> net028\<3\> net032\<0\> \
        net032\<1\> net032\<2\> net032\<3\> net11\<0\> net11\<1\> \
        net11\<2\> net11\<3\> net11\<4\> net11\<5\> net11\<6\> net11\<7\> \
        net11\<8\> net11\<9\> net11\<10\> net11\<11\> net11\<12\> \
        net11\<13\> net11\<14\> net11\<15\> net11\<16\> net11\<17\> \
        net11\<18\> net11\<19\> net11\<20\> net11\<21\> net11\<22\> \
        net11\<23\> net11\<24\> net11\<25\> net11\<26\> net11\<27\> \
        net11\<28\> net11\<29\> net11\<30\> net11\<31\> net11\<32\> \
        net11\<33\> net11\<34\> net11\<35\> net11\<36\> net11\<37\> \
        net11\<38\> net11\<39\> net11\<40\> net11\<41\> net11\<42\> \
        net11\<43\> net11\<44\> net11\<45\> net11\<46\> net11\<47\> \
        net11\<48\> net11\<49\> net11\<50\> net11\<51\> net11\<52\> \
        net11\<53\> net11\<54\> net11\<55\> net11\<56\> net11\<57\> \
        net11\<58\> net11\<59\> net11\<60\> net11\<61\> net11\<62\> \
        net11\<63\>) Pre_L3_4t16_NAND
    I0 (net021\<0\> net021\<1\> net021\<2\> net021\<3\> net025\<0\> \
        net025\<1\> net025\<2\> net025\<3\> net9\<0\> net9\<1\> net9\<2\> \
        net9\<3\> net9\<4\> net9\<5\> net9\<6\> net9\<7\> net9\<8\> \
        net9\<9\> net9\<10\> net9\<11\> net9\<12\> net9\<13\> net9\<14\> \
        net9\<15\> net9\<16\> net9\<17\> net9\<18\> net9\<19\> net9\<20\> \
        net9\<21\> net9\<22\> net9\<23\> net9\<24\> net9\<25\> net9\<26\> \
        net9\<27\> net9\<28\> net9\<29\> net9\<30\> net9\<31\> net9\<32\> \
        net9\<33\> net9\<34\> net9\<35\> net9\<36\> net9\<37\> net9\<38\> \
        net9\<39\> net9\<40\> net9\<41\> net9\<42\> net9\<43\> net9\<44\> \
        net9\<45\> net9\<46\> net9\<47\> net9\<48\> net9\<49\> net9\<50\> \
        net9\<51\> net9\<52\> net9\<53\> net9\<54\> net9\<55\> net9\<56\> \
        net9\<57\> net9\<58\> net9\<59\> net9\<60\> net9\<61\> net9\<62\> \
        net9\<63\>) Pre_L3_4t16_NAND
    I16\<3\> (net020\<0\> net021\<0\>) AddrBuf
    I16\<2\> (net020\<1\> net021\<1\>) AddrBuf
    I16\<1\> (net020\<2\> net021\<2\>) AddrBuf
    I16\<0\> (net020\<3\> net021\<3\>) AddrBuf
    I19\<3\> (net029\<0\> net032\<0\>) AddrBuf
    I19\<2\> (net029\<1\> net032\<1\>) AddrBuf
    I19\<1\> (net029\<2\> net032\<2\>) AddrBuf
    I19\<0\> (net029\<3\> net032\<3\>) AddrBuf
    I18\<3\> (net027\<0\> net028\<0\>) AddrBuf
    I18\<2\> (net027\<1\> net028\<1\>) AddrBuf
    I18\<1\> (net027\<2\> net028\<2\>) AddrBuf
    I18\<0\> (net027\<3\> net028\<3\>) AddrBuf
    I17\<3\> (net024\<0\> net025\<0\>) AddrBuf
    I17\<2\> (net024\<1\> net025\<1\>) AddrBuf
    I17\<1\> (net024\<2\> net025\<2\>) AddrBuf
    I17\<0\> (net024\<3\> net025\<3\>) AddrBuf
    I4\<3\> (ADDR\<3\> net029\<0\>) INV gamma=1 beta=2
    I4\<2\> (ADDR\<2\> net029\<1\>) INV gamma=1 beta=2
    I4\<1\> (ADDR\<1\> net029\<2\>) INV gamma=1 beta=2
    I4\<0\> (ADDR\<0\> net029\<3\>) INV gamma=1 beta=2
    I1\<3\> (ADDR\<7\> net024\<0\>) INV gamma=1 beta=2
    I1\<2\> (ADDR\<6\> net024\<1\>) INV gamma=1 beta=2
    I1\<1\> (ADDR\<5\> net024\<2\>) INV gamma=1 beta=2
    I1\<0\> (ADDR\<4\> net024\<3\>) INV gamma=1 beta=2
    I7 (net033\<0\> net033\<1\> net033\<2\> net033\<3\> net033\<4\> \
        net033\<5\> net033\<6\> net033\<7\> net033\<8\> net033\<9\> \
        net033\<10\> net033\<11\> net033\<12\> net033\<13\> net033\<14\> \
        net033\<15\> net023\<0\> net023\<1\> net023\<2\> net023\<3\> \
        net023\<4\> net023\<5\> net023\<6\> net023\<7\> net023\<8\> \
        net023\<9\> net023\<10\> net023\<11\> net023\<12\> net023\<13\> \
        net023\<14\> net023\<15\> WLSel\<511\> WLSel\<510\> WLSel\<509\> \
        WLSel\<508\> WLSel\<507\> WLSel\<506\> WLSel\<505\> WLSel\<504\> \
        WLSel\<503\> WLSel\<502\> WLSel\<501\> WLSel\<500\> WLSel\<499\> \
        WLSel\<498\> WLSel\<497\> WLSel\<496\> WLSel\<495\> WLSel\<494\> \
        WLSel\<493\> WLSel\<492\> WLSel\<491\> WLSel\<490\> WLSel\<489\> \
        WLSel\<488\> WLSel\<487\> WLSel\<486\> WLSel\<485\> WLSel\<484\> \
        WLSel\<483\> WLSel\<482\> WLSel\<481\> WLSel\<480\> WLSel\<479\> \
        WLSel\<478\> WLSel\<477\> WLSel\<476\> WLSel\<475\> WLSel\<474\> \
        WLSel\<473\> WLSel\<472\> WLSel\<471\> WLSel\<470\> WLSel\<469\> \
        WLSel\<468\> WLSel\<467\> WLSel\<466\> WLSel\<465\> WLSel\<464\> \
        WLSel\<463\> WLSel\<462\> WLSel\<461\> WLSel\<460\> WLSel\<459\> \
        WLSel\<458\> WLSel\<457\> WLSel\<456\> WLSel\<455\> WLSel\<454\> \
        WLSel\<453\> WLSel\<452\> WLSel\<451\> WLSel\<450\> WLSel\<449\> \
        WLSel\<448\> WLSel\<447\> WLSel\<446\> WLSel\<445\> WLSel\<444\> \
        WLSel\<443\> WLSel\<442\> WLSel\<441\> WLSel\<440\> WLSel\<439\> \
        WLSel\<438\> WLSel\<437\> WLSel\<436\> WLSel\<435\> WLSel\<434\> \
        WLSel\<433\> WLSel\<432\> WLSel\<431\> WLSel\<430\> WLSel\<429\> \
        WLSel\<428\> WLSel\<427\> WLSel\<426\> WLSel\<425\> WLSel\<424\> \
        WLSel\<423\> WLSel\<422\> WLSel\<421\> WLSel\<420\> WLSel\<419\> \
        WLSel\<418\> WLSel\<417\> WLSel\<416\> WLSel\<415\> WLSel\<414\> \
        WLSel\<413\> WLSel\<412\> WLSel\<411\> WLSel\<410\> WLSel\<409\> \
        WLSel\<408\> WLSel\<407\> WLSel\<406\> WLSel\<405\> WLSel\<404\> \
        WLSel\<403\> WLSel\<402\> WLSel\<401\> WLSel\<400\> WLSel\<399\> \
        WLSel\<398\> WLSel\<397\> WLSel\<396\> WLSel\<395\> WLSel\<394\> \
        WLSel\<393\> WLSel\<392\> WLSel\<391\> WLSel\<390\> WLSel\<389\> \
        WLSel\<388\> WLSel\<387\> WLSel\<386\> WLSel\<385\> WLSel\<384\> \
        WLSel\<383\> WLSel\<382\> WLSel\<381\> WLSel\<380\> WLSel\<379\> \
        WLSel\<378\> WLSel\<377\> WLSel\<376\> WLSel\<375\> WLSel\<374\> \
        WLSel\<373\> WLSel\<372\> WLSel\<371\> WLSel\<370\> WLSel\<369\> \
        WLSel\<368\> WLSel\<367\> WLSel\<366\> WLSel\<365\> WLSel\<364\> \
        WLSel\<363\> WLSel\<362\> WLSel\<361\> WLSel\<360\> WLSel\<359\> \
        WLSel\<358\> WLSel\<357\> WLSel\<356\> WLSel\<355\> WLSel\<354\> \
        WLSel\<353\> WLSel\<352\> WLSel\<351\> WLSel\<350\> WLSel\<349\> \
        WLSel\<348\> WLSel\<347\> WLSel\<346\> WLSel\<345\> WLSel\<344\> \
        WLSel\<343\> WLSel\<342\> WLSel\<341\> WLSel\<340\> WLSel\<339\> \
        WLSel\<338\> WLSel\<337\> WLSel\<336\> WLSel\<335\> WLSel\<334\> \
        WLSel\<333\> WLSel\<332\> WLSel\<331\> WLSel\<330\> WLSel\<329\> \
        WLSel\<328\> WLSel\<327\> WLSel\<326\> WLSel\<325\> WLSel\<324\> \
        WLSel\<323\> WLSel\<322\> WLSel\<321\> WLSel\<320\> WLSel\<319\> \
        WLSel\<318\> WLSel\<317\> WLSel\<316\> WLSel\<315\> WLSel\<314\> \
        WLSel\<313\> WLSel\<312\> WLSel\<311\> WLSel\<310\> WLSel\<309\> \
        WLSel\<308\> WLSel\<307\> WLSel\<306\> WLSel\<305\> WLSel\<304\> \
        WLSel\<303\> WLSel\<302\> WLSel\<301\> WLSel\<300\> WLSel\<299\> \
        WLSel\<298\> WLSel\<297\> WLSel\<296\> WLSel\<295\> WLSel\<294\> \
        WLSel\<293\> WLSel\<292\> WLSel\<291\> WLSel\<290\> WLSel\<289\> \
        WLSel\<288\> WLSel\<287\> WLSel\<286\> WLSel\<285\> WLSel\<284\> \
        WLSel\<283\> WLSel\<282\> WLSel\<281\> WLSel\<280\> WLSel\<279\> \
        WLSel\<278\> WLSel\<277\> WLSel\<276\> WLSel\<275\> WLSel\<274\> \
        WLSel\<273\> WLSel\<272\> WLSel\<271\> WLSel\<270\> WLSel\<269\> \
        WLSel\<268\> WLSel\<267\> WLSel\<266\> WLSel\<265\> WLSel\<264\> \
        WLSel\<263\> WLSel\<262\> WLSel\<261\> WLSel\<260\> WLSel\<259\> \
        WLSel\<258\> WLSel\<257\> WLSel\<256\> WLSel\<255\> WLSel\<254\> \
        WLSel\<253\> WLSel\<252\> WLSel\<251\> WLSel\<250\> WLSel\<249\> \
        WLSel\<248\> WLSel\<247\> WLSel\<246\> WLSel\<245\> WLSel\<244\> \
        WLSel\<243\> WLSel\<242\> WLSel\<241\> WLSel\<240\> WLSel\<239\> \
        WLSel\<238\> WLSel\<237\> WLSel\<236\> WLSel\<235\> WLSel\<234\> \
        WLSel\<233\> WLSel\<232\> WLSel\<231\> WLSel\<230\> WLSel\<229\> \
        WLSel\<228\> WLSel\<227\> WLSel\<226\> WLSel\<225\> WLSel\<224\> \
        WLSel\<223\> WLSel\<222\> WLSel\<221\> WLSel\<220\> WLSel\<219\> \
        WLSel\<218\> WLSel\<217\> WLSel\<216\> WLSel\<215\> WLSel\<214\> \
        WLSel\<213\> WLSel\<212\> WLSel\<211\> WLSel\<210\> WLSel\<209\> \
        WLSel\<208\> WLSel\<207\> WLSel\<206\> WLSel\<205\> WLSel\<204\> \
        WLSel\<203\> WLSel\<202\> WLSel\<201\> WLSel\<200\> WLSel\<199\> \
        WLSel\<198\> WLSel\<197\> WLSel\<196\> WLSel\<195\> WLSel\<194\> \
        WLSel\<193\> WLSel\<192\> WLSel\<191\> WLSel\<190\> WLSel\<189\> \
        WLSel\<188\> WLSel\<187\> WLSel\<186\> WLSel\<185\> WLSel\<184\> \
        WLSel\<183\> WLSel\<182\> WLSel\<181\> WLSel\<180\> WLSel\<179\> \
        WLSel\<178\> WLSel\<177\> WLSel\<176\> WLSel\<175\> WLSel\<174\> \
        WLSel\<173\> WLSel\<172\> WLSel\<171\> WLSel\<170\> WLSel\<169\> \
        WLSel\<168\> WLSel\<167\> WLSel\<166\> WLSel\<165\> WLSel\<164\> \
        WLSel\<163\> WLSel\<162\> WLSel\<161\> WLSel\<160\> WLSel\<159\> \
        WLSel\<158\> WLSel\<157\> WLSel\<156\> WLSel\<155\> WLSel\<154\> \
        WLSel\<153\> WLSel\<152\> WLSel\<151\> WLSel\<150\> WLSel\<149\> \
        WLSel\<148\> WLSel\<147\> WLSel\<146\> WLSel\<145\> WLSel\<144\> \
        WLSel\<143\> WLSel\<142\> WLSel\<141\> WLSel\<140\> WLSel\<139\> \
        WLSel\<138\> WLSel\<137\> WLSel\<136\> WLSel\<135\> WLSel\<134\> \
        WLSel\<133\> WLSel\<132\> WLSel\<131\> WLSel\<130\> WLSel\<129\> \
        WLSel\<128\> WLSel\<127\> WLSel\<126\> WLSel\<125\> WLSel\<124\> \
        WLSel\<123\> WLSel\<122\> WLSel\<121\> WLSel\<120\> WLSel\<119\> \
        WLSel\<118\> WLSel\<117\> WLSel\<116\> WLSel\<115\> WLSel\<114\> \
        WLSel\<113\> WLSel\<112\> WLSel\<111\> WLSel\<110\> WLSel\<109\> \
        WLSel\<108\> WLSel\<107\> WLSel\<106\> WLSel\<105\> WLSel\<104\> \
        WLSel\<103\> WLSel\<102\> WLSel\<101\> WLSel\<100\> WLSel\<99\> \
        WLSel\<98\> WLSel\<97\> WLSel\<96\> WLSel\<95\> WLSel\<94\> \
        WLSel\<93\> WLSel\<92\> WLSel\<91\> WLSel\<90\> WLSel\<89\> \
        WLSel\<88\> WLSel\<87\> WLSel\<86\> WLSel\<85\> WLSel\<84\> \
        WLSel\<83\> WLSel\<82\> WLSel\<81\> WLSel\<80\> WLSel\<79\> \
        WLSel\<78\> WLSel\<77\> WLSel\<76\> WLSel\<75\> WLSel\<74\> \
        WLSel\<73\> WLSel\<72\> WLSel\<71\> WLSel\<70\> WLSel\<69\> \
        WLSel\<68\> WLSel\<67\> WLSel\<66\> WLSel\<65\> WLSel\<64\> \
        WLSel\<63\> WLSel\<62\> WLSel\<61\> WLSel\<60\> WLSel\<59\> \
        WLSel\<58\> WLSel\<57\> WLSel\<56\> WLSel\<55\> WLSel\<54\> \
        WLSel\<53\> WLSel\<52\> WLSel\<51\> WLSel\<50\> WLSel\<49\> \
        WLSel\<48\> WLSel\<47\> WLSel\<46\> WLSel\<45\> WLSel\<44\> \
        WLSel\<43\> WLSel\<42\> WLSel\<41\> WLSel\<40\> WLSel\<39\> \
        WLSel\<38\> WLSel\<37\> WLSel\<36\> WLSel\<35\> WLSel\<34\> \
        WLSel\<33\> WLSel\<32\> WLSel\<31\> WLSel\<30\> WLSel\<29\> \
        WLSel\<28\> WLSel\<27\> WLSel\<26\> WLSel\<25\> WLSel\<24\> \
        WLSel\<23\> WLSel\<22\> WLSel\<21\> WLSel\<20\> WLSel\<19\> \
        WLSel\<18\> WLSel\<17\> WLSel\<16\> WLSel\<15\> WLSel\<14\> \
        WLSel\<13\> WLSel\<12\> WLSel\<11\> WLSel\<10\> WLSel\<9\> \
        WLSel\<8\> WLSel\<7\> WLSel\<6\> WLSel\<5\> WLSel\<4\> WLSel\<3\> \
        WLSel\<2\> WLSel\<1\> WLSel\<0\>) Post_L2_256t2 Rwire=134.3 \
        Cwire=38.12f
    I11\<3\> (ADDR\<3\> net027\<0\>) BUF gamma=1 beta=2
    I11\<2\> (ADDR\<2\> net027\<1\>) BUF gamma=1 beta=2
    I11\<1\> (ADDR\<1\> net027\<2\>) BUF gamma=1 beta=2
    I11\<0\> (ADDR\<0\> net027\<3\>) BUF gamma=1 beta=2
    I10\<3\> (ADDR\<7\> net020\<0\>) BUF gamma=1 beta=2
    I10\<2\> (ADDR\<6\> net020\<1\>) BUF gamma=1 beta=2
    I10\<1\> (ADDR\<5\> net020\<2\>) BUF gamma=1 beta=2
    I10\<0\> (ADDR\<4\> net020\<3\>) BUF gamma=1 beta=2
ends RowDecoder_256_4xP
// End of subcircuit definition.

// Library name: project_4x
// Cell name: RowDecoder_256_4xP_TB
// View name: schematic
V0 (vdd! 0) vsource dc=1 type=dc
V8 (A\<0\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=2n delay=0 \
        rise=10f fall=10f width=1n
V7 (A\<1\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=4n delay=0 \
        rise=10f fall=10f width=2n
V6 (A\<2\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=8n delay=0 \
        rise=10f fall=10f width=4n
V5 (A\<3\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=16n delay=0 \
        rise=10f fall=10f width=8n
V4 (A\<4\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=32n delay=0 \
        rise=10f fall=10f width=16n
V3 (A\<5\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=64n delay=0 \
        rise=10f fall=10f width=32n
V2 (A\<6\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=128n delay=0 \
        rise=10f fall=10f width=64n
V1 (A\<7\> 0) vsource dc=1.2 type=pulse val0=1 val1=0 period=256n delay=0 \
        rise=10f fall=10f width=128n
I18 (A\<7\> A\<6\> A\<5\> A\<4\> A\<3\> A\<2\> A\<1\> A\<0\> WL\<255\> \
        WL\<254\> WL\<253\> WL\<252\> WL\<251\> WL\<250\> WL\<249\> \
        WL\<248\> WL\<247\> WL\<246\> WL\<245\> WL\<244\> WL\<243\> \
        WL\<242\> WL\<241\> WL\<240\> WL\<239\> WL\<238\> WL\<237\> \
        WL\<236\> WL\<235\> WL\<234\> WL\<233\> WL\<232\> WL\<231\> \
        WL\<230\> WL\<229\> WL\<228\> WL\<227\> WL\<226\> WL\<225\> \
        WL\<224\> WL\<223\> WL\<222\> WL\<221\> WL\<220\> WL\<219\> \
        WL\<218\> WL\<217\> WL\<216\> WL\<215\> WL\<214\> WL\<213\> \
        WL\<212\> WL\<211\> WL\<210\> WL\<209\> WL\<208\> WL\<207\> \
        WL\<206\> WL\<205\> WL\<204\> WL\<203\> WL\<202\> WL\<201\> \
        WL\<200\> WL\<199\> WL\<198\> WL\<197\> WL\<196\> WL\<195\> \
        WL\<194\> WL\<193\> WL\<192\> WL\<191\> WL\<190\> WL\<189\> \
        WL\<188\> WL\<187\> WL\<186\> WL\<185\> WL\<184\> WL\<183\> \
        WL\<182\> WL\<181\> WL\<180\> WL\<179\> WL\<178\> WL\<177\> \
        WL\<176\> WL\<175\> WL\<174\> WL\<173\> WL\<172\> WL\<171\> \
        WL\<170\> WL\<169\> WL\<168\> WL\<167\> WL\<166\> WL\<165\> \
        WL\<164\> WL\<163\> WL\<162\> WL\<161\> WL\<160\> WL\<159\> \
        WL\<158\> WL\<157\> WL\<156\> WL\<155\> WL\<154\> WL\<153\> \
        WL\<152\> WL\<151\> WL\<150\> WL\<149\> WL\<148\> WL\<147\> \
        WL\<146\> WL\<145\> WL\<144\> WL\<143\> WL\<142\> WL\<141\> \
        WL\<140\> WL\<139\> WL\<138\> WL\<137\> WL\<136\> WL\<135\> \
        WL\<134\> WL\<133\> WL\<132\> WL\<131\> WL\<130\> WL\<129\> \
        WL\<128\> WL\<127\> WL\<126\> WL\<125\> WL\<124\> WL\<123\> \
        WL\<122\> WL\<121\> WL\<120\> WL\<119\> WL\<118\> WL\<117\> \
        WL\<116\> WL\<115\> WL\<114\> WL\<113\> WL\<112\> WL\<111\> \
        WL\<110\> WL\<109\> WL\<108\> WL\<107\> WL\<106\> WL\<105\> \
        WL\<104\> WL\<103\> WL\<102\> WL\<101\> WL\<100\> WL\<99\> \
        WL\<98\> WL\<97\> WL\<96\> WL\<95\> WL\<94\> WL\<93\> WL\<92\> \
        WL\<91\> WL\<90\> WL\<89\> WL\<88\> WL\<87\> WL\<86\> WL\<85\> \
        WL\<84\> WL\<83\> WL\<82\> WL\<81\> WL\<80\> WL\<79\> WL\<78\> \
        WL\<77\> WL\<76\> WL\<75\> WL\<74\> WL\<73\> WL\<72\> WL\<71\> \
        WL\<70\> WL\<69\> WL\<68\> WL\<67\> WL\<66\> WL\<65\> WL\<64\> \
        WL\<63\> WL\<62\> WL\<61\> WL\<60\> WL\<59\> WL\<58\> WL\<57\> \
        WL\<56\> WL\<55\> WL\<54\> WL\<53\> WL\<52\> WL\<51\> WL\<50\> \
        WL\<49\> WL\<48\> WL\<47\> WL\<46\> WL\<45\> WL\<44\> WL\<43\> \
        WL\<42\> WL\<41\> WL\<40\> WL\<39\> WL\<38\> WL\<37\> WL\<36\> \
        WL\<35\> WL\<34\> WL\<33\> WL\<32\> WL\<31\> WL\<30\> WL\<29\> \
        WL\<28\> WL\<27\> WL\<26\> WL\<25\> WL\<24\> WL\<23\> WL\<22\> \
        WL\<21\> WL\<20\> WL\<19\> WL\<18\> WL\<17\> WL\<16\> WL\<15\> \
        WL\<14\> WL\<13\> WL\<12\> WL\<11\> WL\<10\> WL\<9\> WL\<8\> \
        WL\<7\> WL\<6\> WL\<5\> WL\<4\> WL\<3\> WL\<2\> WL\<1\> WL\<0\>) \
        RowDecoder_256_4xP
simulatorOptions options psfversion="1.1.0" reltol=1e-3 vabstol=1e-6 \
    iabstol=1e-12 temp=27 tnom=27 scalem=1.0 scale=1.0 gmin=1e-12 rforce=1 \
    maxnotes=5 maxwarns=5 digits=5 cols=80 pivrel=1e-3 \
    sensfile="../psf/sens.output" checklimitdest=psf 
tran tran stop=10n write="spectre.ic" writefinal="spectre.fc" \
    annotate=status maxiters=5 
finalTimeOP info what=oppoint where=rawfile
modelParameter info what=models where=rawfile
element info what=inst where=rawfile
outputParameter info what=output where=rawfile
designParamVals info what=parameters where=rawfile
primitives info what=primitives where=rawfile
subckts info what=subckts where=rawfile
saveOptions options save=allpub
