
5、ASIC综合

逻辑综合的结果就是把设计实现的RTL代码翻译成门级网表（netlist）的过程。

在做综合时要设定约束条件，如电路面积、时序要求等目标参数。

工具：synopsys的Design compiler, 综合后把网表交给后端。

_至此，前端的设计工作就结束啦！_