clk 1 bit bool
rst 1 bit sc_logic
vec_rsc_adra 14 bit_vector sc_lv
vec_rsc_da 32 bit_vector sc_lv
vec_rsc_wea 1 bit sc_logic
vec_rsc_qa 32 bit_vector sc_lv
vec_rsc_adrb 14 bit_vector sc_lv
vec_rsc_db 32 bit_vector sc_lv
vec_rsc_web 1 bit sc_logic
vec_rsc_qb 32 bit_vector sc_lv
vec_rsc_triosy_lz 1 bit sc_logic
p_rsc_dat 32 bit_vector sc_lv
p_rsc_triosy_lz 1 bit sc_logic
r_rsc_dat 32 bit_vector sc_lv
r_rsc_triosy_lz 1 bit sc_logic
twiddle_rsc_adra 14 bit_vector sc_lv
twiddle_rsc_da 32 bit_vector sc_lv
twiddle_rsc_wea 1 bit sc_logic
twiddle_rsc_qa 32 bit_vector sc_lv
twiddle_rsc_adrb 14 bit_vector sc_lv
twiddle_rsc_db 32 bit_vector sc_lv
twiddle_rsc_web 1 bit sc_logic
twiddle_rsc_qb 32 bit_vector sc_lv
twiddle_rsc_triosy_lz 1 bit sc_logic
twiddle_h_rsc_adra 14 bit_vector sc_lv
twiddle_h_rsc_da 32 bit_vector sc_lv
twiddle_h_rsc_wea 1 bit sc_logic
twiddle_h_rsc_qa 32 bit_vector sc_lv
twiddle_h_rsc_adrb 14 bit_vector sc_lv
twiddle_h_rsc_db 32 bit_vector sc_lv
twiddle_h_rsc_web 1 bit sc_logic
twiddle_h_rsc_qb 32 bit_vector sc_lv
twiddle_h_rsc_triosy_lz 1 bit sc_logic
result_rsc_adra 18 bit_vector sc_lv
result_rsc_da 32 bit_vector sc_lv
result_rsc_wea 1 bit sc_logic
result_rsc_qa 32 bit_vector sc_lv
result_rsc_adrb 18 bit_vector sc_lv
result_rsc_db 32 bit_vector sc_lv
result_rsc_web 1 bit sc_logic
result_rsc_qb 32 bit_vector sc_lv
result_rsc_triosy_lz 1 bit sc_logic
