Fitter report for Nios2Core2
Fri Nov 06 11:17:14 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_od41:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 06 11:17:13 2015       ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Full Version ;
; Revision Name                      ; Nios2Core2                                  ;
; Top-level Entity Name              ; Nios2Core2                                  ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE15F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,900 / 15,408 ( 25 % )                     ;
;     Total combinational functions  ; 3,421 / 15,408 ( 22 % )                     ;
;     Dedicated logic registers      ; 2,515 / 15,408 ( 16 % )                     ;
; Total registers                    ; 2584                                        ;
; Total pins                         ; 47 / 166 ( 28 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 55,680 / 516,096 ( 11 % )                   ;
; Embedded Multiplier 9-bit elements ; 6 / 112 ( 5 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  31.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; E_DCLK   ; Missing drive strength ;
; E_SCE    ; Missing drive strength ;
; E_SDO    ; Missing drive strength ;
; S_CASN   ; Missing drive strength ;
; S_CKE    ; Missing drive strength ;
; S_CSN    ; Missing drive strength ;
; S_RASN   ; Missing drive strength ;
; S_WEN    ; Missing drive strength ;
; S_CLK    ; Missing drive strength ;
; PIO0[1]  ; Missing drive strength ;
; PIO0[0]  ; Missing drive strength ;
; S_A[12]  ; Missing drive strength ;
; S_A[11]  ; Missing drive strength ;
; S_A[10]  ; Missing drive strength ;
; S_A[9]   ; Missing drive strength ;
; S_A[8]   ; Missing drive strength ;
; S_A[7]   ; Missing drive strength ;
; S_A[6]   ; Missing drive strength ;
; S_A[5]   ; Missing drive strength ;
; S_A[4]   ; Missing drive strength ;
; S_A[3]   ; Missing drive strength ;
; S_A[2]   ; Missing drive strength ;
; S_A[1]   ; Missing drive strength ;
; S_A[0]   ; Missing drive strength ;
; S_BA[1]  ; Missing drive strength ;
; S_BA[0]  ; Missing drive strength ;
; S_DQM[1] ; Missing drive strength ;
; S_DQM[0] ; Missing drive strength ;
; S_D[15]  ; Missing drive strength ;
; S_D[14]  ; Missing drive strength ;
; S_D[13]  ; Missing drive strength ;
; S_D[12]  ; Missing drive strength ;
; S_D[11]  ; Missing drive strength ;
; S_D[10]  ; Missing drive strength ;
; S_D[9]   ; Missing drive strength ;
; S_D[8]   ; Missing drive strength ;
; S_D[7]   ; Missing drive strength ;
; S_D[6]   ; Missing drive strength ;
; S_D[5]   ; Missing drive strength ;
; S_D[4]   ; Missing drive strength ;
; S_D[3]   ; Missing drive strength ;
; S_D[2]   ; Missing drive strength ;
; S_D[1]   ; Missing drive strength ;
; S_D[0]   ; Missing drive strength ;
+----------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                      ; PORTBDATAOUT     ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[2]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[3]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[4]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[5]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[6]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[7]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[8]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[9]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[10]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[11]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[12]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_BA[0]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_BA[1]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_WEN~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_CASN~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                       ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_RASN~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_CSN~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[2]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[3]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[4]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[5]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[6]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[7]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[8]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[9]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[10]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[11]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[12]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[13]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[14]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[15]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[0]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[1]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[15]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[14]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[13]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[12]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[11]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[10]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[9]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[8]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[7]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[6]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[5]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[4]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[3]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[2]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[1]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[0]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[0]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[1]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[2]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[3]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[4]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[5]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[6]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[7]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[8]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[9]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[10]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[11]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[12]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[13]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[14]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[15]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cpu2core_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cpu2core_sdram ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6373 ) ; 0.00 % ( 0 / 6373 )        ; 0.00 % ( 0 / 6373 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6373 ) ; 0.00 % ( 0 / 6373 )        ; 0.00 % ( 0 / 6373 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6147 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 223 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 3 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/MyProject/My_project/Altera/Niso2Core2/output_files/Nios2Core2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,900 / 15,408 ( 25 % )    ;
;     -- Combinational with no register       ; 1385                       ;
;     -- Register only                        ; 479                        ;
;     -- Combinational with a register        ; 2036                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1842                       ;
;     -- 3 input functions                    ; 994                        ;
;     -- <=2 input functions                  ; 585                        ;
;     -- Register only                        ; 479                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3173                       ;
;     -- arithmetic mode                      ; 248                        ;
;                                             ;                            ;
; Total registers*                            ; 2,584 / 16,166 ( 16 % )    ;
;     -- Dedicated logic registers            ; 2,515 / 15,408 ( 16 % )    ;
;     -- I/O registers                        ; 69 / 758 ( 9 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 303 / 963 ( 31 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 47 / 166 ( 28 % )          ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 12 / 56 ( 21 % )           ;
; Total block memory bits                     ; 55,680 / 516,096 ( 11 % )  ;
; Total block memory implementation bits      ; 110,592 / 516,096 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 112 ( 5 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11.9% / 11.4% / 12.5%      ;
; Peak interconnect usage (total/H/V)         ; 43.0% / 39.2% / 48.4%      ;
; Maximum fan-out                             ; 2440                       ;
; Highest non-global fan-out                  ; 753                        ;
; Total fan-out                               ; 21888                      ;
; Average fan-out                             ; 3.38                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                  ; Low                            ;
;                                              ;                       ;                      ;                                ;
; Total logic elements                         ; 3745 / 15408 ( 24 % ) ; 155 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 1313                  ; 72                   ; 0                              ;
;     -- Register only                         ; 464                   ; 15                   ; 0                              ;
;     -- Combinational with a register         ; 1968                  ; 68                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                      ;                                ;
;     -- 4 input functions                     ; 1778                  ; 64                   ; 0                              ;
;     -- 3 input functions                     ; 961                   ; 33                   ; 0                              ;
;     -- <=2 input functions                   ; 542                   ; 43                   ; 0                              ;
;     -- Register only                         ; 464                   ; 15                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic elements by mode                       ;                       ;                      ;                                ;
;     -- normal mode                           ; 3041                  ; 132                  ; 0                              ;
;     -- arithmetic mode                       ; 240                   ; 8                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total registers                              ; 2501                  ; 83                   ; 0                              ;
;     -- Dedicated logic registers             ; 2432 / 15408 ( 16 % ) ; 83 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total LABs:  partially or completely used    ; 290 / 963 ( 30 % )    ; 15 / 963 ( 2 % )     ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Virtual pins                                 ; 0                     ; 0                    ; 0                              ;
; I/O pins                                     ; 47                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 112 ( 5 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 55680                 ; 0                    ; 0                              ;
; Total RAM block bits                         ; 110592                ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 12 / 56 ( 21 % )      ; 0 / 56 ( 0 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 5 / 24 ( 20 % )       ; 0 / 24 ( 0 % )       ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 336 ( 11 % )     ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 336 ( 4 % )      ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Connections                                  ;                       ;                      ;                                ;
;     -- Input Connections                     ; 2737                  ; 121                  ; 1                              ;
;     -- Registered Input Connections          ; 2551                  ; 92                   ; 0                              ;
;     -- Output Connections                    ; 234                   ; 184                  ; 2441                           ;
;     -- Registered Output Connections         ; 4                     ; 183                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Internal Connections                         ;                       ;                      ;                                ;
;     -- Total Connections                     ; 21458                 ; 914                  ; 2445                           ;
;     -- Registered Connections                ; 10579                 ; 650                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; External Connections                         ;                       ;                      ;                                ;
;     -- Top                                   ; 226                   ; 303                  ; 2442                           ;
;     -- sld_hub:auto_hub                      ; 303                   ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2442                  ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Partition Interface                          ;                       ;                      ;                                ;
;     -- Input Ports                           ; 54                    ; 61                   ; 1                              ;
;     -- Output Ports                          ; 35                    ; 79                   ; 2                              ;
;     -- Bidir Ports                           ; 16                    ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Registered Ports                             ;                       ;                      ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 39                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Port Connectivity                            ;                       ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 46                   ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 51                   ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 59                   ; 0                              ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK     ; R9    ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; E_DATA0 ; H2    ; 1        ; 0            ; 20           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ;
; RST     ; M1    ; 2        ; 0            ; 14           ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; E_DCLK   ; H1    ; 1        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_SCE    ; D2    ; 1        ; 0            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; E_SDO    ; C1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIO0[0]  ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PIO0[1]  ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[0]   ; F15   ; 6        ; 41           ; 19           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[10]  ; D16   ; 6        ; 41           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[11]  ; B5    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[12]  ; A4    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[1]   ; F16   ; 6        ; 41           ; 19           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[2]   ; G15   ; 6        ; 41           ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[3]   ; G16   ; 6        ; 41           ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[4]   ; C8    ; 8        ; 14           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[5]   ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[6]   ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[7]   ; A6    ; 8        ; 9            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[8]   ; B6    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_A[9]   ; A5    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_BA[0]  ; C16   ; 6        ; 41           ; 27           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_BA[1]  ; D15   ; 6        ; 41           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CASN   ; A15   ; 7        ; 28           ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CKE    ; B4    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CLK    ; A3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_CSN    ; C15   ; 6        ; 41           ; 27           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_DQM[0] ; A14   ; 7        ; 35           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_DQM[1] ; B3    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_RASN   ; B16   ; 6        ; 41           ; 19           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; S_WEN    ; B14   ; 7        ; 35           ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+
; S_D[0]  ; A10   ; 7        ; 26           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_15 ;
; S_D[10] ; C2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5  ;
; S_D[11] ; D1    ; 1        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4  ;
; S_D[12] ; F2    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3  ;
; S_D[13] ; F1    ; 1        ; 0            ; 22           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2  ;
; S_D[14] ; G2    ; 1        ; 0            ; 21           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1  ;
; S_D[15] ; G1    ; 1        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe               ;
; S_D[1]  ; B10   ; 7        ; 26           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14 ;
; S_D[2]  ; A11   ; 7        ; 30           ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13 ;
; S_D[3]  ; B11   ; 7        ; 30           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12 ;
; S_D[4]  ; A12   ; 7        ; 32           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11 ;
; S_D[5]  ; B12   ; 7        ; 32           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10 ;
; S_D[6]  ; A13   ; 7        ; 28           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9  ;
; S_D[7]  ; B13   ; 7        ; 37           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8  ;
; S_D[8]  ; A2    ; 8        ; 3            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7  ;
; S_D[9]  ; B1    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; C1       ; DIFFIO_L4n, DATA1, ASDO                  ; Use as regular IO      ; E_SDO               ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; Use as regular IO      ; E_SCE               ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; Use as regular IO      ; E_DCLK              ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; Use as regular IO      ; E_DATA0             ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO      ; S_A[3]              ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO      ; S_A[2]              ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R16n, nCEO                        ; Use as programming pin ; S_A[1]              ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO      ; S_A[0]              ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; S_BA[0]             ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T27p, PADD0                       ; Use as regular IO      ; S_D[4]              ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, PADD1                       ; Use as regular IO      ; S_D[2]              ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, PADD2                       ; Use as regular IO      ; S_D[3]              ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T23n, PADD3                       ; Use as regular IO      ; S_CASN              ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T20n, PADD5                       ; Use as regular IO      ; S_D[0]              ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                       ; Use as regular IO      ; S_D[1]              ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; S_A[4]              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO      ; S_A[5]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO      ; S_A[6]              ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; S_A[7]              ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T9p, DATA13                       ; Use as regular IO      ; S_A[8]              ; Dual Purpose Pin          ;
; A5       ; DATA7                                    ; Use as regular IO      ; S_A[9]              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; S_A[11]             ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; S_A[12]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; S_CKE               ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO      ; S_DQM[1]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 14 ( 79 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 18 ( 17 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 25 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 27 ( 4 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 20 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 9 / 14 ( 64 % )  ; 3.3V          ; --           ;
; 7        ; 11 / 24 ( 46 % ) ; 3.3V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; S_D[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 358        ; 8        ; S_CLK               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 354        ; 8        ; S_A[12]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 349        ; 8        ; S_A[9]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 339        ; 8        ; S_A[7]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; S_A[5]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 321        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; S_D[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 296        ; 7        ; S_D[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 292        ; 7        ; S_D[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 300        ; 7        ; S_D[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 284        ; 7        ; S_DQM[0]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 301        ; 7        ; S_CASN              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; S_D[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; S_DQM[1]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 355        ; 8        ; S_CKE               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 351        ; 8        ; S_A[11]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 340        ; 8        ; S_A[8]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; S_A[6]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 322        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; S_D[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 297        ; 7        ; S_D[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 293        ; 7        ; S_D[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 282        ; 7        ; S_D[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 285        ; 7        ; S_WEN               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; S_RASN              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 9          ; 1        ; E_SDO               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; C2       ; 8          ; 1        ; S_D[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 362        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; S_A[4]              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 309        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 271        ; 6        ; S_CSN               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 270        ; 6        ; S_BA[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 1        ; S_D[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 13         ; 1        ; E_SCE               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; D3       ; 363        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 352        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 310        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 279        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 261        ; 6        ; S_BA[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 260        ; 6        ; S_A[10]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 39         ; 1        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 345        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 332        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 315        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 290        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 289        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; S_D[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 22         ; 1        ; S_D[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 19         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 306        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F14      ; 257        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 240        ; 6        ; S_A[0]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 239        ; 6        ; S_A[1]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 27         ; 1        ; S_D[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 24         ; 1        ; S_D[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 230        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; S_A[2]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 234        ; 6        ; S_A[3]              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 30         ; 1        ; E_DCLK              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H2       ; 31         ; 1        ; E_DATA0             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; H3       ; 34         ; 1        ; altera_reserved_tck ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 33         ; 1        ; altera_reserved_tdi ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 32         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; PIO0[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 44         ; 2        ; PIO0[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; altera_reserved_tdo ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 35         ; 1        ; altera_reserved_tms ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 222        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 220        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 217        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 216        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 55         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 72         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 150        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 214        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 58         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 57         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 78         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 125        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 128        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 139        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 153        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 173        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 194        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 208        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L16      ; 204        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 41         ; 2        ; RST                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 40         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 120        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 131        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 140        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 164        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 174        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 92         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 105        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 141        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 155        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 191        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 190        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 83         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 82         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 93         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 154        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 182        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 183        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 81         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 102        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 121        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 123        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 126        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; CLK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 143        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 145        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 147        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 156        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 172        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 96         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T4       ; 103        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 122        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 124        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 127        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 135        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 146        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 149        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 157        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 166        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 167        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------+
; Name                          ; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                   ;
; Compensate clock              ; clock0                                                                   ;
; Compensated input/output pins ; --                                                                       ;
; Switchover type               ; --                                                                       ;
; Input frequency 0             ; 100.0 MHz                                                                ;
; Input frequency 1             ; --                                                                       ;
; Nominal PFD frequency         ; 100.0 MHz                                                                ;
; Nominal VCO frequency         ; 600.0 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                        ;
; VCO frequency control         ; Auto                                                                     ;
; VCO phase shift step          ; 208 ps                                                                   ;
; VCO multiply                  ; --                                                                       ;
; VCO divide                    ; --                                                                       ;
; Freq min lock                 ; 50.01 MHz                                                                ;
; Freq max lock                 ; 108.37 MHz                                                               ;
; M VCO Tap                     ; 5                                                                        ;
; M Initial                     ; 1                                                                        ;
; M value                       ; 6                                                                        ;
; N value                       ; 1                                                                        ;
; Charge pump current           ; setting 1                                                                ;
; Loop filter resistance        ; setting 27                                                               ;
; Loop filter capacitance       ; setting 0                                                                ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                     ;
; Bandwidth type                ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                      ;
; PLL location                  ; PLL_4                                                                    ;
; Inclk0 signal                 ; CLK                                                                      ;
; Inclk1 signal                 ; --                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 200.0 MHz        ; 0 (0 ps)       ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 5       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 200.0 MHz        ; -75 (-1042 ps) ; 15.00 (208 ps)   ; 50/50      ; C1      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[1] ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Nios2Core2                                                                                         ; 3900 (1)    ; 2515 (0)                  ; 69 (69)       ; 55680       ; 12   ; 6            ; 0       ; 3         ; 47   ; 0            ; 1385 (1)     ; 479 (0)           ; 2036 (0)         ; |Nios2Core2                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |Core2PLL:PLL|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|Core2PLL:PLL                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |altpll:altpll_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|Core2PLL:PLL|altpll:altpll_component                                                                                                                                                                                                                                                                                                  ; work         ;
;          |Core2PLL_altpll:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated                                                                                                                                                                                                                                                                   ; work         ;
;    |cpu2core:inst|                                                                                  ; 3744 (0)    ; 2432 (0)                  ; 0 (0)         ; 55680       ; 12   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1312 (0)     ; 464 (0)           ; 1968 (0)         ; |Nios2Core2|cpu2core:inst                                                                                                                                                                                                                                                                                                                         ; cpu2core     ;
;       |altera_reset_controller:rst_controller_001|                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |Nios2Core2|cpu2core:inst|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                              ; cpu2core     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Nios2Core2|cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                   ; cpu2core     ;
;       |altera_reset_controller:rst_controller|                                                      ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |Nios2Core2|cpu2core:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                  ; cpu2core     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                   ; cpu2core     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                       ; cpu2core     ;
;       |cpu2core_cpu0:cpu0|                                                                          ; 2231 (0)    ; 1376 (0)                  ; 0 (0)         ; 46464       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 854 (0)      ; 273 (0)           ; 1104 (0)         ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0                                                                                                                                                                                                                                                                                                      ; cpu2core     ;
;          |cpu2core_cpu0_cpu:cpu|                                                                    ; 2231 (1839) ; 1376 (1104)               ; 0 (0)         ; 46464       ; 9    ; 6            ; 0       ; 3         ; 0    ; 0            ; 854 (735)    ; 273 (226)         ; 1104 (878)       ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu                                                                                                                                                                                                                                                                                ; cpu2core     ;
;             |cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht                                                                                                                                                                                                                             ; cpu2core     ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                   ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                    ; work         ;
;             |cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|                            ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data                                                                                                                                                                                                                     ; cpu2core     ;
;                |altsyncram:the_altsyncram|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                            ; work         ;
;             |cpu2core_cpu0_cpu_ic_tag_module:cpu2core_cpu0_cpu_ic_tag|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_tag_module:cpu2core_cpu0_cpu_ic_tag                                                                                                                                                                                                                       ; cpu2core     ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_tag_module:cpu2core_cpu0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ; work         ;
;                   |altsyncram_9ad1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_tag_module:cpu2core_cpu0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_9ad1:auto_generated                                                                                                                                                              ; work         ;
;             |cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell                                                                                                                                                                                                                    ; cpu2core     ;
;                |altera_mult_add:the_altmult_add_p1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_jp01:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                   ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_j011:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                   ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                           ; work         ;
;                            |lpm_mult:Mult0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                            ; work         ;
;                               |mult_j011:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                   ; work         ;
;             |cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|                           ; 390 (87)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (6)      ; 47 (4)            ; 225 (77)         ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci                                                                                                                                                                                                                    ; cpu2core     ;
;                |cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|    ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 55 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper                                                                                                                                    ; cpu2core     ;
;                   |cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|   ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (35)           ; 12 (10)          ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk                                                      ; cpu2core     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|         ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck                                                            ; cpu2core     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy                                                                           ; work         ;
;                |cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|          ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg                                                                                                                                          ; cpu2core     ;
;                |cpu2core_cpu0_cpu_nios2_oci_break:the_cpu2core_cpu0_cpu_nios2_oci_break|            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_break:the_cpu2core_cpu0_cpu_nios2_oci_break                                                                                                                                            ; cpu2core     ;
;                |cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug|            ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (9)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug                                                                                                                                            ; cpu2core     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                        ; work         ;
;                |cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|                  ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 51 (51)          ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem                                                                                                                                                  ; cpu2core     ;
;                   |cpu2core_cpu0_cpu_ociram_sp_ram_module:cpu2core_cpu0_cpu_ociram_sp_ram|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|cpu2core_cpu0_cpu_ociram_sp_ram_module:cpu2core_cpu0_cpu_ociram_sp_ram                                                                           ; cpu2core     ;
;                      |altsyncram:the_altsyncram|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|cpu2core_cpu0_cpu_ociram_sp_ram_module:cpu2core_cpu0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|cpu2core_cpu0_cpu_ociram_sp_ram_module:cpu2core_cpu0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |cpu2core_cpu0_cpu_register_bank_a_module:cpu2core_cpu0_cpu_register_bank_a|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_a_module:cpu2core_cpu0_cpu_register_bank_a                                                                                                                                                                                                     ; cpu2core     ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_a_module:cpu2core_cpu0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_a_module:cpu2core_cpu0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                            ; work         ;
;             |cpu2core_cpu0_cpu_register_bank_b_module:cpu2core_cpu0_cpu_register_bank_b|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_b_module:cpu2core_cpu0_cpu_register_bank_b                                                                                                                                                                                                     ; cpu2core     ;
;                |altsyncram:the_altsyncram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_b_module:cpu2core_cpu0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_b_module:cpu2core_cpu0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                            ; work         ;
;       |cpu2core_epcs:epcs|                                                                          ; 178 (33)    ; 115 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 20 (0)            ; 128 (32)         ; |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs                                                                                                                                                                                                                                                                                                      ; cpu2core     ;
;          |altsyncram:the_boot_copier_rom|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs|altsyncram:the_boot_copier_rom                                                                                                                                                                                                                                                                       ; work         ;
;             |altsyncram_od41:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_od41:auto_generated                                                                                                                                                                                                                                        ; work         ;
;          |cpu2core_epcs_sub:the_cpu2core_epcs_sub|                                                  ; 145 (145)   ; 115 (115)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 20 (20)           ; 96 (96)          ; |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub                                                                                                                                                                                                                                                              ; cpu2core     ;
;       |cpu2core_jtag_uart:jtag_uart|                                                                ; 164 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (17)      ; 17 (2)            ; 98 (20)          ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                            ; cpu2core     ;
;          |alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|                                   ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 15 (15)           ; 38 (38)          ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                     ; work         ;
;          |cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r                                                                                                                                                                                                                                ; cpu2core     ;
;             |scfifo:rfifo|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                   ; work         ;
;                |scfifo_jr21:auto_generated|                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                        ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                   ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                      ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                           ; work         ;
;                         |cntr_337:count_usedw|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                      ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                             ; work         ;
;                      |cntr_1ob:wr_ptr|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                   ; work         ;
;                      |dpram_nl21:FIFOram|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                    ; work         ;
;          |cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w                                                                                                                                                                                                                                ; cpu2core     ;
;             |scfifo:wfifo|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                   ; work         ;
;                |scfifo_jr21:auto_generated|                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                        ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                   ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                      ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                           ; work         ;
;                         |cntr_337:count_usedw|                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                      ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                             ; work         ;
;                      |cntr_1ob:wr_ptr|                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                   ; work         ;
;                      |dpram_nl21:FIFOram|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                    ; work         ;
;       |cpu2core_mm_interconnect_0:mm_interconnect_0|                                                ; 875 (0)     ; 485 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 76 (0)            ; 595 (0)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                            ; cpu2core     ;
;          |altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|                                ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                  ; cpu2core     ;
;          |altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|                              ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 10 (10)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo                                                                                                                                                                                                                ; cpu2core     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                           ; cpu2core     ;
;          |altera_avalon_sc_fifo:pio0_s1_agent_rsp_fifo|                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio0_s1_agent_rsp_fifo                                                                                                                                                                                                                               ; cpu2core     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                          ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                            ; cpu2core     ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                            ; 83 (83)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 8 (8)             ; 65 (65)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                              ; cpu2core     ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                   ; cpu2core     ;
;          |altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo|                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo                                                                                                                                                                                                                             ; cpu2core     ;
;          |altera_merlin_master_agent:cpu0_data_master_agent|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu0_data_master_agent                                                                                                                                                                                                                          ; cpu2core     ;
;          |altera_merlin_master_agent:cpu0_instruction_master_agent|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu0_instruction_master_agent                                                                                                                                                                                                                   ; cpu2core     ;
;          |altera_merlin_master_translator:cpu0_data_master_translator|                              ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu0_data_master_translator                                                                                                                                                                                                                ; cpu2core     ;
;          |altera_merlin_slave_agent:cpu0_debug_mem_slave_agent|                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu0_debug_mem_slave_agent                                                                                                                                                                                                                       ; cpu2core     ;
;          |altera_merlin_slave_agent:pio0_s1_agent|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio0_s1_agent                                                                                                                                                                                                                                    ; cpu2core     ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                 ; 16 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (7)       ; 0 (0)             ; 4 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                   ; cpu2core     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                         ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                     ; cpu2core     ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                        ; cpu2core     ;
;          |altera_merlin_slave_translator:cpu0_debug_mem_slave_translator|                           ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu0_debug_mem_slave_translator                                                                                                                                                                                                             ; cpu2core     ;
;          |altera_merlin_slave_translator:epcs_epcs_control_port_translator|                         ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 35 (35)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator                                                                                                                                                                                                           ; cpu2core     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                    ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                      ; cpu2core     ;
;          |altera_merlin_slave_translator:pio0_s1_translator|                                        ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio0_s1_translator                                                                                                                                                                                                                          ; cpu2core     ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                            ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                              ; cpu2core     ;
;          |altera_merlin_slave_translator:timer0_s1_translator|                                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 16 (16)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator                                                                                                                                                                                                                        ; cpu2core     ;
;          |altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|                            ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter                                                                                                                                                                                                              ; cpu2core     ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                   ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 85 (85)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                     ; cpu2core     ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                   ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                     ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_cmd_demux:cmd_demux|                                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 3 (3)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                             ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                     ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                       ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 52 (49)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                         ; cpu2core     ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                       ; 36 (33)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 27 (24)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                         ; cpu2core     ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|                                       ; 52 (49)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 47 (44)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004                                                                                                                                                                                                                         ; cpu2core     ;
;             |altera_merlin_arbitrator:arb|                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_router:router|                                                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router                                                                                                                                                                                                                                   ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_router_001:router_001|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                           ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                     ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_003|                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_003                                                                                                                                                                                                                     ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_004|                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_004                                                                                                                                                                                                                     ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_rsp_mux:rsp_mux|                                               ; 118 (118)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 54 (54)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                 ; cpu2core     ;
;          |cpu2core_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                       ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 80 (80)          ; |Nios2Core2|cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                         ; cpu2core     ;
;       |cpu2core_pio0:pio0|                                                                          ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 2 (2)            ; |Nios2Core2|cpu2core:inst|cpu2core_pio0:pio0                                                                                                                                                                                                                                                                                                      ; cpu2core     ;
;       |cpu2core_sdram:sdram|                                                                        ; 359 (246)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (140)    ; 45 (2)            ; 168 (80)         ; |Nios2Core2|cpu2core:inst|cpu2core_sdram:sdram                                                                                                                                                                                                                                                                                                    ; cpu2core     ;
;          |cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|                  ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |Nios2Core2|cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module                                                                                                                                                                                                                            ; cpu2core     ;
;       |cpu2core_timer0:timer0|                                                                      ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 21 (21)           ; 102 (102)        ; |Nios2Core2|cpu2core:inst|cpu2core_timer0:timer0                                                                                                                                                                                                                                                                                                  ; cpu2core     ;
;    |sld_hub:auto_hub|                                                                               ; 155 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (1)       ; 15 (0)            ; 68 (0)           ; |Nios2Core2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric| ; 154 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (1)       ; 15 (4)            ; 68 (0)           ; |Nios2Core2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                          ; alt_sld_fab  ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                          ; 149 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 11 (0)            ; 68 (0)           ; |Nios2Core2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                          ; alt_sld_fab  ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                          ; 149 (108)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (57)      ; 11 (11)           ; 68 (42)          ; |Nios2Core2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                             ; work         ;
;                |sld_rom_sr:hub_info_reg|                                                            ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |Nios2Core2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                     ; work         ;
;                |sld_shadow_jsm:shadow_jsm|                                                          ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Nios2Core2|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                   ; work         ;
+-----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+
; E_DCLK   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; E_SCE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; E_SDO    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_CASN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_CSN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_RASN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_WEN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PIO0[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PIO0[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_D[15]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[14]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[13]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[12]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[11]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[10]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[9]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[8]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[7]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[6]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[5]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[4]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[3]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[2]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[1]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[0]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLK      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; RST      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; E_DATA0  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; S_D[15]                                                                                    ;                   ;         ;
; S_D[14]                                                                                    ;                   ;         ;
; S_D[13]                                                                                    ;                   ;         ;
; S_D[12]                                                                                    ;                   ;         ;
; S_D[11]                                                                                    ;                   ;         ;
; S_D[10]                                                                                    ;                   ;         ;
; S_D[9]                                                                                     ;                   ;         ;
; S_D[8]                                                                                     ;                   ;         ;
; S_D[7]                                                                                     ;                   ;         ;
; S_D[6]                                                                                     ;                   ;         ;
; S_D[5]                                                                                     ;                   ;         ;
; S_D[4]                                                                                     ;                   ;         ;
; S_D[3]                                                                                     ;                   ;         ;
; S_D[2]                                                                                     ;                   ;         ;
; S_D[1]                                                                                     ;                   ;         ;
; S_D[0]                                                                                     ;                   ;         ;
; CLK                                                                                        ;                   ;         ;
; RST                                                                                        ;                   ;         ;
; E_DATA0                                                                                    ;                   ;         ;
;      - cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|MISO_reg~0 ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                       ; PIN_R9                 ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                      ; PLL_4                  ; 2434    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; RST                                                                                                                                                                                                                                                                                                       ; PIN_M1                 ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y15_N0         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                               ; FF_X31_Y26_N1          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                               ; FF_X31_Y26_N1          ; 569     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                       ; LCCOMB_X24_Y21_N10     ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                          ; FF_X36_Y18_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                           ; FF_X36_Y18_N17         ; 1338    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                          ; FF_X20_Y11_N13         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                        ; FF_X19_Y12_N25         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                              ; LCCOMB_X12_Y18_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                        ; FF_X20_Y11_N27         ; 753     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                     ; LCCOMB_X17_Y22_N2      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add10~5                                                                                                                                                                                                                                            ; LCCOMB_X8_Y12_N24      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                             ; FF_X12_Y19_N1          ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                 ; LCCOMB_X11_Y23_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                            ; FF_X16_Y19_N27         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2[6]~7                                                                                                                                                                                                                                        ; LCCOMB_X11_Y16_N22     ; 24      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                        ; FF_X17_Y19_N25         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                            ; FF_X19_Y19_N7          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                          ; LCCOMB_X11_Y23_N20     ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                             ; LCCOMB_X15_Y21_N28     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                       ; LCCOMB_X15_Y21_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                        ; FF_X11_Y11_N5          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                        ; FF_X11_Y11_N1          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                        ; FF_X11_Y11_N9          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                        ; FF_X11_Y11_N21         ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                           ; LCCOMB_X17_Y18_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                     ; FF_X17_Y22_N17         ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                 ; LCCOMB_X19_Y15_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|address[8]                                                                                                                                                                             ; FF_X23_Y18_N21         ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jxuir                    ; FF_X35_Y20_N5          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y19_N16     ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X29_Y22_N8      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a~1   ; LCCOMB_X28_Y20_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X28_Y20_N18     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; LCCOMB_X28_Y20_N16     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X35_Y20_N27         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr[11]~13                      ; LCCOMB_X36_Y22_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr[27]~21                      ; LCCOMB_X36_Y22_N30     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr[36]~31                      ; LCCOMB_X36_Y22_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|virtual_state_sdr~0                           ; LCCOMB_X36_Y22_N20     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|virtual_state_uir~0                           ; LCCOMB_X35_Y20_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X24_Y17_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonDReg[0]~15                                                                                                        ; LCCOMB_X26_Y20_N0      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                       ; LCCOMB_X24_Y17_N22     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                 ; FF_X22_Y11_N5          ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                             ; LCCOMB_X22_Y19_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                             ; LCCOMB_X15_Y22_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                              ; LCCOMB_X14_Y22_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                        ; LCCOMB_X17_Y22_N0      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                        ; LCCOMB_X17_Y22_N22     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|always11~0                                                                                                                                                                                                                       ; LCCOMB_X20_Y5_N22      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|always6~0                                                                                                                                                                                                                        ; LCCOMB_X22_Y8_N24      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|control_wr_strobe                                                                                                                                                                                                                ; LCCOMB_X21_Y7_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                       ; LCCOMB_X21_Y7_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|shift_reg[7]~1                                                                                                                                                                                                                   ; LCCOMB_X20_Y6_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                          ; LCCOMB_X21_Y7_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|transmitting~0                                                                                                                                                                                                                   ; LCCOMB_X20_Y5_N8       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|write_tx_holding                                                                                                                                                                                                                 ; LCCOMB_X20_Y6_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                 ; LCCOMB_X30_Y12_N12     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                           ; LCCOMB_X31_Y13_N26     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                              ; LCCOMB_X31_Y13_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                         ; LCCOMB_X31_Y13_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                           ; LCCOMB_X26_Y10_N24     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                           ; LCCOMB_X26_Y12_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y10_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                        ; FF_X27_Y11_N1          ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y11_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y12_N14     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                         ; FF_X27_Y11_N7          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y13_N8      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                        ; LCCOMB_X23_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; LCCOMB_X22_Y12_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                           ; LCCOMB_X33_Y10_N8      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                        ; LCCOMB_X33_Y14_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                        ; LCCOMB_X33_Y14_N24     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                        ; LCCOMB_X33_Y14_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                        ; LCCOMB_X33_Y14_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                        ; LCCOMB_X33_Y14_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                        ; LCCOMB_X33_Y14_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                        ; LCCOMB_X33_Y14_N18     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                        ; LCCOMB_X33_Y14_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                          ; LCCOMB_X33_Y10_N18     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; LCCOMB_X33_Y10_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                        ; LCCOMB_X12_Y8_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                        ; LCCOMB_X12_Y8_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                        ; LCCOMB_X12_Y8_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                        ; LCCOMB_X12_Y8_N12      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                        ; LCCOMB_X12_Y8_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                        ; LCCOMB_X33_Y10_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                    ; LCCOMB_X12_Y8_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                ; LCCOMB_X14_Y8_N14      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                              ; LCCOMB_X14_Y8_N0       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                      ; LCCOMB_X23_Y11_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                   ; LCCOMB_X23_Y14_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[0]~0                                                                                                                                                                         ; LCCOMB_X28_Y15_N8      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                 ; FF_X28_Y15_N21         ; 76      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                          ; LCCOMB_X24_Y14_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                              ; LCCOMB_X24_Y14_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                          ; LCCOMB_X22_Y14_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[39]                                                                                                                                                                                ; LCCOMB_X22_Y8_N28      ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                              ; LCCOMB_X22_Y12_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                          ; LCCOMB_X27_Y14_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~0                                                                                                                                                                              ; LCCOMB_X28_Y15_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_pio0:pio0|always0~1                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y12_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y24_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y23_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y24_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y26_N0      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                  ; LCCOMB_X28_Y15_N0      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                  ; LCCOMB_X28_Y15_N14     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[11]~1                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y25_N14     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                      ; FF_X30_Y23_N11         ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                      ; FF_X32_Y24_N3          ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe                                                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y21_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y21_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                       ; DDIOOECELL_X32_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                       ; DDIOOECELL_X32_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                       ; DDIOOECELL_X30_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                       ; DDIOOECELL_X30_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                       ; DDIOOECELL_X26_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                       ; DDIOOECELL_X26_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y22_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y22_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y24_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y25_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y26_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                        ; DDIOOECELL_X3_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                        ; DDIOOECELL_X37_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                        ; DDIOOECELL_X28_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|always0~0                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y9_N8       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|always0~1                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y9_N4       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|control_wr_strobe                                                                                                                                                                                                                                                    ; LCCOMB_X24_Y11_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|period_h_wr_strobe                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y11_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|period_l_wr_strobe                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y11_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cpu2core:inst|cpu2core_timer0:timer0|snap_strobe~0                                                                                                                                                                                                                                                        ; LCCOMB_X24_Y9_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                         ; FF_X35_Y15_N5          ; 57      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                              ; LCCOMB_X31_Y19_N28     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                ; LCCOMB_X31_Y19_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                              ; LCCOMB_X32_Y19_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                 ; LCCOMB_X32_Y19_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                 ; LCCOMB_X37_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~16                                                                                                  ; LCCOMB_X36_Y19_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~11                                                                                   ; LCCOMB_X31_Y20_N26     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12                                                                                   ; LCCOMB_X32_Y20_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                      ; LCCOMB_X33_Y19_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                          ; LCCOMB_X33_Y19_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                                                                           ; LCCOMB_X32_Y20_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                      ; LCCOMB_X33_Y20_N26     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                      ; LCCOMB_X33_Y20_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                              ; FF_X31_Y18_N1          ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                             ; FF_X31_Y18_N27         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                              ; FF_X31_Y18_N13         ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                              ; FF_X35_Y15_N9          ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                              ; FF_X35_Y15_N19         ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                       ; LCCOMB_X31_Y18_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                             ; FF_X31_Y18_N23         ; 28      ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                               ; LCCOMB_X32_Y19_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[0]                                                        ; PLL_4              ; 2434    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[1]                                                        ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; RST                                                                                                                                         ; PIN_M1             ; 3       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                ; JTAG_X1_Y15_N0     ; 169     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X31_Y26_N1      ; 569     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller|merged_reset~0                                                                         ; LCCOMB_X24_Y21_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; cpu2core:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X36_Y18_N17     ; 1338    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                        ; 753     ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                          ; 175     ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|saved_grant[0]                                                                                                                                                                              ; 79      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                 ; 76      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; 64      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                         ; 57      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                        ; 57      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                                    ; 57      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|saved_grant[0]                                                                                                                                                                              ; 53      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                ; 49      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                ; 49      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]~1                                                                                                                                                                                                                                       ; 49      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[6]~0                                                                                                                                                                                                                          ; 49      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2_reg[25]~10                                                                                                                                                                                                                                  ; 49      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                              ; 48      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[6]~1                                                                                                                                                                                                                          ; 48      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]~0                                                                                                                                                                                                                                       ; 47      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2_reg[25]~11                                                                                                                                                                                                                                  ; 47      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|jtag_ram_access                                                                                                      ; 47      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|saved_grant[1]                                                                                                                                                                              ; 47      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[0]~0                                                                                                                                                                                                                         ; 46      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                      ; 46      ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|rd_address                                                                                                                                                                                     ; 44      ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entry_0[42]~0                                                                                                                                                                                  ; 43      ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entry_1[42]~0                                                                                                                                                                                  ; 43      ;
; cpu2core:inst|cpu2core_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                           ; 43      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_exc_any                                                                                                                                                                                                                                          ; 42      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                   ; 41      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[0]~2                                                                                                                                                                                                                         ; 41      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[0]~0                                                                                                                                                                         ; 41      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                         ; 40      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|update_jdo_strobe        ; 39      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|virtual_state_sdr~0                           ; 39      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                                       ; 38      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                             ; 38      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                     ; 37      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|address[8]                                                                                                                                                                             ; 37      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_b     ; 36      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[3]                                                                                                                                                                                                                                     ; 36      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_003|src1_valid~0                                                                                                                                                                            ; 35      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_002|src1_valid~0                                                                                                                                                                            ; 35      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_004|src1_valid~0                                                                                                                                                                            ; 35      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                                         ; 34      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                ; 34      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[4]                                                                                                                                                                                                                                     ; 34      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ctrl_ld                                                                                                                                                                                                                                          ; 33      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[0]                                                                                                                                                                              ; 33      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[2]                                                                                                                                                                                                                                     ; 33      ;
; cpu2core:inst|cpu2core_timer0:timer0|snap_strobe~0                                                                                                                                                                                                                                                        ; 32      ;
; cpu2core:inst|cpu2core_timer0:timer0|always0~1                                                                                                                                                                                                                                                            ; 32      ;
; cpu2core:inst|cpu2core_timer0:timer0|always0~0                                                                                                                                                                                                                                                            ; 32      ;
; cpu2core:inst|cpu2core_epcs:epcs|epcs_select                                                                                                                                                                                                                                                              ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_ctrl_rd_ctl_reg                                                                                                                                                                                                                                  ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_rn[4]                                                                                                                                                                                                                                        ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_rn[3]                                                                                                                                                                                                                                        ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_fill_bit                                                                                                                                                                                                                                     ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[2]~3                                                                                                                                                                                                                                    ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[2]~2                                                                                                                                                                                                                                    ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                       ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[36]                  ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[37]                  ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_op[0]                                                                                                                                                                                                                                      ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_op[1]                                                                                                                                                                                                                                      ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                 ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add10~5                                                                                                                                                                                                                                            ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add10~3                                                                                                                                                                                                                                            ; 32      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add10~1                                                                                                                                                                                                                                            ; 32      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                              ; 31      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_003|src0_valid~0                                                                                                                                                                            ; 31      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                           ; 31      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonDReg[0]~15                                                                                                        ; 31      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                           ; 31      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                           ; 31      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                      ; 31      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal305~1                                                                                                                                                                                                                                         ; 30      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                           ; 29      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                             ; 28      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|readdata~5                                                                                                                                                                             ; 28      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                        ; 28      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                    ; 27      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                           ; 27      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                           ; 27      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ctrl_ld32                                                                                                                                                                                                                                        ; 27      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                ; 27      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[40]                                                                                                                                                                                ; 27      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                      ; 27      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                   ; 26      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                               ; 26      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                                     ; 26      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_004|src0_valid~0                                                                                                                                                                            ; 26      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|d_write                                                                                                                                                                                                                                            ; 26      ;
; cpu2core:inst|cpu2core_sdram:sdram|refresh_request                                                                                                                                                                                                                                                        ; 26      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_ctrl_jmp_indirect                                                                                                                                                                                                                                ; 25      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu0_debug_mem_slave_translator|read_latency_shift_reg[0]                                                                                                                                                       ; 25      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                                                            ; 24      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2[6]~7                                                                                                                                                                                                                                        ; 24      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                           ; 23      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[39]                                                                                                                                                                                ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; 22      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; 22      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem[0][66]                                                                                                                                                                           ; 22      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem[0][84]                                                                                                                                                                           ; 22      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_pipe_flush_waddr[7]~0                                                                                                                                                                                                                            ; 21      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                            ; 21      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                           ; 21      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                      ; 21      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                              ; 20      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                             ; 20      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_mem16                                                                                                                                                                                                                                       ; 20      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                           ; 20      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][54]                                                                                                                                                                                       ; 20      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                            ; 19      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|saved_grant[1]                                                                                                                                                                              ; 19      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                      ; 19      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                                                                                     ; 18      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr[27]~21                      ; 18      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always10~1                                                                                                                                                                              ; 18      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                              ; 18      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                        ; 18      ;
; cpu2core:inst|cpu2core_sdram:sdram|always5~0                                                                                                                                                                                                                                                              ; 18      ;
; cpu2core:inst|cpu2core_sdram:sdram|init_done                                                                                                                                                                                                                                                              ; 18      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                   ; 17      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                ; 17      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                            ; 17      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                            ; 17      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                      ; 17      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|clr_break_line                                                                                                                                                                                                                                     ; 17      ;
; cpu2core:inst|cpu2core_sdram:sdram|WideOr9~1                                                                                                                                                                                                                                                              ; 17      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[38]                                                                                                                                                                                ; 17      ;
; cpu2core:inst|cpu2core_timer0:timer0|period_h_wr_strobe                                                                                                                                                                                                                                                   ; 16      ;
; cpu2core:inst|cpu2core_timer0:timer0|period_l_wr_strobe                                                                                                                                                                                                                                                   ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_wr_strobe                                                                                                                                                                                                       ; 16      ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal6~3                                                                                                                                                                                                                                                             ; 16      ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal6~2                                                                                                                                                                                                                                                             ; 16      ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal6~1                                                                                                                                                                                                                                                             ; 16      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr~19                          ; 16      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                         ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                           ; 16      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_data[9]~0                                                                                                                                                                                                                                                            ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal95~3                                                                                                                                                                                                                                          ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                            ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                            ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                                       ; 16      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|slaveselect_wr_strobe~0                                                                                                                                                                                                          ; 16      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|always6~0                                                                                                                                                                                                                        ; 16      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                                                         ; 16      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                 ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                                                                                     ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                              ; 15      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; 15      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|saved_grant[1]                                                                                                                                                                              ; 15      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                                                         ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                     ; 14      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                       ; 14      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_demux_002:rsp_demux_002|src0_valid~0                                                                                                                                                                            ; 14      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[34]                  ; 14      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                      ; 14      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|WideOr1                                                                                                                                                                                     ; 14      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                      ; 14      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|slowcount[0]                                                                                                                                                                                                                     ; 14      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                              ; 13      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                      ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                              ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|sr[11]~13                      ; 13      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][85]                                                                                                                                                                                       ; 13      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_valid                                                                                                                                                                                      ; 13      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_exc_any                                                                                                                                                                                                                                          ; 13      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem_used[1]                                                                                                                                                                        ; 13      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[1]~2                                                                                                                                                                                                                                                            ; 13      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_addr[11]~1                                                                                                                                                                                                                                                           ; 13      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                      ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                     ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                             ; 12      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                          ; 12      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_slow_inst_result[3]~25                                                                                                                                                                                                                           ; 12      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_slow_inst_result[3]~24                                                                                                                                                                                                                           ; 12      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                      ; 12      ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.011                                                                                                                                                                                                                                                            ; 12      ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.000                                                                                                                                                                                                                                                            ; 12      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                                    ; 12      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                          ; 12      ;
; cpu2core:inst|cpu2core_sdram:sdram|pending                                                                                                                                                                                                                                                                ; 12      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|SCLK_reg                                                                                                                                                                                                                         ; 12      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[4]                                                                                                                         ; 12      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[3]                                                                                                                         ; 12      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                        ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a~1   ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_cmp~0                                                                                                                                                                                                                                       ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                 ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                    ; 11      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                ; 11      ;
; cpu2core:inst|cpu2core_sdram:sdram|Equal0~3                                                                                                                                                                                                                                                               ; 11      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu0_data_master_translator|uav_read~0                                                                                                                                                                         ; 11      ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.101                                                                                                                                                                                                                                                            ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|d_read                                                                                                                                                                                                                                             ; 11      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|i_read                                                                                                                                                                                                                                             ; 11      ;
; cpu2core:inst|cpu2core_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                             ; 11      ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                      ; 11      ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entries[0]                                                                                                                                                                                     ; 11      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|transmitting~0                                                                                                                                                                                                                   ; 11      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|transmitting                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                              ; 10      ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|data_to_cpu[7]~3                                                                                                                                                                                                                 ; 10      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                      ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonAReg[2]                                                                                                           ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_exc_break                                                                                                                                                                                                                                        ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                         ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                         ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                         ; 10      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                 ; 10      ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                    ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_valid_from_M                                                                                                                                                                                                                                     ; 10      ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.010                                                                                                                                                                                                                                                            ; 10      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|src_data[66]                                                                                                                                                                                ; 10      ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                       ; 10      ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|entries[1]                                                                                                                                                                                     ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[5]                                                                                                                         ; 10      ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                                                         ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                     ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                      ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                          ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ld_align_sh16                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                            ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                           ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonAReg[3]                                                                                                           ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonAReg[4]                                                                                                           ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[1]                                                                                                                                                                                                                                            ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[0]                                                                                                                                                                                                                                            ; 9       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|write~0                                                                                                                                                                                          ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|hbreak_req~1                                                                                                                                                                                                                                       ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_norm_intr_req                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                             ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                                    ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|waitrequest                                                                                                          ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[0]                                                                                                                                                                                                                                       ; 9       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[1]                                                                                                                                                                                                                                       ; 9       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|address_reg[1]                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                            ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_1[3]                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                      ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                      ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                              ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                       ; 8       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                   ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass2                                                                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_sel_fill2                                                                                                                                                                                                                                    ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_mux:rsp_mux|src_payload~24                                                                                                                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass3                                                                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_sel_fill3                                                                                                                                                                                                                                    ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                              ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_sel_fill1                                                                                                                                                                                                                                    ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                              ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_pass0                                                                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_sel_fill0                                                                                                                                                                                                                                    ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[2]                                                                                                                                                                                                                                       ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[3]                                                                                                                                                                                                                                       ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                   ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                   ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                       ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|m0_write                                                                                                                                                                                              ; 8       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|write_tx_holding                                                                                                                                                                                                                 ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu0_data_master_translator|read_accepted                                                                                                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_req_accepted~0                                                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|has_pending_responses                                                                                                                                                            ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|WideOr0~1                                                                                                                                                                                             ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router_001:router_001|Equal1~4                                                                                                                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|Equal4~0                                                                                                                                                                                              ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                       ; 8       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                      ; 8       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|shift_reg[7]~1                                                                                                                                                                                                                   ; 8       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|control_wr_strobe                                                                                                                                                                                                                ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[13]                                                                                                                        ; 8       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[11]                                                                                                                        ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                             ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                         ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                      ; 7       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|data_to_cpu[0]~1                                                                                                                                                                                                                 ; 7       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                        ; 7       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                        ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                         ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                         ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                         ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                          ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                          ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                            ; 7       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                              ; 7       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|out_endofpacket~0                                                                                                                                                                       ; 7       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rf_source_data[85]~0                                                                                                                                                                                  ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[12]                                                                                                                                                                                                                                           ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                           ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                            ; 7       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                             ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                               ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal95~2                                                                                                                                                                                                                                          ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|write                                                                                                                                                                                  ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                   ; 7       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                    ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_offset[1]~0                                                                                                                                                                                                                             ; 7       ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|Equal0~0                                                                                                                                                                                       ; 7       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|virtual_state_cdr                             ; 7       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                      ; 7       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|Equal3~3                                                                                                                                                                                              ; 7       ;
; cpu2core:inst|cpu2core_sdram:sdram|f_pop                                                                                                                                                                                                                                                                  ; 7       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|tx_holding_primed                                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena_proc~0                                                                                                 ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                         ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                         ; 6       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                           ; 6       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                           ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                                              ; 6       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|t_ena                                                                                                                                                                                                   ; 6       ;
; cpu2core:inst|cpu2core_timer0:timer0|period_l_wr_strobe~2                                                                                                                                                                                                                                                 ; 6       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[0]                                                                       ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_rsp_mux:rsp_mux|src_payload~14                                                                                                                                                                                      ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[4]                                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                      ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[5]                                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[2]~15                                                                                                                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[1]~11                                                                                                                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~4                                                                                                                                                                                    ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_ic_data_rd_addr_nxt[0]~7                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal305~0                                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|address[0]                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                           ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[2]                                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[6]                                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                               ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|response_sink_accepted~1                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[66]                                                                                                                                                                                ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_issue                                                                                                                                                                                                                                            ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                           ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                     ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_exc_allowed                                                                                                                                                                                                                                      ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_debug_mode                                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|Equal3~6                                                                                                                                                                                              ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[7]                                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|WideOr1                                                                                                                                                                                     ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_valid_jmp_indirect                                                                                                                                                                                                                               ; 6       ;
; cpu2core:inst|cpu2core_sdram:sdram|f_select                                                                                                                                                                                                                                                               ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[12]                                                                                                                                                                                                                                    ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[13]                                                                                                                                                                                                                                    ; 6       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|always11~0                                                                                                                                                                                                                       ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[10]                                                                                                                                                                                                                                      ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                               ; 6       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|state[4]                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|state[0]                                                                                                                                                                                                                         ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[12]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[14]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[15]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                                                        ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add8~7                                                                                                                                                                                                                                             ; 6       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Add8~5                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                      ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                      ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~16                                                                                                  ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~12                                                                                   ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~11                                                                                   ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                              ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|Equal11~0                                                                                                       ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                         ; 5       ;
; cpu2core:inst|cpu2core_timer0:timer0|control_wr_strobe                                                                                                                                                                                                                                                    ; 5       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_next~21                                                                                                                                                                                                                                                              ; 5       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|p1_data_to_cpu[11]~8                                                                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~6                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|ROE                                                                                                                                                                                                                              ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[5]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[4]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[1]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[2]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[3]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[4]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[5]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[1]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[2]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[0]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw|counter_reg_bit[3]                                                                       ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                              ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~5                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[8]                                                                                                                                                                                                                                       ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[9]                                                                                                                                                                                                                                       ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[11]                                                                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[12]                                                                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[13]                                                                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[14]                                                                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_st_data[15]                                                                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_pipe_flush_waddr_nxt~0                                                                                                                                                                                                                           ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[8]~65                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[7]~63                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[17]~61                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[18]~59                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[19]~57                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[20]~55                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[21]~53                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[23]~51                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[3]~49                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[24]~47                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[25]~45                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[27]~43                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[28]~41                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[31]~39                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[4]~37                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[5]~35                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[15]~33                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[14]~31                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[13]~27                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[12]~25                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[16]~23                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[22]~21                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[6]~19                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[10]~17                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[29]~15                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[30]~13                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[9]~11                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[11]~9                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[17]                  ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                           ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                           ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                           ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[0]~7                                                                                                                                                                                                                          ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_inst_result[0]                                                                                                                                                                                                                                   ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[1]~5                                                                                                                                                                                                                          ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[2]~3                                                                                                                                                                                                                          ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src2[3]~2                                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|Equal0~0                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|Equal0~1                                                                                                     ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|Equal0~0                                                                                                     ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|take_action_ocimem_a     ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                   ; 5       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~3                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                            ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                            ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                      ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|WideOr1                                                                                                                                                                                     ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                            ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~1                                                                                                                                                                                    ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|av_waitrequest~0                                                                                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem[0][66]                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem[0][84]                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_exc_any~0                                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src2_valid~0                                                                                                                                                                            ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux:cmd_demux|src4_valid~3                                                                                                                                                                                    ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|always1~0                                                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_sdram:sdram|pending~10                                                                                                                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~2                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator|av_begintransfer~0                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:epcs_epcs_control_port_translator|uav_waitrequest~0                                                                                                                                                             ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[11]                                                                                                                                                                                                                                    ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[5]                                                                                                                                                                                                                                     ; 5       ;
; cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                            ; 5       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                               ; 5       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|wr_strobe                                                                                                                                                                                                                        ; 5       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|Equal9~0                                                                                                                                                                                                                         ; 5       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                                                                           ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                 ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                 ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                     ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                              ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~7                                                                                            ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                            ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                             ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                         ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                              ; 4       ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal6~4                                                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|readdata~0                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|Equal0~2                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[4]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[3]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~10                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~9                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|status_wr_strobe                                                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[5]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_rot                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal6~0                                                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_timer0:timer0|Equal0~10                                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|RRDY                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|TOE                                                                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[6]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[7]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[4]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[5]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[6]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[3]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[0]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[1]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_rot_mask[2]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_dst_regnum~3                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_dst_regnum~2                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_dst_regnum~1                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_dst_regnum~0                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|read~0                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_iw[7]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_iw[6]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wrctl_status~0                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_refs[0]                                                                                                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[7]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~4                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[8]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[17]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[18]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[19]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[20]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[21]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[23]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[24]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[25]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[15]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[14]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_wr_data_unfiltered[26]~29                                                                                                                                                                                                                        ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[26]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[13]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[12]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[16]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[22]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[10]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[9]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[11]                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[4]~6                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[2]~5                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[3]~4                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[0]~3                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[4]~2                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_dst_regnum[1]~1                                                                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_valid                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~6                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[0]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[27]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~4                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~2                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[25]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[26]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[0]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|ir[0]                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|ir[1]                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|enable_action_strobe     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[15]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[13]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[16]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[1]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_count[0]~0                                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2_reg[2]                                                                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[7]                                                                                                                                                                                                                                          ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[5]                                                                                                                                                                                                                                          ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~1                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~0                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[24]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[23]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[22]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[21]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[20]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[19]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[18]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[17]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[16]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[15]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[14]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[13]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|update_grant~0                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem~0                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~1                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_002|src_valid~0                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src0_valid~0                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cpu2core_cpu0_cpu_debug_slave_phy|virtual_state_uir~0                           ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.111                                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg~0                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator|wait_latency_counter[0]                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu0_data_master_agent|av_readdatavalid~3                                                                                                                                                                           ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                       ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|always2~2                                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~1                                                                                                                                                                              ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_valid~0                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src1_valid~1                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux_001:cmd_demux_001|WideOr0                                                                                                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|count[0]                                                                                                                                                                                ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[9]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[10]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[11]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                            ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~1                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_tck:the_cpu2core_cpu0_cpu_debug_slave_tck|Mux37~0                        ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                             ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio0_s1_translator|wait_latency_counter[0]                                                                                                                                                                      ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[6]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[7]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[8]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[9]                                                                                                                                                                                                                                     ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_baddr[10]                                                                                                                                                                                                                                    ; 4       ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|rd_data[42]~1                                                                                                                                                                                  ; 4       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~0                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                               ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                 ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[8]                                                                                                                                                                                                                                          ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[15]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[14]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[13]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[6]                                                                                                                                                                                                                                          ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[10]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[9]                                                                                                                                                                                                                                          ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                         ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_regnum_a_cmp_D                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                                                   ; 4       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                            ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                     ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~8                                                                               ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                       ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                                                                                  ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                              ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                              ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                              ; 3       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_op_rdctl~2                                                                                                                                                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[24]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[22]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[23]                  ; 3       ;
; cpu2core:inst|cpu2core_timer0:timer0|counter_is_running                                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_timer0:timer0|force_reload                                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[7]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[6]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|rx_holding_reg[5]                                                                                                                                                                                                                ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[5]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[4]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[3]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[2]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[1]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|endofpacketvalue_reg[0]                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~8                                                                                                                                                                               ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_payload~7                                                                                                                                                                               ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal327~0                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_control_reg_rddata_muxed[2]~0                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[8]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[7]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_iw[9]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_ctrl_ld8                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug|monitor_error                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_timer0:timer0|read_mux_out~0                                                                                                                                                                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|writedata[1]                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|TRDY~0                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_epcs:epcs|cpu2core_epcs_sub:the_cpu2core_epcs_sub|EOP                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|d_readdata_d1[23]                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[29]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[30]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[31]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_dst_regnum[1]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_wr_dst_reg~0                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                                                             ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[25]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|writedata[0]                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[27]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[28]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[26]                  ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[18]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[19]                  ; 3       ;
; cpu2core:inst|cpu2core_timer0:timer0|timeout_occurred                                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_estatus_reg_pie                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|W_bstatus_reg_pie                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_refs[1]                                                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_refs[2]                                                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_count[0]~1                                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[8]~98                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[7]~95                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[7]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[3]~74                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[3]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[27]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[28]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[31]~56                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[31]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[4]~55                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[4]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[5]~52                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[5]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[15]~49                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[14]~46                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[13]~40                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[12]~37                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[6]~28                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[6]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[10]~25                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[29]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[30]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[9]~16                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[11]~13                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal95~6                                                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_dst_regnum[4]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_dst_regnum[3]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_dst_regnum[1]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_dst_regnum[2]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_dst_regnum[0]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_wr_dst_reg_from_D                                                                                                                                                                                                                                ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal303~1                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_ignore_dst                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal95~5                                                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~8                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal149~5                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[0]~10                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[1]~7                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[1]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_src1_reg[2]~4                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[28]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[29]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw[30]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_alu_result[2]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_ctrl_rot~2                                                                                                                                                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|alt_jtag_atlantic:cpu2core_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                 ; 3       ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug|monitor_ready                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[4]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[5]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[7]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|Equal5~1                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_avalon_reg:the_cpu2core_cpu0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[35]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[20]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_debug_slave_wrapper:the_cpu2core_cpu0_cpu_debug_slave_wrapper|cpu2core_cpu0_cpu_debug_slave_sysclk:the_cpu2core_cpu0_cpu_debug_slave_sysclk|jdo[21]                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal240~1                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                             ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_router:router|Equal5~0                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_br_result~1                                                                                                                                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_result[27]~17                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_result[28]~16                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_result[31]~15                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_result[29]~3                                                                                                                                                                                                                               ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_logic_result[30]~2                                                                                                                                                                                                                               ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_compare_op[1]                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_bht_data[1]                                                                                                                                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_ctrl_br_cond                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|E_valid_from_D                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_ctrl_invalidate_i                                                                                                                                                                                                                                ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_op_opx_rsv25~0                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|Equal95~0                                                                                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_br_pred_taken~0                                                                                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|pending_response_count[0]                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:epcs_epcs_control_port_agent_rsp_fifo|mem_used[0]                                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu0_debug_mem_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|read                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[11]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[10]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[13]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[15]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[16]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[17]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[18]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[19]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[20]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[21]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[22]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[23]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_pc[24]                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_data_depend~2                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                       ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]~0                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                          ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_demux:cmd_demux|sink_ready~0                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                  ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer0_s1_translator|wait_latency_counter[1]                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1]                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_data_master_start_stall~0                                                                                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|wait_for_one_post_bret_inst~0                                                                                                                                                                                                                      ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_exc_break_inst_pri15                                                                                                                                                                                                                             ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_exc_allowed~0                                                                                                                                                                                                                                    ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|cpu2core_sdram_input_efifo_module:the_cpu2core_sdram_input_efifo_module|wr_address                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|Selector41~5                                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|Selector31~0                                                                                                                                                                                                                                                           ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|WideOr6~0                                                                                                                                                                                                                                                              ; 3       ;
; cpu2core:inst|cpu2core_sdram:sdram|i_state.001                                                                                                                                                                                                                                                            ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_003|src_data[46]                                                                                                                                                                                ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|ic_fill_active                                                                                                                                                                                                                                     ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_kill                                                                                                                                                                                                                                             ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|D_iw_valid                                                                                                                                                                                                                                         ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|suppress_change_dest_id~1                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu0_instruction_master_limiter|suppress_change_dest_id~0                                                                                                                                                        ; 3       ;
; cpu2core:inst|cpu2core_mm_interconnect_0:mm_interconnect_0|cpu2core_mm_interconnect_0_cmd_mux_002:cmd_mux_004|last_cycle~0                                                                                                                                                                                ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_byte_en[0]                                                                                                                                                                                                                                   ; 3       ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|A_mem_byte_en[1]                                                                                                                                                                                                                                   ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                        ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_bht_module:cpu2core_cpu0_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                       ; M9K_X13_Y21_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_data_module:cpu2core_cpu0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                       ; M9K_X13_Y17_N0, M9K_X13_Y20_N0, M9K_X13_Y18_N0, M9K_X13_Y16_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_ic_tag_module:cpu2core_cpu0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_9ad1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; None                       ; M9K_X13_Y22_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_ocimem:the_cpu2core_cpu0_cpu_nios2_ocimem|cpu2core_cpu0_cpu_ociram_sp_ram_module:cpu2core_cpu0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                       ; M9K_X25_Y18_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_a_module:cpu2core_cpu0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                       ; M9K_X13_Y11_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_register_bank_b_module:cpu2core_cpu0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                       ; M9K_X13_Y12_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_od41:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                       ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; cpu2core_epcs_boot_rom.hex ; M9K_X13_Y8_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_r:the_cpu2core_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X25_Y10_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cpu2core:inst|cpu2core_jtag_uart:jtag_uart|cpu2core_jtag_uart_scfifo_w:the_cpu2core_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                       ; M9K_X25_Y12_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Nios2Core2|cpu2core:inst|cpu2core_epcs:epcs|altsyncram:the_boot_copier_rom|altsyncram_od41:auto_generated|ALTSYNCRAM                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000010111000000111010) (270072) (94266) (1703A)    ;(00000100110000000000000001110100) (460000164) (79691892) (4C00074)   ;(10011000000000010100100000111010) (1664917238) (-1744746438) (-6-7-15-14-11-7-12-6)   ;(10011100111111111111100000000100) (2142447170) (-1660946428) (-6-3000-7-15-12)   ;(10011000001111111111110100011110) (1682449602) (-1740636898) (-6-7-1200-2-14-2)   ;(00000000000000000010000000111010) (20072) (8250) (203A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000001001010000000110) (112006) (37894) (9406)   ;
;8;(00000001011111111111111111000100) (137777704) (25165764) (17FFFC4)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111101000000110) (75006) (31238) (7A06)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000111011100000110) (73406) (30470) (7706)   ;(00110000000010011000100000111010) (1707336776) (805931066) (3009883A)   ;(00011000000000000000010000100110) (-1294965250) (402654246) (18000426)   ;
;16;(00011001011111111111111100100110) (-1157189850) (427818790) (197FFF26)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(00000000001111111111010100000110) (17772406) (4191494) (3FF506)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010100100000110) (24406) (10502) (2906)   ;(00100000001111101110100000111010) (-277403224) (540993594) (203EE83A)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;
;24;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000010010100000110) (22406) (9478) (2506)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00011000111111111111111111000100) (-1217189592) (419430340) (18FFFFC4)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;
;32;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)    ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(10010000000000000000000100110101) (664673631) (-1879047883) (-6-15-15-15-15-14-12-11)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;
;40;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)    ;(00100000111111111111100000011110) (-217193260) (553646110) (20FFF81E)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010010000000000000000110111) (884673233) (-1841299401) (-6-13-11-15-15-15-12-9)   ;(00100010010000000000000000100101) (-74967251) (574619685) (22400025)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;
;48;(10111000001011011000100000111010) (1383009942) (-1204975558) (-4-7-13-2-7-7-12-6)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(10101000000000000000010100100110) (-630291684) (-1476393690) (-5-7-15-15-15-10-13-10)   ;(00000010110000000000000011000100) (260000304) (46137540) (2C000C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;56;(00000000000000000101100100000110) (54406) (22790) (5906)    ;(00010000000101111000100000111010) (2005704072) (269977658) (1017883A)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00000010110000001100000000110100) (260140064) (46186548) (2C0C034)   ;(01011000100101101011000000111010) (898046424) (1486270522) (5896B03A)   ;(10110000001011111000100000111010) (383409942) (-1339062214) (-4-15-130-7-7-12-6)   ;(00000000000000000100011100000110) (43406) (18182) (4706)   ;(10111101100000000000000100000100) (1909706274) (-1115684604) (-4-2-7-15-15-14-15-12)   ;
;64;(10010011000000000000001000110111) (964674233) (-1828715977) (-6-12-15-15-15-13-12-9)    ;(01100011000000000000100000001100) (-2142446930) (1660946444) (6300080C)   ;(01100000001111111111110100100110) (1870292798) (1614806310) (603FFD26)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(10101000000000000000110000100110) (-630288084) (-1476391898) (-5-7-15-15-15-3-13-10)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)   ;
;72;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)    ;(00000000000000000100100000000110) (44006) (18438) (4806)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000011101001000100) (260035104) (46152260) (2C03A44)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000100001000000110) (41006) (16902) (4206)   ;
;80;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)    ;(10110000000000000110100000111010) (369769942) (-1342150598) (-4-15-15-15-9-7-12-6)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000001010111000100000111010) (12704072) (2852922) (2B883A)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010011111000100) (260023704) (46147524) (2C027C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;88;(00000000000000000011100100000110) (34406) (14598) (3906)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000011011000000110) (33006) (13830) (3606)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;(00000010110000000000000001000100) (260000104) (46137412) (2C00044)   ;(01010010110101101100000000111010) (118056424) (1389805626) (52D6C03A)   ;(01011000000000000000001100100110) (852517798) (1476395814) (58000326)   ;
;96;(00000010110000000011101111000100) (260035704) (46152644) (2C03BC4)    ;(01010010110101110000000000111010) (118116424) (1389822010) (52D7003A)   ;(01011000000000000000001000100110) (852517398) (1476395558) (58000226)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(00000100010000000000000001000100) (420000104) (71303236) (4400044)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000010101100000110) (25406) (11014) (2B06)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;104;(00000000000000000010100100000110) (24406) (10502) (2906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01010010100000000000011001101000) (92519502) (1384121960) (52800668)   ;(01010000000000000001100000100110) (-147469602) (1342183462) (50001826)   ;(00000101010000000000000001000100) (520000104) (88080452) (5400044)   ;(10001000000000000000110100011110) (-335320398) (-2013262562) (-7-7-15-15-15-2-14-2)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;
;112;(00000010110000000000000110000100) (260000604) (46137732) (2C00184)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001111100000110) (17406) (7942) (1F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000010110111000100) (260026704) (46149060) (2C02DC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;120;(00000000000000000001100100000110) (14406) (6406) (1906)    ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(00000000000000000000100100000110) (4406) (2310) (906)   ;(00000011000000010000000000000100) (300200004) (50397188) (3010004)   ;(10010011000000000000001100110101) (964674631) (-1828715723) (-6-12-15-15-15-12-12-11)   ;(00000010110000000000010111000100) (260002704) (46138820) (2C005C4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000001001000000110) (11006) (4614) (1206)   ;
;128;(00000010110000000010000000000100) (260020004) (46145540) (2C02004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000111100000110) (7406) (3846) (F06)   ;(10010000000000000000001100110101) (664674631) (-1879047371) (-6-15-15-15-15-12-12-11)   ;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)   ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111010000000000000000100000100) (1569706274) (-1174404860) (-4-5-15-15-15-14-15-12)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;
;136;(00000101000000000000000100000100) (500000404) (83886340) (5000104)    ;(01011000000101100001001000111010) (857927424) (1477841466) (5816123A)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(00110010100011001011000000111010) (1948162776) (848080954) (328CB03A)   ;(00110000000011000001011000111010) (1708045776) (806098490) (300C163A)   ;(10100101001111111111111111000100) (-1112516426) (-1522532412) (-5-10-12000-3-12)   ;(10100000001111111111100100011110) (-1612519694) (-1606420194) (-5-15-1200-6-14-2)   ;
;144;(01000000000000000110100000111010) (-2147419576) (1073768506) (4000683A)    ;(00000000000101111000100000111010) (5704072) (1542202) (17883A)   ;(10111101110000000000000100000100) (1929706274) (-1111490300) (-4-2-3-15-15-14-15-12)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;(01001010010000000001000000001100) (-927473634) (1245712396) (4A40100C)   ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010110000000000000100110101) (924673631) (-1832910539) (-6-13-3-15-15-14-12-11)   ;(10010010010000000000001000110111) (884674233) (-1841298889) (-6-13-11-15-15-13-12-9)   ;
;152;(01001010010000000010000000001100) (-927463634) (1245716492) (4A40200C)    ;(01001000001111111111110100100110) (-1129707202) (1212153126) (483FFD26)   ;(10010010100000000000000000100011) (904673209) (-1837105117) (-6-13-7-15-15-15-13-13)   ;(10111000000000000110100000111010) (1369769942) (-1207932870) (-4-7-15-15-9-7-12-6)   ;(10111011010000000000000100000100) (1689706274) (-1153433340) (-4-4-11-15-15-14-15-12)   ;(00000000000111001110000000111010) (7160072) (1892410) (1CE03A)   ;(01110100100000001111111111010100) (-2273220) (1954611156) (7480FFD4)   ;(10010100100000000000000001000100) (1104673270) (-1803550652) (-6-11-7-15-15-15-11-12)   ;
;160;(00000000100000000000000000000100) (40000004) (8388612) (800004)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000110100000110) (17706406) (4164870) (3F8D06)   ;(00000100000000000000100000000100) (400004004) (67110916) (4000804)   ;(00000011100000000011111111000100) (340037704) (58736580) (3803FC4)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;(01010011100000000010010000011110) (192538388) (1400906782) (5380241E)   ;
;168;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)    ;(10000000001111111111101100011110) (-1317551398) (-2143290594) (-7-15-1200-4-14-2)   ;(00000100000000000000011001000100) (400003104) (67110468) (4000644)   ;(00000011100000000000000000000100) (340000004) (58720260) (3800004)   ;(00000000100000000000110000000100) (40006004) (8391684) (800C04)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111001000000000110) (17710006) (4165638) (3F9006)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;176;(00000000001111110111111100000110) (17677406) (4161286) (3F7F06)    ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111101111000000110) (17757006) (4185606) (3FDE06)   ;(01010010100000000000100000001100) (92520366) (1384122380) (5280080C)   ;(01010000000101001001011010111010) (-142370376) (1343526586) (501496BA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;
;184;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)    ;(00000100000000000000000111000100) (400000704) (67109316) (40001C4)   ;(00000000100000000000100001000100) (40004104) (8390724) (800844)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111111000001000000110) (17701006) (4162054) (3F8206)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;
;192;(00000000001111111101000000000110) (17750006) (4182022) (3FD006)    ;(01010010100000000000010000001100) (92518366) (1384121356) (5280040C)   ;(01010000000101001001011011111010) (-142370276) (1343526650) (501496FA)   ;(01110000000111001101000001111010) (-435300772) (1880936570) (701CD07A)   ;(01110010100111001011000000111010) (-195320872) (1922871354) (729CB03A)   ;(10000100001111111111111111000100) (-917549130) (-2076180540) (-7-11-12000-3-12)   ;(10000000001111111111100000011110) (-1317552798) (-2143291362) (-7-15-1200-7-14-2)   ;(01110000000001011000100000111010) (-441146872) (1879410746) (7005883A)   ;
;200;(00000011101111111111111111000100) (357777704) (62914500) (3BFFFC4)    ;(00010011101111110100111000100110) (-1937320250) (331304486) (13BF4E26)   ;(00010000100000000000000111000100) (2040000704) (276824516) (108001C4)   ;(00010000000001001101000011111010) (2001150372) (268751098) (1004D0FA)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110111000100000110) (17670406) (4157702) (3F7106)   ;(00000000001011101110000000111010) (13560072) (3072058) (2EE03A)   ;(00000000001111110110000000000110) (17660006) (4153350) (3F6006)   ;
;208;(01101000000000000110100000111010) (-1442386872) (1744857146) (6800683A)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_mult_cell:the_cpu2core_cpu0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y14_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,027 / 47,787 ( 13 % ) ;
; C16 interconnects     ; 77 / 1,804 ( 4 % )      ;
; C4 interconnects      ; 3,883 / 31,272 ( 12 % ) ;
; Direct links          ; 702 / 47,787 ( 1 % )    ;
; Global clocks         ; 7 / 20 ( 35 % )         ;
; Local interconnects   ; 2,029 / 15,408 ( 13 % ) ;
; R24 interconnects     ; 108 / 1,775 ( 6 % )     ;
; R4 interconnects      ; 4,636 / 41,310 ( 11 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.87) ; Number of LABs  (Total = 303) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 8                             ;
; 3                                           ; 7                             ;
; 4                                           ; 7                             ;
; 5                                           ; 6                             ;
; 6                                           ; 5                             ;
; 7                                           ; 7                             ;
; 8                                           ; 6                             ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 7                             ;
; 12                                          ; 9                             ;
; 13                                          ; 13                            ;
; 14                                          ; 18                            ;
; 15                                          ; 44                            ;
; 16                                          ; 143                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.51) ; Number of LABs  (Total = 303) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 219                           ;
; 1 Clock                            ; 271                           ;
; 1 Clock enable                     ; 139                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 36                            ;
; 2 Async. clears                    ; 10                            ;
; 2 Clock enables                    ; 68                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.67) ; Number of LABs  (Total = 303) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 9                             ;
; 3                                            ; 5                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 4                             ;
; 11                                           ; 1                             ;
; 12                                           ; 8                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 8                             ;
; 16                                           ; 14                            ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 14                            ;
; 20                                           ; 17                            ;
; 21                                           ; 9                             ;
; 22                                           ; 15                            ;
; 23                                           ; 20                            ;
; 24                                           ; 18                            ;
; 25                                           ; 20                            ;
; 26                                           ; 22                            ;
; 27                                           ; 25                            ;
; 28                                           ; 11                            ;
; 29                                           ; 8                             ;
; 30                                           ; 14                            ;
; 31                                           ; 3                             ;
; 32                                           ; 17                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.09) ; Number of LABs  (Total = 303) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 14                            ;
; 2                                               ; 14                            ;
; 3                                               ; 17                            ;
; 4                                               ; 12                            ;
; 5                                               ; 19                            ;
; 6                                               ; 17                            ;
; 7                                               ; 23                            ;
; 8                                               ; 42                            ;
; 9                                               ; 24                            ;
; 10                                              ; 22                            ;
; 11                                              ; 16                            ;
; 12                                              ; 12                            ;
; 13                                              ; 15                            ;
; 14                                              ; 8                             ;
; 15                                              ; 9                             ;
; 16                                              ; 16                            ;
; 17                                              ; 5                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 4                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 2                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.52) ; Number of LABs  (Total = 303) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 8                             ;
; 4                                            ; 8                             ;
; 5                                            ; 8                             ;
; 6                                            ; 8                             ;
; 7                                            ; 9                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 12                            ;
; 11                                           ; 8                             ;
; 12                                           ; 12                            ;
; 13                                           ; 11                            ;
; 14                                           ; 11                            ;
; 15                                           ; 8                             ;
; 16                                           ; 18                            ;
; 17                                           ; 12                            ;
; 18                                           ; 9                             ;
; 19                                           ; 10                            ;
; 20                                           ; 10                            ;
; 21                                           ; 15                            ;
; 22                                           ; 13                            ;
; 23                                           ; 12                            ;
; 24                                           ; 7                             ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 12                            ;
; 28                                           ; 7                             ;
; 29                                           ; 11                            ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
; 33                                           ; 3                             ;
; 34                                           ; 4                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 47           ; 37           ; 47           ; 0            ; 0            ; 51        ; 47           ; 0            ; 51        ; 51        ; 0            ; 0            ; 0            ; 4            ; 18           ; 0            ; 0            ; 18           ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 51        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 14           ; 4            ; 51           ; 51           ; 0         ; 4            ; 51           ; 0         ; 0         ; 51           ; 51           ; 51           ; 47           ; 33           ; 51           ; 51           ; 33           ; 47           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 0         ; 51           ; 51           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; E_DCLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_SCE               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_SDO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CASN              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CKE               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CSN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_RASN              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_WEN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E_DATA0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE15F17C8 for design "Nios2Core2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value -73.0 degrees for clock output Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -75.0 degrees
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -75 degrees (-1042 ps) for Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'e:/myproject/my_project/altera/niso2core2/db/ip/cpu2core/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'e:/myproject/my_project/altera/niso2core2/db/ip/cpu2core/submodules/cpu2core_cpu0_cpu.sdc'
Warning (332060): Node: CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register cpu2core:inst|cpu2core_sdram:sdram|m_addr[8] is being clocked by CLK
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: PLL|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RST~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu2core:inst|altera_reset_controller:rst_controller|merged_reset~0
Info (176353): Automatically promoted node cpu2core:inst|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu2core:inst|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node cpu2core:inst|cpu2core_cpu0:cpu0|cpu2core_cpu0_cpu:cpu|cpu2core_cpu0_cpu_nios2_oci:the_cpu2core_cpu0_cpu_nios2_oci|cpu2core_cpu0_cpu_nios2_oci_debug:the_cpu2core_cpu0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node cpu2core:inst|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu2core:inst|cpu2core_sdram:sdram|active_cs_n~0
        Info (176357): Destination node cpu2core:inst|cpu2core_sdram:sdram|active_rnw~3
        Info (176357): Destination node cpu2core:inst|cpu2core_sdram:sdram|i_refs[0]
        Info (176357): Destination node cpu2core:inst|cpu2core_sdram:sdram|i_refs[2]
        Info (176357): Destination node cpu2core:inst|cpu2core_sdram:sdram|i_refs[1]
Info (176353): Automatically promoted node cpu2core:inst|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15064): PLL "Core2PLL:PLL|altpll:altpll_component|Core2PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "S_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 10% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.18 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 1 pins must use external clamping diodes.
    Info (169178): Pin E_DATA0 uses I/O standard 3.3-V LVTTL at H2
Warning (169177): 18 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin S_D[15] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin S_D[14] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin S_D[13] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin S_D[12] uses I/O standard 3.3-V LVTTL at F2
    Info (169178): Pin S_D[11] uses I/O standard 3.3-V LVTTL at D1
    Info (169178): Pin S_D[10] uses I/O standard 3.3-V LVTTL at C2
    Info (169178): Pin S_D[9] uses I/O standard 3.3-V LVTTL at B1
    Info (169178): Pin S_D[8] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin S_D[7] uses I/O standard 3.3-V LVTTL at B13
    Info (169178): Pin S_D[6] uses I/O standard 3.3-V LVTTL at A13
    Info (169178): Pin S_D[5] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin S_D[4] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin S_D[3] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin S_D[2] uses I/O standard 3.3-V LVTTL at A11
    Info (169178): Pin S_D[1] uses I/O standard 3.3-V LVTTL at B10
    Info (169178): Pin S_D[0] uses I/O standard 3.3-V LVTTL at A10
    Info (169178): Pin CLK uses I/O standard 3.3-V LVTTL at R9
    Info (169178): Pin RST uses I/O standard 3.3-V LVTTL at M1
Warning (169203): PCI-clamp diode is not supported in this mode. The following 1 pins must meet the Altera requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Altera recommends termination method as specified in the Application Note 447.
    Info (169178): Pin E_DATA0 uses I/O standard 3.3-V LVTTL at H2
Info (144001): Generated suppressed messages file E:/MyProject/My_project/Altera/Niso2Core2/output_files/Nios2Core2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 1200 megabytes
    Info: Processing ended: Fri Nov 06 11:17:16 2015
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/MyProject/My_project/Altera/Niso2Core2/output_files/Nios2Core2.fit.smsg.


