V 50
K 147015044400 cb4ce
Y 0
D 0 0 850 1100
Z 0
i 71
N 70
J 790 290 1
J 700 290 2
S 2 1
L 750 290 10 0 3 0 1 0 CEO
N 38
J 620 300 2
J 610 300 3
J 720 320 3
J 610 320 3
J 720 380 5
J 700 380 2
J 790 380 1
S 2 4
S 6 5
S 5 7
L 760 380 10 0 3 0 1 0 TC
S 4 3
S 3 5
S 2 1
I 33 virtex:AND2 1 620 760 0 1 '
C 35 12 19 0
C 35 27 18 0
C 45 2 20 0
I 40 virtex:FTCE 1 250 940 0 1 '
L 330 950 10 0 3 0 1 0 Q0
C 35 30 4 0
C 55 2 1 0
C 52 1 6 0
C 51 6 2 0
C 59 9 3 0
I 41 virtex:FTCE 1 250 760 0 1 '
L 330 770 10 0 3 0 1 0 Q1
C 35 11 4 0
C 35 21 1 0
C 52 3 6 0
C 51 5 2 0
C 59 6 3 0
I 42 virtex:FTCE 1 250 570 0 1 '
L 330 580 10 0 3 0 1 0 Q2
C 35 31 4 0
C 45 3 1 0
C 52 5 6 0
C 51 4 2 0
C 59 4 3 0
I 43 virtex:FTCE 1 250 370 0 1 '
L 330 380 10 0 3 0 1 0 Q3
C 35 10 4 0
C 53 6 1 0
C 52 7 6 0
C 51 3 2 0
C 59 2 3 0
N 53
J 700 590 2
J 730 590 3
J 730 540 3
J 210 540 3
J 210 450 3
J 250 450 2
S 1 2
L 710 590 10 0 3 0 1 0 T3
S 3 2
S 4 3
S 5 4
S 5 6
N 45
J 730 790 3
J 700 790 2
J 250 650 2
J 210 650 3
J 210 740 3
J 730 740 3
S 2 1
L 710 790 10 0 3 0 1 0 T2
S 6 1
S 4 3
S 4 5
S 5 6
N 59
J 50 410 1
J 250 410 2
J 170 410 5
J 250 610 2
J 170 610 5
J 250 800 2
J 170 800 5
J 170 980 3
J 250 980 2
S 8 9
S 7 8
S 7 6
S 5 7
S 5 4
S 3 5
S 3 2
S 1 3
L 60 410 10 0 3 0 1 0 C
I 58 virtex:VCC 1 130 1020 0 1 '
C 55 1 2 0
N 55
J 150 1020 2
J 250 1020 2
S 1 2
N 52
J 250 950 2
J 150 950 3
J 250 770 2
J 150 770 5
J 250 580 2
J 150 580 5
J 250 380 2
J 150 380 5
J 50 380 1
S 8 7
S 8 6
S 6 5
S 6 4
S 4 3
S 4 2
S 2 1
S 9 8
L 60 380 10 0 3 0 1 0 CLR
I 32 virtex:AND3 1 620 550 0 1 '
C 53 1 7 0
C 35 25 1 0
C 35 13 2 0
C 35 32 3 0
I 31 virtex:AND4 1 620 330 0 1 '
C 35 6 5 0
C 35 33 4 0
C 35 14 3 0
C 35 23 1 0
C 38 6 6 0
N 51
J 620 280 2
J 190 280 3
J 250 430 2
J 250 630 2
J 250 820 2
J 250 1000 2
J 190 1000 3
J 190 820 5
J 190 630 5
J 190 430 5
J 50 430 1
S 10 3
S 9 4
S 8 5
S 7 6
S 8 7
S 9 8
S 10 9
S 11 10
L 60 430 10 0 3 0 1 0 CE
S 2 10
S 2 1
I 67 virtex:AND2 1 620 260 0 1 '
C 51 1 19 0
C 38 1 18 0
C 70 2 20 0
N 35
J 755 650 11
J 755 1020 11
J 755 840 11
J 755 1045 9
J 635 1045 7
J 620 350 2
J 500 350 3
J 755 450 9
J 500 450 5
J 370 450 2
J 370 840 2
J 620 780 2
J 620 590 2
J 620 390 2
J 460 390 3
J 460 590 5
J 460 780 5
J 460 840 5
J 210 920 3
J 210 840 3
J 250 840 2
J 440 920 5
J 620 410 2
J 440 410 3
J 620 610 2
J 440 610 5
J 620 800 2
J 440 800 5
J 440 1020 5
J 370 1020 2
J 370 650 2
J 620 570 2
J 620 370 2
J 480 370 3
J 480 570 5
J 480 650 5
B 2 4
S 7 6
S 7 9
S 10 9
S 9 8
L 725 450 10 0 3 0 1 0 Q3
S 11 18
S 17 12
S 16 13
S 15 14
S 15 16
S 16 17
S 17 18
S 18 3
L 725 840 10 0 3 0 1 0 Q1
S 24 26
S 19 22
S 30 29
S 22 29
S 28 27
S 26 28
S 26 25
S 24 23
S 28 22
S 20 21
S 20 19
S 29 2
L 725 1020 10 0 3 0 1 0 Q0
S 31 36
S 35 32
S 34 33
S 34 35
S 35 36
S 36 1
L 725 650 10 0 3 0 1 0 Q2
B 8 1
B 1 3
B 3 2
B 5 4
L 640 1050 20 0 3 0 1 0 Q[3:0]
I 47 virtex:ASHEETP 1 410 0 0 1 '
T 750 75 30 0 3 JRG
Q 14 0 0
T 30 40 10 0 3 drawn by KS
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 710 30 10 0 3 A
T 710 50 10 0 3 1
T 500 70 10 0 3 with Clock Enable & Async Clear
T 460 50 10 0 3 27th December 2001
T 500 100 10 0 3 VIRTEX Family CB4CEBUS Macro, with output bus
T 500 80 10 0 3 4-Bit Cascadable Binary Counter bus output
E
