<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(270,70)" to="(270,80)"/>
    <wire from="(140,140)" to="(140,210)"/>
    <wire from="(270,120)" to="(350,120)"/>
    <wire from="(200,70)" to="(200,90)"/>
    <wire from="(140,210)" to="(210,210)"/>
    <wire from="(140,70)" to="(140,140)"/>
    <wire from="(140,70)" to="(200,70)"/>
    <wire from="(190,270)" to="(380,270)"/>
    <wire from="(270,120)" to="(270,130)"/>
    <wire from="(440,270)" to="(440,280)"/>
    <wire from="(80,140)" to="(140,140)"/>
    <wire from="(190,110)" to="(210,110)"/>
    <wire from="(140,330)" to="(260,330)"/>
    <wire from="(410,100)" to="(490,100)"/>
    <wire from="(550,120)" to="(590,120)"/>
    <wire from="(200,50)" to="(200,70)"/>
    <wire from="(260,330)" to="(260,350)"/>
    <wire from="(320,140)" to="(320,190)"/>
    <wire from="(570,300)" to="(590,300)"/>
    <wire from="(440,320)" to="(510,320)"/>
    <wire from="(380,310)" to="(380,330)"/>
    <wire from="(190,110)" to="(190,150)"/>
    <wire from="(200,50)" to="(210,50)"/>
    <wire from="(320,140)" to="(490,140)"/>
    <wire from="(380,330)" to="(380,350)"/>
    <wire from="(320,330)" to="(380,330)"/>
    <wire from="(380,250)" to="(380,270)"/>
    <wire from="(190,170)" to="(210,170)"/>
    <wire from="(440,320)" to="(440,330)"/>
    <wire from="(200,90)" to="(210,90)"/>
    <wire from="(260,310)" to="(260,330)"/>
    <wire from="(270,190)" to="(320,190)"/>
    <wire from="(190,150)" to="(190,170)"/>
    <wire from="(380,270)" to="(380,290)"/>
    <wire from="(140,210)" to="(140,330)"/>
    <wire from="(270,80)" to="(350,80)"/>
    <wire from="(190,170)" to="(190,270)"/>
    <wire from="(190,150)" to="(210,150)"/>
    <wire from="(440,280)" to="(510,280)"/>
    <comp lib="0" loc="(80,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="p"/>
    </comp>
    <comp lib="0" loc="(469,270)" name="Text">
      <a name="text" val="temp3"/>
    </comp>
    <comp lib="1" loc="(440,330)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(270,130)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(590,120)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(270,190)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(470,338)" name="Text">
      <a name="text" val="temp2"/>
    </comp>
    <comp lib="1" loc="(270,70)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(333,321)" name="Text">
      <a name="text" val="temp1"/>
    </comp>
    <comp lib="0" loc="(590,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(287,110)" name="Text">
      <a name="text" val="temp6"/>
    </comp>
    <comp lib="1" loc="(410,100)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(287,65)" name="Text">
      <a name="text" val="temp5"/>
    </comp>
    <comp lib="1" loc="(440,270)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(429,82)" name="Text">
      <a name="text" val="temp7"/>
    </comp>
    <comp lib="1" loc="(570,300)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(320,330)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(550,120)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(190,270)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="q"/>
    </comp>
    <comp lib="0" loc="(285,204)" name="Text">
      <a name="text" val="temp8"/>
    </comp>
  </circuit>
</project>
