Fitter report for DP3_Spring2015
Tue Apr 28 22:19:32 2015
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 28 22:19:31 2015      ;
; Quartus II 32-bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; DP3_Spring2015                             ;
; Top-level Entity Name              ; DP3_Spring2015                             ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 6,298 / 22,320 ( 28 % )                    ;
;     Total combinational functions  ; 4,258 / 22,320 ( 19 % )                    ;
;     Dedicated logic registers      ; 4,482 / 22,320 ( 20 % )                    ;
; Total registers                    ; 4482                                       ;
; Total pins                         ; 15 / 154 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; LED[0]   ; Missing drive strength ;
; LED[1]   ; Missing drive strength ;
; LED[2]   ; Missing drive strength ;
; LED[3]   ; Missing drive strength ;
; LED[4]   ; Missing drive strength ;
; LED[5]   ; Missing drive strength ;
; LED[6]   ; Missing drive strength ;
; LED[7]   ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8794 ) ; 0.00 % ( 0 / 8794 )        ; 0.00 % ( 0 / 8794 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8794 ) ; 0.00 % ( 0 / 8794 )        ; 0.00 % ( 0 / 8794 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8592 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 192 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Bowei/Desktop/ECE2504/DP3/DP3_Spring2015_final_restored/DP3_Spring2015.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,298 / 22,320 ( 28 % ) ;
;     -- Combinational with no register       ; 1816                    ;
;     -- Register only                        ; 2040                    ;
;     -- Combinational with a register        ; 2442                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 3240                    ;
;     -- 3 input functions                    ; 538                     ;
;     -- <=2 input functions                  ; 480                     ;
;     -- Register only                        ; 2040                    ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4145                    ;
;     -- arithmetic mode                      ; 113                     ;
;                                             ;                         ;
; Total registers*                            ; 4,482 / 23,018 ( 19 % ) ;
;     -- Dedicated logic registers            ; 4,482 / 22,320 ( 20 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 530 / 1,395 ( 38 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 15 / 154 ( 10 % )       ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )          ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )          ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 66 ( 0 % )          ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 1 / 1 ( 100 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 17% / 16% / 18%         ;
; Peak interconnect usage (total/H/V)         ; 73% / 69% / 79%         ;
; Maximum fan-out                             ; 4240                    ;
; Highest non-global fan-out                  ; 542                     ;
; Total fan-out                               ; 31026                   ;
; Average fan-out                             ; 2.87                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 6167 / 22320 ( 28 % ) ; 131 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 1763                  ; 53                    ; 0                              ;
;     -- Register only                        ; 2022                  ; 18                    ; 0                              ;
;     -- Combinational with a register        ; 2382                  ; 60                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3193                  ; 47                    ; 0                              ;
;     -- 3 input functions                    ; 508                   ; 30                    ; 0                              ;
;     -- <=2 input functions                  ; 444                   ; 36                    ; 0                              ;
;     -- Register only                        ; 2022                  ; 18                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 4040                  ; 105                   ; 0                              ;
;     -- arithmetic mode                      ; 105                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 4404                  ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 4404 / 22320 ( 20 % ) ; 78 / 22320 ( < 1 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 517 / 1395 ( 37 % )   ; 14 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 15                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 342                   ; 115                   ; 0                              ;
;     -- Registered Input Connections         ; 307                   ; 88                    ; 0                              ;
;     -- Output Connections                   ; 279                   ; 178                   ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 31                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 30520                 ; 795                   ; 5                              ;
;     -- Registered Connections               ; 4863                  ; 429                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 328                   ; 293                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 293                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 26                    ; 15                    ; 0                              ;
;     -- Output Ports                         ; 14                    ; 33                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 22                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 5                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 19                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; R8    ; 3        ; 27           ; 0            ; 21           ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; J15   ; 5        ; 53           ; 14           ; 0            ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]   ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]    ; M1    ; 2        ; 0            ; 16           ; 21           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]    ; T8    ; 3        ; 27           ; 0            ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]    ; B9    ; 7        ; 25           ; 34           ; 7            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]    ; M15   ; 5        ; 53           ; 17           ; 14           ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0] ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1] ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2] ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3] ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4] ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5] ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6] ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7] ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; LED[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 16 ( 13 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 25 ( 8 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 18 ( 11 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 5 / 24 ( 21 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; LED[3]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LED[1]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LED[0]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED[6]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LED[2]                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED[4]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED[5]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED[7]                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                       ; Library Name ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DP3_Spring2015                                                      ; 6298 (99)   ; 4482 (2)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 15   ; 0            ; 1816 (97)    ; 2040 (0)          ; 2442 (65)        ; |DP3_Spring2015                                                                                                                                                                                                           ; work         ;
;    |button_fsm:button_fsm0|                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DP3_Spring2015|button_fsm:button_fsm0                                                                                                                                                                                    ; work         ;
;    |cpu:cpu0|                                                        ; 5809 (170)  ; 4240 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1569 (170)   ; 2022 (0)          ; 2218 (32)        ; |DP3_Spring2015|cpu:cpu0                                                                                                                                                                                                  ; work         ;
;       |dual_port_ram:register_file|                                  ; 248 (248)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (120)    ; 7 (7)             ; 121 (121)        ; |DP3_Spring2015|cpu:cpu0|dual_port_ram:register_file                                                                                                                                                                      ; work         ;
;       |function_unit:func_unit|                                      ; 249 (249)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 249 (249)    ; 0 (0)             ; 0 (0)            ; |DP3_Spring2015|cpu:cpu0|function_unit:func_unit                                                                                                                                                                          ; work         ;
;       |instruction_rom:instr_mem|                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |DP3_Spring2015|cpu:cpu0|instruction_rom:instr_mem                                                                                                                                                                        ; work         ;
;       |mux:mux_b|                                                    ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 29 (29)          ; |DP3_Spring2015|cpu:cpu0|mux:mux_b                                                                                                                                                                                        ; work         ;
;       |pc_controller:pc_ctrl|                                        ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 16 (16)          ; |DP3_Spring2015|cpu:cpu0|pc_controller:pc_ctrl                                                                                                                                                                            ; work         ;
;       |single_port_ram:data_mem|                                     ; 5048 (5048) ; 4096 (4096)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 952 (952)    ; 2015 (2015)       ; 2081 (2081)      ; |DP3_Spring2015|cpu:cpu0|single_port_ram:data_mem                                                                                                                                                                         ; work         ;
;    |dp3_probe:debug|                                                 ; 178 (0)     ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 161 (0)          ; |DP3_Spring2015|dp3_probe:debug                                                                                                                                                                                           ; work         ;
;       |altsource_probe:altsource_probe_component|                    ; 178 (0)     ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 161 (0)          ; |DP3_Spring2015|dp3_probe:debug|altsource_probe:altsource_probe_component                                                                                                                                                 ; work         ;
;          |altsource_probe_body:altsource_probe_body_inst|            ; 178 (3)     ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 0 (0)             ; 161 (0)          ; |DP3_Spring2015|dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                  ; work         ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst| ; 175 (158)   ; 161 (153)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (5)       ; 0 (0)             ; 161 (153)        ; |DP3_Spring2015|dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                           ; work         ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |DP3_Spring2015|dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst ; work         ;
;    |mux16_1_8bits:LED_mux|                                           ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 0 (0)            ; |DP3_Spring2015|mux16_1_8bits:LED_mux                                                                                                                                                                                     ; work         ;
;    |sld_hub:auto_hub|                                                ; 131 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 18 (0)            ; 60 (0)           ; |DP3_Spring2015|sld_hub:auto_hub                                                                                                                                                                                          ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                 ; 130 (91)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (41)      ; 18 (18)           ; 60 (35)          ; |DP3_Spring2015|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                             ; work         ;
;          |sld_rom_sr:hub_info_reg|                                   ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |DP3_Spring2015|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                     ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DP3_Spring2015|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                   ; work         ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; SW[1]                                                     ;                   ;         ;
; SW[0]                                                     ;                   ;         ;
; SW[3]                                                     ;                   ;         ;
; SW[2]                                                     ;                   ;         ;
; KEY[0]                                                    ;                   ;         ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[8]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[0]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[9]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[1]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[10]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[2]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[11]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[3]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[12]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[4]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[13]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[5]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[14]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[6]               ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[15]              ; 0                 ; 6       ;
;      - cpu:cpu0|pc_controller:pc_ctrl|PC[7]               ; 0                 ; 6       ;
;      - cpu:cpu0|comb~1                                    ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[5][11]~1  ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~4         ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[4][8]~5   ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[2][2]~7   ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[3][8]~8   ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[1][6]~9   ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[0][12]~10 ; 0                 ; 6       ;
;      - cpu:cpu0|instruction_rom:instr_mem|rom~3           ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~13        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~15        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~17        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~19        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~21        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~23        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~25        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~27        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~29        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~34        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~36        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~41        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~46        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram~49        ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[6][1]~50  ; 0                 ; 6       ;
;      - cpu:cpu0|dual_port_ram:register_file|ram[7][1]~51  ; 0                 ; 6       ;
;      - button_fsm:button_fsm0|state~0                     ; 0                 ; 6       ;
; CLOCK_50                                                  ;                   ;         ;
; KEY[1]                                                    ;                   ;         ;
+-----------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                    ; PIN_R8             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                    ; PIN_R8             ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; KEY[0]                                                                                                                                                                                                                      ; PIN_J15            ; 42      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 239     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][12]~10                                                                                                                                                                          ; LCCOMB_X26_Y26_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][6]~9                                                                                                                                                                            ; LCCOMB_X26_Y26_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][2]~7                                                                                                                                                                            ; LCCOMB_X26_Y26_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][8]~8                                                                                                                                                                            ; LCCOMB_X26_Y26_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][8]~5                                                                                                                                                                            ; LCCOMB_X26_Y26_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][11]~1                                                                                                                                                                           ; LCCOMB_X26_Y26_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][1]~50                                                                                                                                                                           ; LCCOMB_X26_Y26_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][1]~51                                                                                                                                                                           ; LCCOMB_X26_Y26_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[5]~34                                                                                                                                                                                     ; LCCOMB_X35_Y21_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6809                                                                                                                                                                                  ; LCCOMB_X28_Y20_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6812                                                                                                                                                                                  ; LCCOMB_X32_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6813                                                                                                                                                                                  ; LCCOMB_X35_Y25_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6814                                                                                                                                                                                  ; LCCOMB_X30_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6816                                                                                                                                                                                  ; LCCOMB_X28_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6818                                                                                                                                                                                  ; LCCOMB_X27_Y12_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6819                                                                                                                                                                                  ; LCCOMB_X26_Y10_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6820                                                                                                                                                                                  ; LCCOMB_X29_Y26_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6822                                                                                                                                                                                  ; LCCOMB_X30_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6824                                                                                                                                                                                  ; LCCOMB_X30_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6825                                                                                                                                                                                  ; LCCOMB_X30_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6826                                                                                                                                                                                  ; LCCOMB_X36_Y17_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6828                                                                                                                                                                                  ; LCCOMB_X26_Y24_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6830                                                                                                                                                                                  ; LCCOMB_X28_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6831                                                                                                                                                                                  ; LCCOMB_X26_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6832                                                                                                                                                                                  ; LCCOMB_X26_Y24_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6834                                                                                                                                                                                  ; LCCOMB_X20_Y15_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6836                                                                                                                                                                                  ; LCCOMB_X21_Y21_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6837                                                                                                                                                                                  ; LCCOMB_X20_Y15_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6838                                                                                                                                                                                  ; LCCOMB_X27_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6839                                                                                                                                                                                  ; LCCOMB_X20_Y15_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6840                                                                                                                                                                                  ; LCCOMB_X32_Y12_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6841                                                                                                                                                                                  ; LCCOMB_X32_Y12_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6842                                                                                                                                                                                  ; LCCOMB_X21_Y21_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6843                                                                                                                                                                                  ; LCCOMB_X20_Y15_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6844                                                                                                                                                                                  ; LCCOMB_X21_Y21_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6845                                                                                                                                                                                  ; LCCOMB_X20_Y15_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6846                                                                                                                                                                                  ; LCCOMB_X21_Y21_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6847                                                                                                                                                                                  ; LCCOMB_X20_Y15_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6848                                                                                                                                                                                  ; LCCOMB_X28_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6849                                                                                                                                                                                  ; LCCOMB_X20_Y15_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6850                                                                                                                                                                                  ; LCCOMB_X21_Y21_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6852                                                                                                                                                                                  ; LCCOMB_X24_Y26_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6854                                                                                                                                                                                  ; LCCOMB_X26_Y24_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6855                                                                                                                                                                                  ; LCCOMB_X31_Y27_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6856                                                                                                                                                                                  ; LCCOMB_X30_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6857                                                                                                                                                                                  ; LCCOMB_X27_Y12_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6858                                                                                                                                                                                  ; LCCOMB_X29_Y10_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6859                                                                                                                                                                                  ; LCCOMB_X20_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6860                                                                                                                                                                                  ; LCCOMB_X21_Y13_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6861                                                                                                                                                                                  ; LCCOMB_X20_Y12_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6862                                                                                                                                                                                  ; LCCOMB_X30_Y14_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6863                                                                                                                                                                                  ; LCCOMB_X30_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6864                                                                                                                                                                                  ; LCCOMB_X21_Y11_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6865                                                                                                                                                                                  ; LCCOMB_X20_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6866                                                                                                                                                                                  ; LCCOMB_X28_Y13_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6867                                                                                                                                                                                  ; LCCOMB_X28_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6868                                                                                                                                                                                  ; LCCOMB_X26_Y24_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6870                                                                                                                                                                                  ; LCCOMB_X29_Y10_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6872                                                                                                                                                                                  ; LCCOMB_X27_Y12_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6873                                                                                                                                                                                  ; LCCOMB_X26_Y17_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6874                                                                                                                                                                                  ; LCCOMB_X21_Y13_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6875                                                                                                                                                                                  ; LCCOMB_X26_Y17_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6876                                                                                                                                                                                  ; LCCOMB_X32_Y12_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6877                                                                                                                                                                                  ; LCCOMB_X35_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6878                                                                                                                                                                                  ; LCCOMB_X30_Y14_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6879                                                                                                                                                                                  ; LCCOMB_X30_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6880                                                                                                                                                                                  ; LCCOMB_X26_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6881                                                                                                                                                                                  ; LCCOMB_X30_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6882                                                                                                                                                                                  ; LCCOMB_X29_Y10_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6883                                                                                                                                                                                  ; LCCOMB_X26_Y17_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6884                                                                                                                                                                                  ; LCCOMB_X19_Y12_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6885                                                                                                                                                                                  ; LCCOMB_X35_Y12_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6886                                                                                                                                                                                  ; LCCOMB_X26_Y24_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6889                                                                                                                                                                                  ; LCCOMB_X21_Y11_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6891                                                                                                                                                                                  ; LCCOMB_X21_Y11_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6893                                                                                                                                                                                  ; LCCOMB_X25_Y11_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6895                                                                                                                                                                                  ; LCCOMB_X23_Y12_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6897                                                                                                                                                                                  ; LCCOMB_X17_Y14_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6898                                                                                                                                                                                  ; LCCOMB_X26_Y10_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6899                                                                                                                                                                                  ; LCCOMB_X20_Y14_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6900                                                                                                                                                                                  ; LCCOMB_X19_Y12_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6902                                                                                                                                                                                  ; LCCOMB_X19_Y12_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6903                                                                                                                                                                                  ; LCCOMB_X21_Y13_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6904                                                                                                                                                                                  ; LCCOMB_X19_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6905                                                                                                                                                                                  ; LCCOMB_X23_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6907                                                                                                                                                                                  ; LCCOMB_X24_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6908                                                                                                                                                                                  ; LCCOMB_X19_Y12_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6909                                                                                                                                                                                  ; LCCOMB_X19_Y12_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6910                                                                                                                                                                                  ; LCCOMB_X19_Y12_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6913                                                                                                                                                                                  ; LCCOMB_X32_Y11_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6916                                                                                                                                                                                  ; LCCOMB_X26_Y10_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6917                                                                                                                                                                                  ; LCCOMB_X32_Y11_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6918                                                                                                                                                                                  ; LCCOMB_X26_Y10_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6921                                                                                                                                                                                  ; LCCOMB_X24_Y13_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6924                                                                                                                                                                                  ; LCCOMB_X23_Y20_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6925                                                                                                                                                                                  ; LCCOMB_X34_Y10_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6926                                                                                                                                                                                  ; LCCOMB_X23_Y20_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6927                                                                                                                                                                                  ; LCCOMB_X23_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6928                                                                                                                                                                                  ; LCCOMB_X26_Y10_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6929                                                                                                                                                                                  ; LCCOMB_X32_Y11_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6930                                                                                                                                                                                  ; LCCOMB_X23_Y20_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6931                                                                                                                                                                                  ; LCCOMB_X26_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6932                                                                                                                                                                                  ; LCCOMB_X23_Y9_N14  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6933                                                                                                                                                                                  ; LCCOMB_X30_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6934                                                                                                                                                                                  ; LCCOMB_X26_Y20_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6935                                                                                                                                                                                  ; LCCOMB_X21_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6936                                                                                                                                                                                  ; LCCOMB_X30_Y9_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6937                                                                                                                                                                                  ; LCCOMB_X24_Y9_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6938                                                                                                                                                                                  ; LCCOMB_X21_Y11_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6939                                                                                                                                                                                  ; LCCOMB_X26_Y10_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6940                                                                                                                                                                                  ; LCCOMB_X32_Y11_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6941                                                                                                                                                                                  ; LCCOMB_X32_Y11_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6942                                                                                                                                                                                  ; LCCOMB_X26_Y10_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6943                                                                                                                                                                                  ; LCCOMB_X23_Y12_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6944                                                                                                                                                                                  ; LCCOMB_X32_Y11_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6945                                                                                                                                                                                  ; LCCOMB_X32_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6946                                                                                                                                                                                  ; LCCOMB_X23_Y12_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6947                                                                                                                                                                                  ; LCCOMB_X21_Y11_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6948                                                                                                                                                                                  ; LCCOMB_X24_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6949                                                                                                                                                                                  ; LCCOMB_X21_Y10_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6950                                                                                                                                                                                  ; LCCOMB_X19_Y12_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6951                                                                                                                                                                                  ; LCCOMB_X23_Y15_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6952                                                                                                                                                                                  ; LCCOMB_X23_Y12_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6953                                                                                                                                                                                  ; LCCOMB_X23_Y15_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6954                                                                                                                                                                                  ; LCCOMB_X23_Y12_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6955                                                                                                                                                                                  ; LCCOMB_X23_Y20_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6956                                                                                                                                                                                  ; LCCOMB_X26_Y20_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6957                                                                                                                                                                                  ; LCCOMB_X23_Y20_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6958                                                                                                                                                                                  ; LCCOMB_X26_Y10_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6959                                                                                                                                                                                  ; LCCOMB_X21_Y13_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6960                                                                                                                                                                                  ; LCCOMB_X30_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6961                                                                                                                                                                                  ; LCCOMB_X19_Y12_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6962                                                                                                                                                                                  ; LCCOMB_X30_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6963                                                                                                                                                                                  ; LCCOMB_X26_Y20_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6964                                                                                                                                                                                  ; LCCOMB_X23_Y20_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6965                                                                                                                                                                                  ; LCCOMB_X23_Y20_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6966                                                                                                                                                                                  ; LCCOMB_X26_Y20_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6967                                                                                                                                                                                  ; LCCOMB_X19_Y12_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6968                                                                                                                                                                                  ; LCCOMB_X32_Y12_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6969                                                                                                                                                                                  ; LCCOMB_X32_Y12_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6970                                                                                                                                                                                  ; LCCOMB_X19_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6971                                                                                                                                                                                  ; LCCOMB_X32_Y12_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6972                                                                                                                                                                                  ; LCCOMB_X19_Y12_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6973                                                                                                                                                                                  ; LCCOMB_X32_Y12_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6974                                                                                                                                                                                  ; LCCOMB_X23_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6975                                                                                                                                                                                  ; LCCOMB_X19_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6976                                                                                                                                                                                  ; LCCOMB_X32_Y12_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6977                                                                                                                                                                                  ; LCCOMB_X32_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6978                                                                                                                                                                                  ; LCCOMB_X23_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6979                                                                                                                                                                                  ; LCCOMB_X32_Y12_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6980                                                                                                                                                                                  ; LCCOMB_X23_Y20_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6981                                                                                                                                                                                  ; LCCOMB_X23_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6982                                                                                                                                                                                  ; LCCOMB_X26_Y10_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6983                                                                                                                                                                                  ; LCCOMB_X21_Y13_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6984                                                                                                                                                                                  ; LCCOMB_X21_Y13_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6985                                                                                                                                                                                  ; LCCOMB_X21_Y13_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6986                                                                                                                                                                                  ; LCCOMB_X30_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6987                                                                                                                                                                                  ; LCCOMB_X23_Y25_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6988                                                                                                                                                                                  ; LCCOMB_X23_Y20_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6989                                                                                                                                                                                  ; LCCOMB_X20_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6990                                                                                                                                                                                  ; LCCOMB_X26_Y20_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6991                                                                                                                                                                                  ; LCCOMB_X21_Y11_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6992                                                                                                                                                                                  ; LCCOMB_X23_Y18_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6993                                                                                                                                                                                  ; LCCOMB_X21_Y11_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6994                                                                                                                                                                                  ; LCCOMB_X30_Y16_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6995                                                                                                                                                                                  ; LCCOMB_X23_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6996                                                                                                                                                                                  ; LCCOMB_X23_Y20_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6997                                                                                                                                                                                  ; LCCOMB_X21_Y13_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6998                                                                                                                                                                                  ; LCCOMB_X26_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~6999                                                                                                                                                                                  ; LCCOMB_X24_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7000                                                                                                                                                                                  ; LCCOMB_X30_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7001                                                                                                                                                                                  ; LCCOMB_X30_Y14_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7002                                                                                                                                                                                  ; LCCOMB_X20_Y26_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7003                                                                                                                                                                                  ; LCCOMB_X30_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7004                                                                                                                                                                                  ; LCCOMB_X20_Y26_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7005                                                                                                                                                                                  ; LCCOMB_X30_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7006                                                                                                                                                                                  ; LCCOMB_X30_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7007                                                                                                                                                                                  ; LCCOMB_X29_Y10_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7008                                                                                                                                                                                  ; LCCOMB_X25_Y11_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7009                                                                                                                                                                                  ; LCCOMB_X32_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7010                                                                                                                                                                                  ; LCCOMB_X29_Y10_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7011                                                                                                                                                                                  ; LCCOMB_X30_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7012                                                                                                                                                                                  ; LCCOMB_X23_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7013                                                                                                                                                                                  ; LCCOMB_X23_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7014                                                                                                                                                                                  ; LCCOMB_X26_Y10_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7015                                                                                                                                                                                  ; LCCOMB_X26_Y24_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7016                                                                                                                                                                                  ; LCCOMB_X20_Y26_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7017                                                                                                                                                                                  ; LCCOMB_X20_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7018                                                                                                                                                                                  ; LCCOMB_X20_Y26_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7019                                                                                                                                                                                  ; LCCOMB_X26_Y24_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7020                                                                                                                                                                                  ; LCCOMB_X30_Y14_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7021                                                                                                                                                                                  ; LCCOMB_X30_Y14_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7022                                                                                                                                                                                  ; LCCOMB_X26_Y24_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7023                                                                                                                                                                                  ; LCCOMB_X26_Y24_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7024                                                                                                                                                                                  ; LCCOMB_X19_Y21_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7025                                                                                                                                                                                  ; LCCOMB_X27_Y24_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7026                                                                                                                                                                                  ; LCCOMB_X26_Y24_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7027                                                                                                                                                                                  ; LCCOMB_X30_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7028                                                                                                                                                                                  ; LCCOMB_X20_Y19_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7029                                                                                                                                                                                  ; LCCOMB_X30_Y16_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7030                                                                                                                                                                                  ; LCCOMB_X26_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7031                                                                                                                                                                                  ; LCCOMB_X26_Y17_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7032                                                                                                                                                                                  ; LCCOMB_X26_Y10_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7033                                                                                                                                                                                  ; LCCOMB_X30_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7034                                                                                                                                                                                  ; LCCOMB_X26_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7035                                                                                                                                                                                  ; LCCOMB_X18_Y17_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7036                                                                                                                                                                                  ; LCCOMB_X21_Y21_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7037                                                                                                                                                                                  ; LCCOMB_X34_Y10_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7038                                                                                                                                                                                  ; LCCOMB_X21_Y21_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7039                                                                                                                                                                                  ; LCCOMB_X20_Y15_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7040                                                                                                                                                                                  ; LCCOMB_X28_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7041                                                                                                                                                                                  ; LCCOMB_X20_Y12_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7042                                                                                                                                                                                  ; LCCOMB_X20_Y15_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7043                                                                                                                                                                                  ; LCCOMB_X29_Y10_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7044                                                                                                                                                                                  ; LCCOMB_X28_Y16_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7045                                                                                                                                                                                  ; LCCOMB_X36_Y9_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7046                                                                                                                                                                                  ; LCCOMB_X21_Y13_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7047                                                                                                                                                                                  ; LCCOMB_X21_Y11_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7048                                                                                                                                                                                  ; LCCOMB_X20_Y15_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7049                                                                                                                                                                                  ; LCCOMB_X20_Y12_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7050                                                                                                                                                                                  ; LCCOMB_X26_Y17_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7051                                                                                                                                                                                  ; LCCOMB_X25_Y20_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7052                                                                                                                                                                                  ; LCCOMB_X26_Y10_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7053                                                                                                                                                                                  ; LCCOMB_X38_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7054                                                                                                                                                                                  ; LCCOMB_X26_Y10_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7055                                                                                                                                                                                  ; LCCOMB_X20_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7056                                                                                                                                                                                  ; LCCOMB_X26_Y10_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7057                                                                                                                                                                                  ; LCCOMB_X20_Y12_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7058                                                                                                                                                                                  ; LCCOMB_X26_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7059                                                                                                                                                                                  ; LCCOMB_X21_Y11_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7060                                                                                                                                                                                  ; LCCOMB_X25_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7061                                                                                                                                                                                  ; LCCOMB_X21_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7062                                                                                                                                                                                  ; LCCOMB_X19_Y12_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7063                                                                                                                                                                                  ; LCCOMB_X32_Y11_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7064                                                                                                                                                                                  ; LCCOMB_X32_Y11_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7065                                                                                                                                                                                  ; LCCOMB_X32_Y11_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7066                                                                                                                                                                                  ; LCCOMB_X32_Y11_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7067                                                                                                                                                                                  ; LCCOMB_X16_Y15_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7068                                                                                                                                                                                  ; LCCOMB_X16_Y12_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7069                                                                                                                                                                                  ; LCCOMB_X28_Y16_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7070                                                                                                                                                                                  ; LCCOMB_X16_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7071                                                                                                                                                                                  ; LCCOMB_X32_Y11_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7072                                                                                                                                                                                  ; LCCOMB_X32_Y11_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7073                                                                                                                                                                                  ; LCCOMB_X28_Y16_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7074                                                                                                                                                                                  ; LCCOMB_X26_Y17_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7075                                                                                                                                                                                  ; LCCOMB_X28_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7076                                                                                                                                                                                  ; LCCOMB_X28_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7077                                                                                                                                                                                  ; LCCOMB_X18_Y11_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7078                                                                                                                                                                                  ; LCCOMB_X19_Y12_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7079                                                                                                                                                                                  ; LCCOMB_X21_Y11_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7080                                                                                                                                                                                  ; LCCOMB_X21_Y11_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7081                                                                                                                                                                                  ; LCCOMB_X20_Y12_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7082                                                                                                                                                                                  ; LCCOMB_X21_Y11_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7083                                                                                                                                                                                  ; LCCOMB_X25_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7084                                                                                                                                                                                  ; LCCOMB_X26_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7085                                                                                                                                                                                  ; LCCOMB_X20_Y15_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7086                                                                                                                                                                                  ; LCCOMB_X29_Y10_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7087                                                                                                                                                                                  ; LCCOMB_X21_Y11_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7088                                                                                                                                                                                  ; LCCOMB_X21_Y11_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7089                                                                                                                                                                                  ; LCCOMB_X28_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7090                                                                                                                                                                                  ; LCCOMB_X28_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7091                                                                                                                                                                                  ; LCCOMB_X26_Y17_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7092                                                                                                                                                                                  ; LCCOMB_X23_Y12_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7093                                                                                                                                                                                  ; LCCOMB_X20_Y15_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu:cpu0|single_port_ram:data_mem|ram~7094                                                                                                                                                                                  ; LCCOMB_X19_Y12_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cpu_clk                                                                                                                                                                                                                     ; LCCOMB_X26_Y26_N4  ; 4240    ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[102]~11                                           ; LCCOMB_X36_Y7_N2   ; 136     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~2                                              ; LCCOMB_X36_Y7_N8   ; 144     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~2      ; LCCOMB_X36_Y7_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2 ; LCCOMB_X36_Y7_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                                                        ; LCCOMB_X36_Y7_N12  ; 149     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                       ; FF_X36_Y6_N5       ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                            ; LCCOMB_X35_Y6_N6   ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                              ; LCCOMB_X35_Y6_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                            ; LCCOMB_X36_Y6_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                               ; LCCOMB_X35_Y6_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                              ; LCCOMB_X35_Y6_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                               ; LCCOMB_X38_Y6_N0   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                 ; LCCOMB_X37_Y6_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                          ; LCCOMB_X39_Y7_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                          ; LCCOMB_X35_Y5_N0   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                                                         ; LCCOMB_X36_Y7_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                                    ; LCCOMB_X35_Y7_N14  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                    ; LCCOMB_X36_Y7_N22  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                            ; FF_X38_Y7_N25      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                  ; LCCOMB_X39_Y7_N2   ; 145     ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                           ; FF_X38_Y7_N19      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                            ; FF_X38_Y7_N21      ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                            ; FF_X36_Y6_N19      ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                     ; LCCOMB_X38_Y7_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                           ; FF_X39_Y7_N25      ; 15      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                   ; PIN_R8            ; 2       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                               ; JTAG_X1_Y17_N0    ; 239     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cpu_clk                                                                                                    ; LCCOMB_X26_Y26_N4 ; 4240    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X39_Y7_N2  ; 145     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cpu:cpu0|dual_port_ram:register_file|Mux8~4                                                                                                                                                                                 ; 542     ;
; cpu:cpu0|dual_port_ram:register_file|Mux14~4                                                                                                                                                                                ; 539     ;
; cpu:cpu0|dual_port_ram:register_file|Mux15~4                                                                                                                                                                                ; 539     ;
; cpu:cpu0|dual_port_ram:register_file|Mux13~4                                                                                                                                                                                ; 538     ;
; cpu:cpu0|dual_port_ram:register_file|Mux9~4                                                                                                                                                                                 ; 538     ;
; cpu:cpu0|dual_port_ram:register_file|Mux10~4                                                                                                                                                                                ; 533     ;
; cpu:cpu0|dual_port_ram:register_file|Mux11~4                                                                                                                                                                                ; 524     ;
; cpu:cpu0|dual_port_ram:register_file|Mux12~4                                                                                                                                                                                ; 522     ;
; cpu:cpu0|mux:mux_b|q[6]~31                                                                                                                                                                                                  ; 263     ;
; cpu:cpu0|mux:mux_b|q[7]~26                                                                                                                                                                                                  ; 263     ;
; cpu:cpu0|mux:mux_b|q[14]~77                                                                                                                                                                                                 ; 262     ;
; cpu:cpu0|mux:mux_b|q[13]~72                                                                                                                                                                                                 ; 262     ;
; cpu:cpu0|mux:mux_b|q[12]~67                                                                                                                                                                                                 ; 262     ;
; cpu:cpu0|mux:mux_b|q[11]~62                                                                                                                                                                                                 ; 262     ;
; cpu:cpu0|mux:mux_b|q[10]~57                                                                                                                                                                                                 ; 262     ;
; cpu:cpu0|mux:mux_b|q[2]~52                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[3]~46                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[4]~41                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[5]~36                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[8]~21                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[9]~16                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[1]~11                                                                                                                                                                                                  ; 262     ;
; cpu:cpu0|mux:mux_b|q[15]~82                                                                                                                                                                                                 ; 261     ;
; cpu:cpu0|mux:mux_b|q[0]~5                                                                                                                                                                                                   ; 261     ;
; cpu:cpu0|MW                                                                                                                                                                                                                 ; 256     ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i                                                                                                        ; 149     ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~2                                              ; 144     ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[102]~11                                           ; 136     ;
; cpu:cpu0|BA[0]                                                                                                                                                                                                              ; 64      ;
; cpu:cpu0|AA[0]                                                                                                                                                                                                              ; 64      ;
; KEY[0]~input                                                                                                                                                                                                                ; 42      ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~44                                                                                                                                                                               ; 38      ;
; cpu:cpu0|FS[1]                                                                                                                                                                                                              ; 35      ;
; cpu:cpu0|BA[1]                                                                                                                                                                                                              ; 32      ;
; cpu:cpu0|AA[1]                                                                                                                                                                                                              ; 32      ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~41                                                                                                                                                                               ; 32      ;
; SW[2]~input                                                                                                                                                                                                                 ; 30      ;
; SW[3]~input                                                                                                                                                                                                                 ; 30      ;
; SW[0]~input                                                                                                                                                                                                                 ; 30      ;
; SW[1]~input                                                                                                                                                                                                                 ; 30      ;
; cpu:cpu0|MD                                                                                                                                                                                                                 ; 29      ;
; cpu:cpu0|FS[0]                                                                                                                                                                                                              ; 29      ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~48                                                                                                                                                                               ; 25      ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~47                                                                                                                                                                               ; 25      ;
; cpu:cpu0|FS[2]                                                                                                                                                                                                              ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                            ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                ; 23      ;
; cpu:cpu0|FS[3]                                                                                                                                                                                                              ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                            ; 21      ;
; cpu:cpu0|MB                                                                                                                                                                                                                 ; 19      ;
; cpu:cpu0|Equal0~1                                                                                                                                                                                                           ; 19      ;
; cpu:cpu0|BA[2]                                                                                                                                                                                                              ; 16      ;
; cpu:cpu0|AA[2]                                                                                                                                                                                                              ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7094                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7093                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7092                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7091                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7090                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7089                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7088                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7087                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7086                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7085                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7084                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7083                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7082                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7081                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7080                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7079                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7078                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7077                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7076                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7075                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7074                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7073                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7072                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7071                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7070                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7069                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7068                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7067                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7066                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7065                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7064                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7063                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7062                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7061                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7060                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7059                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7058                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7057                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7056                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7055                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7054                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7053                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7052                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7051                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7050                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7049                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7048                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7047                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7046                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7045                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7044                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7043                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7042                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7041                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7040                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7039                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7038                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7037                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7036                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7035                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7034                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7033                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7032                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7031                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7030                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7029                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7028                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7027                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7026                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7025                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7024                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7023                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7022                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7021                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7020                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7019                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7018                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7017                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7016                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7015                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7014                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7013                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7012                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7011                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7010                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7009                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7008                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7007                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7006                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7005                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7004                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7003                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7002                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7001                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~7000                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6999                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6998                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6997                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6996                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6995                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6994                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6993                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6992                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6991                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6990                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6989                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6988                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6987                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6986                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6985                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6984                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6983                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6982                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6981                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6980                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6979                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6978                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6977                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6976                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6975                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6974                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6973                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6972                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6971                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6970                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6969                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6968                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6967                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6966                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6965                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6964                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6963                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6962                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6961                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6960                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6959                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6958                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6957                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6956                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6955                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6954                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6953                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6952                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6951                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6950                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6949                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6948                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6947                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6946                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6945                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6944                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6943                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6942                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6941                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6940                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6939                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6938                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6937                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6936                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6935                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6934                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6933                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6932                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6931                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6930                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6929                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6928                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6927                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6926                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6925                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6924                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6923                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6922                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6921                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6920                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6919                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6918                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6917                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6916                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6915                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6914                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6913                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6912                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6911                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6910                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6909                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6908                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6907                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6906                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6905                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6904                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6903                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6902                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6901                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6900                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6899                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6898                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6897                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6896                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6895                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6894                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6893                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6892                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6891                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6890                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6889                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6888                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6887                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6886                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6885                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6884                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6883                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6882                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6881                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6880                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6879                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6878                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6877                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6876                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6875                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6874                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6873                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6872                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6871                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6870                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6869                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6868                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6867                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6866                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6865                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6864                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6863                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6862                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6861                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6860                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6859                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6858                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6857                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6856                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6855                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6854                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6853                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6852                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6851                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6850                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6849                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6848                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6847                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6846                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6845                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6844                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6843                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6842                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6841                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6840                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6839                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6838                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6837                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6836                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6835                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6834                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6833                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6832                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6831                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6830                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6829                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6828                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6827                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6826                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6825                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6824                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6823                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6822                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6821                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6820                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6819                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6818                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6817                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6816                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6815                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6814                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6813                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6812                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6811                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6810                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6809                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6808                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|single_port_ram:data_mem|ram~6807                                                                                                                                                                                  ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][1]~51                                                                                                                                                                           ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][1]~50                                                                                                                                                                           ; 16      ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[5]~34                                                                                                                                                                                     ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][12]~10                                                                                                                                                                          ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][6]~9                                                                                                                                                                            ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][8]~8                                                                                                                                                                            ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][2]~7                                                                                                                                                                            ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][8]~5                                                                                                                                                                            ; 16      ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][11]~1                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                            ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                           ; 15      ;
; cpu:cpu0|PC[4]                                                                                                                                                                                                              ; 14      ;
; cpu:cpu0|instruction_rom:instr_mem|rom~3                                                                                                                                                                                    ; 14      ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~43                                                                                                                                                                               ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                             ; 11      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                ; 11      ;
; cpu:cpu0|PC[3]                                                                                                                                                                                                              ; 11      ;
; cpu:cpu0|PC[2]                                                                                                                                                                                                              ; 11      ;
; cpu:cpu0|PC[0]                                                                                                                                                                                                              ; 11      ;
; cpu:cpu0|pc_controller:pc_ctrl|Add0~1                                                                                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                             ; 10      ;
; cpu:cpu0|PC[1]                                                                                                                                                                                                              ; 10      ;
; cpu:cpu0|instruction_rom:instr_mem|rom~4                                                                                                                                                                                    ; 10      ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                             ; 9       ;
; cpu:cpu0|dual_port_ram:register_file|Mux0~4                                                                                                                                                                                 ; 9       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                   ; 8       ;
; cpu:cpu0|DA[0]                                                                                                                                                                                                              ; 8       ;
; cpu:cpu0|DA[1]                                                                                                                                                                                                              ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~49                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~46                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~41                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~36                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~34                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~29                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~27                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~25                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~23                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux3~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~21                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux4~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~19                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux5~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~17                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux2~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~15                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux6~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~13                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux1~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|ram~4                                                                                                                                                                                  ; 8       ;
; cpu:cpu0|dual_port_ram:register_file|Mux7~4                                                                                                                                                                                 ; 8       ;
; cpu:cpu0|comb~1                                                                                                                                                                                                             ; 8       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0                                               ; 8       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[1]   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                   ; 7       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                       ; 6       ;
; cpu:cpu0|instr[14]                                                                                                                                                                                                          ; 6       ;
; cpu:cpu0|instr[15]                                                                                                                                                                                                          ; 6       ;
; cpu:cpu0|N                                                                                                                                                                                                                  ; 6       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~20                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                   ; 5       ;
; ~GND                                                                                                                                                                                                                        ; 5       ;
; cpu:cpu0|PC[6]                                                                                                                                                                                                              ; 5       ;
; cpu:cpu0|PC[5]                                                                                                                                                                                                              ; 5       ;
; cpu:cpu0|PL                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~12                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                       ; 4       ;
; cpu:cpu0|BC                                                                                                                                                                                                                 ; 4       ;
; cpu:cpu0|instr[2]                                                                                                                                                                                                           ; 4       ;
; cpu:cpu0|Z                                                                                                                                                                                                                  ; 4       ;
; cpu:cpu0|instr[13]                                                                                                                                                                                                          ; 4       ;
; cpu:cpu0|instr[9]                                                                                                                                                                                                           ; 4       ;
; cpu:cpu0|instr[1]                                                                                                                                                                                                           ; 4       ;
; cpu:cpu0|instr[0]                                                                                                                                                                                                           ; 4       ;
; cpu:cpu0|instruction_rom:instr_mem|rom~2                                                                                                                                                                                    ; 4       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][8]~6                                                                                                                                                                            ; 4       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][11]~0                                                                                                                                                                           ; 4       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~2 ; 4       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~0 ; 4       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~2      ; 4       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|dr_scan~0                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                            ; 3       ;
; cpu:cpu0|instr[8]                                                                                                                                                                                                           ; 3       ;
; cpu:cpu0|instr[6]                                                                                                                                                                                                           ; 3       ;
; cpu:cpu0|instr[7]                                                                                                                                                                                                           ; 3       ;
; cpu:cpu0|instr[12]                                                                                                                                                                                                          ; 3       ;
; cpu:cpu0|instr[11]                                                                                                                                                                                                          ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|instr[10]                                                                                                                                                                                                          ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|pc_controller:pc_ctrl|Add0~0                                                                                                                                                                                       ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[7][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[6][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][7]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][15]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][14]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][6]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][13]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][5]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][12]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][4]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][3]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][11]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][10]                                                                                                                                                                             ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][2]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][9]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][1]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[0][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[1][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[3][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[2][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[4][8]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|dual_port_ram:register_file|ram[5][0]                                                                                                                                                                              ; 3       ;
; cpu:cpu0|function_unit:func_unit|Add3~0                                                                                                                                                                                     ; 3       ;
; KEY[1]~input                                                                                                                                                                                                                ; 2       ;
; CLOCK_50~input                                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~11                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                            ; 2       ;
; cpu:cpu0|JB                                                                                                                                                                                                                 ; 2       ;
; cpu:cpu0|RW                                                                                                                                                                                                                 ; 2       ;
; cpu:cpu0|DA[2]                                                                                                                                                                                                              ; 2       ;
; cpu:cpu0|instr[5]                                                                                                                                                                                                           ; 2       ;
; cpu:cpu0|PC[7]                                                                                                                                                                                                              ; 2       ;
; cpu:cpu0|PC[9]                                                                                                                                                                                                              ; 2       ;
; cpu:cpu0|PC[8]                                                                                                                                                                                                              ; 2       ;
; IR[15]                                                                                                                                                                                                                      ; 2       ;
; r1[15]                                                                                                                                                                                                                      ; 2       ;
; r5[15]                                                                                                                                                                                                                      ; 2       ;
; r3[15]                                                                                                                                                                                                                      ; 2       ;
; r0[7]                                                                                                                                                                                                                       ; 2       ;
; r2[7]                                                                                                                                                                                                                       ; 2       ;
; r4[7]                                                                                                                                                                                                                       ; 2       ;
; IR[7]                                                                                                                                                                                                                       ; 2       ;
; r1[7]                                                                                                                                                                                                                       ; 2       ;
; r3[7]                                                                                                                                                                                                                       ; 2       ;
; r5[7]                                                                                                                                                                                                                       ; 2       ;
; r0[15]                                                                                                                                                                                                                      ; 2       ;
; r4[15]                                                                                                                                                                                                                      ; 2       ;
; r2[15]                                                                                                                                                                                                                      ; 2       ;
; IR[14]                                                                                                                                                                                                                      ; 2       ;
; IR[6]                                                                                                                                                                                                                       ; 2       ;
; r1[14]                                                                                                                                                                                                                      ; 2       ;
; r0[6]                                                                                                                                                                                                                       ; 2       ;
; r1[6]                                                                                                                                                                                                                       ; 2       ;
; r0[14]                                                                                                                                                                                                                      ; 2       ;
; r5[14]                                                                                                                                                                                                                      ; 2       ;
; r4[6]                                                                                                                                                                                                                       ; 2       ;
; r5[6]                                                                                                                                                                                                                       ; 2       ;
; r4[14]                                                                                                                                                                                                                      ; 2       ;
; r3[14]                                                                                                                                                                                                                      ; 2       ;
; r2[6]                                                                                                                                                                                                                       ; 2       ;
; r2[14]                                                                                                                                                                                                                      ; 2       ;
; r3[6]                                                                                                                                                                                                                       ; 2       ;
; IR[13]                                                                                                                                                                                                                      ; 2       ;
; r1[13]                                                                                                                                                                                                                      ; 2       ;
; r3[13]                                                                                                                                                                                                                      ; 2       ;
; r5[13]                                                                                                                                                                                                                      ; 2       ;
; r0[5]                                                                                                                                                                                                                       ; 2       ;
; r4[5]                                                                                                                                                                                                                       ; 2       ;
; r2[5]                                                                                                                                                                                                                       ; 2       ;
; r0[13]                                                                                                                                                                                                                      ; 2       ;
; r2[13]                                                                                                                                                                                                                      ; 2       ;
; r4[13]                                                                                                                                                                                                                      ; 2       ;
; IR[5]                                                                                                                                                                                                                       ; 2       ;
; r1[5]                                                                                                                                                                                                                       ; 2       ;
; r5[5]                                                                                                                                                                                                                       ; 2       ;
; r3[5]                                                                                                                                                                                                                       ; 2       ;
; IR[12]                                                                                                                                                                                                                      ; 2       ;
; IR[4]                                                                                                                                                                                                                       ; 2       ;
; r1[12]                                                                                                                                                                                                                      ; 2       ;
; r0[4]                                                                                                                                                                                                                       ; 2       ;
; r0[12]                                                                                                                                                                                                                      ; 2       ;
; r1[4]                                                                                                                                                                                                                       ; 2       ;
; r3[12]                                                                                                                                                                                                                      ; 2       ;
; r2[4]                                                                                                                                                                                                                       ; 2       ;
; r3[4]                                                                                                                                                                                                                       ; 2       ;
; r2[12]                                                                                                                                                                                                                      ; 2       ;
; r5[12]                                                                                                                                                                                                                      ; 2       ;
; r4[4]                                                                                                                                                                                                                       ; 2       ;
; r4[12]                                                                                                                                                                                                                      ; 2       ;
; r5[4]                                                                                                                                                                                                                       ; 2       ;
; IR[11]                                                                                                                                                                                                                      ; 2       ;
; r1[11]                                                                                                                                                                                                                      ; 2       ;
; r5[11]                                                                                                                                                                                                                      ; 2       ;
; r3[11]                                                                                                                                                                                                                      ; 2       ;
; r0[3]                                                                                                                                                                                                                       ; 2       ;
; r2[3]                                                                                                                                                                                                                       ; 2       ;
; r4[3]                                                                                                                                                                                                                       ; 2       ;
; IR[3]                                                                                                                                                                                                                       ; 2       ;
; r1[3]                                                                                                                                                                                                                       ; 2       ;
; r3[3]                                                                                                                                                                                                                       ; 2       ;
; r5[3]                                                                                                                                                                                                                       ; 2       ;
; r0[11]                                                                                                                                                                                                                      ; 2       ;
; r4[11]                                                                                                                                                                                                                      ; 2       ;
; r2[11]                                                                                                                                                                                                                      ; 2       ;
; IR[10]                                                                                                                                                                                                                      ; 2       ;
; IR[2]                                                                                                                                                                                                                       ; 2       ;
; r1[10]                                                                                                                                                                                                                      ; 2       ;
; r0[2]                                                                                                                                                                                                                       ; 2       ;
; r1[2]                                                                                                                                                                                                                       ; 2       ;
; r0[10]                                                                                                                                                                                                                      ; 2       ;
; r5[10]                                                                                                                                                                                                                      ; 2       ;
; r4[2]                                                                                                                                                                                                                       ; 2       ;
; r5[2]                                                                                                                                                                                                                       ; 2       ;
; r4[10]                                                                                                                                                                                                                      ; 2       ;
; r3[10]                                                                                                                                                                                                                      ; 2       ;
; r2[2]                                                                                                                                                                                                                       ; 2       ;
; r2[10]                                                                                                                                                                                                                      ; 2       ;
; r3[2]                                                                                                                                                                                                                       ; 2       ;
; IR[9]                                                                                                                                                                                                                       ; 2       ;
; r1[9]                                                                                                                                                                                                                       ; 2       ;
; r3[9]                                                                                                                                                                                                                       ; 2       ;
; r5[9]                                                                                                                                                                                                                       ; 2       ;
; r0[1]                                                                                                                                                                                                                       ; 2       ;
; r4[1]                                                                                                                                                                                                                       ; 2       ;
; r2[1]                                                                                                                                                                                                                       ; 2       ;
; r0[9]                                                                                                                                                                                                                       ; 2       ;
; r2[9]                                                                                                                                                                                                                       ; 2       ;
; r4[9]                                                                                                                                                                                                                       ; 2       ;
; IR[1]                                                                                                                                                                                                                       ; 2       ;
; r1[1]                                                                                                                                                                                                                       ; 2       ;
; r5[1]                                                                                                                                                                                                                       ; 2       ;
; r3[1]                                                                                                                                                                                                                       ; 2       ;
; IR[8]                                                                                                                                                                                                                       ; 2       ;
; IR[0]                                                                                                                                                                                                                       ; 2       ;
; r1[8]                                                                                                                                                                                                                       ; 2       ;
; r0[0]                                                                                                                                                                                                                       ; 2       ;
; r0[8]                                                                                                                                                                                                                       ; 2       ;
; r1[0]                                                                                                                                                                                                                       ; 2       ;
; r3[8]                                                                                                                                                                                                                       ; 2       ;
; r2[0]                                                                                                                                                                                                                       ; 2       ;
; r3[0]                                                                                                                                                                                                                       ; 2       ;
; r2[8]                                                                                                                                                                                                                       ; 2       ;
; r5[8]                                                                                                                                                                                                                       ; 2       ;
; r4[0]                                                                                                                                                                                                                       ; 2       ;
; r4[8]                                                                                                                                                                                                                       ; 2       ;
; r5[0]                                                                                                                                                                                                                       ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[7]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[6]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[5]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[4]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[3]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[2]                                                 ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[7]~161                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[7]~157                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[14]~154                                                                                                                                                                             ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[6]~145                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[13]~134                                                                                                                                                                             ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[5]~126                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[5]~121                                                                                                                                                                              ; 2       ;
; cpu:cpu0|instr[4]                                                                                                                                                                                                           ; 2       ;
; cpu:cpu0|instruction_rom:instr_mem|q[13]~2                                                                                                                                                                                  ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[12]~117                                                                                                                                                                             ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[4]~109                                                                                                                                                                              ; 2       ;
; cpu:cpu0|instr[3]                                                                                                                                                                                                           ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[3]~101                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[11]~93                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[10]~84                                                                                                                                                                              ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[2]~75                                                                                                                                                                               ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[9]~67                                                                                                                                                                               ; 2       ;
; cpu:cpu0|instruction_rom:instr_mem|q[1]~0                                                                                                                                                                                   ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[1]~59                                                                                                                                                                               ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[1]~55                                                                                                                                                                               ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~52                                                                                                                                                                               ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[8]~46                                                                                                                                                                               ; 2       ;
; cpu:cpu0|function_unit:func_unit|temp_F[0]~40                                                                                                                                                                               ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[1]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]                                                 ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~0                                              ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[7]                                                ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[6]                                                ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]                                                ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]                                                ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]                                                ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~30                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~30                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~28                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add0~28                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~28                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~26                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~26                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~24                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~24                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~22                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add5~22                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~22                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~20                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add5~20                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~20                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~18                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~18                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~16                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~14                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~12                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~10                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~8                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~6                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~4                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add3~2                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~16                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~14                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~12                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~10                                                                                                                                                                                    ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~8                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~6                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~4                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~2                                                                                                                                                                                     ; 2       ;
; cpu:cpu0|function_unit:func_unit|Add1~0                                                                                                                                                                                     ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]                                                ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[7]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[15]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[6]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[14]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[5]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[13]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[4]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[12]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[3]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[11]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[2]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[10]                                                                                                                                                                                       ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[1]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[9]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[0]                                                                                                                                                                                        ; 2       ;
; cpu:cpu0|pc_controller:pc_ctrl|PC[8]                                                                                                                                                                                        ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]                                                ; 2       ;
; dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[0]                                                ; 2       ;
; altera_reserved_tdi~input                                                                                                                                                                                                   ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                   ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~21                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~20                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~19                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~18                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~17                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~15                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~15                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~4                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~3                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~1                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~0                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~9                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                                                                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~17                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~16                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~15                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~14                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~13                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~12                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~11                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~0                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                            ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                                                    ; 1       ;
; cpu:cpu0|r7[15]                                                                                                                                                                                                             ; 1       ;
; cpu:cpu0|r7[14]                                                                                                                                                                                                             ; 1       ;
; r7[15]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[13]                                                                                                                                                                                                             ; 1       ;
; r7[14]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[12]                                                                                                                                                                                                             ; 1       ;
; r7[13]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[11]                                                                                                                                                                                                             ; 1       ;
; r7[12]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[10]                                                                                                                                                                                                             ; 1       ;
; r7[11]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[9]                                                                                                                                                                                                              ; 1       ;
; r7[10]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r7[8]                                                                                                                                                                                                              ; 1       ;
; r7[9]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[7]                                                                                                                                                                                                              ; 1       ;
; r7[8]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[6]                                                                                                                                                                                                              ; 1       ;
; r7[7]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[5]                                                                                                                                                                                                              ; 1       ;
; r7[6]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[4]                                                                                                                                                                                                              ; 1       ;
; r7[5]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[3]                                                                                                                                                                                                              ; 1       ;
; r7[4]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[2]                                                                                                                                                                                                              ; 1       ;
; r7[3]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[1]                                                                                                                                                                                                              ; 1       ;
; r7[2]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r7[0]                                                                                                                                                                                                              ; 1       ;
; r7[1]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r6[15]                                                                                                                                                                                                             ; 1       ;
; r7[0]                                                                                                                                                                                                                       ; 1       ;
; cpu:cpu0|r6[14]                                                                                                                                                                                                             ; 1       ;
; r6[15]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r6[13]                                                                                                                                                                                                             ; 1       ;
; r6[14]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r6[12]                                                                                                                                                                                                             ; 1       ;
; r6[13]                                                                                                                                                                                                                      ; 1       ;
; cpu:cpu0|r6[11]                                                                                                                                                                                                             ; 1       ;
; r6[12]                                                                                                                                                                                                                      ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,219 / 71,559 ( 16 % ) ;
; C16 interconnects     ; 341 / 2,597 ( 13 % )     ;
; C4 interconnects      ; 8,175 / 46,848 ( 17 % )  ;
; Direct links          ; 455 / 71,559 ( < 1 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )          ;
; Local interconnects   ; 2,075 / 24,624 ( 8 % )   ;
; R24 interconnects     ; 390 / 2,496 ( 16 % )     ;
; R4 interconnects      ; 9,521 / 62,424 ( 15 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.88) ; Number of LABs  (Total = 530) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 27                            ;
; 3                                           ; 33                            ;
; 4                                           ; 31                            ;
; 5                                           ; 16                            ;
; 6                                           ; 4                             ;
; 7                                           ; 7                             ;
; 8                                           ; 5                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 15                            ;
; 12                                          ; 22                            ;
; 13                                          ; 32                            ;
; 14                                          ; 43                            ;
; 15                                          ; 95                            ;
; 16                                          ; 178                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 530) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 23                            ;
; 1 Clock                            ; 486                           ;
; 1 Clock enable                     ; 76                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 384                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.32) ; Number of LABs  (Total = 530) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 2                             ;
; 2                                            ; 15                            ;
; 3                                            ; 4                             ;
; 4                                            ; 20                            ;
; 5                                            ; 2                             ;
; 6                                            ; 35                            ;
; 7                                            ; 2                             ;
; 8                                            ; 26                            ;
; 9                                            ; 0                             ;
; 10                                           ; 16                            ;
; 11                                           ; 0                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 14                            ;
; 15                                           ; 10                            ;
; 16                                           ; 35                            ;
; 17                                           ; 18                            ;
; 18                                           ; 18                            ;
; 19                                           ; 11                            ;
; 20                                           ; 8                             ;
; 21                                           ; 11                            ;
; 22                                           ; 16                            ;
; 23                                           ; 8                             ;
; 24                                           ; 18                            ;
; 25                                           ; 12                            ;
; 26                                           ; 20                            ;
; 27                                           ; 9                             ;
; 28                                           ; 25                            ;
; 29                                           ; 13                            ;
; 30                                           ; 47                            ;
; 31                                           ; 22                            ;
; 32                                           ; 80                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.50) ; Number of LABs  (Total = 530) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 35                            ;
; 2                                               ; 52                            ;
; 3                                               ; 66                            ;
; 4                                               ; 33                            ;
; 5                                               ; 15                            ;
; 6                                               ; 13                            ;
; 7                                               ; 19                            ;
; 8                                               ; 11                            ;
; 9                                               ; 14                            ;
; 10                                              ; 23                            ;
; 11                                              ; 38                            ;
; 12                                              ; 41                            ;
; 13                                              ; 55                            ;
; 14                                              ; 51                            ;
; 15                                              ; 43                            ;
; 16                                              ; 19                            ;
; 17                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.25) ; Number of LABs  (Total = 530) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 13                            ;
; 7                                            ; 10                            ;
; 8                                            ; 24                            ;
; 9                                            ; 22                            ;
; 10                                           ; 19                            ;
; 11                                           ; 25                            ;
; 12                                           ; 10                            ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 10                            ;
; 16                                           ; 16                            ;
; 17                                           ; 6                             ;
; 18                                           ; 10                            ;
; 19                                           ; 8                             ;
; 20                                           ; 19                            ;
; 21                                           ; 13                            ;
; 22                                           ; 20                            ;
; 23                                           ; 18                            ;
; 24                                           ; 15                            ;
; 25                                           ; 14                            ;
; 26                                           ; 24                            ;
; 27                                           ; 20                            ;
; 28                                           ; 26                            ;
; 29                                           ; 26                            ;
; 30                                           ; 18                            ;
; 31                                           ; 39                            ;
; 32                                           ; 33                            ;
; 33                                           ; 44                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 15           ; 0            ; 15           ; 0            ; 0            ; 19        ; 15           ; 0            ; 19        ; 19        ; 0            ; 0            ; 0            ; 0            ; 7            ; 0            ; 0            ; 7            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 19           ; 4            ; 19           ; 19           ; 0         ; 4            ; 19           ; 0         ; 0         ; 19           ; 19           ; 19           ; 19           ; 12           ; 19           ; 19           ; 12           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "DP3_Spring2015"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DP3_Spring2015.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cpu0_clk_en_delay1
        Info (176357): Destination node cpu_clk
Info (176353): Automatically promoted node cpu_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node dp3_probe:debug|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 15% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 67% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:01:23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (169177): 7 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at T8
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at M1
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at M15
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at B9
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at J15
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at E1
Info (144001): Generated suppressed messages file C:/Users/Bowei/Desktop/ECE2504/DP3/DP3_Spring2015_final_restored/DP3_Spring2015.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 681 megabytes
    Info: Processing ended: Tue Apr 28 22:19:34 2015
    Info: Elapsed time: 00:02:13
    Info: Total CPU time (on all processors): 00:02:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Bowei/Desktop/ECE2504/DP3/DP3_Spring2015_final_restored/DP3_Spring2015.fit.smsg.


