source abc.rc

read_blif input_dir/rfile9.blif
write_verilog output_dir/rfile9.v
