/*Construa um circuito com portas lógicas que permitam modificar as saídas quando processadas. 
O circuito deverá receber como entrada um registrador A e B e a resposta deverá ser armazenada em X. 
A Saída deverá inverter o resultado do processamento. Após a construção do circuito, codifique-o usando VHDL.

Questão 1 Porta escolhida: D (AND) */

LIBRARY ieee; 
USE ieee.std_logic_1164.all;

ENTITY Pand IS
PORT(
      a, b :  IN   BIT;
      x : BUFFER BIT;
      S  :  OUT  BIT
	
);
END Pand;

ARCHITECTURE FPortaAND OF Pand IS
BEGIN

    x <= a AND b;
    S <= NOT x;

END FPortaAND;
