# 逻辑仿真手册
小麻雀处理器支持`iverilog`和`Modelsim`仿真器，使用批处理脚本启动Python脚本，操作仿真器完成仿真任务。  
`iverilog`推荐使用v11及以上版本，`Modelsim`推荐使用2019.2版本。`Modelsim`具有更快的仿真速度和不受限的仿真时间，但是启动时间更长，适合运行大型任务。    

## 功能
小麻雀处理器的仿真支持以下功能：
1. 自动读入inst.txt
2. 仿真超时后停止仿真
3. C语言main函数完成后停止仿真
4. 终端输出printf信息
5. ISA测试

## 使用方式
首先，编译BSP，生成`XXX.bin`文件。  
打开`/tb/工具箱.bat`，执行对应项目，完成仿真。  
查看波形和终端信息。  

## 常见问题
- 仿真到一半就结束了
启用`/bsp/bsp_app/lib/system.h`中的`sim_csr_printf`宏定义，printf的字符不再通过串口0发送，速度快很多。或者可以使用`Modelsim`，没有最长仿真时间限制。  
