TimeQuest Timing Analyzer report for lights_game
Thu Oct 14 10:51:59 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; lights_game                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 242.42 MHz ; 242.42 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.125 ; -53.906            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -33.840                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -3.125 ; n_shift_reg:reg_14|PR[5]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.455      ;
; -3.125 ; n_shift_reg:reg_14|PR[5]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.455      ;
; -3.125 ; n_shift_reg:reg_14|PR[5]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.455      ;
; -3.124 ; n_shift_reg:reg_14|PR[5]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.454      ;
; -3.124 ; n_shift_reg:reg_14|PR[5]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.454      ;
; -3.038 ; n_shift_reg:reg_14|PR[3]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.369      ;
; -3.038 ; n_shift_reg:reg_14|PR[3]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.369      ;
; -3.037 ; n_shift_reg:reg_14|PR[3]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.368      ;
; -3.036 ; n_shift_reg:reg_14|PR[3]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.367      ;
; -3.035 ; n_shift_reg:reg_14|PR[3]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.366      ;
; -2.998 ; n_shift_reg:reg_14|PR[1]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.329      ;
; -2.998 ; n_shift_reg:reg_14|PR[1]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.329      ;
; -2.997 ; n_shift_reg:reg_14|PR[1]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.328      ;
; -2.996 ; n_shift_reg:reg_14|PR[1]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.327      ;
; -2.995 ; n_shift_reg:reg_14|PR[1]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.326      ;
; -2.921 ; n_shift_reg:reg_14|PR[5]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.252      ;
; -2.920 ; n_shift_reg:reg_14|PR[5]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.251      ;
; -2.919 ; n_shift_reg:reg_14|PR[5]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.250      ;
; -2.877 ; n_shift_reg:reg_14|PR[6]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.207      ;
; -2.877 ; n_shift_reg:reg_14|PR[6]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.207      ;
; -2.877 ; n_shift_reg:reg_14|PR[6]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.207      ;
; -2.876 ; n_shift_reg:reg_14|PR[6]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.206      ;
; -2.876 ; n_shift_reg:reg_14|PR[6]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.206      ;
; -2.861 ; n_shift_reg:reg_14|PR[12] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.191      ;
; -2.861 ; n_shift_reg:reg_14|PR[12] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.191      ;
; -2.860 ; n_shift_reg:reg_14|PR[12] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.190      ;
; -2.859 ; n_shift_reg:reg_14|PR[12] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.189      ;
; -2.858 ; n_shift_reg:reg_14|PR[12] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 4.188      ;
; -2.835 ; n_shift_reg:reg_14|PR[2]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.166      ;
; -2.835 ; n_shift_reg:reg_14|PR[2]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.166      ;
; -2.834 ; n_shift_reg:reg_14|PR[2]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.165      ;
; -2.833 ; n_shift_reg:reg_14|PR[2]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.164      ;
; -2.832 ; n_shift_reg:reg_14|PR[2]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.163      ;
; -2.816 ; n_shift_reg:reg_14|PR[3]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.148      ;
; -2.814 ; n_shift_reg:reg_14|PR[3]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.146      ;
; -2.812 ; n_shift_reg:reg_14|PR[3]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.144      ;
; -2.776 ; n_shift_reg:reg_14|PR[11] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.105      ;
; -2.776 ; n_shift_reg:reg_14|PR[11] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.105      ;
; -2.776 ; n_shift_reg:reg_14|PR[1]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.108      ;
; -2.775 ; n_shift_reg:reg_14|PR[11] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.104      ;
; -2.774 ; n_shift_reg:reg_14|PR[11] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.103      ;
; -2.774 ; n_shift_reg:reg_14|PR[1]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.106      ;
; -2.773 ; n_shift_reg:reg_14|PR[11] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.102      ;
; -2.772 ; n_shift_reg:reg_14|PR[1]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 4.104      ;
; -2.761 ; n_shift_reg:reg_14|PR[9]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.090      ;
; -2.761 ; n_shift_reg:reg_14|PR[9]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.090      ;
; -2.760 ; n_shift_reg:reg_14|PR[9]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.089      ;
; -2.759 ; n_shift_reg:reg_14|PR[9]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.088      ;
; -2.758 ; n_shift_reg:reg_14|PR[9]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 4.087      ;
; -2.678 ; n_shift_reg:reg_14|PR[4]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.009      ;
; -2.678 ; n_shift_reg:reg_14|PR[4]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.009      ;
; -2.677 ; n_shift_reg:reg_14|PR[4]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.008      ;
; -2.676 ; n_shift_reg:reg_14|PR[4]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.007      ;
; -2.675 ; n_shift_reg:reg_14|PR[4]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.006      ;
; -2.673 ; n_shift_reg:reg_14|PR[6]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.004      ;
; -2.672 ; n_shift_reg:reg_14|PR[6]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.003      ;
; -2.671 ; n_shift_reg:reg_14|PR[6]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 4.002      ;
; -2.651 ; n_shift_reg:reg_14|PR[10] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.980      ;
; -2.650 ; n_shift_reg:reg_14|PR[10] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.979      ;
; -2.650 ; n_shift_reg:reg_14|PR[10] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.979      ;
; -2.648 ; n_shift_reg:reg_14|PR[10] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.977      ;
; -2.647 ; n_shift_reg:reg_14|PR[10] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.976      ;
; -2.639 ; n_shift_reg:reg_14|PR[12] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 3.970      ;
; -2.637 ; n_shift_reg:reg_14|PR[12] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 3.968      ;
; -2.635 ; n_shift_reg:reg_14|PR[12] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.333      ; 3.966      ;
; -2.613 ; n_shift_reg:reg_14|PR[2]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.945      ;
; -2.611 ; n_shift_reg:reg_14|PR[2]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.943      ;
; -2.609 ; n_shift_reg:reg_14|PR[2]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.941      ;
; -2.600 ; n_shift_reg:reg_14|PR[8]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.929      ;
; -2.600 ; n_shift_reg:reg_14|PR[8]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.929      ;
; -2.599 ; n_shift_reg:reg_14|PR[8]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.928      ;
; -2.599 ; n_shift_reg:reg_14|PR[8]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.928      ;
; -2.599 ; n_shift_reg:reg_14|PR[8]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.331      ; 3.928      ;
; -2.593 ; n_shift_reg:reg_14|PR[7]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.923      ;
; -2.593 ; n_shift_reg:reg_14|PR[7]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.923      ;
; -2.592 ; n_shift_reg:reg_14|PR[7]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.922      ;
; -2.592 ; n_shift_reg:reg_14|PR[7]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.922      ;
; -2.592 ; n_shift_reg:reg_14|PR[7]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.922      ;
; -2.554 ; n_shift_reg:reg_14|PR[11] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.884      ;
; -2.552 ; n_shift_reg:reg_14|PR[11] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.882      ;
; -2.550 ; n_shift_reg:reg_14|PR[11] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.880      ;
; -2.543 ; n_shift_reg:reg_14|PR[13] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.460      ;
; -2.541 ; n_shift_reg:reg_14|PR[9]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.871      ;
; -2.540 ; n_shift_reg:reg_14|PR[9]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.870      ;
; -2.537 ; n_shift_reg:reg_14|PR[9]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.867      ;
; -2.485 ; n_shift_reg:reg_14|PR[0]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.815      ;
; -2.485 ; n_shift_reg:reg_14|PR[0]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.815      ;
; -2.484 ; n_shift_reg:reg_14|PR[0]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.814      ;
; -2.483 ; n_shift_reg:reg_14|PR[0]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.813      ;
; -2.482 ; n_shift_reg:reg_14|PR[0]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.812      ;
; -2.465 ; n_shift_reg:reg_14|PR[13] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.795      ;
; -2.465 ; n_shift_reg:reg_14|PR[13] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.795      ;
; -2.465 ; n_shift_reg:reg_14|PR[13] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.795      ;
; -2.464 ; n_shift_reg:reg_14|PR[13] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.794      ;
; -2.464 ; n_shift_reg:reg_14|PR[13] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.794      ;
; -2.456 ; n_shift_reg:reg_14|PR[4]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.788      ;
; -2.454 ; n_shift_reg:reg_14|PR[4]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.786      ;
; -2.452 ; n_shift_reg:reg_14|PR[4]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.334      ; 3.784      ;
; -2.446 ; n_shift_reg:reg_14|PR[10] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.776      ;
; -2.445 ; n_shift_reg:reg_14|PR[10] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.332      ; 3.775      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                               ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.402 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.621 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.853 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.120      ;
; 0.860 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.127      ;
; 0.864 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.883 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.149      ;
; 0.889 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.157      ;
; 1.049 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.747      ;
; 1.064 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.331      ;
; 1.134 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.833      ;
; 1.164 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.431      ;
; 1.236 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.934      ;
; 1.240 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.938      ;
; 1.245 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.943      ;
; 1.264 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.962      ;
; 1.274 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.972      ;
; 1.281 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.978      ;
; 1.282 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 1.981      ;
; 1.331 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.029      ;
; 1.385 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.083      ;
; 1.401 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.098      ;
; 1.422 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.119      ;
; 1.427 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; -0.327     ; 1.286      ;
; 1.434 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.131      ;
; 1.449 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.147      ;
; 1.458 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.157      ;
; 1.461 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.160      ;
; 1.466 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.163      ;
; 1.467 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.164      ;
; 1.468 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.165      ;
; 1.485 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.184      ;
; 1.488 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.186      ;
; 1.498 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.197      ;
; 1.523 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.220      ;
; 1.531 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.798      ;
; 1.531 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.798      ;
; 1.531 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.798      ;
; 1.531 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.798      ;
; 1.533 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.232      ;
; 1.534 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.233      ;
; 1.534 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.233      ;
; 1.539 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.806      ;
; 1.543 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.240      ;
; 1.546 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.245      ;
; 1.548 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.247      ;
; 1.550 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.249      ;
; 1.580 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.846      ;
; 1.586 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.285      ;
; 1.615 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.314      ;
; 1.642 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.340      ;
; 1.643 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.341      ;
; 1.644 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.342      ;
; 1.644 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.342      ;
; 1.655 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.353      ;
; 1.657 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.355      ;
; 1.659 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.357      ;
; 1.661 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.359      ;
; 1.664 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.362      ;
; 1.666 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.364      ;
; 1.666 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.364      ;
; 1.668 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.366      ;
; 1.669 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.366      ;
; 1.672 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.369      ;
; 1.672 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.369      ;
; 1.674 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.371      ;
; 1.705 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.403      ;
; 1.706 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.404      ;
; 1.715 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.980      ;
; 1.715 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.980      ;
; 1.715 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.980      ;
; 1.715 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.980      ;
; 1.723 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.422      ;
; 1.725 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.424      ;
; 1.728 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.427      ;
; 1.729 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.428      ;
; 1.741 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.440      ;
; 1.743 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.442      ;
; 1.744 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.443      ;
; 1.768 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.465      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.773 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 2.039      ;
; 1.779 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.477      ;
; 1.816 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.514      ;
; 1.819 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.518      ;
; 1.822 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.519      ;
; 1.824 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.521      ;
; 1.840 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.537      ;
; 1.844 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.541      ;
; 1.845 ; n_shift_reg:reg_14|PR[1]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.513      ; 2.544      ;
; 1.851 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.549      ;
; 1.852 ; n_shift_reg:reg_14|PR[5]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.550      ;
; 1.854 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.511      ; 2.551      ;
; 1.854 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.552      ;
; 1.855 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.553      ;
; 1.856 ; n_shift_reg:reg_14|PR[5]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.512      ; 2.554      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 268.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.731 ; -47.131           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.840                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.731 ; n_shift_reg:reg_14|PR[5]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 4.038      ;
; -2.730 ; n_shift_reg:reg_14|PR[5]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 4.037      ;
; -2.730 ; n_shift_reg:reg_14|PR[5]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 4.037      ;
; -2.729 ; n_shift_reg:reg_14|PR[5]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 4.036      ;
; -2.729 ; n_shift_reg:reg_14|PR[5]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 4.036      ;
; -2.699 ; n_shift_reg:reg_14|PR[3]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 4.007      ;
; -2.699 ; n_shift_reg:reg_14|PR[3]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 4.007      ;
; -2.698 ; n_shift_reg:reg_14|PR[3]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 4.006      ;
; -2.697 ; n_shift_reg:reg_14|PR[3]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 4.005      ;
; -2.696 ; n_shift_reg:reg_14|PR[3]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 4.004      ;
; -2.664 ; n_shift_reg:reg_14|PR[1]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.972      ;
; -2.664 ; n_shift_reg:reg_14|PR[1]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.972      ;
; -2.663 ; n_shift_reg:reg_14|PR[1]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.971      ;
; -2.662 ; n_shift_reg:reg_14|PR[1]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.970      ;
; -2.661 ; n_shift_reg:reg_14|PR[1]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.969      ;
; -2.565 ; n_shift_reg:reg_14|PR[12] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.872      ;
; -2.565 ; n_shift_reg:reg_14|PR[12] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.872      ;
; -2.564 ; n_shift_reg:reg_14|PR[12] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.871      ;
; -2.563 ; n_shift_reg:reg_14|PR[12] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.870      ;
; -2.562 ; n_shift_reg:reg_14|PR[12] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.869      ;
; -2.524 ; n_shift_reg:reg_14|PR[2]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.832      ;
; -2.524 ; n_shift_reg:reg_14|PR[2]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.832      ;
; -2.523 ; n_shift_reg:reg_14|PR[2]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.831      ;
; -2.522 ; n_shift_reg:reg_14|PR[2]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.830      ;
; -2.521 ; n_shift_reg:reg_14|PR[5]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.829      ;
; -2.521 ; n_shift_reg:reg_14|PR[2]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.829      ;
; -2.520 ; n_shift_reg:reg_14|PR[5]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.828      ;
; -2.519 ; n_shift_reg:reg_14|PR[5]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.827      ;
; -2.505 ; n_shift_reg:reg_14|PR[6]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.812      ;
; -2.504 ; n_shift_reg:reg_14|PR[6]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.811      ;
; -2.504 ; n_shift_reg:reg_14|PR[6]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.811      ;
; -2.503 ; n_shift_reg:reg_14|PR[6]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.810      ;
; -2.503 ; n_shift_reg:reg_14|PR[6]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.810      ;
; -2.495 ; n_shift_reg:reg_14|PR[11] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.800      ;
; -2.495 ; n_shift_reg:reg_14|PR[11] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.800      ;
; -2.494 ; n_shift_reg:reg_14|PR[11] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.799      ;
; -2.493 ; n_shift_reg:reg_14|PR[11] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.798      ;
; -2.492 ; n_shift_reg:reg_14|PR[11] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.797      ;
; -2.485 ; n_shift_reg:reg_14|PR[3]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.794      ;
; -2.484 ; n_shift_reg:reg_14|PR[3]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.793      ;
; -2.482 ; n_shift_reg:reg_14|PR[3]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.791      ;
; -2.480 ; n_shift_reg:reg_14|PR[9]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.785      ;
; -2.480 ; n_shift_reg:reg_14|PR[9]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.785      ;
; -2.479 ; n_shift_reg:reg_14|PR[9]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.784      ;
; -2.478 ; n_shift_reg:reg_14|PR[9]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.783      ;
; -2.477 ; n_shift_reg:reg_14|PR[9]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.782      ;
; -2.450 ; n_shift_reg:reg_14|PR[1]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.759      ;
; -2.449 ; n_shift_reg:reg_14|PR[1]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.758      ;
; -2.447 ; n_shift_reg:reg_14|PR[1]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.756      ;
; -2.380 ; n_shift_reg:reg_14|PR[4]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.688      ;
; -2.380 ; n_shift_reg:reg_14|PR[4]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.688      ;
; -2.379 ; n_shift_reg:reg_14|PR[4]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.687      ;
; -2.378 ; n_shift_reg:reg_14|PR[4]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.686      ;
; -2.377 ; n_shift_reg:reg_14|PR[4]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.685      ;
; -2.351 ; n_shift_reg:reg_14|PR[12] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.659      ;
; -2.350 ; n_shift_reg:reg_14|PR[12] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.658      ;
; -2.348 ; n_shift_reg:reg_14|PR[12] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.656      ;
; -2.340 ; n_shift_reg:reg_14|PR[10] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.645      ;
; -2.340 ; n_shift_reg:reg_14|PR[10] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.645      ;
; -2.339 ; n_shift_reg:reg_14|PR[10] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.644      ;
; -2.338 ; n_shift_reg:reg_14|PR[10] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.643      ;
; -2.337 ; n_shift_reg:reg_14|PR[10] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.642      ;
; -2.310 ; n_shift_reg:reg_14|PR[2]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.619      ;
; -2.309 ; n_shift_reg:reg_14|PR[2]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.618      ;
; -2.307 ; n_shift_reg:reg_14|PR[2]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.616      ;
; -2.302 ; n_shift_reg:reg_14|PR[13] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.229      ;
; -2.298 ; n_shift_reg:reg_14|PR[8]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.603      ;
; -2.297 ; n_shift_reg:reg_14|PR[8]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.602      ;
; -2.297 ; n_shift_reg:reg_14|PR[8]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.602      ;
; -2.296 ; n_shift_reg:reg_14|PR[8]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.601      ;
; -2.296 ; n_shift_reg:reg_14|PR[8]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.306      ; 3.601      ;
; -2.295 ; n_shift_reg:reg_14|PR[6]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.603      ;
; -2.294 ; n_shift_reg:reg_14|PR[6]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.602      ;
; -2.293 ; n_shift_reg:reg_14|PR[6]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.309      ; 3.601      ;
; -2.284 ; n_shift_reg:reg_14|PR[7]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.591      ;
; -2.283 ; n_shift_reg:reg_14|PR[7]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.590      ;
; -2.283 ; n_shift_reg:reg_14|PR[7]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.590      ;
; -2.282 ; n_shift_reg:reg_14|PR[7]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.589      ;
; -2.282 ; n_shift_reg:reg_14|PR[7]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.589      ;
; -2.281 ; n_shift_reg:reg_14|PR[11] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.587      ;
; -2.280 ; n_shift_reg:reg_14|PR[11] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.586      ;
; -2.278 ; n_shift_reg:reg_14|PR[11] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.584      ;
; -2.266 ; n_shift_reg:reg_14|PR[9]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.572      ;
; -2.265 ; n_shift_reg:reg_14|PR[9]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.571      ;
; -2.263 ; n_shift_reg:reg_14|PR[9]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.569      ;
; -2.180 ; n_shift_reg:reg_14|PR[0]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.487      ;
; -2.180 ; n_shift_reg:reg_14|PR[0]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.487      ;
; -2.179 ; n_shift_reg:reg_14|PR[0]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.486      ;
; -2.178 ; n_shift_reg:reg_14|PR[0]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.485      ;
; -2.177 ; n_shift_reg:reg_14|PR[0]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.484      ;
; -2.166 ; n_shift_reg:reg_14|PR[4]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.475      ;
; -2.165 ; n_shift_reg:reg_14|PR[4]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.474      ;
; -2.163 ; n_shift_reg:reg_14|PR[4]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.310      ; 3.472      ;
; -2.142 ; n_shift_reg:reg_14|PR[13] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.449      ;
; -2.141 ; n_shift_reg:reg_14|PR[13] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.448      ;
; -2.141 ; n_shift_reg:reg_14|PR[13] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.448      ;
; -2.140 ; n_shift_reg:reg_14|PR[13] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.447      ;
; -2.140 ; n_shift_reg:reg_14|PR[13] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.308      ; 3.447      ;
; -2.126 ; n_shift_reg:reg_14|PR[10] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.432      ;
; -2.125 ; n_shift_reg:reg_14|PR[10] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.307      ; 3.431      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.573 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.816      ;
; 0.763 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
; 0.787 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.031      ;
; 0.792 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.034      ;
; 0.794 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.039      ;
; 0.798 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.041      ;
; 0.962 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.602      ;
; 0.991 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 1.008 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.648      ;
; 1.074 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.318      ;
; 1.108 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.747      ;
; 1.139 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.778      ;
; 1.142 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.782      ;
; 1.145 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.785      ;
; 1.168 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.808      ;
; 1.172 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.811      ;
; 1.187 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.826      ;
; 1.202 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.841      ;
; 1.269 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.909      ;
; 1.276 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 1.914      ;
; 1.301 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 1.939      ;
; 1.309 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.949      ;
; 1.312 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; -0.301     ; 1.182      ;
; 1.323 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.962      ;
; 1.326 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.966      ;
; 1.333 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.973      ;
; 1.335 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.975      ;
; 1.351 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.990      ;
; 1.352 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.991      ;
; 1.353 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.992      ;
; 1.362 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.002      ;
; 1.363 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.003      ;
; 1.383 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.024      ;
; 1.385 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.026      ;
; 1.386 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.629      ;
; 1.387 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.028      ;
; 1.392 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.030      ;
; 1.396 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.396 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.396 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.396 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.402 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.041      ;
; 1.410 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.051      ;
; 1.411 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.052      ;
; 1.412 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.053      ;
; 1.420 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.061      ;
; 1.448 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.690      ;
; 1.480 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.120      ;
; 1.493 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.132      ;
; 1.494 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.133      ;
; 1.495 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.135      ;
; 1.495 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.134      ;
; 1.496 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.135      ;
; 1.496 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.135      ;
; 1.513 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.153      ;
; 1.517 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.157      ;
; 1.519 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.159      ;
; 1.521 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.161      ;
; 1.526 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.166      ;
; 1.527 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.166      ;
; 1.528 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.168      ;
; 1.539 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.177      ;
; 1.539 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.177      ;
; 1.541 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.179      ;
; 1.549 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.188      ;
; 1.553 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.193      ;
; 1.554 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.194      ;
; 1.556 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.196      ;
; 1.560 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.200      ;
; 1.561 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.802      ;
; 1.561 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.802      ;
; 1.561 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.802      ;
; 1.561 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.802      ;
; 1.564 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.205      ;
; 1.566 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.207      ;
; 1.578 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.218      ;
; 1.580 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.220      ;
; 1.582 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.221      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.851      ;
; 1.637 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.277      ;
; 1.642 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.281      ;
; 1.653 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.292      ;
; 1.659 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.300      ;
; 1.663 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.302      ;
; 1.664 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.302      ;
; 1.666 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.304      ;
; 1.675 ; n_shift_reg:reg_14|PR[12]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.315      ;
; 1.679 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.318      ;
; 1.680 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.467      ; 2.318      ;
; 1.682 ; n_shift_reg:reg_14|PR[1]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.322      ;
; 1.687 ; n_shift_reg:reg_14|PR[5]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.326      ;
; 1.688 ; n_shift_reg:reg_14|PR[5]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.327      ;
; 1.690 ; n_shift_reg:reg_14|PR[5]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.468      ; 2.329      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.063 ; -14.669           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.681                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.063 ; n_shift_reg:reg_14|PR[5]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.203      ;
; -1.063 ; n_shift_reg:reg_14|PR[5]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.203      ;
; -1.062 ; n_shift_reg:reg_14|PR[5]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.202      ;
; -1.062 ; n_shift_reg:reg_14|PR[5]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.202      ;
; -1.062 ; n_shift_reg:reg_14|PR[5]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.202      ;
; -0.952 ; n_shift_reg:reg_14|PR[5]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.092      ;
; -0.950 ; n_shift_reg:reg_14|PR[5]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.090      ;
; -0.950 ; n_shift_reg:reg_14|PR[5]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.090      ;
; -0.935 ; n_shift_reg:reg_14|PR[6]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.075      ;
; -0.935 ; n_shift_reg:reg_14|PR[6]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.075      ;
; -0.934 ; n_shift_reg:reg_14|PR[6]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.074      ;
; -0.934 ; n_shift_reg:reg_14|PR[6]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.074      ;
; -0.934 ; n_shift_reg:reg_14|PR[6]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.074      ;
; -0.905 ; n_shift_reg:reg_14|PR[3]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.046      ;
; -0.904 ; n_shift_reg:reg_14|PR[3]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.045      ;
; -0.903 ; n_shift_reg:reg_14|PR[3]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.044      ;
; -0.902 ; n_shift_reg:reg_14|PR[3]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.043      ;
; -0.901 ; n_shift_reg:reg_14|PR[3]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.042      ;
; -0.888 ; n_shift_reg:reg_14|PR[1]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.029      ;
; -0.887 ; n_shift_reg:reg_14|PR[1]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.028      ;
; -0.886 ; n_shift_reg:reg_14|PR[1]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.027      ;
; -0.885 ; n_shift_reg:reg_14|PR[1]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.026      ;
; -0.884 ; n_shift_reg:reg_14|PR[1]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 2.025      ;
; -0.866 ; n_shift_reg:reg_14|PR[12] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.006      ;
; -0.865 ; n_shift_reg:reg_14|PR[12] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.005      ;
; -0.864 ; n_shift_reg:reg_14|PR[12] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.004      ;
; -0.863 ; n_shift_reg:reg_14|PR[12] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.003      ;
; -0.862 ; n_shift_reg:reg_14|PR[12] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 2.002      ;
; -0.856 ; n_shift_reg:reg_14|PR[11] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.996      ;
; -0.855 ; n_shift_reg:reg_14|PR[11] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.995      ;
; -0.854 ; n_shift_reg:reg_14|PR[11] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.994      ;
; -0.853 ; n_shift_reg:reg_14|PR[11] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.993      ;
; -0.852 ; n_shift_reg:reg_14|PR[11] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.992      ;
; -0.848 ; n_shift_reg:reg_14|PR[9]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.988      ;
; -0.847 ; n_shift_reg:reg_14|PR[9]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.987      ;
; -0.846 ; n_shift_reg:reg_14|PR[9]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.986      ;
; -0.845 ; n_shift_reg:reg_14|PR[9]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.985      ;
; -0.844 ; n_shift_reg:reg_14|PR[9]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.984      ;
; -0.824 ; n_shift_reg:reg_14|PR[6]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.964      ;
; -0.822 ; n_shift_reg:reg_14|PR[6]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.962      ;
; -0.822 ; n_shift_reg:reg_14|PR[6]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.962      ;
; -0.809 ; n_shift_reg:reg_14|PR[2]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.950      ;
; -0.808 ; n_shift_reg:reg_14|PR[2]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.949      ;
; -0.807 ; n_shift_reg:reg_14|PR[2]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.948      ;
; -0.806 ; n_shift_reg:reg_14|PR[2]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.947      ;
; -0.805 ; n_shift_reg:reg_14|PR[2]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.946      ;
; -0.795 ; n_shift_reg:reg_14|PR[10] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.935      ;
; -0.794 ; n_shift_reg:reg_14|PR[3]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.935      ;
; -0.794 ; n_shift_reg:reg_14|PR[10] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.934      ;
; -0.793 ; n_shift_reg:reg_14|PR[3]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.934      ;
; -0.793 ; n_shift_reg:reg_14|PR[10] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.933      ;
; -0.792 ; n_shift_reg:reg_14|PR[10] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.932      ;
; -0.791 ; n_shift_reg:reg_14|PR[3]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.932      ;
; -0.791 ; n_shift_reg:reg_14|PR[10] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.931      ;
; -0.774 ; n_shift_reg:reg_14|PR[1]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.915      ;
; -0.772 ; n_shift_reg:reg_14|PR[1]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.913      ;
; -0.769 ; n_shift_reg:reg_14|PR[1]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.910      ;
; -0.768 ; n_shift_reg:reg_14|PR[13] ; n_shift_reg:reg_14|PR[12] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.713      ;
; -0.752 ; n_shift_reg:reg_14|PR[12] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.892      ;
; -0.750 ; n_shift_reg:reg_14|PR[12] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.890      ;
; -0.747 ; n_shift_reg:reg_14|PR[12] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.887      ;
; -0.742 ; n_shift_reg:reg_14|PR[11] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.882      ;
; -0.740 ; n_shift_reg:reg_14|PR[11] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.880      ;
; -0.737 ; n_shift_reg:reg_14|PR[11] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.877      ;
; -0.735 ; n_shift_reg:reg_14|PR[4]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.876      ;
; -0.734 ; n_shift_reg:reg_14|PR[4]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.875      ;
; -0.734 ; n_shift_reg:reg_14|PR[9]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.874      ;
; -0.733 ; n_shift_reg:reg_14|PR[4]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.874      ;
; -0.732 ; n_shift_reg:reg_14|PR[4]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.873      ;
; -0.732 ; n_shift_reg:reg_14|PR[9]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.872      ;
; -0.731 ; n_shift_reg:reg_14|PR[4]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.872      ;
; -0.729 ; n_shift_reg:reg_14|PR[9]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.869      ;
; -0.723 ; n_shift_reg:reg_14|PR[8]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.863      ;
; -0.723 ; n_shift_reg:reg_14|PR[8]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.863      ;
; -0.722 ; n_shift_reg:reg_14|PR[8]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.862      ;
; -0.722 ; n_shift_reg:reg_14|PR[8]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.862      ;
; -0.721 ; n_shift_reg:reg_14|PR[8]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.861      ;
; -0.720 ; n_shift_reg:reg_14|PR[13] ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.860      ;
; -0.720 ; n_shift_reg:reg_14|PR[13] ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.860      ;
; -0.719 ; n_shift_reg:reg_14|PR[13] ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.859      ;
; -0.719 ; n_shift_reg:reg_14|PR[13] ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.859      ;
; -0.719 ; n_shift_reg:reg_14|PR[13] ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.859      ;
; -0.710 ; n_shift_reg:reg_14|PR[7]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.850      ;
; -0.710 ; n_shift_reg:reg_14|PR[7]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.850      ;
; -0.709 ; n_shift_reg:reg_14|PR[7]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.849      ;
; -0.709 ; n_shift_reg:reg_14|PR[7]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.849      ;
; -0.709 ; n_shift_reg:reg_14|PR[7]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.849      ;
; -0.705 ; n_shift_reg:reg_14|PR[0]  ; leds[7]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.845      ;
; -0.704 ; n_shift_reg:reg_14|PR[0]  ; leds[6]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.844      ;
; -0.703 ; n_shift_reg:reg_14|PR[0]  ; leds[4]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.843      ;
; -0.702 ; n_shift_reg:reg_14|PR[0]  ; leds[3]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.842      ;
; -0.701 ; n_shift_reg:reg_14|PR[0]  ; leds[2]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.841      ;
; -0.695 ; n_shift_reg:reg_14|PR[2]  ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.836      ;
; -0.693 ; n_shift_reg:reg_14|PR[2]  ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.834      ;
; -0.690 ; n_shift_reg:reg_14|PR[2]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.154      ; 1.831      ;
; -0.681 ; n_shift_reg:reg_14|PR[10] ; leds[0]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.821      ;
; -0.679 ; n_shift_reg:reg_14|PR[10] ; leds[5]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.819      ;
; -0.676 ; n_shift_reg:reg_14|PR[10] ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.816      ;
; -0.652 ; n_shift_reg:reg_14|PR[7]  ; n_shift_reg:reg_14|PR[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.597      ;
; -0.629 ; n_shift_reg:reg_14|PR[8]  ; leds[1]~reg0              ; clk          ; clk         ; 1.000        ; 0.153      ; 1.769      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[0] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.182 ; n_counter:counter_leds|count[1] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.273 ; n_shift_reg:reg_14|PR[2]        ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.379 ; n_shift_reg:reg_14|PR[4]        ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.504      ;
; 0.384 ; n_shift_reg:reg_14|PR[5]        ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.509      ;
; 0.386 ; n_shift_reg:reg_14|PR[10]       ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.511      ;
; 0.386 ; n_shift_reg:reg_14|PR[12]       ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.512      ;
; 0.388 ; n_shift_reg:reg_14|PR[3]        ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.513      ;
; 0.474 ; n_shift_reg:reg_14|PR[0]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.803      ;
; 0.489 ; n_shift_reg:reg_14|PR[9]        ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.614      ;
; 0.538 ; n_shift_reg:reg_14|PR[11]       ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.546 ; n_shift_reg:reg_14|PR[4]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.874      ;
; 0.549 ; n_shift_reg:reg_14|PR[6]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.878      ;
; 0.568 ; n_shift_reg:reg_14|PR[0]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.896      ;
; 0.569 ; n_shift_reg:reg_14|PR[7]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.898      ;
; 0.570 ; n_shift_reg:reg_14|PR[8]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.898      ;
; 0.571 ; n_shift_reg:reg_14|PR[13]       ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.899      ;
; 0.576 ; n_shift_reg:reg_14|PR[5]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.904      ;
; 0.619 ; n_shift_reg:reg_14|PR[2]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.947      ;
; 0.624 ; n_shift_reg:reg_14|PR[7]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.952      ;
; 0.630 ; n_shift_reg:reg_14|PR[0]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.959      ;
; 0.645 ; n_shift_reg:reg_14|PR[10]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.973      ;
; 0.646 ; n_shift_reg:reg_14|PR[2]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.974      ;
; 0.649 ; n_counter:counter_leds|count[0] ; n_counter:counter_leds|count[1] ; clk          ; clk         ; 0.000        ; -0.149     ; 0.584      ;
; 0.650 ; n_shift_reg:reg_14|PR[9]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 0.977      ;
; 0.656 ; n_shift_reg:reg_14|PR[13]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.985      ;
; 0.665 ; n_shift_reg:reg_14|PR[0]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.994      ;
; 0.672 ; n_shift_reg:reg_14|PR[6]        ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.798      ;
; 0.675 ; n_shift_reg:reg_14|PR[9]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.003      ;
; 0.679 ; n_shift_reg:reg_14|PR[9]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.006      ;
; 0.687 ; n_shift_reg:reg_14|PR[9]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.015      ;
; 0.688 ; n_shift_reg:reg_14|PR[11]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.016      ;
; 0.689 ; n_shift_reg:reg_14|PR[9]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.017      ;
; 0.697 ; n_shift_reg:reg_14|PR[2]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.026      ;
; 0.697 ; n_shift_reg:reg_14|PR[2]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.026      ;
; 0.698 ; n_shift_reg:reg_14|PR[2]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.027      ;
; 0.700 ; n_shift_reg:reg_14|PR[1]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.028      ;
; 0.700 ; n_shift_reg:reg_14|PR[10]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.027      ;
; 0.707 ; n_shift_reg:reg_14|PR[2]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.035      ;
; 0.712 ; n_shift_reg:reg_14|PR[8]        ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.837      ;
; 0.718 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[8]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.718 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[9]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.718 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[10]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.718 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[11]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.843      ;
; 0.722 ; n_shift_reg:reg_14|PR[3]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.050      ;
; 0.727 ; n_shift_reg:reg_14|PR[1]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.056      ;
; 0.741 ; n_shift_reg:reg_14|PR[4]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.070      ;
; 0.742 ; n_shift_reg:reg_14|PR[4]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.071      ;
; 0.744 ; n_shift_reg:reg_14|PR[4]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.073      ;
; 0.747 ; n_shift_reg:reg_14|PR[4]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.075      ;
; 0.755 ; n_shift_reg:reg_14|PR[6]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.084      ;
; 0.769 ; n_shift_reg:reg_14|PR[8]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.097      ;
; 0.769 ; n_shift_reg:reg_14|PR[12]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.097      ;
; 0.769 ; n_shift_reg:reg_14|PR[13]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.098      ;
; 0.772 ; n_shift_reg:reg_14|PR[13]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.101      ;
; 0.773 ; n_shift_reg:reg_14|PR[0]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.101      ;
; 0.774 ; n_shift_reg:reg_14|PR[0]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.102      ;
; 0.774 ; n_shift_reg:reg_14|PR[5]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.103      ;
; 0.774 ; n_shift_reg:reg_14|PR[7]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.103      ;
; 0.775 ; n_shift_reg:reg_14|PR[0]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.103      ;
; 0.775 ; n_shift_reg:reg_14|PR[0]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.103      ;
; 0.777 ; n_shift_reg:reg_14|PR[5]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.106      ;
; 0.778 ; n_shift_reg:reg_14|PR[9]        ; leds[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.105      ;
; 0.778 ; n_shift_reg:reg_14|PR[9]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.105      ;
; 0.778 ; n_shift_reg:reg_14|PR[5]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.107      ;
; 0.780 ; n_shift_reg:reg_14|PR[9]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.107      ;
; 0.784 ; n_shift_reg:reg_14|PR[1]        ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.113      ;
; 0.786 ; n_shift_reg:reg_14|PR[7]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.115      ;
; 0.786 ; n_shift_reg:reg_14|PR[1]        ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.115      ;
; 0.793 ; n_shift_reg:reg_14|PR[13]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.121      ;
; 0.804 ; n_shift_reg:reg_14|PR[6]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.133      ;
; 0.805 ; n_shift_reg:reg_14|PR[2]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.133      ;
; 0.806 ; n_shift_reg:reg_14|PR[2]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.134      ;
; 0.811 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.935      ;
; 0.811 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[2]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.935      ;
; 0.811 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[3]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.935      ;
; 0.811 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[4]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.935      ;
; 0.821 ; n_shift_reg:reg_14|PR[12]       ; leds[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.150      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[12]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[13]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[0]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[5]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_counter:counter_leds|count[1] ; n_shift_reg:reg_14|PR[6]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.950      ;
; 0.825 ; n_shift_reg:reg_14|PR[8]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.153      ;
; 0.829 ; n_shift_reg:reg_14|PR[6]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.157      ;
; 0.834 ; n_shift_reg:reg_14|PR[4]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.162      ;
; 0.835 ; n_shift_reg:reg_14|PR[4]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.163      ;
; 0.836 ; n_shift_reg:reg_14|PR[4]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.164      ;
; 0.844 ; n_shift_reg:reg_14|PR[11]       ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.172      ;
; 0.844 ; n_shift_reg:reg_14|PR[3]        ; leds[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.245      ; 1.173      ;
; 0.844 ; n_shift_reg:reg_14|PR[10]       ; leds[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.172      ;
; 0.848 ; n_shift_reg:reg_14|PR[8]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.175      ;
; 0.851 ; n_shift_reg:reg_14|PR[7]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.179      ;
; 0.857 ; n_shift_reg:reg_14|PR[8]        ; leds[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.184      ;
; 0.861 ; n_shift_reg:reg_14|PR[11]       ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.243      ; 1.188      ;
; 0.870 ; n_shift_reg:reg_14|PR[7]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.198      ;
; 0.875 ; n_shift_reg:reg_14|PR[1]        ; leds[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.203      ;
; 0.876 ; n_shift_reg:reg_14|PR[1]        ; leds[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.204      ;
; 0.876 ; n_shift_reg:reg_14|PR[1]        ; leds[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.204      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.125  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.125  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -53.906 ; 0.0   ; 0.0      ; 0.0     ; -33.84              ;
;  clk             ; -53.906 ; 0.000 ; N/A      ; N/A     ; -33.840             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; up_down                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1809     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1809     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; up_down    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; up_down    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Thu Oct 14 10:51:56 2021
Info: Command: quartus_sta lights_game -c lights_game
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lights_game.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.125
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.125             -53.906 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.840 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.731             -47.131 clk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.840 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.063             -14.669 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.681 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4833 megabytes
    Info: Processing ended: Thu Oct 14 10:51:59 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


