clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
vec_rsc_m_wstate 3 std_logic_vector sc_lv
vec_rsc_m_wCaughtUp 1 std_logic sc_logic
vec_rsc_RREADY 1 std_logic sc_logic
vec_rsc_RVALID 1 std_logic sc_logic
vec_rsc_RUSER 1 std_logic sc_logic
vec_rsc_RLAST 1 std_logic sc_logic
vec_rsc_RRESP 2 std_logic_vector sc_lv
vec_rsc_RDATA 32 std_logic_vector sc_lv
vec_rsc_RID 1 std_logic sc_logic
vec_rsc_ARREADY 1 std_logic sc_logic
vec_rsc_ARVALID 1 std_logic sc_logic
vec_rsc_ARUSER 1 std_logic sc_logic
vec_rsc_ARREGION 4 std_logic_vector sc_lv
vec_rsc_ARQOS 4 std_logic_vector sc_lv
vec_rsc_ARPROT 3 std_logic_vector sc_lv
vec_rsc_ARCACHE 4 std_logic_vector sc_lv
vec_rsc_ARLOCK 1 std_logic sc_logic
vec_rsc_ARBURST 2 std_logic_vector sc_lv
vec_rsc_ARSIZE 3 std_logic_vector sc_lv
vec_rsc_ARLEN 8 std_logic_vector sc_lv
vec_rsc_ARADDR 32 std_logic_vector sc_lv
vec_rsc_ARID 1 std_logic sc_logic
vec_rsc_BREADY 1 std_logic sc_logic
vec_rsc_BVALID 1 std_logic sc_logic
vec_rsc_BUSER 1 std_logic sc_logic
vec_rsc_BRESP 2 std_logic_vector sc_lv
vec_rsc_BID 1 std_logic sc_logic
vec_rsc_WREADY 1 std_logic sc_logic
vec_rsc_WVALID 1 std_logic sc_logic
vec_rsc_WUSER 1 std_logic sc_logic
vec_rsc_WLAST 1 std_logic sc_logic
vec_rsc_WSTRB 4 std_logic_vector sc_lv
vec_rsc_WDATA 32 std_logic_vector sc_lv
vec_rsc_AWREADY 1 std_logic sc_logic
vec_rsc_AWVALID 1 std_logic sc_logic
vec_rsc_AWUSER 1 std_logic sc_logic
vec_rsc_AWREGION 4 std_logic_vector sc_lv
vec_rsc_AWQOS 4 std_logic_vector sc_lv
vec_rsc_AWPROT 3 std_logic_vector sc_lv
vec_rsc_AWCACHE 4 std_logic_vector sc_lv
vec_rsc_AWLOCK 1 std_logic sc_logic
vec_rsc_AWBURST 2 std_logic_vector sc_lv
vec_rsc_AWSIZE 3 std_logic_vector sc_lv
vec_rsc_AWLEN 8 std_logic_vector sc_lv
vec_rsc_AWADDR 32 std_logic_vector sc_lv
vec_rsc_AWID 1 std_logic sc_logic
vec_rsc_triosy_lz 1 std_logic sc_logic
p_rsc_dat 32 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 32 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_adrb 10 std_logic_vector sc_lv
twiddle_rsc_qb 32 std_logic_vector sc_lv
twiddle_rsc_triosy_lz 1 std_logic sc_logic
twiddle_h_rsc_adrb 10 std_logic_vector sc_lv
twiddle_h_rsc_qb 32 std_logic_vector sc_lv
twiddle_h_rsc_triosy_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
