Flow report for OV5640_VGA
Sun Jun 19 10:57:08 2022
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Sun Jun 19 10:57:08 2022       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; OV5640_VGA                                  ;
; Top-level Entity Name              ; OV5640_VGA_SOBEL_Ero_Dli                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,043 / 10,320 ( 29 % )                     ;
;     Total combinational functions  ; 2,229 / 10,320 ( 22 % )                     ;
;     Dedicated logic registers      ; 1,949 / 10,320 ( 19 % )                     ;
; Total registers                    ; 1949                                        ;
; Total pins                         ; 74 / 180 ( 41 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 241,624 / 423,936 ( 57 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 2 / 2 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/19/2022 10:56:13 ;
; Main task         ; Compilation         ;
; Revision Name     ; OV5640_VGA          ;
+-------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                       ;
+--------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+--------------------------+-------------------+
; Assignment Name                      ; Value                                                                                                                                                                            ; Default Value ; Entity Name              ; Section Id        ;
+--------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+--------------------------+-------------------+
; COMPILER_SIGNATURE_ID                ; 186418500916.165560737338260                                                                                                                                                     ; --            ; --                       ; --                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                               ; --            ; --                       ; tb_dip_rgb2ycrcb  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                               ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; tb_get_3x3_matrix                                                                                                                                                                ; --            ; --                       ; eda_simulation    ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                                                                                                                                                                      ; --            ; --                       ; eda_simulation    ;
; EDA_SIMULATION_TOOL                  ; ModelSim (Verilog)                                                                                                                                                               ; <None>        ; --                       ; --                ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                                                                                  ; --            ; --                       ; eda_simulation    ;
; EDA_TEST_BENCH_FILE                  ; ../SIM/tb_dip_rgb2ycrcb.v                                                                                                                                                        ; --            ; --                       ; tb_dip_rgb2ycrcb  ;
; EDA_TEST_BENCH_FILE                  ; ../SIM/sobel/tb_get_3x3_matrix.v                                                                                                                                                 ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ../RTL/SOBEL/get_3x3_matrix.v                                                                                                                                                    ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ../RTL/SOBEL/sobel_detect.v                                                                                                                                                      ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ip_core/fifo/fifo.v                                                                                                                                                              ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ../RTL/SOBEL/get_3x3_matrix_shift_ram.v                                                                                                                                          ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ip_core/shift_ram/shift_ram.v                                                                                                                                                    ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_FILE                  ; ip_core/shift_ram/shift_ram.qip                                                                                                                                                  ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_MODULE_NAME           ; tb_dip_rgb2ycrcb                                                                                                                                                                 ; --            ; --                       ; tb_dip_rgb2ycrcb  ;
; EDA_TEST_BENCH_MODULE_NAME           ; tb_get_3x3_matrix                                                                                                                                                                ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TEST_BENCH_NAME                  ; tb_dip_rgb2ycrcb                                                                                                                                                                 ; --            ; --                       ; eda_simulation    ;
; EDA_TEST_BENCH_NAME                  ; tb_get_3x3_matrix                                                                                                                                                                ; --            ; --                       ; eda_simulation    ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1 us                                                                                                                                                                             ; --            ; --                       ; tb_dip_rgb2ycrcb  ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1 us                                                                                                                                                                             ; --            ; --                       ; tb_get_3x3_matrix ;
; EDA_TIME_SCALE                       ; 1 ps                                                                                                                                                                             ; --            ; --                       ; eda_simulation    ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                               ; --            ; --                       ; --                ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                               ; --            ; --                       ; --                ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/shift_ram/shift_ram_inst.v                                                                                                                                               ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/fifo/fifo_inst.v                                                                                                                                                         ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/sdram_fifo/sdram_fifo_inst.v                                                                                                                                             ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/clk_gen/CLK_VGA_inst.v                                                                                                                                                   ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/clk_gen/CLK_VGA.ppf                                                                                                                                                      ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/clk_gen/CLK_GEN_inst.v                                                                                                                                                   ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/clk_gen/CLK_GEN.ppf                                                                                                                                                      ; --            ; --                       ; --                ;
; MISC_FILE                            ; ip_core/shift_ram_1bit/shift_ram_1bit_inst.v                                                                                                                                     ; --            ; --                       ; --                ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                ; --            ; --                       ; --                ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                ; --            ; --                       ; --                ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                       ; --            ; --                       ; --                ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                       ; --            ; --                       ; --                ;
; PARTITION_COLOR                      ; 16764057                                                                                                                                                                         ; --            ; OV5640_VGA_SOBEL_Ero_Dli ; Top               ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                                                                                                                                                            ; --            ; OV5640_VGA_SOBEL_Ero_Dli ; Top               ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                                                                                                                                                           ; --            ; OV5640_VGA_SOBEL_Ero_Dli ; Top               ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                              ; --            ; --                       ; --                ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                            ; --            ; --                       ; --                ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                     ; --            ; --                       ; --                ;
; SLD_FILE                             ; db/test_auto_stripped.stp                                                                                                                                                        ; --            ; --                       ; --                ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                              ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                    ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                          ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                          ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                           ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                    ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                       ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                   ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                           ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                     ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                        ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                              ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                         ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                             ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                     ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                    ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=2048                                                                                                                                                            ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=2048                                                                                                                                                            ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=44                                                                                                                                                                 ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=44                                                                                                                                                              ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_BITS=44                                                                                                                                                    ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --                       ; auto_signaltap_0  ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=157                                                                                                                                                    ; --            ; --                       ; auto_signaltap_0  ;
; TOP_LEVEL_ENTITY                     ; OV5640_VGA_SOBEL_Ero_Dli                                                                                                                                                         ; OV5640_VGA    ; --                       ; --                ;
; USE_SIGNALTAP_FILE                   ; output_files/test.stp                                                                                                                                                            ; --            ; --                       ; --                ;
+--------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+--------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:00:29     ; 1.0                     ; 4963 MB             ; 00:00:46                           ;
; Fitter                    ; 00:00:10     ; 2.1                     ; 6305 MB             ; 00:00:15                           ;
; Assembler                 ; 00:00:01     ; 1.0                     ; 4752 MB             ; 00:00:01                           ;
; TimeQuest Timing Analyzer ; 00:00:03     ; 1.0                     ; 4992 MB             ; 00:00:03                           ;
; EDA Netlist Writer        ; 00:00:04     ; 1.0                     ; 4754 MB             ; 00:00:04                           ;
; Total                     ; 00:00:47     ; --                      ; --                  ; 00:01:09                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+---------------------------+------------------+-----------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+---------------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis      ; WINDOWS-LUUTAQT  ; Windows 7 ; 6.2        ; x86_64         ;
; Fitter                    ; WINDOWS-LUUTAQT  ; Windows 7 ; 6.2        ; x86_64         ;
; Assembler                 ; WINDOWS-LUUTAQT  ; Windows 7 ; 6.2        ; x86_64         ;
; TimeQuest Timing Analyzer ; WINDOWS-LUUTAQT  ; Windows 7 ; 6.2        ; x86_64         ;
; EDA Netlist Writer        ; WINDOWS-LUUTAQT  ; Windows 7 ; 6.2        ; x86_64         ;
+---------------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off OV5640_VGA -c OV5640_VGA
quartus_fit --read_settings_files=off --write_settings_files=off OV5640_VGA -c OV5640_VGA
quartus_asm --read_settings_files=off --write_settings_files=off OV5640_VGA -c OV5640_VGA
quartus_sta OV5640_VGA -c OV5640_VGA
quartus_eda --read_settings_files=off --write_settings_files=off OV5640_VGA -c OV5640_VGA



