这里是对前两天的内容补充
```s
        bl      {init_boot_page_table}
        bl      {init_mmu_el2}
        bl      {init_mmu}              // setup MMU
        bl      {switch_to_el1}         // switch to EL1
        bl      {enable_fp}             // enable fp/neon
```
init_mmu 和 init_boot_page_table 已经解析完毕

# init_mmu_el2
```rust
拆分前
unsafe fn init_mmu_el2() {
    // Set EL1 to 64bit.
    HCR_EL2.write(HCR_EL2::RW::EL1IsAarch64);

    // Device-nGnRE memory
    let attr0 = MAIR_EL2::Attr0_Device::nonGathering_nonReordering_EarlyWriteAck;
    // Normal memory
    let attr1 = MAIR_EL2::Attr1_Normal_Inner::WriteBack_NonTransient_ReadWriteAlloc
        + MAIR_EL2::Attr1_Normal_Outer::WriteBack_NonTransient_ReadWriteAlloc;
    MAIR_EL2.write(attr0 + attr1); // 0xff_04

     // Enable TTBR0 walks, page size = 4K, vaddr size = 48 bits, paddr size = 40 bits.
    let tcr_flags0 = TCR_EL2::TG0::KiB_4
        + TCR_EL2::SH0::Inner
         + TCR_EL2::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
         + TCR_EL2::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
         + TCR_EL2::T0SZ.val(16);
    TCR_EL2.write(TCR_EL2::PS::Bits_40 + tcr_flags0);
    barrier::isb(barrier::SY);

    let root_paddr = PhysAddr::from(BOOT_PT_L0.as_ptr() as usize).as_usize() as _;
    TTBR0_EL2.set(root_paddr);

    // Flush the entire TLB
    crate::arch::flush_tlb(None);

    // Enable the MMU and turn on I-cache and D-cache
    SCTLR_EL2.set(0x30c51835);
    SCTLR_EL2.modify(SCTLR_EL2::M::Enable + SCTLR_EL2::C::Cacheable + SCTLR_EL2::I::Cacheable);
    barrier::isb(barrier::SY);
}
```
```rust
    // Set EL1 to 64bit.
    HCR_EL2.write(HCR_EL2::RW::EL1IsAarch64);
```
- HCR_EL2 是 EL2 级别的 Hypervisor 配置寄存器。
通过 write 方法将 RW 字段设置为 EL1IsAarch64，使 EL1 运行在 64 位模式。
- 疑问：为什么要特意设置EL1为64位模式？
- 首先，EL2默认是64位模式，但EL1是既可以运行在 32 位也可以运行在 64 位模式。
- 然后，在 init_mmu 中，没看到EL1被设置成 64 位，主要是EL1 的 64 位模式在 init_mmu_el2 函数里已经完成配置。在 init_mmu_el2 中，借助 HCR_EL2 寄存器的 RW 位把 EL1 显式设置成 64 位模式。HCR_EL2 是 EL2 层的寄存器，其作用是对 EL1 的运行模式进行配置，一旦设置完成，EL1 后续就会以 64 位模式运行
- 所以，在汇编中需要注意，进入系统先以 EL2 级别，之后再切换回 EL1
```rust
// Device-nGnRE memory
    let attr0 = MAIR_EL2::Attr0_Device::nonGathering_nonReordering_EarlyWriteAck;
    // Normal memory
    let attr1 = MAIR_EL2::Attr1_Normal_Inner::WriteBack_NonTransient_ReadWriteAlloc
        + MAIR_EL2::Attr1_Normal_Outer::WriteBack_NonTransient_ReadWriteAlloc;
    MAIR_EL2.write(attr0 + attr1); // 0xff_04
```
- attr0 和 attr1 都是一个临时变量，用于存储特定类型设备内存的属性配置，其实和 init_mmu 中这一段非常类似也是对寄存器的属性进行配置
```rust
let tcr_flags0 = TCR_EL1::EPD0::EnableTTBR0Walks
        + TCR_EL1::TG0::KiB_4
        + TCR_EL1::SH0::Inner
        + TCR_EL1::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T0SZ.val(16);
    let tcr_flags1 = TCR_EL1::EPD1::EnableTTBR1Walks
        + TCR_EL1::TG1::KiB_4
        + TCR_EL1::SH1::Inner
        + TCR_EL1::ORGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::IRGN1::WriteBack_ReadAlloc_WriteAlloc_Cacheable
        + TCR_EL1::T1SZ.val(16);
    TCR_EL1.write(TCR_EL1::IPS::Bits_48 + tcr_flags0 + tcr_flags1);
```
- MAIR_EL2 是 Memory Attribute Indirection Register at EL2 的缩写，即 EL2 层的内存属性间接寄存器。该寄存器用于定义 EL2 第一阶段翻译的长描述符形式页表项编码对应的内存属性值。
- Attr0_Device 表示 MAIR_EL2 寄存器中索引为 0 的 设备内存 属性字段。
- Attr1_Normal_Inner 表示 MAIR_EL2 寄存器中索引为 1 的普通内存内部缓存属性字段。
- Attr1_Normal_Outer 表示 MAIR_EL2 寄存器中索引为 1 的普通内存外部缓存属性字段。外部缓存通常是多核系统中共享的缓存。
- nonGathering（非聚集）：CPU 通常会将多个对同一内存区域的访问请求聚集起来处理，以提高效率。但设备内存访问需要及时准确，所以不进行请求聚集。
- nonReordering（非重排序）：CPU 为提升性能可能会对指令执行顺序重排序，但设备内存访问有严格顺序要求，比如先写控制寄存器再读状态寄存器，因此不允许重排序。
- EarlyWriteAck（早写确认）：CPU 向设备内存写入数据时，设备会尽早返回写操作确认信号，无需等待数据真正写入完成，提高写操作效率。
- WriteBack：写回策略。当 CPU 写入数据到缓存时，数据先被存储在缓存中，只有在缓存行被替换时，数据才会被写回到主内存。这种策略减少了对主内存的写操作次数，提高了性能。
- NonTransient：非临时访问。表明该内存区域会被频繁访问，CPU 会积极地缓存该区域的数据。
- ReadWriteAlloc：读写分配。当发生读缺失或写缺失时，CPU 会分配一个新的缓存行，并将相应的数据从主内存加载到缓存中。
- 最后的注释里 0xff_04 表明写入 MAIR_EL2 寄存器的值为 0xff_04。这个值是 attr0 和 attr1 组合后的十六进制表示，不同的位组合代表不同的内存属性。
```rust
// Enable TTBR0 walks, page size = 4K, vaddr size = 48 bits, paddr size = 40 bits.
    let tcr_flags0 = TCR_EL2::TG0::KiB_4
        + TCR_EL2::SH0::Inner
         + TCR_EL2::ORGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
         + TCR_EL2::IRGN0::WriteBack_ReadAlloc_WriteAlloc_Cacheable
         + TCR_EL2::T0SZ.val(16);
    TCR_EL2.write(TCR_EL2::PS::Bits_40 + tcr_flags0);
    barrier::isb(barrier::SY);
```
跟 init_mmu_el1 中配置的 TCR_EL1 寄存器类似，就物理地址空间大小有区别，这里是40位，除此之外还有一点值得说明
- 在 ARMv8 架构里，EL1 级别用 IPS（Intermediate Physical Address Size），EL2 级别用 PS（Physical Address Size），这与不同异常级别下的地址翻译机制、功能定位相关
- EL2 级别（PS）：EL2 是虚拟化层，主要负责管理虚拟机的运行，处理虚拟机监控程序（VMM）相关操作。在 EL2 进行的是第一阶段翻译，PS 用于指定第一阶段翻译后的物理地址空间大小，即从虚拟地址（VA）到物理地址（PA）的转换，这里的物理地址是系统真正的物理内存地址，所以用 PS 直接表示物理地址空间大小。
- EL1 级别（IPS）：EL1 通常运行 Guest OS，在虚拟化环境下，Guest OS 看到的物理地址其实是中间物理地址（IPA）。EL1 先进行第一阶段翻译，将虚拟地址（VA）转换为中间物理地址（IPA），然后 EL2 进行第二阶段翻译，将中间物理地址（IPA）转换为真实物理地址（PA）。IPS 用于指定第一阶段翻译后的中间物理地址空间大小，所以在 EL1 级别使用 IPS。
- 因此，el1的ips对于el2而言就是虚拟地址， el2 的 t0sz 需要和 el1 的 ips 相匹配
```rust
let root_paddr = PhysAddr::from(BOOT_PT_L0.as_ptr() as usize).as_usize() as _;
TTBR0_EL2.set(root_paddr);
```
设置页表根地址，不过值得注意的是这里用的还是硬编码，最新的拆分已经采用函数传入的方式了，这里回头改一下
```rust
    // Flush the entire TLB
    crate::arch::flush_tlb(None);

    // Enable the MMU and turn on I-cache and D-cache
    SCTLR_EL2.set(0x30c51835);
    SCTLR_EL2.modify(SCTLR_EL2::M::Enable + SCTLR_EL2::C::Cacheable + SCTLR_EL2::I::Cacheable);
    barrier::isb(barrier::SY);
```
刷新页表，设置 SCTLR_EL2 ，值得一提的是把十六进制值 0x30c51835 写入 SCTLR_EL2 寄存器，其实就是二进制 0011 0000 1100 0101 0001 1000 0011 0101
- 位 0 (M)：启用 EL2 第一阶段翻译的 MMU。若为 1，开启 MMU；若为 0，关闭 MMU。
- 位 2 (C)：控制数据缓存（D-cache）功能。1 表示开启，0 表示关闭。
- 位 12 (I)：控制指令缓存（I-cache）功能。1 代表开启，0 代表关闭。
所以其实和后面的 modify 命令没啥区别，配置好之后指令同步屏障一下
