# Multiplicador de Booth

**Objetivo:** Desenvolver em HDL uma arquitetura sequencial (multiciclo), baseada em Parte Operativa e Parte de Controle, para o multiplicador de Booth que opera sobre dados de entrada de 6 bits. Sua arquitetura deve mandatoriamente fazer uso de um único somador para soma das parcelas (tal como no multiplicador construído nas primeiras aulas de revisão do projeto digital).

**Referências:** Uma descrição completa da lógica de funcionamento do algoritmo pode ser encontrada na
videoaula do prof. Rafael Soares da UFPel, disponível em: https://www.youtube.com/watch?v=FkCT6nX6c-c