Fitter report for SD178_test
Sat Nov 21 10:09:51 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |SD178_test|altsyncram:Serial_available_rtl_0|altsyncram_lrh1:auto_generated|ALTSYNCRAM
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 21 10:09:51 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; SD178_test                                      ;
; Top-level Entity Name              ; SD178_test                                      ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 813 / 15,408 ( 5 % )                            ;
;     Total combinational functions  ; 789 / 15,408 ( 5 % )                            ;
;     Dedicated logic registers      ; 326 / 15,408 ( 2 % )                            ;
; Total registers                    ; 326                                             ;
; Total pins                         ; 39 / 161 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 88 / 516,096 ( < 1 % )                          ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.40        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  20.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; SD178_nrst  ; Missing drive strength and slew rate ;
; LED[0]      ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
; LED[4]      ; Missing drive strength and slew rate ;
; LED[5]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; LED[8]      ; Missing drive strength and slew rate ;
; LED[9]      ; Missing drive strength and slew rate ;
; LED[10]     ; Missing drive strength and slew rate ;
; LED[11]     ; Missing drive strength and slew rate ;
; LED[12]     ; Missing drive strength and slew rate ;
; LED[13]     ; Missing drive strength and slew rate ;
; LED[14]     ; Missing drive strength and slew rate ;
; LED[15]     ; Missing drive strength and slew rate ;
; key_scan[0] ; Missing drive strength and slew rate ;
; key_scan[1] ; Missing drive strength and slew rate ;
; key_scan[2] ; Missing drive strength and slew rate ;
; key_scan[3] ; Missing drive strength and slew rate ;
; TX          ; Missing drive strength and slew rate ;
; SD178_sda   ; Missing drive strength and slew rate ;
; SD178_scl   ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1231 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1231 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1221    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/SD178_test/output_files/SD178_test.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 813 / 15,408 ( 5 % )    ;
;     -- Combinational with no register       ; 487                     ;
;     -- Register only                        ; 24                      ;
;     -- Combinational with a register        ; 302                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 364                     ;
;     -- 3 input functions                    ; 95                      ;
;     -- <=2 input functions                  ; 330                     ;
;     -- Register only                        ; 24                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 594                     ;
;     -- arithmetic mode                      ; 195                     ;
;                                             ;                         ;
; Total registers*                            ; 326 / 16,138 ( 2 % )    ;
;     -- Dedicated logic registers            ; 326 / 15,408 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 39 / 161 ( 24 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 10                      ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 88 / 516,096 ( < 1 % )  ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 10 / 20 ( 50 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%            ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%            ;
; Maximum fan-out                             ; 231                     ;
; Highest non-global fan-out                  ; 57                      ;
; Total fan-out                               ; 3480                    ;
; Average fan-out                             ; 2.79                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 813 / 15408 ( 5 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 487                 ; 0                              ;
;     -- Register only                        ; 24                  ; 0                              ;
;     -- Combinational with a register        ; 302                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 364                 ; 0                              ;
;     -- 3 input functions                    ; 95                  ; 0                              ;
;     -- <=2 input functions                  ; 330                 ; 0                              ;
;     -- Register only                        ; 24                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 594                 ; 0                              ;
;     -- arithmetic mode                      ; 195                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 326                 ; 0                              ;
;     -- Dedicated logic registers            ; 326 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 65 / 963 ( 7 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 39                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 88                  ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 56 ( 1 % )      ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 10 / 24 ( 41 % )    ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 2                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 2                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3626                ; 5                              ;
;     -- Registered Connections               ; 1186                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 4                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 15                  ; 0                              ;
;     -- Output Ports                         ; 22                  ; 0                              ;
;     -- Bidir Ports                          ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX         ; 235   ; 8        ; 3            ; 29           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk        ; 31    ; 1        ; 0            ; 14           ; 0            ; 231                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[0]  ; 240   ; 8        ; 1            ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[1]  ; 4     ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[2]  ; 6     ; 1        ; 0            ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[3]  ; 13    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[4]  ; 44    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[5]  ; 46    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[6]  ; 50    ; 2        ; 0            ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[7]  ; 52    ; 2        ; 0            ; 4            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[0] ; 18    ; 1        ; 0            ; 22           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[1] ; 9     ; 1        ; 0            ; 26           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[2] ; 5     ; 1        ; 0            ; 27           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_col[3] ; 239   ; 8        ; 1            ; 29           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst        ; 99    ; 4        ; 26           ; 0            ; 21           ; 134                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]      ; 43    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10]     ; 76    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11]     ; 81    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12]     ; 83    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13]     ; 85    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14]     ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15]     ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]      ; 45    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]      ; 49    ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]      ; 51    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]      ; 55    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]      ; 57    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]      ; 64    ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]      ; 68    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]      ; 70    ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]      ; 72    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SD178_nrst  ; 164   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX          ; 237   ; 8        ; 1            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[0] ; 41    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[1] ; 38    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[2] ; 22    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; key_scan[3] ; 20    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                           ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+
; SD178_scl ; 169   ; 6        ; 41           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                              ; -                   ;
; SD178_sda ; 167   ; 6        ; 41           ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; SD178:u0|i2c_master:u0|Selector29~0 (inverted) ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; SD178_nrst              ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R9n, nWE             ; Use as regular IO        ; SD178_sda               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 16 ( 81 % ) ; 2.5V          ; --           ;
; 2        ; 12 / 17 ( 71 % ) ; 2.5V          ; --           ;
; 3        ; 9 / 22 ( 41 % )  ; 2.5V          ; --           ;
; 4        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 4 / 17 ( 24 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; dipsw1[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; key_col[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; dipsw1[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; key_col[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; dipsw1[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; key_col[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; key_scan[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; key_scan[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ; 50         ; 2        ; key_scan[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; key_scan[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 57         ; 2        ; dipsw1[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 58         ; 2        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 72         ; 2        ; dipsw1[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 76         ; 2        ; dipsw1[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 77         ; 2        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 78         ; 2        ; dipsw1[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 57       ; 83         ; 2        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 98         ; 3        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 103        ; 3        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 94       ; 139        ; 4        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; rst                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 101      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 102      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 103      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 107      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 132      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 144      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; SD178_nrst                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; SD178_sda                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; SD178_scl                                                 ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 199      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 200      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RX                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; TX                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; key_col[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 363        ; 8        ; dipsw1[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                          ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
; |SD178_test                            ; 813 (54)    ; 326 (43)                  ; 0 (0)         ; 88          ; 1    ; 8            ; 0       ; 4         ; 39   ; 0            ; 487 (11)     ; 24 (6)            ; 302 (35)         ; |SD178_test                                                                  ; work         ;
;    |SD178:u0|                          ; 462 (358)   ; 144 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 316 (252)    ; 10 (4)            ; 136 (102)        ; |SD178_test|SD178:u0                                                         ; work         ;
;       |i2c_master:u0|                  ; 104 (104)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 6 (6)             ; 34 (34)          ; |SD178_test|SD178:u0|i2c_master:u0                                           ; work         ;
;    |altsyncram:Serial_available_rtl_0| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SD178_test|altsyncram:Serial_available_rtl_0                                ; work         ;
;       |altsyncram_lrh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SD178_test|altsyncram:Serial_available_rtl_0|altsyncram_lrh1:auto_generated ; work         ;
;    |clock_generator:u2|                ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 17 (17)          ; |SD178_test|clock_generator:u2                                               ; work         ;
;    |keypad:u1|                         ; 59 (59)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 2 (2)             ; 41 (41)          ; |SD178_test|keypad:u1                                                        ; work         ;
;    |uart:u3|                           ; 213 (185)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 137 (109)    ; 3 (3)             ; 73 (73)          ; |SD178_test|uart:u3                                                          ; work         ;
;       |lpm_mult:Mult0|                 ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SD178_test|uart:u3|lpm_mult:Mult0                                           ; work         ;
;          |mult_fft:auto_generated|     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SD178_test|uart:u3|lpm_mult:Mult0|mult_fft:auto_generated                   ; work         ;
;       |lpm_mult:Mult1|                 ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |SD178_test|uart:u3|lpm_mult:Mult1                                           ; work         ;
;          |mult_fft:auto_generated|     ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |SD178_test|uart:u3|lpm_mult:Mult1|mult_fft:auto_generated                   ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SD178_nrst  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; key_scan[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TX          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SD178_sda   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SD178_scl   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[5]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[4]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[6]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; dipsw1[7]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; key_col[2]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; key_col[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RX          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; dipsw1[0]                                   ;                   ;         ;
; dipsw1[1]                                   ;                   ;         ;
; dipsw1[2]                                   ;                   ;         ;
; dipsw1[3]                                   ;                   ;         ;
; SD178_sda                                   ;                   ;         ;
; SD178_scl                                   ;                   ;         ;
; clk                                         ;                   ;         ;
; rst                                         ;                   ;         ;
;      - keypad:u1|key_scan[0]                ; 0                 ; 6       ;
;      - keypad:u1|key_scan[3]                ; 0                 ; 6       ;
;      - keypad:u1|key_scan[2]                ; 0                 ; 6       ;
;      - keypad:u1|key_scan[1]                ; 0                 ; 6       ;
;      - SD178:u0|SD178_nrst                  ; 0                 ; 6       ;
;      - SD178:u0|flag_play                   ; 0                 ; 6       ;
;      - SD178:u0|sd178_ena                   ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_send       ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_d1         ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_delay1     ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_d4         ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_d3         ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_d5         ; 0                 ; 6       ;
;      - SD178:u0|cnt4_set[3]~2               ; 0                 ; 6       ;
;      - keypad:u1|scan_number[0]             ; 0                 ; 6       ;
;      - SD178:u0|sd178State.sd178_init~2     ; 0                 ; 6       ;
;      - SD178:u0|cnt4_set[3]~3               ; 0                 ; 6       ;
;      - SD178:u0|cnt3[0]~10                  ; 0                 ; 6       ;
;      - SD178:u0|sd178State~43               ; 0                 ; 6       ;
;      - keypad:u1|scan_number[1]~0           ; 0                 ; 6       ;
;      - SD178:u0|i2c_master:u0|data_clk_prev ; 0                 ; 6       ;
;      - SD178:u0|i2c_master:u0|scl_clk       ; 0                 ; 6       ;
;      - SD178:u0|cnt_delay[0]~7              ; 0                 ; 6       ;
;      - SD178:u0|sd178State~44               ; 0                 ; 6       ;
;      - SD178:u0|sd178State~45               ; 0                 ; 6       ;
;      - SD178:u0|i2c_master:u0|data_clk      ; 0                 ; 6       ;
;      - SD178:u0|cnt_loop[7]~24              ; 0                 ; 6       ;
;      - SD178:u0|cnt_byte[0]~0               ; 0                 ; 6       ;
;      - SD178:u0|sd178_data_wr[2]~1          ; 0                 ; 6       ;
;      - SD178:u0|word_buf[0][6]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][6]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][5]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][4]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][7]              ; 0                 ; 6       ;
;      - SD178:u0|i2c_master:u0|data_tx[7]~2  ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][2]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][1]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][0]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[1][3]              ; 0                 ; 6       ;
;      - SD178:u0|word_buf[2][7]~0            ; 0                 ; 6       ;
;      - SD178:u0|word_buf[2][1]~1            ; 0                 ; 6       ;
; dipsw1[5]                                   ;                   ;         ;
;      - SD178:u0|Equal1~0                    ; 1                 ; 6       ;
; dipsw1[4]                                   ;                   ;         ;
;      - SD178:u0|Equal1~0                    ; 0                 ; 6       ;
; dipsw1[6]                                   ;                   ;         ;
;      - SD178:u0|Equal1~0                    ; 1                 ; 6       ;
; dipsw1[7]                                   ;                   ;         ;
;      - SD178:u0|Equal1~0                    ; 1                 ; 6       ;
; key_col[0]                                  ;                   ;         ;
;      - keypad:u1|keyin[0]~1                 ; 0                 ; 6       ;
;      - keypad:u1|keyin[1]~2                 ; 0                 ; 6       ;
;      - keypad:u1|keyin[2]~15                ; 0                 ; 6       ;
;      - keypad:u1|keyin[3]~16                ; 0                 ; 6       ;
; key_col[3]                                  ;                   ;         ;
;      - keypad:u1|keyin[14]~3                ; 0                 ; 6       ;
;      - keypad:u1|keyin[15]~4                ; 0                 ; 6       ;
;      - keypad:u1|keyin[12]~5                ; 0                 ; 6       ;
;      - keypad:u1|keyin[13]~6                ; 0                 ; 6       ;
; key_col[2]                                  ;                   ;         ;
;      - keypad:u1|keyin[10]~7                ; 1                 ; 6       ;
;      - keypad:u1|keyin[11]~8                ; 1                 ; 6       ;
;      - keypad:u1|keyin[8]~9                 ; 1                 ; 6       ;
;      - keypad:u1|keyin[9]~10                ; 1                 ; 6       ;
; key_col[1]                                  ;                   ;         ;
;      - keypad:u1|keyin[6]~11                ; 1                 ; 6       ;
;      - keypad:u1|keyin[7]~12                ; 1                 ; 6       ;
;      - keypad:u1|keyin[4]~13                ; 1                 ; 6       ;
;      - keypad:u1|keyin[5]~14                ; 1                 ; 6       ;
; RX                                          ;                   ;         ;
;      - uart:u3|Decoder0~0                   ; 1                 ; 6       ;
;      - uart:u3|inserial[7]~0                ; 1                 ; 6       ;
;      - uart:u3|Decoder0~4                   ; 1                 ; 6       ;
;      - uart:u3|inserial[6]~1                ; 1                 ; 6       ;
;      - uart:u3|inserial[5]~2                ; 1                 ; 6       ;
;      - uart:u3|inserial[4]~3                ; 1                 ; 6       ;
;      - uart:u3|inserial[3]~4                ; 1                 ; 6       ;
;      - uart:u3|inserial[2]~5                ; 1                 ; 6       ;
;      - uart:u3|inserial[1]~6                ; 1                 ; 6       ;
;      - uart:u3|inserial[0]~7                ; 1                 ; 6       ;
;      - uart:u3|Receive~0                    ; 1                 ; 6       ;
;      - uart:u3|Decoder0~8                   ; 1                 ; 6       ;
+---------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                           ;
+-------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; FD[22]                              ; FF_X8_Y25_N21      ; 13      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SD178:u0|Equal3~0                   ; LCCOMB_X22_Y21_N20 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt4[3]~12                 ; LCCOMB_X17_Y20_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt4_set[3]~2              ; LCCOMB_X20_Y20_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt4_set[3]~4              ; LCCOMB_X20_Y20_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt_byte[0]~0              ; LCCOMB_X20_Y21_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt_delay[0]~8             ; LCCOMB_X20_Y20_N20 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|cnt_loop[7]~25             ; LCCOMB_X21_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|i2c_master:u0|bit_cnt[2]~4 ; LCCOMB_X24_Y23_N2  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|i2c_master:u0|data_tx[7]~3 ; LCCOMB_X24_Y23_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|i2c_master:u0|process_1~0  ; LCCOMB_X24_Y23_N28 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SD178:u0|sd178State.sd178_send      ; FF_X19_Y20_N27     ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Serial~1                            ; LCCOMB_X14_Y15_N18 ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; clk                                 ; PIN_31             ; 231     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clock_generator:u2|LessThan0~0      ; LCCOMB_X1_Y14_N0   ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock_generator:u2|LessThan1~2      ; LCCOMB_X15_Y28_N26 ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock_generator:u2|clk_100Hz        ; FF_X40_Y15_N17     ; 43      ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; clock_generator:u2|clk_1KHz         ; FF_X15_Y28_N25     ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clock_generator:u2|clk_1MHz         ; FF_X1_Y14_N27      ; 10      ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; keypad:u1|Equal0~0                  ; LCCOMB_X20_Y19_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u1|Equal0~1                  ; LCCOMB_X21_Y19_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u1|Equal0~2                  ; LCCOMB_X20_Y19_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u1|keyin[3]~0                ; LCCOMB_X22_Y19_N8  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; keypad:u1|tmpTouch                  ; FF_X21_Y20_N7      ; 4       ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; rst                                 ; PIN_99             ; 42      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; rst                                 ; PIN_99             ; 93      ; Async. clear                          ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; uart:u3|Decoder0~8                  ; LCCOMB_X15_Y15_N16 ; 4       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|Equal1~0                    ; LCCOMB_X7_Y25_N8   ; 5       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; uart:u3|FD[24]                      ; FF_X9_Y25_N23      ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; uart:u3|countE1                     ; LCCOMB_X19_Y17_N0  ; 33      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; uart:u3|countE1                     ; LCCOMB_X19_Y17_N0  ; 5       ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; uart:u3|uck1                        ; FF_X20_Y16_N15     ; 12      ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; uart:u3|uck2                        ; FF_X16_Y11_N17     ; 5       ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
+-------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FD[22]                       ; FF_X8_Y25_N21     ; 13      ; 8                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk                          ; PIN_31            ; 231     ; 9                                    ; Global Clock         ; GCLK4            ; --                        ;
; clock_generator:u2|clk_100Hz ; FF_X40_Y15_N17    ; 43      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; clock_generator:u2|clk_1KHz  ; FF_X15_Y28_N25    ; 4       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clock_generator:u2|clk_1MHz  ; FF_X1_Y14_N27     ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; keypad:u1|tmpTouch           ; FF_X21_Y20_N7     ; 4       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; rst                          ; PIN_99            ; 93      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; uart:u3|countE1              ; LCCOMB_X19_Y17_N0 ; 5       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; uart:u3|uck1                 ; FF_X20_Y16_N15    ; 12      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; uart:u3|uck2                 ; FF_X16_Y11_N17    ; 5       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Non-Global High Fan-Out Signals                 ;
+---------------------------------------+---------+
; Name                                  ; Fan-Out ;
+---------------------------------------+---------+
; SD178:u0|cntnumber[5]                 ; 57      ;
; SD178:u0|cntnumber[1]                 ; 56      ;
; SD178:u0|cntnumber[0]                 ; 54      ;
; SD178:u0|cntnumber[2]                 ; 49      ;
; SD178:u0|cntnumber[3]                 ; 48      ;
; rst~input                             ; 41      ;
; uart:u3|countE1                       ; 32      ;
; uart:u3|LessThan0~7                   ; 27      ;
; uart:u3|LessThan1~7                   ; 27      ;
; SD178:u0|cnt_delay[0]~8               ; 26      ;
; SD178:u0|cnt_delay[17]~5              ; 26      ;
; SD178:u0|cnt_delay[17]~4              ; 26      ;
; SD178:u0|cnt_delay[17]~2              ; 26      ;
; SD178:u0|cntnumber[4]                 ; 24      ;
; SD178:u0|cntnumber_max[0]             ; 24      ;
; SD178:u0|sd178State.sd178_set_ch      ; 21      ;
; SD178:u0|sd178State.event_check       ; 21      ;
; SD178:u0|i2c_master:u0|bit_cnt[1]     ; 18      ;
; SD178:u0|i2c_master:u0|Equal0~3       ; 16      ;
; SD178:u0|i2c_master:u0|bit_cnt[0]     ; 15      ;
; keypad:u1|keyin[3]~0                  ; 14      ;
; keypad:u1|tmpTouch                    ; 14      ;
; SD178:u0|process_1~3                  ; 14      ;
; SD178:u0|Equal5~0                     ; 14      ;
; SD178:u0|Equal3~0                     ; 13      ;
; RX~input                              ; 12      ;
; SD178:u0|cnt4_set[3]~2                ; 12      ;
; SD178:u0|cnt3[2]                      ; 12      ;
; SD178:u0|process_1~2                  ; 12      ;
; SD178:u0|sd178_ena                    ; 12      ;
; SD178:u0|cnt_loop[0]                  ; 12      ;
; SD178:u0|i2c_master:u0|process_1~0    ; 11      ;
; SD178:u0|cnt3[0]                      ; 11      ;
; SD178:u0|sd178State.sd178_d3          ; 11      ;
; SD178:u0|sd178State.sd178_send        ; 11      ;
; SD178:u0|cnt_byte[0]~0                ; 10      ;
; uart:u3|\Receive:ii1[3]               ; 10      ;
; SD178:u0|i2c_master:u0|busy           ; 10      ;
; SD178:u0|sd178_data_wr[2]~1           ; 9       ;
; clock_generator:u2|LessThan1~2        ; 9       ;
; SD178:u0|i2c_master:u0|bit_cnt[2]     ; 9       ;
; uart:u3|\Receive:ii1[1]               ; 9       ;
; uart:u3|\Receive:ii1[2]               ; 9       ;
; SD178:u0|cnt4[3]~12                   ; 9       ;
; keypad:u1|Equal0~2                    ; 9       ;
; keypad:u1|Equal0~1                    ; 9       ;
; keypad:u1|Equal0~0                    ; 9       ;
; SD178:u0|cnt_loop[1]                  ; 9       ;
; SD178:u0|i2c_master:u0|data_tx[7]~3   ; 8       ;
; SD178:u0|cnt_loop[7]~25               ; 8       ;
; uart:u3|\Receive:ii1[0]               ; 7       ;
; SD178:u0|cnt_loop[2]                  ; 7       ;
; SD178:u0|sd178State.sd178_d4          ; 7       ;
; SD178:u0|Selector58~0                 ; 6       ;
; SD178:u0|Selector57~11                ; 6       ;
; SD178:u0|Mux16~0                      ; 6       ;
; SD178:u0|i2c_master:u0|data_clk       ; 6       ;
; SD178:u0|i2c_master:u0|state.slv_ack2 ; 6       ;
; SD178:u0|i2c_master:u0|state.command  ; 6       ;
; SD178:u0|LessThan3~3                  ; 6       ;
; SD178:u0|i2c_master:u0|data_clk_prev  ; 6       ;
; \Serial:Serial_count[0]               ; 6       ;
; uart:u3|ii2[0]                        ; 6       ;
; keypad:u1|scan_number[0]              ; 6       ;
; SD178:u0|cnt_delay[0]~0               ; 6       ;
; SD178:u0|LessThan2~6                  ; 6       ;
; SD178:u0|sd178State.sd178_init        ; 6       ;
; SD178:u0|flag_play                    ; 6       ;
; clock_generator:u2|LessThan0~0        ; 5       ;
; SD178:u0|i2c_master:u0|Equal1~0       ; 5       ;
; uart:u3|ii1~2                         ; 5       ;
; uart:u3|ii1~0                         ; 5       ;
; SD178:u0|i2c_master:u0|state.rd       ; 5       ;
; SD178:u0|i2c_master:u0|state.wr       ; 5       ;
; SD178:u0|i2c_master:u0|state.mstr_ack ; 5       ;
; SD178:u0|i2c_master:u0|state.start    ; 5       ;
; uart:u3|Equal1~0                      ; 5       ;
; Equal0~1                              ; 5       ;
; Equal0~0                              ; 5       ;
; Serial~0                              ; 5       ;
; \Serial:Serial_count[1]               ; 5       ;
; uart:u3|ii2[1]                        ; 5       ;
; uart:u3|countE2                       ; 5       ;
; keypad:u1|scan_number[1]              ; 5       ;
; SD178:u0|Equal1~0                     ; 5       ;
; SD178:u0|i2c_master:u0|Add0~20        ; 5       ;
; SD178:u0|i2c_master:u0|Add0~18        ; 5       ;
; key_col[1]~input                      ; 4       ;
; key_col[2]~input                      ; 4       ;
; key_col[3]~input                      ; 4       ;
; key_col[0]~input                      ; 4       ;
; SD178:u0|Mux3~11                      ; 4       ;
; SD178:u0|cnt4_set[3]~4                ; 4       ;
; SD178:u0|sd178_data_wr[5]~6           ; 4       ;
; uart:u3|Decoder0~8                    ; 4       ;
; uart:u3|ii1~1                         ; 4       ;
; uart:u3|Decoder0~2                    ; 4       ;
; SD178:u0|i2c_master:u0|state.ready    ; 4       ;
; SD178:u0|i2c_master:u0|state.slv_ack1 ; 4       ;
; SD178:u0|i2c_master:u0|state.stop     ; 4       ;
; clock_generator:u2|\process_2:cnt[2]  ; 4       ;
; \display:i[1]                         ; 4       ;
; \display:i[2]                         ; 4       ;
; \display:i[3]                         ; 4       ;
; \display:i[0]                         ; 4       ;
; \Serial:Serial_count[2]               ; 4       ;
; keypad:u1|keyin[7]                    ; 4       ;
; keypad:u1|keyin[9]                    ; 4       ;
; keypad:u1|keyin[11]                   ; 4       ;
; SD178:u0|process_1~4                  ; 4       ;
; uart:u3|ii2[2]                        ; 4       ;
; uart:u3|ii2[3]                        ; 4       ;
; SD178:u0|cntnumber~0                  ; 4       ;
; SD178:u0|Mux2~14                      ; 4       ;
; SD178:u0|i2c_master:u0|Add0~16        ; 4       ;
; SD178:u0|i2c_master:u0|Add0~14        ; 4       ;
; SD178:u0|sd178State.sd178_delay1      ; 4       ;
; SD178:u0|Add5~44                      ; 4       ;
; SD178:u0|Add5~32                      ; 4       ;
; SD178:u0|Add5~28                      ; 4       ;
; SD178:u0|sd178State.sd178_d1          ; 4       ;
; SD178:u0|Mux7~11                      ; 3       ;
; SD178:u0|Mux5~13                      ; 3       ;
; SD178:u0|Mux1~11                      ; 3       ;
; SD178:u0|Mux6~11                      ; 3       ;
; SD178:u0|i2c_master:u0|bit_cnt[2]~4   ; 3       ;
; SD178:u0|word_buf[1][0]               ; 3       ;
; SD178:u0|word_buf[1][2]               ; 3       ;
; SD178:u0|word_buf[2][7]               ; 3       ;
; SD178:u0|i2c_master:u0|count~4        ; 3       ;
; SD178:u0|i2c_master:u0|count~3        ; 3       ;
; SD178:u0|i2c_master:u0|count~2        ; 3       ;
; SD178:u0|i2c_master:u0|count~1        ; 3       ;
; SD178:u0|i2c_master:u0|count~0        ; 3       ;
; SD178:u0|i2c_master:u0|process_0~0    ; 3       ;
; SD178:u0|sd178_data_wr[3]             ; 3       ;
; SD178:u0|sd178_data_wr[0]             ; 3       ;
; SD178:u0|sd178_data_wr[1]             ; 3       ;
; SD178:u0|sd178_data_wr[2]             ; 3       ;
; SD178:u0|i2c_master:u0|Selector25~0   ; 3       ;
; SD178:u0|sd178_data_wr[7]             ; 3       ;
; SD178:u0|sd178_data_wr[4]             ; 3       ;
; SD178:u0|sd178_data_wr[5]             ; 3       ;
; SD178:u0|sd178_data_wr[6]             ; 3       ;
; clock_generator:u2|\process_2:cnt[0]  ; 3       ;
; uart:u3|Decoder0~4                    ; 3       ;
; SD178:u0|Selector28~1                 ; 3       ;
; SD178:u0|i2c_master:u0|scl_ena        ; 3       ;
; FD[0]                                 ; 3       ;
; uart:u3|inserial[0]                   ; 3       ;
; uart:u3|inserial[1]                   ; 3       ;
; uart:u3|inserial[2]                   ; 3       ;
; uart:u3|inserial[3]                   ; 3       ;
; uart:u3|inserial[4]                   ; 3       ;
; uart:u3|inserial[5]                   ; 3       ;
; uart:u3|inserial[6]                   ; 3       ;
; uart:u3|inserial[7]                   ; 3       ;
; \Serial:Serial_count[3]               ; 3       ;
; SD178:u0|Equal10~8                    ; 3       ;
; SD178:u0|Equal11~2                    ; 3       ;
; keypad:u1|keyin[3]                    ; 3       ;
; keypad:u1|keyin[2]                    ; 3       ;
; keypad:u1|keyin[5]                    ; 3       ;
; keypad:u1|keyin[4]                    ; 3       ;
; keypad:u1|keyin[6]                    ; 3       ;
; keypad:u1|keyin_last[7]               ; 3       ;
; keypad:u1|n~3                         ; 3       ;
; keypad:u1|keyin[8]                    ; 3       ;
; keypad:u1|keyin_last[9]               ; 3       ;
; keypad:u1|keyin[10]                   ; 3       ;
; keypad:u1|keyin_last[11]              ; 3       ;
; keypad:u1|n~1                         ; 3       ;
; keypad:u1|keyin[13]                   ; 3       ;
; keypad:u1|keyin[12]                   ; 3       ;
; keypad:u1|n~0                         ; 3       ;
; keypad:u1|keyin[15]                   ; 3       ;
; keypad:u1|keyin[14]                   ; 3       ;
; keypad:u1|keyin[1]                    ; 3       ;
; SD178:u0|Equal8~5                     ; 3       ;
; SD178:u0|cnt4_set[3]~3                ; 3       ;
; SD178:u0|sd178State~39                ; 3       ;
; SD178:u0|sd178State~37                ; 3       ;
; SD178:u0|cnt_delay[0]~1               ; 3       ;
; SD178:u0|sd178State.sd178_d2          ; 3       ;
; SD178:u0|sd178State~36                ; 3       ;
; SD178:u0|Add1~17                      ; 3       ;
; SD178:u0|Add1~16                      ; 3       ;
; SD178:u0|Add1~15                      ; 3       ;
; SD178:u0|Mux4~7                       ; 3       ;
; SD178:u0|Mux0~13                      ; 3       ;
; clock_generator:u2|cnt[4]             ; 3       ;
; clock_generator:u2|cnt[3]             ; 3       ;
; SD178:u0|i2c_master:u0|Add0~24        ; 3       ;
; SD178:u0|i2c_master:u0|Add0~22        ; 3       ;
; SD178:u0|i2c_master:u0|Add0~12        ; 3       ;
; SD178:u0|i2c_master:u0|Add0~10        ; 3       ;
; SD178:u0|i2c_master:u0|Add0~8         ; 3       ;
; SD178:u0|i2c_master:u0|Add0~6         ; 3       ;
; SD178:u0|i2c_master:u0|Add0~4         ; 3       ;
; SD178:u0|i2c_master:u0|Add0~2         ; 3       ;
; clock_generator:u2|\process_1:cnt[8]  ; 3       ;
; SD178:u0|cnt_loop[4]                  ; 3       ;
; SD178:u0|cnt_loop[3]                  ; 3       ;
; SD178:u0|Add5~50                      ; 3       ;
; SD178:u0|Add5~48                      ; 3       ;
; SD178:u0|Add5~46                      ; 3       ;
; SD178:u0|Add5~42                      ; 3       ;
; SD178:u0|Add5~40                      ; 3       ;
; SD178:u0|Add5~36                      ; 3       ;
; SD178:u0|Add5~34                      ; 3       ;
; SD178:u0|Add5~30                      ; 3       ;
; SD178:u0|Add5~26                      ; 3       ;
; SD178:u0|Add5~24                      ; 3       ;
; SD178:u0|Add5~22                      ; 3       ;
; SD178:u0|Add5~18                      ; 3       ;
; SD178:u0|Add5~16                      ; 3       ;
; SD178:u0|Add5~14                      ; 3       ;
; SD178:u0|Add5~12                      ; 3       ;
; SD178:u0|Add2~6                       ; 3       ;
; SD178:u0|Add1~9                       ; 3       ;
; SD178:u0|Selector57~14                ; 2       ;
; SD178:u0|Selector61~0                 ; 2       ;
; SD178:u0|Selector49~1                 ; 2       ;
; SD178:u0|word_buf[1][3]               ; 2       ;
; SD178:u0|word_buf[1][1]               ; 2       ;
; SD178:u0|sd178_data_wr[2]~13          ; 2       ;
; SD178:u0|word_buf[2][1]               ; 2       ;
; SD178:u0|word_buf[1][7]               ; 2       ;
; SD178:u0|word_buf[1][4]               ; 2       ;
; SD178:u0|word_buf[1][5]               ; 2       ;
; SD178:u0|word_buf[1][6]               ; 2       ;
; SD178:u0|word_buf[0][6]               ; 2       ;
; uart:u3|\baud:i1[1]                   ; 2       ;
; uart:u3|\baud:i1[0]                   ; 2       ;
; SD178:u0|i2c_master:u0|process_0~9    ; 2       ;
; SD178:u0|i2c_master:u0|count~8        ; 2       ;
; SD178:u0|i2c_master:u0|count~7        ; 2       ;
; SD178:u0|i2c_master:u0|count~6        ; 2       ;
; SD178:u0|i2c_master:u0|count~5        ; 2       ;
; SD178:u0|i2c_master:u0|process_0~2    ; 2       ;
; SD178:u0|i2c_master:u0|stretch        ; 2       ;
; SD178:u0|i2c_master:u0|count[3]       ; 2       ;
; SD178:u0|i2c_master:u0|count[4]       ; 2       ;
; SD178:u0|i2c_master:u0|count[1]       ; 2       ;
; SD178:u0|i2c_master:u0|count[2]       ; 2       ;
; SD178:u0|i2c_master:u0|count[5]       ; 2       ;
; SD178:u0|i2c_master:u0|count[6]       ; 2       ;
; SD178:u0|i2c_master:u0|count[7]       ; 2       ;
; SD178:u0|i2c_master:u0|count[8]       ; 2       ;
; SD178:u0|i2c_master:u0|count[10]      ; 2       ;
; SD178:u0|i2c_master:u0|count[11]      ; 2       ;
; SD178:u0|i2c_master:u0|count[9]       ; 2       ;
; SD178:u0|i2c_master:u0|count[12]      ; 2       ;
; SD178:u0|i2c_master:u0|count[0]       ; 2       ;
; SD178:u0|i2c_master:u0|Add1~0         ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[0]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[2]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[3]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[1]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[7]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[4]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[5]     ; 2       ;
; SD178:u0|i2c_master:u0|data_tx[6]     ; 2       ;
; clock_generator:u2|LessThan1~1        ; 2       ;
; clock_generator:u2|LessThan1~0        ; 2       ;
; clock_generator:u2|\process_2:cnt[1]  ; 2       ;
; uart:u3|Receive~0                     ; 2       ;
; uart:u3|Decoder0~7                    ; 2       ;
; uart:u3|Decoder0~6                    ; 2       ;
; uart:u3|Decoder0~5                    ; 2       ;
; uart:u3|Decoder0~1                    ; 2       ;
; SD178:u0|i2c_master:u0|Selector0~2    ; 2       ;
; SD178:u0|i2c_master:u0|Selector0~1    ; 2       ;
; SD178:u0|i2c_master:u0|Selector22~0   ; 2       ;
; keypad:u1|process_0~2                 ; 2       ;
; keypad:u1|n~9                         ; 2       ;
; SD178:u0|i2c_master:u0|scl_clk        ; 2       ;
; SD178:u0|i2c_master:u0|sda_int        ; 2       ;
; uart:u3|\baud:i2[1]                   ; 2       ;
; uart:u3|\baud:i2[0]                   ; 2       ;
; i~3                                   ; 2       ;
; i~2                                   ; 2       ;
; i~1                                   ; 2       ;
; i~0                                   ; 2       ;
; Serial~1                              ; 2       ;
; SD178:u0|Selector34~0                 ; 2       ;
; SD178:u0|Equal10~6                    ; 2       ;
; SD178:u0|Equal10~4                    ; 2       ;
; keypad:u1|tmpTouch~1                  ; 2       ;
; keypad:u1|keyin_last[2]               ; 2       ;
; keypad:u1|keyin_last[3]               ; 2       ;
; keypad:u1|n~7                         ; 2       ;
; keypad:u1|n~6                         ; 2       ;
; keypad:u1|keyin_last[4]               ; 2       ;
; keypad:u1|keyin_last[5]               ; 2       ;
; keypad:u1|n~5                         ; 2       ;
; keypad:u1|keyin_last[6]               ; 2       ;
; keypad:u1|n~4                         ; 2       ;
; keypad:u1|keyin_last[8]               ; 2       ;
; keypad:u1|n~2                         ; 2       ;
; keypad:u1|keyin_last[10]              ; 2       ;
; keypad:u1|keyin_last[12]              ; 2       ;
; keypad:u1|keyin_last[13]              ; 2       ;
; keypad:u1|keyin_last[14]              ; 2       ;
; keypad:u1|keyin_last[15]              ; 2       ;
; keypad:u1|keyin_last[1]               ; 2       ;
; keypad:u1|keyin[0]                    ; 2       ;
; SD178:u0|cnt3[0]~10                   ; 2       ;
; SD178:u0|Equal10~2                    ; 2       ;
; SD178:u0|Equal10~1                    ; 2       ;
; SD178:u0|Equal10~0                    ; 2       ;
; SD178:u0|sd178State.sd178_init~1      ; 2       ;
; SD178:u0|cnt_delay[24]                ; 2       ;
; SD178:u0|cnt_delay[25]                ; 2       ;
; SD178:u0|cnt_delay[23]                ; 2       ;
; SD178:u0|cnt_delay[22]                ; 2       ;
; SD178:u0|cnt_delay[21]                ; 2       ;
; SD178:u0|cnt_delay[20]                ; 2       ;
; SD178:u0|cnt_delay[18]                ; 2       ;
; SD178:u0|cnt_delay[16]                ; 2       ;
; SD178:u0|cnt_delay[19]                ; 2       ;
; SD178:u0|cnt_delay[17]                ; 2       ;
; SD178:u0|cnt_delay[15]                ; 2       ;
; SD178:u0|cnt_delay[14]                ; 2       ;
; SD178:u0|cnt_delay[13]                ; 2       ;
; SD178:u0|cnt_delay[12]                ; 2       ;
; SD178:u0|cnt_delay[11]                ; 2       ;
; SD178:u0|cnt_delay[10]                ; 2       ;
; SD178:u0|cnt_delay[9]                 ; 2       ;
; SD178:u0|cnt_delay[8]                 ; 2       ;
; SD178:u0|cnt_delay[6]                 ; 2       ;
; SD178:u0|cnt_delay[5]                 ; 2       ;
; SD178:u0|cnt_delay[4]                 ; 2       ;
; SD178:u0|cnt_delay[7]                 ; 2       ;
; SD178:u0|cnt_delay[3]                 ; 2       ;
; SD178:u0|cnt_delay[2]                 ; 2       ;
; SD178:u0|cnt_delay[1]                 ; 2       ;
; SD178:u0|cnt_delay[0]                 ; 2       ;
; SD178:u0|cntnumber~6                  ; 2       ;
; SD178:u0|cntnumber~5                  ; 2       ;
; SD178:u0|cntnumber~4                  ; 2       ;
; SD178:u0|cntnumber~3                  ; 2       ;
; SD178:u0|cntnumber~2                  ; 2       ;
; SD178:u0|cntnumber~1                  ; 2       ;
; SD178:u0|Add1~18                      ; 2       ;
; SD178:u0|Add1~2                       ; 2       ;
; uart:u3|TX                            ; 2       ;
; uart:u3|Add2~50                       ; 2       ;
; uart:u3|Add2~48                       ; 2       ;
; uart:u3|Add2~46                       ; 2       ;
; uart:u3|Add2~44                       ; 2       ;
; uart:u3|Add2~42                       ; 2       ;
; uart:u3|Add2~40                       ; 2       ;
; uart:u3|Add2~38                       ; 2       ;
; uart:u3|Add2~36                       ; 2       ;
; uart:u3|Add2~34                       ; 2       ;
; uart:u3|Add2~32                       ; 2       ;
; uart:u3|Add2~30                       ; 2       ;
; uart:u3|Add2~28                       ; 2       ;
; uart:u3|Add2~26                       ; 2       ;
; uart:u3|Add2~24                       ; 2       ;
; uart:u3|Add2~22                       ; 2       ;
; uart:u3|Add2~20                       ; 2       ;
; uart:u3|Add2~18                       ; 2       ;
; uart:u3|Add2~16                       ; 2       ;
; uart:u3|Add2~14                       ; 2       ;
; uart:u3|Add2~12                       ; 2       ;
; uart:u3|Add2~10                       ; 2       ;
; uart:u3|Add2~8                        ; 2       ;
; uart:u3|Add2~6                        ; 2       ;
; uart:u3|Add2~4                        ; 2       ;
; uart:u3|Add2~2                        ; 2       ;
; uart:u3|Add2~0                        ; 2       ;
; uart:u3|Add1~50                       ; 2       ;
; uart:u3|Add1~48                       ; 2       ;
; uart:u3|Add1~46                       ; 2       ;
; uart:u3|Add1~44                       ; 2       ;
; uart:u3|Add1~42                       ; 2       ;
; uart:u3|Add1~40                       ; 2       ;
; uart:u3|Add1~38                       ; 2       ;
; uart:u3|Add1~36                       ; 2       ;
; uart:u3|Add1~34                       ; 2       ;
; uart:u3|Add1~32                       ; 2       ;
; uart:u3|Add1~30                       ; 2       ;
; uart:u3|Add1~28                       ; 2       ;
; uart:u3|Add1~26                       ; 2       ;
; uart:u3|Add1~24                       ; 2       ;
; uart:u3|Add1~22                       ; 2       ;
; uart:u3|Add1~20                       ; 2       ;
; uart:u3|Add1~18                       ; 2       ;
; uart:u3|Add1~16                       ; 2       ;
; uart:u3|Add1~14                       ; 2       ;
; uart:u3|Add1~12                       ; 2       ;
; uart:u3|Add1~10                       ; 2       ;
; uart:u3|Add1~8                        ; 2       ;
; uart:u3|Add1~6                        ; 2       ;
; uart:u3|Add1~4                        ; 2       ;
; uart:u3|Add1~2                        ; 2       ;
; uart:u3|Add1~0                        ; 2       ;
; clock_generator:u2|\process_1:cnt[7]  ; 2       ;
; clock_generator:u2|\process_1:cnt[6]  ; 2       ;
; clock_generator:u2|\process_1:cnt[5]  ; 2       ;
; clock_generator:u2|\process_1:cnt[4]  ; 2       ;
; clock_generator:u2|\process_1:cnt[3]  ; 2       ;
; clock_generator:u2|\process_1:cnt[2]  ; 2       ;
; clock_generator:u2|\process_1:cnt[1]  ; 2       ;
; clock_generator:u2|\process_1:cnt[0]  ; 2       ;
; SD178:u0|cnt_loop[6]                  ; 2       ;
; SD178:u0|cnt_loop[5]                  ; 2       ;
; SD178:u0|cnt_loop[7]                  ; 2       ;
; uart:u3|FD[24]                        ; 2       ;
; FD[1]                                 ; 2       ;
; FD[2]                                 ; 2       ;
; FD[3]                                 ; 2       ;
; FD[4]                                 ; 2       ;
; FD[5]                                 ; 2       ;
; FD[6]                                 ; 2       ;
; FD[7]                                 ; 2       ;
; FD[8]                                 ; 2       ;
; FD[9]                                 ; 2       ;
; FD[10]                                ; 2       ;
; FD[11]                                ; 2       ;
; FD[12]                                ; 2       ;
; FD[13]                                ; 2       ;
; FD[14]                                ; 2       ;
; FD[15]                                ; 2       ;
; FD[16]                                ; 2       ;
; FD[17]                                ; 2       ;
; FD[18]                                ; 2       ;
; FD[19]                                ; 2       ;
; FD[20]                                ; 2       ;
; SD178:u0|sd178State.sd178_d5          ; 2       ;
; SD178:u0|cnt4[8]                      ; 2       ;
; SD178:u0|cnt4[7]                      ; 2       ;
; SD178:u0|cnt4[6]                      ; 2       ;
; SD178:u0|cnt4[3]                      ; 2       ;
; SD178:u0|cnt4[5]                      ; 2       ;
; SD178:u0|cnt4[4]                      ; 2       ;
; SD178:u0|cnt4[2]                      ; 2       ;
; SD178:u0|cnt4[1]                      ; 2       ;
; SD178:u0|cnt4[0]                      ; 2       ;
; SD178:u0|Add5~38                      ; 2       ;
; SD178:u0|Add5~20                      ; 2       ;
; SD178:u0|Add5~10                      ; 2       ;
; SD178:u0|Add5~8                       ; 2       ;
; SD178:u0|Add5~6                       ; 2       ;
; SD178:u0|Add5~4                       ; 2       ;
; SD178:u0|Add5~2                       ; 2       ;
; SD178:u0|Add5~0                       ; 2       ;
; SD178:u0|Add2~4                       ; 2       ;
; SD178:u0|Add1~7                       ; 2       ;
; SD178:u0|SD178_nrst                   ; 2       ;
; uart:u3|countE2~feeder                ; 1       ;
; dipsw1[7]~input                       ; 1       ;
; dipsw1[6]~input                       ; 1       ;
; dipsw1[4]~input                       ; 1       ;
; dipsw1[5]~input                       ; 1       ;
; keypad:u1|keyin[3]~0_wirecell         ; 1       ;
; SD178:u0|i2c_master:u0|bit_cnt[0]~5   ; 1       ;
; FD[0]~66                              ; 1       ;
; keypad:u1|keyin[3]~16                 ; 1       ;
; keypad:u1|keyin[2]~15                 ; 1       ;
; keypad:u1|keyin[5]~14                 ; 1       ;
; keypad:u1|keyin[4]~13                 ; 1       ;
; keypad:u1|keyin[7]~12                 ; 1       ;
; keypad:u1|keyin[6]~11                 ; 1       ;
; keypad:u1|keyin[9]~10                 ; 1       ;
; keypad:u1|keyin[8]~9                  ; 1       ;
; keypad:u1|keyin[11]~8                 ; 1       ;
; keypad:u1|keyin[10]~7                 ; 1       ;
; keypad:u1|keyin[13]~6                 ; 1       ;
; keypad:u1|keyin[12]~5                 ; 1       ;
; keypad:u1|keyin[15]~4                 ; 1       ;
; keypad:u1|keyin[14]~3                 ; 1       ;
; keypad:u1|keyin[1]~2                  ; 1       ;
; keypad:u1|keyin[0]~1                  ; 1       ;
; keypad:u1|scan_number[0]~1            ; 1       ;
; keypad:u1|key_scan[3]~2               ; 1       ;
; keypad:u1|key_scan[2]~1               ; 1       ;
; keypad:u1|key_scan[1]~0               ; 1       ;
; LED[15]~7                             ; 1       ;
; LED[14]~6                             ; 1       ;
; LED[13]~5                             ; 1       ;
; LED[12]~4                             ; 1       ;
; LED[11]~3                             ; 1       ;
; LED[10]~2                             ; 1       ;
; LED[9]~1                              ; 1       ;
; LED[8]~0                              ; 1       ;
; SD178:u0|debug[5]~5                   ; 1       ;
; SD178:u0|debug[4]~4                   ; 1       ;
; SD178:u0|debug[3]~3                   ; 1       ;
; SD178:u0|debug[2]~2                   ; 1       ;
; SD178:u0|debug[1]~1                   ; 1       ;
; SD178:u0|debug[0]~0                   ; 1       ;
; SD178:u0|Mux1~13                      ; 1       ;
; SD178:u0|Mux5~15                      ; 1       ;
; SD178:u0|Mux5~14                      ; 1       ;
; SD178:u0|Mux6~13                      ; 1       ;
; SD178:u0|Mux6~12                      ; 1       ;
; SD178:u0|Mux4~10                      ; 1       ;
; SD178:u0|Mux4~9                       ; 1       ;
; keypad:u1|n~22                        ; 1       ;
; keypad:u1|n~21                        ; 1       ;
; SD178:u0|Selector57~15                ; 1       ;
; SD178:u0|Mux13~13                     ; 1       ;
; SD178:u0|Mux13~12                     ; 1       ;
; SD178:u0|Mux15~13                     ; 1       ;
; SD178:u0|Mux15~12                     ; 1       ;
; SD178:u0|Selector60~14                ; 1       ;
; SD178:u0|Selector60~13                ; 1       ;
; SD178:u0|Mux14~15                     ; 1       ;
; SD178:u0|Mux14~11                     ; 1       ;
; SD178:u0|Mux14~10                     ; 1       ;
; SD178:u0|Mux14~14                     ; 1       ;
; SD178:u0|Mux14~4                      ; 1       ;
; SD178:u0|Mux14~3                      ; 1       ;
; SD178:u0|Mux8~7                       ; 1       ;
; SD178:u0|Mux8~4                       ; 1       ;
; SD178:u0|Mux8~3                       ; 1       ;
; SD178:u0|Mux10~15                     ; 1       ;
; SD178:u0|Mux10~11                     ; 1       ;
; SD178:u0|Mux10~10                     ; 1       ;
; SD178:u0|Mux4~8                       ; 1       ;
; SD178:u0|Mux4~4                       ; 1       ;
; SD178:u0|Mux4~3                       ; 1       ;
; SD178:u0|Mux3~6                       ; 1       ;
; SD178:u0|Mux3~8                       ; 1       ;
; SD178:u0|Mux3~7                       ; 1       ;
; SD178:u0|Mux3~3                       ; 1       ;
; SD178:u0|Mux3~5                       ; 1       ;
; SD178:u0|Mux3~4                       ; 1       ;
; SD178:u0|Mux2~16                      ; 1       ;
; SD178:u0|Mux2~11                      ; 1       ;
; SD178:u0|Mux2~10                      ; 1       ;
; SD178:u0|Mux10~14                     ; 1       ;
; SD178:u0|Mux10~4                      ; 1       ;
; SD178:u0|Mux10~3                      ; 1       ;
; SD178:u0|Mux0~15                      ; 1       ;
; SD178:u0|Mux0~10                      ; 1       ;
; SD178:u0|Mux0~9                       ; 1       ;
; SD178:u0|Selector60~12                ; 1       ;
; SD178:u0|Selector60~3                 ; 1       ;
; SD178:u0|Selector60~5                 ; 1       ;
; SD178:u0|Selector60~4                 ; 1       ;
; SD178:u0|Mux15~11                     ; 1       ;
; SD178:u0|Mux15~3                      ; 1       ;
; SD178:u0|Mux15~5                      ; 1       ;
; SD178:u0|Mux15~4                      ; 1       ;
; SD178:u0|Mux13~11                     ; 1       ;
; SD178:u0|Mux13~3                      ; 1       ;
; SD178:u0|Mux13~5                      ; 1       ;
; SD178:u0|Mux13~4                      ; 1       ;
; SD178:u0|Selector59~12                ; 1       ;
; SD178:u0|Selector59~6                 ; 1       ;
; SD178:u0|Selector59~8                 ; 1       ;
; SD178:u0|Selector59~7                 ; 1       ;
; SD178:u0|Selector59~3                 ; 1       ;
; SD178:u0|Selector59~5                 ; 1       ;
; SD178:u0|Selector59~4                 ; 1       ;
; SD178:u0|Mux7~6                       ; 1       ;
; SD178:u0|Mux7~8                       ; 1       ;
; SD178:u0|Mux7~7                       ; 1       ;
; SD178:u0|Mux7~3                       ; 1       ;
; SD178:u0|Mux7~5                       ; 1       ;
; SD178:u0|Mux7~4                       ; 1       ;
; SD178:u0|Mux2~15                      ; 1       ;
; SD178:u0|Mux2~4                       ; 1       ;
; SD178:u0|Mux2~3                       ; 1       ;
; SD178:u0|Mux0~14                      ; 1       ;
; SD178:u0|Mux0~3                       ; 1       ;
; SD178:u0|Mux5~8                       ; 1       ;
; SD178:u0|Mux5~10                      ; 1       ;
; SD178:u0|Mux5~9                       ; 1       ;
; SD178:u0|Selector57~13                ; 1       ;
; SD178:u0|Selector57~6                 ; 1       ;
; SD178:u0|Selector57~8                 ; 1       ;
; SD178:u0|Selector57~7                 ; 1       ;
; SD178:u0|Mux1~6                       ; 1       ;
; SD178:u0|Mux1~8                       ; 1       ;
; SD178:u0|Mux1~7                       ; 1       ;
; SD178:u0|Mux6~3                       ; 1       ;
; SD178:u0|Mux6~5                       ; 1       ;
; SD178:u0|Mux6~4                       ; 1       ;
; SD178:u0|Selector52~2                 ; 1       ;
; SD178:u0|Selector55~2                 ; 1       ;
; SD178:u0|Selector54~2                 ; 1       ;
; SD178:u0|Selector53~2                 ; 1       ;
; SD178:u0|Selector48~2                 ; 1       ;
; SD178:u0|Selector51~2                 ; 1       ;
; SD178:u0|Selector50~2                 ; 1       ;
; SD178:u0|Selector47~2                 ; 1       ;
; SD178:u0|Selector46~2                 ; 1       ;
; SD178:u0|cnt3[2]~12                   ; 1       ;
; uart:u3|i1~25                         ; 1       ;
; uart:u3|i1~24                         ; 1       ;
; uart:u3|i1~23                         ; 1       ;
; uart:u3|i1~22                         ; 1       ;
; uart:u3|i1~21                         ; 1       ;
; uart:u3|i1~20                         ; 1       ;
; uart:u3|i1~19                         ; 1       ;
; uart:u3|i1~18                         ; 1       ;
; uart:u3|i1~17                         ; 1       ;
; uart:u3|i1~16                         ; 1       ;
; uart:u3|i1~15                         ; 1       ;
; uart:u3|i1~14                         ; 1       ;
; uart:u3|i1~13                         ; 1       ;
; uart:u3|i1~12                         ; 1       ;
; uart:u3|i1~11                         ; 1       ;
; uart:u3|i1~10                         ; 1       ;
; uart:u3|i1~9                          ; 1       ;
; uart:u3|i1~8                          ; 1       ;
; uart:u3|i1~7                          ; 1       ;
; uart:u3|i1~6                          ; 1       ;
; uart:u3|i1~5                          ; 1       ;
; uart:u3|i1~4                          ; 1       ;
; uart:u3|i1~3                          ; 1       ;
; uart:u3|i1~2                          ; 1       ;
; uart:u3|\baud:i1[25]                  ; 1       ;
; uart:u3|\baud:i1[24]                  ; 1       ;
; uart:u3|\baud:i1[23]                  ; 1       ;
; uart:u3|\baud:i1[22]                  ; 1       ;
; uart:u3|\baud:i1[21]                  ; 1       ;
; uart:u3|\baud:i1[20]                  ; 1       ;
; uart:u3|\baud:i1[19]                  ; 1       ;
; uart:u3|\baud:i1[2]                   ; 1       ;
; uart:u3|\baud:i1[3]                   ; 1       ;
; uart:u3|\baud:i1[4]                   ; 1       ;
; uart:u3|\baud:i1[5]                   ; 1       ;
; uart:u3|\baud:i1[6]                   ; 1       ;
; uart:u3|\baud:i1[7]                   ; 1       ;
; uart:u3|\baud:i1[8]                   ; 1       ;
; uart:u3|\baud:i1[9]                   ; 1       ;
; uart:u3|\baud:i1[10]                  ; 1       ;
; uart:u3|\baud:i1[11]                  ; 1       ;
; uart:u3|\baud:i1[12]                  ; 1       ;
; uart:u3|\baud:i1[13]                  ; 1       ;
; uart:u3|\baud:i1[14]                  ; 1       ;
; uart:u3|\baud:i1[15]                  ; 1       ;
; uart:u3|\baud:i1[16]                  ; 1       ;
; uart:u3|\baud:i1[17]                  ; 1       ;
; uart:u3|\baud:i1[18]                  ; 1       ;
; SD178:u0|Selector60~11                ; 1       ;
; SD178:u0|Selector63~1                 ; 1       ;
; SD178:u0|Selector63~0                 ; 1       ;
; SD178:u0|Selector62~1                 ; 1       ;
; SD178:u0|Selector62~0                 ; 1       ;
; SD178:u0|Selector61~2                 ; 1       ;
; SD178:u0|Selector61~1                 ; 1       ;
; SD178:u0|word_buf[2][1]~1             ; 1       ;
; SD178:u0|Selector56~3                 ; 1       ;
; SD178:u0|Selector56~2                 ; 1       ;
; SD178:u0|Selector56~1                 ; 1       ;
; SD178:u0|Selector56~0                 ; 1       ;
; SD178:u0|Selector59~11                ; 1       ;
; SD178:u0|Selector58~2                 ; 1       ;
; SD178:u0|Selector58~1                 ; 1       ;
; SD178:u0|Selector57~12                ; 1       ;
; SD178:u0|word_buf[2][7]~0             ; 1       ;
; SD178:u0|Selector49~2                 ; 1       ;
; SD178:u0|Selector49~0                 ; 1       ;
; uart:u3|i2~25                         ; 1       ;
; uart:u3|i2~24                         ; 1       ;
; uart:u3|i2~23                         ; 1       ;
; uart:u3|i2~22                         ; 1       ;
; uart:u3|i2~21                         ; 1       ;
; uart:u3|i2~20                         ; 1       ;
; uart:u3|i2~19                         ; 1       ;
; uart:u3|i2~18                         ; 1       ;
; uart:u3|i2~17                         ; 1       ;
; uart:u3|i2~16                         ; 1       ;
; uart:u3|i2~15                         ; 1       ;
; uart:u3|i2~14                         ; 1       ;
; uart:u3|i2~13                         ; 1       ;
; uart:u3|i2~12                         ; 1       ;
; uart:u3|i2~11                         ; 1       ;
; uart:u3|i2~10                         ; 1       ;
; uart:u3|i2~9                          ; 1       ;
; uart:u3|i2~8                          ; 1       ;
; uart:u3|i2~7                          ; 1       ;
; uart:u3|i2~6                          ; 1       ;
; uart:u3|i2~5                          ; 1       ;
; uart:u3|i2~4                          ; 1       ;
; uart:u3|i2~3                          ; 1       ;
; uart:u3|i2~2                          ; 1       ;
; uart:u3|i1~1                          ; 1       ;
; uart:u3|i1~0                          ; 1       ;
; SD178:u0|i2c_master:u0|stretch~0      ; 1       ;
; SD178:u0|i2c_master:u0|count~12       ; 1       ;
; SD178:u0|i2c_master:u0|count~11       ; 1       ;
; SD178:u0|i2c_master:u0|count~10       ; 1       ;
; SD178:u0|i2c_master:u0|count~9        ; 1       ;
; SD178:u0|sd178_data_wr[3]~23          ; 1       ;
; SD178:u0|sd178_data_wr[3]~22          ; 1       ;
; SD178:u0|word_buf[0][3]               ; 1       ;
; SD178:u0|sd178_data_wr[0]~21          ; 1       ;
; SD178:u0|sd178_data_wr[0]~20          ; 1       ;
; SD178:u0|word_buf[0][0]               ; 1       ;
; SD178:u0|sd178_data_wr[1]~19          ; 1       ;
; SD178:u0|sd178_data_wr[1]~18          ; 1       ;
; SD178:u0|sd178_data_wr[1]~17          ; 1       ;
; SD178:u0|word_buf[0][1]               ; 1       ;
; SD178:u0|sd178_data_wr[2]~16          ; 1       ;
; SD178:u0|sd178_data_wr[2]~15          ; 1       ;
; SD178:u0|sd178_data_wr[2]~14          ; 1       ;
; SD178:u0|word_buf[0][2]               ; 1       ;
; SD178:u0|i2c_master:u0|data_tx[7]~2   ; 1       ;
; SD178:u0|sd178_data_wr[7]~12          ; 1       ;
; SD178:u0|sd178_data_wr[7]~11          ; 1       ;
; SD178:u0|sd178_data_wr[7]~10          ; 1       ;
; SD178:u0|word_buf[0][7]               ; 1       ;
; SD178:u0|sd178_data_wr[4]~9           ; 1       ;
; SD178:u0|sd178_data_wr[4]~8           ; 1       ;
; SD178:u0|word_buf[0][4]               ; 1       ;
; SD178:u0|sd178_data_wr[5]~7           ; 1       ;
; SD178:u0|sd178_data_wr[5]~5           ; 1       ;
; SD178:u0|word_buf[0][5]               ; 1       ;
; SD178:u0|sd178_data_wr[6]~4           ; 1       ;
; SD178:u0|sd178_data_wr[6]~3           ; 1       ;
; SD178:u0|sd178_data_wr[6]~2           ; 1       ;
; SD178:u0|sd178_data_wr[2]~0           ; 1       ;
; uart:u3|\baud:i2[25]                  ; 1       ;
; uart:u3|\baud:i2[24]                  ; 1       ;
; uart:u3|\baud:i2[23]                  ; 1       ;
; uart:u3|\baud:i2[22]                  ; 1       ;
; uart:u3|\baud:i2[21]                  ; 1       ;
; uart:u3|\baud:i2[20]                  ; 1       ;
; uart:u3|\baud:i2[19]                  ; 1       ;
; uart:u3|\baud:i2[2]                   ; 1       ;
; uart:u3|\baud:i2[3]                   ; 1       ;
; uart:u3|\baud:i2[4]                   ; 1       ;
; uart:u3|\baud:i2[5]                   ; 1       ;
; uart:u3|\baud:i2[6]                   ; 1       ;
; uart:u3|\baud:i2[7]                   ; 1       ;
; uart:u3|\baud:i2[8]                   ; 1       ;
; uart:u3|\baud:i2[9]                   ; 1       ;
; uart:u3|\baud:i2[10]                  ; 1       ;
; uart:u3|\baud:i2[11]                  ; 1       ;
; uart:u3|\baud:i2[12]                  ; 1       ;
; uart:u3|\baud:i2[13]                  ; 1       ;
; uart:u3|\baud:i2[14]                  ; 1       ;
; uart:u3|\baud:i2[15]                  ; 1       ;
; uart:u3|\baud:i2[16]                  ; 1       ;
; uart:u3|\baud:i2[17]                  ; 1       ;
; uart:u3|\baud:i2[18]                  ; 1       ;
; clock_generator:u2|clk_1MHz~0         ; 1       ;
; clock_generator:u2|cnt~7              ; 1       ;
; clock_generator:u2|cnt~6              ; 1       ;
; uart:u3|uck1~0                        ; 1       ;
; uart:u3|LessThan0~6                   ; 1       ;
; uart:u3|LessThan0~5                   ; 1       ;
; uart:u3|LessThan0~4                   ; 1       ;
; uart:u3|LessThan0~3                   ; 1       ;
; uart:u3|LessThan0~2                   ; 1       ;
; uart:u3|LessThan0~1                   ; 1       ;
; uart:u3|LessThan0~0                   ; 1       ;
; uart:u3|Add4~2                        ; 1       ;
; uart:u3|Add4~1                        ; 1       ;
; uart:u3|Add4~0                        ; 1       ;
; SD178:u0|i2c_master:u0|data_clk~1     ; 1       ;
; SD178:u0|i2c_master:u0|data_clk~0     ; 1       ;
; SD178:u0|i2c_master:u0|process_0~8    ; 1       ;
; SD178:u0|i2c_master:u0|process_0~7    ; 1       ;
; SD178:u0|i2c_master:u0|process_0~6    ; 1       ;
; SD178:u0|i2c_master:u0|process_0~5    ; 1       ;
; SD178:u0|i2c_master:u0|process_0~4    ; 1       ;
; SD178:u0|i2c_master:u0|process_0~3    ; 1       ;
; SD178:u0|i2c_master:u0|Selector21~0   ; 1       ;
; SD178:u0|i2c_master:u0|Selector20~1   ; 1       ;
; SD178:u0|i2c_master:u0|Selector20~0   ; 1       ;
; SD178:u0|i2c_master:u0|Selector17~0   ; 1       ;
; SD178:u0|Selector115~1                ; 1       ;
; SD178:u0|Selector115~0                ; 1       ;
; SD178:u0|i2c_master:u0|state~15       ; 1       ;
; SD178:u0|i2c_master:u0|state~14       ; 1       ;
; SD178:u0|i2c_master:u0|Selector19~0   ; 1       ;
; SD178:u0|i2c_master:u0|state~13       ; 1       ;
; SD178:u0|cnt_loop[7]~24               ; 1       ;
; SD178:u0|i2c_master:u0|scl_clk~0      ; 1       ;
; SD178:u0|i2c_master:u0|process_0~1    ; 1       ;
; SD178:u0|i2c_master:u0|LessThan3~0    ; 1       ;
; SD178:u0|i2c_master:u0|LessThan1~2    ; 1       ;
; SD178:u0|i2c_master:u0|LessThan1~1    ; 1       ;
; SD178:u0|i2c_master:u0|LessThan1~0    ; 1       ;
; SD178:u0|i2c_master:u0|Equal0~2       ; 1       ;
; SD178:u0|i2c_master:u0|Equal0~1       ; 1       ;
; SD178:u0|i2c_master:u0|Equal0~0       ; 1       ;
; SD178:u0|i2c_master:u0|scl_ena~1      ; 1       ;
; SD178:u0|i2c_master:u0|scl_ena~0      ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~12  ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~11  ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~10  ; 1       ;
; SD178:u0|i2c_master:u0|Mux4~3         ; 1       ;
; SD178:u0|i2c_master:u0|Mux4~2         ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~9   ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~8   ; 1       ;
; SD178:u0|i2c_master:u0|Mux2~3         ; 1       ;
; SD178:u0|i2c_master:u0|Mux2~2         ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~7   ; 1       ;
; SD178:u0|i2c_master:u0|Mux3~3         ; 1       ;
; SD178:u0|i2c_master:u0|Mux3~2         ; 1       ;
; SD178:u0|i2c_master:u0|Mux3~1         ; 1       ;
; SD178:u0|i2c_master:u0|Mux3~0         ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~6   ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~5   ; 1       ;
; SD178:u0|i2c_master:u0|Mux2~1         ; 1       ;
; SD178:u0|i2c_master:u0|Mux2~0         ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~4   ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~3   ; 1       ;
; SD178:u0|i2c_master:u0|Mux4~1         ; 1       ;
; SD178:u0|i2c_master:u0|Mux4~0         ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~2   ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~1   ; 1       ;
; SD178:u0|i2c_master:u0|Selector23~0   ; 1       ;
; uart:u3|i2~1                          ; 1       ;
; uart:u3|i2~0                          ; 1       ;
; clock_generator:u2|clk_1MHz           ; 1       ;
; clock_generator:u2|clk_1KHz~0         ; 1       ;
; clock_generator:u2|cnt~5              ; 1       ;
; uart:u3|comb~1                        ; 1       ;
; uart:u3|comb~0                        ; 1       ;
; uart:u3|inserial[0]~7                 ; 1       ;
; uart:u3|inserial[1]~6                 ; 1       ;
; uart:u3|inserial[2]~5                 ; 1       ;
; uart:u3|inserial[3]~4                 ; 1       ;
; uart:u3|inserial[4]~3                 ; 1       ;
; uart:u3|inserial[5]~2                 ; 1       ;
; uart:u3|inserial[6]~1                 ; 1       ;
; uart:u3|Decoder0~3                    ; 1       ;
; uart:u3|inserial[7]~0                 ; 1       ;
; uart:u3|Decoder0~0                    ; 1       ;
; Serial_count~3                        ; 1       ;
; Serial_count~2                        ; 1       ;
; Add1~2                                ; 1       ;
; Serial_count~1                        ; 1       ;
; Add1~1                                ; 1       ;
; Serial_count~0                        ; 1       ;
; Add1~0                                ; 1       ;
; SD178:u0|Selector32~0                 ; 1       ;
; SD178:u0|i2c_master:u0|Selector0~3    ; 1       ;
; SD178:u0|i2c_master:u0|Selector0~0    ; 1       ;
; SD178:u0|Selector31~0                 ; 1       ;
; SD178:u0|Selector34~1                 ; 1       ;
; SD178:u0|Selector33~1                 ; 1       ;
; SD178:u0|Selector33~0                 ; 1       ;
; SD178:u0|LessThan3~2                  ; 1       ;
; SD178:u0|LessThan3~1                  ; 1       ;
; SD178:u0|cnt_byte[0]                  ; 1       ;
; SD178:u0|cnt_byte[1]                  ; 1       ;
; SD178:u0|cnt_byte[2]                  ; 1       ;
; SD178:u0|LessThan3~0                  ; 1       ;
; keypad:u1|n~20                        ; 1       ;
; keypad:u1|n~19                        ; 1       ;
; keypad:u1|n~18                        ; 1       ;
; keypad:u1|n~17                        ; 1       ;
; keypad:u1|process_0~4                 ; 1       ;
; keypad:u1|n~16                        ; 1       ;
; keypad:u1|process_0~3                 ; 1       ;
; keypad:u1|n~15                        ; 1       ;
; keypad:u1|n~14                        ; 1       ;
; keypad:u1|n~13                        ; 1       ;
; keypad:u1|n~12                        ; 1       ;
; keypad:u1|n~11                        ; 1       ;
; keypad:u1|n~10                        ; 1       ;
; keypad:u1|process_0~1                 ; 1       ;
; keypad:u1|n~8                         ; 1       ;
; keypad:u1|process_0~0                 ; 1       ;
; SD178:u0|cnt4[3]~11                   ; 1       ;
; SD178:u0|sd178State~45                ; 1       ;
; SD178:u0|sd178State~44                ; 1       ;
; SD178:u0|Selector29~0                 ; 1       ;
; SD178:u0|Selector28~2                 ; 1       ;
; SD178:u0|Selector28~0                 ; 1       ;
; SD178:u0|Selector1~0                  ; 1       ;
; SD178:u0|Selector0~0                  ; 1       ;
; SD178:u0|Selector2~0                  ; 1       ;
; SD178:u0|Selector3~0                  ; 1       ;
; SD178:u0|Selector4~0                  ; 1       ;
; SD178:u0|Selector5~0                  ; 1       ;
; SD178:u0|Selector7~0                  ; 1       ;
; SD178:u0|Selector9~0                  ; 1       ;
; SD178:u0|Selector6~0                  ; 1       ;
; SD178:u0|Selector8~0                  ; 1       ;
; SD178:u0|Selector10~0                 ; 1       ;
; SD178:u0|Selector11~0                 ; 1       ;
; SD178:u0|Selector12~0                 ; 1       ;
; SD178:u0|Selector13~0                 ; 1       ;
; SD178:u0|Selector14~0                 ; 1       ;
; SD178:u0|Selector15~0                 ; 1       ;
; SD178:u0|Selector16~0                 ; 1       ;
; SD178:u0|Selector17~0                 ; 1       ;
; SD178:u0|Selector19~0                 ; 1       ;
; SD178:u0|Selector20~0                 ; 1       ;
; SD178:u0|Selector21~0                 ; 1       ;
; SD178:u0|Selector18~0                 ; 1       ;
; SD178:u0|Selector22~0                 ; 1       ;
; SD178:u0|Selector23~0                 ; 1       ;
; SD178:u0|Selector24~0                 ; 1       ;
; SD178:u0|cnt_delay[0]~7               ; 1       ;
; SD178:u0|cnt_delay[0]~6               ; 1       ;
; SD178:u0|Selector25~0                 ; 1       ;
; SD178:u0|cnt_delay[17]~3              ; 1       ;
; SD178:u0|i2c_master:u0|scl~0          ; 1       ;
; SD178:u0|i2c_master:u0|Selector29~0   ; 1       ;
; uart:u3|uck2~0                        ; 1       ;
; uart:u3|LessThan1~6                   ; 1       ;
; uart:u3|LessThan1~5                   ; 1       ;
; uart:u3|LessThan1~4                   ; 1       ;
; uart:u3|LessThan1~3                   ; 1       ;
; uart:u3|LessThan1~2                   ; 1       ;
; uart:u3|LessThan1~1                   ; 1       ;
; uart:u3|LessThan1~0                   ; 1       ;
; uart:u3|ii2[1]~4                      ; 1       ;
; uart:u3|ii2[2]~3                      ; 1       ;
; uart:u3|ii2[0]~2                      ; 1       ;
; uart:u3|ii2[3]~1                      ; 1       ;
; uart:u3|ii2[3]~0                      ; 1       ;
; clock_generator:u2|clk_1KHz           ; 1       ;
; clock_generator:u2|clk_100Hz~0        ; 1       ;
; keypad:u1|scan_number[1]~0            ; 1       ;
; SD178:u0|sd178State~43                ; 1       ;
; SD178:u0|sd178State~42                ; 1       ;
; SD178:u0|sd178State~41                ; 1       ;
; SD178:u0|Equal10~7                    ; 1       ;
; SD178:u0|sd178State~40                ; 1       ;
; SD178:u0|Equal11~1                    ; 1       ;
; SD178:u0|Equal11~0                    ; 1       ;
; SD178:u0|Equal10~5                    ; 1       ;
; SD178:u0|Equal10~3                    ; 1       ;
; keypad:u1|tmpTouch~2                  ; 1       ;
; keypad:u1|tmpTouch~0                  ; 1       ;
; keypad:u1|keyin_last[0]               ; 1       ;
; keypad:u1|n[3]                        ; 1       ;
; keypad:u1|n[2]                        ; 1       ;
; keypad:u1|n[1]                        ; 1       ;
; keypad:u1|n[0]                        ; 1       ;
; SD178:u0|Selector39~0                 ; 1       ;
; SD178:u0|cnt3[0]~11                   ; 1       ;
; SD178:u0|cnt3[2]~9                    ; 1       ;
; SD178:u0|cnt3[2]~8                    ; 1       ;
; SD178:u0|cnt3[2]~7                    ; 1       ;
; SD178:u0|cnt3[2]~6                    ; 1       ;
; SD178:u0|cnt4_set[3]                  ; 1       ;
; SD178:u0|cnt3[2]~5                    ; 1       ;
; SD178:u0|cnt4_set[2]                  ; 1       ;
; SD178:u0|cnt4_set[1]                  ; 1       ;
; SD178:u0|cnt3[2]~4                    ; 1       ;
; SD178:u0|cnt4_set[0]                  ; 1       ;
; SD178:u0|Equal8~4                     ; 1       ;
; SD178:u0|Equal8~3                     ; 1       ;
; SD178:u0|Equal8~2                     ; 1       ;
; SD178:u0|Equal8~1                     ; 1       ;
; SD178:u0|Equal8~0                     ; 1       ;
; SD178:u0|cnt3[0]~3                    ; 1       ;
; SD178:u0|cnt3[0]~2                    ; 1       ;
; SD178:u0|cntnumber_max[0]~0           ; 1       ;
; SD178:u0|sd178State.sd178_init~2      ; 1       ;
; SD178:u0|sd178State~38                ; 1       ;
; SD178:u0|sd178State.sd178_init~0      ; 1       ;
; SD178:u0|sd178State~35                ; 1       ;
; SD178:u0|sd178State~34                ; 1       ;
; SD178:u0|sd178State~33                ; 1       ;
; SD178:u0|sd178State~32                ; 1       ;
; SD178:u0|sd178State~31                ; 1       ;
; SD178:u0|sd178State~30                ; 1       ;
; SD178:u0|sd178State~29                ; 1       ;
; SD178:u0|sd178State~28                ; 1       ;
; uart:u3|uck2                          ; 1       ;
; uart:u3|TX~1                          ; 1       ;
; uart:u3|TX~0                          ; 1       ;
; clock_generator:u2|clk_100Hz          ; 1       ;
; workingMode[3]                        ; 1       ;
; workingMode[2]                        ; 1       ;
; workingMode[1]                        ; 1       ;
; workingMode[0]                        ; 1       ;
; SD178:u0|LessThan2~5                  ; 1       ;
; SD178:u0|LessThan2~4                  ; 1       ;
; SD178:u0|LessThan2~3                  ; 1       ;
; SD178:u0|LessThan2~2                  ; 1       ;
; SD178:u0|LessThan2~1                  ; 1       ;
; SD178:u0|LessThan2~0                  ; 1       ;
; SD178:u0|process_1~1                  ; 1       ;
; SD178:u0|process_1~0                  ; 1       ;
; SD178:u0|SD178_nrst~0                 ; 1       ;
; keypad:u1|key_scan[3]                 ; 1       ;
; keypad:u1|key_scan[2]                 ; 1       ;
; keypad:u1|key_scan[1]                 ; 1       ;
; keypad:u1|key_scan[0]                 ; 1       ;
; LED[15]~reg0                          ; 1       ;
; LED[14]~reg0                          ; 1       ;
; LED[13]~reg0                          ; 1       ;
; LED[12]~reg0                          ; 1       ;
; LED[11]~reg0                          ; 1       ;
; LED[10]~reg0                          ; 1       ;
; LED[9]~reg0                           ; 1       ;
; LED[8]~reg0                           ; 1       ;
; SD178:u0|debug[5]                     ; 1       ;
; SD178:u0|debug[4]                     ; 1       ;
; SD178:u0|debug[3]                     ; 1       ;
; SD178:u0|debug[2]                     ; 1       ;
; SD178:u0|debug[1]                     ; 1       ;
+---------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                            ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; altsyncram:Serial_available_rtl_0|altsyncram_lrh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 11           ; 8            ; 11           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 88   ; 11                          ; 8                           ; 11                          ; 8                           ; 88                  ; 1    ; db/SD178_test.ram0_SD178_test_86dd57ed.hdl.mif ; M9K_X13_Y15_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |SD178_test|altsyncram:Serial_available_rtl_0|altsyncram_lrh1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;8;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart:u3|lpm_mult:Mult1|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u3|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y13_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u3|lpm_mult:Mult1|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u3|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u3|lpm_mult:Mult0|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u3|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y15_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u3|lpm_mult:Mult0|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u3|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,023 / 47,787 ( 2 % ) ;
; C16 interconnects           ; 24 / 1,804 ( 1 % )     ;
; C4 interconnects            ; 443 / 31,272 ( 1 % )   ;
; Direct links                ; 251 / 47,787 ( < 1 % ) ;
; Global clocks               ; 10 / 20 ( 50 % )       ;
; Local interconnects         ; 465 / 15,408 ( 3 % )   ;
; R24 interconnects           ; 23 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 566 / 41,310 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.51) ; Number of LABs  (Total = 65) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 3                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 6                            ;
; 16                                          ; 31                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 65) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 14                           ;
; 1 Clock                            ; 46                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.20) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 3                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 9                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 7                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 7                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 0                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.91) ; Number of LABs  (Total = 65) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 8                            ;
; 2                                               ; 1                            ;
; 3                                               ; 6                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 7                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 5                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 4                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.22) ; Number of LABs  (Total = 65) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 4                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 6                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 0                            ;
; 24                                           ; 4                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 39        ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 39        ; 39        ; 0            ; 24           ; 0            ; 0            ; 17           ; 0            ; 24           ; 17           ; 0            ; 0            ; 1            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 0         ; 0         ; 39           ; 15           ; 39           ; 39           ; 22           ; 39           ; 15           ; 22           ; 39           ; 39           ; 38           ; 15           ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SD178_nrst         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_scan[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_sda          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SD178_scl          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_col[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                             ;
+---------------------------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                                         ; Destination Clock(s)        ; Delay Added in ns ;
+---------------------------------------------------------+-----------------------------+-------------------+
; clk,keypad:u1|tmpTouch,clock_generator:u2|clk_100Hz,I/O ; clk                         ; 21.7              ;
; clock_generator:u2|clk_100Hz                            ; clk                         ; 21.0              ;
; clk                                                     ; clk                         ; 12.5              ;
; uart:u3|FD[24]                                          ; uart:u3|uck2                ; 8.5               ;
; keypad:u1|tmpTouch,clock_generator:u2|clk_100Hz         ; clk                         ; 3.5               ;
; clock_generator:u2|clk_1KHz                             ; clock_generator:u2|clk_1KHz ; 2.3               ;
; clock_generator:u2|clk_1MHz                             ; clock_generator:u2|clk_1MHz ; 1.7               ;
; clock_generator:u2|clk_100Hz                            ; keypad:u1|tmpTouch          ; 1.4               ;
+---------------------------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                         ;
+----------------------------------+--------------------------------+-------------------+
; Source Register                  ; Destination Register           ; Delay Added in ns ;
+----------------------------------+--------------------------------+-------------------+
; FD[22]                           ; FD[22]                         ; 2.833             ;
; uart:u3|FD[24]                   ; uart:u3|FD[24]                 ; 2.623             ;
; uart:u3|uck2                     ; uart:u3|uck2                   ; 2.398             ;
; clock_generator:u2|clk_1MHz      ; clock_generator:u2|clk_1MHz    ; 2.394             ;
; clock_generator:u2|clk_100Hz     ; clock_generator:u2|clk_100Hz   ; 2.344             ;
; keypad:u1|tmpTouch               ; SD178:u0|word_buf[0][1]        ; 2.243             ;
; uart:u3|uck1                     ; uart:u3|uck1                   ; 2.220             ;
; uart:u3|countE1                  ; uart:u3|uck1                   ; 2.186             ;
; uart:u3|countE2                  ; uart:u3|ii2[2]                 ; 1.974             ;
; clock_generator:u2|clk_1KHz      ; clock_generator:u2|clk_1KHz    ; 1.727             ;
; SD178:u0|cntnumber[5]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber[0]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber[2]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber[1]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber[3]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber[4]            ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cntnumber_max[0]        ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cnt3[0]                 ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|cnt3[2]                 ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|flag_play               ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; dipsw1[5]                        ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; dipsw1[4]                        ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; dipsw1[6]                        ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; dipsw1[7]                        ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; workingMode[0]                   ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; workingMode[1]                   ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; workingMode[2]                   ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; workingMode[3]                   ; SD178:u0|sd178State.sd178_send ; 1.701             ;
; SD178:u0|sd178State.event_check  ; SD178:u0|flag_play             ; 1.557             ;
; clock_generator:u2|cnt[3]        ; clock_generator:u2|clk_1MHz    ; 1.197             ;
; clock_generator:u2|cnt[4]        ; clock_generator:u2|clk_1MHz    ; 1.197             ;
; rst                              ; SD178:u0|cntnumber[2]          ; 1.041             ;
; RX                               ; uart:u3|inserial[7]            ; 0.818             ;
; SD178:u0|word_buf[0][6]          ; SD178:u0|word_buf[0][6]        ; 0.583             ;
; SD178:u0|sd178State.sd178_set_ch ; SD178:u0|word_buf[0][6]        ; 0.583             ;
; keypad:u1|n[1]                   ; SD178:u0|sd178State.sd178_send ; 0.539             ;
; keypad:u1|n[3]                   ; SD178:u0|sd178State.sd178_send ; 0.539             ;
; SD178:u0|cnt4_set[0]             ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4_set[1]             ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4_set[2]             ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4_set[3]             ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[7]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[6]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[5]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[4]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[3]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[2]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[1]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[0]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[1]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[2]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[3]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[19]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[4]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[5]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[10]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[8]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[7]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[12]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[18]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[13]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[15]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[17]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[25]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[23]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[22]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[6]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[14]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[16]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[9]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[20]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[21]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[24]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[11]           ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt4[8]                 ; SD178:u0|cnt3[0]               ; 0.511             ;
; SD178:u0|cnt_delay[0]            ; SD178:u0|cnt3[0]               ; 0.511             ;
; uart:u3|\baud:i1[25]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[24]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[23]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[22]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[21]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[20]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[19]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[18]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[17]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[16]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[15]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[14]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[13]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[12]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[11]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[10]             ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[9]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[8]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[7]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[6]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[5]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[4]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[3]              ; uart:u3|uck1                   ; 0.492             ;
; uart:u3|\baud:i1[2]              ; uart:u3|uck1                   ; 0.492             ;
+----------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "SD178_test"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SD178_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node clock_generator:u2|clk_100Hz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u2|clk_100Hz~0
Info (176353): Automatically promoted node FD[22] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[22]~64
Info (176353): Automatically promoted node uart:u3|countE1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u3|\baud:i1[0]
        Info (176357): Destination node uart:u3|\baud:i1[1]
        Info (176357): Destination node uart:u3|\baud:i1[2]
        Info (176357): Destination node uart:u3|\baud:i1[3]
        Info (176357): Destination node uart:u3|\baud:i1[4]
        Info (176357): Destination node uart:u3|\baud:i1[5]
        Info (176357): Destination node uart:u3|\baud:i1[6]
        Info (176357): Destination node uart:u3|\baud:i1[7]
        Info (176357): Destination node uart:u3|\baud:i1[8]
        Info (176357): Destination node uart:u3|\baud:i1[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node uart:u3|uck1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u3|uck1~0
Info (176353): Automatically promoted node clock_generator:u2|clk_1MHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u2|clk_1MHz~0
Info (176353): Automatically promoted node uart:u3|uck2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u3|uck2~0
Info (176353): Automatically promoted node clock_generator:u2|clk_1KHz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_generator:u2|clk_1KHz~0
Info (176353): Automatically promoted node keypad:u1|tmpTouch 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SD178:u0|cnt_delay[0]~0
        Info (176357): Destination node SD178:u0|sd178State~39
        Info (176357): Destination node SD178:u0|process_1~4
        Info (176357): Destination node SD178:u0|cnt3[0]~2
        Info (176357): Destination node SD178:u0|Selector28~1
        Info (176357): Destination node SD178:u0|Selector46~2
        Info (176357): Destination node SD178:u0|Selector47~2
        Info (176357): Destination node SD178:u0|Selector50~2
        Info (176357): Destination node SD178:u0|Selector51~2
        Info (176357): Destination node SD178:u0|Selector48~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node rst~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keypad:u1|key_scan[0]
        Info (176357): Destination node keypad:u1|key_scan[3]
        Info (176357): Destination node keypad:u1|key_scan[2]
        Info (176357): Destination node keypad:u1|key_scan[1]
        Info (176357): Destination node SD178:u0|SD178_nrst
        Info (176357): Destination node SD178:u0|flag_play
        Info (176357): Destination node SD178:u0|sd178_ena
        Info (176357): Destination node SD178:u0|sd178State.sd178_send
        Info (176357): Destination node SD178:u0|sd178State.sd178_d1
        Info (176357): Destination node SD178:u0|sd178State.sd178_delay1
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SD178_scl has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/SD178_test/output_files/SD178_test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5567 megabytes
    Info: Processing ended: Sat Nov 21 10:09:51 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/Alast_game/SD178_test/output_files/SD178_test.fit.smsg.


