# progetto-reti-logiche
Progetto reti logiche AA2019-2020 Politecnico di Milano


## informazioni
Standard usato: VHDL 93

Implementazione multiprocesso con caching delle working-zone completa di relazione finale che ha superato tutti i test raggiungendo la massima valutazione (30L).

Il repo oltre al file vhdl che sintetizza il componente, contiene anche un file di test completo per verificare il funzionamento.
