add r0, r0, r0, lsl #4 
mvn r1, r0 
tst r1, r0 
mvneq r0, r2 
eor r1, r0, r1 
