<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:42:08.428</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7014562</applicationNumber><claimCount>31</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>양면 임베디드 트레이스 기판(ETS)을 갖는 패키지 기판을 사용하는 직접 회로(IC) 패키지, 및 관련 제조 방법</inventionTitle><inventionTitleEng>INTEGRATED CIRCUIT (IC) PACKAGES EMPLOYING A PACKAGE SUBSTRATE WITH A DOUBLE SIDE EMBEDDED TRACE SUBSTRATE (ETS), AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2024.07.02</openDate><openNumber>10-2024-0101796</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.10.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 양면 임베디드 트레이스 기판(ETS)을 갖는 패키지 기판을 사용하는 직접 회로(IC) 패키지, 및 관련 제조 방법. IC 패키지의 전체 높이를 줄이기 위해 IC 패키지에 감소된 두께의 기판을 제공하는 동시에 고밀도의 입력/출력(I/O) 연결을 지원하는 것을 용이하게 하기 위해, IC 패키지의 패키지 기판은 양면 ETS를 포함한다. 양면 ETS는 절연층에 임베디드된 금속 트레이스를 모두 포함하는 두 개(2)의 인접한 ETS 금속화 층을 포함한다. 양면 ETS의 ETS 금속화 층의 임베디드 금속 트레이스는 수직 상호 연결 액세스(비아)(예를 들어, 금속 필라, 금속 포스트)를 통해 서로 전기적으로 결합되어 ETS 금속화 층의 임베디드 금속 트레이스 사이에 신호 라우팅 경로를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.05.25</internationOpenDate><internationOpenNumber>WO2023091851</internationOpenNumber><internationalApplicationDate>2022.10.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/078880</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지에 있어서,패키지 기판을 포함하며, 상기 패키지 기판은, 양면 임베디드 트레이스 기판(ETS)을 포함하며, 상기 양면 임베디드 트레이스 기판(ETS)는, 제1 금속화 층으로서,  제1 절연층; 및  상기 제1 절연층에 임베디드된 하나 이상의 제1 금속 트레이스를 포함하는 제1 금속층을 포함하는, 상기 제1 금속화 층; 및 수직 방향으로 상기 제1 금속화 층에 결합된 제2 금속화 층으로서, 상기 제2 금속화 층은,  제2 절연층; 및  상기 제2 절연층에 임베디드된 하나 이상의 제2 금속 트레이스를 포함하는 제2 금속층을 포함하는, 상기 제2 금속화 층; 및 상기 제1 절연층 및 상기 제2 절연층에 각각 배치된 하나 이상의 수직 상호 연결 액세스(비아)로서, 상기 하나 이상의 비아는 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스 및 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스에 각각 결합된, 상기 하나 이상의 수직 상호 연결 액세스(비아)를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 절연층은 상기 수직 방향으로 상기 제2 절연층에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 금속화 층은 제1 외부 금속화 층을 포함하며, 상기 하나 이상의 제1 금속 트레이스는 하나 이상의 제1 외부 상호 연결부에 결합되도록 각각 구성되고;상기 제2 금속화 층은 제2 외부 금속화 층을 포함하며, 상기 하나 이상의 제2 금속 트레이스는 하나 이상의 제2 외부 상호 연결부에 결합되도록 각각 구성되는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 하나 이상의 제1 외부 상호 연결부를 포함하는 하나 이상의 제1 다이 상호 연결부를 포함하는 제1 다이로서, 상기 하나 이상의 제1 다이 상호 연결부 각각은 상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스에 결합되는, 상기 제1 다이를 더 포함하며;여기서, 상기 하나 이상의 제2 외부 상호 연결부는 상기 제2 금속화 층의 상기 제2 금속층 내 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스에 각각 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 양면 ETS에 결합된 제1 다이를 더 포함하며;상기 제1 다이는 상기 패키지 기판의 상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스에 각각 결합된 하나 이상의 제1 다이 상호 연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 패키지 기판은 제2 기판을 더 포함하고; 및상기 양면 ETS는 인터포저 기판을 포함하고; 및 상기 제2 기판에 결합된 제1 다이를 포함하는 제1 다이 패키지를 더 포함하며;여기서, 상기 제1 다이 패키지는 상기 인터포저 기판과 상기 제2 기판 사이에 배치되고; 상기 제1 다이는 상기 인터포저 기판의 상기 제2 금속화 층 내 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스를 상기 제2 기판에 각각 결합하는 하나 이상의 제1 수직 상호 연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 제2 다이를 포함하는 제2 다이 패키지를 더 포함하며;상기 인터포저 기판은 상기 제2 다이 패키지와 상기 제1 다이 패키지 사이에 상기 수직 방향으로 배치되고;상기 제2 다이는 상기 인터포저 기판의 상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스에 각각 결합된 하나 이상의 제2 다이 상호 연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 패키지 기판은 제2 양면 ETS를 더 포함하며, 상기 제2 양면 ETS는,제3 금속화 층으로서, 제3 절연층; 및 상기 제3 절연층에 임베디드된 하나 이상의 제3 금속 트레이스를 포함하는 제3 금속층으로서, 상기 제3 금속층은 상기 양면 ETS의 상기 제2 금속화 층의 상기 제2 금속층에 인접해 있는, 상기 제3 금속층을 포함하는, 상기 제3 금속화 층; 및상기 수직 방향으로 상기 제3 금속화 층에 결합된 제4 금속화 층으로서, 상기 제4 금속화 층은, 제4 절연층; 및 상기 제4 절연층에 임베디드된 하나 이상의 제4 금속 트레이스를 포함하는 제4 금속층을 포함하는, 상기 제4 금속화 층; 및상기 제3 절연층 및 상기 제4 절연층에 각각 배치된 하나 이상의 제2 비아로서, 상기 하나 이상의 제2 비아는 상기 하나 이상의 제3 금속 트레이스 중 제3 금속 트레이스 및 상기 하나 이상의 제4 금속 트레이스 중 제4 금속 트레이스에 각각 결합된, 상기 하나 이상의 제2 비아를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제2 금속화 층 내 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스 및 상기 제3 금속화 층 내 상기 하나 이상의 제3 금속 트레이스 중 제3 금속 트레이스에 각각 결합된 하나 이상의 제3 비아를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제1, 제2, 제3 및 제4 금속화 층을 함께 결합하는, 상기 양면 ETS 및 제2 양면 ETS를 통해 각각 연장되는 하나 이상의 제3 비아를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서, 상기 양면 ETS와 상기 제2 양면 ETS 사이에 상기 수직 방향으로 배치된 코어 기판을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서, 상기 패키지 기판은,양면 ETS에 결합된 라미네이트 기판을 더 포함하며, 상기 라미네이트 기판은, 제3 절연층; 상기 제3 절연층에 결합된 제3 금속층으로서, 상기 제3 금속층은 하나 이상의 제3 금속 상호 연결부를 포함하는, 상기 제3 금속층; 및 상기 제3 절연층에 각각 배치된 하나 이상의 제2 비아로서, 상기 하나 이상의 제2 비아는 상기 하나 이상의 제3 금속 상호 연결부 중 제3 금속 상호 연결부에 각각 결합되는, 상기 하나 이상의 제2 비아를 포함하며;여기서, 상기 하나 이상의 제2 비아 각각은 상기 양면 ETS의 상기 제2 금속화 층의 상기 제2 금속층 내 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 패키지 기판은,상기 수직 방향으로 양면 ETS에 인접한 제2 기판을 더 포함하며, 상기 제2 기판은, 제3 금속화 층으로서,  제3 절연층; 및  상기 제3 절연층에 임베디드된 하나 이상의 제3 금속 트레이스를 포함하는 제3 금속층을 포함하는, 상기 제3 금속화 층을 포함하며;여기서, 상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 적어도 하나의 제1 금속 트레이스는 상기 제3 금속화 층의 상기 제3 금속층 내 상기 하나 이상의 제3 금속 트레이스 중 적어도 하나의 제3 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 패키지 기판은,제3 기판으로서, 제4 금속화 층을 포함하며, 상기 제4 금속화 층은,  제4 절연층; 및  상기 제4 절연층에 임베디드된 하나 이상의 제4 금속 트레이스를 포함하는 제4 금속층을 포함하는, 상기 제3 기판; 및양면 ETS으로서, 상기 양면 ETS의 상기 제1 금속화 층이 상기 제2 기판에 인접하고 상기 양면 ETS의 상기 제2 금속화 층이 상기 제3 기판에 인접하도록 상기 제2 기판과 상기 제3 기판 사이에 상기 수직 방향으로 배치된 상기 양면 ETS를 더 포함하며;여기서, 상기 제2 금속화 층의 상기 제2 금속층 내 상기 하나 이상의 제2 금속 트레이스 중 적어도 하나의 제2 금속 트레이스는 상기 제4 금속화 층의 상기 제4 금속층 내 상기 하나 이상의 제4 금속 트레이스 중 적어도 하나의 제4 금속 트레이스에 결합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 셋톱박스; 엔터테인먼트 유닛; 내비게이션 장치; 통신 장치; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; GPS(global positioning system) 장치; 모바일 폰; 셀룰러 폰; 스마트 폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 장치; 웨어러블 컴퓨팅 장치; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 부품; 항공 전자 시스템; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 장치로 통합된, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 양면 임베디드 트레이스 기판(ETS)을 형성하는 단계를 포함하는, 집적 회로(IC) 패키지용 패키지 기판을 제조하는 방법에 있어서,제1 금속화 층을 형성하는 단계로서, 제1 절연층을 형성하는 단계; 및 상기 제1 절연층에 하나 이상의 제1 금속 트레이스를 임베딩하는 단계로서, 상기 하나 이상의 제1 금속 트레이스는 제1 금속층을 형성하는, 상기 임베딩하는 단계를 포함하는, 상기 제1 금속화 층을 형성하는 단계; 및제2 금속화 층을 형성하는 단계로서, 제2 절연층을 형성하는 단계; 및 상기 제2 절연층에 하나 이상의 제2 금속 트레이스를 임베딩하는 단계로서, 상기 하나 이상의 제2 금속 트레이스는 제2 금속층을 형성하는, 상기 임베딩하는 단계를 포함하는, 상기 제2 금속화 층을 형성하는 단계; 및수직 방향으로 상기 제1 금속화 층에 상기 제2 금속화 층을 결합하는 단계; 및상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스, 상기 제1 절연층, 상기 제2 절연층 및 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스를 통해 상기 수직 방향으로 각각 하나 이상의 수직 상호 연결 액세스(비아)를 형성하여 상기 제1 금속 트레이스를 상기 제2 금속 트레이스에 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 수직 방향으로 상기 제2 금속화 층을 상기 제1 금속화 층에 결합하는 단계는 상기 수직 방향으로 상기 제1 절연층을 상기 제2 절연층에 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,하나 이상의 제1 다이 상호 연결부를 포함하는 제1 다이를 제공하는 단계; 및상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스에 결합된 상기 하나 이상의 제1 다이 상호 연결부 각각을 결합하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서, 상기 제2 금속화 층의 상기 제2 금속층 내 상기 하나 이상의 제2 금속 트레이스 중 각각의 제2 금속 트레이스에 하나 이상의 제2 외부 상호 연결부 중 제2 외부 상호 연결부를 결합시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서,제2 기판을 제공하는 단계;상기 양면 ETS와 상기 제2 기판 사이에 제1 다이 패키지를 배치하는 단계로서, 상기 제1 다이 패키지는 제1 다이 및 하나 이상의 제1 수직 상호 연결부를 포함하는, 상기 배치하는 단계;상기 제1 다이를 상기 제2 기판에 결합시키는 단계;상기 하나 이상의 제1 수직 상호 연결부 중 각각의 제1 수직 상호 연결부를 상기 제2 기판에 대한 상기 제2 금속화 층 내 상기 하나 이상의 제2 금속 트레이스 중 제2 금속 트레이스에 결합시키는 단계를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,하나 이상의 제2 다이 상호 연결부를 포함하는 제2 다이를 포함하는 제2 다이 패키지를 제공하는 단계;상기 제2 다이 패키지와 상기 제1 다이 패키지 사이에 상기 수직 방향으로 상기 양면 ETS를 배치하는 단계; 및상기 양면 ETS의 상기 제1 금속화 층의 상기 제1 금속층 내 상기 하나 이상의 제1 금속 트레이스 중 제1 금속 트레이스에 각각 결합된 상기 하나 이상의 제2 다이 상호 연결부 중 각각의 제2 다이 상호 연결부를 결합시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제16항에 있어서,상기 제1 금속화 층을 형성하는 단계는, 제1 캐리어 상에 제1 전도성 금속층을 형성하는 단계; 상기 제1 전도성 금속층 상에 제1 포토레지스트 층을 형성하는 단계; 상기 제1 포토레지스트 층에 복수의 제1 개구를 형성하는 단계; 및 상기 복수의 제1 개구에 제1 금속 물질을 배치하여 상기 하나 이상의 제1 금속 트레이스를 형성하는 단계를 더 포함하며;상기 제2 금속화 층을 형성하는 단계는, 제2 캐리어 상에 제2 전도성 금속층을 형성하는 단계; 상기 제2 전도성 금속층 상에 제2 포토레지스트 층을 형성하는 단계; 상기 제2 포토레지스트 층에 복수의 제2 개구를 형성하는 단계; 및 상기 복수의 제2 개구에 제2 금속 물질을 배치하여 상기 하나 이상의 제2 금속 트레이스를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 제1 절연층을 형성하는 단계는 상기 하나 이상의 제1 금속 트레이스 상에 제1 유전체 물질을 라미네이팅하는 단계를 포함하고;상기 제2 절연층을 형성하는 단계는 상기 하나 이상의 제2 금속 트레이스 상에 제2 유전체 물질을 라미네이팅하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 제1 전도성 금속층으로부터 상기 제1 캐리어를 분리하는 단계; 및상기 제2 전도성 금속층으로부터 상기 제2 캐리어를 분리하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 하나 이상의 비아를 형성하는 단계는,상기 수직 방향으로 상기 제1 금속 트레이스와 적어도 부분적으로 수직으로 정렬된 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스 및 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 통해 각각 상기 수직 방향으로 하나 이상의 개구를 형성하는 단계; 및상기 하나 이상의 개구에 금속 물질을 배치하여 상기 하나 이상의 비아를 형성하는 단계로서, 상기 하나 이상의 비아 중 각각의 비아는 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스에 결합시키는, 상기 하나 이상의 개구에 금속 물질을 배치하여 상기 하나 이상의 비아를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서,상기 제1 전도성 금속층을 상기 제1 금속화 층으로부터 제거하는 단계; 및상기 제2 전도성 금속층을 상기 제2 금속화 층으로부터 제거하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제16항에 있어서, 상기 하나 이상의 비아를 형성하는 단계는,상기 수직 방향으로 상기 제1 금속 트레이스와 적어도 부분적으로 수직으로 정렬된 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스 및 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 통해 각각 상기 수직 방향으로 하나 이상의 개구를 형성하는 단계; 및상기 하나 이상의 개구에 금속 물질을 배치하여 상기 하나 이상의 비아를 형성하는 단계로서, 상기 하나 이상의 비아 중 각각의 비아는 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스에 결합시키는, 상기 하나 이상의 개구에 금속 물질을 배치하여 상기 하나 이상의 비아를 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 하나 이상의 개구를 형성하는 단계는 상기 수직 방향으로 상기 제1 금속 트레이스와 적어도 부분적으로 수직으로 정렬된 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스 및 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 통해 상기 수직 방향으로 상기 하나 이상의 개구를 드릴링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 하나 이상의 개구를 드릴링하는 단계는 상기 수직 방향으로 상기 제1 금속 트레이스와 적어도 부분적으로 수직으로 정렬된 상기 하나 이상의 제2 금속 트레이스 중 상기 제2 금속 트레이스 및 상기 하나 이상의 제1 금속 트레이스 중 상기 제1 금속 트레이스를 통해 상기 수직 방향으로 상기 하나 이상의 개구를 레이저 드릴링하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>30. 제16항에 있어서,상기 제1 금속화 층 상에 제1 솔더 레지스트 층을 형성하는 단계; 및상기 제2 금속화 층 상에 제2 솔더 레지스트 층을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 제1 솔더 레지스트 층에 하나 이상의 제1 개구를 형성하여 상기 하나 이상의 제1 금속 트레이스를 노출시키는 단계; 및상기 제2 솔더 레지스트 층에 하나 이상의 제2 개구를 형성하여 상기 하나 이상의 제2 금속 트레이스를 노출시키는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>WE, Hong Bok</engName><name>위, 홍 복</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>BUOT, Joan Rey Villarba</engName><name>부오트 조안 레이 빌라르바</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KIM, Michelle Yejin</engName><name>김, 미셸 예진</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KANG, Kuiwon</engName><name>강, 귀원</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>PATIL, Aniket</engName><name>파틸, 아니켓 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.11.22</priorityApplicationDate><priorityApplicationNumber>17/456,068</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-1-2024-0473286-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.06.26</receiptDate><receiptNumber>1-5-2024-0104506-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.10.01</receiptDate><receiptNumber>1-1-2025-1120628-23</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247014562.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938229e78164455f17949bb82b43cd14833183b0a2240aebb9a0d08a1b9d75abc31a2f5385141ea93da926e9fdb6090b7a589c187d1de3c596</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc45856b34c20333091ff073795a8ae65c5755d9fc8b7a0b9ed2850dd5b0c0f01703c6c214bb8b01ac7058d0b7b47f18bf0c0efc0ffe3362</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>