

================================================================
== Vivado HLS Report for 'compute'
================================================================
* Date:           Sat Apr 15 18:05:40 2017

* Version:        2016.3 (Build 1721985 on Tue Nov 29 18:45:36 MST 2016)
* Project:        threshold_kernel
* Solution:       solution_OCL_REGION_0
* Product family: virtex7
* Target device:  xc7vx690tffg1157-2


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |   5.00|      3.44|        1.35|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+------+-----+------+---------+
    |   Latency  |  Interval  | Pipeline|
    | min |  max | min |  max |   Type  |
    +-----+------+-----+------+---------+
    |    1|  2112|    1|  2112|   none  |
    +-----+------+-----+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+------+------+----------+-----------+-----------+------+----------+
        |          |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name|  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------+------+------+----------+-----------+-----------+------+----------+
        |- Loop 1  |  2074|  2074|        11|          1|          1|  2065|    yes   |
        +----------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+--------+
|       Name      | BRAM_18K| DSP48E|   FF   |   LUT  |
+-----------------+---------+-------+--------+--------+
|DSP              |        -|      -|       -|       -|
|Expression       |        -|      -|       0|    1785|
|FIFO             |        -|      -|       -|       -|
|Instance         |        -|     32|     576|     640|
|Memory           |        -|      -|       -|       -|
|Multiplexer      |        -|      -|       -|      87|
|Register         |        -|      -|    2268|     105|
+-----------------+---------+-------+--------+--------+
|Total            |        0|     32|    2844|    2617|
+-----------------+---------+-------+--------+--------+
|Available        |     2940|   3600|  866400|  433200|
+-----------------+---------+-------+--------+--------+
|Utilization (%)  |        0|   ~0  |   ~0   |   ~0   |
+-----------------+---------+-------+--------+--------+

+ Detail: 
    * Instance: 
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |                    Instance                   |                   Module                  | BRAM_18K| DSP48E|  FF | LUT |
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |threshold_kernel_mul_8ns_10ns_18_3_U15         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U16         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U17         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U18         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U19         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U20         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U21         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U22         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U23         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U24         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U25         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U26         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U27         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U28         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U29         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U30         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U31         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U32         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U33         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U34         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U35         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U36         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U37         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U38         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U39         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U40         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U41         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U42         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U43         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U44         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U45         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_mul_8ns_10ns_18_3_U46         |threshold_kernel_mul_8ns_10ns_18_3         |        0|      1|    0|    0|
    |threshold_kernel_sdiv_32ns_32ns_32_36_seq_U14  |threshold_kernel_sdiv_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    |threshold_kernel_srem_32ns_32ns_32_36_seq_U13  |threshold_kernel_srem_32ns_32ns_32_36_seq  |        0|      0|  288|  320|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+
    |Total                                          |                                           |        0|     32|  576|  640|
    +-----------------------------------------------+-------------------------------------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------+----------+-------+---+----+------------+------------+
    |          Variable Name         | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |assign_105_1_fu_2982_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_2_fu_3035_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_3_fu_3088_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_4_fu_3141_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_5_fu_3194_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_6_fu_3247_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_105_7_fu_3300_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_1_fu_2991_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_2_fu_3044_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_3_fu_3097_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_4_fu_3150_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_5_fu_3203_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_6_fu_3256_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_115_7_fu_3309_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_1_fu_3000_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_2_fu_3053_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_3_fu_3106_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_4_fu_3159_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_5_fu_3212_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_6_fu_3265_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_125_7_fu_3318_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_1_fu_3792_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_2_fu_3801_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_3_fu_3810_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_4_fu_3819_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_5_fu_3828_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_6_fu_3837_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_127_7_fu_3846_p2         |     +    |      0|  0|   4|           8|           8|
    |assign_1_fu_2919_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_4_fu_2928_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_7_fu_2937_p2             |     +    |      0|  0|   4|           8|           8|
    |assign_s_fu_3783_p2             |     +    |      0|  0|   4|           8|           8|
    |input_index_1_fu_991_p2         |     +    |      0|  0|  12|          12|           1|
    |output_index_1_cp_fu_4037_p2    |     +    |      0|  0|  15|          15|           9|
    |output_index_1_fu_1129_p2       |     +    |      0|  0|  15|          15|           9|
    |output_index_4_fu_1223_p2       |     +    |      0|  0|  15|          15|           8|
    |output_index_5_fu_1247_p2       |     +    |      0|  0|  15|          15|           8|
    |output_index_6_fu_1271_p2       |     +    |      0|  0|  15|          15|           8|
    |output_index_7_fu_1295_p2       |     +    |      0|  0|  15|          15|           8|
    |output_index_cp_fu_4008_p2      |     +    |      0|  0|  15|          15|           9|
    |p_1_fu_2618_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_2_fu_2655_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_3_fu_2692_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_4_fu_2735_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_5_fu_2778_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_6_fu_2821_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_7_fu_2864_p2                  |     +    |      0|  0|  32|          32|          32|
    |p_fu_2508_p2                    |     +    |      0|  0|  32|          32|          32|
    |q_1_fu_2613_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_2_fu_2650_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_3_fu_2687_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_4_fu_2730_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_5_fu_2773_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_6_fu_2816_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_7_fu_2859_p2                  |     +    |      0|  0|  32|          32|          32|
    |q_fu_2503_p2                    |     +    |      0|  0|  32|          32|          32|
    |tmp10_fu_2987_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp11_fu_2996_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp12_fu_3788_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp15_fu_3031_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp16_fu_3040_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp17_fu_3049_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp18_fu_3797_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp21_fu_3084_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp22_fu_3093_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp23_fu_3102_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp24_fu_3806_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp27_fu_3137_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp28_fu_3146_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp29_fu_3155_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp30_fu_3815_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp33_fu_3190_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp34_fu_3199_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp35_fu_3208_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp36_fu_3824_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp39_fu_3243_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp3_fu_2915_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp40_fu_3252_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp41_fu_3261_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp42_fu_3833_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp45_fu_3296_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp46_fu_3305_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp47_fu_3314_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp48_fu_3842_p2                |     +    |      0|  0|   4|           8|           8|
    |tmp4_fu_2924_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp5_fu_2933_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp6_fu_3779_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp9_fu_2978_p2                 |     +    |      0|  0|   4|           8|           8|
    |tmp_31_1_fu_1135_p2             |     +    |      0|  0|  15|          15|           8|
    |tmp_3_fu_1049_p2                |     +    |      0|  0|  15|          15|           9|
    |tmp_4_fu_1059_p2                |     +    |      0|  0|  15|          15|           9|
    |tmp_5_fu_977_p2                 |     +    |      0|  0|  32|          32|          32|
    |tmp_6_fu_981_p2                 |     +    |      0|  0|  32|          32|          32|
    |p_neg1_fu_1081_p2               |     -    |      0|  0|  15|           8|          15|
    |p_neg_1_fu_1181_p2              |     -    |      0|  0|  17|           1|          17|
    |p_neg_t1_fu_1169_p2             |     -    |      0|  0|  15|           1|          15|
    |p_neg_t2_fu_1099_p2             |     -    |      0|  0|  15|           1|          15|
    |p_neg_t_1_fu_2578_p2            |     -    |      0|  0|  12|           1|          12|
    |p_neg_t_fu_1123_p2              |     -    |      0|  0|  12|           1|          12|
    |tmp_41_fu_1155_p2               |     -    |      0|  0|   6|           1|           6|
    |tmp_fu_955_p2                   |     -    |      0|  0|  32|          32|          32|
    |tmp_s_fu_971_p2                 |     -    |      0|  0|  32|          32|          32|
    |or_cond1_1_fu_2972_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_2_fu_3025_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_3_fu_3078_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_4_fu_3131_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_5_fu_3184_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_6_fu_3237_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_7_fu_3290_p2           |    and   |      0|  0|   1|           1|           1|
    |or_cond1_fu_2909_p2             |    and   |      0|  0|   1|           1|           1|
    |tmp13_fu_3015_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp14_fu_3021_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp19_fu_3068_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp1_fu_2899_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp20_fu_3074_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp25_fu_3121_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp26_fu_3127_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp2_fu_2905_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp31_fu_3174_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp32_fu_3180_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp37_fu_3227_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp38_fu_3233_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp43_fu_3280_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp44_fu_3286_p2                |    and   |      0|  0|   1|           1|           1|
    |tmp7_fu_2961_p2                 |    and   |      0|  0|   1|           1|           1|
    |tmp8_fu_2967_p2                 |    and   |      0|  0|   1|           1|           1|
    |exitcond6_fu_985_p2             |   icmp   |      0|  0|   5|          12|          12|
    |icmp1_fu_1075_p2                |   icmp   |      0|  0|   5|          14|           1|
    |icmp_fu_1043_p2                 |   icmp   |      0|  0|   3|           8|           1|
    |output_0_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_1_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_2_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_3_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_4_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_5_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_6_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |output_7_d0                     |   icmp   |      0|  0|   3|           8|           8|
    |slt10_fu_2783_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt11_fu_2788_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt12_fu_2826_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt13_fu_2831_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt14_fu_2869_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt15_fu_2874_p2                |   icmp   |      0|  0|  11|          32|          32|
    |slt1_fu_2518_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt2_fu_2623_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt3_fu_2947_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt4_fu_2660_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt5_fu_2665_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt6_fu_2697_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt7_fu_2702_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt8_fu_2740_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt9_fu_2745_p2                 |   icmp   |      0|  0|  11|          32|          32|
    |slt_fu_2513_p2                  |   icmp   |      0|  0|  11|          32|          32|
    |tmp_12_fu_2523_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_13_fu_2528_p2               |   icmp   |      0|  0|  11|          32|          32|
    |tmp_32_1_fu_1141_p2             |   icmp   |      0|  0|   6|          15|           1|
    |tmp_54_1_fu_2628_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_2_fu_2670_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_3_fu_2707_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_4_fu_2750_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_5_fu_2793_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_6_fu_2836_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_54_7_fu_2879_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_1_fu_2957_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_2_fu_2675_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_3_fu_2712_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_4_fu_2755_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_5_fu_2798_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_6_fu_2841_p2             |   icmp   |      0|  0|  11|          32|          32|
    |tmp_55_7_fu_2884_p2             |   icmp   |      0|  0|  11|          32|          32|
    |ap_enable_pp0                   |    or    |      0|  0|   1|           1|           1|
    |output_index_4_cast_fu_2717_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_5_cast_fu_2760_p2  |    or    |      0|  0|   8|           6|           2|
    |output_index_6_cast_fu_2803_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_7_cast_fu_2846_p2  |    or    |      0|  0|   8|           6|           3|
    |output_index_tr_s_fu_1175_p2    |    or    |      0|  0|  25|          17|           1|
    |tmp_31_1_cast_fu_2533_p2        |    or    |      0|  0|   8|           6|           1|
    |i_1_fu_2557_p3                  |  select  |      0|  0|  15|           1|          15|
    |i_fu_2464_p3                    |  select  |      0|  0|  15|           1|          15|
    |stencil_buf_0_17_2_fu_2385_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_1_17_2_fu_2392_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_2_16_2_fu_2343_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_3_16_2_fu_2350_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_4_16_2_fu_2357_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_5_16_2_fu_2364_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_6_16_2_fu_2371_p3   |  select  |      0|  0|   8|           1|           8|
    |stencil_buf_7_16_2_fu_2378_p3   |  select  |      0|  0|   8|           1|           8|
    |tmp_11_fu_2492_p3               |  select  |      0|  0|  12|           1|          12|
    |tmp_14_fu_2601_p3               |  select  |      0|  0|  12|           1|          12|
    |rev10_fu_3164_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev11_fu_3169_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev12_fu_3217_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev13_fu_3222_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev14_fu_3270_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev15_fu_3275_p2                |    xor   |      0|  0|   2|           1|           2|
    |rev1_fu_2894_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev2_fu_2942_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev3_fu_2951_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev4_fu_3005_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev5_fu_3010_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev6_fu_3058_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev7_fu_3063_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev8_fu_3111_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev9_fu_3116_p2                 |    xor   |      0|  0|   2|           1|           2|
    |rev_fu_2889_p2                  |    xor   |      0|  0|   2|           1|           2|
    +--------------------------------+----------+-------+---+----+------------+------------+
    |Total                           |          |      0|  0|1785|        2565|        2620|
    +--------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------+----+-----------+-----+-----------+
    |           Name           | LUT| Input Size| Bits| Total Bits|
    +--------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                 |  72|         40|    1|         40|
    |ap_enable_reg_pp0_iter1   |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter10  |   1|          2|    1|          2|
    |ap_enable_reg_pp0_iter2   |   1|          2|    1|          2|
    |input_index_reg_922       |  12|          2|   12|         24|
    +--------------------------+----+-----------+-----+-----------+
    |Total                     |  87|         48|   16|         70|
    +--------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                         |  39|   0|   39|          0|
    |ap_enable_reg_pp0_iter0           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9           |   1|   0|    1|          0|
    |assign_105_1_reg_5633             |   8|   0|    8|          0|
    |assign_105_2_reg_5652             |   8|   0|    8|          0|
    |assign_105_3_reg_5671             |   8|   0|    8|          0|
    |assign_105_4_reg_5690             |   8|   0|    8|          0|
    |assign_105_5_reg_5709             |   8|   0|    8|          0|
    |assign_105_6_reg_5728             |   8|   0|    8|          0|
    |assign_105_7_reg_5747             |   8|   0|    8|          0|
    |assign_107_1_reg_5897             |   8|   0|    8|          0|
    |assign_107_2_reg_5912             |   8|   0|    8|          0|
    |assign_107_3_reg_5927             |   8|   0|    8|          0|
    |assign_107_4_reg_5942             |   8|   0|    8|          0|
    |assign_107_5_reg_5957             |   8|   0|    8|          0|
    |assign_107_6_reg_5972             |   8|   0|    8|          0|
    |assign_107_7_reg_5987             |   8|   0|    8|          0|
    |assign_115_1_reg_5638             |   8|   0|    8|          0|
    |assign_115_2_reg_5657             |   8|   0|    8|          0|
    |assign_115_3_reg_5676             |   8|   0|    8|          0|
    |assign_115_4_reg_5695             |   8|   0|    8|          0|
    |assign_115_5_reg_5714             |   8|   0|    8|          0|
    |assign_115_6_reg_5733             |   8|   0|    8|          0|
    |assign_115_7_reg_5752             |   8|   0|    8|          0|
    |assign_116_1_reg_5902             |   8|   0|    8|          0|
    |assign_116_2_reg_5917             |   8|   0|    8|          0|
    |assign_116_3_reg_5932             |   8|   0|    8|          0|
    |assign_116_4_reg_5947             |   8|   0|    8|          0|
    |assign_116_5_reg_5962             |   8|   0|    8|          0|
    |assign_116_6_reg_5977             |   8|   0|    8|          0|
    |assign_116_7_reg_5992             |   8|   0|    8|          0|
    |assign_125_1_reg_5643             |   8|   0|    8|          0|
    |assign_125_2_reg_5662             |   8|   0|    8|          0|
    |assign_125_3_reg_5681             |   8|   0|    8|          0|
    |assign_125_4_reg_5700             |   8|   0|    8|          0|
    |assign_125_5_reg_5719             |   8|   0|    8|          0|
    |assign_125_6_reg_5738             |   8|   0|    8|          0|
    |assign_125_7_reg_5757             |   8|   0|    8|          0|
    |assign_126_1_reg_5907             |   8|   0|    8|          0|
    |assign_126_2_reg_5922             |   8|   0|    8|          0|
    |assign_126_3_reg_5937             |   8|   0|    8|          0|
    |assign_126_4_reg_5952             |   8|   0|    8|          0|
    |assign_126_5_reg_5967             |   8|   0|    8|          0|
    |assign_126_6_reg_5982             |   8|   0|    8|          0|
    |assign_126_7_reg_5997             |   8|   0|    8|          0|
    |assign_127_1_reg_6007             |   8|   0|    8|          0|
    |assign_127_2_reg_6012             |   8|   0|    8|          0|
    |assign_127_3_reg_6017             |   8|   0|    8|          0|
    |assign_127_4_reg_6022             |   8|   0|    8|          0|
    |assign_127_5_reg_6027             |   8|   0|    8|          0|
    |assign_127_6_reg_6032             |   8|   0|    8|          0|
    |assign_127_7_reg_6037             |   8|   0|    8|          0|
    |assign_128_1_reg_6087             |   8|   0|    8|          0|
    |assign_128_2_reg_6092             |   8|   0|    8|          0|
    |assign_128_3_reg_6097             |   8|   0|    8|          0|
    |assign_128_4_reg_6102             |   8|   0|    8|          0|
    |assign_128_5_reg_6107             |   8|   0|    8|          0|
    |assign_128_6_reg_6112             |   8|   0|    8|          0|
    |assign_128_7_reg_6117             |   8|   0|    8|          0|
    |assign_1_reg_5614                 |   8|   0|    8|          0|
    |assign_2_reg_5882                 |   8|   0|    8|          0|
    |assign_3_reg_6082                 |   8|   0|    8|          0|
    |assign_4_reg_5619                 |   8|   0|    8|          0|
    |assign_5_reg_5887                 |   8|   0|    8|          0|
    |assign_7_reg_5624                 |   8|   0|    8|          0|
    |assign_8_reg_5892                 |   8|   0|    8|          0|
    |assign_s_reg_6002                 |   8|   0|    8|          0|
    |exitcond6_reg_5075                |   1|   0|    1|          0|
    |icmp1_reg_5171                    |   1|   0|    1|          0|
    |icmp_reg_5147                     |   1|   0|    1|          0|
    |input_index_reg_922               |  12|   0|   12|          0|
    |or_cond1_1_reg_5629               |   1|   0|    1|          0|
    |or_cond1_2_reg_5648               |   1|   0|    1|          0|
    |or_cond1_3_reg_5667               |   1|   0|    1|          0|
    |or_cond1_4_reg_5686               |   1|   0|    1|          0|
    |or_cond1_5_reg_5705               |   1|   0|    1|          0|
    |or_cond1_6_reg_5724               |   1|   0|    1|          0|
    |or_cond1_7_reg_5743               |   1|   0|    1|          0|
    |or_cond1_reg_5610                 |   1|   0|    1|          0|
    |output_index_1_reg_5185           |  12|   0|   15|          3|
    |p_lshr_f_3_cast_reg_5213          |   9|   0|    9|          0|
    |p_lshr_f_4_cast_reg_5222          |   9|   0|    9|          0|
    |p_lshr_f_5_cast_reg_5231          |   9|   0|    9|          0|
    |p_lshr_f_6_cast_reg_5240          |   9|   0|    9|          0|
    |p_lshr_f_7_cast_reg_5249          |   9|   0|    9|          0|
    |p_neg_t1_reg_5195                 |  12|   0|   15|          3|
    |p_neg_t2_reg_5175                 |  12|   0|   15|          3|
    |p_neg_t_reg_5180                  |  12|   0|   12|          0|
    |q_1_reg_5474                      |  32|   0|   32|          0|
    |slt10_reg_5550                    |   1|   0|    1|          0|
    |slt11_reg_5555                    |   1|   0|    1|          0|
    |slt12_reg_5570                    |   1|   0|    1|          0|
    |slt13_reg_5575                    |   1|   0|    1|          0|
    |slt14_reg_5590                    |   1|   0|    1|          0|
    |slt15_reg_5595                    |   1|   0|    1|          0|
    |slt1_reg_5459                     |   1|   0|    1|          0|
    |slt2_reg_5480                     |   1|   0|    1|          0|
    |slt4_reg_5490                     |   1|   0|    1|          0|
    |slt5_reg_5495                     |   1|   0|    1|          0|
    |slt6_reg_5510                     |   1|   0|    1|          0|
    |slt7_reg_5515                     |   1|   0|    1|          0|
    |slt8_reg_5530                     |   1|   0|    1|          0|
    |slt9_reg_5535                     |   1|   0|    1|          0|
    |slt_reg_5454                      |   1|   0|    1|          0|
    |stencil_buf_0_0_fu_172            |   8|   0|    8|          0|
    |stencil_buf_0_0_load_19_reg_5260  |   8|   0|    8|          0|
    |stencil_buf_0_0_load_reg_5254     |   8|   0|    8|          0|
    |stencil_buf_0_0_s_fu_168          |   8|   0|    8|          0|
    |stencil_buf_0_10_fu_212           |   8|   0|    8|          0|
    |stencil_buf_0_11_fu_216           |   8|   0|    8|          0|
    |stencil_buf_0_12_fu_220           |   8|   0|    8|          0|
    |stencil_buf_0_13_fu_224           |   8|   0|    8|          0|
    |stencil_buf_0_14_fu_228           |   8|   0|    8|          0|
    |stencil_buf_0_15_fu_232           |   8|   0|    8|          0|
    |stencil_buf_0_15_load_reg_5390    |   8|   0|    8|          0|
    |stencil_buf_0_17_2_reg_5443       |   8|   0|    8|          0|
    |stencil_buf_0_1_fu_176            |   8|   0|    8|          0|
    |stencil_buf_0_2_fu_180            |   8|   0|    8|          0|
    |stencil_buf_0_3_fu_184            |   8|   0|    8|          0|
    |stencil_buf_0_4_fu_188            |   8|   0|    8|          0|
    |stencil_buf_0_5_fu_192            |   8|   0|    8|          0|
    |stencil_buf_0_6_fu_196            |   8|   0|    8|          0|
    |stencil_buf_0_7_fu_200            |   8|   0|    8|          0|
    |stencil_buf_0_7_load_reg_5266     |   8|   0|    8|          0|
    |stencil_buf_0_8_fu_204            |   8|   0|    8|          0|
    |stencil_buf_0_8_load_reg_5271     |   8|   0|    8|          0|
    |stencil_buf_0_9_fu_208            |   8|   0|    8|          0|
    |stencil_buf_1_0_fu_240            |   8|   0|    8|          0|
    |stencil_buf_1_0_load_20_reg_5284  |   8|   0|    8|          0|
    |stencil_buf_1_0_load_reg_5277     |   8|   0|    8|          0|
    |stencil_buf_1_0_s_fu_236          |   8|   0|    8|          0|
    |stencil_buf_1_10_fu_280           |   8|   0|    8|          0|
    |stencil_buf_1_11_fu_284           |   8|   0|    8|          0|
    |stencil_buf_1_12_fu_288           |   8|   0|    8|          0|
    |stencil_buf_1_13_fu_292           |   8|   0|    8|          0|
    |stencil_buf_1_14_fu_296           |   8|   0|    8|          0|
    |stencil_buf_1_15_fu_300           |   8|   0|    8|          0|
    |stencil_buf_1_15_load_reg_5395    |   8|   0|    8|          0|
    |stencil_buf_1_17_2_reg_5449       |   8|   0|    8|          0|
    |stencil_buf_1_1_fu_244            |   8|   0|    8|          0|
    |stencil_buf_1_2_fu_248            |   8|   0|    8|          0|
    |stencil_buf_1_3_fu_252            |   8|   0|    8|          0|
    |stencil_buf_1_4_fu_256            |   8|   0|    8|          0|
    |stencil_buf_1_5_fu_260            |   8|   0|    8|          0|
    |stencil_buf_1_6_fu_264            |   8|   0|    8|          0|
    |stencil_buf_1_7_fu_268            |   8|   0|    8|          0|
    |stencil_buf_1_7_load_reg_5289     |   8|   0|    8|          0|
    |stencil_buf_1_8_fu_272            |   8|   0|    8|          0|
    |stencil_buf_1_8_load_reg_5295     |   8|   0|    8|          0|
    |stencil_buf_1_9_fu_276            |   8|   0|    8|          0|
    |stencil_buf_2_0_fu_308            |   8|   0|    8|          0|
    |stencil_buf_2_0_load_reg_5300     |   8|   0|    8|          0|
    |stencil_buf_2_0_s_fu_304          |   8|   0|    8|          0|
    |stencil_buf_2_10_fu_348           |   8|   0|    8|          0|
    |stencil_buf_2_11_fu_352           |   8|   0|    8|          0|
    |stencil_buf_2_12_fu_356           |   8|   0|    8|          0|
    |stencil_buf_2_13_fu_360           |   8|   0|    8|          0|
    |stencil_buf_2_14_fu_364           |   8|   0|    8|          0|
    |stencil_buf_2_16_2_reg_5401       |   8|   0|    8|          0|
    |stencil_buf_2_1_fu_312            |   8|   0|    8|          0|
    |stencil_buf_2_2_fu_316            |   8|   0|    8|          0|
    |stencil_buf_2_3_fu_320            |   8|   0|    8|          0|
    |stencil_buf_2_4_fu_324            |   8|   0|    8|          0|
    |stencil_buf_2_5_fu_328            |   8|   0|    8|          0|
    |stencil_buf_2_6_fu_332            |   8|   0|    8|          0|
    |stencil_buf_2_7_fu_336            |   8|   0|    8|          0|
    |stencil_buf_2_7_load_reg_5308     |   8|   0|    8|          0|
    |stencil_buf_2_8_fu_340            |   8|   0|    8|          0|
    |stencil_buf_2_9_fu_344            |   8|   0|    8|          0|
    |stencil_buf_3_0_fu_372            |   8|   0|    8|          0|
    |stencil_buf_3_0_load_reg_5315     |   8|   0|    8|          0|
    |stencil_buf_3_0_s_fu_368          |   8|   0|    8|          0|
    |stencil_buf_3_10_fu_412           |   8|   0|    8|          0|
    |stencil_buf_3_11_fu_416           |   8|   0|    8|          0|
    |stencil_buf_3_12_fu_420           |   8|   0|    8|          0|
    |stencil_buf_3_13_fu_424           |   8|   0|    8|          0|
    |stencil_buf_3_14_fu_428           |   8|   0|    8|          0|
    |stencil_buf_3_16_2_reg_5408       |   8|   0|    8|          0|
    |stencil_buf_3_1_fu_376            |   8|   0|    8|          0|
    |stencil_buf_3_2_fu_380            |   8|   0|    8|          0|
    |stencil_buf_3_3_fu_384            |   8|   0|    8|          0|
    |stencil_buf_3_4_fu_388            |   8|   0|    8|          0|
    |stencil_buf_3_5_fu_392            |   8|   0|    8|          0|
    |stencil_buf_3_6_fu_396            |   8|   0|    8|          0|
    |stencil_buf_3_7_fu_400            |   8|   0|    8|          0|
    |stencil_buf_3_7_load_reg_5323     |   8|   0|    8|          0|
    |stencil_buf_3_8_fu_404            |   8|   0|    8|          0|
    |stencil_buf_3_9_fu_408            |   8|   0|    8|          0|
    |stencil_buf_4_0_fu_436            |   8|   0|    8|          0|
    |stencil_buf_4_0_load_reg_5330     |   8|   0|    8|          0|
    |stencil_buf_4_0_s_fu_432          |   8|   0|    8|          0|
    |stencil_buf_4_10_fu_476           |   8|   0|    8|          0|
    |stencil_buf_4_11_fu_480           |   8|   0|    8|          0|
    |stencil_buf_4_12_fu_484           |   8|   0|    8|          0|
    |stencil_buf_4_13_fu_488           |   8|   0|    8|          0|
    |stencil_buf_4_14_fu_492           |   8|   0|    8|          0|
    |stencil_buf_4_16_2_reg_5415       |   8|   0|    8|          0|
    |stencil_buf_4_1_fu_440            |   8|   0|    8|          0|
    |stencil_buf_4_2_fu_444            |   8|   0|    8|          0|
    |stencil_buf_4_3_fu_448            |   8|   0|    8|          0|
    |stencil_buf_4_4_fu_452            |   8|   0|    8|          0|
    |stencil_buf_4_5_fu_456            |   8|   0|    8|          0|
    |stencil_buf_4_6_fu_460            |   8|   0|    8|          0|
    |stencil_buf_4_7_fu_464            |   8|   0|    8|          0|
    |stencil_buf_4_7_load_reg_5338     |   8|   0|    8|          0|
    |stencil_buf_4_8_fu_468            |   8|   0|    8|          0|
    |stencil_buf_4_9_fu_472            |   8|   0|    8|          0|
    |stencil_buf_5_0_fu_500            |   8|   0|    8|          0|
    |stencil_buf_5_0_load_reg_5345     |   8|   0|    8|          0|
    |stencil_buf_5_0_s_fu_496          |   8|   0|    8|          0|
    |stencil_buf_5_10_fu_540           |   8|   0|    8|          0|
    |stencil_buf_5_11_fu_544           |   8|   0|    8|          0|
    |stencil_buf_5_12_fu_548           |   8|   0|    8|          0|
    |stencil_buf_5_13_fu_552           |   8|   0|    8|          0|
    |stencil_buf_5_14_fu_556           |   8|   0|    8|          0|
    |stencil_buf_5_16_2_reg_5422       |   8|   0|    8|          0|
    |stencil_buf_5_1_fu_504            |   8|   0|    8|          0|
    |stencil_buf_5_2_fu_508            |   8|   0|    8|          0|
    |stencil_buf_5_3_fu_512            |   8|   0|    8|          0|
    |stencil_buf_5_4_fu_516            |   8|   0|    8|          0|
    |stencil_buf_5_5_fu_520            |   8|   0|    8|          0|
    |stencil_buf_5_6_fu_524            |   8|   0|    8|          0|
    |stencil_buf_5_7_fu_528            |   8|   0|    8|          0|
    |stencil_buf_5_7_load_reg_5353     |   8|   0|    8|          0|
    |stencil_buf_5_8_fu_532            |   8|   0|    8|          0|
    |stencil_buf_5_9_fu_536            |   8|   0|    8|          0|
    |stencil_buf_6_0_fu_564            |   8|   0|    8|          0|
    |stencil_buf_6_0_load_reg_5360     |   8|   0|    8|          0|
    |stencil_buf_6_0_s_fu_560          |   8|   0|    8|          0|
    |stencil_buf_6_10_fu_604           |   8|   0|    8|          0|
    |stencil_buf_6_11_fu_608           |   8|   0|    8|          0|
    |stencil_buf_6_12_fu_612           |   8|   0|    8|          0|
    |stencil_buf_6_13_fu_616           |   8|   0|    8|          0|
    |stencil_buf_6_14_fu_620           |   8|   0|    8|          0|
    |stencil_buf_6_16_2_reg_5429       |   8|   0|    8|          0|
    |stencil_buf_6_1_fu_568            |   8|   0|    8|          0|
    |stencil_buf_6_2_fu_572            |   8|   0|    8|          0|
    |stencil_buf_6_3_fu_576            |   8|   0|    8|          0|
    |stencil_buf_6_4_fu_580            |   8|   0|    8|          0|
    |stencil_buf_6_5_fu_584            |   8|   0|    8|          0|
    |stencil_buf_6_6_fu_588            |   8|   0|    8|          0|
    |stencil_buf_6_7_fu_592            |   8|   0|    8|          0|
    |stencil_buf_6_7_load_reg_5368     |   8|   0|    8|          0|
    |stencil_buf_6_8_fu_596            |   8|   0|    8|          0|
    |stencil_buf_6_9_fu_600            |   8|   0|    8|          0|
    |stencil_buf_7_0_fu_628            |   8|   0|    8|          0|
    |stencil_buf_7_0_load_reg_5375     |   8|   0|    8|          0|
    |stencil_buf_7_0_s_fu_624          |   8|   0|    8|          0|
    |stencil_buf_7_10_fu_668           |   8|   0|    8|          0|
    |stencil_buf_7_11_fu_672           |   8|   0|    8|          0|
    |stencil_buf_7_12_fu_676           |   8|   0|    8|          0|
    |stencil_buf_7_13_fu_680           |   8|   0|    8|          0|
    |stencil_buf_7_14_fu_684           |   8|   0|    8|          0|
    |stencil_buf_7_16_2_reg_5436       |   8|   0|    8|          0|
    |stencil_buf_7_1_fu_632            |   8|   0|    8|          0|
    |stencil_buf_7_2_fu_636            |   8|   0|    8|          0|
    |stencil_buf_7_3_fu_640            |   8|   0|    8|          0|
    |stencil_buf_7_4_fu_644            |   8|   0|    8|          0|
    |stencil_buf_7_5_fu_648            |   8|   0|    8|          0|
    |stencil_buf_7_6_fu_652            |   8|   0|    8|          0|
    |stencil_buf_7_7_fu_656            |   8|   0|    8|          0|
    |stencil_buf_7_7_load_reg_5383     |   8|   0|    8|          0|
    |stencil_buf_7_8_fu_660            |   8|   0|    8|          0|
    |stencil_buf_7_9_fu_664            |   8|   0|    8|          0|
    |tile_index_dim0_reg_5015          |  32|   0|   32|          0|
    |tile_index_dim1_reg_5021          |  32|   0|   32|          0|
    |tmp_12_reg_5464                   |   1|   0|    1|          0|
    |tmp_13_reg_5469                   |   1|   0|    1|          0|
    |tmp_18_reg_5084                   |   3|   0|    3|          0|
    |tmp_21_reg_5095                   |   1|   0|    1|          0|
    |tmp_28_reg_5200                   |  11|   0|   11|          0|
    |tmp_32_1_reg_5191                 |   1|   0|    1|          0|
    |tmp_3_reg_5151                    |  12|   0|   15|          3|
    |tmp_43_reg_5205                   |   1|   0|    1|          0|
    |tmp_44_reg_5209                   |   1|   0|    1|          0|
    |tmp_45_reg_5218                   |   1|   0|    1|          0|
    |tmp_46_reg_5227                   |   1|   0|    1|          0|
    |tmp_47_reg_5236                   |   1|   0|    1|          0|
    |tmp_48_reg_5245                   |   1|   0|    1|          0|
    |tmp_4_reg_5160                    |  12|   0|   15|          3|
    |tmp_54_1_reg_5485                 |   1|   0|    1|          0|
    |tmp_54_2_reg_5500                 |   1|   0|    1|          0|
    |tmp_54_3_reg_5520                 |   1|   0|    1|          0|
    |tmp_54_4_reg_5540                 |   1|   0|    1|          0|
    |tmp_54_5_reg_5560                 |   1|   0|    1|          0|
    |tmp_54_6_reg_5580                 |   1|   0|    1|          0|
    |tmp_54_7_reg_5600                 |   1|   0|    1|          0|
    |tmp_55_2_reg_5505                 |   1|   0|    1|          0|
    |tmp_55_3_reg_5525                 |   1|   0|    1|          0|
    |tmp_55_4_reg_5545                 |   1|   0|    1|          0|
    |tmp_55_5_reg_5565                 |   1|   0|    1|          0|
    |tmp_55_6_reg_5585                 |   1|   0|    1|          0|
    |tmp_55_7_reg_5605                 |   1|   0|    1|          0|
    |tmp_5_reg_5051                    |  32|   0|   32|          0|
    |tmp_6_reg_5063                    |  32|   0|   32|          0|
    |tmp_7_reg_5089                    |  12|   0|   15|          3|
    |tmp_reg_5027                      |  31|   0|   32|          1|
    |tmp_s_reg_5039                    |  31|   0|   32|          1|
    |icmp1_reg_5171                    |   0|   1|    1|          0|
    |icmp_reg_5147                     |   0|   1|    1|          0|
    |or_cond1_1_reg_5629               |   0|   1|    1|          0|
    |or_cond1_2_reg_5648               |   0|   1|    1|          0|
    |or_cond1_3_reg_5667               |   0|   1|    1|          0|
    |or_cond1_4_reg_5686               |   0|   1|    1|          0|
    |or_cond1_5_reg_5705               |   0|   1|    1|          0|
    |or_cond1_6_reg_5724               |   0|   1|    1|          0|
    |or_cond1_7_reg_5743               |   0|   1|    1|          0|
    |or_cond1_reg_5610                 |   0|   1|    1|          0|
    |stencil_buf_0_0_load_reg_5254     |   0|   8|    8|          0|
    |stencil_buf_1_0_load_reg_5277     |   0|   8|    8|          0|
    |stencil_buf_2_0_load_reg_5300     |   0|   8|    8|          0|
    |stencil_buf_3_0_load_reg_5315     |   0|   8|    8|          0|
    |stencil_buf_4_0_load_reg_5330     |   0|   8|    8|          0|
    |stencil_buf_5_0_load_reg_5345     |   0|   8|    8|          0|
    |stencil_buf_6_0_load_reg_5360     |   0|   8|    8|          0|
    |stencil_buf_7_0_load_reg_5375     |   0|   8|    8|          0|
    |tmp_32_1_reg_5191                 |   0|   1|    1|          0|
    |tmp_43_reg_5205                   |   0|   1|    1|          0|
    |tmp_44_reg_5209                   |   0|   1|    1|          0|
    |tmp_45_reg_5218                   |   0|   1|    1|          0|
    |tmp_46_reg_5227                   |   0|   1|    1|          0|
    |tmp_47_reg_5236                   |   0|   1|    1|          0|
    |tmp_48_reg_5245                   |   0|   1|    1|          0|
    |tmp_4_reg_5160                    |   0|  12|   15|          3|
    |tmp_7_reg_5089                    |   0|  12|   15|          3|
    +----------------------------------+----+----+-----+-----------+
    |Total                             |2268| 105| 2399|         26|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-----+------------+--------------------------+--------------+
|         RTL Ports        | Dir | Bits|  Protocol  |       Source Object      |    C Type    |
+--------------------------+-----+-----+------------+--------------------------+--------------+
|ap_clk                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_rst                    |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_start                  |  in |    1| ap_ctrl_hs |          compute         | return value |
|ap_done                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_idle                   | out |    1| ap_ctrl_hs |          compute         | return value |
|ap_ready                  | out |    1| ap_ctrl_hs |          compute         | return value |
|compute_flag              |  in |    1|   ap_none  |       compute_flag       |    scalar    |
|output_0_address0         | out |   11|  ap_memory |         output_0         |     array    |
|output_0_ce0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_we0              | out |    1|  ap_memory |         output_0         |     array    |
|output_0_d0               | out |    1|  ap_memory |         output_0         |     array    |
|output_1_address0         | out |   11|  ap_memory |         output_1         |     array    |
|output_1_ce0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_we0              | out |    1|  ap_memory |         output_1         |     array    |
|output_1_d0               | out |    1|  ap_memory |         output_1         |     array    |
|output_2_address0         | out |   11|  ap_memory |         output_2         |     array    |
|output_2_ce0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_we0              | out |    1|  ap_memory |         output_2         |     array    |
|output_2_d0               | out |    1|  ap_memory |         output_2         |     array    |
|output_3_address0         | out |   11|  ap_memory |         output_3         |     array    |
|output_3_ce0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_we0              | out |    1|  ap_memory |         output_3         |     array    |
|output_3_d0               | out |    1|  ap_memory |         output_3         |     array    |
|output_4_address0         | out |   11|  ap_memory |         output_4         |     array    |
|output_4_ce0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_we0              | out |    1|  ap_memory |         output_4         |     array    |
|output_4_d0               | out |    1|  ap_memory |         output_4         |     array    |
|output_5_address0         | out |   11|  ap_memory |         output_5         |     array    |
|output_5_ce0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_we0              | out |    1|  ap_memory |         output_5         |     array    |
|output_5_d0               | out |    1|  ap_memory |         output_5         |     array    |
|output_6_address0         | out |   11|  ap_memory |         output_6         |     array    |
|output_6_ce0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_we0              | out |    1|  ap_memory |         output_6         |     array    |
|output_6_d0               | out |    1|  ap_memory |         output_6         |     array    |
|output_7_address0         | out |   11|  ap_memory |         output_7         |     array    |
|output_7_ce0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_we0              | out |    1|  ap_memory |         output_7         |     array    |
|output_7_d0               | out |    1|  ap_memory |         output_7         |     array    |
|input_0_address0          | out |   11|  ap_memory |          input_0         |     array    |
|input_0_ce0               | out |    1|  ap_memory |          input_0         |     array    |
|input_0_q0                |  in |    8|  ap_memory |          input_0         |     array    |
|input_1_address0          | out |   11|  ap_memory |          input_1         |     array    |
|input_1_ce0               | out |    1|  ap_memory |          input_1         |     array    |
|input_1_q0                |  in |    8|  ap_memory |          input_1         |     array    |
|input_2_address0          | out |   11|  ap_memory |          input_2         |     array    |
|input_2_ce0               | out |    1|  ap_memory |          input_2         |     array    |
|input_2_q0                |  in |    8|  ap_memory |          input_2         |     array    |
|input_3_address0          | out |   11|  ap_memory |          input_3         |     array    |
|input_3_ce0               | out |    1|  ap_memory |          input_3         |     array    |
|input_3_q0                |  in |    8|  ap_memory |          input_3         |     array    |
|input_4_address0          | out |   11|  ap_memory |          input_4         |     array    |
|input_4_ce0               | out |    1|  ap_memory |          input_4         |     array    |
|input_4_q0                |  in |    8|  ap_memory |          input_4         |     array    |
|input_5_address0          | out |   11|  ap_memory |          input_5         |     array    |
|input_5_ce0               | out |    1|  ap_memory |          input_5         |     array    |
|input_5_q0                |  in |    8|  ap_memory |          input_5         |     array    |
|input_6_address0          | out |   11|  ap_memory |          input_6         |     array    |
|input_6_ce0               | out |    1|  ap_memory |          input_6         |     array    |
|input_6_q0                |  in |    8|  ap_memory |          input_6         |     array    |
|input_7_address0          | out |   11|  ap_memory |          input_7         |     array    |
|input_7_ce0               | out |    1|  ap_memory |          input_7         |     array    |
|input_7_q0                |  in |    8|  ap_memory |          input_7         |     array    |
|tile_index                |  in |   32|   ap_none  |        tile_index        |    scalar    |
|tile_num_dim0             |  in |   32|   ap_none  |       tile_num_dim0      |    scalar    |
|var_threshold_y_extent_0  |  in |   32|   ap_none  | var_threshold_y_extent_0 |    scalar    |
|var_threshold_y_extent_1  |  in |   32|   ap_none  | var_threshold_y_extent_1 |    scalar    |
|var_threshold_y_min_0     |  in |   32|   ap_none  |   var_threshold_y_min_0  |    scalar    |
|var_threshold_y_min_1     |  in |   32|   ap_none  |   var_threshold_y_min_1  |    scalar    |
+--------------------------+-----+-----+------------+--------------------------+--------------+

