# VHDL Made Easy
Un lenguaje intermedio que simplifica la creaci√≥n de scripts sencillos en VHDL.
## TODO:
<ul>
  <li>Un readme decente</li>
  <li>Replantear la categorizacion de variables</li>
  <li>Escribir el manual</li>
</ul>
VHDLME Carece de:
<ul>
  <li>Genericos</li>
  <li>Objetos</li>
  <li>La habilidad para resolver solo tus ejercicios</li>
</ul>
