v 20100214 1
C 1500 300 1 0 0 in_port_v.sym   
{
T 1500 300 5 10 1 1 0 6 1 1
refdes=SW[7:0]
}
C 1500 700 1 0 0 in_port_v.sym   
{
T 1500 700 5 10 1 1 0 6 1 1
refdes=BTN[3:0]
}
C 1500 1100 1 0 0 in_port.sym  
{
T 1500 1100 5 10 1 1 0 6 1 1 
refdes=USBRDY
}
C 1500 1500 1 0 0 in_port.sym  
{
T 1500 1500 5 10 1 1 0 6 1 1 
refdes=USBFLAG
}
C 1500 1900 1 0 0 in_port.sym  
{
T 1500 1900 5 10 1 1 0 6 1 1 
refdes=RXD
}
C 1500 2300 1 0 0 in_port.sym  
{
T 1500 2300 5 10 1 1 0 6 1 1 
refdes=RS_RX
}
C 1500 2700 1 0 0 in_port.sym  
{
T 1500 2700 5 10 1 1 0 6 1 1 
refdes=RAMWAIT
}
C 1500 3100 1 0 0 in_port.sym  
{
T 1500 3100 5 10 1 1 0 6 1 1 
refdes=JTAG_TRESET_N
}
C 1500 3500 1 0 0 in_port.sym  
{
T 1500 3500 5 10 1 1 0 6 1 1 
refdes=JTAG_TMS
}
C 1500 3900 1 0 0 in_port.sym  
{
T 1500 3900 5 10 1 1 0 6 1 1 
refdes=JTAG_TDI
}
C 1500 4300 1 0 0 in_port.sym  
{
T 1500 4300 5 10 1 1 0 6 1 1 
refdes=JTAG_TCK
}
C 1500 4700 1 0 0 in_port.sym  
{
T 1500 4700 5 10 1 1 0 6 1 1 
refdes=FLASHSTSTS
}
C 1500 5100 1 0 0 in_port.sym  
{
T 1500 5100 5 10 1 1 0 6 1 1 
refdes=EPPDSTB
}
C 1500 5500 1 0 0 in_port.sym  
{
T 1500 5500 5 10 1 1 0 6 1 1 
refdes=EPPASTB
}
C 1500 5900 1 0 0 in_port.sym  
{
T 1500 5900 5 10 1 1 0 6 1 1 
refdes=CTS
}
C 1500 6300 1 0 0 in_port.sym  
{
T 1500 6300 5 10 1 1 0 6 1 1 
refdes=B_CLK
}
C 1500 6700 1 0 0 in_port.sym  
{
T 1500 6700 5 10 1 1 0 6 1 1 
refdes=A_CLK
}
C 1500 7100 1 0 0 io_port_v.sym   
{
T 1500 7100 5 10 1 1 0 6 1 1
refdes=USBADR[1:0]
}
C 1500 7500 1 0 0 io_port_v.sym   
{
T 1500 7500 5 10 1 1 0 6 1 1
refdes=PIO[39:0]
}
C 1500 7900 1 0 0 io_port_v.sym   
{
T 1500 7900 5 10 1 1 0 6 1 1
refdes=MEMDB[15:0]
}
C 1500 8300 1 0 0 io_port_v.sym   
{
T 1500 8300 5 10 1 1 0 6 1 1
refdes=EPPDB[7:0]
}
C 1500 8700 1 0 0 io_port.sym  
{
T 1500 8700 5 10 1 1 0 6 1 1 
refdes=USBWR
}
C 1500 9100 1 0 0 io_port.sym  
{
T 1500 9100 5 10 1 1 0 6 1 1 
refdes=USBPKTEND
}
C 1500 9500 1 0 0 io_port.sym  
{
T 1500 9500 5 10 1 1 0 6 1 1 
refdes=USBOE
}
C 1500 9900 1 0 0 io_port.sym  
{
T 1500 9900 5 10 1 1 0 6 1 1 
refdes=USBMODE
}
C 1500 10300 1 0 0 io_port.sym  
{
T 1500 10300 5 10 1 1 0 6 1 1 
refdes=USBDIR
}
C 1500 10700 1 0 0 io_port.sym  
{
T 1500 10700 5 10 1 1 0 6 1 1 
refdes=USBCLK
}
C 1500 11100 1 0 0 io_port.sym  
{
T 1500 11100 5 10 1 1 0 6 1 1 
refdes=PS2D
}
C 1500 11500 1 0 0 io_port.sym  
{
T 1500 11500 5 10 1 1 0 6 1 1 
refdes=PS2C
}
C 1500 11900 1 0 0 io_port.sym  
{
T 1500 11900 5 10 1 1 0 6 1 1 
refdes=EPPWAIT
}
C 4100 300  1 0  0 out_port_v.sym
{
T 5100 300 5  10 1 1 0 0 1 1 
refdes=VGARED[2:0]
}
C 4100 700  1 0  0 out_port_v.sym
{
T 5100 700 5  10 1 1 0 0 1 1 
refdes=VGAGREEN[2:0]
}
C 4100 1100  1 0  0 out_port_v.sym
{
T 5100 1100 5  10 1 1 0 0 1 1 
refdes=VGABLUE[1:0]
}
C 4100 1500  1 0  0 out_port_v.sym
{
T 5100 1500 5  10 1 1 0 0 1 1 
refdes=SEG[6:0]
}
C 4100 1900  1 0  0 out_port_v.sym
{
T 5100 1900 5  10 1 1 0 0 1 1 
refdes=MEMADR[23:1]
}
C 4100 2300  1 0  0 out_port_v.sym
{
T 5100 2300 5  10 1 1 0 0 1 1 
refdes=LED[7:0]
}
C 4100 2700  1 0  0 out_port_v.sym
{
T 5100 2700 5  10 1 1 0 0 1 1 
refdes=AN[3:0]
}
C 4100 3100  1 0 0 out_port.sym
{
T 5100 3100 5  10 1 1 0 0 1 1
refdes=VSYNC_N
}
C 4100 3500  1 0 0 out_port.sym
{
T 5100 3500 5  10 1 1 0 0 1 1
refdes=TXD
}
C 4100 3900  1 0 0 out_port.sym
{
T 5100 3900 5  10 1 1 0 0 1 1
refdes=RTS
}
C 4100 4300  1 0 0 out_port.sym
{
T 5100 4300 5  10 1 1 0 0 1 1
refdes=RS_TX
}
C 4100 4700  1 0 0 out_port.sym
{
T 5100 4700 5  10 1 1 0 0 1 1
refdes=RAMUB
}
C 4100 5100  1 0 0 out_port.sym
{
T 5100 5100 5  10 1 1 0 0 1 1
refdes=RAMLB
}
C 4100 5500  1 0 0 out_port.sym
{
T 5100 5500 5  10 1 1 0 0 1 1
refdes=RAMCS
}
C 4100 5900  1 0 0 out_port.sym
{
T 5100 5900 5  10 1 1 0 0 1 1
refdes=RAMCRE
}
C 4100 6300  1 0 0 out_port.sym
{
T 5100 6300 5  10 1 1 0 0 1 1
refdes=RAMCLK
}
C 4100 6700  1 0 0 out_port.sym
{
T 5100 6700 5  10 1 1 0 0 1 1
refdes=RAMADV
}
C 4100 7100  1 0 0 out_port.sym
{
T 5100 7100 5  10 1 1 0 0 1 1
refdes=MEMWR
}
C 4100 7500  1 0 0 out_port.sym
{
T 5100 7500 5  10 1 1 0 0 1 1
refdes=MEMOE
}
C 4100 7900  1 0 0 out_port.sym
{
T 5100 7900 5  10 1 1 0 0 1 1
refdes=JTAG_TDO
}
C 4100 8300  1 0 0 out_port.sym
{
T 5100 8300 5  10 1 1 0 0 1 1
refdes=JC_9
}
C 4100 8700  1 0 0 out_port.sym
{
T 5100 8700 5  10 1 1 0 0 1 1
refdes=JC_8
}
C 4100 9100  1 0 0 out_port.sym
{
T 5100 9100 5  10 1 1 0 0 1 1
refdes=JC_7
}
C 4100 9500  1 0 0 out_port.sym
{
T 5100 9500 5  10 1 1 0 0 1 1
refdes=JC_4
}
C 4100 9900  1 0 0 out_port.sym
{
T 5100 9900 5  10 1 1 0 0 1 1
refdes=JC_3
}
C 4100 10300  1 0 0 out_port.sym
{
T 5100 10300 5  10 1 1 0 0 1 1
refdes=JC_2
}
C 4100 10700  1 0 0 out_port.sym
{
T 5100 10700 5  10 1 1 0 0 1 1
refdes=JC_10
}
C 4100 11100  1 0 0 out_port.sym
{
T 5100 11100 5  10 1 1 0 0 1 1
refdes=JC_1
}
C 4100 11500  1 0 0 out_port.sym
{
T 5100 11500 5  10 1 1 0 0 1 1
refdes=JB_9
}
C 4100 11900  1 0 0 out_port.sym
{
T 5100 11900 5  10 1 1 0 0 1 1
refdes=JB_8
}
C 4100 12300  1 0 0 out_port.sym
{
T 5100 12300 5  10 1 1 0 0 1 1
refdes=JB_7
}
C 4100 12700  1 0 0 out_port.sym
{
T 5100 12700 5  10 1 1 0 0 1 1
refdes=JB_4
}
C 4100 13100  1 0 0 out_port.sym
{
T 5100 13100 5  10 1 1 0 0 1 1
refdes=JB_3
}
C 4100 13500  1 0 0 out_port.sym
{
T 5100 13500 5  10 1 1 0 0 1 1
refdes=JB_2
}
C 4100 13900  1 0 0 out_port.sym
{
T 5100 13900 5  10 1 1 0 0 1 1
refdes=JB_10
}
C 4100 14300  1 0 0 out_port.sym
{
T 5100 14300 5  10 1 1 0 0 1 1
refdes=JB_1
}
C 4100 14700  1 0 0 out_port.sym
{
T 5100 14700 5  10 1 1 0 0 1 1
refdes=JA_9
}
C 4100 15100  1 0 0 out_port.sym
{
T 5100 15100 5  10 1 1 0 0 1 1
refdes=JA_8
}
C 4100 15500  1 0 0 out_port.sym
{
T 5100 15500 5  10 1 1 0 0 1 1
refdes=JA_7
}
C 4100 15900  1 0 0 out_port.sym
{
T 5100 15900 5  10 1 1 0 0 1 1
refdes=JA_4
}
C 4100 16300  1 0 0 out_port.sym
{
T 5100 16300 5  10 1 1 0 0 1 1
refdes=JA_3
}
C 4100 16700  1 0 0 out_port.sym
{
T 5100 16700 5  10 1 1 0 0 1 1
refdes=JA_2
}
C 4100 17100  1 0 0 out_port.sym
{
T 5100 17100 5  10 1 1 0 0 1 1
refdes=JA_10
}
C 4100 17500  1 0 0 out_port.sym
{
T 5100 17500 5  10 1 1 0 0 1 1
refdes=JA_1
}
C 4100 17900  1 0 0 out_port.sym
{
T 5100 17900 5  10 1 1 0 0 1 1
refdes=HSYNC_N
}
C 4100 18300  1 0 0 out_port.sym
{
T 5100 18300 5  10 1 1 0 0 1 1
refdes=FLASHRP
}
C 4100 18700  1 0 0 out_port.sym
{
T 5100 18700 5  10 1 1 0 0 1 1
refdes=FLASHCS
}
C 4100 19100  1 0 0 out_port.sym
{
T 5100 19100 5  10 1 1 0 0 1 1
refdes=DP
}
