1
工程说明：由于电路状态转换时间较长，因此仿真所用的文件为源设计代码文件稍作修改而成，修改仅限于时钟分频与计数等待时间

2
电路设计代码：.\seller\seller.srcs\sources_1\imports\code\*.vhd
顶层：.\seller\seller.srcs\sources_1\imports\code\seller.vhd
输入：.\seller\seller.srcs\sources_1\imports\code\seller_inputer.vhd
控制：.\seller\seller.srcs\sources_1\imports\code\seller_controller.vhd
显示.\seller\seller.srcs\sources_1\imports\code\sellerdecoder.vhd

testbench：.\seller_sim\seller_sim.srcs\sources_1\inports\sellersim\*_tbt.vhd

