<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a200tsbg484-1" LaunchTime="1620936576">
  <File Type="PA-TCL" Name="testlab.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="testlab_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="testlab_reports.tcl"/>
  <File Type="RDS-RDS" Name="testlab.vds"/>
  <File Type="RDS-UTIL" Name="testlab_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="testlab_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="testlab.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="testlab_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="testlab_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/hdl/add_crc32.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/add_crc32.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/add_preamble.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/add_preamble.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/byte_data.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/byte_data.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/gigabit_test.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/gigabit_test.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/rgmii_rx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/rgmii_rx.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/hdl/rgmii_tx.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../project/FPGA_GigabitTx/hdl/rgmii_tx.vhd"/>
        <Attr Name="ImportTime" Val="1619630529"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/testlab.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="testlab"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/CSCE836/masterConstraintFile.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../masterConstraintFile.xdc"/>
        <Attr Name="ImportTime" Val="1582757183"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/CSCE836/masterConstraintFile.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2019"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
