module mem#(
    parameter INDEX_WIDTH       = 25,    // Cacheç´¢å¼•ä½å®½ 2^3=8è¡?
    parameter LINE_OFFSET_WIDTH = 0,    // è¡Œåç§»ä½å®½ï¼Œå†³å®šäº†ä¸€è¡Œçš„å®½åº¦ 2^2=4å­?
    parameter SPACE_OFFSET      = 2,    // ä¸?ä¸ªåœ°å?ç©ºé—´å?1ä¸ªå­—èŠ‚ï¼Œå› æ­¤ä¸?ä¸ªå­—éœ?è¦?4ä¸ªåœ°å?ç©ºé—´ï¼Œç”±äºå‡è®¾ä¸ºæ•´å­—è¯»å–ï¼Œå¤„ç†åœ°å?çš„æ—¶å€™å¯ä»¥é»˜è®¤åä¸¤ä½ä¸?0
    parameter MEM_ADDR_WIDTH    = 14   // ä¸ºäº†ç®?åŒ–ï¼Œè¿™é‡Œå‡è®¾å†…å­˜åœ°å€å®½åº¦ä¸?10ä½ï¼ˆCPUè¯·æ±‚åœ°å€ä»ç„¶æ˜?32ä½ï¼Œåªä¸è¿‡æˆ‘ä»¬è¿™é‡Œç®€åŒ–å¤„ç†ï¼Œæˆªæ–­äº†é«˜ä½ï¼‰ 
)(
    input  clk,
    input  rstn,
    input  mem_r,
    input  mem_w,
    input  [31:0] mem_addr,
    input  [31:0] mem_w_data,  // å†…å­˜å†™æ•°æ? ä¸?æ¬¡å†™ä¸?è¡?
    output [31:0] mem_r_data,  // å†…å­˜è¯»æ•°æ? ä¸?æ¬¡è¯»ä¸?è¡?
    output reg                         mem_ready  // å†…å­˜å°±ç»ªä¿¡å·
);
    localparam LINE_WIDTH = 32 << LINE_OFFSET_WIDTH;
    localparam cnt_max = 4; // ! æ›´æ”¹è¿™ä¸ªå€¼å¯ä»¥æ¨¡æ‹Ÿä¸åŒçš„å»¶è¿Ÿï¼Œä¸ºäº†ä»¿çœŸæ–¹ä¾¿å¯ä»¥è®¾ç½®æˆ5

    wire [MEM_ADDR_WIDTH - 1:0] addr;
    assign addr = mem_addr[MEM_ADDR_WIDTH+LINE_OFFSET_WIDTH + SPACE_OFFSET:LINE_OFFSET_WIDTH + SPACE_OFFSET];
    wire [LINE_WIDTH - 1:0] mem_data;
    wire [LINE_WIDTH - 1:0] mem_wdata;
    

    // çŠ¶æ?æœº æ¨¡æ‹Ÿå†…å­˜å‘½ä¸­å»¶è¿Ÿï¼Œæ¯æ¬¡è¯»å†™å‡æœ‰å»¶è¿?
    reg [5:0] cnt;
    always @(posedge clk or negedge rstn) begin
        if (!rstn) begin
            cnt <= 0;
            mem_ready <= 0;
        end else begin
            if (cnt == cnt_max) begin
                cnt <= 0;
                mem_ready <= 1;
            end else if (mem_r || mem_w) begin
                cnt <= cnt + 1;
                mem_ready <= 0;
            end
            else begin
                cnt <= 0;
                mem_ready <= 0;
            end
        end
    end

    assign mem_r_data = mem_ready ? mem_data : 0;
    assign mem_wdata = (mem_w && (cnt == cnt_max)) ? mem_w_data : 0;
    
    //ä¾‹åŒ–bram_mem
   /* i_mem #(
        .ADDR_WIDTH(MEM_ADDR_WIDTH),
        .DATA_WIDTH(LINE_WIDTH)
    ) mem(
        .clk(clk),
        .addr(addr),
        .ena(1),
        .din(mem_wdata),
        .we(mem_w && (cnt == cnt_max)),
        .dout(mem_data)
    );*/
    i_mem mem (
      .clka(clk),    // input wire clka
      .ena(1'b1),      // input wire ena
      .wea(mem_w && (cnt == cnt_max)),      // input wire [0 : 0] wea
      .addra(addr),  // input wire [7 : 0] addra
      .dina(mem_wdata),    // input wire [31 : 0] dina
      .douta(mem_data)  // output wire [31 : 0] douta
    );

endmodule
