[verilog]
include_paths = ["$UVM_HOME", "./*.sv", "./*.svh", "./*.v"]
defines = ["DEBUG", "VAR=1"]

[option]
linter = true
