Fitter report for insertion_sorter
Wed May 19 21:09:27 2021
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+--------------------------+------------------------------------------+
; Fitter Status            ; Successful - Wed May 19 21:09:27 2021    ;
; Quartus II Version       ; 5.0 Build 148 04/26/2005 SJ Full Version ;
; Revision Name            ; insertion_sorter                         ;
; Top-level Entity Name    ; insertion_sorter                         ;
; Family                   ; Stratix                                  ;
; Device                   ; EP1S10F484C5                             ;
; Timing Models            ; Final                                    ;
; Total logic elements     ; 129 / 10,570 ( 1 % )                     ;
; Total pins               ; 71 / 336 ( 21 % )                        ;
; Total virtual pins       ; 0                                        ;
; Total memory bits        ; 0 / 920,448 ( 0 % )                      ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % )                           ;
; Total PLLs               ; 0 / 6 ( 0 % )                            ;
; Total DLLs               ; 0 / 2 ( 0 % )                            ;
+--------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; AUTO                           ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in Z:/verilog_prj/insertion_sorter/insertion_sorter.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/verilog_prj/insertion_sorter/insertion_sorter.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 129 / 10,570 ( 1 % ) ;
;     -- Combinational with no register       ; 49                   ;
;     -- Register only                        ; 32                   ;
;     -- Combinational with a register        ; 48                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 48                   ;
;     -- 3 input functions                    ; 43                   ;
;     -- 2 input functions                    ; 6                    ;
;     -- 1 input functions                    ; 17                   ;
;     -- 0 input functions                    ; 15                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 122                  ;
;     -- arithmetic mode                      ; 7                    ;
;     -- qfbk mode                            ; 0                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 25                   ;
;     -- asynchronous clear/load mode         ; 68                   ;
;                                             ;                      ;
; Total LABs                                  ; 15 / 1,057 ( 1 % )   ;
; Logic elements in carry chains              ; 8                    ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 71 / 336 ( 21 % )    ;
;     -- Clock pins                           ; 4 / 16 ( 25 % )      ;
; Global signals                              ; 2                    ;
; M512s                                       ; 0 / 94 ( 0 % )       ;
; M4Ks                                        ; 0 / 60 ( 0 % )       ;
; M-RAMs                                      ; 0 / 1 ( 0 % )        ;
; Total memory bits                           ; 0 / 920,448 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 920,448 ( 0 % )  ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )       ;
; Global clocks                               ; 2 / 16 ( 12 % )      ;
; Regional clocks                             ; 0 / 16 ( 0 % )       ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )        ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )       ;
; SERDES receivers                            ; 0 / 44 ( 0 % )       ;
; Maximum fan-out node                        ; clk                  ;
; Maximum fan-out                             ; 80                   ;
; Total fan-out                               ; 644                  ;
; Average fan-out                             ; 3.20                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk          ; L2    ; 5        ; 53           ; 19           ; 3           ; 80                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[0] ; V5    ; 7        ; 46           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[1] ; J7    ; 4        ; 50           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[2] ; AA5   ; 7        ; 48           ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[3] ; T3    ; 6        ; 53           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[4] ; U7    ; 7        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[5] ; T4    ; 6        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[6] ; V4    ; 6        ; 53           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_0[7] ; U5    ; 6        ; 53           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[0] ; R2    ; 6        ; 53           ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[1] ; W3    ; 7        ; 52           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[2] ; Y5    ; 7        ; 48           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[3] ; W1    ; 6        ; 53           ; 2            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[4] ; T1    ; 6        ; 53           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[5] ; J4    ; 5        ; 53           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[6] ; M1    ; 6        ; 53           ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_1[7] ; M2    ; 6        ; 53           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[0] ; T5    ; 6        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[1] ; U1    ; 6        ; 53           ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[2] ; W5    ; 7        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[3] ; W2    ; 6        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[4] ; L6    ; 5        ; 53           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[5] ; R1    ; 6        ; 53           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[6] ; K2    ; 5        ; 53           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_2[7] ; L1    ; 5        ; 53           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[0] ; P7    ; 7        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[1] ; Y2    ; 7        ; 50           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[2] ; V3    ; 6        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[3] ; AA2   ; 7        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[4] ; M6    ; 6        ; 53           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[5] ; Y4    ; 7        ; 50           ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[6] ; M3    ; 6        ; 53           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; data_in_3[7] ; P2    ; 6        ; 53           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; reset        ; L3    ; 5        ; 53           ; 19           ; 1           ; 71                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; start        ; R4    ; 6        ; 53           ; 7            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                            ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; data_out_0[0] ; AB4   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[1] ; G4    ; 5        ; 53           ; 27           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[2] ; Y6    ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[3] ; J2    ; 5        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[4] ; N3    ; 6        ; 53           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[5] ; N2    ; 6        ; 53           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[6] ; K3    ; 5        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_0[7] ; G2    ; 5        ; 53           ; 22           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[0] ; V1    ; 6        ; 53           ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[1] ; P3    ; 6        ; 53           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[2] ; AA4   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[3] ; H3    ; 5        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[4] ; T2    ; 6        ; 53           ; 9            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[5] ; K6    ; 5        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[6] ; F1    ; 5        ; 53           ; 23           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_1[7] ; H2    ; 5        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[0] ; F2    ; 5        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[1] ; G1    ; 5        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[2] ; H1    ; 5        ; 53           ; 21           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[3] ; W4    ; 7        ; 52           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[4] ; J6    ; 5        ; 53           ; 26           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[5] ; P6    ; 6        ; 53           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[6] ; H4    ; 5        ; 53           ; 24           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_2[7] ; Y3    ; 7        ; 52           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[0] ; AB5   ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[1] ; J3    ; 5        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[2] ; W6    ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[3] ; T7    ; 7        ; 52           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[4] ; AB6   ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[5] ; AA3   ; 7        ; 52           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[6] ; N7    ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; data_out_3[7] ; V2    ; 6        ; 53           ; 5            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; done          ; P4    ; 6        ; 53           ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; state[0] ; U2    ; 6        ; 53           ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; state[1] ; N6    ; 6        ; 53           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
; state[2] ; R3    ; 6        ; 53           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 0 / 29 ( 0 % )    ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )    ; 3.3V          ; --           ;
; 3        ; 0 / 51 ( 0 % )    ; 3.3V          ; --           ;
; 4        ; 2 / 52 ( 3 % )    ; 3.3V          ; --           ;
; 5        ; 20 / 29 ( 68 % )  ; 3.3V          ; --           ;
; 6        ; 29 / 29 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 21 / 52 ( 40 % )  ; 3.3V          ; --           ;
; 8        ; 0 / 51 ( 0 % )    ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )     ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )     ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                            ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; A1       ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; A2       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A3       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A4       ; 339        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A5       ; 346        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A6       ; 351        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A7       ; 355        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A8       ; 356        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A9       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A10      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A11      ; 389        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A12      ; 395        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A13      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A15      ; 416        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A16      ; 429        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A17      ; 436        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A18      ; 444        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A19      ; 450        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; A20      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A21      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A22      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AA1      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AA2      ; 225        ; 7        ; data_in_3[3]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AA3      ; 224        ; 7        ; data_out_3[5]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AA4      ; 220        ; 7        ; data_out_1[2]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AA5      ; 216        ; 7        ; data_in_0[2]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AA6      ; 210        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA7      ; 204        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA8      ; 187        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA9      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA10     ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AA11     ; 168        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA12     ; 165        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA13     ; 167        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA14     ; 153        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA15     ; 131        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA16     ; 125        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA17     ; 111        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA18     ; 109        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA19     ; 108        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA20     ; 103        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA21     ; 102        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA22     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB1      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AB2      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB3      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB4      ; 221        ; 7        ; data_out_0[0]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AB5      ; 213        ; 7        ; data_out_3[0]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AB6      ; 212        ; 7        ; data_out_3[4]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AB7      ; 203        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB8      ; 201        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB9      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB10     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB11     ; 170        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB12     ; 164        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB13     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB14     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB15     ; 132        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB16     ; 129        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB17     ; 118        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB18     ; 113        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB19     ; 110        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB20     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB21     ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB22     ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; B1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B2       ; 332        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B3       ; 331        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B4       ; 335        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B5       ; 345        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B6       ; 353        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B7       ; 350        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B8       ; 367        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B9       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; B11      ; 391        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B12      ; 394        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B13      ; 393        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B14      ; 406        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B15      ; 428        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B16      ; 432        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B17      ; 438        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B18      ; 445        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B19      ; 451        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B20      ; 455        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B21      ; 456        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; B22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; C2       ; 334        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C3       ; 336        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C4       ; 337        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C5       ; 343        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C6       ; 347        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C7       ; 358        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C8       ; 364        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C9       ; 368        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; C12      ; 397        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C13      ; 392        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C14      ; 407        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C15      ; 417        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C16      ; 433        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C17      ; 440        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C18      ; 441        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C19      ; 452        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C20      ; 457        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C21      ; 453        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; C22      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; D1       ; 329        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D2       ; 328        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D3       ; 333        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D4       ; 338        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D5       ; 344        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D6       ; 349        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D7       ; 357        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D8       ; 366        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D9       ; 369        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D12      ; 396        ; 9        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D13      ; 409        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D14      ; 419        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D15      ; 425        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D16      ; 434        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D17      ; 442        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D18      ; 446        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D19      ; 454        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D20      ; 458        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; D21      ; 1          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D22      ; 0          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E1       ; 324        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E2       ; 325        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E5       ; 348        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E6       ; 352        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E7       ; 360        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E8       ; 363        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E9       ; 371        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E12      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E13      ; 408        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E14      ; 421        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E15      ; 426        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E16      ; 430        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E17      ; 437        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E18      ; 443        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; E19      ; 2          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E20      ; 3          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E21      ; 4          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E22      ; 5          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F1       ; 299        ; 5        ; data_out_1[6]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; F2       ; 300        ; 5        ; data_out_2[0]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; F3       ; 326        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F4       ; 327        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F5       ; 322        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F6       ; 359        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F7       ; 354        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F8       ; 365        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F9       ; 372        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F10      ; 376        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F11      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; F12      ;            ;          ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; F13      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; F14      ; 420        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F15      ; 427        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F16      ; 435        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F17      ; 439        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; F18      ; 7          ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F19      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F20      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; F21      ; 29         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F22      ; 30         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G1       ; 296        ; 5        ; data_out_2[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; G2       ; 295        ; 5        ; data_out_0[7]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; G3       ; 313        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G4       ; 314        ; 5        ; data_out_0[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; G5       ; 318        ; 5        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G6       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G7       ; 330        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; G8       ; 361        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; G9       ; 384        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; G10      ; 380        ; 4        ; #TMS                      ; input  ;              ;         ; --         ; --          ;                 ;
; G11      ;            ;          ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; G12      ;            ;          ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ;
; G13      ;            ;          ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; G14      ; 412        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; G15      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G16      ; 431        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; G17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G18      ; 11         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G19      ; 15         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G20      ; 16         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G21      ; 34         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G22      ; 33         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H1       ; 290        ; 5        ; data_out_2[2]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; H2       ; 291        ; 5        ; data_out_1[7]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; H3       ; 301        ; 5        ; data_out_1[3]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; H4       ; 302        ; 5        ; data_out_2[6]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; H5       ; 317        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H6       ; 342        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H7       ; 373        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H8       ; 362        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; H9       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H10      ; 379        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; H11      ; 387        ; 4        ; #TDO                      ; output ;              ;         ; --         ; --          ;                 ;
; H12      ;            ;          ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ;
; H13      ; 403        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ;
; H14      ; 410        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H15      ; 447        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H16      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; H17      ; 24         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H18      ; 12         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H19      ; 27         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H20      ; 28         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H21      ; 38         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H22      ; 39         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; J2       ; 288        ; 5        ; data_out_0[3]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; J3       ; 289        ; 5        ; data_out_3[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; J4       ; 305        ; 5        ; data_in_1[5]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; J5       ; 292        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; J6       ; 309        ; 5        ; data_out_2[4]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; J7       ; 340        ; 4        ; data_in_0[1]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; J8       ; 374        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; J9       ; 378        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; J10      ; 381        ; 4        ; #TRST                     ; input  ;              ;         ; --         ; --          ;                 ;
; J11      ; 386        ; 4        ; #TDI                      ; input  ;              ;         ; --         ; --          ;                 ;
; J12      ; 402        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ;
; J13      ; 404        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ;
; J14      ; 448        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; J15      ; 418        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; J16      ; 424        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; J17      ; 14         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J18      ; 37         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; J19      ; 20         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J20      ; 40         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J21      ; 41         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; K1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; K2       ; 284        ; 5        ; data_in_2[6]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; K3       ; 285        ; 5        ; data_out_0[6]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; K4       ;            ;          ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; K5       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; K6       ; 297        ; 5        ; data_out_1[5]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; K7       ; 341        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K8       ; 375        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K9       ; 382        ; 4        ; #TCK                      ; input  ;              ;         ; --         ; --          ;                 ;
; K10      ; 383        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; K12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; K13      ; 405        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ;
; K14      ; 411        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K15      ; 413        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K16      ; 423        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K17      ; 32         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K18      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; K19      ;            ;          ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; K20      ; 44         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K21      ; 45         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K22      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; L1       ; 283        ; 5        ; data_in_2[7]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; L2       ; 282        ; 5        ; clk                       ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; L3       ; 280        ; 5        ; reset                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; L4       ;            ;          ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; L5       ;            ;          ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; L6       ; 293        ; 5        ; data_in_2[4]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; L7       ; 370        ; 4        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; L8       ; 377        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; L9       ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; L10      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; L12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; L14      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L15      ; 415        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; L16      ; 422        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; L17      ; 35         ; 2        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L18      ;            ;          ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; L19      ;            ;          ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; L20      ; 49         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L21      ; 47         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L22      ; 46         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M1       ; 278        ; 6        ; data_in_1[6]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; M2       ; 279        ; 6        ; data_in_1[7]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; M3       ; 277        ; 6        ; data_in_3[6]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; M4       ;            ;          ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; M5       ;            ;          ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M6       ; 263        ; 6        ; data_in_3[4]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; M7       ; 198        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M8       ; 183        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M9       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M10      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M11      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M13      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M15      ; 414        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M16      ; 459        ; 3        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M17      ; 66         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M18      ;            ;          ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M19      ;            ;          ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; M20      ; 52         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M21      ; 50         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M22      ; 51         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; N2       ; 273        ; 6        ; data_out_0[5]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; N3       ; 272        ; 6        ; data_out_0[4]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; N4       ;            ;          ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; N5       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N6       ; 259        ; 6        ; state[1]                  ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; N7       ; 218        ; 7        ; data_out_3[6]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; N8       ; 185        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N9       ; 177        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ;
; N10      ; 176        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N12      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N13      ; 128        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N14      ; 140        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N15      ; 144        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N16      ; 126        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; N17      ; 70         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N18      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N19      ;            ;          ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; N20      ; 57         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N21      ; 56         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N22      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P1       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P2       ; 269        ; 6        ; data_in_3[7]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; P3       ; 268        ; 6        ; data_out_1[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; P4       ; 251        ; 6        ; done                      ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; P5       ; 267        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P6       ; 247        ; 6        ; data_out_2[5]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; P7       ; 219        ; 7        ; data_in_3[0]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; P8       ; 190        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P9       ; 182        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P10      ; 180        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P11      ; 173        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ;
; P12      ; 156        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ;
; P13      ; 148        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P14      ; 146        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P15      ; 143        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P16      ; 135        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; P17      ; 82         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P18      ; 62         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P19      ; 86         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P20      ; 61         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P21      ; 60         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P22      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R1       ; 271        ; 6        ; data_in_2[5]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; R2       ; 270        ; 6        ; data_in_1[0]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; R3       ; 255        ; 6        ; state[2]                  ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; R4       ; 256        ; 6        ; start                     ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; R5       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; R6       ; 242        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R7       ; 217        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R8       ; 175        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; R9       ; 186        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R10      ; 178        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; R11      ; 172        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ;
; R12      ; 157        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ;
; R13      ; 154        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ;
; R14      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; R15      ; 134        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; R16      ; 149        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R17      ; 87         ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R18      ; 112        ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R19      ; 74         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R20      ; 73         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R21      ; 59         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R22      ; 58         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T1       ; 266        ; 6        ; data_in_1[4]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; T2       ; 265        ; 6        ; data_out_1[4]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; T3       ; 244        ; 6        ; data_in_0[3]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; T4       ; 243        ; 6        ; data_in_0[5]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; T5       ; 234        ; 6        ; data_in_2[0]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; T6       ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T7       ; 229        ; 7        ; data_out_3[3]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; T8       ; 197        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T9       ; 184        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T10      ; 181        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T11      ;            ;          ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; T12      ;            ;          ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T13      ; 155        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ;
; T14      ; 147        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T15      ; 136        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T16      ; 119        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; T17      ;            ;          ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T18      ; 95         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T19      ; 78         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T20      ; 77         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T21      ; 64         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T22      ; 63         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U1       ; 261        ; 6        ; data_in_2[1]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; U2       ; 262        ; 6        ; state[0]                  ; bidir  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; U3       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; U4       ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; U5       ; 238        ; 6        ; data_in_0[7]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; U6       ; 200        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U7       ; 205        ; 7        ; data_in_0[4]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; U8       ; 196        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U9       ; 191        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U10      ; 179        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; U11      ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U12      ;            ;          ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; U13      ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; U14      ; 139        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U15      ; 137        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U16      ; 121        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U17      ; 120        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; U18      ; 91         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U19      ; 99         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U20      ; 98         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U21      ; 67         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U22      ; 68         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V1       ; 250        ; 6        ; data_out_1[0]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; V2       ; 249        ; 6        ; data_out_3[7]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; V3       ; 231        ; 6        ; data_in_3[2]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; V4       ; 230        ; 6        ; data_in_0[6]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; V5       ; 208        ; 7        ; data_in_0[0]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; V6       ; 202        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V7       ; 207        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V8       ; 195        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V9       ; 192        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; V11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; V12      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; V13      ; 151        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V14      ; 142        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V15      ; 133        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V16      ; 123        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V17      ; 122        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V18      ; 114        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; V19      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; V20      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; V21      ; 76         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V22      ; 75         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W1       ; 236        ; 6        ; data_in_1[3]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; W2       ; 237        ; 6        ; data_in_2[3]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; N               ;
; W3       ; 226        ; 7        ; data_in_1[1]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W4       ; 227        ; 7        ; data_out_2[3]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W5       ; 214        ; 7        ; data_in_2[2]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W6       ; 211        ; 7        ; data_out_3[2]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; W7       ; 199        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W8       ; 193        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W9       ; 194        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; W12      ; 163        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W13      ; 150        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W14      ; 141        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W15      ; 138        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W16      ; 127        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W17      ; 116        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W18      ; 107        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W19      ; 101        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W20      ; 100        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W21      ; 92         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W22      ; 93         ; 1        ; GND*                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y2       ; 222        ; 7        ; data_in_3[1]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y3       ; 228        ; 7        ; data_out_2[7]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y4       ; 223        ; 7        ; data_in_3[5]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y5       ; 215        ; 7        ; data_in_1[2]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y6       ; 206        ; 7        ; data_out_0[2]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; Y7       ; 209        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y8       ; 189        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y9       ; 188        ; 7        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y10      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y11      ;            ;          ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; Y12      ; 162        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y13      ; 166        ; 11       ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y14      ; 152        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y15      ; 130        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y16      ; 124        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y17      ; 117        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y18      ; 115        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y19      ; 106        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y20      ; 105        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y21      ; 104        ; 8        ; GND*                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y22      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 10 pF ; Not Available                      ;
; LVCMOS                           ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                      ;
+----------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |insertion_sorter          ; 129 (129)   ; 80           ; 0           ; 0            ; 0       ; 0         ; 0         ; 71   ; 0            ; 49 (49)      ; 32 (32)           ; 48 (48)          ; 8 (8)           ; |insertion_sorter   ;
+----------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                              ;
+---------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+---------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; start         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; clk           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; reset         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_0[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_1[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_2[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[0]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[1]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[2]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[3]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[4]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[5]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[6]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; data_in_3[7]  ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; done          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_0[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_1[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_2[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; data_out_3[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; state[0]      ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; state[1]      ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; state[2]      ; Bidir    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+---------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; start               ;                   ;         ;
;      - done~reg0    ; 1                 ; ON      ;
;      - Select~1049  ; 1                 ; ON      ;
;      - Select~1051  ; 1                 ; ON      ;
; clk                 ;                   ;         ;
; reset               ;                   ;         ;
; data_in_0[0]        ;                   ;         ;
;      - array[0][0]  ; 0                 ; ON      ;
; data_in_0[1]        ;                   ;         ;
;      - array[0][1]  ; 0                 ; ON      ;
; data_in_0[2]        ;                   ;         ;
;      - array[0][2]  ; 0                 ; ON      ;
; data_in_0[3]        ;                   ;         ;
;      - array[0][3]  ; 0                 ; ON      ;
; data_in_0[4]        ;                   ;         ;
;      - array[0][4]  ; 1                 ; ON      ;
; data_in_0[5]        ;                   ;         ;
;      - array[0][5]  ; 1                 ; ON      ;
; data_in_0[6]        ;                   ;         ;
;      - array[0][6]  ; 1                 ; ON      ;
; data_in_0[7]        ;                   ;         ;
;      - array[0][7]  ; 1                 ; ON      ;
; data_in_1[0]        ;                   ;         ;
;      - array[1][0]  ; 1                 ; ON      ;
; data_in_1[1]        ;                   ;         ;
;      - array[1][1]  ; 1                 ; ON      ;
; data_in_1[2]        ;                   ;         ;
;      - array[1][2]  ; 0                 ; ON      ;
; data_in_1[3]        ;                   ;         ;
;      - array[1][3]  ; 1                 ; ON      ;
; data_in_1[4]        ;                   ;         ;
;      - array[1][4]  ; 1                 ; ON      ;
; data_in_1[5]        ;                   ;         ;
;      - array[1][5]  ; 0                 ; ON      ;
; data_in_1[6]        ;                   ;         ;
;      - array[1][6]  ; 1                 ; ON      ;
; data_in_1[7]        ;                   ;         ;
;      - array[1][7]  ; 0                 ; ON      ;
; data_in_2[0]        ;                   ;         ;
;      - array[2][0]  ; 0                 ; ON      ;
; data_in_2[1]        ;                   ;         ;
;      - array[2][1]  ; 0                 ; ON      ;
; data_in_2[2]        ;                   ;         ;
;      - array[2][2]  ; 1                 ; ON      ;
; data_in_2[3]        ;                   ;         ;
;      - array[2][3]  ; 0                 ; ON      ;
; data_in_2[4]        ;                   ;         ;
;      - array[2][4]  ; 0                 ; ON      ;
; data_in_2[5]        ;                   ;         ;
;      - array[2][5]  ; 1                 ; ON      ;
; data_in_2[6]        ;                   ;         ;
;      - array[2][6]  ; 0                 ; ON      ;
; data_in_2[7]        ;                   ;         ;
;      - array[2][7]  ; 0                 ; ON      ;
; data_in_3[0]        ;                   ;         ;
;      - array[3][0]  ; 1                 ; ON      ;
; data_in_3[1]        ;                   ;         ;
;      - array[3][1]  ; 1                 ; ON      ;
; data_in_3[2]        ;                   ;         ;
;      - array[3][2]  ; 0                 ; ON      ;
; data_in_3[3]        ;                   ;         ;
;      - array[3][3]  ; 1                 ; ON      ;
; data_in_3[4]        ;                   ;         ;
;      - array[3][4]  ; 0                 ; ON      ;
; data_in_3[5]        ;                   ;         ;
;      - array[3][5]  ; 1                 ; ON      ;
; data_in_3[6]        ;                   ;         ;
;      - array[3][6]  ; 0                 ; ON      ;
; data_in_3[7]        ;                   ;         ;
;      - array[3][7]  ; 0                 ; ON      ;
; state[0]            ;                   ;         ;
; state[1]            ;                   ;         ;
; state[2]            ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+-----------------+--------------+---------+-------------------------+--------+----------------------+------------------+
; Name            ; Location     ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ;
+-----------------+--------------+---------+-------------------------+--------+----------------------+------------------+
; Decoder~66      ; LC_X52_Y8_N1 ; 2       ; Clock enable            ; no     ; --                   ; --               ;
; Decoder~67      ; LC_X52_Y8_N3 ; 32      ; Clock enable            ; no     ; --                   ; --               ;
; array[0][7]~380 ; LC_X52_Y8_N4 ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; array[1][0]~381 ; LC_X52_Y8_N0 ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; array[2][7]~382 ; LC_X50_Y8_N1 ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; array[3][0]~383 ; LC_X50_Y8_N4 ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; clk             ; PIN_L2       ; 80      ; Clock                   ; yes    ; Global clock         ; GCLK11           ;
; i[1]~70         ; LC_X51_Y9_N3 ; 2       ; Clock enable            ; no     ; --                   ; --               ;
; key[7]~8        ; LC_X52_Y9_N6 ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; reset           ; PIN_L3       ; 71      ; Async. clear            ; yes    ; Global clock         ; GCLK10           ;
; state[1]~reg0   ; LC_X52_Y8_N5 ; 51      ; Sync. clear, Sync. load ; no     ; --                   ; --               ;
+-----------------+--------------+---------+-------------------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; clk   ; PIN_L2   ; 80      ; Global clock         ; GCLK11           ;
; reset ; PIN_L3   ; 71      ; Global clock         ; GCLK10           ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name                ; Fan-Out   ;
+---------------------+-----------+
; state[1]~reg0       ; 51        ;
; Decoder~67          ; 32        ;
; j[1]                ; 21        ;
; j[0]                ; 17        ;
; i[0]                ; 16        ;
; i[1]                ; 16        ;
; always0~101         ; 12        ;
; state[0]~reg0       ; 10        ;
; state[2]~reg0       ; 10        ;
; key[7]~8            ; 8         ;
; array[3][0]~383     ; 8         ;
; array[2][7]~382     ; 8         ;
; array[1][0]~381     ; 8         ;
; array[0][7]~380     ; 8         ;
; Decoder~68          ; 7         ;
; start               ; 3         ;
; LessThan~122        ; 3         ;
; array[3][7]         ; 3         ;
; array[3][6]         ; 3         ;
; array[3][5]         ; 3         ;
; array[3][4]         ; 3         ;
; array[3][3]         ; 3         ;
; array[3][2]         ; 3         ;
; array[3][1]         ; 3         ;
; array[3][0]         ; 3         ;
; array[2][7]         ; 3         ;
; array[2][6]         ; 3         ;
; array[2][5]         ; 3         ;
; array[2][4]         ; 3         ;
; array[2][3]         ; 3         ;
; array[2][2]         ; 3         ;
; array[2][1]         ; 3         ;
; array[2][0]         ; 3         ;
; array[1][7]         ; 3         ;
; array[1][6]         ; 3         ;
; array[1][5]         ; 3         ;
; array[1][4]         ; 3         ;
; array[1][3]         ; 3         ;
; array[1][2]         ; 3         ;
; array[1][1]         ; 3         ;
; array[1][0]         ; 3         ;
; array[0][7]         ; 3         ;
; array[0][7]~COMBOUT ; 3         ;
; array[0][6]         ; 3         ;
; array[0][6]~COMBOUT ; 3         ;
; array[0][5]         ; 3         ;
; array[0][5]~COMBOUT ; 3         ;
; array[0][4]         ; 3         ;
; array[0][4]~COMBOUT ; 3         ;
; array[0][3]         ; 3         ;
+---------------------+-----------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+-----------------------------+------------------------+
; Interconnect Resource Type  ; Usage                  ;
+-----------------------------+------------------------+
; C16 interconnects           ; 11 / 2,286 ( < 1 % )   ;
; C4 interconnects            ; 131 / 31,320 ( < 1 % ) ;
; C8 interconnects            ; 47 / 7,272 ( < 1 % )   ;
; DIFFIOCLKs                  ; 0 / 16 ( 0 % )         ;
; DQS bus muxes               ; 0 / 56 ( 0 % )         ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )          ;
; DQS-8 I/O buses             ; 0 / 16 ( 0 % )         ;
; Direct links                ; 20 / 44,740 ( < 1 % )  ;
; Fast regional clocks        ; 0 / 8 ( 0 % )          ;
; Global clocks               ; 2 / 16 ( 12 % )        ;
; I/O buses                   ; 7 / 208 ( 3 % )        ;
; LUT chains                  ; 3 / 9,513 ( < 1 % )    ;
; Local routing interconnects ; 32 / 10,570 ( < 1 % )  ;
; R24 interconnects           ; 1 / 2,280 ( < 1 % )    ;
; R4 interconnects            ; 81 / 62,520 ( < 1 % )  ;
; R8 interconnects            ; 29 / 10,410 ( < 1 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )         ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.60) ; Number of LABs  (Total = 15) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 1                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 11                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.87) ; Number of LABs  (Total = 15) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 13                           ;
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 7                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.67) ; Number of LABs  (Total = 15) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 11                           ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 15) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 8                            ;
; 11                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.73) ; Number of LABs  (Total = 15) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Wed May 19 21:09:23 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off insertion_sorter -c insertion_sorter
Info: Auto device selection -- successful I/O standard check for EP1S10F484C5
Info: Auto device selection -- successful PCI I/O clamp diode check for EP1S10F484C5
Info: Automatically selected device EP1S10F484C5 for design insertion_sorter
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1S20F484C5 is compatible
Info: No exact pin location assignment(s) for 71 pins of 71 total pins
    Info: Pin done not assigned to an exact location on the device
    Info: Pin data_out_0[0] not assigned to an exact location on the device
    Info: Pin data_out_0[1] not assigned to an exact location on the device
    Info: Pin data_out_0[2] not assigned to an exact location on the device
    Info: Pin data_out_0[3] not assigned to an exact location on the device
    Info: Pin data_out_0[4] not assigned to an exact location on the device
    Info: Pin data_out_0[5] not assigned to an exact location on the device
    Info: Pin data_out_0[6] not assigned to an exact location on the device
    Info: Pin data_out_0[7] not assigned to an exact location on the device
    Info: Pin data_out_1[0] not assigned to an exact location on the device
    Info: Pin data_out_1[1] not assigned to an exact location on the device
    Info: Pin data_out_1[2] not assigned to an exact location on the device
    Info: Pin data_out_1[3] not assigned to an exact location on the device
    Info: Pin data_out_1[4] not assigned to an exact location on the device
    Info: Pin data_out_1[5] not assigned to an exact location on the device
    Info: Pin data_out_1[6] not assigned to an exact location on the device
    Info: Pin data_out_1[7] not assigned to an exact location on the device
    Info: Pin data_out_2[0] not assigned to an exact location on the device
    Info: Pin data_out_2[1] not assigned to an exact location on the device
    Info: Pin data_out_2[2] not assigned to an exact location on the device
    Info: Pin data_out_2[3] not assigned to an exact location on the device
    Info: Pin data_out_2[4] not assigned to an exact location on the device
    Info: Pin data_out_2[5] not assigned to an exact location on the device
    Info: Pin data_out_2[6] not assigned to an exact location on the device
    Info: Pin data_out_2[7] not assigned to an exact location on the device
    Info: Pin data_out_3[0] not assigned to an exact location on the device
    Info: Pin data_out_3[1] not assigned to an exact location on the device
    Info: Pin data_out_3[2] not assigned to an exact location on the device
    Info: Pin data_out_3[3] not assigned to an exact location on the device
    Info: Pin data_out_3[4] not assigned to an exact location on the device
    Info: Pin data_out_3[5] not assigned to an exact location on the device
    Info: Pin data_out_3[6] not assigned to an exact location on the device
    Info: Pin data_out_3[7] not assigned to an exact location on the device
    Info: Pin state[0] not assigned to an exact location on the device
    Info: Pin state[1] not assigned to an exact location on the device
    Info: Pin state[2] not assigned to an exact location on the device
    Info: Pin start not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin reset not assigned to an exact location on the device
    Info: Pin data_in_0[0] not assigned to an exact location on the device
    Info: Pin data_in_0[1] not assigned to an exact location on the device
    Info: Pin data_in_0[2] not assigned to an exact location on the device
    Info: Pin data_in_0[3] not assigned to an exact location on the device
    Info: Pin data_in_0[4] not assigned to an exact location on the device
    Info: Pin data_in_0[5] not assigned to an exact location on the device
    Info: Pin data_in_0[6] not assigned to an exact location on the device
    Info: Pin data_in_0[7] not assigned to an exact location on the device
    Info: Pin data_in_1[0] not assigned to an exact location on the device
    Info: Pin data_in_1[1] not assigned to an exact location on the device
    Info: Pin data_in_1[2] not assigned to an exact location on the device
    Info: Pin data_in_1[3] not assigned to an exact location on the device
    Info: Pin data_in_1[4] not assigned to an exact location on the device
    Info: Pin data_in_1[5] not assigned to an exact location on the device
    Info: Pin data_in_1[6] not assigned to an exact location on the device
    Info: Pin data_in_1[7] not assigned to an exact location on the device
    Info: Pin data_in_2[0] not assigned to an exact location on the device
    Info: Pin data_in_2[1] not assigned to an exact location on the device
    Info: Pin data_in_2[2] not assigned to an exact location on the device
    Info: Pin data_in_2[3] not assigned to an exact location on the device
    Info: Pin data_in_2[4] not assigned to an exact location on the device
    Info: Pin data_in_2[5] not assigned to an exact location on the device
    Info: Pin data_in_2[6] not assigned to an exact location on the device
    Info: Pin data_in_2[7] not assigned to an exact location on the device
    Info: Pin data_in_3[0] not assigned to an exact location on the device
    Info: Pin data_in_3[1] not assigned to an exact location on the device
    Info: Pin data_in_3[2] not assigned to an exact location on the device
    Info: Pin data_in_3[3] not assigned to an exact location on the device
    Info: Pin data_in_3[4] not assigned to an exact location on the device
    Info: Pin data_in_3[5] not assigned to an exact location on the device
    Info: Pin data_in_3[6] not assigned to an exact location on the device
    Info: Pin data_in_3[7] not assigned to an exact location on the device
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Automatically promoted signal "clk" to use Global clock in PIN L2
Info: Automatically promoted some destinations of signal "reset" to use Global clock in PIN L3
    Info: Destination "i[1]~70" may be non-global or may not use global clock
    Info: Destination "j[1]~415" may be non-global or may not use global clock
    Info: Destination "key[7]~8" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start inferring scan chains for DSP blocks
Info: Inferring scan chains for DSP blocks is complete
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, RAM blocks, and DSP blocks to improve timing and density
Info: Finished moving registers into LUTs, I/O cells, DSP blocks, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 69 (unused VREF, 3.30 VCCIO, 33 input, 33 output, 3 bidirectional)
        Info: I/O standards used: LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  29 pins available
        Info: I/O bank number 2 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  30 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  51 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 1 total pin(s) used --  51 pins available
        Info: I/O bank number 5 does not use VREF pins and has unused VCCIO pins. 2 total pin(s) used --  27 pins available
        Info: I/O bank number 6 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  29 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  52 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  51 pins available
        Info: I/O bank number 9 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number 11 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  0 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 7.113 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X52_Y10; Fanout = 3; REG Node = 'array[1][3]'
    Info: 2: + IC(1.124 ns) + CELL(0.280 ns) = 1.404 ns; Loc. = LAB_X50_Y8; Fanout = 1; COMB Node = 'Mux~170'
    Info: 3: + IC(0.448 ns) + CELL(0.183 ns) = 2.035 ns; Loc. = LAB_X51_Y8; Fanout = 4; COMB Node = 'Mux~171'
    Info: 4: + IC(1.012 ns) + CELL(0.344 ns) = 3.391 ns; Loc. = LAB_X50_Y9; Fanout = 1; COMB Node = 'LessThan~127'
    Info: 5: + IC(0.000 ns) + CELL(0.214 ns) = 3.605 ns; Loc. = LAB_X50_Y9; Fanout = 1; COMB Node = 'LessThan~122'
    Info: 6: + IC(0.000 ns) + CELL(0.469 ns) = 4.074 ns; Loc. = LAB_X50_Y9; Fanout = 1; COMB Node = 'LessThan~105'
    Info: 7: + IC(0.265 ns) + CELL(0.366 ns) = 4.705 ns; Loc. = LAB_X51_Y9; Fanout = 20; COMB Node = 'always0~101'
    Info: 8: + IC(1.051 ns) + CELL(0.075 ns) = 5.831 ns; Loc. = LAB_X50_Y10; Fanout = 3; COMB Node = 'array[0][2]~COMBOUT'
    Info: 9: + IC(0.743 ns) + CELL(0.539 ns) = 7.113 ns; Loc. = LAB_X50_Y8; Fanout = 3; REG Node = 'array[1][2]'
    Info: Total cell delay = 2.470 ns ( 34.73 % )
    Info: Total interconnect delay = 4.643 ns ( 65.27 % )
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources. Peak interconnect usage is 2%.
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The following 3 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin state[0] has a permanently enabled output enable
    Info: Pin state[1] has a permanently enabled output enable
    Info: Pin state[2] has a permanently enabled output enable
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Processing ended: Wed May 19 21:09:27 2021
    Info: Elapsed time: 00:00:04


