<Table id="frontend_memories_stats" name="">
	<Header>
		<size>
			<Title>Size</Title>
		</size>
		<width>
			<Title>Width</Title>
		</width>
		<depth>
			<Title>Depth</Title>
		</depth>
		<zMem>
			<Title>Number of zMem</Title>
		</zMem>
	</Header>
	<Row>
		<size>2304</size>
		<width>9</width>
		<depth>256</depth>
		<zMem>2</zMem>
	</Row>
</Table>
<Table id="top_by_reg" name="">
	<Header>
		<_________________reg_>
			<Title>                 reg </Title>
		</_________________reg_>
		<_________________lut_>
			<Title>                 lut </Title>
		</_________________lut_>
		<________________bram_>
			<Title>                bram </Title>
		</________________bram_>
		<________________uram_>
			<Title>                uram </Title>
		</________________uram_>
		<_____________memsize_>
			<Title>             memsize </Title>
		</_____________memsize_>
		<______________m18x18_>
			<Title>              m18x18 </Title>
		</______________m18x18_>
		<________________bufg_>
			<Title>                bufg </Title>
		</________________bufg_>
		<________________buft_>
			<Title>                buft </Title>
		</________________buft_>
		<_______________nbI_O_>
			<Title>               nbI/O </Title>
		</_______________nbI_O_>
		<________________nbBB_>
			<Title>                nbBB </Title>
		</________________nbBB_>
		<________________nbZV_>
			<Title>                nbZV </Title>
		</________________nbZV_>
		<________________nbME_>
			<Title>                nbME </Title>
		</________________nbME_>
		<_______________dsp48_>
			<Title>               dsp48 </Title>
		</_______________dsp48_>
		<_name>
			<Title> name</Title>
		</_name>
	</Header>
	<Row>
		<_________________reg_>                 470 </_________________reg_>
		<_________________lut_>                  26 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  29 </_______________nbI_O_>
		<________________nbBB_>                   8 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> stb</_name>
	</Row>
	<Row>
		<_________________reg_>                  76 </_________________reg_>
		<_________________lut_>                  58 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  32 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                  18 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   6 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_usage_spy</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                   3 </_________________reg_>
		<_________________lut_>                   3 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  12 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> parity_check</_name>
	</Row>
	<Row>
		<_________________reg_>                   1 </_________________reg_>
		<_________________lut_>                   1 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   3 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> clkg</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   2 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> top</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  18 </_______________nbI_O_>
		<________________nbBB_>                   1 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> rom</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  19 </_______________nbI_O_>
		<________________nbBB_>                   1 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> ram</_name>
	</Row>
</Table>
<Table id="top_by_lut" name="">
	<Header>
		<_________________reg_>
			<Title>                 reg </Title>
		</_________________reg_>
		<_________________lut_>
			<Title>                 lut </Title>
		</_________________lut_>
		<________________bram_>
			<Title>                bram </Title>
		</________________bram_>
		<________________uram_>
			<Title>                uram </Title>
		</________________uram_>
		<_____________memsize_>
			<Title>             memsize </Title>
		</_____________memsize_>
		<______________m18x18_>
			<Title>              m18x18 </Title>
		</______________m18x18_>
		<________________bufg_>
			<Title>                bufg </Title>
		</________________bufg_>
		<________________buft_>
			<Title>                buft </Title>
		</________________buft_>
		<_______________nbI_O_>
			<Title>               nbI/O </Title>
		</_______________nbI_O_>
		<________________nbBB_>
			<Title>                nbBB </Title>
		</________________nbBB_>
		<________________nbZV_>
			<Title>                nbZV </Title>
		</________________nbZV_>
		<________________nbME_>
			<Title>                nbME </Title>
		</________________nbME_>
		<_______________dsp48_>
			<Title>               dsp48 </Title>
		</_______________dsp48_>
		<_name>
			<Title> name</Title>
		</_name>
	</Header>
	<Row>
		<_________________reg_>                  76 </_________________reg_>
		<_________________lut_>                  58 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  32 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                 470 </_________________reg_>
		<_________________lut_>                  26 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  29 </_______________nbI_O_>
		<________________nbBB_>                   8 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> stb</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                  18 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   6 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_usage_spy</_name>
	</Row>
	<Row>
		<_________________reg_>                   3 </_________________reg_>
		<_________________lut_>                   3 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  12 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> parity_check</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   2 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   9 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> parity</_name>
	</Row>
	<Row>
		<_________________reg_>                   1 </_________________reg_>
		<_________________lut_>                   1 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   3 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> clkg</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   2 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> top</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  18 </_______________nbI_O_>
		<________________nbBB_>                   1 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> rom</_name>
	</Row>
</Table>
<Table id="top_by_ios" name="">
	<Header>
		<_________________reg_>
			<Title>                 reg </Title>
		</_________________reg_>
		<_________________lut_>
			<Title>                 lut </Title>
		</_________________lut_>
		<________________bram_>
			<Title>                bram </Title>
		</________________bram_>
		<________________uram_>
			<Title>                uram </Title>
		</________________uram_>
		<_____________memsize_>
			<Title>             memsize </Title>
		</_____________memsize_>
		<______________m18x18_>
			<Title>              m18x18 </Title>
		</______________m18x18_>
		<________________bufg_>
			<Title>                bufg </Title>
		</________________bufg_>
		<________________buft_>
			<Title>                buft </Title>
		</________________buft_>
		<_______________nbI_O_>
			<Title>               nbI/O </Title>
		</_______________nbI_O_>
		<________________nbBB_>
			<Title>                nbBB </Title>
		</________________nbBB_>
		<________________nbZV_>
			<Title>                nbZV </Title>
		</________________nbZV_>
		<________________nbME_>
			<Title>                nbME </Title>
		</________________nbME_>
		<_______________dsp48_>
			<Title>               dsp48 </Title>
		</_______________dsp48_>
		<_name>
			<Title> name</Title>
		</_name>
	</Header>
	<Row>
		<_________________reg_>                  76 </_________________reg_>
		<_________________lut_>                  58 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  32 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                 470 </_________________reg_>
		<_________________lut_>                  26 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  29 </_______________nbI_O_>
		<________________nbBB_>                   8 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> stb</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  27 </_______________nbI_O_>
		<________________nbBB_>                   3 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> dut</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  19 </_______________nbI_O_>
		<________________nbBB_>                   1 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> ram</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   0 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  18 </_______________nbI_O_>
		<________________nbBB_>                   1 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> rom</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba</_name>
	</Row>
	<Row>
		<_________________reg_>                  11 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  13 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> proba_0000</_name>
	</Row>
	<Row>
		<_________________reg_>                   3 </_________________reg_>
		<_________________lut_>                   3 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                  12 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> parity_check</_name>
	</Row>
	<Row>
		<_________________reg_>                   0 </_________________reg_>
		<_________________lut_>                   2 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   9 </_______________nbI_O_>
		<________________nbBB_>                   0 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> parity</_name>
	</Row>
	<Row>
		<_________________reg_>                  18 </_________________reg_>
		<_________________lut_>                   8 </_________________lut_>
		<________________bram_>                   0 </________________bram_>
		<________________uram_>                   0 </________________uram_>
		<_____________memsize_>                   0 </_____________memsize_>
		<______________m18x18_>                   0 </______________m18x18_>
		<________________bufg_>                   0 </________________bufg_>
		<________________buft_>                   0 </________________buft_>
		<_______________nbI_O_>                   6 </_______________nbI_O_>
		<________________nbBB_>                   2 </________________nbBB_>
		<________________nbZV_>                   0 </________________nbZV_>
		<________________nbME_>                   0 </________________nbME_>
		<_______________dsp48_>                   0 </_______________dsp48_>
		<_name> fifo_usage_spy</_name>
	</Row>
</Table>
