# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../proyecto.srcs/sources_1/new/parpadeo_morse.vhd" \
"../../../../proyecto.srcs/sim_1/new/test3.vhd" \

# Do not sort compile order
nosort
