# Demo CGRA

Source code for a demo multiple cryptography accelerator using CRGA architecture.

This repository contains a minimal demonstration of a CGRA - a reconfigurable hardware array designed to accelerate computing tasks efficiently. It includes:

- **Compiler_Driver/**: Host-side toolchain scripts and driver utilities to compile and offload workloads to the CGRA.
- **Embedded_Software/**: Software examples intended to run directly on the CGRA fabric.
- **RTL/**: Register-Transfer Level hardware description (likely Verilog/SystemVerilog) of the CGRA logic.
- **TB/**: Testbench files for validating and simulating the CGRA behavior.



**Donate:** Bạn đọc có thể ủng hộ lab bằng tài khoản bên dưới, mọi khoản tiền đóng góp sẽ được sử dụng để mua thiết bị và phần mềm phục vụ cộng đồng

---

<p align="center">
  <img src="https://github.com/AISeQLab/Level_0_KV260_FPGA/blob/main/Hinh/Bank.png" alt="Tài Khoản Ngân Hàng" width="200"/>
</p>
