################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2022/07/21 05:08:47)
# requested at line 3 in /home/zhhe/work/open_usb1.1_device/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

+incdir+rtl
+incdir+tb

# Available `ifdef / `ifndef controls:
# +define+USB1_BF_ENABLE
# +define+USBF_DEBUG
# +define+USBF_VERBOSE_DEBUG
# +define+VENDOR_ALTERA
# +define+VENDOR_ARTISAN
# +define+VENDOR_AVANT
# +define+VENDOR_VIRAGE
# +define+VENDOR_XILINX
# +define+WAVES

rtl/usb1_utmi_if.v
rtl/usb1_rom1.v
rtl/usb1_crc5.v
rtl/usb1_crc16.v
rtl/usb1_idma.v
rtl/usb1_core.v
rtl/usb1_pe.v
rtl/usb1_pa.v
tb/test_bench_top.v
rtl/usb1_ctrl.v
rtl/usb1_pd.v
rtl/usb1_pl.v
rtl/fifo/generic_dpram.v
rtl/usb1_fifo2.v
rtl/fifo/generic_fifo_sc_a.v

