TimeQuest Timing Analyzer report for ULA
Wed Oct 07 14:08:36 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clock:clock|counter_10bit:inst|cnt[0]'
 12. Setup: 'PINO11_CLK'
 13. Setup: 'clock:clock|counter_10bit:inst|cnt[3]'
 14. Setup: 'PINO1_60/50Hz'
 15. Setup: 'DRAM_CAS_RAS:dram_cas_ras|inst16'
 16. Setup: 'HSync_Blank:hsync_blank|inst1'
 17. Setup: 'clock:clock|counter_10bit:inst|cnt[9]'
 18. Setup: 'clock:clock|counter_10bit:inst|cnt[5]'
 19. Setup: 'Wait_Subcarrier:wait|inst'
 20. Setup: 'PINO2_/CS'
 21. Hold: 'PINO2_/CS'
 22. Hold: 'Wait_Subcarrier:wait|inst'
 23. Hold: 'clock:clock|counter_10bit:inst|cnt[0]'
 24. Hold: 'clock:clock|counter_10bit:inst|cnt[3]'
 25. Hold: 'clock:clock|counter_10bit:inst|cnt[5]'
 26. Hold: 'PINO11_CLK'
 27. Hold: 'DRAM_CAS_RAS:dram_cas_ras|inst16'
 28. Hold: 'HSync_Blank:hsync_blank|inst1'
 29. Hold: 'PINO1_60/50Hz'
 30. Hold: 'clock:clock|counter_10bit:inst|cnt[9]'
 31. Recovery: 'DRAM_CAS_RAS:dram_cas_ras|inst16'
 32. Recovery: 'HSync_Blank:hsync_blank|inst1'
 33. Recovery: 'clock:clock|counter_10bit:inst|cnt[9]'
 34. Recovery: 'clock:clock|counter_10bit:inst|cnt[3]'
 35. Recovery: 'clock:clock|counter_10bit:inst|cnt[5]'
 36. Removal: 'clock:clock|counter_10bit:inst|cnt[3]'
 37. Removal: 'clock:clock|counter_10bit:inst|cnt[5]'
 38. Removal: 'DRAM_CAS_RAS:dram_cas_ras|inst16'
 39. Removal: 'HSync_Blank:hsync_blank|inst1'
 40. Removal: 'clock:clock|counter_10bit:inst|cnt[9]'
 41. Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[3]'
 42. Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[9]'
 43. Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[0]'
 44. Minimum Pulse Width: 'DRAM_CAS_RAS:dram_cas_ras|inst16'
 45. Minimum Pulse Width: 'PINO1_60/50Hz'
 46. Minimum Pulse Width: 'HSync_Blank:hsync_blank|inst1'
 47. Minimum Pulse Width: 'PINO2_/CS'
 48. Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[5]'
 49. Minimum Pulse Width: 'Wait_Subcarrier:wait|inst'
 50. Minimum Pulse Width: 'PINO11_CLK'
 51. Minimum Pulse Width: 'Wait_Subcarrier:wait|inst10'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Setup Transfers
 59. Hold Transfers
 60. Recovery Transfers
 61. Removal Transfers
 62. Report TCCS
 63. Report RSKM
 64. Unconstrained Paths
 65. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ULA                                                               ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128STC100-15                                                  ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                       ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; Clock Name                            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                   ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+
; clock:clock|counter_10bit:inst|cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clock|counter_10bit:inst|cnt[0] } ;
; clock:clock|counter_10bit:inst|cnt[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clock|counter_10bit:inst|cnt[3] } ;
; clock:clock|counter_10bit:inst|cnt[5] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clock|counter_10bit:inst|cnt[5] } ;
; clock:clock|counter_10bit:inst|cnt[9] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clock|counter_10bit:inst|cnt[9] } ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DRAM_CAS_RAS:dram_cas_ras|inst16 }      ;
; HSync_Blank:hsync_blank|inst1         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HSync_Blank:hsync_blank|inst1 }         ;
; PINO1_60/50Hz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PINO1_60/50Hz }                         ;
; PINO2_/CS                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PINO2_/CS }                             ;
; PINO11_CLK                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PINO11_CLK }                            ;
; Wait_Subcarrier:wait|inst             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Wait_Subcarrier:wait|inst }             ;
; Wait_Subcarrier:wait|inst10           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Wait_Subcarrier:wait|inst10 }           ;
+---------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                  ;
+-----------+-----------------+---------------------------------------+-------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                            ; Note                    ;
+-----------+-----------------+---------------------------------------+-------------------------+
; INF MHz   ; 41.67 MHz       ; PINO2_/CS                             ; limit due to hold check ;
; 33.33 MHz ; 33.33 MHz       ; PINO11_CLK                            ;                         ;
; 38.46 MHz ; 38.46 MHz       ; PINO1_60/50Hz                         ;                         ;
; 76.92 MHz ; 76.92 MHz       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;                         ;
; 76.92 MHz ; 76.92 MHz       ; HSync_Blank:hsync_blank|inst1         ;                         ;
; 76.92 MHz ; 76.92 MHz       ; clock:clock|counter_10bit:inst|cnt[0] ;                         ;
; 76.92 MHz ; 76.92 MHz       ; clock:clock|counter_10bit:inst|cnt[9] ;                         ;
+-----------+-----------------+---------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Setup Summary                                                   ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; clock:clock|counter_10bit:inst|cnt[0] ; -20.500 ; -280.000      ;
; PINO11_CLK                            ; -19.500 ; -225.500      ;
; clock:clock|counter_10bit:inst|cnt[3] ; -12.500 ; -126.000      ;
; PINO1_60/50Hz                         ; -12.500 ; -75.000       ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; -12.000 ; -156.000      ;
; HSync_Blank:hsync_blank|inst1         ; -12.000 ; -108.000      ;
; clock:clock|counter_10bit:inst|cnt[9] ; -12.000 ; -108.000      ;
; clock:clock|counter_10bit:inst|cnt[5] ; -7.000  ; -14.000       ;
; Wait_Subcarrier:wait|inst             ; 2.500   ; 0.000         ;
; PINO2_/CS                             ; 4.500   ; 0.000         ;
+---------------------------------------+---------+---------------+


+-----------------------------------------------------------------+
; Hold Summary                                                    ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; PINO2_/CS                             ; -12.000 ; -12.000       ;
; Wait_Subcarrier:wait|inst             ; -10.000 ; -10.000       ;
; clock:clock|counter_10bit:inst|cnt[0] ; -4.000  ; -4.000        ;
; clock:clock|counter_10bit:inst|cnt[3] ; -4.000  ; -4.000        ;
; clock:clock|counter_10bit:inst|cnt[5] ; 0.000   ; 0.000         ;
; PINO11_CLK                            ; 1.000   ; 0.000         ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 5.000   ; 0.000         ;
; HSync_Blank:hsync_blank|inst1         ; 5.000   ; 0.000         ;
; PINO1_60/50Hz                         ; 5.000   ; 0.000         ;
; clock:clock|counter_10bit:inst|cnt[9] ; 5.000   ; 0.000         ;
+---------------------------------------+---------+---------------+


+-----------------------------------------------------------------+
; Recovery Summary                                                ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; -25.000 ; -325.000      ;
; HSync_Blank:hsync_blank|inst1         ; -25.000 ; -225.000      ;
; clock:clock|counter_10bit:inst|cnt[9] ; -25.000 ; -225.000      ;
; clock:clock|counter_10bit:inst|cnt[3] ; -7.500  ; -15.000       ;
; clock:clock|counter_10bit:inst|cnt[5] ; -7.500  ; -15.000       ;
+---------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Removal Summary                                               ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; clock:clock|counter_10bit:inst|cnt[3] ; 0.000 ; 0.000         ;
; clock:clock|counter_10bit:inst|cnt[5] ; 0.000 ; 0.000         ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 9.000 ; 0.000         ;
; HSync_Blank:hsync_blank|inst1         ; 9.000 ; 0.000         ;
; clock:clock|counter_10bit:inst|cnt[9] ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Minimum Pulse Width Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; clock:clock|counter_10bit:inst|cnt[3] ; -5.500 ; -297.000      ;
; clock:clock|counter_10bit:inst|cnt[9] ; -5.500 ; -275.000      ;
; clock:clock|counter_10bit:inst|cnt[0] ; -5.500 ; -187.000      ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; -5.500 ; -143.000      ;
; PINO1_60/50Hz                         ; -5.500 ; -132.000      ;
; HSync_Blank:hsync_blank|inst1         ; -5.500 ; -99.000       ;
; PINO2_/CS                             ; -5.500 ; -66.000       ;
; clock:clock|counter_10bit:inst|cnt[5] ; -5.500 ; -22.000       ;
; Wait_Subcarrier:wait|inst             ; -5.500 ; -11.000       ;
; PINO11_CLK                            ; -4.500 ; -162.000      ;
; Wait_Subcarrier:wait|inst10           ; 0.500  ; 0.000         ;
+---------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock:clock|counter_10bit:inst|cnt[0]'                                                                                                                                                                    ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -20.500 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; -8.000     ; 9.000      ;
; -20.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 17.000     ;
; -20.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 17.000     ;
; -20.000 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; -8.000     ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|21              ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|20              ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|19              ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|18              ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|17              ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|16              ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74166:inst5|15              ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|17             ; Display:display|74374nt:inst1|17 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|18             ; Display:display|74374nt:inst1|18 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|19             ; Display:display|74374nt:inst1|19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|20             ; Display:display|74374nt:inst1|20 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|13             ; Display:display|74374nt:inst1|13 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|14             ; Display:display|74374nt:inst1|14 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|15             ; Display:display|74374nt:inst1|15 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|74374nt:inst|16             ; Display:display|74374nt:inst1|16 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 0.000      ; 9.000      ;
; -11.500 ; clock:clock|counter_10bit:inst|cnt[9]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; 8.000      ; 17.000     ;
; -11.000 ; clock:clock|counter_10bit:inst|cnt[9]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 8.000      ; 17.000     ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[4]       ; Wait_Subcarrier:wait|inst        ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[2]       ; Wait_Subcarrier:wait|inst        ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|22   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|21   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|20   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|18   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|17   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|16   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; Display:display|inst7                       ; Display:display|74166:inst5|15   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 5.000      ; 9.000      ;
; -3.500  ; clock:clock|counter_10bit:inst|cnt[3]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.500        ; 8.000      ; 9.000      ;
; -3.000  ; clock:clock|counter_10bit:inst|cnt[3]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 1.000        ; 8.000      ; 9.000      ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'PINO11_CLK'                                                                                                                                                                          ;
+---------+---------------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -19.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; interrupcao2:int|int_n                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 11.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Display:display|inst26                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Display:display|inst26                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Display:display|inst26                ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 1.000        ; -5.000     ; 10.000     ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -17.500 ; HSync_Blank:hsync_blank|inst22              ; Display:display|inst7                 ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.500        ; -5.000     ; 9.000      ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[4]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[8]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[7]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[2]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[1]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -14.500 ; clock:clock|counter_10bit:inst|cnt[6]       ; interrupcao2:int|int_n                ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 11.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[8]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[7]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -13.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; Display:display|inst26                ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 10.000     ;
; -12.500 ; DRAM_CAS_RAS:dram_cas_ras|inst15            ; DRAM_ADDRESS:dram_addr|inst2          ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; clock:clock|counter_10bit:inst|cnt[1]       ; Display:display|inst7                 ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; clock:clock|counter_10bit:inst|cnt[2]       ; Display:display|inst7                 ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; clock:clock|counter_10bit:inst|cnt[1]       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; clock:clock|counter_10bit:inst|cnt[4]       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; clock:clock|counter_10bit:inst|cnt[2]       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK                            ; PINO11_CLK  ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; PINO1_60/50Hz                               ; interrupcao2:int|int_n                ; PINO1_60/50Hz                         ; PINO11_CLK  ; 0.500        ; 3.000      ; 12.000     ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[1] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; Wait_Subcarrier:wait|inst16           ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[2] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[2] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[7]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[8]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[8]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[7]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[7]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[8]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[7] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[7]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[8]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[6]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[4]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[2]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; clock:clock|counter_10bit:inst|cnt[1]       ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_CAS_RAS:dram_cas_ras|inst15            ; DRAM_CAS_RAS:dram_cas_ras|inst17      ; PINO11_CLK                            ; PINO11_CLK  ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; PINO1_60/50Hz                               ; interrupcao2:int|int_n                ; PINO1_60/50Hz                         ; PINO11_CLK  ; 1.000        ; 3.000      ; 12.000     ;
; -10.500 ; clock:clock|counter_10bit:inst|cnt[9]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; 3.000      ; 11.000     ;
; -10.500 ; clock:clock|counter_10bit:inst|cnt[3]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.500        ; 3.000      ; 11.000     ;
; -10.500 ; clock:clock|counter_10bit:inst|cnt[5]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.500        ; 3.000      ; 11.000     ;
; -10.000 ; clock:clock|counter_10bit:inst|cnt[9]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 1.000        ; 3.000      ; 11.000     ;
; -10.000 ; clock:clock|counter_10bit:inst|cnt[3]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 1.000        ; 3.000      ; 11.000     ;
; -10.000 ; clock:clock|counter_10bit:inst|cnt[5]       ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 1.000        ; 3.000      ; 11.000     ;
; -9.500  ; clock:clock|counter_10bit:inst|cnt[9]       ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.500        ; 3.000      ; 10.000     ;
; -9.500  ; clock:clock|counter_10bit:inst|cnt[3]       ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.500        ; 3.000      ; 10.000     ;
; -9.500  ; clock:clock|counter_10bit:inst|cnt[5]       ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.500        ; 3.000      ; 10.000     ;
; -9.000  ; clock:clock|counter_10bit:inst|cnt[9]       ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 1.000        ; 3.000      ; 10.000     ;
; -9.000  ; clock:clock|counter_10bit:inst|cnt[3]       ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 1.000        ; 3.000      ; 10.000     ;
+---------+---------------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock:clock|counter_10bit:inst|cnt[3]'                                                                                                                                                                    ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -12.500 ; Display:display|74374nt:inst|17             ; Display:display|74374nt:inst1|17 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|18             ; Display:display|74374nt:inst1|18 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|19             ; Display:display|74374nt:inst1|19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|20             ; Display:display|74374nt:inst1|20 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|13             ; Display:display|74374nt:inst1|13 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|14             ; Display:display|74374nt:inst1|14 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|15             ; Display:display|74374nt:inst1|15 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|74374nt:inst|16             ; Display:display|74374nt:inst1|16 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 0.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[6]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[7]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[8]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[6]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[7]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000  ; clock:clock|counter_10bit:inst|cnt[8]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 5.000      ; 9.000      ;
; -3.500  ; clock:clock|counter_10bit:inst|cnt[9]       ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 8.000      ; 9.000      ;
; -3.000  ; clock:clock|counter_10bit:inst|cnt[9]       ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 8.000      ; 9.000      ;
+---------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'PINO1_60/50Hz'                                                                                                                                                                                                     ;
+---------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack   ; From Node                                                          ; To Node                                                            ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.500        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 1.000        ; 0.000      ; 9.000      ;
+---------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'DRAM_CAS_RAS:dram_cas_ras|inst16'                                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                ; To Node                                                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 9.000      ;
+---------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'HSync_Blank:hsync_blank|inst1'                                                                                                                                                                               ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 9.000      ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock:clock|counter_10bit:inst|cnt[9]'                                                                                                                                                                               ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 9.000      ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clock:clock|counter_10bit:inst|cnt[5]'                                                                                                                                  ;
+--------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -7.000 ; clock:clock|counter_10bit:inst|cnt[6] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[7] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[8] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[6] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[7] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[8] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 5.000      ; 9.000      ;
+--------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'Wait_Subcarrier:wait|inst'                                                                                                  ;
+-------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                     ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+
; 2.500 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; Wait_Subcarrier:wait|inst ; 0.500        ; 16.000     ; 10.000     ;
; 3.000 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; Wait_Subcarrier:wait|inst ; 1.000        ; 16.000     ; 10.000     ;
+-------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup: 'PINO2_/CS'                                                                                                    ;
+-------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 4.500 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; PINO2_/CS   ; 0.500        ; 18.000     ; 10.000     ;
; 5.000 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; PINO2_/CS   ; 1.000        ; 18.000     ; 10.000     ;
+-------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Hold: 'PINO2_/CS'                                                                                                       ;
+---------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.000 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; PINO2_/CS   ; 0.000        ; 18.000     ; 10.000     ;
; -11.500 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; PINO2_/CS   ; -0.500       ; 18.000     ; 10.000     ;
+---------+-----------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'Wait_Subcarrier:wait|inst'                                                                                                     ;
+---------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                     ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+
; -10.000 ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; Wait_Subcarrier:wait|inst ; 0.000        ; 16.000     ; 10.000     ;
; -9.500  ; PINO2_/CS ; Wait_Subcarrier:wait|inst10 ; PINO2_/CS    ; Wait_Subcarrier:wait|inst ; -0.500       ; 16.000     ; 10.000     ;
+---------+-----------+-----------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock:clock|counter_10bit:inst|cnt[0]'                                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -4.000 ; clock:clock|counter_10bit:inst|cnt[3]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 8.000      ; 9.000      ;
; -3.500 ; clock:clock|counter_10bit:inst|cnt[3]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; 8.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[4]       ; Wait_Subcarrier:wait|inst        ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[2]       ; Wait_Subcarrier:wait|inst        ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|22   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|21   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|20   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|18   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|17   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|16   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; Display:display|inst7                       ; Display:display|74166:inst5|15   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 5.000      ; 9.000      ;
; 4.000  ; clock:clock|counter_10bit:inst|cnt[9]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 8.000      ; 17.000     ;
; 4.500  ; clock:clock|counter_10bit:inst|cnt[9]       ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; 8.000      ; 17.000     ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|21              ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|20              ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|19              ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|18              ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|17              ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|16              ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74166:inst5|15              ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|17             ; Display:display|74374nt:inst1|17 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|18             ; Display:display|74374nt:inst1|18 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|19             ; Display:display|74374nt:inst1|19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|20             ; Display:display|74374nt:inst1|20 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|13             ; Display:display|74374nt:inst1|13 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|14             ; Display:display|74374nt:inst1|14 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|15             ; Display:display|74374nt:inst1|15 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Display:display|74374nt:inst|16             ; Display:display|74374nt:inst1|16 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 9.000      ;
; 13.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Wait_Subcarrier:wait|inst        ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 17.000     ;
; 13.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; Wait_Subcarrier:wait|inst        ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; 0.000      ; 17.000     ;
; 13.000 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 0.000        ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|20            ; Display:display|74166:inst5|22   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|19            ; Display:display|74166:inst5|21   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|18            ; Display:display|74166:inst5|20   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|17            ; Display:display|74166:inst5|19   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|16            ; Display:display|74166:inst5|18   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|15            ; Display:display|74166:inst5|17   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|14            ; Display:display|74166:inst5|16   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; Display:display|74374nt:inst2|13            ; Display:display|74166:inst5|15   ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; -0.500       ; -8.000     ; 9.000      ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock:clock|counter_10bit:inst|cnt[3]'                                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                          ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -4.000 ; clock:clock|counter_10bit:inst|cnt[9]       ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 8.000      ; 9.000      ;
; -3.500 ; clock:clock|counter_10bit:inst|cnt[9]       ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 8.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[6]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[7]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[8]       ; HSync_Blank:hsync_blank|inst     ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[6]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[7]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000  ; clock:clock|counter_10bit:inst|cnt[8]       ; HSync_Blank:hsync_blank|inst19   ; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 5.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst22   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst22   ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|17             ; Display:display|74374nt:inst1|17 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|18             ; Display:display|74374nt:inst1|18 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|19             ; Display:display|74374nt:inst1|19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|20             ; Display:display|74374nt:inst1|20 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|13             ; Display:display|74374nt:inst1|13 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|14             ; Display:display|74374nt:inst1|14 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|15             ; Display:display|74374nt:inst1|15 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; Display:display|74374nt:inst|16             ; Display:display|74374nt:inst1|16 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 0.000      ; 9.000      ;
+--------+---------------------------------------------+----------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock:clock|counter_10bit:inst|cnt[5]'                                                                                                                                  ;
+-------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 0.000 ; clock:clock|counter_10bit:inst|cnt[6] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[7] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[8] ; HSync_Blank:hsync_blank|inst   ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[6] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[7] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[8] ; HSync_Blank:hsync_blank|inst19 ; PINO11_CLK   ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 5.000      ; 9.000      ;
+-------+---------------------------------------+--------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'PINO11_CLK'                                                                                                                                                                   ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; DRAM_ADDRESS:dram_addr|inst2          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[0] ; Display:display|inst7                 ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; Display:display|inst7                 ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[3] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.000 ; clock:clock|counter_10bit:inst|cnt[5] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; 0.000        ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; Display:display|inst26                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; DRAM_ADDRESS:dram_addr|inst2          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[0] ; Display:display|inst7                 ; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; Display:display|inst7                 ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[3] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 1.500 ; clock:clock|counter_10bit:inst|cnt[5] ; interrupcao2:int|int_n                ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK  ; -0.500       ; 3.000      ; 9.000      ;
; 3.000 ; PINO1_60/50Hz                         ; interrupcao2:int|int_n                ; PINO1_60/50Hz                         ; PINO11_CLK  ; 0.000        ; 3.000      ; 10.000     ;
; 3.500 ; PINO1_60/50Hz                         ; interrupcao2:int|int_n                ; PINO1_60/50Hz                         ; PINO11_CLK  ; -0.500       ; 3.000      ; 10.000     ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[1] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; Wait_Subcarrier:wait|inst16           ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[2] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[2] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[4] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[4] ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[2] ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[1] ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[6] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[8] ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[7] ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; clock:clock|counter_10bit:inst|cnt[6] ; clock:clock|counter_10bit:inst|cnt[8] ; PINO11_CLK                            ; PINO11_CLK  ; 0.000        ; 0.000      ; 9.000      ;
+-------+---------------------------------------+---------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'DRAM_CAS_RAS:dram_cas_ras|inst16'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 9.000      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'HSync_Blank:hsync_blank|inst1'                                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 9.000      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'PINO1_60/50Hz'                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                            ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; 0.000        ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
; 5.500 ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz ; PINO1_60/50Hz ; -0.500       ; 0.000      ; 9.000      ;
+-------+--------------------------------------------------------------------+--------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clock:clock|counter_10bit:inst|cnt[9]'                                                                                                                                                                              ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
; 5.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 9.000      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'DRAM_CAS_RAS:dram_cas_ras|inst16'                                                                                                                                                                                                         ;
+---------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                                                  ; Launch Clock                          ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 1.000        ; 0.000      ; 22.000     ;
+---------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'HSync_Blank:hsync_blank|inst1'                                                                                                                                                                            ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 0.000      ; 22.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.500        ; 8.000      ; 23.000     ;
; -18.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 1.000        ; 8.000      ; 23.000     ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clock:clock|counter_10bit:inst|cnt[9]'                                                                                                                                                                            ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 0.000      ; 22.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.500        ; 8.000      ; 23.000     ;
; -18.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 1.000        ; 8.000      ; 23.000     ;
+---------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clock:clock|counter_10bit:inst|cnt[3]'                                                                                                                                                        ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -7.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 8.000      ; 13.000     ;
; -7.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.500        ; 8.000      ; 13.000     ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 8.000      ; 13.000     ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 1.000        ; 8.000      ; 13.000     ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clock:clock|counter_10bit:inst|cnt[5]'                                                                                                                                                        ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -7.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 0.500        ; 8.000      ; 13.000     ;
; -7.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 0.500        ; 8.000      ; 13.000     ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 8.000      ; 13.000     ;
; -7.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 1.000        ; 8.000      ; 13.000     ;
+--------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clock:clock|counter_10bit:inst|cnt[3]'                                                                                                                                                        ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 8.000      ; 13.000     ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 0.000        ; 8.000      ; 13.000     ;
; 0.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 8.000      ; 13.000     ;
; 0.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; -0.500       ; 8.000      ; 13.000     ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clock:clock|counter_10bit:inst|cnt[5]'                                                                                                                                                        ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                        ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 8.000      ; 13.000     ;
; 0.000 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 0.000        ; 8.000      ; 13.000     ;
; 0.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst   ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; -0.500       ; 8.000      ; 13.000     ;
; 0.500 ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst19 ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; -0.500       ; 8.000      ; 13.000     ;
+-------+---------------------------------------+--------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'DRAM_CAS_RAS:dram_cas_ras|inst16'                                                                                                                                                                                                        ;
+-------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                  ; Launch Clock                          ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; 0.000        ; 0.000      ; 13.000     ;
+-------+---------------------------------------------+--------------------------------------------------------------------------+---------------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'HSync_Blank:hsync_blank|inst1'                                                                                                                                                                            ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 13.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1 ; -0.500       ; 8.000      ; 23.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1 ; 0.000        ; 0.000      ; 22.000     ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clock:clock|counter_10bit:inst|cnt[9]'                                                                                                                                                                            ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 9.000  ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 13.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.000 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 11.500 ; PINO1_60/50Hz                               ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; -0.500       ; 8.000      ; 23.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 0.000        ; 0.000      ; 22.000     ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[3]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|13 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|13 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|14 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|14 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|15 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|15 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|16 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|16 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|17 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|17 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|18 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|18 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|19 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|19 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|20 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst1|20 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|13 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|13 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|13 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|13 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|14 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|14 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|14 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|14 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|15 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|15 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|15 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|15 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|16 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|16 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|16 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|16 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|17 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|17 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|17 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|17 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|18 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|18 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|18 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|18 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|19 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|19 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|19 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|19 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|20 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|20 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; Display:display|74374nt:inst2|20 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; Display:display|74374nt:inst2|20 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst     ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst     ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst19   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst19   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst22   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; HSync_Blank:hsync_blank|inst22   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; clock|inst|cnt[3]|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; clock|inst|cnt[3]|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|17|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|17|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|18|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|18|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|19|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|19|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|20|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst1|20|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|13|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|13|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|13|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|13|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|13|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|13|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|14|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|14|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|14|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|14|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|14|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|14|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|15|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|15|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|15|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|15|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|15|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Rise       ; display|inst2|15|[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|16|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[3] ; Fall       ; display|inst2|16|[2]             ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[9]'                                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|13            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|13            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|14            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|14            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|15            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|15            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|16            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|16            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|17            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|17            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|18            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|18            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|19            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|19            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|20            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst2|20            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|13             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|13             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|14             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|14             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|15             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|15             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|16             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|16             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|17             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|17             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|18             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|18             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|19             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|19             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|20             ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; Display:display|74374nt:inst|20             ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; clock|inst|cnt[9]|dataout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Rise       ; clock|inst|cnt[9]|dataout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|13|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|14|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|15|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|16|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|17|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[1]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[2]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[3]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[4]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[9] ; Fall       ; display|inst2|18|[4]                        ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|15   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|15   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|16   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|16   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|17   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|17   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|18   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|18   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|19   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|19   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|20   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|20   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|21   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|21   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|22   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74166:inst5|22   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|13 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|13 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|14 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|14 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|15 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|15 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|16 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|16 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|17 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|17 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|18 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|18 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|19 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|19 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|20 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Fall       ; Display:display|74374nt:inst1|20 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; Wait_Subcarrier:wait|inst        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; Wait_Subcarrier:wait|inst        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; clock|inst|cnt[0]|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; clock|inst|cnt[0]|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|13|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|14|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|15|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|16|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|17|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|17|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|18|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|18|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|19|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|19|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|20|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst1|20|[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|15|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|15|[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|16|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|16|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|17|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|17|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|18|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|18|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|19|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|19|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|20|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|20|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|21|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|21|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|22|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; display|inst5|22|[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~11|datain[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~11|datain[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~11|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~11|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~19|datain[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~19|datain[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~19|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; hsync_blank|inst9~19|dataout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; wait|inst|[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[0] ; Rise       ; wait|inst|[6]                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'DRAM_CAS_RAS:dram_cas_ras|inst16'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[0]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[10] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[11] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[12] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[1]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[2]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[3]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[4]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[5]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[6]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[7]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[8]  ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; DRAM_ADDRESS:dram_addr|counter_13bit:inst|lpm_counter:cnt_rtl_0|dffs[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[0]|[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[0]|[0]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[10]|[10]                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[10]|[10]                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[11]|[11]                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[11]|[11]                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[12]|[12]                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[12]|[12]                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[1]|[1]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[1]|[1]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[2]|[2]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[2]|[2]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[3]|[3]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[3]|[3]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[4]|[4]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[4]|[4]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[5]|[5]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[5]|[5]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[6]|[6]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[6]|[6]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[7]|[7]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[7]|[7]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[8]|[8]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[8]|[8]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[9]|[9]                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_addr|inst|cnt_rtl_0|dffs[9]|[9]                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_cas_ras|inst16|dataout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DRAM_CAS_RAS:dram_cas_ras|inst16 ; Rise       ; dram_cas_ras|inst16|dataout                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PINO1_60/50Hz'                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                             ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; Display:display|counter_12bit:inst15|lpm_counter:cnt_rtl_0|dffs[5] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; PINO1_60/50Hz|dataout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; PINO1_60/50Hz|dataout                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[0]|[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[0]|[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[0]|[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[0]|[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[1]|[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[1]|[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[1]|[2]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[1]|[2]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[2]|[2]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[2]|[2]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[2]|[3]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[2]|[3]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[3]|[3]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[3]|[3]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[3]|[4]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[3]|[4]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[4]|[4]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[4]|[4]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[4]|[5]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[4]|[5]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[5]|[5]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; display|inst15|cnt_rtl_0|dffs[5]|[5]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[5]|[6]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; display|inst15|cnt_rtl_0|dffs[5]|[6]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~37|datain[4]                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~37|datain[4]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; v_sync|VCrst~37|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; v_sync|VCrst~37|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~38|datain[7]                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~38|datain[7]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~38|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~38|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~49|datain[4]                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~49|datain[4]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Fall       ; v_sync|VCrst~49|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Fall       ; v_sync|VCrst~49|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~50|datain[7]                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~50|datain[7]                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~50|dataout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO1_60/50Hz ; Rise       ; v_sync|VCrst~50|dataout                                            ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'HSync_Blank:hsync_blank|inst1'                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[0] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[1] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[2] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[3] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[4] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[5] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[6] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[7] ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; VSync2:v_sync|lpm_counter:cnt_rtl_0|dffs[8] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; hsync_blank|inst1|dataout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; hsync_blank|inst1|dataout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[0]|[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[0]|[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[1]|[1]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[1]|[1]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[2]|[2]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[2]|[2]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[3]|[3]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[3]|[3]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[4]|[4]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[4]|[4]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[5]|[5]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[5]|[5]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[6]|[6]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[6]|[6]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[7]|[7]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[7]|[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[8]|[8]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; HSync_Blank:hsync_blank|inst1 ; Rise       ; v_sync|cnt_rtl_0|dffs[8]|[8]                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PINO2_/CS'                                                                                        ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|13 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|13 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|14 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|14 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|15 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|15 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|16 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|16 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|17 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Porta254:porta254|74374nt:latch|17 ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; Wait_Subcarrier:wait|inst10        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; Wait_Subcarrier:wait|inst10        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; PINO2_/CS|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; PINO2_/CS|dataout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; porta254|inst~9|datain[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; porta254|inst~9|datain[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|inst~9|dataout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|inst~9|dataout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|latch|13|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|latch|13|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|latch|14|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|latch|14|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|latch|15|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|latch|15|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|latch|16|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|latch|16|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Fall       ; porta254|latch|17|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Fall       ; porta254|latch|17|[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst10|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst10|[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst10|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst10|[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst8~1|datain[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst8~1|datain[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst8~1|dataout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst8~1|dataout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst8~2|datain[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst8~2|datain[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO2_/CS ; Rise       ; wait|inst8~2|dataout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO2_/CS ; Rise       ; wait|inst8~2|dataout               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clock:clock|counter_10bit:inst|cnt[5]'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; HSync_Blank:hsync_blank|inst   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; HSync_Blank:hsync_blank|inst   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; HSync_Blank:hsync_blank|inst19 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; HSync_Blank:hsync_blank|inst19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; clock|inst|cnt[5]|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; clock|inst|cnt[5]|dataout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; hsync_blank|inst19|[3]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; hsync_blank|inst19|[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; hsync_blank|inst|[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clock|counter_10bit:inst|cnt[5] ; Rise       ; hsync_blank|inst|[3]           ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Wait_Subcarrier:wait|inst'                                                                                 ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst ; Rise       ; Wait_Subcarrier:wait|inst10 ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst ; Rise       ; Wait_Subcarrier:wait|inst10 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst10|[5]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst10|[5]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst8~4|datain[1]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst8~4|datain[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst8~4|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst8~4|dataout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst|dataout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst ; Rise       ; wait|inst|dataout           ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PINO11_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------+
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; DRAM_ADDRESS:dram_addr|inst2          ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; DRAM_ADDRESS:dram_addr|inst2          ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst15      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst15      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst17      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst17      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; Display:display|inst26                ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; Display:display|inst26                ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Fall       ; Display:display|inst7                 ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Fall       ; Display:display|inst7                 ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; Wait_Subcarrier:wait|inst16           ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; Wait_Subcarrier:wait|inst16           ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[0] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[0] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[1] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[1] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[2] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[2] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[4] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[4] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[6] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[6] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[7] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[7] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[8] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[8] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; PINO11_CLK ; Fall       ; interrupcao2:int|int_n                ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; PINO11_CLK ; Fall       ; interrupcao2:int|int_n                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; PINO11_CLK|dataout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; PINO11_CLK|dataout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; clock|inst|cnt[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; clock|inst|cnt[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; display|inst26|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; display|inst26|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; display|inst7|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; display|inst7|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; dram_addr|inst2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; dram_addr|inst2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; dram_cas_ras|inst15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; dram_cas_ras|inst15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; dram_cas_ras|inst16|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; dram_cas_ras|inst16|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; dram_cas_ras|inst17|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; dram_cas_ras|inst17|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; int|int_n|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; int|int_n|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PINO11_CLK ; Rise       ; wait|inst16|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PINO11_CLK ; Rise       ; wait|inst16|clk                       ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'Wait_Subcarrier:wait|inst10'                                                                           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst10 ; Fall       ; wait|inst10|[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst10 ; Fall       ; wait|inst10|[4]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst10 ; Rise       ; wait|inst10|dataout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst10 ; Rise       ; wait|inst10|dataout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst10 ; Rise       ; wait|inst8~3|datain[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst10 ; Rise       ; wait|inst8~3|datain[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Wait_Subcarrier:wait|inst10 ; Fall       ; wait|inst8~3|dataout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Wait_Subcarrier:wait|inst10 ; Fall       ; wait|inst8~3|dataout   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; PINO1_60/50Hz ; PINO11_CLK                            ; 13.000 ; 13.000 ; Fall       ; PINO11_CLK                            ;
; PINO15_/MREQ  ; PINO11_CLK                            ; 11.000 ; 11.000 ; Fall       ; PINO11_CLK                            ;
; PINO16_/WR    ; PINO11_CLK                            ; 11.000 ; 11.000 ; Fall       ; PINO11_CLK                            ;
; PINO17_/RD    ; PINO11_CLK                            ; 11.000 ; 11.000 ; Fall       ; PINO11_CLK                            ;
; PINO37_A14    ; PINO11_CLK                            ; 11.000 ; 11.000 ; Fall       ; PINO11_CLK                            ;
; PINO38_A15    ; PINO11_CLK                            ; 11.000 ; 11.000 ; Fall       ; PINO11_CLK                            ;
; PINO2_/CS     ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
; PINO15_/MREQ  ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
; d[*]          ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
;  d[0]         ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
;  d[1]         ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
;  d[2]         ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
;  d[3]         ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
;  d[4]         ; PINO2_/CS                             ; -4.000 ; -4.000 ; Rise       ; PINO2_/CS                             ;
; PINO2_/CS     ; Wait_Subcarrier:wait|inst             ; -2.000 ; -2.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; PINO15_/MREQ  ; Wait_Subcarrier:wait|inst             ; -2.000 ; -2.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[3] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[9] ; -2.000 ; -2.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port     ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; PINO1_60/50Hz ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO15_/MREQ  ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO16_/WR    ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO17_/RD    ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO37_A14    ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO38_A15    ; PINO11_CLK                            ; -3.000 ; -3.000 ; Fall       ; PINO11_CLK                            ;
; PINO2_/CS     ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
; PINO15_/MREQ  ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
; d[*]          ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
;  d[0]         ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
;  d[1]         ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
;  d[2]         ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
;  d[3]         ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
;  d[4]         ; PINO2_/CS                             ; 12.000 ; 12.000 ; Rise       ; PINO2_/CS                             ;
; PINO2_/CS     ; Wait_Subcarrier:wait|inst             ; 10.000 ; 10.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; PINO15_/MREQ  ; Wait_Subcarrier:wait|inst             ; 10.000 ; 10.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[3] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[3] ;
; d[*]          ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[0]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[1]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[2]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[3]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[4]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[5]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[6]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
;  d[7]         ; clock:clock|counter_10bit:inst|cnt[9] ; 10.000 ; 10.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
+---------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port         ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; PINO3_A0          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO4_A1          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO5_A2          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 23.000 ; 23.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO6_A3          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO7_A4          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO8_A5          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO9_A6          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO13_/RAS       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 13.000 ;        ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO13_/RAS       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;        ; 13.000 ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO4_A1          ; HSync_Blank:hsync_blank|inst1         ; 30.000 ; 30.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO5_A2          ; HSync_Blank:hsync_blank|inst1         ; 23.000 ; 23.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO6_A3          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO7_A4          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO8_A5          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO18_BRIGHT     ; HSync_Blank:hsync_blank|inst1         ; 31.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO19_GREEN      ; HSync_Blank:hsync_blank|inst1         ; 31.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO21_RED        ; HSync_Blank:hsync_blank|inst1         ; 31.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO22_BLUE       ; HSync_Blank:hsync_blank|inst1         ; 32.000 ; 32.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO33_SYNC       ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; _VSYNC            ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO18_BRIGHT     ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO19_GREEN      ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO21_RED        ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO22_BLUE       ; HSync_Blank:hsync_blank|inst1         ;        ; 23.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO3_A0          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO4_A1          ; PINO11_CLK                            ; 25.000 ; 25.000 ; Rise       ; PINO11_CLK                            ;
; PINO5_A2          ; PINO11_CLK                            ; 18.000 ; 18.000 ; Rise       ; PINO11_CLK                            ;
; PINO6_A3          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO7_A4          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO8_A5          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO9_A6          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO12_/CAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO18_BRIGHT     ; PINO11_CLK                            ; 27.000 ; 27.000 ; Rise       ; PINO11_CLK                            ;
; PINO19_GREEN      ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO21_RED        ; PINO11_CLK                            ; 27.000 ; 27.000 ; Rise       ; PINO11_CLK                            ;
; PINO22_BLUE       ; PINO11_CLK                            ; 18.000 ; 18.000 ; Rise       ; PINO11_CLK                            ;
; PINO36_CLKCPU     ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO39_SUBCARRIER ; PINO11_CLK                            ; 8.000  ; 8.000  ; Rise       ; PINO11_CLK                            ;
; PINO12_/CAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Fall       ; PINO11_CLK                            ;
; PINO13_/RAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Fall       ; PINO11_CLK                            ;
; PINO34_/INT       ; PINO11_CLK                            ; 8.000  ; 8.000  ; Fall       ; PINO11_CLK                            ;
; PINO18_BRIGHT     ; PINO1_60/50Hz                         ; 41.000 ; 41.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO19_GREEN      ; PINO1_60/50Hz                         ; 40.000 ; 40.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO21_RED        ; PINO1_60/50Hz                         ; 41.000 ; 41.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO22_BLUE       ; PINO1_60/50Hz                         ; 32.000 ; 32.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO33_SYNC       ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Rise       ; PINO1_60/50Hz                         ;
; _VSYNC            ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO18_BRIGHT     ; PINO1_60/50Hz                         ; 41.000 ; 41.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO19_GREEN      ; PINO1_60/50Hz                         ; 40.000 ; 40.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO21_RED        ; PINO1_60/50Hz                         ; 41.000 ; 41.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO22_BLUE       ; PINO1_60/50Hz                         ; 32.000 ; 32.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO33_SYNC       ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Fall       ; PINO1_60/50Hz                         ;
; _VSYNC            ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO10_KEYBOARD   ; PINO2_/CS                             ; 15.000 ; 15.000 ; Rise       ; PINO2_/CS                             ;
; PINO18_BRIGHT     ; PINO2_/CS                             ; 42.000 ; 42.000 ; Rise       ; PINO2_/CS                             ;
; PINO19_GREEN      ; PINO2_/CS                             ; 32.000 ; 32.000 ; Rise       ; PINO2_/CS                             ;
; PINO21_RED        ; PINO2_/CS                             ; 42.000 ; 42.000 ; Rise       ; PINO2_/CS                             ;
; PINO22_BLUE       ; PINO2_/CS                             ; 33.000 ; 33.000 ; Rise       ; PINO2_/CS                             ;
; PINO23_MIC        ; PINO2_/CS                             ; 23.000 ; 23.000 ; Rise       ; PINO2_/CS                             ;
; PINO24_SOUND      ; PINO2_/CS                             ; 23.000 ; 23.000 ; Rise       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; PINO2_/CS                             ; 15.000 ; 15.000 ; Rise       ; PINO2_/CS                             ;
; PINO10_KEYBOARD   ; PINO2_/CS                             ; 15.000 ; 15.000 ; Fall       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; PINO2_/CS                             ; 15.000 ; 15.000 ; Fall       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst             ;        ; 13.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst             ; 13.000 ;        ; Fall       ; Wait_Subcarrier:wait|inst             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst10           ; 13.000 ;        ; Rise       ; Wait_Subcarrier:wait|inst10           ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst10           ;        ; 13.000 ; Fall       ; Wait_Subcarrier:wait|inst10           ;
; PINO12_/CAS       ; clock:clock|counter_10bit:inst|cnt[0] ;        ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO12_/CAS       ; clock:clock|counter_10bit:inst|cnt[0] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[0] ; 40.000 ; 40.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[0] ; 38.000 ; 38.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[0] ; 40.000 ; 40.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[0] ; 31.000 ; 31.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[3] ; 40.000 ; 40.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[3] ; 38.000 ; 38.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[3] ; 40.000 ; 40.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[3] ; 31.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[3] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO35_BURSTGATE  ; clock:clock|counter_10bit:inst|cnt[3] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; _HSYNC            ; clock:clock|counter_10bit:inst|cnt[3] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[5] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; PINO35_BURSTGATE  ; clock:clock|counter_10bit:inst|cnt[5] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; _HSYNC            ; clock:clock|counter_10bit:inst|cnt[5] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; PINO4_A1          ; clock:clock|counter_10bit:inst|cnt[9] ; 30.000 ; 30.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO5_A2          ; clock:clock|counter_10bit:inst|cnt[9] ; 23.000 ; 23.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO6_A3          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO7_A4          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO8_A5          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[9] ; 31.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[9] ; 31.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[9] ; 31.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[9] ; 32.000 ; 32.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; _VSYNC            ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO4_A1          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ; 21.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO5_A2          ; clock:clock|counter_10bit:inst|cnt[9] ; 14.000 ; 13.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO6_A3          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO7_A4          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO8_A5          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 23.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; Data Port         ; Clock Port                            ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+
; PINO3_A0          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO4_A1          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO5_A2          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO6_A3          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO7_A4          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO8_A5          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO9_A6          ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 22.000 ; 22.000 ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO13_/RAS       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 13.000 ;        ; Rise       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO13_/RAS       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;        ; 13.000 ; Fall       ; DRAM_CAS_RAS:dram_cas_ras|inst16      ;
; PINO4_A1          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO5_A2          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO6_A3          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO7_A4          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO8_A5          ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO18_BRIGHT     ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO19_GREEN      ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO21_RED        ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO22_BLUE       ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 31.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO33_SYNC       ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; _VSYNC            ; HSync_Blank:hsync_blank|inst1         ; 22.000 ; 22.000 ; Rise       ; HSync_Blank:hsync_blank|inst1         ;
; PINO18_BRIGHT     ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO19_GREEN      ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO21_RED        ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO22_BLUE       ; HSync_Blank:hsync_blank|inst1         ;        ; 22.000 ; Fall       ; HSync_Blank:hsync_blank|inst1         ;
; PINO3_A0          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO4_A1          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO5_A2          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO6_A3          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO7_A4          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO8_A5          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO9_A6          ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO12_/CAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO18_BRIGHT     ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO19_GREEN      ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO21_RED        ; PINO11_CLK                            ; 26.000 ; 26.000 ; Rise       ; PINO11_CLK                            ;
; PINO22_BLUE       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO36_CLKCPU     ; PINO11_CLK                            ; 17.000 ; 17.000 ; Rise       ; PINO11_CLK                            ;
; PINO39_SUBCARRIER ; PINO11_CLK                            ; 8.000  ; 8.000  ; Rise       ; PINO11_CLK                            ;
; PINO12_/CAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Fall       ; PINO11_CLK                            ;
; PINO13_/RAS       ; PINO11_CLK                            ; 17.000 ; 17.000 ; Fall       ; PINO11_CLK                            ;
; PINO34_/INT       ; PINO11_CLK                            ; 8.000  ; 8.000  ; Fall       ; PINO11_CLK                            ;
; PINO18_BRIGHT     ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO19_GREEN      ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO21_RED        ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO22_BLUE       ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO33_SYNC       ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Rise       ; PINO1_60/50Hz                         ;
; _VSYNC            ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Rise       ; PINO1_60/50Hz                         ;
; PINO18_BRIGHT     ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO19_GREEN      ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO21_RED        ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO22_BLUE       ; PINO1_60/50Hz                         ; 24.000 ; 24.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO33_SYNC       ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Fall       ; PINO1_60/50Hz                         ;
; _VSYNC            ; PINO1_60/50Hz                         ; 15.000 ; 15.000 ; Fall       ; PINO1_60/50Hz                         ;
; PINO10_KEYBOARD   ; PINO2_/CS                             ; 15.000 ; 15.000 ; Rise       ; PINO2_/CS                             ;
; PINO18_BRIGHT     ; PINO2_/CS                             ; 42.000 ; 42.000 ; Rise       ; PINO2_/CS                             ;
; PINO19_GREEN      ; PINO2_/CS                             ; 32.000 ; 32.000 ; Rise       ; PINO2_/CS                             ;
; PINO21_RED        ; PINO2_/CS                             ; 42.000 ; 42.000 ; Rise       ; PINO2_/CS                             ;
; PINO22_BLUE       ; PINO2_/CS                             ; 33.000 ; 33.000 ; Rise       ; PINO2_/CS                             ;
; PINO23_MIC        ; PINO2_/CS                             ; 23.000 ; 23.000 ; Rise       ; PINO2_/CS                             ;
; PINO24_SOUND      ; PINO2_/CS                             ; 23.000 ; 23.000 ; Rise       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; PINO2_/CS                             ; 15.000 ; 15.000 ; Rise       ; PINO2_/CS                             ;
; PINO10_KEYBOARD   ; PINO2_/CS                             ; 15.000 ; 15.000 ; Fall       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; PINO2_/CS                             ; 15.000 ; 15.000 ; Fall       ; PINO2_/CS                             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst             ;        ; 13.000 ; Rise       ; Wait_Subcarrier:wait|inst             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst             ; 13.000 ;        ; Fall       ; Wait_Subcarrier:wait|inst             ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst10           ; 13.000 ;        ; Rise       ; Wait_Subcarrier:wait|inst10           ;
; PINO36_CLKCPU     ; Wait_Subcarrier:wait|inst10           ;        ; 13.000 ; Fall       ; Wait_Subcarrier:wait|inst10           ;
; PINO12_/CAS       ; clock:clock|counter_10bit:inst|cnt[0] ;        ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO12_/CAS       ; clock:clock|counter_10bit:inst|cnt[0] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[0] ; 30.000 ; 30.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[0] ; 22.000 ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[0] ; 31.000 ; 31.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[0] ; 22.000 ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[0] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[3] ; 30.000 ; 30.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[3] ; 30.000 ; 30.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[3] ; 39.000 ; 39.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[3] ; 30.000 ; 30.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[3] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO35_BURSTGATE  ; clock:clock|counter_10bit:inst|cnt[3] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; _HSYNC            ; clock:clock|counter_10bit:inst|cnt[3] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[3] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[5] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; PINO35_BURSTGATE  ; clock:clock|counter_10bit:inst|cnt[5] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; _HSYNC            ; clock:clock|counter_10bit:inst|cnt[5] ; 13.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[5] ;
; PINO4_A1          ; clock:clock|counter_10bit:inst|cnt[9] ; 21.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO5_A2          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ; 14.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO6_A3          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO7_A4          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO8_A5          ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 13.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 31.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO33_SYNC       ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; _VSYNC            ; clock:clock|counter_10bit:inst|cnt[9] ; 22.000 ; 22.000 ; Rise       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO4_A1          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ; 21.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO5_A2          ; clock:clock|counter_10bit:inst|cnt[9] ; 14.000 ; 13.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO6_A3          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO7_A4          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO8_A5          ; clock:clock|counter_10bit:inst|cnt[9] ; 13.000 ;        ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO18_BRIGHT     ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO19_GREEN      ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO21_RED        ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
; PINO22_BLUE       ; clock:clock|counter_10bit:inst|cnt[9] ;        ; 22.000 ; Fall       ; clock:clock|counter_10bit:inst|cnt[9] ;
+-------------------+---------------------------------------+--------+--------+------------+---------------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; PINO16_/WR ; PINO14_/VRAMWR  ;        ; 15.000 ; 15.000 ;        ;
; PINO17_/RD ; PINO10_KEYBOARD ;        ; 15.000 ; 15.000 ;        ;
; PINO37_A14 ; PINO36_CLKCPU   ; 15.000 ;        ;        ; 15.000 ;
; PINO38_A15 ; PINO36_CLKCPU   ;        ; 15.000 ; 15.000 ;        ;
+------------+-----------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+------------+-----------------+--------+--------+--------+--------+
; Input Port ; Output Port     ; RR     ; RF     ; FR     ; FF     ;
+------------+-----------------+--------+--------+--------+--------+
; PINO16_/WR ; PINO14_/VRAMWR  ;        ; 15.000 ; 15.000 ;        ;
; PINO17_/RD ; PINO10_KEYBOARD ;        ; 15.000 ; 15.000 ;        ;
; PINO37_A14 ; PINO36_CLKCPU   ; 15.000 ;        ;        ; 15.000 ;
; PINO38_A15 ; PINO36_CLKCPU   ;        ; 15.000 ; 15.000 ;        ;
+------------+-----------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0        ; 0        ; 0        ; 7        ;
; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 2        ; 2        ; 8        ; 8        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 4        ; 1        ; 0        ; 16       ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 3        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 4        ; 0        ; 0        ; 15       ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 4        ; 9        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 3        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 6        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[5] ; 6        ; 0        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 45       ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 45       ; 0        ; 0        ; 0        ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 91       ; 0        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1         ; 45       ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1         ; 45       ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; PINO1_60/50Hz                         ; 42       ; 42       ; 42       ; 42       ;
; PINO2_/CS                             ; PINO2_/CS                             ; 1        ; 1        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK                            ; 13       ; 13       ; 1        ; 1        ;
; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; 14       ; 14       ; 12       ; 11       ;
; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; 16       ; 16       ; 8        ; 8        ;
; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; 22       ; 11       ; 152      ; 18       ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK                            ; 1        ; 1        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK                            ; 11       ; 0        ; 134      ; 0        ;
; PINO1_60/50Hz                         ; PINO11_CLK                            ; 0        ; 0        ; 14       ; 14       ;
; PINO11_CLK                            ; PINO11_CLK                            ; 85       ; 1        ; 61       ; 1        ;
; PINO2_/CS                             ; Wait_Subcarrier:wait|inst             ; 1        ; 1        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock:clock|counter_10bit:inst|cnt[0] ; clock:clock|counter_10bit:inst|cnt[0] ; 0        ; 0        ; 0        ; 7        ;
; clock:clock|counter_10bit:inst|cnt[3] ; clock:clock|counter_10bit:inst|cnt[0] ; 2        ; 2        ; 8        ; 8        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[0] ; 4        ; 1        ; 0        ; 16       ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[0] ; 3        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[0] ; 4        ; 0        ; 0        ; 15       ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 4        ; 9        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[3] ; 3        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[3] ; 6        ; 0        ; 0        ; 0        ;
; PINO11_CLK                            ; clock:clock|counter_10bit:inst|cnt[5] ; 6        ; 0        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 45       ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 45       ; 0        ; 0        ; 0        ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 91       ; 0        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1         ; 45       ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1         ; 45       ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; PINO1_60/50Hz                         ; 42       ; 42       ; 42       ; 42       ;
; PINO2_/CS                             ; PINO2_/CS                             ; 1        ; 1        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[0] ; PINO11_CLK                            ; 13       ; 13       ; 1        ; 1        ;
; clock:clock|counter_10bit:inst|cnt[3] ; PINO11_CLK                            ; 14       ; 14       ; 12       ; 11       ;
; clock:clock|counter_10bit:inst|cnt[5] ; PINO11_CLK                            ; 16       ; 16       ; 8        ; 8        ;
; clock:clock|counter_10bit:inst|cnt[9] ; PINO11_CLK                            ; 22       ; 11       ; 152      ; 18       ;
; DRAM_CAS_RAS:dram_cas_ras|inst16      ; PINO11_CLK                            ; 1        ; 1        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; PINO11_CLK                            ; 11       ; 0        ; 134      ; 0        ;
; PINO1_60/50Hz                         ; PINO11_CLK                            ; 0        ; 0        ; 14       ; 14       ;
; PINO11_CLK                            ; PINO11_CLK                            ; 85       ; 1        ; 61       ; 1        ;
; PINO2_/CS                             ; Wait_Subcarrier:wait|inst             ; 1        ; 1        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 2        ; 2        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 2        ; 2        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 126      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 126      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 18       ; 18       ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 182      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 182      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 26       ; 26       ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1         ; 126      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1         ; 126      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1         ; 18       ; 18       ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                         ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[3] ; 2        ; 2        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[5] ; 2        ; 2        ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; clock:clock|counter_10bit:inst|cnt[9] ; 126      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; clock:clock|counter_10bit:inst|cnt[9] ; 126      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; clock:clock|counter_10bit:inst|cnt[9] ; 18       ; 18       ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 182      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 182      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; DRAM_CAS_RAS:dram_cas_ras|inst16      ; 26       ; 26       ; 0        ; 0        ;
; clock:clock|counter_10bit:inst|cnt[9] ; HSync_Blank:hsync_blank|inst1         ; 126      ; 0        ; 0        ; 0        ;
; HSync_Blank:hsync_blank|inst1         ; HSync_Blank:hsync_blank|inst1         ; 126      ; 0        ; 0        ; 0        ;
; PINO1_60/50Hz                         ; HSync_Blank:hsync_blank|inst1         ; 18       ; 18       ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 170   ; 170  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 07 14:08:35 2020
Info: Command: quartus_sta ULA -c ULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name PINO11_CLK PINO11_CLK
    Info (332105): create_clock -period 1.000 -name Wait_Subcarrier:wait|inst Wait_Subcarrier:wait|inst
    Info (332105): create_clock -period 1.000 -name Wait_Subcarrier:wait|inst10 Wait_Subcarrier:wait|inst10
    Info (332105): create_clock -period 1.000 -name PINO2_/CS PINO2_/CS
    Info (332105): create_clock -period 1.000 -name clock:clock|counter_10bit:inst|cnt[0] clock:clock|counter_10bit:inst|cnt[0]
    Info (332105): create_clock -period 1.000 -name clock:clock|counter_10bit:inst|cnt[9] clock:clock|counter_10bit:inst|cnt[9]
    Info (332105): create_clock -period 1.000 -name HSync_Blank:hsync_blank|inst1 HSync_Blank:hsync_blank|inst1
    Info (332105): create_clock -period 1.000 -name clock:clock|counter_10bit:inst|cnt[3] clock:clock|counter_10bit:inst|cnt[3]
    Info (332105): create_clock -period 1.000 -name clock:clock|counter_10bit:inst|cnt[5] clock:clock|counter_10bit:inst|cnt[5]
    Info (332105): create_clock -period 1.000 -name PINO1_60/50Hz PINO1_60/50Hz
    Info (332105): create_clock -period 1.000 -name DRAM_CAS_RAS:dram_cas_ras|inst16 DRAM_CAS_RAS:dram_cas_ras|inst16
Warning (332191): Clock target Wait_Subcarrier:wait|inst10 of clock Wait_Subcarrier:wait|inst10 is fed by another target of the same clock.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.500      -280.000 clock:clock|counter_10bit:inst|cnt[0] 
    Info (332119):   -19.500      -225.500 PINO11_CLK 
    Info (332119):   -12.500      -126.000 clock:clock|counter_10bit:inst|cnt[3] 
    Info (332119):   -12.500       -75.000 PINO1_60/50Hz 
    Info (332119):   -12.000      -156.000 DRAM_CAS_RAS:dram_cas_ras|inst16 
    Info (332119):   -12.000      -108.000 HSync_Blank:hsync_blank|inst1 
    Info (332119):   -12.000      -108.000 clock:clock|counter_10bit:inst|cnt[9] 
    Info (332119):    -7.000       -14.000 clock:clock|counter_10bit:inst|cnt[5] 
    Info (332119):     2.500         0.000 Wait_Subcarrier:wait|inst 
    Info (332119):     4.500         0.000 PINO2_/CS 
Info (332146): Worst-case hold slack is -12.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.000       -12.000 PINO2_/CS 
    Info (332119):   -10.000       -10.000 Wait_Subcarrier:wait|inst 
    Info (332119):    -4.000        -4.000 clock:clock|counter_10bit:inst|cnt[0] 
    Info (332119):    -4.000        -4.000 clock:clock|counter_10bit:inst|cnt[3] 
    Info (332119):     0.000         0.000 clock:clock|counter_10bit:inst|cnt[5] 
    Info (332119):     1.000         0.000 PINO11_CLK 
    Info (332119):     5.000         0.000 DRAM_CAS_RAS:dram_cas_ras|inst16 
    Info (332119):     5.000         0.000 HSync_Blank:hsync_blank|inst1 
    Info (332119):     5.000         0.000 PINO1_60/50Hz 
    Info (332119):     5.000         0.000 clock:clock|counter_10bit:inst|cnt[9] 
Info (332146): Worst-case recovery slack is -25.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.000      -325.000 DRAM_CAS_RAS:dram_cas_ras|inst16 
    Info (332119):   -25.000      -225.000 HSync_Blank:hsync_blank|inst1 
    Info (332119):   -25.000      -225.000 clock:clock|counter_10bit:inst|cnt[9] 
    Info (332119):    -7.500       -15.000 clock:clock|counter_10bit:inst|cnt[3] 
    Info (332119):    -7.500       -15.000 clock:clock|counter_10bit:inst|cnt[5] 
Info (332146): Worst-case removal slack is 0.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.000         0.000 clock:clock|counter_10bit:inst|cnt[3] 
    Info (332119):     0.000         0.000 clock:clock|counter_10bit:inst|cnt[5] 
    Info (332119):     9.000         0.000 DRAM_CAS_RAS:dram_cas_ras|inst16 
    Info (332119):     9.000         0.000 HSync_Blank:hsync_blank|inst1 
    Info (332119):     9.000         0.000 clock:clock|counter_10bit:inst|cnt[9] 
Info (332146): Worst-case minimum pulse width slack is -5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.500      -297.000 clock:clock|counter_10bit:inst|cnt[3] 
    Info (332119):    -5.500      -275.000 clock:clock|counter_10bit:inst|cnt[9] 
    Info (332119):    -5.500      -187.000 clock:clock|counter_10bit:inst|cnt[0] 
    Info (332119):    -5.500      -143.000 DRAM_CAS_RAS:dram_cas_ras|inst16 
    Info (332119):    -5.500      -132.000 PINO1_60/50Hz 
    Info (332119):    -5.500       -99.000 HSync_Blank:hsync_blank|inst1 
    Info (332119):    -5.500       -66.000 PINO2_/CS 
    Info (332119):    -5.500       -22.000 clock:clock|counter_10bit:inst|cnt[5] 
    Info (332119):    -5.500       -11.000 Wait_Subcarrier:wait|inst 
    Info (332119):    -4.500      -162.000 PINO11_CLK 
    Info (332119):     0.500         0.000 Wait_Subcarrier:wait|inst10 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4512 megabytes
    Info: Processing ended: Wed Oct 07 14:08:36 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


