# Quick Start Guide - HÄ±zlÄ± BaÅŸlangÄ±Ã§ KÄ±lavuzu

## AdÄ±m 1: DosyalarÄ± Ä°ndirin (Step 1: Download Files)

TÃ¼m proje dosyalarÄ±nÄ± bilgisayarÄ±nÄ±za indirin veya klonlayÄ±n:

```bash
git clone https://github.com/ibrhmuzman/create_elevator_with_VHDL.git
cd create_elevator_with_VHDL
```

## AdÄ±m 2: Vivado'yu AÃ§Ä±n (Step 2: Open Vivado)

1. Xilinx Vivado'yu baÅŸlatÄ±n
2. Ana menÃ¼den baÅŸlatÄ±n (herhangi bir proje aÃ§mayÄ±n)

## AdÄ±m 3: SimÃ¼lasyonu Ã‡alÄ±ÅŸtÄ±rÄ±n (Step 3: Run Simulation)

### YÃ¶ntem A: Otomatik (TCL Script ile)

Vivado TCL Console'da:

```tcl
cd [proje_dizini]
source simulate.tcl
```

**Beklenilen SonuÃ§lar:**
- Proje otomatik oluÅŸturulacak
- SimÃ¼lasyon baÅŸlayacak
- Dalga formlarÄ± gÃ¶rÃ¼necek
- Console'da test mesajlarÄ± gÃ¶rÃ¼necek

### YÃ¶ntem B: Manuel

1. **Proje OluÅŸturun:**
   - File â†’ New Project
   - Ä°sim: `elevator_project`
   - Type: RTL Project
   - Part: `xc7a35tcpg236-1` (veya elinizde olan FPGA)

2. **DosyalarÄ± Ekleyin:**
   - Add Sources â†’ Add or Create Design Sources
   - `elevator_controller.vhd` dosyasÄ±nÄ± ekleyin
   
3. **Testbench Ekleyin:**
   - Add Sources â†’ Add or Create Simulation Sources
   - `elevator_controller_tb.vhd` dosyasÄ±nÄ± ekleyin

4. **SimÃ¼lasyonu BaÅŸlatÄ±n:**
   - Flow Navigator â†’ Simulation â†’ Run Simulation â†’ Run Behavioral Simulation
   - TCL Console'da: `run 50000 ns`

## AdÄ±m 4: Dalga FormlarÄ±nÄ± Ä°nceleyin (Step 4: Examine Waveforms)

### Eklenecek Ã–nemli Sinyaller:

**Temel Sinyaller:**
- `clk` - Saat sinyali
- `reset` - Reset sinyali
- `floor_req[3:0]` - Kat istekleri
- `current_floor[1:0]` - Mevcut kat
- `door_open` - KapÄ± durumu
- `moving` - Hareket durumu
- `direction` - YÃ¶n

**Ä°Ã§ Sinyaller (Debug iÃ§in):**
- `current_state` - Mevcut durum
- `next_state` - Sonraki durum
- `timer_count` - ZamanlayÄ±cÄ±
- `floor_requests` - KayÄ±tlÄ± istekler
- `target_floor` - Hedef kat

### Dalga Formunu Analiz Etme:

1. **Zoom to Fit**: Toolbar'dan veya `Ctrl+F` ile tÃ¼m simÃ¼lasyonu gÃ¶rÃ¼n

2. **State Transitions**: 
   - `current_state` sinyaline dikkat edin
   - Her durum geÃ§iÅŸini gÃ¶zlemleyin
   - FSM_DIAGRAM.md ile karÅŸÄ±laÅŸtÄ±rÄ±n

3. **Timing Analysis**:
   - Timer deÄŸerlerini kontrol edin
   - Kat deÄŸiÅŸim zamanlamalarÄ±nÄ± Ã¶lÃ§Ã¼n
   - KapÄ± aÃ§Ä±lma/kapanma sÃ¼relerini doÄŸrulayÄ±n

4. **Console Output**:
   - TCL Console'da test sonuÃ§larÄ±nÄ± okuyun
   - "MONITOR:" mesajlarÄ±nÄ± takip edin
   - "PASSED" mesajlarÄ±nÄ± kontrol edin

## AdÄ±m 5: Testbench'i AnlayÄ±n (Step 5: Understand Testbench)

### Test SenaryolarÄ±:

1. **Test 1: Reset**
   ```vhdl
   reset <= '1';
   wait for clk_period * 10;
   reset <= '0';
   ```
   - AsansÃ¶r 0. kata gitmeli
   - KapÄ±lar kapalÄ± olmalÄ±

2. **Test 2: AynÄ± Kat**
   ```vhdl
   floor_req <= "0001";  -- Kat 0 isteÄŸi
   ```
   - KapÄ±lar aÃ§Ä±lmalÄ±
   - Hareket olmamalÄ±

3. **Test 3: YukarÄ± Hareket**
   ```vhdl
   floor_req <= "0010";  -- Kat 1 isteÄŸi
   ```
   - `moving = 1`, `direction = 1`
   - Kat deÄŸiÅŸmeli

4. **Test 4-7**: DiÄŸer senaryolar

### Kendi Testinizi YazÄ±n:

```vhdl
-- Kat 2'ye git
floor_req <= "0100";
wait for clk_period;
floor_req <= "0000";
wait for clk_period * 300;
```

## AdÄ±m 6: Sentez YapÄ±n (Step 6: Synthesize)

**Opsiyonel - Ä°leri dÃ¼zey kullanÄ±cÄ±lar iÃ§in**

```tcl
source synthesize.tcl
```

**SonuÃ§lar:**
- `elevator_utilization.rpt`: FPGA kaynak kullanÄ±mÄ±
- `elevator_timing.rpt`: Zamanlama analizi

### Kaynak KullanÄ±mÄ± Ã–rnekleri:

- LUTs: ~50-100
- Flip-Flops: ~20-30
- Maximum Frequency: 100+ MHz

## AdÄ±m 7: Deneyler YapÄ±n (Step 7: Experiments)

### Deney 1: Zamanlama DeÄŸiÅŸtirme

`elevator_controller.vhd` iÃ§inde:

```vhdl
constant DOOR_WAIT_TIME  : unsigned(7 downto 0) := to_unsigned(100, 8);  -- ArtÄ±rÄ±n
```

**GÃ¶zlem:** KapÄ±nÄ±n daha uzun sÃ¼re aÃ§Ä±k kaldÄ±ÄŸÄ±nÄ± gÃ¶rÃ¼n.

### Deney 2: Kat SayÄ±sÄ±nÄ± ArtÄ±rma

1. `floor_req` ve `current_floor` bit geniÅŸliklerini deÄŸiÅŸtirin
2. Testbench'i gÃ¼ncelleyin
3. Yeniden simÃ¼le edin

### Deney 3: Yeni Ã–zellik Ekleme

**Acil Durum Butonu:**

```vhdl
emergency : in STD_LOGIC;
```

FSM'e yeni durum ekleyin:
```vhdl
type state_type is (IDLE, ..., EMERGENCY_STOP);
```

### Deney 4: Ã–ncelik MantÄ±ÄŸÄ±

AÅŸaÄŸÄ± giderken aÅŸaÄŸÄ± yÃ¶ndeki isteklere Ã¶ncelik verin:

```vhdl
-- MOVING_DOWN durumunda
-- Ã–nce aÅŸaÄŸÄ± yÃ¶ndeki istekleri kontrol et
for i in 0 to to_integer(current_floor_reg)-1 loop
    if floor_requests(i) = '1' then
        target_floor <= to_unsigned(i, 2);
        exit;
    end if;
end loop;
```

## Troubleshooting (Sorun Giderme)

### Problem 1: SimÃ¼lasyon BaÅŸlamÄ±yor

**Ã‡Ã¶zÃ¼m:**
- TÃ¼m dosyalarÄ±n doÄŸru eklendiÄŸinden emin olun
- Top module'Ã¼n `elevator_controller_tb` olduÄŸunu kontrol edin
- Compile order'Ä± gÃ¼ncelleyin

### Problem 2: HatalÄ± Ã‡Ä±kÄ±ÅŸlar

**Ã‡Ã¶zÃ¼m:**
- Console'daki error mesajlarÄ±nÄ± okuyun
- Assert mesajlarÄ±na dikkat edin
- Dalga formunda kritik sinyalleri inceleyin

### Problem 3: Sentez HatalarÄ±

**Ã‡Ã¶zÃ¼m:**
- Sadece `elevator_controller.vhd` sentezlenmelidir
- Testbench sentezlenmez
- Synthesis ayarlarÄ±nÄ± kontrol edin

## Ã–ÄŸrenme Checklistesi (Learning Checklist)

ÅunlarÄ± yapabildiÄŸinizden emin olun:

- [ ] Vivado'da yeni proje oluÅŸturabiliyorum
- [ ] VHDL dosyalarÄ±nÄ± ekleyebiliyorum
- [ ] SimÃ¼lasyonu Ã§alÄ±ÅŸtÄ±rabiliyorum
- [ ] Dalga formlarÄ±nÄ± okuyabiliyorum
- [ ] FSM durumlarÄ±nÄ± anlayabiliyorum
- [ ] Testbench yazabiliyorum
- [ ] Timing sabitlerini deÄŸiÅŸtirebiliyorum
- [ ] Assert kullanabiliyorum
- [ ] TCL script Ã§alÄ±ÅŸtÄ±rabiliyorum
- [ ] Sentez raporu okuyabiliyorum

## Sonraki AdÄ±mlar (Next Steps)

1. **FSM_DIAGRAM.md** dosyasÄ±nÄ± okuyun - detaylÄ± FSM aÃ§Ä±klamasÄ±
2. Kendi tasarÄ±mÄ±nÄ±zÄ± yapÄ±n (trafik Ä±ÅŸÄ±ÄŸÄ±, otomatik kapÄ±, vb.)
3. Daha karmaÅŸÄ±k FSM'ler oluÅŸturun
4. GerÃ§ek FPGA kartÄ±nda test edin

## YararlÄ± Kaynaklar (Useful Resources)

- Vivado User Guide: UG893, UG894
- VHDL Tutorial: https://www.nandland.com/vhdl/tutorials/
- FSM Design: "Finite State Machines in Hardware" book
- Xilinx Forums: https://forums.xilinx.com/

## Destek (Support)

SorularÄ±nÄ±z iÃ§in:
- Issue aÃ§Ä±n: GitHub Issues
- DetaylÄ± aÃ§Ä±klama: FSM_DIAGRAM.md
- README: Ana dokÃ¼mantasyon

---

**Ä°yi Ã‡alÄ±ÅŸmalar! / Good Luck!** ğŸš€
