/*
 * stm32f401xx.h
 *
 *  Created on: Dec 26, 2025
 *      Author: yasbh
 */

#ifndef INC_STM32F401XX_H_
#define INC_STM32F401XX_H_

#define FLASH_BASEADDR						0x08000000U
#define SRAM_BASEADDR						0x20000000U
#define ROM_BASEADDR						0x1FFF0000U

#define PERIPH_BASE							0x40000000U
#define APB1PERIPH_BASEADDR					PERIPH_BASE
#define APB2PERIPH_BASEADDR					0x40010000U
#define AHB1PERIPH_BASEADDR					0x40020000U
#define AHB2PERIPH_BASEADDR					0x50000000U


#define GPIOA_BASEADDR						(AHB1PERIPH_BASEADDR & 0X0000)
#define GPIOB_BASEADDR						(AHB1PERIPH_BASEADDR & 0X0400)
#define GPIOC_BASEADDR						(AHB1PERIPH_BASEADDR & 0X0800)
#define GPIOD_BASEADDR						(AHB1PERIPH_BASEADDR & 0X0C00)
#define GPIOE_BASEADDR						(AHB1PERIPH_BASEADDR & 0X1000)
#define GPIOH_BASEADDR						(AHB1PERIPH_BASEADDR & 0X1C00)
#define CRC_BASEADDR						(AHB1PERIPH_BASEADDR & 0X3000)
#define RCC_BASEADDR						(AHB1PERIPH_BASEADDR & 0X3800)
#define FIR_BASEADDR						(AHB1PERIPH_BASEADDR & 0X3C00)
#define DMA1_BASEADDR						(AHB1PERIPH_BASEADDR & 0X6000)
#define DMA2_BASEADDR						(AHB1PERIPH_BASEADDR & 0X6400)


#define TIM1_BASEADDR						(APB2PERIPH_BASEADDR & 0X0000)
#define USART1_BASEADDR						(APB2PERIPH_BASEADDR & 0X1000)
#define USART6_BASEADDR						(APB2PERIPH_BASEADDR & 0X1400)
#define ADC1_BASEADDR						(APB2PERIPH_BASEADDR & 0X2000)
#define SDIO_BASEADDR						(APB2PERIPH_BASEADDR & 0X2C00)
#define SPI1_BASEADDR						(APB2PERIPH_BASEADDR & 0X3000)
#define SPI4_BASEADDR						(APB2PERIPH_BASEADDR & 0X3400)
#define SYSCFG_BASEADDR						(APB2PERIPH_BASEADDR & 0X3800)
#define EXTI_BASEADDR						(APB2PERIPH_BASEADDR & 0X3C00)
#define TIM9_BASEADDR						(APB2PERIPH_BASEADDR & 0X4000)
#define TIM10_BASEADDR						(APB2PERIPH_BASEADDR & 0X4400)
#define TIM11_BASEADDR						(APB2PERIPH_BASEADDR & 0X4800)


#define TIM2_BASEADDR						(APB1PERIPH_BASEADDR & 0X0000)
#define TIM3_BASEADDR						(APB1PERIPH_BASEADDR & 0X0400)
#define TIM4_BASEADDR						(APB1PERIPH_BASEADDR & 0X0800)
#define TIM5_BASEADDR						(APB1PERIPH_BASEADDR & 0X0C00)
#define RTC_BKP_BASEADDR					(APB1PERIPH_BASEADDR & 0X2800)
#define WWDG_BASEADDR						(APB1PERIPH_BASEADDR & 0X2C00)
#define IWDG_BASEADDR						(APB1PERIPH_BASEADDR & 0X3000)
#define I2S2EXT_BASEADDR					(APB1PERIPH_BASEADDR & 0X3400)
#define SPI2_BASEADDR						(APB1PERIPH_BASEADDR & 0X3800)
#define SPI3_BASEADDR						(APB1PERIPH_BASEADDR & 0X3C00)
#define I2S3EXT_BASEADDR					(APB1PERIPH_BASEADDR & 0X4000)
#define USART2_BASEADDR						(APB1PERIPH_BASEADDR & 0X4400)
#define I2C1_BASEADDR						(APB1PERIPH_BASEADDR & 0X5400)
#define I2C2_BASEADDR						(APB1PERIPH_BASEADDR & 0X5800)
#define I2C3_BASEADDR						(APB1PERIPH_BASEADDR & 0X5C00)
#define PWR_BASEADDR						(APB1PERIPH_BASEADDR & 0X7000)



#endif /* INC_STM32F401XX_H_ */
