Flow report for CPUDesignProject
Mon Mar 27 23:07:18 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Flow Summary                                                                          ;
+------------------------------------+--------------------------------------------------+
; Flow Status                        ; Successful - Mon Mar 27 23:07:18 2023            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; CPUDesignProject                                 ;
; Top-level Entity Name              ; CPUDesignProject                                 ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C8                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 7,364                                            ;
;     Total combinational functions  ; 6,763                                            ;
;     Dedicated logic registers      ; 807                                              ;
; Total registers                    ; 807                                              ;
; Total pins                         ; 105                                              ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 16,384                                           ;
; Embedded Multiplier 9-bit elements ; 0                                                ;
; Total PLLs                         ; 0                                                ;
+------------------------------------+--------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 03/27/2023 23:06:51 ;
; Main task         ; Compilation         ;
; Revision Name     ; CPUDesignProject    ;
+-------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                            ;
+--------------------------------------+---------------------------------------+---------------+-------------+----------------+
; Assignment Name                      ; Value                                 ; Default Value ; Entity Name ; Section Id     ;
+--------------------------------------+---------------------------------------+---------------+-------------+----------------+
; COMPILER_SIGNATURE_ID                ; 123478089144587.167997281022668       ; --            ; --          ; --             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; and_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; add_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ALU_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; or_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; sub_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; mul_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; div_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shr_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shra_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; shl_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; rol_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ror_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; not_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ld_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ldi_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; st_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; addi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; andi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; ori_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; br_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; jr_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; jal_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; mfhi_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; mflo_tb        ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; out_tb         ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; in_tb          ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                    ; --            ; --          ; phase3_tb      ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; phase3_tb                             ; --            ; --          ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                           ; --            ; --          ; eda_simulation ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)             ; <None>        ; --          ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                       ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_FILE                  ; and_tb.v                              ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_FILE                  ; add_tb.v                              ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_FILE                  ; ALU_tb.v                              ; --            ; --          ; ALU_tb         ;
; EDA_TEST_BENCH_FILE                  ; or_tb.v                               ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_FILE                  ; sub_tb.v                              ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_FILE                  ; mul_tb.v                              ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_FILE                  ; div_tb.v                              ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_FILE                  ; shr_tb.v                              ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_FILE                  ; shra_tb.v                             ; --            ; --          ; shra_tb        ;
; EDA_TEST_BENCH_FILE                  ; shl_tb.v                              ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_FILE                  ; rol_tb.v                              ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_FILE                  ; ror_tb.v                              ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_FILE                  ; not_tb.v                              ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_FILE                  ; ld_tb.v                               ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_FILE                  ; ldi_tb.v                              ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_FILE                  ; st_tb.v                               ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_FILE                  ; addi_tb.v                             ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_FILE                  ; andi_tb.v                             ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_FILE                  ; ori_tb.v                              ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_FILE                  ; br_tb.v                               ; --            ; --          ; br_tb          ;
; EDA_TEST_BENCH_FILE                  ; jr_tb.v                               ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_FILE                  ; jal_tb.v                              ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_FILE                  ; mfhi_tb.v                             ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_FILE                  ; mflo_tb.v                             ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_FILE                  ; out_tb.v                              ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_FILE                  ; in_tb.v                               ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_FILE                  ; phase3_tb.v                           ; --            ; --          ; phase3_tb      ;
; EDA_TEST_BENCH_MODULE_NAME           ; and_tb                                ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; add_tb                                ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; ALU_tb                                ; --            ; --          ; ALU_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; or_tb                                 ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; sub_tb                                ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; mul_tb                                ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; div_tb                                ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; shr_tb                                ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; shra_tb                               ; --            ; --          ; shra_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; shl_tb                                ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; rol_tb                                ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; ror_tb                                ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; not_tb                                ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld_tb                                 ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi_tb                                ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; st_tb                                 ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; addi_tb                               ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; andi_tb                               ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; ori_tb                                ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; br_tb                                 ; --            ; --          ; br_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; jr_tb                                 ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; jal_tb                                ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; mfhi_tb                               ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; mflo_tb                               ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_MODULE_NAME           ; out_tb                                ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_MODULE_NAME           ; in_tb                                 ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_MODULE_NAME           ; phase3_tb                             ; --            ; --          ; phase3_tb      ;
; EDA_TEST_BENCH_NAME                  ; and_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; add_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ALU_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; or_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; sub_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mul_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; div_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shr_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shra_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; shl_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; rol_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ror_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; not_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ld_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ldi_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; st_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; addi_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; andi_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; ori_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; br_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jr_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; jal_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mfhi_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; mflo_tb                               ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; out_tb                                ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; in_tb                                 ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_NAME                  ; phase3_tb                             ; --            ; --          ; eda_simulation ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; and_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; add_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 2500 ns                               ; --            ; --          ; ALU_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; or_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; sub_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; mul_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; div_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; shr_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; shra_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; shl_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; rol_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; ror_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                               ; --            ; --          ; not_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; ld_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; ldi_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; st_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; addi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; andi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; ori_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; br_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; jr_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; jal_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; mfhi_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; mflo_tb        ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; out_tb         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                               ; --            ; --          ; in_tb          ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 150000 ns                             ; --            ; --          ; phase3_tb      ;
; EDA_TIME_SCALE                       ; 1 ns                                  ; --            ; --          ; eda_simulation ;
; IP_TOOL_NAME                         ; RAM: 1-PORT                           ; --            ; --          ; --             ;
; IP_TOOL_VERSION                      ; 13.0                                  ; --            ; --          ; --             ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                    ; --            ; --          ; --             ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                     ; --            ; --          ; --             ;
; MISC_FILE                            ; memRAM_inst.v                         ; --            ; --          ; --             ;
; MISC_FILE                            ; memRAM_bb.v                           ; --            ; --          ; --             ;
; NOMINAL_CORE_SUPPLY_VOLTAGE          ; 1.2V                                  ; --            ; --          ; --             ;
; PARTITION_COLOR                      ; 16764057                              ; --            ; --          ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; PLACEMENT_AND_ROUTING                 ; --            ; --          ; Top            ;
; PARTITION_NETLIST_TYPE               ; SOURCE                                ; --            ; --          ; Top            ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                   ; --            ; --          ; --             ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW ; --            ; --          ; --             ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                          ; --            ; --          ; --             ;
+--------------------------------------+---------------------------------------+---------------+-------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:29     ; 1.0                     ; 4661 MB             ; 00:00:26                           ;
; Total                ; 00:00:29     ; --                      ; --                  ; 00:00:26                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+-----------------------------------------------------------------------------------+
; Flow OS Summary                                                                   ;
+----------------------+------------------+-----------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name   ; OS Version ; Processor type ;
+----------------------+------------------+-----------+------------+----------------+
; Analysis & Synthesis ; LukaDesktop      ; Windows 7 ; 6.2        ; x86_64         ;
+----------------------+------------------+-----------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off CPUDesignProject -c CPUDesignProject



