TimeQuest Timing Analyzer report for processor
Sat Jan 16 13:47:31 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock:clo|state.state_1'
 13. Slow 1200mV 85C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 14. Slow 1200mV 85C Model Setup: 'ins_reg_clk'
 15. Slow 1200mV 85C Model Setup: 'clock:clo|state.state_3'
 16. Slow 1200mV 85C Model Setup: 'intruction_reg:ins_reg|q[0]'
 17. Slow 1200mV 85C Model Setup: 'clk_25mhz'
 18. Slow 1200mV 85C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 19. Slow 1200mV 85C Model Hold: 'clock:clo|state.state_3'
 20. Slow 1200mV 85C Model Hold: 'clock:clo|state.state_1'
 21. Slow 1200mV 85C Model Hold: 'intruction_reg:ins_reg|q[0]'
 22. Slow 1200mV 85C Model Hold: 'clk_25mhz'
 23. Slow 1200mV 85C Model Hold: 'ins_reg_clk'
 24. Slow 1200mV 85C Model Recovery: 'ins_reg_clk'
 25. Slow 1200mV 85C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 26. Slow 1200mV 85C Model Removal: 'ins_reg_clk'
 27. Slow 1200mV 85C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25mhz'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'clock:clo|state.state_1'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'ins_reg_clk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'clock:clo|state.state_3'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 85C Model Metastability Report
 39. Slow 1200mV 0C Model Fmax Summary
 40. Slow 1200mV 0C Model Setup Summary
 41. Slow 1200mV 0C Model Hold Summary
 42. Slow 1200mV 0C Model Recovery Summary
 43. Slow 1200mV 0C Model Removal Summary
 44. Slow 1200mV 0C Model Minimum Pulse Width Summary
 45. Slow 1200mV 0C Model Setup: 'clock:clo|state.state_1'
 46. Slow 1200mV 0C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 47. Slow 1200mV 0C Model Setup: 'ins_reg_clk'
 48. Slow 1200mV 0C Model Setup: 'clock:clo|state.state_3'
 49. Slow 1200mV 0C Model Setup: 'intruction_reg:ins_reg|q[0]'
 50. Slow 1200mV 0C Model Setup: 'clk_25mhz'
 51. Slow 1200mV 0C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 52. Slow 1200mV 0C Model Hold: 'clock:clo|state.state_3'
 53. Slow 1200mV 0C Model Hold: 'clock:clo|state.state_1'
 54. Slow 1200mV 0C Model Hold: 'intruction_reg:ins_reg|q[0]'
 55. Slow 1200mV 0C Model Hold: 'clk_25mhz'
 56. Slow 1200mV 0C Model Hold: 'ins_reg_clk'
 57. Slow 1200mV 0C Model Recovery: 'ins_reg_clk'
 58. Slow 1200mV 0C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 59. Slow 1200mV 0C Model Removal: 'ins_reg_clk'
 60. Slow 1200mV 0C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_1'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'ins_reg_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_3'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Slow 1200mV 0C Model Metastability Report
 72. Fast 1200mV 0C Model Setup Summary
 73. Fast 1200mV 0C Model Hold Summary
 74. Fast 1200mV 0C Model Recovery Summary
 75. Fast 1200mV 0C Model Removal Summary
 76. Fast 1200mV 0C Model Minimum Pulse Width Summary
 77. Fast 1200mV 0C Model Setup: 'clock:clo|state.state_1'
 78. Fast 1200mV 0C Model Setup: 'ins_reg_clk'
 79. Fast 1200mV 0C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 80. Fast 1200mV 0C Model Setup: 'clock:clo|state.state_3'
 81. Fast 1200mV 0C Model Setup: 'intruction_reg:ins_reg|q[0]'
 82. Fast 1200mV 0C Model Setup: 'clk_25mhz'
 83. Fast 1200mV 0C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 84. Fast 1200mV 0C Model Hold: 'clock:clo|state.state_3'
 85. Fast 1200mV 0C Model Hold: 'intruction_reg:ins_reg|q[0]'
 86. Fast 1200mV 0C Model Hold: 'clock:clo|state.state_1'
 87. Fast 1200mV 0C Model Hold: 'clk_25mhz'
 88. Fast 1200mV 0C Model Hold: 'ins_reg_clk'
 89. Fast 1200mV 0C Model Recovery: 'ins_reg_clk'
 90. Fast 1200mV 0C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 91. Fast 1200mV 0C Model Removal: 'ins_reg_clk'
 92. Fast 1200mV 0C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_1'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'ins_reg_clk'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_3'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'
 99. Setup Times
100. Hold Times
101. Clock to Output Times
102. Minimum Clock to Output Times
103. Fast 1200mV 0C Model Metastability Report
104. Multicorner Timing Analysis Summary
105. Setup Times
106. Hold Times
107. Clock to Output Times
108. Minimum Clock to Output Times
109. Board Trace Model Assignments
110. Input Transition Times
111. Signal Integrity Metrics (Slow 1200mv 0c Model)
112. Signal Integrity Metrics (Slow 1200mv 85c Model)
113. Signal Integrity Metrics (Fast 1200mv 0c Model)
114. Setup Transfers
115. Hold Transfers
116. Recovery Transfers
117. Removal Transfers
118. Report TCCS
119. Report RSKM
120. Unconstrained Paths
121. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processor                                                         ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX15BF14C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk_25mhz                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_25mhz }                                   ;
; clock:clo|state.state_1                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clo|state.state_1 }                     ;
; clock:clo|state.state_3                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock:clo|state.state_3 }                     ;
; ins_reg_clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ins_reg_clk }                                 ;
; intruction_reg:ins_reg|q[0]                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { intruction_reg:ins_reg|q[0] }                 ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mem_data_reg:data_reg|register_8bit:l1|q[0] } ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                         ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                                          ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
; 95.08 MHz  ; 95.08 MHz       ; clock:clo|state.state_1                     ;                                                               ;
; 209.29 MHz ; 209.29 MHz      ; clock:clo|state.state_3                     ;                                                               ;
; 297.27 MHz ; 297.27 MHz      ; ins_reg_clk                                 ;                                                               ;
; 390.63 MHz ; 390.63 MHz      ; intruction_reg:ins_reg|q[0]                 ;                                                               ;
; 419.46 MHz ; 250.0 MHz       ; clk_25mhz                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 529.1 MHz  ; 370.1 MHz       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; limit due to hold check                                       ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                  ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clock:clo|state.state_1                     ; -5.173 ; -189.461      ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -4.512 ; -11.471       ;
; ins_reg_clk                                 ; -4.337 ; -70.624       ;
; clock:clo|state.state_3                     ; -3.778 ; -36.848       ;
; intruction_reg:ins_reg|q[0]                 ; -3.464 ; -63.221       ;
; clk_25mhz                                   ; -1.406 ; -7.829        ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -1.296 ; -3.753        ;
; clock:clo|state.state_3                     ; -0.976 ; -1.332        ;
; clock:clo|state.state_1                     ; -0.791 ; -1.083        ;
; intruction_reg:ins_reg|q[0]                 ; -0.751 ; -14.431       ;
; clk_25mhz                                   ; -0.149 ; -0.211        ;
; ins_reg_clk                                 ; -0.010 ; -0.010        ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                               ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; ins_reg_clk                                 ; -2.917 ; -47.677       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -2.612 ; -5.965        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                               ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; ins_reg_clk                                 ; 0.884 ; 0.000         ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.022 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_25mhz                                   ; -3.000 ; -17.000       ;
; clock:clo|state.state_1                     ; -1.000 ; -66.000       ;
; ins_reg_clk                                 ; -1.000 ; -40.000       ;
; clock:clo|state.state_3                     ; -1.000 ; -17.000       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.402  ; 0.000         ;
; intruction_reg:ins_reg|q[0]                 ; 0.420  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock:clo|state.state_1'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                   ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -5.173 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.941     ; 5.227      ;
; -4.989 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.822      ;
; -4.951 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.334      ; 5.780      ;
; -4.928 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.360     ; 5.563      ;
; -4.890 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.364     ; 5.521      ;
; -4.772 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.354      ; 5.621      ;
; -4.768 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.536     ; 5.227      ;
; -4.759 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.144     ; 5.110      ;
; -4.741 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.574      ;
; -4.741 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.574      ;
; -4.739 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.572      ;
; -4.699 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 5.538      ;
; -4.697 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.335      ; 5.527      ;
; -4.657 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.490      ;
; -4.655 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.488      ;
; -4.622 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.333      ; 5.450      ;
; -4.620 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.334      ; 5.449      ;
; -4.618 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.336      ; 5.449      ;
; -4.564 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 5.406      ;
; -4.542 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.343      ; 5.380      ;
; -4.538 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.371      ;
; -4.484 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.945     ; 4.534      ;
; -4.477 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.360     ; 5.112      ;
; -4.364 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.943     ; 4.416      ;
; -4.311 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 5.144      ;
; -4.282 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.942     ; 4.335      ;
; -4.274 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.559     ; 4.710      ;
; -4.244 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.946     ; 4.293      ;
; -4.079 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.540     ; 4.534      ;
; -4.050 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.334      ; 4.879      ;
; -4.038 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 4.877      ;
; -4.027 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.721      ; 5.243      ;
; -4.010 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.340      ; 4.845      ;
; -3.979 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 4.821      ;
; -3.966 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 0.023      ; 4.984      ;
; -3.959 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.538     ; 4.416      ;
; -3.953 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.720      ; 5.168      ;
; -3.941 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.343      ; 4.779      ;
; -3.934 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 4.773      ;
; -3.930 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.336      ; 4.761      ;
; -3.896 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.340      ; 4.731      ;
; -3.890 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.342      ; 4.727      ;
; -3.877 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.537     ; 4.335      ;
; -3.875 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.343      ; 4.713      ;
; -3.840 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.720      ; 5.055      ;
; -3.839 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.541     ; 4.293      ;
; -3.838 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.147     ; 4.186      ;
; -3.833 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.352      ; 4.680      ;
; -3.831 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.351      ; 4.677      ;
; -3.831 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.942     ; 3.884      ;
; -3.800 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.726      ; 5.021      ;
; -3.787 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 4.620      ;
; -3.781 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.351      ; 4.627      ;
; -3.778 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.063     ; 4.710      ;
; -3.775 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.721      ; 4.991      ;
; -3.755 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.345      ; 4.595      ;
; -3.745 ; y_index:y_in|q[4]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.066     ; 4.674      ;
; -3.744 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 4.586      ;
; -3.719 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.942     ; 3.772      ;
; -3.719 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.942     ; 3.772      ;
; -3.715 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.351      ; 4.561      ;
; -3.694 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.942     ; 3.747      ;
; -3.677 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.333      ; 4.505      ;
; -3.665 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.729      ; 4.889      ;
; -3.656 ; y_index:y_in|q[3]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.066     ; 4.585      ;
; -3.638 ; y_index:y_in|q[5]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.064     ; 4.569      ;
; -3.637 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.921      ; 6.553      ;
; -3.637 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.921      ; 6.553      ;
; -3.633 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 4.466      ;
; -3.608 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.340      ; 4.443      ;
; -3.598 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.946     ; 3.647      ;
; -3.561 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.333      ; 4.389      ;
; -3.546 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.341      ; 4.382      ;
; -3.535 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[2]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 4.368      ;
; -3.528 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 4.370      ;
; -3.516 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.917      ; 6.428      ;
; -3.502 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.334      ; 4.331      ;
; -3.496 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.148     ; 3.843      ;
; -3.492 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.340      ; 4.327      ;
; -3.483 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 4.322      ;
; -3.476 ; x_index:x_in|q[5]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.064     ; 4.407      ;
; -3.469 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.349      ; 4.313      ;
; -3.455 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; x_index:x_in|q[4]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.941     ; 3.509      ;
; -3.431 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.335      ; 4.261      ;
; -3.426 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.537     ; 3.884      ;
; -3.418 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.348      ; 4.261      ;
; -3.405 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 4.247      ;
; -3.405 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.347      ; 4.247      ;
; -3.396 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.944     ; 3.447      ;
; -3.381 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.944     ; 3.432      ;
; -3.362 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 4.201      ;
; -3.362 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.344      ; 4.201      ;
; -3.341 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; x_index:x_in|q[0]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.941     ; 3.395      ;
; -3.339 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; y_index:y_in|q[0]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.941     ; 3.393      ;
; -3.336 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.338      ; 4.169      ;
; -3.320 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.559     ; 3.756      ;
; -3.314 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.537     ; 3.772      ;
; -3.314 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.537     ; 3.772      ;
; -3.306 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.946     ; 3.355      ;
; -3.291 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[2]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.337      ; 4.123      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                     ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.512 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.712     ; 2.358      ;
; -3.537 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.691     ; 2.288      ;
; -3.422 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.710     ; 2.185      ;
; -3.004 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.411      ; 2.973      ;
; -2.877 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.569      ; 3.004      ;
; -2.806 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.569      ; 2.933      ;
; -2.706 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.569      ; 2.833      ;
; -2.313 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.432      ; 3.187      ;
; -2.312 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.569      ; 2.439      ;
; -2.200 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.411      ; 2.169      ;
; -2.152 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.590      ; 3.184      ;
; -1.925 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.590      ; 2.957      ;
; -1.904 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.413      ; 2.790      ;
; -1.885 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.432      ; 2.759      ;
; -1.881 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.590      ; 2.913      ;
; -1.814 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.590      ; 2.846      ;
; -1.583 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.571      ; 2.627      ;
; -1.507 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.571      ; 2.551      ;
; -1.462 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.413      ; 2.348      ;
; -1.418 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.571      ; 2.462      ;
; -1.278 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.571      ; 2.322      ;
; -0.445 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 3.093      ; 2.295      ;
; 0.000  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 3.093      ; 2.350      ;
; 0.449  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 3.095      ; 2.318      ;
; 0.501  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 3.114      ; 2.254      ;
; 0.904  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 3.095      ; 2.363      ;
; 0.906  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 3.114      ; 2.349      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ins_reg_clk'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -4.337 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.645     ; 3.187      ;
; -4.284 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.645     ; 3.134      ;
; -4.244 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.546     ; 3.193      ;
; -4.241 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.546     ; 3.190      ;
; -4.232 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.059     ; 3.168      ;
; -4.190 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 3.125      ;
; -4.167 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.061     ; 3.101      ;
; -4.150 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.546     ; 3.099      ;
; -4.143 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.656     ; 2.982      ;
; -4.130 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.064     ; 3.061      ;
; -4.067 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.544     ; 3.018      ;
; -4.003 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.061     ; 2.937      ;
; -3.968 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.903      ;
; -3.967 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.544     ; 2.918      ;
; -3.893 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.064     ; 2.824      ;
; -3.873 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.808      ;
; -3.871 ; instruction_decoder:instruction_dec|control_out[38]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.542     ; 2.824      ;
; -3.863 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.064     ; 2.794      ;
; -3.841 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.776      ;
; -3.776 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.064     ; 2.707      ;
; -3.768 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.703      ;
; -3.737 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.061     ; 2.671      ;
; -3.628 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.563      ;
; -3.626 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.061     ; 2.560      ;
; -3.618 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.060     ; 2.553      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.407 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.579      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.320 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.813     ; 2.492      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.204 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.751      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.194 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.438     ; 2.741      ;
; -3.150 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.334      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[5]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.134 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.770     ; 1.359      ;
; -3.097 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.281      ;
; -3.057 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.340      ;
; -3.054 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.337      ;
; -3.045 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.725     ; 3.315      ;
; -3.037 ; clock:clo|state.state_6                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.843     ; 2.179      ;
; -3.009 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.193      ;
; -3.003 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.726     ; 3.272      ;
; -3.002 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.186      ;
; -2.972 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.156      ;
; -2.965 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.727     ; 3.233      ;
; -2.963 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.246      ;
; -2.956 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.322     ; 3.129      ;
; -2.956 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.140      ;
; -2.950 ; clock:clo|state.state_8                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.843     ; 2.092      ;
; -2.949 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.133      ;
; -2.940 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                               ; intruction_reg:ins_reg|q[5]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 1.000        ; -2.900     ; 1.035      ;
; -2.928 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.730     ; 3.193      ;
; -2.926 ; predecode_logic:pr_logic|cycles[0]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.370     ; 1.051      ;
; -2.919 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.311     ; 3.103      ;
; -2.916 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.199      ;
; -2.913 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.196      ;
; -2.909 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.192      ;
; -2.906 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.189      ;
; -2.904 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.725     ; 3.174      ;
; -2.897 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.725     ; 3.167      ;
; -2.894 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.348     ; 1.041      ;
; -2.883 ; predecode_logic:pr_logic|cycles[2]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.350     ; 1.028      ;
; -2.880 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.210     ; 3.165      ;
; -2.879 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.162      ;
; -2.876 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.212     ; 3.159      ;
; -2.867 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.725     ; 3.137      ;
; -2.862 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.726     ; 3.131      ;
; -2.855 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.726     ; 3.124      ;
; -2.844 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.727     ; 3.112      ;
; -2.837 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.727     ; 3.105      ;
; -2.834 ; clock:clo|state.state_7                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.468     ; 2.351      ;
; -2.830 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.727     ; 3.098      ;
; -2.825 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.726     ; 3.094      ;
; -2.824 ; clock:clo|state.state_5                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.468     ; 2.341      ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock:clo|state.state_3'                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                     ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -3.778 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 4.710      ;
; -3.709 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.039      ; 5.243      ;
; -3.637 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 4.710      ;
; -3.635 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.038      ; 5.168      ;
; -3.591 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 0.398      ; 4.984      ;
; -3.522 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.038      ; 5.055      ;
; -3.482 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.044      ; 5.021      ;
; -3.457 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.039      ; 4.991      ;
; -3.347 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.047      ; 4.889      ;
; -2.824 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 3.756      ;
; -2.790 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.039      ; 4.324      ;
; -2.699 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.048      ; 4.242      ;
; -2.683 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 3.756      ;
; -2.654 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.045      ; 4.194      ;
; -2.591 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.038      ; 4.124      ;
; -2.296 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.679      ; 5.970      ;
; -2.257 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 3.189      ;
; -2.210 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.044      ; 3.749      ;
; -2.205 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 3.137      ;
; -2.141 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 3.073      ;
; -2.121 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.048      ; 3.664      ;
; -2.116 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 3.189      ;
; -2.078 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.045      ; 3.618      ;
; -2.064 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 3.137      ;
; -2.000 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 3.073      ;
; -1.962 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.044      ; 3.501      ;
; -1.945 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.038      ; 3.478      ;
; -1.907 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.044      ; 3.446      ;
; -1.893 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 2.825      ;
; -1.777 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.047      ; 3.319      ;
; -1.764 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.451      ;
; -1.763 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.450      ;
; -1.759 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.446      ;
; -1.759 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.446      ;
; -1.752 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 2.825      ;
; -1.749 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.394      ; 2.638      ;
; -1.724 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.146     ; 1.563      ;
; -1.718 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.146     ; 1.557      ;
; -1.677 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.364      ;
; -1.676 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.363      ;
; -1.672 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.359      ;
; -1.672 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.298     ; 1.359      ;
; -1.637 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.146     ; 1.476      ;
; -1.631 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.146     ; 1.470      ;
; -1.630 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.520      ; 5.145      ;
; -1.628 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.051      ; 3.174      ;
; -1.616 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.394      ; 2.505      ;
; -1.561 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.623      ;
; -1.560 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.622      ;
; -1.559 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.395      ; 2.449      ;
; -1.556 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.618      ;
; -1.556 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.618      ;
; -1.551 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.613      ;
; -1.550 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.612      ;
; -1.546 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.608      ;
; -1.546 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.923     ; 1.608      ;
; -1.542 ; mem_data_reg:data_reg|register_8bit:l1|q[2]                                  ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.678      ; 5.215      ;
; -1.521 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.771     ; 1.735      ;
; -1.518 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.396      ; 2.409      ;
; -1.515 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.771     ; 1.729      ;
; -1.511 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.771     ; 1.725      ;
; -1.505 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.771     ; 1.719      ;
; -1.502 ; clock:clo|state.state_6                                                      ; ins_reg_clk                                 ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; 0.891      ; 3.378      ;
; -1.490 ; y_index:y_in|q[3]                                                            ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.476      ; 2.961      ;
; -1.466 ; y_index:y_in|q[4]                                                            ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.476      ; 2.937      ;
; -1.433 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; -0.009     ; 1.919      ;
; -1.393 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.047      ; 2.935      ;
; -1.391 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.038      ; 2.924      ;
; -1.391 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.054      ; 2.940      ;
; -1.388 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.054      ; 2.937      ;
; -1.385 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.054      ; 2.934      ;
; -1.371 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.054      ; 2.920      ;
; -1.370 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.055      ; 2.920      ;
; -1.369 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.043      ; 2.907      ;
; -1.356 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.043      ; 2.894      ;
; -1.352 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.047      ; 2.894      ;
; -1.350 ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 2.282      ;
; -1.347 ; mem_data_reg:data_reg|register_8bit:l1|q[7]                                  ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.679      ; 5.021      ;
; -1.330 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.394      ; 2.219      ;
; -1.321 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.045      ; 2.861      ;
; -1.304 ; y_index:y_in|q[1]                                                            ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.475      ; 2.774      ;
; -1.269 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.051      ; 2.815      ;
; -1.266 ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.063     ; 2.198      ;
; -1.256 ; clock:clo|state.state_8                                                      ; ins_reg_clk                                 ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; 0.891      ; 3.132      ;
; -1.251 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.052      ; 2.798      ;
; -1.250 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.044      ; 2.789      ;
; -1.241 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.052      ; 2.788      ;
; -1.237 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.036      ; 2.768      ;
; -1.234 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.036      ; 2.765      ;
; -1.231 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.036      ; 2.762      ;
; -1.217 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.036      ; 2.748      ;
; -1.216 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.037      ; 2.748      ;
; -1.209 ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.078      ; 2.282      ;
; -1.208 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.394      ; 2.097      ;
; -1.190 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.055      ; 2.740      ;
; -1.182 ; x_index:x_in|q[2]                                                            ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.475      ; 2.652      ;
; -1.168 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.043      ; 2.706      ;
; -1.165 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.043      ; 2.703      ;
; -1.160 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.396      ; 2.051      ;
; -1.142 ; x_index:x_in|q[0]                                                            ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.475      ; 2.612      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                     ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                             ; Launch Clock            ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; -3.464 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.428     ; 2.652      ;
; -2.924 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 3.199      ;
; -2.824 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.284      ; 3.811      ;
; -2.823 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.848      ;
; -2.819 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.825      ;
; -2.816 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 3.983      ;
; -2.784 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.790      ;
; -2.778 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.333      ; 2.727      ;
; -2.735 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.281      ; 3.730      ;
; -2.620 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.066      ; 3.675      ;
; -2.590 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.615      ;
; -2.581 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.606      ;
; -2.551 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.470      ;
; -2.536 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.542      ;
; -2.523 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.442      ;
; -2.517 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.436      ;
; -2.499 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.524      ;
; -2.475 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.394      ;
; -2.468 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.015      ; 4.186      ;
; -2.467 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.276      ; 3.470      ;
; -2.460 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 4.358      ;
; -2.445 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.451      ;
; -2.432 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.438      ;
; -2.421 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.446      ;
; -2.419 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.043      ; 3.455      ;
; -2.410 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.329      ;
; -2.378 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 3.403      ;
; -2.375 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.043      ; 3.411      ;
; -2.358 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.303      ; 3.392      ;
; -2.302 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.221      ;
; -2.271 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.277      ;
; -2.258 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 4.156      ;
; -2.229 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.015      ; 3.947      ;
; -2.168 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.174      ;
; -2.152 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.043      ; 4.080      ;
; -2.139 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.046      ; 4.071      ;
; -2.123 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.045      ; 3.871      ;
; -2.099 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.303      ; 2.018      ;
; -2.093 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.848      ;
; -2.092 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.021      ; 4.000      ;
; -2.074 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.053      ; 3.851      ;
; -2.050 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.042      ; 3.806      ;
; -2.035 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.052      ; 3.770      ;
; -2.008 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.001      ; 3.895      ;
; -1.994 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.001      ; 3.881      ;
; -1.990 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.888      ;
; -1.985 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.094      ; 3.770      ;
; -1.977 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.201      ; 4.069      ;
; -1.974 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.016      ; 3.876      ;
; -1.967 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.015      ; 3.685      ;
; -1.954 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.852      ;
; -1.940 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.015      ; 3.658      ;
; -1.919 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.036      ; 2.944      ;
; -1.909 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.023      ; 3.656      ;
; -1.898 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.021      ; 3.806      ;
; -1.895 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.021      ; 3.803      ;
; -1.889 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.172      ; 3.952      ;
; -1.870 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.022      ; 3.575      ;
; -1.869 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.031      ; 3.786      ;
; -1.866 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.621      ;
; -1.863 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.022      ; 3.568      ;
; -1.844 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.012      ; 3.570      ;
; -1.840 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.022      ; 3.545      ;
; -1.838 ; status_register:flag_reg|register_8bit:l1|q[0] ; instruction_decoder:instruction_dec|control_out[32] ; clock:clo|state.state_1 ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.536     ; 0.917      ;
; -1.836 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.631      ;
; -1.833 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.038      ; 3.384      ;
; -1.829 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.000      ; 3.722      ;
; -1.820 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.575      ;
; -1.816 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.007      ; 3.550      ;
; -1.814 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.569      ;
; -1.812 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.063      ; 3.716      ;
; -1.812 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.171      ; 3.874      ;
; -1.807 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.022      ; 3.512      ;
; -1.800 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.001      ; 3.687      ;
; -1.800 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.007      ; 3.534      ;
; -1.796 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[46] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.128      ; 3.804      ;
; -1.791 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.064      ; 3.546      ;
; -1.782 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.171      ; 3.844      ;
; -1.778 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.016      ; 3.680      ;
; -1.767 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.007      ; 3.501      ;
; -1.766 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.001      ; 3.653      ;
; -1.763 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.187      ; 3.565      ;
; -1.763 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.008      ; 3.284      ;
; -1.761 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.172      ; 3.824      ;
; -1.750 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.172      ; 3.813      ;
; -1.749 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.171      ; 3.811      ;
; -1.748 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[18] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.006      ; 3.482      ;
; -1.748 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.037      ; 3.512      ;
; -1.747 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.172      ; 3.810      ;
; -1.744 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.037      ; 3.508      ;
; -1.730 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.016      ; 3.632      ;
; -1.725 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[36] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.063      ; 3.461      ;
; -1.721 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.012      ; 3.447      ;
; -1.715 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.093      ; 3.649      ;
; -1.711 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.034      ; 3.476      ;
; -1.708 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.001      ; 3.595      ;
; -1.695 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.030      ; 3.618      ;
; -1.687 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.013      ; 3.585      ;
; -1.678 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.012      ; 3.404      ;
; -1.675 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 2.007      ; 3.409      ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_25mhz'                                                                                                                                                  ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.406 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.868     ; 1.023      ;
; -1.384 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.914      ;
; -1.384 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.914      ;
; -1.297 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.827      ;
; -1.297 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.827      ;
; -1.230 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.869     ; 0.846      ;
; -1.155 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 2.086      ;
; -1.155 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 2.086      ;
; -1.145 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 2.076      ;
; -1.145 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 2.076      ;
; -1.145 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.869     ; 0.761      ;
; -1.094 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.868     ; 0.711      ;
; -1.091 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.621      ;
; -1.090 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.620      ;
; -1.090 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.869     ; 0.706      ;
; -1.082 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.869     ; 0.698      ;
; -1.018 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.096     ; 1.917      ;
; -1.005 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.499     ; 0.991      ;
; -1.004 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.534      ;
; -1.003 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.533      ;
; -0.948 ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.080     ; 1.863      ;
; -0.931 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.096     ; 1.830      ;
; -0.899 ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.429      ;
; -0.862 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 1.793      ;
; -0.861 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 1.792      ;
; -0.852 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 1.783      ;
; -0.851 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 1.782      ;
; -0.801 ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.465     ; 1.331      ;
; -0.789 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.305      ; 2.089      ;
; -0.788 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.500     ; 0.773      ;
; -0.779 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.305      ; 2.079      ;
; -0.727 ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.065     ; 1.657      ;
; -0.568 ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.449     ; 1.114      ;
; -0.416 ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.304      ; 1.715      ;
; -0.373 ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.304      ; 1.672      ;
; -0.325 ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 1.256      ;
; -0.219 ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.065     ; 1.149      ;
; -0.079 ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.065     ; 1.009      ;
; -0.056 ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.065     ; 0.986      ;
; -0.008 ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.304      ; 1.307      ;
; 0.003  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.500        ; 2.253      ; 2.934      ;
; 0.074  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.065     ; 0.856      ;
; 0.125  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.500        ; 2.253      ; 2.812      ;
; 0.245  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 0.686      ;
; 0.245  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.064     ; 0.686      ;
; 0.387  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.270      ; 0.878      ;
; 0.390  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.270      ; 0.875      ;
; 0.630  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 1.000        ; 2.253      ; 2.807      ;
; 0.667  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 1.000        ; 2.253      ; 2.770      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.296 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 3.245      ; 2.148      ;
; -1.234 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 3.225      ; 2.190      ;
; -1.223 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 3.223      ; 2.199      ;
; -0.851 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 3.245      ; 2.113      ;
; -0.805 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 3.223      ; 2.137      ;
; -0.793 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 3.225      ; 2.151      ;
; 0.084  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.805      ; 1.409      ;
; 0.087  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.803      ; 1.410      ;
; 0.359  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.653      ; 1.532      ;
; 0.403  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.825      ; 1.748      ;
; 0.410  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.803      ; 1.733      ;
; 0.410  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.651      ; 1.581      ;
; 0.480  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.651      ; 1.651      ;
; 0.613  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.653      ; 1.786      ;
; 0.747  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.805      ; 2.072      ;
; 0.812  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.673      ; 2.005      ;
; 0.866  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.825      ; 2.211      ;
; 0.872  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.805      ; 2.197      ;
; 0.883  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.803      ; 2.206      ;
; 0.900  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.803      ; 2.223      ;
; 0.924  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.805      ; 2.249      ;
; 1.173  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.825      ; 2.518      ;
; 1.210  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.825      ; 2.555      ;
; 1.230  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.673      ; 2.423      ;
; 2.782  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.386     ; 1.916      ;
; 2.888  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.366     ; 2.042      ;
; 3.005  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.388     ; 2.137      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock:clo|state.state_3'                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                     ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.976 ; clock:clo|state.state_3                                                      ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 3.803      ; 3.183      ;
; -0.962 ; clock:clo|state.state_1                                                      ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 3.803      ; 3.217      ;
; -0.462 ; clock:clo|state.state_3                                                      ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; -0.500       ; 3.803      ; 3.217      ;
; -0.405 ; clock:clo|state.state_1                                                      ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; -0.500       ; 3.803      ; 3.274      ;
; -0.332 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 1.989      ;
; -0.327 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 1.994      ;
; -0.233 ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 1.728      ;
; -0.142 ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 1.819      ;
; -0.024 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.296      ;
; -0.019 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.301      ;
; 0.042  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.362      ;
; 0.047  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.367      ;
; 0.061  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 2.382      ;
; 0.071  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 2.392      ;
; 0.075  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.035      ;
; 0.136  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.456      ;
; 0.139  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 2.460      ;
; 0.141  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.101      ;
; 0.141  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.461      ;
; 0.142  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.462      ;
; 0.147  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.467      ;
; 0.149  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.134      ; 2.470      ;
; 0.156  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.476      ;
; 0.161  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 2.133      ; 2.481      ;
; 0.166  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.126      ;
; 0.171  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 2.132      ;
; 0.196  ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 0.932      ;
; 0.232  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.192      ;
; 0.235  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.195      ;
; 0.241  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.201      ;
; 0.251  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 2.212      ;
; 0.255  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.215      ;
; 0.262  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 2.223      ;
; 0.326  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.286      ;
; 0.332  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.292      ;
; 0.337  ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 2.757      ; 3.251      ;
; 0.342  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.774      ; 2.303      ;
; 0.346  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.773      ; 2.306      ;
; 0.413  ; x_index:x_in|q[5]                                                            ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.532      ;
; 0.551  ; y_index:y_in|q[5]                                                            ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.670      ;
; 0.560  ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 1.296      ;
; 0.581  ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; 0.000        ; 4.386      ; 5.343      ;
; 0.604  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 1.699      ;
; 0.620  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.419      ; 1.716      ;
; 0.632  ; y_index:y_in|q[6]                                                            ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.751      ;
; 0.645  ; x_index:x_in|q[6]                                                            ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.764      ;
; 0.686  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.414      ; 1.777      ;
; 0.690  ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.552      ; 2.429      ;
; 0.695  ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.552      ; 2.434      ;
; 0.712  ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.063      ; 0.932      ;
; 0.715  ; mem_data_reg:data_reg|register_8bit:l1|q[1]                                  ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 2.909      ; 3.781      ;
; 0.720  ; x_index:x_in|q[7]                                                            ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.839      ;
; 0.788  ; x_index:x_in|q[3]                                                            ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.906      ;
; 0.789  ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.192      ; 2.168      ;
; 0.804  ; x_index:x_in|q[1]                                                            ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.922      ;
; 0.823  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.419      ; 1.919      ;
; 0.829  ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 1.565      ;
; 0.835  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 1.930      ;
; 0.847  ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.553      ; 2.587      ;
; 0.852  ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.553      ; 2.592      ;
; 0.866  ; y_index:y_in|q[7]                                                            ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.985      ;
; 0.875  ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 1.611      ;
; 0.880  ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.192      ; 2.259      ;
; 0.889  ; y_index:y_in|q[2]                                                            ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 2.008      ;
; 0.897  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.411      ; 1.985      ;
; 0.907  ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 1.643      ;
; 0.909  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.413      ; 1.999      ;
; 0.910  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.413      ; 2.000      ;
; 0.911  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 2.006      ;
; 0.927  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.419      ; 2.023      ;
; 0.939  ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.412      ; 2.028      ;
; 0.946  ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.193      ; 2.326      ;
; 0.977  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.417      ; 2.071      ;
; 0.991  ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.403      ; 2.071      ;
; 0.993  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.417      ; 2.087      ;
; 0.993  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 2.088      ;
; 0.998  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.255      ; 1.930      ;
; 0.998  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.255      ; 1.930      ;
; 0.998  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.255      ; 1.930      ;
; 1.028  ; x_index:x_in|q[4]                                                            ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 2.146      ;
; 1.037  ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.193      ; 2.417      ;
; 1.076  ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.063      ; 1.296      ;
; 1.080  ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.404      ; 2.161      ;
; 1.118  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.410      ; 2.205      ;
; 1.142  ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.559      ; 1.878      ;
; 1.147  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.411      ; 2.235      ;
; 1.159  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.414      ; 2.250      ;
; 1.160  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 2.255      ;
; 1.164  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.255      ; 2.096      ;
; 1.164  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.255      ; 2.096      ;
; 1.168  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.413      ; 2.258      ;
; 1.169  ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.411      ; 2.257      ;
; 1.177  ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.420      ; 2.274      ;
; 1.211  ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; -0.500       ; 4.386      ; 5.473      ;
; 1.220  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.417      ; 2.314      ;
; 1.234  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; -0.500       ; 0.885      ; 1.796      ;
; 1.235  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.418      ; 2.330      ;
; 1.246  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.410      ; 2.333      ;
; 1.255  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.256      ; 2.188      ;
; 1.255  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.256      ; 2.188      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock:clo|state.state_1'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.791 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; 0.000        ; 3.667      ; 3.252      ;
; -0.256 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; -0.500       ; 3.667      ; 3.287      ;
; -0.164 ; instruction_decoder:instruction_dec|r_w                                      ; ready:ready_map|rdy                                                          ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 2.412      ; 1.925      ;
; -0.085 ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 2.095      ; 2.187      ;
; -0.030 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 2.095      ; 2.242      ;
; -0.013 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 1.989      ;
; -0.008 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 1.994      ;
; 0.086  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.455      ; 1.728      ;
; 0.125  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.416      ; 1.728      ;
; 0.130  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.416      ; 1.733      ;
; 0.142  ; instruction_decoder:instruction_dec|control_out[58]                          ; status_register:flag_reg|register_8bit:l1|q[0]                               ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.685      ; 0.504      ;
; 0.177  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.455      ; 1.819      ;
; 0.224  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.056      ; 1.467      ;
; 0.234  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.416      ; 1.837      ;
; 0.239  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.416      ; 1.842      ;
; 0.255  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.855      ;
; 0.260  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.860      ;
; 0.263  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.863      ;
; 0.263  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.863      ;
; 0.264  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.864      ;
; 0.265  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.865      ;
; 0.268  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.868      ;
; 0.268  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.868      ;
; 0.269  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.869      ;
; 0.274  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.874      ;
; 0.275  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.875      ;
; 0.279  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 1.879      ;
; 0.290  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.412      ; 1.889      ;
; 0.295  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.296      ;
; 0.295  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.412      ; 1.894      ;
; 0.300  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.301      ;
; 0.301  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.902      ;
; 0.301  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.902      ;
; 0.301  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.902      ;
; 0.301  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.902      ;
; 0.303  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.417      ; 1.907      ;
; 0.306  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.907      ;
; 0.306  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.907      ;
; 0.306  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.907      ;
; 0.306  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.414      ; 1.907      ;
; 0.307  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.417      ; 1.911      ;
; 0.308  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.417      ; 1.912      ;
; 0.313  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.417      ; 1.917      ;
; 0.315  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.056      ; 1.558      ;
; 0.333  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.056      ; 1.576      ;
; 0.341  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.079      ; 0.577      ;
; 0.354  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.594      ;
; 0.358  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.062      ; 0.577      ;
; 0.361  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.362      ;
; 0.362  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.602      ;
; 0.362  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.602      ;
; 0.366  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.367      ;
; 0.367  ; instruction_decoder:instruction_dec|control_out[46]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.577      ; 0.621      ;
; 0.375  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.615      ;
; 0.376  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.616      ;
; 0.380  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 2.382      ;
; 0.381  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.621      ;
; 0.386  ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.064      ; 0.607      ;
; 0.389  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.052      ; 1.628      ;
; 0.390  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 2.392      ;
; 0.394  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.454      ; 2.035      ;
; 0.400  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.641      ;
; 0.400  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.641      ;
; 0.400  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.641      ;
; 0.400  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.641      ;
; 0.402  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.057      ; 1.646      ;
; 0.407  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.057      ; 1.651      ;
; 0.424  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.056      ; 1.667      ;
; 0.445  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.685      ;
; 0.453  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.693      ;
; 0.453  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.693      ;
; 0.455  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.456      ;
; 0.458  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 2.460      ;
; 0.460  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.454      ; 2.101      ;
; 0.460  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.461      ;
; 0.461  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.462      ;
; 0.466  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.706      ;
; 0.466  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.467      ;
; 0.467  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.707      ;
; 0.468  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.815      ; 2.470      ;
; 0.472  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 2.072      ;
; 0.472  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.053      ; 1.712      ;
; 0.475  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.476      ;
; 0.477  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.413      ; 2.077      ;
; 0.480  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.052      ; 1.719      ;
; 0.480  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.814      ; 2.481      ;
; 0.482  ; instruction_decoder:instruction_dec|control_out[9]                           ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.708      ; 0.867      ;
; 0.485  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.454      ; 2.126      ;
; 0.490  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.455      ; 2.132      ;
; 0.491  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.732      ;
; 0.491  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.732      ;
; 0.491  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.732      ;
; 0.491  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.054      ; 1.732      ;
; 0.493  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.057      ; 1.737      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
; 0.498  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.427      ; 2.112      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                  ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.751 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.248      ; 2.696      ;
; -0.741 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.107      ; 2.565      ;
; -0.726 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.098      ; 2.571      ;
; -0.702 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.263      ; 2.760      ;
; -0.702 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.265      ; 2.762      ;
; -0.622 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.262      ; 2.839      ;
; -0.613 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.251      ; 2.837      ;
; -0.580 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.152      ; 2.771      ;
; -0.569 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.102      ; 2.732      ;
; -0.553 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.264      ; 2.910      ;
; -0.537 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.109      ; 2.771      ;
; -0.517 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.101      ; 2.783      ;
; -0.513 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.251      ; 2.937      ;
; -0.499 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.093      ; 2.793      ;
; -0.491 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.106      ; 2.814      ;
; -0.479 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.148      ; 2.868      ;
; -0.476 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.152      ; 2.875      ;
; -0.467 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.218      ; 2.950      ;
; -0.446 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.122      ; 2.875      ;
; -0.441 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.091      ; 2.849      ;
; -0.374 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.086      ; 2.911      ;
; -0.353 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.097      ; 2.943      ;
; -0.352 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.265      ; 2.632      ;
; -0.351 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.093      ; 2.941      ;
; -0.346 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.248      ; 2.621      ;
; -0.324 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.099      ; 2.974      ;
; -0.322 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.107      ; 2.504      ;
; -0.307 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.152      ; 3.044      ;
; -0.306 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.150      ; 3.043      ;
; -0.302 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.094      ; 2.991      ;
; -0.294 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.098      ; 2.523      ;
; -0.288 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.150      ; 3.061      ;
; -0.273 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.263      ; 2.709      ;
; -0.238 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.251      ; 2.732      ;
; -0.221 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.121      ; 3.099      ;
; -0.201 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.262      ; 2.780      ;
; -0.187 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.152      ; 2.684      ;
; -0.180 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 3.085      ; 3.104      ;
; -0.151 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.102      ; 2.670      ;
; -0.146 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.251      ; 2.824      ;
; -0.142 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.264      ; 2.841      ;
; -0.114 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.148      ; 2.753      ;
; -0.107 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.101      ; 2.713      ;
; -0.099 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.152      ; 2.772      ;
; -0.092 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.106      ; 2.733      ;
; -0.089 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.109      ; 2.739      ;
; -0.078 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.093      ; 2.734      ;
; -0.049 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.218      ; 2.888      ;
; -0.017 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.122      ; 2.824      ;
; -0.003 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.091      ; 2.807      ;
; 0.012  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|r_w             ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.317      ; 1.528      ;
; 0.029  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.093      ; 2.841      ;
; 0.033  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.086      ; 2.838      ;
; 0.062  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.097      ; 2.878      ;
; 0.075  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.094      ; 2.888      ;
; 0.083  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.099      ; 2.901      ;
; 0.085  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.150      ; 2.954      ;
; 0.096  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.346      ; 1.962      ;
; 0.105  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.152      ; 2.976      ;
; 0.115  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.150      ; 2.984      ;
; 0.121  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.121      ; 2.961      ;
; 0.129  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.346      ; 1.995      ;
; 0.173  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.247      ; 1.940      ;
; 0.181  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 3.085      ; 2.985      ;
; 0.195  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.373      ; 2.088      ;
; 0.220  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[54] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.189      ; 1.929      ;
; 0.223  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.188      ; 1.931      ;
; 0.253  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.243      ; 2.016      ;
; 0.284  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.357      ; 2.161      ;
; 0.285  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.188      ; 1.993      ;
; 0.293  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.232      ; 2.045      ;
; 0.321  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.357      ; 2.198      ;
; 0.341  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.216      ; 2.077      ;
; 0.349  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.388      ; 2.257      ;
; 0.357  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.387      ; 2.264      ;
; 0.362  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.360      ; 2.242      ;
; 0.372  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.194      ; 2.086      ;
; 0.384  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.216      ; 2.120      ;
; 0.410  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.346      ; 2.276      ;
; 0.430  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.224      ; 2.174      ;
; 0.442  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.346      ; 2.308      ;
; 0.462  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|r_w             ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.317      ; 1.498      ;
; 0.482  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.226      ; 2.228      ;
; 0.488  ; timing_generation:tim_gen|state.T2_T0  ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.390      ; 2.398      ;
; 0.488  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.357      ; 2.365      ;
; 0.491  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.357      ; 2.368      ;
; 0.502  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.358      ; 2.380      ;
; 0.504  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[35] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.247      ; 2.271      ;
; 0.509  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.346      ; 2.375      ;
; 0.518  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.243      ; 2.281      ;
; 0.538  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.197      ; 2.255      ;
; 0.541  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.247      ; 2.308      ;
; 0.575  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.234      ; 2.329      ;
; 0.576  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.188      ; 2.284      ;
; 0.612  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.181      ; 2.313      ;
; 0.616  ; intruction_reg:ins_reg|q[4]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.188      ; 2.324      ;
; 0.622  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.359      ; 2.501      ;
; 0.624  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.243      ; 2.387      ;
; 0.632  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.231      ; 2.383      ;
; 0.642  ; intruction_reg:ins_reg|q[4]            ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.204      ; 2.366      ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_25mhz'                                                                                                                                                   ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.149 ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.000        ; 2.343      ; 2.580      ;
; -0.062 ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.000        ; 2.343      ; 2.667      ;
; 0.157  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.465      ; 0.779      ;
; 0.164  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.465      ; 0.786      ;
; 0.368  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.064      ; 0.589      ;
; 0.372  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.064      ; 0.593      ;
; 0.425  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; -0.500       ; 2.343      ; 2.654      ;
; 0.477  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; -0.500       ; 2.343      ; 2.706      ;
; 0.544  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 0.766      ;
; 0.554  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.449      ; 1.160      ;
; 0.620  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 0.842      ;
; 0.627  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 0.849      ;
; 0.791  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.013      ;
; 0.916  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.449      ; 1.522      ;
; 0.932  ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.064      ; 1.153      ;
; 0.958  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.449      ; 1.564      ;
; 1.129  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.304     ; 0.982      ;
; 1.265  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.487      ;
; 1.286  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.268     ; 0.705      ;
; 1.305  ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.270     ; 1.192      ;
; 1.318  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.449      ; 1.924      ;
; 1.323  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.449      ; 1.929      ;
; 1.346  ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.270     ; 1.233      ;
; 1.373  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.080      ; 1.610      ;
; 1.391  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.115      ; 1.663      ;
; 1.466  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.688      ;
; 1.467  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.689      ;
; 1.471  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.693      ;
; 1.472  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.694      ;
; 1.482  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.115      ; 1.754      ;
; 1.501  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.266     ; 0.922      ;
; 1.539  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.427      ;
; 1.540  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.428      ;
; 1.552  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.652     ; 0.587      ;
; 1.603  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.650     ; 0.640      ;
; 1.605  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.650     ; 0.642      ;
; 1.608  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.652     ; 0.643      ;
; 1.630  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.518      ;
; 1.631  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.519      ;
; 1.655  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.652     ; 0.690      ;
; 1.738  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.652     ; 0.773      ;
; 1.745  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.967      ;
; 1.745  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.967      ;
; 1.750  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.972      ;
; 1.750  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.065      ; 1.972      ;
; 1.818  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.706      ;
; 1.818  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.706      ;
; 1.909  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.797      ;
; 1.909  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.269     ; 1.797      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ins_reg_clk'                                                                                                                                                            ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -0.010 ; timing_generation:tim_gen|state.T2_4        ; timing_generation:tim_gen|state.T3_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.990      ; 2.137      ;
; 0.003  ; timing_generation:tim_gen|state.T2_5        ; timing_generation:tim_gen|state.T3_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.999      ; 2.159      ;
; 0.008  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 3.089      ; 3.473      ;
; 0.087  ; timing_generation:tim_gen|state.T2_7        ; timing_generation:tim_gen|state.T3_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 2.000      ; 2.244      ;
; 0.090  ; timing_generation:tim_gen|state.T2_R6       ; timing_generation:tim_gen|state.T3_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.993      ; 2.240      ;
; 0.102  ; timing_generation:tim_gen|state.T2_R7       ; timing_generation:tim_gen|state.T3_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.999      ; 2.258      ;
; 0.154  ; timing_generation:tim_gen|state.T2_6        ; timing_generation:tim_gen|state.T3_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.998      ; 2.309      ;
; 0.273  ; timing_generation:tim_gen|state.T2_R5       ; timing_generation:tim_gen|state.T3_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.990      ; 2.420      ;
; 0.372  ; timing_generation:tim_gen|state.T3_7        ; timing_generation:tim_gen|state.T4_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.064      ; 0.593      ;
; 0.382  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.577      ;
; 0.388  ; clock:clo|state.state_5                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.836      ; 1.411      ;
; 0.393  ; clock:clo|state.state_7                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.836      ; 1.416      ;
; 0.442  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 1.971      ;
; 0.485  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.014      ;
; 0.487  ; clock:clo|state.state_8                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.476      ; 1.150      ;
; 0.503  ; timing_generation:tim_gen|state.T4_R7_p     ; timing_generation:tim_gen|state.T5_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.723      ;
; 0.517  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.046      ;
; 0.521  ; timing_generation:tim_gen|state.T5_R7_p     ; timing_generation:tim_gen|state.T6_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.741      ;
; 0.533  ; timing_generation:tim_gen|state.T3_R5       ; timing_generation:tim_gen|state.T4_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.753      ;
; 0.536  ; timing_generation:tim_gen|state.T4_R6       ; timing_generation:tim_gen|state.T5_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.756      ;
; 0.542  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_T0    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.042      ; 0.741      ;
; 0.558  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 3.089      ; 3.523      ;
; 0.559  ; timing_generation:tim_gen|state.T5_7        ; timing_generation:tim_gen|state.T6_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.066      ; 0.782      ;
; 0.564  ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.066      ; 0.787      ;
; 0.568  ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.066      ; 0.791      ;
; 0.575  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.104      ;
; 0.578  ; clock:clo|state.state_6                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.476      ; 1.241      ;
; 0.579  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.108      ;
; 0.579  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.108      ;
; 0.579  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.108      ;
; 0.617  ; timing_generation:tim_gen|state.T2_T0       ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.042      ; 0.816      ;
; 0.628  ; timing_generation:tim_gen|state.T4_6        ; timing_generation:tim_gen|state.T5_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.848      ;
; 0.634  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.930      ; 1.940      ;
; 0.652  ; timing_generation:tim_gen|state.T4_R7_np    ; timing_generation:tim_gen|state.T5_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.872      ;
; 0.659  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.153      ; 2.188      ;
; 0.739  ; timing_generation:tim_gen|state.T3_6        ; timing_generation:tim_gen|state.T4_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.067      ; 0.963      ;
; 0.740  ; timing_generation:tim_gen|state.T4_7        ; timing_generation:tim_gen|state.T5_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.063      ; 0.960      ;
; 0.750  ; timing_generation:tim_gen|state.T3_5        ; timing_generation:tim_gen|state.T4_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.066      ; 0.973      ;
; 0.755  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[0]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 2.214      ; 3.126      ;
; 0.779  ; timing_generation:tim_gen|state.T3_R6       ; timing_generation:tim_gen|state.T4_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.061      ; 0.997      ;
; 0.985  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.417      ;
; 0.987  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.016      ;
; 0.989  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.421      ;
; 0.989  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_3     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.421      ;
; 0.989  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.421      ;
; 1.014  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.446      ;
; 1.027  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.056      ;
; 1.039  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.068      ;
; 1.069  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.501      ;
; 1.084  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.516      ;
; 1.096  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.275      ; 1.528      ;
; 1.124  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.153      ;
; 1.165  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.930      ; 1.971      ;
; 1.173  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.202      ;
; 1.176  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.205      ;
; 1.177  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.206      ;
; 1.265  ; timing_generation:tim_gen|state.T2_3        ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.598      ; 2.020      ;
; 1.269  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.153      ; 2.298      ;
; 1.411  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.460     ; 1.128      ;
; 1.533  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.291      ;
; 1.536  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.460     ; 1.253      ;
; 1.566  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.324      ;
; 1.576  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.460     ; 1.293      ;
; 1.641  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 1.551      ;
; 1.717  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.612     ; 1.282      ;
; 1.782  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.612     ; 1.347      ;
; 1.866  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.460     ; 1.583      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[7]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[1]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[6]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[5]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[4]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[2]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.876  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[3]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.082      ; 2.115      ;
; 1.946  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 1.856      ;
; 1.959  ; timing_generation:tim_gen|state.T6_R7_p     ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; -1.249     ; 0.867      ;
; 1.982  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.740      ;
; 1.986  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R5    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 1.896      ;
; 1.998  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R6    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 1.908      ;
; 2.003  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.761      ;
; 2.007  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.765      ;
; 2.007  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.765      ;
; 2.007  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.765      ;
; 2.031  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.789      ;
; 2.034  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.792      ;
; 2.035  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.793      ;
; 2.083  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 1.993      ;
; 2.087  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.845      ;
; 2.090  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.000      ;
; 2.099  ; timing_generation:tim_gen|state.T4_6        ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; -1.249     ; 1.007      ;
; 2.113  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.023      ;
; 2.123  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.419     ; 1.881      ;
; 2.124  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T1P_T1   ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.490     ; 1.811      ;
; 2.132  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.042      ;
; 2.135  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.045      ;
; 2.136  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.046      ;
; 2.139  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.049      ;
; 2.140  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.050      ;
; 2.140  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.050      ;
; 2.147  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.267     ; 2.057      ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ins_reg_clk'                                                                                                     ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.917 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.843     ; 2.059      ;
; -2.917 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.843     ; 2.059      ;
; -2.830 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.843     ; 1.972      ;
; -2.830 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.843     ; 1.972      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.715 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 2.072      ;
; -2.714 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.468     ; 2.231      ;
; -2.714 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.468     ; 2.231      ;
; -2.704 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.468     ; 2.221      ;
; -2.704 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.468     ; 2.221      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.628 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.628     ; 1.985      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.512 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.244      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.502 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.253     ; 2.234      ;
; -2.174 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.112     ; 2.047      ;
; -2.087 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.112     ; 1.960      ;
; -1.971 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.737     ; 2.219      ;
; -1.961 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.737     ; 2.209      ;
; -1.510 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.228      ; 2.723      ;
; -1.423 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.228      ; 2.636      ;
; -1.317 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.603      ; 2.905      ;
; -1.312 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.603      ; 2.900      ;
; -1.089 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.231      ; 2.305      ;
; -1.089 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.231      ; 2.305      ;
; -0.995 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.231      ; 2.211      ;
; -0.995 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.231      ; 2.211      ;
; -0.896 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.606      ; 2.487      ;
; -0.896 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.606      ; 2.487      ;
; -0.891 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.606      ; 2.482      ;
; -0.891 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.606      ; 2.482      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.840 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 2.047      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.753 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.222      ; 1.960      ;
; -0.644 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.224      ; 1.853      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.637 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.219      ;
; -0.627 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.597      ; 2.209      ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                               ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; -2.612 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.375      ; 1.535      ;
; -2.525 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.375      ; 1.448      ;
; -2.409 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.750      ; 1.707      ;
; -2.399 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.750      ; 1.697      ;
; -1.692 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.377      ; 1.532      ;
; -1.661 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.396      ; 1.489      ;
; -1.605 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.377      ; 1.445      ;
; -1.574 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.396      ; 1.402      ;
; -1.489 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.752      ; 1.704      ;
; -1.479 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.752      ; 1.694      ;
; -1.458 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.771      ; 1.661      ;
; -1.448 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.771      ; 1.651      ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ins_reg_clk'                                                                                                     ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.884 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.907      ;
; 0.884 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.907      ;
; 0.884 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.907      ;
; 0.889 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.912      ;
; 0.889 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.912      ;
; 0.889 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.836      ; 1.912      ;
; 0.917 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.830      ; 1.934      ;
; 0.922 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.830      ; 1.939      ;
; 0.983 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.646      ;
; 0.983 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.646      ;
; 0.983 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.646      ;
; 1.016 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.470      ; 1.673      ;
; 1.074 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.737      ;
; 1.074 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.737      ;
; 1.074 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.476      ; 1.737      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.095 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.109      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.100 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.827      ; 2.114      ;
; 1.107 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.470      ; 1.764      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.194 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.848      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.285 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.467      ; 1.939      ;
; 1.329 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.837      ; 2.353      ;
; 1.329 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.837      ; 2.353      ;
; 1.339 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.837      ; 2.363      ;
; 1.339 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.837      ; 2.363      ;
; 1.451 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.477      ; 2.115      ;
; 1.451 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.477      ; 2.115      ;
; 1.533 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.477      ; 2.197      ;
; 1.533 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.477      ; 2.197      ;
; 1.749 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.835      ; 2.771      ;
; 1.759 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.835      ; 2.781      ;
; 1.859 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.475      ; 2.521      ;
; 1.950 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.475      ; 2.612      ;
; 2.484 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.562     ; 2.109      ;
; 2.489 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.562     ; 2.114      ;
; 2.583 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.922     ; 1.848      ;
; 2.674 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.922     ; 1.939      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.049 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.136      ;
; 3.054 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.141      ;
; 3.054 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.141      ;
; 3.054 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.141      ;
; 3.054 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -1.100     ; 2.141      ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                               ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; 1.022 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.992      ; 1.544      ;
; 1.027 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.992      ; 1.549      ;
; 1.082 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.972      ; 1.584      ;
; 1.087 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.970      ; 1.587      ;
; 1.087 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.972      ; 1.589      ;
; 1.092 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.970      ; 1.592      ;
; 1.121 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.632      ; 1.283      ;
; 1.181 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.612      ; 1.323      ;
; 1.186 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.610      ; 1.326      ;
; 1.212 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.632      ; 1.374      ;
; 1.272 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.612      ; 1.414      ;
; 1.277 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.610      ; 1.417      ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_25mhz'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_25mhz ; Rise       ; clk_25mhz                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock:clo|state.state_1'                                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[7]                                                            ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[2]                                                            ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[3]                                                            ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[4]                                                            ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ins_reg_clk'                                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; 0.294  ; 0.478        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; 0.303  ; 0.519        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock:clo|state.state_3'                                                                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.248  ; 0.432        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.290  ; 0.474        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|inclk[0]            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|outclk              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[7]|clk                          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|datab                       ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[6]|clk                        ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[7]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[6]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[7]|clk                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[7]|clk                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|r_w             ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|r_w|datac                           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|datad                        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|datad                      ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|inclk[0]            ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|outclk              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|combout                      ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|combout                    ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[33]|datad               ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[35]|datad               ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[34]|datad               ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[36]|datad               ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[38]|datad               ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[39]|datad               ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[32] ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[48]|datac               ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[1]|datac                ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[32]|datac               ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[53]|datac               ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[48] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[1]  ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[28] ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[53] ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[44]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[19]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[28]|datac               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[37]|datac               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[40]|datac               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[47]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[50]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[69]|datad               ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[6]|datad                ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[0]|datad                ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[37] ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[40] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[46]|datac               ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[49]|datad               ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[46] ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[27]|datad               ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[54]|datad               ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[11]|datad               ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[58]|datad               ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[18]|datad               ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[9]|datad                ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[33] ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[35] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[34] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[36] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[38] ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[39] ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[44] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[19] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[47] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[50] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[69] ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[6]  ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[0]  ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[49] ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[27] ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[54] ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[52] ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[11] ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[58] ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[18] ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[51] ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[9]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[9]  ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[11] ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[18] ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[51] ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[58] ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[52] ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[27] ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[54] ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[49] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[19] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[47] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[50] ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[69] ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[0]  ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[44] ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[6]  ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[38] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[33] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[34] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[35] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[36] ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[39] ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[9]|datad                ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[11]|datad               ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[18]|datad               ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[58]|datad               ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[46] ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[27]|datad               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; res             ; clk_25mhz               ; 3.548 ; 4.061 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; 1.419 ; 1.843 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 3.350 ; 3.804 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; 0.678 ; 1.157 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; 2.821 ; 3.324 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; 3.292 ; 3.798 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; 2.568 ; 3.043 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; 2.875 ; 3.404 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.515 ; 0.962 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; 3.350 ; 3.804 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; 2.903 ; 3.408 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; res             ; clk_25mhz               ; -1.360 ; -1.849 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; -0.873 ; -1.283 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; -0.019 ; -0.441 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; -0.172 ; -0.628 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; -2.341 ; -2.808 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; -2.800 ; -3.261 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; -2.151 ; -2.605 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; -2.445 ; -2.950 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; -0.019 ; -0.441 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; -2.852 ; -3.267 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; -2.424 ; -2.887 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 7.590  ; 7.564  ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 7.305  ; 7.307  ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 7.590  ; 7.564  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 9.518  ; 9.595  ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 8.820  ; 8.829  ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 8.728  ; 8.750  ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 8.710  ; 8.780  ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 9.518  ; 9.595  ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 8.845  ; 8.898  ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 8.789  ; 8.819  ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 9.196  ; 9.267  ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 8.796  ; 8.830  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 13.433 ; 13.558 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 13.005 ; 13.108 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 12.306 ; 12.385 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 13.424 ; 13.558 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 12.854 ; 12.885 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 12.603 ; 12.659 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 12.284 ; 12.310 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 13.433 ; 13.500 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 13.273 ; 13.242 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 13.320 ; 13.414 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 12.991 ; 13.084 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 11.775 ; 11.789 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 13.320 ; 13.414 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 12.177 ; 12.225 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 12.181 ; 12.252 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 12.905 ; 12.931 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 13.270 ; 13.305 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 13.247 ; 13.213 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 13.752 ; 13.877 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 13.324 ; 13.427 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 12.170 ; 12.232 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 13.743 ; 13.877 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 12.146 ; 12.183 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 12.096 ; 12.149 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 12.180 ; 12.205 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 13.752 ; 13.819 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 13.592 ; 13.561 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 13.441 ; 13.482 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 12.821 ; 12.837 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 11.864 ; 11.831 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 13.441 ; 13.482 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 12.275 ; 12.283 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 12.055 ; 12.084 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 12.792 ; 12.783 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 13.367 ; 13.383 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 13.143 ; 13.101 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 8.144  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 8.144  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 8.194  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 8.194  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 6.923  ; 6.978  ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 6.923  ; 6.978  ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 7.069  ; 7.084  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 6.487  ; 6.373  ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 6.817  ; 6.740  ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 6.594  ; 6.515  ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 6.948  ; 6.841  ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 7.571  ; 7.572  ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 7.086  ; 7.004  ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 6.487  ; 6.373  ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 7.075  ; 7.057  ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 6.813  ; 6.770  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 8.459  ; 8.430  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 8.975  ; 9.001  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 8.544  ; 8.507  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 8.459  ; 8.430  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 9.388  ; 9.442  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 9.001  ; 9.011  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 8.764  ; 8.697  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 9.166  ; 9.188  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 8.686  ; 8.686  ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 11.127 ; 11.111 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 12.278 ; 12.333 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 11.127 ; 11.111 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 12.557 ; 12.615 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 11.606 ; 11.618 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 11.527 ; 11.540 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 12.143 ; 12.115 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 12.570 ; 12.569 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 12.597 ; 12.545 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 7.010  ; 7.001  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 9.616  ; 9.552  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 7.010  ; 7.001  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 7.065  ; 7.092  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 8.213  ; 8.220  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 7.421  ; 7.403  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 9.096  ; 9.048  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 8.945  ; 8.976  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 7.069  ; 7.018  ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 8.150  ; 8.087  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 8.270  ; 8.202  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 8.252  ; 8.252  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 8.150  ; 8.087  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 9.182  ; 9.168  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 8.892  ; 8.832  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 8.346  ; 8.232  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 8.792  ; 8.754  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 8.440  ; 8.379  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 5.847  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 5.847  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 5.818  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 5.818  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                          ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                                          ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
; 107.53 MHz ; 107.53 MHz      ; clock:clo|state.state_1                     ;                                                               ;
; 234.74 MHz ; 234.74 MHz      ; clock:clo|state.state_3                     ;                                                               ;
; 334.22 MHz ; 334.22 MHz      ; ins_reg_clk                                 ;                                                               ;
; 400.32 MHz ; 400.32 MHz      ; intruction_reg:ins_reg|q[0]                 ;                                                               ;
; 459.98 MHz ; 250.0 MHz       ; clk_25mhz                                   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 541.71 MHz ; 436.3 MHz       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; limit due to hold check                                       ;
+------------+-----------------+---------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clock:clo|state.state_1                     ; -4.534 ; -163.770      ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -4.099 ; -10.391       ;
; ins_reg_clk                                 ; -3.771 ; -61.300       ;
; clock:clo|state.state_3                     ; -3.260 ; -31.357       ;
; intruction_reg:ins_reg|q[0]                 ; -3.084 ; -56.537       ;
; clk_25mhz                                   ; -1.174 ; -6.409        ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -1.122 ; -3.264        ;
; clock:clo|state.state_3                     ; -0.882 ; -1.256        ;
; clock:clo|state.state_1                     ; -0.686 ; -0.897        ;
; intruction_reg:ins_reg|q[0]                 ; -0.653 ; -12.052       ;
; clk_25mhz                                   ; -0.105 ; -0.115        ;
; ins_reg_clk                                 ; 0.035  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; ins_reg_clk                                 ; -2.545 ; -40.498       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -2.383 ; -5.449        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; ins_reg_clk                                 ; 0.794 ; 0.000         ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.015 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_25mhz                                   ; -3.000 ; -17.000       ;
; clock:clo|state.state_1                     ; -1.000 ; -66.000       ;
; ins_reg_clk                                 ; -1.000 ; -40.000       ;
; clock:clo|state.state_3                     ; -1.000 ; -17.000       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.439  ; 0.000         ;
; intruction_reg:ins_reg|q[0]                 ; 0.445  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock:clo|state.state_1'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                   ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -4.534 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.860     ; 4.669      ;
; -4.369 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 5.222      ;
; -4.317 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 5.168      ;
; -4.301 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.328     ; 4.968      ;
; -4.262 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.330     ; 4.927      ;
; -4.180 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.371      ; 5.046      ;
; -4.173 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 5.026      ;
; -4.173 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 5.026      ;
; -4.164 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.490     ; 4.669      ;
; -4.150 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.073     ; 4.572      ;
; -4.137 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.990      ;
; -4.106 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 4.957      ;
; -4.098 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 4.955      ;
; -4.097 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 4.948      ;
; -4.081 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.934      ;
; -4.079 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.932      ;
; -4.077 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.354      ; 4.926      ;
; -4.027 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.357      ; 4.879      ;
; -3.985 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 4.847      ;
; -3.966 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.819      ;
; -3.960 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.361      ; 4.816      ;
; -3.909 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.862     ; 4.042      ;
; -3.892 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.328     ; 4.559      ;
; -3.803 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.937      ;
; -3.784 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.637      ;
; -3.738 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.872      ;
; -3.713 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.510     ; 4.198      ;
; -3.699 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.863     ; 3.831      ;
; -3.539 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.492     ; 4.042      ;
; -3.522 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 4.379      ;
; -3.511 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 4.362      ;
; -3.479 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 4.341      ;
; -3.478 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.709      ; 4.682      ;
; -3.473 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.360      ; 4.328      ;
; -3.454 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.708      ; 4.657      ;
; -3.433 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.491     ; 3.937      ;
; -3.427 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 4.287      ;
; -3.424 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 0.023      ; 4.442      ;
; -3.409 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 4.266      ;
; -3.391 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.357      ; 4.243      ;
; -3.370 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.360      ; 4.225      ;
; -3.368 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.491     ; 3.872      ;
; -3.367 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.361      ; 4.223      ;
; -3.360 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 4.220      ;
; -3.344 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.369      ; 4.208      ;
; -3.329 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.493     ; 3.831      ;
; -3.329 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.463      ;
; -3.312 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.075     ; 3.732      ;
; -3.308 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 4.168      ;
; -3.301 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.708      ; 4.504      ;
; -3.281 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.709      ; 4.485      ;
; -3.277 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.712      ; 4.484      ;
; -3.267 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 4.129      ;
; -3.267 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 4.127      ;
; -3.260 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.113      ;
; -3.260 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.057     ; 4.198      ;
; -3.254 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.366      ; 4.115      ;
; -3.242 ; y_index:y_in|q[4]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.057     ; 4.180      ;
; -3.232 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.369      ; 4.096      ;
; -3.222 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.356      ;
; -3.222 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.356      ;
; -3.205 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.861     ; 3.339      ;
; -3.174 ; y_index:y_in|q[3]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.057     ; 4.112      ;
; -3.172 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.355      ; 4.022      ;
; -3.164 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.717      ; 4.376      ;
; -3.155 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 4.008      ;
; -3.154 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.727      ; 5.876      ;
; -3.154 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.727      ; 5.876      ;
; -3.146 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.863     ; 3.278      ;
; -3.143 ; y_index:y_in|q[5]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.057     ; 4.081      ;
; -3.134 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.360      ; 3.989      ;
; -3.105 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.359      ; 3.959      ;
; -3.078 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.725      ; 5.798      ;
; -3.076 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 3.938      ;
; -3.068 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.355      ; 3.918      ;
; -3.047 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 3.898      ;
; -3.040 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[2]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 3.893      ;
; -3.012 ; x_index:x_in|q[5]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.057     ; 3.950      ;
; -3.007 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.359      ; 3.861      ;
; -3.002 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 3.859      ;
; -3.000 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.077     ; 3.418      ;
; -2.992 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; x_index:x_in|q[4]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.860     ; 3.127      ;
; -2.990 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.363      ; 3.848      ;
; -2.979 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 3.841      ;
; -2.979 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.367      ; 3.841      ;
; -2.959 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.491     ; 3.463      ;
; -2.945 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.356      ; 3.796      ;
; -2.941 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.862     ; 3.074      ;
; -2.940 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.363      ; 3.798      ;
; -2.927 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.862     ; 3.060      ;
; -2.907 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 3.764      ;
; -2.907 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.362      ; 3.764      ;
; -2.903 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 3.763      ;
; -2.902 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; x_index:x_in|q[0]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.860     ; 3.037      ;
; -2.900 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; y_index:y_in|q[0]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.860     ; 3.035      ;
; -2.898 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.864     ; 3.029      ;
; -2.882 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.360      ; 3.737      ;
; -2.879 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.365      ; 3.739      ;
; -2.861 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.510     ; 3.346      ;
; -2.856 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.358      ; 3.709      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.099 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.706     ; 2.142      ;
; -3.217 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.685     ; 2.084      ;
; -3.075 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.705     ; 1.951      ;
; -2.736 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.200      ; 2.685      ;
; -2.614 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.349      ; 2.712      ;
; -2.557 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.349      ; 2.655      ;
; -2.459 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.349      ; 2.557      ;
; -2.101 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.349      ; 2.199      ;
; -2.064 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.221      ; 2.837      ;
; -2.004 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.200      ; 1.953      ;
; -1.952 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.370      ; 2.874      ;
; -1.742 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.201      ; 2.524      ;
; -1.711 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.370      ; 2.633      ;
; -1.711 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.370      ; 2.633      ;
; -1.683 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.221      ; 2.456      ;
; -1.611 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.370      ; 2.533      ;
; -1.441 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.350      ; 2.372      ;
; -1.384 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.350      ; 2.315      ;
; -1.320 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.201      ; 2.102      ;
; -1.286 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.350      ; 2.217      ;
; -1.148 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.350      ; 2.079      ;
; -0.423 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 2.739      ; 2.091      ;
; 0.052  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 2.739      ; 2.116      ;
; 0.392  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 2.740      ; 2.109      ;
; 0.425  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 2.760      ; 2.067      ;
; 0.886  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 2.740      ; 2.115      ;
; 0.903  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 2.760      ; 2.089      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ins_reg_clk'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -3.771 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.423     ; 2.843      ;
; -3.742 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.423     ; 2.814      ;
; -3.692 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.333     ; 2.854      ;
; -3.689 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.333     ; 2.851      ;
; -3.657 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.850     ; 2.802      ;
; -3.648 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.847     ; 2.796      ;
; -3.639 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.785      ;
; -3.617 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.852     ; 2.760      ;
; -3.612 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.433     ; 2.674      ;
; -3.611 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.334     ; 2.772      ;
; -3.545 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.332     ; 2.708      ;
; -3.462 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.332     ; 2.625      ;
; -3.442 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.850     ; 2.587      ;
; -3.416 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.562      ;
; -3.386 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.852     ; 2.529      ;
; -3.371 ; instruction_decoder:instruction_dec|control_out[38]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.330     ; 2.536      ;
; -3.359 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.852     ; 2.502      ;
; -3.350 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.496      ;
; -3.333 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.479      ;
; -3.312 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.852     ; 2.455      ;
; -3.291 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.437      ;
; -3.209 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.850     ; 2.354      ;
; -3.159 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.305      ;
; -3.121 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.849     ; 2.267      ;
; -3.114 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.850     ; 2.259      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -3.002 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.350      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.922 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.637     ; 2.270      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.799 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.497      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.789 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.287     ; 2.487      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[5]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.728 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -2.497     ; 1.226      ;
; -2.716 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.970      ;
; -2.687 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.941      ;
; -2.650 ; clock:clo|state.state_6                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.669     ; 1.966      ;
; -2.637 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.981      ;
; -2.634 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.978      ;
; -2.595 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.849      ;
; -2.595 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.668     ; 2.922      ;
; -2.593 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.665     ; 2.923      ;
; -2.588 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.842      ;
; -2.584 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.667     ; 2.912      ;
; -2.570 ; clock:clo|state.state_8                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.669     ; 1.886      ;
; -2.570 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.824      ;
; -2.566 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.820      ;
; -2.559 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.813      ;
; -2.557 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.251     ; 2.801      ;
; -2.556 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.152     ; 2.899      ;
; -2.555 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T5_6     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.670     ; 2.880      ;
; -2.541 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.241     ; 2.795      ;
; -2.540 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                               ; intruction_reg:ins_reg|q[5]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 1.000        ; -2.615     ; 0.920      ;
; -2.525 ; predecode_logic:pr_logic|cycles[0]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.077     ; 0.943      ;
; -2.516 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.860      ;
; -2.513 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.857      ;
; -2.509 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.853      ;
; -2.506 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.850      ;
; -2.491 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.835      ;
; -2.490 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.150     ; 2.835      ;
; -2.490 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.055     ; 0.930      ;
; -2.488 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.151     ; 2.832      ;
; -2.479 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.668     ; 2.806      ;
; -2.479 ; predecode_logic:pr_logic|cycles[2]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -2.057     ; 0.917      ;
; -2.478 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.668     ; 2.805      ;
; -2.472 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.665     ; 2.802      ;
; -2.472 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.668     ; 2.799      ;
; -2.465 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.665     ; 2.795      ;
; -2.463 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.667     ; 2.791      ;
; -2.456 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T4_R7_p  ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.667     ; 2.784      ;
; -2.447 ; clock:clo|state.state_7                                                   ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.319     ; 2.113      ;
; -2.447 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.665     ; 2.777      ;
; -2.439 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T4_5     ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.670     ; 2.764      ;
; -2.438 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T4_R7_np ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -0.670     ; 2.763      ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock:clo|state.state_3'                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                     ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -3.260 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 4.198      ;
; -3.191 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.996      ; 4.682      ;
; -3.167 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 4.657      ;
; -3.135 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 4.198      ;
; -3.082 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 0.365      ; 4.442      ;
; -3.014 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 4.504      ;
; -2.994 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.996      ; 4.485      ;
; -2.990 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.999      ; 4.484      ;
; -2.877 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.004      ; 4.376      ;
; -2.408 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.996      ; 3.899      ;
; -2.408 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 3.346      ;
; -2.301 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.005      ; 3.801      ;
; -2.283 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 3.346      ;
; -2.245 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.000      ; 3.740      ;
; -2.183 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 3.673      ;
; -1.920 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.420      ; 5.335      ;
; -1.888 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 2.826      ;
; -1.861 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.999      ; 3.355      ;
; -1.855 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 2.793      ;
; -1.822 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 2.760      ;
; -1.800 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.005      ; 3.300      ;
; -1.763 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 2.826      ;
; -1.730 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 2.793      ;
; -1.728 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.000      ; 3.223      ;
; -1.697 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 2.760      ;
; -1.626 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.999      ; 3.120      ;
; -1.605 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 3.095      ;
; -1.583 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.999      ; 3.077      ;
; -1.576 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 2.514      ;
; -1.497 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.308      ;
; -1.496 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.307      ;
; -1.493 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.304      ;
; -1.492 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.303      ;
; -1.474 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.004      ; 2.973      ;
; -1.460 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.031     ; 1.414      ;
; -1.454 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.031     ; 1.408      ;
; -1.453 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.411      ; 2.359      ;
; -1.451 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 2.514      ;
; -1.417 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.228      ;
; -1.416 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.227      ;
; -1.413 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.224      ;
; -1.412 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.174     ; 1.223      ;
; -1.380 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.031     ; 1.334      ;
; -1.374 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -1.031     ; 1.328      ;
; -1.335 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.002      ; 2.832      ;
; -1.329 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.414      ; 2.238      ;
; -1.319 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.270      ; 4.584      ;
; -1.294 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.455      ;
; -1.293 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.454      ;
; -1.290 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.451      ;
; -1.289 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.450      ;
; -1.284 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.445      ;
; -1.283 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.444      ;
; -1.280 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.441      ;
; -1.279 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.824     ; 1.440      ;
; -1.272 ; clock:clo|state.state_6                                                      ; ins_reg_clk                                 ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; 0.799      ; 3.056      ;
; -1.271 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.416      ; 2.182      ;
; -1.257 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.681     ; 1.561      ;
; -1.251 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.681     ; 1.555      ;
; -1.247 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.681     ; 1.551      ;
; -1.241 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; -0.681     ; 1.545      ;
; -1.236 ; mem_data_reg:data_reg|register_8bit:l1|q[2]                                  ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.419      ; 4.650      ;
; -1.227 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.417      ; 2.139      ;
; -1.205 ; y_index:y_in|q[3]                                                            ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.434      ; 2.634      ;
; -1.190 ; y_index:y_in|q[4]                                                            ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.434      ; 2.619      ;
; -1.181 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.004      ; 2.680      ;
; -1.155 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.008      ; 2.658      ;
; -1.155 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.008      ; 2.658      ;
; -1.152 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.058      ; 1.705      ;
; -1.143 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.008      ; 2.646      ;
; -1.140 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.008      ; 2.643      ;
; -1.131 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.009      ; 2.635      ;
; -1.118 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.004      ; 2.617      ;
; -1.117 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.998      ; 2.610      ;
; -1.102 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.998      ; 2.595      ;
; -1.100 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 2.590      ;
; -1.082 ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 2.020      ;
; -1.071 ; mem_data_reg:data_reg|register_8bit:l1|q[7]                                  ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; 2.420      ; 4.486      ;
; -1.069 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.000      ; 2.564      ;
; -1.059 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.414      ; 1.968      ;
; -1.058 ; clock:clo|state.state_8                                                      ; ins_reg_clk                                 ; clk_25mhz                   ; clock:clo|state.state_3 ; 1.000        ; 0.799      ; 2.842      ;
; -1.036 ; y_index:y_in|q[1]                                                            ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.432      ; 2.463      ;
; -1.019 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.002      ; 2.516      ;
; -1.015 ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3     ; clock:clo|state.state_3 ; 1.000        ; -0.057     ; 1.953      ;
; -1.014 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.999      ; 2.508      ;
; -1.004 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.002      ; 2.501      ;
; -0.990 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.002      ; 2.487      ;
; -0.983 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.994      ; 2.472      ;
; -0.983 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.994      ; 2.472      ;
; -0.982 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.009      ; 2.486      ;
; -0.971 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.994      ; 2.460      ;
; -0.968 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.994      ; 2.457      ;
; -0.959 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.995      ; 2.449      ;
; -0.957 ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.068      ; 2.020      ;
; -0.955 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.414      ; 1.864      ;
; -0.945 ; x_index:x_in|q[2]                                                            ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.432      ; 2.372      ;
; -0.929 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 1.005      ; 2.429      ;
; -0.916 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_3 ; 0.500        ; 0.998      ; 2.409      ;
; -0.911 ; x_index:x_in|q[0]                                                            ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 1.000        ; 0.432      ; 2.338      ;
; -0.908 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1     ; clock:clo|state.state_3 ; 0.500        ; 0.417      ; 1.820      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                      ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                             ; Launch Clock            ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; -3.084 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.415     ; 2.380      ;
; -2.679 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.094      ; 2.895      ;
; -2.572 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 3.455      ;
; -2.565 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.097      ; 3.603      ;
; -2.525 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.099      ; 3.410      ;
; -2.521 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 3.404      ;
; -2.506 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.414      ;
; -2.493 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.099      ; 3.389      ;
; -2.463 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.285      ; 2.459      ;
; -2.378 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.286      ;
; -2.377 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.285      ;
; -2.324 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.818      ; 3.265      ;
; -2.288 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.196      ;
; -2.281 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 2.244      ;
; -2.275 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 3.158      ;
; -2.263 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 3.146      ;
; -2.251 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 2.214      ;
; -2.246 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 2.209      ;
; -2.221 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 2.184      ;
; -2.218 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.126      ;
; -2.205 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.764      ; 3.910      ;
; -2.200 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.091      ; 3.101      ;
; -2.187 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.739      ;
; -2.175 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 3.058      ;
; -2.171 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.079      ;
; -2.161 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.794      ; 3.077      ;
; -2.151 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.117      ; 3.072      ;
; -2.144 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 2.107      ;
; -2.130 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.794      ; 3.046      ;
; -2.097 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.764      ; 3.802      ;
; -2.094 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 2.977      ;
; -2.057 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.609      ;
; -2.007 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 1.970      ;
; -1.982 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.761      ; 2.865      ;
; -1.975 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.797      ; 3.713      ;
; -1.935 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.799      ; 3.520      ;
; -1.892 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.799      ; 3.633      ;
; -1.884 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.771      ; 3.597      ;
; -1.863 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.812      ; 3.450      ;
; -1.847 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.799      ; 3.443      ;
; -1.834 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.803      ; 3.442      ;
; -1.833 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.252      ; 1.796      ;
; -1.832 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.764      ; 3.537      ;
; -1.814 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.511      ;
; -1.802 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.764      ; 3.507      ;
; -1.796 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.802      ; 3.367      ;
; -1.792 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.344      ;
; -1.776 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.771      ; 3.489      ;
; -1.773 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.470      ;
; -1.770 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 2.678      ;
; -1.765 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.473      ;
; -1.762 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.314      ;
; -1.755 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.771      ; 3.468      ;
; -1.753 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.845      ; 3.373      ;
; -1.745 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.937      ; 3.629      ;
; -1.708 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.770      ; 3.283      ;
; -1.700 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.769      ; 3.238      ;
; -1.676 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.812      ; 3.263      ;
; -1.669 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.769      ; 3.207      ;
; -1.660 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.908      ; 3.515      ;
; -1.655 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.810      ; 3.370      ;
; -1.652 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.215      ;
; -1.649 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.812      ; 3.236      ;
; -1.645 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.789      ; 3.375      ;
; -1.636 ; status_register:flag_reg|register_8bit:l1|q[0] ; instruction_decoder:instruction_dec|control_out[32] ; clock:clo|state.state_1 ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.532     ; 0.814      ;
; -1.634 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.752      ; 3.335      ;
; -1.629 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[46] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.868      ; 3.434      ;
; -1.629 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.769      ; 3.167      ;
; -1.628 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.904      ; 3.479      ;
; -1.626 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.812      ; 3.213      ;
; -1.625 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.812      ; 3.212      ;
; -1.618 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.758      ; 3.186      ;
; -1.616 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.795      ; 3.029      ;
; -1.608 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.817      ; 3.229      ;
; -1.599 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.296      ;
; -1.599 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.758      ; 3.167      ;
; -1.598 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.769      ; 3.136      ;
; -1.579 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[36] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.810      ; 3.148      ;
; -1.578 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.275      ;
; -1.578 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.904      ; 3.429      ;
; -1.573 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.762      ; 2.953      ;
; -1.568 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.276      ;
; -1.563 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.908      ; 3.418      ;
; -1.559 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.929      ; 3.199      ;
; -1.559 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.256      ;
; -1.554 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.791      ; 3.155      ;
; -1.553 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.758      ; 3.121      ;
; -1.547 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.904      ; 3.398      ;
; -1.542 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[18] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.756      ; 3.108      ;
; -1.542 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.250      ;
; -1.540 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.908      ; 3.395      ;
; -1.535 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.098      ;
; -1.530 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.791      ; 3.131      ;
; -1.528 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.908      ; 3.383      ;
; -1.524 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.764      ; 3.229      ;
; -1.524 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.087      ;
; -1.518 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.843      ; 3.266      ;
; -1.508 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.785      ; 3.242      ;
; -1.501 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.766      ; 3.209      ;
; -1.500 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.770      ; 3.075      ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_25mhz'                                                                                                                                                   ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -1.174 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.740      ;
; -1.174 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.740      ;
; -1.154 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.736     ; 0.903      ;
; -1.094 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.660      ;
; -1.094 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.660      ;
; -1.002 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.737     ; 0.750      ;
; -0.948 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.887      ;
; -0.948 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.887      ;
; -0.941 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.737     ; 0.689      ;
; -0.938 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.877      ;
; -0.938 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.877      ;
; -0.903 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.469      ;
; -0.901 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.467      ;
; -0.884 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.736     ; 0.633      ;
; -0.881 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.737     ; 0.629      ;
; -0.868 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.737     ; 0.616      ;
; -0.828 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.091     ; 1.732      ;
; -0.823 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.389      ;
; -0.821 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.429     ; 1.387      ;
; -0.810 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.398     ; 0.897      ;
; -0.748 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.091     ; 1.652      ;
; -0.735 ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.071     ; 1.659      ;
; -0.709 ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.430     ; 1.274      ;
; -0.677 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.616      ;
; -0.675 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.614      ;
; -0.667 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.606      ;
; -0.665 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.056     ; 1.604      ;
; -0.619 ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.430     ; 1.184      ;
; -0.606 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.399     ; 0.692      ;
; -0.602 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.282      ; 1.879      ;
; -0.592 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.282      ; 1.869      ;
; -0.529 ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 1.467      ;
; -0.409 ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.409     ; 0.995      ;
; -0.264 ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.281      ; 1.540      ;
; -0.229 ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.281      ; 1.505      ;
; -0.177 ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 1.115      ;
; -0.084 ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 1.022      ;
; 0.043  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 0.895      ;
; 0.066  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 0.872      ;
; 0.095  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.500        ; 2.037      ; 2.607      ;
; 0.108  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.281      ; 1.168      ;
; 0.180  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 0.758      ;
; 0.194  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.500        ; 2.037      ; 2.508      ;
; 0.323  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 0.615      ;
; 0.332  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.057     ; 0.606      ;
; 0.474  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.256      ; 0.777      ;
; 0.476  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.256      ; 0.775      ;
; 0.625  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 1.000        ; 2.037      ; 2.577      ;
; 0.646  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 1.000        ; 2.037      ; 2.556      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                       ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.122 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 2.875      ; 1.933      ;
; -1.073 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 2.855      ; 1.962      ;
; -1.069 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 2.853      ; 1.964      ;
; -0.646 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 2.853      ; 1.907      ;
; -0.644 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 2.875      ; 1.931      ;
; -0.622 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 2.855      ; 1.933      ;
; 0.207  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.562      ; 1.289      ;
; 0.211  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.560      ; 1.291      ;
; 0.454  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.419      ; 1.393      ;
; 0.479  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.582      ; 1.581      ;
; 0.486  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.417      ; 1.423      ;
; 0.488  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.560      ; 1.568      ;
; 0.545  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.417      ; 1.482      ;
; 0.672  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.419      ; 1.611      ;
; 0.791  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.562      ; 1.873      ;
; 0.851  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.439      ; 1.810      ;
; 0.883  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.582      ; 1.985      ;
; 0.906  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.560      ; 1.986      ;
; 0.908  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.560      ; 1.988      ;
; 0.917  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.562      ; 1.999      ;
; 0.932  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.562      ; 2.014      ;
; 1.202  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.582      ; 2.304      ;
; 1.226  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.439      ; 2.185      ;
; 1.240  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.582      ; 2.342      ;
; 2.645  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.411     ; 1.754      ;
; 2.698  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.391     ; 1.827      ;
; 2.810  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.413     ; 1.917      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock:clo|state.state_3'                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                     ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.882 ; clock:clo|state.state_3                                                      ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 3.445      ; 2.887      ;
; -0.879 ; clock:clo|state.state_1                                                      ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 3.445      ; 2.910      ;
; -0.386 ; clock:clo|state.state_3                                                      ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; -0.500       ; 3.445      ; 2.903      ;
; -0.332 ; clock:clo|state.state_1                                                      ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; -0.500       ; 3.445      ; 2.957      ;
; -0.325 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 1.790      ;
; -0.321 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 1.794      ;
; -0.225 ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 1.554      ;
; -0.143 ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 1.636      ;
; -0.048 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.066      ;
; -0.044 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.070      ;
; -0.001 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.113      ;
; 0.003  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.117      ;
; 0.031  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 2.146      ;
; 0.035  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 2.150      ;
; 0.052  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.830      ;
; 0.085  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.199      ;
; 0.089  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.203      ;
; 0.098  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 2.213      ;
; 0.099  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.877      ;
; 0.102  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.941      ; 2.217      ;
; 0.108  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.222      ;
; 0.112  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.226      ;
; 0.121  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.235      ;
; 0.125  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.940      ; 2.239      ;
; 0.131  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 1.910      ;
; 0.134  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.912      ;
; 0.173  ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 0.847      ;
; 0.181  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.959      ;
; 0.185  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.963      ;
; 0.198  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 1.977      ;
; 0.208  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.986      ;
; 0.213  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 1.992      ;
; 0.221  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 1.999      ;
; 0.267  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 2.045      ;
; 0.280  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.605      ; 2.059      ;
; 0.290  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 2.068      ;
; 0.303  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.604      ; 2.081      ;
; 0.334  ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 2.486      ; 2.964      ;
; 0.343  ; x_index:x_in|q[5]                                                            ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.368      ;
; 0.500  ; y_index:y_in|q[5]                                                            ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.525      ;
; 0.501  ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 1.175      ;
; 0.542  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.335      ; 1.541      ;
; 0.550  ; y_index:y_in|q[6]                                                            ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.575      ;
; 0.554  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 1.554      ;
; 0.580  ; x_index:x_in|q[6]                                                            ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.605      ;
; 0.584  ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; 0.000        ; 3.977      ; 4.905      ;
; 0.594  ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.408      ; 2.176      ;
; 0.598  ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.408      ; 2.180      ;
; 0.610  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.337      ; 1.611      ;
; 0.623  ; x_index:x_in|q[7]                                                            ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.648      ;
; 0.646  ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.057      ; 0.847      ;
; 0.678  ; mem_data_reg:data_reg|register_8bit:l1|q[1]                                  ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 2.629      ; 3.451      ;
; 0.694  ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.072      ; 1.940      ;
; 0.704  ; x_index:x_in|q[3]                                                            ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.860      ; 1.728      ;
; 0.723  ; x_index:x_in|q[1]                                                            ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.860      ; 1.747      ;
; 0.737  ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.409      ; 2.320      ;
; 0.741  ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.409      ; 2.324      ;
; 0.745  ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 1.419      ;
; 0.747  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.335      ; 1.746      ;
; 0.755  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 1.755      ;
; 0.776  ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.072      ; 2.022      ;
; 0.787  ; y_index:y_in|q[7]                                                            ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.812      ;
; 0.789  ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 1.463      ;
; 0.795  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 1.795      ;
; 0.797  ; y_index:y_in|q[2]                                                            ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.861      ; 1.822      ;
; 0.812  ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 1.486      ;
; 0.816  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.332      ; 1.812      ;
; 0.821  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 1.821      ;
; 0.821  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.335      ; 1.820      ;
; 0.833  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 1.833      ;
; 0.837  ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.073      ; 2.084      ;
; 0.856  ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.332      ; 1.852      ;
; 0.875  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.193      ; 1.732      ;
; 0.875  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.193      ; 1.732      ;
; 0.875  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.193      ; 1.732      ;
; 0.889  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.334      ; 1.887      ;
; 0.899  ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.327      ; 1.890      ;
; 0.909  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.334      ; 1.907      ;
; 0.910  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.335      ; 1.909      ;
; 0.919  ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.073      ; 2.166      ;
; 0.928  ; x_index:x_in|q[4]                                                            ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.860      ; 1.952      ;
; 0.974  ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.057      ; 1.175      ;
; 0.983  ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.328      ; 1.975      ;
; 0.988  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.331      ; 1.983      ;
; 1.021  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.193      ; 1.878      ;
; 1.021  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.193      ; 1.878      ;
; 1.027  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.332      ; 2.023      ;
; 1.034  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.336      ; 2.034      ;
; 1.038  ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.335      ; 2.037      ;
; 1.041  ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.331      ; 2.036      ;
; 1.044  ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.337      ; 2.045      ;
; 1.045  ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.341      ; 2.050      ;
; 1.046  ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.510      ; 1.720      ;
; 1.060  ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; -0.500       ; 3.977      ; 4.881      ;
; 1.117  ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.334      ; 2.115      ;
; 1.119  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; -0.500       ; 0.859      ; 1.642      ;
; 1.124  ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.331      ; 2.119      ;
; 1.129  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.194      ; 1.987      ;
; 1.129  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.194      ; 1.987      ;
; 1.129  ; instruction_decoder:instruction_dec|control_out[48]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 1.194      ; 1.987      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock:clo|state.state_1'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.686 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; 0.000        ; 3.320      ; 2.978      ;
; -0.221 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; -0.500       ; 3.320      ; 2.943      ;
; -0.122 ; instruction_decoder:instruction_dec|r_w                                      ; ready:ready_map|rdy                                                          ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 2.195      ; 1.737      ;
; -0.050 ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.884      ; 1.998      ;
; -0.034 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 1.790      ;
; -0.030 ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 1.794      ;
; -0.005 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.884      ; 2.043      ;
; 0.066  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.314      ; 1.554      ;
; 0.104  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.561      ;
; 0.108  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.565      ;
; 0.117  ; instruction_decoder:instruction_dec|control_out[58]                          ; status_register:flag_reg|register_8bit:l1|q[0]                               ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.667      ; 0.448      ;
; 0.148  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.314      ; 1.636      ;
; 0.193  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.650      ;
; 0.197  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.654      ;
; 0.204  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.660      ;
; 0.204  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.325      ;
; 0.208  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.664      ;
; 0.211  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.667      ;
; 0.211  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.667      ;
; 0.215  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.671      ;
; 0.215  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.671      ;
; 0.223  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.679      ;
; 0.224  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.680      ;
; 0.227  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.683      ;
; 0.228  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.684      ;
; 0.229  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.685      ;
; 0.233  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.689      ;
; 0.241  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.280      ; 1.695      ;
; 0.243  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.066      ;
; 0.245  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.280      ; 1.699      ;
; 0.247  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.070      ;
; 0.255  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.714      ;
; 0.259  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.718      ;
; 0.260  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.719      ;
; 0.264  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.723      ;
; 0.265  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.722      ;
; 0.265  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.722      ;
; 0.265  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.722      ;
; 0.265  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.722      ;
; 0.269  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.726      ;
; 0.269  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.726      ;
; 0.269  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.726      ;
; 0.269  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.283      ; 1.726      ;
; 0.286  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.407      ;
; 0.290  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.113      ;
; 0.293  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.414      ;
; 0.294  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.117      ;
; 0.298  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.069      ; 0.511      ;
; 0.304  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.424      ;
; 0.311  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.431      ;
; 0.311  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.431      ;
; 0.311  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.056      ; 0.511      ;
; 0.322  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 2.146      ;
; 0.323  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.443      ;
; 0.324  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.444      ;
; 0.326  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 2.150      ;
; 0.326  ; instruction_decoder:instruction_dec|control_out[46]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.569      ; 0.559      ;
; 0.329  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.449      ;
; 0.341  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.944      ; 1.459      ;
; 0.342  ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.057      ; 0.543      ;
; 0.343  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.313      ; 1.830      ;
; 0.355  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.949      ; 1.478      ;
; 0.360  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.949      ; 1.483      ;
; 0.365  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.486      ;
; 0.365  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.486      ;
; 0.365  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.486      ;
; 0.365  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.486      ;
; 0.375  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.947      ; 1.496      ;
; 0.376  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.199      ;
; 0.380  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.203      ;
; 0.386  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.506      ;
; 0.389  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 2.213      ;
; 0.390  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.313      ; 1.877      ;
; 0.393  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.513      ;
; 0.393  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.513      ;
; 0.393  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.650      ; 2.217      ;
; 0.399  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.222      ;
; 0.400  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.856      ;
; 0.403  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.226      ;
; 0.404  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.282      ; 1.860      ;
; 0.405  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.525      ;
; 0.406  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.526      ;
; 0.411  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.946      ; 1.531      ;
; 0.412  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.235      ;
; 0.416  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.649      ; 2.239      ;
; 0.421  ; instruction_decoder:instruction_dec|control_out[9]                           ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 0.684      ; 0.769      ;
; 0.422  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.314      ; 1.910      ;
; 0.423  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.944      ; 1.541      ;
; 0.425  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.313      ; 1.912      ;
; 0.436  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[5]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.895      ;
; 0.437  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.949      ; 1.560      ;
; 0.440  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[5]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.285      ; 1.899      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[6]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
; 0.442  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.293      ; 1.909      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                   ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.653 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.892      ; 2.419      ;
; -0.626 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.906      ; 2.460      ;
; -0.610 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.759      ; 2.329      ;
; -0.589 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.750      ; 2.341      ;
; -0.572 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.901      ; 2.509      ;
; -0.558 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.903      ; 2.525      ;
; -0.515 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.893      ; 2.558      ;
; -0.512 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.803      ; 2.471      ;
; -0.462 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.756      ; 2.474      ;
; -0.449 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.905      ; 2.636      ;
; -0.431 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.760      ; 2.509      ;
; -0.427 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.755      ; 2.508      ;
; -0.426 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.893      ; 2.647      ;
; -0.408 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.761      ; 2.533      ;
; -0.403 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.747      ; 2.524      ;
; -0.403 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.863      ; 2.640      ;
; -0.396 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.804      ; 2.588      ;
; -0.396 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.800      ; 2.584      ;
; -0.369 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.775      ; 2.586      ;
; -0.336 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.746      ; 2.590      ;
; -0.306 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.755      ; 2.629      ;
; -0.295 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.745      ; 2.630      ;
; -0.293 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.753      ; 2.640      ;
; -0.288 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.752      ; 2.644      ;
; -0.256 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.802      ; 2.726      ;
; -0.247 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.803      ; 2.736      ;
; -0.244 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.802      ; 2.738      ;
; -0.243 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.752      ; 2.689      ;
; -0.201 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.892      ; 2.391      ;
; -0.195 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.906      ; 2.411      ;
; -0.194 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.774      ; 2.760      ;
; -0.187 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.750      ; 2.263      ;
; -0.165 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.759      ; 2.294      ;
; -0.165 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.901      ; 2.436      ;
; -0.145 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 2.741      ; 2.776      ;
; -0.108 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.893      ; 2.485      ;
; -0.057 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.756      ; 2.399      ;
; -0.049 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.903      ; 2.554      ;
; -0.047 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.803      ; 2.456      ;
; -0.045 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.905      ; 2.560      ;
; -0.028 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.893      ; 2.565      ;
; -0.001 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.800      ; 2.499      ;
; 0.002  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.761      ; 2.463      ;
; 0.010  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.760      ; 2.470      ;
; 0.013  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.804      ; 2.517      ;
; 0.016  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|r_w             ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.178      ; 1.374      ;
; 0.033  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.755      ; 2.488      ;
; 0.050  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.747      ; 2.497      ;
; 0.070  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.775      ; 2.545      ;
; 0.085  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.863      ; 2.648      ;
; 0.091  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.746      ; 2.537      ;
; 0.124  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.752      ; 2.576      ;
; 0.134  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.745      ; 2.579      ;
; 0.160  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.752      ; 2.612      ;
; 0.184  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.755      ; 2.639      ;
; 0.184  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.063      ; 1.767      ;
; 0.199  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.802      ; 2.701      ;
; 0.206  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.803      ; 2.709      ;
; 0.207  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.753      ; 2.660      ;
; 0.229  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.774      ; 2.703      ;
; 0.229  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.802      ; 2.731      ;
; 0.247  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.063      ; 1.830      ;
; 0.250  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.974      ; 1.744      ;
; 0.285  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.094      ; 1.899      ;
; 0.298  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.741      ; 2.739      ;
; 0.308  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.922      ; 1.750      ;
; 0.332  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[54] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.922      ; 1.774      ;
; 0.340  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.073      ; 1.933      ;
; 0.356  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.970      ; 1.846      ;
; 0.356  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.917      ; 1.793      ;
; 0.400  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.961      ; 1.881      ;
; 0.406  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.944      ; 1.870      ;
; 0.409  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.105      ; 2.034      ;
; 0.419  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.073      ; 2.012      ;
; 0.440  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.103      ; 2.063      ;
; 0.443  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.944      ; 1.907      ;
; 0.445  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.923      ; 1.888      ;
; 0.466  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.076      ; 2.062      ;
; 0.471  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.063      ; 2.054      ;
; 0.478  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|r_w             ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.178      ; 1.356      ;
; 0.492  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.955      ; 1.967      ;
; 0.527  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.063      ; 2.110      ;
; 0.546  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.957      ; 2.023      ;
; 0.553  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.073      ; 2.146      ;
; 0.555  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[35] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.973      ; 2.048      ;
; 0.557  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.071      ; 2.148      ;
; 0.571  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.073      ; 2.164      ;
; 0.576  ; timing_generation:tim_gen|state.T2_T0  ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.108      ; 2.204      ;
; 0.583  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.063      ; 2.166      ;
; 0.593  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.926      ; 2.039      ;
; 0.597  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.974      ; 2.091      ;
; 0.602  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.970      ; 2.092      ;
; 0.637  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.917      ; 2.074      ;
; 0.656  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.962      ; 2.138      ;
; 0.671  ; intruction_reg:ins_reg|q[4]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.917      ; 2.108      ;
; 0.683  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.970      ; 2.173      ;
; 0.685  ; intruction_reg:ins_reg|q[4]            ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.930      ; 2.135      ;
; 0.690  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.915      ; 2.125      ;
; 0.699  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.963      ; 2.182      ;
; 0.700  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 2.075      ; 2.295      ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_25mhz'                                                                                                                                                    ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.105 ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.000        ; 2.117      ; 2.366      ;
; -0.010 ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.000        ; 2.117      ; 2.461      ;
; 0.137  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.430      ; 0.711      ;
; 0.141  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.430      ; 0.715      ;
; 0.327  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.528      ;
; 0.336  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.537      ;
; 0.388  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; -0.500       ; 2.117      ; 2.359      ;
; 0.445  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; -0.500       ; 2.117      ; 2.416      ;
; 0.491  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.409      ; 1.044      ;
; 0.500  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.701      ;
; 0.559  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.760      ;
; 0.566  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.767      ;
; 0.719  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 0.920      ;
; 0.809  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.409      ; 1.362      ;
; 0.840  ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 1.041      ;
; 0.854  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.409      ; 1.407      ;
; 1.034  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.281     ; 0.897      ;
; 1.155  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.195     ; 0.634      ;
; 1.158  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.057      ; 1.359      ;
; 1.170  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.410      ; 1.724      ;
; 1.174  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.410      ; 1.728      ;
; 1.195  ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.256     ; 1.083      ;
; 1.229  ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.256     ; 1.117      ;
; 1.235  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.071      ; 1.450      ;
; 1.247  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.097      ; 1.488      ;
; 1.312  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.514      ;
; 1.313  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.515      ;
; 1.316  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.518      ;
; 1.317  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.519      ;
; 1.329  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.097      ; 1.570      ;
; 1.347  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.194     ; 0.827      ;
; 1.389  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.278      ;
; 1.390  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.279      ;
; 1.404  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.547     ; 0.531      ;
; 1.457  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.546     ; 0.585      ;
; 1.459  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.547     ; 0.586      ;
; 1.459  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.546     ; 0.587      ;
; 1.471  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.360      ;
; 1.472  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.361      ;
; 1.488  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.547     ; 0.615      ;
; 1.574  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.776      ;
; 1.574  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.776      ;
; 1.574  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.547     ; 0.701      ;
; 1.578  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.780      ;
; 1.578  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.058      ; 1.780      ;
; 1.651  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.540      ;
; 1.651  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.540      ;
; 1.733  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.622      ;
; 1.733  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.255     ; 1.622      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ins_reg_clk'                                                                                                                                                            ;
+-------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.035 ; timing_generation:tim_gen|state.T2_4        ; timing_generation:tim_gen|state.T3_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.785      ; 1.964      ;
; 0.041 ; timing_generation:tim_gen|state.T2_5        ; timing_generation:tim_gen|state.T3_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.793      ; 1.978      ;
; 0.058 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 2.786      ; 3.188      ;
; 0.124 ; timing_generation:tim_gen|state.T2_R7       ; timing_generation:tim_gen|state.T3_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.793      ; 2.061      ;
; 0.125 ; timing_generation:tim_gen|state.T2_7        ; timing_generation:tim_gen|state.T3_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.794      ; 2.063      ;
; 0.128 ; timing_generation:tim_gen|state.T2_R6       ; timing_generation:tim_gen|state.T3_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.787      ; 2.059      ;
; 0.185 ; timing_generation:tim_gen|state.T2_6        ; timing_generation:tim_gen|state.T3_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.792      ; 2.121      ;
; 0.299 ; timing_generation:tim_gen|state.T2_R5       ; timing_generation:tim_gen|state.T3_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.785      ; 2.228      ;
; 0.333 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.034      ; 0.511      ;
; 0.336 ; timing_generation:tim_gen|state.T3_7        ; timing_generation:tim_gen|state.T4_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.057      ; 0.537      ;
; 0.349 ; clock:clo|state.state_5                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.749      ; 1.272      ;
; 0.353 ; clock:clo|state.state_7                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.749      ; 1.276      ;
; 0.361 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.755      ;
; 0.405 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.799      ;
; 0.431 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.825      ;
; 0.449 ; clock:clo|state.state_8                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.413      ; 1.036      ;
; 0.460 ; timing_generation:tim_gen|state.T4_R7_p     ; timing_generation:tim_gen|state.T5_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.660      ;
; 0.471 ; timing_generation:tim_gen|state.T5_R7_p     ; timing_generation:tim_gen|state.T6_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.671      ;
; 0.489 ; timing_generation:tim_gen|state.T3_R5       ; timing_generation:tim_gen|state.T4_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.689      ;
; 0.491 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_T0    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.037      ; 0.672      ;
; 0.492 ; timing_generation:tim_gen|state.T4_R6       ; timing_generation:tim_gen|state.T5_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.692      ;
; 0.496 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.890      ;
; 0.496 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.890      ;
; 0.497 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.891      ;
; 0.501 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.895      ;
; 0.514 ; timing_generation:tim_gen|state.T5_7        ; timing_generation:tim_gen|state.T6_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.058      ; 0.716      ;
; 0.518 ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.058      ; 0.720      ;
; 0.519 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 2.786      ; 3.149      ;
; 0.522 ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.058      ; 0.724      ;
; 0.531 ; clock:clo|state.state_6                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.413      ; 1.118      ;
; 0.546 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.847      ; 1.737      ;
; 0.556 ; timing_generation:tim_gen|state.T2_T0       ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.037      ; 0.737      ;
; 0.567 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.050      ; 1.961      ;
; 0.573 ; timing_generation:tim_gen|state.T4_6        ; timing_generation:tim_gen|state.T5_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.773      ;
; 0.595 ; timing_generation:tim_gen|state.T4_R7_np    ; timing_generation:tim_gen|state.T5_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.795      ;
; 0.683 ; timing_generation:tim_gen|state.T4_7        ; timing_generation:tim_gen|state.T5_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.056      ; 0.883      ;
; 0.685 ; timing_generation:tim_gen|state.T3_6        ; timing_generation:tim_gen|state.T4_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.059      ; 0.888      ;
; 0.686 ; timing_generation:tim_gen|state.T3_5        ; timing_generation:tim_gen|state.T4_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.058      ; 0.888      ;
; 0.714 ; timing_generation:tim_gen|state.T3_R6       ; timing_generation:tim_gen|state.T4_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.055      ; 0.913      ;
; 0.716 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[0]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.988      ; 2.848      ;
; 0.900 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_3     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.293      ;
; 0.900 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.293      ;
; 0.901 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.294      ;
; 0.905 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.298      ;
; 0.929 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.322      ;
; 0.942 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.836      ;
; 0.970 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.864      ;
; 0.971 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.364      ;
; 0.983 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.877      ;
; 0.987 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.380      ;
; 1.000 ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.249      ; 1.393      ;
; 1.048 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.942      ;
; 1.091 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.847      ; 1.782      ;
; 1.095 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.989      ;
; 1.098 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.992      ;
; 1.098 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 1.992      ;
; 1.145 ; timing_generation:tim_gen|state.T2_3        ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.551      ; 1.840      ;
; 1.176 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.050      ; 2.070      ;
; 1.282 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.413     ; 1.033      ;
; 1.386 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.164      ;
; 1.390 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.413     ; 1.141      ;
; 1.424 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.413     ; 1.175      ;
; 1.430 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.208      ;
; 1.485 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.406      ;
; 1.558 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.556     ; 1.166      ;
; 1.629 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.556     ; 1.237      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[7]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[1]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[6]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[5]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[4]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[2]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.695 ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[3]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.079      ; 1.918      ;
; 1.698 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.413     ; 1.449      ;
; 1.737 ; timing_generation:tim_gen|state.T6_R7_p     ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; -1.105     ; 0.776      ;
; 1.775 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.696      ;
; 1.779 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.557      ;
; 1.803 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R5    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.724      ;
; 1.816 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R6    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.737      ;
; 1.826 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.604      ;
; 1.829 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.607      ;
; 1.829 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.607      ;
; 1.831 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.609      ;
; 1.839 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.617      ;
; 1.839 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.617      ;
; 1.840 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.618      ;
; 1.872 ; timing_generation:tim_gen|state.T4_6        ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; -1.105     ; 0.911      ;
; 1.878 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.799      ;
; 1.881 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.802      ;
; 1.907 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.685      ;
; 1.910 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.386     ; 1.688      ;
; 1.915 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.836      ;
; 1.918 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.839      ;
; 1.918 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.839      ;
; 1.919 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.840      ;
; 1.924 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T1P_T1   ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.446     ; 1.642      ;
; 1.924 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.845      ;
; 1.925 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.846      ;
; 1.928 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.849      ;
; 1.928 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.243     ; 1.849      ;
+-------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ins_reg_clk'                                                                                                      ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.545 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.669     ; 1.861      ;
; -2.545 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.669     ; 1.861      ;
; -2.465 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.669     ; 1.781      ;
; -2.465 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.669     ; 1.781      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.360 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.871      ;
; -2.342 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.319     ; 2.008      ;
; -2.342 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.319     ; 2.008      ;
; -2.332 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.319     ; 1.998      ;
; -2.332 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.319     ; 1.998      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.280 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.474     ; 1.791      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.157 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.018      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -2.147 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.124     ; 2.008      ;
; -1.869 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.997     ; 1.857      ;
; -1.789 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.997     ; 1.777      ;
; -1.666 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.647     ; 2.004      ;
; -1.656 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.647     ; 1.994      ;
; -1.302 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.191      ; 2.478      ;
; -1.222 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.191      ; 2.398      ;
; -1.099 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.541      ; 2.625      ;
; -1.089 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.541      ; 2.615      ;
; -0.900 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.193      ; 2.078      ;
; -0.900 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.193      ; 2.078      ;
; -0.818 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.193      ; 1.996      ;
; -0.818 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.193      ; 1.996      ;
; -0.714 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.543      ; 2.242      ;
; -0.714 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.543      ; 2.242      ;
; -0.710 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.543      ; 2.238      ;
; -0.710 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.543      ; 2.238      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.687 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.857      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.607 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.185      ; 1.777      ;
; -0.505 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.186      ; 1.676      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.535      ; 2.004      ;
; -0.478 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.192      ; 1.655      ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; -2.383 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.272      ; 1.394      ;
; -2.303 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.272      ; 1.314      ;
; -2.180 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.622      ; 1.541      ;
; -2.170 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.622      ; 1.531      ;
; -1.547 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.273      ; 1.391      ;
; -1.519 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.293      ; 1.354      ;
; -1.467 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.273      ; 1.311      ;
; -1.439 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.293      ; 1.274      ;
; -1.344 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.623      ; 1.538      ;
; -1.334 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.623      ; 1.528      ;
; -1.316 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.643      ; 1.501      ;
; -1.306 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.643      ; 1.491      ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ins_reg_clk'                                                                                                      ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.794 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.717      ;
; 0.794 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.717      ;
; 0.794 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.717      ;
; 0.798 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.721      ;
; 0.798 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.721      ;
; 0.798 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.749      ; 1.721      ;
; 0.821 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.743      ; 1.738      ;
; 0.825 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.743      ; 1.742      ;
; 0.894 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.481      ;
; 0.894 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.481      ;
; 0.894 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.481      ;
; 0.921 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.407      ; 1.502      ;
; 0.976 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.563      ;
; 0.976 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.563      ;
; 0.976 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.413      ; 1.563      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.979 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.894      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 0.983 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.741      ; 1.898      ;
; 1.003 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.407      ; 1.584      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.079 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.658      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.161 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.405      ; 1.740      ;
; 1.200 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.750      ; 2.124      ;
; 1.200 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.750      ; 2.124      ;
; 1.209 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.750      ; 2.133      ;
; 1.209 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.750      ; 2.133      ;
; 1.320 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.414      ; 1.908      ;
; 1.320 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.414      ; 1.908      ;
; 1.402 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.414      ; 1.990      ;
; 1.402 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.414      ; 1.990      ;
; 1.577 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.748      ; 2.499      ;
; 1.581 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.748      ; 2.503      ;
; 1.677 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.412      ; 2.263      ;
; 1.759 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.412      ; 2.345      ;
; 2.210 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.490     ; 1.894      ;
; 2.214 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.490     ; 1.898      ;
; 2.310 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.826     ; 1.658      ;
; 2.392 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.826     ; 1.740      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.915      ;
; 2.732 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.919      ;
; 2.732 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.919      ;
; 2.732 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.919      ;
; 2.732 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.987     ; 1.919      ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; 1.015 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.838      ; 1.383      ;
; 1.019 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.838      ; 1.387      ;
; 1.073 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.818      ; 1.421      ;
; 1.077 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.818      ; 1.425      ;
; 1.078 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.816      ; 1.424      ;
; 1.082 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.816      ; 1.428      ;
; 1.115 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.502      ; 1.147      ;
; 1.173 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.482      ; 1.185      ;
; 1.178 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.480      ; 1.188      ;
; 1.197 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.502      ; 1.229      ;
; 1.255 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.482      ; 1.267      ;
; 1.260 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.480      ; 1.270      ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz'                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_25mhz ; Rise       ; clk_25mhz                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_1'                                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[7]                                                            ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; 0.256  ; 0.472        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; 0.257  ; 0.473        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[3]                                                            ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[4]                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]       ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ins_reg_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; 0.328  ; 0.512        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_3'                                                                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.259  ; 0.475        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.293  ; 0.509        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.304  ; 0.488        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.341  ; 0.525        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.343  ; 0.527        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|inclk[0]            ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|outclk              ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|datab                       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[6]|clk                        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[7]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[7]|clk                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[7]|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|inclk[0]            ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|outclk              ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|datad                      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|datad                        ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|r_w|datac                           ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|r_w             ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[11] ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[18] ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[27] ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[49] ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[9]  ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[19] ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[51] ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[58] ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[0]  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|combout                    ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[44] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[47] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[50] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[52] ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[54] ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[69] ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[6]  ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|combout                      ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[33] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[34] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[35] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[36] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[38] ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[39] ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|inclk[0]            ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|outclk              ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[46] ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[11]|datad               ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[48] ;
; 0.489 ; 0.489        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[18]|datad               ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[27]|datad               ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[49]|datad               ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[37] ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[40] ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[9]|datad                ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[19]|datad               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[58]|datad               ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[53] ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[0]|datad                ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[46]|datac               ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[1]  ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[44]|datad               ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[47]|datad               ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[48]|datac               ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[50]|datad               ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[54]|datad               ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[28] ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[32] ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[37]|datac               ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[40]|datac               ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[69]|datad               ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[6]|datad                ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[28]|datac               ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[32]|datac               ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[53]|datac               ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[1]|datac                ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[38]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[33]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[33]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[34]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[34]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[35]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[35]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[36]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[36]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[38]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[39]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[39]|datad               ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[1]|datac                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[32]|datac               ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[53]|datac               ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[32] ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[28]|datac               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[37]|datac               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[40]|datac               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[69]|datad               ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[6]|datad                ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[28] ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[48]|datac               ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[1]  ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[53] ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[44]|datad               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[47]|datad               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[50]|datad               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[54]|datad               ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[0]|datad                ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[46]|datac               ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[19]|datad               ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[58]|datad               ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[9]|datad                ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; res             ; clk_25mhz               ; 3.149 ; 3.505 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; 1.203 ; 1.507 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 2.921 ; 3.279 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; 0.524 ; 0.904 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; 2.447 ; 2.844 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; 2.879 ; 3.274 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; 2.209 ; 2.593 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; 2.500 ; 2.914 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.378 ; 0.724 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; 2.921 ; 3.279 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; 2.516 ; 2.926 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; res             ; clk_25mhz               ; -1.138 ; -1.520 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; -0.710 ; -1.008 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 0.072  ; -0.260 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; -0.065 ; -0.430 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; -2.013 ; -2.383 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; -2.433 ; -2.796 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; -1.834 ; -2.201 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; -2.113 ; -2.509 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.072  ; -0.260 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; -2.471 ; -2.800 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; -2.084 ; -2.462 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 6.751  ; 6.831  ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 6.505  ; 6.586  ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 6.751  ; 6.831  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 8.550  ; 8.517  ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 7.979  ; 7.857  ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 7.893  ; 7.777  ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 7.854  ; 7.820  ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 8.550  ; 8.517  ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 7.996  ; 7.905  ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 7.943  ; 7.847  ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 8.316  ; 8.240  ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 7.934  ; 7.869  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 12.186 ; 12.093 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 11.798 ; 11.690 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 11.163 ; 11.037 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 12.163 ; 12.093 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 11.600 ; 11.473 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 11.440 ; 11.289 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 11.160 ; 10.976 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 12.186 ; 12.051 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 12.041 ; 11.834 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 12.017 ; 11.907 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 11.741 ; 11.613 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 10.611 ; 10.456 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 12.017 ; 11.907 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 10.923 ; 10.827 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 10.991 ; 10.870 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 11.667 ; 11.477 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 11.991 ; 11.814 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 11.954 ; 11.734 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 12.477 ; 12.384 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 12.089 ; 11.981 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 11.026 ; 10.917 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 12.454 ; 12.384 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 10.942 ; 10.863 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 10.966 ; 10.851 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 11.055 ; 10.906 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 12.477 ; 12.342 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 12.332 ; 12.125 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 12.149 ; 11.965 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 11.591 ; 11.392 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 10.718 ; 10.492 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 12.149 ; 11.965 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 10.999 ; 10.911 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 10.862 ; 10.754 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 11.549 ; 11.381 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 12.088 ; 11.890 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 11.871 ; 11.640 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 7.396  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 7.396  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 7.257  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 7.257  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 6.168  ; 6.298  ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 6.168  ; 6.298  ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 6.292  ; 6.402  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 5.841  ; 5.689  ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 6.147  ; 6.009  ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 5.940  ; 5.810  ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 6.235  ; 6.117  ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 6.759  ; 6.710  ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 6.394  ; 6.250  ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 5.841  ; 5.689  ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 6.381  ; 6.279  ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 6.115  ; 6.037  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 7.610  ; 7.532  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 8.099  ; 8.021  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 7.704  ; 7.588  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 7.610  ; 7.532  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 8.417  ; 8.398  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 8.131  ; 8.036  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 7.903  ; 7.761  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 8.281  ; 8.189  ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 7.808  ; 7.758  ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 10.027 ; 9.856  ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 11.093 ; 10.949 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 10.027 ; 9.856  ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 11.325 ; 11.197 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 10.402 ; 10.285 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 10.398 ; 10.239 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 10.974 ; 10.748 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 11.361 ; 11.164 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 11.364 ; 11.142 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 6.344  ; 6.228  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 8.680  ; 8.526  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 6.344  ; 6.228  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 6.366  ; 6.318  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 7.385  ; 7.302  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 6.731  ; 6.588  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 8.210  ; 8.088  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 8.123  ; 7.982  ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 6.372  ; 6.255  ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 7.290  ; 7.186  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 7.416  ; 7.260  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 7.405  ; 7.299  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 7.290  ; 7.186  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 8.193  ; 8.104  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 7.982  ; 7.835  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 7.475  ; 7.316  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 7.902  ; 7.753  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 7.556  ; 7.454  ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 5.298  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 5.298  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 5.148  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 5.148  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clock:clo|state.state_1                     ; -2.803 ; -96.026       ;
; ins_reg_clk                                 ; -2.351 ; -34.129       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -2.253 ; -5.575        ;
; clock:clo|state.state_3                     ; -2.118 ; -16.858       ;
; intruction_reg:ins_reg|q[0]                 ; -1.679 ; -26.562       ;
; clk_25mhz                                   ; -0.669 ; -2.809        ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.836 ; -2.456        ;
; clock:clo|state.state_3                     ; -0.579 ; -0.773        ;
; intruction_reg:ins_reg|q[0]                 ; -0.537 ; -10.254       ;
; clock:clo|state.state_1                     ; -0.537 ; -0.873        ;
; clk_25mhz                                   ; -0.172 ; -0.301        ;
; ins_reg_clk                                 ; -0.100 ; -0.332        ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; ins_reg_clk                                 ; -1.280 ; -14.831       ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -1.253 ; -2.616        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; ins_reg_clk                                 ; 0.462 ; 0.000         ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.716 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_25mhz                                   ; -3.000 ; -17.414       ;
; clock:clo|state.state_1                     ; -1.000 ; -66.000       ;
; ins_reg_clk                                 ; -1.000 ; -40.000       ;
; clock:clo|state.state_3                     ; -1.000 ; -17.000       ;
; intruction_reg:ins_reg|q[0]                 ; 0.381  ; 0.000         ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.385  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock:clo|state.state_1'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                   ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -2.803 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.106      ; 3.396      ;
; -2.790 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.387      ;
; -2.647 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.180     ; 2.954      ;
; -2.646 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.243      ;
; -2.634 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 3.235      ;
; -2.617 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.107      ; 3.211      ;
; -2.616 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.121      ; 3.224      ;
; -2.610 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.104      ; 3.201      ;
; -2.609 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.206      ;
; -2.609 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.206      ;
; -2.589 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.186      ;
; -2.588 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.185      ;
; -2.577 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.106      ; 3.170      ;
; -2.554 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 3.151      ;
; -2.551 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.108      ; 3.146      ;
; -2.540 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.496     ; 3.031      ;
; -2.536 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 3.137      ;
; -2.536 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 3.138      ;
; -2.430 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.191     ; 3.226      ;
; -2.417 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.187     ; 3.217      ;
; -2.379 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.976      ;
; -2.317 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; x_index:x_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.273     ; 3.031      ;
; -2.295 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.296      ; 3.078      ;
; -2.262 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.106      ; 2.855      ;
; -2.250 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.847      ;
; -2.234 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.835      ;
; -2.214 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.812      ;
; -2.207 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.295      ; 2.989      ;
; -2.201 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 2.803      ;
; -2.194 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.108      ; 2.789      ;
; -2.194 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.791      ;
; -2.182 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.112      ; 2.781      ;
; -2.181 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.782      ;
; -2.181 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.187     ; 2.981      ;
; -2.172 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.295      ; 2.954      ;
; -2.160 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.299      ; 2.946      ;
; -2.156 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.500     ; 2.643      ;
; -2.152 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.750      ;
; -2.131 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.183     ; 2.435      ;
; -2.109 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.296      ; 2.892      ;
; -2.096 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.117      ; 2.700      ;
; -2.088 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.498     ; 2.577      ;
; -2.084 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.118      ; 2.689      ;
; -2.084 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[3]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.113      ; 2.684      ;
; -2.070 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.116      ; 2.673      ;
; -2.066 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.311     ; 2.742      ;
; -2.062 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.300      ; 2.849      ;
; -2.055 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.652      ;
; -2.024 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.502     ; 2.509      ;
; -2.019 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 2.621      ;
; -2.019 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.105      ; 2.611      ;
; -2.011 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.498     ; 2.500      ;
; -2.010 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.608      ;
; -1.986 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.583      ;
; -1.980 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.578      ;
; -1.972 ; instruction_decoder:instruction_dec|control_out[18]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.118      ; 2.577      ;
; -1.965 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 2.567      ;
; -1.945 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[5]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.546      ;
; -1.939 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.106      ; 2.532      ;
; -1.933 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.277     ; 2.643      ;
; -1.922 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.001     ; 2.908      ;
; -1.920 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.521      ;
; -1.907 ; instruction_decoder:instruction_dec|control_out[19]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.105      ; 2.499      ;
; -1.897 ; instruction_decoder:instruction_dec|control_out[44]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.495      ;
; -1.893 ; instruction_decoder:instruction_dec|control_out[0]                           ; x_index:x_in|q[2]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.490      ;
; -1.893 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.113      ; 2.493      ;
; -1.880 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 0.500        ; -0.185     ; 2.182      ;
; -1.865 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; y_index:y_in|q[3]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.275     ; 2.577      ;
; -1.854 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.107      ; 2.448      ;
; -1.838 ; instruction_decoder:instruction_dec|control_out[49]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 2.440      ;
; -1.838 ; instruction_decoder:instruction_dec|control_out[49]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.115      ; 2.440      ;
; -1.820 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.421      ;
; -1.820 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[6]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.421      ;
; -1.819 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[7]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.416      ;
; -1.806 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.404      ;
; -1.801 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.279     ; 2.509      ;
; -1.792 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]                                ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.037     ; 2.742      ;
; -1.788 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.110      ; 2.385      ;
; -1.788 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; x_index:x_in|q[5]                                                         ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.275     ; 2.500      ;
; -1.779 ; y_index:y_in|q[4]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.039     ; 2.727      ;
; -1.777 ; instruction_decoder:instruction_dec|control_out[0]                           ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.106      ; 2.370      ;
; -1.777 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.375      ;
; -1.775 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; y_index:y_in|q[5]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.498     ; 2.264      ;
; -1.769 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.111      ; 2.367      ;
; -1.765 ; instruction_decoder:instruction_dec|control_out[49]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.112      ; 2.364      ;
; -1.762 ; instruction_decoder:instruction_dec|control_out[50]                          ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.108      ; 2.357      ;
; -1.744 ; instruction_decoder:instruction_dec|control_out[0]                           ; y_index:y_in|q[2]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.108      ; 2.339      ;
; -1.741 ; instruction_decoder:instruction_dec|control_out[50]                          ; x_index:x_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.342      ;
; -1.740 ; instruction_decoder:instruction_dec|control_out[50]                          ; y_index:y_in|q[0]                                                         ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.341      ;
; -1.729 ; instruction_decoder:instruction_dec|control_out[52]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.114      ; 2.330      ;
; -1.726 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[7]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.296      ; 2.509      ;
; -1.706 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.301      ; 2.494      ;
; -1.701 ; instruction_decoder:instruction_dec|control_out[54]                          ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.113      ; 2.301      ;
; -1.698 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; x_index:x_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.138      ; 3.823      ;
; -1.698 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; y_index:y_in|q[6]                                                         ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.138      ; 3.823      ;
; -1.693 ; y_index:y_in|q[3]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.039     ; 2.641      ;
; -1.686 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]                                ; intruction_reg:ins_reg|q[0] ; clock:clo|state.state_1 ; 0.500        ; 0.300      ; 2.473      ;
; -1.674 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; -0.498     ; 2.163      ;
; -1.673 ; y_index:y_in|q[5]                                                            ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; clock:clo|state.state_1     ; clock:clo|state.state_1 ; 1.000        ; -0.037     ; 2.623      ;
; -1.666 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; clock:clo|state.state_3     ; clock:clo|state.state_1 ; 1.000        ; 1.134      ; 3.787      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ins_reg_clk'                                                                                                                                                                                          ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                 ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -2.351 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.043     ; 1.795      ;
; -2.298 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.043     ; 1.742      ;
; -2.294 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.994     ; 1.787      ;
; -2.290 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.994     ; 1.783      ;
; -2.233 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.994     ; 1.726      ;
; -2.228 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -1.049     ; 1.666      ;
; -2.201 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.992     ; 1.696      ;
; -2.148 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.992     ; 1.643      ;
; -2.090 ; instruction_decoder:instruction_dec|control_out[38]                       ; timing_generation:tim_gen|state.T0       ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.991     ; 1.586      ;
; -2.005 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.197     ; 1.795      ;
; -1.978 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.766      ;
; -1.911 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.202     ; 1.696      ;
; -1.906 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.694      ;
; -1.860 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.648      ;
; -1.845 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.633      ;
; -1.812 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.202     ; 1.597      ;
; -1.788 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.576      ;
; -1.755 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.202     ; 1.540      ;
; -1.729 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.517      ;
; -1.709 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.202     ; 1.494      ;
; -1.705 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.493      ;
; -1.683 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.471      ;
; -1.645 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.433      ;
; -1.642 ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]    ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.430      ;
; -1.635 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.880      ;
; -1.594 ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5] ; timing_generation:tim_gen|state.T0       ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.199     ; 1.382      ;
; -1.582 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.827      ;
; -1.578 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.872      ;
; -1.574 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.868      ;
; -1.555 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.800      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.551 ; clock:clo|state.state_6                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.440      ;
; -1.548 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.793      ;
; -1.529 ; instruction_decoder:instruction_dec|control_out[40]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.774      ;
; -1.518 ; predecode_logic:pr_logic|cycles[0]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.422     ; 0.583      ;
; -1.517 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.811      ;
; -1.512 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.248     ; 1.751      ;
; -1.502 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.747      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.501 ; clock:clo|state.state_8                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -1.088     ; 1.390      ;
; -1.498 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.792      ;
; -1.495 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.740      ;
; -1.495 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.408     ; 0.574      ;
; -1.494 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.788      ;
; -1.491 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.785      ;
; -1.489 ; predecode_logic:pr_logic|cycles[2]                                        ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.410     ; 0.566      ;
; -1.487 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.781      ;
; -1.485 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.781      ;
; -1.476 ; instruction_decoder:instruction_dec|control_out[37]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.242     ; 1.721      ;
; -1.472 ; instruction_decoder:instruction_dec|control_out[33]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.766      ;
; -1.468 ; instruction_decoder:instruction_dec|control_out[35]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.762      ;
; -1.437 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.731      ;
; -1.432 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.728      ;
; -1.432 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.248     ; 1.671      ;
; -1.431 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.298     ; 0.620      ;
; -1.430 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.724      ;
; -1.425 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.248     ; 1.664      ;
; -1.420 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.298     ; 0.609      ;
; -1.411 ; instruction_decoder:instruction_dec|control_out[39]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.193     ; 1.705      ;
; -1.406 ; instruction_decoder:instruction_dec|control_out[32]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.248     ; 1.645      ;
; -1.405 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.701      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.403 ; clock:clo|state.state_7                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.536      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[7]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[1]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[6]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[5]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[4]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[2]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.399 ; clock:clo|state.state_5                                                   ; intruction_reg:ins_reg|q[3]              ; clk_25mhz                                   ; ins_reg_clk ; 1.000        ; -0.844     ; 1.532      ;
; -1.398 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.694      ;
; -1.382 ; predecode_logic:pr_logic|cycles[1]                                        ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.298     ; 0.571      ;
; -1.379 ; instruction_decoder:instruction_dec|control_out[34]                       ; timing_generation:tim_gen|state.T4_R7_np ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.675      ;
; -1.374 ; instruction_decoder:instruction_dec|control_out[38]                       ; timing_generation:tim_gen|state.T5_6     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.190     ; 1.671      ;
; -1.366 ; predecode_logic:pr_logic|cycles[0]                                        ; timing_generation:tim_gen|state.T2_T0    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.422     ; 0.431      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[5]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.359 ; ready:ready_map|rdy                                                       ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_1                     ; ins_reg_clk ; 1.000        ; -1.598     ; 0.748      ;
; -1.352 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T4_5     ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.648      ;
; -1.345 ; instruction_decoder:instruction_dec|control_out[36]                       ; timing_generation:tim_gen|state.T4_R7_p  ; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk ; 0.500        ; -0.191     ; 1.641      ;
; -1.330 ; predecode_logic:pr_logic|cycles[0]                                        ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.500        ; -1.312     ; 0.505      ;
+--------+---------------------------------------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -2.253 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.342     ; 1.264      ;
; -1.678 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.328     ; 1.246      ;
; -1.644 ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; -0.340     ; 1.219      ;
; -1.363 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.904      ; 1.620      ;
; -1.326 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.983      ; 1.662      ;
; -1.261 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.983      ; 1.597      ;
; -1.255 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.983      ; 1.591      ;
; -1.016 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.918      ; 1.830      ;
; -1.009 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.983      ; 1.345      ;
; -0.964 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.904      ; 1.221      ;
; -0.900 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.997      ; 1.793      ;
; -0.766 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.997      ; 1.659      ;
; -0.735 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.918      ; 1.549      ;
; -0.702 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.997      ; 1.595      ;
; -0.699 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.997      ; 1.592      ;
; -0.698 ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.906      ; 1.519      ;
; -0.580 ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.985      ; 1.480      ;
; -0.502 ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.906      ; 1.323      ;
; -0.479 ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.985      ; 1.379      ;
; -0.443 ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.985      ; 1.343      ;
; -0.411 ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.985      ; 1.311      ;
; 0.010  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.814      ; 1.262      ;
; 0.417  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 1.814      ; 1.355      ;
; 0.593  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.816      ; 1.243      ;
; 0.608  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 1.828      ; 1.221      ;
; 0.983  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 1.816      ; 1.353      ;
; 1.012  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 1.000        ; 1.828      ; 1.317      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock:clo|state.state_3'                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                     ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -2.118 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.473      ; 3.078      ;
; -2.030 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.472      ; 2.989      ;
; -1.995 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.472      ; 2.954      ;
; -1.983 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 2.946      ;
; -1.932 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.473      ; 2.892      ;
; -1.885 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 2.849      ;
; -1.792 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.037     ; 2.742      ;
; -1.716 ; mem_data_reg:data_reg|register_8bit:l1|q[5]                                  ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; 0.205      ; 2.908      ;
; -1.713 ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.042      ; 2.742      ;
; -1.549 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.473      ; 2.509      ;
; -1.529 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 2.494      ;
; -1.509 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 2.473      ;
; -1.381 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.472      ; 2.340      ;
; -1.242 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.038     ; 2.191      ;
; -1.182 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 2.145      ;
; -1.163 ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.041      ; 2.191      ;
; -1.161 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 2.126      ;
; -1.143 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 2.107      ;
; -1.028 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.991      ;
; -0.992 ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; 1.530      ; 3.509      ;
; -0.977 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.472      ; 1.936      ;
; -0.967 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.930      ;
; -0.893 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.088      ; 1.468      ;
; -0.879 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.038     ; 1.828      ;
; -0.874 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.838      ;
; -0.840 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 1.805      ;
; -0.807 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.090      ; 1.384      ;
; -0.800 ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.041      ; 1.828      ;
; -0.790 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.093      ; 1.370      ;
; -0.783 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.092      ; 1.362      ;
; -0.778 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.037     ; 1.728      ;
; -0.776 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.038     ; 1.725      ;
; -0.732 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; -0.146     ; 1.073      ;
; -0.699 ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.042      ; 1.728      ;
; -0.697 ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.041      ; 1.725      ;
; -0.690 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.653      ;
; -0.684 ; instruction_decoder:instruction_dec|control_out[0]                           ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.472      ; 1.643      ;
; -0.680 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.643      ;
; -0.672 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.636      ;
; -0.669 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.484      ; 1.640      ;
; -0.668 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.632      ;
; -0.662 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.483      ; 1.632      ;
; -0.660 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.090      ; 1.237      ;
; -0.652 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.483      ; 1.622      ;
; -0.647 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.611      ;
; -0.646 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.483      ; 1.616      ;
; -0.643 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.483      ; 1.613      ;
; -0.634 ; instruction_decoder:instruction_dec|control_out[50]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.597      ;
; -0.623 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; -0.038     ; 1.572      ;
; -0.619 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 1.584      ;
; -0.618 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.782      ;
; -0.616 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.780      ;
; -0.613 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.777      ;
; -0.612 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.776      ;
; -0.610 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.479      ; 1.576      ;
; -0.604 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.737     ; 0.844      ;
; -0.604 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.471      ; 1.562      ;
; -0.597 ; clock:clo|state.state_6                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.737     ; 0.837      ;
; -0.597 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.479      ; 1.563      ;
; -0.597 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.470      ; 1.554      ;
; -0.593 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.090      ; 1.170      ;
; -0.589 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.553      ;
; -0.587 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.550      ;
; -0.587 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.470      ; 1.544      ;
; -0.582 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; 1.450      ; 3.019      ;
; -0.581 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.470      ; 1.538      ;
; -0.580 ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.500        ; 0.093      ; 1.160      ;
; -0.578 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.470      ; 1.535      ;
; -0.575 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.739      ;
; -0.573 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.737      ;
; -0.573 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.484      ; 1.544      ;
; -0.572 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.535      ;
; -0.570 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.734      ;
; -0.569 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.813     ; 0.733      ;
; -0.562 ; instruction_decoder:instruction_dec|control_out[49]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 1.527      ;
; -0.556 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.737     ; 0.796      ;
; -0.550 ; clock:clo|state.state_8                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.737     ; 0.790      ;
; -0.544 ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.041      ; 1.572      ;
; -0.508 ; instruction_decoder:instruction_dec|control_out[19]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.471      ; 1.466      ;
; -0.495 ; mem_data_reg:data_reg|register_8bit:l1|q[2]                                  ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 1.000        ; 1.529      ; 3.011      ;
; -0.482 ; instruction_decoder:instruction_dec|control_out[52]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.479      ; 1.448      ;
; -0.480 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.888      ;
; -0.479 ; instruction_decoder:instruction_dec|control_out[18]                          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.484      ; 1.450      ;
; -0.478 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.886      ;
; -0.475 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.883      ;
; -0.474 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.882      ;
; -0.473 ; y_index:y_in|q[3]                                                            ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 1.000        ; 0.236      ; 1.696      ;
; -0.470 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.878      ;
; -0.468 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.876      ;
; -0.465 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.873      ;
; -0.464 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.569     ; 0.872      ;
; -0.461 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.493     ; 0.945      ;
; -0.455 ; clock:clo|state.state_7                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.493     ; 0.939      ;
; -0.455 ; instruction_decoder:instruction_dec|control_out[54]                          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.478      ; 1.420      ;
; -0.452 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.493     ; 0.936      ;
; -0.452 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.476      ; 1.415      ;
; -0.448 ; clock:clo|state.state_6                                                      ; ins_reg_clk                                 ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; 0.458      ; 1.883      ;
; -0.445 ; clock:clo|state.state_5                                                      ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 1.000        ; -0.493     ; 0.929      ;
; -0.443 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; 0.500        ; 2.331      ; 3.366      ;
; -0.433 ; instruction_decoder:instruction_dec|control_out[44]                          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; 0.500        ; 0.477      ; 1.397      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                      ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                             ; Launch Clock            ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+
; -1.679 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.211     ; 1.468      ;
; -1.376 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.838      ; 1.814      ;
; -1.357 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.206      ;
; -1.322 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 2.196      ;
; -1.309 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.158      ;
; -1.285 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.218      ; 1.503      ;
; -1.267 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.840      ; 2.154      ;
; -1.264 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.838      ; 2.255      ;
; -1.228 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.281      ; 2.120      ;
; -1.185 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.034      ;
; -1.168 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.841      ; 2.063      ;
; -1.156 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.356      ;
; -1.156 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 2.030      ;
; -1.145 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.267      ; 2.012      ;
; -1.141 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 2.015      ;
; -1.140 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.340      ;
; -1.140 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 2.014      ;
; -1.132 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.267      ; 1.999      ;
; -1.132 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 1.981      ;
; -1.131 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.331      ;
; -1.130 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 1.979      ;
; -1.123 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.323      ;
; -1.079 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 1.953      ;
; -1.064 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.362      ;
; -1.063 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 1.937      ;
; -1.063 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.263      ;
; -1.061 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.463      ;
; -1.048 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.248      ;
; -1.042 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.835      ; 1.938      ;
; -1.006 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 1.855      ;
; -0.998 ; timing_generation:tim_gen|state.T0             ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.851      ; 1.910      ;
; -0.940 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.269      ; 2.363      ;
; -0.934 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[49] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 1.783      ;
; -0.930 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|r_w             ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 0.200      ; 1.130      ;
; -0.914 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.212      ;
; -0.911 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.313      ;
; -0.905 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.274      ; 2.239      ;
; -0.898 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.254      ; 2.306      ;
; -0.885 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.245      ; 2.283      ;
; -0.880 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.273      ; 2.188      ;
; -0.879 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.300      ; 2.218      ;
; -0.867 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 2.188      ;
; -0.855 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.242      ; 2.256      ;
; -0.851 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.354      ; 2.365      ;
; -0.829 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.234      ;
; -0.819 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.269      ; 2.135      ;
; -0.819 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[6]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 1.693      ;
; -0.819 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.245      ; 2.217      ;
; -0.816 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.267      ; 2.236      ;
; -0.812 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.263      ; 2.228      ;
; -0.800 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.270      ; 2.124      ;
; -0.794 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.256      ; 2.110      ;
; -0.787 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.085      ;
; -0.787 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.245      ; 2.185      ;
; -0.784 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.186      ;
; -0.770 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.068      ;
; -0.769 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.255      ; 2.059      ;
; -0.768 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 2.089      ;
; -0.767 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.249      ; 2.169      ;
; -0.764 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.245      ; 2.162      ;
; -0.764 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 2.085      ;
; -0.760 ; timing_generation:tim_gen|state.T2_T0          ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.280      ; 2.101      ;
; -0.758 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.338      ; 2.256      ;
; -0.752 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.281      ; 2.159      ;
; -0.751 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.266      ; 1.949      ;
; -0.748 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.254      ; 2.156      ;
; -0.743 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[34] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.299      ; 2.168      ;
; -0.740 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.336      ; 2.236      ;
; -0.737 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 2.058      ;
; -0.729 ; status_register:flag_reg|register_8bit:l1|q[0] ; instruction_decoder:instruction_dec|control_out[32] ; clock:clo|state.state_1 ; intruction_reg:ins_reg|q[0] ; 0.500        ; -0.225     ; 0.503      ;
; -0.728 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.344      ; 2.072      ;
; -0.717 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.255      ; 2.007      ;
; -0.717 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.260      ; 2.136      ;
; -0.713 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.255      ; 2.003      ;
; -0.705 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[18] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.244      ; 2.010      ;
; -0.700 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.254      ; 2.108      ;
; -0.698 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.103      ;
; -0.692 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.252      ; 1.998      ;
; -0.692 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.255      ; 1.982      ;
; -0.684 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.336      ; 2.180      ;
; -0.684 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.338      ; 2.182      ;
; -0.683 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.251      ; 2.088      ;
; -0.682 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.262      ; 2.005      ;
; -0.680 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.248      ; 1.860      ;
; -0.677 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[46] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.309      ; 2.140      ;
; -0.671 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.338      ; 2.169      ;
; -0.665 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.245      ; 2.063      ;
; -0.663 ; intruction_reg:ins_reg|q[5]                    ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.336      ; 2.159      ;
; -0.661 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[9]  ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.252      ; 1.967      ;
; -0.658 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[33] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.282      ; 1.979      ;
; -0.654 ; intruction_reg:ins_reg|q[1]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.246      ; 1.961      ;
; -0.653 ; intruction_reg:ins_reg|q[4]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.246      ; 1.960      ;
; -0.652 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[27] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.242      ; 2.053      ;
; -0.650 ; intruction_reg:ins_reg|q[7]                    ; instruction_decoder:instruction_dec|control_out[36] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.281      ; 1.958      ;
; -0.650 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[54] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.267      ; 1.977      ;
; -0.648 ; intruction_reg:ins_reg|q[2]                    ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.256      ; 1.964      ;
; -0.643 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.264      ; 1.968      ;
; -0.641 ; timing_generation:tim_gen|state.T1P_T1         ; instruction_decoder:instruction_dec|control_out[36] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.299      ; 1.967      ;
; -0.638 ; intruction_reg:ins_reg|q[6]                    ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.246      ; 1.945      ;
; -0.637 ; intruction_reg:ins_reg|q[3]                    ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk             ; intruction_reg:ins_reg|q[0] ; 0.500        ; 1.254      ; 2.045      ;
+--------+------------------------------------------------+-----------------------------------------------------+-------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_25mhz'                                                                                                                                                   ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.669 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.575     ; 0.571      ;
; -0.572 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.576     ; 0.473      ;
; -0.508 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.576     ; 0.409      ;
; -0.498 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.575     ; 0.400      ;
; -0.495 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.576     ; 0.396      ;
; -0.493 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.576     ; 0.394      ;
; -0.442 ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.377     ; 0.542      ;
; -0.337 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 1.028      ;
; -0.337 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 1.028      ;
; -0.326 ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; 0.500        ; -0.378     ; 0.425      ;
; -0.289 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.980      ;
; -0.289 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.980      ;
; -0.203 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.894      ;
; -0.201 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.892      ;
; -0.178 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 1.129      ;
; -0.178 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 1.129      ;
; -0.173 ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.098     ; 1.062      ;
; -0.169 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 1.120      ;
; -0.169 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 1.120      ;
; -0.153 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.844      ;
; -0.151 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.296     ; 0.842      ;
; -0.123 ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.098     ; 1.012      ;
; -0.087 ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.297     ; 0.777      ;
; -0.083 ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.045     ; 1.025      ;
; -0.051 ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.297     ; 0.741      ;
; -0.039 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 0.990      ;
; -0.037 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 0.988      ;
; -0.035 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 0.986      ;
; -0.033 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.036     ; 0.984      ;
; -0.009 ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.162      ; 1.158      ;
; -0.005 ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.162      ; 1.154      ;
; 0.026  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.924      ;
; 0.125  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.243     ; 0.619      ;
; 0.163  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.500        ; 1.291      ; 1.710      ;
; 0.214  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.161      ; 0.934      ;
; 0.237  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.500        ; 1.291      ; 1.636      ;
; 0.247  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.161      ; 0.901      ;
; 0.248  ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.702      ;
; 0.321  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.629      ;
; 0.395  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.555      ;
; 0.406  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.544      ;
; 0.427  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.161      ; 0.721      ;
; 0.477  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.473      ;
; 0.576  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.374      ;
; 0.582  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; -0.037     ; 0.368      ;
; 0.680  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.181      ; 0.488      ;
; 0.680  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 1.000        ; 0.181      ; 0.488      ;
; 0.859  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 1.000        ; 1.291      ; 1.514      ;
; 0.883  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 1.000        ; 1.291      ; 1.490      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                                                                       ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                            ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -0.836 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 1.892      ; 1.161      ;
; -0.829 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 1.890      ; 1.166      ;
; -0.791 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.000        ; 1.904      ; 1.218      ;
; -0.406 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.904      ; 1.123      ;
; -0.355 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[2] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.892      ; 1.162      ;
; -0.352 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; predecode_logic:pr_logic|cycles[1] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.890      ; 1.163      ;
; 0.112  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.117      ; 0.749      ;
; 0.115  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.115      ; 0.750      ;
; 0.257  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.041      ; 0.818      ;
; 0.293  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.039      ; 0.852      ;
; 0.303  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.129      ; 0.952      ;
; 0.306  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.115      ; 0.941      ;
; 0.334  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.039      ; 0.893      ;
; 0.375  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.041      ; 0.936      ;
; 0.482  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.117      ; 1.119      ;
; 0.519  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.053      ; 1.092      ;
; 0.528  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.117      ; 1.165      ;
; 0.535  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.115      ; 1.170      ;
; 0.550  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.129      ; 1.199      ;
; 0.583  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.115      ; 1.218      ;
; 0.584  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.117      ; 1.221      ;
; 0.673  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.129      ; 1.322      ;
; 0.704  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.129      ; 1.353      ;
; 0.741  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 1.053      ; 1.314      ;
; 1.645  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[2] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.155     ; 1.010      ;
; 1.735  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[0] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.143     ; 1.112      ;
; 1.799  ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; predecode_logic:pr_logic|cycles[1] ; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; -0.157     ; 1.162      ;
+--------+---------------------------------------------+------------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock:clo|state.state_3'                                                                                                                                                                        ;
+--------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                     ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.579 ; clock:clo|state.state_3                             ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 2.155      ; 1.765      ;
; -0.566 ; clock:clo|state.state_1                             ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 2.155      ; 1.798      ;
; -0.184 ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.106      ;
; -0.175 ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.115      ;
; -0.091 ; clock:clo|state.state_3                             ; ins_reg_clk                                 ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; -0.500       ; 2.155      ; 1.773      ;
; -0.085 ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 0.971      ;
; -0.043 ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.013      ;
; -0.039 ; clock:clo|state.state_1                             ; ins_reg_clk                                 ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; -0.500       ; 2.155      ; 1.825      ;
; -0.010 ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.174      ; 1.278      ;
; -0.006 ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.174      ; 1.282      ;
; 0.025  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.315      ;
; 0.026  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.315      ;
; 0.034  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.324      ;
; 0.035  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.324      ;
; 0.063  ; mem_data_reg:data_reg|register_8bit:l1|q[4]         ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 1.585      ; 1.732      ;
; 0.069  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.359      ;
; 0.070  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.359      ;
; 0.075  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.174      ; 1.363      ;
; 0.076  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.365      ;
; 0.078  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.176      ; 1.368      ;
; 0.082  ; accumulator:accumu|register_8bit_C:l1|q[5]          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 0.498      ;
; 0.084  ; clock:clo|state.state_5                             ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.373      ;
; 0.084  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.174      ; 1.372      ;
; 0.088  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.940      ; 1.142      ;
; 0.088  ; clock:clo|state.state_7                             ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 1.175      ; 1.377      ;
; 0.124  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.180      ;
; 0.125  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.180      ;
; 0.133  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.940      ; 1.187      ;
; 0.166  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.222      ;
; 0.167  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.222      ;
; 0.168  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.224      ;
; 0.169  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.224      ;
; 0.174  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.940      ; 1.228      ;
; 0.182  ; clock:clo|state.state_8                             ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.237      ;
; 0.187  ; mem_data_reg:data_reg|register_8bit:l1|q[0]         ; accumulator:accumu|register_8bit_C:l1|q[0]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3 ; 0.000        ; 2.466      ; 2.862      ;
; 0.210  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.942      ; 1.266      ;
; 0.211  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.266      ;
; 0.213  ; x_index:x_in|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 0.815      ;
; 0.216  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.940      ; 1.270      ;
; 0.225  ; clock:clo|state.state_6                             ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.941      ; 1.280      ;
; 0.279  ; y_index:y_in|q[5]                                   ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 0.881      ;
; 0.279  ; mem_data_reg:data_reg|register_8bit:l1|q[1]         ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 1.662      ; 2.025      ;
; 0.288  ; accumulator:accumu|register_8bit_C:l1|q[3]          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.311      ; 0.703      ;
; 0.337  ; y_index:y_in|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 0.939      ;
; 0.342  ; x_index:x_in|q[6]                                   ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 0.944      ;
; 0.370  ; clock:clo|state.state_5                             ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.865      ; 1.349      ;
; 0.376  ; accumulator:accumu|register_8bit_C:l1|q[5]          ; accumulator:accumu|register_8bit_C:l1|q[5]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.038      ; 0.498      ;
; 0.378  ; x_index:x_in|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 0.980      ;
; 0.379  ; clock:clo|state.state_7                             ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.865      ; 1.358      ;
; 0.416  ; accumulator:accumu|register_8bit_C:l1|q[4]          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.311      ; 0.831      ;
; 0.417  ; x_index:x_in|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.496      ; 1.017      ;
; 0.428  ; x_index:x_in|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.497      ; 1.029      ;
; 0.449  ; y_index:y_in|q[7]                                   ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 1.051      ;
; 0.450  ; accumulator:accumu|register_8bit_C:l1|q[6]          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 0.866      ;
; 0.460  ; y_index:y_in|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.499      ; 1.063      ;
; 0.465  ; clock:clo|state.state_5                             ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.866      ; 1.445      ;
; 0.469  ; clock:clo|state.state_8                             ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.631      ; 1.214      ;
; 0.470  ; accumulator:accumu|register_8bit_C:l1|q[1]          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 0.886      ;
; 0.474  ; clock:clo|state.state_7                             ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.866      ; 1.454      ;
; 0.511  ; clock:clo|state.state_6                             ; mem_data_reg:data_reg|register_8bit:l1|q[5] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.631      ; 1.256      ;
; 0.537  ; x_index:x_in|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.496      ; 1.137      ;
; 0.564  ; clock:clo|state.state_8                             ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.632      ; 1.310      ;
; 0.574  ; accumulator:accumu|register_8bit_C:l1|q[7]          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 0.990      ;
; 0.582  ; accumulator:accumu|register_8bit_C:l1|q[3]          ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.037      ; 0.703      ;
; 0.606  ; clock:clo|state.state_6                             ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.632      ; 1.352      ;
; 0.616  ; instruction_decoder:instruction_dec|control_out[54] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.687      ; 0.907      ;
; 0.629  ; instruction_decoder:instruction_dec|control_out[52] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.688      ; 0.921      ;
; 0.674  ; y_index:y_in|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.497      ; 1.275      ;
; 0.680  ; x_index:x_in|q[0]                                   ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.497      ; 1.281      ;
; 0.692  ; y_index:y_in|q[1]                                   ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.497      ; 1.293      ;
; 0.692  ; x_index:x_in|q[2]                                   ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.497      ; 1.293      ;
; 0.694  ; instruction_decoder:instruction_dec|control_out[49] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.687      ; 0.985      ;
; 0.709  ; accumulator:accumu|register_8bit_C:l1|q[2]          ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 1.125      ;
; 0.710  ; accumulator:accumu|register_8bit_C:l1|q[4]          ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.037      ; 0.831      ;
; 0.718  ; accumulator:accumu|register_8bit_C:l1|q[0]          ; accumulator:accumu|register_8bit_C:l1|q[0]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.312      ; 1.134      ;
; 0.742  ; mem_data_reg:data_reg|register_8bit:l1|q[7]         ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 1.663      ; 2.489      ;
; 0.744  ; instruction_decoder:instruction_dec|control_out[52] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.688      ; 1.036      ;
; 0.744  ; accumulator:accumu|register_8bit_C:l1|q[6]          ; accumulator:accumu|register_8bit_C:l1|q[6]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.038      ; 0.866      ;
; 0.745  ; instruction_decoder:instruction_dec|control_out[54] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.687      ; 1.036      ;
; 0.764  ; accumulator:accumu|register_8bit_C:l1|q[1]          ; accumulator:accumu|register_8bit_C:l1|q[1]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.038      ; 0.886      ;
; 0.780  ; instruction_decoder:instruction_dec|control_out[54] ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.687      ; 1.071      ;
; 0.782  ; instruction_decoder:instruction_dec|control_out[44] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.685      ; 1.071      ;
; 0.785  ; instruction_decoder:instruction_dec|control_out[49] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.686      ; 1.075      ;
; 0.794  ; instruction_decoder:instruction_dec|control_out[52] ; accumulator:accumu|register_8bit_C:l1|q[7]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.688      ; 1.086      ;
; 0.800  ; instruction_decoder:instruction_dec|control_out[50] ; accumulator:accumu|register_8bit_C:l1|q[5]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.685      ; 1.089      ;
; 0.816  ; y_index:y_in|q[3]                                   ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 1.418      ;
; 0.817  ; instruction_decoder:instruction_dec|control_out[54] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.685      ; 1.106      ;
; 0.819  ; instruction_decoder:instruction_dec|control_out[49] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.685      ; 1.108      ;
; 0.826  ; mem_data_reg:data_reg|register_8bit:l1|q[2]         ; accumulator:accumu|register_8bit_C:l1|q[2]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 1.662      ; 2.572      ;
; 0.829  ; instruction_decoder:instruction_dec|control_out[54] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.686      ; 1.119      ;
; 0.830  ; instruction_decoder:instruction_dec|control_out[19] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.679      ; 1.113      ;
; 0.830  ; mem_data_reg:data_reg|register_8bit:l1|q[3]         ; accumulator:accumu|register_8bit_C:l1|q[3]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 1.585      ; 2.499      ;
; 0.831  ; instruction_decoder:instruction_dec|control_out[52] ; accumulator:accumu|register_8bit_C:l1|q[3]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.686      ; 1.121      ;
; 0.838  ; instruction_decoder:instruction_dec|control_out[48] ; accumulator:accumu|register_8bit_C:l1|q[0]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.599      ; 1.041      ;
; 0.838  ; instruction_decoder:instruction_dec|control_out[48] ; accumulator:accumu|register_8bit_C:l1|q[1]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.599      ; 1.041      ;
; 0.838  ; instruction_decoder:instruction_dec|control_out[48] ; accumulator:accumu|register_8bit_C:l1|q[2]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.599      ; 1.041      ;
; 0.850  ; y_index:y_in|q[4]                                   ; accumulator:accumu|register_8bit_C:l1|q[4]  ; clock:clo|state.state_1                     ; clock:clo|state.state_3 ; 0.000        ; 0.498      ; 1.452      ;
; 0.868  ; accumulator:accumu|register_8bit_C:l1|q[7]          ; accumulator:accumu|register_8bit_C:l1|q[7]  ; clock:clo|state.state_3                     ; clock:clo|state.state_3 ; 0.000        ; 0.038      ; 0.990      ;
; 0.869  ; instruction_decoder:instruction_dec|control_out[19] ; accumulator:accumu|register_8bit_C:l1|q[6]  ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3 ; -0.500       ; 0.680      ; 1.153      ;
; 0.888  ; clock:clo|state.state_8                             ; ins_reg_clk                                 ; clk_25mhz                                   ; clock:clo|state.state_3 ; 0.000        ; 0.630      ; 1.632      ;
+--------+-----------------------------------------------------+---------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'intruction_reg:ins_reg|q[0]'                                                                                                                                                   ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.537 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.944      ; 1.512      ;
; -0.534 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.854      ; 1.425      ;
; -0.530 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.859      ; 1.434      ;
; -0.514 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.934      ; 1.525      ;
; -0.441 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.947      ; 1.611      ;
; -0.431 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.855      ; 1.529      ;
; -0.422 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.943      ; 1.626      ;
; -0.414 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.937      ; 1.628      ;
; -0.407 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.850      ; 1.548      ;
; -0.404 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.861      ; 1.562      ;
; -0.392 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.946      ; 1.659      ;
; -0.384 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.859      ; 1.580      ;
; -0.359 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.888      ; 1.634      ;
; -0.353 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.937      ; 1.689      ;
; -0.352 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.855      ; 1.608      ;
; -0.346 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.868      ; 1.627      ;
; -0.342 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.888      ; 1.651      ;
; -0.341 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.885      ; 1.649      ;
; -0.336 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.848      ; 1.617      ;
; -0.274 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.849      ; 1.680      ;
; -0.273 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.857      ; 1.689      ;
; -0.263 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.915      ; 1.757      ;
; -0.259 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.853      ; 1.699      ;
; -0.256 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.852      ; 1.701      ;
; -0.247 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.888      ; 1.746      ;
; -0.231 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.853      ; 1.727      ;
; -0.177 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.886      ; 1.814      ;
; -0.173 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.886      ; 1.818      ;
; -0.160 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.867      ; 1.812      ;
; -0.145 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[1]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.947      ; 1.427      ;
; -0.140 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[28] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.934      ; 1.419      ;
; -0.133 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[0]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.859      ; 1.351      ;
; -0.094 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 1.846      ; 1.857      ;
; -0.072 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[32] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.943      ; 1.496      ;
; -0.054 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[37] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.937      ; 1.508      ;
; -0.049 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[35] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.888      ; 1.464      ;
; -0.045 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[49] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.854      ; 1.434      ;
; -0.029 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[44] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.855      ; 1.451      ;
; -0.026 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[50] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.855      ; 1.454      ;
; -0.024 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[48] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.944      ; 1.545      ;
; -0.008 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[11] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.850      ; 1.467      ;
; -0.008 ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|r_w             ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; 0.000        ; 0.762      ; 0.859      ;
; 0.000  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[58] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.859      ; 1.484      ;
; 0.002  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[40] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.937      ; 1.564      ;
; 0.011  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[38] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.885      ; 1.521      ;
; 0.013  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[53] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.946      ; 1.584      ;
; 0.022  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[39] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.888      ; 1.535      ;
; 0.034  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[6]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.868      ; 1.527      ;
; 0.037  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[46] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.915      ; 1.577      ;
; 0.041  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[19] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.861      ; 1.527      ;
; 0.059  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[9]  ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.857      ; 1.541      ;
; 0.076  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[47] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.853      ; 1.554      ;
; 0.107  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.064      ;
; 0.108  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[52] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.852      ; 1.585      ;
; 0.114  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[34] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.886      ; 1.625      ;
; 0.118  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[36] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.886      ; 1.629      ;
; 0.118  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[51] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.849      ; 1.592      ;
; 0.119  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[18] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.848      ; 1.592      ;
; 0.124  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.081      ;
; 0.126  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[69] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.867      ; 1.618      ;
; 0.127  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[54] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.853      ; 1.605      ;
; 0.134  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[33] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.888      ; 1.647      ;
; 0.155  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.452      ; 1.127      ;
; 0.160  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[54] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.353      ; 1.033      ;
; 0.161  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.388      ; 1.069      ;
; 0.172  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.385      ; 1.077      ;
; 0.177  ; intruction_reg:ins_reg|q[0]            ; instruction_decoder:instruction_dec|control_out[27] ; intruction_reg:ins_reg|q[0] ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.846      ; 1.648      ;
; 0.213  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.350      ; 1.083      ;
; 0.216  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[52] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.352      ; 1.088      ;
; 0.219  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[0]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.377      ; 1.116      ;
; 0.221  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.443      ; 1.184      ;
; 0.227  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.443      ; 1.190      ;
; 0.230  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.462      ; 1.212      ;
; 0.234  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.461      ; 1.215      ;
; 0.239  ; intruction_reg:ins_reg|q[2]            ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.447      ; 1.206      ;
; 0.264  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.221      ;
; 0.269  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.353      ; 1.142      ;
; 0.286  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.367      ; 1.173      ;
; 0.294  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.443      ; 1.257      ;
; 0.301  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[69] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.367      ; 1.188      ;
; 0.302  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.259      ;
; 0.303  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[47] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.371      ; 1.194      ;
; 0.313  ; timing_generation:tim_gen|state.T2_T0  ; instruction_decoder:instruction_dec|control_out[1]  ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.465      ; 1.298      ;
; 0.314  ; intruction_reg:ins_reg|q[6]            ; instruction_decoder:instruction_dec|control_out[32] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.443      ; 1.277      ;
; 0.315  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.385      ; 1.220      ;
; 0.321  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[50] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.373      ; 1.214      ;
; 0.350  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[37] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.307      ;
; 0.351  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.350      ; 1.221      ;
; 0.352  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[19] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.379      ; 1.251      ;
; 0.352  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[48] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.444      ; 1.316      ;
; 0.360  ; intruction_reg:ins_reg|q[5]            ; instruction_decoder:instruction_dec|control_out[35] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.388      ; 1.268      ;
; 0.363  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[44] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.355      ; 1.238      ;
; 0.365  ; intruction_reg:ins_reg|q[1]            ; instruction_decoder:instruction_dec|control_out[39] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.388      ; 1.273      ;
; 0.379  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[53] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.446      ; 1.345      ;
; 0.380  ; intruction_reg:ins_reg|q[4]            ; instruction_decoder:instruction_dec|control_out[11] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.350      ; 1.250      ;
; 0.380  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[40] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.437      ; 1.337      ;
; 0.386  ; timing_generation:tim_gen|state.T1P_T1 ; instruction_decoder:instruction_dec|control_out[58] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.377      ; 1.283      ;
; 0.388  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[51] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.349      ; 1.257      ;
; 0.407  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[38] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.385      ; 1.312      ;
; 0.420  ; intruction_reg:ins_reg|q[7]            ; instruction_decoder:instruction_dec|control_out[28] ; ins_reg_clk                 ; intruction_reg:ins_reg|q[0] ; -0.500       ; 1.434      ; 1.374      ;
+--------+----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock:clo|state.state_1'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+
; -0.537 ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; 0.000        ; 2.093      ; 1.765      ;
; -0.183 ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.242      ; 1.163      ;
; -0.145 ; mem_data_reg:data_reg|register_8bit:l1|q[3]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.242      ; 1.201      ;
; -0.008 ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.000      ; 1.106      ;
; 0.001  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.000      ; 1.115      ;
; 0.054  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.804      ; 0.972      ;
; 0.058  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.804      ; 0.976      ;
; 0.066  ; instruction_decoder:instruction_dec|r_w                                      ; ready:ready_map|rdy                                                          ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; -0.500       ; 1.367      ; 1.037      ;
; 0.091  ; clock:clo|state.state_8                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.766      ; 0.971      ;
; 0.106  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.022      ;
; 0.107  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.023      ;
; 0.107  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.023      ;
; 0.110  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.026      ;
; 0.110  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.026      ;
; 0.110  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.026      ;
; 0.111  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.804      ; 1.029      ;
; 0.115  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.031      ;
; 0.116  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.032      ;
; 0.116  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.032      ;
; 0.119  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.035      ;
; 0.119  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.035      ;
; 0.119  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.035      ;
; 0.120  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.804      ; 1.038      ;
; 0.129  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.045      ;
; 0.129  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.045      ;
; 0.129  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.045      ;
; 0.129  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.045      ;
; 0.133  ; clock:clo|state.state_6                                                      ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.766      ; 1.013      ;
; 0.133  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.049      ;
; 0.133  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.049      ;
; 0.133  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.049      ;
; 0.133  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.049      ;
; 0.136  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.805      ; 1.055      ;
; 0.138  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.800      ; 1.052      ;
; 0.141  ; clock:clo|state.state_5                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.805      ; 1.060      ;
; 0.144  ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; y_index:y_in|q[4]                                                            ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.244      ; 1.492      ;
; 0.145  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.805      ; 1.064      ;
; 0.147  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.800      ; 1.061      ;
; 0.147  ; mem_data_reg:data_reg|register_8bit:l1|q[0]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1 ; -0.500       ; 2.093      ; 1.949      ;
; 0.150  ; clock:clo|state.state_7                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.805      ; 1.069      ;
; 0.152  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.570      ; 0.836      ;
; 0.166  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.998      ; 1.278      ;
; 0.170  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.998      ; 1.282      ;
; 0.174  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.049      ; 0.307      ;
; 0.184  ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.039      ; 0.307      ;
; 0.190  ; mem_data_reg:data_reg|register_8bit:l1|q[4]                                  ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.438      ; 1.732      ;
; 0.191  ; mem_data_reg:data_reg|register_8bit:l1|q[2]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.318      ; 1.613      ;
; 0.195  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[3]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.570      ; 0.879      ;
; 0.201  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.000      ; 1.315      ;
; 0.201  ; mem_data_reg:data_reg|register_8bit:l1|q[7]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.321      ; 1.626      ;
; 0.201  ; instruction_decoder:instruction_dec|control_out[32]                          ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; 0.000        ; 0.612      ; 0.917      ;
; 0.202  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.999      ; 1.315      ;
; 0.202  ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; clock:clo|state.state_1                     ; clock:clo|state.state_1 ; 0.000        ; 0.038      ; 0.324      ;
; 0.205  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.887      ;
; 0.206  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.888      ;
; 0.206  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.888      ;
; 0.209  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.891      ;
; 0.209  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.891      ;
; 0.209  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.891      ;
; 0.210  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.570      ; 0.894      ;
; 0.210  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.000      ; 1.324      ;
; 0.211  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.999      ; 1.324      ;
; 0.227  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.909      ;
; 0.227  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.909      ;
; 0.227  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.909      ;
; 0.227  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.909      ;
; 0.229  ; mem_data_reg:data_reg|register_8bit:l1|q[6]                                  ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]       ; clock:clo|state.state_3                     ; clock:clo|state.state_1 ; 0.000        ; 1.321      ; 1.654      ;
; 0.232  ; clock:clo|state.state_5                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.148      ;
; 0.235  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[1]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.571      ; 0.920      ;
; 0.237  ; clock:clo|state.state_8                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.566      ; 0.917      ;
; 0.240  ; clock:clo|state.state_8                                                      ; y_index:y_in|q[7]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.571      ; 0.925      ;
; 0.241  ; clock:clo|state.state_7                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.802      ; 1.157      ;
; 0.243  ; instruction_decoder:instruction_dec|control_out[33]                          ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1 ; 0.000        ; 0.665      ; 1.012      ;
; 0.245  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 1.000      ; 1.359      ;
; 0.246  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.999      ; 1.359      ;
; 0.247  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.929      ;
; 0.248  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.930      ;
; 0.248  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.930      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[6]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.249  ; clock:clo|state.state_5                                                      ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.812      ; 1.175      ;
; 0.251  ; clock:clo|state.state_5                                                      ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.998      ; 1.363      ;
; 0.251  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.933      ;
; 0.251  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.933      ;
; 0.251  ; clock:clo|state.state_6                                                      ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.568      ; 0.933      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[1]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[2]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[3]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[4]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[5]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[6]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_5                                                      ; pc_low:program_counter_low|register_8bit:l1|q[7]                             ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.811      ; 1.177      ;
; 0.252  ; clock:clo|state.state_6                                                      ; y_index:y_in|q[4]                                                            ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.570      ; 0.936      ;
; 0.252  ; clock:clo|state.state_7                                                      ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ; clk_25mhz                                   ; clock:clo|state.state_1 ; 0.000        ; 0.999      ; 1.365      ;
+--------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+---------------------------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_25mhz'                                                                                                                                                    ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                               ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.172 ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; 0.000        ; 1.344      ; 1.391      ;
; -0.129 ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; 0.000        ; 1.344      ; 1.434      ;
; 0.035  ; clock:clo|state.state_7                             ; clock:clo|state.state_8               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.297      ; 0.416      ;
; 0.037  ; clock:clo|state.state_5                             ; clock:clo|state.state_6               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.297      ; 0.418      ;
; 0.194  ; clock:clo|state.state_2                             ; clock:clo|state.state_3               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.315      ;
; 0.197  ; clock:clo|state.reset_state                         ; clock:clo|state.state_1               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.318      ;
; 0.283  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.404      ;
; 0.304  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.243      ; 0.631      ;
; 0.334  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.455      ;
; 0.341  ; mem_add_reg:add_Reg|state.state2                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.462      ;
; 0.418  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.539      ;
; 0.487  ; clock:clo|state.state_1                             ; clock:clo|state.state_2               ; clock:clo|state.state_1     ; clk_25mhz   ; -0.500       ; 1.344      ; 1.550      ;
; 0.495  ; clock:clo|state.state_4                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.616      ;
; 0.504  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.243      ; 0.831      ;
; 0.513  ; clock:clo|state.state_3                             ; clock:clo|state.state_4               ; clock:clo|state.state_3     ; clk_25mhz   ; -0.500       ; 1.344      ; 1.576      ;
; 0.525  ; mem_add_reg:add_Reg|state.state1                    ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.243      ; 0.852      ;
; 0.600  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.161     ; 0.523      ;
; 0.665  ; mem_add_reg:add_Reg|state.pr_state                  ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.037      ; 0.786      ;
; 0.730  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.244      ; 1.058      ;
; 0.734  ; clock:clo|state.state_8                             ; clock:clo|state.state_5               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.181     ; 0.637      ;
; 0.739  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.244      ; 1.067      ;
; 0.742  ; mem_add_reg:add_Reg|state.reset_state               ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.045      ; 0.871      ;
; 0.754  ; clock:clo|state.state_6                             ; clock:clo|state.state_7               ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.181     ; 0.657      ;
; 0.804  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 0.926      ;
; 0.805  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 0.927      ;
; 0.813  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 0.935      ;
; 0.813  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.026      ; 0.923      ;
; 0.814  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 0.936      ;
; 0.855  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.reset_state ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.026      ; 0.965      ;
; 0.887  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.791      ;
; 0.888  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.792      ;
; 0.929  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.pr_state    ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.833      ;
; 0.930  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state1      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.834      ;
; 0.957  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 1.079      ;
; 0.957  ; clock:clo|state.state_5                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 1.079      ;
; 0.962  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 1.084      ;
; 0.962  ; clock:clo|state.state_7                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; 0.038      ; 1.084      ;
; 1.016  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.243     ; 0.387      ;
; 1.040  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.944      ;
; 1.040  ; clock:clo|state.state_8                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.944      ;
; 1.082  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state2      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.986      ;
; 1.082  ; clock:clo|state.state_6                             ; mem_add_reg:add_Reg|state.state3      ; clk_25mhz                   ; clk_25mhz   ; 0.000        ; -0.180     ; 0.986      ;
; 1.131  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.reset_state ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.242     ; 0.503      ;
; 1.155  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state2      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.449     ; 0.320      ;
; 1.172  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.448     ; 0.338      ;
; 1.173  ; instruction_decoder:instruction_dec|control_out[69] ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.448     ; 0.339      ;
; 1.175  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state1      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.449     ; 0.340      ;
; 1.215  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.state3      ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.449     ; 0.380      ;
; 1.251  ; instruction_decoder:instruction_dec|control_out[6]  ; mem_add_reg:add_Reg|state.pr_state    ; intruction_reg:ins_reg|q[0] ; clk_25mhz   ; -0.500       ; -0.449     ; 0.416      ;
+--------+-----------------------------------------------------+---------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ins_reg_clk'                                                                                                                                                             ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                  ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -0.100 ; timing_generation:tim_gen|state.T2_4        ; timing_generation:tim_gen|state.T3_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.185      ; 1.169      ;
; -0.086 ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 1.782      ; 1.905      ;
; -0.070 ; timing_generation:tim_gen|state.T2_5        ; timing_generation:tim_gen|state.T3_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.190      ; 1.204      ;
; -0.041 ; timing_generation:tim_gen|state.T2_R6       ; timing_generation:tim_gen|state.T3_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.186      ; 1.229      ;
; -0.032 ; timing_generation:tim_gen|state.T2_7        ; timing_generation:tim_gen|state.T3_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.190      ; 1.242      ;
; -0.003 ; timing_generation:tim_gen|state.T2_R7       ; timing_generation:tim_gen|state.T3_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.190      ; 1.271      ;
; 0.019  ; timing_generation:tim_gen|state.T2_6        ; timing_generation:tim_gen|state.T3_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.189      ; 1.292      ;
; 0.114  ; timing_generation:tim_gen|state.T2_R5       ; timing_generation:tim_gen|state.T3_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.185      ; 1.383      ;
; 0.175  ; clock:clo|state.state_5                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.491      ; 0.780      ;
; 0.179  ; clock:clo|state.state_7                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.491      ; 0.784      ;
; 0.194  ; timing_generation:tim_gen|state.T3_7        ; timing_generation:tim_gen|state.T4_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.037      ; 0.315      ;
; 0.201  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.022      ; 0.307      ;
; 0.257  ; timing_generation:tim_gen|state.T4_R7_p     ; timing_generation:tim_gen|state.T5_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.379      ;
; 0.270  ; timing_generation:tim_gen|state.T5_R7_p     ; timing_generation:tim_gen|state.T6_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.392      ;
; 0.273  ; clock:clo|state.state_8                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.257      ; 0.644      ;
; 0.278  ; timing_generation:tim_gen|state.T3_R5       ; timing_generation:tim_gen|state.T4_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.400      ;
; 0.278  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.114      ;
; 0.279  ; timing_generation:tim_gen|state.T4_R6       ; timing_generation:tim_gen|state.T5_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.401      ;
; 0.285  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.121      ;
; 0.291  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_T0    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.024      ; 0.399      ;
; 0.293  ; timing_generation:tim_gen|state.T5_7        ; timing_generation:tim_gen|state.T6_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.039      ; 0.416      ;
; 0.294  ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.039      ; 0.417      ;
; 0.298  ; timing_generation:tim_gen|state.T3_R7       ; timing_generation:tim_gen|state.T4_R7_p  ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.039      ; 0.421      ;
; 0.306  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.142      ;
; 0.320  ; clock:clo|state.state_6                     ; intruction_reg:ins_reg|q[0]              ; clk_25mhz                                   ; ins_reg_clk ; 0.000        ; 0.257      ; 0.691      ;
; 0.325  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[0]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 1.300      ; 1.709      ;
; 0.326  ; timing_generation:tim_gen|state.T4_6        ; timing_generation:tim_gen|state.T5_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.448      ;
; 0.327  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.163      ;
; 0.334  ; timing_generation:tim_gen|state.T2_T0       ; timing_generation:tim_gen|state.T1P_T1   ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.024      ; 0.442      ;
; 0.334  ; timing_generation:tim_gen|state.T4_R7_np    ; timing_generation:tim_gen|state.T5_R7_np ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.038      ; 0.456      ;
; 0.338  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.174      ;
; 0.340  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.176      ;
; 0.341  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.177      ;
; 0.342  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.513      ; 1.064      ;
; 0.386  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; 0.000        ; 0.627      ; 1.222      ;
; 0.388  ; timing_generation:tim_gen|state.T3_6        ; timing_generation:tim_gen|state.T4_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.040      ; 0.512      ;
; 0.393  ; timing_generation:tim_gen|state.T4_7        ; timing_generation:tim_gen|state.T5_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.037      ; 0.514      ;
; 0.403  ; timing_generation:tim_gen|state.T3_5        ; timing_generation:tim_gen|state.T4_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.039      ; 0.526      ;
; 0.410  ; timing_generation:tim_gen|state.T3_R6       ; timing_generation:tim_gen|state.T4_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.036      ; 0.530      ;
; 0.529  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_4     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.756      ;
; 0.540  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_3     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.767      ;
; 0.542  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_6     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.769      ;
; 0.543  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_5     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.770      ;
; 0.544  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R7    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.771      ;
; 0.588  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_7     ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.815      ;
; 0.594  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R5    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.821      ;
; 0.599  ; timing_generation:tim_gen|state.T1P_T1      ; timing_generation:tim_gen|state.T2_R6    ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.143      ; 0.826      ;
; 0.632  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; intruction_reg:ins_reg|q[0]              ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 1.782      ; 2.123      ;
; 0.653  ; timing_generation:tim_gen|state.T2_3        ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.348      ; 1.085      ;
; 0.737  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R7    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.073      ;
; 0.747  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; intruction_reg:ins_reg|q[1]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.244     ; 0.607      ;
; 0.760  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R5    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.096      ;
; 0.765  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_R6    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.101      ;
; 0.816  ; mem_data_reg:data_reg|register_8bit:l1|q[7] ; intruction_reg:ins_reg|q[7]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.244     ; 0.676      ;
; 0.819  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.699      ;
; 0.829  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; intruction_reg:ins_reg|q[2]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.244     ; 0.689      ;
; 0.830  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.710      ;
; 0.833  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_4     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.169      ;
; 0.836  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T1P_T1   ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.513      ; 1.058      ;
; 0.856  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_3     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.192      ;
; 0.858  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_6     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.194      ;
; 0.859  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_5     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.195      ;
; 0.881  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 0.837      ;
; 0.899  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; intruction_reg:ins_reg|q[3]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.320     ; 0.683      ;
; 0.917  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; timing_generation:tim_gen|state.T2_7     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk ; -0.500       ; 0.627      ; 1.253      ;
; 0.935  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; intruction_reg:ins_reg|q[4]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.320     ; 0.719      ;
; 1.004  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; intruction_reg:ins_reg|q[6]              ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.244     ; 0.864      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[7]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[1]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[6]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[5]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[4]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[2]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.016  ; timing_generation:tim_gen|state.T1P_T1      ; intruction_reg:ins_reg|q[3]              ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; 0.047      ; 1.147      ;
; 1.028  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 0.984      ;
; 1.042  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.922      ;
; 1.051  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R5    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.007      ;
; 1.053  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.933      ;
; 1.055  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.935      ;
; 1.056  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_R6    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.012      ;
; 1.056  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.936      ;
; 1.073  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.953      ;
; 1.084  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.964      ;
; 1.086  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.966      ;
; 1.087  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.967      ;
; 1.101  ; mem_data_reg:data_reg|register_8bit:l1|q[3] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 0.981      ;
; 1.121  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; timing_generation:tim_gen|state.T2_R7    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.077      ;
; 1.124  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.080      ;
; 1.127  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T1P_T1   ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.262     ; 0.969      ;
; 1.132  ; mem_data_reg:data_reg|register_8bit:l1|q[4] ; timing_generation:tim_gen|state.T2_7     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.224     ; 1.012      ;
; 1.134  ; timing_generation:tim_gen|state.T6_R7_p     ; timing_generation:tim_gen|state.T0       ; ins_reg_clk                                 ; ins_reg_clk ; 0.000        ; -0.753     ; 0.465      ;
; 1.140  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_4     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.096      ;
; 1.144  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; timing_generation:tim_gen|state.T2_R5    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.100      ;
; 1.147  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.103      ;
; 1.149  ; mem_data_reg:data_reg|register_8bit:l1|q[6] ; timing_generation:tim_gen|state.T2_R6    ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.105      ;
; 1.149  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.105      ;
; 1.150  ; mem_data_reg:data_reg|register_8bit:l1|q[1] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.106      ;
; 1.157  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_3     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.113      ;
; 1.159  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_6     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.115      ;
; 1.160  ; mem_data_reg:data_reg|register_8bit:l1|q[2] ; timing_generation:tim_gen|state.T2_5     ; clock:clo|state.state_3                     ; ins_reg_clk ; 0.000        ; -0.148     ; 1.116      ;
+--------+---------------------------------------------+------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ins_reg_clk'                                                                                                      ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.280 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.106     ; 1.151      ;
; -1.280 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.106     ; 1.151      ;
; -1.230 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.106     ; 1.101      ;
; -1.230 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -1.106     ; 1.101      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.181 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.162      ;
; -1.132 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.862     ; 1.247      ;
; -1.132 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.862     ; 1.247      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.131 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.996     ; 1.112      ;
; -1.128 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T1P_T1   ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.862     ; 1.243      ;
; -1.128 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_T0    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.862     ; 1.243      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.033 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.258      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -1.029 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.752     ; 1.254      ;
; -0.868 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.694     ; 1.151      ;
; -0.818 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.694     ; 1.101      ;
; -0.720 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.450     ; 1.247      ;
; -0.716 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 1.000        ; -0.450     ; 1.243      ;
; -0.503 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.111      ; 1.591      ;
; -0.453 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.111      ; 1.541      ;
; -0.355 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.355      ; 1.687      ;
; -0.351 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.355      ; 1.683      ;
; -0.257 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.113      ; 1.347      ;
; -0.257 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.113      ; 1.347      ;
; -0.207 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.113      ; 1.297      ;
; -0.207 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.113      ; 1.297      ;
; -0.109 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.357      ; 1.443      ;
; -0.109 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.357      ; 1.443      ;
; -0.105 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.357      ; 1.439      ;
; -0.105 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.357      ; 1.439      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.067 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.151      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; -0.017 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.107      ; 1.101      ;
; 0.047  ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.109      ; 1.039      ;
; 0.065  ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.112      ; 1.024      ;
; 0.065  ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.112      ; 1.024      ;
; 0.065  ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.112      ; 1.024      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
; 0.081  ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 1.000        ; 0.351      ; 1.247      ;
+--------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; -1.253 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.226      ; 0.822      ;
; -1.210 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.226      ; 0.779      ;
; -1.115 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.470      ; 0.928      ;
; -1.105 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.470      ; 0.918      ;
; -0.686 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.228      ; 0.819      ;
; -0.677 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.240      ; 0.803      ;
; -0.643 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.228      ; 0.776      ;
; -0.627 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.240      ; 0.753      ;
; -0.548 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.472      ; 0.925      ;
; -0.538 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.472      ; 0.915      ;
; -0.530 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.484      ; 0.900      ;
; -0.525 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0.500        ; 0.484      ; 0.895      ;
+--------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ins_reg_clk'                                                                                                      ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.462 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.067      ;
; 0.462 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.067      ;
; 0.462 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.067      ;
; 0.466 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.071      ;
; 0.466 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.071      ;
; 0.466 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.071      ;
; 0.475 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.487      ; 1.076      ;
; 0.484 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.487      ; 1.085      ;
; 0.560 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.931      ;
; 0.560 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.931      ;
; 0.560 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.931      ;
; 0.574 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.253      ; 0.941      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.576 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.176      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.585 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.486      ; 1.185      ;
; 0.603 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.974      ;
; 0.603 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.974      ;
; 0.603 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 0.974      ;
; 0.616 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.253      ; 0.983      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.675 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.041      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_R7_p  ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R7_np ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T6_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.717 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T5_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.252      ; 1.083      ;
; 0.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.333      ;
; 0.728 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.333      ;
; 0.737 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.342      ;
; 0.737 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.491      ; 1.342      ;
; 0.827 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 1.198      ;
; 0.827 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 1.198      ;
; 0.869 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 1.240      ;
; 0.869 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T4_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.257      ; 1.240      ;
; 0.940 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.490      ; 1.544      ;
; 0.949 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.490      ; 1.553      ;
; 1.039 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.256      ; 1.409      ;
; 1.081 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T3_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; 0.256      ; 1.451      ;
; 1.411 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.349     ; 1.176      ;
; 1.420 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.349     ; 1.185      ;
; 1.510 ; clock:clo|state.state_8 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.583     ; 1.041      ;
; 1.552 ; clock:clo|state.state_6 ; timing_generation:tim_gen|state.T0       ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.583     ; 1.083      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_5     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_3     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_4     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.733 ; clock:clo|state.state_5 ; timing_generation:tim_gen|state.T2_6     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.183      ;
; 1.742 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R6    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.192      ;
; 1.742 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_7     ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.192      ;
; 1.742 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R5    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.192      ;
; 1.742 ; clock:clo|state.state_7 ; timing_generation:tim_gen|state.T2_R7    ; clk_25mhz    ; ins_reg_clk ; 0.000        ; -0.664     ; 1.192      ;
+-------+-------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                                                ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                            ; Launch Clock ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+
; 0.716 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.613      ; 0.859      ;
; 0.725 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.613      ; 0.868      ;
; 0.749 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.601      ; 0.880      ;
; 0.753 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.601      ; 0.884      ;
; 0.754 ; clock:clo|state.state_5 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.599      ; 0.883      ;
; 0.758 ; clock:clo|state.state_7 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.599      ; 0.887      ;
; 0.815 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.379      ; 0.724      ;
; 0.847 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.367      ; 0.744      ;
; 0.852 ; clock:clo|state.state_8 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.365      ; 0.747      ;
; 0.857 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[0] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.379      ; 0.766      ;
; 0.894 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[2] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.367      ; 0.791      ;
; 0.899 ; clock:clo|state.state_6 ; predecode_logic:pr_logic|cycles[1] ; clk_25mhz    ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; -0.500       ; 0.365      ; 0.794      ;
+-------+-------------------------+------------------------------------+--------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_25mhz'                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_25mhz ; Rise       ; clk_25mhz                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.040  ; 0.224        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.040  ; 0.224        ; 0.184          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.218  ; 0.218        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_25mhz ; Rise       ; clk_25mhz~input|i                     ;
; 0.558  ; 0.774        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_6               ;
; 0.558  ; 0.774        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_8               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.reset_state           ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_1               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_2               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_3               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_4               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_5               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; clock:clo|state.state_7               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.pr_state    ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state1      ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state2      ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.state3      ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk_25mhz ; Rise       ; mem_add_reg:add_Reg|state.reset_state ;
; 0.778  ; 0.778        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_6|clk                 ;
; 0.778  ; 0.778        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_8|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.pr_state|clk            ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state1|clk              ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state2|clk              ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.state3|clk              ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.reset_state|clk             ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_1|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_2|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_3|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_4|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_5|clk                 ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clo|state.state_7|clk                 ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|inclk[0]       ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~inputclkctrl|outclk         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; clk_25mhz~input|o                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk_25mhz ; Rise       ; add_Reg|state.reset_state|clk         ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_1'                                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_high:program_counter_high|register_8bit:l1|q[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[1]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[2]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[3]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[4]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[5]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[6]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[7]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[7]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[3]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[4]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[5]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[6]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_1 ; Rise       ; y_index:y_in|q[7]                                                            ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[7] ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[1] ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[2] ;
; 0.146  ; 0.362        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[3] ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[0] ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[4] ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[5] ;
; 0.147  ; 0.363        ; 0.216          ; High Pulse Width ; clock:clo|state.state_1 ; Fall       ; alu:Algorithmic_Unit|adder_hold_register:HOLD_REGISTER|register_8bit:l1|q[6] ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]                                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]                                   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]                                   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|A_input_register:A_REGSISTER|register_8bit_A:L1|q[0]    ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[0]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[2]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[3]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; alu:Algorithmic_Unit|B_input_register:B_REGISTER|register_8bit:l1|q[4]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[0]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[1]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[2]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[3]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[4]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[5]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[6]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; pc_low:program_counter_low|register_8bit:l1|q[7]                             ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; ready:ready_map|rdy                                                          ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; status_register:flag_reg|register_8bit:l1|q[0]                               ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[0]                                                            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[1]                                                            ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_1 ; Rise       ; x_index:x_in|q[2]                                                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ins_reg_clk'                                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T0       ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_7     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R6    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_7     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_6     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R5    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_R7    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_5     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_6     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R5    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R6    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_np ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T4_R7_p  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_6     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_7     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R6    ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_np ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T5_R7_p  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_7     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T6_R7_p  ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; 0.259  ; 0.443        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T1P_T1   ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_T0    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_3     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_4     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_5     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_6     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_7     ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R5    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R6    ;
; 0.336  ; 0.552        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T2_R7    ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[1]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[2]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[3]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[4]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[5]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[6]              ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[7]              ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; intruction_reg:ins_reg|q[0]              ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_4     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; ins_reg_clk ; Rise       ; timing_generation:tim_gen|state.T3_5     ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock:clo|state.state_3'                                                                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|inclk[0]            ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk~clkctrl|outclk              ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[7]|clk                          ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[1] ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[2] ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[6] ;
; 0.339  ; 0.555        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[7] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[3] ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[4] ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk                                 ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[5] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|datab                       ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[0]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[1]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[2]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[3]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[4]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[5]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[6]  ;
; 0.417  ; 0.633        ; 0.216          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator:accumu|register_8bit_C:l1|q[7]  ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[6]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[7]|clk                        ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock:clo|state.state_3 ; Rise       ; clo|state.state_3|q                         ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|combout                           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2|dataa                             ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[1]|clk                        ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[2]|clk                        ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[6]|clk                        ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[7]|clk                        ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|combout                     ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumulator_clk|datab                       ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[3]|clk                        ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[4]|clk                        ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[0]|clk                        ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; data_reg|l1|q[5]|clk                        ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; ins_reg_clk|clk                             ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|inclk[0]                  ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; clo|clk_2~clkctrl|outclk                    ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[0]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[1]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[2]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[3]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[4]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[5]|clk                          ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; clock:clo|state.state_3 ; Rise       ; accumu|l1|q[6]|clk                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'intruction_reg:ins_reg|q[0]'                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[1]  ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[48] ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[32] ;
; 0.382 ; 0.382        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[53] ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[33]|datad               ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[34]|datad               ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[35]|datad               ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[36]|datad               ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[38]|datad               ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[39]|datad               ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[37] ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[40] ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[1]|datac                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[48]|datac               ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[32]|datac               ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[53]|datac               ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[28] ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[37]|datac               ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[40]|datac               ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[33] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[34] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[35] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[36] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[38] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[39] ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[46] ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[50]|datad               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[28]|datac               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[44]|datad               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[47]|datad               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[69]|datad               ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[6]|datad                ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[0]|datad                ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[19]|datad               ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[58]|datad               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[11]|datad               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[18]|datad               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[46]|datac               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[49]|datad               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[54]|datad               ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[9]|datad                ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[27]|datad               ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[50] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[44] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[47] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[69] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[6]  ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[0]  ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[19] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[58] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[11] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[18] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[49] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[54] ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[9]  ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[27] ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[51] ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[52] ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|inclk[0]            ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|outclk              ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|r_w             ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|r_w|datac                           ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|datad                        ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|combout                      ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|datad                      ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Rise       ; ins_reg|q[0]|q                                      ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|combout                    ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6|datad                      ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|combout                      ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux6~7|datad                        ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|r_w|datac                           ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|r_w             ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|inclk[0]            ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|Mux139~6clkctrl|outclk              ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[11] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[18] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[27] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[49] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[51] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[52] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[54] ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[9]  ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[19] ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[58] ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[0]  ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[69] ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[6]  ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[44] ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[47] ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; intruction_reg:ins_reg|q[0] ; Fall       ; instruction_decoder:instruction_dec|control_out[50] ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[11]|datad               ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[18]|datad               ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[27]|datad               ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[49]|datad               ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[51]|datad               ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; intruction_reg:ins_reg|q[0] ; Rise       ; instruction_dec|control_out[52]|datad               ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mem_data_reg:data_reg|register_8bit:l1|q[0]'                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; data_reg|l1|q[0]|q                    ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|datac           ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22|combout         ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|inclk[0] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]~22clkctrl|outclk   ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[0]    ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[1]    ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Fall       ; predecode_logic:pr_logic|cycles[2]    ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[0]|dataa              ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[1]|dataa              ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; Rise       ; pr_logic|cycles[2]|dataa              ;
+-------+--------------+----------------+------------------+---------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; res             ; clk_25mhz               ; 1.967 ; 2.675 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; 0.738 ; 1.343 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 1.943 ; 2.566 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; 0.388 ; 1.006 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; 1.620 ; 2.245 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; 1.901 ; 2.552 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; 1.505 ; 2.109 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; 1.679 ; 2.326 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.298 ; 0.889 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; 1.943 ; 2.566 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; 1.694 ; 2.321 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; res             ; clk_25mhz               ; -0.731 ; -1.357 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; -0.430 ; -1.026 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; -0.020 ; -0.595 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; -0.106 ; -0.706 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; -1.356 ; -1.957 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; -1.627 ; -2.247 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; -1.277 ; -1.865 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; -1.443 ; -2.072 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; -0.020 ; -0.595 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; -1.667 ; -2.261 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; -1.430 ; -2.028 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                     ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 4.537 ; 4.426 ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 4.367 ; 4.283 ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 4.537 ; 4.426 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 5.544 ; 5.761 ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 5.071 ; 5.226 ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 5.026 ; 5.169 ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 4.951 ; 5.180 ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 5.544 ; 5.761 ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 5.086 ; 5.260 ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 4.993 ; 5.211 ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 5.301 ; 5.495 ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 5.001 ; 5.209 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 7.630 ; 7.973 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 7.376 ; 7.706 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 6.972 ; 7.264 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 7.501 ; 7.934 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 7.385 ; 7.710 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 7.164 ; 7.490 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 6.897 ; 7.234 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 7.630 ; 7.973 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 7.423 ; 7.781 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 7.657 ; 8.010 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 7.486 ; 7.836 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 6.788 ; 7.016 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 7.555 ; 7.987 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 7.122 ; 7.397 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 7.044 ; 7.342 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 7.326 ; 7.708 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 7.657 ; 8.010 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 7.549 ; 7.907 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 7.806 ; 8.149 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 7.552 ; 7.882 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 6.894 ; 7.128 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 7.677 ; 8.110 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 7.010 ; 7.239 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 6.887 ; 7.137 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 6.840 ; 7.145 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 7.806 ; 8.149 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 7.599 ; 7.957 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 7.671 ; 8.050 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 7.356 ; 7.699 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 6.799 ; 7.057 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 7.583 ; 8.042 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 7.205 ; 7.399 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 7.003 ; 7.205 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 7.298 ; 7.587 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 7.671 ; 8.050 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 7.455 ; 7.847 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 4.663 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 4.663 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 4.962 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 4.962 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 4.150 ; 4.090 ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 4.150 ; 4.090 ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 4.237 ; 4.150 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 3.738 ; 3.784 ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 3.991 ; 4.015 ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 3.871 ; 3.882 ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 4.004 ; 4.051 ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 4.490 ; 4.563 ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 4.130 ; 4.148 ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 3.738 ; 3.784 ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 4.151 ; 4.217 ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 3.928 ; 3.999 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 4.848 ; 4.988 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 5.204 ; 5.322 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 4.964 ; 5.037 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 4.848 ; 4.988 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 5.506 ; 5.670 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 5.198 ; 5.326 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 4.989 ; 5.118 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 5.314 ; 5.449 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 4.974 ; 5.118 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 6.419 ; 6.621 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 7.081 ; 7.396 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 6.419 ; 6.621 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 7.122 ; 7.523 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 6.792 ; 7.039 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 6.670 ; 6.920 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 6.895 ; 7.234 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 7.254 ; 7.581 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 7.175 ; 7.513 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 3.984 ; 4.135 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 5.529 ; 5.616 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 4.026 ; 4.148 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 3.986 ; 4.185 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 4.760 ; 4.945 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 4.229 ; 4.358 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 5.166 ; 5.295 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 5.106 ; 5.359 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 3.984 ; 4.135 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 4.742 ; 4.840 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 4.886 ; 4.969 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 4.873 ; 4.955 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 4.742 ; 4.840 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 5.453 ; 5.562 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 5.196 ; 5.267 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 4.855 ; 4.936 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 5.170 ; 5.248 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 4.901 ; 4.994 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 3.400 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 3.400 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 3.551 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 3.551 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+----------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                        ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                             ; -5.173   ; -1.296  ; -2.917   ; 0.462   ; -3.000              ;
;  clk_25mhz                                   ; -1.406   ; -0.172  ; N/A      ; N/A     ; -3.000              ;
;  clock:clo|state.state_1                     ; -5.173   ; -0.791  ; N/A      ; N/A     ; -1.000              ;
;  clock:clo|state.state_3                     ; -3.778   ; -0.976  ; N/A      ; N/A     ; -1.000              ;
;  ins_reg_clk                                 ; -4.337   ; -0.100  ; -2.917   ; 0.462   ; -1.000              ;
;  intruction_reg:ins_reg|q[0]                 ; -3.464   ; -0.751  ; N/A      ; N/A     ; 0.381               ;
;  mem_data_reg:data_reg|register_8bit:l1|q[0] ; -4.512   ; -1.296  ; -2.612   ; 0.716   ; 0.385               ;
; Design-wide TNS                              ; -379.454 ; -20.82  ; -53.642  ; 0.0     ; -140.414            ;
;  clk_25mhz                                   ; -7.829   ; -0.301  ; N/A      ; N/A     ; -17.414             ;
;  clock:clo|state.state_1                     ; -189.461 ; -1.083  ; N/A      ; N/A     ; -66.000             ;
;  clock:clo|state.state_3                     ; -36.848  ; -1.332  ; N/A      ; N/A     ; -17.000             ;
;  ins_reg_clk                                 ; -70.624  ; -0.332  ; -47.677  ; 0.000   ; -40.000             ;
;  intruction_reg:ins_reg|q[0]                 ; -63.221  ; -14.431 ; N/A      ; N/A     ; 0.000               ;
;  mem_data_reg:data_reg|register_8bit:l1|q[0] ; -11.471  ; -3.753  ; -5.965   ; 0.000   ; 0.000               ;
+----------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+
; res             ; clk_25mhz               ; 3.548 ; 4.061 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; 1.419 ; 1.843 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 3.350 ; 3.804 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; 0.678 ; 1.157 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; 2.821 ; 3.324 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; 3.292 ; 3.798 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; 2.568 ; 3.043 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; 2.875 ; 3.404 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.515 ; 0.962 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; 3.350 ; 3.804 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; 2.903 ; 3.408 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port       ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+
; res             ; clk_25mhz               ; -0.731 ; -1.357 ; Rise       ; clk_25mhz               ;
; r               ; clock:clo|state.state_1 ; -0.430 ; -1.008 ; Rise       ; clock:clo|state.state_1 ;
; db_external[*]  ; clock:clo|state.state_3 ; 0.072  ; -0.260 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[0] ; clock:clo|state.state_3 ; -0.065 ; -0.430 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[1] ; clock:clo|state.state_3 ; -1.356 ; -1.957 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[2] ; clock:clo|state.state_3 ; -1.627 ; -2.247 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[3] ; clock:clo|state.state_3 ; -1.277 ; -1.865 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[4] ; clock:clo|state.state_3 ; -1.443 ; -2.072 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[5] ; clock:clo|state.state_3 ; 0.072  ; -0.260 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[6] ; clock:clo|state.state_3 ; -1.667 ; -2.261 ; Rise       ; clock:clo|state.state_3 ;
;  db_external[7] ; clock:clo|state.state_3 ; -1.430 ; -2.028 ; Rise       ; clock:clo|state.state_3 ;
+-----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 7.590  ; 7.564  ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 7.305  ; 7.307  ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 7.590  ; 7.564  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 9.518  ; 9.595  ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 8.820  ; 8.829  ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 8.728  ; 8.750  ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 8.710  ; 8.780  ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 9.518  ; 9.595  ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 8.845  ; 8.898  ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 8.789  ; 8.819  ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 9.196  ; 9.267  ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 8.796  ; 8.830  ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 13.433 ; 13.558 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 13.005 ; 13.108 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 12.306 ; 12.385 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 13.424 ; 13.558 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 12.854 ; 12.885 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 12.603 ; 12.659 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 12.284 ; 12.310 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 13.433 ; 13.500 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 13.273 ; 13.242 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 13.320 ; 13.414 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 12.991 ; 13.084 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 11.775 ; 11.789 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 13.320 ; 13.414 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 12.177 ; 12.225 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 12.181 ; 12.252 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 12.905 ; 12.931 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 13.270 ; 13.305 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 13.247 ; 13.213 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 13.752 ; 13.877 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 13.324 ; 13.427 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 12.170 ; 12.232 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 13.743 ; 13.877 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 12.146 ; 12.183 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 12.096 ; 12.149 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 12.180 ; 12.205 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 13.752 ; 13.819 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 13.592 ; 13.561 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 13.441 ; 13.482 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 12.821 ; 12.837 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 11.864 ; 11.831 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 13.441 ; 13.482 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 12.275 ; 12.283 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 12.055 ; 12.084 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 12.792 ; 12.783 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 13.367 ; 13.383 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 13.143 ; 13.101 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 8.144  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 8.144  ;        ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 8.194  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;        ; 8.194  ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                             ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port        ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; adb_control[*]   ; clk_25mhz                                   ; 4.150 ; 4.090 ; Rise       ; clk_25mhz                                   ;
;  adb_control[0]  ; clk_25mhz                                   ; 4.150 ; 4.090 ; Rise       ; clk_25mhz                                   ;
;  adb_control[1]  ; clk_25mhz                                   ; 4.237 ; 4.150 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clk_25mhz                                   ; 3.738 ; 3.784 ; Rise       ; clk_25mhz                                   ;
;  adb_external[0] ; clk_25mhz                                   ; 3.991 ; 4.015 ; Rise       ; clk_25mhz                                   ;
;  adb_external[1] ; clk_25mhz                                   ; 3.871 ; 3.882 ; Rise       ; clk_25mhz                                   ;
;  adb_external[2] ; clk_25mhz                                   ; 4.004 ; 4.051 ; Rise       ; clk_25mhz                                   ;
;  adb_external[3] ; clk_25mhz                                   ; 4.490 ; 4.563 ; Rise       ; clk_25mhz                                   ;
;  adb_external[4] ; clk_25mhz                                   ; 4.130 ; 4.148 ; Rise       ; clk_25mhz                                   ;
;  adb_external[5] ; clk_25mhz                                   ; 3.738 ; 3.784 ; Rise       ; clk_25mhz                                   ;
;  adb_external[6] ; clk_25mhz                                   ; 4.151 ; 4.217 ; Rise       ; clk_25mhz                                   ;
;  adb_external[7] ; clk_25mhz                                   ; 3.928 ; 3.999 ; Rise       ; clk_25mhz                                   ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 4.848 ; 4.988 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 5.204 ; 5.322 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 4.964 ; 5.037 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 4.848 ; 4.988 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 5.506 ; 5.670 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 5.198 ; 5.326 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 4.989 ; 5.118 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 5.314 ; 5.449 ; Rise       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 4.974 ; 5.118 ; Rise       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_1                     ; 6.419 ; 6.621 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[0] ; clock:clo|state.state_1                     ; 7.081 ; 7.396 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[1] ; clock:clo|state.state_1                     ; 6.419 ; 6.621 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[2] ; clock:clo|state.state_1                     ; 7.122 ; 7.523 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[3] ; clock:clo|state.state_1                     ; 6.792 ; 7.039 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[4] ; clock:clo|state.state_1                     ; 6.670 ; 6.920 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[5] ; clock:clo|state.state_1                     ; 6.895 ; 7.234 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[6] ; clock:clo|state.state_1                     ; 7.254 ; 7.581 ; Fall       ; clock:clo|state.state_1                     ;
;  adb_external[7] ; clock:clo|state.state_1                     ; 7.175 ; 7.513 ; Fall       ; clock:clo|state.state_1                     ;
; adb_external[*]  ; clock:clo|state.state_3                     ; 3.984 ; 4.135 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[0] ; clock:clo|state.state_3                     ; 5.529 ; 5.616 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[1] ; clock:clo|state.state_3                     ; 4.026 ; 4.148 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[2] ; clock:clo|state.state_3                     ; 3.986 ; 4.185 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[3] ; clock:clo|state.state_3                     ; 4.760 ; 4.945 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[4] ; clock:clo|state.state_3                     ; 4.229 ; 4.358 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[5] ; clock:clo|state.state_3                     ; 5.166 ; 5.295 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[6] ; clock:clo|state.state_3                     ; 5.106 ; 5.359 ; Rise       ; clock:clo|state.state_3                     ;
;  adb_external[7] ; clock:clo|state.state_3                     ; 3.984 ; 4.135 ; Rise       ; clock:clo|state.state_3                     ;
; adb_external[*]  ; intruction_reg:ins_reg|q[0]                 ; 4.742 ; 4.840 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[0] ; intruction_reg:ins_reg|q[0]                 ; 4.886 ; 4.969 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[1] ; intruction_reg:ins_reg|q[0]                 ; 4.873 ; 4.955 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[2] ; intruction_reg:ins_reg|q[0]                 ; 4.742 ; 4.840 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[3] ; intruction_reg:ins_reg|q[0]                 ; 5.453 ; 5.562 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[4] ; intruction_reg:ins_reg|q[0]                 ; 5.196 ; 5.267 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[5] ; intruction_reg:ins_reg|q[0]                 ; 4.855 ; 4.936 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[6] ; intruction_reg:ins_reg|q[0]                 ; 5.170 ; 5.248 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
;  adb_external[7] ; intruction_reg:ins_reg|q[0]                 ; 4.901 ; 4.994 ; Fall       ; intruction_reg:ins_reg|q[0]                 ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 3.400 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 3.400 ;       ; Rise       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
; adb_external[*]  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 3.551 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
;  adb_external[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;       ; 3.551 ; Fall       ; mem_data_reg:data_reg|register_8bit:l1|q[0] ;
+------------------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adb_external[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_external[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_control[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adb_control[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; sv             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nmi            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; irq            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_25mhz      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; db_external[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; res            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; r              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adb_external[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; adb_external[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; adb_external[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; adb_external[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; adb_external[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; adb_external[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; adb_external[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; adb_external[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; adb_control[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; adb_control[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adb_external[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; adb_external[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; adb_external[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; adb_external[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; adb_external[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; adb_external[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; adb_external[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; adb_external[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; adb_control[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; adb_control[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adb_external[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; adb_external[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; adb_external[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; adb_external[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; adb_external[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; adb_external[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; adb_external[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; adb_external[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; adb_control[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; adb_control[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk_25mhz                                   ; clk_25mhz                                   ; 37       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; clk_25mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; clk_25mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clk_25mhz                                   ; 0        ; 9        ; 0        ; 0        ;
; clk_25mhz                                   ; clock:clo|state.state_1                     ; 388      ; 0        ; 56       ; 0        ;
; clock:clo|state.state_1                     ; clock:clo|state.state_1                     ; 264      ; 40       ; 125      ; 2        ;
; clock:clo|state.state_3                     ; clock:clo|state.state_1                     ; 124      ; 0        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1                     ; 0        ; 558      ; 0        ; 732      ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1                     ; 6        ; 6        ; 0        ; 0        ;
; clk_25mhz                                   ; clock:clo|state.state_3                     ; 98       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; clock:clo|state.state_3                     ; 33       ; 9        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; clock:clo|state.state_3                     ; 24       ; 1        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3                     ; 0        ; 92       ; 0        ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3                     ; 1        ; 1        ; 0        ; 0        ;
; clk_25mhz                                   ; ins_reg_clk                                 ; 100      ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; ins_reg_clk                                 ; 98       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; ins_reg_clk                                 ; 61       ; 0        ; 0        ; 0        ;
; ins_reg_clk                                 ; ins_reg_clk                                 ; 52       ; 0        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk                                 ; 0        ; 160      ; 0        ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk                                 ; 10       ; 40       ; 0        ; 0        ;
; clock:clo|state.state_1                     ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 1        ; 0        ;
; ins_reg_clk                                 ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 370      ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 50       ; 50       ;
; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 59       ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 8        ; 8        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk_25mhz                                   ; clk_25mhz                                   ; 37       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; clk_25mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; clk_25mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clk_25mhz                                   ; 0        ; 9        ; 0        ; 0        ;
; clk_25mhz                                   ; clock:clo|state.state_1                     ; 388      ; 0        ; 56       ; 0        ;
; clock:clo|state.state_1                     ; clock:clo|state.state_1                     ; 264      ; 40       ; 125      ; 2        ;
; clock:clo|state.state_3                     ; clock:clo|state.state_1                     ; 124      ; 0        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_1                     ; 0        ; 558      ; 0        ; 732      ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_1                     ; 6        ; 6        ; 0        ; 0        ;
; clk_25mhz                                   ; clock:clo|state.state_3                     ; 98       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; clock:clo|state.state_3                     ; 33       ; 9        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; clock:clo|state.state_3                     ; 24       ; 1        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; clock:clo|state.state_3                     ; 0        ; 92       ; 0        ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; clock:clo|state.state_3                     ; 1        ; 1        ; 0        ; 0        ;
; clk_25mhz                                   ; ins_reg_clk                                 ; 100      ; 0        ; 0        ; 0        ;
; clock:clo|state.state_1                     ; ins_reg_clk                                 ; 98       ; 0        ; 0        ; 0        ;
; clock:clo|state.state_3                     ; ins_reg_clk                                 ; 61       ; 0        ; 0        ; 0        ;
; ins_reg_clk                                 ; ins_reg_clk                                 ; 52       ; 0        ; 0        ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; ins_reg_clk                                 ; 0        ; 160      ; 0        ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; ins_reg_clk                                 ; 10       ; 40       ; 0        ; 0        ;
; clock:clo|state.state_1                     ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 1        ; 0        ;
; ins_reg_clk                                 ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 370      ; 0        ;
; intruction_reg:ins_reg|q[0]                 ; intruction_reg:ins_reg|q[0]                 ; 0        ; 0        ; 50       ; 50       ;
; clock:clo|state.state_3                     ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 59       ; 0        ;
; mem_data_reg:data_reg|register_8bit:l1|q[0] ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 8        ; 8        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                   ;
+------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------+----------+----------+----------+----------+
; clk_25mhz  ; ins_reg_clk                                 ; 128      ; 0        ; 0        ; 0        ;
; clk_25mhz  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 12       ; 0        ;
+------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                    ;
+------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------+----------+----------+----------+----------+
; clk_25mhz  ; ins_reg_clk                                 ; 128      ; 0        ; 0        ; 0        ;
; clk_25mhz  ; mem_data_reg:data_reg|register_8bit:l1|q[0] ; 0        ; 0        ; 12       ; 0        ;
+------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 163   ; 163  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jan 16 13:47:27 2021
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 34 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_25mhz clk_25mhz
    Info (332105): create_clock -period 1.000 -name intruction_reg:ins_reg|q[0] intruction_reg:ins_reg|q[0]
    Info (332105): create_clock -period 1.000 -name ins_reg_clk ins_reg_clk
    Info (332105): create_clock -period 1.000 -name clock:clo|state.state_1 clock:clo|state.state_1
    Info (332105): create_clock -period 1.000 -name mem_data_reg:data_reg|register_8bit:l1|q[0] mem_data_reg:data_reg|register_8bit:l1|q[0]
    Info (332105): create_clock -period 1.000 -name clock:clo|state.state_3 clock:clo|state.state_3
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[7]~23|combout"
    Warning (332126): Node "db[7]~17|datad"
    Warning (332126): Node "db[7]~17|combout"
    Warning (332126): Node "db[7]~22|dataa"
    Warning (332126): Node "db[7]~22|combout"
    Warning (332126): Node "sb[7]~23|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[6]~20|combout"
    Warning (332126): Node "db[6]~16|datab"
    Warning (332126): Node "db[6]~16|combout"
    Warning (332126): Node "db[6]~21|dataa"
    Warning (332126): Node "db[6]~21|combout"
    Warning (332126): Node "sb[6]~20|dataa"
Warning (332125): Found combinational loop of 8 nodes
    Warning (332126): Node "sb[5]~17|combout"
    Warning (332126): Node "db[5]~15|dataa"
    Warning (332126): Node "db[5]~15|combout"
    Warning (332126): Node "db[5]|dataa"
    Warning (332126): Node "db[5]|combout"
    Warning (332126): Node "sb[5]~16|datab"
    Warning (332126): Node "sb[5]~16|combout"
    Warning (332126): Node "sb[5]~17|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[4]~14|combout"
    Warning (332126): Node "db[4]|datab"
    Warning (332126): Node "db[4]|combout"
    Warning (332126): Node "sb[4]~13|datab"
    Warning (332126): Node "sb[4]~13|combout"
    Warning (332126): Node "sb[4]~14|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[3]~11|combout"
    Warning (332126): Node "db[3]|dataa"
    Warning (332126): Node "db[3]|combout"
    Warning (332126): Node "sb[3]~10|datab"
    Warning (332126): Node "sb[3]~10|combout"
    Warning (332126): Node "sb[3]~11|dataa"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[2]~8|combout"
    Warning (332126): Node "db[2]~12|datab"
    Warning (332126): Node "db[2]~12|combout"
    Warning (332126): Node "db[2]~20|datab"
    Warning (332126): Node "db[2]~20|combout"
    Warning (332126): Node "sb[2]~8|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[1]~5|combout"
    Warning (332126): Node "db[1]~11|datab"
    Warning (332126): Node "db[1]~11|combout"
    Warning (332126): Node "db[1]~19|datab"
    Warning (332126): Node "db[1]~19|combout"
    Warning (332126): Node "sb[1]~5|datab"
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "sb[0]~2|combout"
    Warning (332126): Node "db[0]~10|datab"
    Warning (332126): Node "db[0]~10|combout"
    Warning (332126): Node "db[0]~18|datab"
    Warning (332126): Node "db[0]~18|combout"
    Warning (332126): Node "sb[0]~2|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: accumulator_clk  from: datab  to: combout
    Info (332098): Cell: accumulator_clk  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux139~6  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux6~7  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.173      -189.461 clock:clo|state.state_1 
    Info (332119):    -4.512       -11.471 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -4.337       -70.624 ins_reg_clk 
    Info (332119):    -3.778       -36.848 clock:clo|state.state_3 
    Info (332119):    -3.464       -63.221 intruction_reg:ins_reg|q[0] 
    Info (332119):    -1.406        -7.829 clk_25mhz 
Info (332146): Worst-case hold slack is -1.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.296        -3.753 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -0.976        -1.332 clock:clo|state.state_3 
    Info (332119):    -0.791        -1.083 clock:clo|state.state_1 
    Info (332119):    -0.751       -14.431 intruction_reg:ins_reg|q[0] 
    Info (332119):    -0.149        -0.211 clk_25mhz 
    Info (332119):    -0.010        -0.010 ins_reg_clk 
Info (332146): Worst-case recovery slack is -2.917
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.917       -47.677 ins_reg_clk 
    Info (332119):    -2.612        -5.965 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case removal slack is 0.884
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.884         0.000 ins_reg_clk 
    Info (332119):     1.022         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.000 clk_25mhz 
    Info (332119):    -1.000       -66.000 clock:clo|state.state_1 
    Info (332119):    -1.000       -40.000 ins_reg_clk 
    Info (332119):    -1.000       -17.000 clock:clo|state.state_3 
    Info (332119):     0.402         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):     0.420         0.000 intruction_reg:ins_reg|q[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: accumulator_clk  from: datab  to: combout
    Info (332098): Cell: accumulator_clk  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux139~6  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux6~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.534      -163.770 clock:clo|state.state_1 
    Info (332119):    -4.099       -10.391 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -3.771       -61.300 ins_reg_clk 
    Info (332119):    -3.260       -31.357 clock:clo|state.state_3 
    Info (332119):    -3.084       -56.537 intruction_reg:ins_reg|q[0] 
    Info (332119):    -1.174        -6.409 clk_25mhz 
Info (332146): Worst-case hold slack is -1.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.122        -3.264 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -0.882        -1.256 clock:clo|state.state_3 
    Info (332119):    -0.686        -0.897 clock:clo|state.state_1 
    Info (332119):    -0.653       -12.052 intruction_reg:ins_reg|q[0] 
    Info (332119):    -0.105        -0.115 clk_25mhz 
    Info (332119):     0.035         0.000 ins_reg_clk 
Info (332146): Worst-case recovery slack is -2.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.545       -40.498 ins_reg_clk 
    Info (332119):    -2.383        -5.449 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case removal slack is 0.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.794         0.000 ins_reg_clk 
    Info (332119):     1.015         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.000 clk_25mhz 
    Info (332119):    -1.000       -66.000 clock:clo|state.state_1 
    Info (332119):    -1.000       -40.000 ins_reg_clk 
    Info (332119):    -1.000       -17.000 clock:clo|state.state_3 
    Info (332119):     0.439         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):     0.445         0.000 intruction_reg:ins_reg|q[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: accumulator_clk  from: datab  to: combout
    Info (332098): Cell: accumulator_clk  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux139~6  from: datad  to: combout
    Info (332098): Cell: instruction_dec|Mux6~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.803
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.803       -96.026 clock:clo|state.state_1 
    Info (332119):    -2.351       -34.129 ins_reg_clk 
    Info (332119):    -2.253        -5.575 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -2.118       -16.858 clock:clo|state.state_3 
    Info (332119):    -1.679       -26.562 intruction_reg:ins_reg|q[0] 
    Info (332119):    -0.669        -2.809 clk_25mhz 
Info (332146): Worst-case hold slack is -0.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.836        -2.456 mem_data_reg:data_reg|register_8bit:l1|q[0] 
    Info (332119):    -0.579        -0.773 clock:clo|state.state_3 
    Info (332119):    -0.537       -10.254 intruction_reg:ins_reg|q[0] 
    Info (332119):    -0.537        -0.873 clock:clo|state.state_1 
    Info (332119):    -0.172        -0.301 clk_25mhz 
    Info (332119):    -0.100        -0.332 ins_reg_clk 
Info (332146): Worst-case recovery slack is -1.280
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.280       -14.831 ins_reg_clk 
    Info (332119):    -1.253        -2.616 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case removal slack is 0.462
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.462         0.000 ins_reg_clk 
    Info (332119):     0.716         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -17.414 clk_25mhz 
    Info (332119):    -1.000       -66.000 clock:clo|state.state_1 
    Info (332119):    -1.000       -40.000 ins_reg_clk 
    Info (332119):    -1.000       -17.000 clock:clo|state.state_3 
    Info (332119):     0.381         0.000 intruction_reg:ins_reg|q[0] 
    Info (332119):     0.385         0.000 mem_data_reg:data_reg|register_8bit:l1|q[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 64 warnings
    Info: Peak virtual memory: 4634 megabytes
    Info: Processing ended: Sat Jan 16 13:47:31 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


