开关电容中的flick噪声
开关电容电路里一般提到1/f噪声都一笔带过，原因是白噪声由于混叠效应，一般占主导地位。但是凡事也不能太绝对。在低信号频率时，比如音频adc，dac，比如测量adc，1/f噪声也可能起到重要作用。
1/f噪声同样也要受到混叠的影响，只是由于它下降的很快，所以混进带内的成分就少的多，所以一般认为不存在混叠也不会有太大误差。我个人觉得评估1/f的一个办法就是直接用noise分析，而无需考虑pnoise分析，只要基本概念清楚，两种应该差异不大。但在实际仿真中，这个想法还是有问题的。我有很类似的两个电路，只是工艺有所区别。在前者上就可以做到两种分析方法基本一致，后者就差别很大。仔细看进去，后者居然告诉我开关提供了很大成分的1/f noise，这更是与传统观点有显著差异，而且通过改开关大小，似乎也影响不大。查查文献，有人做chop类似的电路，也在理论上提出有1/fnoise的影响，但是后来几年又有人说没有。大家都有实验结果，不过相对来说说没有的人似乎更多些。我这虽然不是chop电路，但在1/fnoise的影响机制方面是类似的，所以到底有还是没有，这是个问题。如果说有，那就是等于认为仿真器不会说慌，因为它毕竟是基于某种算法给出的噪声，而这算法则是基于某种理论给出的，换句话说，该理论的直接推论就是有影响。如果说没有，那就是等于承认传统的理论，而认为pnoise背后的理论有可能有缺陷(这也不是不可能，至少design guide网站上就有文章给出了例子）。
这件事的最后是调整了一下电路的工作时序，1/f noise的影响就变小了，和以前差不多。这就更给人提出了一个难题，这种调整对1/f noise的影响是真实的还是虚假的？是算法敏感还是实际就是如此？其实我很想做个对比实验的，只是考虑到这是老板的钱，还是没机会这么奢侈的流片。也许学校里可以就这个发个论文。我个人倒希望这是真实的，这样才像一个真实的世界。估计eda公司也希望这是真实的，这样以后大家就会更依赖于仿真验证。
 

