0.7
2020.2
Oct 13 2023
20:47:58
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.sim/sim_1/behav/xsim/glbl.v,1697210495,verilog,,,,glbl,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/DecoderTB.v,1714158115,verilog,,,,DecoderTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/FullAdder2BitsTB.v,1714155554,verilog,,,,FullAdder2BitsTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/FullAdderCompTB.v,1713558699,verilog,,,,FullAdderCompTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/FullAdderDefTB.v,1713559695,verilog,,,,FullAdderDefTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/ModuloANDTB.v,1713557476,verilog,,,,ModuloANDTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/ModuloORTB.v,1713557605,verilog,,,,ModuloORTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/ModuloXORTB.v,1713557148,verilog,,,,ModuloXORTB,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/Decoder.v,1714157945,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/DecoderTB.v,,Decoder,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/FullAdderComp.v,1713558359,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloAND.v,,FullAdderComp,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/FullAdderDef.v,1713559625,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/FullAdder2BitsTB.v,,FullAdderDef,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloAND.v,1713556765,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloOR.v,,ModuloAND,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloOR.v,1713556807,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloXOR.v,,ModuloOR,,,,,,,,
D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sources_1/new/ModuloXOR.v,1713556802,verilog,,D:/Estudio/Lenguajes-descriptivos-de-hardware/repo/verilog/TP2-Asignaciones-Booleanas/TP2-Asignaciones-Booleanas.srcs/sim_1/new/FullAdderCompTB.v,,ModuloXOR,,,,,,,,
