vhdl work "C:\Users\tniel\OneDrive - Danmarks Tekniske Universitet\Dokumenter\GitHub\DigitalTeknikProjekt\FPGA\Three_week_course_F22\ShiftReg.vhd"
