# üéì Thi·∫øt K·∫ø Ph·∫ßn C·ª©ng v√† H·ªá Th·ªëng SoC tr√™n FPGA ‚Äì Level 0 (Kria KV260)

Ch√†o m·ª´ng b·∫°n ƒë·∫øn v·ªõi **Level 0** trong series **Thi·∫øt k·∫ø ph·∫ßn c·ª©ng v√† h·ªá th·ªëng SoC tr√™n FPGA**.  
Repository n√†y ch·ª©a to√†n b·ªô t√†i li·ªáu, m√£ ngu·ªìn v√† h∆∞·ªõng d·∫´n li√™n quan ƒë·∫øn vi·ªác hi·ªán th·ª±c m·ªôt m√¥-ƒëun ph·∫ßn c·ª©ng ƒë∆°n gi·∫£n v√† t√≠ch h·ª£p v√†o h·ªá th·ªëng SoC tr√™n bo m·∫°ch **Xilinx Kria KV260**.

---

## üìò Gi·ªõi thi·ªáu

Trong Level 0 n√†y, ch√∫ng ta s·∫Ω hi·ªán th·ª±c h√†m to√°n h·ªçc c∆° b·∫£n:

> **Y = A √ó X + B**

b·∫±ng ng√¥n ng·ªØ **Verilog HDL**, v√† t√≠ch h·ª£p n√≥ v√†o h·ªá th·ªëng SoC s·ª≠ d·ª•ng **Vivado** v√† **PetaLinux**.

B√†i h·ªçc ƒë∆∞·ª£c thi·∫øt k·∫ø cho nh·ªØng ng∆∞·ªùi m·ªõi b·∫Øt ƒë·∫ßu v·ªõi ph√°t tri·ªÉn h·ªá th·ªëng SoC tr√™n n·ªÅn FPGA.

---


1. ‚úÖ **X√°c ƒë·ªãnh y√™u c·∫ßu v√† ƒë·∫∑c t·∫£ h·ªá th·ªëng**  
   ‚Üí V·∫Ω s∆° ƒë·ªì kh·ªëi, x√°c ƒë·ªãnh t√≠n hi·ªáu v√†o/ra, ch·ª©c nƒÉng c·∫ßn thi·∫øt k·∫ø.

2. ‚úÖ **M√¥ t·∫£ ph·∫ßn c·ª©ng b·∫±ng Verilog HDL v√† m√¥ ph·ªèng ch·ª©c nƒÉng**  
   ‚Üí Thi·∫øt k·∫ø m·∫°ch s·ªë ƒë·ªìng b·ªô v√† ki·ªÉm th·ª≠ tr√™n **Vivado Simulator**.

3. ‚úÖ **ƒê√≥ng g√≥i IP (Package IP) trong Vivado**  
   ‚Üí Th√™m giao ti·∫øp AXI4-Full ƒë·ªÉ t√≠ch h·ª£p v√†o h·ªá th·ªëng SoC.

4. ‚úÖ **T·∫°o Block Design cho h·ªá th·ªëng SoC tr√™n Vivado**  
   ‚Üí K·∫øt n·ªëi Zynq MPSoC v√† IP t·ª± thi·∫øt k·∫ø th√¥ng qua AXI bus.

5. ‚úÖ **T·ªïng h·ª£p (Synthesis), Place & Route, v√† t·∫°o file Bitstream**  
   ‚Üí Xu·∫•t c√°c file `.bit` v√† `.xsa` d√πng cho ph·∫ßn m·ªÅm v√† PetaLinux.

6. ‚úÖ **Thi·∫øt l·∫≠p m√¥i tr∆∞·ªùng PetaLinux v√† t·∫°o driver**  
   ‚Üí T·∫°o project, c·∫•u h√¨nh device tree, th√™m UIO driver cho IP.

7. ‚úÖ **T·∫°o image kh·ªüi ƒë·ªông v√† rootfs cho Linux tr√™n FPGA**  
   ‚Üí Build c√°c th√†nh ph·∫ßn BOOT.BIN, kernel image v√† root filesystem.

8. ‚úÖ **Ph√°t tri·ªÉn ph·∫ßn m·ªÅm nh√∫ng (Embedded C/C++)**  
   ‚Üí Vi·∫øt ·ª©ng d·ª•ng C ƒë·ªÉ ƒëi·ªÅu khi·ªÉn IP th√¥ng qua giao ti·∫øp PIO t·ª´ userspace.

---

üìå M·ªói b∆∞·ªõc tr√™n s·∫Ω ƒë∆∞·ª£c tr√¨nh b√†y chi ti·∫øt trong video h∆∞·ªõng d·∫´n t∆∞∆°ng ·ª©ng b√™n d∆∞·ªõi, vui l√≤ng b·∫•m v√†o video ƒë·ªÉ xem chi ti·∫øt t·ª´ng b∆∞·ªõc üëáüëáüëá.  
 
[![Xem video demo](https://img.youtube.com/vi/F1vxzkd7_DI/0.jpg)](https://www.youtube.com/watch?v=F1vxzkd7_DI)

---

## üíª Thi·∫øt b·ªã c·∫ßn thi·∫øt

D∆∞·ªõi ƒë√¢y l√† danh s√°ch c√°c thi·∫øt b·ªã ph·∫ßn c·ª©ng c·∫ßn chu·∫©n b·ªã ƒë·ªÉ th·ª±c h√†nh Level 0 tr√™n bo m·∫°ch **Kria KV260 FPGA**.

![Thi·∫øt b·ªã c·∫ßn thi·∫øt](Hinh/Hinh_1.png)

### üì¶ Danh s√°ch thi·∫øt b·ªã:

- **Kria KV260 FPGA**  
  ‚Üí Bo m·∫°ch ch√≠nh d√πng ƒë·ªÉ tri·ªÉn khai h·ªá th·ªëng SoC v√† ch·∫°y ·ª©ng d·ª•ng nh√∫ng.

- **D√¢y c√°p m·∫°ng (LAN)**  
  ‚Üí D√πng ƒë·ªÉ k·∫øt n·ªëi FPGA v·ªõi Internet th√¥ng qua router/switch, h·ªó tr·ª£ c·∫≠p nh·∫≠t v√† debug qua SSH.

- **D√¢y JTAG**  
  ‚Üí K·∫øt n·ªëi t·ª´ FPGA ƒë·∫øn Server PC ƒë·ªÉ n·∫°p bitstream, debug ho·∫∑c ho·∫°t ƒë·ªông nh∆∞ d√¢y UART ƒë·ªÉ hi·ªán th·ªã console c·ªßa Linux tr√™n FPGA.

- **Th·∫ª nh·ªõ MicroSD v√† ƒë·∫ßu ƒë·ªçc th·∫ª**  
  ‚Üí D√πng ƒë·ªÉ t·∫°o image kh·ªüi ƒë·ªông (BOOT.BIN + Linux kernel + rootfs) v√† c√†i h·ªá ƒëi·ªÅu h√†nh cho FPGA.

- **Server PC (Linux)**  
  ‚Üí C√†i ƒë·∫∑t c√¥ng c·ª• thi·∫øt k·∫ø ph·∫ßn c·ª©ng (Vivado), c√¥ng c·ª• PetaLinux, v√† th·ª±c hi·ªán build to√†n b·ªô h·ªá th·ªëng.

- **Laptop/PC c√° nh√¢n (Windows ho·∫∑c Linux)**  
  ‚Üí D√πng ƒë·ªÉ k·∫øt n·ªëi SSH ƒë·∫øn Server, ho·∫∑c truy·ªÅn file (WinSCP).  
  ‚Üí N·∫øu d√πng Windows, c·∫ßn c√†i **VMware** ƒë·ªÉ ch·∫°y Linux.

üìå **L∆∞u √Ω:**  
B·∫°n c√≥ th·ªÉ thay th·∫ø **1 Server PC v√† 1 Laptop/PC** th√†nh **1 Laptop/PC duy nh·∫•t**, mi·ªÖn l√† m√°y c√≥ c√†i ƒë·∫∑t Linux ƒë·ªÉ c√†i PetaLinux.

---

## üß∞ Chu·∫©n b·ªã v√† k·∫øt n·ªëi thi·∫øt b·ªã

Tr∆∞·ªõc khi b·∫Øt ƒë·∫ßu quy tr√¨nh thi·∫øt k·∫ø ph·∫ßn c·ª©ng, c·∫ßn k·∫øt n·ªëi v√† thi·∫øt l·∫≠p c√°c thi·∫øt b·ªã nh∆∞ sau:

- **KV260 FPGA**: k·∫øt n·ªëi v·ªõi router qua **d√¢y m·∫°ng** ƒë·ªÉ c√≥ internet, v√† k·∫øt n·ªëi v·ªõi Server PC qua **d√¢y JTAG** ƒë·ªÉ n·∫°p bitstream, debug.
- **Server PC**: d√πng ƒë·ªÉ c√†i **Vivado** v√† **Petalinux**, k·∫øt n·ªëi m·∫°ng v√† ƒë·∫ßu ƒë·ªçc th·∫ª nh·ªõ ƒë·ªÉ chu·∫©n b·ªã Linux cho FPGA.
- **Laptop**: s·ª≠ d·ª•ng ƒë·ªÉ ƒëi·ªÅu khi·ªÉn Server PC v√† KV260 th√¥ng qua **k·∫øt n·ªëi SSH** (qua MobaXterm, VSCode, ho·∫∑c Terminal).

‚ö†Ô∏è **L∆∞u √Ω**:  
- Server PC v√† Laptop c·∫ßn n·∫±m chung m·∫°ng n·ªôi b·ªô (LAN/WiFi).
- Th·∫ª nh·ªõ microSD s·∫Ω ƒë∆∞·ª£c d√πng ƒë·ªÉ n·∫°p h·ªá ƒëi·ªÅu h√†nh Linux v√†o FPGA.

![K·∫øt n·ªëi thi·∫øt b·ªã](Hinh/Hinh_2.png)

---

## üîç Chi ti·∫øt t·ª´ng b∆∞·ªõc trong quy tr√¨nh thi·∫øt k·∫ø

### ‚öôÔ∏è B∆∞·ªõc 1: X√°c ƒë·ªãnh y√™u c·∫ßu v√† ƒë·∫∑c t·∫£ h·ªá th·ªëng (v·∫Ω s∆° ƒë·ªì kh·ªëi)

- H√†m c·∫ßn hi·ªán th·ª±c: **Y = A √ó X + B**, d√πng chu·∫©n s·ªë **fixed point Q15.16** ( 1 bit d·∫•u, 15 bit s·ªë nguy√™n, 16 bit th·∫≠p ph√¢n).
- X√¢y d·ª±ng s∆° ƒë·ªì kh·ªëi g·ªìm c√°c kh·ªëi nh√¢n, c·ªông, thanh ghi v√† ƒëi·ªÅu khi·ªÉn b·ªüi **FSM (Finite State Machine)**.
- FSM g·ªìm 3 tr·∫°ng th√°i: `IDLE`, `EXECUTE`, `WAIT_DONE`, ƒëi·ªÅu khi·ªÉn th√¥ng qua t√≠n hi·ªáu `Start_in` v√† `Done_in`.

üìå T√≠n hi·ªáu ch√≠nh:  
`A_in`, `X_in`, `B_in` (ƒë·∫ßu v√†o), `Y_out`, `Valid_out` (ƒë·∫ßu ra), `Start_in`, `Done_in` (ƒëi·ªÅu khi·ªÉn)

![S∆° ƒë·ªì kh·ªëi](Hinh/Hinh_3.png)

### ‚öôÔ∏è B∆∞·ªõc 2: M√¥ t·∫£ thi·∫øt k·∫ø ph·∫ßn c·ª©ng v√† m√¥ ph·ªèng ch·ª©c nƒÉng

- Vi·∫øt m√£ Verilog m√¥ t·∫£ m·∫°ch s·ªë th·ª±c hi·ªán ph√©p t√≠nh `Y = A √ó X + B` v·ªõi chu·∫©n **fixed-point Q15.16**.
- Thi·∫øt k·∫ø bao g·ªìm m·∫°ch t·ªï h·ª£p (nh√¢n, c·ªông) v√† ƒëi·ªÅu khi·ªÉn b·ªüi **FSM** c√≥ 3 tr·∫°ng th√°i: `IDLE`, `EXECUTE`, `WAIT_DONE`.
- Vi·∫øt testbench m√¥ ph·ªèng 10 test case v·ªõi c√°c gi√° tr·ªã th·ª±c v√† ki·ªÉm tra ƒë·∫ßu ra `Y_out`.
- Ch·∫°y m√¥ ph·ªèng b·∫±ng **Vivado Simulator**, quan s√°t t√≠n hi·ªáu tr√™n waveform v√† k·∫øt qu·∫£ ki·ªÉm tra ƒë∆∞·ª£c in ·ªü c·ª≠a s·ªï console.

![M√¥ ph·ªèng tr√™n Vivado](Hinh/Hinh_4.png)

### ‚öôÔ∏è B∆∞·ªõc 3: ƒê√≥ng g√≥i IP (Package IP) trong Vivado

Sau khi m√¥ t·∫£ ph·∫ßn c·ª©ng b·∫±ng Verilog HDL v√† m√¥ ph·ªèng th√†nh c√¥ng, ch√∫ng ta ti·∫øn h√†nh **ƒë√≥ng g√≥i thi·∫øt k·∫ø th√†nh m·ªôt IP** ƒë·ªÉ c√≥ th·ªÉ t√≠ch h·ª£p v√†o h·ªá th·ªëng SoC sau n√†y.

C√°c b∆∞·ªõc th·ª±c hi·ªán:

- M·ªü Vivado v√† ch·ªçn ch·ª©c nƒÉng **Package IP**
- ƒêi·ªÅn th√¥ng tin ƒë·ªãnh danh cho IP nh∆∞ t√™n, phi√™n b·∫£n, m√¥ t·∫£
- C·∫•u h√¨nh c√°c c·ªïng I/O, ƒë·ªãa ch·ªâ, giao ti·∫øp AXI n·∫øu c√≥
- X√°c nh·∫≠n v√† ƒë√≥ng g√≥i IP b·∫±ng c√°ch nh·∫•n **Package IP**

> ƒê√¢y l√† b∆∞·ªõc c·∫ßn thi·∫øt ƒë·ªÉ c√≥ th·ªÉ s·ª≠ d·ª•ng l·∫°i IP trong c√°c Block Design.

![H√¨nh 5 - Giao di·ªán ƒë√≥ng g√≥i IP](Hinh/Hinh_5.png)

### ‚öôÔ∏è B∆∞·ªõc 4: T·∫°o Block Design cho h·ªá th·ªëng SoC tr√™n Vivado

Sau khi ƒë√≥ng g√≥i IP th√†nh c√¥ng, ta ti·∫øn h√†nh t·∫°o h·ªá th·ªëng SoC b·∫±ng c√°ch s·ª≠ d·ª•ng **Block Design** trong Vivado.

C√°c th√†nh ph·∫ßn ch√≠nh trong s∆° ƒë·ªì Block Design:

- **ZYNQ MPSoC**: b·ªô x·ª≠ l√Ω ch√≠nh ƒëi·ªÅu khi·ªÉn h·ªá th·ªëng, c·∫•u h√¨nh ch√¢n v√† k·∫øt n·ªëi AXI.
- **IP t·ª± thi·∫øt k·∫ø (MY_IP_v1_0)**: ch·ª©a h√†m MAC `Y = A * X + B`, ƒë∆∞·ª£c k·∫øt n·ªëi th√¥ng qua chu·∫©n **AXI4-Lite**.
- **AXI SmartConnect**: c·∫ßu n·ªëi gi·ªØa c√°c master/slave s·ª≠ d·ª•ng giao th·ª©c AXI.
- **Reset module**: ƒë·ªìng b·ªô h√≥a t√≠n hi·ªáu reset gi·ªØa ph·∫ßn x·ª≠ l√Ω v√† ph·∫ßn l·∫≠p tr√¨nh.

‚úÖ Sau khi k·∫øt n·ªëi ƒë·∫ßy ƒë·ªß, h·ªá th·ªëng c√≥ th·ªÉ t·ªïng h·ª£p (synthesis) ƒë·ªÉ t·∫°o file bitstream.

![H√¨nh 6 - Block Design SoC](Hinh/Hinh_6.png)
