<!doctype html><html lang=cn><head><meta charset=utf-8><meta http-equiv=x-ua-compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1"><meta name=referrer content="no-referrer"><link rel=dns-prefetch href=https://i.geekbank.cf/><title>基于FPGA的有限状态机设计 | 极客快訊</title><meta property="og:title" content="基于FPGA的有限状态机设计 - 极客快訊"><meta property="og:type" content="article"><meta property="og:locale" content="cn"><meta property="og:image" content="https://p1.pstatp.com/large/pgc-image/4c0e859ca6fa4110be60a03551897879"><link rel=alternate hreflang=x-default href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-tw href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-cn href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-hk href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-mo href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-my href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/61719ac.html><link rel=alternate hreflang=zh-sg href=https://geekbank.cf/cn/%e7%a7%91%e6%8a%80/61719ac.html><link rel=canonical href=https://geekbank.cf/tw/%e7%a7%91%e6%8a%80/61719ac.html><meta property="article:published_time" content="2020-10-29T20:59:15+08:00"><meta property="article:modified_time" content="2020-10-29T20:59:15+08:00"><meta name=Keywords content><meta name=description content="基于FPGA的有限状态机设计"><meta name=author content="极客快訊"><meta property="og:url" content="/cn/%E7%A7%91%E6%8A%80/61719ac.html"><link rel=apple-touch-icon sizes=180x180 href=../../apple-touch-icon.png><link rel=icon type=image/png sizes=32x32 href=../../favicon-32x32.png><link rel=icon type=image/png sizes=16x16 href=../../favicon-16x16.png><link rel=manifest href=../../site.webmanifest><link rel=mask-icon href=../../safari-pinned-tab.svg color=#5bbad5><meta name=msapplication-TileColor content="#ffc40d"><meta name=theme-color content="#ffffff"><link rel=stylesheet href=https://geekbank.cf/css/normalize.css><link rel=stylesheet href=https://geekbank.cf/css/style.css><script type=text/javascript src=https://cdnjs.cloudflare.com/ajax/libs/jquery/3.4.1/jquery.min.js></script><script type=text/javascript src=https://geekbank.cf/js/jqthumb.min.js></script><script data-ad-client=ca-pub-3525055026201463 async src=https://pagead2.googlesyndication.com/pagead/js/adsbygoogle.js></script></head><body><header id=header class=clearfix><div class=container><div class=col-group><div class=site-name><h1><a id=logo href>🤓 极客快讯 Geek Bank</a></h1><p class=description>为你带来最全的科技知识 🧡</p></div><div><nav id=nav-menu class=clearfix><a class=current href>猜你喜歡</a>
<a href=../../tw/categories/%E7%A7%91%E6%8A%80.html title=科技>科技</a>
<a href=../../tw/categories/%E9%81%8A%E6%88%B2.html title=遊戲>遊戲</a>
<a href=../../tw/categories/%E7%A7%91%E5%AD%B8.html title=科學>科學</a></nav></div></div></div></header><div id=body><div class=container><div class=col-group><div class=col-8 id=main><div class=res-cons><article class=post><header><h1 class=post-title>基于FPGA的有限状态机设计</h1></header><date class="post-meta meta-date">2020-10-29</date><div class=post-meta><span>|</span>
<span class=meta-category><a href=cn/categories/%E7%A7%91%E6%8A%80.html>科技</a></span></div><div class=post-content><div><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/4c0e859ca6fa4110be60a03551897879><p class=pgc-img-caption></p></div><p>一、什么是有限状态机</p><p>有限状态机(简称状态机)相当于一个控制器，它将一项功能的完成分解为若干步，每一步对应于二进制的一个状态，通过预先设计的顺序在各状态之间进行转换，状态转换的过程就是实现逻辑功能的过程。</p><p>二、为什么使用状态机</p><p>使用状态机有以下好处：</p><p>1、有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。</p><p>2、设计方案相对固定，结构模式简单，可定义符号化枚举类型的状态。</p><p>3、状态机的HDL描述层次分明，结构清晰，易读易懂。</p><p>4、状态机容易构成性能良好的同步时序逻辑模块。</p><p>5、在高速运算和控制方面，状态机更有其巨大的优势。基于有限状态机技术设计的控制器其工作速度大大优于CPU。</p><p>6、就可靠性而言，状态机的优势也是十分明显的。基于有限状态机技术设计的控制器其可靠性也优于CPU</p><p>三、状态机的一般结构</p><p>FSM用来解决一般时序逻辑电路问题，包括</p><p>1、同步/异步时序逻辑</p><p>2、状态寄存器</p><p>–当前状态（现态）寄存器</p><p>3、组合逻辑电路</p><p>–下一状态（次态）组合逻辑</p><p>–输出组合逻辑</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/463aeb2918b64ac4ae36b06e8a3ead10><p class=pgc-img-caption></p></div><p>四、常用的状态机</p><p>1、Moore型：输出信号仅与现态相关</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p3.pstatp.com/large/pgc-image/3c965c4b2719431a88960daabd9ef613><p class=pgc-img-caption></p></div><p>2、Mealy型：输出信号与现态和输入相关</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/4c83abe0d3154c67a4938afd756d29b5><p class=pgc-img-caption></p></div><p>3、mealy 状态机example</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p9.pstatp.com/large/pgc-image/fb968671e89b430191773d170760e411><p class=pgc-img-caption>mealy 状态机example</p></div><p>4、moore 状态机example</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/e0f2b9789a2b41a4a4791ce29b6de5d5><p class=pgc-img-caption>moore 状态机example</p></div><p>五、状态机常用编码</p><p>1、二进制编码。是用N位二进制数，表示M个工作状态，当然必须满足2N大于等于M。</p><p>2、独热码编码方案。用N位二进制数表示N个状态，每一位编码对应一个触发器，状态机中的每个状态都由其中一个触发器的状态来表示。</p><p>Parameter Idle = 4’b1000,</p><p>Start = 4’b0100,</p><p>Stop = 4’b0010,</p><p>Clear = 4’b0001;</p><p>3、gray-code。每次状态跳转只有1bit发生变化。</p><p>二进制编码、gray-code 编码使用最少的触发器，较多的组合逻辑。而one-hot编码反之。由于CPLD 更多的提供组合逻辑资源，而FPGA 更多的提供触发器资源，所以CPLD多使用gray-code，而FPGA多使用one-hot 编码。另一方面，对于小型设计使用gray-code和binary 编码更有效，而大型状态机使用one-hot 更高效。</p><p>六、FSM 描述风格</p><p>用Verilog 语言描述有限状态机可使用多种风格，不同的风格会极大地影响电路性能。通常有3种描述方式：一段式、二段式和三段式。</p><p>一段式FSM把组合逻辑和时序逻辑用同一个时序always块描述，其输出是寄存器输出，无毛刺。但是这种方式会产生多余的触发器，代码难于修改和调试，应该尽量避免使用。</p><p>二段式FSM大多用于描述Mealy状态机和组合输出的Moore状态机，时序always块描述当前状态逻辑，组合逻辑always块描述次态逻辑并给输出赋值。这种方式结构清晰，综合后的面积和时间性能好。但组合逻辑输出往往会有毛刺，当输出向量作为时钟信号时，这些毛刺会对电路产生致命的影响。</p><p>三段式FSM大多用于同步Mealy状态机，两个时序always块分别用来描述现态逻辑和对输出赋值，组合always块用于产生下一状态。这种方式的状态机也是寄存器输出，输出无毛刺，并且代码比单always块清晰易读，但是面积大于二段式FSM。随着芯片资源和速度的提高，目前这种方式得到了广泛应用，但资源有限的话推荐二段式FSM。</p><div class=pgc-img><img alt=基于FPGA的有限状态机设计 onerror=errorimg.call(this); src=https://p1.pstatp.com/large/pgc-image/f438b95568a74d22a9c8ebf79e9343c0><p class=pgc-img-caption>三段式FSM 例子</p></div><p>状态机设计是FPGA设计中常用的设计，希望对FPGA初学者有所帮助。</p></div></div><div class="post-meta meta-tags"><ul class=clearfix><li><a>'FPGA','状态','机设计'</a></li></ul></div></article></div></div><div id=secondary><section class=widget><form id=search action=//www.google.com/search method=get accept-charset=utf-8 target=_blank _lpchecked=1><input type=text name=q maxlength=20 placeholder=搜索>
<input type=hidden name=sitesearch value=geekbank.cf>
<button type=submit>🔍</button></form></section><section class=widget><h3 class=widget-title>最新文章 ⚡</h3><ul class=widget-list></ul></section><section class=widget><h3 class=widget-title>其他</h3><ul class=widget-list><li><a href=TOS.html>使用條款</a></li><li><a href=CommentPolicy.html>留言政策</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>DMCA</a></li><li><a href=mailto:gdnews@tuta.io rel=nofollow>聯絡我們</a></li></ul></section></div></div></div></div><footer id=footer><div class=container>&copy; 2020 <a href>极客快訊</a></div></footer><script type=text/javascript>window.MathJax={tex2jax:{inlineMath:[['$','$']],processEscapes:true}};</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.5/MathJax.js?config=TeX-MML-AM_CHTML" async></script><a id=rocket href=#top></a><script type=text/javascript src=https://kknews.cf/js/totop.js async></script><script type=application/javascript>var doNotTrack=false;if(!doNotTrack){window.ga=window.ga||function(){(ga.q=ga.q||[]).push(arguments)};ga.l=+new Date;ga('create','UA-146415161-2','auto');ga('send','pageview');}</script><script async src=https://www.google-analytics.com/analytics.js></script><script type=text/javascript src="//s7.addthis.com/js/300/addthis_widget.js#pubid=ra-5e508ed9e4e698bb"></script></body></html>