TimeQuest Timing Analyzer report for ledpanel
Mon May 08 14:48:53 2017
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 15. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 16. Slow 1200mV 85C Model Hold: 'CLK'
 17. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 33. Slow 1200mV 0C Model Setup: 'CLK'
 34. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 35. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 36. Slow 1200mV 0C Model Hold: 'CLK'
 37. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 52. Fast 1200mV 0C Model Setup: 'CLK'
 53. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 54. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 55. Fast 1200mV 0C Model Hold: 'CLK'
 56. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ledpanel                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                       ;
; ram:u0|ledpanel:LED|clk_t ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|clk_t } ;
; ram:u0|ledpanel:LED|nexts ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|nexts } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 103.3 MHz  ; 103.3 MHz       ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 167.81 MHz ; 167.81 MHz      ; CLK                       ;                                                ;
; 509.94 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -8.681 ; -113.674      ;
; CLK                       ; -4.959 ; -13028.340    ;
; ram:u0|ledpanel:LED|nexts ; -0.961 ; -5.678        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.735 ; -0.735        ;
; CLK                       ; -0.120 ; -0.120        ;
; ram:u0|ledpanel:LED|nexts ; 0.453  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5046.529     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -8.681 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 9.602      ;
; -8.623 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 9.544      ;
; -8.189 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.404      ; 9.594      ;
; -8.120 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 9.508      ;
; -8.076 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.404      ; 9.481      ;
; -8.045 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.404      ; 9.450      ;
; -8.015 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 9.403      ;
; -8.002 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.404      ; 9.407      ;
; -7.930 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 9.318      ;
; -7.924 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 9.312      ;
; -7.916 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 8.837      ;
; -7.853 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.080     ; 8.774      ;
; -7.424 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.752      ; 9.177      ;
; -7.401 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.752      ; 9.154      ;
; -7.300 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.752      ; 9.053      ;
; -7.119 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.752      ; 8.872      ;
; -7.051 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.219      ; 9.271      ;
; -7.017 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.935      ; 8.953      ;
; -6.932 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.932      ; 8.865      ;
; -6.893 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.219      ; 9.113      ;
; -6.824 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.242      ; 9.067      ;
; -6.782 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.242      ; 9.025      ;
; -6.625 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.242      ; 8.868      ;
; -6.621 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.219      ; 8.841      ;
; -6.611 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.219      ; 8.831      ;
; -6.583 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.242      ; 8.826      ;
; -6.533 ; ram:u0|B~1888                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.721      ; 8.245      ;
; -6.444 ; ram:u0|B~1743                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.707      ; 8.142      ;
; -6.384 ; ram:u0|B~1292                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.680      ; 8.055      ;
; -6.316 ; ram:u0|B~1920                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.704      ; 8.011      ;
; -6.311 ; ram:u0|B~1408                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.704      ; 8.006      ;
; -6.306 ; ram:u0|B~1958                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.698      ; 7.995      ;
; -6.295 ; ram:u0|B~1439                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.715      ; 8.001      ;
; -6.261 ; ram:u0|B~1627                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.266      ; 7.518      ;
; -6.260 ; ram:u0|B~1629                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.266      ; 7.517      ;
; -6.246 ; ram:u0|B~1323                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.192      ; 7.429      ;
; -6.238 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.916      ; 8.155      ;
; -6.216 ; ram:u0|B~1104                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.721      ; 7.928      ;
; -6.214 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.738      ; 7.943      ;
; -6.166 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.914      ; 8.081      ;
; -6.162 ; ram:u0|B~1261                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.734      ; 7.887      ;
; -6.160 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.699      ; 7.850      ;
; -6.159 ; ram:u0|G~1327                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.207      ; 8.357      ;
; -6.152 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.221      ; 7.364      ;
; -6.138 ; ram:u0|G~1415                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.756      ; 7.885      ;
; -6.136 ; ram:u0|B~1983                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.715      ; 7.842      ;
; -6.128 ; ram:u0|G~1648                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.712      ; 7.831      ;
; -6.125 ; ram:u0|B~1471                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.715      ; 7.831      ;
; -6.123 ; ram:u0|B~1452                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.692      ; 7.806      ;
; -6.122 ; ram:u0|B~1123                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.703      ; 7.816      ;
; -6.111 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.920      ; 8.032      ;
; -6.110 ; ram:u0|B~1745                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.707      ; 7.808      ;
; -6.110 ; ram:u0|G~1659                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.686      ; 7.787      ;
; -6.103 ; ram:u0|B~1661                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.677      ; 7.771      ;
; -6.102 ; ram:u0|B~1563                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.691      ; 7.784      ;
; -6.100 ; ram:u0|B~1644                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.213      ; 7.304      ;
; -6.087 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.917      ; 8.005      ;
; -6.081 ; ram:u0|B~1309                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.731      ; 7.803      ;
; -6.080 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.221      ; 7.292      ;
; -6.080 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.914      ; 7.995      ;
; -6.075 ; ram:u0|B~2076                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.198      ; 7.264      ;
; -6.074 ; ram:u0|B~1678                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.674      ; 7.739      ;
; -6.044 ; ram:u0|B~1293                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.694      ; 7.729      ;
; -6.043 ; ram:u0|B~1187                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.708      ; 7.742      ;
; -6.039 ; ram:u0|B~1786                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.738      ; 7.768      ;
; -6.034 ; ram:u0|B~1324                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.724      ; 7.749      ;
; -6.032 ; ram:u0|G~1338                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.680      ; 7.703      ;
; -6.020 ; ram:u0|B~1659                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.677      ; 7.688      ;
; -6.018 ; ram:u0|B~1744                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.707      ; 7.716      ;
; -6.016 ; ram:u0|B~1431                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.253      ; 7.260      ;
; -6.016 ; ram:u0|G~1211                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.195      ; 8.202      ;
; -6.009 ; ram:u0|B~1308                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.718      ; 7.718      ;
; -6.008 ; ram:u0|G~1302                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.718      ; 7.717      ;
; -6.006 ; ram:u0|B~1376                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.709      ; 7.706      ;
; -5.991 ; ram:u0|G~1467                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.203      ; 8.185      ;
; -5.987 ; ram:u0|G~1243                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.755      ; 7.733      ;
; -5.983 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.187      ; 8.161      ;
; -5.983 ; ram:u0|G~1979                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.203      ; 8.177      ;
; -5.976 ; ram:u0|G~1299                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.680      ; 7.647      ;
; -5.975 ; ram:u0|B~1409                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.704      ; 7.670      ;
; -5.975 ; ram:u0|G~1632                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.688      ; 7.654      ;
; -5.972 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.159      ; 8.122      ;
; -5.962 ; ram:u0|B~1664                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.722      ; 7.675      ;
; -5.962 ; ram:u0|B~1356                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.210      ; 7.163      ;
; -5.958 ; ram:u0|B~1562                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.691      ; 7.640      ;
; -5.958 ; ram:u0|R~1714                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.138      ; 8.087      ;
; -5.956 ; ram:u0|B~1639                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.198      ; 7.145      ;
; -5.951 ; ram:u0|G~1664                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.688      ; 7.630      ;
; -5.949 ; ram:u0|R~1363                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.156      ; 8.096      ;
; -5.947 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.731      ; 7.669      ;
; -5.940 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.920      ; 7.861      ;
; -5.935 ; ram:u0|B~1180                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.698      ; 7.624      ;
; -5.930 ; ram:u0|G~1628                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.688      ; 7.609      ;
; -5.928 ; ram:u0|B~1407                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.704      ; 7.623      ;
; -5.916 ; ram:u0|G~1392                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.730      ; 7.637      ;
; -5.914 ; ram:u0|B~1370                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.706      ; 7.611      ;
; -5.914 ; ram:u0|B~1789                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.212      ; 7.117      ;
; -5.911 ; ram:u0|B~1561                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.718      ; 7.620      ;
; -5.910 ; ram:u0|B~1655                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.198      ; 7.099      ;
; -5.909 ; ram:u0|B~1231                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.722      ; 7.622      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                             ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.959 ; ram:u0|index[4] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.893      ;
; -4.959 ; ram:u0|index[4] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.893      ;
; -4.948 ; ram:u0|index[5] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.882      ;
; -4.948 ; ram:u0|index[5] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.882      ;
; -4.816 ; ram:u0|index[2] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.750      ;
; -4.816 ; ram:u0|index[2] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.750      ;
; -4.762 ; ram:u0|addr[0]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.677      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1950 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1951 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1952 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1953 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1982 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1983 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1984 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.736 ; ram:u0|index[4] ; ram:u0|B~1985 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.651      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1966 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1982 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1950 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1934 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1958 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1974 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1926 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|G~1942 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.721 ; ram:u0|index[4] ; ram:u0|B~1958 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.652      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1950 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1951 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1952 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1953 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1982 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1983 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1984 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.718 ; ram:u0|index[5] ; ram:u0|B~1985 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.633      ;
; -4.704 ; ram:u0|index[4] ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.642      ;
; -4.704 ; ram:u0|index[4] ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.642      ;
; -4.704 ; ram:u0|index[4] ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.642      ;
; -4.704 ; ram:u0|index[4] ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.642      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1966 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1982 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1950 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1934 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1958 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1974 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1926 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|G~1942 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.703 ; ram:u0|index[5] ; ram:u0|B~1958 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 5.634      ;
; -4.693 ; ram:u0|index[5] ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.631      ;
; -4.693 ; ram:u0|index[5] ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.631      ;
; -4.693 ; ram:u0|index[5] ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.631      ;
; -4.693 ; ram:u0|index[5] ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.063     ; 5.631      ;
; -4.680 ; ram:u0|index[4] ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.087     ; 5.594      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1104 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1105 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1118 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1119 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1120 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1121 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1102 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.677 ; ram:u0|index[4] ; ram:u0|B~1103 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1418 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1421 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1423 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1425 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1419 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1420 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1422 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.673 ; ram:u0|addr[0]  ; ram:u0|R~1424 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.592      ;
; -4.669 ; ram:u0|index[5] ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.087     ; 5.583      ;
; -4.667 ; ram:u0|index[3] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.601      ;
; -4.667 ; ram:u0|index[3] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.067     ; 5.601      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1104 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1105 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1118 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1119 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1120 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1121 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1102 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.666 ; ram:u0|index[5] ; ram:u0|B~1103 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.581      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2094 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2055 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2059 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2110 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2062 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.650 ; ram:u0|index[4] ; ram:u0|G~2078 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.553      ;
; -4.649 ; ram:u0|addr[3]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.564      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2094 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2055 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2059 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2110 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2062 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.639 ; ram:u0|index[5] ; ram:u0|G~2078 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.542      ;
; -4.612 ; ram:u0|addr[2]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.527      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1418 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1421 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1423 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1425 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1419 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1420 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1422 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.591 ; ram:u0|index[4] ; ram:u0|R~1424 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.509      ;
; -4.584 ; ram:u0|index[2] ; ram:u0|B~1950 ; CLK          ; CLK         ; 1.000        ; -0.086     ; 5.499      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.961 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 2.260      ;
; -0.914 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.203      ;
; -0.876 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 2.175      ;
; -0.874 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.163      ;
; -0.851 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.249      ; 2.148      ;
; -0.846 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.135      ;
; -0.845 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.134      ;
; -0.823 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.253      ; 2.124      ;
; -0.809 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 2.108      ;
; -0.808 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.253      ; 2.109      ;
; -0.796 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.249      ; 2.093      ;
; -0.626 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 1.915      ;
; -0.625 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 1.914      ;
; -0.597 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.249      ; 1.894      ;
; -0.566 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.253      ; 1.867      ;
; -0.443 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 1.742      ;
; -0.426 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 1.725      ;
; -0.394 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 1.683      ;
; -0.393 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 1.682      ;
; -0.369 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.289      ;
; -0.368 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.288      ;
; -0.357 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 1.656      ;
; -0.356 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.253      ; 1.657      ;
; -0.354 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.274      ;
; -0.344 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.249      ; 1.641      ;
; -0.185 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 1.484      ;
; -0.076 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.996      ;
; -0.075 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.995      ;
; -0.075 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.995      ;
; 0.026  ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.251      ; 1.273      ;
; 0.062  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                               ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.735 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 3.586      ; 3.344      ;
; -0.493 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 3.586      ; 3.086      ;
; 0.453  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.758      ;
; 0.497  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.790      ;
; 0.508  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.801      ;
; 0.510  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.803      ;
; 0.510  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.803      ;
; 0.541  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 0.833      ;
; 0.705  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.998      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.000      ;
; 0.742  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.035      ;
; 0.751  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.044      ;
; 0.758  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.051      ;
; 0.779  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.072      ;
; 0.788  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.080      ;
; 0.799  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.091      ;
; 0.800  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.093      ;
; 0.803  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.096      ;
; 0.806  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.099      ;
; 0.817  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.110      ;
; 0.831  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.123      ;
; 0.864  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.157      ;
; 0.915  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.208      ;
; 0.919  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.212      ;
; 0.931  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.224      ;
; 0.934  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.227      ;
; 0.960  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.253      ;
; 0.973  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.266      ;
; 0.975  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.268      ;
; 1.084  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.377      ;
; 1.089  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.382      ;
; 1.108  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.401      ;
; 1.135  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.428      ;
; 1.142  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.434      ;
; 1.151  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.444      ;
; 1.159  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.452      ;
; 1.160  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.452      ;
; 1.162  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.455      ;
; 1.164  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.457      ;
; 1.169  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.461      ;
; 1.169  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.461      ;
; 1.178  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.470      ;
; 1.182  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.475      ;
; 1.187  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.480      ;
; 1.208  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.501      ;
; 1.221  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.514      ;
; 1.239  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.532      ;
; 1.273  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.565      ;
; 1.294  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.587      ;
; 1.300  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.592      ;
; 1.309  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.601      ;
; 1.318  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.610      ;
; 1.320  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.613      ;
; 1.331  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.623      ;
; 1.354  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.647      ;
; 1.363  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.656      ;
; 1.389  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.680      ;
; 1.396  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.687      ;
; 1.431  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.722      ;
; 1.438  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.729      ;
; 1.448  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.741      ;
; 1.449  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.741      ;
; 1.541  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.083      ; 1.836      ;
; 1.558  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.566      ; 2.336      ;
; 1.576  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.566      ; 2.354      ;
; 1.578  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.870      ;
; 1.609  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.902      ;
; 1.625  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.918      ;
; 1.657  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.083      ; 1.952      ;
; 1.688  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 1.980      ;
; 1.715  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.008      ;
; 1.730  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.083      ; 2.025      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.744  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.087      ; 2.043      ;
; 1.744  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.036      ;
; 1.748  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.083      ; 2.043      ;
; 1.828  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.120      ;
; 1.884  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.176      ;
; 1.965  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.257      ;
; 1.966  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.259      ;
; 2.036  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.087      ; 2.335      ;
; 2.069  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.362      ;
; 2.118  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.074      ; 2.404      ;
; 2.118  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.411      ;
; 2.142  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.087      ; 2.441      ;
; 2.143  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.434      ;
; 2.143  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.434      ;
; 2.143  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.434      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                 ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.120 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.699      ; 3.082      ;
; 0.251  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.699      ; 2.953      ;
; 0.432  ; ram:u0|TB[4]              ; ram:u0|TB[4]              ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TB[36]             ; ram:u0|TB[36]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TB[37]             ; ram:u0|TB[37]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TB[53]             ; ram:u0|TB[53]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TG[40]             ; ram:u0|TG[40]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TG[52]             ; ram:u0|TG[52]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TG[33]             ; ram:u0|TG[33]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TR[33]             ; ram:u0|TR[33]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432  ; ram:u0|TR[41]             ; ram:u0|TR[41]             ; CLK                       ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.434  ; ram:u0|TB[14]             ; ram:u0|TB[14]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[24]             ; ram:u0|TB[24]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[25]             ; ram:u0|TB[25]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[26]             ; ram:u0|TB[26]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[27]             ; ram:u0|TB[27]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[28]             ; ram:u0|TB[28]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[30]             ; ram:u0|TB[30]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[31]             ; ram:u0|TB[31]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[43]             ; ram:u0|TB[43]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[44]             ; ram:u0|TB[44]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[62]             ; ram:u0|TB[62]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[20]             ; ram:u0|TB[20]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[23]             ; ram:u0|TB[23]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TB[55]             ; ram:u0|TB[55]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[7]              ; ram:u0|TG[7]              ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[17]             ; ram:u0|TG[17]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[23]             ; ram:u0|TG[23]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[39]             ; ram:u0|TG[39]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[49]             ; ram:u0|TG[49]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TG[55]             ; ram:u0|TG[55]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[49]             ; ram:u0|TR[49]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[59]             ; ram:u0|TR[59]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[63]             ; ram:u0|TR[63]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[55]             ; ram:u0|TR[55]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[0]              ; ram:u0|TR[0]              ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[48]             ; ram:u0|TR[48]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[56]             ; ram:u0|TR[56]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[32]             ; ram:u0|TR[32]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434  ; ram:u0|TR[40]             ; ram:u0|TR[40]             ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435  ; ram:u0|TB[0]              ; ram:u0|TB[0]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[1]              ; ram:u0|TB[1]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[32]             ; ram:u0|TB[32]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[35]             ; ram:u0|TB[35]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[2]              ; ram:u0|TB[2]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[13]             ; ram:u0|TB[13]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[34]             ; ram:u0|TB[34]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[5]              ; ram:u0|TB[5]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[7]              ; ram:u0|TB[7]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[21]             ; ram:u0|TB[21]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[22]             ; ram:u0|TB[22]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[38]             ; ram:u0|TB[38]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TB[54]             ; ram:u0|TB[54]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[0]              ; ram:u0|TG[0]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[32]             ; ram:u0|TG[32]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[5]              ; ram:u0|TG[5]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[13]             ; ram:u0|TG[13]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[21]             ; ram:u0|TG[21]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[45]             ; ram:u0|TG[45]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[61]             ; ram:u0|TG[61]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TG[22]             ; ram:u0|TG[22]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[2]              ; ram:u0|TR[2]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[5]              ; ram:u0|TR[5]              ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[10]             ; ram:u0|TR[10]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[13]             ; ram:u0|TR[13]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[50]             ; ram:u0|TR[50]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[51]             ; ram:u0|TR[51]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[21]             ; ram:u0|TR[21]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[22]             ; ram:u0|TR[22]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[23]             ; ram:u0|TR[23]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[26]             ; ram:u0|TR[26]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[30]             ; ram:u0|TR[30]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[31]             ; ram:u0|TR[31]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[34]             ; ram:u0|TR[34]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[35]             ; ram:u0|TR[35]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[37]             ; ram:u0|TR[37]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[38]             ; ram:u0|TR[38]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[39]             ; ram:u0|TR[39]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[42]             ; ram:u0|TR[42]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[43]             ; ram:u0|TR[43]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[45]             ; ram:u0|TR[45]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[46]             ; ram:u0|TR[46]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435  ; ram:u0|TR[47]             ; ram:u0|TR[47]             ; CLK                       ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436  ; ram:u0|TB[16]             ; ram:u0|TB[16]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[33]             ; ram:u0|TB[33]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[8]              ; ram:u0|TB[8]              ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[18]             ; ram:u0|TB[18]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[29]             ; ram:u0|TB[29]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[50]             ; ram:u0|TB[50]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[61]             ; ram:u0|TB[61]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TB[39]             ; ram:u0|TB[39]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[20]             ; ram:u0|TG[20]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[48]             ; ram:u0|TG[48]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[2]              ; ram:u0|TG[2]              ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[18]             ; ram:u0|TG[18]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[29]             ; ram:u0|TG[29]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[34]             ; ram:u0|TG[34]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TG[50]             ; ram:u0|TG[50]             ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TR[3]              ; ram:u0|TR[3]              ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436  ; ram:u0|TR[6]              ; ram:u0|TR[6]              ; CLK                       ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.453 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.171      ;
; 0.516 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.178      ;
; 0.523 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.185      ;
; 0.566 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.859      ;
; 0.566 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.859      ;
; 0.567 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.860      ;
; 0.622 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.284      ;
; 0.789 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.082      ;
; 0.796 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.089      ;
; 0.796 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.089      ;
; 0.823 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.406      ; 1.483      ;
; 0.834 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.406      ; 1.494      ;
; 0.847 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.512      ;
; 0.848 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.513      ;
; 0.848 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.510      ;
; 0.857 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.522      ;
; 0.857 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.406      ; 1.517      ;
; 0.876 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.541      ;
; 0.877 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.542      ;
; 0.890 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.555      ;
; 0.891 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.556      ;
; 0.891 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.553      ;
; 0.901 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.566      ;
; 0.902 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.564      ;
; 0.936 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.406      ; 1.596      ;
; 0.937 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.602      ;
; 0.960 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.625      ;
; 0.961 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.408      ; 1.623      ;
; 0.989 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.654      ;
; 0.990 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.411      ; 1.655      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.230  ; 0.450        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.236  ; 0.471        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.236  ; 0.471        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.236  ; 0.471        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.237  ; 0.472        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.237  ; 0.472        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.238  ; 0.473        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.289  ; 0.524        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.290  ; 0.525        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.290  ; 0.525        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.291  ; 0.526        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.292  ; 0.527        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.292  ; 0.527        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.361  ; 0.549        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.361  ; 0.549        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.361  ; 0.549        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.361  ; 0.549        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.196  ; 0.416        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.200  ; 0.420        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.209  ; 0.429        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.210  ; 0.430        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.217  ; 0.437        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.218  ; 0.438        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.372  ; 0.560        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.374  ; 0.562        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.381  ; 0.569        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.391  ; 0.579        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.394  ; 0.582        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.921 ; 2.135 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 5.457 ; 5.939 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.217  ; 0.049  ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.878 ; -3.185 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 9.197  ; 9.712  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.556  ; 6.648  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 9.197  ; 9.712  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 8.167  ; 8.444  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.840  ; 8.074  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 9.289  ; 9.045  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 8.074  ; 7.799  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 7.157  ; 7.013  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 9.250  ; 8.897  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 8.460  ; 8.172  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 7.013  ; 6.876  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 11.236 ; 10.678 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.416  ; 8.157  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 7.151  ; 7.014  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 6.369  ; 6.461  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.369  ; 6.461  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.757  ; 9.311  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.517  ; 7.809  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.229  ; 7.438  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 9.001  ; 8.763  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.836  ; 7.568  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.956  ; 6.812  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 8.965  ; 8.621  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 8.206  ; 7.926  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.811  ; 6.675  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 10.954 ; 10.399 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.159  ; 7.906  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.950  ; 6.814  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 108.38 MHz ; 108.38 MHz      ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 180.73 MHz ; 180.73 MHz      ; CLK                       ;                                                ;
; 536.19 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -8.227 ; -104.576      ;
; CLK                       ; -4.533 ; -11864.427    ;
; ram:u0|ledpanel:LED|nexts ; -0.865 ; -4.659        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.529 ; -0.529        ;
; CLK                       ; -0.109 ; -0.109        ;
; ram:u0|ledpanel:LED|nexts ; 0.403  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5046.529     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -8.227 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 9.157      ;
; -8.102 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 9.032      ;
; -7.697 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.386      ; 9.085      ;
; -7.645 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.386      ; 9.033      ;
; -7.622 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 8.996      ;
; -7.616 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.386      ; 9.004      ;
; -7.570 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.386      ; 8.958      ;
; -7.544 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 8.918      ;
; -7.526 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 8.900      ;
; -7.511 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 8.885      ;
; -7.502 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.432      ;
; -7.451 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.381      ;
; -7.065 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.689      ; 8.756      ;
; -7.023 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.689      ; 8.714      ;
; -6.974 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.689      ; 8.665      ;
; -6.739 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.133      ; 8.874      ;
; -6.736 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.689      ; 8.427      ;
; -6.513 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.133      ; 8.648      ;
; -6.456 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.152      ; 8.610      ;
; -6.435 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.888      ; 8.325      ;
; -6.427 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.152      ; 8.581      ;
; -6.420 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.886      ; 8.308      ;
; -6.353 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.133      ; 8.488      ;
; -6.313 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.152      ; 8.467      ;
; -6.289 ; ram:u0|B~1888                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.635      ; 7.916      ;
; -6.278 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.133      ; 8.413      ;
; -6.216 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.152      ; 8.370      ;
; -6.101 ; ram:u0|B~1958                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.614      ; 7.707      ;
; -6.101 ; ram:u0|B~1292                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.598      ; 7.691      ;
; -6.092 ; ram:u0|B~1743                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.622      ; 7.706      ;
; -6.060 ; ram:u0|B~1439                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.630      ; 7.682      ;
; -5.988 ; ram:u0|B~1920                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.621      ; 7.601      ;
; -5.955 ; ram:u0|B~1323                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.134      ; 7.081      ;
; -5.939 ; ram:u0|B~1261                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.649      ; 7.580      ;
; -5.930 ; ram:u0|G~1327                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.093      ; 8.015      ;
; -5.924 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.652      ; 7.568      ;
; -5.915 ; ram:u0|B~1408                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.621      ; 7.528      ;
; -5.911 ; ram:u0|B~1629                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.210      ; 7.113      ;
; -5.911 ; ram:u0|B~1627                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.210      ; 7.113      ;
; -5.893 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.616      ; 7.501      ;
; -5.875 ; ram:u0|B~1563                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.607      ; 7.474      ;
; -5.863 ; ram:u0|B~1104                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.635      ; 7.490      ;
; -5.863 ; ram:u0|B~1452                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.607      ; 7.462      ;
; -5.860 ; ram:u0|G~1415                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.676      ; 7.528      ;
; -5.851 ; ram:u0|G~1648                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.629      ; 7.472      ;
; -5.849 ; ram:u0|B~1983                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.630      ; 7.471      ;
; -5.846 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.165      ; 7.003      ;
; -5.835 ; ram:u0|B~1471                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.630      ; 7.457      ;
; -5.835 ; ram:u0|B~1661                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.593      ; 7.420      ;
; -5.822 ; ram:u0|B~1309                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.645      ; 7.459      ;
; -5.819 ; ram:u0|B~2076                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.137      ; 6.948      ;
; -5.810 ; ram:u0|B~1745                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.622      ; 7.424      ;
; -5.789 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.165      ; 6.946      ;
; -5.788 ; ram:u0|B~1659                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.593      ; 7.373      ;
; -5.782 ; ram:u0|B~1324                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.639      ; 7.413      ;
; -5.780 ; ram:u0|B~1786                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.652      ; 7.424      ;
; -5.774 ; ram:u0|B~1308                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.633      ; 7.399      ;
; -5.772 ; ram:u0|B~1293                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.609      ; 7.373      ;
; -5.768 ; ram:u0|B~1123                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.617      ; 7.377      ;
; -5.751 ; ram:u0|B~1678                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.594      ; 7.337      ;
; -5.733 ; ram:u0|B~1744                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.622      ; 7.347      ;
; -5.730 ; ram:u0|B~1644                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.155      ; 6.877      ;
; -5.730 ; ram:u0|G~1338                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.595      ; 7.317      ;
; -5.726 ; ram:u0|G~1302                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.638      ; 7.356      ;
; -5.721 ; ram:u0|B~1376                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.624      ; 7.337      ;
; -5.702 ; ram:u0|B~1562                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.607      ; 7.301      ;
; -5.698 ; ram:u0|B~1431                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.200      ; 6.890      ;
; -5.694 ; ram:u0|G~1299                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.595      ; 7.281      ;
; -5.694 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.868      ; 7.564      ;
; -5.691 ; ram:u0|B~1356                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.151      ; 6.834      ;
; -5.690 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.871      ; 7.563      ;
; -5.689 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.645      ; 7.326      ;
; -5.686 ; ram:u0|R~1714                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.035      ; 7.713      ;
; -5.684 ; ram:u0|B~1187                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.622      ; 7.298      ;
; -5.683 ; ram:u0|G~1659                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.601      ; 7.276      ;
; -5.662 ; ram:u0|G~1632                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.601      ; 7.255      ;
; -5.658 ; ram:u0|B~1110                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.200      ; 6.850      ;
; -5.646 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.051      ; 7.689      ;
; -5.639 ; ram:u0|B~1180                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.613      ; 7.244      ;
; -5.635 ; ram:u0|G~1664                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.601      ; 7.228      ;
; -5.632 ; ram:u0|B~1409                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.621      ; 7.245      ;
; -5.630 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.078      ; 7.700      ;
; -5.630 ; ram:u0|G~1211                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.084      ; 7.706      ;
; -5.629 ; ram:u0|B~1664                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.636      ; 7.257      ;
; -5.629 ; ram:u0|B~1789                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.155      ; 6.776      ;
; -5.629 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.870      ; 7.501      ;
; -5.627 ; ram:u0|R~1363                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.049      ; 7.668      ;
; -5.626 ; ram:u0|B~2077                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.137      ; 6.755      ;
; -5.618 ; ram:u0|B~1295                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.630      ; 7.240      ;
; -5.618 ; ram:u0|G~1611                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.056      ; 7.666      ;
; -5.616 ; ram:u0|B~1639                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.138      ; 6.746      ;
; -5.611 ; ram:u0|B~1702                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.614      ; 7.217      ;
; -5.610 ; ram:u0|G~1607                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 1.056      ; 7.658      ;
; -5.606 ; ram:u0|B~1325                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.621      ; 7.219      ;
; -5.604 ; ram:u0|G~1243                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.673      ; 7.269      ;
; -5.602 ; ram:u0|B~1561                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.633      ; 7.227      ;
; -5.596 ; ram:u0|G~1628                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.601      ; 7.189      ;
; -5.596 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.875      ; 7.473      ;
; -5.593 ; ram:u0|B~1679                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.594      ; 7.179      ;
; -5.591 ; ram:u0|B~1456                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.129      ; 6.712      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                              ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.533 ; ram:u0|index[4] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.476      ;
; -4.533 ; ram:u0|index[4] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.476      ;
; -4.520 ; ram:u0|index[5] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.463      ;
; -4.520 ; ram:u0|index[5] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.463      ;
; -4.398 ; ram:u0|index[2] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.341      ;
; -4.398 ; ram:u0|index[2] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.341      ;
; -4.374 ; ram:u0|addr[0]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.298      ;
; -4.328 ; ram:u0|index[4] ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.276      ;
; -4.328 ; ram:u0|index[4] ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.276      ;
; -4.328 ; ram:u0|index[4] ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.276      ;
; -4.328 ; ram:u0|index[4] ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.276      ;
; -4.315 ; ram:u0|index[5] ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.263      ;
; -4.315 ; ram:u0|index[5] ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.263      ;
; -4.315 ; ram:u0|index[5] ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.263      ;
; -4.315 ; ram:u0|index[5] ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.054     ; 5.263      ;
; -4.311 ; ram:u0|addr[2]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.235      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1418 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1421 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1423 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1425 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1419 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1420 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1422 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.309 ; ram:u0|addr[0]  ; ram:u0|R~1424 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.237      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1104 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1105 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1118 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1119 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1120 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1121 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1102 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.308 ; ram:u0|index[4] ; ram:u0|B~1103 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.234      ;
; -4.298 ; ram:u0|index[4] ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.222      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1104 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1105 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1118 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1119 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1120 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1121 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1102 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.295 ; ram:u0|index[5] ; ram:u0|B~1103 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.221      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1950 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1951 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1952 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1953 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1982 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1983 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1984 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.286 ; ram:u0|index[4] ; ram:u0|B~1985 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.212      ;
; -4.285 ; ram:u0|index[5] ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.209      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1950 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1951 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1952 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1953 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1982 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1983 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1984 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.273 ; ram:u0|index[5] ; ram:u0|B~1985 ; CLK          ; CLK         ; 1.000        ; -0.076     ; 5.199      ;
; -4.265 ; ram:u0|addr[3]  ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.189      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1966 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1982 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1950 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1934 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1958 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1974 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1926 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|G~1942 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.263 ; ram:u0|index[4] ; ram:u0|B~1958 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.203      ;
; -4.259 ; ram:u0|index[3] ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.202      ;
; -4.259 ; ram:u0|index[3] ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.059     ; 5.202      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2094 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2055 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2059 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2110 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2062 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.251 ; ram:u0|index[4] ; ram:u0|G~2078 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.165      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1966 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1982 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1950 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1934 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1958 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1974 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1926 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|G~1942 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.248 ; ram:u0|index[5] ; ram:u0|B~1958 ; CLK          ; CLK         ; 1.000        ; -0.062     ; 5.188      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1418 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1421 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1423 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1425 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1419 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1420 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1422 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.246 ; ram:u0|addr[2]  ; ram:u0|R~1424 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.174      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2094 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2055 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2059 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2110 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2062 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.238 ; ram:u0|index[5] ; ram:u0|G~2078 ; CLK          ; CLK         ; 1.000        ; -0.088     ; 5.152      ;
; -4.233 ; ram:u0|index[4] ; ram:u0|R~1418 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.161      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.865 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 2.128      ;
; -0.793 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.045      ;
; -0.766 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 2.029      ;
; -0.751 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.003      ;
; -0.739 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.223      ; 2.001      ;
; -0.720 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.972      ;
; -0.719 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.971      ;
; -0.703 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.226      ; 1.968      ;
; -0.696 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.959      ;
; -0.684 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.226      ; 1.949      ;
; -0.677 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.223      ; 1.939      ;
; -0.534 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.786      ;
; -0.533 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.785      ;
; -0.510 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.223      ; 1.772      ;
; -0.471 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.226      ; 1.736      ;
; -0.346 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.609      ;
; -0.326 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.589      ;
; -0.321 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.573      ;
; -0.320 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.572      ;
; -0.297 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.560      ;
; -0.285 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.226      ; 1.550      ;
; -0.278 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.223      ; 1.540      ;
; -0.232 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.163      ;
; -0.230 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.161      ;
; -0.213 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.144      ;
; -0.114 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.377      ;
; 0.029  ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.902      ;
; 0.029  ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.902      ;
; 0.030  ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.901      ;
; 0.073  ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.224      ; 1.190      ;
; 0.161  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.529 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 3.292      ; 3.218      ;
; -0.500 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 3.292      ; 2.747      ;
; 0.402  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.417  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.684      ;
; 0.461  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.728      ;
; 0.475  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.742      ;
; 0.478  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.745      ;
; 0.478  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.745      ;
; 0.499  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.766      ;
; 0.634  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.901      ;
; 0.656  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.923      ;
; 0.685  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.952      ;
; 0.700  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.967      ;
; 0.706  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.973      ;
; 0.726  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.993      ;
; 0.732  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.999      ;
; 0.744  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.011      ;
; 0.746  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.013      ;
; 0.750  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.017      ;
; 0.753  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.020      ;
; 0.761  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.028      ;
; 0.777  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.044      ;
; 0.779  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.046      ;
; 0.851  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.118      ;
; 0.851  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.118      ;
; 0.853  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.120      ;
; 0.860  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.127      ;
; 0.864  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.131      ;
; 0.904  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.171      ;
; 0.905  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.172      ;
; 0.971  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.238      ;
; 1.013  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.280      ;
; 1.014  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.281      ;
; 1.056  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.323      ;
; 1.059  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.326      ;
; 1.062  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.329      ;
; 1.063  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.330      ;
; 1.072  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.339      ;
; 1.078  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.345      ;
; 1.082  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.349      ;
; 1.083  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.350      ;
; 1.084  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.351      ;
; 1.087  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.354      ;
; 1.101  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.368      ;
; 1.104  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.371      ;
; 1.129  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.396      ;
; 1.132  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.399      ;
; 1.144  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.411      ;
; 1.151  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.418      ;
; 1.151  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.418      ;
; 1.182  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.449      ;
; 1.185  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.452      ;
; 1.194  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.461      ;
; 1.209  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.476      ;
; 1.223  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.490      ;
; 1.237  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.504      ;
; 1.253  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.519      ;
; 1.259  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.525      ;
; 1.265  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.532      ;
; 1.293  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.559      ;
; 1.300  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 1.566      ;
; 1.316  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.583      ;
; 1.350  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.534      ; 2.079      ;
; 1.351  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.618      ;
; 1.397  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.665      ;
; 1.399  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.534      ; 2.128      ;
; 1.448  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.715      ;
; 1.466  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.733      ;
; 1.487  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.754      ;
; 1.542  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.809      ;
; 1.543  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.811      ;
; 1.555  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.829      ;
; 1.557  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.824      ;
; 1.560  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.827      ;
; 1.587  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.854      ;
; 1.587  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.854      ;
; 1.587  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.854      ;
; 1.615  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.883      ;
; 1.622  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.890      ;
; 1.664  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.931      ;
; 1.679  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.946      ;
; 1.768  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.035      ;
; 1.772  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.039      ;
; 1.821  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.095      ;
; 1.881  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.065      ; 2.141      ;
; 1.892  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.159      ;
; 1.906  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 2.173      ;
; 1.922  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.534      ; 2.651      ;
; 1.938  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.212      ;
; 1.958  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.552      ; 2.705      ;
; 1.970  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.071      ; 2.236      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.109 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.508      ; 2.864      ;
; 0.148  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.508      ; 2.621      ;
; 0.383  ; ram:u0|TB[4]              ; ram:u0|TB[4]              ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TB[36]             ; ram:u0|TB[36]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TB[37]             ; ram:u0|TB[37]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TB[53]             ; ram:u0|TB[53]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TG[40]             ; ram:u0|TG[40]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TG[52]             ; ram:u0|TG[52]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TG[33]             ; ram:u0|TG[33]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TR[33]             ; ram:u0|TR[33]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383  ; ram:u0|TR[41]             ; ram:u0|TR[41]             ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384  ; ram:u0|TB[14]             ; ram:u0|TB[14]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[24]             ; ram:u0|TB[24]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[25]             ; ram:u0|TB[25]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[26]             ; ram:u0|TB[26]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[27]             ; ram:u0|TB[27]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[28]             ; ram:u0|TB[28]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[30]             ; ram:u0|TB[30]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[31]             ; ram:u0|TB[31]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[43]             ; ram:u0|TB[43]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[44]             ; ram:u0|TB[44]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[62]             ; ram:u0|TB[62]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[20]             ; ram:u0|TB[20]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[23]             ; ram:u0|TB[23]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[55]             ; ram:u0|TB[55]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[7]              ; ram:u0|TG[7]              ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[17]             ; ram:u0|TG[17]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[23]             ; ram:u0|TG[23]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[39]             ; ram:u0|TG[39]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[49]             ; ram:u0|TG[49]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[55]             ; ram:u0|TG[55]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[49]             ; ram:u0|TR[49]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[59]             ; ram:u0|TR[59]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[63]             ; ram:u0|TR[63]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[55]             ; ram:u0|TR[55]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[13]             ; ram:u0|TB[13]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TB[5]              ; ram:u0|TB[5]              ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[0]              ; ram:u0|TG[0]              ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[32]             ; ram:u0|TG[32]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[5]              ; ram:u0|TG[5]              ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TG[13]             ; ram:u0|TG[13]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[0]              ; ram:u0|TR[0]              ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[13]             ; ram:u0|TR[13]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[48]             ; ram:u0|TR[48]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[51]             ; ram:u0|TR[51]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[56]             ; ram:u0|TR[56]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[32]             ; ram:u0|TR[32]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[40]             ; ram:u0|TR[40]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384  ; ram:u0|TR[45]             ; ram:u0|TR[45]             ; CLK                       ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385  ; ram:u0|TB[1]              ; ram:u0|TB[1]              ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[16]             ; ram:u0|TB[16]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[32]             ; ram:u0|TB[32]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[35]             ; ram:u0|TB[35]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[8]              ; ram:u0|TB[8]              ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[18]             ; ram:u0|TB[18]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[29]             ; ram:u0|TB[29]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[50]             ; ram:u0|TB[50]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[61]             ; ram:u0|TB[61]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[21]             ; ram:u0|TB[21]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[22]             ; ram:u0|TB[22]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[38]             ; ram:u0|TB[38]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TB[54]             ; ram:u0|TB[54]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[20]             ; ram:u0|TG[20]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[48]             ; ram:u0|TG[48]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[2]              ; ram:u0|TG[2]              ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[18]             ; ram:u0|TG[18]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[21]             ; ram:u0|TG[21]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[29]             ; ram:u0|TG[29]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[34]             ; ram:u0|TG[34]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[50]             ; ram:u0|TG[50]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TG[22]             ; ram:u0|TG[22]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[3]              ; ram:u0|TR[3]              ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[6]              ; ram:u0|TR[6]              ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[10]             ; ram:u0|TR[10]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[61]             ; ram:u0|TR[61]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[16]             ; ram:u0|TR[16]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[18]             ; ram:u0|TR[18]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[20]             ; ram:u0|TR[20]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[21]             ; ram:u0|TR[21]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[23]             ; ram:u0|TR[23]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[25]             ; ram:u0|TR[25]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[26]             ; ram:u0|TR[26]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[29]             ; ram:u0|TR[29]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[30]             ; ram:u0|TR[30]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[31]             ; ram:u0|TR[31]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[34]             ; ram:u0|TR[34]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[35]             ; ram:u0|TR[35]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[37]             ; ram:u0|TR[37]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[38]             ; ram:u0|TR[38]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[39]             ; ram:u0|TR[39]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[42]             ; ram:u0|TR[42]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[43]             ; ram:u0|TR[43]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[46]             ; ram:u0|TR[46]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[47]             ; ram:u0|TR[47]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[52]             ; ram:u0|TR[52]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[53]             ; ram:u0|TR[53]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385  ; ram:u0|TR[54]             ; ram:u0|TR[54]             ; CLK                       ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.386  ; ram:u0|TB[0]              ; ram:u0|TB[0]              ; CLK                       ; CLK         ; 0.000        ; 0.088      ; 0.669      ;
; 0.386  ; ram:u0|TB[33]             ; ram:u0|TB[33]             ; CLK                       ; CLK         ; 0.000        ; 0.088      ; 0.669      ;
; 0.386  ; ram:u0|TB[2]              ; ram:u0|TB[2]              ; CLK                       ; CLK         ; 0.000        ; 0.088      ; 0.669      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.403 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.684      ;
; 0.474 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.063      ;
; 0.480 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.069      ;
; 0.486 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.075      ;
; 0.522 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.788      ;
; 0.523 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.789      ;
; 0.523 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.789      ;
; 0.594 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.183      ;
; 0.738 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.004      ;
; 0.746 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.012      ;
; 0.747 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.013      ;
; 0.753 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.358      ; 1.341      ;
; 0.760 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.358      ; 1.348      ;
; 0.778 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.367      ;
; 0.780 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.358      ; 1.368      ;
; 0.788 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.361      ; 1.379      ;
; 0.788 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.361      ; 1.379      ;
; 0.796 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.361      ; 1.387      ;
; 0.815 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.404      ;
; 0.816 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.406      ;
; 0.817 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.407      ;
; 0.824 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.413      ;
; 0.828 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.418      ;
; 0.828 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.418      ;
; 0.839 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.429      ;
; 0.871 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.461      ;
; 0.873 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.358      ; 1.461      ;
; 0.898 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.359      ; 1.487      ;
; 0.908 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.361      ; 1.499      ;
; 0.936 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.526      ;
; 0.937 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.360      ; 1.527      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.264  ; 0.494        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.264  ; 0.494        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.265  ; 0.495        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.265  ; 0.495        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.265  ; 0.495        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.265  ; 0.495        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.275  ; 0.505        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.275  ; 0.505        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.275  ; 0.505        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.275  ; 0.505        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.275  ; 0.505        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.276  ; 0.506        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.560  ; 0.560        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.187  ; 0.403        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R0|clk                 ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.407  ; 0.591        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.408  ; 0.592        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|G1|clk                 ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|B0|clk                 ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R1|clk                 ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|G0|clk                 ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.776 ; 2.113 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 4.947 ; 5.352 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.200  ; -0.101 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.618 ; -2.760 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 8.745  ; 9.324  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.188  ; 6.307  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.745  ; 9.324  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.635  ; 8.008  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.360  ; 7.624  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 8.836  ; 8.483  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.705  ; 7.319  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.799  ; 6.619  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 8.832  ; 8.331  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 8.074  ; 7.659  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.653  ; 6.479  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 10.810 ; 10.091 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.015  ; 7.659  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.795  ; 6.599  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+-------------+---------------------------+--------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 6.017  ; 6.136 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.017  ; 6.136 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.359  ; 8.972 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.062  ; 7.451 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.820  ; 7.072 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 8.569  ; 8.226 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.483  ; 7.108 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.614  ; 6.437 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 8.566  ; 8.081 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.837  ; 7.435 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.468  ; 6.296 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 10.547 ; 9.838 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.775  ; 7.429 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.611  ; 6.418 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+--------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -3.344 ; -34.151       ;
; CLK                       ; -1.721 ; -3884.440     ;
; ram:u0|ledpanel:LED|nexts ; 0.123  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.556 ; -0.556        ;
; CLK                       ; -0.163 ; -0.163        ;
; ram:u0|ledpanel:LED|nexts ; 0.187  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -4431.890     ;
; ram:u0|ledpanel:LED|clk_t ; -1.000 ; -33.000       ;
; ram:u0|ledpanel:LED|nexts ; -1.000 ; -10.000       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.344 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 4.295      ;
; -3.257 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 4.208      ;
; -3.205 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.152      ; 4.344      ;
; -3.152 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.152      ; 4.291      ;
; -3.117 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.152      ; 4.256      ;
; -3.098 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.239      ;
; -3.097 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.238      ;
; -3.035 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.176      ;
; -3.033 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.154      ; 4.174      ;
; -3.032 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.152      ; 4.171      ;
; -2.974 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.925      ;
; -2.939 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.890      ;
; -2.761 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.371      ; 4.119      ;
; -2.754 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.371      ; 4.112      ;
; -2.639 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.371      ; 3.997      ;
; -2.579 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.561      ; 4.127      ;
; -2.556 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.561      ; 4.104      ;
; -2.520 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.371      ; 3.878      ;
; -2.505 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.563      ; 4.055      ;
; -2.490 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.563      ; 4.040      ;
; -2.396 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.563      ; 3.946      ;
; -2.391 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.563      ; 3.941      ;
; -2.359 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.428      ; 3.774      ;
; -2.358 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.561      ; 3.906      ;
; -2.306 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.561      ; 3.854      ;
; -2.220 ; ram:u0|B~1743                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.587      ;
; -2.196 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.427      ; 3.610      ;
; -2.181 ; ram:u0|B~1292                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.378      ; 3.536      ;
; -2.166 ; ram:u0|B~1888                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.397      ; 3.540      ;
; -2.144 ; ram:u0|G~1327                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.585      ; 3.706      ;
; -2.128 ; ram:u0|G~1446                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.579      ; 3.684      ;
; -2.124 ; ram:u0|G~1467                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.588      ; 3.689      ;
; -2.116 ; ram:u0|B~1408                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.483      ;
; -2.116 ; ram:u0|B~1920                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.483      ;
; -2.115 ; ram:u0|B~1627                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.213      ; 3.305      ;
; -2.096 ; ram:u0|B~1958                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.392      ; 3.465      ;
; -2.095 ; ram:u0|B~1744                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.462      ;
; -2.091 ; ram:u0|G~1979                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.588      ; 3.656      ;
; -2.089 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.194      ; 3.260      ;
; -2.089 ; ram:u0|B~1629                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.213      ; 3.279      ;
; -2.086 ; ram:u0|B~1104                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.397      ; 3.460      ;
; -2.084 ; ram:u0|B~1439                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.394      ; 3.455      ;
; -2.080 ; ram:u0|B~2076                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.181      ; 3.238      ;
; -2.079 ; ram:u0|R~1714                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.566      ; 3.622      ;
; -2.078 ; ram:u0|B~1123                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.385      ; 3.440      ;
; -2.077 ; ram:u0|B~1745                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.444      ;
; -2.077 ; ram:u0|G~1659                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.376      ; 3.430      ;
; -2.077 ; ram:u0|B~1983                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.394      ; 3.448      ;
; -2.073 ; ram:u0|G~1415                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.405      ; 3.455      ;
; -2.063 ; ram:u0|B~1471                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.394      ; 3.434      ;
; -2.061 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.166      ; 3.214      ;
; -2.061 ; ram:u0|B~1786                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.410      ; 3.448      ;
; -2.058 ; ram:u0|G~1648                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.381      ; 3.416      ;
; -2.056 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.592      ; 3.625      ;
; -2.054 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.410      ; 3.441      ;
; -2.053 ; ram:u0|B~1323                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.187      ; 3.217      ;
; -2.049 ; ram:u0|G~1211                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.581      ; 3.607      ;
; -2.044 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 3.414      ;
; -2.040 ; ram:u0|B~1678                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.378      ; 3.395      ;
; -2.038 ; ram:u0|G~1462                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.579      ; 3.594      ;
; -2.036 ; ram:u0|B~1644                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.192      ; 3.205      ;
; -2.032 ; ram:u0|B~1563                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.381      ; 3.390      ;
; -2.027 ; ram:u0|G~1243                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.404      ; 3.408      ;
; -2.025 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.194      ; 3.196      ;
; -2.020 ; ram:u0|R~1791                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.580      ; 3.577      ;
; -2.015 ; ram:u0|G~1338                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 3.364      ;
; -2.014 ; ram:u0|B~1324                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.400      ; 3.391      ;
; -2.012 ; ram:u0|G~1299                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.372      ; 3.361      ;
; -2.008 ; ram:u0|B~1187                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.391      ; 3.376      ;
; -2.005 ; ram:u0|B~1562                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.381      ; 3.363      ;
; -2.005 ; ram:u0|G~1334                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 3.369      ;
; -2.004 ; ram:u0|G~1471                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.588      ; 3.569      ;
; -2.003 ; ram:u0|B~1452                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.383      ; 3.363      ;
; -2.000 ; ram:u0|B~1309                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.403      ; 3.380      ;
; -1.999 ; ram:u0|G~1896                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.400      ; 3.376      ;
; -1.996 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.403      ; 3.376      ;
; -1.994 ; ram:u0|B~1261                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.406      ; 3.377      ;
; -1.991 ; ram:u0|B~1407                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.358      ;
; -1.990 ; ram:u0|B~1487                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.387      ; 3.354      ;
; -1.990 ; ram:u0|G~1392                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.388      ; 3.355      ;
; -1.985 ; ram:u0|G~1475                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.588      ; 3.550      ;
; -1.983 ; ram:u0|B~1456                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.139      ;
; -1.982 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.169      ; 3.138      ;
; -1.978 ; ram:u0|B~1356                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.186      ; 3.141      ;
; -1.977 ; ram:u0|B~1431                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.205      ; 3.159      ;
; -1.977 ; ram:u0|R~1363                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.572      ; 3.526      ;
; -1.976 ; ram:u0|G~1147                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.343      ;
; -1.975 ; ram:u0|R~1368                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.582      ; 3.534      ;
; -1.974 ; ram:u0|B~1295                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.393      ; 3.344      ;
; -1.973 ; ram:u0|G~1884                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.582      ; 3.532      ;
; -1.972 ; ram:u0|B~1409                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.390      ; 3.339      ;
; -1.972 ; ram:u0|R~1343                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.398      ; 3.347      ;
; -1.968 ; ram:u0|B~1293                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.383      ; 3.328      ;
; -1.966 ; ram:u0|G~1628                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.377      ; 3.320      ;
; -1.964 ; ram:u0|G~1632                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.377      ; 3.318      ;
; -1.963 ; ram:u0|B~1951                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.394      ; 3.334      ;
; -1.962 ; ram:u0|G~1611                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.567      ; 3.506      ;
; -1.961 ; ram:u0|B~1231                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.398      ; 3.336      ;
; -1.961 ; ram:u0|R~1256                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.365      ; 3.303      ;
; -1.961 ; ram:u0|G~1663                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.376      ; 3.314      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                      ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.721 ; ram:u0|index[4]         ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.677      ;
; -1.721 ; ram:u0|index[4]         ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.677      ;
; -1.713 ; ram:u0|index[5]         ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.669      ;
; -1.713 ; ram:u0|index[5]         ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.669      ;
; -1.641 ; ram:u0|index[2]         ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.597      ;
; -1.641 ; ram:u0|index[2]         ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.597      ;
; -1.591 ; ram:u0|index[3]         ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.547      ;
; -1.591 ; ram:u0|index[3]         ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.547      ;
; -1.580 ; ram:u0|index[4]         ; ram:u0|G~1642 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.727      ;
; -1.580 ; ram:u0|index[4]         ; ram:u0|B~1645 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.727      ;
; -1.580 ; ram:u0|index[4]         ; ram:u0|B~1644 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.727      ;
; -1.572 ; ram:u0|index[5]         ; ram:u0|G~1642 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.719      ;
; -1.572 ; ram:u0|index[5]         ; ram:u0|B~1645 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.719      ;
; -1.572 ; ram:u0|index[5]         ; ram:u0|B~1644 ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.719      ;
; -1.563 ; ram:u0|index[1]         ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.519      ;
; -1.563 ; ram:u0|index[1]         ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.519      ;
; -1.562 ; ram:u0|index[4]         ; ram:u0|G~1101 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.706      ;
; -1.562 ; ram:u0|index[4]         ; ram:u0|G~1117 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.706      ;
; -1.562 ; ram:u0|index[4]         ; ram:u0|G~1133 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.706      ;
; -1.562 ; ram:u0|index[4]         ; ram:u0|G~1149 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.706      ;
; -1.561 ; ram:u0|state.plus_index ; ram:u0|R~1130 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.517      ;
; -1.561 ; ram:u0|state.plus_index ; ram:u0|R~1126 ; CLK          ; CLK         ; 1.000        ; -0.031     ; 2.517      ;
; -1.559 ; ram:u0|index[4]         ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.520      ;
; -1.559 ; ram:u0|index[4]         ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.520      ;
; -1.559 ; ram:u0|index[4]         ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.520      ;
; -1.559 ; ram:u0|index[4]         ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.520      ;
; -1.554 ; ram:u0|index[5]         ; ram:u0|G~1101 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.698      ;
; -1.554 ; ram:u0|index[5]         ; ram:u0|G~1117 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.698      ;
; -1.554 ; ram:u0|index[5]         ; ram:u0|G~1133 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.698      ;
; -1.554 ; ram:u0|index[5]         ; ram:u0|G~1149 ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.698      ;
; -1.551 ; ram:u0|index[5]         ; ram:u0|B~1562 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.512      ;
; -1.551 ; ram:u0|index[5]         ; ram:u0|B~1565 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.512      ;
; -1.551 ; ram:u0|index[5]         ; ram:u0|B~1563 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.512      ;
; -1.551 ; ram:u0|index[5]         ; ram:u0|B~1564 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.512      ;
; -1.545 ; ram:u0|addr[0]          ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.493      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1911 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1919 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1921 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1925 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1917 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1913 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1923 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|R~1915 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.671      ;
; -1.537 ; ram:u0|index[4]         ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.484      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1616 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1632 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1664 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1660 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1628 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1612 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|G~1644 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|B~1639 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|B~1655 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|B~1607 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|index[4]         ; ram:u0|B~1623 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.684      ;
; -1.531 ; ram:u0|addr[2]          ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.479      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1911 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1919 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1921 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1925 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1917 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1913 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1923 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|R~1915 ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.663      ;
; -1.529 ; ram:u0|index[5]         ; ram:u0|G~1427 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.476      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1874 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1890 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1906 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1922 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1913 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1897 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1865 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1881 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1912 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1896 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1880 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[4]         ; ram:u0|G~1864 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.651      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1616 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1632 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1664 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1660 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1628 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1612 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|G~1644 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|B~1639 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|B~1655 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|B~1607 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.523 ; ram:u0|index[5]         ; ram:u0|B~1623 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.676      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1874 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1890 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1906 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1922 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1913 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1897 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1865 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1881 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1912 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1896 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1880 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
; -1.515 ; ram:u0|index[5]         ; ram:u0|G~1864 ; CLK          ; CLK         ; 1.000        ; 0.141      ; 2.643      ;
+--------+-------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.123 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.994      ;
; 0.143 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.974      ;
; 0.158 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.965      ;
; 0.166 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.957      ;
; 0.166 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.951      ;
; 0.167 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.950      ;
; 0.178 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.113      ; 0.944      ;
; 0.180 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.943      ;
; 0.194 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.929      ;
; 0.197 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.926      ;
; 0.210 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.113      ; 0.912      ;
; 0.256 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.861      ;
; 0.276 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.841      ;
; 0.310 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.813      ;
; 0.311 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.113      ; 0.811      ;
; 0.347 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.770      ;
; 0.348 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.769      ;
; 0.367 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.756      ;
; 0.375 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.748      ;
; 0.378 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.745      ;
; 0.381 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.742      ;
; 0.391 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.113      ; 0.731      ;
; 0.397 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.554      ;
; 0.399 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.552      ;
; 0.409 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.542      ;
; 0.495 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.628      ;
; 0.530 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.421      ;
; 0.532 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.419      ;
; 0.532 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.419      ;
; 0.562 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.114      ; 0.561      ;
; 0.592 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.036     ; 0.359      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.556 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 1.620      ; 1.273      ;
; 0.066  ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 1.620      ; 1.395      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.193  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.314      ;
; 0.198  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.318      ;
; 0.198  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.318      ;
; 0.201  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.322      ;
; 0.206  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.327      ;
; 0.221  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.341      ;
; 0.270  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.391      ;
; 0.272  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.392      ;
; 0.291  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.411      ;
; 0.300  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.420      ;
; 0.303  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.424      ;
; 0.314  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.435      ;
; 0.318  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.438      ;
; 0.321  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.442      ;
; 0.324  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.444      ;
; 0.324  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.445      ;
; 0.328  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.448      ;
; 0.329  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.449      ;
; 0.340  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.460      ;
; 0.342  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.462      ;
; 0.343  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.463      ;
; 0.347  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.467      ;
; 0.347  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.467      ;
; 0.369  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.489      ;
; 0.383  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.503      ;
; 0.389  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.510      ;
; 0.392  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.513      ;
; 0.419  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.540      ;
; 0.444  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.565      ;
; 0.455  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.576      ;
; 0.467  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.588      ;
; 0.468  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.590      ;
; 0.470  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.590      ;
; 0.472  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.593      ;
; 0.481  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.602      ;
; 0.481  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.602      ;
; 0.482  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.602      ;
; 0.484  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.604      ;
; 0.485  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.605      ;
; 0.487  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.607      ;
; 0.490  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.610      ;
; 0.504  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.624      ;
; 0.513  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.633      ;
; 0.518  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.638      ;
; 0.528  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.649      ;
; 0.530  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.650      ;
; 0.546  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.666      ;
; 0.548  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.668      ;
; 0.553  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.673      ;
; 0.554  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.674      ;
; 0.556  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.676      ;
; 0.559  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.680      ;
; 0.559  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.680      ;
; 0.580  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.700      ;
; 0.586  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.707      ;
; 0.592  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.713      ;
; 0.619  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.739      ;
; 0.628  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.748      ;
; 0.630  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.234      ; 0.948      ;
; 0.644  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.234      ; 0.962      ;
; 0.647  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.767      ;
; 0.662  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.782      ;
; 0.679  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.800      ;
; 0.680  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.800      ;
; 0.683  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.803      ;
; 0.708  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.828      ;
; 0.717  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.837      ;
; 0.725  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.845      ;
; 0.727  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.848      ;
; 0.727  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.848      ;
; 0.727  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.848      ;
; 0.728  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.848      ;
; 0.730  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.043      ; 0.857      ;
; 0.770  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.890      ;
; 0.791  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.911      ;
; 0.792  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.912      ;
; 0.822  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.942      ;
; 0.836  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.043      ; 0.963      ;
; 0.851  ; ram:u0|R~2088                ; ram:u0|ledpanel:LED|R1       ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.712      ; 1.677      ;
; 0.867  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.987      ;
; 0.893  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|R1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.234      ; 1.211      ;
; 0.904  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.043      ; 1.031      ;
; 0.906  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 1.027      ;
; 0.906  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 1.027      ;
; 0.906  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 1.027      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                  ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.163 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 1.148      ; 1.204      ;
; 0.178  ; ram:u0|TR[0]              ; ram:u0|TR[0]              ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; ram:u0|TR[48]             ; ram:u0|TR[48]             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; ram:u0|TR[56]             ; ram:u0|TR[56]             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; ram:u0|TR[32]             ; ram:u0|TR[32]             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; ram:u0|TR[40]             ; ram:u0|TR[40]             ; CLK                       ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; ram:u0|TB[14]             ; ram:u0|TB[14]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[24]             ; ram:u0|TB[24]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[25]             ; ram:u0|TB[25]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[26]             ; ram:u0|TB[26]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[27]             ; ram:u0|TB[27]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[28]             ; ram:u0|TB[28]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[30]             ; ram:u0|TB[30]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[31]             ; ram:u0|TB[31]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[43]             ; ram:u0|TB[43]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[44]             ; ram:u0|TB[44]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[62]             ; ram:u0|TB[62]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[4]              ; ram:u0|TB[4]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[20]             ; ram:u0|TB[20]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[23]             ; ram:u0|TB[23]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[36]             ; ram:u0|TB[36]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[37]             ; ram:u0|TB[37]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[53]             ; ram:u0|TB[53]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[55]             ; ram:u0|TB[55]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[40]             ; ram:u0|TG[40]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[52]             ; ram:u0|TG[52]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[7]              ; ram:u0|TG[7]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[17]             ; ram:u0|TG[17]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[23]             ; ram:u0|TG[23]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[33]             ; ram:u0|TG[33]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[39]             ; ram:u0|TG[39]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[49]             ; ram:u0|TG[49]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[55]             ; ram:u0|TG[55]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[49]             ; ram:u0|TR[49]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[59]             ; ram:u0|TR[59]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[63]             ; ram:u0|TR[63]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[33]             ; ram:u0|TR[33]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[41]             ; ram:u0|TR[41]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[55]             ; ram:u0|TR[55]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[0]              ; ram:u0|TB[0]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[1]              ; ram:u0|TB[1]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[16]             ; ram:u0|TB[16]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[32]             ; ram:u0|TB[32]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[35]             ; ram:u0|TB[35]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[2]              ; ram:u0|TB[2]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[8]              ; ram:u0|TB[8]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[13]             ; ram:u0|TB[13]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[18]             ; ram:u0|TB[18]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[29]             ; ram:u0|TB[29]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[34]             ; ram:u0|TB[34]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[50]             ; ram:u0|TB[50]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[61]             ; ram:u0|TB[61]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[5]              ; ram:u0|TB[5]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[7]              ; ram:u0|TB[7]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[21]             ; ram:u0|TB[21]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[22]             ; ram:u0|TB[22]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[38]             ; ram:u0|TB[38]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TB[54]             ; ram:u0|TB[54]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[0]              ; ram:u0|TG[0]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[20]             ; ram:u0|TG[20]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[32]             ; ram:u0|TG[32]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[5]              ; ram:u0|TG[5]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[13]             ; ram:u0|TG[13]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[21]             ; ram:u0|TG[21]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[29]             ; ram:u0|TG[29]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[45]             ; ram:u0|TG[45]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[61]             ; ram:u0|TG[61]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TG[22]             ; ram:u0|TG[22]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[2]              ; ram:u0|TR[2]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[3]              ; ram:u0|TR[3]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[5]              ; ram:u0|TR[5]              ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[10]             ; ram:u0|TR[10]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[13]             ; ram:u0|TR[13]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[50]             ; ram:u0|TR[50]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[51]             ; ram:u0|TR[51]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[20]             ; ram:u0|TR[20]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[21]             ; ram:u0|TR[21]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[22]             ; ram:u0|TR[22]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[23]             ; ram:u0|TR[23]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[26]             ; ram:u0|TR[26]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[29]             ; ram:u0|TR[29]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[30]             ; ram:u0|TR[30]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[31]             ; ram:u0|TR[31]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[34]             ; ram:u0|TR[34]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[35]             ; ram:u0|TR[35]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[37]             ; ram:u0|TR[37]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[38]             ; ram:u0|TR[38]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[39]             ; ram:u0|TR[39]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[42]             ; ram:u0|TR[42]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[43]             ; ram:u0|TR[43]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[45]             ; ram:u0|TR[45]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[46]             ; ram:u0|TR[46]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[47]             ; ram:u0|TR[47]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[52]             ; ram:u0|TR[52]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; ram:u0|TR[53]             ; ram:u0|TR[53]             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180  ; ram:u0|TB[33]             ; ram:u0|TB[33]             ; CLK                       ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; ram:u0|TB[39]             ; ram:u0|TB[39]             ; CLK                       ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; ram:u0|TG[48]             ; ram:u0|TG[48]             ; CLK                       ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; ram:u0|TG[2]              ; ram:u0|TG[2]              ; CLK                       ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; ram:u0|TG[18]             ; ram:u0|TG[18]             ; CLK                       ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
+--------+---------------------------+---------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.187 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.482      ;
; 0.193 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.482      ;
; 0.194 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.485      ;
; 0.232 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.352      ;
; 0.233 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.353      ;
; 0.236 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.356      ;
; 0.238 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.527      ;
; 0.320 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.440      ;
; 0.325 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.445      ;
; 0.327 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.036      ; 0.447      ;
; 0.340 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.629      ;
; 0.342 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.631      ;
; 0.346 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.636      ;
; 0.352 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.641      ;
; 0.353 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.643      ;
; 0.355 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.645      ;
; 0.357 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.647      ;
; 0.360 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.650      ;
; 0.363 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.653      ;
; 0.374 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.665      ;
; 0.374 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.665      ;
; 0.376 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.667      ;
; 0.377 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.668      ;
; 0.382 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.673      ;
; 0.386 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.185      ; 0.675      ;
; 0.392 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.682      ;
; 0.395 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.686      ;
; 0.398 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.186      ; 0.688      ;
; 0.420 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.711      ;
; 0.420 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.187      ; 0.711      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1173           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1174           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1175           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1176           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1177           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1178           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1179           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1180           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1181           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1182           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1183           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1184           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1185           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1186           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1187           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1188           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1189           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1190           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.195  ; 0.379        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.372  ; 0.588        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|B0|clk                ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|G0|clk                ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|G1|clk                ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R1|clk                ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|R0|clk                ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.199  ; 0.429        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.200  ; 0.430        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 0.857 ; 1.302 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 2.493 ; 3.266 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.043  ; -0.394 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.346 ; -2.154 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 4.886 ; 5.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.249 ; 3.256 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.886 ; 5.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 4.022 ; 4.029 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.838 ; 3.885 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 4.378 ; 4.463 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.828 ; 3.857 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.473 ; 3.455 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 4.336 ; 4.396 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.962 ; 3.981 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.395 ; 3.402 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 5.741 ; 5.641 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.967 ; 4.013 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.483 ; 3.466 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 3.164 ; 3.173 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.164 ; 3.173 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.683 ; 4.927 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.719 ; 3.724 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.558 ; 3.581 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 4.253 ; 4.332 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.725 ; 3.751 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.384 ; 3.365 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 4.213 ; 4.268 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.853 ; 3.870 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.307 ; 3.311 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 5.619 ; 5.512 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.856 ; 3.898 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.394 ; 3.376 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -8.681     ; -0.735 ; N/A      ; N/A     ; -3.201              ;
;  CLK                       ; -4.959     ; -0.163 ; N/A      ; N/A     ; -3.201              ;
;  ram:u0|ledpanel:LED|clk_t ; -8.681     ; -0.735 ; N/A      ; N/A     ; -1.487              ;
;  ram:u0|ledpanel:LED|nexts ; -0.961     ; 0.187  ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS            ; -13147.692 ; -0.855 ; 0.0      ; 0.0     ; -5120.754           ;
;  CLK                       ; -13028.340 ; -0.163 ; N/A      ; N/A     ; -5046.529           ;
;  ram:u0|ledpanel:LED|clk_t ; -113.674   ; -0.735 ; N/A      ; N/A     ; -49.071             ;
;  ram:u0|ledpanel:LED|nexts ; -5.678     ; 0.000  ; N/A      ; N/A     ; -25.154             ;
+----------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.921 ; 2.135 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 5.457 ; 5.939 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; 0.217  ; 0.049  ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.346 ; -2.154 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 9.197  ; 9.712  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.556  ; 6.648  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 9.197  ; 9.712  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 8.167  ; 8.444  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.840  ; 8.074  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 9.289  ; 9.045  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 8.074  ; 7.799  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 7.157  ; 7.013  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 9.250  ; 8.897  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 8.460  ; 8.172  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 7.013  ; 6.876  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 11.236 ; 10.678 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 8.416  ; 8.157  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 7.151  ; 7.014  ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 3.164 ; 3.173 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.164 ; 3.173 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.683 ; 4.927 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.719 ; 3.724 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.558 ; 3.581 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 4.253 ; 4.332 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.725 ; 3.751 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.384 ; 3.365 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 4.213 ; 4.268 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.853 ; 3.870 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.307 ; 3.311 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 5.619 ; 5.512 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.856 ; 3.898 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.394 ; 3.376 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LATCH         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLANK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_from_com           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 44919    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 44919    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 08 14:48:47 2017
Info: Command: quartus_sta ledpanel -c ledpanel
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ledpanel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|clk_t ram:u0|ledpanel:LED|clk_t
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|nexts ram:u0|ledpanel:LED|nexts
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.681            -113.674 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.959          -13028.340 CLK 
    Info (332119):    -0.961              -5.678 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.735
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.735              -0.735 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.120              -0.120 CLK 
    Info (332119):     0.453               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5046.529 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.227            -104.576 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.533          -11864.427 CLK 
    Info (332119):    -0.865              -4.659 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.529
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.529              -0.529 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.109              -0.109 CLK 
    Info (332119):     0.403               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5046.529 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.344             -34.151 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.721           -3884.440 CLK 
    Info (332119):     0.123               0.000 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.556              -0.556 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.163              -0.163 CLK 
    Info (332119):     0.187               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4431.890 CLK 
    Info (332119):    -1.000             -33.000 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.000             -10.000 ram:u0|ledpanel:LED|nexts 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Mon May 08 14:48:53 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


