<!DOCTYPE html>
<html lang="en">
<head>
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta content="width=device-width, initial-scale=1.0, minimum-scale=1.0, maximum-scale=1.0, user-scalable=no" name="viewport">
    <meta content="yes" name="apple-mobile-web-app-capable" />
    <meta content="black" name="apple-mobile-web-app-status-bar-style" />
    <meta content="telephone=no" name="format-detection" />
    <title>实验</title>
    <!--标准mui.css-->

    <!--App自定义的css-->

</head>
<body>
<div class="experiment-title">

    <div align="center">
        <h1 style="line-height: 20px;top: -10px;">GW48-PK2系统主板</h1>
    </div>
</div>

<div class="experiment-message clearfix">
</div>
<div class="experiment-message-text">
</div>

<P>（1） “模式选择键”：按动该键能使实验板产生12种不同的实验电路结构。这
    些结构如第二节的13 张实验电路结构图所示。例如选择了“NO.3”图，
    须按动系统板上此键，直至数码管“模式指示”数码管显示“3”，于
    是系统即进入了NO.3 图所示的实验电路结构。</P>
<P>（2） 适配板：这是一块插于主系统板上的目标芯片适配座。对于不同的目标芯片可配不同的适配座。可
    用的目标芯片包括目前世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPA
    C等模拟EDA器件。第三节的表中已列出多种芯片对系统板引脚的对应关系，以利在实验时经常查用。</P>
<P> （3） ByteBlasterMV编程配置口：如果要进行独立电子系统开发、应用系统开发、电子设计竞赛等开发
    实践活动，首先应该将系统板上的目标芯片适配座拔下，用配置的10芯编程线将“ByteBlasterMV”口和独立系统上适配板上的
    10芯口相接，进行在系统编程（如GWDVP-B板），进行调试测试。“ByteBlasterMV”口能对不同公司，不同
    封装的CPLD/FPGA进行编程下载。编程的目标芯片和引脚连线可参考附图1，从而进行二次开发。</P>
<P>（4）ByteBlasterII编程配置口：该口主要用于对Cyclone系列AS模式专用配置器件EPCS4和EPCS1编程。</P>
<P> (5) 混合工作电压源：系统不必通过切换即可为CPLD/FPGA目标器件提供5V、3.3V、2.5V、1.8V和1.5V工作电源</P>
<P>（6）JP5编程模式选择跳线：（仅GW48-PK2型含此）。如果要对Cyclone的配置芯片进行编程，应该将跳线接于“ByBtII”端，在将
    标有“ByteBlasterII”编程配置口同适配板上EPCS4/1的AS模式下载口用10芯线连接起来，通过QuartusII进行编程。当短路“Othe
    rs”端时，可对其它所有器件编程</P>
<P>（7）JP6/JVCC/VS2编程电压选择跳线：跳线JVCC（GW48—GK/PK2型标为“JP6”）是对编程下载口的选择跳线。对5V器件，如10K10、10K20
    、7128S、1032、95108等，必须选“5.0V”。而对低于或等于3.3V的低压
    器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律选择“3.3V”一端。</P>
<P> （8）并行下载口：此接口通过下载线与微机的打印机口相连。来自PC机的下载控制信号和CPLD/FPGA
    的目标码将通过此口，完成对目标芯片的编程下载。计算机的并行口通信模式最好设置成“EPP”模式。</P>
<P>（9）键1~键8 ：为实验信号控制键，此8个键受“多任务重配置”电路控制，它在每一张电路图中的
    功能及其与主系统的连接方式随模式选择键的选定的模式而变，使用中需参照第二节中的电路图。</P>
<P>（10）键9~键14 ：（GW48—GK/PK2型含此键）此6个键不受“多任务重配置”电路控制，由于键信号速度慢，所以
    其键信号输入口是全开放的，各端口定义在插座“JP8”处，可通过手动节插线的方式来实用，键输出默认高电平。</P>
<P>注意，键1至键8是由“多任务重配置”电路结构控制的，所以键的输出信号没有抖动问题，不需要在目标芯片的电路设计中加入消抖动电
    路，这样，能简化设计，迅速入门。但设计者如果希望完成键的消抖动电路设计练习，必须使用键9至键14来实现。</P>
<P>11）数码管1~8/发光管D1~D16 ：受“多任务重配置”电路控制，它们的连线形式也需参照第二节的电路图。</P>
<P> （12）“时钟频率选择” ：位于主系统的右小侧，通过短路帽的不同接插方式，使目标芯片获得不同的时钟频率信号。</P>
<P>对于“CLOCK0”，同时只能插一个短路帽，以便选择输向“CLOCK0”的一种频率：信号频率范围：0.5Hz–50MHz。由于CLOCK0可选的频
    率比较多，所以比较适合于目标芯片对信号频率或周期测量等设计项目的信号输入端。右侧座分三个频率源组，它们分别对应三组时钟
    输入端:CLOCK2、CLOCK5、CLOCK9。例如，将三个短路帽分别插于对应座的2Hz、1024Hz和12MHz，则CLOCK2、CLOCK5、CLOCK9分别获得上述三个信号频率。需要
    特别注意的是，每一组频率源及其对应时钟输入端，分别只能插一个短路帽。也就是说最多只能提供4个时钟频率输入FPGA：CLOCK0、C
    LOCK2、CLOCK5、CLOCK9。</P>
<P>（13）扬声器：与目标芯片的“SPEAKER”端相接，通过此口可以进行奏乐或了解信号的频率，它与目标器件的具体引脚号，应该查阅附录第3节的表格。</P>
<P>（14） PS/2接口：通过此接口，可以将PC机的键盘和/或鼠标与GW48系统的目标芯片相连，从而完成PS/2通信与控制方
    面的接口实验，GW48-GK/PK2含另一PS/2接口，引脚连接情况参见实验电路结构 NO.5</P>
<P>（15）VGA视频接口：通过它可完成目标芯片对VGA显示器的控制。详细连接方式参考附图 7（对GW48-GK/PK2主系统），或附图13（GW48-CK主系统）。</P>
<P>(16) 单片机接口器件：它与目标板的连接方式也已标于主系统板上：连接方式可参见附图11。

</P>
<P>注1、对于GW48-GK/PK2系统，实验板右侧有一开关，若向“TO_ FPGA”拨，将RS232通信口直接与FP
    GA相接；若向“TO_MCU”拨，则与89C51单片机的P30和P31端口相接。于是通过此开关可以进行不同的通信实
    验，详细连接方式可参见附图11。平时此开关应该向“TO_MCU”拨，这样可不影响FPGA的工作!
    注2、GW48-EK系统上的用户单片机89C51的各引脚是独立的（时钟已接12MHz），没有和其他任何电路相连
    ，实验时必须使用连接线连接，例如，若希望89C51通过实验板右侧的RS232口与PC机进行串行通信，必须将此
    单片机旁的40针座（此座上每一脚恰好与89C51的对应脚相接）上的P30、P31分别与右侧的TX30、RX30相接。
</P>
<P> （17） RS-232串行通讯接口：此接口电路是为FPGA与PC通讯和SOPC调试准备的。或使PC机、单片机、
    FPGA/CPLD三者实现双向通信。对于GW48-EK系统，其通信端口是与中间的双排插座上的TX30、RX31相连的。</P>

<P>（18）“AOUT” D/A转换 ：利用此电路模块（实验板左下侧），可以完成FPGA/CPLD目标芯片与D/A转换器的接口实验或相
    应的开发。它们之间的连接方式可参阅附
    图7（实验电路结构 NO.5）：D/A的模拟信号的输出接口是“AOUT”，示波器可挂接左下角的两个连接端。当使能拨码开关
    8：“滤波1”时，D/A的模拟输出将获得不同程度的滤波效果 。</P>
<P>注意，进行D/A接口实验时，需打开系统上侧的+/-12V电源开关（实验结束后关上此电源！）。</P>
<P>（19）“AIN0”/“AIN1”：外界模拟信号可以分别通过系统板左下侧的两个输入端“AIN0”和“AIN1”进入A
    /D转换器ADC0809的输入通道IN0和IN1，ADC0809与目标芯片直接相连。通过适当设计，目标芯片可以完
    成对ADC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作,并可通过系统板提供的译码显示电路，将测得的结果显示出来。此
    项实验首先需参阅第二节的“实验电路结构NO.5”有关0809与目标芯片的接口方式，同时了解系统板上的
    接插方法以及有关0809工作时序和引脚信号功能方面的资料。</P>
<P>注意：不用0809时，需将左下角的拨码开关的“A/D使能”和“转换结束”打为禁止：向上拨，以避免与其他电路冲
    突。  ADC0809 A/D转换实验接插方法（如，附图7，实验电路结构 NO.5图所示）：</P>
<P>1．	左下角拨码开关的“A/D使能”和“转换结束”拨为使能：向下拨，即将ENABLE(9)与PIO35相接；若向上拨则
    禁止，即则使ENABLE(9)0，表示禁止0809工作，使它的所有输出端为高阻态。</P>
<P>2．	左下角拨码开关的“转换结束”使能，则使EOC(7)PIO36，由此可使FPGA对ADC0809的转换状态进行测控。</P>
<P>（20） VR1/“AIN1”：VR1电位器，通过它可以产生0V~+5V 幅度可调的电压。其输入口是0809的IN1（与外接口AIN1相连，但当AIN1插入外输入插头时，VR1
    将与IN1自动断开）。若利用VR1产生被测电压，则需使0809的第25脚置高电平，即选择IN1通道，参考“实验电路结构NO.5”。</P>
<P> （21） AIN0的特殊用法 ：系统板上设置了一个比较器电路，主要以LM311组成。若与D/A电路相结合，可以将目标器件设计成逐次比较型A/D变换器的控制器件参考“实验电路结构NO.5”。</P>
<P> （22） 系统复位键：此键是系统板上负责监控的微处理器的复位控制键，同时也与接口单片机和LCD控制单片机的复位端相连。因此兼作单片机的复位键。</P>
<P>(23) 下载控制开关 ：（仅GW48—GK/PK型含此开关）在系统板的左侧的开关。当需要对实验板上的目标芯片下载时必须将开关向上打（即“DLOAD”）；
    而当向下打（LOCK）时，将关闭下载口，这时可以将下载并行线拔下而作它用（这时已经下载进FPGA
    的文件不会由于下载口线的电平变动而丢失）；例如拔下的25芯下载线可以与其他适配板上的并行接口相接，以完成类似逻辑分析仪方面的并行通信实验。</P>
<P>(24) 跳线座SPS ：短接“T_F”可以使用“在系统频率计”。频率输入端在主板右侧标有“频率计”处。模式选择为“A”。短接“PIO48”时，
    信号PIO48可用，如实验电路结构图NO.1中的PIO48。平时应该短路“PIO48”。</P>
<P>(25) 目标芯片万能适配座CON1/2 ：在目标板的下方有两条80个插针插座（GW48-CK系统），其连接信号如附图1所示，此图为用户对此实验开发系统作二次开发提供了条件。
    对于GW48-GK/PK2/EK系统，此适配座在原来的基础上增加了20个插针，功能大为增强。增加的20插针信号与目标芯片的连接方式可参考“实验电路结构NO.5”、附图11和第3节表格。GW48-EK系统中此20的个插针信号全开放。
</P>
<P>（26）左下拨码开关 ：（仅GK/PK2/EK型含此开关）拨码开关的详细用法可参考实验电路结构 NO.5图（附图7）。</P>
<P>（27）上拨码开关 ：（仅GK/PK2型含此开关）是用来控制数码管作扫描显示用的。当要将8个数码管从原来的重配置可控状态下向扫描显示方式转换时，可以将
    此拨码开关全部向下拨，然后将左下侧的拨码开关的“DS8使能”向上拨。这时，由这8个数码管构成的扫描显示电路可附图12。</P>
<P>（28）ispPAC下载板 ：对于GW48-GK系统，其右上角有一块ispPAC模拟EDA器件下载板，可用于模拟EDA实验中对isp
    PAC10/20/80等器件编程下载用，详细方法请看光盘中：“模拟EDA实验演示”的POWER POINT。</P>
<h3>使用举例GW48-EK系统全开放插座使用说明</h3>
<P>1、在系统适配板左右两侧的双排全开放插座与适配板上的器件的连接关系可参考本书附图1
    -1B，具体引脚号可根据目标器件的型号查本章第三节的对照表，例如目标器件是1K30TC144，对于左侧座上的“IO22”对应此芯片的38脚。</P>
<P>2、右上侧20针双排插座。此座与系统的8个数码管相接。如果希望进行数码扫描方面的实验，可以按以下步骤进行：关闭对应8数码显示的左下角拨码开关“DS8使能”，然
    后拔去4017芯片，再将数码段信号分别与插座的a、b、c、d、e、f、g、p（小数点）相连；将8位位信号分别与
    插座的LED1、LED2、…、LED8相接。</P>
<P>3、最右侧双排插座。此插座完全与其右侧的RAM/ROM各引脚对应，RAM/ROM座可插各种28脚芯片。</P>
<P>4、左下侧40针双排插座。此座各插针正好对应旁边的89C51单片机的40个引脚。</P>
<P>5、右下侧3排双排时钟输出插座。此座输出不同频率信号，可用短路帽选择，也可直接插线引出到其他信号点。</P>
<P>6、下侧双排插座。此座上的信号针分这样几个部分：a、信号AD_D0、AD_D1、…、AD_D7；ADEOC、ALE和STRAT分别与ADC0809上各信号相接；b、信号DA_D7、…、DA_D1、DA_D0与DAC0832相接；c、信号TX30、RX31与RS232电路的信号相接；d、KEY1、KEY2、…、KEY12分别与12各键相接。 </P>
<p><a href="">测试题</a> </p>
<p><a href="../Index.html">返回首页</a> </p>
</body>

</html>