// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module VMask(
  input          clock,
  input          reset,
  input          io_in_valid,
  input  [5:0]   io_in_bits_opcode_op,
  input          io_in_bits_info_vm,
  input          io_in_bits_info_ma,
  input          io_in_bits_info_ta,
  input  [7:0]   io_in_bits_info_vl,
  input  [6:0]   io_in_bits_info_vstart,
  input  [5:0]   io_in_bits_info_uopIdx,
  input  [3:0]   io_in_bits_vdType,
  input  [127:0] io_in_bits_vs1,
  input  [127:0] io_in_bits_vs2,
  input  [127:0] io_in_bits_old_vd,
  input  [127:0] io_in_bits_mask,
  output [127:0] io_out_vd
);

  wire [7:0]       vmask_vd_bytes_15;
  wire [7:0]       vmask_vd_bytes_14;
  wire [7:0]       vmask_vd_bytes_13;
  wire [7:0]       vmask_vd_bytes_12;
  wire [7:0]       vmask_vd_bytes_11;
  wire [7:0]       vmask_vd_bytes_10;
  wire [7:0]       vmask_vd_bytes_9;
  wire [7:0]       vmask_vd_bytes_8;
  wire [7:0]       vmask_vd_bytes_7;
  wire [7:0]       vmask_vd_bytes_6;
  wire [7:0]       vmask_vd_bytes_5;
  wire [7:0]       vmask_vd_bytes_4;
  wire [7:0]       vmask_vd_bytes_3;
  wire [7:0]       vmask_vd_bytes_2;
  wire [7:0]       vmask_vd_bytes_1;
  wire [7:0]       vmask_vd_bytes_0;
  wire [7:0]       vid_vd_15;
  wire [7:0]       vid_vd_14;
  wire [7:0]       vid_vd_13;
  wire [7:0]       vid_vd_12;
  wire [7:0]       vid_vd_11;
  wire [7:0]       vid_vd_10;
  wire [7:0]       vid_vd_9;
  wire [7:0]       vid_vd_8;
  wire [7:0]       vid_vd_7;
  wire [7:0]       vid_vd_6;
  wire [7:0]       vid_vd_5;
  wire [7:0]       vid_vd_4;
  wire [7:0]       vid_vd_3;
  wire [7:0]       vid_vd_2;
  wire [7:0]       vid_vd_1;
  wire [7:0]       vd_reg_byte_0;
  wire [2:0]       _vsew_plus1_T_2 = 3'({1'h0, ~(io_in_bits_vdType[1:0])} + 3'h1);
  wire             vcpop_m = io_in_bits_opcode_op == 6'h27;
  reg              fire_reg_s1;
  reg  [7:0]       vl_reg_s1;
  reg  [6:0]       vstart_reg_s1;
  reg              vm_reg_s1;
  reg              ma_reg_s1;
  reg              ta_reg_s1;
  reg  [1:0]       vsew_reg_s1;
  reg  [5:0]       uopIdx_reg_s1;
  reg  [10:0]      vlRemainBytes_reg_s1;
  reg  [127:0]     vs1_reg_s1;
  reg  [4:0]       ele_cnt_reg_s1;
  reg  [127:0]     old_vd_reg_s1;
  reg  [127:0]     vmask_reg_s1;
  reg              vcpop_m_reg_s1;
  reg              vfirst_m_reg_s1;
  reg              vmsbf_m_reg_s1;
  reg              vmsif_m_reg_s1;
  reg              vmsof_m_reg_s1;
  reg              viota_m_reg_s1;
  reg              vid_v_reg_s1;
  reg              vs2m_reg_s1_0;
  reg              vs2m_reg_s1_1;
  reg              vs2m_reg_s1_2;
  reg              vs2m_reg_s1_3;
  reg              vs2m_reg_s1_4;
  reg              vs2m_reg_s1_5;
  reg              vs2m_reg_s1_6;
  reg              vs2m_reg_s1_7;
  reg              vs2m_reg_s1_8;
  reg              vs2m_reg_s1_9;
  reg              vs2m_reg_s1_10;
  reg              vs2m_reg_s1_11;
  reg              vs2m_reg_s1_12;
  reg              vs2m_reg_s1_13;
  reg              vs2m_reg_s1_14;
  reg              vs2m_reg_s1_15;
  reg              vs2m_reg_s1_16;
  reg              vs2m_reg_s1_17;
  reg              vs2m_reg_s1_18;
  reg              vs2m_reg_s1_19;
  reg              vs2m_reg_s1_20;
  reg              vs2m_reg_s1_21;
  reg              vs2m_reg_s1_22;
  reg              vs2m_reg_s1_23;
  reg              vs2m_reg_s1_24;
  reg              vs2m_reg_s1_25;
  reg              vs2m_reg_s1_26;
  reg              vs2m_reg_s1_27;
  reg              vs2m_reg_s1_28;
  reg              vs2m_reg_s1_29;
  reg              vs2m_reg_s1_30;
  reg              vs2m_reg_s1_31;
  reg              vs2m_reg_s1_32;
  reg              vs2m_reg_s1_33;
  reg              vs2m_reg_s1_34;
  reg              vs2m_reg_s1_35;
  reg              vs2m_reg_s1_36;
  reg              vs2m_reg_s1_37;
  reg              vs2m_reg_s1_38;
  reg              vs2m_reg_s1_39;
  reg              vs2m_reg_s1_40;
  reg              vs2m_reg_s1_41;
  reg              vs2m_reg_s1_42;
  reg              vs2m_reg_s1_43;
  reg              vs2m_reg_s1_44;
  reg              vs2m_reg_s1_45;
  reg              vs2m_reg_s1_46;
  reg              vs2m_reg_s1_47;
  reg              vs2m_reg_s1_48;
  reg              vs2m_reg_s1_49;
  reg              vs2m_reg_s1_50;
  reg              vs2m_reg_s1_51;
  reg              vs2m_reg_s1_52;
  reg              vs2m_reg_s1_53;
  reg              vs2m_reg_s1_54;
  reg              vs2m_reg_s1_55;
  reg              vs2m_reg_s1_56;
  reg              vs2m_reg_s1_57;
  reg              vs2m_reg_s1_58;
  reg              vs2m_reg_s1_59;
  reg              vs2m_reg_s1_60;
  reg              vs2m_reg_s1_61;
  reg              vs2m_reg_s1_62;
  reg              vs2m_reg_s1_63;
  reg              vs2m_reg_s1_64;
  reg              vs2m_reg_s1_65;
  reg              vs2m_reg_s1_66;
  reg              vs2m_reg_s1_67;
  reg              vs2m_reg_s1_68;
  reg              vs2m_reg_s1_69;
  reg              vs2m_reg_s1_70;
  reg              vs2m_reg_s1_71;
  reg              vs2m_reg_s1_72;
  reg              vs2m_reg_s1_73;
  reg              vs2m_reg_s1_74;
  reg              vs2m_reg_s1_75;
  reg              vs2m_reg_s1_76;
  reg              vs2m_reg_s1_77;
  reg              vs2m_reg_s1_78;
  reg              vs2m_reg_s1_79;
  reg              vs2m_reg_s1_80;
  reg              vs2m_reg_s1_81;
  reg              vs2m_reg_s1_82;
  reg              vs2m_reg_s1_83;
  reg              vs2m_reg_s1_84;
  reg              vs2m_reg_s1_85;
  reg              vs2m_reg_s1_86;
  reg              vs2m_reg_s1_87;
  reg              vs2m_reg_s1_88;
  reg              vs2m_reg_s1_89;
  reg              vs2m_reg_s1_90;
  reg              vs2m_reg_s1_91;
  reg              vs2m_reg_s1_92;
  reg              vs2m_reg_s1_93;
  reg              vs2m_reg_s1_94;
  reg              vs2m_reg_s1_95;
  reg              vs2m_reg_s1_96;
  reg              vs2m_reg_s1_97;
  reg              vs2m_reg_s1_98;
  reg              vs2m_reg_s1_99;
  reg              vs2m_reg_s1_100;
  reg              vs2m_reg_s1_101;
  reg              vs2m_reg_s1_102;
  reg              vs2m_reg_s1_103;
  reg              vs2m_reg_s1_104;
  reg              vs2m_reg_s1_105;
  reg              vs2m_reg_s1_106;
  reg              vs2m_reg_s1_107;
  reg              vs2m_reg_s1_108;
  reg              vs2m_reg_s1_109;
  reg              vs2m_reg_s1_110;
  reg              vs2m_reg_s1_111;
  reg              vs2m_reg_s1_112;
  reg              vs2m_reg_s1_113;
  reg              vs2m_reg_s1_114;
  reg              vs2m_reg_s1_115;
  reg              vs2m_reg_s1_116;
  reg              vs2m_reg_s1_117;
  reg              vs2m_reg_s1_118;
  reg              vs2m_reg_s1_119;
  reg              vs2m_reg_s1_120;
  reg              vs2m_reg_s1_121;
  reg              vs2m_reg_s1_122;
  reg              vs2m_reg_s1_123;
  reg              vs2m_reg_s1_124;
  reg              vs2m_reg_s1_125;
  reg              vs2m_reg_s1_126;
  reg              vs2m_reg_s1_127;
  wire [12:0]      _vs2m_uop_T_1 = {7'h0, io_in_bits_info_uopIdx} << _vsew_plus1_T_2;
  wire [11:0]      _GEN = {7'h0, io_in_bits_info_uopIdx[5:1]};
  wire [11:0]      _GEN_0 = {9'h0, _vsew_plus1_T_2};
  wire [11:0]      _vlRemain_T_7 = _GEN << _GEN_0;
  wire             _vmsbf_hi_hi_hi_hi_hi_result_T = ~vs2m_reg_s1_124 & ~vs2m_reg_s1_125;
  wire             _vmsbf_hi_hi_hi_hi_lo_result_T = ~vs2m_reg_s1_120 & ~vs2m_reg_s1_121;
  wire [1:0]       _GEN_1 =
    _vmsbf_hi_hi_hi_hi_lo_result_T
      ? {~vs2m_reg_s1_122 & ~vs2m_reg_s1_123, ~vs2m_reg_s1_122}
      : 2'h0;
  wire             _vmsbf_hi_hi_hi_lo_hi_result_T = ~vs2m_reg_s1_116 & ~vs2m_reg_s1_117;
  wire             _vmsbf_hi_hi_hi_lo_lo_result_T = ~vs2m_reg_s1_112 & ~vs2m_reg_s1_113;
  wire [1:0]       _GEN_2 =
    _vmsbf_hi_hi_hi_lo_lo_result_T
      ? {~vs2m_reg_s1_114 & ~vs2m_reg_s1_115, ~vs2m_reg_s1_114}
      : 2'h0;
  wire [3:0]       _GEN_3 =
    _GEN_2[1]
      ? {_vmsbf_hi_hi_hi_lo_hi_result_T
           ? {~vs2m_reg_s1_118 & ~vs2m_reg_s1_119, ~vs2m_reg_s1_118}
           : 2'h0,
         _vmsbf_hi_hi_hi_lo_hi_result_T,
         ~vs2m_reg_s1_116}
      : 4'h0;
  wire             _vmsbf_hi_hi_lo_hi_hi_result_T = ~vs2m_reg_s1_108 & ~vs2m_reg_s1_109;
  wire             _vmsbf_hi_hi_lo_hi_lo_result_T = ~vs2m_reg_s1_104 & ~vs2m_reg_s1_105;
  wire [1:0]       _GEN_4 =
    _vmsbf_hi_hi_lo_hi_lo_result_T
      ? {~vs2m_reg_s1_106 & ~vs2m_reg_s1_107, ~vs2m_reg_s1_106}
      : 2'h0;
  wire             _vmsbf_hi_hi_lo_lo_hi_result_T = ~vs2m_reg_s1_100 & ~vs2m_reg_s1_101;
  wire             _vmsbf_hi_hi_lo_lo_lo_result_T = ~vs2m_reg_s1_96 & ~vs2m_reg_s1_97;
  wire [1:0]       _GEN_5 =
    _vmsbf_hi_hi_lo_lo_lo_result_T
      ? {~vs2m_reg_s1_98 & ~vs2m_reg_s1_99, ~vs2m_reg_s1_98}
      : 2'h0;
  wire [3:0]       _GEN_6 =
    _GEN_5[1]
      ? {_vmsbf_hi_hi_lo_lo_hi_result_T
           ? {~vs2m_reg_s1_102 & ~vs2m_reg_s1_103, ~vs2m_reg_s1_102}
           : 2'h0,
         _vmsbf_hi_hi_lo_lo_hi_result_T,
         ~vs2m_reg_s1_100}
      : 4'h0;
  wire [7:0]       _GEN_7 =
    _GEN_6[3]
      ? {_GEN_4[1]
           ? {_vmsbf_hi_hi_lo_hi_hi_result_T
                ? {~vs2m_reg_s1_110 & ~vs2m_reg_s1_111, ~vs2m_reg_s1_110}
                : 2'h0,
              _vmsbf_hi_hi_lo_hi_hi_result_T,
              ~vs2m_reg_s1_108}
           : 4'h0,
         _GEN_4,
         _vmsbf_hi_hi_lo_hi_lo_result_T,
         ~vs2m_reg_s1_104}
      : 8'h0;
  wire             _vmsbf_hi_lo_hi_hi_hi_result_T = ~vs2m_reg_s1_92 & ~vs2m_reg_s1_93;
  wire             _vmsbf_hi_lo_hi_hi_lo_result_T = ~vs2m_reg_s1_88 & ~vs2m_reg_s1_89;
  wire [1:0]       _GEN_8 =
    _vmsbf_hi_lo_hi_hi_lo_result_T
      ? {~vs2m_reg_s1_90 & ~vs2m_reg_s1_91, ~vs2m_reg_s1_90}
      : 2'h0;
  wire             _vmsbf_hi_lo_hi_lo_hi_result_T = ~vs2m_reg_s1_84 & ~vs2m_reg_s1_85;
  wire             _vmsbf_hi_lo_hi_lo_lo_result_T = ~vs2m_reg_s1_80 & ~vs2m_reg_s1_81;
  wire [1:0]       _GEN_9 =
    _vmsbf_hi_lo_hi_lo_lo_result_T
      ? {~vs2m_reg_s1_82 & ~vs2m_reg_s1_83, ~vs2m_reg_s1_82}
      : 2'h0;
  wire [3:0]       _GEN_10 =
    _GEN_9[1]
      ? {_vmsbf_hi_lo_hi_lo_hi_result_T
           ? {~vs2m_reg_s1_86 & ~vs2m_reg_s1_87, ~vs2m_reg_s1_86}
           : 2'h0,
         _vmsbf_hi_lo_hi_lo_hi_result_T,
         ~vs2m_reg_s1_84}
      : 4'h0;
  wire             _vmsbf_hi_lo_lo_hi_hi_result_T = ~vs2m_reg_s1_76 & ~vs2m_reg_s1_77;
  wire             _vmsbf_hi_lo_lo_hi_lo_result_T = ~vs2m_reg_s1_72 & ~vs2m_reg_s1_73;
  wire [1:0]       _GEN_11 =
    _vmsbf_hi_lo_lo_hi_lo_result_T
      ? {~vs2m_reg_s1_74 & ~vs2m_reg_s1_75, ~vs2m_reg_s1_74}
      : 2'h0;
  wire             _vmsbf_hi_lo_lo_lo_hi_result_T = ~vs2m_reg_s1_68 & ~vs2m_reg_s1_69;
  wire             _vmsbf_hi_lo_lo_lo_lo_result_T = ~vs2m_reg_s1_64 & ~vs2m_reg_s1_65;
  wire [1:0]       _GEN_12 =
    _vmsbf_hi_lo_lo_lo_lo_result_T
      ? {~vs2m_reg_s1_66 & ~vs2m_reg_s1_67, ~vs2m_reg_s1_66}
      : 2'h0;
  wire [3:0]       _GEN_13 =
    _GEN_12[1]
      ? {_vmsbf_hi_lo_lo_lo_hi_result_T
           ? {~vs2m_reg_s1_70 & ~vs2m_reg_s1_71, ~vs2m_reg_s1_70}
           : 2'h0,
         _vmsbf_hi_lo_lo_lo_hi_result_T,
         ~vs2m_reg_s1_68}
      : 4'h0;
  wire [7:0]       _GEN_14 =
    _GEN_13[3]
      ? {_GEN_11[1]
           ? {_vmsbf_hi_lo_lo_hi_hi_result_T
                ? {~vs2m_reg_s1_78 & ~vs2m_reg_s1_79, ~vs2m_reg_s1_78}
                : 2'h0,
              _vmsbf_hi_lo_lo_hi_hi_result_T,
              ~vs2m_reg_s1_76}
           : 4'h0,
         _GEN_11,
         _vmsbf_hi_lo_lo_hi_lo_result_T,
         ~vs2m_reg_s1_72}
      : 8'h0;
  wire [15:0]      _GEN_15 =
    _GEN_14[7]
      ? {_GEN_10[3]
           ? {_GEN_8[1]
                ? {_vmsbf_hi_lo_hi_hi_hi_result_T
                     ? {~vs2m_reg_s1_94 & ~vs2m_reg_s1_95, ~vs2m_reg_s1_94}
                     : 2'h0,
                   _vmsbf_hi_lo_hi_hi_hi_result_T,
                   ~vs2m_reg_s1_92}
                : 4'h0,
              _GEN_8,
              _vmsbf_hi_lo_hi_hi_lo_result_T,
              ~vs2m_reg_s1_88}
           : 8'h0,
         _GEN_10,
         _GEN_9,
         _vmsbf_hi_lo_hi_lo_lo_result_T,
         ~vs2m_reg_s1_80}
      : 16'h0;
  wire             _vmsbf_lo_hi_hi_hi_hi_result_T = ~vs2m_reg_s1_60 & ~vs2m_reg_s1_61;
  wire             _vmsbf_lo_hi_hi_hi_lo_result_T = ~vs2m_reg_s1_56 & ~vs2m_reg_s1_57;
  wire [1:0]       _GEN_16 =
    _vmsbf_lo_hi_hi_hi_lo_result_T
      ? {~vs2m_reg_s1_58 & ~vs2m_reg_s1_59, ~vs2m_reg_s1_58}
      : 2'h0;
  wire             _vmsbf_lo_hi_hi_lo_hi_result_T = ~vs2m_reg_s1_52 & ~vs2m_reg_s1_53;
  wire             _vmsbf_lo_hi_hi_lo_lo_result_T = ~vs2m_reg_s1_48 & ~vs2m_reg_s1_49;
  wire [1:0]       _GEN_17 =
    _vmsbf_lo_hi_hi_lo_lo_result_T
      ? {~vs2m_reg_s1_50 & ~vs2m_reg_s1_51, ~vs2m_reg_s1_50}
      : 2'h0;
  wire [3:0]       _GEN_18 =
    _GEN_17[1]
      ? {_vmsbf_lo_hi_hi_lo_hi_result_T
           ? {~vs2m_reg_s1_54 & ~vs2m_reg_s1_55, ~vs2m_reg_s1_54}
           : 2'h0,
         _vmsbf_lo_hi_hi_lo_hi_result_T,
         ~vs2m_reg_s1_52}
      : 4'h0;
  wire             _vmsbf_lo_hi_lo_hi_hi_result_T = ~vs2m_reg_s1_44 & ~vs2m_reg_s1_45;
  wire             _vmsbf_lo_hi_lo_hi_lo_result_T = ~vs2m_reg_s1_40 & ~vs2m_reg_s1_41;
  wire [1:0]       _GEN_19 =
    _vmsbf_lo_hi_lo_hi_lo_result_T
      ? {~vs2m_reg_s1_42 & ~vs2m_reg_s1_43, ~vs2m_reg_s1_42}
      : 2'h0;
  wire             _vmsbf_lo_hi_lo_lo_hi_result_T = ~vs2m_reg_s1_36 & ~vs2m_reg_s1_37;
  wire             _vmsbf_lo_hi_lo_lo_lo_result_T = ~vs2m_reg_s1_32 & ~vs2m_reg_s1_33;
  wire [1:0]       _GEN_20 =
    _vmsbf_lo_hi_lo_lo_lo_result_T
      ? {~vs2m_reg_s1_34 & ~vs2m_reg_s1_35, ~vs2m_reg_s1_34}
      : 2'h0;
  wire [3:0]       _GEN_21 =
    _GEN_20[1]
      ? {_vmsbf_lo_hi_lo_lo_hi_result_T
           ? {~vs2m_reg_s1_38 & ~vs2m_reg_s1_39, ~vs2m_reg_s1_38}
           : 2'h0,
         _vmsbf_lo_hi_lo_lo_hi_result_T,
         ~vs2m_reg_s1_36}
      : 4'h0;
  wire [7:0]       _GEN_22 =
    _GEN_21[3]
      ? {_GEN_19[1]
           ? {_vmsbf_lo_hi_lo_hi_hi_result_T
                ? {~vs2m_reg_s1_46 & ~vs2m_reg_s1_47, ~vs2m_reg_s1_46}
                : 2'h0,
              _vmsbf_lo_hi_lo_hi_hi_result_T,
              ~vs2m_reg_s1_44}
           : 4'h0,
         _GEN_19,
         _vmsbf_lo_hi_lo_hi_lo_result_T,
         ~vs2m_reg_s1_40}
      : 8'h0;
  wire             _vmsbf_lo_lo_hi_hi_hi_result_T = ~vs2m_reg_s1_28 & ~vs2m_reg_s1_29;
  wire             _vmsbf_lo_lo_hi_hi_lo_result_T = ~vs2m_reg_s1_24 & ~vs2m_reg_s1_25;
  wire [1:0]       _GEN_23 =
    _vmsbf_lo_lo_hi_hi_lo_result_T
      ? {~vs2m_reg_s1_26 & ~vs2m_reg_s1_27, ~vs2m_reg_s1_26}
      : 2'h0;
  wire             _vmsbf_lo_lo_hi_lo_hi_result_T = ~vs2m_reg_s1_20 & ~vs2m_reg_s1_21;
  wire             _vmsbf_lo_lo_hi_lo_lo_result_T = ~vs2m_reg_s1_16 & ~vs2m_reg_s1_17;
  wire [1:0]       _GEN_24 =
    _vmsbf_lo_lo_hi_lo_lo_result_T
      ? {~vs2m_reg_s1_18 & ~vs2m_reg_s1_19, ~vs2m_reg_s1_18}
      : 2'h0;
  wire [3:0]       _GEN_25 =
    _GEN_24[1]
      ? {_vmsbf_lo_lo_hi_lo_hi_result_T
           ? {~vs2m_reg_s1_22 & ~vs2m_reg_s1_23, ~vs2m_reg_s1_22}
           : 2'h0,
         _vmsbf_lo_lo_hi_lo_hi_result_T,
         ~vs2m_reg_s1_20}
      : 4'h0;
  wire             _vmsbf_lo_lo_lo_hi_hi_result_T = ~vs2m_reg_s1_12 & ~vs2m_reg_s1_13;
  wire             _vmsbf_lo_lo_lo_hi_lo_result_T = ~vs2m_reg_s1_8 & ~vs2m_reg_s1_9;
  wire [1:0]       _GEN_26 =
    _vmsbf_lo_lo_lo_hi_lo_result_T
      ? {~vs2m_reg_s1_10 & ~vs2m_reg_s1_11, ~vs2m_reg_s1_10}
      : 2'h0;
  wire             _vmsbf_lo_lo_lo_lo_hi_result_T = ~vs2m_reg_s1_4 & ~vs2m_reg_s1_5;
  wire             _vmsbf_lo_lo_lo_lo_lo_result_T = ~vs2m_reg_s1_0 & ~vs2m_reg_s1_1;
  wire [1:0]       _GEN_27 =
    _vmsbf_lo_lo_lo_lo_lo_result_T
      ? {~vs2m_reg_s1_2 & ~vs2m_reg_s1_3, ~vs2m_reg_s1_2}
      : 2'h0;
  wire [3:0]       _GEN_28 =
    _GEN_27[1]
      ? {_vmsbf_lo_lo_lo_lo_hi_result_T
           ? {~vs2m_reg_s1_6 & ~vs2m_reg_s1_7, ~vs2m_reg_s1_6}
           : 2'h0,
         _vmsbf_lo_lo_lo_lo_hi_result_T,
         ~vs2m_reg_s1_4}
      : 4'h0;
  wire [7:0]       _GEN_29 =
    _GEN_28[3]
      ? {_GEN_26[1]
           ? {_vmsbf_lo_lo_lo_hi_hi_result_T
                ? {~vs2m_reg_s1_14 & ~vs2m_reg_s1_15, ~vs2m_reg_s1_14}
                : 2'h0,
              _vmsbf_lo_lo_lo_hi_hi_result_T,
              ~vs2m_reg_s1_12}
           : 4'h0,
         _GEN_26,
         _vmsbf_lo_lo_lo_hi_lo_result_T,
         ~vs2m_reg_s1_8}
      : 8'h0;
  wire [15:0]      _GEN_30 =
    _GEN_29[7]
      ? {_GEN_25[3]
           ? {_GEN_23[1]
                ? {_vmsbf_lo_lo_hi_hi_hi_result_T
                     ? {~vs2m_reg_s1_30 & ~vs2m_reg_s1_31, ~vs2m_reg_s1_30}
                     : 2'h0,
                   _vmsbf_lo_lo_hi_hi_hi_result_T,
                   ~vs2m_reg_s1_28}
                : 4'h0,
              _GEN_23,
              _vmsbf_lo_lo_hi_hi_lo_result_T,
              ~vs2m_reg_s1_24}
           : 8'h0,
         _GEN_25,
         _GEN_24,
         _vmsbf_lo_lo_hi_lo_lo_result_T,
         ~vs2m_reg_s1_16}
      : 16'h0;
  wire [31:0]      _GEN_31 =
    _GEN_30[15]
      ? {_GEN_22[7]
           ? {_GEN_18[3]
                ? {_GEN_16[1]
                     ? {_vmsbf_lo_hi_hi_hi_hi_result_T
                          ? {~vs2m_reg_s1_62 & ~vs2m_reg_s1_63, ~vs2m_reg_s1_62}
                          : 2'h0,
                        _vmsbf_lo_hi_hi_hi_hi_result_T,
                        ~vs2m_reg_s1_60}
                     : 4'h0,
                   _GEN_16,
                   _vmsbf_lo_hi_hi_hi_lo_result_T,
                   ~vs2m_reg_s1_56}
                : 8'h0,
              _GEN_18,
              _GEN_17,
              _vmsbf_lo_hi_hi_lo_lo_result_T,
              ~vs2m_reg_s1_48}
           : 16'h0,
         _GEN_22,
         _GEN_21,
         _GEN_20,
         _vmsbf_lo_hi_lo_lo_lo_result_T,
         ~vs2m_reg_s1_32}
      : 32'h0;
  wire [63:0]      _GEN_32 =
    _GEN_31[31]
      ? {_GEN_15[15]
           ? {_GEN_7[7]
                ? {_GEN_3[3]
                     ? {_GEN_1[1]
                          ? {_vmsbf_hi_hi_hi_hi_hi_result_T
                               ? {~vs2m_reg_s1_126 & ~vs2m_reg_s1_127, ~vs2m_reg_s1_126}
                               : 2'h0,
                             _vmsbf_hi_hi_hi_hi_hi_result_T,
                             ~vs2m_reg_s1_124}
                          : 4'h0,
                        _GEN_1,
                        _vmsbf_hi_hi_hi_hi_lo_result_T,
                        ~vs2m_reg_s1_120}
                     : 8'h0,
                   _GEN_3,
                   _GEN_2,
                   _vmsbf_hi_hi_hi_lo_lo_result_T,
                   ~vs2m_reg_s1_112}
                : 16'h0,
              _GEN_7,
              _GEN_6,
              _GEN_5,
              _vmsbf_hi_hi_lo_lo_lo_result_T,
              ~vs2m_reg_s1_96}
           : 32'h0,
         _GEN_15,
         _GEN_14,
         _GEN_13,
         _GEN_12,
         _vmsbf_hi_lo_lo_lo_lo_result_T,
         ~vs2m_reg_s1_64}
      : 64'h0;
  wire [127:0]     vmsbf_result =
    {_GEN_32,
     _GEN_31,
     _GEN_30,
     _GEN_29,
     _GEN_28,
     _GEN_27,
     _vmsbf_lo_lo_lo_lo_lo_result_T,
     ~vs2m_reg_s1_0};
  wire [1:0]       vmfirst_hi_hi_hi_hi_hi_hi_2 =
    vs2m_reg_s1_126 ? {1'h0, ~vs2m_reg_s1_126} : {~vs2m_reg_s1_127, 1'h1};
  wire [1:0]       vmfirst_hi_hi_hi_hi_hi_lo_2 =
    vs2m_reg_s1_124 ? {1'h0, ~vs2m_reg_s1_124} : {~vs2m_reg_s1_125, 1'h1};
  wire [2:0]       vmfirst_hi_hi_hi_hi_hi_2 =
    vmfirst_hi_hi_hi_hi_hi_lo_2[1]
      ? {vmfirst_hi_hi_hi_hi_hi_hi_2[1], 1'h1, vmfirst_hi_hi_hi_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_hi_hi_lo_hi_2 =
    vs2m_reg_s1_122 ? {1'h0, ~vs2m_reg_s1_122} : {~vs2m_reg_s1_123, 1'h1};
  wire [1:0]       vmfirst_hi_hi_hi_hi_lo_lo_2 =
    vs2m_reg_s1_120 ? {1'h0, ~vs2m_reg_s1_120} : {~vs2m_reg_s1_121, 1'h1};
  wire [2:0]       vmfirst_hi_hi_hi_hi_lo_2 =
    vmfirst_hi_hi_hi_hi_lo_lo_2[1]
      ? {vmfirst_hi_hi_hi_hi_lo_hi_2[1], 1'h1, vmfirst_hi_hi_hi_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_hi_hi_lo_lo_2};
  wire [3:0]       vmfirst_hi_hi_hi_hi_2 =
    vmfirst_hi_hi_hi_hi_lo_2[2]
      ? {vmfirst_hi_hi_hi_hi_hi_2[2], 1'h1, vmfirst_hi_hi_hi_hi_hi_2[1:0]}
      : {1'h0, vmfirst_hi_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_hi_lo_hi_hi_2 =
    vs2m_reg_s1_118 ? {1'h0, ~vs2m_reg_s1_118} : {~vs2m_reg_s1_119, 1'h1};
  wire [1:0]       vmfirst_hi_hi_hi_lo_hi_lo_2 =
    vs2m_reg_s1_116 ? {1'h0, ~vs2m_reg_s1_116} : {~vs2m_reg_s1_117, 1'h1};
  wire [2:0]       vmfirst_hi_hi_hi_lo_hi_2 =
    vmfirst_hi_hi_hi_lo_hi_lo_2[1]
      ? {vmfirst_hi_hi_hi_lo_hi_hi_2[1], 1'h1, vmfirst_hi_hi_hi_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_hi_lo_lo_hi_2 =
    vs2m_reg_s1_114 ? {1'h0, ~vs2m_reg_s1_114} : {~vs2m_reg_s1_115, 1'h1};
  wire [1:0]       vmfirst_hi_hi_hi_lo_lo_lo_2 =
    vs2m_reg_s1_112 ? {1'h0, ~vs2m_reg_s1_112} : {~vs2m_reg_s1_113, 1'h1};
  wire [2:0]       vmfirst_hi_hi_hi_lo_lo_2 =
    vmfirst_hi_hi_hi_lo_lo_lo_2[1]
      ? {vmfirst_hi_hi_hi_lo_lo_hi_2[1], 1'h1, vmfirst_hi_hi_hi_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_hi_lo_lo_lo_2};
  wire [3:0]       vmfirst_hi_hi_hi_lo_2 =
    vmfirst_hi_hi_hi_lo_lo_2[2]
      ? {vmfirst_hi_hi_hi_lo_hi_2[2], 1'h1, vmfirst_hi_hi_hi_lo_hi_2[1:0]}
      : {1'h0, vmfirst_hi_hi_hi_lo_lo_2};
  wire [4:0]       vmfirst_hi_hi_hi_2 =
    vmfirst_hi_hi_hi_lo_2[3]
      ? {vmfirst_hi_hi_hi_hi_2[3], 1'h1, vmfirst_hi_hi_hi_hi_2[2:0]}
      : {1'h0, vmfirst_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_lo_hi_hi_hi_2 =
    vs2m_reg_s1_110 ? {1'h0, ~vs2m_reg_s1_110} : {~vs2m_reg_s1_111, 1'h1};
  wire [1:0]       vmfirst_hi_hi_lo_hi_hi_lo_2 =
    vs2m_reg_s1_108 ? {1'h0, ~vs2m_reg_s1_108} : {~vs2m_reg_s1_109, 1'h1};
  wire [2:0]       vmfirst_hi_hi_lo_hi_hi_2 =
    vmfirst_hi_hi_lo_hi_hi_lo_2[1]
      ? {vmfirst_hi_hi_lo_hi_hi_hi_2[1], 1'h1, vmfirst_hi_hi_lo_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_lo_hi_lo_hi_2 =
    vs2m_reg_s1_106 ? {1'h0, ~vs2m_reg_s1_106} : {~vs2m_reg_s1_107, 1'h1};
  wire [1:0]       vmfirst_hi_hi_lo_hi_lo_lo_2 =
    vs2m_reg_s1_104 ? {1'h0, ~vs2m_reg_s1_104} : {~vs2m_reg_s1_105, 1'h1};
  wire [2:0]       vmfirst_hi_hi_lo_hi_lo_2 =
    vmfirst_hi_hi_lo_hi_lo_lo_2[1]
      ? {vmfirst_hi_hi_lo_hi_lo_hi_2[1], 1'h1, vmfirst_hi_hi_lo_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_lo_hi_lo_lo_2};
  wire [3:0]       vmfirst_hi_hi_lo_hi_2 =
    vmfirst_hi_hi_lo_hi_lo_2[2]
      ? {vmfirst_hi_hi_lo_hi_hi_2[2], 1'h1, vmfirst_hi_hi_lo_hi_hi_2[1:0]}
      : {1'h0, vmfirst_hi_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_lo_lo_hi_hi_2 =
    vs2m_reg_s1_102 ? {1'h0, ~vs2m_reg_s1_102} : {~vs2m_reg_s1_103, 1'h1};
  wire [1:0]       vmfirst_hi_hi_lo_lo_hi_lo_2 =
    vs2m_reg_s1_100 ? {1'h0, ~vs2m_reg_s1_100} : {~vs2m_reg_s1_101, 1'h1};
  wire [2:0]       vmfirst_hi_hi_lo_lo_hi_2 =
    vmfirst_hi_hi_lo_lo_hi_lo_2[1]
      ? {vmfirst_hi_hi_lo_lo_hi_hi_2[1], 1'h1, vmfirst_hi_hi_lo_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_hi_lo_lo_lo_hi_2 =
    vs2m_reg_s1_98 ? {1'h0, ~vs2m_reg_s1_98} : {~vs2m_reg_s1_99, 1'h1};
  wire [1:0]       vmfirst_hi_hi_lo_lo_lo_lo_2 =
    vs2m_reg_s1_96 ? {1'h0, ~vs2m_reg_s1_96} : {~vs2m_reg_s1_97, 1'h1};
  wire [2:0]       vmfirst_hi_hi_lo_lo_lo_2 =
    vmfirst_hi_hi_lo_lo_lo_lo_2[1]
      ? {vmfirst_hi_hi_lo_lo_lo_hi_2[1], 1'h1, vmfirst_hi_hi_lo_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_hi_lo_lo_lo_lo_2};
  wire [3:0]       vmfirst_hi_hi_lo_lo_2 =
    vmfirst_hi_hi_lo_lo_lo_2[2]
      ? {vmfirst_hi_hi_lo_lo_hi_2[2], 1'h1, vmfirst_hi_hi_lo_lo_hi_2[1:0]}
      : {1'h0, vmfirst_hi_hi_lo_lo_lo_2};
  wire [4:0]       vmfirst_hi_hi_lo_2 =
    vmfirst_hi_hi_lo_lo_2[3]
      ? {vmfirst_hi_hi_lo_hi_2[3], 1'h1, vmfirst_hi_hi_lo_hi_2[2:0]}
      : {1'h0, vmfirst_hi_hi_lo_lo_2};
  wire [5:0]       vmfirst_hi_hi_2 =
    vmfirst_hi_hi_lo_2[4]
      ? {vmfirst_hi_hi_hi_2[4], 1'h1, vmfirst_hi_hi_hi_2[3:0]}
      : {1'h0, vmfirst_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_hi_hi_hi_hi_2 =
    vs2m_reg_s1_94 ? {1'h0, ~vs2m_reg_s1_94} : {~vs2m_reg_s1_95, 1'h1};
  wire [1:0]       vmfirst_hi_lo_hi_hi_hi_lo_2 =
    vs2m_reg_s1_92 ? {1'h0, ~vs2m_reg_s1_92} : {~vs2m_reg_s1_93, 1'h1};
  wire [2:0]       vmfirst_hi_lo_hi_hi_hi_2 =
    vmfirst_hi_lo_hi_hi_hi_lo_2[1]
      ? {vmfirst_hi_lo_hi_hi_hi_hi_2[1], 1'h1, vmfirst_hi_lo_hi_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_hi_hi_lo_hi_2 =
    vs2m_reg_s1_90 ? {1'h0, ~vs2m_reg_s1_90} : {~vs2m_reg_s1_91, 1'h1};
  wire [1:0]       vmfirst_hi_lo_hi_hi_lo_lo_2 =
    vs2m_reg_s1_88 ? {1'h0, ~vs2m_reg_s1_88} : {~vs2m_reg_s1_89, 1'h1};
  wire [2:0]       vmfirst_hi_lo_hi_hi_lo_2 =
    vmfirst_hi_lo_hi_hi_lo_lo_2[1]
      ? {vmfirst_hi_lo_hi_hi_lo_hi_2[1], 1'h1, vmfirst_hi_lo_hi_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_hi_hi_lo_lo_2};
  wire [3:0]       vmfirst_hi_lo_hi_hi_2 =
    vmfirst_hi_lo_hi_hi_lo_2[2]
      ? {vmfirst_hi_lo_hi_hi_hi_2[2], 1'h1, vmfirst_hi_lo_hi_hi_hi_2[1:0]}
      : {1'h0, vmfirst_hi_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_hi_lo_hi_hi_2 =
    vs2m_reg_s1_86 ? {1'h0, ~vs2m_reg_s1_86} : {~vs2m_reg_s1_87, 1'h1};
  wire [1:0]       vmfirst_hi_lo_hi_lo_hi_lo_2 =
    vs2m_reg_s1_84 ? {1'h0, ~vs2m_reg_s1_84} : {~vs2m_reg_s1_85, 1'h1};
  wire [2:0]       vmfirst_hi_lo_hi_lo_hi_2 =
    vmfirst_hi_lo_hi_lo_hi_lo_2[1]
      ? {vmfirst_hi_lo_hi_lo_hi_hi_2[1], 1'h1, vmfirst_hi_lo_hi_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_hi_lo_lo_hi_2 =
    vs2m_reg_s1_82 ? {1'h0, ~vs2m_reg_s1_82} : {~vs2m_reg_s1_83, 1'h1};
  wire [1:0]       vmfirst_hi_lo_hi_lo_lo_lo_2 =
    vs2m_reg_s1_80 ? {1'h0, ~vs2m_reg_s1_80} : {~vs2m_reg_s1_81, 1'h1};
  wire [2:0]       vmfirst_hi_lo_hi_lo_lo_2 =
    vmfirst_hi_lo_hi_lo_lo_lo_2[1]
      ? {vmfirst_hi_lo_hi_lo_lo_hi_2[1], 1'h1, vmfirst_hi_lo_hi_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_hi_lo_lo_lo_2};
  wire [3:0]       vmfirst_hi_lo_hi_lo_2 =
    vmfirst_hi_lo_hi_lo_lo_2[2]
      ? {vmfirst_hi_lo_hi_lo_hi_2[2], 1'h1, vmfirst_hi_lo_hi_lo_hi_2[1:0]}
      : {1'h0, vmfirst_hi_lo_hi_lo_lo_2};
  wire [4:0]       vmfirst_hi_lo_hi_2 =
    vmfirst_hi_lo_hi_lo_2[3]
      ? {vmfirst_hi_lo_hi_hi_2[3], 1'h1, vmfirst_hi_lo_hi_hi_2[2:0]}
      : {1'h0, vmfirst_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_lo_hi_hi_hi_2 =
    vs2m_reg_s1_78 ? {1'h0, ~vs2m_reg_s1_78} : {~vs2m_reg_s1_79, 1'h1};
  wire [1:0]       vmfirst_hi_lo_lo_hi_hi_lo_2 =
    vs2m_reg_s1_76 ? {1'h0, ~vs2m_reg_s1_76} : {~vs2m_reg_s1_77, 1'h1};
  wire [2:0]       vmfirst_hi_lo_lo_hi_hi_2 =
    vmfirst_hi_lo_lo_hi_hi_lo_2[1]
      ? {vmfirst_hi_lo_lo_hi_hi_hi_2[1], 1'h1, vmfirst_hi_lo_lo_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_lo_hi_lo_hi_2 =
    vs2m_reg_s1_74 ? {1'h0, ~vs2m_reg_s1_74} : {~vs2m_reg_s1_75, 1'h1};
  wire [1:0]       vmfirst_hi_lo_lo_hi_lo_lo_2 =
    vs2m_reg_s1_72 ? {1'h0, ~vs2m_reg_s1_72} : {~vs2m_reg_s1_73, 1'h1};
  wire [2:0]       vmfirst_hi_lo_lo_hi_lo_2 =
    vmfirst_hi_lo_lo_hi_lo_lo_2[1]
      ? {vmfirst_hi_lo_lo_hi_lo_hi_2[1], 1'h1, vmfirst_hi_lo_lo_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_lo_hi_lo_lo_2};
  wire [3:0]       vmfirst_hi_lo_lo_hi_2 =
    vmfirst_hi_lo_lo_hi_lo_2[2]
      ? {vmfirst_hi_lo_lo_hi_hi_2[2], 1'h1, vmfirst_hi_lo_lo_hi_hi_2[1:0]}
      : {1'h0, vmfirst_hi_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_lo_lo_hi_hi_2 =
    vs2m_reg_s1_70 ? {1'h0, ~vs2m_reg_s1_70} : {~vs2m_reg_s1_71, 1'h1};
  wire [1:0]       vmfirst_hi_lo_lo_lo_hi_lo_2 =
    vs2m_reg_s1_68 ? {1'h0, ~vs2m_reg_s1_68} : {~vs2m_reg_s1_69, 1'h1};
  wire [2:0]       vmfirst_hi_lo_lo_lo_hi_2 =
    vmfirst_hi_lo_lo_lo_hi_lo_2[1]
      ? {vmfirst_hi_lo_lo_lo_hi_hi_2[1], 1'h1, vmfirst_hi_lo_lo_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_hi_lo_lo_lo_lo_hi_2 =
    vs2m_reg_s1_66 ? {1'h0, ~vs2m_reg_s1_66} : {~vs2m_reg_s1_67, 1'h1};
  wire [1:0]       vmfirst_hi_lo_lo_lo_lo_lo_2 =
    vs2m_reg_s1_64 ? {1'h0, ~vs2m_reg_s1_64} : {~vs2m_reg_s1_65, 1'h1};
  wire [2:0]       vmfirst_hi_lo_lo_lo_lo_2 =
    vmfirst_hi_lo_lo_lo_lo_lo_2[1]
      ? {vmfirst_hi_lo_lo_lo_lo_hi_2[1], 1'h1, vmfirst_hi_lo_lo_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_hi_lo_lo_lo_lo_lo_2};
  wire [3:0]       vmfirst_hi_lo_lo_lo_2 =
    vmfirst_hi_lo_lo_lo_lo_2[2]
      ? {vmfirst_hi_lo_lo_lo_hi_2[2], 1'h1, vmfirst_hi_lo_lo_lo_hi_2[1:0]}
      : {1'h0, vmfirst_hi_lo_lo_lo_lo_2};
  wire [4:0]       vmfirst_hi_lo_lo_2 =
    vmfirst_hi_lo_lo_lo_2[3]
      ? {vmfirst_hi_lo_lo_hi_2[3], 1'h1, vmfirst_hi_lo_lo_hi_2[2:0]}
      : {1'h0, vmfirst_hi_lo_lo_lo_2};
  wire [5:0]       vmfirst_hi_lo_2 =
    vmfirst_hi_lo_lo_2[4]
      ? {vmfirst_hi_lo_hi_2[4], 1'h1, vmfirst_hi_lo_hi_2[3:0]}
      : {1'h0, vmfirst_hi_lo_lo_2};
  wire [6:0]       vmfirst_hi_2 =
    vmfirst_hi_lo_2[5]
      ? {vmfirst_hi_hi_2[5], 1'h1, vmfirst_hi_hi_2[4:0]}
      : {1'h0, vmfirst_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_hi_hi_hi_hi_2 =
    vs2m_reg_s1_62 ? {1'h0, ~vs2m_reg_s1_62} : {~vs2m_reg_s1_63, 1'h1};
  wire [1:0]       vmfirst_lo_hi_hi_hi_hi_lo_2 =
    vs2m_reg_s1_60 ? {1'h0, ~vs2m_reg_s1_60} : {~vs2m_reg_s1_61, 1'h1};
  wire [2:0]       vmfirst_lo_hi_hi_hi_hi_2 =
    vmfirst_lo_hi_hi_hi_hi_lo_2[1]
      ? {vmfirst_lo_hi_hi_hi_hi_hi_2[1], 1'h1, vmfirst_lo_hi_hi_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_hi_hi_lo_hi_2 =
    vs2m_reg_s1_58 ? {1'h0, ~vs2m_reg_s1_58} : {~vs2m_reg_s1_59, 1'h1};
  wire [1:0]       vmfirst_lo_hi_hi_hi_lo_lo_2 =
    vs2m_reg_s1_56 ? {1'h0, ~vs2m_reg_s1_56} : {~vs2m_reg_s1_57, 1'h1};
  wire [2:0]       vmfirst_lo_hi_hi_hi_lo_2 =
    vmfirst_lo_hi_hi_hi_lo_lo_2[1]
      ? {vmfirst_lo_hi_hi_hi_lo_hi_2[1], 1'h1, vmfirst_lo_hi_hi_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_hi_hi_lo_lo_2};
  wire [3:0]       vmfirst_lo_hi_hi_hi_2 =
    vmfirst_lo_hi_hi_hi_lo_2[2]
      ? {vmfirst_lo_hi_hi_hi_hi_2[2], 1'h1, vmfirst_lo_hi_hi_hi_hi_2[1:0]}
      : {1'h0, vmfirst_lo_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_hi_lo_hi_hi_2 =
    vs2m_reg_s1_54 ? {1'h0, ~vs2m_reg_s1_54} : {~vs2m_reg_s1_55, 1'h1};
  wire [1:0]       vmfirst_lo_hi_hi_lo_hi_lo_2 =
    vs2m_reg_s1_52 ? {1'h0, ~vs2m_reg_s1_52} : {~vs2m_reg_s1_53, 1'h1};
  wire [2:0]       vmfirst_lo_hi_hi_lo_hi_2 =
    vmfirst_lo_hi_hi_lo_hi_lo_2[1]
      ? {vmfirst_lo_hi_hi_lo_hi_hi_2[1], 1'h1, vmfirst_lo_hi_hi_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_hi_lo_lo_hi_2 =
    vs2m_reg_s1_50 ? {1'h0, ~vs2m_reg_s1_50} : {~vs2m_reg_s1_51, 1'h1};
  wire [1:0]       vmfirst_lo_hi_hi_lo_lo_lo_2 =
    vs2m_reg_s1_48 ? {1'h0, ~vs2m_reg_s1_48} : {~vs2m_reg_s1_49, 1'h1};
  wire [2:0]       vmfirst_lo_hi_hi_lo_lo_2 =
    vmfirst_lo_hi_hi_lo_lo_lo_2[1]
      ? {vmfirst_lo_hi_hi_lo_lo_hi_2[1], 1'h1, vmfirst_lo_hi_hi_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_hi_lo_lo_lo_2};
  wire [3:0]       vmfirst_lo_hi_hi_lo_2 =
    vmfirst_lo_hi_hi_lo_lo_2[2]
      ? {vmfirst_lo_hi_hi_lo_hi_2[2], 1'h1, vmfirst_lo_hi_hi_lo_hi_2[1:0]}
      : {1'h0, vmfirst_lo_hi_hi_lo_lo_2};
  wire [4:0]       vmfirst_lo_hi_hi_2 =
    vmfirst_lo_hi_hi_lo_2[3]
      ? {vmfirst_lo_hi_hi_hi_2[3], 1'h1, vmfirst_lo_hi_hi_hi_2[2:0]}
      : {1'h0, vmfirst_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_lo_hi_hi_hi_2 =
    vs2m_reg_s1_46 ? {1'h0, ~vs2m_reg_s1_46} : {~vs2m_reg_s1_47, 1'h1};
  wire [1:0]       vmfirst_lo_hi_lo_hi_hi_lo_2 =
    vs2m_reg_s1_44 ? {1'h0, ~vs2m_reg_s1_44} : {~vs2m_reg_s1_45, 1'h1};
  wire [2:0]       vmfirst_lo_hi_lo_hi_hi_2 =
    vmfirst_lo_hi_lo_hi_hi_lo_2[1]
      ? {vmfirst_lo_hi_lo_hi_hi_hi_2[1], 1'h1, vmfirst_lo_hi_lo_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_lo_hi_lo_hi_2 =
    vs2m_reg_s1_42 ? {1'h0, ~vs2m_reg_s1_42} : {~vs2m_reg_s1_43, 1'h1};
  wire [1:0]       vmfirst_lo_hi_lo_hi_lo_lo_2 =
    vs2m_reg_s1_40 ? {1'h0, ~vs2m_reg_s1_40} : {~vs2m_reg_s1_41, 1'h1};
  wire [2:0]       vmfirst_lo_hi_lo_hi_lo_2 =
    vmfirst_lo_hi_lo_hi_lo_lo_2[1]
      ? {vmfirst_lo_hi_lo_hi_lo_hi_2[1], 1'h1, vmfirst_lo_hi_lo_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_lo_hi_lo_lo_2};
  wire [3:0]       vmfirst_lo_hi_lo_hi_2 =
    vmfirst_lo_hi_lo_hi_lo_2[2]
      ? {vmfirst_lo_hi_lo_hi_hi_2[2], 1'h1, vmfirst_lo_hi_lo_hi_hi_2[1:0]}
      : {1'h0, vmfirst_lo_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_lo_lo_hi_hi_2 =
    vs2m_reg_s1_38 ? {1'h0, ~vs2m_reg_s1_38} : {~vs2m_reg_s1_39, 1'h1};
  wire [1:0]       vmfirst_lo_hi_lo_lo_hi_lo_2 =
    vs2m_reg_s1_36 ? {1'h0, ~vs2m_reg_s1_36} : {~vs2m_reg_s1_37, 1'h1};
  wire [2:0]       vmfirst_lo_hi_lo_lo_hi_2 =
    vmfirst_lo_hi_lo_lo_hi_lo_2[1]
      ? {vmfirst_lo_hi_lo_lo_hi_hi_2[1], 1'h1, vmfirst_lo_hi_lo_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_hi_lo_lo_lo_hi_2 =
    vs2m_reg_s1_34 ? {1'h0, ~vs2m_reg_s1_34} : {~vs2m_reg_s1_35, 1'h1};
  wire [1:0]       vmfirst_lo_hi_lo_lo_lo_lo_2 =
    vs2m_reg_s1_32 ? {1'h0, ~vs2m_reg_s1_32} : {~vs2m_reg_s1_33, 1'h1};
  wire [2:0]       vmfirst_lo_hi_lo_lo_lo_2 =
    vmfirst_lo_hi_lo_lo_lo_lo_2[1]
      ? {vmfirst_lo_hi_lo_lo_lo_hi_2[1], 1'h1, vmfirst_lo_hi_lo_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_hi_lo_lo_lo_lo_2};
  wire [3:0]       vmfirst_lo_hi_lo_lo_2 =
    vmfirst_lo_hi_lo_lo_lo_2[2]
      ? {vmfirst_lo_hi_lo_lo_hi_2[2], 1'h1, vmfirst_lo_hi_lo_lo_hi_2[1:0]}
      : {1'h0, vmfirst_lo_hi_lo_lo_lo_2};
  wire [4:0]       vmfirst_lo_hi_lo_2 =
    vmfirst_lo_hi_lo_lo_2[3]
      ? {vmfirst_lo_hi_lo_hi_2[3], 1'h1, vmfirst_lo_hi_lo_hi_2[2:0]}
      : {1'h0, vmfirst_lo_hi_lo_lo_2};
  wire [5:0]       vmfirst_lo_hi_2 =
    vmfirst_lo_hi_lo_2[4]
      ? {vmfirst_lo_hi_hi_2[4], 1'h1, vmfirst_lo_hi_hi_2[3:0]}
      : {1'h0, vmfirst_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_hi_hi_hi_hi_2 =
    vs2m_reg_s1_30 ? {1'h0, ~vs2m_reg_s1_30} : {~vs2m_reg_s1_31, 1'h1};
  wire [1:0]       vmfirst_lo_lo_hi_hi_hi_lo_2 =
    vs2m_reg_s1_28 ? {1'h0, ~vs2m_reg_s1_28} : {~vs2m_reg_s1_29, 1'h1};
  wire [2:0]       vmfirst_lo_lo_hi_hi_hi_2 =
    vmfirst_lo_lo_hi_hi_hi_lo_2[1]
      ? {vmfirst_lo_lo_hi_hi_hi_hi_2[1], 1'h1, vmfirst_lo_lo_hi_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_hi_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_hi_hi_lo_hi_2 =
    vs2m_reg_s1_26 ? {1'h0, ~vs2m_reg_s1_26} : {~vs2m_reg_s1_27, 1'h1};
  wire [1:0]       vmfirst_lo_lo_hi_hi_lo_lo_2 =
    vs2m_reg_s1_24 ? {1'h0, ~vs2m_reg_s1_24} : {~vs2m_reg_s1_25, 1'h1};
  wire [2:0]       vmfirst_lo_lo_hi_hi_lo_2 =
    vmfirst_lo_lo_hi_hi_lo_lo_2[1]
      ? {vmfirst_lo_lo_hi_hi_lo_hi_2[1], 1'h1, vmfirst_lo_lo_hi_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_hi_hi_lo_lo_2};
  wire [3:0]       vmfirst_lo_lo_hi_hi_2 =
    vmfirst_lo_lo_hi_hi_lo_2[2]
      ? {vmfirst_lo_lo_hi_hi_hi_2[2], 1'h1, vmfirst_lo_lo_hi_hi_hi_2[1:0]}
      : {1'h0, vmfirst_lo_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_hi_lo_hi_hi_2 =
    vs2m_reg_s1_22 ? {1'h0, ~vs2m_reg_s1_22} : {~vs2m_reg_s1_23, 1'h1};
  wire [1:0]       vmfirst_lo_lo_hi_lo_hi_lo_2 =
    vs2m_reg_s1_20 ? {1'h0, ~vs2m_reg_s1_20} : {~vs2m_reg_s1_21, 1'h1};
  wire [2:0]       vmfirst_lo_lo_hi_lo_hi_2 =
    vmfirst_lo_lo_hi_lo_hi_lo_2[1]
      ? {vmfirst_lo_lo_hi_lo_hi_hi_2[1], 1'h1, vmfirst_lo_lo_hi_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_hi_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_hi_lo_lo_hi_2 =
    vs2m_reg_s1_18 ? {1'h0, ~vs2m_reg_s1_18} : {~vs2m_reg_s1_19, 1'h1};
  wire [1:0]       vmfirst_lo_lo_hi_lo_lo_lo_2 =
    vs2m_reg_s1_16 ? {1'h0, ~vs2m_reg_s1_16} : {~vs2m_reg_s1_17, 1'h1};
  wire [2:0]       vmfirst_lo_lo_hi_lo_lo_2 =
    vmfirst_lo_lo_hi_lo_lo_lo_2[1]
      ? {vmfirst_lo_lo_hi_lo_lo_hi_2[1], 1'h1, vmfirst_lo_lo_hi_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_hi_lo_lo_lo_2};
  wire [3:0]       vmfirst_lo_lo_hi_lo_2 =
    vmfirst_lo_lo_hi_lo_lo_2[2]
      ? {vmfirst_lo_lo_hi_lo_hi_2[2], 1'h1, vmfirst_lo_lo_hi_lo_hi_2[1:0]}
      : {1'h0, vmfirst_lo_lo_hi_lo_lo_2};
  wire [4:0]       vmfirst_lo_lo_hi_2 =
    vmfirst_lo_lo_hi_lo_2[3]
      ? {vmfirst_lo_lo_hi_hi_2[3], 1'h1, vmfirst_lo_lo_hi_hi_2[2:0]}
      : {1'h0, vmfirst_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_lo_hi_hi_hi_2 =
    vs2m_reg_s1_14 ? {1'h0, ~vs2m_reg_s1_14} : {~vs2m_reg_s1_15, 1'h1};
  wire [1:0]       vmfirst_lo_lo_lo_hi_hi_lo_2 =
    vs2m_reg_s1_12 ? {1'h0, ~vs2m_reg_s1_12} : {~vs2m_reg_s1_13, 1'h1};
  wire [2:0]       vmfirst_lo_lo_lo_hi_hi_2 =
    vmfirst_lo_lo_lo_hi_hi_lo_2[1]
      ? {vmfirst_lo_lo_lo_hi_hi_hi_2[1], 1'h1, vmfirst_lo_lo_lo_hi_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_lo_hi_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_lo_hi_lo_hi_2 =
    vs2m_reg_s1_10 ? {1'h0, ~vs2m_reg_s1_10} : {~vs2m_reg_s1_11, 1'h1};
  wire [1:0]       vmfirst_lo_lo_lo_hi_lo_lo_2 =
    vs2m_reg_s1_8 ? {1'h0, ~vs2m_reg_s1_8} : {~vs2m_reg_s1_9, 1'h1};
  wire [2:0]       vmfirst_lo_lo_lo_hi_lo_2 =
    vmfirst_lo_lo_lo_hi_lo_lo_2[1]
      ? {vmfirst_lo_lo_lo_hi_lo_hi_2[1], 1'h1, vmfirst_lo_lo_lo_hi_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_lo_hi_lo_lo_2};
  wire [3:0]       vmfirst_lo_lo_lo_hi_2 =
    vmfirst_lo_lo_lo_hi_lo_2[2]
      ? {vmfirst_lo_lo_lo_hi_hi_2[2], 1'h1, vmfirst_lo_lo_lo_hi_hi_2[1:0]}
      : {1'h0, vmfirst_lo_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_lo_lo_hi_hi_2 =
    vs2m_reg_s1_6 ? {1'h0, ~vs2m_reg_s1_6} : {~vs2m_reg_s1_7, 1'h1};
  wire [1:0]       vmfirst_lo_lo_lo_lo_hi_lo_2 =
    vs2m_reg_s1_4 ? {1'h0, ~vs2m_reg_s1_4} : {~vs2m_reg_s1_5, 1'h1};
  wire [2:0]       vmfirst_lo_lo_lo_lo_hi_2 =
    vmfirst_lo_lo_lo_lo_hi_lo_2[1]
      ? {vmfirst_lo_lo_lo_lo_hi_hi_2[1], 1'h1, vmfirst_lo_lo_lo_lo_hi_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_lo_lo_hi_lo_2};
  wire [1:0]       vmfirst_lo_lo_lo_lo_lo_hi_2 =
    vs2m_reg_s1_2 ? {1'h0, ~vs2m_reg_s1_2} : {~vs2m_reg_s1_3, 1'h1};
  wire [1:0]       vmfirst_lo_lo_lo_lo_lo_lo_2 =
    vs2m_reg_s1_0 ? {1'h0, ~vs2m_reg_s1_0} : {~vs2m_reg_s1_1, 1'h1};
  wire [2:0]       vmfirst_lo_lo_lo_lo_lo_2 =
    vmfirst_lo_lo_lo_lo_lo_lo_2[1]
      ? {vmfirst_lo_lo_lo_lo_lo_hi_2[1], 1'h1, vmfirst_lo_lo_lo_lo_lo_hi_2[0]}
      : {1'h0, vmfirst_lo_lo_lo_lo_lo_lo_2};
  wire [3:0]       vmfirst_lo_lo_lo_lo_2 =
    vmfirst_lo_lo_lo_lo_lo_2[2]
      ? {vmfirst_lo_lo_lo_lo_hi_2[2], 1'h1, vmfirst_lo_lo_lo_lo_hi_2[1:0]}
      : {1'h0, vmfirst_lo_lo_lo_lo_lo_2};
  wire [4:0]       vmfirst_lo_lo_lo_2 =
    vmfirst_lo_lo_lo_lo_2[3]
      ? {vmfirst_lo_lo_lo_hi_2[3], 1'h1, vmfirst_lo_lo_lo_hi_2[2:0]}
      : {1'h0, vmfirst_lo_lo_lo_lo_2};
  wire [5:0]       vmfirst_lo_lo_2 =
    vmfirst_lo_lo_lo_2[4]
      ? {vmfirst_lo_lo_hi_2[4], 1'h1, vmfirst_lo_lo_hi_2[3:0]}
      : {1'h0, vmfirst_lo_lo_lo_2};
  wire [6:0]       vmfirst_lo_2 =
    vmfirst_lo_lo_2[5]
      ? {vmfirst_lo_hi_2[5], 1'h1, vmfirst_lo_hi_2[4:0]}
      : {1'h0, vmfirst_lo_lo_2};
  wire [63:0]      vmfirst =
    (|{vs2m_reg_s1_127,
       vs2m_reg_s1_126,
       vs2m_reg_s1_125,
       vs2m_reg_s1_124,
       vs2m_reg_s1_123,
       vs2m_reg_s1_122,
       vs2m_reg_s1_121,
       vs2m_reg_s1_120,
       vs2m_reg_s1_119,
       vs2m_reg_s1_118,
       vs2m_reg_s1_117,
       vs2m_reg_s1_116,
       vs2m_reg_s1_115,
       vs2m_reg_s1_114,
       vs2m_reg_s1_113,
       vs2m_reg_s1_112,
       vs2m_reg_s1_111,
       vs2m_reg_s1_110,
       vs2m_reg_s1_109,
       vs2m_reg_s1_108,
       vs2m_reg_s1_107,
       vs2m_reg_s1_106,
       vs2m_reg_s1_105,
       vs2m_reg_s1_104,
       vs2m_reg_s1_103,
       vs2m_reg_s1_102,
       vs2m_reg_s1_101,
       vs2m_reg_s1_100,
       vs2m_reg_s1_99,
       vs2m_reg_s1_98,
       vs2m_reg_s1_97,
       vs2m_reg_s1_96,
       vs2m_reg_s1_95,
       vs2m_reg_s1_94,
       vs2m_reg_s1_93,
       vs2m_reg_s1_92,
       vs2m_reg_s1_91,
       vs2m_reg_s1_90,
       vs2m_reg_s1_89,
       vs2m_reg_s1_88,
       vs2m_reg_s1_87,
       vs2m_reg_s1_86,
       vs2m_reg_s1_85,
       vs2m_reg_s1_84,
       vs2m_reg_s1_83,
       vs2m_reg_s1_82,
       vs2m_reg_s1_81,
       vs2m_reg_s1_80,
       vs2m_reg_s1_79,
       vs2m_reg_s1_78,
       vs2m_reg_s1_77,
       vs2m_reg_s1_76,
       vs2m_reg_s1_75,
       vs2m_reg_s1_74,
       vs2m_reg_s1_73,
       vs2m_reg_s1_72,
       vs2m_reg_s1_71,
       vs2m_reg_s1_70,
       vs2m_reg_s1_69,
       vs2m_reg_s1_68,
       vs2m_reg_s1_67,
       vs2m_reg_s1_66,
       vs2m_reg_s1_65,
       vs2m_reg_s1_64,
       vs2m_reg_s1_63,
       vs2m_reg_s1_62,
       vs2m_reg_s1_61,
       vs2m_reg_s1_60,
       vs2m_reg_s1_59,
       vs2m_reg_s1_58,
       vs2m_reg_s1_57,
       vs2m_reg_s1_56,
       vs2m_reg_s1_55,
       vs2m_reg_s1_54,
       vs2m_reg_s1_53,
       vs2m_reg_s1_52,
       vs2m_reg_s1_51,
       vs2m_reg_s1_50,
       vs2m_reg_s1_49,
       vs2m_reg_s1_48,
       vs2m_reg_s1_47,
       vs2m_reg_s1_46,
       vs2m_reg_s1_45,
       vs2m_reg_s1_44,
       vs2m_reg_s1_43,
       vs2m_reg_s1_42,
       vs2m_reg_s1_41,
       vs2m_reg_s1_40,
       vs2m_reg_s1_39,
       vs2m_reg_s1_38,
       vs2m_reg_s1_37,
       vs2m_reg_s1_36,
       vs2m_reg_s1_35,
       vs2m_reg_s1_34,
       vs2m_reg_s1_33,
       vs2m_reg_s1_32,
       vs2m_reg_s1_31,
       vs2m_reg_s1_30,
       vs2m_reg_s1_29,
       vs2m_reg_s1_28,
       vs2m_reg_s1_27,
       vs2m_reg_s1_26,
       vs2m_reg_s1_25,
       vs2m_reg_s1_24,
       vs2m_reg_s1_23,
       vs2m_reg_s1_22,
       vs2m_reg_s1_21,
       vs2m_reg_s1_20,
       vs2m_reg_s1_19,
       vs2m_reg_s1_18,
       vs2m_reg_s1_17,
       vs2m_reg_s1_16,
       vs2m_reg_s1_15,
       vs2m_reg_s1_14,
       vs2m_reg_s1_13,
       vs2m_reg_s1_12,
       vs2m_reg_s1_11,
       vs2m_reg_s1_10,
       vs2m_reg_s1_9,
       vs2m_reg_s1_8,
       vs2m_reg_s1_7,
       vs2m_reg_s1_6,
       vs2m_reg_s1_5,
       vs2m_reg_s1_4,
       vs2m_reg_s1_3,
       vs2m_reg_s1_2,
       vs2m_reg_s1_1,
       vs2m_reg_s1_0})
      ? {56'h0,
         vmfirst_lo_2[6]
           ? {vmfirst_hi_2[6], 1'h1, vmfirst_hi_2[5:0]}
           : {1'h0, vmfirst_lo_2}}
      : 64'hFFFFFFFFFFFFFFFF;
  reg  [15:0]      vs2m_uop_vid_reg_s1;
  reg  [127:0]     vd_reg;
  reg  [6:0]       vstartRemain_reg_s1;
  reg  [7:0]       vl_reg;
  reg  [6:0]       vstart_reg;
  reg              vm_reg;
  reg              ma_reg;
  reg              ta_reg;
  reg  [1:0]       vsew_reg;
  reg  [5:0]       uopIdx_reg;
  reg  [10:0]      vlRemainBytes_reg;
  reg  [6:0]       vstartRemain_reg;
  reg  [127:0]     old_vd_reg;
  reg  [127:0]     vmask_reg;
  reg              reg_vcpop_m;
  reg              reg_vfirst_m;
  reg              reg_vmsbf_m;
  reg              reg_vmsif_m;
  reg              reg_vmsof_m;
  reg              reg_viota_m;
  reg              reg_vid_v;
  wire [127:0]     vmask_bits =
    vmask_reg >> ({7'h0, uopIdx_reg[5:1]} << 3'({1'h0, ~vsew_reg} + 3'h1));
  wire [127:0]     vmask_vd_bits =
    {vmask_vd_bytes_15,
     vmask_vd_bytes_14,
     vmask_vd_bytes_13,
     vmask_vd_bytes_12,
     vmask_vd_bytes_11,
     vmask_vd_bytes_10,
     vmask_vd_bytes_9,
     vmask_vd_bytes_8,
     vmask_vd_bytes_7,
     vmask_vd_bytes_6,
     vmask_vd_bytes_5,
     vmask_vd_bytes_4,
     vmask_vd_bytes_3,
     vmask_vd_bytes_2,
     vmask_vd_bytes_1,
     vmask_vd_bytes_0};
  wire [127:0]     _GEN_33 = {128{ma_reg}} | old_vd_reg;
  wire [9:0]       vstartRemainBytes = {3'h0, vstartRemain_reg} << vsew_reg;
  wire [8318:0]    _vmask_vstart_bits_T =
    8319'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
    << {8306'h0, (|(vstartRemainBytes[9:4])) ? 10'h10 : vstartRemainBytes, 3'h0};
  wire [127:0]     vmask_tail_bits =
    128'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF
    >> {114'h0,
        (|(vlRemainBytes_reg[10:4])) ? 11'h0 : 11'(11'h10 - vlRemainBytes_reg),
        3'h0};
  assign vd_reg_byte_0 = vd_reg[7:0];
  wire             _GEN_34 = vsew_reg == 2'h0;
  wire             _GEN_35 = vsew_reg == 2'h1;
  assign vid_vd_1 = _GEN_34 ? vd_reg[15:8] : 8'h0;
  assign vid_vd_2 = _GEN_34 ? vd_reg[23:16] : _GEN_35 ? vd_reg[15:8] : 8'h0;
  assign vid_vd_3 = _GEN_34 ? vd_reg[31:24] : 8'h0;
  wire [3:0][7:0]  _GEN_36 = {{8'h0}, {vd_reg[15:8]}, {vd_reg[23:16]}, {vd_reg[39:32]}};
  assign vid_vd_4 = _GEN_36[vsew_reg];
  assign vid_vd_5 = _GEN_34 ? vd_reg[47:40] : 8'h0;
  assign vid_vd_6 = _GEN_34 ? vd_reg[55:48] : _GEN_35 ? vd_reg[31:24] : 8'h0;
  assign vid_vd_7 = _GEN_34 ? vd_reg[63:56] : 8'h0;
  wire [3:0][7:0]  _GEN_37 =
    {{vd_reg[15:8]}, {vd_reg[23:16]}, {vd_reg[39:32]}, {vd_reg[71:64]}};
  assign vid_vd_8 = _GEN_37[vsew_reg];
  assign vid_vd_9 = _GEN_34 ? vd_reg[79:72] : 8'h0;
  assign vid_vd_10 = _GEN_34 ? vd_reg[87:80] : _GEN_35 ? vd_reg[47:40] : 8'h0;
  assign vid_vd_11 = _GEN_34 ? vd_reg[95:88] : 8'h0;
  wire [3:0][7:0]  _GEN_38 = {{8'h0}, {vd_reg[31:24]}, {vd_reg[55:48]}, {vd_reg[103:96]}};
  assign vid_vd_12 = _GEN_38[vsew_reg];
  assign vid_vd_13 = _GEN_34 ? vd_reg[111:104] : 8'h0;
  assign vid_vd_14 = _GEN_34 ? vd_reg[119:112] : _GEN_35 ? vd_reg[63:56] : 8'h0;
  assign vid_vd_15 = _GEN_34 ? vd_reg[127:120] : 8'h0;
  wire [1:0]       _GEN_39 = 2'h0 >> vsew_reg;
  wire [127:0]     _GEN_40 = vmask_bits >> _GEN_39[0];
  assign vmask_vd_bytes_0 =
    ~vm_reg & ~(_GEN_40[0]) | vlRemainBytes_reg == 11'h0 ? 8'h0 : 8'hFF;
  wire [1:0]       _GEN_41 = 2'h1 >> vsew_reg;
  wire [127:0]     _GEN_42 = vmask_bits >> _GEN_41[0];
  assign vmask_vd_bytes_1 =
    ~vm_reg & ~(_GEN_42[0]) | vlRemainBytes_reg < 11'h2 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_43 = vmask_bits >> (2'h2 >> vsew_reg);
  assign vmask_vd_bytes_2 =
    ~vm_reg & ~(_GEN_43[0]) | vlRemainBytes_reg < 11'h3 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_44 = vmask_bits >> (2'h3 >> vsew_reg);
  assign vmask_vd_bytes_3 =
    ~vm_reg & ~(_GEN_44[0]) | vlRemainBytes_reg < 11'h4 ? 8'h0 : 8'hFF;
  wire [2:0]       _GEN_45 = {1'h0, vsew_reg};
  wire [127:0]     _GEN_46 = vmask_bits >> (3'h4 >> _GEN_45);
  assign vmask_vd_bytes_4 =
    ~vm_reg & ~(_GEN_46[0]) | vlRemainBytes_reg < 11'h5 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_47 = vmask_bits >> (3'h5 >> _GEN_45);
  assign vmask_vd_bytes_5 =
    ~vm_reg & ~(_GEN_47[0]) | vlRemainBytes_reg < 11'h6 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_48 = vmask_bits >> (3'h6 >> _GEN_45);
  assign vmask_vd_bytes_6 =
    ~vm_reg & ~(_GEN_48[0]) | vlRemainBytes_reg < 11'h7 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_49 = vmask_bits >> (3'h7 >> _GEN_45);
  assign vmask_vd_bytes_7 =
    ~vm_reg & ~(_GEN_49[0]) | vlRemainBytes_reg < 11'h8 ? 8'h0 : 8'hFF;
  wire [3:0]       _GEN_50 = {2'h0, vsew_reg};
  wire [127:0]     _GEN_51 = vmask_bits >> (4'h8 >> _GEN_50);
  assign vmask_vd_bytes_8 =
    ~vm_reg & ~(_GEN_51[0]) | vlRemainBytes_reg < 11'h9 ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_52 = vmask_bits >> (4'h9 >> _GEN_50);
  assign vmask_vd_bytes_9 =
    ~vm_reg & ~(_GEN_52[0]) | vlRemainBytes_reg < 11'hA ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_53 = vmask_bits >> (4'hA >> _GEN_50);
  assign vmask_vd_bytes_10 =
    ~vm_reg & ~(_GEN_53[0]) | vlRemainBytes_reg < 11'hB ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_54 = vmask_bits >> (4'hB >> _GEN_50);
  assign vmask_vd_bytes_11 =
    ~vm_reg & ~(_GEN_54[0]) | vlRemainBytes_reg < 11'hC ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_55 = vmask_bits >> (4'hC >> _GEN_50);
  assign vmask_vd_bytes_12 =
    ~vm_reg & ~(_GEN_55[0]) | vlRemainBytes_reg < 11'hD ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_56 = vmask_bits >> (4'hD >> _GEN_50);
  assign vmask_vd_bytes_13 =
    ~vm_reg & ~(_GEN_56[0]) | vlRemainBytes_reg < 11'hE ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_57 = vmask_bits >> (4'hE >> _GEN_50);
  assign vmask_vd_bytes_14 =
    ~vm_reg & ~(_GEN_57[0]) | vlRemainBytes_reg < 11'hF ? 8'h0 : 8'hFF;
  wire [127:0]     _GEN_58 = vmask_bits >> (4'hF >> _GEN_50);
  assign vmask_vd_bytes_15 =
    ~vm_reg & ~(_GEN_58[0]) | vlRemainBytes_reg < 11'h10 ? 8'h0 : 8'hFF;
  wire [127:0]     _vd_mask_T = {128{vm_reg}};
  wire [382:0]     _old_vd_vl_mask_T_1 = 383'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF << vl_reg;
  always @(posedge clock)
    fire_reg_s1 <= io_in_valid;
  wire             vid_v = io_in_bits_opcode_op == 6'h2D;
  wire             _vs2m_0_T_5 =
    io_in_bits_vs2[0] & (io_in_bits_mask[0] | io_in_bits_info_vm) & (|io_in_bits_info_vl);
  wire             _vs2m_1_T_5 =
    io_in_bits_vs2[1] & (io_in_bits_mask[1] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:1]));
  wire             _vs2m_2_T_5 =
    io_in_bits_vs2[2] & (io_in_bits_mask[2] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2;
  wire             _vs2m_3_T_5 =
    io_in_bits_vs2[3] & (io_in_bits_mask[3] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:2]));
  wire             _vs2m_4_T_5 =
    io_in_bits_vs2[4] & (io_in_bits_mask[4] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4;
  wire             _vs2m_5_T_5 =
    io_in_bits_vs2[5] & (io_in_bits_mask[5] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5;
  wire             _vs2m_6_T_5 =
    io_in_bits_vs2[6] & (io_in_bits_mask[6] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6;
  wire             _vs2m_7_T_5 =
    io_in_bits_vs2[7] & (io_in_bits_mask[7] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:3]));
  wire             _vs2m_8_T_5 =
    io_in_bits_vs2[8] & (io_in_bits_mask[8] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h8;
  wire             _vs2m_9_T_5 =
    io_in_bits_vs2[9] & (io_in_bits_mask[9] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h9;
  wire             _vs2m_10_T_5 =
    io_in_bits_vs2[10] & (io_in_bits_mask[10] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'hA;
  wire             _vs2m_11_T_5 =
    io_in_bits_vs2[11] & (io_in_bits_mask[11] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'hB;
  wire             _vs2m_12_T_5 =
    io_in_bits_vs2[12] & (io_in_bits_mask[12] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'hC;
  wire             _vs2m_13_T_5 =
    io_in_bits_vs2[13] & (io_in_bits_mask[13] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'hD;
  wire             _vs2m_14_T_5 =
    io_in_bits_vs2[14] & (io_in_bits_mask[14] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'hE;
  wire             _vs2m_15_T_5 =
    io_in_bits_vs2[15] & (io_in_bits_mask[15] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:4]));
  wire             _vs2m_16_T_5 =
    io_in_bits_vs2[16] & (io_in_bits_mask[16] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h10;
  wire             _vs2m_17_T_5 =
    io_in_bits_vs2[17] & (io_in_bits_mask[17] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h11;
  wire             _vs2m_18_T_5 =
    io_in_bits_vs2[18] & (io_in_bits_mask[18] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h12;
  wire             _vs2m_19_T_5 =
    io_in_bits_vs2[19] & (io_in_bits_mask[19] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h13;
  wire             _vs2m_20_T_5 =
    io_in_bits_vs2[20] & (io_in_bits_mask[20] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h14;
  wire             _vs2m_21_T_5 =
    io_in_bits_vs2[21] & (io_in_bits_mask[21] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h15;
  wire             _vs2m_22_T_5 =
    io_in_bits_vs2[22] & (io_in_bits_mask[22] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h16;
  wire             _vs2m_23_T_5 =
    io_in_bits_vs2[23] & (io_in_bits_mask[23] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h17;
  wire             _vs2m_24_T_5 =
    io_in_bits_vs2[24] & (io_in_bits_mask[24] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h18;
  wire             _vs2m_25_T_5 =
    io_in_bits_vs2[25] & (io_in_bits_mask[25] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h19;
  wire             _vs2m_26_T_5 =
    io_in_bits_vs2[26] & (io_in_bits_mask[26] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h1A;
  wire             _vs2m_27_T_5 =
    io_in_bits_vs2[27] & (io_in_bits_mask[27] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h1B;
  wire             _vs2m_28_T_5 =
    io_in_bits_vs2[28] & (io_in_bits_mask[28] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h1C;
  wire             _vs2m_29_T_5 =
    io_in_bits_vs2[29] & (io_in_bits_mask[29] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h1D;
  wire             _vs2m_30_T_5 =
    io_in_bits_vs2[30] & (io_in_bits_mask[30] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h1E;
  wire             _vs2m_31_T_5 =
    io_in_bits_vs2[31] & (io_in_bits_mask[31] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:5]));
  wire             _vs2m_32_T_5 =
    io_in_bits_vs2[32] & (io_in_bits_mask[32] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h20;
  wire             _vs2m_33_T_5 =
    io_in_bits_vs2[33] & (io_in_bits_mask[33] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h21;
  wire             _vs2m_34_T_5 =
    io_in_bits_vs2[34] & (io_in_bits_mask[34] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h22;
  wire             _vs2m_35_T_5 =
    io_in_bits_vs2[35] & (io_in_bits_mask[35] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h23;
  wire             _vs2m_36_T_5 =
    io_in_bits_vs2[36] & (io_in_bits_mask[36] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h24;
  wire             _vs2m_37_T_5 =
    io_in_bits_vs2[37] & (io_in_bits_mask[37] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h25;
  wire             _vs2m_38_T_5 =
    io_in_bits_vs2[38] & (io_in_bits_mask[38] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h26;
  wire             _vs2m_39_T_5 =
    io_in_bits_vs2[39] & (io_in_bits_mask[39] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h27;
  wire             _vs2m_40_T_5 =
    io_in_bits_vs2[40] & (io_in_bits_mask[40] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h28;
  wire             _vs2m_41_T_5 =
    io_in_bits_vs2[41] & (io_in_bits_mask[41] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h29;
  wire             _vs2m_42_T_5 =
    io_in_bits_vs2[42] & (io_in_bits_mask[42] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2A;
  wire             _vs2m_43_T_5 =
    io_in_bits_vs2[43] & (io_in_bits_mask[43] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2B;
  wire             _vs2m_44_T_5 =
    io_in_bits_vs2[44] & (io_in_bits_mask[44] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2C;
  wire             _vs2m_45_T_5 =
    io_in_bits_vs2[45] & (io_in_bits_mask[45] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2D;
  wire             _vs2m_46_T_5 =
    io_in_bits_vs2[46] & (io_in_bits_mask[46] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2E;
  wire             _vs2m_47_T_5 =
    io_in_bits_vs2[47] & (io_in_bits_mask[47] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h2F;
  wire             _vs2m_48_T_5 =
    io_in_bits_vs2[48] & (io_in_bits_mask[48] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h30;
  wire             _vs2m_49_T_5 =
    io_in_bits_vs2[49] & (io_in_bits_mask[49] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h31;
  wire             _vs2m_50_T_5 =
    io_in_bits_vs2[50] & (io_in_bits_mask[50] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h32;
  wire             _vs2m_51_T_5 =
    io_in_bits_vs2[51] & (io_in_bits_mask[51] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h33;
  wire             _vs2m_52_T_5 =
    io_in_bits_vs2[52] & (io_in_bits_mask[52] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h34;
  wire             _vs2m_53_T_5 =
    io_in_bits_vs2[53] & (io_in_bits_mask[53] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h35;
  wire             _vs2m_54_T_5 =
    io_in_bits_vs2[54] & (io_in_bits_mask[54] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h36;
  wire             _vs2m_55_T_5 =
    io_in_bits_vs2[55] & (io_in_bits_mask[55] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h37;
  wire             _vs2m_56_T_5 =
    io_in_bits_vs2[56] & (io_in_bits_mask[56] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h38;
  wire             _vs2m_57_T_5 =
    io_in_bits_vs2[57] & (io_in_bits_mask[57] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h39;
  wire             _vs2m_58_T_5 =
    io_in_bits_vs2[58] & (io_in_bits_mask[58] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h3A;
  wire             _vs2m_59_T_5 =
    io_in_bits_vs2[59] & (io_in_bits_mask[59] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h3B;
  wire             _vs2m_60_T_5 =
    io_in_bits_vs2[60] & (io_in_bits_mask[60] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h3C;
  wire             _vs2m_61_T_5 =
    io_in_bits_vs2[61] & (io_in_bits_mask[61] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h3D;
  wire             _vs2m_62_T_5 =
    io_in_bits_vs2[62] & (io_in_bits_mask[62] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h3E;
  wire             _vs2m_63_T_5 =
    io_in_bits_vs2[63] & (io_in_bits_mask[63] | io_in_bits_info_vm)
    & (|(io_in_bits_info_vl[7:6]));
  wire             _vs2m_64_T_5 =
    io_in_bits_vs2[64] & (io_in_bits_mask[64] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h40;
  wire             _vs2m_65_T_5 =
    io_in_bits_vs2[65] & (io_in_bits_mask[65] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h41;
  wire             _vs2m_66_T_5 =
    io_in_bits_vs2[66] & (io_in_bits_mask[66] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h42;
  wire             _vs2m_67_T_5 =
    io_in_bits_vs2[67] & (io_in_bits_mask[67] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h43;
  wire             _vs2m_68_T_5 =
    io_in_bits_vs2[68] & (io_in_bits_mask[68] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h44;
  wire             _vs2m_69_T_5 =
    io_in_bits_vs2[69] & (io_in_bits_mask[69] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h45;
  wire             _vs2m_70_T_5 =
    io_in_bits_vs2[70] & (io_in_bits_mask[70] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h46;
  wire             _vs2m_71_T_5 =
    io_in_bits_vs2[71] & (io_in_bits_mask[71] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h47;
  wire             _vs2m_72_T_5 =
    io_in_bits_vs2[72] & (io_in_bits_mask[72] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h48;
  wire             _vs2m_73_T_5 =
    io_in_bits_vs2[73] & (io_in_bits_mask[73] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h49;
  wire             _vs2m_74_T_5 =
    io_in_bits_vs2[74] & (io_in_bits_mask[74] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4A;
  wire             _vs2m_75_T_5 =
    io_in_bits_vs2[75] & (io_in_bits_mask[75] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4B;
  wire             _vs2m_76_T_5 =
    io_in_bits_vs2[76] & (io_in_bits_mask[76] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4C;
  wire             _vs2m_77_T_5 =
    io_in_bits_vs2[77] & (io_in_bits_mask[77] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4D;
  wire             _vs2m_78_T_5 =
    io_in_bits_vs2[78] & (io_in_bits_mask[78] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4E;
  wire             _vs2m_79_T_5 =
    io_in_bits_vs2[79] & (io_in_bits_mask[79] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h4F;
  wire             _vs2m_80_T_5 =
    io_in_bits_vs2[80] & (io_in_bits_mask[80] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h50;
  wire             _vs2m_81_T_5 =
    io_in_bits_vs2[81] & (io_in_bits_mask[81] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h51;
  wire             _vs2m_82_T_5 =
    io_in_bits_vs2[82] & (io_in_bits_mask[82] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h52;
  wire             _vs2m_83_T_5 =
    io_in_bits_vs2[83] & (io_in_bits_mask[83] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h53;
  wire             _vs2m_84_T_5 =
    io_in_bits_vs2[84] & (io_in_bits_mask[84] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h54;
  wire             _vs2m_85_T_5 =
    io_in_bits_vs2[85] & (io_in_bits_mask[85] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h55;
  wire             _vs2m_86_T_5 =
    io_in_bits_vs2[86] & (io_in_bits_mask[86] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h56;
  wire             _vs2m_87_T_5 =
    io_in_bits_vs2[87] & (io_in_bits_mask[87] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h57;
  wire             _vs2m_88_T_5 =
    io_in_bits_vs2[88] & (io_in_bits_mask[88] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h58;
  wire             _vs2m_89_T_5 =
    io_in_bits_vs2[89] & (io_in_bits_mask[89] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h59;
  wire             _vs2m_90_T_5 =
    io_in_bits_vs2[90] & (io_in_bits_mask[90] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5A;
  wire             _vs2m_91_T_5 =
    io_in_bits_vs2[91] & (io_in_bits_mask[91] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5B;
  wire             _vs2m_92_T_5 =
    io_in_bits_vs2[92] & (io_in_bits_mask[92] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5C;
  wire             _vs2m_93_T_5 =
    io_in_bits_vs2[93] & (io_in_bits_mask[93] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5D;
  wire             _vs2m_94_T_5 =
    io_in_bits_vs2[94] & (io_in_bits_mask[94] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5E;
  wire             _vs2m_95_T_5 =
    io_in_bits_vs2[95] & (io_in_bits_mask[95] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h5F;
  wire             _vs2m_96_T_5 =
    io_in_bits_vs2[96] & (io_in_bits_mask[96] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h60;
  wire             _vs2m_97_T_5 =
    io_in_bits_vs2[97] & (io_in_bits_mask[97] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h61;
  wire             _vs2m_98_T_5 =
    io_in_bits_vs2[98] & (io_in_bits_mask[98] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h62;
  wire             _vs2m_99_T_5 =
    io_in_bits_vs2[99] & (io_in_bits_mask[99] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h63;
  wire             _vs2m_100_T_5 =
    io_in_bits_vs2[100] & (io_in_bits_mask[100] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h64;
  wire             _vs2m_101_T_5 =
    io_in_bits_vs2[101] & (io_in_bits_mask[101] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h65;
  wire             _vs2m_102_T_5 =
    io_in_bits_vs2[102] & (io_in_bits_mask[102] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h66;
  wire             _vs2m_103_T_5 =
    io_in_bits_vs2[103] & (io_in_bits_mask[103] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h67;
  wire             _vs2m_104_T_5 =
    io_in_bits_vs2[104] & (io_in_bits_mask[104] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h68;
  wire             _vs2m_105_T_5 =
    io_in_bits_vs2[105] & (io_in_bits_mask[105] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h69;
  wire             _vs2m_106_T_5 =
    io_in_bits_vs2[106] & (io_in_bits_mask[106] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6A;
  wire             _vs2m_107_T_5 =
    io_in_bits_vs2[107] & (io_in_bits_mask[107] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6B;
  wire             _vs2m_108_T_5 =
    io_in_bits_vs2[108] & (io_in_bits_mask[108] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6C;
  wire             _vs2m_109_T_5 =
    io_in_bits_vs2[109] & (io_in_bits_mask[109] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6D;
  wire             _vs2m_110_T_5 =
    io_in_bits_vs2[110] & (io_in_bits_mask[110] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6E;
  wire             _vs2m_111_T_5 =
    io_in_bits_vs2[111] & (io_in_bits_mask[111] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h6F;
  wire             _vs2m_112_T_5 =
    io_in_bits_vs2[112] & (io_in_bits_mask[112] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h70;
  wire             _vs2m_113_T_5 =
    io_in_bits_vs2[113] & (io_in_bits_mask[113] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h71;
  wire             _vs2m_114_T_5 =
    io_in_bits_vs2[114] & (io_in_bits_mask[114] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h72;
  wire             _vs2m_115_T_5 =
    io_in_bits_vs2[115] & (io_in_bits_mask[115] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h73;
  wire             _vs2m_116_T_5 =
    io_in_bits_vs2[116] & (io_in_bits_mask[116] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h74;
  wire             _vs2m_117_T_5 =
    io_in_bits_vs2[117] & (io_in_bits_mask[117] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h75;
  wire             _vs2m_118_T_5 =
    io_in_bits_vs2[118] & (io_in_bits_mask[118] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h76;
  wire             _vs2m_119_T_5 =
    io_in_bits_vs2[119] & (io_in_bits_mask[119] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h77;
  wire             _vs2m_120_T_5 =
    io_in_bits_vs2[120] & (io_in_bits_mask[120] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h78;
  wire             _vs2m_121_T_5 =
    io_in_bits_vs2[121] & (io_in_bits_mask[121] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h79;
  wire             _vs2m_122_T_5 =
    io_in_bits_vs2[122] & (io_in_bits_mask[122] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h7A;
  wire             _vs2m_123_T_5 =
    io_in_bits_vs2[123] & (io_in_bits_mask[123] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h7B;
  wire             _vs2m_124_T_5 =
    io_in_bits_vs2[124] & (io_in_bits_mask[124] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h7C;
  wire             _vs2m_125_T_5 =
    io_in_bits_vs2[125] & (io_in_bits_mask[125] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h7D;
  wire             _vs2m_126_T_5 =
    io_in_bits_vs2[126] & (io_in_bits_mask[126] | io_in_bits_info_vm)
    & io_in_bits_info_vl > 8'h7E;
  wire             _vs2m_127_T_5 =
    io_in_bits_vs2[127] & (io_in_bits_mask[127] | io_in_bits_info_vm)
    & io_in_bits_info_vl[7];
  wire [127:0]     vs2m_uop =
    {io_in_valid & _vs2m_127_T_5,
     io_in_valid & _vs2m_126_T_5,
     io_in_valid & _vs2m_125_T_5,
     io_in_valid & _vs2m_124_T_5,
     io_in_valid & _vs2m_123_T_5,
     io_in_valid & _vs2m_122_T_5,
     io_in_valid & _vs2m_121_T_5,
     io_in_valid & _vs2m_120_T_5,
     io_in_valid & _vs2m_119_T_5,
     io_in_valid & _vs2m_118_T_5,
     io_in_valid & _vs2m_117_T_5,
     io_in_valid & _vs2m_116_T_5,
     io_in_valid & _vs2m_115_T_5,
     io_in_valid & _vs2m_114_T_5,
     io_in_valid & _vs2m_113_T_5,
     io_in_valid & _vs2m_112_T_5,
     io_in_valid & _vs2m_111_T_5,
     io_in_valid & _vs2m_110_T_5,
     io_in_valid & _vs2m_109_T_5,
     io_in_valid & _vs2m_108_T_5,
     io_in_valid & _vs2m_107_T_5,
     io_in_valid & _vs2m_106_T_5,
     io_in_valid & _vs2m_105_T_5,
     io_in_valid & _vs2m_104_T_5,
     io_in_valid & _vs2m_103_T_5,
     io_in_valid & _vs2m_102_T_5,
     io_in_valid & _vs2m_101_T_5,
     io_in_valid & _vs2m_100_T_5,
     io_in_valid & _vs2m_99_T_5,
     io_in_valid & _vs2m_98_T_5,
     io_in_valid & _vs2m_97_T_5,
     io_in_valid & _vs2m_96_T_5,
     io_in_valid & _vs2m_95_T_5,
     io_in_valid & _vs2m_94_T_5,
     io_in_valid & _vs2m_93_T_5,
     io_in_valid & _vs2m_92_T_5,
     io_in_valid & _vs2m_91_T_5,
     io_in_valid & _vs2m_90_T_5,
     io_in_valid & _vs2m_89_T_5,
     io_in_valid & _vs2m_88_T_5,
     io_in_valid & _vs2m_87_T_5,
     io_in_valid & _vs2m_86_T_5,
     io_in_valid & _vs2m_85_T_5,
     io_in_valid & _vs2m_84_T_5,
     io_in_valid & _vs2m_83_T_5,
     io_in_valid & _vs2m_82_T_5,
     io_in_valid & _vs2m_81_T_5,
     io_in_valid & _vs2m_80_T_5,
     io_in_valid & _vs2m_79_T_5,
     io_in_valid & _vs2m_78_T_5,
     io_in_valid & _vs2m_77_T_5,
     io_in_valid & _vs2m_76_T_5,
     io_in_valid & _vs2m_75_T_5,
     io_in_valid & _vs2m_74_T_5,
     io_in_valid & _vs2m_73_T_5,
     io_in_valid & _vs2m_72_T_5,
     io_in_valid & _vs2m_71_T_5,
     io_in_valid & _vs2m_70_T_5,
     io_in_valid & _vs2m_69_T_5,
     io_in_valid & _vs2m_68_T_5,
     io_in_valid & _vs2m_67_T_5,
     io_in_valid & _vs2m_66_T_5,
     io_in_valid & _vs2m_65_T_5,
     io_in_valid & _vs2m_64_T_5,
     io_in_valid & _vs2m_63_T_5,
     io_in_valid & _vs2m_62_T_5,
     io_in_valid & _vs2m_61_T_5,
     io_in_valid & _vs2m_60_T_5,
     io_in_valid & _vs2m_59_T_5,
     io_in_valid & _vs2m_58_T_5,
     io_in_valid & _vs2m_57_T_5,
     io_in_valid & _vs2m_56_T_5,
     io_in_valid & _vs2m_55_T_5,
     io_in_valid & _vs2m_54_T_5,
     io_in_valid & _vs2m_53_T_5,
     io_in_valid & _vs2m_52_T_5,
     io_in_valid & _vs2m_51_T_5,
     io_in_valid & _vs2m_50_T_5,
     io_in_valid & _vs2m_49_T_5,
     io_in_valid & _vs2m_48_T_5,
     io_in_valid & _vs2m_47_T_5,
     io_in_valid & _vs2m_46_T_5,
     io_in_valid & _vs2m_45_T_5,
     io_in_valid & _vs2m_44_T_5,
     io_in_valid & _vs2m_43_T_5,
     io_in_valid & _vs2m_42_T_5,
     io_in_valid & _vs2m_41_T_5,
     io_in_valid & _vs2m_40_T_5,
     io_in_valid & _vs2m_39_T_5,
     io_in_valid & _vs2m_38_T_5,
     io_in_valid & _vs2m_37_T_5,
     io_in_valid & _vs2m_36_T_5,
     io_in_valid & _vs2m_35_T_5,
     io_in_valid & _vs2m_34_T_5,
     io_in_valid & _vs2m_33_T_5,
     io_in_valid & _vs2m_32_T_5,
     io_in_valid & _vs2m_31_T_5,
     io_in_valid & _vs2m_30_T_5,
     io_in_valid & _vs2m_29_T_5,
     io_in_valid & _vs2m_28_T_5,
     io_in_valid & _vs2m_27_T_5,
     io_in_valid & _vs2m_26_T_5,
     io_in_valid & _vs2m_25_T_5,
     io_in_valid & _vs2m_24_T_5,
     io_in_valid & _vs2m_23_T_5,
     io_in_valid & _vs2m_22_T_5,
     io_in_valid & _vs2m_21_T_5,
     io_in_valid & _vs2m_20_T_5,
     io_in_valid & _vs2m_19_T_5,
     io_in_valid & _vs2m_18_T_5,
     io_in_valid & _vs2m_17_T_5,
     io_in_valid & _vs2m_16_T_5,
     io_in_valid & _vs2m_15_T_5,
     io_in_valid & _vs2m_14_T_5,
     io_in_valid & _vs2m_13_T_5,
     io_in_valid & _vs2m_12_T_5,
     io_in_valid & _vs2m_11_T_5,
     io_in_valid & _vs2m_10_T_5,
     io_in_valid & _vs2m_9_T_5,
     io_in_valid & _vs2m_8_T_5,
     io_in_valid & _vs2m_7_T_5,
     io_in_valid & _vs2m_6_T_5,
     io_in_valid & _vs2m_5_T_5,
     io_in_valid & _vs2m_4_T_5,
     io_in_valid & _vs2m_3_T_5,
     io_in_valid & _vs2m_2_T_5,
     io_in_valid & _vs2m_1_T_5,
     io_in_valid & _vs2m_0_T_5} >> (vcpop_m ? _vs2m_uop_T_1 : {1'h0, _GEN << _GEN_0});
  wire [11:0]      _vstartRemain_T_4 = _GEN << _GEN_0;
  wire             _GEN_59 = vsew_reg_s1 == 2'h0;
  wire             _GEN_60 = vsew_reg_s1 == 2'h1;
  wire [7:0]       _one_cnt_1_T = 8'(vs1_reg_s1[7:0] + {7'h0, vs2m_uop_vid_reg_s1[0]});
  wire [3:0][4:0]  _GEN_61 =
    {{{3'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}},
     {{3'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}},
     {{3'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}},
     {{3'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}}};
  wire [7:0]       _one_cnt_2_T = 8'(vs1_reg_s1[7:0] + {3'h0, _GEN_61[vsew_reg_s1]});
  wire [3:0][4:0]  _GEN_62 =
    {{5'h0},
     {{3'h0,
       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]} + {1'h0, vs2m_uop_vid_reg_s1[2]}))}},
     {{3'h0,
       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]} + {1'h0, vs2m_uop_vid_reg_s1[2]}))}},
     {{3'h0,
       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]} + {1'h0, vs2m_uop_vid_reg_s1[2]}))}}};
  wire [7:0]       _one_cnt_3_T = 8'(vs1_reg_s1[7:0] + {3'h0, _GEN_62[vsew_reg_s1]});
  wire [3:0][4:0]  _GEN_63 =
    {{5'h0},
     {{2'h0,
       3'({1'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}
          + {1'h0,
             2'({1'h0, vs2m_uop_vid_reg_s1[2]} + {1'h0, vs2m_uop_vid_reg_s1[3]})})}},
     {{2'h0,
       3'({1'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}
          + {1'h0,
             2'({1'h0, vs2m_uop_vid_reg_s1[2]} + {1'h0, vs2m_uop_vid_reg_s1[3]})})}},
     {{2'h0,
       3'({1'h0, 2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}
          + {1'h0,
             2'({1'h0, vs2m_uop_vid_reg_s1[2]} + {1'h0, vs2m_uop_vid_reg_s1[3]})})}}};
  wire [7:0]       _one_cnt_4_T = 8'(vs1_reg_s1[7:0] + {3'h0, _GEN_63[vsew_reg_s1]});
  wire [7:0]       _one_cnt_5_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {2'h0,
               3'({1'h0,
                   2'({1'h0, vs2m_uop_vid_reg_s1[0]} + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                  + {1'h0,
                     2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                        + 2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                             + {1'h0, vs2m_uop_vid_reg_s1[4]}))})}
            : _GEN_60
                ? {2'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[4]}))})}
                : 5'h0});
  wire [7:0]       _one_cnt_6_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {2'h0,
               3'({1'h0,
                   2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                      + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                           + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                  + {1'h0,
                     2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                        + 2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                             + {1'h0, vs2m_uop_vid_reg_s1[5]}))})}
            : _GEN_60
                ? {2'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[5]}))})}
                : 5'h0});
  wire [7:0]       _one_cnt_7_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {2'h0,
               3'({1'h0,
                   2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                      + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                           + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                  + 3'({1'h0,
                        2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                           + {1'h0, vs2m_uop_vid_reg_s1[4]})}
                       + {1'h0,
                          2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                             + {1'h0, vs2m_uop_vid_reg_s1[6]})}))}
            : _GEN_60
                ? {2'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + 3'({1'h0,
                            2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                               + {1'h0, vs2m_uop_vid_reg_s1[4]})}
                           + {1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[6]})}))}
                : 5'h0});
  wire [7:0]       _one_cnt_8_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                            + {1'h0, vs2m_uop_vid_reg_s1[3]})})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                            + {1'h0, vs2m_uop_vid_reg_s1[5]})}
                        + {1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                              + {1'h0, vs2m_uop_vid_reg_s1[7]})})})}
            : _GEN_60
                ? {1'h0,
                   4'({1'h0,
                       3'({1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                              + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                          + {1'h0,
                             2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                                + {1'h0, vs2m_uop_vid_reg_s1[3]})})}
                      + {1'h0,
                         3'({1'h0,
                             2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                                + {1'h0, vs2m_uop_vid_reg_s1[5]})}
                            + {1'h0,
                               2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                                  + {1'h0, vs2m_uop_vid_reg_s1[7]})})})}
                : 5'h0});
  wire [7:0]       _one_cnt_9_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                            + {1'h0, vs2m_uop_vid_reg_s1[3]})})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                            + {1'h0, vs2m_uop_vid_reg_s1[5]})}
                        + {1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                              + 2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[8]}))})})}
            : 5'h0});
  wire [7:0]       _one_cnt_10_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[4]}))})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                            + {1'h0, vs2m_uop_vid_reg_s1[6]})}
                        + {1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                              + 2'({1'h0, vs2m_uop_vid_reg_s1[8]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[9]}))})})}
            : 5'h0});
  wire [7:0]       _one_cnt_11_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[4]}))})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[7]}))}
                        + {1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[8]}
                              + 2'({1'h0, vs2m_uop_vid_reg_s1[9]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[10]}))})})}
            : 5'h0});
  wire [7:0]       _one_cnt_12_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[5]}))})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[8]}))}
                        + {1'h0,
                           2'({1'h0, vs2m_uop_vid_reg_s1[9]}
                              + 2'({1'h0, vs2m_uop_vid_reg_s1[10]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[11]}))})})}
            : 5'h0});
  wire [7:0]       _one_cnt_13_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + {1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[5]}))})}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[8]}))}
                        + 3'({1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[9]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[10]})}
                             + {1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[11]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[12]})}))})}
            : 5'h0});
  wire [7:0]       _one_cnt_14_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + 3'({1'h0,
                            2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                               + {1'h0, vs2m_uop_vid_reg_s1[4]})}
                           + {1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[6]})}))}
                  + {1'h0,
                     3'({1'h0,
                         2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                            + 2'({1'h0, vs2m_uop_vid_reg_s1[8]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[9]}))}
                        + 3'({1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[10]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[11]})}
                             + {1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[12]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[13]})}))})}
            : 5'h0});
  wire [7:0]       _one_cnt_15_T =
    8'(vs1_reg_s1[7:0]
       + {3'h0,
          _GEN_59
            ? {1'h0,
               4'({1'h0,
                   3'({1'h0,
                       2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                          + 2'({1'h0, vs2m_uop_vid_reg_s1[1]}
                               + {1'h0, vs2m_uop_vid_reg_s1[2]}))}
                      + 3'({1'h0,
                            2'({1'h0, vs2m_uop_vid_reg_s1[3]}
                               + {1'h0, vs2m_uop_vid_reg_s1[4]})}
                           + {1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[5]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[6]})}))}
                  + 4'({1'h0,
                        3'({1'h0,
                            2'({1'h0, vs2m_uop_vid_reg_s1[7]}
                               + {1'h0, vs2m_uop_vid_reg_s1[8]})}
                           + {1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[9]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[10]})})}
                       + {1'h0,
                          3'({1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[11]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[12]})}
                             + {1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[13]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[14]})})}))}
            : 5'h0});
  wire             _GEN_64 = vid_v_reg_s1 | viota_m_reg_s1;
  wire [31:0][7:0] _GEN_65 =
    {{vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {vs1_reg_s1[7:0]},
     {8'(vs1_reg_s1[7:0]
         + {3'h0,
            _GEN_59
              ? 5'({1'h0,
                    4'({1'h0,
                        3'({1'h0,
                            2'({1'h0, vs2m_uop_vid_reg_s1[0]}
                               + {1'h0, vs2m_uop_vid_reg_s1[1]})}
                           + {1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[2]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[3]})})}
                       + {1'h0,
                          3'({1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[4]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[5]})}
                             + {1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[6]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[7]})})})}
                   + {1'h0,
                      4'({1'h0,
                          3'({1'h0,
                              2'({1'h0, vs2m_uop_vid_reg_s1[8]}
                                 + {1'h0, vs2m_uop_vid_reg_s1[9]})}
                             + {1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[10]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[11]})})}
                         + {1'h0,
                            3'({1'h0,
                                2'({1'h0, vs2m_uop_vid_reg_s1[12]}
                                   + {1'h0, vs2m_uop_vid_reg_s1[13]})}
                               + {1'h0,
                                  2'({1'h0, vs2m_uop_vid_reg_s1[14]}
                                     + {1'h0, vs2m_uop_vid_reg_s1[15]})})})})
              : 5'h0})},
     {_one_cnt_15_T},
     {_one_cnt_14_T},
     {_one_cnt_13_T},
     {_one_cnt_12_T},
     {_one_cnt_11_T},
     {_one_cnt_10_T},
     {_one_cnt_9_T},
     {_one_cnt_8_T},
     {_one_cnt_7_T},
     {_one_cnt_6_T},
     {_one_cnt_5_T},
     {_one_cnt_4_T},
     {_one_cnt_3_T},
     {_one_cnt_2_T},
     {_one_cnt_1_T},
     {vs1_reg_s1[7:0]}};
  wire [127:0]     vmsif =
    {_GEN_32[62:0],
     _GEN_31,
     _GEN_30,
     _GEN_29,
     _GEN_28,
     _GEN_27,
     _vmsbf_lo_lo_lo_lo_lo_result_T,
     ~vs2m_reg_s1_0,
     1'h1};
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      vl_reg_s1 <= 8'h0;
      vstart_reg_s1 <= 7'h0;
      vm_reg_s1 <= 1'h0;
      ma_reg_s1 <= 1'h0;
      ta_reg_s1 <= 1'h0;
      vsew_reg_s1 <= 2'h0;
      uopIdx_reg_s1 <= 6'h0;
      vlRemainBytes_reg_s1 <= 11'h0;
      vs1_reg_s1 <= 128'h0;
      ele_cnt_reg_s1 <= 5'h0;
      old_vd_reg_s1 <= 128'h0;
      vmask_reg_s1 <= 128'h0;
      vcpop_m_reg_s1 <= 1'h0;
      vfirst_m_reg_s1 <= 1'h0;
      vmsbf_m_reg_s1 <= 1'h0;
      vmsif_m_reg_s1 <= 1'h0;
      vmsof_m_reg_s1 <= 1'h0;
      viota_m_reg_s1 <= 1'h0;
      vid_v_reg_s1 <= 1'h0;
      vs2m_reg_s1_0 <= 1'h0;
      vs2m_reg_s1_1 <= 1'h0;
      vs2m_reg_s1_2 <= 1'h0;
      vs2m_reg_s1_3 <= 1'h0;
      vs2m_reg_s1_4 <= 1'h0;
      vs2m_reg_s1_5 <= 1'h0;
      vs2m_reg_s1_6 <= 1'h0;
      vs2m_reg_s1_7 <= 1'h0;
      vs2m_reg_s1_8 <= 1'h0;
      vs2m_reg_s1_9 <= 1'h0;
      vs2m_reg_s1_10 <= 1'h0;
      vs2m_reg_s1_11 <= 1'h0;
      vs2m_reg_s1_12 <= 1'h0;
      vs2m_reg_s1_13 <= 1'h0;
      vs2m_reg_s1_14 <= 1'h0;
      vs2m_reg_s1_15 <= 1'h0;
      vs2m_reg_s1_16 <= 1'h0;
      vs2m_reg_s1_17 <= 1'h0;
      vs2m_reg_s1_18 <= 1'h0;
      vs2m_reg_s1_19 <= 1'h0;
      vs2m_reg_s1_20 <= 1'h0;
      vs2m_reg_s1_21 <= 1'h0;
      vs2m_reg_s1_22 <= 1'h0;
      vs2m_reg_s1_23 <= 1'h0;
      vs2m_reg_s1_24 <= 1'h0;
      vs2m_reg_s1_25 <= 1'h0;
      vs2m_reg_s1_26 <= 1'h0;
      vs2m_reg_s1_27 <= 1'h0;
      vs2m_reg_s1_28 <= 1'h0;
      vs2m_reg_s1_29 <= 1'h0;
      vs2m_reg_s1_30 <= 1'h0;
      vs2m_reg_s1_31 <= 1'h0;
      vs2m_reg_s1_32 <= 1'h0;
      vs2m_reg_s1_33 <= 1'h0;
      vs2m_reg_s1_34 <= 1'h0;
      vs2m_reg_s1_35 <= 1'h0;
      vs2m_reg_s1_36 <= 1'h0;
      vs2m_reg_s1_37 <= 1'h0;
      vs2m_reg_s1_38 <= 1'h0;
      vs2m_reg_s1_39 <= 1'h0;
      vs2m_reg_s1_40 <= 1'h0;
      vs2m_reg_s1_41 <= 1'h0;
      vs2m_reg_s1_42 <= 1'h0;
      vs2m_reg_s1_43 <= 1'h0;
      vs2m_reg_s1_44 <= 1'h0;
      vs2m_reg_s1_45 <= 1'h0;
      vs2m_reg_s1_46 <= 1'h0;
      vs2m_reg_s1_47 <= 1'h0;
      vs2m_reg_s1_48 <= 1'h0;
      vs2m_reg_s1_49 <= 1'h0;
      vs2m_reg_s1_50 <= 1'h0;
      vs2m_reg_s1_51 <= 1'h0;
      vs2m_reg_s1_52 <= 1'h0;
      vs2m_reg_s1_53 <= 1'h0;
      vs2m_reg_s1_54 <= 1'h0;
      vs2m_reg_s1_55 <= 1'h0;
      vs2m_reg_s1_56 <= 1'h0;
      vs2m_reg_s1_57 <= 1'h0;
      vs2m_reg_s1_58 <= 1'h0;
      vs2m_reg_s1_59 <= 1'h0;
      vs2m_reg_s1_60 <= 1'h0;
      vs2m_reg_s1_61 <= 1'h0;
      vs2m_reg_s1_62 <= 1'h0;
      vs2m_reg_s1_63 <= 1'h0;
      vs2m_reg_s1_64 <= 1'h0;
      vs2m_reg_s1_65 <= 1'h0;
      vs2m_reg_s1_66 <= 1'h0;
      vs2m_reg_s1_67 <= 1'h0;
      vs2m_reg_s1_68 <= 1'h0;
      vs2m_reg_s1_69 <= 1'h0;
      vs2m_reg_s1_70 <= 1'h0;
      vs2m_reg_s1_71 <= 1'h0;
      vs2m_reg_s1_72 <= 1'h0;
      vs2m_reg_s1_73 <= 1'h0;
      vs2m_reg_s1_74 <= 1'h0;
      vs2m_reg_s1_75 <= 1'h0;
      vs2m_reg_s1_76 <= 1'h0;
      vs2m_reg_s1_77 <= 1'h0;
      vs2m_reg_s1_78 <= 1'h0;
      vs2m_reg_s1_79 <= 1'h0;
      vs2m_reg_s1_80 <= 1'h0;
      vs2m_reg_s1_81 <= 1'h0;
      vs2m_reg_s1_82 <= 1'h0;
      vs2m_reg_s1_83 <= 1'h0;
      vs2m_reg_s1_84 <= 1'h0;
      vs2m_reg_s1_85 <= 1'h0;
      vs2m_reg_s1_86 <= 1'h0;
      vs2m_reg_s1_87 <= 1'h0;
      vs2m_reg_s1_88 <= 1'h0;
      vs2m_reg_s1_89 <= 1'h0;
      vs2m_reg_s1_90 <= 1'h0;
      vs2m_reg_s1_91 <= 1'h0;
      vs2m_reg_s1_92 <= 1'h0;
      vs2m_reg_s1_93 <= 1'h0;
      vs2m_reg_s1_94 <= 1'h0;
      vs2m_reg_s1_95 <= 1'h0;
      vs2m_reg_s1_96 <= 1'h0;
      vs2m_reg_s1_97 <= 1'h0;
      vs2m_reg_s1_98 <= 1'h0;
      vs2m_reg_s1_99 <= 1'h0;
      vs2m_reg_s1_100 <= 1'h0;
      vs2m_reg_s1_101 <= 1'h0;
      vs2m_reg_s1_102 <= 1'h0;
      vs2m_reg_s1_103 <= 1'h0;
      vs2m_reg_s1_104 <= 1'h0;
      vs2m_reg_s1_105 <= 1'h0;
      vs2m_reg_s1_106 <= 1'h0;
      vs2m_reg_s1_107 <= 1'h0;
      vs2m_reg_s1_108 <= 1'h0;
      vs2m_reg_s1_109 <= 1'h0;
      vs2m_reg_s1_110 <= 1'h0;
      vs2m_reg_s1_111 <= 1'h0;
      vs2m_reg_s1_112 <= 1'h0;
      vs2m_reg_s1_113 <= 1'h0;
      vs2m_reg_s1_114 <= 1'h0;
      vs2m_reg_s1_115 <= 1'h0;
      vs2m_reg_s1_116 <= 1'h0;
      vs2m_reg_s1_117 <= 1'h0;
      vs2m_reg_s1_118 <= 1'h0;
      vs2m_reg_s1_119 <= 1'h0;
      vs2m_reg_s1_120 <= 1'h0;
      vs2m_reg_s1_121 <= 1'h0;
      vs2m_reg_s1_122 <= 1'h0;
      vs2m_reg_s1_123 <= 1'h0;
      vs2m_reg_s1_124 <= 1'h0;
      vs2m_reg_s1_125 <= 1'h0;
      vs2m_reg_s1_126 <= 1'h0;
      vs2m_reg_s1_127 <= 1'h0;
      vs2m_uop_vid_reg_s1 <= 16'h0;
      vd_reg <= 128'h0;
      vstartRemain_reg_s1 <= 7'h0;
      vl_reg <= 8'h0;
      vstart_reg <= 7'h0;
      vm_reg <= 1'h0;
      ma_reg <= 1'h0;
      ta_reg <= 1'h0;
      vsew_reg <= 2'h0;
      uopIdx_reg <= 6'h0;
      vlRemainBytes_reg <= 11'h0;
      vstartRemain_reg <= 7'h0;
      old_vd_reg <= 128'h0;
      vmask_reg <= 128'h0;
      reg_vcpop_m <= 1'h0;
      reg_vfirst_m <= 1'h0;
      reg_vmsbf_m <= 1'h0;
      reg_vmsif_m <= 1'h0;
      reg_vmsof_m <= 1'h0;
      reg_viota_m <= 1'h0;
      reg_vid_v <= 1'h0;
    end
    else begin
      if (io_in_valid) begin
        vl_reg_s1 <= io_in_bits_info_vl;
        vstart_reg_s1 <= io_in_bits_info_vstart;
        vm_reg_s1 <= io_in_bits_info_vm;
        ma_reg_s1 <= io_in_bits_info_ma;
        ta_reg_s1 <= io_in_bits_info_ta;
        vsew_reg_s1 <= io_in_bits_vdType[1:0];
        uopIdx_reg_s1 <= io_in_bits_info_uopIdx;
        vlRemainBytes_reg_s1 <=
          {3'h0,
           {5'h0,
            io_in_bits_info_vl} >= (vcpop_m ? _vs2m_uop_T_1 : {1'h0, _GEN << _GEN_0})
             ? 8'(io_in_bits_info_vl
                  - (vcpop_m ? _vs2m_uop_T_1[7:0] : _vlRemain_T_7[7:0]))
             : 8'h0} << io_in_bits_vdType[1:0];
        vs1_reg_s1 <= io_in_bits_vs1;
        ele_cnt_reg_s1 <= 5'h10 >> io_in_bits_vdType[1:0];
        old_vd_reg_s1 <= io_in_bits_old_vd;
        vmask_reg_s1 <= io_in_bits_mask;
        vcpop_m_reg_s1 <= vcpop_m;
        vfirst_m_reg_s1 <= io_in_bits_opcode_op == 6'h28;
        vmsbf_m_reg_s1 <= io_in_bits_opcode_op == 6'h29;
        vmsif_m_reg_s1 <= io_in_bits_opcode_op == 6'h2A;
        vmsof_m_reg_s1 <= io_in_bits_opcode_op == 6'h2B;
        viota_m_reg_s1 <= io_in_bits_opcode_op == 6'h2C;
        vid_v_reg_s1 <= vid_v;
        vs2m_reg_s1_0 <= _vs2m_0_T_5;
        vs2m_reg_s1_1 <= _vs2m_1_T_5;
        vs2m_reg_s1_2 <= _vs2m_2_T_5;
        vs2m_reg_s1_3 <= _vs2m_3_T_5;
        vs2m_reg_s1_4 <= _vs2m_4_T_5;
        vs2m_reg_s1_5 <= _vs2m_5_T_5;
        vs2m_reg_s1_6 <= _vs2m_6_T_5;
        vs2m_reg_s1_7 <= _vs2m_7_T_5;
        vs2m_reg_s1_8 <= _vs2m_8_T_5;
        vs2m_reg_s1_9 <= _vs2m_9_T_5;
        vs2m_reg_s1_10 <= _vs2m_10_T_5;
        vs2m_reg_s1_11 <= _vs2m_11_T_5;
        vs2m_reg_s1_12 <= _vs2m_12_T_5;
        vs2m_reg_s1_13 <= _vs2m_13_T_5;
        vs2m_reg_s1_14 <= _vs2m_14_T_5;
        vs2m_reg_s1_15 <= _vs2m_15_T_5;
        vs2m_reg_s1_16 <= _vs2m_16_T_5;
        vs2m_reg_s1_17 <= _vs2m_17_T_5;
        vs2m_reg_s1_18 <= _vs2m_18_T_5;
        vs2m_reg_s1_19 <= _vs2m_19_T_5;
        vs2m_reg_s1_20 <= _vs2m_20_T_5;
        vs2m_reg_s1_21 <= _vs2m_21_T_5;
        vs2m_reg_s1_22 <= _vs2m_22_T_5;
        vs2m_reg_s1_23 <= _vs2m_23_T_5;
        vs2m_reg_s1_24 <= _vs2m_24_T_5;
        vs2m_reg_s1_25 <= _vs2m_25_T_5;
        vs2m_reg_s1_26 <= _vs2m_26_T_5;
        vs2m_reg_s1_27 <= _vs2m_27_T_5;
        vs2m_reg_s1_28 <= _vs2m_28_T_5;
        vs2m_reg_s1_29 <= _vs2m_29_T_5;
        vs2m_reg_s1_30 <= _vs2m_30_T_5;
        vs2m_reg_s1_31 <= _vs2m_31_T_5;
        vs2m_reg_s1_32 <= _vs2m_32_T_5;
        vs2m_reg_s1_33 <= _vs2m_33_T_5;
        vs2m_reg_s1_34 <= _vs2m_34_T_5;
        vs2m_reg_s1_35 <= _vs2m_35_T_5;
        vs2m_reg_s1_36 <= _vs2m_36_T_5;
        vs2m_reg_s1_37 <= _vs2m_37_T_5;
        vs2m_reg_s1_38 <= _vs2m_38_T_5;
        vs2m_reg_s1_39 <= _vs2m_39_T_5;
        vs2m_reg_s1_40 <= _vs2m_40_T_5;
        vs2m_reg_s1_41 <= _vs2m_41_T_5;
        vs2m_reg_s1_42 <= _vs2m_42_T_5;
        vs2m_reg_s1_43 <= _vs2m_43_T_5;
        vs2m_reg_s1_44 <= _vs2m_44_T_5;
        vs2m_reg_s1_45 <= _vs2m_45_T_5;
        vs2m_reg_s1_46 <= _vs2m_46_T_5;
        vs2m_reg_s1_47 <= _vs2m_47_T_5;
        vs2m_reg_s1_48 <= _vs2m_48_T_5;
        vs2m_reg_s1_49 <= _vs2m_49_T_5;
        vs2m_reg_s1_50 <= _vs2m_50_T_5;
        vs2m_reg_s1_51 <= _vs2m_51_T_5;
        vs2m_reg_s1_52 <= _vs2m_52_T_5;
        vs2m_reg_s1_53 <= _vs2m_53_T_5;
        vs2m_reg_s1_54 <= _vs2m_54_T_5;
        vs2m_reg_s1_55 <= _vs2m_55_T_5;
        vs2m_reg_s1_56 <= _vs2m_56_T_5;
        vs2m_reg_s1_57 <= _vs2m_57_T_5;
        vs2m_reg_s1_58 <= _vs2m_58_T_5;
        vs2m_reg_s1_59 <= _vs2m_59_T_5;
        vs2m_reg_s1_60 <= _vs2m_60_T_5;
        vs2m_reg_s1_61 <= _vs2m_61_T_5;
        vs2m_reg_s1_62 <= _vs2m_62_T_5;
        vs2m_reg_s1_63 <= _vs2m_63_T_5;
        vs2m_reg_s1_64 <= _vs2m_64_T_5;
        vs2m_reg_s1_65 <= _vs2m_65_T_5;
        vs2m_reg_s1_66 <= _vs2m_66_T_5;
        vs2m_reg_s1_67 <= _vs2m_67_T_5;
        vs2m_reg_s1_68 <= _vs2m_68_T_5;
        vs2m_reg_s1_69 <= _vs2m_69_T_5;
        vs2m_reg_s1_70 <= _vs2m_70_T_5;
        vs2m_reg_s1_71 <= _vs2m_71_T_5;
        vs2m_reg_s1_72 <= _vs2m_72_T_5;
        vs2m_reg_s1_73 <= _vs2m_73_T_5;
        vs2m_reg_s1_74 <= _vs2m_74_T_5;
        vs2m_reg_s1_75 <= _vs2m_75_T_5;
        vs2m_reg_s1_76 <= _vs2m_76_T_5;
        vs2m_reg_s1_77 <= _vs2m_77_T_5;
        vs2m_reg_s1_78 <= _vs2m_78_T_5;
        vs2m_reg_s1_79 <= _vs2m_79_T_5;
        vs2m_reg_s1_80 <= _vs2m_80_T_5;
        vs2m_reg_s1_81 <= _vs2m_81_T_5;
        vs2m_reg_s1_82 <= _vs2m_82_T_5;
        vs2m_reg_s1_83 <= _vs2m_83_T_5;
        vs2m_reg_s1_84 <= _vs2m_84_T_5;
        vs2m_reg_s1_85 <= _vs2m_85_T_5;
        vs2m_reg_s1_86 <= _vs2m_86_T_5;
        vs2m_reg_s1_87 <= _vs2m_87_T_5;
        vs2m_reg_s1_88 <= _vs2m_88_T_5;
        vs2m_reg_s1_89 <= _vs2m_89_T_5;
        vs2m_reg_s1_90 <= _vs2m_90_T_5;
        vs2m_reg_s1_91 <= _vs2m_91_T_5;
        vs2m_reg_s1_92 <= _vs2m_92_T_5;
        vs2m_reg_s1_93 <= _vs2m_93_T_5;
        vs2m_reg_s1_94 <= _vs2m_94_T_5;
        vs2m_reg_s1_95 <= _vs2m_95_T_5;
        vs2m_reg_s1_96 <= _vs2m_96_T_5;
        vs2m_reg_s1_97 <= _vs2m_97_T_5;
        vs2m_reg_s1_98 <= _vs2m_98_T_5;
        vs2m_reg_s1_99 <= _vs2m_99_T_5;
        vs2m_reg_s1_100 <= _vs2m_100_T_5;
        vs2m_reg_s1_101 <= _vs2m_101_T_5;
        vs2m_reg_s1_102 <= _vs2m_102_T_5;
        vs2m_reg_s1_103 <= _vs2m_103_T_5;
        vs2m_reg_s1_104 <= _vs2m_104_T_5;
        vs2m_reg_s1_105 <= _vs2m_105_T_5;
        vs2m_reg_s1_106 <= _vs2m_106_T_5;
        vs2m_reg_s1_107 <= _vs2m_107_T_5;
        vs2m_reg_s1_108 <= _vs2m_108_T_5;
        vs2m_reg_s1_109 <= _vs2m_109_T_5;
        vs2m_reg_s1_110 <= _vs2m_110_T_5;
        vs2m_reg_s1_111 <= _vs2m_111_T_5;
        vs2m_reg_s1_112 <= _vs2m_112_T_5;
        vs2m_reg_s1_113 <= _vs2m_113_T_5;
        vs2m_reg_s1_114 <= _vs2m_114_T_5;
        vs2m_reg_s1_115 <= _vs2m_115_T_5;
        vs2m_reg_s1_116 <= _vs2m_116_T_5;
        vs2m_reg_s1_117 <= _vs2m_117_T_5;
        vs2m_reg_s1_118 <= _vs2m_118_T_5;
        vs2m_reg_s1_119 <= _vs2m_119_T_5;
        vs2m_reg_s1_120 <= _vs2m_120_T_5;
        vs2m_reg_s1_121 <= _vs2m_121_T_5;
        vs2m_reg_s1_122 <= _vs2m_122_T_5;
        vs2m_reg_s1_123 <= _vs2m_123_T_5;
        vs2m_reg_s1_124 <= _vs2m_124_T_5;
        vs2m_reg_s1_125 <= _vs2m_125_T_5;
        vs2m_reg_s1_126 <= _vs2m_126_T_5;
        vs2m_reg_s1_127 <= _vs2m_127_T_5;
        vs2m_uop_vid_reg_s1 <= vid_v ? 16'hFFFF : vs2m_uop[15:0];
        vstartRemain_reg_s1 <=
          vid_v & {5'h0, io_in_bits_info_vstart} >= _GEN << _GEN_0
            ? 7'(io_in_bits_info_vstart - _vstartRemain_T_4[6:0])
            : 7'h0;
      end
      if (vmsbf_m_reg_s1 & fire_reg_s1)
        vd_reg <= vmsbf_result;
      else if (vmsif_m_reg_s1 & fire_reg_s1)
        vd_reg <= vmsif;
      else if (vmsof_m_reg_s1 & fire_reg_s1)
        vd_reg <= ~vmsbf_result & vmsif;
      else if (vfirst_m_reg_s1 & fire_reg_s1)
        vd_reg <= {64'h0, vmfirst};
      else if (_GEN_64 & fire_reg_s1 & ~(uopIdx_reg_s1[0]))
        vd_reg <=
          {_one_cnt_15_T,
           _one_cnt_14_T,
           _one_cnt_13_T,
           _one_cnt_12_T,
           _one_cnt_11_T,
           _one_cnt_10_T,
           _one_cnt_9_T,
           _one_cnt_8_T,
           _one_cnt_7_T,
           _one_cnt_6_T,
           _one_cnt_5_T,
           _one_cnt_4_T,
           _one_cnt_3_T,
           _one_cnt_2_T,
           _one_cnt_1_T,
           vs1_reg_s1[7:0]};
      else if ((_GEN_64 & uopIdx_reg_s1[0] | vcpop_m_reg_s1) & fire_reg_s1)
        vd_reg <= {120'h0, _GEN_65[ele_cnt_reg_s1]};
      if (fire_reg_s1) begin
        vl_reg <= vl_reg_s1;
        vstart_reg <= vstart_reg_s1;
        vm_reg <= vm_reg_s1;
        ma_reg <= ma_reg_s1;
        ta_reg <= ta_reg_s1;
        vsew_reg <= vsew_reg_s1;
        uopIdx_reg <= uopIdx_reg_s1;
        vlRemainBytes_reg <= vlRemainBytes_reg_s1;
        vstartRemain_reg <= vstartRemain_reg_s1;
        old_vd_reg <= old_vd_reg_s1;
        vmask_reg <= vmask_reg_s1;
        reg_vcpop_m <= vcpop_m_reg_s1;
        reg_vfirst_m <= vfirst_m_reg_s1;
        reg_vmsbf_m <= vmsbf_m_reg_s1;
        reg_vmsif_m <= vmsif_m_reg_s1;
        reg_vmsof_m <= vmsof_m_reg_s1;
        reg_viota_m <= viota_m_reg_s1;
        reg_vid_v <= vid_v_reg_s1;
      end
    end
  end // always @(posedge, posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:31];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [5:0] i = 6'h0; i < 6'h20; i += 6'h1) begin
          _RANDOM[i[4:0]] = `RANDOM;
        end
        fire_reg_s1 = _RANDOM[5'h0][0];
        vl_reg_s1 = _RANDOM[5'h0][8:1];
        vstart_reg_s1 = _RANDOM[5'h0][15:9];
        vm_reg_s1 = _RANDOM[5'h0][16];
        ma_reg_s1 = _RANDOM[5'h0][17];
        ta_reg_s1 = _RANDOM[5'h0][18];
        vsew_reg_s1 = _RANDOM[5'h0][20:19];
        uopIdx_reg_s1 = _RANDOM[5'h0][26:21];
        vlRemainBytes_reg_s1 = {_RANDOM[5'h0][31:27], _RANDOM[5'h1][5:0]};
        vs1_reg_s1 =
          {_RANDOM[5'h1][31:6],
           _RANDOM[5'h2],
           _RANDOM[5'h3],
           _RANDOM[5'h4],
           _RANDOM[5'h5][5:0]};
        ele_cnt_reg_s1 = _RANDOM[5'h5][10:6];
        old_vd_reg_s1 =
          {_RANDOM[5'h5][31:11],
           _RANDOM[5'h6],
           _RANDOM[5'h7],
           _RANDOM[5'h8],
           _RANDOM[5'h9][10:0]};
        vmask_reg_s1 =
          {_RANDOM[5'h9][31:11],
           _RANDOM[5'hA],
           _RANDOM[5'hB],
           _RANDOM[5'hC],
           _RANDOM[5'hD][10:0]};
        vcpop_m_reg_s1 = _RANDOM[5'hD][11];
        vfirst_m_reg_s1 = _RANDOM[5'hD][12];
        vmsbf_m_reg_s1 = _RANDOM[5'hD][13];
        vmsif_m_reg_s1 = _RANDOM[5'hD][14];
        vmsof_m_reg_s1 = _RANDOM[5'hD][15];
        viota_m_reg_s1 = _RANDOM[5'hD][16];
        vid_v_reg_s1 = _RANDOM[5'hD][17];
        vs2m_reg_s1_0 = _RANDOM[5'hD][18];
        vs2m_reg_s1_1 = _RANDOM[5'hD][19];
        vs2m_reg_s1_2 = _RANDOM[5'hD][20];
        vs2m_reg_s1_3 = _RANDOM[5'hD][21];
        vs2m_reg_s1_4 = _RANDOM[5'hD][22];
        vs2m_reg_s1_5 = _RANDOM[5'hD][23];
        vs2m_reg_s1_6 = _RANDOM[5'hD][24];
        vs2m_reg_s1_7 = _RANDOM[5'hD][25];
        vs2m_reg_s1_8 = _RANDOM[5'hD][26];
        vs2m_reg_s1_9 = _RANDOM[5'hD][27];
        vs2m_reg_s1_10 = _RANDOM[5'hD][28];
        vs2m_reg_s1_11 = _RANDOM[5'hD][29];
        vs2m_reg_s1_12 = _RANDOM[5'hD][30];
        vs2m_reg_s1_13 = _RANDOM[5'hD][31];
        vs2m_reg_s1_14 = _RANDOM[5'hE][0];
        vs2m_reg_s1_15 = _RANDOM[5'hE][1];
        vs2m_reg_s1_16 = _RANDOM[5'hE][2];
        vs2m_reg_s1_17 = _RANDOM[5'hE][3];
        vs2m_reg_s1_18 = _RANDOM[5'hE][4];
        vs2m_reg_s1_19 = _RANDOM[5'hE][5];
        vs2m_reg_s1_20 = _RANDOM[5'hE][6];
        vs2m_reg_s1_21 = _RANDOM[5'hE][7];
        vs2m_reg_s1_22 = _RANDOM[5'hE][8];
        vs2m_reg_s1_23 = _RANDOM[5'hE][9];
        vs2m_reg_s1_24 = _RANDOM[5'hE][10];
        vs2m_reg_s1_25 = _RANDOM[5'hE][11];
        vs2m_reg_s1_26 = _RANDOM[5'hE][12];
        vs2m_reg_s1_27 = _RANDOM[5'hE][13];
        vs2m_reg_s1_28 = _RANDOM[5'hE][14];
        vs2m_reg_s1_29 = _RANDOM[5'hE][15];
        vs2m_reg_s1_30 = _RANDOM[5'hE][16];
        vs2m_reg_s1_31 = _RANDOM[5'hE][17];
        vs2m_reg_s1_32 = _RANDOM[5'hE][18];
        vs2m_reg_s1_33 = _RANDOM[5'hE][19];
        vs2m_reg_s1_34 = _RANDOM[5'hE][20];
        vs2m_reg_s1_35 = _RANDOM[5'hE][21];
        vs2m_reg_s1_36 = _RANDOM[5'hE][22];
        vs2m_reg_s1_37 = _RANDOM[5'hE][23];
        vs2m_reg_s1_38 = _RANDOM[5'hE][24];
        vs2m_reg_s1_39 = _RANDOM[5'hE][25];
        vs2m_reg_s1_40 = _RANDOM[5'hE][26];
        vs2m_reg_s1_41 = _RANDOM[5'hE][27];
        vs2m_reg_s1_42 = _RANDOM[5'hE][28];
        vs2m_reg_s1_43 = _RANDOM[5'hE][29];
        vs2m_reg_s1_44 = _RANDOM[5'hE][30];
        vs2m_reg_s1_45 = _RANDOM[5'hE][31];
        vs2m_reg_s1_46 = _RANDOM[5'hF][0];
        vs2m_reg_s1_47 = _RANDOM[5'hF][1];
        vs2m_reg_s1_48 = _RANDOM[5'hF][2];
        vs2m_reg_s1_49 = _RANDOM[5'hF][3];
        vs2m_reg_s1_50 = _RANDOM[5'hF][4];
        vs2m_reg_s1_51 = _RANDOM[5'hF][5];
        vs2m_reg_s1_52 = _RANDOM[5'hF][6];
        vs2m_reg_s1_53 = _RANDOM[5'hF][7];
        vs2m_reg_s1_54 = _RANDOM[5'hF][8];
        vs2m_reg_s1_55 = _RANDOM[5'hF][9];
        vs2m_reg_s1_56 = _RANDOM[5'hF][10];
        vs2m_reg_s1_57 = _RANDOM[5'hF][11];
        vs2m_reg_s1_58 = _RANDOM[5'hF][12];
        vs2m_reg_s1_59 = _RANDOM[5'hF][13];
        vs2m_reg_s1_60 = _RANDOM[5'hF][14];
        vs2m_reg_s1_61 = _RANDOM[5'hF][15];
        vs2m_reg_s1_62 = _RANDOM[5'hF][16];
        vs2m_reg_s1_63 = _RANDOM[5'hF][17];
        vs2m_reg_s1_64 = _RANDOM[5'hF][18];
        vs2m_reg_s1_65 = _RANDOM[5'hF][19];
        vs2m_reg_s1_66 = _RANDOM[5'hF][20];
        vs2m_reg_s1_67 = _RANDOM[5'hF][21];
        vs2m_reg_s1_68 = _RANDOM[5'hF][22];
        vs2m_reg_s1_69 = _RANDOM[5'hF][23];
        vs2m_reg_s1_70 = _RANDOM[5'hF][24];
        vs2m_reg_s1_71 = _RANDOM[5'hF][25];
        vs2m_reg_s1_72 = _RANDOM[5'hF][26];
        vs2m_reg_s1_73 = _RANDOM[5'hF][27];
        vs2m_reg_s1_74 = _RANDOM[5'hF][28];
        vs2m_reg_s1_75 = _RANDOM[5'hF][29];
        vs2m_reg_s1_76 = _RANDOM[5'hF][30];
        vs2m_reg_s1_77 = _RANDOM[5'hF][31];
        vs2m_reg_s1_78 = _RANDOM[5'h10][0];
        vs2m_reg_s1_79 = _RANDOM[5'h10][1];
        vs2m_reg_s1_80 = _RANDOM[5'h10][2];
        vs2m_reg_s1_81 = _RANDOM[5'h10][3];
        vs2m_reg_s1_82 = _RANDOM[5'h10][4];
        vs2m_reg_s1_83 = _RANDOM[5'h10][5];
        vs2m_reg_s1_84 = _RANDOM[5'h10][6];
        vs2m_reg_s1_85 = _RANDOM[5'h10][7];
        vs2m_reg_s1_86 = _RANDOM[5'h10][8];
        vs2m_reg_s1_87 = _RANDOM[5'h10][9];
        vs2m_reg_s1_88 = _RANDOM[5'h10][10];
        vs2m_reg_s1_89 = _RANDOM[5'h10][11];
        vs2m_reg_s1_90 = _RANDOM[5'h10][12];
        vs2m_reg_s1_91 = _RANDOM[5'h10][13];
        vs2m_reg_s1_92 = _RANDOM[5'h10][14];
        vs2m_reg_s1_93 = _RANDOM[5'h10][15];
        vs2m_reg_s1_94 = _RANDOM[5'h10][16];
        vs2m_reg_s1_95 = _RANDOM[5'h10][17];
        vs2m_reg_s1_96 = _RANDOM[5'h10][18];
        vs2m_reg_s1_97 = _RANDOM[5'h10][19];
        vs2m_reg_s1_98 = _RANDOM[5'h10][20];
        vs2m_reg_s1_99 = _RANDOM[5'h10][21];
        vs2m_reg_s1_100 = _RANDOM[5'h10][22];
        vs2m_reg_s1_101 = _RANDOM[5'h10][23];
        vs2m_reg_s1_102 = _RANDOM[5'h10][24];
        vs2m_reg_s1_103 = _RANDOM[5'h10][25];
        vs2m_reg_s1_104 = _RANDOM[5'h10][26];
        vs2m_reg_s1_105 = _RANDOM[5'h10][27];
        vs2m_reg_s1_106 = _RANDOM[5'h10][28];
        vs2m_reg_s1_107 = _RANDOM[5'h10][29];
        vs2m_reg_s1_108 = _RANDOM[5'h10][30];
        vs2m_reg_s1_109 = _RANDOM[5'h10][31];
        vs2m_reg_s1_110 = _RANDOM[5'h11][0];
        vs2m_reg_s1_111 = _RANDOM[5'h11][1];
        vs2m_reg_s1_112 = _RANDOM[5'h11][2];
        vs2m_reg_s1_113 = _RANDOM[5'h11][3];
        vs2m_reg_s1_114 = _RANDOM[5'h11][4];
        vs2m_reg_s1_115 = _RANDOM[5'h11][5];
        vs2m_reg_s1_116 = _RANDOM[5'h11][6];
        vs2m_reg_s1_117 = _RANDOM[5'h11][7];
        vs2m_reg_s1_118 = _RANDOM[5'h11][8];
        vs2m_reg_s1_119 = _RANDOM[5'h11][9];
        vs2m_reg_s1_120 = _RANDOM[5'h11][10];
        vs2m_reg_s1_121 = _RANDOM[5'h11][11];
        vs2m_reg_s1_122 = _RANDOM[5'h11][12];
        vs2m_reg_s1_123 = _RANDOM[5'h11][13];
        vs2m_reg_s1_124 = _RANDOM[5'h11][14];
        vs2m_reg_s1_125 = _RANDOM[5'h11][15];
        vs2m_reg_s1_126 = _RANDOM[5'h11][16];
        vs2m_reg_s1_127 = _RANDOM[5'h11][17];
        vs2m_uop_vid_reg_s1 = {_RANDOM[5'h11][31:18], _RANDOM[5'h12][1:0]};
        vd_reg =
          {_RANDOM[5'h12][31:2],
           _RANDOM[5'h13],
           _RANDOM[5'h14],
           _RANDOM[5'h15],
           _RANDOM[5'h16][1:0]};
        vstartRemain_reg_s1 = _RANDOM[5'h16][8:2];
        vl_reg = _RANDOM[5'h16][16:9];
        vstart_reg = _RANDOM[5'h16][23:17];
        vm_reg = _RANDOM[5'h16][24];
        ma_reg = _RANDOM[5'h16][25];
        ta_reg = _RANDOM[5'h16][26];
        vsew_reg = _RANDOM[5'h16][28:27];
        uopIdx_reg = {_RANDOM[5'h16][31:29], _RANDOM[5'h17][2:0]};
        vlRemainBytes_reg = _RANDOM[5'h17][13:3];
        vstartRemain_reg = _RANDOM[5'h17][20:14];
        old_vd_reg =
          {_RANDOM[5'h17][31:21],
           _RANDOM[5'h18],
           _RANDOM[5'h19],
           _RANDOM[5'h1A],
           _RANDOM[5'h1B][20:0]};
        vmask_reg =
          {_RANDOM[5'h1B][31:21],
           _RANDOM[5'h1C],
           _RANDOM[5'h1D],
           _RANDOM[5'h1E],
           _RANDOM[5'h1F][20:0]};
        reg_vcpop_m = _RANDOM[5'h1F][21];
        reg_vfirst_m = _RANDOM[5'h1F][22];
        reg_vmsbf_m = _RANDOM[5'h1F][23];
        reg_vmsif_m = _RANDOM[5'h1F][24];
        reg_vmsof_m = _RANDOM[5'h1F][25];
        reg_viota_m = _RANDOM[5'h1F][26];
        reg_vid_v = _RANDOM[5'h1F][27];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        vl_reg_s1 = 8'h0;
        vstart_reg_s1 = 7'h0;
        vm_reg_s1 = 1'h0;
        ma_reg_s1 = 1'h0;
        ta_reg_s1 = 1'h0;
        vsew_reg_s1 = 2'h0;
        uopIdx_reg_s1 = 6'h0;
        vlRemainBytes_reg_s1 = 11'h0;
        vs1_reg_s1 = 128'h0;
        ele_cnt_reg_s1 = 5'h0;
        old_vd_reg_s1 = 128'h0;
        vmask_reg_s1 = 128'h0;
        vcpop_m_reg_s1 = 1'h0;
        vfirst_m_reg_s1 = 1'h0;
        vmsbf_m_reg_s1 = 1'h0;
        vmsif_m_reg_s1 = 1'h0;
        vmsof_m_reg_s1 = 1'h0;
        viota_m_reg_s1 = 1'h0;
        vid_v_reg_s1 = 1'h0;
        vs2m_reg_s1_0 = 1'h0;
        vs2m_reg_s1_1 = 1'h0;
        vs2m_reg_s1_2 = 1'h0;
        vs2m_reg_s1_3 = 1'h0;
        vs2m_reg_s1_4 = 1'h0;
        vs2m_reg_s1_5 = 1'h0;
        vs2m_reg_s1_6 = 1'h0;
        vs2m_reg_s1_7 = 1'h0;
        vs2m_reg_s1_8 = 1'h0;
        vs2m_reg_s1_9 = 1'h0;
        vs2m_reg_s1_10 = 1'h0;
        vs2m_reg_s1_11 = 1'h0;
        vs2m_reg_s1_12 = 1'h0;
        vs2m_reg_s1_13 = 1'h0;
        vs2m_reg_s1_14 = 1'h0;
        vs2m_reg_s1_15 = 1'h0;
        vs2m_reg_s1_16 = 1'h0;
        vs2m_reg_s1_17 = 1'h0;
        vs2m_reg_s1_18 = 1'h0;
        vs2m_reg_s1_19 = 1'h0;
        vs2m_reg_s1_20 = 1'h0;
        vs2m_reg_s1_21 = 1'h0;
        vs2m_reg_s1_22 = 1'h0;
        vs2m_reg_s1_23 = 1'h0;
        vs2m_reg_s1_24 = 1'h0;
        vs2m_reg_s1_25 = 1'h0;
        vs2m_reg_s1_26 = 1'h0;
        vs2m_reg_s1_27 = 1'h0;
        vs2m_reg_s1_28 = 1'h0;
        vs2m_reg_s1_29 = 1'h0;
        vs2m_reg_s1_30 = 1'h0;
        vs2m_reg_s1_31 = 1'h0;
        vs2m_reg_s1_32 = 1'h0;
        vs2m_reg_s1_33 = 1'h0;
        vs2m_reg_s1_34 = 1'h0;
        vs2m_reg_s1_35 = 1'h0;
        vs2m_reg_s1_36 = 1'h0;
        vs2m_reg_s1_37 = 1'h0;
        vs2m_reg_s1_38 = 1'h0;
        vs2m_reg_s1_39 = 1'h0;
        vs2m_reg_s1_40 = 1'h0;
        vs2m_reg_s1_41 = 1'h0;
        vs2m_reg_s1_42 = 1'h0;
        vs2m_reg_s1_43 = 1'h0;
        vs2m_reg_s1_44 = 1'h0;
        vs2m_reg_s1_45 = 1'h0;
        vs2m_reg_s1_46 = 1'h0;
        vs2m_reg_s1_47 = 1'h0;
        vs2m_reg_s1_48 = 1'h0;
        vs2m_reg_s1_49 = 1'h0;
        vs2m_reg_s1_50 = 1'h0;
        vs2m_reg_s1_51 = 1'h0;
        vs2m_reg_s1_52 = 1'h0;
        vs2m_reg_s1_53 = 1'h0;
        vs2m_reg_s1_54 = 1'h0;
        vs2m_reg_s1_55 = 1'h0;
        vs2m_reg_s1_56 = 1'h0;
        vs2m_reg_s1_57 = 1'h0;
        vs2m_reg_s1_58 = 1'h0;
        vs2m_reg_s1_59 = 1'h0;
        vs2m_reg_s1_60 = 1'h0;
        vs2m_reg_s1_61 = 1'h0;
        vs2m_reg_s1_62 = 1'h0;
        vs2m_reg_s1_63 = 1'h0;
        vs2m_reg_s1_64 = 1'h0;
        vs2m_reg_s1_65 = 1'h0;
        vs2m_reg_s1_66 = 1'h0;
        vs2m_reg_s1_67 = 1'h0;
        vs2m_reg_s1_68 = 1'h0;
        vs2m_reg_s1_69 = 1'h0;
        vs2m_reg_s1_70 = 1'h0;
        vs2m_reg_s1_71 = 1'h0;
        vs2m_reg_s1_72 = 1'h0;
        vs2m_reg_s1_73 = 1'h0;
        vs2m_reg_s1_74 = 1'h0;
        vs2m_reg_s1_75 = 1'h0;
        vs2m_reg_s1_76 = 1'h0;
        vs2m_reg_s1_77 = 1'h0;
        vs2m_reg_s1_78 = 1'h0;
        vs2m_reg_s1_79 = 1'h0;
        vs2m_reg_s1_80 = 1'h0;
        vs2m_reg_s1_81 = 1'h0;
        vs2m_reg_s1_82 = 1'h0;
        vs2m_reg_s1_83 = 1'h0;
        vs2m_reg_s1_84 = 1'h0;
        vs2m_reg_s1_85 = 1'h0;
        vs2m_reg_s1_86 = 1'h0;
        vs2m_reg_s1_87 = 1'h0;
        vs2m_reg_s1_88 = 1'h0;
        vs2m_reg_s1_89 = 1'h0;
        vs2m_reg_s1_90 = 1'h0;
        vs2m_reg_s1_91 = 1'h0;
        vs2m_reg_s1_92 = 1'h0;
        vs2m_reg_s1_93 = 1'h0;
        vs2m_reg_s1_94 = 1'h0;
        vs2m_reg_s1_95 = 1'h0;
        vs2m_reg_s1_96 = 1'h0;
        vs2m_reg_s1_97 = 1'h0;
        vs2m_reg_s1_98 = 1'h0;
        vs2m_reg_s1_99 = 1'h0;
        vs2m_reg_s1_100 = 1'h0;
        vs2m_reg_s1_101 = 1'h0;
        vs2m_reg_s1_102 = 1'h0;
        vs2m_reg_s1_103 = 1'h0;
        vs2m_reg_s1_104 = 1'h0;
        vs2m_reg_s1_105 = 1'h0;
        vs2m_reg_s1_106 = 1'h0;
        vs2m_reg_s1_107 = 1'h0;
        vs2m_reg_s1_108 = 1'h0;
        vs2m_reg_s1_109 = 1'h0;
        vs2m_reg_s1_110 = 1'h0;
        vs2m_reg_s1_111 = 1'h0;
        vs2m_reg_s1_112 = 1'h0;
        vs2m_reg_s1_113 = 1'h0;
        vs2m_reg_s1_114 = 1'h0;
        vs2m_reg_s1_115 = 1'h0;
        vs2m_reg_s1_116 = 1'h0;
        vs2m_reg_s1_117 = 1'h0;
        vs2m_reg_s1_118 = 1'h0;
        vs2m_reg_s1_119 = 1'h0;
        vs2m_reg_s1_120 = 1'h0;
        vs2m_reg_s1_121 = 1'h0;
        vs2m_reg_s1_122 = 1'h0;
        vs2m_reg_s1_123 = 1'h0;
        vs2m_reg_s1_124 = 1'h0;
        vs2m_reg_s1_125 = 1'h0;
        vs2m_reg_s1_126 = 1'h0;
        vs2m_reg_s1_127 = 1'h0;
        vs2m_uop_vid_reg_s1 = 16'h0;
        vd_reg = 128'h0;
        vstartRemain_reg_s1 = 7'h0;
        vl_reg = 8'h0;
        vstart_reg = 7'h0;
        vm_reg = 1'h0;
        ma_reg = 1'h0;
        ta_reg = 1'h0;
        vsew_reg = 2'h0;
        uopIdx_reg = 6'h0;
        vlRemainBytes_reg = 11'h0;
        vstartRemain_reg = 7'h0;
        old_vd_reg = 128'h0;
        vmask_reg = 128'h0;
        reg_vcpop_m = 1'h0;
        reg_vfirst_m = 1'h0;
        reg_vmsbf_m = 1'h0;
        reg_vmsif_m = 1'h0;
        reg_vmsof_m = 1'h0;
        reg_viota_m = 1'h0;
        reg_vid_v = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_out_vd =
    {1'h0, vstart_reg} >= vl_reg & ~reg_vfirst_m & ~reg_vcpop_m
      ? old_vd_reg
      : reg_vmsbf_m | reg_vmsif_m | reg_vmsof_m
          ? _old_vd_vl_mask_T_1[127:0]
            | (_GEN_33 & ~(vmask_reg | _vd_mask_T) | vd_reg & (vmask_reg | _vd_mask_T))
            & 128'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF >> 8'(8'h80 - vl_reg)
          : (reg_vid_v | reg_viota_m) & ~(uopIdx_reg[0])
              ? ({vid_vd_15,
                  vid_vd_14,
                  vid_vd_13,
                  vid_vd_12,
                  vid_vd_11,
                  vid_vd_10,
                  vid_vd_9,
                  vid_vd_8,
                  vid_vd_7,
                  vid_vd_6,
                  vid_vd_5,
                  vid_vd_4,
                  vid_vd_3,
                  vid_vd_2,
                  vid_vd_1,
                  vd_reg_byte_0} & vmask_vd_bits | _GEN_33 & ~vmask_vd_bits)
                & vmask_tail_bits & _vmask_vstart_bits_T[127:0]
                | ({128{ta_reg}} | old_vd_reg) & ~vmask_tail_bits | old_vd_reg
                & ~(_vmask_vstart_bits_T[127:0])
              : vd_reg;
endmodule

