---
title: 3.2 主存储器
---

## 0. 主存储器的基本组成

### 1. 基本的半导体元件及原理
存储体由多个存储单元构成

每个存储单元由多个存储元组成


![存储元](image.png =200x)

MOS管：电控开关，输入电压达到阈值时，MOS管就可以接通


高电平下，电容开始充电；低电平下，电容不会充电

电容可以保存电荷(信息)，并在MOS管接通时进行读出/读入

![存储单元](image-1.png =300x)

红线接通高电平时，可以接通该行所有的MOS管

一行存储元称为存储单元

多个存储单元称为存储体

一个存储单元能读出来的数据称为存储字

**总容量=存储单元个数×存储字长**


MAR的作用是选择接通对应的**字选线**(就是控制MOS管的红线)

![控制电路](image-3.png)

控制电路的作用是防止MAR数据稳定前将数据发送至译码器，同时也防止输出信号在稳定前被MDR传输出去

片选线：发出芯片选择信号(CS)，该信号低电平时，控制电路的开关接通

读/写控制线：低电平时，允许读/写

当只采用一根读写线时，低电平允许写，高电平允许读

为了保证译码器的稳定可靠，还需要再译码器后增加一个驱动器，用于放大译码器

8×8的存储芯片

第一个数字表示的是有几个存储单元

第二个数字表示的是字长

常见的描述：

8K×8位，即$2^{13}×8bit$

8K×1位，即$2^{13}×1bit$

64K×16位，即$2^{16}×16bit$

### 2.寻址

字长为4B

总容量为1KB

按字节寻址：1K个单元，每个单元1B，总地址线10根($1024=2^{10}$)

按字寻址：256个单元，每个单元4B(字长为4B)，直接将地址算术右移2为就是字的地址了



n位地址→$2^n$个存储单元


## 1. SRAM和DRAM芯片

DRAM，动态RAM，用于主存

SRAM，静态RAM，用于Cache










































































