<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.6.0" version="1.0">
  This file is intended to be loaded by Logisim-evolution(https://github.com/logisim-evolution/).

  <lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool name="Probe">
      <a name="appearance" val="NewPins"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;&#13;
use ieee.std_logic_1164.all;&#13;
&#13;
entity TCL_Generic is&#13;
  port(&#13;
    --Insert input ports below&#13;
    horloge_i  : in  std_logic;                    -- input bit example&#13;
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example&#13;
&#13;
	  --Insert output ports below&#13;
    max_o      : out std_logic;                    -- output bit example&#13;
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example&#13;
  );&#13;
end TCL_Generic;&#13;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <lib desc="#Input/Output-Extra" name="10"/>
  <lib desc="#Soc" name="11">
    <tool name="Rv32im">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="Nios2">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocBus">
      <a name="SocBusIdentifier" val="0x0000017DBA079EB2f352d33"/>
    </tool>
    <tool name="Socmem">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocPio">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocVga">
      <a name="SocBusSelection" val=""/>
    </tool>
    <tool name="SocJtagUart">
      <a name="SocBusSelection" val=""/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Wiring Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool lib="1" name="XOR Gate"/>
    <tool lib="1" name="NAND Gate"/>
    <tool lib="1" name="NOR Gate"/>
    <sep/>
    <tool lib="4" name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool lib="4" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
  </toolbar>
  <circuit name="main">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="main"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <a name="downloadFrequency" val="-1.0"/>
    <a name="simulationFrequency" val="1.0"/>
    <comp lib="0" loc="(160,70)" name="Constant"/>
    <comp lib="0" loc="(80,220)" name="Clock"/>
    <comp lib="1" loc="(380,180)" name="AND Gate"/>
    <comp lib="1" loc="(540,180)" name="AND Gate"/>
    <comp lib="1" loc="(700,180)" name="AND Gate"/>
    <comp lib="1" loc="(810,280)" name="NAND Gate">
      <a name="facing" val="west"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="1" loc="(900,210)" name="NOT Gate">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="4" loc="(280,190)" name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(440,190)" name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(600,190)" name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(760,190)" name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <wire from="(160,130)" to="(160,220)"/>
    <wire from="(160,130)" to="(320,130)"/>
    <wire from="(160,220)" to="(270,220)"/>
    <wire from="(160,70)" to="(260,70)"/>
    <wire from="(260,200)" to="(260,240)"/>
    <wire from="(260,200)" to="(270,200)"/>
    <wire from="(260,240)" to="(270,240)"/>
    <wire from="(260,70)" to="(260,200)"/>
    <wire from="(260,70)" to="(420,70)"/>
    <wire from="(300,250)" to="(300,280)"/>
    <wire from="(300,280)" to="(460,280)"/>
    <wire from="(320,130)" to="(320,160)"/>
    <wire from="(320,130)" to="(480,130)"/>
    <wire from="(320,160)" to="(330,160)"/>
    <wire from="(330,200)" to="(330,220)"/>
    <wire from="(330,220)" to="(390,220)"/>
    <wire from="(380,180)" to="(400,180)"/>
    <wire from="(390,90)" to="(390,220)"/>
    <wire from="(390,90)" to="(930,90)"/>
    <wire from="(400,180)" to="(400,220)"/>
    <wire from="(400,220)" to="(430,220)"/>
    <wire from="(420,200)" to="(420,240)"/>
    <wire from="(420,200)" to="(430,200)"/>
    <wire from="(420,240)" to="(430,240)"/>
    <wire from="(420,70)" to="(420,200)"/>
    <wire from="(420,70)" to="(580,70)"/>
    <wire from="(460,250)" to="(460,280)"/>
    <wire from="(460,280)" to="(620,280)"/>
    <wire from="(480,130)" to="(480,160)"/>
    <wire from="(480,130)" to="(640,130)"/>
    <wire from="(480,160)" to="(490,160)"/>
    <wire from="(490,200)" to="(490,220)"/>
    <wire from="(490,220)" to="(550,220)"/>
    <wire from="(540,180)" to="(560,180)"/>
    <wire from="(550,110)" to="(550,220)"/>
    <wire from="(550,110)" to="(920,110)"/>
    <wire from="(560,180)" to="(560,220)"/>
    <wire from="(560,220)" to="(590,220)"/>
    <wire from="(580,200)" to="(580,240)"/>
    <wire from="(580,200)" to="(590,200)"/>
    <wire from="(580,240)" to="(590,240)"/>
    <wire from="(580,70)" to="(580,200)"/>
    <wire from="(580,70)" to="(740,70)"/>
    <wire from="(620,250)" to="(620,280)"/>
    <wire from="(620,280)" to="(780,280)"/>
    <wire from="(640,130)" to="(640,160)"/>
    <wire from="(640,160)" to="(650,160)"/>
    <wire from="(650,200)" to="(650,220)"/>
    <wire from="(650,220)" to="(710,220)"/>
    <wire from="(700,180)" to="(720,180)"/>
    <wire from="(710,150)" to="(710,220)"/>
    <wire from="(710,150)" to="(900,150)"/>
    <wire from="(720,180)" to="(720,220)"/>
    <wire from="(720,220)" to="(750,220)"/>
    <wire from="(740,200)" to="(740,240)"/>
    <wire from="(740,200)" to="(750,200)"/>
    <wire from="(740,240)" to="(750,240)"/>
    <wire from="(740,70)" to="(740,200)"/>
    <wire from="(780,250)" to="(780,280)"/>
    <wire from="(780,280)" to="(810,280)"/>
    <wire from="(80,220)" to="(160,220)"/>
    <wire from="(810,200)" to="(890,200)"/>
    <wire from="(870,260)" to="(890,260)"/>
    <wire from="(870,270)" to="(900,270)"/>
    <wire from="(870,290)" to="(920,290)"/>
    <wire from="(870,300)" to="(930,300)"/>
    <wire from="(890,200)" to="(890,260)"/>
    <wire from="(900,150)" to="(900,180)"/>
    <wire from="(900,210)" to="(900,270)"/>
    <wire from="(920,110)" to="(920,290)"/>
    <wire from="(930,90)" to="(930,300)"/>
  </circuit>
</project>
