Fitter report for AlienMain
Tue Mar 17 17:35:11 2020
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. LogicLock Region Resource Usage
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Fitter RAM Summary
 19. Fitter DSP Block Usage Summary
 20. DSP Block Details
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 17 17:35:11 2020    ;
; Quartus II Version                 ; 7.1 Build 156 04/30/2007 SJ Full Version ;
; Revision Name                      ; AlienMain                                ;
; Top-level Entity Name              ; AlienMain                                ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,145 / 18,752 ( 6 % )                   ;
;     Total combinational functions  ; 875 / 18,752 ( 5 % )                     ;
;     Dedicated logic registers      ; 602 / 18,752 ( 3 % )                     ;
; Total registers                    ; 602                                      ;
; Total pins                         ; 55 / 315 ( 17 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 3,968 / 239,616 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                         ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                ; Setting                        ; Default Value                  ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                ; EP2C20F484C7                   ;                                ;
; Fit Attempts to Skip                                                  ; 0                              ; 0.0                            ;
; Always Enable Input Buffers                                           ; Off                            ; Off                            ;
; Router Timing Optimization Level                                      ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                              ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                  ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                           ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                          ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                       ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                            ; On                             ; On                             ;
; Limit to One Fitting Attempt                                          ; Off                            ; Off                            ;
; Final Placement Optimizations                                         ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                           ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                         ; 1                              ; 1                              ;
; PCI I/O                                                               ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                 ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                             ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                    ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/II GX/III Cyclone II/III Arria GX ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                     ; On                             ; On                             ;
; Auto Merge PLLs                                                       ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting        ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance    ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                          ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                           ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                             ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                ; Off                            ; Off                            ;
; Fitter Effort                                                         ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                       ; Normal                         ; Normal                         ;
; Auto Global Clock                                                     ; On                             ; On                             ;
; Auto Global Register Control Signals                                  ; On                             ; On                             ;
; Stop After Congestion Map Generation                                  ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                     ; Off                            ; Off                            ;
; Use smart compilation                                                 ; Off                            ; Off                            ;
+-----------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/Sys Proj/FPGA/Main Project Code/Main/AlienMain.pin.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                    ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                              ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,145 / 18,752 ( 6 % )                                                                                             ;
;     -- Combinational with no register       ; 543                                                                                                                ;
;     -- Register only                        ; 270                                                                                                                ;
;     -- Combinational with a register        ; 332                                                                                                                ;
;                                             ;                                                                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                                                                    ;
;     -- 4 input functions                    ; 291                                                                                                                ;
;     -- 3 input functions                    ; 224                                                                                                                ;
;     -- <=2 input functions                  ; 360                                                                                                                ;
;     -- Register only                        ; 270                                                                                                                ;
;                                             ;                                                                                                                    ;
; Logic elements by mode                      ;                                                                                                                    ;
;     -- normal mode                          ; 663                                                                                                                ;
;     -- arithmetic mode                      ; 212                                                                                                                ;
;                                             ;                                                                                                                    ;
; Total registers*                            ; 602 / 19,649 ( 3 % )                                                                                               ;
;     -- Dedicated logic registers            ; 602 / 18,752 ( 3 % )                                                                                               ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                                                                                                    ;
;                                             ;                                                                                                                    ;
; Total LABs:  partially or completely used   ; 106 / 1,172 ( 9 % )                                                                                                ;
; User inserted logic elements                ; 0                                                                                                                  ;
; Virtual pins                                ; 0                                                                                                                  ;
; I/O pins                                    ; 55 / 315 ( 17 % )                                                                                                  ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                     ;
; Global signals                              ; 9                                                                                                                  ;
; M4Ks                                        ; 1 / 52 ( 2 % )                                                                                                     ;
; Total memory bits                           ; 3,968 / 239,616 ( 2 % )                                                                                            ;
; Total RAM block bits                        ; 4,608 / 239,616 ( 2 % )                                                                                            ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )                                                                                                     ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                      ;
; Global clocks                               ; 9 / 16 ( 56 % )                                                                                                    ;
; Average interconnect usage                  ; 1%                                                                                                                 ;
; Peak interconnect usage                     ; 3%                                                                                                                 ;
; Maximum fan-out node                        ; clk~clkctrl                                                                                                        ;
; Maximum fan-out                             ; 348                                                                                                                ;
; Highest non-global fan-out signal           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trigger_setup_ena ;
; Highest non-global fan-out                  ; 109                                                                                                                ;
; Total fan-out                               ; 4527                                                                                                               ;
; Average fan-out                             ; 2.60                                                                                                               ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                                                                                              ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks  ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins  ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+
; Root Region      ; X0_Y0  ; 51    ; 28     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0 (0)       ; 0 (0) ; 0 (0)        ; 0 (0)   ; 0 (0)     ; 0 (0) ; 0 (0)        ; 0 (0)        ; 0 (0)             ; 0 (0)            ;
+------------------+--------+-------+--------+-------------+---------------------------+---------------+-------------+-------+--------------+---------+-----------+-------+--------------+--------------+-------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; MOSI           ; B13   ; 4        ; 26           ; 27           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK           ; A14   ; 4        ; 29           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SS             ; A13   ; 4        ; 26           ; 27           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[0] ; H12   ; 4        ; 31           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[1] ; H14   ; 4        ; 42           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[2] ; E14   ; 4        ; 35           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[3] ; F15   ; 4        ; 39           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[4] ; F12   ; 4        ; 31           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[5] ; C14   ; 4        ; 39           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SwitchInput[6] ; D15   ; 4        ; 39           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk            ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; BCD[0]    ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[10]   ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[11]   ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[12]   ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[13]   ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[14]   ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[15]   ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[16]   ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[17]   ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[18]   ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[19]   ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[1]    ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[20]   ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[2]    ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[3]    ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[4]    ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[5]    ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[6]    ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[7]    ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[8]    ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; BCD[9]    ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DCOut1[0] ; H18   ; 5        ; 50           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DCOut1[1] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DCOut2[0] ; N15   ; 6        ; 50           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; DCOut2[1] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[0] ; D14   ; 4        ; 35           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[1] ; D16   ; 4        ; 42           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[2] ; C18   ; 4        ; 48           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[3] ; C20   ; 5        ; 50           ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[4] ; D20   ; 5        ; 50           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[5] ; F20   ; 5        ; 50           ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[6] ; E18   ; 5        ; 50           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LEDOut[7] ; C19   ; 5        ; 50           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; MISO      ; B14   ; 4        ; 29           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SigOut    ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; State[0]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; State[1]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; State[2]  ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; State[3]  ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; State[4]  ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 24 / 33 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 14 / 40 ( 35 % ) ; 3.3V          ; --           ;
; 5        ; 6 / 39 ( 15 % )  ; 3.3V          ; --           ;
; 6        ; 10 / 36 ( 28 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; SS                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; MOSI                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; MISO                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; BCD[17]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; BCD[16]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; SwitchInput[5]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; LEDOut[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; LEDOut[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C20      ; 239        ; 5        ; LEDOut[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; BCD[13]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; BCD[12]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; BCD[20]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; LEDOut[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; SwitchInput[6]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; LEDOut[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; LEDOut[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; BCD[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; BCD[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; BCD[18]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; BCD[19]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; SwitchInput[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; LEDOut[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; BCD[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; BCD[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; SwitchInput[4]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; SwitchInput[3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; LEDOut[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; BCD[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; BCD[14]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; BCD[15]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; BCD[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; BCD[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; BCD[10]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; BCD[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; BCD[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; SwitchInput[0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; SwitchInput[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; DCOut1[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; BCD[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; BCD[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; DCOut2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; DCOut1[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; SigOut                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; DCOut2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; State[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; State[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; State[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; State[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; State[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |AlienMain                                                                                           ; 1145 (29)   ; 602 (19)                  ; 0 (0)         ; 3968        ; 1    ; 2            ; 0       ; 1         ; 55   ; 0            ; 543 (10)     ; 270 (4)           ; 332 (13)         ; |AlienMain                                                                                                                                                                                                                                                                                               ; work         ;
;    |DCControl:comb_11|                                                                               ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |AlienMain|DCControl:comb_11                                                                                                                                                                                                                                                                             ; work         ;
;    |DCControl:comb_12|                                                                               ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |AlienMain|DCControl:comb_12                                                                                                                                                                                                                                                                             ; work         ;
;    |LED:comb_7|                                                                                      ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |AlienMain|LED:comb_7                                                                                                                                                                                                                                                                                    ; work         ;
;    |SPIBus:comb_5|                                                                                   ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 15 (15)           ; 17 (17)          ; |AlienMain|SPIBus:comb_5                                                                                                                                                                                                                                                                                 ; work         ;
;    |ServoControl:comb_6|                                                                             ; 313 (74)    ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 291 (52)     ; 0 (0)             ; 22 (22)          ; |AlienMain|ServoControl:comb_6                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div0|                                                                              ; 239 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (0)      ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_divide:Div0                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_lem:auto_generated|                                                             ; 239 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (0)      ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_vlh:divider|                                                            ; 239 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (0)      ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_03f:divider|                                                               ; 239 (239)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 239 (239)    ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult0|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_mult:Mult0                                                                                                                                                                                                                                                            ; work         ;
;          |mult_c111:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlienMain|ServoControl:comb_6|lpm_mult:Mult0|mult_c111:auto_generated                                                                                                                                                                                                                                   ; work         ;
;    |bcd_decode_display:comb_8|                                                                       ; 189 (20)    ; 29 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (10)     ; 1 (0)             ; 35 (6)           ; |AlienMain|bcd_decode_display:comb_8                                                                                                                                                                                                                                                                     ; work         ;
;       |display_drv:hundredths|                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |AlienMain|bcd_decode_display:comb_8|display_drv:hundredths                                                                                                                                                                                                                                              ; work         ;
;       |display_drv:tenths|                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |AlienMain|bcd_decode_display:comb_8|display_drv:tenths                                                                                                                                                                                                                                                  ; work         ;
;       |display_drv:units|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |AlienMain|bcd_decode_display:comb_8|display_drv:units                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_divide:Div0|                                                                              ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div0                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_divide_0dm:auto_generated|                                                             ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |sign_div_unsign_akh:divider|                                                            ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                                                                                                                                                                                           ; work         ;
;                |alt_u_div_mve:divider|                                                               ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider                                                                                                                                                                     ; work         ;
;       |lpm_divide:Div1|                                                                              ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div1                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_divide_dem:auto_generated|                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div1|lpm_divide_dem:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |sign_div_unsign_nlh:divider|                                                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                           ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider                                                                                                                                                                     ; work         ;
;       |lpm_divide:Mod0|                                                                              ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 4 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod0                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_divide_35m:auto_generated|                                                             ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 4 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod0|lpm_divide_35m:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |sign_div_unsign_akh:divider|                                                            ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 4 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider                                                                                                                                                                                           ; work         ;
;                |alt_u_div_mve:divider|                                                               ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 4 (4)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider                                                                                                                                                                     ; work         ;
;       |lpm_divide:Mod1|                                                                              ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 7 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod1                                                                                                                                                                                                                                                     ; work         ;
;          |lpm_divide_g6m:auto_generated|                                                             ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 7 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated                                                                                                                                                                                                                       ; work         ;
;             |sign_div_unsign_nlh:divider|                                                            ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 7 (0)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider                                                                                                                                                                                           ; work         ;
;                |alt_u_div_g2f:divider|                                                               ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 7 (7)            ; |AlienMain|bcd_decode_display:comb_8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider                                                                                                                                                                     ; work         ;
;    |sld_hub:sld_hub_inst|                                                                            ; 109 (22)    ; 79 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (15)      ; 16 (0)            ; 63 (27)          ; |AlienMain|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_decode:instruction_decoder|                                                               ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |AlienMain|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                           ; work         ;
;          |decode_aoi:auto_generated|                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |AlienMain|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_aoi:auto_generated                                                                                                                                                                                                                 ; work         ;
;       |lpm_shiftreg:jtag_ir_register|                                                                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; |AlienMain|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                            ; work         ;
;       |sld_dffex:BROADCAST|                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA_0|                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                      ; work         ;
;       |sld_dffex:IRF_ENA|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                        ; work         ;
;       |sld_dffex:IRSR|                                                                               ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                           ; work         ;
;       |sld_dffex:RESET|                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                          ; work         ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                     ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                 ; work         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |AlienMain|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                        ; work         ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                    ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |AlienMain|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                ; work         ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                      ; 17 (17)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |AlienMain|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                  ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 453 (1)     ; 406 (0)                   ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (1)       ; 234 (0)           ; 172 (0)          ; |AlienMain|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 452 (133)   ; 406 (128)                 ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (5)       ; 234 (94)          ; 172 (4)          ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;             |altsyncram_5ri2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5ri2:auto_generated                                                                                                                                           ; work         ;
;          |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 17 (2)      ; 15 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 7 (0)             ; 8 (1)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                       ; work         ;
;             |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 8 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                         ; work         ;
;                |cntr_djk:auto_generated|                                                             ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_djk:auto_generated                                                                                 ; work         ;
;             |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                            ; work         ;
;          |sld_ela_control:ela_control|                                                               ; 248 (9)     ; 197 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (6)       ; 133 (0)           ; 95 (4)           ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 186 (0)     ; 155 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 124 (0)           ; 62 (0)           ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 93 (93)     ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 93 (93)           ; 0 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 93 (0)      ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (0)            ; 62 (0)           ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;             |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 15 (15)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                      ; work         ;
;             |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 8 (1)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                  ; work         ;
;                |lpm_counter:post_trigger_counter|                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                 ; work         ;
;                   |cntr_ofj:auto_generated|                                                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|cntr_ofj:auto_generated                                                                         ; work         ;
;             |sld_ela_seg_state_machine:sm2|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                ; work         ;
;             |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 14 (1)      ; 8 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 12 (1)           ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                               ; work         ;
;                |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                   ; work         ;
;                   |cmpr_nth:auto_generated|                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_nth:auto_generated                                           ; work         ;
;                |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 8 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                   ; work         ;
;                   |cntr_noi:auto_generated|                                                          ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_noi:auto_generated                                           ; work         ;
;             |sld_ela_state_machine:sm1|                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                    ; work         ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 66 (6)      ; 58 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 58 (0)           ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                |cntr_umh:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_umh:auto_generated                                                       ; work         ;
;             |lpm_counter:read_pointer_counter|                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                |cntr_3di:auto_generated|                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_3di:auto_generated                                                                                ; work         ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |AlienMain|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; MISO           ; Output   ; --            ; --            ; --                    ; --  ;
; SigOut         ; Output   ; --            ; --            ; --                    ; --  ;
; DCOut1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; DCOut1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; DCOut2[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; DCOut2[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[16]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[17]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[18]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[19]        ; Output   ; --            ; --            ; --                    ; --  ;
; BCD[20]        ; Output   ; --            ; --            ; --                    ; --  ;
; State[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; State[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; State[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; State[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; State[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDOut[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; SwitchInput[5] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[4] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[3] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[2] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; SwitchInput[6] ; Input    ; 6             ; 6             ; --                    ; --  ;
; clk            ; Input    ; 0             ; 0             ; --                    ; --  ;
; SCLK           ; Input    ; 6             ; 6             ; --                    ; --  ;
; SS             ; Input    ; 6             ; 6             ; --                    ; --  ;
; MOSI           ; Input    ; 6             ; 6             ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+
; SwitchInput[5]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[28]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[28]        ; 0                 ; 6       ;
; SwitchInput[4]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[27]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[27]~feeder ; 0                 ; 6       ;
; SwitchInput[3]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[26]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[26]~feeder ; 0                 ; 6       ;
; SwitchInput[2]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[25]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[25]~feeder ; 0                 ; 6       ;
; SwitchInput[1]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[24]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[24]        ; 0                 ; 6       ;
; SwitchInput[0]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[23]     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[23]~feeder ; 1                 ; 6       ;
; SwitchInput[6]                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[29]     ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[29]        ; 1                 ; 6       ;
; clk                                                                                                    ;                   ;         ;
; SCLK                                                                                                   ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[30]     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[30]        ; 0                 ; 6       ;
;      - SPIBus:comb_5|SCLKreg[0]~feeder                                                                 ; 0                 ; 6       ;
; SS                                                                                                     ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[17]     ; 0                 ; 6       ;
;      - SPIBus:comb_5|SSreg[0]~feeder                                                                   ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[17]~feeder ; 0                 ; 6       ;
; MOSI                                                                                                   ;                   ;         ;
;      - SPIBus:comb_5|MOSIreg[0]                                                                        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[8]      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[8]         ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; LED:comb_7|Selector4~26                                                                                                                                                                                                                                        ; LCCOMB_X42_Y17_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; LEDCode[0]                                                                                                                                                                                                                                                     ; LCFF_X26_Y16_N17   ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; LEDCode[1]                                                                                                                                                                                                                                                     ; LCFF_X30_Y16_N1    ; 12      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; SPIBus:comb_5|Equal1~79                                                                                                                                                                                                                                        ; LCCOMB_X27_Y16_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SPIBus:comb_5|OutputBuffer[7]~698                                                                                                                                                                                                                              ; LCCOMB_X27_Y19_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; SPIBus:comb_5|OutputBuffer[7]~699                                                                                                                                                                                                                              ; LCCOMB_X27_Y16_N4  ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ServoPos[3]~506                                                                                                                                                                                                                                                ; LCCOMB_X29_Y17_N6  ; 8       ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; Speed1[1]~215                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y17_N10 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Speed2[1]~227                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y17_N8  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y14_N0     ; 256     ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                            ; PIN_L1             ; 348     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                                                                                                                ; LCFF_X25_Y11_N11   ; 32      ; Async. clear             ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                          ; LCCOMB_X24_Y12_N8  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~65                                                                                                                                                                                                                          ; LCCOMB_X24_Y12_N4  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                                                         ; LCCOMB_X25_Y12_N16 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|comb~52                                                                                                                                                                                                                                   ; LCCOMB_X25_Y12_N14 ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                                      ; LCFF_X27_Y11_N1    ; 19      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~273                                                                                                                                                                                                                   ; LCCOMB_X25_Y12_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                                                             ; LCFF_X26_Y12_N21   ; 2       ; Async. clear             ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[4]                                                                                                                                                                                                             ; LCFF_X26_Y12_N3    ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                                        ; LCFF_X24_Y11_N21   ; 13      ; Async. clear             ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                       ; LCFF_X25_Y11_N15   ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                       ; LCFF_X24_Y11_N7    ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                        ; LCFF_X24_Y11_N3    ; 11      ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|WORD_SR[0]~807                                                                                                                                                                                                    ; LCCOMB_X23_Y11_N8  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~438                                                                                                                                                                                               ; LCCOMB_X23_Y11_N2  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[0]~443                                                                                                                                                                                               ; LCCOMB_X23_Y11_N4  ; 5       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|comb~148                                                                                                                                                                                  ; LCCOMB_X32_Y12_N30 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCCOMB_X26_Y12_N28 ; 185     ; Async. clear             ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena                                                                                                           ; LCCOMB_X32_Y12_N14 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|buffer_write_ena_int~43                                                                                                                                       ; LCCOMB_X32_Y12_N24 ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|gen_non_zero_sample_depth~0                                                                                                                                   ; LCCOMB_X26_Y12_N22 ; 7       ; Async. clear             ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|gen_non_zero_sample_depth~1                                                                                                                                   ; LCCOMB_X31_Y13_N0  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_nth:auto_generated|aeb_int~51 ; LCCOMB_X27_Y12_N0  ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|cntr_noi:auto_generated|_~2        ; LCCOMB_X29_Y12_N6  ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                             ; LCCOMB_X25_Y12_N28 ; 109     ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~45                                                                                                ; LCCOMB_X40_Y15_N16 ; 7       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X26_Y12_N10 ; 7       ; Async. clear             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_umh:auto_generated|cout_actual            ; LCCOMB_X40_Y15_N14 ; 5       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                        ; LCCOMB_X25_Y12_N24 ; 5       ; Async. clear             ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~1007                                                                                                                                                     ; LCCOMB_X25_Y12_N4  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~393                                                                                                                                                 ; LCCOMB_X25_Y12_N2  ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                     ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                             ; JTAG_X1_Y14_N0     ; 256     ; Global Clock         ; GCLK3            ; --                        ;
; clk                                                                                                                                                                      ; PIN_L1             ; 348     ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|CLR_SIGNAL                                                                                                                                          ; LCFF_X25_Y11_N11   ; 32      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                       ; LCFF_X26_Y12_N21   ; 2       ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                  ; LCFF_X24_Y11_N21   ; 13      ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                           ; LCCOMB_X26_Y12_N28 ; 185     ; Global Clock         ; GCLK0            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|gen_non_zero_sample_depth~0                                             ; LCCOMB_X26_Y12_N22 ; 7       ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset ; LCCOMB_X26_Y12_N10 ; 7       ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena  ; LCCOMB_X25_Y12_N24 ; 5       ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                             ; 109     ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                                        ; 50      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                             ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                           ; 31      ;
; bcd_decode_display:comb_8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_9_result_int[8]~30                                                                                                           ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                   ; 22      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[8]~32                                                                                                                ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[8]~32                                                                                                                ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[8]~32                                                                                                                ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[8]~32                                                                                                                ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[8]~32                                                                                                                ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[8]~32                                                                                                                 ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[8]~32                                                                                                                 ; 20      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[8]~32                                                                                                                 ; 20      ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                                      ; 19      ;
; bcd_decode_display:comb_8|lpm_divide:Mod1|lpm_divide_g6m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~30                                                                                                           ; 19      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[7]~28                                                                                                                 ; 19      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~68                                                                                                                                    ; 17      ;
; ServoPos[3]~506                                                                                                                                                                                                                                                ; 16      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                            ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~10                                                                                                                                                                                    ; 15      ;
; ServoControl:comb_6|LessThan3~222                                                                                                                                                                                                                              ; 14      ;
; SPIBus:comb_5|DataOut[5]                                                                                                                                                                                                                                       ; 14      ;
; LEDCode[2]                                                                                                                                                                                                                                                     ; 14      ;
; bcd_decode_display:comb_8|lpm_divide:Div1|lpm_divide_dem:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_g2f:divider|add_sub_8_result_int[8]~30                                                                                                           ; 13      ;
; sld_hub:sld_hub_inst|sld_dffex:BROADCAST|Q[0]                                                                                                                                                                                                                  ; 12      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                       ; 12      ;
; LEDCode[1]                                                                                                                                                                                                                                                     ; 12      ;
; bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~20                                                                                                           ; 12      ;
; bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~16                                                                                                           ; 12      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                        ; 11      ;
; SPIBus:comb_5|DataOut[4]                                                                                                                                                                                                                                       ; 11      ;
; SPIBus:comb_5|OutputBuffer[7]~698                                                                                                                                                                                                                              ; 11      ;
; bcd_decode_display:comb_8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~20                                                                                                           ; 11      ;
; bcd_decode_display:comb_8|lpm_divide:Mod0|lpm_divide_35m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~16                                                                                                           ; 11      ;
; ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~68                                                                                                                                    ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[5]                                                                                                               ; 10      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                   ; 10      ;
; SPIBus:comb_5|DataOut[1]                                                                                                                                                                                                                                       ; 10      ;
; SPIBus:comb_5|DataOut[2]                                                                                                                                                                                                                                       ; 10      ;
; SPIBus:comb_5|DataOut[6]                                                                                                                                                                                                                                       ; 10      ;
; LEDCode[0]                                                                                                                                                                                                                                                     ; 10      ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[3]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[3]                                                                                                                                                                                        ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|cmpr_nth:auto_generated|aeb_int~51 ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                     ; 9       ;
; SPIBus:comb_5|DataOut[3]                                                                                                                                                                                                                                       ; 9       ;
; bcd_decode_display:comb_8|lpm_divide:Div0|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~20                                                                                                           ; 9       ;
; sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0]~273                                                                                                                                                                                                                   ; 8       ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                          ; 8       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5ri2:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 31           ; 128          ; 31           ; yes                    ; no                      ; yes                    ; no                      ; 3968 ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1    ; None ; M4K_X41_Y15 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ServoControl:comb_6|lpm_mult:Mult0|mult_c111:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ServoControl:comb_6|lpm_mult:Mult0|mult_c111:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,157 / 54,004 ( 2 % ) ;
; C16 interconnects          ; 15 / 2,100 ( < 1 % )   ;
; C4 interconnects           ; 473 / 36,000 ( 1 % )   ;
; Direct links               ; 344 / 54,004 ( < 1 % ) ;
; Global clocks              ; 9 / 16 ( 56 % )        ;
; Local interconnects        ; 626 / 18,752 ( 3 % )   ;
; R24 interconnects          ; 14 / 1,900 ( < 1 % )   ;
; R4 interconnects           ; 666 / 46,920 ( 1 % )   ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.82) ; Number of LABs  (Total = 106) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 10                            ;
; 2                                           ; 8                             ;
; 3                                           ; 14                            ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 1                             ;
; 13                                          ; 1                             ;
; 14                                          ; 1                             ;
; 15                                          ; 2                             ;
; 16                                          ; 58                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.36) ; Number of LABs  (Total = 106) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 28                            ;
; 1 Clock                            ; 61                            ;
; 1 Clock enable                     ; 27                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 3                             ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 5                             ;
; 2 Clocks                           ; 15                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.28) ; Number of LABs  (Total = 106) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 7                             ;
; 6                                            ; 6                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 13                            ;
; 16                                           ; 8                             ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 1                             ;
; 22                                           ; 2                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 7                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.94) ; Number of LABs  (Total = 106) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 30                            ;
; 2                                               ; 9                             ;
; 3                                               ; 8                             ;
; 4                                               ; 7                             ;
; 5                                               ; 5                             ;
; 6                                               ; 8                             ;
; 7                                               ; 4                             ;
; 8                                               ; 4                             ;
; 9                                               ; 5                             ;
; 10                                              ; 1                             ;
; 11                                              ; 7                             ;
; 12                                              ; 0                             ;
; 13                                              ; 4                             ;
; 14                                              ; 5                             ;
; 15                                              ; 3                             ;
; 16                                              ; 5                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 9.41) ; Number of LABs  (Total = 106) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 4                             ;
; 2                                           ; 24                            ;
; 3                                           ; 4                             ;
; 4                                           ; 6                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 7                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 7                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 2                             ;
; 16                                          ; 4                             ;
; 17                                          ; 2                             ;
; 18                                          ; 2                             ;
; 19                                          ; 3                             ;
; 20                                          ; 3                             ;
; 21                                          ; 0                             ;
; 22                                          ; 3                             ;
; 23                                          ; 2                             ;
; 24                                          ; 0                             ;
; 25                                          ; 1                             ;
; 26                                          ; 1                             ;
; 27                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.1 Build 156 04/30/2007 SJ Full Version
    Info: Processing started: Tue Mar 17 17:35:05 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off AlienMain -c AlienMain
Info: Selected device EP2C20F484C7 for design "AlienMain"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: The Fitter has identified 3 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 741 of 741 atoms in partition Top
    Info: Previous placement does not exist for 655 of 655 atoms in partition sld_signaltap:auto_signaltap_0
    Info: Previous placement does not exist for 172 of 172 atoms in partition sld_hub:sld_hub_inst
Info: Detected 2 design partitions (excluding Top) used without floorplan location assignments.
    Info: Design partition sld_signaltap:auto_signaltap_0 has no floorplan location assignments
    Info: Design partition sld_hub:sld_hub_inst has no floorplan location assignments
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 2 pins of 51 total pins
    Info: Pin LEDOut[7] not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
Info: Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Automatically promoted node sld_hub:sld_hub_inst|CLR_SIGNAL 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|CLR_SIGNAL~_wirecell
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~408
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state~5
        Info: Destination node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~_wirecell
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|gen_non_zero_sample_depth~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load
Info: Automatically promoted node sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out[2]
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|ela_status~133
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out~111
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~108
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_state_machine:sm1|edq~89
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|trigger_out_mode_ff~7
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena~116
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.30 VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  41 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 28 total pin(s) used --  9 pins available
        Info: I/O bank number 3 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.30V VCCIO pins. 14 total pin(s) used --  26 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 5 total pin(s) used --  34 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 10 total pin(s) used --  26 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 53.008 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X29_Y17; Fanout = 10; REG Node = 'ServoPos[0]'
    Info: 2: + IC(0.580 ns) + CELL(3.615 ns) = 4.195 ns; Loc. = DSPMULT_X28_Y17_N0; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_mult:Mult0|mult_c111:auto_generated|mac_mult1~DATAOUT12'
    Info: 3: + IC(0.000 ns) + CELL(0.304 ns) = 4.499 ns; Loc. = DSPOUT_X28_Y17_N2; Fanout = 4; COMB Node = 'ServoControl:comb_6|lpm_mult:Mult0|mult_c111:auto_generated|result[12]'
    Info: 4: + IC(1.620 ns) + CELL(0.517 ns) = 6.636 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[1]~17'
    Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 6.716 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[2]~19'
    Info: 6: + IC(0.000 ns) + CELL(0.080 ns) = 6.796 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[3]~21'
    Info: 7: + IC(0.000 ns) + CELL(0.080 ns) = 6.876 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[4]~23'
    Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 6.956 ns; Loc. = LAB_X39_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[5]~25'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 7.036 ns; Loc. = LAB_X39_Y17; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[6]~27'
    Info: 10: + IC(0.000 ns) + CELL(0.458 ns) = 7.494 ns; Loc. = LAB_X39_Y17; Fanout = 19; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_6_result_int[7]~28'
    Info: 11: + IC(1.047 ns) + CELL(0.177 ns) = 8.718 ns; Loc. = LAB_X36_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[48]~191'
    Info: 12: + IC(0.732 ns) + CELL(0.495 ns) = 9.945 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[1]~19'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 10.025 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[2]~21'
    Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 10.105 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[3]~23'
    Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 10.185 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[4]~25'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 10.265 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[5]~27'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 10.345 ns; Loc. = LAB_X37_Y17; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[6]~29'
    Info: 18: + IC(0.000 ns) + CELL(0.080 ns) = 10.425 ns; Loc. = LAB_X37_Y17; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[7]~31'
    Info: 19: + IC(0.000 ns) + CELL(0.458 ns) = 10.883 ns; Loc. = LAB_X37_Y17; Fanout = 20; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_7_result_int[8]~32'
    Info: 20: + IC(1.073 ns) + CELL(0.177 ns) = 12.133 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[58]~173'
    Info: 21: + IC(1.073 ns) + CELL(0.495 ns) = 13.701 ns; Loc. = LAB_X38_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[3]~23'
    Info: 22: + IC(0.000 ns) + CELL(0.080 ns) = 13.781 ns; Loc. = LAB_X38_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[4]~25'
    Info: 23: + IC(0.000 ns) + CELL(0.080 ns) = 13.861 ns; Loc. = LAB_X38_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[5]~27'
    Info: 24: + IC(0.000 ns) + CELL(0.080 ns) = 13.941 ns; Loc. = LAB_X38_Y17; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[6]~29'
    Info: 25: + IC(0.000 ns) + CELL(0.080 ns) = 14.021 ns; Loc. = LAB_X38_Y17; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[7]~31'
    Info: 26: + IC(0.000 ns) + CELL(0.458 ns) = 14.479 ns; Loc. = LAB_X38_Y17; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_8_result_int[8]~32'
    Info: 27: + IC(1.093 ns) + CELL(0.177 ns) = 15.749 ns; Loc. = LAB_X37_Y15; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[66]~157'
    Info: 28: + IC(1.073 ns) + CELL(0.495 ns) = 17.317 ns; Loc. = LAB_X38_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[3]~23'
    Info: 29: + IC(0.000 ns) + CELL(0.080 ns) = 17.397 ns; Loc. = LAB_X38_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[4]~25'
    Info: 30: + IC(0.000 ns) + CELL(0.080 ns) = 17.477 ns; Loc. = LAB_X38_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[5]~27'
    Info: 31: + IC(0.000 ns) + CELL(0.080 ns) = 17.557 ns; Loc. = LAB_X38_Y16; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[6]~29'
    Info: 32: + IC(0.000 ns) + CELL(0.080 ns) = 17.637 ns; Loc. = LAB_X38_Y16; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[7]~31'
    Info: 33: + IC(0.000 ns) + CELL(0.458 ns) = 18.095 ns; Loc. = LAB_X38_Y16; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_9_result_int[8]~32'
    Info: 34: + IC(1.083 ns) + CELL(0.177 ns) = 19.355 ns; Loc. = LAB_X37_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[73]~142'
    Info: 35: + IC(1.084 ns) + CELL(0.495 ns) = 20.934 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[2]~21'
    Info: 36: + IC(0.000 ns) + CELL(0.080 ns) = 21.014 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[3]~23'
    Info: 37: + IC(0.000 ns) + CELL(0.080 ns) = 21.094 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[4]~25'
    Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 21.174 ns; Loc. = LAB_X38_Y15; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[5]~27'
    Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 21.254 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[6]~29'
    Info: 40: + IC(0.000 ns) + CELL(0.080 ns) = 21.334 ns; Loc. = LAB_X38_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[7]~31'
    Info: 41: + IC(0.000 ns) + CELL(0.458 ns) = 21.792 ns; Loc. = LAB_X38_Y15; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_10_result_int[8]~32'
    Info: 42: + IC(0.739 ns) + CELL(0.521 ns) = 23.052 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[80]~119'
    Info: 43: + IC(1.061 ns) + CELL(0.517 ns) = 24.630 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[1]~19'
    Info: 44: + IC(0.000 ns) + CELL(0.080 ns) = 24.710 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[2]~21'
    Info: 45: + IC(0.000 ns) + CELL(0.080 ns) = 24.790 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[3]~23'
    Info: 46: + IC(0.000 ns) + CELL(0.080 ns) = 24.870 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[4]~25'
    Info: 47: + IC(0.000 ns) + CELL(0.080 ns) = 24.950 ns; Loc. = LAB_X37_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[5]~27'
    Info: 48: + IC(0.000 ns) + CELL(0.080 ns) = 25.030 ns; Loc. = LAB_X37_Y14; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[6]~29'
    Info: 49: + IC(0.000 ns) + CELL(0.080 ns) = 25.110 ns; Loc. = LAB_X37_Y14; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[7]~31'
    Info: 50: + IC(0.000 ns) + CELL(0.458 ns) = 25.568 ns; Loc. = LAB_X37_Y14; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_11_result_int[8]~32'
    Info: 51: + IC(1.084 ns) + CELL(0.177 ns) = 26.829 ns; Loc. = LAB_X37_Y16; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[89]~110'
    Info: 52: + IC(1.084 ns) + CELL(0.495 ns) = 28.408 ns; Loc. = LAB_X38_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[2]~21'
    Info: 53: + IC(0.000 ns) + CELL(0.080 ns) = 28.488 ns; Loc. = LAB_X38_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[3]~23'
    Info: 54: + IC(0.000 ns) + CELL(0.080 ns) = 28.568 ns; Loc. = LAB_X38_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[4]~25'
    Info: 55: + IC(0.000 ns) + CELL(0.080 ns) = 28.648 ns; Loc. = LAB_X38_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[5]~27'
    Info: 56: + IC(0.000 ns) + CELL(0.080 ns) = 28.728 ns; Loc. = LAB_X38_Y14; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[6]~29'
    Info: 57: + IC(0.000 ns) + CELL(0.080 ns) = 28.808 ns; Loc. = LAB_X38_Y14; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[7]~31'
    Info: 58: + IC(0.000 ns) + CELL(0.458 ns) = 29.266 ns; Loc. = LAB_X38_Y14; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_12_result_int[8]~32'
    Info: 59: + IC(1.082 ns) + CELL(0.177 ns) = 30.525 ns; Loc. = LAB_X37_Y13; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[96]~95'
    Info: 60: + IC(1.073 ns) + CELL(0.495 ns) = 32.093 ns; Loc. = LAB_X38_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[1]~19'
    Info: 61: + IC(0.000 ns) + CELL(0.080 ns) = 32.173 ns; Loc. = LAB_X38_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[2]~21'
    Info: 62: + IC(0.000 ns) + CELL(0.080 ns) = 32.253 ns; Loc. = LAB_X38_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[3]~23'
    Info: 63: + IC(0.000 ns) + CELL(0.080 ns) = 32.333 ns; Loc. = LAB_X38_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[4]~25'
    Info: 64: + IC(0.000 ns) + CELL(0.080 ns) = 32.413 ns; Loc. = LAB_X38_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[5]~27'
    Info: 65: + IC(0.000 ns) + CELL(0.080 ns) = 32.493 ns; Loc. = LAB_X38_Y12; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[6]~29'
    Info: 66: + IC(0.000 ns) + CELL(0.080 ns) = 32.573 ns; Loc. = LAB_X38_Y12; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[7]~31'
    Info: 67: + IC(0.000 ns) + CELL(0.458 ns) = 33.031 ns; Loc. = LAB_X38_Y12; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_13_result_int[8]~32'
    Info: 68: + IC(1.093 ns) + CELL(0.177 ns) = 34.301 ns; Loc. = LAB_X38_Y14; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[104]~79'
    Info: 69: + IC(1.093 ns) + CELL(0.495 ns) = 35.889 ns; Loc. = LAB_X37_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[1]~19'
    Info: 70: + IC(0.000 ns) + CELL(0.080 ns) = 35.969 ns; Loc. = LAB_X37_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[2]~21'
    Info: 71: + IC(0.000 ns) + CELL(0.080 ns) = 36.049 ns; Loc. = LAB_X37_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[3]~23'
    Info: 72: + IC(0.000 ns) + CELL(0.080 ns) = 36.129 ns; Loc. = LAB_X37_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[4]~25'
    Info: 73: + IC(0.000 ns) + CELL(0.080 ns) = 36.209 ns; Loc. = LAB_X37_Y12; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[5]~27'
    Info: 74: + IC(0.000 ns) + CELL(0.080 ns) = 36.289 ns; Loc. = LAB_X37_Y12; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[6]~29'
    Info: 75: + IC(0.000 ns) + CELL(0.080 ns) = 36.369 ns; Loc. = LAB_X37_Y12; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[7]~31'
    Info: 76: + IC(0.000 ns) + CELL(0.458 ns) = 36.827 ns; Loc. = LAB_X37_Y12; Fanout = 21; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|add_sub_14_result_int[8]~32'
    Info: 77: + IC(1.996 ns) + CELL(0.177 ns) = 39.000 ns; Loc. = LAB_X29_Y17; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[112]~63'
    Info: 78: + IC(1.998 ns) + CELL(0.495 ns) = 41.493 ns; Loc. = LAB_X38_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~55'
    Info: 79: + IC(0.000 ns) + CELL(0.080 ns) = 41.573 ns; Loc. = LAB_X38_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~57'
    Info: 80: + IC(0.000 ns) + CELL(0.080 ns) = 41.653 ns; Loc. = LAB_X38_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~59'
    Info: 81: + IC(0.000 ns) + CELL(0.080 ns) = 41.733 ns; Loc. = LAB_X38_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~61'
    Info: 82: + IC(0.000 ns) + CELL(0.080 ns) = 41.813 ns; Loc. = LAB_X38_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~63'
    Info: 83: + IC(0.000 ns) + CELL(0.080 ns) = 41.893 ns; Loc. = LAB_X38_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~65'
    Info: 84: + IC(0.000 ns) + CELL(0.080 ns) = 41.973 ns; Loc. = LAB_X38_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~67'
    Info: 85: + IC(0.000 ns) + CELL(0.458 ns) = 42.431 ns; Loc. = LAB_X38_Y11; Fanout = 17; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_6~68'
    Info: 86: + IC(1.083 ns) + CELL(0.178 ns) = 43.692 ns; Loc. = LAB_X38_Y12; Fanout = 3; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[122]~5186'
    Info: 87: + IC(1.060 ns) + CELL(0.517 ns) = 45.269 ns; Loc. = LAB_X37_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~59'
    Info: 88: + IC(0.000 ns) + CELL(0.080 ns) = 45.349 ns; Loc. = LAB_X37_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~61'
    Info: 89: + IC(0.000 ns) + CELL(0.080 ns) = 45.429 ns; Loc. = LAB_X37_Y11; Fanout = 2; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~63'
    Info: 90: + IC(0.000 ns) + CELL(0.080 ns) = 45.509 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~65'
    Info: 91: + IC(0.000 ns) + CELL(0.080 ns) = 45.589 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~67'
    Info: 92: + IC(0.000 ns) + CELL(0.458 ns) = 46.047 ns; Loc. = LAB_X37_Y11; Fanout = 11; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_7~68'
    Info: 93: + IC(0.929 ns) + CELL(0.319 ns) = 47.295 ns; Loc. = LAB_X38_Y12; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|StageOut[131]~5173'
    Info: 94: + IC(1.060 ns) + CELL(0.517 ns) = 48.872 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_8~51'
    Info: 95: + IC(0.000 ns) + CELL(0.080 ns) = 48.952 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_8~53'
    Info: 96: + IC(0.000 ns) + CELL(0.080 ns) = 49.032 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_8~55'
    Info: 97: + IC(0.000 ns) + CELL(0.080 ns) = 49.112 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_8~57'
    Info: 98: + IC(0.000 ns) + CELL(0.458 ns) = 49.570 ns; Loc. = LAB_X37_Y11; Fanout = 1; COMB Node = 'ServoControl:comb_6|lpm_divide:Div0|lpm_divide_lem:auto_generated|sign_div_unsign_vlh:divider|alt_u_div_03f:divider|op_8~58'
    Info: 99: + IC(1.067 ns) + CELL(0.517 ns) = 51.154 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~215'
    Info: 100: + IC(0.000 ns) + CELL(0.080 ns) = 51.234 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~217'
    Info: 101: + IC(0.000 ns) + CELL(0.080 ns) = 51.314 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~219'
    Info: 102: + IC(0.000 ns) + CELL(0.080 ns) = 51.394 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~221'
    Info: 103: + IC(0.000 ns) + CELL(0.080 ns) = 51.474 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~223'
    Info: 104: + IC(0.000 ns) + CELL(0.080 ns) = 51.554 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~225'
    Info: 105: + IC(0.000 ns) + CELL(0.080 ns) = 51.634 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~227'
    Info: 106: + IC(0.000 ns) + CELL(0.080 ns) = 51.714 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~229'
    Info: 107: + IC(0.000 ns) + CELL(0.080 ns) = 51.794 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~231'
    Info: 108: + IC(0.000 ns) + CELL(0.080 ns) = 51.874 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~233'
    Info: 109: + IC(0.000 ns) + CELL(0.458 ns) = 52.332 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~234'
    Info: 110: + IC(0.131 ns) + CELL(0.449 ns) = 52.912 ns; Loc. = LAB_X36_Y15; Fanout = 1; COMB Node = 'ServoControl:comb_6|LessThan2~238'
    Info: 111: + IC(0.000 ns) + CELL(0.096 ns) = 53.008 ns; Loc. = LAB_X36_Y15; Fanout = 1; REG Node = 'ServoControl:comb_6|SigOut'
    Info: Total cell delay = 24.917 ns ( 47.01 % )
    Info: Total interconnect delay = 28.091 ns ( 52.99 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources. Peak interconnect usage is 3%
    Info: The peak interconnect region extends from location X25_Y14 to location X37_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 40 output pins without output pin load capacitance assignment
    Info: Pin "MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SigOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DCOut1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DCOut1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DCOut2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DCOut2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BCD[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "State[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "State[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "State[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "State[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "State[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Node sld_hub:sld_hub_inst|CLR_SIGNAL~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[3] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]~clkctrl uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register|dffs[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr1 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|jtag_debug_mode_usr0 -- routed using non-global resources
Warning: Following 7 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin BCD[15] has GND driving its datain port
    Info: Pin State[0] has GND driving its datain port
    Info: Pin State[1] has VCC driving its datain port
    Info: Pin State[2] has GND driving its datain port
    Info: Pin State[3] has VCC driving its datain port
    Info: Pin State[4] has GND driving its datain port
    Info: Pin LEDOut[7] has GND driving its datain port
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file H:/Sys Proj/FPGA/Main Project Code/Main/AlienMain.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Allocated 317 megabytes of memory during processing
    Info: Processing ended: Tue Mar 17 17:35:12 2020
    Info: Elapsed time: 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/Sys Proj/FPGA/Main Project Code/Main/AlienMain.fit.smsg.


