/*
* Hazirlayanlar:
* M.Fatih Keskin
* Notlar:
* Hdl
* Y = NOT A and B denkleminin simulasyonu
* Bütün olasi girislere göre çikislar gözlemlenir.
*
*/
module lab3_MFK_p1 (
input logic a, b,
output logic y
);
 assign y = ~a & b;
endmodule
