# Cambios en FSM de Control Unit para Integraci√≥n de Cach√©s

**Fecha**: 2025-12-14
**Prop√≥sito**: Modificaciones necesarias en la m√°quina de estados del Control Unit para soportar cach√©s con sistema de bypass

---

## üéØ RESUMEN EJECUTIVO

Para integrar las cach√©s con el Control Unit, se necesitan:
1. **2 par√°metros de configuraci√≥n** (I_CACHE_ENABLE, D_CACHE_ENABLE)
2. **4 nuevas se√±ales de entrada** (I_CACHE_READY, D_CACHE_READY, + opcionales)
3. **3 nuevas se√±ales de salida** (I_CACHE_REQ, D_CACHE_READ_REQ, D_CACHE_WRITE_REQ)
4. **2 nuevos estados** (WAIT_INST_CACHE, WAIT_DATA_CACHE)
5. **Modificaciones a 3 estados existentes** (START_FETCH, START_MEM_READ, START_MEM_WRITE)

---

## üìä PAR√ÅMETROS DE CONFIGURACI√ìN

### Agregar a Control Unit

```verilog
// Par√°metros de configuraci√≥n de cach√©s (pueden ser pines o constantes)
parameter I_CACHE_ENABLE = 1'b0;  // 0 = bypass, 1 = usar I-Cache
parameter D_CACHE_ENABLE = 1'b0;  // 0 = bypass, 1 = usar D-Cache
```

**Implementaci√≥n en Logisim**:
- **Opci√≥n 1 (Flexible)**: Pines de entrada del CPU que se pueden configurar
- **Opci√≥n 2 (Fija)**: Constantes en el Control Unit
- **Recomendaci√≥n**: Opci√≥n 1 para poder habilitar/deshabilitar cach√©s din√°micamente

---

## üîå NUEVAS SE√ëALES DE ENTRADA

### Desde Instruction Cache

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `I_CACHE_READY` | 1 bit | I-Cache tiene instrucci√≥n lista (hit o miss resuelto) |

### Desde Data Cache

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `D_CACHE_READY` | 1 bit | D-Cache tiene dato listo (hit o miss resuelto) |

**Total: 2 se√±ales obligatorias**

### Opcionales (para debugging/stats):

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `I_CACHE_HIT` | 1 bit | I-Cache hit (1) o miss (0) |
| `D_CACHE_HIT` | 1 bit | D-Cache hit (1) o miss (0) |

---

## üîå NUEVAS SE√ëALES DE SALIDA

### Hacia Instruction Cache

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `I_CACHE_REQ` | 1 bit | Solicitud de fetch a I-Cache |

### Hacia Data Cache

| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `D_CACHE_READ_REQ` | 1 bit | Solicitud de lectura (LW/POP) |
| `D_CACHE_WRITE_REQ` | 1 bit | Solicitud de escritura (SW/PUSH) |

**Total: 3 se√±ales obligatorias**

---

## üîÑ NUEVOS ESTADOS DE LA FSM

### Estado: WAIT_INST_CACHE

**Prop√≥sito**: Esperar respuesta de Instruction Cache

```verilog
WAIT_INST_CACHE:
    if (I_CACHE_READY == 1'b1) begin
        // Cache respondi√≥ (hit en 1 ciclo, o miss resuelto despu√©s de RT cycles)
        next_state = LOAD_INST;
    end
    else begin
        // Seguir esperando
        next_state = WAIT_INST_CACHE;
    end
```

**Se√±ales activas**:
- `I_CACHE_REQ = 1` (mantener request activo)

**Timing**:
- **Cache hit**: 1 ciclo (WAIT_INST_CACHE ‚Üí LOAD_INST)
- **Cache miss**: 1 + RT cycles (cache solicita a MC, espera, llena l√≠nea, responde)

---

### Estado: WAIT_DATA_CACHE

**Prop√≥sito**: Esperar respuesta de Data Cache

```verilog
WAIT_DATA_CACHE:
    if (D_CACHE_READY == 1'b1) begin
        // Cache respondi√≥
        next_state = CHECK_STACK;  // O siguiente estado seg√∫n flujo
    end
    else begin
        // Seguir esperando
        next_state = WAIT_DATA_CACHE;
    end
```

**Se√±ales activas**:
- `D_CACHE_READ_REQ = 1` o `D_CACHE_WRITE_REQ = 1` (seg√∫n operaci√≥n)

**Timing**:
- **Cache hit**: 1 ciclo
- **Cache miss**: 1 + RT/WT cycles

---

## üîß MODIFICACIONES A ESTADOS EXISTENTES

### Estado: START_FETCH (antes era FETCH)

**ANTES (sin cach√©s)**:
```verilog
START_FETCH:
    START_MC = 1;
    R/W = 0;
    next_state = WAIT_INST_READ;
```

**AHORA (con soporte de cach√©s)**:
```verilog
START_FETCH:
    if (I_CACHE_ENABLE == 1'b1) begin
        // Usar Instruction Cache
        I_CACHE_REQ = 1;
        next_state = WAIT_INST_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 0;
        next_state = WAIT_INST_READ;
    end
```

**Cambios**:
- ‚úÖ Agregado: Condicional seg√∫n `I_CACHE_ENABLE`
- ‚úÖ Agregado: Activaci√≥n de `I_CACHE_REQ`
- ‚úÖ Agregado: Transici√≥n a `WAIT_INST_CACHE`
- ‚úÖ Mantenido: Ruta de bypass a `WAIT_INST_READ`

---

### Estado: START_MEM_READ (para LW/POP)

**ANTES (sin cach√©s)**:
```verilog
START_MEM_READ:
    START_MC = 1;
    R/W = 0;
    next_state = WAIT_READ;
```

**AHORA (con soporte de cach√©s)**:
```verilog
START_MEM_READ:
    if (D_CACHE_ENABLE == 1'b1) begin
        // Usar Data Cache
        D_CACHE_READ_REQ = 1;
        next_state = WAIT_DATA_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 0;
        next_state = WAIT_READ;
    end
```

**Cambios**:
- ‚úÖ Agregado: Condicional seg√∫n `D_CACHE_ENABLE`
- ‚úÖ Agregado: Activaci√≥n de `D_CACHE_READ_REQ`
- ‚úÖ Agregado: Transici√≥n a `WAIT_DATA_CACHE`
- ‚úÖ Mantenido: Ruta de bypass a `WAIT_READ`

---

### Estado: START_MEM_WRITE (para SW/PUSH)

**ANTES (sin cach√©s)**:
```verilog
START_MEM_WRITE:
    START_MC = 1;
    R/W = 1;
    next_state = WAIT_WRITE;
```

**AHORA (con soporte de cach√©s)**:
```verilog
START_MEM_WRITE:
    if (D_CACHE_ENABLE == 1'b1) begin
        // Usar Data Cache
        D_CACHE_WRITE_REQ = 1;
        next_state = WAIT_DATA_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 1;
        next_state = WAIT_WRITE;
    end
```

**Cambios**:
- ‚úÖ Agregado: Condicional seg√∫n `D_CACHE_ENABLE`
- ‚úÖ Agregado: Activaci√≥n de `D_CACHE_WRITE_REQ`
- ‚úÖ Agregado: Transici√≥n a `WAIT_DATA_CACHE`
- ‚úÖ Mantenido: Ruta de bypass a `WAIT_WRITE`

---

## üìà DIAGRAMA DE ESTADOS ACTUALIZADO

### FSM Completa con Cach√©s

```mermaid
stateDiagram-v2
    [*] --> IDLE

    IDLE --> START_FETCH

    START_FETCH --> WAIT_INST_CACHE : I_CACHE_ENABLE=1
    START_FETCH --> WAIT_INST_READ : I_CACHE_ENABLE=0 (bypass)

    WAIT_INST_CACHE --> WAIT_INST_CACHE : I_CACHE_READY=0
    WAIT_INST_CACHE --> LOAD_INST : I_CACHE_READY=1

    WAIT_INST_READ --> WAIT_INST_READ : MC_END=0
    WAIT_INST_READ --> LOAD_INST : MC_END=1

    LOAD_INST --> EXECUTE_INST

    EXECUTE_INST --> CHECK_INST

    CHECK_INST --> HALT_STATE : HALT=1
    CHECK_INST --> START_MEM_WRITE : MC_NEEDED=1 & IS_WRITE=1
    CHECK_INST --> START_MEM_READ : MC_NEEDED=1 & IS_WRITE=0
    CHECK_INST --> START_FETCH : MC_NEEDED=0

    START_MEM_WRITE --> WAIT_DATA_CACHE : D_CACHE_ENABLE=1
    START_MEM_WRITE --> WAIT_WRITE : D_CACHE_ENABLE=0 (bypass)

    START_MEM_READ --> WAIT_DATA_CACHE : D_CACHE_ENABLE=1
    START_MEM_READ --> WAIT_READ : D_CACHE_ENABLE=0 (bypass)

    WAIT_DATA_CACHE --> WAIT_DATA_CACHE : D_CACHE_READY=0
    WAIT_DATA_CACHE --> CHECK_STACK : D_CACHE_READY=1

    WAIT_WRITE --> WAIT_WRITE : MC_END=0
    WAIT_WRITE --> CHECK_STACK : MC_END=1

    WAIT_READ --> WAIT_READ : MC_END=0
    WAIT_READ --> CHECK_STACK : MC_END=1

    CHECK_STACK --> START_FETCH : normal
    CHECK_STACK --> START_MEM_READ : PUSH 2nd cycle
    CHECK_STACK --> START_MEM_WRITE : POP 2nd cycle

    HALT_STATE --> HALT_STATE
```

---

## üìã TABLA DE TRANSICIONES ACTUALIZADA

| Estado Actual | Condici√≥n | Pr√≥ximo Estado | Se√±ales Activas |
|---------------|-----------|----------------|-----------------|
| **IDLE** | CLK=1, RESET=0 | START_FETCH | - |
| **START_FETCH** | I_CACHE_ENABLE=1 | WAIT_INST_CACHE | I_CACHE_REQ=1 |
| **START_FETCH** | I_CACHE_ENABLE=0 | WAIT_INST_READ | START_MC=1, R/W=0 |
| **WAIT_INST_CACHE** | I_CACHE_READY=0 | WAIT_INST_CACHE | I_CACHE_REQ=1 |
| **WAIT_INST_CACHE** | I_CACHE_READY=1 | LOAD_INST | - |
| **WAIT_INST_READ** | MC_END=0 | WAIT_INST_READ | - |
| **WAIT_INST_READ** | MC_END=1 | LOAD_INST | - |
| **LOAD_INST** | - | EXECUTE_INST | LOAD_I=1 |
| **EXECUTE_INST** | - | CHECK_INST | EXECUTE=1 (si existe) |
| **CHECK_INST** | HALT=1 | HALT_STATE | - |
| **CHECK_INST** | MC_NEEDED=1, IS_WRITE=1 | START_MEM_WRITE | - |
| **CHECK_INST** | MC_NEEDED=1, IS_WRITE=0 | START_MEM_READ | - |
| **CHECK_INST** | MC_NEEDED=0 | START_FETCH | - |
| **START_MEM_WRITE** | D_CACHE_ENABLE=1 | WAIT_DATA_CACHE | D_CACHE_WRITE_REQ=1 |
| **START_MEM_WRITE** | D_CACHE_ENABLE=0 | WAIT_WRITE | START_MC=1, R/W=1 |
| **START_MEM_READ** | D_CACHE_ENABLE=1 | WAIT_DATA_CACHE | D_CACHE_READ_REQ=1 |
| **START_MEM_READ** | D_CACHE_ENABLE=0 | WAIT_READ | START_MC=1, R/W=0 |
| **WAIT_DATA_CACHE** | D_CACHE_READY=0 | WAIT_DATA_CACHE | REQ activo |
| **WAIT_DATA_CACHE** | D_CACHE_READY=1 | CHECK_STACK | - |
| **WAIT_WRITE** | MC_END=0 | WAIT_WRITE | - |
| **WAIT_WRITE** | MC_END=1 | CHECK_STACK | - |
| **WAIT_READ** | MC_END=0 | WAIT_READ | - |
| **WAIT_READ** | MC_END=1 | CHECK_STACK | - |
| **CHECK_STACK** | !PUSH, !POP | START_FETCH | - |
| **CHECK_STACK** | PUSH (1st done) | START_MEM_READ | - |
| **CHECK_STACK** | POP (1st done) | START_MEM_WRITE | - |
| **HALT_STATE** | Always | HALT_STATE | - |

---

## ‚è±Ô∏è AN√ÅLISIS DE TIMING

### Instrucci√≥n sin Memoria (ej: ADD)

**Sin cach√©s**:
```
Total: 3 + RT cycles
```

**Con I-Cache (hit)**:
```
FETCH: 1 ciclo (cache hit)
LOAD: 1 ciclo
EXECUTE: 1 ciclo
Total: 3 cycles ‚úÖ MEJORA de RT cycles
```

**Con I-Cache (miss)**:
```
FETCH: 1 + RT cycles (miss, solicita a MC, llena, responde)
LOAD: 1 ciclo
EXECUTE: 1 ciclo
Total: 3 + RT cycles (igual que sin cache, primera vez)
```

---

### Instrucci√≥n con Memoria (ej: LW)

**Sin cach√©s**:
```
FETCH: RT cycles
LOAD: 1 ciclo
EXECUTE: 1 ciclo
MEMORY: RT cycles
Total: 2 + 2*RT cycles
```

**Con ambas cach√©s (doble hit)**:
```
FETCH: 1 ciclo (I-cache hit)
LOAD: 1 ciclo
EXECUTE: 1 ciclo
MEMORY: 1 ciclo (D-cache hit)
Total: 4 cycles ‚úÖ MEJORA ENORME (de 2+2*RT a 4)
```

**Con I-Cache hit, D-Cache miss**:
```
FETCH: 1 ciclo
LOAD: 1 ciclo
EXECUTE: 1 ciclo
MEMORY: 1 + RT cycles
Total: 4 + RT cycles ‚úÖ Ahorro de RT cycles en fetch
```

---

## üîç EJEMPLO DE EJECUCI√ìN PASO A PASO

### Programa con Loop (cach√©s habilitadas)

```assembly
loop:
    ADDI R1, R1, 1      # Incrementar contador
    BNE R1, R10, loop   # Si R1 != R10, volver
    HALT
```

#### Primera iteraci√≥n:
```
Instrucci√≥n 1 (ADDI):
  START_FETCH ‚Üí I_CACHE_REQ ‚Üí WAIT_INST_CACHE (miss, 1+RT cycles) ‚Üí LOAD_INST ‚Üí EXECUTE

Instrucci√≥n 2 (BNE):
  START_FETCH ‚Üí I_CACHE_REQ ‚Üí WAIT_INST_CACHE (miss, 1+RT cycles) ‚Üí LOAD_INST ‚Üí EXECUTE
  (branch tomado, vuelve a loop)
```

#### Segunda iteraci√≥n:
```
Instrucci√≥n 1 (ADDI):
  START_FETCH ‚Üí I_CACHE_REQ ‚Üí WAIT_INST_CACHE (HIT, 1 cycle!) ‚Üí LOAD_INST ‚Üí EXECUTE

Instrucci√≥n 2 (BNE):
  START_FETCH ‚Üí I_CACHE_REQ ‚Üí WAIT_INST_CACHE (HIT, 1 cycle!) ‚Üí LOAD_INST ‚Üí EXECUTE
  (branch tomado)
```

**Mejora**: Segunda iteraci√≥n es **RT cycles m√°s r√°pida** por instrucci√≥n ‚úÖ

---

## üéõÔ∏è SISTEMA DE BYPASS

### Configuraciones Posibles

#### Configuraci√≥n 1: Sin cach√©s (desarrollo inicial)
```verilog
I_CACHE_ENABLE = 0
D_CACHE_ENABLE = 0
```
- FSM usa solo rutas de bypass (WAIT_INST_READ, WAIT_READ, WAIT_WRITE)
- Estados WAIT_INST_CACHE y WAIT_DATA_CACHE nunca se activan
- Sistema funciona igual que antes

#### Configuraci√≥n 2: Solo I-Cache (m√≠nimo para aprobar)
```verilog
I_CACHE_ENABLE = 1
D_CACHE_ENABLE = 0
```
- Fetch usa I-Cache (r√°pido)
- LW/SW usan bypass a Memory Control (lento)
- **Nota m√≠nima**: 5 puntos (Primera Convocatoria)

#### Configuraci√≥n 3: Ambas cach√©s (extraordinario)
```verilog
I_CACHE_ENABLE = 1
D_CACHE_ENABLE = 1
```
- Fetch usa I-Cache
- LW/SW usan D-Cache
- **Nota m√≠nima**: 5 puntos (Segunda Convocatoria)

---

## üõ†Ô∏è IMPLEMENTACI√ìN EN LOGISIM

### Paso 1: Agregar Par√°metros

En el componente Control Unit:
1. Agregar 2 pines de entrada: `I_CACHE_ENABLE`, `D_CACHE_ENABLE`
2. O usar constantes si se quiere configuraci√≥n fija

### Paso 2: Agregar Se√±ales de Entrada

4 nuevos pines de entrada al Control Unit:
- `I_CACHE_READY` (desde I-Cache)
- `D_CACHE_READY` (desde D-Cache)
- [Opcional] `I_CACHE_HIT`, `D_CACHE_HIT`

### Paso 3: Agregar Se√±ales de Salida

3 nuevos pines de salida del Control Unit:
- `I_CACHE_REQ` (hacia I-Cache)
- `D_CACHE_READ_REQ` (hacia D-Cache)
- `D_CACHE_WRITE_REQ` (hacia D-Cache)

### Paso 4: Modificar FSM

1. Agregar 2 nuevos estados al registro de estado (necesitar√° 1 bit m√°s si ten√≠a 4 bits):
   - Codificar `WAIT_INST_CACHE`
   - Codificar `WAIT_DATA_CACHE`

2. Modificar l√≥gica combinacional de transiciones:
   - En `START_FETCH`: Agregar multiplexor que decide seg√∫n `I_CACHE_ENABLE`
   - En `START_MEM_READ`: Agregar multiplexor que decide seg√∫n `D_CACHE_ENABLE`
   - En `START_MEM_WRITE`: Agregar multiplexor que decide seg√∫n `D_CACHE_ENABLE`

3. Modificar l√≥gica de salidas:
   - `I_CACHE_REQ = (estado == START_FETCH && I_CACHE_ENABLE) || (estado == WAIT_INST_CACHE)`
   - `D_CACHE_READ_REQ = (estado == START_MEM_READ && D_CACHE_ENABLE) || (estado == WAIT_DATA_CACHE && operaci√≥n==READ)`
   - `D_CACHE_WRITE_REQ = (estado == START_MEM_WRITE && D_CACHE_ENABLE) || (estado == WAIT_DATA_CACHE && operaci√≥n==WRITE)`

### Paso 5: Conexiones Externas

1. Conectar `I_CACHE_REQ` de Control Unit ‚Üí `FETCH_REQ` de Instruction Cache
2. Conectar `I_CACHE_READY` de Instruction Cache ‚Üí Control Unit
3. Conectar `D_CACHE_READ_REQ` y `D_CACHE_WRITE_REQ` de Control Unit ‚Üí Data Cache
4. Conectar `D_CACHE_READY` de Data Cache ‚Üí Control Unit

---

## ‚úÖ CHECKLIST DE IMPLEMENTACI√ìN

### En Control Unit.md:
- [ ] Agregar par√°metros I_CACHE_ENABLE y D_CACHE_ENABLE
- [ ] Agregar entradas: I_CACHE_READY, D_CACHE_READY
- [ ] Agregar salidas: I_CACHE_REQ, D_CACHE_READ_REQ, D_CACHE_WRITE_REQ
- [ ] Agregar estados: WAIT_INST_CACHE, WAIT_DATA_CACHE
- [ ] Actualizar tabla de transiciones
- [ ] Actualizar diagrama de estados

### En Logisim (s-mips.circ):
- [ ] Agregar pines I_CACHE_ENABLE y D_CACHE_ENABLE al CPU
- [ ] Agregar pines I_CACHE_READY y D_CACHE_READY al Control Unit
- [ ] Agregar pines I_CACHE_REQ, D_CACHE_READ_REQ, D_CACHE_WRITE_REQ al Control Unit
- [ ] Expandir registro de estado si es necesario (m√°s bits)
- [ ] Modificar l√≥gica de transiciones con multiplexores
- [ ] Modificar l√≥gica de salidas
- [ ] Conectar se√±ales con I-Cache y D-Cache (cuando existan)

### Testing:
- [ ] Probar con I_CACHE_ENABLE=0, D_CACHE_ENABLE=0 (debe funcionar igual que antes)
- [ ] Probar con I_CACHE_ENABLE=1, D_CACHE_ENABLE=0 (solo I-Cache)
- [ ] Probar con I_CACHE_ENABLE=1, D_CACHE_ENABLE=1 (ambas cach√©s)
- [ ] Verificar hits y misses
- [ ] Medir mejora de rendimiento en loops

---

## üìä RESUMEN DE CAMBIOS

| Aspecto | Cantidad | Detalles |
|---------|----------|----------|
| **Par√°metros nuevos** | 2 | I_CACHE_ENABLE, D_CACHE_ENABLE |
| **Entradas nuevas** | 2-4 | I_CACHE_READY, D_CACHE_READY (+ opcionales) |
| **Salidas nuevas** | 3 | I_CACHE_REQ, D_CACHE_READ_REQ, D_CACHE_WRITE_REQ |
| **Estados nuevos** | 2 | WAIT_INST_CACHE, WAIT_DATA_CACHE |
| **Estados modificados** | 3 | START_FETCH, START_MEM_READ, START_MEM_WRITE |
| **Bits de estado necesarios** | +1 bit | Si ten√≠a 4 bits (16 estados), necesita 5 bits (32 estados) |

---

## üéØ IMPACTO EN PERFORMANCE

### Sin Cach√©s:
- Fetch: RT cycles por instrucci√≥n
- LW/SW: RT/WT cycles adicionales
- **Total t√≠pico**: 3-5 + RT cycles por instrucci√≥n

### Con I-Cache (hit rate 90%):
- Fetch: 1 cycle (90% del tiempo), RT cycles (10% del tiempo)
- LW/SW: RT/WT cycles (sin cambio)
- **Total t√≠pico**: ~3-4 cycles por instrucci√≥n (25-50% mejora)

### Con Ambas Cach√©s (hit rate 90% cada una):
- Fetch: 1 cycle (90%)
- LW/SW: 1 cycle (90%)
- **Total t√≠pico**: ~3 cycles por instrucci√≥n (50-70% mejora en programas con memoria)

---

**Estado**: üìã ESPECIFICACI√ìN COMPLETA
**Listo para**: Implementaci√≥n en Logisim
**Compatibilidad**: 100% backwards compatible (bypass con ENABLE=0)
