<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1542562850">
  <File Type="PA-TCL" Name="main_interconnect.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="main_interconnect_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="main_interconnect_reports.tcl"/>
  <File Type="RDS-RDS" Name="main_interconnect.vds"/>
  <File Type="RDS-UTIL" Name="main_interconnect_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="main_interconnect_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="main_interconnect.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="main_interconnect_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="main_interconnect_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../my_lib/my_lib.vhd">
      <FileInfo>
        <Attr Name="Library" Val="my_lib"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../my_lib/Audio_PWM_module.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../my_lib/PWM_module.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/my_lib/digit_display.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/digit_display.vhd"/>
        <Attr Name="ImportTime" Val="1538523684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/my_lib/symetric_freq_divider.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/symetric_freq_divider.vhd"/>
        <Attr Name="ImportTime" Val="1538729859"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_RS232.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="ImportPath" Val="$PPRDIR/../project de base/project de base.srcs/sources_1/new/UART_RS232.vhd"/>
        <Attr Name="ImportTime" Val="1540952374"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/my_lib/main_interconnect.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/main_interconnect.vhd"/>
        <Attr Name="ImportTime" Val="1539119060"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../my_lib/ext_PLL.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/my_lib/Clock_manager.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/Clock_manager.vhd"/>
        <Attr Name="ImportTime" Val="1519916736"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../my_lib/square_signal_generator.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/my_lib/Freq_Divider.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/Freq_Divider.vhd"/>
        <Attr Name="ImportTime" Val="1538520899"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../my_lib/dyn_sym_freq_divider.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="main_interconnect"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/my_lib/Nexys-4-DDR-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../my_lib/Nexys-4-DDR-Master.xdc"/>
        <Attr Name="ImportTime" Val="1539116473"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
