SCLK_FREQ_SETTING_STEP_0_PART2,VAR_0
STEP_0_POST_DIV_EN,VAR_1
WREG32_P,FUNC_0
r600_engine_clock_entry_enable_post_divider,FUNC_1
rdev,VAR_2
index,VAR_3
enable,VAR_4
