TimeQuest Timing Analyzer report for test
Wed Jun 08 00:42:21 2022
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Minimum Pulse Width: 'clk'
 15. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Multicorner Timing Analysis Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths
 43. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; test                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------+
; SDC File List                                                                                 ;
+-----------------------------------------------------------+--------+--------------------------+
; SDC File Path                                             ; Status ; Read at                  ;
+-----------------------------------------------------------+--------+--------------------------+
; C:/Users/kfir/Documents/GitHub/CompLabs/Lab4/SDC/SDC1.sdc ; OK     ; Wed Jun 08 00:42:20 2022 ;
+-----------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk                 ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 77.81 MHz ; 77.81 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 87.149 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 47.436 ; 0.000         ;
; altera_reserved_tck ; 97.531 ; 0.000         ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 87.149 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 12.886     ;
; 87.322 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 12.711     ;
; 87.449 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 12.586     ;
; 87.533 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 12.502     ;
; 87.622 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 12.411     ;
; 87.833 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 12.202     ;
; 87.929 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 12.106     ;
; 88.102 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 11.931     ;
; 88.290 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 11.746     ;
; 88.313 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 11.722     ;
; 88.515 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 11.520     ;
; 88.590 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 11.446     ;
; 88.677 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 11.356     ;
; 88.688 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 11.345     ;
; 88.899 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 11.136     ;
; 88.977 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 11.056     ;
; 89.070 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 10.966     ;
; 89.457 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 10.576     ;
; 89.592 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 10.441     ;
; 89.656 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 10.380     ;
; 89.749 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 10.292     ;
; 89.884 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 10.151     ;
; 89.892 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 10.141     ;
; 89.922 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 10.117     ;
; 90.043 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 9.990      ;
; 90.055 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.001     ; 9.982      ;
; 90.133 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 9.908      ;
; 90.184 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 9.851      ;
; 90.228 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 9.807      ;
; 90.372 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 9.661      ;
; 90.439 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.001     ; 9.598      ;
; 90.444 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 9.591      ;
; 90.608 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 9.425      ;
; 90.617 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 9.416      ;
; 90.662 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 9.368      ;
; 90.664 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 9.371      ;
; 90.680 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 9.356      ;
; 90.828 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 9.207      ;
; 90.890 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.004      ; 9.152      ;
; 90.958 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 9.075      ;
; 90.962 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 9.073      ;
; 90.962 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 9.068      ;
; 90.980 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 9.056      ;
; 91.024 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 9.011      ;
; 91.096 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 8.939      ;
; 91.196 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 8.842      ;
; 91.250 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 8.785      ;
; 91.262 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 8.773      ;
; 91.277 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 8.762      ;
; 91.285 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 8.748      ;
; 91.442 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.008     ; 8.588      ;
; 91.460 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 8.576      ;
; 91.552 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 8.483      ;
; 91.583 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 8.452      ;
; 91.585 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 8.451      ;
; 91.742 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 8.293      ;
; 91.765 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 8.268      ;
; 91.786 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 8.249      ;
; 91.951 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 8.084      ;
; 91.972 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 8.061      ;
; 92.028 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 8.002      ;
; 92.046 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 7.990      ;
; 92.086 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 7.949      ;
; 92.124 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 7.909      ;
; 92.131 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.904      ;
; 92.150 ; reg:RegYinst|outputVector[7]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 7.886      ;
; 92.185 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 7.848      ;
; 92.192 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 7.847      ;
; 92.242 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.793      ;
; 92.271 ; reg:RegALUFNinst|outputVector[2]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 7.764      ;
; 92.277 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 7.764      ;
; 92.328 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 7.707      ;
; 92.335 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.700      ;
; 92.351 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 7.682      ;
; 92.476 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.559      ;
; 92.484 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 7.557      ;
; 92.485 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.001     ; 7.552      ;
; 92.485 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.005     ; 7.548      ;
; 92.498 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.537      ;
; 92.557 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 7.476      ;
; 92.566 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.469      ;
; 92.691 ; reg:RegXinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 7.344      ;
; 92.740 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 7.296      ;
; 92.770 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.265      ;
; 92.790 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.001     ; 7.247      ;
; 92.847 ; reg:RegXinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.010     ; 7.181      ;
; 92.887 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 7.146      ;
; 92.893 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 7.146      ;
; 92.895 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 7.138      ;
; 92.965 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.005     ; 7.068      ;
; 92.981 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[2]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 7.062      ;
; 92.990 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.008     ; 7.040      ;
; 92.991 ; reg:RegXinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 7.044      ;
; 93.004 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.003     ; 7.031      ;
; 93.013 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.001     ; 7.024      ;
; 93.066 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 6.973      ;
; 93.069 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.001      ; 6.970      ;
; 93.137 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7] ; clk          ; clk         ; 100.000      ; 0.003      ; 6.904      ;
; 93.147 ; reg:RegXinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.010     ; 6.881      ;
; 93.152 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.003     ; 6.883      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.612 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[25]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.613 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.899      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.614 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.900      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.617 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.903      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[28]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.618 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.904      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.620 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][24]                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.621 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|holdff ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.531 ; 100.000      ; 2.469          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; 4.735  ; 4.735  ; Rise       ; clk             ;
; enableXkey2     ; clk        ; 5.527  ; 5.527  ; Rise       ; clk             ;
; enableYkey0     ; clk        ; 4.890  ; 4.890  ; Rise       ; clk             ;
; switches[*]     ; clk        ; 0.925  ; 0.925  ; Rise       ; clk             ;
;  switches[0]    ; clk        ; 0.672  ; 0.672  ; Rise       ; clk             ;
;  switches[1]    ; clk        ; 0.435  ; 0.435  ; Rise       ; clk             ;
;  switches[2]    ; clk        ; 0.306  ; 0.306  ; Rise       ; clk             ;
;  switches[3]    ; clk        ; 0.340  ; 0.340  ; Rise       ; clk             ;
;  switches[4]    ; clk        ; -0.137 ; -0.137 ; Rise       ; clk             ;
;  switches[5]    ; clk        ; -0.239 ; -0.239 ; Rise       ; clk             ;
;  switches[6]    ; clk        ; -0.186 ; -0.186 ; Rise       ; clk             ;
;  switches[7]    ; clk        ; 0.925  ; 0.925  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; -3.819 ; -3.819 ; Rise       ; clk             ;
; enableXkey2     ; clk        ; -4.617 ; -4.617 ; Rise       ; clk             ;
; enableYkey0     ; clk        ; -4.563 ; -4.563 ; Rise       ; clk             ;
; switches[*]     ; clk        ; 0.511  ; 0.511  ; Rise       ; clk             ;
;  switches[0]    ; clk        ; 0.146  ; 0.146  ; Rise       ; clk             ;
;  switches[1]    ; clk        ; -0.005 ; -0.005 ; Rise       ; clk             ;
;  switches[2]    ; clk        ; 0.090  ; 0.090  ; Rise       ; clk             ;
;  switches[3]    ; clk        ; 0.213  ; 0.213  ; Rise       ; clk             ;
;  switches[4]    ; clk        ; 0.460  ; 0.460  ; Rise       ; clk             ;
;  switches[5]    ; clk        ; 0.511  ; 0.511  ; Rise       ; clk             ;
;  switches[6]    ; clk        ; 0.446  ; 0.446  ; Rise       ; clk             ;
;  switches[7]    ; clk        ; 0.002  ; 0.002  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 9.524  ; 9.524  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 9.812  ; 9.812  ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 9.507  ; 9.507  ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 9.762  ; 9.762  ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 10.948 ; 10.948 ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 10.895 ; 10.895 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 10.948 ; 10.948 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 10.414 ; 10.414 ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 10.733 ; 10.733 ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 10.502 ; 10.502 ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 10.370 ; 10.370 ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 10.221 ; 10.221 ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 10.073 ; 10.073 ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 10.832 ; 10.832 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 10.063 ; 10.063 ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 12.064 ; 12.064 ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 11.173 ; 11.173 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 10.392 ; 10.392 ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 11.310 ; 11.310 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 11.319 ; 11.319 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 12.064 ; 12.064 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 10.306 ; 10.306 ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 11.215 ; 11.215 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 11.534 ; 11.534 ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 11.187 ; 11.187 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 11.330 ; 11.330 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 11.452 ; 11.452 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 9.830  ; 9.830  ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 10.435 ; 10.435 ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 11.534 ; 11.534 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 9.524  ; 9.524  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 9.812  ; 9.812  ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 9.507  ; 9.507  ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 9.762  ; 9.762  ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 9.544  ; 9.544  ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 10.122 ; 10.122 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 10.139 ; 10.139 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 9.560  ; 9.560  ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 9.620  ; 9.620  ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 9.957  ; 9.957  ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 9.689  ; 9.689  ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 9.544  ; 9.544  ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 9.862  ; 9.862  ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 9.439  ; 9.439  ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 9.293  ; 9.293  ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 8.997  ; 8.997  ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 10.303 ; 10.303 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 10.063 ; 10.063 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 9.285  ; 9.285  ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 10.170 ; 10.170 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 10.268 ; 10.268 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 10.319 ; 10.319 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 11.055 ; 11.055 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 9.305  ; 9.305  ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 10.167 ; 10.167 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 9.377  ; 9.377  ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 10.736 ; 10.736 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 10.881 ; 10.881 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 10.980 ; 10.980 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 9.377  ; 9.377  ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 9.971  ; 9.971  ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 10.402 ; 10.402 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 11.069 ; 11.069 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 95.264 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 47.620 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 95.264 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.766      ;
; 95.398 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.632      ;
; 95.399 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.631      ;
; 95.411 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 4.617      ;
; 95.533 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.497      ;
; 95.546 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 4.482      ;
; 95.570 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 4.460      ;
; 95.704 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 4.326      ;
; 95.717 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 4.311      ;
; 95.748 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.282      ;
; 95.777 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.253      ;
; 95.815 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 4.213      ;
; 95.882 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.148      ;
; 95.895 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 4.133      ;
; 95.912 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 4.118      ;
; 95.950 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 4.078      ;
; 96.083 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.947      ;
; 96.121 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 3.907      ;
; 96.175 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.853      ;
; 96.218 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 3.819      ;
; 96.261 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.769      ;
; 96.294 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.736      ;
; 96.299 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.729      ;
; 96.310 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.718      ;
; 96.313 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 3.719      ;
; 96.352 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 3.685      ;
; 96.365 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 3.670      ;
; 96.429 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.601      ;
; 96.447 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 3.585      ;
; 96.451 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.579      ;
; 96.460 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.570      ;
; 96.481 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 3.547      ;
; 96.524 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.504      ;
; 96.541 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.489      ;
; 96.555 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.475      ;
; 96.568 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 3.456      ;
; 96.595 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.435      ;
; 96.600 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.430      ;
; 96.618 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.412      ;
; 96.631 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 3.397      ;
; 96.659 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.369      ;
; 96.676 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.354      ;
; 96.678 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.352      ;
; 96.703 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 3.321      ;
; 96.731 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 3.306      ;
; 96.742 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.288      ;
; 96.769 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 3.266      ;
; 96.778 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.252      ;
; 96.795 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 3.233      ;
; 96.813 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.217      ;
; 96.826 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 3.206      ;
; 96.847 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.183      ;
; 96.864 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.166      ;
; 96.874 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.008     ; 3.150      ;
; 96.965 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.065      ;
; 96.966 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 3.062      ;
; 96.976 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 3.061      ;
; 96.984 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.046      ;
; 96.993 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.037      ;
; 96.997 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.033      ;
; 96.998 ; reg:RegALUFNinst|outputVector[2]                                                                                                                                  ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.032      ;
; 96.999 ; reg:RegYinst|outputVector[7]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.031      ;
; 97.016 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 3.014      ;
; 97.025 ; reg:RegYinst|outputVector[5]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 3.005      ;
; 97.035 ; reg:RegYinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.993      ;
; 97.049 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.981      ;
; 97.052 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.008     ; 2.972      ;
; 97.066 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 2.962      ;
; 97.100 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 2.930      ;
; 97.127 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.903      ;
; 97.129 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 2.906      ;
; 97.140 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.888      ;
; 97.144 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 2.884      ;
; 97.150 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 2.882      ;
; 97.153 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.877      ;
; 97.162 ; reg:RegXinst|outputVector[2]                                                                                                                                      ; DFFwithEnable:DFFCflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 2.868      ;
; 97.196 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.834      ;
; 97.201 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.004     ; 2.827      ;
; 97.224 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.806      ;
; 97.233 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.795      ;
; 97.248 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 2.789      ;
; 97.271 ; reg:RegXinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.759      ;
; 97.279 ; reg:RegXinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 2.751      ;
; 97.297 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 2.735      ;
; 97.300 ; reg:RegALUFNinst|outputVector[3]                                                                                                                                  ; reg:RegALUoutInst|outputVector[0]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.730      ;
; 97.305 ; reg:RegXinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 2.730      ;
; 97.318 ; reg:RegYinst|outputVector[0]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.002     ; 2.712      ;
; 97.328 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.700      ;
; 97.332 ; reg:RegXinst|outputVector[6]                                                                                                                                      ; DFFwithEnable:DFFZflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.010     ; 2.690      ;
; 97.343 ; reg:RegXinst|outputVector[1]                                                                                                                                      ; reg:RegALUoutInst|outputVector[4]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.000      ; 2.689      ;
; 97.354 ; reg:RegALUFNinst|outputVector[0]                                                                                                                                  ; reg:RegALUoutInst|outputVector[2]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.006      ; 2.684      ;
; 97.372 ; reg:RegYinst|outputVector[6]                                                                                                                                      ; reg:RegALUoutInst|outputVector[7]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.656      ;
; 97.384 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[7] ; clk          ; clk         ; 100.000      ; 0.003      ; 2.651      ;
; 97.395 ; reg:RegYinst|outputVector[2]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.004     ; 2.633      ;
; 97.409 ; reg:RegYinst|outputVector[3]                                                                                                                                      ; reg:RegALUoutInst|outputVector[6]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; -0.008     ; 2.615      ;
; 97.414 ; reg:RegXinst|outputVector[4]                                                                                                                                      ; DFFwithEnable:DFFNflagInst|outputBit                                                                                                                                                   ; clk          ; clk         ; 100.000      ; -0.002     ; 2.616      ;
; 97.425 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 2.610      ;
; 97.435 ; reg:RegYinst|outputVector[4]                                                                                                                                      ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.003      ; 2.600      ;
; 97.437 ; reg:RegALUFNinst|outputVector[1]                                                                                                                                  ; reg:RegALUoutInst|outputVector[1]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 2.600      ;
; 97.446 ; reg:RegALUFNinst|outputVector[4]                                                                                                                                  ; reg:RegALUoutInst|outputVector[5]                                                                                                                                                      ; clk          ; clk         ; 100.000      ; 0.005      ; 2.591      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[2]                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[25]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[29]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][32]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][32]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[28]                                                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][28]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][28]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][31]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][31]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[11]                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][24]                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|holdff ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a23~portb_datain_reg0                                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.452      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][25]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][25]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][26]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][26]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][30]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][30]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][29]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][27]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][27]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; reg:RegALUoutInst|outputVector[3]                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[10]                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg1   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg10  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg11  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg2   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg3   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg4   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg5   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg6   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg7   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg8   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_address_reg9   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_datain_reg0    ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_memory_reg0    ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a0~portb_we_reg         ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg7  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg8  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_address_reg9  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a10~portb_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg3  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg4  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg5  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg6  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg7  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg8  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_address_reg9  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_datain_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_memory_reg0   ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a11~portb_we_reg        ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg0  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg1  ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg10 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg11 ;
; 47.620 ; 50.000       ; 2.380          ; High Pulse Width ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg2  ;
; 47.620 ; 50.000       ; 2.380          ; Low Pulse Width  ; clk   ; Rise       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_is14:auto_generated|altsyncram_qgq1:altsyncram1|ram_block2a12~portb_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; 2.253  ; 2.253  ; Rise       ; clk             ;
; enableXkey2     ; clk        ; 2.554  ; 2.554  ; Rise       ; clk             ;
; enableYkey0     ; clk        ; 2.312  ; 2.312  ; Rise       ; clk             ;
; switches[*]     ; clk        ; -0.083 ; -0.083 ; Rise       ; clk             ;
;  switches[0]    ; clk        ; -0.233 ; -0.233 ; Rise       ; clk             ;
;  switches[1]    ; clk        ; -0.314 ; -0.314 ; Rise       ; clk             ;
;  switches[2]    ; clk        ; -0.316 ; -0.316 ; Rise       ; clk             ;
;  switches[3]    ; clk        ; -0.291 ; -0.291 ; Rise       ; clk             ;
;  switches[4]    ; clk        ; -0.532 ; -0.532 ; Rise       ; clk             ;
;  switches[5]    ; clk        ; -0.597 ; -0.597 ; Rise       ; clk             ;
;  switches[6]    ; clk        ; -0.553 ; -0.553 ; Rise       ; clk             ;
;  switches[7]    ; clk        ; -0.083 ; -0.083 ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
; enableXkey2     ; clk        ; -2.181 ; -2.181 ; Rise       ; clk             ;
; enableYkey0     ; clk        ; -2.163 ; -2.163 ; Rise       ; clk             ;
; switches[*]     ; clk        ; 0.723  ; 0.723  ; Rise       ; clk             ;
;  switches[0]    ; clk        ; 0.571  ; 0.571  ; Rise       ; clk             ;
;  switches[1]    ; clk        ; 0.476  ; 0.476  ; Rise       ; clk             ;
;  switches[2]    ; clk        ; 0.537  ; 0.537  ; Rise       ; clk             ;
;  switches[3]    ; clk        ; 0.539  ; 0.539  ; Rise       ; clk             ;
;  switches[4]    ; clk        ; 0.690  ; 0.690  ; Rise       ; clk             ;
;  switches[5]    ; clk        ; 0.723  ; 0.723  ; Rise       ; clk             ;
;  switches[6]    ; clk        ; 0.680  ; 0.680  ; Rise       ; clk             ;
;  switches[7]    ; clk        ; 0.496  ; 0.496  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 5.256 ; 5.256 ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 5.231 ; 5.231 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 5.256 ; 5.256 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 5.088 ; 5.088 ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 5.125 ; 5.125 ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 5.256 ; 5.256 ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 5.134 ; 5.134 ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 5.212 ; 5.212 ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 4.928 ; 4.928 ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 5.311 ; 5.311 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 5.050 ; 5.050 ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 5.891 ; 5.891 ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 5.359 ; 5.359 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 5.145 ; 5.145 ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 5.488 ; 5.488 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 5.891 ; 5.891 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 5.089 ; 5.089 ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 5.451 ; 5.451 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 5.576 ; 5.576 ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 5.391 ; 5.391 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 5.535 ; 5.535 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 5.576 ; 5.576 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 4.943 ; 4.943 ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 5.166 ; 5.166 ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 5.305 ; 5.305 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 5.540 ; 5.540 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 4.978 ; 4.978 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 5.003 ; 5.003 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 4.747 ; 4.747 ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 5.504 ; 5.504 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 5.050 ; 5.050 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 5.212 ; 5.212 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 5.361 ; 5.361 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 5.125 ; 5.125 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 87.149 ; 0.215 ; N/A      ; N/A     ; 47.436              ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.531              ;
;  clk                 ; 87.149 ; 0.215 ; N/A      ; N/A     ; 47.436              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; 4.735  ; 4.735  ; Rise       ; clk             ;
; enableXkey2     ; clk        ; 5.527  ; 5.527  ; Rise       ; clk             ;
; enableYkey0     ; clk        ; 4.890  ; 4.890  ; Rise       ; clk             ;
; switches[*]     ; clk        ; 0.925  ; 0.925  ; Rise       ; clk             ;
;  switches[0]    ; clk        ; 0.672  ; 0.672  ; Rise       ; clk             ;
;  switches[1]    ; clk        ; 0.435  ; 0.435  ; Rise       ; clk             ;
;  switches[2]    ; clk        ; 0.306  ; 0.306  ; Rise       ; clk             ;
;  switches[3]    ; clk        ; 0.340  ; 0.340  ; Rise       ; clk             ;
;  switches[4]    ; clk        ; -0.137 ; -0.137 ; Rise       ; clk             ;
;  switches[5]    ; clk        ; -0.239 ; -0.239 ; Rise       ; clk             ;
;  switches[6]    ; clk        ; -0.186 ; -0.186 ; Rise       ; clk             ;
;  switches[7]    ; clk        ; 0.925  ; 0.925  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; enableALUFNkey1 ; clk        ; -1.769 ; -1.769 ; Rise       ; clk             ;
; enableXkey2     ; clk        ; -2.181 ; -2.181 ; Rise       ; clk             ;
; enableYkey0     ; clk        ; -2.163 ; -2.163 ; Rise       ; clk             ;
; switches[*]     ; clk        ; 0.723  ; 0.723  ; Rise       ; clk             ;
;  switches[0]    ; clk        ; 0.571  ; 0.571  ; Rise       ; clk             ;
;  switches[1]    ; clk        ; 0.476  ; 0.476  ; Rise       ; clk             ;
;  switches[2]    ; clk        ; 0.537  ; 0.537  ; Rise       ; clk             ;
;  switches[3]    ; clk        ; 0.539  ; 0.539  ; Rise       ; clk             ;
;  switches[4]    ; clk        ; 0.690  ; 0.690  ; Rise       ; clk             ;
;  switches[5]    ; clk        ; 0.723  ; 0.723  ; Rise       ; clk             ;
;  switches[6]    ; clk        ; 0.680  ; 0.680  ; Rise       ; clk             ;
;  switches[7]    ; clk        ; 0.496  ; 0.496  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 10.538 ; 10.538 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 9.452  ; 9.452  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 9.524  ; 9.524  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 8.365  ; 8.365  ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 9.812  ; 9.812  ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 9.228  ; 9.228  ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 9.507  ; 9.507  ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 10.021 ; 10.021 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 9.762  ; 9.762  ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 8.568  ; 8.568  ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 10.948 ; 10.948 ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 10.895 ; 10.895 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 10.948 ; 10.948 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 10.382 ; 10.382 ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 10.414 ; 10.414 ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 10.733 ; 10.733 ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 10.502 ; 10.502 ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 10.370 ; 10.370 ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 10.648 ; 10.648 ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 10.221 ; 10.221 ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 10.073 ; 10.073 ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 9.772  ; 9.772  ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 11.073 ; 11.073 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 10.832 ; 10.832 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 10.063 ; 10.063 ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 12.064 ; 12.064 ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 11.173 ; 11.173 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 10.392 ; 10.392 ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 11.310 ; 11.310 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 11.319 ; 11.319 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 12.064 ; 12.064 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 10.306 ; 10.306 ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 11.215 ; 11.215 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 11.534 ; 11.534 ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 11.187 ; 11.187 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 11.330 ; 11.330 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 11.452 ; 11.452 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 9.830  ; 9.830  ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 10.435 ; 10.435 ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 10.859 ; 10.859 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 11.534 ; 11.534 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 8.846  ; 8.846  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUFNredLeds9to5[*]  ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[0] ; clk        ; 5.255 ; 5.255 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[1] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[2] ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[3] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  ALUFNredLeds9to5[4] ; clk        ; 4.338 ; 4.338 ; Rise       ; clk             ;
; ALUoutGreenLeds[*]   ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  ALUoutGreenLeds[0]  ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  ALUoutGreenLeds[1]  ; clk        ; 4.842 ; 4.842 ; Rise       ; clk             ;
;  ALUoutGreenLeds[2]  ; clk        ; 4.629 ; 4.629 ; Rise       ; clk             ;
;  ALUoutGreenLeds[3]  ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  ALUoutGreenLeds[4]  ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  ALUoutGreenLeds[5]  ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  ALUoutGreenLeds[6]  ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  ALUoutGreenLeds[7]  ; clk        ; 4.895 ; 4.895 ; Rise       ; clk             ;
; CflagRedLed1         ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
; NflagRedLed0         ; clk        ; 4.610 ; 4.610 ; Rise       ; clk             ;
; XvectorHex0[*]       ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  XvectorHex0[0]      ; clk        ; 4.978 ; 4.978 ; Rise       ; clk             ;
;  XvectorHex0[1]      ; clk        ; 5.003 ; 5.003 ; Rise       ; clk             ;
;  XvectorHex0[2]      ; clk        ; 4.818 ; 4.818 ; Rise       ; clk             ;
;  XvectorHex0[3]      ; clk        ; 4.857 ; 4.857 ; Rise       ; clk             ;
;  XvectorHex0[4]      ; clk        ; 4.992 ; 4.992 ; Rise       ; clk             ;
;  XvectorHex0[5]      ; clk        ; 4.897 ; 4.897 ; Rise       ; clk             ;
;  XvectorHex0[6]      ; clk        ; 4.865 ; 4.865 ; Rise       ; clk             ;
; XvectorHex1[*]       ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  XvectorHex1[0]      ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  XvectorHex1[1]      ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  XvectorHex1[2]      ; clk        ; 4.747 ; 4.747 ; Rise       ; clk             ;
;  XvectorHex1[3]      ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  XvectorHex1[4]      ; clk        ; 5.104 ; 5.104 ; Rise       ; clk             ;
;  XvectorHex1[5]      ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  XvectorHex1[6]      ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
; YvectorHex2[*]       ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  YvectorHex2[0]      ; clk        ; 4.970 ; 4.970 ; Rise       ; clk             ;
;  YvectorHex2[1]      ; clk        ; 4.756 ; 4.756 ; Rise       ; clk             ;
;  YvectorHex2[2]      ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  YvectorHex2[3]      ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  YvectorHex2[4]      ; clk        ; 5.504 ; 5.504 ; Rise       ; clk             ;
;  YvectorHex2[5]      ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  YvectorHex2[6]      ; clk        ; 5.050 ; 5.050 ; Rise       ; clk             ;
; YvectorHex3[*]       ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  YvectorHex3[0]      ; clk        ; 5.212 ; 5.212 ; Rise       ; clk             ;
;  YvectorHex3[1]      ; clk        ; 5.361 ; 5.361 ; Rise       ; clk             ;
;  YvectorHex3[2]      ; clk        ; 5.381 ; 5.381 ; Rise       ; clk             ;
;  YvectorHex3[3]      ; clk        ; 4.763 ; 4.763 ; Rise       ; clk             ;
;  YvectorHex3[4]      ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  YvectorHex3[5]      ; clk        ; 5.125 ; 5.125 ; Rise       ; clk             ;
;  YvectorHex3[6]      ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
; ZflagRedLed2         ; clk        ; 4.512 ; 4.512 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6221     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6221     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 76    ; 76   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Jun 08 00:42:17 2022
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'C:/Users/kfir/Documents/GitHub/CompLabs/Lab4/SDC/SDC1.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 87.149
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    87.149         0.000 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 47.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.436         0.000 clk 
    Info (332119):    97.531         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 95.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    95.264         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 47.620
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.620         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4629 megabytes
    Info: Processing ended: Wed Jun 08 00:42:21 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


