instruction memory:
	instrMem[ 0 ]	= 0x008a000c	= 9043980	= lw 1 2 12
	instrMem[ 1 ]	= 0x0092000c	= 9568268	= lw 2 2 12
	instrMem[ 2 ]	= 0x0091000c	= 9502732	= lw 2 1 12
	instrMem[ 3 ]	= 0x010a0007	= 17432583	= beq 1 2 7
	instrMem[ 4 ]	= 0x008a000c	= 9043980	= lw 1 2 12
	instrMem[ 5 ]	= 0x00ca000c	= 13238284	= sw 1 2 12
	instrMem[ 6 ]	= 0x00090002	= 589826	= add 1 1 2
	instrMem[ 7 ]	= 0x000a0003	= 655363	= add 1 2 3
	instrMem[ 8 ]	= 0x010a0002	= 17432578	= beq 1 2 2
	instrMem[ 9 ]	= 0x00190004	= 1638404	= add 3 1 4
	instrMem[ 10 ]	= 0x00a2000c	= 10616844	= lw 4 2 12
	instrMem[ 11 ]	= 0x01800000	= 25165824	= halt
	instrMem[ 12 ]	= 0x00000001	= 1	= add 0 0 1
	instrMem[ 13 ]	= 0x00000002	= 2	= add 0 0 2
	instrMem[ 14 ]	= 0x00000005	= 5	= add 0 0 5
	instrMem[ 15 ]	= 0x00000009	= 9	= add 0 0 9
	instrMem[ 16 ]	= 0x00000004	= 4	= add 0 0 4
	instrMem[ 17 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 18 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 19 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 20 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 21 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 22 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 23 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 24 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 25 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 26 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 27 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 28 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 29 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 30 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 31 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 32 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 33 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 34 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 35 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 36 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 37 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 38 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 39 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 40 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 41 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 42 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 43 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 44 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 45 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 46 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 47 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 48 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 49 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 50 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 51 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 52 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 53 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 54 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 55 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 56 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 57 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 58 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 59 ]	= 0x00000007	= 7	= add 0 0 7
	instrMem[ 60 ]	= 0x00000007	= 7	= add 0 0 7

@@@
state before cycle 0 starts:
	pc = 0
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 0
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 0 (Don't Care)
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 0 (Don't Care)
		readRegA = 0 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 0 (Don't Care)
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 0 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 0 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
end state

@@@
state before cycle 1 starts:
	pc = 1
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 0
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		pcPlus1 = 1
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 0 (Don't Care)
		readRegA = 0 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 0 (Don't Care)
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 0 (Don't Care)
		eq ? True (Don't Care)
		aluResult = 0 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
end state

@@@
state before cycle 2 starts:
	pc = 2
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 0
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		pcPlus1 = 2
	ID/EX pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		pcPlus1 = 1
		readRegA = 0
		readRegB = 0 (Don't Care)
		offset = 12
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 0 (Don't Care)
		eq ? True (Don't Care)
		aluResult = 0 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
end state

@@@
state before cycle 3 starts:
	pc = 2
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 0
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		pcPlus1 = 2
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 1 (Don't Care)
		readRegA = 0 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 12 (Don't Care)
	EX/MEM pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		branchTarget 13 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 12
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
end state

@@@
state before cycle 4 starts:
	pc = 3
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 0
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		pcPlus1 = 3
	ID/EX pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		pcPlus1 = 2
		readRegA = 0
		readRegB = 0 (Don't Care)
		offset = 12
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 13 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 12 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		writeData = 1
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 0 (Don't Care)
end state

@@@
state before cycle 5 starts:
	pc = 3
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 1
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		pcPlus1 = 3
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 2 (Don't Care)
		readRegA = 0 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 12 (Don't Care)
	EX/MEM pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		branchTarget 14 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 13
		readRegB = 1 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 1 (Don't Care)
	WB/END pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		writeData = 1
end state

@@@
state before cycle 6 starts:
	pc = 4
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 1
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		pcPlus1 = 4
	ID/EX pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		pcPlus1 = 3
		readRegA = 1
		readRegB = 0 (Don't Care)
		offset = 12
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 14 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 12 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		writeData = 2
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 1 (Don't Care)
end state

@@@
state before cycle 7 starts:
	pc = 4
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 2
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		pcPlus1 = 4
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 3 (Don't Care)
		readRegA = 1 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 12 (Don't Care)
	EX/MEM pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		branchTarget 15 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 14
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 2 (Don't Care)
	WB/END pipeline register:
		instruction = 9568268 ( lw 2 2 12 )
		writeData = 2
end state

@@@
state before cycle 8 starts:
	pc = 5
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 0
		reg[ 2 ] = 2
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		pcPlus1 = 5
	ID/EX pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		pcPlus1 = 4
		readRegA = 0
		readRegB = 2
		offset = 7
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 15 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 13 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		writeData = 5
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 2 (Don't Care)
end state

@@@
state before cycle 9 starts:
	pc = 6
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 2
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		pcPlus1 = 6
	ID/EX pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		pcPlus1 = 5
		readRegA = 0
		readRegB = 2 (Don't Care)
		offset = 12
	EX/MEM pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		branchTarget 11
		eq ? False
		aluResult = 7 (Don't Care)
		readRegB = 2 (Don't Care)
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 5 (Don't Care)
	WB/END pipeline register:
		instruction = 9502732 ( lw 2 1 12 )
		writeData = 5
end state

@@@
state before cycle 10 starts:
	pc = 6
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 2
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		pcPlus1 = 6
	ID/EX pipeline register:
		instruction = 29360128 ( noop )
		pcPlus1 = 5 (Don't Care)
		readRegA = 0 (Don't Care)
		readRegB = 2 (Don't Care)
		offset = 12 (Don't Care)
	EX/MEM pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		branchTarget 17 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 17
		readRegB = 2 (Don't Care)
	MEM/WB pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		writeData = 5 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 5 (Don't Care)
end state

@@@
state before cycle 11 starts:
	pc = 7
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 2
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 589826 ( add 1 1 2 )
		pcPlus1 = 7
	ID/EX pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		pcPlus1 = 6
		readRegA = 5
		readRegB = 2
		offset = 12
	EX/MEM pipeline register:
		instruction = 29360128 ( noop )
		branchTarget 17 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 12 (Don't Care)
		readRegB = 2 (Don't Care)
	MEM/WB pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		writeData = 7
	WB/END pipeline register:
		instruction = 17432583 ( beq 1 2 7 )
		writeData = 5 (Don't Care)
end state

@@@
state before cycle 12 starts:
	pc = 8
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 7
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 655363 ( add 1 2 3 )
		pcPlus1 = 8
	ID/EX pipeline register:
		instruction = 589826 ( add 1 1 2 )
		pcPlus1 = 7
		readRegA = 5
		readRegB = 5
		offset = 2 (Don't Care)
	EX/MEM pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		branchTarget 18 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 17
		readRegB = 7
	MEM/WB pipeline register:
		instruction = 29360128 ( noop )
		writeData = 7 (Don't Care)
	WB/END pipeline register:
		instruction = 9043980 ( lw 1 2 12 )
		writeData = 7
end state

@@@
state before cycle 13 starts:
	pc = 9
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 7
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 17432578 ( beq 1 2 2 )
		pcPlus1 = 9
	ID/EX pipeline register:
		instruction = 655363 ( add 1 2 3 )
		pcPlus1 = 8
		readRegA = 5
		readRegB = 7
		offset = 3 (Don't Care)
	EX/MEM pipeline register:
		instruction = 589826 ( add 1 1 2 )
		branchTarget 9 (Don't Care)
		eq ? True (Don't Care)
		aluResult = 10
		readRegB = 5 (Don't Care)
	MEM/WB pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		writeData = 7 (Don't Care)
	WB/END pipeline register:
		instruction = 29360128 ( noop )
		writeData = 7 (Don't Care)
end state

@@@
state before cycle 14 starts:
	pc = 10
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 7
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 1638404 ( add 3 1 4 )
		pcPlus1 = 10
	ID/EX pipeline register:
		instruction = 17432578 ( beq 1 2 2 )
		pcPlus1 = 9
		readRegA = 5
		readRegB = 7
		offset = 2
	EX/MEM pipeline register:
		instruction = 655363 ( add 1 2 3 )
		branchTarget 11 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 15
		readRegB = 10 (Don't Care)
	MEM/WB pipeline register:
		instruction = 589826 ( add 1 1 2 )
		writeData = 10
	WB/END pipeline register:
		instruction = 13238284 ( sw 1 2 12 )
		writeData = 7 (Don't Care)
end state

@@@
state before cycle 15 starts:
	pc = 11
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 10
		reg[ 3 ] = 0
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 10616844 ( lw 4 2 12 )
		pcPlus1 = 11
	ID/EX pipeline register:
		instruction = 1638404 ( add 3 1 4 )
		pcPlus1 = 10
		readRegA = 0
		readRegB = 5
		offset = 4 (Don't Care)
	EX/MEM pipeline register:
		instruction = 17432578 ( beq 1 2 2 )
		branchTarget 11
		eq ? False
		aluResult = 15 (Don't Care)
		readRegB = 10 (Don't Care)
	MEM/WB pipeline register:
		instruction = 655363 ( add 1 2 3 )
		writeData = 15
	WB/END pipeline register:
		instruction = 589826 ( add 1 1 2 )
		writeData = 10
end state

@@@
state before cycle 16 starts:
	pc = 12
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 10
		reg[ 3 ] = 15
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 25165824 ( halt )
		pcPlus1 = 12
	ID/EX pipeline register:
		instruction = 10616844 ( lw 4 2 12 )
		pcPlus1 = 11
		readRegA = 0
		readRegB = 10 (Don't Care)
		offset = 12
	EX/MEM pipeline register:
		instruction = 1638404 ( add 3 1 4 )
		branchTarget 14 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 20
		readRegB = 5 (Don't Care)
	MEM/WB pipeline register:
		instruction = 17432578 ( beq 1 2 2 )
		writeData = 15 (Don't Care)
	WB/END pipeline register:
		instruction = 655363 ( add 1 2 3 )
		writeData = 15
end state

@@@
state before cycle 17 starts:
	pc = 13
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 10
		reg[ 3 ] = 15
		reg[ 4 ] = 0
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 1 ( add 0 0 1 )
		pcPlus1 = 13
	ID/EX pipeline register:
		instruction = 25165824 ( halt )
		pcPlus1 = 12
		readRegA = 0 (Don't Care)
		readRegB = 0 (Don't Care)
		offset = 0 (Don't Care)
	EX/MEM pipeline register:
		instruction = 10616844 ( lw 4 2 12 )
		branchTarget 23 (Don't Care)
		eq ? False (Don't Care)
		aluResult = 32
		readRegB = 10 (Don't Care)
	MEM/WB pipeline register:
		instruction = 1638404 ( add 3 1 4 )
		writeData = 20
	WB/END pipeline register:
		instruction = 17432578 ( beq 1 2 2 )
		writeData = 15 (Don't Care)
end state

@@@
state before cycle 18 starts:
	pc = 14
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 10
		reg[ 3 ] = 15
		reg[ 4 ] = 20
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 2 ( add 0 0 2 )
		pcPlus1 = 14
	ID/EX pipeline register:
		instruction = 1 ( add 0 0 1 )
		pcPlus1 = 13
		readRegA = 0
		readRegB = 0
		offset = 1 (Don't Care)
	EX/MEM pipeline register:
		instruction = 25165824 ( halt )
		branchTarget 12 (Don't Care)
		eq ? True (Don't Care)
		aluResult = 0 (Don't Care)
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 10616844 ( lw 4 2 12 )
		writeData = 7
	WB/END pipeline register:
		instruction = 1638404 ( add 3 1 4 )
		writeData = 20
end state
Machine halted
Total of 19 cycles executed
Final state of machine:

@@@
state before cycle 19 starts:
	pc = 15
	data memory:
		dataMem[ 0 ] = 9043980
		dataMem[ 1 ] = 9568268
		dataMem[ 2 ] = 9502732
		dataMem[ 3 ] = 17432583
		dataMem[ 4 ] = 9043980
		dataMem[ 5 ] = 13238284
		dataMem[ 6 ] = 589826
		dataMem[ 7 ] = 655363
		dataMem[ 8 ] = 17432578
		dataMem[ 9 ] = 1638404
		dataMem[ 10 ] = 10616844
		dataMem[ 11 ] = 25165824
		dataMem[ 12 ] = 1
		dataMem[ 13 ] = 2
		dataMem[ 14 ] = 5
		dataMem[ 15 ] = 9
		dataMem[ 16 ] = 4
		dataMem[ 17 ] = 7
		dataMem[ 18 ] = 7
		dataMem[ 19 ] = 7
		dataMem[ 20 ] = 7
		dataMem[ 21 ] = 7
		dataMem[ 22 ] = 7
		dataMem[ 23 ] = 7
		dataMem[ 24 ] = 7
		dataMem[ 25 ] = 7
		dataMem[ 26 ] = 7
		dataMem[ 27 ] = 7
		dataMem[ 28 ] = 7
		dataMem[ 29 ] = 7
		dataMem[ 30 ] = 7
		dataMem[ 31 ] = 7
		dataMem[ 32 ] = 7
		dataMem[ 33 ] = 7
		dataMem[ 34 ] = 7
		dataMem[ 35 ] = 7
		dataMem[ 36 ] = 7
		dataMem[ 37 ] = 7
		dataMem[ 38 ] = 7
		dataMem[ 39 ] = 7
		dataMem[ 40 ] = 7
		dataMem[ 41 ] = 7
		dataMem[ 42 ] = 7
		dataMem[ 43 ] = 7
		dataMem[ 44 ] = 7
		dataMem[ 45 ] = 7
		dataMem[ 46 ] = 7
		dataMem[ 47 ] = 7
		dataMem[ 48 ] = 7
		dataMem[ 49 ] = 7
		dataMem[ 50 ] = 7
		dataMem[ 51 ] = 7
		dataMem[ 52 ] = 7
		dataMem[ 53 ] = 7
		dataMem[ 54 ] = 7
		dataMem[ 55 ] = 7
		dataMem[ 56 ] = 7
		dataMem[ 57 ] = 7
		dataMem[ 58 ] = 7
		dataMem[ 59 ] = 7
		dataMem[ 60 ] = 7
	registers:
		reg[ 0 ] = 0
		reg[ 1 ] = 5
		reg[ 2 ] = 7
		reg[ 3 ] = 15
		reg[ 4 ] = 20
		reg[ 5 ] = 0
		reg[ 6 ] = 0
		reg[ 7 ] = 0
	IF/ID pipeline register:
		instruction = 5 ( add 0 0 5 )
		pcPlus1 = 15
	ID/EX pipeline register:
		instruction = 2 ( add 0 0 2 )
		pcPlus1 = 14
		readRegA = 0
		readRegB = 0
		offset = 2 (Don't Care)
	EX/MEM pipeline register:
		instruction = 1 ( add 0 0 1 )
		branchTarget 14 (Don't Care)
		eq ? True (Don't Care)
		aluResult = 0
		readRegB = 0 (Don't Care)
	MEM/WB pipeline register:
		instruction = 25165824 ( halt )
		writeData = 7 (Don't Care)
	WB/END pipeline register:
		instruction = 10616844 ( lw 4 2 12 )
		writeData = 7
end state
