TimeQuest Timing Analyzer report for AudioRecorder
Thu Nov 21 15:07:40 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 13. Slow Model Setup: 'audio_clock:u4|oAUD_BCK'
 14. Slow Model Setup: 'audio_clock:u4|LRCK_1X'
 15. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 16. Slow Model Hold: 'CLOCK_50'
 17. Slow Model Hold: 'audio_clock:u4|oAUD_BCK'
 18. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 19. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 20. Slow Model Hold: 'audio_clock:u4|LRCK_1X'
 21. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 22. Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'
 23. Slow Model Removal: 'audio_clock:u4|oAUD_BCK'
 24. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Minimum Pulse Width: 'CLOCK_50'
 26. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 27. Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 28. Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Setup: 'audio_clock:u4|oAUD_BCK'
 44. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 45. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 46. Fast Model Setup: 'audio_clock:u4|LRCK_1X'
 47. Fast Model Hold: 'CLOCK_50'
 48. Fast Model Hold: 'audio_clock:u4|oAUD_BCK'
 49. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 50. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 51. Fast Model Hold: 'audio_clock:u4|LRCK_1X'
 52. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 53. Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'
 54. Fast Model Removal: 'audio_clock:u4|oAUD_BCK'
 55. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
 56. Fast Model Minimum Pulse Width: 'CLOCK_50'
 57. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 58. Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'
 59. Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'
 60. Fast Model Minimum Pulse Width: 'CLOCK_27'
 61. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Propagation Delay
 67. Minimum Propagation Delay
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Progagation Delay
 74. Minimum Progagation Delay
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; AudioRecorder                                      ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                           ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; audio_clock:u4|LRCK_1X         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|LRCK_1X }         ;
; audio_clock:u4|oAUD_BCK        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { audio_clock:u4|oAUD_BCK }        ;
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK } ;
; p1|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 246.31 MHz ; 246.31 MHz      ; p1|altpll_component|pll|clk[1] ;      ;
; 277.32 MHz ; 277.32 MHz      ; CLOCK_50                       ;      ;
; 289.69 MHz ; 289.69 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;      ;
; 325.41 MHz ; 325.41 MHz      ; audio_clock:u4|oAUD_BCK        ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.606 ; -79.716       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.452 ; -104.571      ;
; audio_clock:u4|oAUD_BCK        ; -2.073 ; -85.479       ;
; audio_clock:u4|LRCK_1X         ; -0.392 ; -5.603        ;
; p1|altpll_component|pll|clk[1] ; -0.107 ; -0.214        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.524 ; -2.524        ;
; audio_clock:u4|oAUD_BCK        ; -0.569 ; -11.384       ;
; p1|altpll_component|pll|clk[1] ; -0.118 ; -0.236        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.514  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.850 ; -53.900       ;
; audio_clock:u4|oAUD_BCK        ; -1.342 ; -16.028       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.836 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.625 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -46.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.606 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.642      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.580 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.616      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.460 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.496      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.432 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.468      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.424 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.458      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.408 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.442      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.400 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.434      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.422      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.398      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.327 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.363      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.296 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.330      ;
; -2.284 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.318      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.452 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.485      ;
; -2.426 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.459      ;
; -2.387 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 3.420      ;
; -2.267 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.301      ;
; -2.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.290      ;
; -2.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.290      ;
; -2.266 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.290      ;
; -2.265 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.296      ;
; -2.265 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.296      ;
; -2.265 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.296      ;
; -2.263 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.287      ;
; -2.263 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.287      ;
; -2.263 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.287      ;
; -2.236 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.270      ;
; -2.197 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.220      ;
; -2.170 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 3.204      ;
; -2.169 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 3.198      ;
; -2.104 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.128      ;
; -2.104 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.128      ;
; -2.104 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.128      ;
; -2.101 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.124      ;
; -2.098 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.122      ;
; -2.098 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.122      ;
; -2.098 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 3.122      ;
; -2.092 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.115      ;
; -2.092 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.115      ;
; -2.092 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.115      ;
; -2.092 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.115      ;
; -2.091 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.126      ;
; -2.091 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 3.121      ;
; -2.091 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 3.121      ;
; -2.091 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 3.121      ;
; -2.091 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.006     ; 3.121      ;
; -2.089 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.112      ;
; -2.089 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.112      ;
; -2.089 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 3.112      ;
; -2.087 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.115      ;
; -2.087 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.115      ;
; -2.087 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.115      ;
; -2.087 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.115      ;
; -2.086 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.121      ;
; -2.086 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.121      ;
; -2.086 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.121      ;
; -2.086 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.121      ;
; -2.084 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.112      ;
; -2.084 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.112      ;
; -2.084 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.112      ;
; -2.084 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 3.112      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.051 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.082      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.050 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 3.088      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.048 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 3.079      ;
; -2.041 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.080      ;
; -2.020 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.059      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -2.002 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.007      ; 3.045      ;
; -1.985 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.024      ;
; -1.972 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.995      ;
; -1.970 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.003      ; 3.009      ;
; -1.960 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 2.994      ;
; -1.960 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 2.991      ;
; -1.956 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.980      ;
; -1.956 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.980      ;
; -1.956 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 2.980      ;
; -1.949 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.972      ;
; -1.943 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.004      ; 2.983      ;
; -1.931 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.967      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.953      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.953      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.953      ;
; -1.930 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.953      ;
; -1.925 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.953      ;
; -1.925 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.953      ;
; -1.925 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.953      ;
; -1.925 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.953      ;
; -1.924 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.947      ;
; -1.924 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 2.947      ;
; -1.919 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.947      ;
; -1.919 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 2.947      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                          ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.073 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.106      ;
; -2.072 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.105      ;
; -2.072 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.105      ;
; -2.070 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.103      ;
; -2.066 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.099      ;
; -2.064 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.097      ;
; -2.063 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.096      ;
; -2.057 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.093      ;
; -2.053 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.089      ;
; -2.053 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.089      ;
; -2.049 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.081      ;
; -2.049 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.082      ;
; -2.048 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.081      ;
; -2.048 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.081      ;
; -2.048 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.081      ;
; -2.047 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.079      ;
; -2.045 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.077      ;
; -2.044 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.076      ;
; -2.042 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.075      ;
; -2.041 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.074      ;
; -2.041 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.074      ;
; -2.039 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.072      ;
; -2.035 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.068      ;
; -2.034 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 3.073      ;
; -2.033 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.066      ;
; -2.032 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.065      ;
; -2.026 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.062      ;
; -2.022 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.058      ;
; -2.022 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.058      ;
; -2.019 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.052      ;
; -2.018 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.050      ;
; -2.018 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.051      ;
; -2.017 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.050      ;
; -2.017 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.050      ;
; -2.017 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.050      ;
; -2.016 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.048      ;
; -2.014 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.046      ;
; -2.013 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.004     ; 3.045      ;
; -2.005 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.041      ;
; -2.003 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.003      ; 3.042      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.997 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.033      ;
; -1.988 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 3.021      ;
; -1.985 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 3.022      ;
; -1.984 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 3.021      ;
; -1.984 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 3.021      ;
; -1.974 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.010      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.966 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 3.002      ;
; -1.961 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 3.004      ;
; -1.954 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.991      ;
; -1.953 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.990      ;
; -1.953 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.990      ;
; -1.944 ; audio_converter:u5|SEL_Bit[2] ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.007      ; 2.987      ;
; -1.932 ; audio_converter:u5|SEL_Bit[1] ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 2.973      ;
; -1.931 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.001      ; 2.968      ;
; -1.926 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.959      ;
; -1.925 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.958      ;
; -1.925 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.958      ;
; -1.923 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.956      ;
; -1.919 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.952      ;
; -1.917 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.950      ;
; -1.916 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.949      ;
; -1.915 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.948      ;
; -1.914 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.947      ;
; -1.914 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.947      ;
; -1.912 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.945      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.912 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.948      ;
; -1.910 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.946      ;
; -1.908 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.941      ;
; -1.906 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.939      ;
; -1.906 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.942      ;
; -1.906 ; audio_converter:u5|SEL_reg[7] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 2.942      ;
; -1.905 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 2.938      ;
; -1.904 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.944      ;
; -1.904 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.944      ;
; -1.904 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.944      ;
; -1.904 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.004      ; 2.944      ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; -0.392 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.934      ;
; -0.390 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.932      ;
; -0.389 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.931      ;
; -0.388 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.930      ;
; -0.386 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.928      ;
; -0.386 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.928      ;
; -0.386 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.928      ;
; -0.386 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.928      ;
; -0.385 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.927      ;
; -0.384 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.926      ;
; -0.380 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.922      ;
; -0.250 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.792      ;
; -0.247 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.789      ;
; -0.244 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.786      ;
; -0.244 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.786      ;
; -0.239 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.006      ; 0.781      ;
; -0.075 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 1.118      ;
; -0.052 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 1.094      ;
; 0.046  ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 0.997      ;
; 0.068  ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 0.975      ;
; 0.081  ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 0.962      ;
; 0.106  ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.936      ;
; 0.110  ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.932      ;
; 0.111  ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.931      ;
; 0.111  ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.931      ;
; 0.115  ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.927      ;
; 0.119  ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.923      ;
; 0.119  ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.923      ;
; 0.122  ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.007      ; 0.921      ;
; 0.250  ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.792      ;
; 0.251  ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.791      ;
; 0.256  ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.006      ; 0.786      ;
+--------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.107 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.259      ; 0.657      ;
; -0.107 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.259      ; 0.657      ;
; -0.107 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.259      ; 0.657      ;
; -0.107 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.259      ; 0.657      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.495 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.096      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.540 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.051      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.669 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.922      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 51.819 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.772      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.061 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.530      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.065 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.526      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 52.332 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.259      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.021 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.570      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.027 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.564      ;
; 53.541 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.050      ;
; 53.586 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.005      ;
; 53.715 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.876      ;
; 53.865 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.726      ;
; 54.107 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.484      ;
; 54.111 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.480      ;
; 54.356 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.235      ;
; 54.378 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.213      ;
; 54.482 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.109      ;
; 54.494 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
; 54.498 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.093      ;
; 54.501 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.090      ;
; 54.530 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.061      ;
; 54.536 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.055      ;
; 54.773 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.818      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.524 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.665      ; 0.657      ;
; -2.024 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.665      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.704  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.970      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.800  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.815  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.830  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.985  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.985  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.988  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.183  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.449      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.216  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.508      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.254  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.263  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.281  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.285  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.551      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.558      ;
; 1.301  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.579      ;
; 1.319  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.585      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.589      ;
; 1.325  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.591      ;
; 1.326  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.333  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.352  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.356  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.622      ;
; 1.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.621      ;
; 1.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.622      ;
; 1.363  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 1.627      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.368  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.634      ;
; 1.368  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.634      ;
; 1.371  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.637      ;
; 1.372  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.383  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.569 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.594      ; 2.541      ;
; -0.569 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.594      ; 2.541      ;
; -0.565 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.594      ; 2.545      ;
; -0.556 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.551      ;
; -0.554 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.553      ;
; -0.554 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.553      ;
; -0.554 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.553      ;
; -0.551 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.556      ;
; -0.347 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.592      ; 2.761      ;
; -0.347 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.592      ; 2.761      ;
; -0.346 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.592      ; 2.762      ;
; -0.326 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.781      ;
; -0.312 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.792      ;
; -0.297 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.594      ; 2.813      ;
; -0.287 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.587      ; 2.816      ;
; -0.286 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.587      ; 2.817      ;
; -0.284 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.587      ; 2.819      ;
; -0.283 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.821      ;
; -0.283 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.821      ;
; -0.283 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.821      ;
; -0.282 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.587      ; 2.821      ;
; -0.282 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.822      ;
; -0.278 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.829      ;
; -0.278 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.829      ;
; -0.274 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.591      ; 2.833      ;
; -0.268 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.836      ;
; -0.267 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.837      ;
; -0.265 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.839      ;
; -0.261 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.843      ;
; -0.259 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.845      ;
; -0.259 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.845      ;
; -0.258 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 2.588      ; 2.846      ;
; -0.069 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.594      ; 2.541      ;
; -0.069 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.594      ; 2.541      ;
; -0.065 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.594      ; 2.545      ;
; -0.056 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.551      ;
; -0.054 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.553      ;
; -0.054 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.553      ;
; -0.054 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.553      ;
; -0.051 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.556      ;
; 0.153  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.592      ; 2.761      ;
; 0.153  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.592      ; 2.761      ;
; 0.154  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.592      ; 2.762      ;
; 0.174  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.781      ;
; 0.188  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.792      ;
; 0.203  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.594      ; 2.813      ;
; 0.213  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.587      ; 2.816      ;
; 0.214  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.587      ; 2.817      ;
; 0.216  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.587      ; 2.819      ;
; 0.217  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.821      ;
; 0.217  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.821      ;
; 0.217  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.821      ;
; 0.218  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.587      ; 2.821      ;
; 0.218  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.822      ;
; 0.222  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.829      ;
; 0.222  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.829      ;
; 0.226  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.591      ; 2.833      ;
; 0.232  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.836      ;
; 0.233  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.837      ;
; 0.235  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.839      ;
; 0.239  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.843      ;
; 0.241  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.845      ;
; 0.241  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.845      ;
; 0.242  ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 2.588      ; 2.846      ;
; 0.391  ; audio_converter:u5|SEL_Bit[0]  ; audio_converter:u5|SEL_Bit[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_Bit[3]  ; audio_converter:u5|SEL_Bit[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|SEL_reg[0]  ; audio_converter:u5|SEL_reg[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[5]  ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[6]  ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[7]  ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[4]  ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[10] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[9]  ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[11] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[8]  ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[14] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[13] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[15] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[12] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[1]  ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[2]  ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[3]  ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inL[0]  ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.703  ; audio_converter:u5|SEL_reg[9]  ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.969      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.118 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.259      ; 0.657      ;
; -0.118 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.259      ; 0.657      ;
; -0.118 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.259      ; 0.657      ;
; -0.118 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.259      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.551  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.551  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.551  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.552  ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.818      ;
; 0.789  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.055      ;
; 0.795  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.796  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.800  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.813  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.821  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.090      ;
; 0.827  ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.093      ;
; 0.831  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.841  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.107      ;
; 0.843  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.947  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.213      ;
; 0.969  ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.235      ;
; 1.179  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.445      ;
; 1.183  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.449      ;
; 1.196  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.214  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.218  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.484      ;
; 1.231  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.250  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.516      ;
; 1.254  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.520      ;
; 1.267  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.296  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.562      ;
; 1.302  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.568      ;
; 1.321  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.587      ;
; 1.325  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.591      ;
; 1.338  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.373  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.639      ;
; 1.391  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.657      ;
; 1.392  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.658      ;
; 1.396  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.662      ;
; 1.409  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.675      ;
; 1.444  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.460  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.726      ;
; 1.461  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.727      ;
; 1.463  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.729      ;
; 1.467  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.733      ;
; 1.480  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.498  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.764      ;
; 1.534  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.800      ;
; 1.538  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.804      ;
; 1.603  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.869      ;
; 1.605  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.871      ;
; 1.610  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.876      ;
; 1.639  ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.697  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.963      ;
; 1.739  ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.005      ;
; 1.764  ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.030      ;
; 1.784  ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.050      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.298  ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.564      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.304  ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.570      ;
; 2.993  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.259      ;
; 2.993  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.259      ;
; 2.993  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.259      ;
; 2.993  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.259      ;
; 2.993  ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.259      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.260  ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.526      ;
; 3.264  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.530      ;
; 3.264  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.530      ;
; 3.264  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.530      ;
; 3.264  ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.530      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.797      ;
; 0.541 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.807      ;
; 0.558 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.824      ;
; 0.747 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.012      ;
; 0.777 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.043      ;
; 0.778 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.043      ;
; 0.797 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.063      ;
; 0.801 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.067      ;
; 0.808 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.075      ;
; 0.815 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.087      ;
; 0.832 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.106      ;
; 0.848 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.114      ;
; 0.882 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.142      ;
; 0.885 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.145      ;
; 0.965 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.240      ;
; 0.971 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.244      ;
; 0.984 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.254      ;
; 1.041 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.302      ;
; 1.051 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 1.329      ;
; 1.052 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.312      ;
; 1.053 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.318      ;
; 1.055 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.315      ;
; 1.064 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.009      ; 1.339      ;
; 1.111 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.388      ;
; 1.123 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 1.401      ;
; 1.124 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 1.402      ;
; 1.127 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.397      ;
; 1.128 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.011      ; 1.405      ;
; 1.130 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 1.400      ;
; 1.138 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 1.414      ;
; 1.139 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.016      ; 1.421      ;
; 1.145 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 1.423      ;
; 1.191 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.451      ;
; 1.198 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.464      ;
; 1.204 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.470      ;
; 1.209 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 1.480      ;
; 1.211 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.477      ;
; 1.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.481      ;
; 1.226 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.492      ;
; 1.234 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.500      ;
; 1.246 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.512      ;
; 1.251 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 1.506      ;
; 1.262 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.269 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.535      ;
; 1.275 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.541      ;
; 1.286 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 1.539      ;
; 1.286 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.552      ;
; 1.292 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.555      ;
; 1.305 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.571      ;
; 1.317 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.583      ;
; 1.322 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.588      ;
; 1.330 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.603      ;
; 1.333 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.599      ;
; 1.340 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.606      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.342 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 1.615      ;
; 1.346 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.612      ;
; 1.348 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 1.611      ;
; 1.362 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.630      ;
; 1.369 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.635      ;
; 1.369 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.635      ;
; 1.369 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.635      ;
; 1.369 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.635      ;
; 1.375 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.629      ;
; 1.388 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.650      ;
; 1.390 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 1.650      ;
; 1.393 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.659      ;
; 1.399 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.653      ;
; 1.411 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.677      ;
; 1.417 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.683      ;
; 1.429 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.683      ;
; 1.435 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 1.693      ;
; 1.459 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.725      ;
; 1.489 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 1.742      ;
; 1.502 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.767      ;
; 1.524 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 1.785      ;
; 1.530 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.796      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.514 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.786      ;
; 0.519 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.791      ;
; 0.520 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.792      ;
; 0.648 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.007      ; 0.921      ;
; 0.651 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.923      ;
; 0.651 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.923      ;
; 0.655 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.927      ;
; 0.659 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.931      ;
; 0.659 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.931      ;
; 0.660 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.932      ;
; 0.664 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 0.936      ;
; 0.689 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.007      ; 0.962      ;
; 0.702 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.007      ; 0.975      ;
; 0.724 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.007      ; 0.997      ;
; 0.822 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.006      ; 1.094      ;
; 0.845 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.007      ; 1.118      ;
; 1.009 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.781      ;
; 1.014 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.786      ;
; 1.014 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.786      ;
; 1.017 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.789      ;
; 1.020 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.792      ;
; 1.150 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.922      ;
; 1.154 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.926      ;
; 1.155 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.927      ;
; 1.156 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.928      ;
; 1.156 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.928      ;
; 1.156 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.928      ;
; 1.156 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.928      ;
; 1.158 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.930      ;
; 1.159 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.931      ;
; 1.160 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.932      ;
; 1.162 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.006      ; 0.934      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
; -3.850 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.436     ; 1.455      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; -1.342 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.108     ; 1.770      ;
; -1.342 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.108     ; 1.770      ;
; -1.342 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.108     ; 1.770      ;
; -1.342 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.108     ; 1.770      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[5] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[6] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[7] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[8] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[9] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
; -1.066 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[4] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.104     ; 1.498      ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[5] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[6] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[7] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[8] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[9] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 1.836 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[4] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.104     ; 1.498      ;
; 2.112 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.108     ; 1.770      ;
; 2.112 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.108     ; 1.770      ;
; 2.112 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.108     ; 1.770      ;
; 2.112 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.108     ; 1.770      ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
; 3.625 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.436     ; 1.455      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.183 ; 6.183 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.619 ; 5.619 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.619 ; 5.619 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.693 ; 4.693 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.662 ; -4.662 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.975 ; -4.975 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -4.975 ; -4.975 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -4.082 ; -4.082 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.275 ; 10.275 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.794  ; 7.794  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.790  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 5.145  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 12.508 ; 12.508 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 5.145  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;        ; 5.145  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 10.907 ; 10.907 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;        ; 5.145  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 4.241  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;        ; 4.241  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 12.953 ; 12.953 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 8.090 ; 5.790 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.794 ; 7.794 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.790 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 5.145 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 5.205 ; 5.205 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 5.145 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 5.145 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 5.205 ; 5.205 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 5.145 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 4.241 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 4.241 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 9.508 ; 9.508 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 2.917 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; AUD_DACDAT  ; 11.594 ;    ;    ; 11.594 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; AUD_DACDAT  ; 11.594 ;    ;    ; 11.594 ;
+------------+-------------+--------+----+----+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.712 ; -17.807       ;
; audio_clock:u4|oAUD_BCK        ; -0.565 ; -20.428       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.560 ; -20.483       ;
; p1|altpll_component|pll|clk[1] ; -0.167 ; -0.334        ;
; audio_clock:u4|LRCK_1X         ; 0.053  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.570 ; -1.570        ;
; audio_clock:u4|oAUD_BCK        ; -0.688 ; -18.829       ;
; p1|altpll_component|pll|clk[1] ; 0.052  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; audio_clock:u4|LRCK_1X         ; 0.237  ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -2.420 ; -33.880       ;
; audio_clock:u4|oAUD_BCK        ; -0.556 ; -6.414        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; audio_clock:u4|oAUD_BCK        ; 1.299 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.305 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -39.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; audio_clock:u4|oAUD_BCK        ; -0.500 ; -46.000       ;
; audio_clock:u4|LRCK_1X         ; -0.500 ; -32.000       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.744      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.703 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.735      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.655 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.687      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.648 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.678      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.639 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.669      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.638 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.670      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.662      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.622 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.652      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.596 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.626      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.594 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.624      ;
; -0.580 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.610      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|oAUD_BCK'                                                                                                                          ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.565 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.968      ;
; -0.565 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.968      ;
; -0.564 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.967      ;
; -0.564 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.967      ;
; -0.560 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.963      ;
; -0.559 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.960      ;
; -0.556 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.957      ;
; -0.556 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.959      ;
; -0.555 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.956      ;
; -0.555 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.958      ;
; -0.553 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.954      ;
; -0.548 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[6]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.951      ;
; -0.547 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[11] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.950      ;
; -0.546 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[7]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.949      ;
; -0.546 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.949      ;
; -0.538 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[10] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.944      ;
; -0.534 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[14] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.940      ;
; -0.534 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.940      ;
; -0.530 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.124     ; 0.938      ;
; -0.530 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[15] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.129     ; 0.933      ;
; -0.527 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.933      ;
; -0.518 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[4]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.924      ;
; -0.517 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[9]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.923      ;
; -0.516 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[5]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.922      ;
; -0.428 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.834      ;
; -0.428 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[8]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.834      ;
; -0.428 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[0]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.834      ;
; -0.427 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[12] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.833      ;
; -0.426 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inR[1]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.832      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.423 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.455      ;
; -0.419 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[3]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.124     ; 0.827      ;
; -0.415 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[2]  ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.124     ; 0.823      ;
; -0.413 ; Reset_Delay:r0|oRESET         ; audio_converter:u5|AUD_inL[13] ; CLOCK_50                ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.124     ; 0.821      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; audio_converter:u5|SEL_reg[6] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.444      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.397 ; audio_converter:u5|SEL_reg[2] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; audio_converter:u5|SEL_Bit[3] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.434      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.390 ; audio_converter:u5|SEL_reg[1] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.422      ;
; -0.381 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.410      ;
; -0.381 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.410      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.381 ; audio_converter:u5|SEL_reg[5] ; audio_converter:u5|SEL_reg[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.413      ;
; -0.380 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.409      ;
; -0.380 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.409      ;
; -0.379 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.406      ;
; -0.376 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.403      ;
; -0.376 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.003     ; 1.405      ;
; -0.375 ; audio_converter:u5|SEL_reg[9] ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; -0.005     ; 1.402      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
; -0.374 ; audio_converter:u5|SEL_Bit[0] ; audio_converter:u5|SEL_reg[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 1.000        ; 0.005      ; 1.411      ;
+--------+-------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.560 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.581      ;
; -0.560 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.581      ;
; -0.560 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.581      ;
; -0.536 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.563      ;
; -0.536 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.563      ;
; -0.536 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.563      ;
; -0.528 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.549      ;
; -0.528 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.549      ;
; -0.528 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.549      ;
; -0.521 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.550      ;
; -0.512 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.541      ;
; -0.494 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.513      ;
; -0.494 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.513      ;
; -0.494 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.513      ;
; -0.494 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.513      ;
; -0.494 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 1.523      ;
; -0.489 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.513      ;
; -0.489 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.513      ;
; -0.489 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.513      ;
; -0.489 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.513      ;
; -0.480 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.501      ;
; -0.480 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.501      ;
; -0.480 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.501      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.491      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.491      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.491      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.495      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.495      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.495      ;
; -0.470 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.007     ; 1.495      ;
; -0.465 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.495      ;
; -0.465 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.495      ;
; -0.465 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.495      ;
; -0.465 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.495      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.464 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.491      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.481      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.481      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.481      ;
; -0.462 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.481      ;
; -0.457 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.481      ;
; -0.457 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.481      ;
; -0.457 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.481      ;
; -0.457 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.481      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.440 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.473      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.432 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.005     ; 1.459      ;
; -0.427 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.457      ;
; -0.418 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.452      ;
; -0.418 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.452      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.416 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.006      ; 1.454      ;
; -0.415 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.434      ;
; -0.414 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.433      ;
; -0.414 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.433      ;
; -0.414 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.433      ;
; -0.409 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.433      ;
; -0.409 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.433      ;
; -0.409 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.433      ;
; -0.409 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.433      ;
; -0.408 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.438      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.423      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.423      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.423      ;
; -0.404 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.013     ; 1.423      ;
; -0.401 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.435      ;
; -0.401 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.435      ;
; -0.401 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.435      ;
; -0.401 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 1.435      ;
; -0.399 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.423      ;
; -0.399 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.423      ;
; -0.399 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.423      ;
; -0.399 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.008     ; 1.423      ;
; -0.397 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.418      ;
; -0.397 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.418      ;
; -0.397 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.418      ;
; -0.394 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.425      ;
; -0.388 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.418      ;
; -0.384 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.416      ;
; -0.384 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.416      ;
; -0.384 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.416      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.167 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; -0.167 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.022      ; 0.367      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.705 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.882      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.784 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.803      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.824 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.763      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.921 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.666      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 53.931 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.656      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.049 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.538      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.347 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.240      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.348 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.239      ;
; 54.670 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.917      ;
; 54.687 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.900      ;
; 54.749 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.838      ;
; 54.789 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.798      ;
; 54.886 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.701      ;
; 54.896 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.691      ;
; 54.999 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.588      ;
; 55.014 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.573      ;
; 55.055 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.532      ;
; 55.059 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.528      ;
; 55.059 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.528      ;
; 55.060 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.527      ;
; 55.060 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.527      ;
; 55.063 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.524      ;
; 55.178 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.409      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'audio_clock:u4|LRCK_1X'                                                                                                          ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.053 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.482      ;
; 0.054 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.481      ;
; 0.054 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.481      ;
; 0.055 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.480      ;
; 0.056 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.479      ;
; 0.056 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.479      ;
; 0.056 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.479      ;
; 0.057 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.478      ;
; 0.058 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.477      ;
; 0.058 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.477      ;
; 0.061 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.474      ;
; 0.139 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.396      ;
; 0.142 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.393      ;
; 0.143 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.392      ;
; 0.143 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.392      ;
; 0.146 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.500        ; 0.003      ; 0.389      ;
; 0.471 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.564      ;
; 0.472 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.563      ;
; 0.547 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.488      ;
; 0.553 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.482      ;
; 0.554 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.481      ;
; 0.555 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.480      ;
; 0.558 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.477      ;
; 0.558 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.477      ;
; 0.560 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.475      ;
; 0.560 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.475      ;
; 0.566 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.469      ;
; 0.569 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.466      ;
; 0.576 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.459      ;
; 0.639 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.396      ;
; 0.639 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.396      ;
; 0.643 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 1.000        ; 0.003      ; 0.392      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.570 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.644      ; 0.367      ;
; -1.070 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.644      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.319  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.440  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.443  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.443  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.508  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.537  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.552  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.559  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.572  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.578  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; Reset_Delay:r0|Cont[15]           ; Reset_Delay:r0|Cont[16]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.587  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.002     ; 0.738      ;
; 0.588  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.001      ; 0.741      ;
; 0.588  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[9]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[3]            ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.743      ;
; 0.594  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.596  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.748      ;
; 0.600  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[15]           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.752      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|oAUD_BCK'                                                                                                                            ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.688 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.545      ; 1.150      ;
; -0.686 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.545      ; 1.152      ;
; -0.682 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.545      ; 1.156      ;
; -0.679 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.157      ;
; -0.678 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.158      ;
; -0.677 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.159      ;
; -0.677 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.159      ;
; -0.677 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.159      ;
; -0.589 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.247      ;
; -0.588 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.248      ;
; -0.587 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.249      ;
; -0.575 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.258      ;
; -0.574 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.262      ;
; -0.571 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.545      ; 1.267      ;
; -0.567 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.269      ;
; -0.567 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.269      ;
; -0.563 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.543      ; 1.273      ;
; -0.555 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.278      ;
; -0.555 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.278      ;
; -0.554 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.279      ;
; -0.553 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.280      ;
; -0.550 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.283      ;
; -0.549 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.284      ;
; -0.548 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.538      ; 1.283      ;
; -0.546 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.538      ; 1.285      ;
; -0.545 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.538      ; 1.286      ;
; -0.545 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.288      ;
; -0.542 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.538      ; 1.289      ;
; -0.541 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.292      ;
; -0.541 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.292      ;
; -0.540 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.293      ;
; -0.540 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; 0.000        ; 1.540      ; 1.293      ;
; -0.188 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.545      ; 1.150      ;
; -0.186 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.545      ; 1.152      ;
; -0.182 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.545      ; 1.156      ;
; -0.179 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.157      ;
; -0.178 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.158      ;
; -0.177 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.159      ;
; -0.177 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.159      ;
; -0.177 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.159      ;
; -0.089 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.247      ;
; -0.088 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.248      ;
; -0.087 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.249      ;
; -0.075 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.258      ;
; -0.074 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.262      ;
; -0.071 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.545      ; 1.267      ;
; -0.067 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.269      ;
; -0.067 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.269      ;
; -0.063 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.543      ; 1.273      ;
; -0.055 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.278      ;
; -0.055 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.278      ;
; -0.054 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.279      ;
; -0.053 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.280      ;
; -0.050 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.283      ;
; -0.049 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.284      ;
; -0.048 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.538      ; 1.283      ;
; -0.046 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.538      ; 1.285      ;
; -0.045 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.538      ; 1.286      ;
; -0.045 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.288      ;
; -0.042 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.538      ; 1.289      ;
; -0.041 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.292      ;
; -0.041 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.292      ;
; -0.040 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.293      ;
; -0.040 ; audio_clock:u4|LRCK_1X         ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|LRCK_1X  ; audio_clock:u4|oAUD_BCK ; -0.500       ; 1.540      ; 1.293      ;
; 0.215  ; audio_converter:u5|SEL_Bit[0]  ; audio_converter:u5|SEL_Bit[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_Bit[3]  ; audio_converter:u5|SEL_Bit[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|SEL_reg[0]  ; audio_converter:u5|SEL_reg[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[5]  ; audio_converter:u5|AUD_inL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[6]  ; audio_converter:u5|AUD_inL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[7]  ; audio_converter:u5|AUD_inL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[4]  ; audio_converter:u5|AUD_inL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[10] ; audio_converter:u5|AUD_inL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[9]  ; audio_converter:u5|AUD_inL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[11] ; audio_converter:u5|AUD_inL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[8]  ; audio_converter:u5|AUD_inL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[14] ; audio_converter:u5|AUD_inL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[13] ; audio_converter:u5|AUD_inL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[15] ; audio_converter:u5|AUD_inL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[12] ; audio_converter:u5|AUD_inL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[1]  ; audio_converter:u5|AUD_inL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[2]  ; audio_converter:u5|AUD_inL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[3]  ; audio_converter:u5|AUD_inL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inL[0]  ; audio_converter:u5|AUD_inL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[9]  ; audio_converter:u5|AUD_inR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[5]  ; audio_converter:u5|AUD_inR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[13] ; audio_converter:u5|AUD_inR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[1]  ; audio_converter:u5|AUD_inR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[6]  ; audio_converter:u5|AUD_inR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[10] ; audio_converter:u5|AUD_inR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[14] ; audio_converter:u5|AUD_inR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[2]  ; audio_converter:u5|AUD_inR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[7]  ; audio_converter:u5|AUD_inR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[11] ; audio_converter:u5|AUD_inR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[15] ; audio_converter:u5|AUD_inR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[3]  ; audio_converter:u5|AUD_inR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[8]  ; audio_converter:u5|AUD_inR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[4]  ; audio_converter:u5|AUD_inR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[12] ; audio_converter:u5|AUD_inR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_converter:u5|AUD_inR[0]  ; audio_converter:u5|AUD_inR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.319  ; audio_converter:u5|SEL_reg[9]  ; audio_converter:u5|SEL_reg[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.471      ;
+--------+--------------------------------+--------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.052 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK       ; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.052 ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X        ; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; audio_clock:u4|BCK_DIV[0]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.409      ;
; 0.357 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.367 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; audio_clock:u4|BCK_DIV[1]     ; audio_clock:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.421 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.573      ;
; 0.436 ; audio_clock:u4|BCK_DIV[2]     ; audio_clock:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.588      ;
; 0.495 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.648      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.683      ;
; 0.539 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.549 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.562 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.714      ;
; 0.565 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.566 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.718      ;
; 0.575 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.587 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.600 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.753      ;
; 0.610 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.622 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.774      ;
; 0.635 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.788      ;
; 0.645 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.647 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.669 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.823      ;
; 0.686 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.838      ;
; 0.705 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.857      ;
; 0.716 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.868      ;
; 0.739 ; audio_clock:u4|LRCK_1X_DIV[2] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.891      ;
; 0.748 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.900      ;
; 0.765 ; audio_clock:u4|LRCK_1X_DIV[3] ; audio_clock:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; audio_clock:u4|LRCK_1X_DIV[1] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.917      ;
; 0.799 ; audio_clock:u4|LRCK_1X_DIV[0] ; audio_clock:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.951      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.087 ; audio_clock:u4|LRCK_1X_DIV[7] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.239      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.088 ; audio_clock:u4|LRCK_1X_DIV[8] ; audio_clock:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.240      ;
; 1.386 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.386 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.386 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.386 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.386 ; audio_clock:u4|LRCK_1X_DIV[5] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.538      ;
; 1.504 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.656      ;
; 1.504 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.656      ;
; 1.504 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.656      ;
; 1.504 ; audio_clock:u4|LRCK_1X_DIV[4] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.656      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
; 1.514 ; audio_clock:u4|LRCK_1X_DIV[6] ; audio_clock:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.666      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.401      ;
; 0.257 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.409      ;
; 0.355 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.506      ;
; 0.358 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.512      ;
; 0.362 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.529      ;
; 0.382 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.534      ;
; 0.385 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.401 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.548      ;
; 0.403 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.550      ;
; 0.432 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.591      ;
; 0.434 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.593      ;
; 0.444 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.600      ;
; 0.479 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.626      ;
; 0.481 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.628      ;
; 0.483 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.630      ;
; 0.484 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.635      ;
; 0.494 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.656      ;
; 0.500 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.660      ;
; 0.503 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.658      ;
; 0.512 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.522 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.532 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 0.696      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.689      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.695      ;
; 0.533 ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 0.697      ;
; 0.534 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.004      ; 0.690      ;
; 0.535 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.698      ;
; 0.538 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.010      ; 0.702      ;
; 0.541 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.005      ; 0.698      ;
; 0.541 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.013      ; 0.707      ;
; 0.543 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.012      ; 0.707      ;
; 0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.692      ;
; 0.552 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.704      ;
; 0.557 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.712      ;
; 0.570 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.728      ;
; 0.582 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.731      ;
; 0.590 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 0.729      ;
; 0.592 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.744      ;
; 0.595 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.747      ;
; 0.598 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 0.737      ;
; 0.608 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.763      ;
; 0.616 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.763      ;
; 0.618 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.007      ; 0.777      ;
; 0.618 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.765      ;
; 0.627 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.779      ;
; 0.630 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.779      ;
; 0.632 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.773      ;
; 0.638 ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.792      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.657 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.006      ; 0.815      ;
; 0.662 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.814      ;
; 0.667 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.808      ;
; 0.671 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.812      ;
; 0.672 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.822      ;
; 0.675 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.008     ; 0.819      ;
; 0.688 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.840      ;
; 0.689 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.006     ; 0.835      ;
; 0.692 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.013     ; 0.831      ;
; 0.693 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.005     ; 0.840      ;
; 0.698 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.850      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'audio_clock:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node        ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+
; 0.237 ; audio_converter:u5|AUD_inR[14] ; audio_outR[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.392      ;
; 0.241 ; audio_converter:u5|AUD_inR[2]  ; audio_outR[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.396      ;
; 0.241 ; audio_converter:u5|AUD_inR[3]  ; audio_outR[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.396      ;
; 0.304 ; audio_converter:u5|AUD_inR[12] ; audio_outR[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.459      ;
; 0.311 ; audio_converter:u5|AUD_inR[15] ; audio_outR[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.466      ;
; 0.314 ; audio_converter:u5|AUD_inR[0]  ; audio_outR[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.469      ;
; 0.320 ; audio_converter:u5|AUD_inR[11] ; audio_outR[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.475      ;
; 0.320 ; audio_converter:u5|AUD_inR[4]  ; audio_outR[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.475      ;
; 0.322 ; audio_converter:u5|AUD_inR[5]  ; audio_outR[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.477      ;
; 0.322 ; audio_converter:u5|AUD_inR[13] ; audio_outR[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.477      ;
; 0.325 ; audio_converter:u5|AUD_inR[10] ; audio_outR[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.480      ;
; 0.326 ; audio_converter:u5|AUD_inR[7]  ; audio_outR[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.481      ;
; 0.327 ; audio_converter:u5|AUD_inR[6]  ; audio_outR[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.482      ;
; 0.333 ; audio_converter:u5|AUD_inR[1]  ; audio_outR[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.488      ;
; 0.408 ; audio_converter:u5|AUD_inR[9]  ; audio_outR[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.563      ;
; 0.409 ; audio_converter:u5|AUD_inR[8]  ; audio_outR[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; 0.000        ; 0.003      ; 0.564      ;
; 0.734 ; audio_converter:u5|AUD_inL[14] ; audio_outL[14] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.389      ;
; 0.737 ; audio_converter:u5|AUD_inL[6]  ; audio_outL[6]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.392      ;
; 0.737 ; audio_converter:u5|AUD_inL[9]  ; audio_outL[9]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.392      ;
; 0.738 ; audio_converter:u5|AUD_inL[3]  ; audio_outL[3]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.393      ;
; 0.741 ; audio_converter:u5|AUD_inL[15] ; audio_outL[15] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.396      ;
; 0.819 ; audio_converter:u5|AUD_inL[12] ; audio_outL[12] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.474      ;
; 0.822 ; audio_converter:u5|AUD_inL[11] ; audio_outL[11] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.477      ;
; 0.822 ; audio_converter:u5|AUD_inL[2]  ; audio_outL[2]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.477      ;
; 0.823 ; audio_converter:u5|AUD_inL[7]  ; audio_outL[7]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.478      ;
; 0.824 ; audio_converter:u5|AUD_inL[10] ; audio_outL[10] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.479      ;
; 0.824 ; audio_converter:u5|AUD_inL[8]  ; audio_outL[8]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.479      ;
; 0.824 ; audio_converter:u5|AUD_inL[13] ; audio_outL[13] ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.479      ;
; 0.825 ; audio_converter:u5|AUD_inL[0]  ; audio_outL[0]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.480      ;
; 0.826 ; audio_converter:u5|AUD_inL[5]  ; audio_outL[5]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.481      ;
; 0.826 ; audio_converter:u5|AUD_inL[4]  ; audio_outL[4]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.481      ;
; 0.827 ; audio_converter:u5|AUD_inL[1]  ; audio_outL[1]  ; audio_clock:u4|oAUD_BCK ; audio_clock:u4|LRCK_1X ; -0.500       ; 0.003      ; 0.482      ;
+-------+--------------------------------+----------------+-------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
; -2.420 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.647     ; 0.810      ;
+--------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'audio_clock:u4|oAUD_BCK'                                                                                                   ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; -0.556 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.957      ;
; -0.556 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.957      ;
; -0.556 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.957      ;
; -0.556 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.131     ; 0.957      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[5] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[6] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[7] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[8] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[9] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
; -0.419 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[4] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; 0.500        ; -0.126     ; 0.825      ;
+--------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'audio_clock:u4|oAUD_BCK'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[5] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[6] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[7] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[8] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[9] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.299 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_reg[4] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.126     ; 0.825      ;
; 1.436 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[0] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.131     ; 0.957      ;
; 1.436 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[1] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.131     ; 0.957      ;
; 1.436 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[2] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.131     ; 0.957      ;
; 1.436 ; Reset_Delay:r0|oRESET ; audio_converter:u5|SEL_Bit[3] ; CLOCK_50     ; audio_clock:u4|oAUD_BCK ; -0.500       ; -0.131     ; 0.957      ;
+-------+-----------------------+-------------------------------+--------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                   ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
; 2.305 ; Reset_Delay:r0|oRESET ; audio_clock:u4|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.647     ; 0.810      ;
+-------+-----------------------+-------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk                   ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|oAUD_BCK'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inL[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|AUD_inR[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_Bit[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Fall       ; audio_converter:u5|SEL_reg[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|oAUD_BCK ; Rise       ; u5|AUD_inL[0]|clk              ;
+--------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'audio_clock:u4|LRCK_1X'                                                             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Fall       ; audio_outR[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outL[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; audio_clock:u4|LRCK_1X ; Rise       ; audio_outR[10]|clk ;
+--------+--------------+----------------+------------------+------------------------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[0]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[1]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|BCK_DIV[2]                  ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[0]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[1]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[2]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[3]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[4]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[5]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[6]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[7]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|LRCK_1X_DIV[8]              ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; audio_clock:u4|oAUD_BCK                    ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.250 ; 3.250 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.084 ; 3.084 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.084 ; 3.084 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 2.545 ; 2.545 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.560 ; -2.560 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.785 ; -2.785 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.785 ; -2.785 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -2.250 ; -2.250 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.336 ; 5.336 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.273 ; 4.273 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.951 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 6.321 ; 6.321 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 5.580 ; 5.580 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.279 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.279 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 6.547 ; 6.547 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.389 ; 2.951 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.273 ; 4.273 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.951 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 2.685 ; 2.685 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 2.685 ; 2.685 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.279 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.279 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 5.028 ; 5.028 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; AUD_DACDAT  ; 6.478 ;    ;    ; 6.478 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; AUD_DACDAT  ; 6.478 ;    ;    ; 6.478 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -2.606   ; -2.524  ; -3.850   ; 1.299   ; -1.380              ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.606   ; -2.524  ; N/A      ; N/A     ; -1.380              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.452   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|LRCK_1X         ; -0.392   ; 0.237   ; N/A      ; N/A     ; -0.500              ;
;  audio_clock:u4|oAUD_BCK        ; -2.073   ; -0.688  ; -1.342   ; 1.299   ; -0.500              ;
;  p1|altpll_component|pll|clk[1] ; -0.167   ; -0.118  ; -3.850   ; 2.305   ; 26.777              ;
; Design-wide TNS                 ; -275.583 ; -20.399 ; -69.928  ; 0.0     ; -173.38             ;
;  CLOCK_27                       ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -79.716  ; -2.524  ; N/A      ; N/A     ; -39.380             ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK ; -104.571 ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  audio_clock:u4|LRCK_1X         ; -5.603   ; 0.000   ; N/A      ; N/A     ; -32.000             ;
;  audio_clock:u4|oAUD_BCK        ; -85.479  ; -18.829 ; -16.028  ; 0.000   ; -46.000             ;
;  p1|altpll_component|pll|clk[1] ; -0.334   ; -0.236  ; -53.900  ; 0.000   ; 0.000               ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.183 ; 6.183 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.619 ; 5.619 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.619 ; 5.619 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; 4.693 ; 4.693 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.560 ; -2.560 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; KEY[*]     ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.785 ; -2.785 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
;  KEY[0]    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; -2.785 ; -2.785 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCDAT ; audio_clock:u4|oAUD_BCK        ; -2.250 ; -2.250 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
+------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 10.275 ; 10.275 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.794  ; 7.794  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.790  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 5.145  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 12.508 ; 12.508 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 5.145  ;        ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;        ; 5.145  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 10.907 ; 10.907 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;        ; 5.145  ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 4.241  ;        ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;        ; 4.241  ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 12.953 ; 12.953 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.389 ; 2.951 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.273 ; 4.273 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 2.951 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 2.685 ; 2.685 ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ; 2.644 ;       ; Rise       ; audio_clock:u4|LRCK_1X         ;
; AUD_ADCLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACDAT  ; audio_clock:u4|LRCK_1X         ; 2.685 ; 2.685 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_DACLRCK ; audio_clock:u4|LRCK_1X         ;       ; 2.644 ; Fall       ; audio_clock:u4|LRCK_1X         ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ; 2.279 ;       ; Rise       ; audio_clock:u4|oAUD_BCK        ;
; AUD_BCLK    ; audio_clock:u4|oAUD_BCK        ;       ; 2.279 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_DACDAT  ; audio_clock:u4|oAUD_BCK        ; 5.028 ; 5.028 ; Fall       ; audio_clock:u4|oAUD_BCK        ;
; AUD_XCK     ; CLOCK_27                       ; 1.463 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27                       ;       ; 1.463 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; AUD_DACDAT  ; 11.594 ;    ;    ; 11.594 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; AUD_DACDAT  ; 6.478 ;    ;    ; 6.478 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 781      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|LRCK_1X         ; 0        ; 16       ; 0        ; 16       ;
; audio_clock:u4|LRCK_1X         ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 32       ;
; audio_clock:u4|oAUD_BCK        ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 0        ; 781      ;
; CLOCK_50                       ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 32       ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1004     ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 800      ; 0        ; 0        ; 0        ;
; audio_clock:u4|LRCK_1X         ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; audio_clock:u4|oAUD_BCK        ; p1|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 14       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; audio_clock:u4|oAUD_BCK        ; 0        ; 0        ; 14       ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 109   ; 109  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 51    ; 51   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Thu Nov 21 15:07:39 2013
Info: Command: quartus_sta AudioRecorder -c AudioRecorder
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AudioRecorder.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|oAUD_BCK audio_clock:u4|oAUD_BCK
    Info (332105): create_clock -period 1.000 -name audio_clock:u4|LRCK_1X audio_clock:u4|LRCK_1X
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.606
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.606       -79.716 CLOCK_50 
    Info (332119):    -2.452      -104.571 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -2.073       -85.479 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.392        -5.603 audio_clock:u4|LRCK_1X 
    Info (332119):    -0.107        -0.214 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.524        -2.524 CLOCK_50 
    Info (332119):    -0.569       -11.384 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.118        -0.236 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.514         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -3.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.850       -53.900 p1|altpll_component|pll|clk[1] 
    Info (332119):    -1.342       -16.028 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.836         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     3.625         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -46.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.712       -17.807 CLOCK_50 
    Info (332119):    -0.565       -20.428 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.560       -20.483 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.167        -0.334 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.053         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case hold slack is -1.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.570        -1.570 CLOCK_50 
    Info (332119):    -0.688       -18.829 audio_clock:u4|oAUD_BCK 
    Info (332119):     0.052         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.237         0.000 audio_clock:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -2.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.420       -33.880 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.556        -6.414 audio_clock:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 1.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.299         0.000 audio_clock:u4|oAUD_BCK 
    Info (332119):     2.305         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -39.380 CLOCK_50 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -46.000 audio_clock:u4|oAUD_BCK 
    Info (332119):    -0.500       -32.000 audio_clock:u4|LRCK_1X 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 402 megabytes
    Info: Processing ended: Thu Nov 21 15:07:40 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


