TimeQuest Timing Analyzer report for clk_card
Tue May 15 16:33:30 2012
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths
 51. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; clk_card                                                         ;
; Device Family      ; Stratix                                                          ;
; Device Name        ; EP1S30F780C5                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  32.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; clk_card.sdc  ; OK     ; Tue May 15 16:33:11 2012 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                                 ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                      ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[0] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]      ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1    ; Generated ; 20.000 ; 50.0 MHz  ; 10.000 ; 20.000 ; 50.00      ; 1         ; 2           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[1] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]      ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1    ; Generated ; 10.000 ; 100.0 MHz ; 0.000  ; 5.000  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[2] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|clk[3] }    ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 20.000 ; 40.000 ; 50.00      ; 1         ; 1           ; 180.0 ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[0] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[1] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk14 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[0] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ; Generated ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; inclk15 ; clk_switchover_slave|pll0|altpll_component|pll|inclk[1] ; { clk_switchover_slave|pll0|altpll_component|pll|extclk[2] } ;
; fibre_rx_clkr                                              ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { fibre_rx_clkr }                                            ;
; inclk1                                                     ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk1 }                                                   ;
; inclk14                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk14 }                                                  ;
; inclk15                                                    ; Base      ; 40.000 ; 25.0 MHz  ; 0.000  ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { inclk15 }                                                  ;
; manch_pll_block|altpll_component|pll|clk[0]                ; Generated ; 40.000 ; 25.0 MHz  ; -0.833 ; 19.167 ; 50.00      ; 1         ; 1           ; -7.5  ;        ;           ;            ; false    ; inclk1  ; manch_pll_block|altpll_component|pll|inclk[0]           ; { manch_pll_block|altpll_component|pll|clk[0] }              ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                       ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 57.36 MHz  ; 57.36 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;      ;
; 57.36 MHz  ; 57.36 MHz       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;      ;
; 142.41 MHz ; 142.41 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;      ;
; 142.41 MHz ; 142.41 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;      ;
; 178.38 MHz ; 178.38 MHz      ; fibre_rx_clkr                                           ;      ;
; 239.12 MHz ; 239.12 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ;      ;
; 239.12 MHz ; 239.12 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ;      ;
; 251.76 MHz ; 251.76 MHz      ; manch_pll_block|altpll_component|pll|clk[0]             ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;      ;
; 319.18 MHz ; 319.18 MHz      ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.696  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.696  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.897  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.897  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.978  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.978  ; 0.000         ;
; fibre_rx_clkr                                           ; 17.764 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.195 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 35.818 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 35.818 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.643 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.643 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.666 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.671 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.672 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.672 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 2.989 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 2.989 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 1.823  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 1.823  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.911  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.911  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 11.409 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 11.409 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 12.312 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 12.312 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 12.729 ; 0.000         ;
; fibre_rx_clkr                                           ; 15.247 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 1.039  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 3.879  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 3.879  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 4.224  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 5.022  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 5.022  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.031  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.031  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 15.021 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 15.021 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.009 ; 15.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 15.369 ; 15.369 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.397  ; 7.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.405  ; 7.405  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 7.825  ; 7.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.094  ; 8.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.693  ; 8.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.611  ; 8.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.540  ; 8.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.519  ; 8.519  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.142  ; 9.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.421  ; 8.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 9.087  ; 9.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.392  ; 8.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.484  ; 8.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.979  ; 9.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.579  ; 8.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 14.347 ; 14.347 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 13.978 ; 13.978 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 14.737 ; 14.737 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 14.314 ; 14.314 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 17.311 ; 17.311 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 17.123 ; 17.123 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.881 ; 15.881 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.926  ; 6.926  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 8.008  ; 8.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.392  ; 7.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.390  ; 7.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 7.948  ; 7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 7.742  ; 7.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.618  ; 7.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.398  ; 7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.339  ; 7.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.652  ; 7.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.704  ; 7.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 6.967  ; 6.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 7.600  ; 7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 7.357  ; 7.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.636  ; 7.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 7.231  ; 7.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.451  ; 7.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.488  ; 7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 6.501  ; 6.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 7.440  ; 7.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.206  ; 7.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 7.352  ; 7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.009 ; 15.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 15.369 ; 15.369 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.397  ; 7.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.405  ; 7.405  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 7.825  ; 7.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.094  ; 8.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.693  ; 8.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.611  ; 8.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.540  ; 8.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.519  ; 8.519  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.142  ; 9.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.421  ; 8.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 9.087  ; 9.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.392  ; 8.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.484  ; 8.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.979  ; 9.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.579  ; 8.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 14.347 ; 14.347 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 13.978 ; 13.978 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 14.737 ; 14.737 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 14.314 ; 14.314 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 17.311 ; 17.311 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 17.123 ; 17.123 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.881 ; 15.881 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.926  ; 6.926  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 8.008  ; 8.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.392  ; 7.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.390  ; 7.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 7.948  ; 7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 7.742  ; 7.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.618  ; 7.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.398  ; 7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.339  ; 7.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.652  ; 7.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.704  ; 7.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 6.967  ; 6.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 7.600  ; 7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 7.357  ; 7.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.636  ; 7.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 7.231  ; 7.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.451  ; 7.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.488  ; 7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 6.501  ; 6.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 7.440  ; 7.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.206  ; 7.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 7.352  ; 7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -3.865 ; -3.865 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.555 ; -3.555 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.529 ; -3.529 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -3.865 ; -3.865 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.555 ; -3.555 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.529 ; -3.529 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 7.601  ; 7.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.422  ; 8.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 6.911  ; 6.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.180  ; 8.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.072  ; 8.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 7.986  ; 7.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.604  ; 7.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.242  ; 9.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.466  ; 8.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.815  ; 8.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.271  ; 8.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.164  ; 8.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 7.999  ; 7.999  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.664  ; 9.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 9.226  ; 9.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 7.601  ; 7.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.422  ; 8.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 6.911  ; 6.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.180  ; 8.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.072  ; 8.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 7.986  ; 7.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.604  ; 7.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.242  ; 9.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.466  ; 8.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.815  ; 8.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.271  ; 8.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.164  ; 8.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 7.999  ; 7.999  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.664  ; 9.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 9.226  ; 9.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 8.248  ; 8.248  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.364  ; 7.364  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.248  ; 8.248  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.171  ; 8.171  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 8.240  ; 8.240  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.031  ; 8.031  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.710  ; 7.710  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.639  ; 7.639  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.429  ; 7.429  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.331  ; 9.331  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 8.645  ; 8.645  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 8.901  ; 8.901  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 8.557  ; 8.557  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 6.747  ; 6.747  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.481  ; 6.481  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -14.966 ; -14.966 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -14.966 ; -14.966 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -16.701 ; -16.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -15.326 ; -15.326 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -7.287  ; -7.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -6.530  ; -6.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -7.295  ; -7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -7.758  ; -7.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -7.573  ; -7.573  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -7.577  ; -7.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -7.829  ; -7.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -8.067  ; -8.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -8.402  ; -8.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -8.113  ; -8.113  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.485  ; -7.485  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -9.131  ; -9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.347  ; -8.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -8.591  ; -8.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -7.649  ; -7.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -8.689  ; -8.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.267  ; -8.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -8.236  ; -8.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -9.078  ; -9.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -8.001  ; -8.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -13.935 ; -13.935 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -16.239 ; -16.239 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -14.304 ; -14.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -13.935 ; -13.935 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -14.694 ; -14.694 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -7.552  ; -7.552  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -11.450 ; -11.450 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -12.512 ; -12.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -12.297 ; -12.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -11.721 ; -11.721 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -11.450 ; -11.450 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -6.816  ; -6.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -7.229  ; -7.229  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -7.488  ; -7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -7.898  ; -7.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -7.948  ; -7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -7.886  ; -7.886  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -7.706  ; -7.706  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -7.282  ; -7.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -7.280  ; -7.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -7.838  ; -7.838  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -7.632  ; -7.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -7.659  ; -7.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -7.475  ; -7.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -7.508  ; -7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -7.288  ; -7.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -7.229  ; -7.229  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -7.542  ; -7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -6.391  ; -6.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -7.594  ; -7.594  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -6.857  ; -6.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -7.490  ; -7.490  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -7.247  ; -7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -7.526  ; -7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -7.121  ; -7.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -7.341  ; -7.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -7.626  ; -7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -7.112  ; -7.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -7.378  ; -7.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -6.391  ; -6.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -6.835  ; -6.835  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -7.330  ; -7.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -7.096  ; -7.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -7.242  ; -7.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -7.333  ; -7.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -14.966 ; -14.966 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -14.966 ; -14.966 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -16.701 ; -16.701 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -15.326 ; -15.326 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -7.287  ; -7.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -6.530  ; -6.530  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -7.295  ; -7.295  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -7.758  ; -7.758  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -7.573  ; -7.573  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -7.577  ; -7.577  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -7.829  ; -7.829  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -8.067  ; -8.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -8.402  ; -8.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -8.113  ; -8.113  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.485  ; -7.485  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -9.131  ; -9.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.347  ; -8.347  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -8.591  ; -8.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -7.649  ; -7.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -8.689  ; -8.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.267  ; -8.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -8.236  ; -8.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -9.078  ; -9.078  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -8.001  ; -8.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -13.935 ; -13.935 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -16.239 ; -16.239 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -14.304 ; -14.304 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -13.935 ; -13.935 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -14.694 ; -14.694 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -7.552  ; -7.552  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -11.450 ; -11.450 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -12.512 ; -12.512 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -12.297 ; -12.297 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -11.721 ; -11.721 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -11.450 ; -11.450 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -6.816  ; -6.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -7.229  ; -7.229  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -7.481  ; -7.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -7.488  ; -7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -7.898  ; -7.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -7.948  ; -7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -7.886  ; -7.886  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -7.706  ; -7.706  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -7.282  ; -7.282  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -7.280  ; -7.280  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -7.838  ; -7.838  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -7.632  ; -7.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -7.659  ; -7.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -7.475  ; -7.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -7.508  ; -7.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -7.288  ; -7.288  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -7.229  ; -7.229  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -7.542  ; -7.542  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -6.391  ; -6.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -7.594  ; -7.594  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -6.857  ; -6.857  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -7.490  ; -7.490  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -7.247  ; -7.247  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -7.526  ; -7.526  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -7.121  ; -7.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -7.341  ; -7.341  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -7.626  ; -7.626  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -7.112  ; -7.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -7.378  ; -7.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -6.391  ; -6.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -6.835  ; -6.835  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -7.330  ; -7.330  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -7.096  ; -7.096  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -7.242  ; -7.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -7.333  ; -7.333  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 3.975   ; 3.975   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 3.665   ; 3.665   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 3.639   ; 3.639   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 3.975   ; 3.975   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 3.665   ; 3.665   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 3.639   ; 3.639   ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -7.491  ; -7.491  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -8.312  ; -8.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -6.801  ; -6.801  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -8.070  ; -8.070  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -7.962  ; -7.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -7.876  ; -7.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -7.494  ; -7.494  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -9.132  ; -9.132  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -8.356  ; -8.356  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -8.705  ; -8.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -7.505  ; -7.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -8.161  ; -8.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -8.054  ; -8.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -7.889  ; -7.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -9.554  ; -9.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -9.116  ; -9.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -7.491  ; -7.491  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -8.312  ; -8.312  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -6.801  ; -6.801  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -8.070  ; -8.070  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -7.962  ; -7.962  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -7.876  ; -7.876  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -7.494  ; -7.494  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -9.132  ; -9.132  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -8.356  ; -8.356  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -8.705  ; -8.705  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -7.505  ; -7.505  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -8.161  ; -8.161  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -8.054  ; -8.054  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -7.889  ; -7.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -9.554  ; -9.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -9.116  ; -9.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -4.777  ; -4.777  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -5.295  ; -5.295  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -5.005  ; -5.005  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -5.250  ; -5.250  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -5.355  ; -5.355  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -4.966  ; -4.966  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -5.192  ; -5.192  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -4.777  ; -4.777  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -4.808  ; -4.808  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -7.925  ; -7.925  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -7.239  ; -7.239  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -6.155  ; -6.155  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -7.151  ; -7.151  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -6.637  ; -6.637  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -6.371  ; -6.371  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+---------+---------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 10.864 ; 10.864 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 10.388 ; 10.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 8.000  ; 8.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 9.429  ; 9.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.895  ; 6.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.338  ; 9.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 9.631  ; 9.631  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 9.005  ; 9.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 8.425  ; 8.425  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 8.391  ; 8.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 9.175  ; 9.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 8.509  ; 8.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 10.243 ; 10.243 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 8.355  ; 8.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 9.694  ; 9.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.236 ; 10.236 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 9.945  ; 9.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 9.660  ; 9.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 10.462 ; 10.462 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 10.466 ; 10.466 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 10.253 ; 10.253 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 9.647  ; 9.647  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 10.056 ; 10.056 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 9.471  ; 9.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.854 ; 11.854 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.851  ; 6.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.940  ; 7.940  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 7.306  ; 7.306  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 8.185  ; 8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 7.543  ; 7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.432  ; 8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 8.895  ; 8.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 7.777  ; 7.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 8.952  ; 8.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.033  ; 9.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 8.820  ; 8.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.245  ; 9.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 8.678  ; 8.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 8.739  ; 8.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 8.560  ; 8.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 7.888  ; 7.888  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 8.894  ; 8.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.911 ; 10.911 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.186  ; 7.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 8.259  ; 8.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 9.712  ; 9.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 10.864 ; 10.864 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 10.388 ; 10.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 8.000  ; 8.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 9.429  ; 9.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.895  ; 6.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.338  ; 9.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 9.631  ; 9.631  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 9.005  ; 9.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 8.425  ; 8.425  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 8.391  ; 8.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 9.175  ; 9.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 8.509  ; 8.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 10.243 ; 10.243 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 8.355  ; 8.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 9.694  ; 9.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.236 ; 10.236 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 9.945  ; 9.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 9.660  ; 9.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 10.462 ; 10.462 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 10.466 ; 10.466 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 10.253 ; 10.253 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 9.647  ; 9.647  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 10.056 ; 10.056 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 9.471  ; 9.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.854 ; 11.854 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.851  ; 6.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.940  ; 7.940  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 7.306  ; 7.306  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 8.185  ; 8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 7.543  ; 7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.432  ; 8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 8.895  ; 8.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 7.777  ; 7.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 8.952  ; 8.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.033  ; 9.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 8.820  ; 8.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.245  ; 9.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 8.678  ; 8.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 8.739  ; 8.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 8.560  ; 8.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 7.888  ; 7.888  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 8.894  ; 8.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.911 ; 10.911 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.186  ; 7.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 8.259  ; 8.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 9.712  ; 9.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.914 ; 10.914 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.807 ; 11.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 11.445 ; 11.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 11.358 ; 11.358 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 11.378 ; 11.378 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 10.522 ; 10.522 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 11.118 ; 11.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.914 ; 10.914 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.807 ; 11.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 11.445 ; 11.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 11.358 ; 11.358 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 11.378 ; 11.378 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 10.522 ; 10.522 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 11.118 ; 11.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.388  ; 8.388  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 6.619  ; 6.619  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 6.465  ; 6.465  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 7.433  ; 7.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 6.235  ; 6.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.677  ; 6.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.793  ; 6.793  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 5.835  ; 5.835  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 5.207  ; 5.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 7.016  ; 7.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.391  ; 7.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 8.287  ; 8.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 7.512  ; 7.512  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 7.554  ; 7.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 7.690  ; 7.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 7.016  ; 7.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 8.774  ; 8.774  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 7.149  ; 7.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 8.360  ; 8.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 8.339  ; 8.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 8.255  ; 8.255  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 7.977  ; 7.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 7.924  ; 7.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 7.540  ; 7.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 9.049  ; 9.049  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 5.756  ; 5.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.340  ; 6.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 6.393  ; 6.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 7.348  ; 7.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 6.544  ; 6.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 6.050  ; 6.050  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 6.963  ; 6.963  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 7.848  ; 7.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 6.571  ; 6.571  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 6.968  ; 6.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 7.112  ; 7.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 7.140  ; 7.140  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 7.085  ; 7.085  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 7.322  ; 7.322  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 7.770  ; 7.770  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 6.551  ; 6.551  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 6.741  ; 6.741  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 6.890  ; 6.890  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 5.756  ; 5.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 6.963  ; 6.963  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 8.106  ; 8.106  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 6.922  ; 6.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 6.332  ; 6.332  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 6.619  ; 6.619  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 6.465  ; 6.465  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 7.433  ; 7.433  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 6.235  ; 6.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 6.977  ; 6.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 6.994  ; 6.994  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.677  ; 6.677  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.793  ; 6.793  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 5.835  ; 5.835  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 5.207  ; 5.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 7.016  ; 7.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.391  ; 7.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 8.287  ; 8.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 7.512  ; 7.512  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 7.554  ; 7.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 7.690  ; 7.690  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 7.016  ; 7.016  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 8.774  ; 8.774  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 8.511  ; 8.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 7.149  ; 7.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 7.710  ; 7.710  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 8.360  ; 8.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 7.925  ; 7.925  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 8.889  ; 8.889  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 8.933  ; 8.933  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 8.339  ; 8.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 8.255  ; 8.255  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 7.977  ; 7.977  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 7.924  ; 7.924  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 7.540  ; 7.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 9.049  ; 9.049  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 5.756  ; 5.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.340  ; 6.340  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 6.393  ; 6.393  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 7.348  ; 7.348  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 6.544  ; 6.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 6.050  ; 6.050  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 6.963  ; 6.963  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 7.848  ; 7.848  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 6.571  ; 6.571  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 6.968  ; 6.968  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 7.112  ; 7.112  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 7.140  ; 7.140  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 7.085  ; 7.085  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 7.322  ; 7.322  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 7.770  ; 7.770  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 6.551  ; 6.551  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 6.741  ; 6.741  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 6.890  ; 6.890  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 5.756  ; 5.756  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 6.963  ; 6.963  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 8.106  ; 8.106  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 6.922  ; 6.922  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 6.332  ; 6.332  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 7.143  ; 7.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 7.527  ; 7.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 7.674  ; 7.674  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 8.291  ; 8.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 8.198  ; 8.198  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 7.657  ; 7.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 8.206  ; 8.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 7.995  ; 7.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 7.570  ; 7.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 7.527  ; 7.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 7.527  ; 7.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 7.674  ; 7.674  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 8.291  ; 8.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 8.198  ; 8.198  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 7.657  ; 7.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 8.206  ; 8.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 7.995  ; 7.995  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 7.570  ; 7.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 7.527  ; 7.527  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.213  ; 8.213  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 12.000 ;    ;    ; 12.000 ;
+-------------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 12.000 ;    ;    ; 12.000 ;
+-------------------+-------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.118  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 9.788  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 9.980  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 9.968  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 9.968  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 9.794  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 9.794  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 9.790  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 9.790  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 9.788  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.118  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 10.587 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 10.603 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 10.542 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 10.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 9.788  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 9.980  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 9.968  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 9.968  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 9.959  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 9.794  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 9.794  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 9.793  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 9.790  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 9.790  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 9.788  ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+--------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 4.859 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.252 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 7.444 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 7.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 7.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.258 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.258 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.254 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.254 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.252 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 4.859 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 8.051 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 8.067 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 8.006 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 8.028 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.252 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 7.444 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 7.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 7.432 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.423 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.258 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.258 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.257 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.254 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.254 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.252 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 9.788     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 9.980     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 9.968     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 9.968     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 9.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 9.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 9.790     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 9.790     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 9.788     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 10.587    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 10.603    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 10.542    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 10.564    ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 9.788     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 9.980     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 9.968     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 9.968     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 9.959     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 9.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 9.794     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 9.793     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 9.790     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 9.790     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 9.788     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 4.859     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 7.252     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 7.444     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 7.432     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 7.432     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 7.258     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 7.258     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 7.254     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 7.254     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 7.252     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 4.859     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 8.051     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 8.067     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 8.006     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 8.028     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 7.252     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 7.444     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 7.432     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 7.432     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 7.423     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 7.258     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 7.258     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 7.257     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 7.254     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 7.254     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 7.252     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 5.433  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 5.433  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.523  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.523  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 6.139  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 6.139  ; 0.000         ;
; fibre_rx_clkr                                           ; 18.860 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.563 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 37.691 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 37.691 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                         ;
+---------------------------------------------------------+-------+---------------+
; Clock                                                   ; Slack ; End Point TNS ;
+---------------------------------------------------------+-------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.357 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.357 ; 0.000         ;
; fibre_rx_clkr                                           ; 0.365 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.366 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.366 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 0.366 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.367 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.367 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.718 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.718 ; 0.000         ;
+---------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                      ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 5.465  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 5.465  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 5.519  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 5.519  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 15.221 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 15.221 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 15.549 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 15.660 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 15.660 ; 0.000         ;
; fibre_rx_clkr                                           ; 17.262 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                       ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; fibre_rx_clkr                                           ; 0.645  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 2.190  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 2.190  ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 2.817  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 2.837  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 2.837  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.841  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.841  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 12.836 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 12.836 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+---------------------------------------------------------+--------+---------------+
; Clock                                                   ; Slack  ; End Point TNS ;
+---------------------------------------------------------+--------+---------------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 4.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 9.000  ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 19.000 ; 0.000         ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 19.000 ; 0.000         ;
; fibre_rx_clkr                                           ; 19.000 ; 0.000         ;
; manch_pll_block|altpll_component|pll|clk[0]             ; 19.000 ; 0.000         ;
; inclk1                                                  ; 20.000 ; 0.000         ;
; inclk14                                                 ; 20.000 ; 0.000         ;
; inclk15                                                 ; 20.000 ; 0.000         ;
+---------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 9.220  ; 9.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 8.152  ; 8.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 9.220  ; 9.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 8.378  ; 8.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 4.116  ; 4.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 3.673  ; 3.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 4.144  ; 4.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 4.475  ; 4.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 4.320  ; 4.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.292  ; 4.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 4.508  ; 4.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.775  ; 4.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 4.752  ; 4.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.593  ; 4.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.689  ; 4.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 5.267  ; 5.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.663  ; 4.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.629  ; 4.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 5.039  ; 5.039  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.640  ; 4.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.661  ; 4.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 5.517  ; 5.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 4.718  ; 4.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 8.989  ; 8.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 8.989  ; 8.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 7.845  ; 7.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 7.663  ; 7.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 8.111  ; 8.111  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 8.055  ; 8.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 10.631 ; 10.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 9.375  ; 9.375  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 10.631 ; 10.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 8.649  ; 8.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 4.487  ; 4.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 4.206  ; 4.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 4.217  ; 4.217  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 4.487  ; 4.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 4.441  ; 4.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 4.302  ; 4.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 4.113  ; 4.113  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 4.417  ; 4.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 4.302  ; 4.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 4.224  ; 4.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 4.074  ; 4.074  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 4.067  ; 4.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 4.235  ; 4.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 4.223  ; 4.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 4.223  ; 4.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 3.839  ; 3.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 4.194  ; 4.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 4.029  ; 4.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 4.195  ; 4.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 3.993  ; 3.993  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 4.222  ; 4.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 3.990  ; 3.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 4.121  ; 4.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 3.580  ; 3.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 3.807  ; 3.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 4.084  ; 4.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 3.939  ; 3.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 4.007  ; 4.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 9.220  ; 9.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 8.152  ; 8.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 9.220  ; 9.220  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 8.378  ; 8.378  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 4.116  ; 4.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 3.673  ; 3.673  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 4.144  ; 4.144  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 4.475  ; 4.475  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 4.320  ; 4.320  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.292  ; 4.292  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 4.508  ; 4.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.775  ; 4.775  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 4.752  ; 4.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.593  ; 4.593  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.689  ; 4.689  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 5.267  ; 5.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.663  ; 4.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 5.069  ; 5.069  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.629  ; 4.629  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 5.039  ; 5.039  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.640  ; 4.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.661  ; 4.661  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 5.517  ; 5.517  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 4.718  ; 4.718  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 8.989  ; 8.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 8.989  ; 8.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 7.845  ; 7.845  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 7.663  ; 7.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 8.111  ; 8.111  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 8.055  ; 8.055  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 10.631 ; 10.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 9.437  ; 9.437  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 9.375  ; 9.375  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 10.631 ; 10.631 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 8.649  ; 8.649  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 3.859  ; 3.859  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 4.487  ; 4.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 4.206  ; 4.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 4.217  ; 4.217  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 4.487  ; 4.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 4.441  ; 4.441  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 4.302  ; 4.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 4.086  ; 4.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 4.113  ; 4.113  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 4.417  ; 4.417  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 4.310  ; 4.310  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 4.302  ; 4.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 4.224  ; 4.224  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 4.227  ; 4.227  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 4.074  ; 4.074  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 4.067  ; 4.067  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 4.235  ; 4.235  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 4.223  ; 4.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 4.223  ; 4.223  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 3.839  ; 3.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 4.194  ; 4.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 4.029  ; 4.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 4.195  ; 4.195  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 3.993  ; 3.993  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 4.093  ; 4.093  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 4.222  ; 4.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 3.990  ; 3.990  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 4.121  ; 4.121  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 3.580  ; 3.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 3.807  ; 3.807  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 4.084  ; 4.084  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 3.939  ; 3.939  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 4.007  ; 4.007  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 4.081  ; 4.081  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -6.601 ; -6.601 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -6.422 ; -6.422 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -6.446 ; -6.446 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -6.601 ; -6.601 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -6.422 ; -6.422 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -6.446 ; -6.446 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 4.190  ; 4.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 3.839  ; 3.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 4.418  ; 4.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 4.397  ; 4.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 4.151  ; 4.151  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 5.086  ; 5.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 4.644  ; 4.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 4.883  ; 4.883  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 4.189  ; 4.189  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 4.619  ; 4.619  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 4.507  ; 4.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 5.338  ; 5.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 5.097  ; 5.097  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 4.190  ; 4.190  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 4.651  ; 4.651  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 3.839  ; 3.839  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 4.481  ; 4.481  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 4.418  ; 4.418  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 4.397  ; 4.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 4.151  ; 4.151  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 5.086  ; 5.086  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 4.644  ; 4.644  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 4.883  ; 4.883  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 4.189  ; 4.189  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 4.619  ; 4.619  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 4.507  ; 4.507  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 5.338  ; 5.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 5.097  ; 5.097  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 4.556  ; 4.556  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 4.003  ; 4.003  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 4.556  ; 4.556  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 4.490  ; 4.490  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 4.526  ; 4.526  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 4.405  ; 4.405  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 4.222  ; 4.222  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 4.153  ; 4.153  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 4.059  ; 4.059  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 5.218  ; 5.218  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 4.758  ; 4.758  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 5.017  ; 5.017  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 4.699  ; 4.699  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 4.208  ; 4.208  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 4.033  ; 4.033  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -9.196 ; -9.196 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.354 ; -8.354 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.054 ; -4.054 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.611 ; -3.611 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.182 ; -4.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.361 ; -4.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.602 ; -4.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.454 ; -4.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.083 ; -4.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -5.004 ; -5.004 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.576 ; -4.576 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.766 ; -4.766 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.199 ; -4.199 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.813 ; -4.813 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.570 ; -4.570 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.534 ; -4.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -5.018 ; -5.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.408 ; -4.408 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -8.965 ; -8.965 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -7.821 ; -7.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -8.087 ; -8.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.203 ; -4.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.877 ; -6.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.738 ; -6.738 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -6.425 ; -6.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.797 ; -3.797 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.144 ; -4.144 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.155 ; -4.155 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.376 ; -4.376 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.425 ; -4.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.379 ; -4.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.024 ; -4.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.051 ; -4.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.355 ; -4.355 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.248 ; -4.248 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.162 ; -4.162 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.165 ; -4.165 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.012 ; -4.012 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -4.161 ; -4.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.967 ; -3.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -4.133 ; -4.133 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.931 ; -3.931 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -4.031 ; -4.031 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.160 ; -4.160 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -3.928 ; -3.928 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -4.059 ; -4.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.745 ; -3.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -4.022 ; -4.022 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.877 ; -3.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.945 ; -3.945 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -4.019 ; -4.019 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -9.196 ; -9.196 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.354 ; -8.354 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.054 ; -4.054 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.611 ; -3.611 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.182 ; -4.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.361 ; -4.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.602 ; -4.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.454 ; -4.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.083 ; -4.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -5.004 ; -5.004 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.576 ; -4.576 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.766 ; -4.766 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.199 ; -4.199 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.813 ; -4.813 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.570 ; -4.570 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.534 ; -4.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -5.018 ; -5.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.408 ; -4.408 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -8.965 ; -8.965 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -7.821 ; -7.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -8.087 ; -8.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.203 ; -4.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.877 ; -6.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.738 ; -6.738 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -6.425 ; -6.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.797 ; -3.797 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.144 ; -4.144 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.155 ; -4.155 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.376 ; -4.376 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.425 ; -4.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.379 ; -4.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.024 ; -4.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.051 ; -4.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.355 ; -4.355 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.248 ; -4.248 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.162 ; -4.162 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.165 ; -4.165 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.012 ; -4.012 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -4.161 ; -4.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.967 ; -3.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -4.133 ; -4.133 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.931 ; -3.931 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -4.031 ; -4.031 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.160 ; -4.160 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -3.928 ; -3.928 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -4.059 ; -4.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.745 ; -3.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -4.022 ; -4.022 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.877 ; -3.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.945 ; -3.945 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -4.019 ; -4.019 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.663  ; 6.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.508  ; 6.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.663  ; 6.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.508  ; 6.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.128 ; -4.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.356 ; -4.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.335 ; -4.335 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.089 ; -4.089 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -5.024 ; -5.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.582 ; -4.582 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.821 ; -4.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.557 ; -4.557 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.445 ; -4.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.340 ; -4.340 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -5.276 ; -5.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -5.035 ; -5.035 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.128 ; -4.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.356 ; -4.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.335 ; -4.335 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.089 ; -4.089 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -5.024 ; -5.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.582 ; -4.582 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.821 ; -4.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.557 ; -4.557 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.445 ; -4.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.340 ; -4.340 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -5.276 ; -5.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -5.035 ; -5.035 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.706 ; -2.706 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.008 ; -3.008 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.851 ; -2.851 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -2.992 ; -2.992 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -3.037 ; -3.037 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -2.828 ; -2.828 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -2.960 ; -2.960 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.706 ; -2.706 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.729 ; -2.729 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.406 ; -4.406 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -3.946 ; -3.946 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.430 ; -3.430 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -3.887 ; -3.887 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -4.146 ; -4.146 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -3.971 ; -3.971 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 5.837  ; 5.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 5.508  ; 5.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 4.791  ; 4.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 4.923  ; 4.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.894  ; 3.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.487  ; 3.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.582  ; 3.582  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 4.955  ; 4.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 5.874  ; 5.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 4.180  ; 4.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.862  ; 4.862  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 5.000  ; 5.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 4.573  ; 4.573  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 5.566  ; 5.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 5.172  ; 5.172  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 4.488  ; 4.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 5.291  ; 5.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 5.123  ; 5.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 5.874  ; 5.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 5.552  ; 5.552  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 5.567  ; 5.567  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 5.528  ; 5.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 5.214  ; 5.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 5.415  ; 5.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 5.017  ; 5.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 6.287  ; 6.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 4.271  ; 4.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.882  ; 3.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 4.380  ; 4.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 4.335  ; 4.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 4.008  ; 4.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 4.483  ; 4.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 4.824  ; 4.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 4.101  ; 4.101  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 4.752  ; 4.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 4.795  ; 4.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 4.856  ; 4.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 4.703  ; 4.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 4.956  ; 4.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 4.628  ; 4.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 4.659  ; 4.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 4.570  ; 4.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 4.164  ; 4.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 4.763  ; 4.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 5.744  ; 5.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.786  ; 3.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 5.149  ; 5.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 5.837  ; 5.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 5.508  ; 5.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 4.169  ; 4.169  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 4.791  ; 4.791  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 4.923  ; 4.923  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.894  ; 3.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.487  ; 3.487  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.582  ; 3.582  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 4.955  ; 4.955  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 5.874  ; 5.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 4.180  ; 4.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.862  ; 4.862  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 4.521  ; 4.521  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.525  ; 4.525  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 5.000  ; 5.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 4.573  ; 4.573  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 5.566  ; 5.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 5.172  ; 5.172  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 4.488  ; 4.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 5.052  ; 5.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 5.536  ; 5.536  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 5.291  ; 5.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 5.123  ; 5.123  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 5.874  ; 5.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 5.552  ; 5.552  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 5.567  ; 5.567  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 5.528  ; 5.528  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 5.214  ; 5.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 5.415  ; 5.415  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 5.017  ; 5.017  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 6.287  ; 6.287  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.650  ; 3.650  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 4.271  ; 4.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.882  ; 3.882  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 4.380  ; 4.380  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 4.335  ; 4.335  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 4.008  ; 4.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 4.483  ; 4.483  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 4.824  ; 4.824  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 4.101  ; 4.101  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 4.752  ; 4.752  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 4.795  ; 4.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 4.856  ; 4.856  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 4.703  ; 4.703  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 4.956  ; 4.956  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 4.979  ; 4.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 4.628  ; 4.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 4.659  ; 4.659  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 4.570  ; 4.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 4.164  ; 4.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 4.763  ; 4.763  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 5.744  ; 5.744  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.786  ; 3.786  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 4.430  ; 4.430  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 5.149  ; 5.149  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 6.474  ; 6.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 5.972  ; 5.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 6.474  ; 6.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 6.388  ; 6.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 6.194  ; 6.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 6.202  ; 6.202  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 6.187  ; 6.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 5.702  ; 5.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 6.079  ; 6.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 6.474  ; 6.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 5.972  ; 5.972  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 6.474  ; 6.474  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 6.388  ; 6.388  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 6.194  ; 6.194  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 6.202  ; 6.202  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 6.187  ; 6.187  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 5.702  ; 5.702  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 6.079  ; 6.079  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.427  ; 4.427  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.456  ; 3.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.291  ; 3.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.293  ; 3.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.554  ; 3.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.646  ; 3.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.391  ; 3.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.511  ; 3.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.005  ; 3.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.611  ; 2.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.837  ; 3.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.413  ; 4.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 3.941  ; 3.941  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.143  ; 4.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.715  ; 4.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.562  ; 4.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 3.785  ; 3.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 3.957  ; 3.957  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.263  ; 4.263  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.179  ; 4.179  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.816  ; 4.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.728  ; 4.728  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.443  ; 4.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.297  ; 4.297  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 3.978  ; 3.978  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.307  ; 3.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.822  ; 3.822  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.478  ; 3.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.147  ; 3.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.632  ; 3.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 4.214  ; 4.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.398  ; 3.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.657  ; 3.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.736  ; 3.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.828  ; 3.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.759  ; 3.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.463  ; 3.463  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.653  ; 3.653  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.724  ; 3.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.628  ; 3.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 3.700  ; 3.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.456  ; 3.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.291  ; 3.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.293  ; 3.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.554  ; 3.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.646  ; 3.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.391  ; 3.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.511  ; 3.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.005  ; 3.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.611  ; 2.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.837  ; 3.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.413  ; 4.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 3.941  ; 3.941  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.143  ; 4.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.715  ; 4.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.562  ; 4.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 3.785  ; 3.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 3.957  ; 3.957  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.263  ; 4.263  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.179  ; 4.179  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.816  ; 4.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.728  ; 4.728  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.443  ; 4.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.297  ; 4.297  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 3.978  ; 3.978  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.307  ; 3.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.822  ; 3.822  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.478  ; 3.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.147  ; 3.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.632  ; 3.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 4.214  ; 4.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.398  ; 3.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.657  ; 3.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.736  ; 3.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.828  ; 3.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.759  ; 3.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.463  ; 3.463  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.653  ; 3.653  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.724  ; 3.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.628  ; 3.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 3.700  ; 3.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 4.060  ; 4.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 4.392  ; 4.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.267  ; 4.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 3.987  ; 3.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 4.345  ; 4.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 4.207  ; 4.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 4.060  ; 4.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 4.392  ; 4.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.267  ; 4.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 3.987  ; 3.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 4.345  ; 4.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 4.207  ; 4.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.330  ; 4.330  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.341 ;    ;    ; 6.341 ;
+-------------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.341 ;    ;    ; 6.341 ;
+-------------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 5.114 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 5.248 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 5.242 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 5.242 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 5.118 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 5.118 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 5.114 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.564 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 5.559 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 5.570 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 5.533 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 5.548 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 5.114 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 5.248 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 5.242 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 5.242 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 5.235 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 5.118 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 5.118 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 5.117 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 5.114 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                        ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.405 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.676 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.810 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.804 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.804 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.680 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.680 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.676 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.405 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.121 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.132 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.095 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.110 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.676 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.810 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.804 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.804 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.797 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.680 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.680 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.679 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.676 ;      ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-------+------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                        ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 5.114     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 5.248     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 5.242     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 5.242     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 5.114     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.564     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 5.559     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 5.570     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 5.533     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 5.548     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 5.114     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 5.248     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 5.242     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 5.242     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 5.235     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 5.118     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 5.117     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 5.114     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                         ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+
; smb_data        ; inclk14    ; 2.405     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]   ; inclk14    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]  ; inclk14    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]  ; inclk14    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]  ; inclk14    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]  ; inclk14    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]  ; inclk14    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]  ; inclk14    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]  ; inclk14    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]  ; inclk14    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]  ; inclk14    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]  ; inclk14    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10] ; inclk14    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11] ; inclk14    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12] ; inclk14    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13] ; inclk14    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14] ; inclk14    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15] ; inclk14    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]   ; inclk14    ; 3.676     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]  ; inclk14    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]  ; inclk14    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]  ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]  ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]  ; inclk14    ; 3.810     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]  ; inclk14    ; 3.804     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]  ; inclk14    ; 3.804     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]  ; inclk14    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]  ; inclk14    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]  ; inclk14    ; 3.680     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10] ; inclk14    ; 3.680     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11] ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12] ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13] ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14] ; inclk14    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15] ; inclk14    ; 3.676     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data        ; inclk15    ; 2.405     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]   ; inclk15    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]  ; inclk15    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]  ; inclk15    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]  ; inclk15    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]  ; inclk15    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]  ; inclk15    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]  ; inclk15    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]  ; inclk15    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]  ; inclk15    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]  ; inclk15    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]  ; inclk15    ; 4.121     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10] ; inclk15    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11] ; inclk15    ; 4.132     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12] ; inclk15    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13] ; inclk15    ; 4.095     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14] ; inclk15    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15] ; inclk15    ; 4.110     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]   ; inclk15    ; 3.676     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]  ; inclk15    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]  ; inclk15    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]  ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]  ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]  ; inclk15    ; 3.810     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]  ; inclk15    ; 3.804     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]  ; inclk15    ; 3.804     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]  ; inclk15    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]  ; inclk15    ; 3.797     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]  ; inclk15    ; 3.680     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10] ; inclk15    ; 3.680     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11] ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12] ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13] ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14] ; inclk15    ; 3.679     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15] ; inclk15    ; 3.676     ;           ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
+-----------------+------------+-----------+-----------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                    ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                         ; 1.696  ; 0.357 ; 1.823    ; 0.645   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 1.696  ; 0.357 ; 11.409   ; 2.190   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 1.696  ; 0.357 ; 11.409   ; 2.190   ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 1.897  ; 1.718 ; 1.911    ; 12.836  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 1.897  ; 1.718 ; 1.911    ; 12.836  ; 9.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2.978  ; 0.367 ; 1.823    ; 2.841   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2.978  ; 0.367 ; 1.823    ; 2.841   ; 4.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 35.818 ; 0.366 ; 12.312   ; 2.837   ; 19.000              ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 35.818 ; 0.366 ; 12.312   ; 2.837   ; 19.000              ;
;  fibre_rx_clkr                                           ; 17.764 ; 0.365 ; 15.247   ; 0.645   ; 19.000              ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 20.000              ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 19.195 ; 0.366 ; 12.729   ; 2.817   ; 19.000              ;
; Design-wide TNS                                          ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  fibre_rx_clkr                                           ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inclk1                                                  ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk14                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inclk15                                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  manch_pll_block|altpll_component|pll|clk[0]             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; 15.009 ; 15.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; 15.369 ; 15.369 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; 7.397  ; 7.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; 7.405  ; 7.405  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; 7.825  ; 7.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; 8.094  ; 8.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.693  ; 8.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.611  ; 8.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; 8.540  ; 8.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.519  ; 8.519  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; 9.142  ; 9.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; 8.421  ; 8.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; 9.087  ; 9.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.392  ; 8.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; 8.484  ; 8.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.979  ; 9.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; 8.579  ; 8.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; 14.347 ; 14.347 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; 13.978 ; 13.978 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; 14.737 ; 14.737 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; 14.314 ; 14.314 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; 17.311 ; 17.311 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; 17.123 ; 17.123 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; 15.881 ; 15.881 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; 6.926  ; 6.926  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; 8.008  ; 8.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; 7.392  ; 7.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; 7.390  ; 7.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; 7.948  ; 7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; 7.742  ; 7.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; 7.618  ; 7.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; 7.398  ; 7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; 7.339  ; 7.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; 7.652  ; 7.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; 7.704  ; 7.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; 6.967  ; 6.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; 7.600  ; 7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; 7.357  ; 7.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; 7.636  ; 7.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; 7.231  ; 7.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; 7.451  ; 7.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; 7.488  ; 7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; 6.501  ; 6.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; 7.440  ; 7.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; 7.206  ; 7.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; 7.352  ; 7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; 15.009 ; 15.009 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; 16.744 ; 16.744 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; 15.369 ; 15.369 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; 7.397  ; 7.397  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; 6.640  ; 6.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; 7.405  ; 7.405  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; 8.052  ; 8.052  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; 7.825  ; 7.825  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 7.789  ; 7.789  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 8.094  ; 8.094  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.693  ; 8.693  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.611  ; 8.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 8.336  ; 8.336  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 8.540  ; 8.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.519  ; 8.519  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 9.142  ; 9.142  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 8.421  ; 8.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 9.087  ; 9.087  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.392  ; 8.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 8.484  ; 8.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.979  ; 9.979  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 8.579  ; 8.579  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; 16.282 ; 16.282 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; 14.347 ; 14.347 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; 13.978 ; 13.978 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; 14.737 ; 14.737 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; 14.314 ; 14.314 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; 17.311 ; 17.311 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; 17.123 ; 17.123 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; 19.496 ; 19.496 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; 15.881 ; 15.881 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; 6.926  ; 6.926  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; 7.591  ; 7.591  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; 7.598  ; 7.598  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; 8.008  ; 8.008  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; 8.058  ; 8.058  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; 7.996  ; 7.996  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; 7.816  ; 7.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; 7.392  ; 7.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; 7.390  ; 7.390  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; 7.948  ; 7.948  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; 7.742  ; 7.742  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; 7.769  ; 7.769  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; 7.585  ; 7.585  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; 7.618  ; 7.618  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; 7.398  ; 7.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; 7.339  ; 7.339  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; 7.652  ; 7.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; 7.704  ; 7.704  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; 6.967  ; 6.967  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; 7.600  ; 7.600  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; 7.357  ; 7.357  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; 7.636  ; 7.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; 7.231  ; 7.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; 7.451  ; 7.451  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; 7.736  ; 7.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; 7.222  ; 7.222  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; 7.488  ; 7.488  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; 6.501  ; 6.501  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; 6.945  ; 6.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; 7.440  ; 7.440  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; 7.206  ; 7.206  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; 7.352  ; 7.352  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; 7.443  ; 7.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; -3.865 ; -3.865 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; -3.555 ; -3.555 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; -3.529 ; -3.529 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; -3.865 ; -3.865 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; -3.555 ; -3.555 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; -3.529 ; -3.529 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; 7.601  ; 7.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; 8.422  ; 8.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; 6.911  ; 6.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; 8.180  ; 8.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; 8.072  ; 8.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; 7.986  ; 7.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; 7.604  ; 7.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; 9.242  ; 9.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; 8.466  ; 8.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; 8.815  ; 8.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; 8.271  ; 8.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; 8.164  ; 8.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; 7.999  ; 7.999  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; 9.664  ; 9.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; 9.226  ; 9.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; 7.601  ; 7.601  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; 8.422  ; 8.422  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; 6.911  ; 6.911  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; 8.180  ; 8.180  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; 8.072  ; 8.072  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; 7.986  ; 7.986  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; 7.604  ; 7.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; 9.242  ; 9.242  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; 8.466  ; 8.466  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; 8.815  ; 8.815  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; 7.615  ; 7.615  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; 8.271  ; 8.271  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; 8.164  ; 8.164  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; 7.999  ; 7.999  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; 9.664  ; 9.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; 9.226  ; 9.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; 8.248  ; 8.248  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; 7.364  ; 7.364  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; 8.248  ; 8.248  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; 8.171  ; 8.171  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; 8.240  ; 8.240  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; 8.031  ; 8.031  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; 7.710  ; 7.710  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; 7.639  ; 7.639  ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; 7.429  ; 7.429  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; 9.331  ; 9.331  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; 8.645  ; 8.645  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; 8.901  ; 8.901  ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; 8.557  ; 8.557  ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; 6.747  ; 6.747  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; 6.481  ; 6.481  ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                 ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                         ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+
; array_id[*]       ; inclk14       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[0]      ; inclk14       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[1]      ; inclk14       ; -9.196 ; -9.196 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  array_id[2]      ; inclk14       ; -8.354 ; -8.354 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; box_id_in         ; inclk14       ; -4.054 ; -4.054 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; card_id           ; inclk14       ; -3.611 ; -3.611 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; dv_pulse_fibre    ; inclk14       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; epc_tdo           ; inclk14       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_a   ; inclk14       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.182 ; -4.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_a  ; inclk14       ; -4.361 ; -4.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.602 ; -4.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.454 ; -4.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.083 ; -4.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_bc3_b  ; inclk14       ; -5.004 ; -5.004 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.576 ; -4.576 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.766 ; -4.766 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.199 ; -4.199 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.813 ; -4.813 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.570 ; -4.570 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.534 ; -4.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_a  ; inclk14       ; -5.018 ; -5.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; lvds_reply_rc4_b  ; inclk14       ; -4.408 ; -4.408 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; pcb_rev[*]        ; inclk14       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[0]       ; inclk14       ; -8.965 ; -8.965 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[1]       ; inclk14       ; -7.821 ; -7.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[2]       ; inclk14       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  pcb_rev[3]       ; inclk14       ; -8.087 ; -8.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; rst_n             ; inclk14       ; -4.203 ; -4.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; slot_id[*]        ; inclk14       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[0]       ; inclk14       ; -6.877 ; -6.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[1]       ; inclk14       ; -6.738 ; -6.738 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[2]       ; inclk14       ; -6.425 ; -6.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  slot_id[3]       ; inclk14       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; smb_data          ; inclk14       ; -3.797 ; -3.797 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram0_data[*]     ; inclk14       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[0]    ; inclk14       ; -4.144 ; -4.144 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[1]    ; inclk14       ; -4.155 ; -4.155 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[2]    ; inclk14       ; -4.376 ; -4.376 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[3]    ; inclk14       ; -4.425 ; -4.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[4]    ; inclk14       ; -4.379 ; -4.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[5]    ; inclk14       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[6]    ; inclk14       ; -4.024 ; -4.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[7]    ; inclk14       ; -4.051 ; -4.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[8]    ; inclk14       ; -4.355 ; -4.355 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[9]    ; inclk14       ; -4.248 ; -4.248 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[10]   ; inclk14       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[11]   ; inclk14       ; -4.162 ; -4.162 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[12]   ; inclk14       ; -4.165 ; -4.165 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[13]   ; inclk14       ; -4.012 ; -4.012 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[14]   ; inclk14       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram0_data[15]   ; inclk14       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; sram1_data[*]     ; inclk14       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[0]    ; inclk14       ; -4.161 ; -4.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[1]    ; inclk14       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[2]    ; inclk14       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[3]    ; inclk14       ; -3.967 ; -3.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[4]    ; inclk14       ; -4.133 ; -4.133 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[5]    ; inclk14       ; -3.931 ; -3.931 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[6]    ; inclk14       ; -4.031 ; -4.031 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[7]    ; inclk14       ; -4.160 ; -4.160 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[8]    ; inclk14       ; -3.928 ; -3.928 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[9]    ; inclk14       ; -4.059 ; -4.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[10]   ; inclk14       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[11]   ; inclk14       ; -3.745 ; -3.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[12]   ; inclk14       ; -4.022 ; -4.022 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[13]   ; inclk14       ; -3.877 ; -3.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[14]   ; inclk14       ; -3.945 ; -3.945 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
;  sram1_data[15]   ; inclk14       ; -4.019 ; -4.019 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ;
; array_id[*]       ; inclk15       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[0]      ; inclk15       ; -8.128 ; -8.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[1]      ; inclk15       ; -9.196 ; -9.196 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  array_id[2]      ; inclk15       ; -8.354 ; -8.354 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; box_id_in         ; inclk15       ; -4.054 ; -4.054 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; card_id           ; inclk15       ; -3.611 ; -3.611 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; dv_pulse_fibre    ; inclk15       ; -4.082 ; -4.082 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; epc_tdo           ; inclk15       ; -4.321 ; -4.321 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_a   ; inclk15       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.182 ; -4.182 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -4.361 ; -4.361 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.418 ; -4.418 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.602 ; -4.602 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.454 ; -4.454 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.083 ; -4.083 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -5.004 ; -5.004 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.576 ; -4.576 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.766 ; -4.766 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.199 ; -4.199 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.813 ; -4.813 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.570 ; -4.570 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.534 ; -4.534 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -5.018 ; -5.018 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -4.408 ; -4.408 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; pcb_rev[*]        ; inclk15       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[0]       ; inclk15       ; -8.965 ; -8.965 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[1]       ; inclk15       ; -7.821 ; -7.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[2]       ; inclk15       ; -7.639 ; -7.639 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  pcb_rev[3]       ; inclk15       ; -8.087 ; -8.087 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; rst_n             ; inclk15       ; -4.203 ; -4.203 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; slot_id[*]        ; inclk15       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[0]       ; inclk15       ; -6.877 ; -6.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[1]       ; inclk15       ; -6.738 ; -6.738 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[2]       ; inclk15       ; -6.425 ; -6.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  slot_id[3]       ; inclk15       ; -6.269 ; -6.269 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; smb_data          ; inclk15       ; -3.797 ; -3.797 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram0_data[*]     ; inclk15       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[0]    ; inclk15       ; -4.144 ; -4.144 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[1]    ; inclk15       ; -4.155 ; -4.155 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[2]    ; inclk15       ; -4.376 ; -4.376 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[3]    ; inclk15       ; -4.425 ; -4.425 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[4]    ; inclk15       ; -4.379 ; -4.379 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[5]    ; inclk15       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[6]    ; inclk15       ; -4.024 ; -4.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[7]    ; inclk15       ; -4.051 ; -4.051 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[8]    ; inclk15       ; -4.355 ; -4.355 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[9]    ; inclk15       ; -4.248 ; -4.248 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[10]   ; inclk15       ; -4.240 ; -4.240 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[11]   ; inclk15       ; -4.162 ; -4.162 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[12]   ; inclk15       ; -4.165 ; -4.165 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[13]   ; inclk15       ; -4.012 ; -4.012 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[14]   ; inclk15       ; -4.005 ; -4.005 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram0_data[15]   ; inclk15       ; -4.173 ; -4.173 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; sram1_data[*]     ; inclk15       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[0]    ; inclk15       ; -4.161 ; -4.161 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[1]    ; inclk15       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[2]    ; inclk15       ; -4.132 ; -4.132 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[3]    ; inclk15       ; -3.967 ; -3.967 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[4]    ; inclk15       ; -4.133 ; -4.133 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[5]    ; inclk15       ; -3.931 ; -3.931 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[6]    ; inclk15       ; -4.031 ; -4.031 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[7]    ; inclk15       ; -4.160 ; -4.160 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[8]    ; inclk15       ; -3.928 ; -3.928 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[9]    ; inclk15       ; -4.059 ; -4.059 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[10]   ; inclk15       ; -3.518 ; -3.518 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[11]   ; inclk15       ; -3.745 ; -3.745 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[12]   ; inclk15       ; -4.022 ; -4.022 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[13]   ; inclk15       ; -3.877 ; -3.877 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[14]   ; inclk15       ; -3.945 ; -3.945 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
;  sram1_data[15]   ; inclk15       ; -4.019 ; -4.019 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ;
; ccssi             ; inclk14       ; 6.663  ; 6.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; mosii             ; inclk14       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; sclki             ; inclk14       ; 6.508  ; 6.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ;
; ccssi             ; inclk15       ; 6.663  ; 6.663  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; mosii             ; inclk15       ; 6.484  ; 6.484  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; sclki             ; inclk15       ; 6.508  ; 6.508  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ;
; lvds_reply_ac_a   ; inclk14       ; -4.128 ; -4.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_b   ; inclk14       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_a  ; inclk14       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc1_b  ; inclk14       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_a  ; inclk14       ; -4.356 ; -4.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc2_b  ; inclk14       ; -4.335 ; -4.335 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_a  ; inclk14       ; -4.089 ; -4.089 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_bc3_b  ; inclk14       ; -5.024 ; -5.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_a  ; inclk14       ; -4.582 ; -4.582 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc1_b  ; inclk14       ; -4.821 ; -4.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_a  ; inclk14       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc2_b  ; inclk14       ; -4.557 ; -4.557 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_a  ; inclk14       ; -4.445 ; -4.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc3_b  ; inclk14       ; -4.340 ; -4.340 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_a  ; inclk14       ; -5.276 ; -5.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_rc4_b  ; inclk14       ; -5.035 ; -5.035 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ;
; lvds_reply_ac_a   ; inclk15       ; -4.128 ; -4.128 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_ac_b   ; inclk15       ; -4.589 ; -4.589 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_a  ; inclk15       ; -3.777 ; -3.777 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc1_b  ; inclk15       ; -4.419 ; -4.419 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_a  ; inclk15       ; -4.356 ; -4.356 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc2_b  ; inclk15       ; -4.335 ; -4.335 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_a  ; inclk15       ; -4.089 ; -4.089 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_bc3_b  ; inclk15       ; -5.024 ; -5.024 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_a  ; inclk15       ; -4.582 ; -4.582 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc1_b  ; inclk15       ; -4.821 ; -4.821 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_a  ; inclk15       ; -4.127 ; -4.127 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc2_b  ; inclk15       ; -4.557 ; -4.557 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_a  ; inclk15       ; -4.445 ; -4.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc3_b  ; inclk15       ; -4.340 ; -4.340 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_a  ; inclk15       ; -5.276 ; -5.276 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; lvds_reply_rc4_b  ; inclk15       ; -5.035 ; -5.035 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ;
; fibre_rx_data[*]  ; fibre_rx_clkr ; -2.706 ; -2.706 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[0] ; fibre_rx_clkr ; -3.008 ; -3.008 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[1] ; fibre_rx_clkr ; -2.851 ; -2.851 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[2] ; fibre_rx_clkr ; -2.992 ; -2.992 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[3] ; fibre_rx_clkr ; -3.037 ; -3.037 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[4] ; fibre_rx_clkr ; -2.828 ; -2.828 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[5] ; fibre_rx_clkr ; -2.960 ; -2.960 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[6] ; fibre_rx_clkr ; -2.706 ; -2.706 ; Rise       ; fibre_rx_clkr                                           ;
;  fibre_rx_data[7] ; fibre_rx_clkr ; -2.729 ; -2.729 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rdy      ; fibre_rx_clkr ; -4.406 ; -4.406 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_rvs      ; fibre_rx_clkr ; -3.946 ; -3.946 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_sc_nd    ; fibre_rx_clkr ; -3.430 ; -3.430 ; Rise       ; fibre_rx_clkr                                           ;
; fibre_rx_status   ; fibre_rx_clkr ; -3.887 ; -3.887 ; Rise       ; fibre_rx_clkr                                           ;
; manchester_data   ; inclk1        ; -4.146 ; -4.146 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
; manchester_sigdet ; inclk1        ; -3.971 ; -3.971 ; Fall       ; manch_pll_block|altpll_component|pll|clk[0]             ;
+-------------------+---------------+--------+--------+------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 10.864 ; 10.864 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 10.388 ; 10.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 8.000  ; 8.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 9.429  ; 9.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 6.895  ; 6.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 9.338  ; 9.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 9.631  ; 9.631  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 9.005  ; 9.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 8.425  ; 8.425  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 8.391  ; 8.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 9.175  ; 9.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 8.509  ; 8.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 10.243 ; 10.243 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 8.355  ; 8.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 9.694  ; 9.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 10.236 ; 10.236 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 9.945  ; 9.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 9.660  ; 9.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 10.462 ; 10.462 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 10.466 ; 10.466 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 10.253 ; 10.253 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 9.647  ; 9.647  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 10.056 ; 10.056 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 9.471  ; 9.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 11.854 ; 11.854 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 6.851  ; 6.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 7.940  ; 7.940  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 7.306  ; 7.306  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 8.185  ; 8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 7.543  ; 7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 8.432  ; 8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 8.895  ; 8.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 7.777  ; 7.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 8.952  ; 8.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 9.033  ; 9.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 8.820  ; 8.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 9.245  ; 9.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 8.678  ; 8.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 8.739  ; 8.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 8.560  ; 8.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 7.888  ; 7.888  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 8.894  ; 8.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 10.911 ; 10.911 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 7.186  ; 7.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 8.259  ; 8.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 9.712  ; 9.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 10.864 ; 10.864 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 10.388 ; 10.388 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 8.000  ; 8.000  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 8.951  ; 8.951  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 9.429  ; 9.429  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 6.545  ; 6.545  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 6.231  ; 6.231  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 7.421  ; 7.421  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 7.073  ; 7.073  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 5.337  ; 5.337  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 6.865  ; 6.865  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 6.895  ; 6.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 9.338  ; 9.338  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 9.631  ; 9.631  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 7.902  ; 7.902  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 9.005  ; 9.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 8.425  ; 8.425  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 8.391  ; 8.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 9.175  ; 9.175  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 8.509  ; 8.509  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 10.243 ; 10.243 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 9.558  ; 9.558  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 8.355  ; 8.355  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 9.694  ; 9.694  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 10.236 ; 10.236 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 9.945  ; 9.945  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 9.660  ; 9.660  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 10.812 ; 10.812 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 10.462 ; 10.462 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 10.466 ; 10.466 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 10.253 ; 10.253 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 9.647  ; 9.647  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 10.056 ; 10.056 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 9.471  ; 9.471  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 5.116  ; 5.116  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 5.368  ; 5.368  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 5.135  ; 5.135  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 5.516  ; 5.516  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 5.553  ; 5.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 5.570  ; 5.570  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 5.104  ; 5.104  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 5.109  ; 5.109  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 5.118  ; 5.118  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 5.366  ; 5.366  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 5.892  ; 5.892  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 5.640  ; 5.640  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 5.724  ; 5.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 5.540  ; 5.540  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 5.613  ; 5.613  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 5.131  ; 5.131  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 11.854 ; 11.854 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 6.709  ; 6.709  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 6.851  ; 6.851  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 7.940  ; 7.940  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 7.306  ; 7.306  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 8.185  ; 8.185  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 8.029  ; 8.029  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 7.543  ; 7.543  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 8.432  ; 8.432  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 8.895  ; 8.895  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 7.777  ; 7.777  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 8.952  ; 8.952  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 8.988  ; 8.988  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 9.033  ; 9.033  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 8.820  ; 8.820  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 9.245  ; 9.245  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 9.299  ; 9.299  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 8.678  ; 8.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 8.739  ; 8.739  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 8.560  ; 8.560  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 7.888  ; 7.888  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 8.894  ; 8.894  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 4.611  ; 4.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 4.612  ; 4.612  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 4.604  ; 4.604  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 5.156  ; 5.156  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 4.580  ; 4.580  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 5.152  ; 5.152  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 5.117  ; 5.117  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 4.682  ; 4.682  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 4.642  ; 4.642  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 4.852  ; 4.852  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 4.716  ; 4.716  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 4.270  ; 4.270  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 4.438  ; 4.438  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 4.625  ; 4.625  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 4.683  ; 4.683  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 4.636  ; 4.636  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 10.911 ; 10.911 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 5.502  ; 5.502  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 7.186  ; 7.186  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 8.259  ; 8.259  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 9.712  ; 9.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 10.914 ; 10.914 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 11.807 ; 11.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 11.445 ; 11.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 11.358 ; 11.358 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 11.378 ; 11.378 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 10.522 ; 10.522 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 11.118 ; 11.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 10.914 ; 10.914 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 11.833 ; 11.833 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 11.807 ; 11.807 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 11.445 ; 11.445 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 11.358 ; 11.358 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 11.378 ; 11.378 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 10.522 ; 10.522 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 11.118 ; 11.118 ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 5.964  ; 5.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 21.053 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 21.053 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 1.053  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 1.053  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 8.388  ; 8.388  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; Data Port         ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                            ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+
; box_id_ena_n      ; inclk14       ; 3.456  ; 3.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; card_id           ; inclk14       ; 3.291  ; 3.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tck          ; inclk14       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tdo          ; inclk14       ; 3.293  ; 3.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; fpga_tms          ; inclk14       ; 3.554  ; 3.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; grn_led           ; inclk14       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; jtag_sel          ; inclk14       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_cmd          ; inclk14       ; 3.646  ; 3.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; lvds_sync         ; inclk14       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; misoo             ; inclk14       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nepc_sel          ; inclk14       ; 3.391  ; 3.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; nreconf           ; inclk14       ; 3.511  ; 3.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_clk           ; inclk14       ; 3.005  ; 3.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; smb_data          ; inclk14       ; 2.611  ; 2.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_addr[*]     ; inclk14       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[0]    ; inclk14       ; 3.837  ; 3.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[1]    ; inclk14       ; 4.413  ; 4.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[2]    ; inclk14       ; 3.941  ; 3.941  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[3]    ; inclk14       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[4]    ; inclk14       ; 4.143  ; 4.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[5]    ; inclk14       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[6]    ; inclk14       ; 4.715  ; 4.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[7]    ; inclk14       ; 4.562  ; 4.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[8]    ; inclk14       ; 3.785  ; 3.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[9]    ; inclk14       ; 3.957  ; 3.957  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[10]   ; inclk14       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[11]   ; inclk14       ; 4.263  ; 4.263  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[12]   ; inclk14       ; 4.179  ; 4.179  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[13]   ; inclk14       ; 4.816  ; 4.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[14]   ; inclk14       ; 4.728  ; 4.728  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[15]   ; inclk14       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[16]   ; inclk14       ; 4.443  ; 4.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[17]   ; inclk14       ; 4.297  ; 4.297  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[18]   ; inclk14       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_addr[19]   ; inclk14       ; 3.978  ; 3.978  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_data[*]     ; inclk14       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[0]    ; inclk14       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[1]    ; inclk14       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[2]    ; inclk14       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[3]    ; inclk14       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[4]    ; inclk14       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[5]    ; inclk14       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[6]    ; inclk14       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[7]    ; inclk14       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[8]    ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[9]    ; inclk14       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[10]   ; inclk14       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[11]   ; inclk14       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[12]   ; inclk14       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[13]   ; inclk14       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[14]   ; inclk14       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram0_data[15]   ; inclk14       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nce1        ; inclk14       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram0_nwe         ; inclk14       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_addr[*]     ; inclk14       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[0]    ; inclk14       ; 3.307  ; 3.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[1]    ; inclk14       ; 3.822  ; 3.822  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[2]    ; inclk14       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[3]    ; inclk14       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[4]    ; inclk14       ; 3.478  ; 3.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[5]    ; inclk14       ; 3.147  ; 3.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[6]    ; inclk14       ; 3.632  ; 3.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[7]    ; inclk14       ; 4.214  ; 4.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[8]    ; inclk14       ; 3.398  ; 3.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[9]    ; inclk14       ; 3.657  ; 3.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[10]   ; inclk14       ; 3.736  ; 3.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[11]   ; inclk14       ; 3.828  ; 3.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[12]   ; inclk14       ; 3.759  ; 3.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[13]   ; inclk14       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[14]   ; inclk14       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[15]   ; inclk14       ; 3.463  ; 3.463  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[16]   ; inclk14       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[17]   ; inclk14       ; 3.653  ; 3.653  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[18]   ; inclk14       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_addr[19]   ; inclk14       ; 3.724  ; 3.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_data[*]     ; inclk14       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[0]    ; inclk14       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[1]    ; inclk14       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[2]    ; inclk14       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[3]    ; inclk14       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[4]    ; inclk14       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[5]    ; inclk14       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[6]    ; inclk14       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[7]    ; inclk14       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[8]    ; inclk14       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[9]    ; inclk14       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[10]   ; inclk14       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[11]   ; inclk14       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[12]   ; inclk14       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[13]   ; inclk14       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[14]   ; inclk14       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
;  sram1_data[15]   ; inclk14       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nce1        ; inclk14       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sram1_nwe         ; inclk14       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; sreqo             ; inclk14       ; 3.628  ; 3.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; ttl_tx1           ; inclk14       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; wdog              ; inclk14       ; 3.700  ; 3.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]      ;
; box_id_ena_n      ; inclk15       ; 3.456  ; 3.456  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; card_id           ; inclk15       ; 3.291  ; 3.291  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tck          ; inclk15       ; 3.850  ; 3.850  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tdo          ; inclk15       ; 3.293  ; 3.293  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fpga_tms          ; inclk15       ; 3.554  ; 3.554  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; grn_led           ; inclk15       ; 3.426  ; 3.426  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; jtag_sel          ; inclk15       ; 3.272  ; 3.272  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_cmd          ; inclk15       ; 3.646  ; 3.646  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; lvds_sync         ; inclk15       ; 3.731  ; 3.731  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; misoo             ; inclk15       ; 2.764  ; 2.764  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nepc_sel          ; inclk15       ; 3.391  ; 3.391  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; nreconf           ; inclk15       ; 3.511  ; 3.511  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_clk           ; inclk15       ; 3.005  ; 3.005  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; smb_data          ; inclk15       ; 2.611  ; 2.611  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_addr[*]     ; inclk15       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[0]    ; inclk15       ; 3.837  ; 3.837  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[1]    ; inclk15       ; 4.413  ; 4.413  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[2]    ; inclk15       ; 3.941  ; 3.941  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[3]    ; inclk15       ; 4.003  ; 4.003  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[4]    ; inclk15       ; 4.143  ; 4.143  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[5]    ; inclk15       ; 3.712  ; 3.712  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[6]    ; inclk15       ; 4.715  ; 4.715  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[7]    ; inclk15       ; 4.562  ; 4.562  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[8]    ; inclk15       ; 3.785  ; 3.785  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[9]    ; inclk15       ; 3.957  ; 3.957  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[10]   ; inclk15       ; 4.477  ; 4.477  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[11]   ; inclk15       ; 4.263  ; 4.263  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[12]   ; inclk15       ; 4.179  ; 4.179  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[13]   ; inclk15       ; 4.816  ; 4.816  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[14]   ; inclk15       ; 4.728  ; 4.728  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[15]   ; inclk15       ; 4.402  ; 4.402  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[16]   ; inclk15       ; 4.443  ; 4.443  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[17]   ; inclk15       ; 4.297  ; 4.297  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[18]   ; inclk15       ; 4.249  ; 4.249  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_addr[19]   ; inclk15       ; 3.978  ; 3.978  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_data[*]     ; inclk15       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[0]    ; inclk15       ; 2.544  ; 2.544  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[1]    ; inclk15       ; 2.732  ; 2.732  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[2]    ; inclk15       ; 2.654  ; 2.654  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[3]    ; inclk15       ; 2.854  ; 2.854  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[4]    ; inclk15       ; 2.874  ; 2.874  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[5]    ; inclk15       ; 2.819  ; 2.819  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[6]    ; inclk15       ; 2.652  ; 2.652  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[7]    ; inclk15       ; 2.655  ; 2.655  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[8]    ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[9]    ; inclk15       ; 2.784  ; 2.784  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[10]   ; inclk15       ; 3.001  ; 3.001  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[11]   ; inclk15       ; 2.877  ; 2.877  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[12]   ; inclk15       ; 2.964  ; 2.964  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[13]   ; inclk15       ; 2.795  ; 2.795  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[14]   ; inclk15       ; 2.908  ; 2.908  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram0_data[15]   ; inclk15       ; 2.553  ; 2.553  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nce1        ; inclk15       ; 4.779  ; 4.779  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram0_nwe         ; inclk15       ; 3.568  ; 3.568  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_addr[*]     ; inclk15       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[0]    ; inclk15       ; 3.307  ; 3.307  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[1]    ; inclk15       ; 3.822  ; 3.822  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[2]    ; inclk15       ; 3.302  ; 3.302  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[3]    ; inclk15       ; 3.858  ; 3.858  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[4]    ; inclk15       ; 3.478  ; 3.478  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[5]    ; inclk15       ; 3.147  ; 3.147  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[6]    ; inclk15       ; 3.632  ; 3.632  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[7]    ; inclk15       ; 4.214  ; 4.214  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[8]    ; inclk15       ; 3.398  ; 3.398  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[9]    ; inclk15       ; 3.657  ; 3.657  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[10]   ; inclk15       ; 3.736  ; 3.736  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[11]   ; inclk15       ; 3.828  ; 3.828  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[12]   ; inclk15       ; 3.759  ; 3.759  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[13]   ; inclk15       ; 3.898  ; 3.898  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[14]   ; inclk15       ; 4.155  ; 4.155  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[15]   ; inclk15       ; 3.463  ; 3.463  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[16]   ; inclk15       ; 3.574  ; 3.574  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[17]   ; inclk15       ; 3.653  ; 3.653  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[18]   ; inclk15       ; 2.998  ; 2.998  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_addr[19]   ; inclk15       ; 3.724  ; 3.724  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_data[*]     ; inclk15       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[0]    ; inclk15       ; 2.365  ; 2.365  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[1]    ; inclk15       ; 2.361  ; 2.361  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[2]    ; inclk15       ; 2.360  ; 2.360  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[3]    ; inclk15       ; 2.678  ; 2.678  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[4]    ; inclk15       ; 2.344  ; 2.344  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[5]    ; inclk15       ; 2.664  ; 2.664  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[6]    ; inclk15       ; 2.566  ; 2.566  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[7]    ; inclk15       ; 2.364  ; 2.364  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[8]    ; inclk15       ; 2.370  ; 2.370  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[9]    ; inclk15       ; 2.444  ; 2.444  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[10]   ; inclk15       ; 2.396  ; 2.396  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[11]   ; inclk15       ; 2.122  ; 2.122  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[12]   ; inclk15       ; 2.226  ; 2.226  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[13]   ; inclk15       ; 2.359  ; 2.359  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[14]   ; inclk15       ; 2.420  ; 2.420  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
;  sram1_data[15]   ; inclk15       ; 2.376  ; 2.376  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nce1        ; inclk15       ; 4.236  ; 4.236  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sram1_nwe         ; inclk15       ; 2.849  ; 2.849  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; sreqo             ; inclk15       ; 3.628  ; 3.628  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; ttl_tx1           ; inclk15       ; 3.321  ; 3.321  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; wdog              ; inclk15       ; 3.700  ; 3.700  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1    ;
; fibre_tx_data[*]  ; inclk14       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[0] ; inclk14       ; 4.060  ; 4.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[1] ; inclk14       ; 4.392  ; 4.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[2] ; inclk14       ; 4.267  ; 4.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[3] ; inclk14       ; 3.987  ; 3.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[4] ; inclk14       ; 4.345  ; 4.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[5] ; inclk14       ; 4.207  ; 4.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[6] ; inclk14       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
;  fibre_tx_data[7] ; inclk14       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_ena      ; inclk14       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]      ;
; fibre_tx_data[*]  ; inclk15       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[0] ; inclk15       ; 4.060  ; 4.060  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[1] ; inclk15       ; 4.392  ; 4.392  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[2] ; inclk15       ; 4.267  ; 4.267  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[3] ; inclk15       ; 3.987  ; 3.987  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[4] ; inclk15       ; 4.345  ; 4.345  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[5] ; inclk15       ; 4.207  ; 4.207  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[6] ; inclk15       ; 3.976  ; 3.976  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
;  fibre_tx_data[7] ; inclk15       ; 3.989  ; 3.989  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_ena      ; inclk15       ; 3.098  ; 3.098  ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1    ;
; fibre_tx_clkw     ; inclk14       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk14       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]   ;
; fibre_tx_clkw     ; inclk15       ; 20.347 ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_tx_clkw     ; inclk15       ;        ; 20.347 ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1 ;
; fibre_rx_refclk   ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]   ;
; fibre_rx_refclk   ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; fibre_rx_refclk   ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1 ;
; lvds_clk          ; inclk14       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk14       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]   ;
; lvds_clk          ; inclk15       ; 0.347  ;        ; Rise       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; lvds_clk          ; inclk15       ;        ; 0.347  ; Fall       ; clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1 ;
; ttl_tx1           ; fibre_rx_clkr ; 4.330  ; 4.330  ; Rise       ; fibre_rx_clkr                                              ;
+-------------------+---------------+--------+--------+------------+------------------------------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+-------------------+-------------+--------+----+----+--------+
; Input Port        ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------------+-------------+--------+----+----+--------+
; fibre_rx_status   ; red_led     ; 9.330  ;    ;    ; 9.330  ;
; manchester_sigdet ; ylw_led     ; 12.000 ;    ;    ; 12.000 ;
+-------------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------------+-------------+-------+----+----+-------+
; Input Port        ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------------+-------------+-------+----+----+-------+
; fibre_rx_status   ; red_led     ; 4.872 ;    ;    ; 4.872 ;
; manchester_sigdet ; ylw_led     ; 6.341 ;    ;    ; 6.341 ;
+-------------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                               ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 33940303 ; 4352     ; 1786     ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 196      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 110      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 6        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 54       ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 35       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 4013     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 32       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 120      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 72889    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 6        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 387      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 8        ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 1922     ; 0        ; 0        ; 0        ;
; manch_pll_block|altpll_component|pll|clk[0]             ; manch_pll_block|altpll_component|pll|clk[0]             ; 433      ; 2        ; 0        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                            ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39692    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39692    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13220    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39692    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39692    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13220    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                             ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                              ; To Clock                                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39692    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 39692    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; 13220    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39692    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 39692    ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; 13220    ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]   ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 24       ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 ; 8        ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]   ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 7902     ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 ; 2634     ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]   ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 318      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 ; 106      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; fibre_rx_clkr                                           ; 412      ; 0        ; 0        ; 0        ;
; fibre_rx_clkr                                           ; fibre_rx_clkr                                           ; 136      ; 0        ; 0        ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]   ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 ; manch_pll_block|altpll_component|pll|clk[0]             ; 522      ; 0        ; 12       ; 0        ;
; fibre_rx_clkr                                           ; manch_pll_block|altpll_component|pll|clk[0]             ; 174      ; 0        ; 4        ; 0        ;
+---------------------------------------------------------+---------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 82    ; 82   ;
; Unconstrained Input Port Paths  ; 8881  ; 8881 ;
; Unconstrained Output Ports      ; 107   ; 107  ;
; Unconstrained Output Port Paths ; 1402  ; 1402 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Tue May 15 16:33:07 2012
Info: Command: quartus_sta clk_card -c clk_card
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_dph1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_hd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_gqh1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a* 
Info (332104): Reading SDC File: 'clk_card.sdc'
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[0]} {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[1]} {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[2]} {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|clk[3]} {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -phase 180.00 -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[0]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[1]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[1]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]~1} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {clk_switchover_slave|pll0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]} {clk_switchover_slave|pll0|altpll_component|pll|extclk[2]}
    Info (332110): create_generated_clock -source {manch_pll_block|altpll_component|pll|inclk[0]} -phase -7.50 -duty_cycle 50.00 -name {manch_pll_block|altpll_component|pll|clk[0]} {manch_pll_block|altpll_component|pll|clk[0]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.696         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     1.696         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     1.897         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.897         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     2.978         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     2.978         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    17.764         0.000 fibre_rx_clkr 
    Info (332119):    19.195         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    35.818         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    35.818         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.643
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.643         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.666         0.000 fibre_rx_clkr 
    Info (332119):     0.671         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     0.672         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.672         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     2.989         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 1.823
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.823         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     1.823         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     1.911         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.911         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    11.409         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    11.409         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    12.312         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    12.312         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    12.729         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    15.247         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 1.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.039         0.000 fibre_rx_clkr 
    Info (332119):     3.879         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     3.879         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     4.224         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     5.022         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     5.022         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     5.031         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.031         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    15.021         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    15.021         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.696
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.696 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.247      0.247  F        clock network delay
    Info (332115):     10.667      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):     13.742      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc1|packet_buffer|fifo_storage|auto_generated|ram_block1a0|portbdataout[1]
    Info (332115):     16.613      2.871 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|datab
    Info (332115):     16.893      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|combout
    Info (332115):     18.149      1.256 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a[16]|datab
    Info (332115):     18.607      0.458 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.313      0.313  R        clock network delay
    Info (332115):     20.303     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.607
    Info (332115): Data Required Time :    20.303
    Info (332115): Slack              :     1.696 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.696
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.696 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.247      0.247  F        clock network delay
    Info (332115):     10.667      0.420     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):     13.742      3.075 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc1|packet_buffer|fifo_storage|auto_generated|ram_block1a0|portbdataout[1]
    Info (332115):     16.613      2.871 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|datab
    Info (332115):     16.893      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|combout
    Info (332115):     18.149      1.256 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a[16]|datab
    Info (332115):     18.607      0.458 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.313      0.313  R        clock network delay
    Info (332115):     20.303     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.607
    Info (332115): Data Required Time :    20.303
    Info (332115): Slack              :     1.696 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.897
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.897 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.326      0.326  R        clock network delay
    Info (332115):      0.482      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.482      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      2.220      1.738 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|datab
    Info (332115):      2.500      0.280 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      3.823      1.323 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      4.103      0.280 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      4.626      0.523 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.077      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.077      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.137      0.060 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      5.137      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      5.502      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      6.485      0.983 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datac
    Info (332115):      6.668      0.183 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      7.812      1.144 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      8.043      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.050      0.050  R        clock network delay
    Info (332115):      9.940     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.043
    Info (332115): Data Required Time :     9.940
    Info (332115): Slack              :     1.897 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.897
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.897 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.326      0.326  R        clock network delay
    Info (332115):      0.482      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.482      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      2.220      1.738 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|datab
    Info (332115):      2.500      0.280 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      3.823      1.323 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      4.103      0.280 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      4.626      0.523 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      5.077      0.451 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      5.077      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      5.137      0.060 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      5.137      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      5.502      0.365 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      6.485      0.983 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datac
    Info (332115):      6.668      0.183 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      7.812      1.144 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      8.043      0.231 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.050      0.050  R        clock network delay
    Info (332115):      9.940     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.043
    Info (332115): Data Required Time :     9.940
    Info (332115): Slack              :     1.897 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.978
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.978 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.256      0.256  R        clock network delay
    Info (332115):      0.412      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.412      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.817      1.405 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|datab
    Info (332115):      2.097      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|combout
    Info (332115):      3.163      1.066 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|datab
    Info (332115):      3.443      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|combout
    Info (332115):      4.620      1.177 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      4.900      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.544      1.644 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.978      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.066      0.066  R        clock network delay
    Info (332115):      9.956     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.978
    Info (332115): Data Required Time :     9.956
    Info (332115): Slack              :     2.978 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.978
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.978 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.256      0.256  R        clock network delay
    Info (332115):      0.412      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.412      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      1.817      1.405 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|datab
    Info (332115):      2.097      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|combout
    Info (332115):      3.163      1.066 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|datab
    Info (332115):      3.443      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|combout
    Info (332115):      4.620      1.177 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      4.900      0.280 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      6.544      1.644 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      6.978      0.434 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.066      0.066  R        clock network delay
    Info (332115):      9.956     -0.110     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     6.978
    Info (332115): Data Required Time :     9.956
    Info (332115): Slack              :     2.978 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 17.764
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 17.764 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.367      0.367  R        clock network delay
    Info (332115):     20.523      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[0]
    Info (332115):     20.523      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[0]|regout
    Info (332115):     22.262      1.739 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[0]~_route_through|datac
    Info (332115):     22.445      0.183 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[0]~_route_through|combout
    Info (332115):     24.943      2.498 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[0]|dataa
    Info (332115):     25.482      0.539 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.256      3.256  R        clock network delay
    Info (332115):     43.246     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.482
    Info (332115): Data Required Time :    43.246
    Info (332115): Slack              :    17.764 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.195
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.195 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_dat
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.984      1.817  F        clock network delay
    Info (332115):     21.140      0.156     uTco  dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115):     21.140      0.000 RR  CELL  dv_rx_slave|manch_dat_temp|regout
    Info (332115):     21.694      0.554 RR    IC  dv_rx_slave|manch_dat|datac
    Info (332115):     21.779      0.085 RR  CELL  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.984      1.817  R        clock network delay
    Info (332115):     40.974     -0.010     uTsu  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Arrival Time  :    21.779
    Info (332115): Data Required Time :    40.974
    Info (332115): Slack              :    19.195 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 35.818
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 35.818 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.309      0.309  R        clock network delay
    Info (332115):      0.465      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.465      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      1.100      0.635 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      1.466      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      3.712      2.246 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      4.161      0.449 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.089      0.089  R        clock network delay
    Info (332115):     39.979     -0.110     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.161
    Info (332115): Data Required Time :    39.979
    Info (332115): Slack              :    35.818 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 35.818
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 35.818 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.309      0.309  R        clock network delay
    Info (332115):      0.465      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.SEND_BYTE3
    Info (332115):      0.465      0.000 RR  CELL  issue_reply_block|i_fibre_tx|pres_state.SEND_BYTE3|regout
    Info (332115):      1.100      0.635 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|dataa
    Info (332115):      1.466      0.366 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_one~0|combout
    Info (332115):      3.712      2.246 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|fiforam|altsyncram6|ram_block7a22|ena1
    Info (332115):      4.161      0.449 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.089      0.089  R        clock network delay
    Info (332115):     39.979     -0.110     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dpram_t5v:fiforam|altsyncram_5qf1:altsyncram6|ram_block7a22~portb_address_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.161
    Info (332115): Data Required Time :    39.979
    Info (332115): Slack              :    35.818 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg|reg_o[11]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.303      0.303  R        clock network delay
    Info (332115):      0.459      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg|reg_o[11]
    Info (332115):      0.689      0.230 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|header0_reg|reg_o[11]|combout
    Info (332115):      0.823      0.134 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|pres_state.DATA_READY|datad
    Info (332115):      1.046      0.223 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.303      0.303  R        clock network delay
    Info (332115):      0.403      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.046
    Info (332115): Data Required Time :     0.403
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg|reg_o[11]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.303      0.303  R        clock network delay
    Info (332115):      0.459      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|reg:header0_reg|reg_o[11]
    Info (332115):      0.689      0.230 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|header0_reg|reg_o[11]|combout
    Info (332115):      0.823      0.134 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc4|pres_state.DATA_READY|datad
    Info (332115):      1.046      0.223 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.303      0.303  R        clock network delay
    Info (332115):      0.403      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc4|pres_state.DATA_READY
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.046
    Info (332115): Data Required Time :     0.403
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.534      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.764      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.898      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.121      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.478      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.121
    Info (332115): Data Required Time :     0.478
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.643
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.643 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.534      0.156     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[2]
    Info (332115):      0.764      0.230 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[2]|combout
    Info (332115):      0.898      0.134 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dbwp|dffe8a[2]|datad
    Info (332115):      1.121      0.223 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.378      0.378  R        clock network delay
    Info (332115):      0.478      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rs_dbwp|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.121
    Info (332115): Data Required Time :     0.478
    Info (332115): Slack              :     0.643 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.666
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.666 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.260      3.260  R        clock network delay
    Info (332115):      3.416      0.156     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[2]
    Info (332115):      3.416      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[2]|regout
    Info (332115):      3.941      0.525 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe12a[2]|datac
    Info (332115):      4.026      0.085 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.260      3.260  R        clock network delay
    Info (332115):      3.360      0.100      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.026
    Info (332115): Data Required Time :     3.360
    Info (332115): Slack              :     0.666 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.671
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.671 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[32]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.996      1.829  R        clock network delay
    Info (332115):     41.152      0.156     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[32]
    Info (332115):     41.152      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[32]|regout
    Info (332115):     41.682      0.530 RR    IC  dv_rx_slave|rx_buffer|reg[33]|datac
    Info (332115):     41.767      0.085 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.996      1.829  R        clock network delay
    Info (332115):     41.096      0.100      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): 
    Info (332115): Data Arrival Time  :    41.767
    Info (332115): Data Required Time :    41.096
    Info (332115): Slack              :     0.671 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.672
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.672 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.434      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[4]
    Info (332115):      0.434      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella4|regout
    Info (332115):      0.965      0.531 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe7a[4]|datac
    Info (332115):      1.050      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.050
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     0.672 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.672
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.672 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[4]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.434      0.156     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1|safe_q[4]
    Info (332115):      0.434      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|cntr1|counter_cella4|regout
    Info (332115):      0.965      0.531 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_bc2|lvds_receiver_a|data_buffer|auto_generated|sync_fifo|dffe7a[4]|datac
    Info (332115):      1.050      0.085 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.278      0.278  R        clock network delay
    Info (332115):      0.378      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver_a|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[4]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.050
    Info (332115): Data Required Time :     0.378
    Info (332115): Slack              :     0.672 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.106      0.106  R        clock network delay
    Info (332115):     10.625      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.134      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.111      0.111  R        clock network delay
    Info (332115):     10.145      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.134
    Info (332115): Data Required Time :    10.145
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.989
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.989 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.106      0.106  R        clock network delay
    Info (332115):     10.625      0.519     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     13.134      2.509 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.111      0.111  R        clock network delay
    Info (332115):     10.145      0.034      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    13.134
    Info (332115): Data Required Time :    10.145
    Info (332115): Slack              :     2.989 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.823
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.823 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      7.638      3.052 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.459      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.292      0.292  R        clock network delay
    Info (332115):     10.282     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.459
    Info (332115): Data Required Time :    10.282
    Info (332115): Slack              :     1.823 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.823
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.823 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      7.638      3.052 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|lvds_temp|aclr
    Info (332115):      8.459      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.292      0.292  R        clock network delay
    Info (332115):     10.282     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.459
    Info (332115): Data Required Time :    10.282
    Info (332115): Slack              :     1.823 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.911
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.911 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      7.556      2.970 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      8.377      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.298      0.298  R        clock network delay
    Info (332115):     10.288     -0.010     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.377
    Info (332115): Data Required Time :    10.288
    Info (332115): Slack              :     1.911 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 1.911
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 1.911 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      7.556      2.970 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      8.377      0.821 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.298      0.298  R        clock network delay
    Info (332115):     10.288     -0.010     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.377
    Info (332115): Data Required Time :    10.288
    Info (332115): Slack              :     1.911 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.409
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.409 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      8.052      3.466 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|time[5]|aload
    Info (332115):      8.882      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.301      0.301  R        clock network delay
    Info (332115):     20.291     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.882
    Info (332115): Data Required Time :    20.291
    Info (332115): Slack              :    11.409 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.409
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.409 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      8.052      3.466 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_a|time[5]|aload
    Info (332115):      8.882      0.830 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.301      0.301  R        clock network delay
    Info (332115):     20.291     -0.010     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_a|time[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.882
    Info (332115): Data Required Time :    20.291
    Info (332115): Slack              :    11.409 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.312
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.312 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.310      0.310  R        clock network delay
    Info (332115):     20.466      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.466      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     23.359      2.893 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     23.434      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.973      0.539 RR    IC  rst|datac
    Info (332115):     24.156      0.183 RR  CELL  rst|combout
    Info (332115):     27.135      2.979 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     27.956      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.278      0.278  R        clock network delay
    Info (332115):     40.268     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.956
    Info (332115): Data Required Time :    40.268
    Info (332115): Slack              :    12.312 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.312
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.312 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.310      0.310  R        clock network delay
    Info (332115):     20.466      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.466      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     23.359      2.893 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     23.434      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.973      0.539 RR    IC  rst|datac
    Info (332115):     24.156      0.183 RR  CELL  rst|combout
    Info (332115):     27.135      2.979 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     27.956      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.278      0.278  R        clock network delay
    Info (332115):     40.268     -0.010     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.956
    Info (332115): Data Required Time :    40.268
    Info (332115): Slack              :    12.312 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.729
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.729 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.240      3.240  R        clock network delay
    Info (332115):      3.396      0.156     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      3.396      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      4.011      0.615 RR    IC  rst_RESYN122|dataa
    Info (332115):      4.377      0.366 RR  CELL  rst_RESYN122|combout
    Info (332115):      4.511      0.134 RR    IC  rst|datad
    Info (332115):      4.586      0.075 RR  CELL  rst|combout
    Info (332115):      7.600      3.014 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      8.245      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.984      1.817  F        clock network delay
    Info (332115):     20.974     -0.010     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.245
    Info (332115): Data Required Time :    20.974
    Info (332115): Slack              :    12.729 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.247
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.247 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe8a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.310      0.310  R        clock network delay
    Info (332115):     20.466      0.156     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.466      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     23.359      2.893 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     23.434      0.075 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     23.973      0.539 RR    IC  rst|datac
    Info (332115):     24.156      0.183 RR  CELL  rst|combout
    Info (332115):     27.186      3.030 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_nbrp|dffe8a[5]|aclr
    Info (332115):     28.007      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe8a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     43.264      3.264  R        clock network delay
    Info (332115):     43.254     -0.010     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_ws_nbrp|dffe8a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.007
    Info (332115): Data Required Time :    43.254
    Info (332115): Slack              :    15.247 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.039
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.039 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.547      3.110 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      4.368      0.821 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.229      3.229  R        clock network delay
    Info (332115):      3.329      0.100      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.368
    Info (332115): Data Required Time :     3.329
    Info (332115): Slack              :     1.039 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.879
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.879 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.468      3.031 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      4.289      0.821 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.310      0.310  R        clock network delay
    Info (332115):      0.410      0.100      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.289
    Info (332115): Data Required Time :     0.410
    Info (332115): Slack              :     3.879 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 3.879
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 3.879 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.281      0.281  R        clock network delay
    Info (332115):      0.437      0.156     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.437      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      3.468      3.031 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      4.289      0.821 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.310      0.310  R        clock network delay
    Info (332115):      0.410      0.100      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.289
    Info (332115): Data Required Time :     0.410
    Info (332115): Slack              :     3.879 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 4.224
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 4.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.283      0.808 RR    IC  rst|dataa
    Info (332115):     21.649      0.366 RR  CELL  rst|combout
    Info (332115):     24.663      3.014 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     25.308      0.645 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.984      1.817  F        clock network delay
    Info (332115):     21.084      0.100      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.308
    Info (332115): Data Required Time :    21.084
    Info (332115): Slack              :     4.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.022
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.022 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.283      0.808 RR    IC  rst|dataa
    Info (332115):      1.649      0.366 RR  CELL  rst|combout
    Info (332115):      4.686      3.037 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[3]|aclr
    Info (332115):      5.507      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.385      0.385  R        clock network delay
    Info (332115):      0.485      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.507
    Info (332115): Data Required Time :     0.485
    Info (332115): Slack              :     5.022 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.022
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.022 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.283      0.808 RR    IC  rst|dataa
    Info (332115):      1.649      0.366 RR  CELL  rst|combout
    Info (332115):      4.686      3.037 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[3]|aclr
    Info (332115):      5.507      0.821 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.385      0.385  R        clock network delay
    Info (332115):      0.485      0.100      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.507
    Info (332115): Data Required Time :     0.485
    Info (332115): Slack              :     5.022 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.031
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.031 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.283      0.808 RR    IC  rst|dataa
    Info (332115):      1.649      0.366 RR  CELL  rst|combout
    Info (332115):      4.625      2.976 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_a|sample_counter|count[1]|aclr
    Info (332115):      5.446      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.315      0.315  R        clock network delay
    Info (332115):      0.415      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.446
    Info (332115): Data Required Time :     0.415
    Info (332115): Slack              :     5.031 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 5.031
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 5.031 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.319      0.319  R        clock network delay
    Info (332115):      0.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      1.283      0.808 RR    IC  rst|dataa
    Info (332115):      1.649      0.366 RR  CELL  rst|combout
    Info (332115):      4.625      2.976 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_a|sample_counter|count[1]|aclr
    Info (332115):      5.446      0.821 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.315      0.315  R        clock network delay
    Info (332115):      0.415      0.100      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.446
    Info (332115): Data Required Time :     0.415
    Info (332115): Slack              :     5.031 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.021
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.021 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.283      0.808 RR    IC  rst|dataa
    Info (332115):     21.649      0.366 RR  CELL  rst|combout
    Info (332115):     24.671      3.022 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.492      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.371      0.371  R        clock network delay
    Info (332115):     10.471      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.492
    Info (332115): Data Required Time :    10.471
    Info (332115): Slack              :    15.021 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 15.021
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 15.021 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.319      0.319  R        clock network delay
    Info (332115):     20.475      0.156     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.475      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     21.283      0.808 RR    IC  rst|dataa
    Info (332115):     21.649      0.366 RR  CELL  rst|combout
    Info (332115):     24.671      3.022 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     25.492      0.821 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.371      0.371  R        clock network delay
    Info (332115):     10.471      0.100      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    25.492
    Info (332115): Data Required Time :    10.471
    Info (332115): Slack              :    15.021 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.201      1.639 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.341      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.799      1.639 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.341      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.201      1.639 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.341      0.542 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      6.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.799      1.639 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.341      0.542 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.241      1.599 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.301      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.759      1.599 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.301      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.241      1.599 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.301      0.542 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.759      1.599 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.301      0.542 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.756      1.596 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.298      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.756      1.596 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.298      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     11.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.756      1.596 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.298      0.542 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.756      1.596 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.298      0.542 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.233      1.607 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.309      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 RR  CELL  inclk14|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.767      1.607 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.309      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.233      1.607 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.309      0.542 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 RR  CELL  inclk15|combout
    Info (332113):     21.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.767      1.607 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.309      0.542 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.725      0.725 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      2.687      1.962 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      3.229      0.542 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.725      0.725 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     22.687      1.962 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     23.229      0.542 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.005      0.828 RR  CELL  inclk1|combout
    Info (332113):      0.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.222     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):      0.446      1.668 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.988      0.542 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.995      0.828 RR  CELL  inclk1|combout
    Info (332113):     20.584      0.589 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.778     -1.806 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     20.446      1.668 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.988      0.542 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.828      0.828 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.828      0.828 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.972      0.972 RR  CELL  inclk14|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.972      0.972 FF  CELL  inclk14|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.972      0.972 RR  CELL  inclk15|combout
    Info (332113):      1.810      0.838 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.840     -3.650 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.972      0.972 FF  CELL  inclk15|combout
    Info (332113):     21.810      0.838 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.160     -3.650 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 5.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.433         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     5.433         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     5.523         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.523         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):     6.139         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     6.139         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    18.860         0.000 fibre_rx_clkr 
    Info (332119):    19.563         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    37.691         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    37.691         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     0.357         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     0.365         0.000 fibre_rx_clkr 
    Info (332119):     0.366         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     0.366         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     0.366         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     0.367         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     0.367         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     1.718         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case recovery slack is 5.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.465         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     5.465         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     5.519         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     5.519         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    15.221         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):    15.221         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):    15.549         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    15.660         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    15.660         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    17.262         0.000 fibre_rx_clkr 
Info (332146): Worst-case removal slack is 0.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.645         0.000 fibre_rx_clkr 
    Info (332119):     2.190         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     2.190         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     2.817         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):     2.837         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):     2.837         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):     2.841         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     2.841         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):    12.836         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):    12.836         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2] 
    Info (332119):     4.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3] 
    Info (332119):    19.000         0.000 clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1 
    Info (332119):    19.000         0.000 fibre_rx_clkr 
    Info (332119):    19.000         0.000 manch_pll_block|altpll_component|pll|clk[0] 
    Info (332119):    20.000         0.000 inclk1 
    Info (332119):    20.000         0.000 inclk14 
    Info (332119):    20.000         0.000 inclk15 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.433
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.433 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.130      0.130  F        clock network delay
    Info (332115):     10.371      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):     12.139      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc1|packet_buffer|fifo_storage|auto_generated|ram_block1a0|portbdataout[1]
    Info (332115):     13.682      1.543 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|datab
    Info (332115):     13.843      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|combout
    Info (332115):     14.470      0.627 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a[16]|datab
    Info (332115):     14.733      0.263 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.171      0.171  R        clock network delay
    Info (332115):     20.166     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.733
    Info (332115): Data Required Time :    20.166
    Info (332115): Slack              :     5.433 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.433
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.433 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1 (INVERTED)
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.130      0.130  F        clock network delay
    Info (332115):     10.371      0.241     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_psb1:auto_generated|ram_block1a0~portb_address_reg0
    Info (332115):     12.139      1.768 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_bc1|packet_buffer|fifo_storage|auto_generated|ram_block1a0|portbdataout[1]
    Info (332115):     13.682      1.543 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|datab
    Info (332115):     13.843      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|data_buf_a~12|combout
    Info (332115):     14.470      0.627 RR    IC  issue_reply_block|i_reply_queue|rq_seq|data_buf_a[16]|datab
    Info (332115):     14.733      0.263 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.171      0.171  R        clock network delay
    Info (332115):     20.166     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|data_buf_a[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.733
    Info (332115): Data Required Time :    20.166
    Info (332115): Slack              :     5.433 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.523
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.523 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.179      0.179  R        clock network delay
    Info (332115):      0.268      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.268      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      1.226      0.958 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|datab
    Info (332115):      1.387      0.161 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      2.072      0.685 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      2.233      0.161 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.502      0.269 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.761      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.761      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.795      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.795      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      3.004      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.554      0.550 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datac
    Info (332115):      3.659      0.105 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      4.297      0.638 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      4.429      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.015      0.015  R        clock network delay
    Info (332115):      9.952     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.429
    Info (332115): Data Required Time :     9.952
    Info (332115): Slack              :     5.523 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.523
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.523 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.179      0.179  R        clock network delay
    Info (332115):      0.268      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|par_id[6]
    Info (332115):      0.268      0.000 RR  CELL  issue_reply_block|i_reply_queue|par_id[6]|regout
    Info (332115):      1.226      0.958 RR    IC  issue_reply_block|i_reply_queue|par_id[0]|datab
    Info (332115):      1.387      0.161 RR  CELL  issue_reply_block|i_reply_queue|par_id[0]|combout
    Info (332115):      2.072      0.685 RR    IC  issue_reply_block|i_reply_queue|internal_cmd_offset~0|datab
    Info (332115):      2.233      0.161 RR  CELL  issue_reply_block|i_reply_queue|internal_cmd_offset~0|combout
    Info (332115):      2.502      0.269 RR    IC  issue_reply_block|i_reply_queue|Add0~5|dataa
    Info (332115):      2.761      0.259 RR  CELL  issue_reply_block|i_reply_queue|Add0~5|cout1
    Info (332115):      2.761      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~10|cin1
    Info (332115):      2.795      0.034 RR  CELL  issue_reply_block|i_reply_queue|Add0~10|cout1
    Info (332115):      2.795      0.000 RR    IC  issue_reply_block|i_reply_queue|Add0~15|cin1
    Info (332115):      3.004      0.209 RR  CELL  issue_reply_block|i_reply_queue|Add0~15|combout
    Info (332115):      3.554      0.550 RR    IC  issue_reply_block|i_reply_queue|Selector103~0|datac
    Info (332115):      3.659      0.105 RR  CELL  issue_reply_block|i_reply_queue|Selector103~0|combout
    Info (332115):      4.297      0.638 RR    IC  issue_reply_block|i_reply_queue|i_reply_translator_frame_head_ram|altsyncram_component|auto_generated|ram_block1a2|portaaddr[4]
    Info (332115):      4.429      0.132 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.015      0.015  R        clock network delay
    Info (332115):      9.952     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a2~porta_address_reg4
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.429
    Info (332115): Data Required Time :     9.952
    Info (332115): Slack              :     5.523 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.139
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.139 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.225      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.225      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      0.954      0.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|datab
    Info (332115):      1.115      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|combout
    Info (332115):      1.706      0.591 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|datab
    Info (332115):      1.867      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|combout
    Info (332115):      2.522      0.655 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      2.683      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.575      0.892 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.824      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.026      0.026  R        clock network delay
    Info (332115):      9.963     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.824
    Info (332115): Data Required Time :     9.963
    Info (332115): Slack              :     6.139 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.139
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.139 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.136      0.136  R        clock network delay
    Info (332115):      0.225      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|binary_counter:sample_counter|count[0]
    Info (332115):      0.225      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|sample_counter|count[0]|regout
    Info (332115):      0.954      0.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|datab
    Info (332115):      1.115      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~1|combout
    Info (332115):      1.706      0.591 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|datab
    Info (332115):      1.867      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|Equal2~3|combout
    Info (332115):      2.522      0.655 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|datab
    Info (332115):      2.683      0.161 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|cs10a[1]|combout
    Info (332115):      3.575      0.892 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_rc3|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dpram4|altsyncram14|ram_block15a3|ena0
    Info (332115):      3.824      0.249 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.026      0.026  R        clock network delay
    Info (332115):      9.963     -0.063     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_t441:dpram4|altsyncram_6rh1:altsyncram14|ram_block15a3~porta_we_reg
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.824
    Info (332115): Data Required Time :     9.963
    Info (332115): Slack              :     6.139 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 18.860
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 18.860 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.206      0.206  R        clock network delay
    Info (332115):     20.295      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|a_graycounter_v16:rdptr_g|counter5a[5]
    Info (332115):     20.295      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]|regout
    Info (332115):     21.662      1.367 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|dataa
    Info (332115):     21.872      0.210 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|rdptr_g|counter5a[5]~_route_through|combout
    Info (332115):     22.653      0.781 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe10a[5]|datab
    Info (332115):     22.916      0.263 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.781      1.781  R        clock network delay
    Info (332115):     41.776     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.916
    Info (332115): Data Required Time :    41.776
    Info (332115): Slack              :    18.860 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 19.563
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 19.563 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_dat
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           launch edge time
    Info (332115):     20.118      0.951  F        clock network delay
    Info (332115):     20.207      0.089     uTco  dv_rx:dv_rx_slave|manch_dat_temp
    Info (332115):     20.207      0.000 RR  CELL  dv_rx_slave|manch_dat_temp|regout
    Info (332115):     20.502      0.295 RR    IC  dv_rx_slave|manch_dat|datac
    Info (332115):     20.550      0.048 RR  CELL  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.118      0.951  R        clock network delay
    Info (332115):     40.113     -0.005     uTsu  dv_rx:dv_rx_slave|manch_dat
    Info (332115): 
    Info (332115): Data Arrival Time  :    20.550
    Info (332115): Data Required Time :    40.113
    Info (332115): Slack              :    19.563 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.691
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.691 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[1]
    Info (332115):      0.297      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[1]|regout
    Info (332115):      0.870      0.573 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.031      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      1.450      0.419 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datab
    Info (332115):      1.611      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      2.161      0.550 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      2.470      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.166      0.166  R        clock network delay
    Info (332115):     40.161     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.470
    Info (332115): Data Required Time :    40.161
    Info (332115): Slack              :    37.691 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 37.691
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 37.691 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[1]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.297      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|dffpipe_dd9:dffpipe_rdbuw|dffe8a[1]
    Info (332115):      0.297      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rdbuw|dffe8a[1]|regout
    Info (332115):      0.870      0.573 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|datab
    Info (332115):      1.031      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|llreq|combout
    Info (332115):      1.450      0.419 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|datab
    Info (332115):      1.611      0.161 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty~0|combout
    Info (332115):      2.161      0.550 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|read_state|b_non_empty|dataa
    Info (332115):      2.470      0.309 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.166      0.166  R        clock network delay
    Info (332115):     40.161     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|a_fefifo_4jc:read_state|b_non_empty
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.470
    Info (332115): Data Required Time :    40.161
    Info (332115): Slack              :    37.691 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.357
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.357 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[3]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.200      0.200  R        clock network delay
    Info (332115):      0.289      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[3]
    Info (332115):      0.289      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe7a[3]|regout
    Info (332115):      0.574      0.285 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe8a[3]|datac
    Info (332115):      0.622      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.622
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     0.357 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.357
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.357 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[3]
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.200      0.200  R        clock network delay
    Info (332115):      0.289      0.089     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe7a[3]
    Info (332115):      0.289      0.000 RR  CELL  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe7a[3]|regout
    Info (332115):      0.574      0.285 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_b|data_buffer|auto_generated|sync_fifo|dffe8a[3]|datac
    Info (332115):      0.622      0.048 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.208      0.208  R        clock network delay
    Info (332115):      0.265      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_b|dcfifo:data_buffer|dcfifo_cd32:auto_generated|alt_sync_fifo_qcj:sync_fifo|dffe8a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.622
    Info (332115): Data Required Time :     0.265
    Info (332115): Slack              :     0.357 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.365
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.365 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[2]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.780      1.780  R        clock network delay
    Info (332115):      1.869      0.089     uTco  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe11a[2]
    Info (332115):      1.869      0.000 RR  CELL  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe11a[2]|regout
    Info (332115):      2.154      0.285 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_ws_dgrp|dffpipe9|dffe12a[2]|datac
    Info (332115):      2.202      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.780      1.780  R        clock network delay
    Info (332115):      1.837      0.057      uTh  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|alt_synch_pipe_nc8:dffpipe_ws_dgrp|dffpipe_hd9:dffpipe9|dffe12a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.202
    Info (332115): Data Required Time :     1.837
    Info (332115): Slack              :     0.365 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.366 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.148      0.148  R        clock network delay
    Info (332115):      0.237      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a[0]
    Info (332115):      0.237      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe10a[0]|regout
    Info (332115):      0.523      0.286 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[0]|datac
    Info (332115):      0.571      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.148      0.148  R        clock network delay
    Info (332115):      0.205      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.571
    Info (332115): Data Required Time :     0.205
    Info (332115): Slack              :     0.366 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.366 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a[0]
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.148      0.148  R        clock network delay
    Info (332115):      0.237      0.089     uTco  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe10a[0]
    Info (332115):      0.237      0.000 RR  CELL  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe10a[0]|regout
    Info (332115):      0.523      0.286 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[0]|datac
    Info (332115):      0.571      0.048 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.148      0.148  R        clock network delay
    Info (332115):      0.205      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.571
    Info (332115): Data Required Time :     0.205
    Info (332115): Slack              :     0.366 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.366
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.366 
    Info (332115): ===================================================================
    Info (332115): From Node    : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115): To Node      : dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[34]
    Info (332115): Launch Clock : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           launch edge time
    Info (332115):     40.126      0.959  R        clock network delay
    Info (332115):     40.215      0.089     uTco  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[33]
    Info (332115):     40.215      0.000 RR  CELL  dv_rx_slave|rx_buffer|reg[33]|regout
    Info (332115):     40.501      0.286 RR    IC  dv_rx_slave|rx_buffer|reg[34]|datac
    Info (332115):     40.549      0.048 RR  CELL  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[34]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     39.167     39.167           latch edge time
    Info (332115):     40.126      0.959  R        clock network delay
    Info (332115):     40.183      0.057      uTh  dv_rx:dv_rx_slave|shift_reg:rx_buffer|reg[34]
    Info (332115): 
    Info (332115): Data Arrival Time  :    40.549
    Info (332115): Data Required Time :    40.183
    Info (332115): Slack              :     0.366 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.259      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.546      0.287 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      0.594      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.594
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.367
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.367 
    Info (332115): ===================================================================
    Info (332115): From Node    : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115): To Node      : dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.259      0.089     uTco  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp
    Info (332115):      0.259      0.000 RR  CELL  psuc_dispatch_block|receiver|cmd_rx|lvds_temp|regout
    Info (332115):      0.546      0.287 RR    IC  psuc_dispatch_block|receiver|cmd_rx|lvds|datac
    Info (332115):      0.594      0.048 RR  CELL  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.170      0.170  R        clock network delay
    Info (332115):      0.227      0.057      uTh  dispatch:psuc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.594
    Info (332115): Data Required Time :     0.227
    Info (332115): Slack              :     0.367 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.051      0.051  R        clock network delay
    Info (332115):     10.349      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.791      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.054      0.054  R        clock network delay
    Info (332115):     10.073      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.791
    Info (332115): Data Required Time :    10.073
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.718
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           launch edge time
    Info (332115):     10.051      0.051  R        clock network delay
    Info (332115):     10.349      0.298     uTco  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_datain_reg0
    Info (332115):     11.791      1.442 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.054      0.054  R        clock network delay
    Info (332115):     10.073      0.019      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_ap71:auto_generated|ram_block1a24~porta_memory_reg0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.791
    Info (332115): Data Required Time :    10.073
    Info (332115): Slack              :     1.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.465
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.465 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.223      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_b|lvds_temp|aclr
    Info (332115):      4.694      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.694
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.465 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.465
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.465 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.223      1.729 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_b|lvds_temp|aclr
    Info (332115):      4.694      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.164      0.164  R        clock network delay
    Info (332115):     10.159     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|lvds_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.694
    Info (332115): Data Required Time :    10.159
    Info (332115): Slack              :     5.465 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.519
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.519 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.166      1.672 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      4.637      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.161      0.161  R        clock network delay
    Info (332115):     10.156     -0.005     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.637
    Info (332115): Data Required Time :    10.156
    Info (332115): Slack              :     5.519 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 5.519
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 5.519 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.166      1.672 RR    IC  frame_timing_slave|ftc|sync_temp|aclr
    Info (332115):      4.637      0.471 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.161      0.161  R        clock network delay
    Info (332115):     10.156     -0.005     uTsu  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.637
    Info (332115): Data Required Time :    10.156
    Info (332115): Slack              :     5.519 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.221
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.467      1.973 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_b|time[5]|aload
    Info (332115):      4.944      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.170      0.170  R        clock network delay
    Info (332115):     20.165     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.944
    Info (332115): Data Required Time :    20.165
    Info (332115): Slack              :    15.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.221
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.221 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.467      1.973 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_psu|lvds_receiver_b|time[5]|aload
    Info (332115):      4.944      0.477 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           latch edge time
    Info (332115):     20.170      0.170  R        clock network delay
    Info (332115):     20.165     -0.005     uTsu  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_psu|lvds_rx:lvds_receiver_b|time[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.944
    Info (332115): Data Required Time :    20.165
    Info (332115): Slack              :    15.221 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.549
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.549 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : fibre_rx_clkr
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.766      1.766  R        clock network delay
    Info (332115):      1.855      0.089     uTco  cc_reset:cc_reset_block|current_state2.IDLE
    Info (332115):      1.855      0.000 RR  CELL  cc_reset_block|current_state2.IDLE|regout
    Info (332115):      2.164      0.309 RR    IC  rst_RESYN122|dataa
    Info (332115):      2.374      0.210 RR  CELL  rst_RESYN122|combout
    Info (332115):      2.451      0.077 RR    IC  rst|datad
    Info (332115):      2.494      0.043 RR  CELL  rst|combout
    Info (332115):      4.194      1.700 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):      4.564      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.118      0.951  F        clock network delay
    Info (332115):     20.113     -0.005     uTsu  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.564
    Info (332115): Data Required Time :    20.113
    Info (332115): Slack              :    15.549 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.660
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.660 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.167      0.167  R        clock network delay
    Info (332115):     20.256      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.256      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.904      1.648 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.947      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.230      0.283 RR    IC  rst|datac
    Info (332115):     22.335      0.105 RR  CELL  rst|combout
    Info (332115):     24.012      1.677 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     24.483      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.148      0.148  R        clock network delay
    Info (332115):     40.143     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.483
    Info (332115): Data Required Time :    40.143
    Info (332115): Slack              :    15.660 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 15.660
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 15.660 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.167      0.167  R        clock network delay
    Info (332115):     20.256      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.256      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.904      1.648 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.947      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.230      0.283 RR    IC  rst|datac
    Info (332115):     22.335      0.105 RR  CELL  rst|combout
    Info (332115):     24.012      1.677 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe12a[1]|aclr
    Info (332115):     24.483      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     40.148      0.148  R        clock network delay
    Info (332115):     40.143     -0.005     uTsu  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe12a[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.483
    Info (332115): Data Required Time :    40.143
    Info (332115): Slack              :    15.660 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 17.262
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 17.262 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe8a[2]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.167      0.167  R        clock network delay
    Info (332115):     20.256      0.089     uTco  cc_reset:cc_reset_block|current_state.PREP_SUBRACK_BCLR
    Info (332115):     20.256      0.000 RR  CELL  cc_reset_block|current_state.PREP_SUBRACK_BCLR|regout
    Info (332115):     21.904      1.648 RR    IC  cc_reset_block|mce_bclr_o~4|datad
    Info (332115):     21.947      0.043 RR  CELL  cc_reset_block|mce_bclr_o~4|combout
    Info (332115):     22.230      0.283 RR    IC  rst|datac
    Info (332115):     22.335      0.105 RR  CELL  rst|combout
    Info (332115):     24.043      1.708 RR    IC  issue_reply_block|i_fibre_rx|SFIFO|dcfifo_component|auto_generated|dffpipe_wr_dbuw|dffe8a[2]|aclr
    Info (332115):     24.514      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     40.000     40.000           latch edge time
    Info (332115):     41.781      1.781  R        clock network delay
    Info (332115):     41.776     -0.005     uTsu  issue_reply:issue_reply_block|fibre_rx:i_fibre_rx|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_dph1:auto_generated|dffpipe_fd9:dffpipe_wr_dbuw|dffe8a[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :    24.514
    Info (332115): Data Required Time :    41.776
    Info (332115): Slack              :    17.262 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.645
    Info (332115): -to_clock [get_clocks {fibre_rx_clkr}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.645 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : fibre_rx_clkr
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.991      1.752 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|aclr
    Info (332115):      2.462      0.471 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.760      1.760  R        clock network delay
    Info (332115):      1.817      0.057      uTh  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.462
    Info (332115): Data Required Time :     1.817
    Info (332115): Slack              :     0.645 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.190
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.190 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.943      1.704 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      2.414      0.471 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.167      0.167  R        clock network delay
    Info (332115):      0.224      0.057      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.414
    Info (332115): Data Required Time :     0.224
    Info (332115): Slack              :     2.190 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.190
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.190 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|brst5
    Info (332115): To Node      : cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.150      0.150  R        clock network delay
    Info (332115):      0.239      0.089     uTco  cc_reset:cc_reset_block|brst5
    Info (332115):      0.239      0.000 RR  CELL  cc_reset_block|brst5|regout
    Info (332115):      1.943      1.704 RR    IC  cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR|aclr
    Info (332115):      2.414      0.471 RR  CELL  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.167      0.167  R        clock network delay
    Info (332115):      0.224      0.057      uTh  cc_reset:cc_reset_block|current_state.PREP_CLOCK_CARD_BCLR
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.414
    Info (332115): Data Required Time :     0.224
    Info (332115): Slack              :     2.190 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.817
    Info (332115): -to_clock [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.817 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : manch_pll_block|altpll_component|pll|clk[0] (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.712      0.450 RR    IC  rst|dataa
    Info (332115):     20.922      0.210 RR  CELL  rst|combout
    Info (332115):     22.622      1.700 RR    IC  dv_rx_slave|manch_det_temp|aclr
    Info (332115):     22.992      0.370 RF  CELL  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     19.167     19.167           latch edge time
    Info (332115):     20.118      0.951  F        clock network delay
    Info (332115):     20.175      0.057      uTh  dv_rx:dv_rx_slave|manch_det_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    22.992
    Info (332115): Data Required Time :    20.175
    Info (332115): Slack              :     2.817 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.837
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.837 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.712      0.450 RR    IC  rst|dataa
    Info (332115):      0.922      0.210 RR  CELL  rst|combout
    Info (332115):      2.635      1.713 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[3]|aclr
    Info (332115):      3.106      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.212      0.212  R        clock network delay
    Info (332115):      0.269      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.106
    Info (332115): Data Required Time :     0.269
    Info (332115): Slack              :     2.837 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.837
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.837 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.712      0.450 RR    IC  rst|dataa
    Info (332115):      0.922      0.210 RR  CELL  rst|combout
    Info (332115):      2.635      1.713 RR    IC  issue_reply_block|i_fibre_tx|tx_fifo|dcfifo_component|auto_generated|dffpipe_rs_dgwp|dffpipe9|dffe11a[3]|aclr
    Info (332115):      3.106      0.471 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.212      0.212  R        clock network delay
    Info (332115):      0.269      0.057      uTh  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|sync_fifo_tx:tx_fifo|dcfifo:dcfifo_component|dcfifo_gqh1:auto_generated|alt_synch_pipe_lc8:dffpipe_rs_dgwp|dffpipe_gd9:dffpipe9|dffe11a[3]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.106
    Info (332115): Data Required Time :     0.269
    Info (332115): Slack              :     2.837 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.841
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.841 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.712      0.450 RR    IC  rst|dataa
    Info (332115):      0.922      0.210 RR  CELL  rst|combout
    Info (332115):      2.599      1.677 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_a|sample_counter|count[1]|aclr
    Info (332115):      3.070      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.172      0.172  R        clock network delay
    Info (332115):      0.229      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.070
    Info (332115): Data Required Time :     0.229
    Info (332115): Slack              :     2.841 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.841
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.841 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.173      0.173  R        clock network delay
    Info (332115):      0.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):      0.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):      0.712      0.450 RR    IC  rst|dataa
    Info (332115):      0.922      0.210 RR  CELL  rst|combout
    Info (332115):      2.599      1.677 RR    IC  issue_reply_block|i_reply_queue|rq_seq|rx_ac|lvds_receiver_a|sample_counter|count[1]|aclr
    Info (332115):      3.070      0.471 RR  CELL  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.172      0.172  R        clock network delay
    Info (332115):      0.229      0.057      uTh  issue_reply:issue_reply_block|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver_a|binary_counter:sample_counter|count[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.070
    Info (332115): Data Required Time :     0.229
    Info (332115): Slack              :     2.841 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.836
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.836 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.712      0.450 RR    IC  rst|dataa
    Info (332115):     20.922      0.210 RR  CELL  rst|combout
    Info (332115):     22.627      1.705 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.098      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.205      0.205  R        clock network delay
    Info (332115):     10.262      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.098
    Info (332115): Data Required Time :    10.262
    Info (332115): Slack              :    12.836 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.836
    Info (332115): -to_clock [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.836 
    Info (332115): ===================================================================
    Info (332115): From Node    : cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115): To Node      : psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): Launch Clock : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332115): Latch Clock  : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     20.000     20.000           launch edge time
    Info (332115):     20.173      0.173  R        clock network delay
    Info (332115):     20.262      0.089     uTco  cc_reset:cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR
    Info (332115):     20.262      0.000 RR  CELL  cc_reset_block|current_state.ASSERT_CLOCK_CARD_BCLR|regout
    Info (332115):     20.712      0.450 RR    IC  rst|dataa
    Info (332115):     20.922      0.210 RR  CELL  rst|combout
    Info (332115):     22.627      1.705 RR    IC  psu_ctrl_slave|sclk_temp|aclr
    Info (332115):     23.098      0.471 RR  CELL  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     10.000     10.000           latch edge time
    Info (332115):     10.205      0.205  R        clock network delay
    Info (332115):     10.262      0.057      uTh  psu_ctrl:psu_ctrl_slave|sclk_temp
    Info (332115): 
    Info (332115): Data Arrival Time  :    23.098
    Info (332115): Data Required Time :    10.262
    Info (332115): Slack              :    12.836 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.124      0.922 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.187      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk14
    Info (332113):      5.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.876      0.922 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.187      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 4.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 4.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[2]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):     -0.124      0.922 RR    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      0.187      0.311 RR  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      5.000      5.000           launch edge time
    Info (332113):      5.000      0.000           source latency
    Info (332113):      5.000      0.000           inclk15
    Info (332113):      5.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      5.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      3.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[2]
    Info (332113):      4.876      0.922 FF    IC  cc_dispatch_block|receiver|cmd_rx|sample_counter|count[0]|clk
    Info (332113):      5.187      0.311 FF  CELL  dispatch:cc_dispatch_block|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :     5.000
    Info (332113): Slack            :     4.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.147      0.899 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.164      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.853      0.899 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.164      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[0]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):     -0.147      0.899 RR    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):      0.164      0.311 RR  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113):      9.853      0.899 FF    IC  i_all_cards|\i_all_cards_bank:0:all_cards_reg|reg_o[0]|clk
    Info (332113):     10.164      0.311 FF  CELL  all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg|reg_o[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk14
    Info (332113):     10.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.850      0.896 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.161      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.850      0.896 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.161      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 9.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 9.000 
    Info (332113): ===================================================================
    Info (332113): Node             : frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[1]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     10.000     10.000           launch edge time
    Info (332113):     10.000      0.000           source latency
    Info (332113):     10.000      0.000           inclk15
    Info (332113):     10.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     10.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):      8.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):      9.850      0.896 RR    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     10.161      0.311 RR  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[1]
    Info (332113):     19.850      0.896 FF    IC  frame_timing_slave|ftc|sync_temp|clk
    Info (332113):     20.161      0.311 FF  CELL  frame_timing:frame_timing_slave|frame_timing_core:ftc|sync_temp
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    10.000
    Info (332113): Slack            :     9.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.145      0.901 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.166      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 RR  CELL  inclk14|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.855      0.901 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.166      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {clk_switchover_slave|pll0|altpll_component|pll|...]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): Clock            : clk_switchover_slave|pll0|altpll_component|pll|clk[3]~1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     -0.145      0.901 RR    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):      0.166      0.311 RR  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 RR  CELL  inclk15|combout
    Info (332113):     20.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[3]
    Info (332113):     19.855      0.901 FF    IC  issue_reply_block|i_fibre_tx|pres_state.IDLE|clk
    Info (332113):     20.166      0.311 FF  CELL  issue_reply:issue_reply_block|fibre_tx:i_fibre_tx|pres_state.IDLE
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {fibre_rx_clkr}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): Clock            : fibre_rx_clkr
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           fibre_rx_clkr
    Info (332113):      0.344      0.344 RR  CELL  fibre_rx_clkr|combout
    Info (332113):      1.449      1.105 RR    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):      1.760      0.311 RR  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           fibre_rx_clkr
    Info (332113):     20.344      0.344 FF  CELL  fibre_rx_clkr|combout
    Info (332113):     21.449      1.105 FF    IC  cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR|clk
    Info (332113):     21.760      0.311 FF  CELL  cc_reset:cc_reset_block|current_state2.ASSERT_SUBRACK_BCLR
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 19.000
    Info (332113): Targets: [get_clocks {manch_pll_block|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 19.000 
    Info (332113): ===================================================================
    Info (332113): Node             : dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): Clock            : manch_pll_block|altpll_component|pll|clk[0]
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     -0.833     -0.833           launch edge time
    Info (332113):     -0.833      0.000           source latency
    Info (332113):     -0.833      0.000           inclk1
    Info (332113):     -0.440      0.393 RR  CELL  inclk1|combout
    Info (332113):     -0.101      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     -1.128     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     -0.192      0.936 RR    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):      0.119      0.311 RR  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     19.167     19.167           launch edge time
    Info (332113):     19.167      0.000           source latency
    Info (332113):     19.167      0.000           inclk1
    Info (332113):     19.560      0.393 RR  CELL  inclk1|combout
    Info (332113):     19.899      0.339 RR    IC  manch_pll_block|altpll_component|pll|inclk[0]
    Info (332113):     18.872     -1.027 RR  CELL  manch_pll_block|altpll_component|pll|clk[0]
    Info (332113):     19.808      0.936 FF    IC  dv_rx_slave|sample_counter|count[0]|clk
    Info (332113):     20.119      0.311 FF  CELL  dv_rx:dv_rx_slave|binary_counter:sample_counter|count[0]
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    19.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : inclk1|combout
    Info (332113): Clock            : inclk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk1
    Info (332113):      0.393      0.393 RR  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk1
    Info (332113):     20.393      0.393 FF  CELL  inclk1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk14}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk14
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk14
    Info (332113):      0.461      0.461 RR  CELL  inclk14|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk14
    Info (332113):     20.461      0.461 FF  CELL  inclk14|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[0]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 20.000
    Info (332113): Targets: [get_clocks {inclk15}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 20.000 
    Info (332113): ===================================================================
    Info (332113): Node             : clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): Clock            : inclk15
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inclk15
    Info (332113):      0.461      0.461 RR  CELL  inclk15|combout
    Info (332113):      0.942      0.481 RR    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     -1.046     -1.988 RR  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     20.000     20.000           launch edge time
    Info (332113):     20.000      0.000           source latency
    Info (332113):     20.000      0.000           inclk15
    Info (332113):     20.461      0.461 FF  CELL  inclk15|combout
    Info (332113):     20.942      0.481 FF    IC  clk_switchover_slave|pll0|altpll_component|pll|inclk[1]
    Info (332113):     18.954     -1.988 FF  CELL  clk_switchover_slave|pll0|altpll_component|pll|clk[0]
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    20.000
    Info (332113): Slack            :    20.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 597 megabytes
    Info: Processing ended: Tue May 15 16:33:29 2012
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:28


