TimeQuest Timing Analyzer report for Security_System
Mon Aug 06 20:58:30 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 13. Slow Model Setup: 'CLK'
 14. Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 15. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 16. Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 17. Slow Model Hold: 'CLK'
 18. Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 21. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 22. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Fast Model Setup Summary
 32. Fast Model Hold Summary
 33. Fast Model Recovery Summary
 34. Fast Model Removal Summary
 35. Fast Model Minimum Pulse Width Summary
 36. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 37. Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 38. Fast Model Setup: 'CLK'
 39. Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 40. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 41. Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 42. Fast Model Hold: 'CLK'
 43. Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 44. Fast Model Minimum Pulse Width: 'CLK'
 45. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 46. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'
 47. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Output Enable Times
 53. Minimum Output Enable Times
 54. Output Disable Times
 55. Minimum Output Disable Times
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                             ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; CLK                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                             ;
; CLK_Divider:DUT1|T_CLK                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK }                                          ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready } ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT6|I2CMaster:i2cm1|ready }                    ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note                                                  ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; 16.4 MHz   ; 16.4 MHz        ; CLK_Divider:DUT1|T_CLK                                          ;                                                       ;
; 310.37 MHz ; 310.37 MHz      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ;                                                       ;
; 343.64 MHz ; 343.64 MHz      ; CLK                                                             ;                                                       ;
; 507.36 MHz ; 450.05 MHz      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -59.959 ; -592.111      ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -2.222  ; -23.345       ;
; CLK                                                             ; -1.910  ; -36.534       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.971  ; -3.230        ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -6.655 ; -17.019       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.564 ; -3.564        ;
; CLK                                                             ; -2.685 ; -2.685        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.631 ; -32.181       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.611 ; -46.436       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.611 ; -18.330       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.611 ; -6.110        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -59.959 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 61.004     ;
; -59.689 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.734     ;
; -59.651 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.696     ;
; -59.626 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.671     ;
; -59.510 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.555     ;
; -59.495 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 60.546     ;
; -59.468 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.513     ;
; -59.359 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.404     ;
; -59.311 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.356     ;
; -59.259 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.304     ;
; -59.236 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 60.281     ;
; -59.180 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 60.231     ;
; -58.974 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 60.025     ;
; -58.699 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.750     ;
; -58.672 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.723     ;
; -58.544 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.595     ;
; -58.427 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.478     ;
; -58.422 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.473     ;
; -58.311 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.362     ;
; -58.243 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 59.285     ;
; -58.229 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.013      ; 59.280     ;
; -57.973 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 59.015     ;
; -57.935 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.977     ;
; -57.910 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.952     ;
; -57.794 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.836     ;
; -57.779 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 58.827     ;
; -57.752 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.794     ;
; -57.643 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.685     ;
; -57.595 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.637     ;
; -57.543 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.585     ;
; -57.520 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.004      ; 58.562     ;
; -57.464 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 58.512     ;
; -57.379 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.879     ;
; -57.258 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 58.306     ;
; -57.109 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.609     ;
; -57.071 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.571     ;
; -57.046 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.546     ;
; -56.983 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 58.031     ;
; -56.956 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 58.004     ;
; -56.930 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.430     ;
; -56.915 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 55.421     ;
; -56.888 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.388     ;
; -56.828 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 57.876     ;
; -56.779 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.279     ;
; -56.731 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.231     ;
; -56.711 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 57.759     ;
; -56.706 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 57.754     ;
; -56.679 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.179     ;
; -56.656 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 55.156     ;
; -56.600 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 55.106     ;
; -56.595 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 57.643     ;
; -56.513 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 57.561     ;
; -56.394 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.900     ;
; -56.119 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.625     ;
; -56.092 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.598     ;
; -55.964 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.470     ;
; -55.847 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.353     ;
; -55.842 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.348     ;
; -55.731 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.237     ;
; -55.649 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 54.155     ;
; -54.722 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 53.222     ;
; -54.452 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.952     ;
; -54.414 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.914     ;
; -54.389 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.889     ;
; -54.273 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.773     ;
; -54.258 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 52.764     ;
; -54.231 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.731     ;
; -54.122 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.622     ;
; -54.074 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.574     ;
; -54.022 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.522     ;
; -53.999 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.538     ; 52.499     ;
; -53.943 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 52.449     ;
; -53.737 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 52.243     ;
; -53.462 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.968     ;
; -53.435 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.941     ;
; -53.307 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.813     ;
; -53.190 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.696     ;
; -53.185 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.691     ;
; -53.074 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.580     ;
; -52.992 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.532     ; 51.498     ;
; -51.069 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.863     ;
; -50.799 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.593     ;
; -50.761 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.555     ;
; -50.736 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.530     ;
; -50.620 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.414     ;
; -50.605 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 49.405     ;
; -50.578 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.372     ;
; -50.469 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.263     ;
; -50.421 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.215     ;
; -50.369 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.163     ;
; -50.346 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.244     ; 49.140     ;
; -50.290 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 49.090     ;
; -50.084 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.884     ;
; -49.809 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.609     ;
; -49.782 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.582     ;
; -49.654 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.454     ;
; -49.537 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.337     ;
; -49.532 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.332     ;
; -49.421 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.221     ;
; -49.339 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.238     ; 48.139     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.222 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.955     ; 1.305      ;
; -2.216 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.955     ; 1.299      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.914      ;
; -1.870 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.955     ; 0.953      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -1.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 2.603      ;
; -0.947 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.991      ;
; -0.678 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.722      ;
; -0.675 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.719      ;
; -0.675 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.719      ;
; -0.674 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.718      ;
; -0.674 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.718      ;
; -0.674 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.718      ;
; -0.674 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.718      ;
; -0.670 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.714      ;
; -0.668 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.712      ;
; -0.641 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.006      ; 1.685      ;
; -0.508 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.546      ;
; -0.507 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.545      ;
; -0.461 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.499      ;
; -0.460 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.498      ;
; 0.086  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.952      ;
; 0.307  ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.910 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.951      ;
; -1.865 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.906      ;
; -1.864 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.905      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.848 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.841 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.879      ;
; -1.823 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.864      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.806 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.844      ;
; -1.668 ; CLK_Divider:DUT1|Counter[4]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.709      ;
; -1.665 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.706      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.625 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.663      ;
; -1.584 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.625      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.567 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.605      ;
; -1.538 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.576      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.531 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.569      ;
; -1.516 ; CLK_Divider:DUT1|Counter[7]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.557      ;
; -1.507 ; Sound_Generator:DUT5|Counter[1] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.545      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.485 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.523      ;
; -1.476 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.517      ;
; -1.459 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
; -1.459 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
; -1.459 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
; -1.459 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
; -1.459 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.497      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -0.971 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 2.009      ;
; -0.843 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.006     ; 1.875      ;
; -0.821 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.859      ;
; -0.482 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.520      ;
; -0.482 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.520      ;
; -0.460 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.006     ; 1.492      ;
; -0.460 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.498      ;
; -0.452 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.490      ;
; -0.312 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.350      ;
; -0.281 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.319      ;
; -0.276 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.314      ;
; -0.243 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.281      ;
; 0.073  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.965      ;
; 0.076  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.962      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 3.816  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 3.732      ; 0.731      ;
; 4.316  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 3.732      ; 0.731      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -6.655 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 6.823      ; 0.731      ;
; -6.155 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 6.823      ; 0.731      ;
; -1.503 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 1.867      ;
; -1.377 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 1.994      ;
; -1.375 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 1.996      ;
; -1.374 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 1.997      ;
; -1.372 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 1.999      ;
; -1.321 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.050      ;
; -1.164 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.207      ;
; -1.141 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 2.229      ;
; -1.031 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 2.339      ;
; -1.011 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 2.359      ;
; -0.883 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 2.487      ;
; -0.861 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 2.509      ;
; -0.567 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.804      ;
; -0.567 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.804      ;
; -0.567 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.804      ;
; -0.567 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.804      ;
; -0.525 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 2.846      ;
; -0.085 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.085      ; 3.286      ;
; 0.214  ; CodecConfigurator:DUT6|data[21]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.156      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 3.585      ;
; 0.345  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.084      ; 3.715      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.552  ; CodecConfigurator:DUT6|data[9]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.494      ;
; 0.597  ; CodecConfigurator:DUT6|data[1]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.539      ;
; 0.647  ; CodecConfigurator:DUT6|data[3]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.589      ;
; 0.703  ; CodecConfigurator:DUT6|data[2]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.645      ;
; 0.756  ; CodecConfigurator:DUT6|data[4]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.698      ;
; 0.787  ; CodecConfigurator:DUT6|data[0]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.729      ;
; 0.798  ; CodecConfigurator:DUT6|data[6]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.740      ;
; 0.960  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; CodecConfigurator:DUT6|data[11]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 4.906      ;
; 0.995  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.281      ;
; 1.082  ; CodecConfigurator:DUT6|data[10]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 5.024      ;
; 1.181  ; CodecConfigurator:DUT6|data[12]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.656      ; 5.123      ;
; 1.210  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.496      ;
; 1.305  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.591      ;
; 1.440  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.726      ;
; 1.477  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.764      ;
; 1.523  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.809      ;
; 1.526  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.812      ;
; 1.706  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.992      ;
; 1.739  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.025      ;
; 1.778  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.064      ;
; 1.798  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.084      ;
; 1.801  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.087      ;
; 1.869  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.155      ;
; 1.887  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.173      ;
; 1.978  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.264      ;
; 2.024  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.310      ;
; 2.052  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.338      ;
; 2.054  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.340      ;
; 2.057  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.343      ;
; 2.115  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.401      ;
; 2.160  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.447      ;
; 2.160  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.447      ;
; 2.160  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.447      ;
; 2.160  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.447      ;
; 2.186  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.472      ;
; 2.189  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.475      ;
; 2.191  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.477      ;
; 2.240  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.526      ;
; 2.278  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.564      ;
; 2.339  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.624      ;
; 2.441  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.727      ;
; 2.474  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.759      ;
; 2.510  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.796      ;
; 2.611  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.896      ;
; 2.616  ; Sensor_Controller:DUT2|Counter[6]                                     ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.902      ;
; 2.616  ; Sensor_Controller:DUT2|Counter[7]                                     ; Sensor_Controller:DUT2|Counter[7]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.902      ;
; 2.618  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.904      ;
; 2.620  ; Sensor_Controller:DUT2|Counter[12]                                    ; Sensor_Controller:DUT2|Counter[12]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.906      ;
; 2.622  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.909      ;
; 2.628  ; Sensor_Controller:DUT2|Counter[5]                                     ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.914      ;
; 2.628  ; Sensor_Controller:DUT2|Counter[10]                                    ; Sensor_Controller:DUT2|Counter[10]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.914      ;
; 2.628  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[15]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.914      ;
; 2.631  ; Sensor_Controller:DUT2|Counter[14]                                    ; Sensor_Controller:DUT2|Counter[14]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.917      ;
; 2.639  ; Sensor_Controller:DUT2|Counter[1]                                     ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.925      ;
; 2.648  ; Sensor_Controller:DUT2|Counter[9]                                     ; Sensor_Controller:DUT2|Counter[9]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.934      ;
; 2.655  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Counter[17]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.941      ;
; 2.659  ; Sensor_Controller:DUT2|Counter[4]                                     ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.945      ;
; 2.662  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.948      ;
; 2.668  ; Sensor_Controller:DUT2|Counter[0]                                     ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.954      ;
; 2.671  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 2.956      ;
; 2.675  ; Sensor_Controller:DUT2|Counter[13]                                    ; Sensor_Controller:DUT2|Counter[13]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.961      ;
; 2.726  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.012      ;
; 2.778  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 3.058      ;
; 2.807  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 3.094      ;
; 2.807  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 3.094      ;
; 2.807  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 3.094      ;
; 2.807  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 3.094      ;
; 2.883  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 3.163      ;
; 2.905  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.191      ;
; 2.974  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 3.254      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -3.564 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 3.732      ; 0.731      ;
; -3.064 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 3.732      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.676  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.962      ;
; 0.679  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.965      ;
; 0.995  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.281      ;
; 1.028  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.314      ;
; 1.033  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.319      ;
; 1.064  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.350      ;
; 1.204  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.490      ;
; 1.212  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.006     ; 1.492      ;
; 1.212  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.498      ;
; 1.234  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.520      ;
; 1.234  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.520      ;
; 1.573  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.859      ;
; 1.595  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.006     ; 1.875      ;
; 1.723  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 2.009      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.685 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.853      ; 0.731      ;
; -2.185 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.853      ; 0.731      ;
; 0.629  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.964  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.250      ;
; 0.969  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.255      ;
; 0.971  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.257      ;
; 0.972  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.258      ;
; 0.979  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.265      ;
; 0.980  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[0]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 1.004  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.290      ;
; 1.007  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.294      ;
; 1.012  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.298      ;
; 1.016  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.302      ;
; 1.017  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.303      ;
; 1.019  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.020  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.306      ;
; 1.186  ; CLK_Divider:DUT1|Counter[11]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.195  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.234  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.520      ;
; 1.396  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.682      ;
; 1.401  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.403  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.689      ;
; 1.411  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.697      ;
; 1.412  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.437  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.723      ;
; 1.440  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.445  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.731      ;
; 1.449  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.735      ;
; 1.450  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.736      ;
; 1.452  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.452  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.453  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.739      ;
; 1.476  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.762      ;
; 1.481  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.767      ;
; 1.483  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.769      ;
; 1.491  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.777      ;
; 1.492  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.505  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.791      ;
; 1.514  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.520  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.807      ;
; 1.525  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.811      ;
; 1.529  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.815      ;
; 1.530  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.816      ;
; 1.532  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.818      ;
; 1.532  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.818      ;
; 1.556  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.842      ;
; 1.571  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.572  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.572  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.585  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.871      ;
; 1.594  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.600  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.887      ;
; 1.609  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.895      ;
; 1.610  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.896      ;
; 1.611  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.897      ;
; 1.612  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.898      ;
; 1.627  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.627  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.636  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.922      ;
; 1.636  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.922      ;
; 1.651  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.937      ;
; 1.652  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.938      ;
; 1.665  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.951      ;
; 1.667  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.953      ;
; 1.674  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.680  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.966      ;
; 1.681  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.967      ;
; 1.690  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.976      ;
; 1.691  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.699  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.985      ;
; 1.706  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.707  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.707  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.716  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.002      ;
; 1.730  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.016      ;
; 1.731  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.017      ;
; 1.745  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.031      ;
; 1.746  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.032      ;
; 1.754  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.040      ;
; 1.760  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.046      ;
; 1.761  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.047      ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.666 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.952      ;
; 1.212 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.498      ;
; 1.213 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.499      ;
; 1.259 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.545      ;
; 1.260 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.546      ;
; 1.391 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.683      ;
; 1.391 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.683      ;
; 1.391 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.683      ;
; 1.392 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.684      ;
; 1.393 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.685      ;
; 1.393 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.685      ;
; 1.393 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.685      ;
; 1.393 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.685      ;
; 1.395 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.687      ;
; 1.395 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.687      ;
; 1.420 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.712      ;
; 1.422 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.714      ;
; 1.426 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.718      ;
; 1.426 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.718      ;
; 1.426 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.718      ;
; 1.426 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.718      ;
; 1.427 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.719      ;
; 1.427 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.719      ;
; 1.430 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.722      ;
; 1.638 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.930      ;
; 1.665 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.957      ;
; 1.668 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.960      ;
; 1.695 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.987      ;
; 1.699 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.991      ;
; 1.705 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.997      ;
; 1.705 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.997      ;
; 1.706 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.998      ;
; 1.706 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 1.998      ;
; 2.311 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 2.603      ;
; 2.622 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.955     ; 0.953      ;
; 2.622 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 2.914      ;
; 2.622 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.006      ; 2.914      ;
; 2.968 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.955     ; 1.299      ;
; 2.974 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.955     ; 1.305      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[6]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 6.916 ; 6.916 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 7.962 ; 7.962 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.753 ; 9.753 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -5.465 ; -5.465 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -5.177 ; -5.177 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -3.803 ; -3.803 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 7.650  ; 7.650  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 7.542  ; 7.542  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 22.300 ; 22.300 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.325 ; 22.325 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 21.937 ; 21.937 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.054 ; 22.054 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 21.983 ; 21.983 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.975 ; 21.975 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 21.980 ; 21.980 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 45.418 ; 45.418 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 45.342 ; 45.342 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 45.344 ; 45.344 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 45.357 ; 45.357 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 45.389 ; 45.389 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.761 ; 11.761 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.498 ; 11.498 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.162  ; 8.162  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 7.650  ; 7.650  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 7.542  ; 7.542  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 8.306  ; 8.306  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.625  ; 8.625  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 8.647  ; 8.647  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.745  ; 8.745  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.894  ; 8.894  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.310  ; 8.310  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.812  ; 8.812  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.306  ; 8.306  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 8.727  ; 8.727  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 8.429  ; 8.429  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 8.353  ; 8.353  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 8.355  ; 8.355  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 8.368  ; 8.368  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 8.400  ; 8.400  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 8.727  ; 8.727  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.761 ; 11.761 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.498 ; 11.498 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.162  ; 8.162  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.480 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.254 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.480     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 8.254     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -21.533 ; -201.405      ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.782  ; -2.802        ;
; CLK                                                             ; -0.141  ; -1.789        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.122   ; 0.000         ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -3.214 ; -7.472        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -1.996 ; -1.996        ;
; CLK                                                             ; -1.713 ; -1.713        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.380 ; -26.380       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.500 ; -38.000       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -0.500 ; -15.000       ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500 ; -5.000        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -21.533 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.570     ;
; -21.437 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.474     ;
; -21.406 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.443     ;
; -21.403 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.440     ;
; -21.324 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.361     ;
; -21.300 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.337     ;
; -21.277 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 22.319     ;
; -21.275 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.312     ;
; -21.248 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.285     ;
; -21.223 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.260     ;
; -21.200 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.005      ; 22.237     ;
; -21.176 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 22.218     ;
; -21.065 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 22.107     ;
; -21.064 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.649     ;
; -20.968 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.553     ;
; -20.951 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.993     ;
; -20.949 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.991     ;
; -20.937 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.522     ;
; -20.934 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.519     ;
; -20.899 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.933     ;
; -20.898 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.940     ;
; -20.855 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.440     ;
; -20.844 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.886     ;
; -20.831 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.416     ;
; -20.815 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.857     ;
; -20.808 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.398     ;
; -20.806 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.391     ;
; -20.803 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.837     ;
; -20.798 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.840     ;
; -20.779 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.364     ;
; -20.772 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.806     ;
; -20.769 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.803     ;
; -20.762 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.010      ; 21.804     ;
; -20.754 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.339     ;
; -20.731 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 20.316     ;
; -20.707 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.297     ;
; -20.690 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.724     ;
; -20.666 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.700     ;
; -20.643 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.682     ;
; -20.641 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.675     ;
; -20.614 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.648     ;
; -20.596 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.186     ;
; -20.589 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.623     ;
; -20.566 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.002      ; 21.600     ;
; -20.542 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.581     ;
; -20.482 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.072     ;
; -20.480 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.070     ;
; -20.431 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.470     ;
; -20.429 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 20.019     ;
; -20.375 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.965     ;
; -20.346 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.936     ;
; -20.329 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.919     ;
; -20.317 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.356     ;
; -20.315 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.354     ;
; -20.293 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.883     ;
; -20.264 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.303     ;
; -20.210 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.249     ;
; -20.181 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.220     ;
; -20.164 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.203     ;
; -20.133 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.718     ;
; -20.128 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.007      ; 21.167     ;
; -20.037 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.622     ;
; -20.006 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.591     ;
; -20.003 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.588     ;
; -19.924 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.509     ;
; -19.900 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.485     ;
; -19.877 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.467     ;
; -19.875 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.460     ;
; -19.848 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.433     ;
; -19.823 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.408     ;
; -19.800 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.447     ; 19.385     ;
; -19.776 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.366     ;
; -19.665 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.255     ;
; -19.551 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.141     ;
; -19.549 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.139     ;
; -19.498 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.088     ;
; -19.444 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.034     ;
; -19.415 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 19.005     ;
; -19.398 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.988     ;
; -19.362 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.442     ; 18.952     ;
; -18.782 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.478     ;
; -18.686 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.382     ;
; -18.655 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.351     ;
; -18.652 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.348     ;
; -18.573 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.269     ;
; -18.549 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.245     ;
; -18.526 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 18.227     ;
; -18.524 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.220     ;
; -18.497 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.193     ;
; -18.472 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.168     ;
; -18.449 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.336     ; 18.145     ;
; -18.425 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 18.126     ;
; -18.314 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 18.015     ;
; -18.200 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.901     ;
; -18.198 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.899     ;
; -18.147 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.848     ;
; -18.093 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.794     ;
; -18.064 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.765     ;
; -18.047 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.748     ;
; -18.011 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.331     ; 17.712     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.782 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.282     ; 0.532      ;
; -0.771 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.282     ; 0.521      ;
; -0.665 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; -1.282     ; 0.415      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.202 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.239      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; -0.125 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 1.162      ;
; 0.229  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.808      ;
; 0.298  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.739      ;
; 0.301  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.736      ;
; 0.302  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.735      ;
; 0.322  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.715      ;
; 0.323  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.714      ;
; 0.326  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.711      ;
; 0.327  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.710      ;
; 0.327  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.710      ;
; 0.331  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.706      ;
; 0.332  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.005      ; 0.705      ;
; 0.420  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.612      ;
; 0.421  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.611      ;
; 0.432  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.600      ;
; 0.432  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.600      ;
; 0.618  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.414      ;
; 0.665  ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.141 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.173      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.132 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.164      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.154      ;
; -0.074 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.109      ;
; -0.062 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.097      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[9]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.091      ;
; -0.059 ; CLK_Divider:DUT1|Counter[1]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.094      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.054 ; CLK_Divider:DUT1|Counter[3]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.086      ;
; -0.049 ; CLK_Divider:DUT1|Counter[0]     ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.084      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; CLK_Divider:DUT1|Counter[6]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.061      ;
; -0.023 ; Sound_Generator:DUT5|Counter[0] ; Sound_Generator:DUT5|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.055      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[10]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; CLK_Divider:DUT1|Counter[5]     ; CLK_Divider:DUT1|Counter[11]     ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.049      ;
; -0.014 ; CLK_Divider:DUT1|Counter[11]    ; CLK_Divider:DUT1|T_CLK           ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.049      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[0]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[1]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[2]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[3]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[4]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[5]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[6]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[7]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[8]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
; -0.004 ; CLK_Divider:DUT1|Counter[2]     ; CLK_Divider:DUT1|Counter[9]      ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.036      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.122 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.910      ;
; 0.198 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.834      ;
; 0.277 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.005     ; 0.750      ;
; 0.403 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.629      ;
; 0.403 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.629      ;
; 0.420 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.005     ; 0.607      ;
; 0.435 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.597      ;
; 0.440 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.592      ;
; 0.482 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.550      ;
; 0.482 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.550      ;
; 0.496 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.536      ;
; 0.505 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.527      ;
; 0.611 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.421      ;
; 0.614 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.418      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 2.376 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 2.070      ; 0.367      ;
; 2.876 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 2.070      ; 0.367      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -3.214 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 3.288      ; 0.367      ;
; -2.714 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 3.288      ; 0.367      ;
; -0.626 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 0.738      ;
; -0.567 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.798      ;
; -0.565 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.800      ;
; -0.564 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.801      ;
; -0.563 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.802      ;
; -0.562 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.803      ;
; -0.497 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 0.867      ;
; -0.493 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 0.872      ;
; -0.460 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 0.904      ;
; -0.404 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 0.960      ;
; -0.351 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 1.013      ;
; -0.275 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 1.089      ;
; -0.261 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.104      ;
; -0.185 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.180      ;
; -0.185 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.180      ;
; -0.185 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.180      ;
; -0.185 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.180      ;
; -0.108 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.213      ; 1.257      ;
; -0.033 ; CodecConfigurator:DUT6|data[21]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.543      ;
; -0.023 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 1.341      ;
; 0.023  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.212      ; 1.387      ;
; 0.081  ; CodecConfigurator:DUT6|data[9]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.657      ;
; 0.092  ; CodecConfigurator:DUT6|data[1]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.668      ;
; 0.116  ; CodecConfigurator:DUT6|data[3]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.692      ;
; 0.135  ; CodecConfigurator:DUT6|data[2]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.711      ;
; 0.151  ; CodecConfigurator:DUT6|data[4]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.727      ;
; 0.156  ; CodecConfigurator:DUT6|data[0]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.732      ;
; 0.167  ; CodecConfigurator:DUT6|data[6]                                        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.743      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.231  ; CodecConfigurator:DUT6|data[11]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.807      ;
; 0.274  ; CodecConfigurator:DUT6|data[10]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.850      ;
; 0.293  ; CodecConfigurator:DUT6|data[12]                                       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.424      ; 1.869      ;
; 0.371  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.388  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.471  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.623      ;
; 0.514  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.666      ;
; 0.559  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.562  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.715      ;
; 0.568  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.720      ;
; 0.571  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.650  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.802      ;
; 0.670  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.822      ;
; 0.693  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.845      ;
; 0.695  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.847      ;
; 0.697  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.849      ;
; 0.699  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.851      ;
; 0.716  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.868      ;
; 0.726  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.878      ;
; 0.749  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.901      ;
; 0.751  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.903      ;
; 0.753  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.905      ;
; 0.775  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.927      ;
; 0.798  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.950      ;
; 0.800  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.952      ;
; 0.806  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.958      ;
; 0.823  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.975      ;
; 0.836  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.988      ;
; 0.847  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 0.998      ;
; 0.874  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.026      ;
; 0.898  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.049      ;
; 0.910  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.063      ;
; 0.910  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.063      ;
; 0.910  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.063      ;
; 0.910  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.063      ;
; 0.914  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.066      ;
; 0.932  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.084      ;
; 0.947  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.098      ;
; 0.954  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.107      ;
; 0.981  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.001     ; 1.132      ;
; 0.986  ; Sensor_Controller:DUT2|Counter[6]                                     ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.989  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.141      ;
; 0.991  ; Sensor_Controller:DUT2|Counter[5]                                     ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.991  ; Sensor_Controller:DUT2|Counter[10]                                    ; Sensor_Controller:DUT2|Counter[10]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.991  ; Sensor_Controller:DUT2|Counter[12]                                    ; Sensor_Controller:DUT2|Counter[12]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.143      ;
; 0.995  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[15]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.147      ;
; 1.001  ; Sensor_Controller:DUT2|Counter[4]                                     ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.153      ;
; 1.002  ; Sensor_Controller:DUT2|Counter[14]                                    ; Sensor_Controller:DUT2|Counter[14]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.154      ;
; 1.003  ; Sensor_Controller:DUT2|Counter[0]                                     ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.155      ;
; 1.005  ; Sensor_Controller:DUT2|Counter[13]                                    ; Sensor_Controller:DUT2|Counter[13]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.157      ;
; 1.006  ; Sensor_Controller:DUT2|Counter[9]                                     ; Sensor_Controller:DUT2|Counter[9]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.158      ;
; 1.008  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Counter[17]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.160      ;
; 1.009  ; Sensor_Controller:DUT2|Counter[7]                                     ; Sensor_Controller:DUT2|Counter[7]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.161      ;
; 1.020  ; Sensor_Controller:DUT2|Counter[1]                                     ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.172      ;
; 1.028  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.180      ;
; 1.028  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.180      ;
; 1.054  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.206      ;
; 1.063  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.210      ;
; 1.112  ; Sensor_Controller:DUT2|Counter[8]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.259      ;
; 1.119  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.266      ;
; 1.126  ; Sensor_Controller:DUT2|Counter[5]                                     ; Sensor_Controller:DUT2|Counter[6]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.278      ;
; 1.127  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.280      ;
; 1.132  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.284      ;
; 1.133  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[3]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.285      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.996 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 2.070      ; 0.367      ;
; -1.496 ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 2.070      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.266  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.418      ;
; 0.269  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.421      ;
; 0.375  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.527      ;
; 0.384  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.536      ;
; 0.398  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.550      ;
; 0.398  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.550      ;
; 0.440  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.592      ;
; 0.445  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.597      ;
; 0.460  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.005     ; 0.607      ;
; 0.477  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.629      ;
; 0.477  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.629      ;
; 0.603  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.005     ; 0.750      ;
; 0.682  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.834      ;
; 0.758  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.910      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                       ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.713 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.787      ; 0.367      ;
; -1.213 ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK           ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.787      ; 0.367      ;
; 0.243  ; Sound_Generator:DUT5|Counter[11] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.356  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.363  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[0]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.437  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.444  ; CLK_Divider:DUT1|Counter[11]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.448  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.600      ;
; 0.494  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.497  ; Sound_Generator:DUT5|Counter[10] ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.501  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[1]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.507  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.512  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.529  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.681      ;
; 0.532  ; Sound_Generator:DUT5|Counter[9]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; CLK_Divider:DUT1|Counter[9]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.536  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[2]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.544  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.547  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.559  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.564  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.571  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.723      ;
; 0.572  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; CLK_Divider:DUT1|Counter[0]      ; CLK_Divider:DUT1|Counter[3]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.579  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.582  ; Sound_Generator:DUT5|Counter[8]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.584  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[7]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.586  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.586  ; CLK_Divider:DUT1|Counter[8]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.588  ; CLK_Divider:DUT1|Counter[10]     ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.740      ;
; 0.594  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.599  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; Sound_Generator:DUT5|Counter[7]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.606  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.607  ; CLK_Divider:DUT1|Counter[7]      ; CLK_Divider:DUT1|Counter[11]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.614  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.766      ;
; 0.619  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[8]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.773      ;
; 0.629  ; CLK_Divider:DUT1|Counter[3]      ; CLK_Divider:DUT1|Counter[6]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.781      ;
; 0.634  ; Sound_Generator:DUT5|Counter[5]  ; Sound_Generator:DUT5|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.636  ; Sound_Generator:DUT5|Counter[2]  ; Sound_Generator:DUT5|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.638  ; Sound_Generator:DUT5|Counter[1]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.641  ; CLK_Divider:DUT1|Counter[5]      ; CLK_Divider:DUT1|Counter[10]     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.645  ; CLK_Divider:DUT1|Counter[2]      ; CLK_Divider:DUT1|Counter[5]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[6]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[1]      ; CLK_Divider:DUT1|Counter[4]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.649  ; Sound_Generator:DUT5|Counter[4]  ; Sound_Generator:DUT5|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; Sound_Generator:DUT5|Counter[6]  ; Sound_Generator:DUT5|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.654  ; CLK_Divider:DUT1|Counter[4]      ; CLK_Divider:DUT1|Counter[9]      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.656  ; Sound_Generator:DUT5|Counter[3]  ; Sound_Generator:DUT5|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.658  ; Sound_Generator:DUT5|Counter[0]  ; Sound_Generator:DUT5|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.810      ;
+--------+----------------------------------+----------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.262 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.414      ;
; 0.448 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.600      ;
; 0.459 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.611      ;
; 0.460 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.612      ;
; 0.548 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.705      ;
; 0.549 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.706      ;
; 0.553 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.710      ;
; 0.553 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.710      ;
; 0.554 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.711      ;
; 0.557 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.714      ;
; 0.557 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.714      ;
; 0.557 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.714      ;
; 0.557 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.714      ;
; 0.558 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.715      ;
; 0.558 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.715      ;
; 0.558 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.715      ;
; 0.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.716      ;
; 0.559 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.716      ;
; 0.560 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.717      ;
; 0.560 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.717      ;
; 0.578 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.735      ;
; 0.579 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.736      ;
; 0.582 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.739      ;
; 0.649 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[1]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.806      ;
; 0.649 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[9]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.806      ;
; 0.650 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[2]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.807      ;
; 0.651 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[0]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.808      ;
; 0.655 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[6]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.812      ;
; 0.657 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[4]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.814      ;
; 0.661 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[11]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.818      ;
; 0.661 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[3]         ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.818      ;
; 0.662 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[12]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 0.819      ;
; 1.005 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 1.162      ;
; 1.082 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[21]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 1.239      ;
; 1.082 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|data[10]        ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; 0.005      ; 1.239      ;
; 1.545 ; CodecConfigurator:DUT6|state[2]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.282     ; 0.415      ;
; 1.651 ; CodecConfigurator:DUT6|state[1]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.282     ; 0.521      ;
; 1.662 ; CodecConfigurator:DUT6|state[0]        ; CodecConfigurator:DUT6|i2cClockDisable ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; 0.000        ; -1.282     ; 0.532      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Sound_Generator:DUT5|Counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[10]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[11]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT5|Counter[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT5|Counter[6]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT6|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready ; Rise       ; DUT6|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT6|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT6|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 3.137 ; 3.137 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 4.021 ; 4.021 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 4.847 ; 4.847 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.588 ; -2.588 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.454 ; -2.454 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.918 ; -1.918 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 4.097  ; 4.097  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 4.029  ; 4.029  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 4.025  ; 4.025  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 4.029  ; 4.029  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 17.261 ; 17.261 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.698  ; 8.698  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 8.730  ; 8.730  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.557  ; 8.557  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.603  ; 8.603  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.600  ; 8.600  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.572  ; 8.572  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.599  ; 8.599  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 17.261 ; 17.261 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 17.141 ; 17.141 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 17.098 ; 17.098 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 17.105 ; 17.105 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 17.118 ; 17.118 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 17.144 ; 17.144 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 17.261 ; 17.261 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.618  ; 5.618  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.527  ; 5.527  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.171  ; 4.171  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; BCLK          ; CLK                    ; 4.097 ; 4.097 ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 4.029 ; 4.029 ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 4.025 ; 4.025 ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 4.029 ; 4.029 ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.611 ; 3.611 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.714 ; 3.714 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.743 ; 3.743 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.762 ; 3.762 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.815 ; 3.815 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 3.618 ; 3.618 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.785 ; 3.785 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.611 ; 3.611 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.780 ; 3.780 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.660 ; 3.660 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 3.617 ; 3.617 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.624 ; 3.624 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.637 ; 3.637 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.663 ; 3.663 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.780 ; 3.780 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.618 ; 5.618 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.527 ; 5.527 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.171 ; 4.171 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Output Enable Times                                                                      ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.807 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                              ;
+------------+------------------------+-------+------+------------+------------------------+
; Data Port  ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-------+------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.645 ;      ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.807     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port  ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+------------+------------------------+-----------+-----------+------------+------------------------+
; Sound_Data ; CLK_Divider:DUT1|T_CLK ; 3.645     ;           ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+------------+------------------------+-----------+-----------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                 ; -59.959  ; -6.655  ; N/A      ; N/A     ; -1.631              ;
;  CLK                                                             ; -1.910   ; -2.685  ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK                                          ; -59.959  ; -6.655  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.971   ; -3.564  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -2.222   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                  ; -655.22  ; -23.268 ; 0.0      ; 0.0     ; -103.057            ;
;  CLK                                                             ; -36.534  ; -2.685  ; N/A      ; N/A     ; -32.181             ;
;  CLK_Divider:DUT1|T_CLK                                          ; -592.111 ; -17.019 ; N/A      ; N/A     ; -46.436             ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.230   ; -3.564  ; N/A      ; N/A     ; -6.110              ;
;  CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; -23.345  ; 0.000   ; N/A      ; N/A     ; -18.330             ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 6.916 ; 6.916 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 7.962 ; 7.962 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 9.753 ; 9.753 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.588 ; -2.588 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.454 ; -2.454 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.918 ; -1.918 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; BCLK          ; CLK                    ; 7.650  ; 7.650  ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 7.544  ; 7.544  ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 7.542  ; 7.542  ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 22.300 ; 22.300 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.325 ; 22.325 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 21.937 ; 21.937 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.054 ; 22.054 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 21.983 ; 21.983 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 21.975 ; 21.975 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 21.980 ; 21.980 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 45.418 ; 45.418 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 45.342 ; 45.342 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 45.344 ; 45.344 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 45.357 ; 45.357 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 45.389 ; 45.389 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 45.716 ; 45.716 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.761 ; 11.761 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.498 ; 11.498 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 8.162  ; 8.162  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; BCLK          ; CLK                    ; 4.097 ; 4.097 ; Rise       ; CLK                    ;
; DACLRCK       ; CLK                    ; 4.029 ; 4.029 ; Rise       ; CLK                    ;
; Sound_Data    ; CLK                    ; 4.025 ; 4.025 ; Rise       ; CLK                    ;
; XCLK          ; CLK                    ; 4.029 ; 4.029 ; Rise       ; CLK                    ;
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.611 ; 3.611 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.714 ; 3.714 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.743 ; 3.743 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.762 ; 3.762 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.815 ; 3.815 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 3.618 ; 3.618 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 3.785 ; 3.785 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 3.611 ; 3.611 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.780 ; 3.780 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.660 ; 3.660 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 3.617 ; 3.617 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.624 ; 3.624 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.637 ; 3.637 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.663 ; 3.663 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.780 ; 3.780 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.618 ; 5.618 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.527 ; 5.527 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.171 ; 4.171 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                   ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 312          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                    ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 312          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 14           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT6|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 91    ; 91   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 125   ; 125  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Aug 06 20:58:29 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT6|I2CMaster:i2cm1|ready CodecConfigurator:DUT6|I2CMaster:i2cm1|ready
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.959
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.959      -592.111 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.222       -23.345 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -1.910       -36.534 CLK 
    Info (332119):    -0.971        -3.230 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -6.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.655       -17.019 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -3.564        -3.564 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -2.685        -2.685 CLK 
    Info (332119):     0.445         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -32.181 CLK 
    Info (332119):    -0.611       -46.436 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.611       -18.330 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.611        -6.110 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.533      -201.405 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.782        -2.802 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.141        -1.789 CLK 
    Info (332119):     0.122         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -3.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.214        -7.472 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -1.996        -1.996 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -1.713        -1.713 CLK 
    Info (332119):     0.215         0.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -26.380 CLK 
    Info (332119):    -0.500       -38.000 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.500       -15.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|ready 
    Info (332119):    -0.500        -5.000 CodecConfigurator:DUT6|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4584 megabytes
    Info: Processing ended: Mon Aug 06 20:58:30 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


