

================================================================
== Vitis HLS Report for 'hls_dijkstra_Pipeline_VITIS_LOOP_24_2'
================================================================
* Date:           Fri Sep 13 03:24:44 2024

* Version:        2023.1 (Build 3854077 on May  4 2023)
* Project:        hlsc_dijastra
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: artix7
* Target device:  xc7a35t-cpg236-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.268 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      309|      309|  3.090 us|  3.090 us|  309|  309|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                   |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_24_2  |      307|      307|        42|         37|          1|     8|       yes|
        +-------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1822|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|   -|      -|      -|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|    480|    -|
|Register         |        -|   -|    962|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|   0|    962|   2302|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  90|  41600|  20800|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|   0|      2|     11|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln39_10_fu_823_p2     |         +|   0|  0|  14|           7|           1|
    |add_ln39_11_fu_844_p2     |         +|   0|  0|  14|           7|           2|
    |add_ln39_12_fu_865_p2     |         +|   0|  0|  14|           7|           2|
    |add_ln39_13_fu_891_p2     |         +|   0|  0|  14|           7|           3|
    |add_ln39_14_fu_912_p2     |         +|   0|  0|  14|           7|           3|
    |add_ln39_15_fu_933_p2     |         +|   0|  0|  14|           7|           3|
    |add_ln39_16_fu_959_p2     |         +|   0|  0|  14|           7|           3|
    |add_ln39_17_fu_969_p2     |         +|   0|  0|  14|           7|           4|
    |add_ln39_3_fu_1040_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln39_5_fu_1054_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln39_6_fu_1063_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln39_8_fu_1078_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln39_9_fu_796_p2      |         +|   0|  0|  14|           7|           7|
    |count_2_fu_447_p2         |         +|   0|  0|  13|           4|           1|
    |grp_fu_411_p2             |         +|   0|  0|  39|          32|          32|
    |grp_fu_417_p2             |         +|   0|  0|  39|          32|          32|
    |grp_fu_387_p2             |      icmp|   0|  0|  39|          32|           1|
    |grp_fu_393_p2             |      icmp|   0|  0|  39|          32|          31|
    |icmp_ln24_fu_441_p2       |      icmp|   0|  0|  13|           4|           5|
    |icmp_ln30_1_fu_488_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_2_fu_512_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_3_fu_540_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_4_fu_563_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_5_fu_679_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_6_fu_716_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_7_fu_744_p2     |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln30_fu_465_p2       |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln36_1_fu_833_p2     |      icmp|   0|  0|  13|           4|           1|
    |icmp_ln36_2_fu_854_p2     |      icmp|   0|  0|  13|           4|           2|
    |icmp_ln36_3_fu_875_p2     |      icmp|   0|  0|  13|           4|           2|
    |icmp_ln36_4_fu_901_p2     |      icmp|   0|  0|  13|           4|           3|
    |icmp_ln36_5_fu_922_p2     |      icmp|   0|  0|  13|           4|           3|
    |icmp_ln36_6_fu_943_p2     |      icmp|   0|  0|  13|           4|           3|
    |icmp_ln36_7_fu_974_p2     |      icmp|   0|  0|  13|           4|           3|
    |icmp_ln36_fu_807_p2       |      icmp|   0|  0|  13|           4|           1|
    |icmp_ln39_11_fu_954_p2    |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_14_fu_1035_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_16_fu_1045_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_18_fu_1049_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_20_fu_1059_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_22_fu_1068_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_24_fu_1072_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_26_fu_1083_p2   |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln39_2_fu_886_p2     |      icmp|   0|  0|  39|          32|          32|
    |or_ln36_1_fu_993_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln36_2_fu_997_p2       |        or|   0|  0|   2|           1|           1|
    |or_ln36_3_fu_1003_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln36_4_fu_1007_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln36_5_fu_1011_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln36_6_fu_1017_p2      |        or|   0|  0|   2|           1|           1|
    |or_ln36_fu_989_p2         |        or|   0|  0|   2|           1|           1|
    |sptSet_10_fu_838_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_11_fu_859_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_12_fu_880_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_13_fu_906_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_14_fu_927_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_15_fu_948_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_16_fu_979_p2       |        or|   0|  0|   2|           1|           1|
    |sptSet_17_fu_1029_p2      |        or|   0|  0|   2|           1|           1|
    |sptSet_9_fu_813_p2        |        or|   0|  0|   2|           1|           1|
    |min_dist_1_0_fu_458_p3    |    select|   0|  0|  32|           1|          31|
    |min_dist_1_1_fu_481_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_2_fu_505_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_3_fu_532_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_4_fu_556_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_5_fu_672_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_6_fu_709_p3    |    select|   0|  0|  32|           1|          32|
    |min_dist_1_7_fu_736_p3    |    select|   0|  0|  32|           1|          32|
    |select_ln29_fu_776_p3     |    select|   0|  0|   4|           1|           4|
    |select_ln30_10_fu_524_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln30_11_fu_550_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln30_12_fu_658_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln30_13_fu_697_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln30_14_fu_728_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln30_1_fu_475_p3   |    select|   0|  0|  32|           1|          32|
    |select_ln30_2_fu_596_p3   |    select|   0|  0|   3|           1|           2|
    |select_ln30_3_fu_611_p3   |    select|   0|  0|   3|           1|           2|
    |select_ln30_4_fu_630_p3   |    select|   0|  0|   4|           1|           3|
    |select_ln30_5_fu_650_p3   |    select|   0|  0|   4|           1|           3|
    |select_ln30_6_fu_691_p3   |    select|   0|  0|   4|           1|           3|
    |select_ln30_7_fu_750_p3   |    select|   0|  0|   4|           1|           3|
    |select_ln30_8_fu_768_p3   |    select|   0|  0|   5|           1|           5|
    |select_ln30_9_fu_499_p3   |    select|   0|  0|  32|           1|          32|
    |select_ln30_fu_577_p3     |    select|   0|  0|   2|           1|           1|
    |sptSet_cast_fu_569_p3     |    select|   0|  0|   2|           1|           2|
    |u_1_1_fu_584_p3           |    select|   0|  0|   2|           1|           2|
    |u_1_2_fu_603_p3           |    select|   0|  0|   3|           1|           3|
    |u_1_3_fu_618_p3           |    select|   0|  0|   3|           1|           3|
    |u_1_4_fu_637_p3           |    select|   0|  0|   4|           1|           4|
    |u_1_5_fu_664_p3           |    select|   0|  0|   4|           1|           4|
    |u_1_6_fu_702_p3           |    select|   0|  0|   4|           1|           4|
    |u_1_7_fu_756_p3           |    select|   0|  0|   4|           1|           4|
    |ap_enable_pp0             |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_1_fu_494_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_2_fu_518_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_3_fu_544_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_4_fu_645_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_5_fu_685_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_6_fu_722_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_7_fu_763_p2      |       xor|   0|  0|   2|           1|           2|
    |xor_ln30_fu_469_p2        |       xor|   0|  0|   2|           1|           2|
    |xor_ln36_fu_1023_p2       |       xor|   0|  0|   2|           1|           2|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1822|         961|        1387|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+-----+-----------+-----+-----------+
    |             Name            | LUT | Input Size| Bits| Total Bits|
    +-----------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                    |  169|         38|    1|         38|
    |ap_done_int                  |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0      |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0_reg  |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1      |    9|          2|    1|          2|
    |ap_sig_allocacmp_count_1     |    9|          2|    4|          8|
    |count_fu_104                 |    9|          2|    4|          8|
    |dist_address0                |  106|         21|    4|         84|
    |dist_d0                      |   29|          7|   32|        224|
    |graph_address0               |   41|         10|    7|         70|
    |sptSet_1_reg_291             |    9|          2|    1|          2|
    |sptSet_2_reg_315             |    9|          2|    1|          2|
    |sptSet_3_reg_303             |    9|          2|    1|          2|
    |sptSet_4_reg_327             |    9|          2|    1|          2|
    |sptSet_5_reg_339             |    9|          2|    1|          2|
    |sptSet_6_reg_363             |    9|          2|    1|          2|
    |sptSet_7_reg_351             |    9|          2|    1|          2|
    |sptSet_8_reg_375             |    9|          2|    1|          2|
    |sptSet_reg_279               |    9|          2|    1|          2|
    +-----------------------------+-----+-----------+-----+-----------+
    |Total                        |  480|        106|   65|        458|
    +-----------------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln39_17_reg_1469              |   7|   0|    7|          0|
    |add_ln39_3_reg_1527               |  32|   0|   32|          0|
    |add_ln39_5_reg_1547               |  32|   0|   32|          0|
    |add_ln39_6_reg_1560               |  32|   0|   32|          0|
    |add_ln39_8_reg_1580               |  32|   0|   32|          0|
    |add_ln39_9_reg_1294               |   7|   0|    7|          0|
    |ap_CS_fsm                         |  37|   0|   37|          0|
    |ap_done_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |count_fu_104                      |   4|   0|    4|          0|
    |dist_addr_9_reg_1336              |   4|   0|    4|          0|
    |dist_load_1_reg_1132              |  32|   0|   32|          0|
    |dist_load_2_reg_1167              |  32|   0|   32|          0|
    |dist_load_3_reg_1188              |  32|   0|   32|          0|
    |dist_load_4_reg_1114              |  32|   0|   32|          0|
    |dist_load_5_reg_1221              |  32|   0|   32|          0|
    |dist_load_6_reg_1249              |  32|   0|   32|          0|
    |dist_load_8_reg_1272              |  32|   0|   32|          0|
    |dist_load_reg_1126                |  32|   0|   32|          0|
    |graph_load_3_reg_1405             |  32|   0|   32|          0|
    |graph_load_5_reg_1455             |  32|   0|   32|          0|
    |graph_load_6_reg_1484             |  32|   0|   32|          0|
    |graph_load_8_reg_1514             |  32|   0|   32|          0|
    |icmp_ln24_reg_1100                |   1|   0|    1|          0|
    |icmp_ln24_reg_1100_pp0_iter1_reg  |   1|   0|    1|          0|
    |icmp_ln30_1_reg_1173              |   1|   0|    1|          0|
    |icmp_ln30_4_reg_1227              |   1|   0|    1|          0|
    |icmp_ln30_7_reg_1277              |   1|   0|    1|          0|
    |icmp_ln36_1_reg_1326              |   1|   0|    1|          0|
    |icmp_ln36_2_reg_1350              |   1|   0|    1|          0|
    |icmp_ln36_3_reg_1373              |   1|   0|    1|          0|
    |icmp_ln36_4_reg_1395              |   1|   0|    1|          0|
    |icmp_ln36_5_reg_1419              |   1|   0|    1|          0|
    |icmp_ln36_6_reg_1442              |   1|   0|    1|          0|
    |icmp_ln36_7_reg_1474              |   1|   0|    1|          0|
    |icmp_ln36_reg_1311                |   1|   0|    1|          0|
    |icmp_ln39_10_reg_1429             |   1|   0|    1|          0|
    |icmp_ln39_12_reg_1386             |   1|   0|    1|          0|
    |icmp_ln39_13_reg_1503             |   1|   0|    1|          0|
    |icmp_ln39_15_reg_1523             |   1|   0|    1|          0|
    |icmp_ln39_17_reg_1536             |   1|   0|    1|          0|
    |icmp_ln39_19_reg_1543             |   1|   0|    1|          0|
    |icmp_ln39_1_reg_1360              |   1|   0|    1|          0|
    |icmp_ln39_21_reg_1556             |   1|   0|    1|          0|
    |icmp_ln39_23_reg_1569             |   1|   0|    1|          0|
    |icmp_ln39_25_reg_1576             |   1|   0|    1|          0|
    |icmp_ln39_26_reg_1585             |   1|   0|    1|          0|
    |icmp_ln39_3_reg_1410              |   1|   0|    1|          0|
    |icmp_ln39_4_reg_1433              |   1|   0|    1|          0|
    |icmp_ln39_5_reg_1460              |   1|   0|    1|          0|
    |icmp_ln39_6_reg_1489              |   1|   0|    1|          0|
    |icmp_ln39_7_reg_1507              |   1|   0|    1|          0|
    |icmp_ln39_8_reg_1519              |   1|   0|    1|          0|
    |icmp_ln39_9_reg_1364              |   1|   0|    1|          0|
    |icmp_ln39_reg_1341                |   1|   0|    1|          0|
    |min_dist_1_0_reg_1144             |  32|   0|   32|          0|
    |min_dist_1_1_reg_1161             |  32|   0|   32|          0|
    |min_dist_1_3_reg_1198             |  32|   0|   32|          0|
    |min_dist_1_4_reg_1215             |  32|   0|   32|          0|
    |min_dist_1_5_reg_1243             |  32|   0|   32|          0|
    |reg_399                           |  32|   0|   32|          0|
    |reg_403                           |  32|   0|   32|          0|
    |reg_407                           |  32|   0|   32|          0|
    |reg_423                           |  32|   0|   32|          0|
    |reg_428                           |  32|   0|   32|          0|
    |select_ln29_reg_1282              |   4|   0|    4|          0|
    |sptSet_10_reg_1331                |   1|   0|    1|          0|
    |sptSet_11_reg_1355                |   1|   0|    1|          0|
    |sptSet_12_reg_1378                |   1|   0|    1|          0|
    |sptSet_13_reg_1400                |   1|   0|    1|          0|
    |sptSet_14_reg_1424                |   1|   0|    1|          0|
    |sptSet_15_reg_1447                |   1|   0|    1|          0|
    |sptSet_16_reg_1479                |   1|   0|    1|          0|
    |sptSet_17_reg_1498                |   1|   0|    1|          0|
    |sptSet_1_reg_291                  |   1|   0|    1|          0|
    |sptSet_2_reg_315                  |   1|   0|    1|          0|
    |sptSet_3_reg_303                  |   1|   0|    1|          0|
    |sptSet_4_reg_327                  |   1|   0|    1|          0|
    |sptSet_5_reg_339                  |   1|   0|    1|          0|
    |sptSet_6_reg_363                  |   1|   0|    1|          0|
    |sptSet_7_reg_351                  |   1|   0|    1|          0|
    |sptSet_8_reg_375                  |   1|   0|    1|          0|
    |sptSet_9_reg_1316                 |   1|   0|    1|          0|
    |sptSet_reg_279                    |   1|   0|    1|          0|
    |u_1_5_reg_1237                    |   4|   0|    4|          0|
    |u_1_6_reg_1261                    |   4|   0|    4|          0|
    |xor_ln30_1_reg_1183               |   1|   0|    1|          0|
    |xor_ln30_2_reg_1193               |   1|   0|    1|          0|
    |xor_ln30_3_reg_1210               |   1|   0|    1|          0|
    |xor_ln30_5_reg_1255               |   1|   0|    1|          0|
    |xor_ln30_6_reg_1267               |   1|   0|    1|          0|
    |xor_ln30_reg_1156                 |   1|   0|    1|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             | 962|   0|  962|          0|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------------+-----+-----+------------+---------------------------------------+--------------+
|    RTL Ports   | Dir | Bits|  Protocol  |             Source Object             |    C Type    |
+----------------+-----+-----+------------+---------------------------------------+--------------+
|ap_clk          |   in|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|ap_rst          |   in|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|ap_start        |   in|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|ap_done         |  out|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|ap_idle         |  out|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|ap_ready        |  out|    1|  ap_ctrl_hs|  hls_dijkstra_Pipeline_VITIS_LOOP_24_2|  return value|
|dist_address0   |  out|    4|   ap_memory|                                   dist|         array|
|dist_ce0        |  out|    1|   ap_memory|                                   dist|         array|
|dist_we0        |  out|    1|   ap_memory|                                   dist|         array|
|dist_d0         |  out|   32|   ap_memory|                                   dist|         array|
|dist_q0         |   in|   32|   ap_memory|                                   dist|         array|
|graph_address0  |  out|    7|   ap_memory|                                  graph|         array|
|graph_ce0       |  out|    1|   ap_memory|                                  graph|         array|
|graph_q0        |   in|   32|   ap_memory|                                  graph|         array|
+----------------+-----+-----+------------+---------------------------------------+--------------+

