# compile verilog/system verilog design source files
verilog xil_defaultlib "/home/zw/data/vivado_sim/vivado_sim/vivado_project/data/cells_verific.v" "/home/zw/data/vivado_sim/vivado_sim/vivado_project/data/cells_xilinx_7.v" "/home/zw/data/vivado_sim/vivado_sim/vivado_project/data/cells_cmos.v" "/home/zw/data/vivado_sim/vivado_sim/vivado_project/data/cells_cyclone_v.v" "/home/zw/data/vivado_sim/vivado_sim/vivado_project/data/cells_yosys.v" "/home/zw/data/vivado_sim/vivado_sim/vivado_project/vivado_sim_test/sim.srcs/sources_1/imports/vivado_project/syn_vivado.v" --include "../../../../../data" --include "../../../../sim.srcs/sources_1/imports/vivado_project" \
"../../../../sim.srcs/sim_1/imports/vivado_project/vivado_testbench.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
