<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成9(行ケ)173</事件番号>
      <裁判年月日>平成11年11月24日</裁判年月日>
      <裁判所名>東京高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/8FF82CC735B5261C49256A7700082DB1.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=13528&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
    平成９年（行ケ）第１７３号審決取消請求事件（平成１１年１１月８日口頭弁論終結）判決原告エスジーエス－トムソンマイクロエレクトロニクスインク．代表者【Ａ】訴訟代理人弁理士【Ｂ】同【Ｃ】被告特許庁長官【Ｄ】指定代理人【Ｅ】同【Ｆ】同【Ｇ】同【Ｈ】</主文前>
    <主文>
      特許庁が、平成７年審判第８２６９号事件について、平成９年２月１７日にした審決を取り消す。
      訴訟費用は被告の負担とする。
    </主文>
    <事実及び理由>
      第１　当事者の求めた判決
      
      １　原告主文と同旨
      
      ２　被告原告の請求を棄却する。訴訟費用は原告の負担とする。
      
      第２　当事者間に争いのない事実
      
      １　特許庁における手続の経緯原告は、昭和６１年８月２０日（優先権主張、１９８５年８月２０日・アメリカ合衆国）、名称を「レーザ溶断フユーズを備えた、欠陥要素をデイスエイブルする回路」とする発明（平成４年１０月６日付手続補正書による補正により、名称を「半導体メモリで使用する行デコーダ回路」と変更、以下「本願発明」という。）につき特許出願をした（特願昭６１ー１９５１１９号）が、平成７年１月１０日に拒絶査定を受けたので、同年５月１日、これに対する不服の審判の請求をした。特許庁は、同請求を平成７年審判第８２６９号事件として審理したうえ、平成９年２月１７日に「本件審判の請求は、成り立たない。」との審決をし、その謄本は同年３月１７日、原告に送達された。
      
      ２　本願発明の要旨複数の行と複数の列に配列されたメモリセルのマトリックスと冗長行とを有する半導体メモリのための行デコーダであって、複数の入力端子を有しており、複数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを具備しており、前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース電流路は、接地と第１のノードとの間に直列に接続されており、前記複数のＰチャネルトランジスタのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノードとの間に並列に接続されており、前記複数のＮチャネルトランジスタの各々のゲートは、前記複数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタのゲートと、前記複数の入力端子の内のそれぞれ対応する入力端子とに接続されてなるＮＡＮＤゲートと、前記第１のノードに接続された第１の端子と前記第２のノードに接続された第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子があるときに溶断されるフューズ素子と、ドレイン－ソース電流路が、前記電源電圧と前記第２のノードとの間に接続されており、ゲートが接地に接続されたプルアップＰチャネルトランジスタと、入力が前記第２のノードのみに接続され、出力が、制御されるべき出力ノードのみに接続されたインバータとを具備しており、前記プルアップＰチャネルトランジスタの電流容量が、前記ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく、前記出力ノードが、前記フューズ素子の状態に係わりなく低インピーダンスであることを特徴とする行デコーダ。
      
      ３　審決の理由の要点審決は、別添審決書写し記載のとおり、本願発明が、特開昭５９ー１５７８９２号公報（甲第７号証、以下「第１刊行物」という。）に記載された発明（以下「第１刊行物発明」という。）及び特開昭６０ー２０３９７号公報（甲第８号証、以下「第２刊行物」という。）に記載された発明（以下「第２刊行物発明」という。）に基づき、当業者が容易に発明をすることができたものと認められるので、特許法２９条２項の規定により特許をすることができないとした。
      
      第３　原告主張の審決取消事由の要点審決の理由中、本願発明の要旨の認定、本願明細書の記載事項の認定（審決書２頁８～１１行、４頁１０行～５頁１９行）、第１、第２刊行物の記載事項の認定（同６頁１行～１０頁４行）、本願発明と第１刊行物発明との第１相違点、第２相違点及び相違点３の認定並びに第１相違点及び相違点３についての判断は認める（但し、本願明細書の「トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記載は、「トランジスタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記であるから、審決の本願明細書の記載事項の認定中、本願明細書のこの部分の記載に基づく「小さな容量成分」（審決書５頁１４行）は、「小さな電流容量」が正しく、したがって、第２相違点の認定中の「小さな容量成分」（審決書１２頁６行）も、「小さな電流容量」が正しい。）。審決は、本願発明と第１刊行物発明との相違点を看過し（取消事由１）、さらに第２相違点についての判断を誤った（取消事由２）結果、本願発明が、第１、第２刊行物発明に基づき、当業者が容易に発明をすることができたとの誤った結論に至ったものであるから、違法として取り消されなければならない。
      
      １　取消事由１（相違点の看過）審決は、本願発明と第１刊行物発明とが、第１相違点（審決書１１頁１３～１７行）、第２相違点（同１１頁１８行～１２頁９行）及び相違点３（同１２頁１０～１３行）でのみ異なり、「他の点での相違はないものと認める。」（同頁１４～１５行）と認定した。しかしながら、本願発明と第１刊行物発明とは、上記の３点のほか、次の各点で相違するものであり、審決は、この相違点を看過したものである。そして、本願発明は、この相違点に係る構成により、動作に際して消費する余分の電力が極めて僅かであり、また、ＮＡＮＤゲートの出力に接続された第２のノード１２３の動作遅れを避けることができるという効果を奏するものである。(1)　第１刊行物に「ノアゲートの後段にインバータＱ０３・Ｑ０４を接続し、該インバータの負荷トランジスタＱ０３とＱ０４との間にヒューズｆ１３を接続」（審決書７頁３～６行）することが記載されており、この記載と、第１刊行物（甲第７号証）の図面第３図から見て、第１刊行物発明では、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ（トランジスタＱ０３とＱ０４からなる回路）の中にフューズ素子ｆ１３が組み込まれている。これに対し、本願発明においては、上記本願発明の要旨のとおり、フューズ素子の第１の端子がＮＡＮＤゲートの第１のノードに、フューズ素子の第２の端子がＮＡＮＤゲートの第２のノードに、それぞれ接続されており、したがって、そのＮＡＮＤゲート内にフューズ素子が組み込まれているものである。したがって、本願発明と第１刊行物発明とは、「ヒューズ素子が組み込まれる位置に関して、第１刊行物発明では、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ（トランジスタＱ０３とＱ０４からなる回路）の中にフューズ素子ｆ１３が組み込まれているのに対して、本願発明では、フューズ素子の第１の端子がＮＡＮＤゲートの第１のノードに、フューズ素子の第２の端子がＮＡＮＤゲートの第２のノードに接続されて、そのＮＡＮＤゲート内にフューズ素子が組み込まれている点」において相違する（以下「第４相違点」という。）。(2)　審決は、本願発明と第１刊行物発明との第２相違点として、「プルアップトランジスタが、第１刊行物発明では、ゲートも電源に接続されるトランジスタからなるのに対して、本願発明ではゲートが接地されたプルアップＰチャネルトランジスタであり、かつ、『前記プルアップＰチャネルトランジスタの電流容量が、前記ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さ』い構成を有し、これにより上述の『トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、第１図に示した従前の回路の動作の遅れに比較して、その影響は僅かである』という本発明の効果を得る点」（審決書１１頁１８行～１２頁９行）を挙げている（但し、上記のとおり、「小さな容量成分」の部分は「小さな電流容量」が正しい。）。しかしながら、プルアップトランジスタに関しては、それのみならず、「第１刊行物発明では、プルアップトランジスタが、インバータという論理機能回路の一部を構成しているトランジスタからなるのに対して、本願発明では、プルアップトランジスタが、ＮＡＮＤゲートやインバータなどの論理機能回路とは全く独立したプルアップＰチャネルトランジスタである点」においても相違するものである（以下「第５相違点」という。）。
      
      ２　取消事由２（第２相違点についての判断の誤り）(1)　審決は、上記の本願発明と第１刊行物発明との第２相違点について、「本願発明のプルアップトランジスタをゲートが接地されたＰ型とすることの効果は、低容量・高速動作が行えるようになることであるが、このことは、第２刊行物発明に記載されているので、第１刊行物発明におけるプルアップトランジスタについても、同じ効果を期待して本願発明のように構成することは当業者が容易に想到し得たところにすぎない。」（審決書１３頁９～１６行）と判断したが、それは誤りである。(2)　最初に、第２相違点の「小さな容量成分」の部分は「小さな電流容量」が正しいこと（本願明細書の「トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記載が「トランジスタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記であること）の理由を主張する。電界効果トランジスタ（ＦＥＴ）において、「容量（キャパシタンス）」が問題になるのは、ゲート－ドレイン間とゲート－ソース間であり、ドレインーソース間は、電流チャネルであって、直流も流れるので、「容量」は存在しない。そして、本願明細書の「ノード１２３が“ロー”に駆動されるときにトランジスタ１２５に打ち勝つために必要な時間が僅かことである」（甲第６号証１５頁１２～１５行、但し、「僅かこと」は「僅かなこと」の誤記である。）との記載において、「ノード１２３が“ロー”に駆動されるとき」とは、ノード１２３上の電荷が放電してノード１２３がローレベルになることであり、その場合には、トランジスタ１２５によるノード１２３の充電電荷量より大きな電荷量が、直列接続されているＮチャネルトランジスタ（１３３，１３３，１３３）を介して放電されることになる。したがって、問題となるのは、トランジスタ１２５の電流容量と、直列接続されているＮチャネルトランジスタ（１３３，１３３，１３３）の電流容量の大小関係である。すなわち、トランジスタ１２５（プルアップＰチャネルトランジスタ）の電流容量が、ＮＡＮＤゲートを通って接地に流れる電流路（直列接続されているＮチャネルトランジスタ（１３３，１３３，１３３））の電流容量に比較して小さいことが必要とされる。他方、トランジスタ１２５のゲートは接地電位に接続されており、常時接地電位に維持されているので、電源投入後の動作中、トランジスタ１２５のゲートを充放電することはなく、トランジスタ１２５のゲート容量、すなわち、トランジスタ１２５のゲート－ドレイン間容量とトランジスタ１２５のゲート－ソース問容量が動作に影響することはない。したがって、「トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり」（本願明細書第１５頁第１５～１６行）との記載中の「容量成分」が「電流容量」の誤記であることは明らかである。(3)　審決は、上記のとおり、「本願発明のプルアップトランジスタをゲートが接地されたＰ型とするとの効果は、低容量・高速動作が行われるようになることである」と認定するが、本願発明において高速動作が実現できるのはプルアップトランジスタがＰ型であることによるのではなく、プルアップトランジスタの電流容量を、ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく構成したことによるものであるから、審決の上記本願発明の効果の認定は誤りである。そして、審決は、上記の認定に引き続いて、さらに、「このことは、第２刊行物発明に記載されている」と認定しているが、第２刊行物に「通常動作の時にワード線を非選択レベルにドライブするトランジスタを取り除いてあるため、容量が減少してアクセス時間は短くなり」（甲第８号証３頁右上欄１８行～左下欄１行）と記載されているように、第２刊行物発明において容量を減少してアクセス時間が短くなるのは、ワード線を非選択レベルにドライブするトランジスタを取り除いたことによるものであって、プルアップトランジスタの電流容量を、ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく構成したことによるものではないから、審決は、この点でも認定を誤っている。したがって、審決の「第１刊行物発明におけるプルアップトランジスタについても、同じ効果を期待して本願発明のように構成することは当業者が容易に想到し得たところにすぎない。」との判断が誤りであることは明白である。
      
      第４　被告の反論の要点審決の認定・判断は正当であり、原告主張の取消事由は理由がない。
      
      １　取消事由１（相違点の看過）について(1)　第４相違点について原告の主張する第４相違点は、本願発明において、フューズ素子（１２２）の第１の端子がＮＡＮＤゲートの第１のノードに、フューズ素子の第２の端子がＮＡＮＤゲートの第２のノードに、それぞれ接続されていること、すなわち、本願発明が、本願明細書（甲第６号証）の第４図(ｃ)に表示されているものであることを前提とするものである。しかしながら、本願出願時において、本願明細書の第３図が「本発明の１実施例を示すもの」、第４図(ａ)～(ｃ)が「本発明の別の実施例を示すもの」とされていたところ、その後、特許請求の範囲が補正されたにもかかわらず、第３図及び第４図(ａ)、(ｂ)は、本願発明を説明する上での参考例に訂正されずに、今なお本願発明の実施例とされている。それのみならず、本願明細書には、動作に際して消費する余分の電力が極めて僅かであり、また、ＮＡＮＤゲートの出力に接続された第２のノード１２３の動作遅れを避けることができるという原告主張の効果は記載されておらず、本願明細書に記載された効果は、アクティブ化になっていない全デコーダが、そのノード１２３を電源電圧の通常レベルにおくので、トランジスタ１２５にはいかなる電流も流れない点、デコーダ出力において、容量結合及びクロストークが抑制される点である。そうすると、かかる本願明細書記載の効果から判断して、本願明細書の特許請求の範囲に記載されたＮＡＮＤ回路のトランジスタの接続の構成及びヒューズ素子の組み込まれる位置の構成は例示的な構成であり、特許請求の範囲の記載の技術的解釈としては、本願発明が、第３図及び第４図(ａ)～(ｃ)にそれぞれ表示されたものを実施例として含む、ＮＡＮＤゲートと、ＮＡＮＤゲートに接続されるヒューズと、その後のワード線に接続されるゲート接地のＰチャネルトランジスタからなる半導体行デコ一ダ回路であるものと解すべきである。審決は、かかる観点から、本願発明と第１刊行物発明の相違点及び一致点を審決書記載のとおり認定したものであり、その認定に誤りはない。(2)　第５相違点について審決がした本願発明と第１刊行物発明の相違点及び一致点の認定に誤りがないことは上記(1)のとおりである。
      
      ２　取消事由２（第２相違点についての判断の誤り）について(1)　原告は、本願明細書の「トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記載が「トランジスタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記であると主張する。しかしながら、「容量成分」と「電流容量」は、いずれも技術的に確立している用語であり、かつ、「容量成分」は、静電容量すなわちコンデンサ成分を意味するものであって、「電流容量」とは概念が異なるものである。そして、発明の認定は、明細書に記載された事項に基づいて行うものであり、明細書に記載された事項の認定は、明白な誤記を除いては、明細書の記載そのものに従うべきであるから、本願明細書の「容量成分」が「電流容量」の誤記であるとすることは理由がない。(2)　上記(1)のとおり、本願明細書の「トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、」（甲第６号証１５頁１５～１６行）との記載が「トランジスタ１２５は小さな電流容量を有する小型のトランジスタであり、」の誤記であることを認めることはできない。そうすると、原告が、それが誤記であることを前提として、本願発明の高速動作が、プルアップトランジスタの「電流容量」を、ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく構成したことによるものであると主張すること、及び第２刊行物発明において容量を減少してアクセス時間が短くなるのは、プルアップトランジスタの「電流容量」を、ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さく構成したことによるものではないと主張することは、いずれもその前提を欠くものである。そして、第２刊行物（甲第８号証）の第６図(ａ)に表示された実施例では、プルアップ素子として負荷抵抗Ｒを、第６図(ｂ)に表示された実施例では、負荷抵抗の代わりにプルアップトランジスタＴｐを用いることが示されているところ、第２刊行物には、「第５図ないし７図では、負荷に高抵抗でないものを用いているため、ヒューズＦＳを切ることによる非選択化の際、より速くワード線を非選択レベルに落ち着かせることができる」（審決書９頁１４～１８行）との記載があるから、第６図(ａ)の例の抵抗Ｒと同様、第６図(ｂ)の例のプルアップトランジスタＴｐも高抵抗でないことが明らかである。他方、第６図(ａ)の例では抵抗Ｒが用いられているのであるから、その「容量」は無いか、又は無視できる程度に極めて小さいもので、抵抗成分のみと見ることができる。そして、第６図(ｂ)の例はその変形例であり、上記のとおり、抵抗Ｒと同様に高抵抗でない抵抗成分としての役割を行うものであるから、その容量も、第６図(ａ)の例の抵抗Ｒと同様に、無いか、又は無視できる程度に極めて小さいものでなければならない。したがって、第２刊行物の第６図(ｂ)に表示されたトランジスタＴｐは、本願明細書に記載された「小さな容量成分を有する小型のトランジスタ」と同じものであるということができ、本願発明と同様の効果を奏するものである。したがって、審決の「このことは、第２刊行物発明に記載されている」との認定にも誤りはない。以上のとおりであるから、審決の第２相違点についての判断に誤りはない。
      
      第５　当裁判所の判断
      
      １　取消事由１（相違点の看過）について(1)　第４相違点について(イ)　前示争いのない本願発明の要旨は、本願発明を、「複数の入力端子を有しており、複数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを具備しており、前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース電流路は、接地と第１のノードとの間に直列に接続されており、前記複数のＰチャネルトランジスタのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノードとの間に並列に接続されており、前記複数のＮチャネルトランジスタの各々のゲートは、前記複数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタのゲートと、前記複数の入力端子の内のそれぞれ対応する入力端子とに接続されてなるＮＡＮＤゲートと、前記第１のノードに接続された第１の端子と前記第２のノードに接続された第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子があるときに溶断されるフューズ素子と・・・を具備して」いると規定するものである。そして、この規定によれば、本願発明は、フューズ素子の第１の端子がＮＡＮＤゲート内の第１のノードに接続され、フューズ素子の第２の端子がＮＡＮＤゲート内の第２のノードに接続されるものであるから、そのＮＡＮＤゲート内にフューズ素子が組み込まれる構成を有していることは明白である。これに対し、第１刊行物に「ノアゲートの後段にインバータＱ０３・Ｑ０４を接続し、該インバータの負荷トランジスタＱ０３とＱ０４との間にヒューズｆ１３を接続」（審決書７頁３～６行）することが記載されていることは当事者間に争いがなく、さらに、第１刊行物（甲第７号証）には「第３図は本発明の他の実施例を示すものであり・・・本実施例は非活性化のヒューズｆ１３をインバータ部の節点Ｎ２とトランジスタＱ０４の間に直列に入れてある。」（同号証３頁左上欄１４～１８行）との記載があるところ、これらの記載と第３図とによれば、第１刊行物発明においては、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ（トランジスタＱ０３とＱ０４から成る回路）の中にフューズ素子ｆ１３が組み込まれていることが認められる。そうすると、本願発明と第１刊行物発明とは、当事者間に争いのない第１相違点に係る、行デコーダが、第１刊行物発明ではノアゲートであり、本願発明ではＮＡＮＤゲートである点のほかに、ヒューズ素子が組み込まれる位置とノアゲート（又はこれに対応するＮＡＮＤゲート）との位置関係に関して、「第１刊行物発明では、ノアゲートの出力節点Ｎ３に入力が接続されたインバータ（トランジスタＱ０３とＱ０４からなる回路）の中にフューズ素子ｆ１３が組み込まれているのに対して、本願発明では、ＮＡＮＤゲート内に、第１の端子が第１のノードに接続され、第２の端子が第２のノードに接続されて、フューズ素子が組み込まれている点」、すなわち、第４相違点において相違するものといわざるを得ない。(ロ)　ところで、平成４年１０月６日付手続補正書（甲第３号証）、平成６年２月１０日付手続補正書（甲第４号証）、平成８年９月５日付手続補正書（甲第５号証）による各補正後の本願明細書（甲第６号証）（以下単に「本願明細書」という。）によれば、その特許請求の範囲の記載は、前示争いのない本願発明の要旨の規定と同一であり、かつ、特許請求の範囲に記載された発明は、その第４図(ｃ)に表示されたものであることが認められる。しかるところ、被告は、本願明細書の特許請求の範囲に記載された構成が例示であり、特許請求の範囲の記載の技術的解釈としては、本願発明が、第４図(ｃ)に表示されたもののみならず、第３図及び第４図(ａ)、(ｂ)にそれぞれ表示されたものも実施例として含む半導体行デコ一ダ回路であるものと解すべきであると主張するが、該主張は、本願発明が、審決の認定した本願発明の要旨（前示のとおり、本願明細書の特許請求の範囲の記載と同一である。）によって規定されたもの以外のものであると主張することに帰するものであって、到底採用できないものであることは論を俟たない。(ハ)　したがって、審決には、第４相違点を看過した誤りがあるものというべきである。(2)　第５相違点について前示争いのない本願発明の要旨は、本願発明を、「複数の入力端子を有しており、複数のＮチャネルトランジスタと同数のＰチャネルトランジスタとを具備しており、前記複数のＮチャネルトランジスタのそれぞれのドレイン－ソース電流路は、接地と第１のノードとの間に直列に接続されており、前記複数のＰチャネルトランジスタのそれぞれのドレイン－ソース電流路は、電源電圧と第２のノードとの間に並列に接続されており、前記複数のＮチャネルトランジスタの各々のゲートは、前記複数のＰチャネルトランジスタの内のそれぞれ対応するトランジスタのゲートと、前記複数の入力端子の内のそれぞれ対応する入力端子とに接続されてなるＮＡＮＤゲートと、前記第１のノードに接続された第１の端子と前記第２のノードに接続された第２の端子とを有し、デコーダ回路に付属する行内に欠陥素子があるときに溶断されるフューズ素子と、ドレイン－ソース電流路が、前記電源電圧と前記第２のノードとの間に接続されており、ゲートが接地に接続されたプルアップＰチャネルトランジスタと、入力が前記第２のノードのみに接続され、出力が、制御されるべき出力ノードのみに接続されたインバータとを具備して」いると規定するものである。この規定によれば、本願発明において、プルアップトランジスタのドレイン－ソース電流路の一端が第２のノードに接続されるものであるところ、当該第２のノードには、ＮＡＮＤゲートの構成要素である複数のＰチャネルトランジスタの各ドレイン－ソース電流路の一端が並列接続され、ＮＡＮＤゲートの構成要素である直列接続された複数のＮチャネルトランジスタのドレイン－ソース電流路の一端が第１のノード及びフューズ素子を介して接続され、さらに、インバータの入力が接続されるものであることが認められる。そうであれば、技術常識上、本願発明のプルアップトランジスタは、ＮＡＮＤゲートやインバータなどの論理機能回路と相互に関係して動作するものと見るべきであり、これらの論理機能回路から全く独立しているものと認めることはできない。したがって、本願発明のプルアップトランジスタが、ＮＡＮＤゲートやインバータなどの論理機能回路とは全く独立したプルアップＰチャネルトランジスタであることを根拠として、本願発明と第１刊行物発明とが第５相違点において相違するとの原告の主張は理由がなく、審決に、かかる相違点の看過はないものというべきである。
      
      ２　取消事由２（第２相違点についての判断の誤り）について(1)　第２相違点に係る本願発明の構成は、「ゲートが接地されたプルアップＰチャネルトランジスタであり、かつ、『前記プルアップＰチャネルトランジスタの電流容量が、前記ＮＡＮＤゲートを通って接地に流れる電流路の電流容量に比較して小さ』い構成」（審決書１１頁末行～１２頁５行）であるところ、審決は、「本願発明のプルアップトランジスタをゲートが接地されたＰ型とすることの効果は、低容量・高速動作が行えるようになることである」（同１３頁９～１１行）とする。本願明細書には、このような構成の作用効果に関連して、第３図に表示されたものに関してではあるが、「トランジスタ１２５の大きさは、比較的小さな電流容量（例えば２μＡ）を有する弱いトランジスタが選択される。こうして、通常の動作においては、ノード１２３の状態は、ノード１２１の状態、すなわち、ＮＡＮＤゲート１２０の出力によって決定され、トランジスタ１２５の出力は、この回路の動作には本質的に影響しない。このために、当然に謂うまでもなく、また、よく知られているように、ＮＡＮＤゲート１２０を介して接地に至る電流路の電流容量は、トランジスタ１２５の効果を抑制する。当業者は、このような効果を達成する適切なパラメータのトランジスタを設計することを容易にできるであろう。典型的な例として、電流容量は２ｍＡである。ノード１２７によって制御される行の内に欠陥のある要素が在れば、例えば、レーザによって、あるいは、大電流の使用あるいは他の公知の手段によってフューズ１２２を溶断する。こうして、デコーダ１２０は有効にノード１２３から分離され、プルアップトランジスタ１２５はノード１２３を電源電圧レベルに恒久的に保持する。一方、インバータ１２６がノード１２７を普通の論理“０”状態として、それが装備されている行をディスエイブルとする。この手法の利点は、インバータ１２６が、電源電圧と接地電圧との何れに対しても比較的低い２つの低インピーダンス状態を有し、要素１２８から伝播する、あるいはこの行ラインに関係するいかなる雑音も、インバータ１２６内のトランジスタの働きによって抑制され、ノード１２７に制御される行は例え一瞬たりとも雑音によってエネイブルあるいはディスエイブルされない。」（甲第６号証１１頁８行～１２頁１６行、甲第４号証補正の内容(1)）との記載がある。すなわち、本願明細書には、その第３図に表示されたものについて、プルアップＰトランジスタが、通常の動作においてはデコーダ回路の動作に本質的に影響しないが、半導体メモリの行の中に欠陥のある要素が発見され、フューズ１２２が溶断されてデコーダ（ＮＡＮＤゲート）１２０がノード１２３から分離されたときにおいては、ノード１２３を電源電圧レベルに恒久的に保持することでインバータ１２６の出力（ノード１２７）を論理“０”状態（接地状態）にし、ノード１２７に接続される行に対して雑音による影響をなくす作用効果を奏することが記載されているところ、本願明細書には、さらに、「第３図に示す実施例は、アクティブ“ハイ”の入力と、やはりアクティブ“ハイ”の出力を有するデコーダの場合の使用に適している。第４図(ｃ)に示す実施例も、同様に同じ条件で使用される。」（甲第６号証１３頁末行～１４頁３行）との記載があるから、この作用効果は、第４図(ｃ)に表示されたもの（本願発明）においても同様に奏するものと認められる。しかしながら、本願明細書には、第２相違点に係る本願発明の「ゲートが接地されたプルアップＰチャネルトランジスタ」との構成によって、低容量・高速動作が行えるようになるとの効果を奏する旨の記載はないというべきである。すなわち、本願明細書には、「本発明に従う回路が動作する速度に関しての唯一の効果は、ノード１２３が“ロー”に駆動されるときにトランジスタ１２５に打ち勝つために必要な時間が僅かことである（注、「僅かなことである」の誤記と認められる。）。何故ならば、トランジスタ１２５は小さな容量成分を有する小型のトランジスタであり、第１図に示した従前の回路の動作の遅れに比較して、その影響は僅かである。」（甲第６号証１５頁１２～末行）との記載があるところ、この記載の「容量成分」が「電流容量」の誤記であるかどうかについては争いがあるが、仮に被告主張のとおり、誤記ではないとしても、前示記載において、低容量・高速動作の効果は、トランジスタ１２５が小さな容量成分を有する小型のトランジスタであることによるものであって、第２相違点に係る本願発明のプルアップトランジスタをゲートが接地されたＰ型とする構成の効果ではないことが明らかである。したがって、審決の「本願発明のプルアップトランジスタをゲートが接地されたＰ型とするとの効果は、低容量・高速動作が行えるようになることである」という認定はいずれにせよ誤りであるといわざるを得ないから、かかる認定に基づく第２相違点についての判断も誤りというべきである。
      
      ３　以上によれば、審決は、第４相違点を看過し、かつ、第２相違点についての判断を誤ったものであり、その取消しを求める原告の本訴請求は理由があるので、これを認容することとし、訴訟費用の負担につき行政事件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり判決する。
    </事実及び理由>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
