# L√≥gica Combinacional en VHDL  
**Implementaciones bajo IEEE 1076-2008**

---

## 1. Introducci√≥n

La l√≥gica combinacional constituye la base del dise√±o digital. En este directorio se presentan ejemplos de circuitos combinacionales implementados en **VHDL**, siguiendo estrictamente el est√°ndar **IEEE 1076-2008**.

Todos los dise√±os aqu√≠ contenidos se caracterizan porque sus salidas dependen **√∫nicamente del valor instant√°neo de las entradas**, sin utilizar elementos de memoria ni se√±ales de reloj.

El objetivo de esta carpeta es proporcionar una colecci√≥n estructurada de ejemplos fundamentales, que sirvan como referencia para el estudio posterior de sistemas secuenciales y dise√±os digitales m√°s complejos.

---

## 2. Est√°ndar y criterios de dise√±o

### 2.1 Norma utilizada
- **VHDL ‚Äì IEEE 1076-2008**

### 2.2 Librer√≠as empleadas
- `IEEE.STD_LOGIC_1164`
- `IEEE.NUMERIC_STD`

### 2.3 Caracter√≠sticas generales
- Dise√±o **puramente combinacional**
- Uso de `process(all)` (VHDL-2008)
- Asignaci√≥n completa de salidas
- Uso de tipos `unsigned` y `signed` cuando aplica
- Uso de **gen√©ricos** para escalabilidad
- Separaci√≥n clara entre dise√±o y simulaci√≥n

---

## 3. Metodolog√≠a de simulaci√≥n.

Todos los ejemplos utilizan una metodolog√≠a de simulaci√≥n com√∫n caracterizada por:

- Testbench independiente del dise√±o
- Instanciaci√≥n directa mediante `entity work.<nombre>`
- Generaci√≥n sistem√°tica de est√≠mulos con bucles `for`
- Cobertura completa del rango de entradas
- Adaptaci√≥n autom√°tica a par√°metros gen√©ricos

Esta metodolog√≠a permite pruebas m√°s completas, mantenibles y escalables que la estimulaci√≥n manual.

---

## 4. Contenido de la carpeta

La carpeta **combinacional** contiene un total de **9 ejemplos**, organizados por tipo de circuito.

---

### 4.1 Codificadores

**Descripci√≥n:**  
Circuitos combinacionales que convierten una entrada tipo *one-hot* de tama√±o \(2^n\) en una salida binaria de \(n\) bits, indicando la posici√≥n del bit activo.  
El codificador implementado en este repositorio es **gen√©rico**, **parametrizable** y dispone de una **se√±al de validez**.

---

**Ejemplo implementado:**
- **Codificador gen√©rico con prioridad (2‚Åø ‚Üí n)**  
  Entidad: `Codi`
  
üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Codificador  

---

**Caracter√≠sticas del dise√±o:**
- Tama√±o de entrada parametrizable mediante el gen√©rico `n`
- Entrada de datos de ancho `2**n`
- Salida binaria de `n` bits (`DatoOut`)
- Se√±al `Valido` que indica la presencia de al menos un bit activo
- Prioridad al bit de **mayor √≠ndice**
- Implementaci√≥n puramente combinacional
- Compatible con **IEEE 1076-2008**

---

**Descripci√≥n funcional:**
- El circuito recorre completamente el vector de entrada `DatoIn`
- Si uno o m√°s bits est√°n activos:
  - `DatoOut` toma el valor binario correspondiente al √≠ndice del bit activo
  - `Valido` se activa en nivel alto
- Si ning√∫n bit est√° activo:
  - `DatoOut` permanece en cero
  - `Valido` permanece en bajo

Dado que el recorrido se realiza de √≠ndice bajo a alto, el √∫ltimo bit activo detectado sobrescribe el anterior, estableciendo as√≠ una **prioridad impl√≠cita al bit de mayor peso**.

---

**Conceptos abordados:**
- Uso de **gen√©ricos** para escalabilidad
- Conversi√≥n de enteros a vectores mediante `to_unsigned`
- Uso correcto de `process(all)` (VHDL-2008)
- Asignaci√≥n de valores por defecto para evitar inferencia de latches
- Codificadores con prioridad y se√±al de validez

---

**Aplicaciones t√≠picas:**
- Detecci√≥n de eventos m√∫ltiples
- Arbitraje de solicitudes
- Interfaces *one-hot*
- Sistemas de control digital

---

### 4.2 Decodificadores

**Descripci√≥n:**  
Circuitos combinacionales que convierten una entrada binaria de \(n\) bits en una salida tipo *one-hot* de tama√±o \(2^n\), activando √∫nicamente la l√≠nea correspondiente al valor binario de entrada.

El decodificador implementado en este repositorio es **gen√©rico**, **parametrizable** y completamente **combinacional**, siguiendo las buenas pr√°cticas de VHDL-2008.

---

**Ejemplo implementado:**
- **Decodificador gen√©rico n ‚Üí 2‚Åø**  
  Entidad: `deco`
  
üëâhttps://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Decodificador  

---

**Caracter√≠sticas del dise√±o:**
- Ancho de entrada parametrizable mediante el gen√©rico `n`
- Entrada binaria `DatoIn` de `n` bits
- Salida `DatoOut` de tama√±o `2**n` en formato *one-hot*
- Implementaci√≥n combinacional sin se√±ales de reloj
- Compatible con **IEEE 1076-2008**

---

**Descripci√≥n funcional:**
- El valor binario de `DatoIn` se convierte internamente a un entero
- Todas las salidas se inicializan en `'0'`
- Se activa (`'1'`) √∫nicamente el bit de `DatoOut` cuyo √≠ndice coincide con el valor de `DatoIn`
- Si el valor de entrada est√° fuera del rango permitido, la salida permanece en cero

Este comportamiento garantiza que **solo una l√≠nea de salida est√© activa en cualquier instante**, caracter√≠stica fundamental de los decodificadores *one-hot*.

---

**Conceptos abordados:**
- Uso de **gen√©ricos** para escalabilidad del dise√±o
- Conversi√≥n de tipos (`std_logic_vector` ‚Üí `unsigned` ‚Üí `integer`)
- Inicializaci√≥n expl√≠cita para evitar inferencia de latches
- Dise√±o completamente combinacional con `process(all)`

---

**Aplicaciones t√≠picas:**
- Selecci√≥n de dispositivos
- Direccionamiento de memoria
- Control de perif√©ricos
- Sistemas de visualizaci√≥n multiplexada

---

### 4.3 Multiplexores

**Descripci√≥n:**  
Un multiplexor es un circuito combinacional que permite seleccionar una de varias entradas de datos y dirigirla a una √∫nica salida, en funci√≥n de una se√±al de selecci√≥n.

En este repositorio se implementa un **multiplexor gen√©rico 4 a 1**, completamente parametrizable en el ancho del bus de datos y compatible con **VHDL-2008**.

---

**Ejemplo implementado:**
- **Multiplexor gen√©rico 4 ‚Üí 1**  
  Entidad: `ModuloMux`
  
üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Multiplexor

---

**Caracter√≠sticas del dise√±o:**
- Cuatro entradas de datos (`EntradaA`, `EntradaB`, `EntradaC`, `EntradaD`)
- Ancho de datos parametrizable mediante el gen√©rico `N`
- Se√±al de selecci√≥n `Sel` de 2 bits
- Salida `DatoSalida` del mismo ancho que las entradas
- Implementaci√≥n completamente combinacional
- Uso de `process(all)` seg√∫n el est√°ndar IEEE 1076-2008

---

**Descripci√≥n funcional:**
- Cuando `Sel = "00"`, la salida toma el valor de `EntradaA`
- Cuando `Sel = "01"`, la salida toma el valor de `EntradaB`
- Cuando `Sel = "10"`, la salida toma el valor de `EntradaC`
- Cuando `Sel = "11"`, la salida toma el valor de `EntradaD`
- Para cualquier otro valor no v√°lido, la salida se fuerza a cero

El uso de una asignaci√≥n por defecto garantiza un comportamiento determinista y evita la inferencia de latches.

---

**Conceptos abordados:**
- Dise√±o modular y reutilizable mediante **gen√©ricos**
- Multiplexaci√≥n de buses de datos
- Uso de estructuras `case` en l√≥gica combinacional
- Sensibilidad autom√°tica con `process(all)`

---

**Aplicaciones t√≠picas:**
- Selecci√≥n de fuentes de datos en buses internos
- Sistemas de visualizaci√≥n multiplexada
- Arquitecturas de procesamiento digital
- Control de rutas de datos en sistemas embebidos

---

### 4.4 Demultiplexores

**Descripci√≥n:**  
Un demultiplexor es un circuito combinacional que recibe una √∫nica entrada de datos y la dirige hacia una de varias salidas posibles, en funci√≥n de una se√±al de selecci√≥n.

En este repositorio se implementa un **demultiplexor gen√©rico 1 a 4**, con ancho de bus parametrizable y compatible con **VHDL-2008**.

---

**Ejemplo implementado:**
- **Demultiplexor gen√©rico 1 ‚Üí 4**  
  Entidad: `Demux`
  
  üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Demultiplexor

---

**Caracter√≠sticas del dise√±o:**
- Una entrada de datos (`DatoIn`)
- Cuatro salidas independientes (`DatoOutA`, `DatoOutB`, `DatoOutC`, `DatoOutD`)
- Ancho del bus de datos parametrizable mediante el gen√©rico `N`
- Se√±al de selecci√≥n `Sel` de 2 bits
- Implementaci√≥n completamente combinacional
- Uso de `process(all)` conforme al est√°ndar IEEE 1076-2008

---

**Descripci√≥n funcional:**
- Cuando `Sel = "00"`, el dato de entrada se enruta a `DatoOutA`
- Cuando `Sel = "01"`, el dato de entrada se enruta a `DatoOutB`
- Cuando `Sel = "10"`, el dato de entrada se enruta a `DatoOutC`
- Para cualquier otro valor (`"11"`), el dato se enruta a `DatoOutD`

Todas las salidas no seleccionadas se fuerzan expl√≠citamente a cero, garantizando un comportamiento determinista y evitando la inferencia de l√≥gica secuencial no deseada.

---

**Conceptos abordados:**
- Distribuci√≥n controlada de buses de datos
- Inicializaci√≥n expl√≠cita de salidas en l√≥gica combinacional
- Selecci√≥n de rutas de datos mediante estructuras `case`

---

**Aplicaciones t√≠picas:**
- Enrutamiento de datos hacia perif√©ricos espec√≠ficos
- Control de dispositivos de salida
- Arquitecturas de buses simples
- Sistemas de visualizaci√≥n multiplexados
- Dise√±o modular en sistemas digitales

---

### 4.5 Comparadores Binarios

**Descripci√≥n:**  
Un comparador binario es un circuito combinacional que eval√∫a la relaci√≥n entre dos n√∫meros binarios y genera se√±ales que indican si un valor es **igual**, **mayor** o **menor** que el otro.

En este repositorio se implementa un **comparador binario gen√©rico de n bits**, dise√±ado bajo el est√°ndar **VHDL-2008** y parametrizable mediante gen√©ricos.

---

**Ejemplo implementado:**
- **Comparador binario gen√©rico n bits**  
  Entidad: `Comparador`
  
üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/ComparadorBinario

---

**Caracter√≠sticas del dise√±o:**
- Dos entradas binarias (`EntradaA`, `EntradaB`)
- Ancho del bus parametrizable mediante el gen√©rico `n`
- Tres salidas mutuamente excluyentes:
  - `SalidaIgual`  ‚Üí A = B
  - `SalidaMayor`  ‚Üí A > B
  - `SalidaMenor`  ‚Üí A < B
- Implementaci√≥n completamente combinacional
- Uso del paquete `IEEE.NUMERIC_STD`
- Proceso sensible autom√°tico (`process(all)`) conforme a VHDL-2008

---

**Descripci√≥n funcional:**
1. Las entradas binarias se convierten a tipo `unsigned` para permitir comparaciones aritm√©ticas.
2. Se inicializan todas las salidas a `'0'` para evitar inferencia de latches.
3. Se eval√∫an las relaciones entre `EntradaA` y `EntradaB`:
   - Si `A = B`, se activa `SalidaIgual`
   - Si `A > B`, se activa `SalidaMayor`
   - En caso contrario, se activa `SalidaMenor`

En todo momento **solo una salida se activa**, garantizando coherencia l√≥gica y claridad en la interpretaci√≥n del resultado.

---

**Conceptos abordados:**
- Comparaci√≥n aritm√©tica de vectores binarios
- Uso correcto de `unsigned` frente a `std_logic_vector`
- Dise√±o combinacional libre de memoria impl√≠cita
- Buenas pr√°cticas de inicializaci√≥n de se√±ales

---

**Aplicaciones t√≠picas:**
- Unidades aritm√©tico-l√≥gicas (ALU)
- Sistemas de control y toma de decisiones
- Comparaci√≥n de contadores o registros
- Control de l√≠mites y rangos
- Arquitecturas digitales basadas en estados

---

### 4.6 Decodificador para Display de 7 Segmentos

**Descripci√≥n:**  
El decodificador para display de 7 segmentos es un circuito combinacional encargado de convertir un valor binario (generalmente BCD o hexadecimal) en el patr√≥n de activaci√≥n necesario para representar dicho valor en un display visual.

En este repositorio se implementa un **decodificador hexadecimal (4 bits) a display de 7 segmentos**, dise√±ado para **display de √°nodo com√∫n**, donde los segmentos se activan con nivel l√≥gico `'0'`.

---

**Ejemplo implementado:**
- **Decodificador hexadecimal a display de 7 segmentos**  
  Entidad: `ModuloDisplay`
  
üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Display7segmento

---

**Caracter√≠sticas del dise√±o:**
- Entrada binaria de 4 bits (`DatoIn`)
- Salida de control de segmentos (`segmento[6:0]`)
- Salida de habilitaci√≥n de √°nodos (`anodos[3:0]`)
- Soporte para valores hexadecimales de `0` a `F`
- Arquitectura completamente combinacional
- Compatible con **VHDL-2008**

---

**Descripci√≥n funcional:**
1. El m√≥dulo habilita un √∫nico display mediante la se√±al `anodos`, considerando un **√°nodo com√∫n activo en nivel bajo**.
2. Se inicializa la salida `segmento` con todos los segmentos apagados (`"1111111"`).
3. Mediante una sentencia `case`, el valor de `DatoIn` se traduce al patr√≥n correspondiente de segmentos.
4. Cada patr√≥n define qu√© segmentos deben encenderse (nivel `'0'`) para representar:
   - D√≠gitos decimales `0‚Äì9`
   - D√≠gitos hexadecimales `A‚ÄìF`

---

**Convenci√≥n utilizada (√°nodo com√∫n):**
- `'0'` ‚Üí Segmento encendido  
- `'1'` ‚Üí Segmento apagado  

El orden del vector `segmento(6 downto 0)` corresponde t√≠picamente a los segmentos:
`a b c d e f g`

---

**Conceptos abordados:**
- Decodificaci√≥n combinacional
- Manejo de displays de 7 segmentos
- Representaci√≥n hexadecimal
- Uso de valores por defecto en procesos combinacionales
- Dise√±o portable y legible en VHDL-2008

---

**Aplicaciones t√≠picas:**
- Sistemas de visualizaci√≥n digital
- Contadores y temporizadores
- Interfaces hombre‚Äìm√°quina (HMI)

---

### 4.7 Conversor Binario a BCD (Double Dabble)

**Descripci√≥n:**  
El conversor Binario a BCD es un circuito combinacional que transforma un n√∫mero binario en su representaci√≥n decimal codificada en BCD (*Binary Coded Decimal*). Cada d√≠gito decimal se representa mediante 4 bits, permitiendo una f√°cil visualizaci√≥n en displays o interfaces digitales.

En este repositorio se implementa un **conversor Binario a BCD gen√©rico**, basado en el algoritmo **Double Dabble (Shift-and-Add-3)**, completamente compatible con **VHDL-2008**.

---

**Ejemplo implementado:**
- **Conversor Binario a BCD gen√©rico**  
  Entidad: `Bin_BCD2`
  
üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/BinarioBCD_V2  

---

**Caracter√≠sticas del dise√±o:**
- Conversi√≥n completamente combinacional
- Ancho de entrada binaria configurable mediante gen√©ricos
- C√°lculo autom√°tico del n√∫mero de d√≠gitos BCD necesarios
- Implementaci√≥n del algoritmo Double Dabble
- C√≥digo portable y sintetizable

---

**Par√°metros gen√©ricos:**

```vhdl
generic (
    N : integer := 14;
    DIGITOS : integer := (N * 301) / 1000 + 1
);
```

`N`: N√∫mero de bits del dato binario de entrada.  
`DIGITOS`: N√∫mero de d√≠gitos decimales requeridos para representar el valor binario m√°ximo.  

El c√°lculo de DIGITOS se basa en la aproximaci√≥n:  

`d√≠gitos decimales = ‚åäùëÅ‚ãÖlog10(2)‚åã+1`
                   
dado que:  

`log10(2) ‚âà 0.301`  
                    
se utiliza la aproximaci√≥n entera:  

`DIGITOS ‚âà (N * 301) / 1000 + 1`

Esto permite que el dise√±o se adapte autom√°ticamente al tama√±o de la entrada binaria.

---

**Interfaz del m√≥dulo**

`DatoIn` : vector binario de entrada de N bits.  
`DatoOut` : vector BCD de DIGITOS √ó 4 bits.  

Cada grupo de 4 bits en DatoOut representa un d√≠gito decimal en formato BCD.

---

**Descripci√≥n funcional del algoritmo Double Dabble**

1. Se inicializa un registro auxiliar con ceros.
2. El dato binario se carga en la parte baja del registro.
3. Repetici√≥n de `N` iteraciones:
   - Para cada d√≠gito BCD:
   - Si el valor del d√≠gito es mayor que 4, se suma 3.
   - Se realiza un desplazamiento a la izquierda del registro.
   - En c√≥digo es:
     
```vhdl   
for i in 0 to N-1 loop
    for d in 0 to DIGITOS-1 loop
        if z(N + d*4 + 3 downto N + d*4) > 4 then
            z(N + d*4 + 3 downto N + d*4) :=
                z(N + d*4 + 3 downto N + d*4) + 3;
        end if;
    end loop;
    z := z sll 1;
end loop;
```

El desplazamiento se logra con:

```vhdl
z := z sll 1;
```

lo que es equivalente a:  

```vhdl
z(Z_WIDTH-1 downto 1) := z(Z_WIDTH-2 downto 0);
```
     
4. Al finalizar, la parte alta del registro contiene el n√∫mero en BCD.

```vhdl
   DatoOut <= std_logic_vector(z(Z_WIDTH-1 downto N));
```

Este m√©todo garantiza una conversi√≥n correcta sin utilizar divisiones ni operaciones complejas.

---

**Conceptos abordados**
- Algoritmos combinacionales
- Conversi√≥n binario‚Äìdecimal
- Uso de gen√©ricos en VHDL
- C√°lculo din√°mico de anchos de bus
- Dise√±o escalable y reutilizable

---

**Aplicaciones t√≠picas**
- Visualizaci√≥n de n√∫meros en displays de 7 segmentos
- Sistemas de medici√≥n digital
- Interfaces de usuario en FPGA
- Contadores y temporizadores

---

### 4.8 Aplicaci√≥n integradora: Bus de datos

**Descripci√≥n:**  
Este proyecto implementa una **aplicaci√≥n integradora de l√≥gica combinacional** basada en un **bus de datos**, cuyo objetivo es seleccionar uno de varios datos de entrada y visualizarlo en un **display de 7 segmentos**, controlando adem√°s cu√°l display se habilita mediante multiplexaci√≥n de √°nodos. El dise√±o se desarrolla √≠ntegramente en **VHDL 2008**, utilizando una arquitectura **modular y jer√°rquica**, donde cada bloque cumple una funci√≥n espec√≠fica dentro del sistema.  

---

**Arquitectura del sistema:**

El sistema est√° compuesto por los siguientes m√≥dulos:

| M√≥dulo        | Funci√≥n principal |
|--------------|------------------|
| `Bus_Top`    | Entidad integradora del sistema |
| `Mux_dato`   | Selector del bus de datos |
| `Display`    | Decodificador a 7 segmentos |
| `Mux_anodos` | Selector de display activo |

La interconexi√≥n de estos m√≥dulos permite construir un sistema completo de visualizaci√≥n multiplexada.

üëâ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales/Bus_datos  

---

**Descripci√≥n de los m√≥dulos.**

M√≥dulo `Bus_Top` (Entidad principal)

**Funci√≥n:**  
Integra todos los m√≥dulos del sistema y define el flujo de datos desde las entradas hasta el display.

**Entradas:**
- `DatoInA` ‚Äì `DatoInD`: cuatro fuentes de datos de 4 bits
- `sel_dato`: selector del bus de datos (2 bits)
- `sel_display`: selector del display activo (2 bits)

**Salidas:**
- `segmento`: se√±ales del display de 7 segmentos
- `anodo`: habilitaci√≥n del display correspondiente

Este m√≥dulo implementa la arquitectura jer√°rquica del dise√±o.

---

M√≥dulo `Mux_dato` ‚Äì Multiplexor del bus de datos

**Funci√≥n:**  
Selecciona uno de los cuatro datos de entrada seg√∫n la se√±al `sel`.

**Caracter√≠sticas:**
- Multiplexor 4:1
- Datos de 4 bits
- Implementaci√≥n combinacional
- Controlado mediante un `case`

Este bloque representa el **bus de datos del sistema**.

---

M√≥dulo `Display` ‚Äì Decodificador a 7 segmentos

**Funci√≥n:**  
Convierte un valor binario de 4 bits (0‚Äì9) en el patr√≥n correspondiente para un display de 7 segmentos.

**Caracter√≠sticas:**
- Display de **√°nodo com√∫n**
- Segmentos activos en nivel bajo (`'0'`)
- Implementaci√≥n mediante tabla de verdad con `case`

Este m√≥dulo se encarga de la **visualizaci√≥n del dato seleccionado**.

---

M√≥dulo `Mux_anodos` ‚Äì Selector de displays

**Funci√≥n:**  
Habilita uno de los cuatro displays disponibles, desactivando los dem√°s.

**Caracter√≠sticas:**
- Multiplexor 1-de-4
- Salidas activas en bajo
- Implementaci√≥n concurrente con operadores `when‚Äìelse`

Permite la **multiplexaci√≥n de displays** sin duplicar hardware.

---

**Funcionamiento del sistema**

1. `sel_dato` selecciona uno de los cuatro datos de entrada.
2. El dato seleccionado viaja por el bus interno `sg_dato`.
3. El m√≥dulo `Display` convierte el dato a se√±ales de 7 segmentos.
4. `sel_display` habilita el display correspondiente mediante `Mux_anodos`.

---

**Aplicaciones t√≠picas**

- Sistemas digitales educativos
- Visualizaci√≥n de buses de datos
- Paneles de control b√°sicos
- Pr√°cticas de multiplexaci√≥n
- Proyectos introductorios de FPGA

---

## 5. Organizaci√≥n de archivos

Cada ejemplo incluye:
- Archivo VHDL del dise√±o (`.vhd`)
- Archivo VHDL de simulaci√≥n (`tes*.vhd`)
- Comentarios internos con enfoque did√°ctico

Los proyectos est√°n preparados para **Basys3** y **Vivado 2023.1.1** configurado en **VHDL-2008**.

---

## 6. Alcance acad√©mico

Este material est√° orientado a:
- Cursos universitarios de Dise√±o Digital
- Introducci√≥n formal a VHDL
- Laboratorios FPGA

---

## 7. Conclusi√≥n

La carpeta **combinacional** proporciona una base s√≥lida, acad√©micamente rigurosa para el dise√±o digital en VHDL.

Los ejemplos permiten comprender tanto el comportamiento l√≥gico como la correcta implementaci√≥n, simulaci√≥n y estructuraci√≥n de sistemas combinacionales profesionales.

---

