% Created 2025-01-13 Mon 07:31
% Intended LaTeX compiler: pdflatex
\documentclass[presentation]{beamer}
\usepackage[utf8]{inputenc}
\usepackage[T1]{fontenc}
\usepackage{graphicx}
\usepackage{longtable}
\usepackage{wrapfig}
\usepackage{rotating}
\usepackage[normalem]{ulem}
\usepackage{amsmath}
\usepackage{amssymb}
\usepackage{capt-of}
\usepackage{hyperref}
\nocite{*}
\usepackage[T1]{fontenc}
\usepackage[utf8]{inputenc}
\usepackage[spanish]{babel}
\usepackage[backend=biber, style=apa]{biblatex}
\addbibresource{/home/davidmz/ArquitecturaGIT/bibliography.bib}
\usetheme{{Madrid}}
\usecolortheme{}
\usefonttheme{}
\useinnertheme{}
\useoutertheme{}
\author{Elizabeth Lopez, Francisco Morales, Juan Murillo}
\date{}
\title{S8-Buses-del-Sistema}

\hypersetup{
 pdfauthor={Elizabeth Lopez, Francisco Morales, Juan Murillo},
 pdftitle={S8-Buses-del-Sistema},
 pdfkeywords={},
 pdfsubject={},
 pdfcreator={Emacs 27.1 (Org mode 9.3)}, 
 pdflang={Spanish}}
\begin{document}

\maketitle
\begin{frame}{Outline}
\tableofcontents
\end{frame}



\section{Buses del Sistema (Sección)}
\label{sec:org69cbde6}
\begin{frame}[label={sec:org20a9942}]{Estructuras de Interconexión (E1, 7, 97)}
\begin{itemize}
\item Conjunto de líneas que conectan los módulos elementales de un computador.
Para que se comuniquen e intercambien datos.
\item La estructura depende de los intercambios que se produzcan en los módulos.
\end{itemize}

\begin{center}
\includegraphics[width=0.3\textwidth]{./Images/Modulos.jpg}
\end{center}
\end{frame}

\begin{frame}[label={sec:orge7ffe17}]{Estructuras de Interconexión (E1, 7, 97)}
\alert{Módulos:}

\begin{itemize}
\item \alert{\alert{Memoria:}} constituido por N palabras de igual longitud. Se pueden realizar las
operaciones Read(Leer) y Write(Escribir). La posición de memoria se especifica
mediante una dirección.
\item \alert{\alert{Módulo de E/S:}} se encarga de controlar los dispositivos externos enlazados
a los puertos, donde se les asignara una dirección M. Controla los datos de salida
y entrada. Realiza las operaciones de lectura y escritura. Envía señales de interrupción.
\item \alert{\alert{Procesador:}} lee instrucciones y datos. Escribe datos después de procesarlos y
controla el funcionamiento del sistema. Puede recibir señales de interrupción.
\end{itemize}
\end{frame}

\begin{frame}[label={sec:org84e4fed}]{Estructuras de Interconexión (E1, 7, 97)}
\alert{Intercambios de Datos:}

\begin{itemize}
\item \alert{\alert{Memoria a procesador:}} el procesador lee información desde la memoria.
\item \alert{\alert{Procesador a memoria:}} el procesador escribe un dato en la memoria.
\item \alert{\alert{E/S a procesador:}} el procesador lee datos de un dispositivo de E/S.
\item \alert{\alert{Procesador a E/S:}} el procesador envía datos al dispositivo de  E/S.
\item \alert{\alert{Memoria a E/S - E/S a Memoria:}} ambos intercambian datos directamente.
\end{itemize}
\end{frame}

\section{Interconexión con Buses (Sección)}
\label{sec:org7144302}
\begin{frame}[label={sec:orgcc641cd}]{Interconexión con Buses (E1, 7, 99)}
\begin{itemize}
\item Los buses son caminos de comunicación entre dos o más dispositivos con la
habilidad de transmitir señales hacia los demás o recibir las señales emitidas.
\item Solo un dispositivo puede emitir la señal en un periodo de tiempo. Si ambos
transmiten la señal, esta podria solaparse y distorsionarse.
\item Los caminos o lineas del bus transmiten señales binarias ya sea a travez de una
sola línea o de varias de manera paralela.
\item Existen diferentes tipos de buses para la comunicacion de diversos componentes.
El que trabaja con los módulos elementales se denomina (System bus).
\end{itemize}
\end{frame}

\begin{frame}[label={sec:org104856b}]{Estructura del Bus  (E1, 7, 99)}
\begin{center}
\includegraphics[width=0.8\textwidth]{./Images/Lineas.jpg}
\end{center}

\begin{itemize}
\item ¿Qué tipos de líneas componen un Bus de Sistema?
\begin{itemize}
\item Lineas de datos.
\item Lineas de direccion.
\item Lineas de control.
\end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[label={sec:org4917067}]{Estructura del Bus}
\begin{itemize}
\item ¿Qué son las líneas de datos?
\begin{itemize}
\item Transporte
\item Datos
\item Memoria -> Procesador
\end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[label={sec:orgb14c8cb}]{Estructura del Bus}
\begin{itemize}
\item ¿Qué son las líneas de dirección?
\begin{itemize}
\item Ubicación
\item Memoria
\item Puertos de E/S
\item Anchura del bus
\end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[label={sec:orge7c7a7a}]{Estructura del Bus}
\begin{itemize}
\item ¿Qué son las líneas de control?
\begin{itemize}
\item Control
\item Señales
\item Escritura
\item Lectura
\end{itemize}
\end{itemize}
\end{frame}

\begin{frame}[label={sec:orgcd59971}]{Jerarquía de Buses Múltiples (E2, 7)}
Si se conecta un gran número de dispositivos al bus, las prestaciones pueden disminuir. Hay dos causas principales: 

\begin{enumerate}
\item Mayor retarde de propagación. Este retardo determina el tiempo que necesitan los dispositivos para coordinarse en el uso del bus.

\item Posible cuello de botella. Este problema se puede resolver en alguna medida incrementando la velocidad a la que el bus puede transferir los datos y utilizando buses más anchos (por ejemplo incrementando el bus de datos de 32 a 64 bits)
\end{enumerate}
\end{frame}
\begin{frame}[label={sec:orge3e0309}]{Jerarquía de buses múltiples}
Por consiguiente, la mayoría de los computadores utilizan varios buses, normalmente organizados
jerárquicamente.

\begin{center}
\includegraphics[width=0.8\textwidth]{./Images/jerarquiaBuses.jpeg}
\end{center} 
\end{frame}
\begin{frame}[label={sec:org896d22a}]{Jerarquía de buses múltiples}
La respuesta común a esta
situación, por parte de la industria, ha sido proponer un bus de alta velocidad que está estrechamente
integrado con el resto del sistema, y requiere solo un adaptador (bridge) entre el bus del procesador y
el bus de alta velocidad. En algunas ocasiones, esta disposición es conocida como arquitectura de
entreplanta (mezzanine architecture).

\begin{center}
\includegraphics[width=0.8\textwidth]{./Images/jerarquiaBuses2.jpeg}
\end{center}
\end{frame}

\begin{frame}[label={sec:org37e875b}]{Jerarquía de buses múltiples}
La ventaja de esta organización es que el bus de alta velocidad acerca al procesador los dispositi
vos que exigen prestaciones elevadas y al mismo tiempo es independiente del procesador. Así, se pue
den tolerar las diferencias de velocidad entre el procesador y el bus de altas prestaciones y las
variaciones en la definición de las líneas de los buses. Los cambios en la arquitectura del procesador
no afectan al bus de alta velocidad, y viceversa.
\end{frame}
\begin{frame}[label={sec:org23b93a9}]{Elementos de Diseño de un Bus (E2, 7)}
\end{frame}
\section{Interconexión punto a punto}
\label{sec:org540d615}
\begin{frame}[label={sec:org2d65c41}]{Interconexión punto a punto}
La interconexión punto a punto consiste en establecer una conexión directa entre dos componentes de un sistema informáticos.
Esta arquitectura reemplazo a los buses compartidos, y la principal razón fue el aumento de frecuencia.

\begin{figure}[!h]
   \vspace{-0.1cm}
   \centering
   \includegraphics[height=4cm, width=0.8\textwidth]{./Images/image1.png}
   \vspace{-0.5cm} % Ajusta el espacio inferior
   \caption{Multiprocesador con QPIs}
   \label{fig:Representacion}
\end{figure}
\end{frame}

\begin{frame}[label={sec:orgf35d509}]{Ventajas}
\begin{columns}
\begin{column}{0.8\columnwidth}
\begin{itemize}
\item Elimina cuellos de botella asociados con buses compartidos.
\item Mejora la escalabilidad en sistemas multiprocesador, ya que cada procesador puede comunicarse con otros sin interferencias.
\item Aumenta la velocidad de transferencia y reduce la latencia.
\end{itemize}
\end{column}
\end{columns}
\end{frame}
\section{Introducción QPI}
\label{sec:orgb30373c}
\begin{frame}[label={sec:orge4b4d38}]{Introducción QPI}
Fue creado para solucionar los problemas de los buses compartidos, ofreciendo una conexión directa
y eficiente entre los componentes. Este tipo de interconexión mejora el rendimiento al permitir
una comunicación más rápida y efectiva entre los procesadores y otros dispositivos, sin las
restricciones de los buses. 
\par
\end{frame}
\begin{frame}[label={sec:orgb414139}]{Características QPI:}
\begin{itemize}
\item Múltiples conexiones directas
\item Arquitectura de protocolo en capas
\item Transferencia de datos en paquetes
\end{itemize}
\end{frame}

\section{QuickPath Interconnect (QPI)}
\label{sec:org610ebf8}

\begin{frame}[label={sec:org30a5800}]{Características de QPI}
\begin{itemize}
\item \alert{\alert{Múltiples conexiones directas:}}
\begin{itemize}
\item Cada componente (como el procesador, la memoria o los dispositivos de entrada/salida) se conecta
directamente con otros componentes de manera individual, sin tener que compartir el mismo canal.
\item Al tener conexiones directas, cada componente puede enviar y recibir datos sin esperar turno,
lo que hace que todo funcione de manera más rápida y eficiente.
\end{itemize}
\item \alert{\alert{Arquitectura de protocolo en capas:}}
\begin{itemize}
\item Se usan protocolos como TCP/IP para organizar y manejar la comunicación. En lugar de enviar
un mensaje de una sola forma simple, se utilizan diferentes pasos o etapas para asegurar que el
mensaje llegue correctamente.
\end{itemize}
\item \alert{\alert{Transferencia en paquetes:}}
\begin{itemize}
\item Los datos no se envían de manera continua, sino que se dividen en paquetes.
\item Cada paquete contiene una parte de los datos y también incluye información adicional, como encabezados
de control para saber a dónde deben ir los datos y códigos de control de errores para asegurarse de que
los datos no se pierdan o se dañen durante el envío.
\end{itemize}
\end{itemize}

\begin{block}{Arquitectura de protocolo de cuatro capas}
\begin{center}
\includegraphics[width=0.8\textwidth]{./Images/QPI.png}
\end{center}
\end{block}
\end{frame}

\begin{frame}[label={sec:org86886b9}]{Arquitectura de protocolo QPI}
\begin{itemize}
\item \alert{\alert{Capa física:}}
\begin{itemize}
\item Está formada por 84 enlaces individuales, cada camino de datos consta de un par de cables,
llamados "carriles", que transmiten un bit a la vez.
\item Hay 20 carriles en cada dirección: una para enviar datos y otra para recibir.
\item Cada conjunto de 20 bits que se transmite se llama "phit", con una velocidad de transferencia
de 6.4 giga transferencias por segundo (GT/s).
\end{itemize}
\item \alert{\alert{Capa de enlace:}}
\begin{itemize}
\item Realiza dos funciones clave: control de flujo y control de errores.
Estas se aplican a cada "flit" (unidad de control de flujo).
\item Cada flit tiene una carga útil de 72 bits, que contiene los datos o mensajes.
\item Los flits de datos transportan los bits reales entre los procesadores y el
controlador de entrada/salida.
\item Los flits de mensaje se utilizan para funciones como el control de flujo y
el control de errores.
\item El control de flujo asegura que el transmisor no envíe datos más rápido de
lo que el receptor puede procesar.
\item El control de errores detecta y corrige errores en los datos durante la
transmisión, si un error se detecta, el receptor solicita al transmisor
 que retransmita los datos dañados.
\end{itemize}
\item \alert{\alert{Capa de enrutamiento:}}
\begin{itemize}
\item Se encarga de decidir el camino que un paquete de datos tomará a través
de los enlaces del sistema.
\end{itemize}
\item \alert{\alert{Capa de protocolo:}}
\begin{itemize}
\item Los paquetes de datos se envían entre los componentes del sistema, como
procesadores y memoria. Estos paquetes tienen un formato estándar, aunque
      pueden adaptarse según las necesidades de diferentes tipos de dispositivos.
\end{itemize}
\end{itemize}
\end{frame}
\section{PCI Express (E4, 11)}
\label{sec:org416c751}
\begin{frame}[label={sec:orgbddeb5d}]{PCI Express (E4, 11)}
\end{frame}

\section{Referencias}
\label{sec:orga989a3d}
\begin{frame}[allowframebreaks]{Bibliografía}
\printbibliography
\end{frame}
\end{document}
