# 说明
## 已完成
lab3纯享版基础上添加了`cp0_register.v`模块（与例外、中断相关）
- 设计好了与WB_stage传输的总线
- 相关宏定义均已添加到`mycpu.h`中
- **输入接口`ext_int_in`应当设置为`mycpu_top.v`的输入端口**
- MTF0指令的数据通路及控制信号

## 待完成
1. 中断判断模块
2. MTC0、ERET指令数据通路及控制信号

## 待修改/讨论的设计
- cp0.v 地址端口尚未区分读与写，因此无法实现“先写后读”

## 注意
- 当前版本尚未修改`overflow`的判断逻辑