{
  "identify": "TPA-93-判-1107-20040831-1",
  "court": {
    "name": "最高行政法院",
    "code": "TPA"
  },
  "division": {
    "name": "行政",
    "code": "A"
  },
  "year": 93,
  "word": "判",
  "number": "1107",
  "jcheck": "1",
  "reason": "新型專利舉發",
  "content": "最  高  行  政  法  院  判  決                  九十三年度判字第一一○七號\n    上  訴  人  勁永國際股份有限公司\n    代  表  人  甲○○\n    訴訟代理人  丁○○\n    被 上訴 人  經濟部智慧財產局\n    代  表  人  丙○○\n    參  加  人  慧榮科技股份有限公司\n    代  表  人  乙○○\n右當事人間因新型專利舉發事件，上訴人不服中華民國九十二年四月二十三日臺北高\n等行政法院九十一年度訴字第九八六號判決，提起上訴。本院判決如左：\n    主  文\n上訴駁回。\n上訴審訴訟費用由上訴人負擔。\n    理  由\n本件上訴人主張：一、引證案係提供一種「快閃電子式可消除可程式化唯讀記憶體系\n統」，由其申請專利範圍之第 1項、第17項及第35項等獨立項觀之，所請求者分別為\n：包括一處理器及一記憶體系統之電腦系統的操作方法、於一卡上可連接至一電腦主\n機系統的記憶體系統，包括一處理器及一記憶體之電腦系統。固然前述之三項申請專\n利範圍內揭示出多個快閃記憶體及一控制晶片，唯尚有其他的必備元件，例如：處理\n器，始能完成所請求之操作方法、電腦系統和記憶體系統。反觀系爭案係一種固態碟\n模組，如引證案之處理器則非必要，因此，系爭案與引證案間在元件之比對上，並非\n全然相同，此點被上訴人卻從未論及，有待商榷。二、在原審之被告參加人所檢附之\n舉發證據中並未揭示有如系爭案由標準 IDE介面插頭、電源插頭、快閃記憶體控制器\n及複數個快閃記憶體所組合而成之固態碟模組，足見系爭案確實具有新穎性。揆諸原\n判決理由僅在引證案中舉證出控制晶片及複數個快閃記憶體，而並未引證出系爭案另\n兩項重要元件：「IDE 介面插頭及電源插頭」，而被上訴人、訴願機關及原審在無法\n舉證系爭案之兩必備元件之書面證據下，即聲稱該兩元件係為熟悉該項技術者所能輕\n易完成，未能增進功效之說詞，實難以自圓其說，並背離被上訴人所發行之「專利審\n查基準」所規範之判斷方式。三、按目前個人電腦不論是桌上型或攜帶型所採用之主\n機板所採用介面均為 IDE介面，由系爭案所構成之「固態碟模組」因具備資料儲存功\n能，因此可將之視為如同硬碟機之資料儲存裝置。其與主機板連結時，係直接將其ID\nE介面插頭嵌插主機板之IDE插槽，此舉可免除習知之排線連接，以及硬碟機固設於機\n體之繁瑣組裝方式，自屬功效之增進。而系爭案與主機板結合不同於動態隨機存取記\n憶體（DRAM）或同步型動態隨機存取記憶體（SDRAM ）在於，系爭案內所儲存之資料\n不會因切斷電源而消失，而具有資料儲存裝置之功能。因此，基於系爭案具上述之「\n耐震（非硬碟之運轉讀取方式）、省電及體積小的優點」，而可將系爭案之資料儲存\n裝置運用於工業用電腦。此舉在系爭案申請之前，從未有的一種固態製程之 IDE介面\n資料儲存裝置可分別使用於個人用電腦及工業用電腦系統之中，自屬功效之增進。尤\n有進者，系爭案係採直立連接機構與主機板連結，此舉確實不佔用主機板之水平空間\n，而有利於其縮小化。唯此種直立連接方式，在目前之 IDE介面系統下欲連接兩物品\n，例如主機板及硬碟機仍以排線作為串接之連接方式言，除可免除排線之設置外，於\n申請當時亦從未實施，堪稱一IDE 介面連接方式之一大突破。因此，上訴人於訴願理\n由及行政訴訟中稱系爭案之設計規格主要用於工業用電腦，並無相悖之處。四、上訴\n人所提之系爭案之美國發明專利申請案已取得美國第0000000號專利案，是基\n於唯一據證為美國0000000號專利案，兩者之國際分類Int.CI為G06F 11/00和\nG06F 13/14，屬於相似技術。唯系爭案在參考文獻（References Cited）欄位並未引\n證出該引證案，足見上訴人之上訴理由與美國審查委員之觀點相一致。固然各國專利\n制度及法律規定互異，唯就新穎性及進步性（創作性）之專利要件認定，基於 WTO和\nWIPO精神，堪稱各國專利審查已逐漸相調和之原則下，原判決理由在未能引證出具有\nIDE 介面插頭及電源插頭之固態碟模組之書面證據，即片面認定系爭案不具進步性，\n自屬背離國際潮流，而非「各國專利制度及法律規定互異」所可搪塞，因此，上訴人\n認原判決理由實有待商榷，請廢棄原判決，並撤銷原處分及訴願決定等語。\n被上訴人則以：上訴理由稱系爭專利之構造與引證案不同，且具空間型態之創新及功\n效之增進云云。惟查引證案揭示其快閃記憶體系統具有如系爭專利包括多個快閃記憶\n體，並藉由線路與控制晶片聯繫，以控制資料存取及儲存位置之定址等。系爭專利係\n運用引證案既有之技術與知識，而系爭專利所設之相容於一般電腦工業標準之四十個\n接點之IDE介面插頭或電源插頭，皆為習知插頭之顯而易知附加，其將IDE介面與電源\n插頭籠統的形成一體之介面連接結構或直立連接結構，難稱有空間型態上之創新，且\n為熟習該項技術者所能輕易完成，未能增進功效，不具進步性，請判決駁回上訴等語\n，資為抗辯。\n參加人慧榮科技股份有限公司未提出答辯狀。\n本院按凡對物品之形狀、構造或裝置之創作或改良，而可供產業上利用者，得依法申\n請取得新型專利，固為審定當時（下同）專利法第九十七條暨第九十八條第一項所明\n定。惟其新型如「係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完\n成且未能增進功效時」，仍不得依法申請取得新型專利，復為同法第九十八條第二項\n所明定。本件上訴人前於民國（以下同）八十七年八月二十六日以「固態碟模組」向\n前經濟部中央標準局（八十八年一月二十六日改制為智慧財產局）申請新型專利，經\n該局編為第00000000號審查，准予專利，並於公告期滿後，發給新型第一五\n八二一九號專利證書（以下簡稱系爭案）。嗣參加人以其不符新型專利要件，對之提\n起舉發，並檢具舉發證據附件一、二為西元一九九七年二月十一日公告之美國第00\n00000號專利案（以下簡稱引證案）及其部分中譯本、附件三為研華科技產品簡\n介刊物Solut ion Guide vol.71、附件四為西元一九九七年一月出刊第二一○期電子\n情報為證據。案經被上訴人審查，於九十年九月二十日以（九○）智專三（二）○四\n○二四字第○九○八九○○一七二二號專利舉發審定書為「舉發成立，應撤銷專利權\n」之處分。上訴人不服，循序提起行政訴訟。原審斟酌全辯論意旨及調查證據之結果\n，以：查：一、系爭案之申請專利範圍記載：「1.一種固態碟模組，係應用快閃記憶\n體（Flash Memory）所構成之用以儲存資料之記憶體模組，其特徵在於具有：相容於\n一般電腦工業標準之四十個接點之 IDE介面插頭，並採用與主機板面相垂直之直立連\n接機構，用以連接主機板而輸出入資料，且不佔用主機板之水平空間者；一單晶片控\n制器為主之快閃記憶體控制器，用以控制資料存取及儲存位置之定址者；複數個快閃\n記憶體所構成之快閃記憶體陣列，用以儲存資料者；及一電源，用以提供快閃記憶體\n控制器及快閃記憶體陣列之工作電壓。2.如申請專利範圍第１項所述之一種固態碟模\n組，其中之 IDE介面可與電源插頭形成一體之介面連接結構者。」觀諸引證案記載：\n「... These and additional objects are accomplished by improvements in the\narchitecture of a system of EEprom  chips, and the circuits and techniques\ntherein. According to one aspect of the present invention, an array of\nFlash EEprom cells on a chip is organized into sectors such that all cells\nwithin each sector are erasable at once. A Flash EEprom memory system\ncomprises one or more Flash EEprom chips under the control of a controller.\nThe invention allows any combination of sectors among the chips to be\nselected and then erased simultaneously. This is faster and more efficient\nthan prior art schemes where all the sectors must be erased every time or\nonly one sector at a time can be erased.．．．．．FIG.2 illustrates\nschematically selected multiple sectors for erase. A Flash EEprom system\nincludes one or more Flash EEprom chips such as 201,203,205. They are in\ncommunication with a controller 31 through lines 209. Typically, the\ncontroller 31 is itself in communication with a microprocessor system（not\nshown）. The memory in each Flash EEprom chip is partitioned into sectors\nwhere all memory cells within a sector are erasable together. For example,\neach sector may have 512 byte（i.e.512×8 cells） available to the user,\nand a chip may have 1024 sectors. Each sector is individually addressable,\nand may be selected, such as sectors 211,213,215,217 in a  multiple sector\nerase. As illustrated in FIG.2, the  selected  sectors may be confined to\none EEprom chip or be  distributed  among several chips  in a system. The\nsectors that were selected will all be erased together. This  capability\nwill allow the memory and system of the present invention to operate much\nfaster than the prior art architectures.．．．」這些和額外的目標達成，是藉\n由改進「電子式可消除可程式化唯讀記憶體」系統架構、線路和技術。根據本創作之\n一觀點，一顆晶粒內之快閃記憶體分子陣列被架構成數個區段，如此每個區段內所有\n分子可被同時消除資料。一個快閃記憶體系統由一個控制器控制一個或多個快閃記憶\n體顆粒。本創作允許選取所有顆粒間任何區段的各種組合，然後同時消除所有被選取\n區段之內部資料。這樣使得整體架構較以往架構更快且有效率。以往架構是每次所有\n區段都必須被消除資料，或一次只能消除一個區段的資料。．．．圖二以圖示說明被\n選定要消除資料的數個區段。一個快閃記憶體系統包括一個或多個快閃記憶體顆粒，\n如 201、203、205所示。這些快閃記憶體藉由線路 209與控制晶片31聯繫。一般而言\n，控制晶片31本身就與一個微處理機系統聯繫（本圖未顯示）。每一顆快閃記憶體內\n的記憶體都被分割成一個個的區區內所有記憶體分子所儲存的資料是同時被消\n除的。例如，每一區段可能有 512個位元組的容量（即512×8個分子），每一個快閃\n記憶體顆粒可能有1024個區區可被各別定址︱且可被選取，例如在一個多\n區段的資料消除作業中，區段 211、213、215、217 被選取為資料要被消除的區段。\n如圖二所示，被選取的區段可以是在同一顆快閃記憶體顆粒上，也可以是分佈在同一\n系統之數顆快閃記憶體顆粒中。被選取之區段內部資料將被同時消除。這種能力使得\n目前這種發明的記憶體和系統能夠較從前的架構操作更加快速。引證案既已揭示其快\n閃記憶體系統具有如系爭案包括多個快閃記憶體，並藉由線路與控制晶片聯繫，以控\n制資料存取及儲存位置之定址，足徵系爭案係運用引證案既有之技術與知識。二、系\n爭案所設之相容於一般電腦工業標準之四十個接點之 IDE介面插頭或電源插頭，則為\n習知插頭顯而易知之附加。其將 IDE介面與電源插頭籠統的形成一體之介面連接結構\n或直立連接結構，難稱有空間型態上之創新，且為熟習該項技術者所能輕易完成，未\n能增進功效，不具進步性。三、上訴人於系爭案之專利說明書中載明：「有鑑於此，\n創作者即亟思改進之法，經多方考量與設計後，終完成本創作「固態碟模組」，主要\n係使用固態製程（Solid State Process ）之快閃記憶體元件所製成之記憶體模組，\n結合標準之 IDE介面插槽，利用其耐震、省電、體積小之優點，使其得以應用於一般\n桌上型電腦之主機板上．．．」，與上訴人嗣於訴願程序及原訴訟程序中所稱：「系\n爭案之設計規格主要用於工業用電腦」不符。四、上訴人於訴願程序中所稱之美國檢\n索報告中未見有引證案，足見系爭案與引證案並非同一專利云云，暨於原訴訟程序中\n訴稱之系爭案亦曾向美國申請專利並經核准（第0000000號），與引證案同為\n美國專利，足見系爭案在美國不存在著所謂「不具進步性」的問題，況且迄今年餘，\n未見引證案之專利權人在美國對該對應美國專利提起「無效之訴」，是被上訴人之審\n查標準實失之嚴苛云云，姑不論引證案或該對應美國專利是否與系爭案完全相同，因\n各國專利制度及法律規定互異，尚難執為系爭案亦應准予專利之論據。上訴人之陳詞\n均不可採，則被上訴人因認系爭案係運用申請前既有之技術或知識，而為熟習該項技\n術者所能輕易完成且未能增進功效，而為「舉發成立，應撤銷專利權」之處分，揆諸\n專利法第九十七條、第九十八條第二項規定，並無違誤，訴願決定予以維持，亦無不\n合。上訴人訴請撤銷訴願決定及原處分，並命被上訴人為舉發不成立之審定，均無理\n由，因將訴願決定及原處分維持，並駁回上訴人在原審之訴，核無違誤。上訴意旨謂\n原判決有違進步性比對原則，有違專利法相關規定云云，然查引證案揭示其快閃記憶\n體系統，包括多個記憶體，藉由線路與控制晶片聯繫，足以控制資料存取及儲存位置\n之定址，而系爭專利，其接點之 IDE介面插頭等，則為熟習該項技術者所能輕易完成\n，且未能增進功效，不具進步性，原判決均已論述甚詳，上訴人所稱尚非可採。又本\n件雖涉及專門知識，惟依卷存資料已足為心證，核無以言詞說明之必要，上訴人聲請\n行言詞辯論，尚非必要。上訴人所指各節難認有理由，應予駁回。\n據上論結，本件上訴為無理由，爰依行政訴訟法第二百五十五條第一項、第九十八條\n第三項前段，判決如主文。\n中    華    民    國    九十三      年      八        月    三十一      日\n                    最 高 行 政 法 院  第 四 庭\n                                審 判 長 法  官      徐  樹  海\n                                         法  官      黃  合  文\n                                         法  官      高  啟  燦\n                                         法  官      吳  錦  龍\n                                         法  官      林  茂  權\n右  正  本  證  明  與  原  本  無  異\n                                         法院書記官  莊  俊  亨\n中    華    民    國    九十三      年      八        月    三十一      日\n",
  "structure": {
    "main": "上訴駁回。\n上訴審訴訟費用由上訴人負擔。",
    "reason": "本件上訴人主張：一、引證案係提供一種「快閃電子式可消除可程式化唯讀記憶體系\n統」，由其申請專利範圍之第 1項、第17項及第35項等獨立項觀之，所請求者分別為\n：包括一處理器及一記憶體系統之電腦系統的操作方法、於一卡上可連接至一電腦主\n機系統的記憶體系統，包括一處理器及一記憶體之電腦系統。固然前述之三項申請專\n利範圍內揭示出多個快閃記憶體及一控制晶片，唯尚有其他的必備元件，例如：處理\n器，始能完成所請求之操作方法、電腦系統和記憶體系統。反觀系爭案係一種固態碟\n模組，如引證案之處理器則非必要，因此，系爭案與引證案間在元件之比對上，並非\n全然相同，此點被上訴人卻從未論及，有待商榷。二、在原審之被告參加人所檢附之\n舉發證據中並未揭示有如系爭案由標準 IDE介面插頭、電源插頭、快閃記憶體控制器\n及複數個快閃記憶體所組合而成之固態碟模組，足見系爭案確實具有新穎性。揆諸原\n判決理由僅在引證案中舉證出控制晶片及複數個快閃記憶體，而並未引證出系爭案另\n兩項重要元件：「IDE 介面插頭及電源插頭」，而被上訴人、訴願機關及原審在無法\n舉證系爭案之兩必備元件之書面證據下，即聲稱該兩元件係為熟悉該項技術者所能輕\n易完成，未能增進功效之說詞，實難以自圓其說，並背離被上訴人所發行之「專利審\n查基準」所規範之判斷方式。三、按目前個人電腦不論是桌上型或攜帶型所採用之主\n機板所採用介面均為 IDE介面，由系爭案所構成之「固態碟模組」因具備資料儲存功\n能，因此可將之視為如同硬碟機之資料儲存裝置。其與主機板連結時，係直接將其ID\nE介面插頭嵌插主機板之IDE插槽，此舉可免除習知之排線連接，以及硬碟機固設於機\n體之繁瑣組裝方式，自屬功效之增進。而系爭案與主機板結合不同於動態隨機存取記\n憶體（DRAM）或同步型動態隨機存取記憶體（SDRAM ）在於，系爭案內所儲存之資料\n不會因切斷電源而消失，而具有資料儲存裝置之功能。因此，基於系爭案具上述之「\n耐震（非硬碟之運轉讀取方式）、省電及體積小的優點」，而可將系爭案之資料儲存\n裝置運用於工業用電腦。此舉在系爭案申請之前，從未有的一種固態製程之 IDE介面\n資料儲存裝置可分別使用於個人用電腦及工業用電腦系統之中，自屬功效之增進。尤\n有進者，系爭案係採直立連接機構與主機板連結，此舉確實不佔用主機板之水平空間\n，而有利於其縮小化。唯此種直立連接方式，在目前之 IDE介面系統下欲連接兩物品\n，例如主機板及硬碟機仍以排線作為串接之連接方式言，除可免除排線之設置外，於\n申請當時亦從未實施，堪稱一IDE 介面連接方式之一大突破。因此，上訴人於訴願理\n由及行政訴訟中稱系爭案之設計規格主要用於工業用電腦，並無相悖之處。四、上訴\n人所提之系爭案之美國發明專利申請案已取得美國第0000000號專利案，是基\n於唯一據證為美國0000000號專利案，兩者之國際分類Int.CI為G06F 11/00和\nG06F 13/14，屬於相似技術。唯系爭案在參考文獻（References Cited）欄位並未引\n證出該引證案，足見上訴人之上訴理由與美國審查委員之觀點相一致。固然各國專利\n制度及法律規定互異，唯就新穎性及進步性（創作性）之專利要件認定，基於 WTO和\nWIPO精神，堪稱各國專利審查已逐漸相調和之原則下，原判決理由在未能引證出具有\nIDE 介面插頭及電源插頭之固態碟模組之書面證據，即片面認定系爭案不具進步性，\n自屬背離國際潮流，而非「各國專利制度及法律規定互異」所可搪塞，因此，上訴人\n認原判決理由實有待商榷，請廢棄原判決，並撤銷原處分及訴願決定等語。\n被上訴人則以：上訴理由稱系爭專利之構造與引證案不同，且具空間型態之創新及功\n效之增進云云。惟查引證案揭示其快閃記憶體系統具有如系爭專利包括多個快閃記憶\n體，並藉由線路與控制晶片聯繫，以控制資料存取及儲存位置之定址等。系爭專利係\n運用引證案既有之技術與知識，而系爭專利所設之相容於一般電腦工業標準之四十個\n接點之IDE介面插頭或電源插頭，皆為習知插頭之顯而易知附加，其將IDE介面與電源\n插頭籠統的形成一體之介面連接結構或直立連接結構，難稱有空間型態上之創新，且\n為熟習該項技術者所能輕易完成，未能增進功效，不具進步性，請判決駁回上訴等語\n，資為抗辯。\n參加人慧榮科技股份有限公司未提出答辯狀。\n本院按凡對物品之形狀、構造或裝置之創作或改良，而可供產業上利用者，得依法申\n請取得新型專利，固為審定當時（下同）專利法第九十七條暨第九十八條第一項所明\n定。惟其新型如「係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完\n成且未能增進功效時」，仍不得依法申請取得新型專利，復為同法第九十八條第二項\n所明定。本件上訴人前於民國（以下同）八十七年八月二十六日以「固態碟模組」向\n前經濟部中央標準局（八十八年一月二十六日改制為智慧財產局）申請新型專利，經\n該局編為第00000000號審查，准予專利，並於公告期滿後，發給新型第一五\n八二一九號專利證書（以下簡稱系爭案）。嗣參加人以其不符新型專利要件，對之提\n起舉發，並檢具舉發證據附件一、二為西元一九九七年二月十一日公告之美國第00\n00000號專利案（以下簡稱引證案）及其部分中譯本、附件三為研華科技產品簡\n介刊物Solut ion Guide vol.71、附件四為西元一九九七年一月出刊第二一○期電子\n情報為證據。案經被上訴人審查，於九十年九月二十日以（九○）智專三（二）○四\n○二四字第○九○八九○○一七二二號專利舉發審定書為「舉發成立，應撤銷專利權\n」之處分。上訴人不服，循序提起行政訴訟。原審斟酌全辯論意旨及調查證據之結果\n，以：查：一、系爭案之申請專利範圍記載：「1.一種固態碟模組，係應用快閃記憶\n體（Flash Memory）所構成之用以儲存資料之記憶體模組，其特徵在於具有：相容於\n一般電腦工業標準之四十個接點之 IDE介面插頭，並採用與主機板面相垂直之直立連\n接機構，用以連接主機板而輸出入資料，且不佔用主機板之水平空間者；一單晶片控\n制器為主之快閃記憶體控制器，用以控制資料存取及儲存位置之定址者；複數個快閃\n記憶體所構成之快閃記憶體陣列，用以儲存資料者；及一電源，用以提供快閃記憶體\n控制器及快閃記憶體陣列之工作電壓。2.如申請專利範圍第１項所述之一種固態碟模\n組，其中之 IDE介面可與電源插頭形成一體之介面連接結構者。」觀諸引證案記載：\n「... These and additional objects are accomplished by improvements in the\narchitecture of a system of EEprom  chips, and the circuits and techniques\ntherein. According to one aspect of the present invention, an array of\nFlash EEprom cells on a chip is organized into sectors such that all cells\nwithin each sector are erasable at once. A Flash EEprom memory system\ncomprises one or more Flash EEprom chips under the control of a controller.\nThe invention allows any combination of sectors among the chips to be\nselected and then erased simultaneously. This is faster and more efficient\nthan prior art schemes where all the sectors must be erased every time or\nonly one sector at a time can be erased.．．．．．FIG.2 illustrates\nschematically selected multiple sectors for erase. A Flash EEprom system\nincludes one or more Flash EEprom chips such as 201,203,205. They are in\ncommunication with a controller 31 through lines 209. Typically, the\ncontroller 31 is itself in communication with a microprocessor system（not\nshown）. The memory in each Flash EEprom chip is partitioned into sectors\nwhere all memory cells within a sector are erasable together. For example,\neach sector may have 512 byte（i.e.512×8 cells） available to the user,\nand a chip may have 1024 sectors. Each sector is individually addressable,\nand may be selected, such as sectors 211,213,215,217 in a  multiple sector\nerase. As illustrated in FIG.2, the  selected  sectors may be confined to\none EEprom chip or be  distributed  among several chips  in a system. The\nsectors that were selected will all be erased together. This  capability\nwill allow the memory and system of the present invention to operate much\nfaster than the prior art architectures.．．．」這些和額外的目標達成，是藉\n由改進「電子式可消除可程式化唯讀記憶體」系統架構、線路和技術。根據本創作之\n一觀點，一顆晶粒內之快閃記憶體分子陣列被架構成數個區段，如此每個區段內所有\n分子可被同時消除資料。一個快閃記憶體系統由一個控制器控制一個或多個快閃記憶\n體顆粒。本創作允許選取所有顆粒間任何區段的各種組合，然後同時消除所有被選取\n區段之內部資料。這樣使得整體架構較以往架構更快且有效率。以往架構是每次所有\n區段都必須被消除資料，或一次只能消除一個區段的資料。．．．圖二以圖示說明被\n選定要消除資料的數個區段。一個快閃記憶體系統包括一個或多個快閃記憶體顆粒，\n如 201、203、205所示。這些快閃記憶體藉由線路 209與控制晶片31聯繫。一般而言\n，控制晶片31本身就與一個微處理機系統聯繫（本圖未顯示）。每一顆快閃記憶體內\n的記憶體都被分割成一個個的區區內所有記憶體分子所儲存的資料是同時被消\n除的。例如，每一區段可能有 512個位元組的容量（即512×8個分子），每一個快閃\n記憶體顆粒可能有1024個區區可被各別定址︱且可被選取，例如在一個多\n區段的資料消除作業中，區段 211、213、215、217 被選取為資料要被消除的區段。\n如圖二所示，被選取的區段可以是在同一顆快閃記憶體顆粒上，也可以是分佈在同一\n系統之數顆快閃記憶體顆粒中。被選取之區段內部資料將被同時消除。這種能力使得\n目前這種發明的記憶體和系統能夠較從前的架構操作更加快速。引證案既已揭示其快\n閃記憶體系統具有如系爭案包括多個快閃記憶體，並藉由線路與控制晶片聯繫，以控\n制資料存取及儲存位置之定址，足徵系爭案係運用引證案既有之技術與知識。二、系\n爭案所設之相容於一般電腦工業標準之四十個接點之 IDE介面插頭或電源插頭，則為\n習知插頭顯而易知之附加。其將 IDE介面與電源插頭籠統的形成一體之介面連接結構\n或直立連接結構，難稱有空間型態上之創新，且為熟習該項技術者所能輕易完成，未\n能增進功效，不具進步性。三、上訴人於系爭案之專利說明書中載明：「有鑑於此，\n創作者即亟思改進之法，經多方考量與設計後，終完成本創作「固態碟模組」，主要\n係使用固態製程（Solid State Process ）之快閃記憶體元件所製成之記憶體模組，\n結合標準之 IDE介面插槽，利用其耐震、省電、體積小之優點，使其得以應用於一般\n桌上型電腦之主機板上．．．」，與上訴人嗣於訴願程序及原訴訟程序中所稱：「系\n爭案之設計規格主要用於工業用電腦」不符。四、上訴人於訴願程序中所稱之美國檢\n索報告中未見有引證案，足見系爭案與引證案並非同一專利云云，暨於原訴訟程序中\n訴稱之系爭案亦曾向美國申請專利並經核准（第0000000號），與引證案同為\n美國專利，足見系爭案在美國不存在著所謂「不具進步性」的問題，況且迄今年餘，\n未見引證案之專利權人在美國對該對應美國專利提起「無效之訴」，是被上訴人之審\n查標準實失之嚴苛云云，姑不論引證案或該對應美國專利是否與系爭案完全相同，因\n各國專利制度及法律規定互異，尚難執為系爭案亦應准予專利之論據。上訴人之陳詞\n均不可採，則被上訴人因認系爭案係運用申請前既有之技術或知識，而為熟習該項技\n術者所能輕易完成且未能增進功效，而為「舉發成立，應撤銷專利權」之處分，揆諸\n專利法第九十七條、第九十八條第二項規定，並無違誤，訴願決定予以維持，亦無不\n合。上訴人訴請撤銷訴願決定及原處分，並命被上訴人為舉發不成立之審定，均無理\n由，因將訴願決定及原處分維持，並駁回上訴人在原審之訴，核無違誤。上訴意旨謂\n原判決有違進步性比對原則，有違專利法相關規定云云，然查引證案揭示其快閃記憶\n體系統，包括多個記憶體，藉由線路與控制晶片聯繫，足以控制資料存取及儲存位置\n之定址，而系爭專利，其接點之 IDE介面插頭等，則為熟習該項技術者所能輕易完成\n，且未能增進功效，不具進步性，原判決均已論述甚詳，上訴人所稱尚非可採。又本\n件雖涉及專門知識，惟依卷存資料已足為心證，核無以言詞說明之必要，上訴人聲請\n行言詞辯論，尚非必要。上訴人所指各節難認有理由，應予駁回。\n據上論結，本件上訴為無理由，爰依行政訴訟法第二百五十五條第一項、第九十八條\n第三項前段，判決如主文。"
  },
  "search": "最高行政法院判決九十三年度判字第一一○七號上訴人勁永國際股份有限公司代表人甲○○訴訟代理人丁○○被上訴人經濟部智慧財產局代表人丙○○參加人慧榮科技股份有限公司代表人乙○○右當事人間因新型專利舉發事件，上訴人不服中華民國九十二年四月二十三日臺北高等行政法院九十一年度訴字第九八六號判決，提起上訴。本院判決如左：主文上訴駁回。上訴審訴訟費用由上訴人負擔。理由本件上訴人主張：一、引證案係提供一種「快閃電子式可消除可程式化唯讀記憶體系統」，由其申請專利範圍之第1項、第17項及第35項等獨立項觀之，所請求者分別為：包括一處理器及一記憶體系統之電腦系統的操作方法、於一卡上可連接至一電腦主機系統的記憶體系統，包括一處理器及一記憶體之電腦系統。固然前述之三項申請專利範圍內揭示出多個快閃記憶體及一控制晶片，唯尚有其他的必備元件，例如：處理器，始能完成所請求之操作方法、電腦系統和記憶體系統。反觀系爭案係一種固態碟模組，如引證案之處理器則非必要，因此，系爭案與引證案間在元件之比對上，並非全然相同，此點被上訴人卻從未論及，有待商榷。二、在原審之被告參加人所檢附之舉發證據中並未揭示有如系爭案由標準IDE介面插頭、電源插頭、快閃記憶體控制器及複數個快閃記憶體所組合而成之固態碟模組，足見系爭案確實具有新穎性。揆諸原判決理由僅在引證案中舉證出控制晶片及複數個快閃記憶體，而並未引證出系爭案另兩項重要元件：「IDE介面插頭及電源插頭」，而被上訴人、訴願機關及原審在無法舉證系爭案之兩必備元件之書面證據下，即聲稱該兩元件係為熟悉該項技術者所能輕易完成，未能增進功效之說詞，實難以自圓其說，並背離被上訴人所發行之「專利審查基準」所規範之判斷方式。三、按目前個人電腦不論是桌上型或攜帶型所採用之主機板所採用介面均為IDE介面，由系爭案所構成之「固態碟模組」因具備資料儲存功能，因此可將之視為如同硬碟機之資料儲存裝置。其與主機板連結時，係直接將其IDE介面插頭嵌插主機板之IDE插槽，此舉可免除習知之排線連接，以及硬碟機固設於機體之繁瑣組裝方式，自屬功效之增進。而系爭案與主機板結合不同於動態隨機存取記憶體（DRAM）或同步型動態隨機存取記憶體（SDRAM）在於，系爭案內所儲存之資料不會因切斷電源而消失，而具有資料儲存裝置之功能。因此，基於系爭案具上述之「耐震（非硬碟之運轉讀取方式）、省電及體積小的優點」，而可將系爭案之資料儲存裝置運用於工業用電腦。此舉在系爭案申請之前，從未有的一種固態製程之IDE介面資料儲存裝置可分別使用於個人用電腦及工業用電腦系統之中，自屬功效之增進。尤有進者，系爭案係採直立連接機構與主機板連結，此舉確實不佔用主機板之水平空間，而有利於其縮小化。唯此種直立連接方式，在目前之IDE介面系統下欲連接兩物品，例如主機板及硬碟機仍以排線作為串接之連接方式言，除可免除排線之設置外，於申請當時亦從未實施，堪稱一IDE介面連接方式之一大突破。因此，上訴人於訴願理由及行政訴訟中稱系爭案之設計規格主要用於工業用電腦，並無相悖之處。四、上訴人所提之系爭案之美國發明專利申請案已取得美國第0000000號專利案，是基於唯一據證為美國0000000號專利案，兩者之國際分類Int.CI為G06F11/00和G06F13/14，屬於相似技術。唯系爭案在參考文獻（ReferencesCited）欄位並未引證出該引證案，足見上訴人之上訴理由與美國審查委員之觀點相一致。固然各國專利制度及法律規定互異，唯就新穎性及進步性（創作性）之專利要件認定，基於WTO和WIPO精神，堪稱各國專利審查已逐漸相調和之原則下，原判決理由在未能引證出具有IDE介面插頭及電源插頭之固態碟模組之書面證據，即片面認定系爭案不具進步性，自屬背離國際潮流，而非「各國專利制度及法律規定互異」所可搪塞，因此，上訴人認原判決理由實有待商榷，請廢棄原判決，並撤銷原處分及訴願決定等語。被上訴人則以：上訴理由稱系爭專利之構造與引證案不同，且具空間型態之創新及功效之增進云云。惟查引證案揭示其快閃記憶體系統具有如系爭專利包括多個快閃記憶體，並藉由線路與控制晶片聯繫，以控制資料存取及儲存位置之定址等。系爭專利係運用引證案既有之技術與知識，而系爭專利所設之相容於一般電腦工業標準之四十個接點之IDE介面插頭或電源插頭，皆為習知插頭之顯而易知附加，其將IDE介面與電源插頭籠統的形成一體之介面連接結構或直立連接結構，難稱有空間型態上之創新，且為熟習該項技術者所能輕易完成，未能增進功效，不具進步性，請判決駁回上訴等語，資為抗辯。參加人慧榮科技股份有限公司未提出答辯狀。本院按凡對物品之形狀、構造或裝置之創作或改良，而可供產業上利用者，得依法申請取得新型專利，固為審定當時（下同）專利法第九十七條暨第九十八條第一項所明定。惟其新型如「係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效時」，仍不得依法申請取得新型專利，復為同法第九十八條第二項所明定。本件上訴人前於民國（以下同）八十七年八月二十六日以「固態碟模組」向前經濟部中央標準局（八十八年一月二十六日改制為智慧財產局）申請新型專利，經該局編為第00000000號審查，准予專利，並於公告期滿後，發給新型第一五八二一九號專利證書（以下簡稱系爭案）。嗣參加人以其不符新型專利要件，對之提起舉發，並檢具舉發證據附件一、二為西元一九九七年二月十一日公告之美國第0000000號專利案（以下簡稱引證案）及其部分中譯本、附件三為研華科技產品簡介刊物SolutionGuidevol.71、附件四為西元一九九七年一月出刊第二一○期電子情報為證據。案經被上訴人審查，於九十年九月二十日以（九○）智專三（二）○四○二四字第○九○八九○○一七二二號專利舉發審定書為「舉發成立，應撤銷專利權」之處分。上訴人不服，循序提起行政訴訟。原審斟酌全辯論意旨及調查證據之結果，以：查：一、系爭案之申請專利範圍記載：「1.一種固態碟模組，係應用快閃記憶體（FlashMemory）所構成之用以儲存資料之記憶體模組，其特徵在於具有：相容於一般電腦工業標準之四十個接點之IDE介面插頭，並採用與主機板面相垂直之直立連接機構，用以連接主機板而輸出入資料，且不佔用主機板之水平空間者；一單晶片控制器為主之快閃記憶體控制器，用以控制資料存取及儲存位置之定址者；複數個快閃記憶體所構成之快閃記憶體陣列，用以儲存資料者；及一電源，用以提供快閃記憶體控制器及快閃記憶體陣列之工作電壓。2.如申請專利範圍第１項所述之一種固態碟模組，其中之IDE介面可與電源插頭形成一體之介面連接結構者。」觀諸引證案記載：「...TheseandadditionalobjectsareaccomplishedbyimprovementsinthearchitectureofasystemofEEpromchips,andthecircuitsandtechniquestherein.Accordingtooneaspectofthepresentinvention,anarrayofFlashEEpromcellsonachipisorganizedintosectorssuchthatallcellswithineachsectorareerasableatonce.AFlashEEprommemorysystemcomprisesoneormoreFlashEEpromchipsunderthecontrolofacontroller.Theinventionallowsanycombinationofsectorsamongthechipstobeselectedandthenerasedsimultaneously.Thisisfasterandmoreefficientthanpriorartschemeswhereallthesectorsmustbeerasedeverytimeoronlyonesectoratatimecanbeerased.．．．．．FIG.2illustratesschematicallyselectedmultiplesectorsforerase.AFlashEEpromsystemincludesoneormoreFlashEEpromchipssuchas201,203,205.Theyareincommunicationwithacontroller31throughlines209.Typically,thecontroller31isitselfincommunicationwithamicroprocessorsystem（notshown）.ThememoryineachFlashEEpromchipispartitionedintosectorswhereallmemorycellswithinasectorareerasabletogether.Forexample,eachsectormayhave512byte（i.e.512×8cells）availabletotheuser,andachipmayhave1024sectors.Eachsectorisindividuallyaddressable,andmaybeselected,suchassectors211,213,215,217inamultiplesectorerase.AsillustratedinFIG.2,theselectedsectorsmaybeconfinedtooneEEpromchiporbedistributedamongseveralchipsinasystem.Thesectorsthatwereselectedwillallbeerasedtogether.Thiscapabilitywillallowthememoryandsystemofthepresentinventiontooperatemuchfasterthanthepriorartarchitectures.．．．」這些和額外的目標達成，是藉由改進「電子式可消除可程式化唯讀記憶體」系統架構、線路和技術。根據本創作之一觀點，一顆晶粒內之快閃記憶體分子陣列被架構成數個區段，如此每個區段內所有分子可被同時消除資料。一個快閃記憶體系統由一個控制器控制一個或多個快閃記憶體顆粒。本創作允許選取所有顆粒間任何區段的各種組合，然後同時消除所有被選取區段之內部資料。這樣使得整體架構較以往架構更快且有效率。以往架構是每次所有區段都必須被消除資料，或一次只能消除一個區段的資料。．．．圖二以圖示說明被選定要消除資料的數個區段。一個快閃記憶體系統包括一個或多個快閃記憶體顆粒，如201、203、205所示。這些快閃記憶體藉由線路209與控制晶片31聯繫。一般而言，控制晶片31本身就與一個微處理機系統聯繫（本圖未顯示）。每一顆快閃記憶體內的記憶體都被分割成一個個的區區內所有記憶體分子所儲存的資料是同時被消除的。例如，每一區段可能有512個位元組的容量（即512×8個分子），每一個快閃記憶體顆粒可能有1024個區區可被各別定址︱且可被選取，例如在一個多區段的資料消除作業中，區段211、213、215、217被選取為資料要被消除的區段。如圖二所示，被選取的區段可以是在同一顆快閃記憶體顆粒上，也可以是分佈在同一系統之數顆快閃記憶體顆粒中。被選取之區段內部資料將被同時消除。這種能力使得目前這種發明的記憶體和系統能夠較從前的架構操作更加快速。引證案既已揭示其快閃記憶體系統具有如系爭案包括多個快閃記憶體，並藉由線路與控制晶片聯繫，以控制資料存取及儲存位置之定址，足徵系爭案係運用引證案既有之技術與知識。二、系爭案所設之相容於一般電腦工業標準之四十個接點之IDE介面插頭或電源插頭，則為習知插頭顯而易知之附加。其將IDE介面與電源插頭籠統的形成一體之介面連接結構或直立連接結構，難稱有空間型態上之創新，且為熟習該項技術者所能輕易完成，未能增進功效，不具進步性。三、上訴人於系爭案之專利說明書中載明：「有鑑於此，創作者即亟思改進之法，經多方考量與設計後，終完成本創作「固態碟模組」，主要係使用固態製程（SolidStateProcess）之快閃記憶體元件所製成之記憶體模組，結合標準之IDE介面插槽，利用其耐震、省電、體積小之優點，使其得以應用於一般桌上型電腦之主機板上．．．」，與上訴人嗣於訴願程序及原訴訟程序中所稱：「系爭案之設計規格主要用於工業用電腦」不符。四、上訴人於訴願程序中所稱之美國檢索報告中未見有引證案，足見系爭案與引證案並非同一專利云云，暨於原訴訟程序中訴稱之系爭案亦曾向美國申請專利並經核准（第0000000號），與引證案同為美國專利，足見系爭案在美國不存在著所謂「不具進步性」的問題，況且迄今年餘，未見引證案之專利權人在美國對該對應美國專利提起「無效之訴」，是被上訴人之審查標準實失之嚴苛云云，姑不論引證案或該對應美國專利是否與系爭案完全相同，因各國專利制度及法律規定互異，尚難執為系爭案亦應准予專利之論據。上訴人之陳詞均不可採，則被上訴人因認系爭案係運用申請前既有之技術或知識，而為熟習該項技術者所能輕易完成且未能增進功效，而為「舉發成立，應撤銷專利權」之處分，揆諸專利法第九十七條、第九十八條第二項規定，並無違誤，訴願決定予以維持，亦無不合。上訴人訴請撤銷訴願決定及原處分，並命被上訴人為舉發不成立之審定，均無理由，因將訴願決定及原處分維持，並駁回上訴人在原審之訴，核無違誤。上訴意旨謂原判決有違進步性比對原則，有違專利法相關規定云云，然查引證案揭示其快閃記憶體系統，包括多個記憶體，藉由線路與控制晶片聯繫，足以控制資料存取及儲存位置之定址，而系爭專利，其接點之IDE介面插頭等，則為熟習該項技術者所能輕易完成，且未能增進功效，不具進步性，原判決均已論述甚詳，上訴人所稱尚非可採。又本件雖涉及專門知識，惟依卷存資料已足為心證，核無以言詞說明之必要，上訴人聲請行言詞辯論，尚非必要。上訴人所指各節難認有理由，應予駁回。據上論結，本件上訴為無理由，爰依行政訴訟法第二百五十五條第一項、第九十八條第三項前段，判決如主文。中華民國九十三年八月三十一日最高行政法院第四庭審判長法官徐樹海法官黃合文法官高啟燦法官吳錦龍法官林茂權右正本證明與原本無異法院書記官莊俊亨中華民國九十三年八月三十一日",
  "characters": {
    "judges": [
      "徐樹海",
      "黃合文",
      "高啟燦",
      "吳錦龍",
      "林茂權"
    ],
    "prosecutors": [

    ],
    "lawyers": [

    ],
    "clerks": [
      "法院"
    ],
    "plaintiffs": [

    ],
    "defendants": [

    ],
    "prosecutor_office": [

    ],
    "creditors": [

    ],
    "debtors": [

    ],
    "judicial_associate_officer": [

    ]
  },
  "adjudged_at": "2004-08-31",
  "created_at": "2016-02-06 03:03:52",
  "updated_at": "2016-02-06 03:03:52"
}