module(
clk,rst_n,A,
F,G
);

input clk,rst_n,A;
output F,G;
reg[1:0] state;

parameter Idle=2'b00, Start=2'b01, Stop=2'b10, Clear=2'b11;




endmodule