Fitter report for bitTest
Sat Apr 27 02:30:38 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Sat Apr 27 02:30:38 2013    ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; bitTest                                  ;
; Top-level Entity Name              ; bitTest                                  ;
; Family                             ; Cyclone IV E                             ;
; Device                             ; EP4CE115F29C7                            ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,686 / 114,480 ( 3 % )                  ;
;     Total combinational functions  ; 3,097 / 114,480 ( 3 % )                  ;
;     Dedicated logic registers      ; 2,092 / 114,480 ( 2 % )                  ;
; Total registers                    ; 2209                                     ;
; Total pins                         ; 145 / 529 ( 27 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 16 / 3,981,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.69        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  24.4%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; GPIO[0]       ; Missing drive strength               ;
; GPIO[1]       ; Missing drive strength               ;
; GPIO[2]       ; Missing drive strength               ;
; GPIO[3]       ; Missing drive strength               ;
; GPIO[4]       ; Missing drive strength               ;
; GPIO[5]       ; Missing drive strength               ;
; GPIO[6]       ; Missing drive strength               ;
; GPIO[7]       ; Missing drive strength               ;
; GPIO[8]       ; Missing drive strength               ;
; GPIO[9]       ; Missing drive strength               ;
; GPIO[10]      ; Missing drive strength               ;
; GPIO[11]      ; Missing drive strength               ;
; GPIO[12]      ; Missing drive strength               ;
; GPIO[13]      ; Missing drive strength               ;
; GPIO[14]      ; Missing drive strength               ;
; GPIO[15]      ; Missing drive strength               ;
; GPIO[16]      ; Missing drive strength               ;
; GPIO[17]      ; Missing drive strength               ;
; GPIO[18]      ; Missing drive strength               ;
; GPIO[19]      ; Missing drive strength               ;
; GPIO[20]      ; Missing drive strength               ;
; GPIO[21]      ; Missing drive strength               ;
; GPIO[22]      ; Missing drive strength               ;
; GPIO[23]      ; Missing drive strength               ;
; GPIO[24]      ; Missing drive strength               ;
; GPIO[25]      ; Missing drive strength               ;
; GPIO[26]      ; Missing drive strength               ;
; GPIO[27]      ; Missing drive strength               ;
; GPIO[28]      ; Missing drive strength               ;
; GPIO[29]      ; Missing drive strength               ;
; GPIO[30]      ; Missing drive strength               ;
; GPIO[31]      ; Missing drive strength               ;
; GPIO[32]      ; Missing drive strength               ;
; GPIO[33]      ; Missing drive strength               ;
; GPIO[34]      ; Missing drive strength               ;
; GPIO[35]      ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; Node                                                       ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                               ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                              ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                              ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[0]~_Duplicate_1   ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                  ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[1]~_Duplicate_1   ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[2]~_Duplicate_1   ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                  ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[0]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[1]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[2]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[3]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[4]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[5]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[6]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[7]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[8]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[9]~_Duplicate_1  ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                 ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[10]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[11]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[12]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[13]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[14]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[15]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[16]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[16]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[16]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[16]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[17]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[17]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[17]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[17]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[18]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[18]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[18]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[18]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[19]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[19]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[19]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[19]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[20]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[20]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[20]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[20]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[21]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[21]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[21]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[21]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[22]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[22]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[22]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[22]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[23]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[23]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[23]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[23]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[24]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[24]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[24]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[24]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[25]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[25]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[25]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[25]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[26]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[26]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[26]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[26]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[27]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[27]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[27]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[27]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[28]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[28]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[28]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[28]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[29]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[29]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[29]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[29]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[30]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[30]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[30]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[30]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[31]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[31]~_Duplicate_1 ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[31]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[31]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_dqm[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[2]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_dqm[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[3]~output                                                ; I                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9         ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                 ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[16]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[17]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[18]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[19]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[20]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[21]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[22]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[23]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[24]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[25]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[26]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[27]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[28]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[29]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_31        ; Q                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[30]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_31 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[31]~output                                                ; OE               ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_31 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                   ;                  ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                  ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[16]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[16]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[17]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[17]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[18]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[18]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[19]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[19]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[20]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[20]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[21]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[21]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[22]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[22]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[23]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[23]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[24]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[24]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[25]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[25]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[26]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[26]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[27]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[27]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[28]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[28]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[29]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[29]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[30]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[30]~input                                                 ; O                ;                       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[31]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[31]~input                                                 ; O                ;                       ;
+------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                          ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity  ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; qsysOUt_sdram_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; qsysOUt_sdram_0 ;              ; m_bank[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; qsysOUt_sdram_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5620 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5620 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5397    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 210     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 13      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Kevin/Desktop/ECE4440-master/bitTestFull/bitTest.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,686 / 114,480 ( 3 % )     ;
;     -- Combinational with no register       ; 1594                        ;
;     -- Register only                        ; 589                         ;
;     -- Combinational with a register        ; 1503                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1881                        ;
;     -- 3 input functions                    ; 801                         ;
;     -- <=2 input functions                  ; 415                         ;
;     -- Register only                        ; 589                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2900                        ;
;     -- arithmetic mode                      ; 197                         ;
;                                             ;                             ;
; Total registers*                            ; 2,209 / 117,053 ( 2 % )     ;
;     -- Dedicated logic registers            ; 2,092 / 114,480 ( 2 % )     ;
;     -- I/O registers                        ; 117 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 270 / 7,155 ( 4 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 145 / 529 ( 27 % )          ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 10                          ;
; M9Ks                                        ; 1 / 432 ( < 1 % )           ;
; Total block memory bits                     ; 16 / 3,981,312 ( < 1 % )    ;
; Total block memory implementation bits      ; 9,216 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 10 / 20 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                ;
; Peak interconnect usage (total/H/V)         ; 37% / 37% / 36%             ;
; Maximum fan-out                             ; 1361                        ;
; Highest non-global fan-out                  ; 273                         ;
; Total fan-out                               ; 18331                       ;
; Average fan-out                             ; 3.01                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 3545 / 114480 ( 3 % ) ; 141 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1535                  ; 59                     ; 0                              ;
;     -- Register only                         ; 576                   ; 13                     ; 0                              ;
;     -- Combinational with a register         ; 1434                  ; 69                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 1826                  ; 55                     ; 0                              ;
;     -- 3 input functions                     ; 765                   ; 36                     ; 0                              ;
;     -- <=2 input functions                   ; 378                   ; 37                     ; 0                              ;
;     -- Register only                         ; 576                   ; 13                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 2780                  ; 120                    ; 0                              ;
;     -- arithmetic mode                       ; 189                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 2127                  ; 82                     ; 0                              ;
;     -- Dedicated logic registers             ; 2010 / 114480 ( 2 % ) ; 82 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 234                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 259 / 7155 ( 4 % )    ; 13 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 145                   ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 16                    ; 0                      ; 0                              ;
; Total RAM block bits                         ; 9216                  ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 1 / 432 ( < 1 % )     ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 9 / 24 ( 37 % )       ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 53 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 689                   ; 119                    ; 1                              ;
;     -- Registered Input Connections          ; 578                   ; 92                     ; 0                              ;
;     -- Output Connections                    ; 219                   ; 68                     ; 522                            ;
;     -- Registered Output Connections         ; 1                     ; 67                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 17765                 ; 746                    ; 531                            ;
;     -- Registered Connections                ; 4311                  ; 513                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 200                   ; 185                    ; 523                            ;
;     -- sld_hub:auto_hub                      ; 185                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 523                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 41                    ; 15                     ; 1                              ;
;     -- Output Ports                          ; 56                    ; 33                     ; 2                              ;
;     -- Bidir Ports                           ; 68                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 4                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 22                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 4                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 24                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK2_50 ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1572                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]    ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]    ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]    ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]    ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]     ; AB28  ; 5        ; 115          ; 17           ; 0            ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[10]    ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[11]    ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[12]    ; AB23  ; 5        ; 115          ; 7            ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[13]    ; AA24  ; 5        ; 115          ; 9            ; 21           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[14]    ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[15]    ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[16]    ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[17]    ; Y23   ; 5        ; 115          ; 14           ; 7            ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]     ; AC28  ; 5        ; 115          ; 14           ; 0            ; 53                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]     ; AC27  ; 5        ; 115          ; 15           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]     ; AD27  ; 5        ; 115          ; 13           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]     ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]     ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]     ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]     ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]     ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]     ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe               ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10 ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11 ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12 ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13 ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14 ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15 ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16 ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17 ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18 ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19 ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1  ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20 ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21 ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22 ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23 ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24 ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25 ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26 ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27 ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28 ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29 ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2  ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30 ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_31 ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3  ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4  ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5  ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6  ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7  ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8  ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9  ; -                   ;
; GPIO[0]     ; L22   ; 6        ; 115          ; 62           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[10]    ; B7    ; 8        ; 29           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[11]    ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[12]    ; AH7   ; 3        ; 16           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[13]    ; AG19  ; 4        ; 72           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[14]    ; M24   ; 6        ; 115          ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[15]    ; AF5   ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[16]    ; AE14  ; 3        ; 49           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[17]    ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[18]    ; Y12   ; 3        ; 52           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[19]    ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[1]     ; H10   ; 8        ; 20           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[20]    ; D4    ; 8        ; 1            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[21]    ; AF19  ; 4        ; 83           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[22]    ; AF13  ; 3        ; 42           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[23]    ; L25   ; 6        ; 115          ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[24]    ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[25]    ; E12   ; 8        ; 33           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[26]    ; V26   ; 5        ; 115          ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[27]    ; C9    ; 8        ; 23           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[28]    ; E10   ; 8        ; 18           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[29]    ; F27   ; 6        ; 115          ; 56           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[2]     ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[30]    ; U23   ; 5        ; 115          ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[31]    ; AF17  ; 4        ; 67           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[32]    ; J26   ; 6        ; 115          ; 51           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[33]    ; AG11  ; 3        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[34]    ; AG18  ; 4        ; 69           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[35]    ; J12   ; 8        ; 40           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[3]     ; AB11  ; 3        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[4]     ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[5]     ; H13   ; 8        ; 38           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[6]     ; M28   ; 6        ; 115          ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[7]     ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[8]     ; F12   ; 8        ; 33           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
; GPIO[9]     ; AA26  ; 5        ; 115          ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                              ; Use as regular IO        ; GPIO[29]                ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; GPIO[5]                 ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; GPIO[25]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; GPIO[8]                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; GPIO[10]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 11 / 73 ( 15 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 71 ( 10 % )  ; 3.3V          ; --           ;
; 5        ; 22 / 65 ( 34 % ) ; 3.3V          ; --           ;
; 6        ; 10 / 58 ( 17 % ) ; 3.3V          ; --           ;
; 7        ; 27 / 72 ( 38 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 71 ( 17 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; GPIO[34]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; GPIO[35]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                        ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Name                          ; qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1                                                ;
; PLL mode                      ; Normal                                                                                                             ;
; Compensate clock              ; clock0                                                                                                             ;
; Compensated input/output pins ; --                                                                                                                 ;
; Switchover type               ; --                                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                                                           ;
; Input frequency 1             ; --                                                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                           ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                          ;
; VCO post scale K counter      ; 2                                                                                                                  ;
; VCO frequency control         ; Auto                                                                                                               ;
; VCO phase shift step          ; 250 ps                                                                                                             ;
; VCO multiply                  ; --                                                                                                                 ;
; VCO divide                    ; --                                                                                                                 ;
; Freq min lock                 ; 30.0 MHz                                                                                                           ;
; Freq max lock                 ; 65.02 MHz                                                                                                          ;
; M VCO Tap                     ; 4                                                                                                                  ;
; M Initial                     ; 2                                                                                                                  ;
; M value                       ; 10                                                                                                                 ;
; N value                       ; 1                                                                                                                  ;
; Charge pump current           ; setting 1                                                                                                          ;
; Loop filter resistance        ; setting 27                                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                                                          ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                               ;
; Bandwidth type                ; Medium                                                                                                             ;
; Real time reconfigurable      ; Off                                                                                                                ;
; Scan chain MIF file           ; --                                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                                                ;
; PLL location                  ; PLL_1                                                                                                              ;
; Inclk0 signal                 ; CLOCK_50                                                                                                           ;
; Inclk1 signal                 ; --                                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                      ;
; Inclk1 signal type            ; --                                                                                                                 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------+
; Name                                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                               ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------+
; qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ;
; qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                  ; Library Name ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |bitTest                                                                                    ; 3686 (7)    ; 2092 (0)                  ; 117 (117)     ; 16          ; 1    ; 0            ; 0       ; 0         ; 145  ; 0            ; 1594 (7)     ; 589 (0)           ; 1503 (0)         ; |bitTest                                                                                                                                                                                                                             ;              ;
;    |ArbiterStateMachineNew:arb|                                                             ; 184 (184)   ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 0 (0)             ; 25 (25)          ; |bitTest|ArbiterStateMachineNew:arb                                                                                                                                                                                                  ;              ;
;    |Cache:DCache|                                                                           ; 764 (12)    ; 612 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (12)     ; 227 (0)           ; 385 (0)          ; |bitTest|Cache:DCache                                                                                                                                                                                                                ;              ;
;       |CacheComparer:TagComparer|                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |bitTest|Cache:DCache|CacheComparer:TagComparer                                                                                                                                                                                      ;              ;
;       |CacheMemory:CacheBlock0|                                                             ; 152 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:DCache|CacheMemory:CacheBlock0                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock1|                                                             ; 152 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:DCache|CacheMemory:CacheBlock1                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock2|                                                             ; 152 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:DCache|CacheMemory:CacheBlock2                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock3|                                                             ; 152 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:DCache|CacheMemory:CacheBlock3                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 152 (152)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |Cache_State_Machine:CacheSM|                                                         ; 21 (21)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |bitTest|Cache:DCache|Cache_State_Machine:CacheSM                                                                                                                                                                                    ;              ;
;       |TagLUT:TagBlock|                                                                     ; 108 (108)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 35 (35)           ; 61 (61)          ; |bitTest|Cache:DCache|TagLUT:TagBlock                                                                                                                                                                                                ;              ;
;       |TwoOneMux:AddrOutMux|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |bitTest|Cache:DCache|TwoOneMux:AddrOutMux                                                                                                                                                                                           ;              ;
;       |TwoOneMux:CacheBlockInMux0|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:DCache|TwoOneMux:CacheBlockInMux0                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux1|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:DCache|TwoOneMux:CacheBlockInMux1                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux2|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:DCache|TwoOneMux:CacheBlockInMux2                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux3|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:DCache|TwoOneMux:CacheBlockInMux3                                                                                                                                                                                     ;              ;
;    |Cache:ICache|                                                                           ; 801 (5)     ; 611 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 190 (5)      ; 236 (0)           ; 375 (0)          ; |bitTest|Cache:ICache                                                                                                                                                                                                                ;              ;
;       |CacheComparer:TagComparer|                                                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |bitTest|Cache:ICache|CacheComparer:TagComparer                                                                                                                                                                                      ;              ;
;       |CacheMemory:CacheBlock0|                                                             ; 158 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:ICache|CacheMemory:CacheBlock0                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 158 (158)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock1|                                                             ; 150 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:ICache|CacheMemory:CacheBlock1                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 150 (150)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:ICache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock2|                                                             ; 150 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:ICache|CacheMemory:CacheBlock2                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 150 (150)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:ICache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |CacheMemory:CacheBlock3|                                                             ; 150 (0)     ; 128 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 48 (0)            ; 80 (0)           ; |bitTest|Cache:ICache|CacheMemory:CacheBlock3                                                                                                                                                                                        ;              ;
;          |mw_ramsp_6bd1b000:instanceName0|                                                  ; 150 (150)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 48 (48)           ; 80 (80)          ; |bitTest|Cache:ICache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0                                                                                                                                                        ;              ;
;       |Cache_State_Machine:CacheSM|                                                         ; 21 (21)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |bitTest|Cache:ICache|Cache_State_Machine:CacheSM                                                                                                                                                                                    ;              ;
;       |FourOneMux:CacheBlockOutMux|                                                         ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |bitTest|Cache:ICache|FourOneMux:CacheBlockOutMux                                                                                                                                                                                    ;              ;
;       |TagLUT:TagBlock|                                                                     ; 101 (101)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 44 (44)           ; 52 (52)          ; |bitTest|Cache:ICache|TagLUT:TagBlock                                                                                                                                                                                                ;              ;
;       |TwoOneMux:CacheBlockInMux0|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:ICache|TwoOneMux:CacheBlockInMux0                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux1|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:ICache|TwoOneMux:CacheBlockInMux1                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux2|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:ICache|TwoOneMux:CacheBlockInMux2                                                                                                                                                                                     ;              ;
;       |TwoOneMux:CacheBlockInMux3|                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|Cache:ICache|TwoOneMux:CacheBlockInMux3                                                                                                                                                                                     ;              ;
;    |DecodeStage:DecodeStage|                                                                ; 261 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (0)      ; 0 (0)             ; 94 (0)           ; |bitTest|DecodeStage:DecodeStage                                                                                                                                                                                                     ;              ;
;       |FourOneMux:execMuxExtra|                                                             ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |bitTest|DecodeStage:DecodeStage|FourOneMux:execMuxExtra                                                                                                                                                                             ;              ;
;       |FourOneMux:execMuxInput0|                                                            ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |bitTest|DecodeStage:DecodeStage|FourOneMux:execMuxInput0                                                                                                                                                                            ;              ;
;       |FourOneMux:execMuxInput1|                                                            ; 192 (192)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 94 (94)          ; |bitTest|DecodeStage:DecodeStage|FourOneMux:execMuxInput1                                                                                                                                                                            ;              ;
;       |InstructionUCode:InstructionMicroCode|                                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |bitTest|DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode                                                                                                                                                               ;              ;
;       |TwoOneMux:aluControlMux|                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |bitTest|DecodeStage:DecodeStage|TwoOneMux:aluControlMux                                                                                                                                                                             ;              ;
;       |TwoOneMux:destRegMux|                                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |bitTest|DecodeStage:DecodeStage|TwoOneMux:destRegMux                                                                                                                                                                                ;              ;
;    |ExecuteStage:ExecuteStage|                                                              ; 372 (368)   ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 13 (13)          ; |bitTest|ExecuteStage:ExecuteStage                                                                                                                                                                                                   ;              ;
;       |reg:ccReg|                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |bitTest|ExecuteStage:ExecuteStage|reg:ccReg                                                                                                                                                                                         ;              ;
;    |FlipFlopNew:ackLatch|                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |bitTest|FlipFlopNew:ackLatch                                                                                                                                                                                                        ;              ;
;    |FourOneMux:gledmux|                                                                     ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |bitTest|FourOneMux:gledmux                                                                                                                                                                                                          ;              ;
;    |Instruction_Fetch_Stage:IF_stage|                                                       ; 78 (16)     ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (16)      ; 11 (0)            ; 7 (0)            ; |bitTest|Instruction_Fetch_Stage:IF_stage                                                                                                                                                                                            ;              ;
;       |IF_State_Machine:SM|                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |bitTest|Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM                                                                                                                                                                        ;              ;
;       |Mux_4_to_1:mux_pre_inst|                                                             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |bitTest|Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst                                                                                                                                                                    ;              ;
;       |Mux_4_to_1:mux_pre_maddr|                                                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |bitTest|Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr                                                                                                                                                                   ;              ;
;       |reg:PC|                                                                              ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 11 (11)           ; 5 (5)            ; |bitTest|Instruction_Fetch_Stage:IF_stage|reg:PC                                                                                                                                                                                     ;              ;
;    |MemStage:MemStage|                                                                      ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 16 (0)           ; |bitTest|MemStage:MemStage                                                                                                                                                                                                           ;              ;
;       |Mux_2_to_1:mux|                                                                      ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 16 (16)          ; |bitTest|MemStage:MemStage|Mux_2_to_1:mux                                                                                                                                                                                            ;              ;
;    |Mux_16_to_1:ledmux|                                                                     ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 48 (48)          ; |bitTest|Mux_16_to_1:ledmux                                                                                                                                                                                                          ;              ;
;    |RegisterFile:RegisterFile|                                                              ; 320 (32)    ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (32)      ; 18 (0)            ; 238 (128)        ; |bitTest|RegisterFile:RegisterFile                                                                                                                                                                                                   ;              ;
;       |Decoder:wDecoder|                                                                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |bitTest|RegisterFile:RegisterFile|Decoder:wDecoder                                                                                                                                                                                  ;              ;
;       |RegisterFileRegister:\regArr:0:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:10:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 11 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:10:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:10:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:11:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:11:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:11:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:12:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:12:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:12:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:13:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:13:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:13:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:14:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:14:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:14:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:15:regBlock|                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:15:regBlock                                                                                                                                                          ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:15:regBlock|reg:reggy                                                                                                                                                ;              ;
;       |RegisterFileRegister:\regArr:1:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:1:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:1:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:2:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:2:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:2:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:3:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:3:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:3:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:4:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:4:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:4:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:5:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 13 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:5:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:5:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:6:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:6:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:6:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:7:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:7:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:7:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:8:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:8:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:8:regBlock|reg:reggy                                                                                                                                                 ;              ;
;       |RegisterFileRegister:\regArr:9:regBlock|                                             ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 11 (0)           ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:9:regBlock                                                                                                                                                           ;              ;
;          |reg:reggy|                                                                        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |bitTest|RegisterFile:RegisterFile|RegisterFileRegister:\regArr:9:regBlock|reg:reggy                                                                                                                                                 ;              ;
;    |VarRegister:dataLatch|                                                                  ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 48 (48)          ; |bitTest|VarRegister:dataLatch                                                                                                                                                                                                       ;              ;
;    |qsysOUt:bridgeLOL|                                                                      ; 696 (0)     ; 438 (0)                   ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 68 (0)            ; 370 (0)          ; |bitTest|qsysOUt:bridgeLOL                                                                                                                                                                                                           ;              ;
;       |altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 51 (51)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 4 (4)             ; 36 (36)          ; |bitTest|qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                       ;              ;
;       |altera_merlin_master_translator:bridge_0_avalon_master_translator|                   ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |bitTest|qsysOUt:bridgeLOL|altera_merlin_master_translator:bridge_0_avalon_master_translator                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|      ; 14 (6)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 6 (2)            ; |bitTest|qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                            ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                    ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |bitTest|qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                              ;              ;
;       |altera_merlin_width_adapter:width_adapter_001|                                       ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |bitTest|qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                             ;              ;
;       |altera_merlin_width_adapter:width_adapter|                                           ; 111 (111)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 101 (101)        ; |bitTest|qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter                                                                                                                                                                 ;              ;
;       |altera_reset_controller:rst_controller|                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |bitTest|qsysOUt:bridgeLOL|altera_reset_controller:rst_controller                                                                                                                                                                    ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |bitTest|qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                         ;              ;
;       |qsysOUt_bridge_0:bridge_0|                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_bridge_0:bridge_0                                                                                                                                                                                 ;              ;
;       |qsysOUt_jtag_uart_0:jtag_uart_0|                                                     ; 66 (1)      ; 51 (1)                    ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 10 (1)            ; 41 (0)           ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0                                                                                                                                                                           ;              ;
;          |alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|                          ; 54 (54)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 9 (9)             ; 33 (33)          ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic                                                                                                                   ;              ;
;          |qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|                    ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r                                                                                                             ;              ;
;             |scfifo:rfifo|                                                                  ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                ;              ;
;                |scfifo_jr21:auto_generated|                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                     ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                    ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                ;              ;
;                      |a_fefifo_7cf:fifo_state|                                              ; 11 (5)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (2)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                        ;              ;
;                         |cntr_do7:count_usedw|                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw   ;              ;
;          |qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w                                                                                                             ;              ;
;             |scfifo:wfifo|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                ;              ;
;                |scfifo_jr21:auto_generated|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                     ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                ;              ;
;                      |dpram_nl21:FIFOram|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                             ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1 ;              ;
;       |qsysOUt_rsp_xbar_mux:rsp_xbar_mux|                                                   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                         ;              ;
;       |qsysOUt_sdram_0:sdram_0|                                                             ; 400 (251)   ; 253 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (139)    ; 53 (2)            ; 201 (97)         ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0                                                                                                                                                                                   ;              ;
;          |qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|        ; 167 (167)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 51 (51)           ; 109 (109)        ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module                                                                                                         ;              ;
;       |qsysOUt_up_clocks_0:up_clocks_0|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0                                                                                                                                                                           ;              ;
;          |altpll:DE_Clock_Generator_System|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System                                                                                                                                          ;              ;
;             |altpll_6rb2:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |bitTest|qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated                                                                                                               ;              ;
;    |sld_hub:auto_hub|                                                                       ; 141 (1)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (1)       ; 13 (0)            ; 69 (0)           ; |bitTest|sld_hub:auto_hub                                                                                                                                                                                                            ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                        ; 140 (100)   ; 82 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (46)      ; 13 (13)           ; 69 (44)          ; |bitTest|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                               ;              ;
;          |sld_rom_sr:hub_info_reg|                                                          ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; |bitTest|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                       ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |bitTest|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                     ;              ;
+---------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; CLOCK2_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; KEY[0]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]         ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[10]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[11]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[14]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[15]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[16]        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; GPIO[0]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[1]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[2]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[3]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[4]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[5]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[6]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[7]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[8]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[9]       ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[10]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[11]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[12]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[13]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[14]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[15]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[16]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[17]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[18]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[19]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[20]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[21]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[22]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[23]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[24]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[25]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[26]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[27]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[28]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[29]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[30]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[31]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[32]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[33]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[34]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO[35]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SW[12]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[13]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; SW[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; SW[17]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                    ;                   ;         ;
; CLOCK3_50                                                                    ;                   ;         ;
; KEY[0]                                                                       ;                   ;         ;
; KEY[1]                                                                       ;                   ;         ;
; KEY[2]                                                                       ;                   ;         ;
; KEY[3]                                                                       ;                   ;         ;
; SW[4]                                                                        ;                   ;         ;
; SW[5]                                                                        ;                   ;         ;
; SW[6]                                                                        ;                   ;         ;
; SW[7]                                                                        ;                   ;         ;
; SW[8]                                                                        ;                   ;         ;
; SW[9]                                                                        ;                   ;         ;
; SW[10]                                                                       ;                   ;         ;
; SW[11]                                                                       ;                   ;         ;
; SW[14]                                                                       ;                   ;         ;
; SW[15]                                                                       ;                   ;         ;
; SW[16]                                                                       ;                   ;         ;
; GPIO[0]                                                                      ;                   ;         ;
; GPIO[1]                                                                      ;                   ;         ;
; GPIO[2]                                                                      ;                   ;         ;
; GPIO[3]                                                                      ;                   ;         ;
; GPIO[4]                                                                      ;                   ;         ;
; GPIO[5]                                                                      ;                   ;         ;
; GPIO[6]                                                                      ;                   ;         ;
; GPIO[7]                                                                      ;                   ;         ;
; GPIO[8]                                                                      ;                   ;         ;
; GPIO[9]                                                                      ;                   ;         ;
; GPIO[10]                                                                     ;                   ;         ;
; GPIO[11]                                                                     ;                   ;         ;
; GPIO[12]                                                                     ;                   ;         ;
; GPIO[13]                                                                     ;                   ;         ;
; GPIO[14]                                                                     ;                   ;         ;
; GPIO[15]                                                                     ;                   ;         ;
; GPIO[16]                                                                     ;                   ;         ;
; GPIO[17]                                                                     ;                   ;         ;
; GPIO[18]                                                                     ;                   ;         ;
; GPIO[19]                                                                     ;                   ;         ;
; GPIO[20]                                                                     ;                   ;         ;
; GPIO[21]                                                                     ;                   ;         ;
; GPIO[22]                                                                     ;                   ;         ;
; GPIO[23]                                                                     ;                   ;         ;
; GPIO[24]                                                                     ;                   ;         ;
; GPIO[25]                                                                     ;                   ;         ;
; GPIO[26]                                                                     ;                   ;         ;
; GPIO[27]                                                                     ;                   ;         ;
; GPIO[28]                                                                     ;                   ;         ;
; GPIO[29]                                                                     ;                   ;         ;
; GPIO[30]                                                                     ;                   ;         ;
; GPIO[31]                                                                     ;                   ;         ;
; GPIO[32]                                                                     ;                   ;         ;
; GPIO[33]                                                                     ;                   ;         ;
; GPIO[34]                                                                     ;                   ;         ;
; GPIO[35]                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                   ;                   ;         ;
; DRAM_DQ[1]                                                                   ;                   ;         ;
; DRAM_DQ[2]                                                                   ;                   ;         ;
; DRAM_DQ[3]                                                                   ;                   ;         ;
; DRAM_DQ[4]                                                                   ;                   ;         ;
; DRAM_DQ[5]                                                                   ;                   ;         ;
; DRAM_DQ[6]                                                                   ;                   ;         ;
; DRAM_DQ[7]                                                                   ;                   ;         ;
; DRAM_DQ[8]                                                                   ;                   ;         ;
; DRAM_DQ[9]                                                                   ;                   ;         ;
; DRAM_DQ[10]                                                                  ;                   ;         ;
; DRAM_DQ[11]                                                                  ;                   ;         ;
; DRAM_DQ[12]                                                                  ;                   ;         ;
; DRAM_DQ[13]                                                                  ;                   ;         ;
; DRAM_DQ[14]                                                                  ;                   ;         ;
; DRAM_DQ[15]                                                                  ;                   ;         ;
; DRAM_DQ[16]                                                                  ;                   ;         ;
; DRAM_DQ[17]                                                                  ;                   ;         ;
; DRAM_DQ[18]                                                                  ;                   ;         ;
; DRAM_DQ[19]                                                                  ;                   ;         ;
; DRAM_DQ[20]                                                                  ;                   ;         ;
; DRAM_DQ[21]                                                                  ;                   ;         ;
; DRAM_DQ[22]                                                                  ;                   ;         ;
; DRAM_DQ[23]                                                                  ;                   ;         ;
; DRAM_DQ[24]                                                                  ;                   ;         ;
; DRAM_DQ[25]                                                                  ;                   ;         ;
; DRAM_DQ[26]                                                                  ;                   ;         ;
; DRAM_DQ[27]                                                                  ;                   ;         ;
; DRAM_DQ[28]                                                                  ;                   ;         ;
; DRAM_DQ[29]                                                                  ;                   ;         ;
; DRAM_DQ[30]                                                                  ;                   ;         ;
; DRAM_DQ[31]                                                                  ;                   ;         ;
; SW[12]                                                                       ;                   ;         ;
;      - FourOneMux:gledmux|z[0]~1                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[0]~2                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[1]~4                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[1]~5                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[2]~6                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[3]~9                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[3]~10                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[4]~11                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[4]~14                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[5]~16                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[6]~17                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[7]~18                                            ; 0                 ; 6       ;
; SW[13]                                                                       ;                   ;         ;
;      - FourOneMux:gledmux|z[0]~1                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[1]~3                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[1]~4                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[1]~5                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[2]~6                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[2]~7                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[3]~8                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[3]~9                                             ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[3]~10                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[4]~11                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[4]~13                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[5]~15                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[5]~16                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[6]~17                                            ; 0                 ; 6       ;
;      - FourOneMux:gledmux|z[7]~18                                            ; 0                 ; 6       ;
; SW[3]                                                                        ;                   ;         ;
;      - Mux_16_to_1:ledmux|Mux15~0                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~3                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~6                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~2                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~5                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~0                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~1                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~2                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~3                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~0                                             ; 1                 ; 6       ;
; SW[1]                                                                        ;                   ;         ;
;      - Mux_16_to_1:ledmux|Mux15~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~5                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~3                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~2                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~3                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~5                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~5                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~5                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~5                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~8                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~9                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~6                                             ; 0                 ; 6       ;
; SW[0]                                                                        ;                   ;         ;
;      - Mux_16_to_1:ledmux|Mux15~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~2                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux15~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~3                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~2                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~3                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux13~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux12~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux11~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~0                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~1                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux10~4                                            ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux9~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux8~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux7~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux6~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~5                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~8                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux4~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux3~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux2~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~0                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux1~4                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~1                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~2                                             ; 0                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~5                                             ; 0                 ; 6       ;
; SW[2]                                                                        ;                   ;         ;
;      - Mux_16_to_1:ledmux|Mux15~6                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux14~5                                            ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~0                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux5~2                                             ; 1                 ; 6       ;
;      - Mux_16_to_1:ledmux|Mux0~0                                             ; 1                 ; 6       ;
; CLOCK_50                                                                     ;                   ;         ;
; SW[17]                                                                       ;                   ;         ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|current_state.reset_state    ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|current_state.ready          ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|current_state.ready          ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|pre_address_mux_ctrl~1       ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|pre_address_mux_ctrl~1       ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|write_to_arbiter~1           ; 0                 ; 6       ;
;      - Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM|next_state.run~0 ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|stall~2                      ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|stall~1                      ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|next_state.ready~1           ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|next_state.ready~1           ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|write_to_arbiter~1           ; 0                 ; 6       ;
;      - Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~3               ; 0                 ; 6       ;
;      - Cache:DCache|Cache_State_Machine:CacheSM|SRAM_control~3               ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                               ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ArbiterStateMachineNew:arb|current_state.state_dw                                                                                                                                                                  ; FF_X6_Y33_N25         ; 64      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; ArbiterStateMachineNew:arb|current_state.state_idle                                                                                                                                                                ; FF_X6_Y33_N9          ; 15      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_50                                                                                                                                                                                                           ; PIN_Y2                ; 212     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                           ; PIN_Y2                ; 1361    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                              ; LCCOMB_X19_Y32_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                              ; LCCOMB_X19_Y31_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                              ; LCCOMB_X20_Y31_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                              ; LCCOMB_X19_Y32_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                              ; LCCOMB_X20_Y31_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                              ; LCCOMB_X20_Y31_N18    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                              ; LCCOMB_X20_Y31_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                              ; LCCOMB_X20_Y31_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                              ; LCCOMB_X23_Y33_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                              ; LCCOMB_X23_Y33_N18    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                              ; LCCOMB_X23_Y33_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                              ; LCCOMB_X23_Y33_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                              ; LCCOMB_X23_Y33_N8     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                              ; LCCOMB_X23_Y33_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                              ; LCCOMB_X23_Y33_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                              ; LCCOMB_X23_Y33_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                              ; LCCOMB_X21_Y33_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                              ; LCCOMB_X21_Y33_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                              ; LCCOMB_X21_Y33_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                              ; LCCOMB_X21_Y33_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                              ; LCCOMB_X21_Y33_N18    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                              ; LCCOMB_X21_Y33_N20    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                              ; LCCOMB_X21_Y33_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                              ; LCCOMB_X21_Y33_N8     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                              ; LCCOMB_X28_Y32_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                              ; LCCOMB_X28_Y32_N20    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                              ; LCCOMB_X28_Y32_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                              ; LCCOMB_X28_Y32_N8     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                              ; LCCOMB_X21_Y33_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                              ; LCCOMB_X28_Y32_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                              ; LCCOMB_X28_Y32_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                              ; LCCOMB_X28_Y32_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|Cache_State_Machine:CacheSM|SRAM_control~1                                                                                                                                                            ; LCCOMB_X8_Y36_N8      ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; Cache:DCache|Cache_State_Machine:CacheSM|SRAM_control~2                                                                                                                                                            ; LCCOMB_X8_Y36_N24     ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|Cache_State_Machine:CacheSM|current_state.reset_state                                                                                                                                                 ; FF_X8_Y36_N13         ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~160                                                                                                                                                                      ; LCCOMB_X21_Y31_N18    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~161                                                                                                                                                                      ; LCCOMB_X17_Y34_N22    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~162                                                                                                                                                                      ; LCCOMB_X17_Y34_N16    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~163                                                                                                                                                                      ; LCCOMB_X21_Y31_N20    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~164                                                                                                                                                                      ; LCCOMB_X17_Y34_N26    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~165                                                                                                                                                                      ; LCCOMB_X16_Y31_N2     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~166                                                                                                                                                                      ; LCCOMB_X17_Y34_N28    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~167                                                                                                                                                                      ; LCCOMB_X17_Y34_N14    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~247                                                                                                                              ; LCCOMB_X4_Y34_N14     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~248                                                                                                                              ; LCCOMB_X4_Y34_N22     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~249                                                                                                                              ; LCCOMB_X4_Y34_N4      ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~250                                                                                                                              ; LCCOMB_X4_Y34_N12     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~251                                                                                                                              ; LCCOMB_X4_Y34_N6      ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~252                                                                                                                              ; LCCOMB_X4_Y34_N26     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~253                                                                                                                              ; LCCOMB_X2_Y33_N24     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~254                                                                                                                              ; LCCOMB_X4_Y34_N28     ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~1                                                                                                                                                            ; LCCOMB_X7_Y36_N8      ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~1                                                                                                                                                            ; LCCOMB_X7_Y36_N8      ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~2                                                                                                                                                            ; LCCOMB_X7_Y36_N28     ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~4                                                                                                                                             ; LCCOMB_X10_Y31_N28    ; 35      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ExecuteStage:ExecuteStage|ALU_Out[15]~24                                                                                                                                                                           ; LCCOMB_X7_Y32_N16     ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ExecuteStage:ExecuteStage|ALU_Out[15]~24                                                                                                                                                                           ; LCCOMB_X7_Y32_N16     ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ExecuteStage:ExecuteStage|conzIn[2]~10                                                                                                                                                                             ; LCCOMB_X7_Y32_N8      ; 3       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ExecuteStage:ExecuteStage|conzIn[3]~5                                                                                                                                                                              ; LCCOMB_X7_Y32_N18     ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM|MuxPrePC_ctrl[1]~2                                                                                                                                            ; LCCOMB_X7_Y33_N28     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[3]~16                                                                                                                                                                    ; LCCOMB_X7_Y33_N18     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[0]~0                                                                                                                                                                  ; LCCOMB_X14_Y26_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[10]~6                                                                                                                                                                 ; LCCOMB_X9_Y31_N18     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[11]~16                                                                                                                                                                ; LCCOMB_X18_Y27_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[12]~13                                                                                                                                                                ; LCCOMB_X14_Y26_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[13]~5                                                                                                                                                                 ; LCCOMB_X16_Y27_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[14]~9                                                                                                                                                                 ; LCCOMB_X9_Y31_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[15]~18                                                                                                                                                                ; LCCOMB_X18_Y27_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[1]~4                                                                                                                                                                  ; LCCOMB_X9_Y31_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[2]~8                                                                                                                                                                  ; LCCOMB_X16_Y25_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[3]~17                                                                                                                                                                 ; LCCOMB_X18_Y28_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[4]~12                                                                                                                                                                 ; LCCOMB_X14_Y29_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[5]~2                                                                                                                                                                  ; LCCOMB_X14_Y29_N20    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[6]~7                                                                                                                                                                  ; LCCOMB_X20_Y26_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[7]~15                                                                                                                                                                 ; LCCOMB_X14_Y29_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[8]~10                                                                                                                                                                 ; LCCOMB_X17_Y24_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[9]~3                                                                                                                                                                  ; LCCOMB_X8_Y31_N28     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                       ; JTAG_X1_Y37_N0        ; 110     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                       ; JTAG_X1_Y37_N0        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                    ; LCCOMB_X13_Y34_N14    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                    ; LCCOMB_X13_Y34_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                    ; LCCOMB_X13_Y34_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                    ; LCCOMB_X13_Y34_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                    ; LCCOMB_X13_Y34_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                    ; LCCOMB_X13_Y34_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                    ; LCCOMB_X13_Y34_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                   ; FF_X12_Y35_N27        ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~5                                                                                                ; LCCOMB_X12_Y34_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                            ; LCCOMB_X11_Y35_N16    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                          ; LCCOMB_X13_Y34_N8     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|data_reg[10]~0                                                                                                                                         ; LCCOMB_X11_Y33_N30    ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                ; FF_X12_Y33_N31        ; 98      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ; FF_X8_Y33_N31         ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ; FF_X8_Y33_N31         ; 364     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_bridge_0:bridge_0|acknowledge                                                                                                                                                            ; LCCOMB_X11_Y33_N10    ; 65      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                            ; LCCOMB_X13_Y38_N0     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                          ; LCCOMB_X13_Y37_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~1 ; LCCOMB_X13_Y36_N14    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector27~6                                                                                                                                                             ; LCCOMB_X9_Y34_N6      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector34~4                                                                                                                                                             ; LCCOMB_X8_Y34_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|WideOr16~0                                                                                                                                                               ; LCCOMB_X13_Y29_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_rnw~3                                                                                                                                                             ; LCCOMB_X9_Y34_N16     ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[0]~2                                                                                                                                                              ; LCCOMB_X8_Y33_N4      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000010000                                                                                                                                                        ; FF_X9_Y34_N11         ; 76      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.001000000                                                                                                                                                        ; FF_X7_Y34_N11         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe                                                                                                                                                                       ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_1                                                                                                                                                          ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_10                                                                                                                                                         ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_11                                                                                                                                                         ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_12                                                                                                                                                         ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_13                                                                                                                                                         ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_14                                                                                                                                                         ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_15                                                                                                                                                         ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_16                                                                                                                                                         ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_17                                                                                                                                                         ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_18                                                                                                                                                         ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_19                                                                                                                                                         ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_2                                                                                                                                                          ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_20                                                                                                                                                         ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_21                                                                                                                                                         ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_22                                                                                                                                                         ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_23                                                                                                                                                         ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_24                                                                                                                                                         ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_25                                                                                                                                                         ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_26                                                                                                                                                         ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_27                                                                                                                                                         ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_28                                                                                                                                                         ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_29                                                                                                                                                         ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_3                                                                                                                                                          ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_30                                                                                                                                                         ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_31                                                                                                                                                         ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_4                                                                                                                                                          ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_5                                                                                                                                                          ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_6                                                                                                                                                          ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_7                                                                                                                                                          ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_8                                                                                                                                                          ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|oe~_Duplicate_9                                                                                                                                                          ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entry_0[58]~0                                                                                  ; LCCOMB_X11_Y33_N4     ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entry_1[58]~1                                                                                  ; LCCOMB_X11_Y33_N20    ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]                                                                                               ; PLL_1                 ; 520     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                              ; FF_X12_Y38_N31        ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                   ; LCCOMB_X13_Y38_N2     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                     ; LCCOMB_X13_Y38_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                   ; LCCOMB_X13_Y38_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                      ; LCCOMB_X11_Y39_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                     ; LCCOMB_X12_Y39_N12    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                      ; LCCOMB_X11_Y37_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                        ; LCCOMB_X11_Y39_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                 ; LCCOMB_X14_Y39_N20    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                                  ; LCCOMB_X13_Y38_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                               ; LCCOMB_X11_Y37_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                                                                                                                ; LCCOMB_X13_Y38_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                           ; LCCOMB_X14_Y38_N6     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                           ; LCCOMB_X13_Y38_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                   ; FF_X10_Y38_N17        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                  ; FF_X11_Y38_N5         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                   ; FF_X13_Y38_N7         ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                   ; FF_X13_Y38_N19        ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                   ; FF_X13_Y38_N5         ; 12      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                            ; LCCOMB_X10_Y38_N22    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                  ; FF_X13_Y38_N29        ; 21      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                        ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ArbiterStateMachineNew:arb|current_state.state_dw                                                                                           ; FF_X6_Y33_N25     ; 64      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; ArbiterStateMachineNew:arb|current_state.state_idle                                                                                         ; FF_X6_Y33_N9      ; 15      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; CLOCK_50                                                                                                                                    ; PIN_Y2            ; 1361    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Cache:DCache|Cache_State_Machine:CacheSM|SRAM_control~1                                                                                     ; LCCOMB_X8_Y36_N8  ; 3       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~1                                                                                     ; LCCOMB_X7_Y36_N8  ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; ExecuteStage:ExecuteStage|ALU_Out[15]~24                                                                                                    ; LCCOMB_X7_Y32_N16 ; 14      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ExecuteStage:ExecuteStage|conzIn[2]~10                                                                                                      ; LCCOMB_X7_Y32_N8  ; 3       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                ; JTAG_X1_Y37_N0    ; 110     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X8_Y33_N31     ; 364     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0]                        ; PLL_1             ; 520     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ExecuteStage:ExecuteStage|ALU_Out[3]                                                                                                                                                                                                         ; 273     ;
; ExecuteStage:ExecuteStage|ALU_Out[2]                                                                                                                                                                                                         ; 273     ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux13~0                                                                                                                                                                            ; 237     ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux12~0                                                                                                                                                                            ; 237     ;
; CLOCK_50~input                                                                                                                                                                                                                               ; 211     ;
; Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM|current_state.run                                                                                                                                                                       ; 163     ;
; ExecuteStage:ExecuteStage|ALU_Out[4]                                                                                                                                                                                                         ; 121     ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                          ; 98      ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[2]                                                                                ; 97      ;
; Cache:DCache|Cache_State_Machine:CacheSM|Tag_LUT_control                                                                                                                                                                                     ; 77      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux7~0                                                                                                                                                                              ; 77      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000010000                                                                                                                                                                                  ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~254                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~253                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~252                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~251                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~250                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~249                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~248                                                                                                                                                        ; 76      ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~247                                                                                                                                                        ; 76      ;
; Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control                                                                                                                                                                                        ; 73      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux8~0                                                                                                                                                                              ; 70      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux10~0                                                                                                                                                                             ; 68      ;
; qsysOUt:bridgeLOL|qsysOUt_bridge_0:bridge_0|acknowledge                                                                                                                                                                                      ; 65      ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                    ; 64      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux6~0                                                                                                                                                                              ; 63      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux3~0                                                                                                                                                                              ; 62      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux4~0                                                                                                                                                                              ; 62      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux5~0                                                                                                                                                                              ; 62      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux9~0                                                                                                                                                                              ; 58      ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[4]                                                                                                                                                                                                 ; 56      ;
; ExecuteStage:ExecuteStage|ALU_Out[1]                                                                                                                                                                                                         ; 54      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_address                                                                                                               ; 54      ;
; SW[1]~input                                                                                                                                                                                                                                  ; 53      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entry_0[58]~0                                                                                                            ; 52      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entry_1[58]~1                                                                                                            ; 52      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_rnw~3                                                                                                                                                                                       ; 52      ;
; SW[0]~input                                                                                                                                                                                                                                  ; 51      ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|data_reg[10]~0                                                                                                                                                                   ; 50      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                        ; 45      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000000010                                                                                                                                                                                  ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                             ; 41      ;
; Cache:DCache|TwoOneMux:AddrOutMux|z[0]~3                                                                                                                                                                                                     ; 36      ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~4                                                                                                                                                                       ; 35      ;
; ExecuteStage:ExecuteStage|ALU_Out[0]                                                                                                                                                                                                         ; 34      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|always5~2                                                                                                                                                                                          ; 34      ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|out_valid~0                                                                                                                                                                  ; 34      ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][99]                                                                                                                             ; 33      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_data[29]~0                                                                                                                                                                                       ; 32      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux11~0                                                                                                                                                                            ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                             ; 28      ;
; DecodeStage:DecodeStage|TwoOneMux:aluControlMux|z[0]~1                                                                                                                                                                                       ; 27      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|refresh_request                                                                                                                                                                                    ; 25      ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[0]~12                                                                                                                                                                                      ; 25      ;
; DecodeStage:DecodeStage|TwoOneMux:aluControlMux|z[1]~2                                                                                                                                                                                       ; 24      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[13]                                                                                                                                                                                               ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                 ; 23      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux15                                                                                                                                                                              ; 23      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000000001                                                                                                                                                                                  ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                            ; 21      ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                      ; 21      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~31                                                                                                                                                                                                      ; 21      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~30                                                                                                                                                                                                      ; 21      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~26                                                                                                                                                                                                      ; 21      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~25                                                                                                                                                                                                      ; 21      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[7]~20                                                                                                                                                                                             ; 21      ;
; Cache:ICache|Cache_State_Machine:CacheSM|stall                                                                                                                                                                                               ; 20      ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~2                                                                                                                                                                       ; 19      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux14~0                                                                                                                                                                            ; 19      ;
; Cache:DCache|TwoOneMux:AddrOutMux|z[1]~1                                                                                                                                                                                                     ; 18      ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                            ; 18      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|init_done                                                                                                                                                                                          ; 18      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[14]                                                                                                                                                                                               ; 18      ;
; ArbiterStateMachineNew:arb|current_state.state_dw                                                                                                                                                                                            ; 18      ;
; ArbiterStateMachineNew:arb|Equal1~1                                                                                                                                                                                                          ; 17      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~37                                                                                                                                                                                                      ; 17      ;
; DecodeStage:DecodeStage|TwoOneMux:destRegMux|z[3]~11                                                                                                                                                                                         ; 17      ;
; DecodeStage:DecodeStage|TwoOneMux:destRegMux|z[2]~10                                                                                                                                                                                         ; 17      ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[13]~3                                                                                                                                                              ; 17      ;
; Cache:DCache|Cache_State_Machine:CacheSM|current_state.reset_state                                                                                                                                                                           ; 17      ;
; ArbiterStateMachineNew:arb|Equal0~2                                                                                                                                                                                                          ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~235                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~234                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~233                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~232                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~231                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~230                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~229                                                                                                                                                        ; 16      ;
; Cache:DCache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~228                                                                                                                                                        ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[15]~18                                                                                                                                                                                          ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[3]~17                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[11]~16                                                                                                                                                                                          ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[7]~15                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[12]~13                                                                                                                                                                                          ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[4]~12                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[8]~10                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[14]~9                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[2]~8                                                                                                                                                                                            ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[6]~7                                                                                                                                                                                            ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[10]~6                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[13]~5                                                                                                                                                                                           ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[1]~4                                                                                                                                                                                            ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[9]~3                                                                                                                                                                                            ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[5]~2                                                                                                                                                                                            ; 16      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.001000000                                                                                                                                                                                  ; 16      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|WideOr9~0                                                                                                                                                                                          ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[15]~47                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[14]~44                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[13]~41                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[12]~38                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[11]~35                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[10]~32                                                                                                                                                                                             ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[9]~29                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[8]~26                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[7]~23                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[6]~20                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[5]~17                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[4]~14                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[3]~11                                                                                                                                                                                              ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[2]~8                                                                                                                                                                                               ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[1]~5                                                                                                                                                                                               ; 16      ;
; RegisterFile:RegisterFile|Decoder:wDecoder|b[0]~0                                                                                                                                                                                            ; 16      ;
; DecodeStage:DecodeStage|TwoOneMux:destRegMux|z[1]~9                                                                                                                                                                                          ; 16      ;
; DecodeStage:DecodeStage|TwoOneMux:destRegMux|z[0]~8                                                                                                                                                                                          ; 16      ;
; MemStage:MemStage|Mux_2_to_1:mux|out_line[0]~2                                                                                                                                                                                               ; 16      ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[3]~16                                                                                                                                                                                              ; 16      ;
; Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM|MuxPrePC_ctrl[1]~2                                                                                                                                                                      ; 16      ;
; Instruction_Fetch_Stage:IF_stage|IF_State_Machine:SM|MuxPrePC_ctrl[0]~1                                                                                                                                                                      ; 16      ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[0]~6                                                                                                                                                               ; 16      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[14]~45                                                                                                                                                                                            ; 16      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[15]                                                                                                                                                                                               ; 16      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]~6                                                                                                                                                                                                       ; 16      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[2]~10                                                                                                                                                                                             ; 16      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[1]~8                                                                                                                                                                                              ; 16      ;
; FourOneMux:gledmux|z[4]~12                                                                                                                                                                                                                   ; 16      ;
; SW[13]~input                                                                                                                                                                                                                                 ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                             ; 15      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux0~0                                                                                                                                                                              ; 15      ;
; ArbiterStateMachineNew:arb|current_state.state_idle                                                                                                                                                                                          ; 15      ;
; SW[17]~input                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                    ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[15]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[14]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[13]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[12]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[11]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[10]                                                                                                                                                                                                        ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[9]                                                                                                                                                                                                         ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[8]                                                                                                                                                                                                         ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[7]                                                                                                                                                                                                         ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[6]                                                                                                                                                                                                         ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[5]                                                                                                                                                                                                         ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[1]~145                                                                                                                                                                                                     ; 14      ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                   ; 14      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entries[0]                                                                                                               ; 14      ;
; Mux_16_to_1:ledmux|Mux0~0                                                                                                                                                                                                                    ; 14      ;
; Mux_16_to_1:ledmux|Mux5~3                                                                                                                                                                                                                    ; 14      ;
; Mux_16_to_1:ledmux|Mux5~2                                                                                                                                                                                                                    ; 14      ;
; Mux_16_to_1:ledmux|Mux5~1                                                                                                                                                                                                                    ; 14      ;
; Mux_16_to_1:ledmux|Mux5~0                                                                                                                                                                                                                    ; 14      ;
; ExecuteStage:ExecuteStage|ALU_Out[1]~144                                                                                                                                                                                                     ; 13      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.100000000                                                                                                                                                                                  ; 13      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entries[1]                                                                                                               ; 13      ;
; comb~2                                                                                                                                                                                                                                       ; 13      ;
; SW[12]~input                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                            ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                 ; 12      ;
; ArbiterStateMachineNew:arb|REnable                                                                                                                                                                                                           ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.011                                                                                                                                                                                        ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.000                                                                                                                                                                                        ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~167                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~166                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~165                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~164                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~163                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~162                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~161                                                                                                                                                                                                ; 12      ;
; Cache:DCache|TagLUT:TagBlock|mw_ram_table~160                                                                                                                                                                                                ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[0]~2                                                                                                                                                                                        ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000001000                                                                                                                                                                                  ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|pending~6                                                                                                                                                                                          ; 12      ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                            ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                                                                           ; 12      ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[1]                                                                                                                                                                                                 ; 12      ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty~1                           ; 11      ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                           ; 11      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Equal0~3                                                                                                                                                                                           ; 11      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.101                                                                                                                                                                                        ; 11      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000000100                                                                                                                                                                                  ; 11      ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                                                                             ; 11      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[15]~39                                                                                                                                                                                            ; 11      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux1~0                                                                                                                                                                              ; 11      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux15~0                                                                                                                                                                             ; 11      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[0]~6                                                                                                                                                                                              ; 11      ;
; SW[3]~input                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                              ; 10      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|f_select                                                                                                                                                                                           ; 10      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.010                                                                                                                                                                                        ; 10      ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_addr[0]~0                                                                                                                                                                                        ; 10      ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~6                                                                                                                                                                       ; 10      ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                      ; 10      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[13]~42                                                                                                                                                                                            ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux0~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux2~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux3~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux4~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux5~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux6~0                                                                                                                                                                             ; 10      ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[8]~22                                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux7~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux8~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux9~0                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux10~0                                                                                                                                                                            ; 10      ;
; Cache:ICache|Cache_State_Machine:CacheSM|current_state.store                                                                                                                                                                                 ; 10      ;
; ArbiterStateMachineNew:arb|current_state.state_dack                                                                                                                                                                                          ; 10      ;
; Cache:DCache|Cache_State_Machine:CacheSM|current_state.store                                                                                                                                                                                 ; 10      ;
; Cache:DCache|Cache_State_Machine:CacheSM|current_state.load_miss                                                                                                                                                                             ; 10      ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[0]                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                              ; 9       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_count[1]                                                                                                                                                                                         ; 9       ;
; qsysOUt:bridgeLOL|altera_merlin_master_translator:bridge_0_avalon_master_translator|read_accepted                                                                                                                                            ; 9       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|Equal1~0                                                                                                                 ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[15]~191                                                                                                                                                                                   ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[14]~29                                                                                                                                                                                     ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[13]~27                                                                                                                                                                                     ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[12]~25                                                                                                                                                                                     ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[11]~23                                                                                                                                                                                     ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[10]~21                                                                                                                                                                                     ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[9]~19                                                                                                                                                                                      ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[8]~17                                                                                                                                                                                      ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[15]~10                                                                                                                                                                                    ; 9       ;
; DecodeStage:DecodeStage|TwoOneMux:aluControlMux|z[2]~3                                                                                                                                                                                       ; 9       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[0]~23                                                                                                                                                                                     ; 9       ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_maddr|Mux1~0                                                                                                                                                                             ; 9       ;
; Cache:ICache|Cache_State_Machine:CacheSM|current_state.load_miss                                                                                                                                                                             ; 9       ;
; ArbiterStateMachineNew:arb|current_state.state_dr                                                                                                                                                                                            ; 9       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                   ; 9       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                              ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:DCache|comb~7                                                                                                                                                                                                                          ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux3|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:DCache|comb~5                                                                                                                                                                                                                          ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux0|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:DCache|comb~4                                                                                                                                                                                                                          ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux1|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:DCache|comb~3                                                                                                                                                                                                                          ; 8       ;
; Cache:DCache|TwoOneMux:CacheBlockInMux2|z[0]~0                                                                                                                                                                                               ; 8       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.010000000                                                                                                                                                                                  ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[15]~15                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[14]~14                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[13]~13                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[13]~13                                                                                                                                                                                             ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[14]~179                                                                                                                                                                                   ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[12]~12                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[12]~12                                                                                                                                                                                             ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[13]~167                                                                                                                                                                                   ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[11]~11                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[11]~11                                                                                                                                                                                             ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[12]~155                                                                                                                                                                                   ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[10]~10                                                                                                                                                                                             ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[10]~10                                                                                                                                                                                             ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[11]~143                                                                                                                                                                                   ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[9]~9                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[9]~9                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[10]~131                                                                                                                                                                                   ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[8]~8                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[8]~8                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[9]~119                                                                                                                                                                                    ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[7]~7                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[7]~7                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[8]~107                                                                                                                                                                                    ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[6]~6                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[6]~6                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[7]~95                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[5]~5                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[5]~5                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[6]~83                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[4]~4                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[4]~4                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[5]~71                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[3]~3                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[3]~3                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[4]~59                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[2]~2                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[2]~2                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[3]~47                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[1]~1                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[1]~1                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[2]~35                                                                                                                                                                                     ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux3|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux0|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux2|z[0]~0                                                                                                                                                                                               ; 8       ;
; Cache:ICache|TwoOneMux:CacheBlockInMux1|z[0]~0                                                                                                                                                                                               ; 8       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[12]~5                                                                                                                                                              ; 8       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput1|z[1]~11                                                                                                                                                                                     ; 8       ;
; ArbiterStateMachineNew:arb|current_state.state_iack                                                                                                                                                                                          ; 8       ;
; FlipFlopNew:ackLatch|mw_reg_cval                                                                                                                                                                                                             ; 8       ;
; ExecuteStage:ExecuteStage|Add9~30                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                            ; 7       ;
; Cache:DCache|Cache_State_Machine:CacheSM|read_to_arbiter                                                                                                                                                                                     ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[15]~34                                                                                                                                                                                     ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[7]~33                                                                                                                                                                                      ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[6]~32                                                                                                                                                                                      ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[5]~31                                                                                                                                                                                      ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[3]~30                                                                                                                                                                                      ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_count[1]                                                                                                                                                                                         ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_endofpacket~0                                                                                                                                                                ; 7       ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|needs_response_synthesis~0                                                                                                                  ; 7       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                            ; 7       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|Equal0~0                                                                                                                 ; 7       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_state.000100000                                                                                                                                                                                  ; 7       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_addr[11]                                                                                                                                                                                         ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[4]~15                                                                                                                                                                                      ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[2]~14                                                                                                                                                                                      ; 7       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[1]~13                                                                                                                                                                                      ; 7       ;
; ExecuteStage:ExecuteStage|reg:ccReg|b[3]                                                                                                                                                                                                     ; 7       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~3                                                                                                                                                                       ; 7       ;
; ArbiterStateMachineNew:arb|current_state.state_ir                                                                                                                                                                                            ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                        ; 6       ;
; Cache:DCache|Cache_State_Machine:CacheSM|write_to_arbiter                                                                                                                                                                                    ; 6       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_next~20                                                                                                                                                                                          ; 6       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxExtra|z[0]~35                                                                                                                                                                                      ; 6       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~5                                                                                                                          ; 6       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                             ; 6       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[5]~7                                                                                                                                                               ; 6       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[15]~19                                                                                                                                                                                    ; 6       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[0]~1                                                                                                                                                                                      ; 6       ;
; RegisterFile:RegisterFile|RD1[0]~19                                                                                                                                                                                                          ; 6       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[15]~2                                                                                                                                                              ; 6       ;
; Cache:DCache|hit~4                                                                                                                                                                                                                           ; 6       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[4]~14                                                                                                                                                                                             ; 6       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[3]~12                                                                                                                                                                                             ; 6       ;
; SW[2]~input                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                        ; 5       ;
; Cache:ICache|Cache_State_Machine:CacheSM|read_to_arbiter                                                                                                                                                                                     ; 5       ;
; ExecuteStage:ExecuteStage|conzIn[2]~6                                                                                                                                                                                                        ; 5       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                         ; 5       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_count[2]                                                                                                                                                                                         ; 5       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|WideOr16~0                                                                                                                                                                                         ; 5       ;
; qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                  ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[14]~18                                                                                                                                                                                    ; 5       ;
; RegisterFile:RegisterFile|RD1[15]~159                                                                                                                                                                                                        ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[13]~17                                                                                                                                                                                    ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[12]~16                                                                                                                                                                                    ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[11]~15                                                                                                                                                                                    ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[10]~14                                                                                                                                                                                    ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[9]~13                                                                                                                                                                                     ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[8]~12                                                                                                                                                                                     ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[7]~11                                                                                                                                                                                     ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[6]~7                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[7]~79                                                                                                                                                                                                          ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[5]~6                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[6]~69                                                                                                                                                                                                          ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[4]~5                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[5]~59                                                                                                                                                                                                          ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[3]~4                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[4]~49                                                                                                                                                                                                          ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[2]~3                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[3]~39                                                                                                                                                                                                          ; 5       ;
; RegisterFile:RegisterFile|RD1[2]~29                                                                                                                                                                                                          ; 5       ;
; DecodeStage:DecodeStage|FourOneMux:execMuxInput0|z[1]~2                                                                                                                                                                                      ; 5       ;
; RegisterFile:RegisterFile|RD1[1]~9                                                                                                                                                                                                           ; 5       ;
; DecodeStage:DecodeStage|TwoOneMux:aluControlMux|z[1]~0                                                                                                                                                                                       ; 5       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[0]~47                                                                                                                                                                                             ; 5       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[6]~18                                                                                                                                                                                             ; 5       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[5]~16                                                                                                                                                                                             ; 5       ;
; ExecuteStage:ExecuteStage|Add3~30                                                                                                                                                                                                            ; 5       ;
; ExecuteStage:ExecuteStage|Add9~0                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~15                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                        ; 4       ;
; ExecuteStage:ExecuteStage|Branch_Ctrl                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[16]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[15]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[14]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[13]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[12]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[11]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[10]                                                                                                                                                                                                       ; 4       ;
; ArbiterStateMachineNew:arb|Address[9]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[8]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[7]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[6]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[5]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[4]                                                                                                                                                                                                        ; 4       ;
; ArbiterStateMachineNew:arb|Address[3]                                                                                                                                                                                                        ; 4       ;
; Cache:DCache|Cache_State_Machine:CacheSM|stall                                                                                                                                                                                               ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|rvalid~0                                                                                                                           ; 4       ;
; ExecuteStage:ExecuteStage|conzIn[2]~15                                                                                                                                                                                                       ; 4       ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|cp_ready~2                                                                                                                                  ; 4       ;
; DecodeStage:DecodeStage|TwoOneMux:destRegMux|z[0]~12                                                                                                                                                                                         ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                         ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                  ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_count[0]                                                                                                                                                                                         ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[0]                                                                                                                                                                                          ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_count[0]~0                                                                                                                                                                                       ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                           ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.111                                                                                                                                                                                        ; 4       ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                    ; 4       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                         ; 4       ;
; ArbiterStateMachineNew:arb|byteEnable~0                                                                                                                                                                                                      ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector104~0                                                                                                                                                                                      ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|f_pop                                                                                                                                                                                              ; 4       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[58]~2                                                                                                            ; 4       ;
; ExecuteStage:ExecuteStage|ALU_Out[0]~8                                                                                                                                                                                                       ; 4       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[10]~26                                                                                                                                                                                            ; 4       ;
; ExecuteStage:ExecuteStage|Add0~30                                                                                                                                                                                                            ; 4       ;
; ExecuteStage:ExecuteStage|Add5~30                                                                                                                                                                                                            ; 4       ;
; Cache:ICache|Cache_State_Machine:CacheSM|current_state.ready                                                                                                                                                                                 ; 4       ;
; Cache:DCache|Cache_State_Machine:CacheSM|current_state.ready                                                                                                                                                                                 ; 4       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[14]                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~9                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                             ; 3       ;
; ~GND                                                                                                                                                                                                                                         ; 3       ;
; ArbiterStateMachineNew:arb|WData[7]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[6]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[5]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[4]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[3]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[2]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[1]                                                                                                                                                                                                          ; 3       ;
; ArbiterStateMachineNew:arb|WData[0]                                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|pending                                                                                                                                                                                            ; 3       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Op_Type_ROM[4]~9                                                                                                                                                               ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal0~3                                                                                                                                                                                            ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_count[0]~1                                                                                                                                                                                       ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[1]                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[2]                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                       ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|state~2                                                                                                                            ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                      ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_count[0]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                    ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|WideOr6~0                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_state.001                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector24~0                                                                                                                                                                                       ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|wr_address                                                                                                               ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector25~5                                                                                                                                                                                       ; 3       ;
; ExecuteStage:ExecuteStage|conzIn[2]~3                                                                                                                                                                                                        ; 3       ;
; comb~5                                                                                                                                                                                                                                       ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|WideOr8~0                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|m_next.010000000                                                                                                                                                                                   ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_cs_n                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_rnw                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[31]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[15]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[30]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[14]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[29]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[13]                                                                                                                                                                                        ; 3       ;
; RegisterFile:RegisterFile|RD1[14]~149                                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[28]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[12]                                                                                                                                                                                        ; 3       ;
; RegisterFile:RegisterFile|RD1[13]~139                                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[27]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[11]                                                                                                                                                                                        ; 3       ;
; RegisterFile:RegisterFile|RD1[12]~129                                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[26]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[10]                                                                                                                                                                                        ; 3       ;
; RegisterFile:RegisterFile|RD1[11]~119                                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[25]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[9]                                                                                                                                                                                         ; 3       ;
; RegisterFile:RegisterFile|RD1[10]~109                                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[24]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[8]                                                                                                                                                                                         ; 3       ;
; RegisterFile:RegisterFile|RD1[9]~99                                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[23]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[7]                                                                                                                                                                                         ; 3       ;
; RegisterFile:RegisterFile|RD1[8]~89                                                                                                                                                                                                          ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[22]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[6]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[21]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[5]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[20]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[4]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[19]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[3]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[18]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[2]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[1]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[17]                                                                                                                                                                                        ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[0]                                                                                                                                                                                         ; 3       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                                                                             ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[16]                                                                                                                                                                                        ; 3       ;
; DecodeStage:DecodeStage|InstructionUCode:InstructionMicroCode|Equal0~5                                                                                                                                                                       ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal0~2                                                                                                                                                                                            ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal1~1                                                                                                                                                                                            ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal2~1                                                                                                                                                                                            ; 3       ;
; Cache:ICache|hit                                                                                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[47]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[63]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[31]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[15]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[15]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[46]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[62]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[30]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[14]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[14]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[45]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[61]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[29]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[13]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[13]                                                                                                                                                                                                                  ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal1~0                                                                                                                                                                                            ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|Equal2~0                                                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[44]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[60]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[28]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[12]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[12]                                                                                                                                                                                                                  ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[12]~30                                                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[43]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[59]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[27]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[11]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[11]                                                                                                                                                                                                                  ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[11]~28                                                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[42]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[58]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[26]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[10]                                                                                                                                                            ; 3       ;
; VarRegister:dataLatch|b[10]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[41]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[57]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[25]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[9]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[9]                                                                                                                                                                                                                   ; 3       ;
; Cache:ICache|FourOneMux:CacheBlockOutMux|z[9]~24                                                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[40]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[56]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[24]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[8]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[8]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[39]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[55]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[23]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[7]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[7]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[38]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[54]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[22]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[6]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[6]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[37]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[53]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[21]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[5]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[5]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[36]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[52]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[20]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[4]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[4]                                                                                                                                                                                                                   ; 3       ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux11~0                                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[35]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[51]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[19]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[3]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[3]                                                                                                                                                                                                                   ; 3       ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux12~0                                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[34]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[50]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[18]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[2]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[2]                                                                                                                                                                                                                   ; 3       ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux13~0                                                                                                                                                                             ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[1]                                                                                                                                                             ; 3       ;
; Instruction_Fetch_Stage:IF_stage|Mux_4_to_1:mux_pre_inst|Mux14~0                                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[1]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[33]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[17]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[49]                                                                                                                                                                                                                  ; 3       ;
; RegisterFile:RegisterFile|RegisterFileRegister:\regArr:0:regBlock|reg:reggy|b[0]                                                                                                                                                             ; 3       ;
; VarRegister:dataLatch|b[0]                                                                                                                                                                                                                   ; 3       ;
; VarRegister:dataLatch|b[32]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[16]                                                                                                                                                                                                                  ; 3       ;
; VarRegister:dataLatch|b[48]                                                                                                                                                                                                                  ; 3       ;
; ArbiterStateMachineNew:arb|next_state.state_idle~1                                                                                                                                                                                           ; 3       ;
; FourOneMux:gledmux|z[5]~0                                                                                                                                                                                                                    ; 3       ;
; ArbiterStateMachineNew:arb|next_state.state_dr~0                                                                                                                                                                                             ; 3       ;
; ArbiterStateMachineNew:arb|next_state.state_ir~1                                                                                                                                                                                             ; 3       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                        ; 3       ;
; ExecuteStage:ExecuteStage|Add9~28                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~28                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~26                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~26                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~24                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~24                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~22                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~22                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~20                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~20                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~18                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~18                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~16                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~16                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~14                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~14                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~12                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~12                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add3~10                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~10                                                                                                                                                                                                            ; 3       ;
; ExecuteStage:ExecuteStage|Add9~8                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add3~8                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add3~6                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add9~6                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add9~4                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add3~4                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add3~2                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add9~2                                                                                                                                                                                                             ; 3       ;
; ExecuteStage:ExecuteStage|Add3~0                                                                                                                                                                                                             ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[15]~30                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[15]                                                                                                                                                                                                ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[14]~28                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[13]~26                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[13]                                                                                                                                                                                                ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[12]~24                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[12]                                                                                                                                                                                                ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[11]~22                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[11]                                                                                                                                                                                                ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[10]~20                                                                                                                                                                                          ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[10]                                                                                                                                                                                                ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[9]~18                                                                                                                                                                                           ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[9]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[8]~16                                                                                                                                                                                           ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[8]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[7]~14                                                                                                                                                                                           ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[7]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[6]~12                                                                                                                                                                                           ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[6]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[5]~10                                                                                                                                                                                           ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[5]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[4]~8                                                                                                                                                                                            ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[3]~6                                                                                                                                                                                            ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[2]~4                                                                                                                                                                                            ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[1]~2                                                                                                                                                                                            ; 3       ;
; Instruction_Fetch_Stage:IF_stage|PC_plus_one[0]~0                                                                                                                                                                                            ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[2]                                                                                                                                                                                                 ; 3       ;
; Instruction_Fetch_Stage:IF_stage|reg:PC|b[3]                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~10                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~6                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~1                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~5                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                             ; 2       ;
; ArbiterStateMachineNew:arb|WData[63]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[62]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[61]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[60]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[59]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[58]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[57]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[56]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[55]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[54]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[53]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[52]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[51]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[50]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[49]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[48]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[47]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[46]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[45]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[44]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[43]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[42]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[41]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[40]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[39]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[38]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[37]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[36]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[35]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[34]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[33]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[32]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[31]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[30]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[29]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[28]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[27]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[26]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[25]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[24]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[23]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[22]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[21]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[20]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[19]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[18]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[17]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[16]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[15]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[14]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[13]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[12]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[11]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[10]                                                                                                                                                                                                         ; 2       ;
; ArbiterStateMachineNew:arb|WData[9]                                                                                                                                                                                                          ; 2       ;
; ArbiterStateMachineNew:arb|WData[8]                                                                                                                                                                                                          ; 2       ;
; ExecuteStage:ExecuteStage|conzIn[0]                                                                                                                                                                                                          ; 2       ;
; ExecuteStage:ExecuteStage|conzIn[1]                                                                                                                                                                                                          ; 2       ;
; ExecuteStage:ExecuteStage|conzIn[2]                                                                                                                                                                                                          ; 2       ;
; ExecuteStage:ExecuteStage|conzIn[3]                                                                                                                                                                                                          ; 2       ;
; Cache:ICache|Cache_State_Machine:CacheSM|next_state.store_272                                                                                                                                                                                ; 2       ;
; Cache:ICache|Cache_State_Machine:CacheSM|cacheStateOut[3]                                                                                                                                                                                    ; 2       ;
; Cache:ICache|Cache_State_Machine:CacheSM|cacheStateOut[2]                                                                                                                                                                                    ; 2       ;
; Cache:DCache|Cache_State_Machine:CacheSM|cacheStateOut[3]                                                                                                                                                                                    ; 2       ;
; Cache:DCache|Cache_State_Machine:CacheSM|cacheStateOut[2]                                                                                                                                                                                    ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|byteen_reg~7                                                                                                                                                                     ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|byteen_reg~6                                                                                                                                                                     ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector25~6                                                                                                                                                                                       ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|always2~3                                                                                                                ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~255                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~263                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~255                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~255                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~248                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~256                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~248                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~248                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock3|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~247                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~255                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock2|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~247                                                                                                                                                        ; 2       ;
; Cache:ICache|CacheMemory:CacheBlock1|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~247                                                                                                                                                        ; 2       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~27                                                                                                                                 ; 2       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~26                                                                                                                                 ; 2       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~25                                                                                                                                 ; 2       ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~23                                                                                                                                 ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|write                                                                                                                              ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|write1                                                                                                                             ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5] ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_r:the_qsysOUt_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                             ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[31]~46                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[30]~45                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[29]~44                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[28]~43                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[27]~42                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[26]~41                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[25]~40                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[24]~39                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[23]~38                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[22]~37                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[21]~36                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[20]~35                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[19]~34                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[18]~33                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[17]~32                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[16]~31                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[15]~30                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[14]~29                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[13]~28                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[12]~27                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[11]~26                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[10]~25                                                                                                                                                                  ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[9]~24                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[8]~23                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[7]~22                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[6]~21                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[5]~20                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[4]~19                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[3]~18                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[2]~17                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[1]~16                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter|out_data[0]~15                                                                                                                                                                   ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:qsysOUt_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                    ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector18~1                                                                                                                                                                                       ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector115~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[31]~51                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector116~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[30]~50                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector117~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[29]~49                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector118~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[28]~48                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector119~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[27]~47                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector120~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[26]~46                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector121~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[25]~45                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector122~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[24]~44                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector123~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[23]~43                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector124~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[22]~42                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector125~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[21]~41                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector126~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[20]~40                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector127~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[19]~39                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector128~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[18]~38                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector129~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[17]~37                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector130~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[16]~36                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector131~1                                                                                                                                                                                      ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|rd_data[15]~35                                                                                                           ; 2       ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|Selector132~1                                                                                                                                                                                      ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None ; M9K_X15_Y33_N0 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,757 / 342,891 ( 2 % ) ;
; C16 interconnects           ; 165 / 10,120 ( 2 % )    ;
; C4 interconnects            ; 3,997 / 209,544 ( 2 % ) ;
; Direct links                ; 688 / 342,891 ( < 1 % ) ;
; Global clocks               ; 10 / 20 ( 50 % )        ;
; Local interconnects         ; 1,929 / 119,088 ( 2 % ) ;
; R24 interconnects           ; 267 / 9,963 ( 3 % )     ;
; R4 interconnects            ; 4,626 / 289,782 ( 2 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.65) ; Number of LABs  (Total = 270) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 11                            ;
; 9                                           ; 6                             ;
; 10                                          ; 2                             ;
; 11                                          ; 7                             ;
; 12                                          ; 16                            ;
; 13                                          ; 20                            ;
; 14                                          ; 26                            ;
; 15                                          ; 34                            ;
; 16                                          ; 128                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 270) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 53                            ;
; 1 Clock                            ; 226                           ;
; 1 Clock enable                     ; 45                            ;
; 1 Sync. load                       ; 5                             ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 156                           ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.57) ; Number of LABs  (Total = 270) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 4                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 25                            ;
; 17                                           ; 12                            ;
; 18                                           ; 9                             ;
; 19                                           ; 15                            ;
; 20                                           ; 21                            ;
; 21                                           ; 17                            ;
; 22                                           ; 15                            ;
; 23                                           ; 20                            ;
; 24                                           ; 18                            ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 9                             ;
; 29                                           ; 3                             ;
; 30                                           ; 12                            ;
; 31                                           ; 2                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.01) ; Number of LABs  (Total = 270) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 17                            ;
; 2                                               ; 13                            ;
; 3                                               ; 9                             ;
; 4                                               ; 15                            ;
; 5                                               ; 8                             ;
; 6                                               ; 22                            ;
; 7                                               ; 20                            ;
; 8                                               ; 37                            ;
; 9                                               ; 24                            ;
; 10                                              ; 14                            ;
; 11                                              ; 13                            ;
; 12                                              ; 14                            ;
; 13                                              ; 13                            ;
; 14                                              ; 10                            ;
; 15                                              ; 4                             ;
; 16                                              ; 12                            ;
; 17                                              ; 3                             ;
; 18                                              ; 3                             ;
; 19                                              ; 4                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.12) ; Number of LABs  (Total = 270) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 11                            ;
; 12                                           ; 11                            ;
; 13                                           ; 21                            ;
; 14                                           ; 8                             ;
; 15                                           ; 7                             ;
; 16                                           ; 11                            ;
; 17                                           ; 11                            ;
; 18                                           ; 13                            ;
; 19                                           ; 14                            ;
; 20                                           ; 11                            ;
; 21                                           ; 5                             ;
; 22                                           ; 10                            ;
; 23                                           ; 5                             ;
; 24                                           ; 7                             ;
; 25                                           ; 13                            ;
; 26                                           ; 13                            ;
; 27                                           ; 11                            ;
; 28                                           ; 11                            ;
; 29                                           ; 11                            ;
; 30                                           ; 10                            ;
; 31                                           ; 2                             ;
; 32                                           ; 8                             ;
; 33                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 109          ; 53           ; 109          ; 0            ; 0            ; 149       ; 109          ; 0            ; 149       ; 149       ; 0            ; 27           ; 0            ; 0            ; 93           ; 0            ; 27           ; 93           ; 0            ; 0            ; 36           ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 149       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 40           ; 96           ; 40           ; 149          ; 149          ; 0         ; 40           ; 149          ; 0         ; 0         ; 149          ; 122          ; 149          ; 149          ; 56           ; 149          ; 122          ; 56           ; 149          ; 149          ; 113          ; 122          ; 149          ; 149          ; 149          ; 149          ; 149          ; 0         ; 149          ; 149          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                  ;
+-------------------------------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                                                     ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------------------------------------------------------------------+----------------------+-------------------+
; bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0]          ; CLOCK_50             ; 420.8             ;
; CLOCK_50,bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0] ; CLOCK_50             ; 41.8              ;
+-------------------------------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+
; Source Register                                                                                                                                                                   ; Destination Register        ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[20]                                                                                                      ; VarRegister:dataLatch|b[20] ; 5.032             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[21]                                                                                                      ; VarRegister:dataLatch|b[21] ; 5.030             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                       ; VarRegister:dataLatch|b[2]  ; 4.863             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[18]                                                                                                      ; VarRegister:dataLatch|b[18] ; 4.863             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                       ; VarRegister:dataLatch|b[0]  ; 4.863             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[16]                                                                                                      ; VarRegister:dataLatch|b[16] ; 4.863             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                      ; VarRegister:dataLatch|b[13] ; 4.862             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[29]                                                                                                      ; VarRegister:dataLatch|b[29] ; 4.862             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                       ; VarRegister:dataLatch|b[8]  ; 4.862             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[24]                                                                                                      ; VarRegister:dataLatch|b[24] ; 4.862             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[19]                                                                                                      ; VarRegister:dataLatch|b[19] ; 4.778             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[22]                                                                                                      ; VarRegister:dataLatch|b[22] ; 4.695             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                       ; VarRegister:dataLatch|b[6]  ; 4.616             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                       ; VarRegister:dataLatch|b[4]  ; 4.612             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                       ; VarRegister:dataLatch|b[3]  ; 4.612             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[27]                                                                                                      ; VarRegister:dataLatch|b[27] ; 4.471             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[28]                                                                                                      ; VarRegister:dataLatch|b[28] ; 4.382             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[23]                                                                                                      ; VarRegister:dataLatch|b[23] ; 4.367             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                       ; VarRegister:dataLatch|b[7]  ; 4.325             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                      ; VarRegister:dataLatch|b[11] ; 4.319             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                      ; VarRegister:dataLatch|b[10] ; 4.313             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[26]                                                                                                      ; VarRegister:dataLatch|b[26] ; 4.310             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                       ; VarRegister:dataLatch|b[5]  ; 4.264             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                       ; VarRegister:dataLatch|b[1]  ; 4.095             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[6]                                                                                                                              ; VarRegister:dataLatch|b[38] ; 4.075             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[2]                                                                                                                              ; VarRegister:dataLatch|b[34] ; 4.068             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[31]                                                                                                      ; VarRegister:dataLatch|b[31] ; 4.065             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[8]                                                                                                                              ; VarRegister:dataLatch|b[40] ; 4.037             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[12]                                                                                                                             ; VarRegister:dataLatch|b[44] ; 4.030             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[10]                                                                                                                             ; VarRegister:dataLatch|b[42] ; 4.011             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[25]                                                                                                      ; VarRegister:dataLatch|b[25] ; 4.010             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                      ; VarRegister:dataLatch|b[15] ; 3.993             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[30]                                                                                                      ; VarRegister:dataLatch|b[30] ; 3.992             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                       ; VarRegister:dataLatch|b[9]  ; 3.992             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[31]                                                                                                                             ; VarRegister:dataLatch|b[63] ; 3.976             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[30]                                                                                                                             ; VarRegister:dataLatch|b[30] ; 3.933             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[4]                                                                                                                              ; VarRegister:dataLatch|b[36] ; 3.913             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[31]                                                                                                                             ; VarRegister:dataLatch|b[31] ; 3.911             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[3]                                                                                                                              ; VarRegister:dataLatch|b[35] ; 3.909             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[32] ; 3.908             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[47] ; 3.902             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[29]                                                                                                                             ; VarRegister:dataLatch|b[61] ; 3.875             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[24]                                                                                                                             ; VarRegister:dataLatch|b[56] ; 3.867             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[9]                                                                                                                              ; VarRegister:dataLatch|b[41] ; 3.862             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[32] ; 3.859             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[32] ; 3.859             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[32] ; 3.859             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[32] ; 3.859             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[32] ; 3.859             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[4]                                                                                                                              ; VarRegister:dataLatch|b[4]  ; 3.851             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[3]                                                                                                                              ; VarRegister:dataLatch|b[3]  ; 3.845             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                      ; VarRegister:dataLatch|b[12] ; 3.845             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[2]                                                                                                                              ; VarRegister:dataLatch|b[2]  ; 3.836             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[30]                                                                                                                             ; VarRegister:dataLatch|b[62] ; 3.829             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[29]                                                                                                                             ; VarRegister:dataLatch|b[29] ; 3.812             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[8]                                                                                                                              ; VarRegister:dataLatch|b[8]  ; 3.803             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[24]                                                                                                                             ; VarRegister:dataLatch|b[24] ; 3.803             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[10]                                                                                                                             ; VarRegister:dataLatch|b[10] ; 3.780             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[48] ; 3.740             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[63] ; 3.737             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[13]                                                                                                                             ; VarRegister:dataLatch|b[45] ; 3.718             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[48] ; 3.713             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[48] ; 3.713             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[48] ; 3.713             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[48] ; 3.713             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[48] ; 3.713             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[38] ; 3.711             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[38] ; 3.711             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[38] ; 3.711             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[38] ; 3.711             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[38] ; 3.711             ;
; qsysOUt:bridgeLOL|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                      ; VarRegister:dataLatch|b[14] ; 3.710             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[46] ; 3.695             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[62] ; 3.694             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[34] ; 3.684             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[34] ; 3.684             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[34] ; 3.684             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[34] ; 3.684             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[34] ; 3.684             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[38] ; 3.655             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[34] ; 3.644             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[9]                                                                                                                              ; VarRegister:dataLatch|b[9]  ; 3.629             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[0]                                                                                                                              ; VarRegister:dataLatch|b[32] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[42] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[42] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[42] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[42] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[42] ; 3.620             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[45] ; 3.617             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[45] ; 3.617             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[45] ; 3.617             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[45] ; 3.617             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[45] ; 3.617             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_valid                                                                                                                                ; VarRegister:dataLatch|b[43] ; 3.604             ;
; qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|za_data[16]                                                                                                                             ; VarRegister:dataLatch|b[48] ; 3.596             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                 ; VarRegister:dataLatch|b[40] ; 3.591             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][98]                                                                  ; VarRegister:dataLatch|b[40] ; 3.591             ;
; qsysOUt:bridgeLOL|altera_avalon_sc_fifo:sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][38]                                                                  ; VarRegister:dataLatch|b[40] ; 3.591             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[2] ; VarRegister:dataLatch|b[40] ; 3.591             ;
; qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[2]   ; VarRegister:dataLatch|b[40] ; 3.591             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Sat Apr 27 02:29:43 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bitTest -c bitTest
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "bitTest"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15535): Implemented PLL "qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] port
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "qsysOUt:bridgeLOL|qsysOUt_jtag_uart_0:jtag_uart_0|qsysOUt_jtag_uart_0_scfifo_w:the_qsysOUt_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ram_block2a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 36 pins of 145 total pins
    Info (169086): Pin GPIO[0] not assigned to an exact location on the device
    Info (169086): Pin GPIO[1] not assigned to an exact location on the device
    Info (169086): Pin GPIO[2] not assigned to an exact location on the device
    Info (169086): Pin GPIO[3] not assigned to an exact location on the device
    Info (169086): Pin GPIO[4] not assigned to an exact location on the device
    Info (169086): Pin GPIO[5] not assigned to an exact location on the device
    Info (169086): Pin GPIO[6] not assigned to an exact location on the device
    Info (169086): Pin GPIO[7] not assigned to an exact location on the device
    Info (169086): Pin GPIO[8] not assigned to an exact location on the device
    Info (169086): Pin GPIO[9] not assigned to an exact location on the device
    Info (169086): Pin GPIO[10] not assigned to an exact location on the device
    Info (169086): Pin GPIO[11] not assigned to an exact location on the device
    Info (169086): Pin GPIO[12] not assigned to an exact location on the device
    Info (169086): Pin GPIO[13] not assigned to an exact location on the device
    Info (169086): Pin GPIO[14] not assigned to an exact location on the device
    Info (169086): Pin GPIO[15] not assigned to an exact location on the device
    Info (169086): Pin GPIO[16] not assigned to an exact location on the device
    Info (169086): Pin GPIO[17] not assigned to an exact location on the device
    Info (169086): Pin GPIO[18] not assigned to an exact location on the device
    Info (169086): Pin GPIO[19] not assigned to an exact location on the device
    Info (169086): Pin GPIO[20] not assigned to an exact location on the device
    Info (169086): Pin GPIO[21] not assigned to an exact location on the device
    Info (169086): Pin GPIO[22] not assigned to an exact location on the device
    Info (169086): Pin GPIO[23] not assigned to an exact location on the device
    Info (169086): Pin GPIO[24] not assigned to an exact location on the device
    Info (169086): Pin GPIO[25] not assigned to an exact location on the device
    Info (169086): Pin GPIO[26] not assigned to an exact location on the device
    Info (169086): Pin GPIO[27] not assigned to an exact location on the device
    Info (169086): Pin GPIO[28] not assigned to an exact location on the device
    Info (169086): Pin GPIO[29] not assigned to an exact location on the device
    Info (169086): Pin GPIO[30] not assigned to an exact location on the device
    Info (169086): Pin GPIO[31] not assigned to an exact location on the device
    Info (169086): Pin GPIO[32] not assigned to an exact location on the device
    Info (169086): Pin GPIO[33] not assigned to an exact location on the device
    Info (169086): Pin GPIO[34] not assigned to an exact location on the device
    Info (169086): Pin GPIO[35] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 112 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|jupdate could not be matched with a register
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|jupdate1* could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|read could not be matched with a register
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|read1* could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|read_req could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|rvalid0* could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|wdata[*] could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332048): Ignored set_false_path: Argument <from> is an empty collection
Warning (332173): Ignored filter: *|alt_jtag_atlantic:*|t_pause* could not be matched with a register
Warning (332048): Ignored set_false_path: Argument <to> is an empty collection
Info (332104): Reading SDC File: 'qsysOUt/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'bitTest.SDC'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0]} {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[1]} {bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: Cache:ICache|Cache_State_Machine:CacheSM|current_state.load_miss was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Cache:ICache|Cache_State_Machine:CacheSM|current_state.ready was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Cache:DCache|Cache_State_Machine:CacheSM|current_state.load_miss was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Cache:ICache|CacheMemory:CacheBlock0|mw_ramsp_6bd1b000:instanceName0|mw_ram_table~113 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: Cache:DCache|Cache_State_Machine:CacheSM|current_state.ready was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ArbiterStateMachineNew:arb|current_state.state_idle was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ArbiterStateMachineNew:arb|current_state.state_dw was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[0]
    Info (332111):   20.000 bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated|pll1|clk[1]
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_idle
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_dr
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_dw
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_ir
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_iack
        Info (176357): Destination node ArbiterStateMachineNew:arb|current_state.state_dack
        Info (176357): Destination node Cache:DCache|Cache_State_Machine:CacheSM|current_state.store
        Info (176357): Destination node Cache:DCache|Cache_State_Machine:CacheSM|current_state.load_miss
        Info (176357): Destination node Cache:ICache|Cache_State_Machine:CacheSM|current_state.store
        Info (176357): Destination node Cache:ICache|Cache_State_Machine:CacheSM|current_state.load_miss
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node qsysOUt:bridgeLOL|qsysOUt_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|altpll_6rb2:auto_generated|clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ArbiterStateMachineNew:arb|current_state.state_dw 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FourOneMux:gledmux|z[5]~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_dw~0
        Info (176357): Destination node FlipFlopNew:ackLatch|mw_reg_cval~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state~4
        Info (176357): Destination node ArbiterStateMachineNew:arb|comb~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|byteEnable~4
        Info (176357): Destination node ArbiterStateMachineNew:arb|byteEnable~7
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_bridge_0:bridge_0|acknowledge
        Info (176357): Destination node qsysOUt:bridgeLOL|altera_merlin_slave_agent:sdram_0_s1_translator_avalon_universal_slave_0_agent|m0_write
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|qsysOUt_sdram_0_input_efifo_module:the_qsysOUt_sdram_0_input_efifo_module|entry_1[58]~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ArbiterStateMachineNew:arb|current_state.state_idle 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_ir~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_ir~1
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_dr~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_idle~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_idle~1
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_dw~0
        Info (176357): Destination node ArbiterStateMachineNew:arb|next_state.state_dw~1
        Info (176357): Destination node FourOneMux:gledmux|z[4]~13
        Info (176357): Destination node FourOneMux:gledmux|z[5]~15
        Info (176357): Destination node ArbiterStateMachineNew:arb|comb~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ExecuteStage:ExecuteStage|ALU_Out[15]~24 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ExecuteStage:ExecuteStage|ALU_Out[0]
        Info (176357): Destination node ExecuteStage:ExecuteStage|ALU_Out[1]
Info (176353): Automatically promoted node Cache:DCache|Cache_State_Machine:CacheSM|SRAM_control~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ExecuteStage:ExecuteStage|conzIn[2]~10 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Cache:ICache|Cache_State_Machine:CacheSM|SRAM_control~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Cache:ICache|Cache_State_Machine:CacheSM|stall
Info (176353): Automatically promoted node qsysOUt:bridgeLOL|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_rnw~3
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|active_cs_n~0
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[0]
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[2]
        Info (176357): Destination node qsysOUt:bridgeLOL|qsysOUt_sdram_0:sdram_0|i_refs[1]
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 85 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 3.3V VCCIO, 0 input, 0 output, 36 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 46 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  70 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 19 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 27 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X11_Y24 to location X22_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 93 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at L22
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at H10
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at G12
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at AB11
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at D13
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at H13
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at M28
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at F12
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AA26
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at J10
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AH7
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AG19
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at M24
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AF5
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AE14
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at Y12
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at D4
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AF19
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AF13
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at L25
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AF20
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at E12
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at V26
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at F27
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at U23
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AF17
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at J26
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AG11
    Info (169178): Pin GPIO[34] uses I/O standard 3.3-V LVTTL at AG18
    Info (169178): Pin GPIO[35] uses I/O standard 3.3-V LVTTL at J12
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
Warning (169064): Following 36 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[0] has a permanently disabled output enable
    Info (169065): Pin GPIO[1] has a permanently disabled output enable
    Info (169065): Pin GPIO[2] has a permanently disabled output enable
    Info (169065): Pin GPIO[3] has a permanently disabled output enable
    Info (169065): Pin GPIO[4] has a permanently disabled output enable
    Info (169065): Pin GPIO[5] has a permanently disabled output enable
    Info (169065): Pin GPIO[6] has a permanently disabled output enable
    Info (169065): Pin GPIO[7] has a permanently disabled output enable
    Info (169065): Pin GPIO[8] has a permanently disabled output enable
    Info (169065): Pin GPIO[9] has a permanently disabled output enable
    Info (169065): Pin GPIO[10] has a permanently disabled output enable
    Info (169065): Pin GPIO[11] has a permanently disabled output enable
    Info (169065): Pin GPIO[12] has a permanently disabled output enable
    Info (169065): Pin GPIO[13] has a permanently disabled output enable
    Info (169065): Pin GPIO[14] has a permanently disabled output enable
    Info (169065): Pin GPIO[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[16] has a permanently disabled output enable
    Info (169065): Pin GPIO[17] has a permanently disabled output enable
    Info (169065): Pin GPIO[18] has a permanently disabled output enable
    Info (169065): Pin GPIO[19] has a permanently disabled output enable
    Info (169065): Pin GPIO[20] has a permanently disabled output enable
    Info (169065): Pin GPIO[21] has a permanently disabled output enable
    Info (169065): Pin GPIO[22] has a permanently disabled output enable
    Info (169065): Pin GPIO[23] has a permanently disabled output enable
    Info (169065): Pin GPIO[24] has a permanently disabled output enable
    Info (169065): Pin GPIO[25] has a permanently disabled output enable
    Info (169065): Pin GPIO[26] has a permanently disabled output enable
    Info (169065): Pin GPIO[27] has a permanently disabled output enable
    Info (169065): Pin GPIO[28] has a permanently disabled output enable
    Info (169065): Pin GPIO[29] has a permanently disabled output enable
    Info (169065): Pin GPIO[30] has a permanently disabled output enable
    Info (169065): Pin GPIO[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[32] has a permanently disabled output enable
    Info (169065): Pin GPIO[33] has a permanently disabled output enable
    Info (169065): Pin GPIO[34] has a permanently disabled output enable
    Info (169065): Pin GPIO[35] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/Kevin/Desktop/ECE4440-master/bitTestFull/bitTest.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 40 warnings
    Info: Peak virtual memory: 736 megabytes
    Info: Processing ended: Sat Apr 27 02:30:40 2013
    Info: Elapsed time: 00:00:57
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Kevin/Desktop/ECE4440-master/bitTestFull/bitTest.fit.smsg.


