---
layout:     post
title:      "计算机硬件习题"
subtitle:   "本章考点在综合知识考试平均分数为6分，约总分的8%"
date:       2021-04-27 13:40:10
author:     "Balbo"
header-img: "img/post-bg-2021.jpg"
tags:
    - software-designer
---

1. 多计算机系统属于 $\underline{D}$ 体系结构

   A. SISD	B. SIMD	C. MISD	D. MIMD

2. $\underline{C}$ 用于将显卡、声卡、网卡和硬盘控制器等告诉外围设备直接挂在 CPU 总线上

   A. STD 总线	B. 交叉开关	C. PCI 总线	D. Centronic 总线

3. $\underline{C}$ 不属于计算机控制器中的部件

   A. 程序计数器 PC	~~B~~. 时序发生器

   C. 程序状态寄存器 PSW	D. 数据缓冲寄存器

4. 两个同符号的数相加或异符号的数相减，所得结果的符号位 SF 和进位标志 CF 进行 $\underline{D}$ 运算为 1 时，表示运算的结果长生溢出

   ~~A~~. 与	B. 或	C. 与非	D. 异或

5. 以下设施中，存取速度最快的是 $\underline{C}$

   A. 主存	B. Cache	C. 寄存器	~~D~~. 高速磁盘

6. 下面关于局部性原理的描述正确的是 $\underline{D}$

   ~~A~~. 程序代码顺序执行

   B. 程序按照非一致性方式访问内存

   C. 程序连续地访问许多变量

   D. 程序在一段时间内访问相对小的一段地址空间

7. 以下关于在 I/O 设备与主机间交换数据的叙述中，错误的是 $\underline{C}$

   A. 中断方式下，CPU 需要执行程序来实现数据传送

   B. 按交换数据的效率从低到高：程序控制方式、中断方式、DMA 方式

   C. 中断方式和 DMA 方式相比，快速 I/O 设备更适合采用中断方式传递数据

   D. 若同时接到 DMA 请求和中断请求，CPU 有限响应 DMA 请求

8. 以下关于 CISC/RISC 计算机的叙述中，正确的是 $\underline{C}$

   A. 虽然 RISC 机器指令数量比 CISC 机器少，但功能更强大

   ~~B~~ RISC 机器指令使用频率比 CISC 机器更均衡

   C. RISC 采用硬布线逻辑控制；CISC 采用微程序控制技术

   D. RISC 机器指令系统中，各类指令都可以操作内存

9. 浮点数有以下三部分组成：符号位 S，指数部分 E 和尾数部分 M。在总长度固定的情况下，增加 M 的位数、减少 E 的位数可以 $\underline{D}$

   A. 扩大可表示的数的范围同时降低精度

   B. 扩大可表示的数的范围同时提高精度

   C. 减小可表示的数的范围同时降低精度

   D. 减小可表示的数的范围同时提高精度

10. 下列描述中，正确的是 $\underline{B}$

    A. 采用原码表示法，可以保证运算过程与手工运算方法保持一致

    B. 采用补码表示法，其目的是为了简化计算机运算部件的设计

    C. 正数的原码与补码是不一样的

    ~~D~~ 采用补码表示法，可以提高数据的运算精度

11. 下列部件中,$\underline{B}$ 用来保存当前 CPU 所访问的内存单元地址

    A. PC（程序计数器）	B. AR（地址寄存器）	C. AC（累加器）	D. MDR（数据寄存器）

12. 设用 2K\*8 位的存储器芯片组成 16K\*8 位的存储器（地址单元为 000H ～3FFFH，每个芯片的地址空间连续），则地址单元 0B1FH 多在芯片的最小地址编号为 $\underline{D}$

    A. 0000H	B. 2800H	C. 2000H	D. 0800H

13. 某计算机指令字长为 16 位，指令有双操作数、单操作数和无操作数 3 中格式，每个操作数字段均用 6 为二进制数表示，该指令系统共有 m 条(m<16)双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出 $\underline{B}$ 条单操作数指令

    A. $2^6$	B. $(2^4-m)*2^6-1$	C. $(2^4-m)-x^6$	D. $(2^4-m)*(2^6-1)$

14. 内存容量为 16GB，字长为 64 位，则 $\underline{B}$

    A. 地址总线和数据总线的宽度都为64

    B. 地址总线的宽度为34，数据总线的宽度为64

    C. 地址总线的宽度为34，数据总线的宽度为8

    ~~D~~. 地址总线的宽度为64，数据总线的宽度为8

15. 高速缓存 Cache 与主存间采用全相连地址映像方式，高速缓存的容量为 4MB，分为 4 块，每块 1MB，主存容量为 256MB。若主存读写时间为 30ns，高度缓存的读写时间为 3ns，平均读写时间为 3.54ns，则该高速缓存的命中率为 $\underline{C}$%，若地址变换表如表，则主存地址为 8888888H 时，高度缓存地址为 $\underline{D}$H。

    |  0   | 38H  |
    | :--: | :--: |
    |  1   | 88H  |
    |  2   | 59H  |
    |  3   | 67H  |

    A. 90	B. 95	C. 98	D. 99

    A. 488888	B. 388888	C. 288888	D. 188888

16. 每一条指令都可以分解为取指、分析和执行三步。已知取指时间$t_{取指}=5\Delta t$ ,分析时间$t_{分析}=4\Delta t$，执行时间$t_{执行}=5\Delta t$。如果按顺序方式从头到尾执行完100条指令需 $\underline{C}\Delta t$。如果按照 $[执行]k、[分析]k+1、[取指]k+2$ 重叠的流水线方式执行指令，从头到尾执行完500条指令需 $\underline{C}\Delta t$

    A. 1390	B. 1395	C. 1400	D. 1407

    A. 2492	B. 2500	C. 2510	D. 2515

17. 存储器中数据常用的存取方式有顺序存取、直接存取、随即存取和相联存取等 4 种，$\underline{D}$ 的存取时间与存储位置无关

    A. 随即存取和顺序存取	B. 顺序存取和相联存取

    C. 随即存取和直接存取	D. 随即存取和相联存取

18. 利用海明码来进行纠正单位错，如果有 8 为信息位，则需要加入 $\underline{B}$ 位校验位

    A. 3	B. 4	C. 7	D. 8

19. 假设用一条 4 级流水线结构来完成一条指令的取指、指令译码和取数运算以及送回结果 4 个基本操作，每段执行时间是10ns、20ns、30ns、40ns，则连续输入100条时的吞吐率为 $\underline{B}$

    A. $2.53*10^7/S$	B. $2.46*10^7/S$	C. $2.64*10^7/S$	D. $2.94*10^7/S$