2018-09-05 18:30:37,423: root:INFO: Generating grammar tables from /usr/lib/python2.7/lib2to3/Grammar.txt
2018-09-05 18:30:37,444: root:INFO: Generating grammar tables from /usr/lib/python2.7/lib2to3/PatternGrammar.txt
2018-09-05 18:30:37,472: claripy:INFO: Claripy is setting the recursion limit to 15000. If Python segfaults, I am sorry.
2018-09-05 18:30:37,473: claripy.backend:DEBUG: Operation FPV not in op_module <module 'claripy.bv' from '/usr/local/lib/python2.7/dist-packages/claripy/bv.pyc'>.
2018-09-05 18:30:37,473: claripy.backend:DEBUG: Operation FPS not in op_module <module 'claripy.fp' from '/usr/local/lib/python2.7/dist-packages/claripy/fp.pyc'>.
2018-09-05 18:30:37,473: claripy.backend:DEBUG: Operation RotateRight not in op_module <class 'claripy.backends.backend_vsa.BackendVSA'>.
2018-09-05 18:30:37,473: claripy.backend:DEBUG: Operation RotateLeft not in op_module <class 'claripy.backends.backend_vsa.BackendVSA'>.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture AMD64.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture AARCH64.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture PPC64.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture MIPS64.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture ARMEL.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture ARMHF.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture MIPS32.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture PPC32.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture ARM.
2018-09-05 18:30:37,690: pyvex.lift:DEBUG: Registering lifter LibVEXLifter for architecture X86.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture AMD64.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture AARCH64.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture PPC64.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture MIPS64.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture ARMEL.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture ARMHF.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture MIPS32.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture PPC32.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture ARM.
2018-09-05 18:30:37,691: pyvex.lift:DEBUG: Registering postprocessor ZeroDivisionPostProcessor for architecture X86.
2018-09-05 18:30:37,724: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: generic
2018-09-05 18:30:37,724: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: amd64
2018-09-05 18:30:37,725: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: mips
2018-09-05 18:30:37,725: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: i386
2018-09-05 18:30:37,725: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: ppc
2018-09-05 18:30:37,725: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: elfreloc
2018-09-05 18:30:37,725: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: armel
2018-09-05 18:30:37,726: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: arm64
2018-09-05 18:30:37,727: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: arm
2018-09-05 18:30:37,727: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: pcc64
2018-09-05 18:30:37,727: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: armhf
2018-09-05 18:30:37,727: cle.backends.elf.relocation:DEBUG: Importing ELF relocation module: mips64
2018-09-05 18:30:37,729: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: generic
2018-09-05 18:30:37,729: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: amd64
2018-09-05 18:30:37,729: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: mips
2018-09-05 18:30:37,729: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: i386
2018-09-05 18:30:37,730: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: riscv
2018-09-05 18:30:37,731: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: pereloc
2018-09-05 18:30:37,731: cle.backends.pe.relocation:DEBUG: Importing PE relocation module: arm
2018-09-05 18:30:37,735: cle.binja:INFO: Unable to import binaryninja module
2018-09-05 18:30:37,745: angr.state_plugins.unicorn_engine:INFO: native plugin is enabled
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toI64S
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,779: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toI64S)
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpORD64S
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: ... generic_name: CmpORD
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpORD64S)
2018-09-05 18:30:37,788: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toI64U
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toI64U)
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Sto8
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Sto8)
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,789: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32)
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32StoF32
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32StoF32)
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,790: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven8Ux16
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven8Ux16)
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd32S
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd32S)
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,791: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div64F0x2
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div64F0x2)
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: Matched operation: Iop_FtoI32Ux4_RZ
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_FtoI32Ux4_RZ)
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AddD128
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,792: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AddD128)
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MSubF128
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: ... generic_name: MSub
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,793: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MSubF128)
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NegF64
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NegF64)
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64x4toV256)
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQsh8x16
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQsh
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQsh8x16)
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,794: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh16Ux8
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh16Ux8)
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin16Sto8Ux16
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin16Sto8Ux16)
2018-09-05 18:30:37,795: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRShrNnarrow64Uto32Ux2
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRShrNnarrow
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRShrNnarrow64Uto32Ux2)
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MulF64r32
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QuantizeD128
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... generic_name: Quantize
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QuantizeD128)
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32Fx8
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,796: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32Fx8)
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl8x16
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl8x16)
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem8x8
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem8x8)
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,797: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toD64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toD64)
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HAdd8Ux4
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... generic_name: HAdd
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HAdd8Ux4)
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz64)
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,798: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32Fx4
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32Fx4)
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax32Fx2
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax32Fx2)
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem64x2
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,799: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem64x2)
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32Fx4
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32Fx4)
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow64Sto32Sx2
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,800: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow64Sto32Sx2)
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMul8x16
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMul
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMul8x16)
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpNE32
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpNE
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpNE32)
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Sx16
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,801: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Sx16)
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN16x16
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN16x16)
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz8x8
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz8x8)
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64F0x2
2018-09-05 18:30:37,802: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64F0x2)
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MAddF32
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... generic_name: MAdd
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MAddF32)
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs64x2
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs64x2)
2018-09-05 18:30:37,803: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64StoD64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64StoD64)
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Matched operation: Iop_And64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_And64)
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin32Fx2
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,804: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin32Fx2)
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin32Fx4
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin32Fx4)
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow16Sto8Ux8
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow16Sto8Ux8)
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,805: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32F0x4
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32F0x4)
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub8x32
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub8x32)
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU64x2
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,806: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU64x2)
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Left8
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... generic_name: Left
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Left8)
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullS64
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullS64)
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn64Sto32Ux2
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,807: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn64Sto32Ux2)
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQRsh32x4
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQRsh
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQRsh32x4)
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven32Ux4
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven32Ux4)
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,808: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowBin16to8x8
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowBin
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowBin16to8x8)
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpF64
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... generic_name: Cmp
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpF64)
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRShrNnarrow32Uto16Ux4
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,809: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRShrNnarrow
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRShrNnarrow32Uto16Ux4)
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg32Sx4
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg32Sx4)
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpNE8
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpNE
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,810: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpNE8)
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse16sIn32_x4
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin16Sto8Sx8
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin16Sto8Sx8)
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AbsF32
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AbsF32)
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,811: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN16x4
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN16x4)
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls16x4
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls16x4)
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU32x2
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,812: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU32x2)
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQRsh64x2
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQRsh
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQRsh64x2)
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_RSqrtEst5GoodF64
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Ux16
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Ux16)
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,813: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN16x8
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN16x8)
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls16x8
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls16x8)
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQRsh8x16
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQRsh
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQRsh8x16)
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,814: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64F0x2
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64F0x2)
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowBin32to16x8
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowBin
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowBin32to16x8)
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,815: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowBin32to16x4
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowBin
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowBin32to16x4)
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Sx2
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Sx2)
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_RoundF64toF64_PosINF
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE64U
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,816: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE64U)
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMulHi16Sx4
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... generic_name: QDMulHi
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMulHi16Sx4)
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE64S
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE64S)
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,817: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64)
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toF16x2
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toF16x2)
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toD128
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toD128)
2018-09-05 18:30:37,818: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div32Fx8
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div32Fx8)
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min64F0x2
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min64F0x2)
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,819: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh64Ux2
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh64Ux2)
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl16
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl16)
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32F0x4
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,820: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32F0x4)
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL16Sx4
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL16Sx4)
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipStep32Fx4
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... generic_name: RecipStep
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipStep32Fx4)
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,821: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Ux16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Ux16)
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub16x16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub16x16)
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_SubF64r32
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls8x8
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,822: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls8x8)
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd8x16
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd8x16)
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ64Fx2
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ64Fx2)
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toD128
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,823: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toD128)
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ16
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ16)
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toI32U
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toI32U)
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,824: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Sto32
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Sto32)
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min64Sx2
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,825: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min64Sx2)
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatOddLanes8x8
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... generic_name: CatOddLanes
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatOddLanes8x8)
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowUn64to32x2
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowUn
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowUn64to32x2)
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,826: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ64
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ64)
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Ux16
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Ux16)
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,827: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Perm32x4
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... generic_name: Perm
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Perm32x4)
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul64Fx4
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul64Fx4)
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh8Ux16
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh8Ux16)
2018-09-05 18:30:37,828: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul64Fx2
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul64Fx2)
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl32x2
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl32x2)
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Xor8
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,829: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Xor8)
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Uto8
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Uto8)
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Sx32
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Sx32)
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,830: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl32x4
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl32x4)
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ8x8
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ8x8)
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz64
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz64)
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,831: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub64Sx2
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub64Sx2)
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs64Fx2
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs64Fx2)
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub64Sx1
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,832: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub64Sx1)
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt64Fx2
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt64Fx2)
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin16Sto8Ux8
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin16Sto8Ux8)
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,833: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull32Sx2
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull32Sx2)
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ8x4
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ8x4)
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt64Fx4
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,834: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt64Fx4)
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul8x16
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul8x16)
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar16
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar16)
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh16Ux8
2018-09-05 18:30:37,835: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh16Ux8)
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Sx4
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Sx4)
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Sx8
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Sx8)
2018-09-05 18:30:37,836: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toF128
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toF128)
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toI32U
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toI32U)
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Sx4
2018-09-05 18:30:37,837: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Sx4)
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toI32S
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toI32S)
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Sx2
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,838: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Sx2)
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQsh8x16
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQsh
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQsh8x16)
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MSubF32
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... generic_name: MSub
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MSubF32)
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: Matched operation: Iop_BCDSub
2018-09-05 18:30:37,839: angr.engines.vex.irop:DEBUG: ... generic_name: BCDSub
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_BCDSub)
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr32
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr32)
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Sx16
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Sx16)
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,840: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg32Ux4
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg32Ux4)
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Sx4
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Sx4)
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ16
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ16)
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,841: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Sx2
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Sx2)
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D32toF128
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D32toF128)
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipStep64Fx2
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... generic_name: RecipStep
2018-09-05 18:30:37,842: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipStep64Fx2)
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin32Sto16Sx8
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin32Sto16Sx8)
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Sx8
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Sx8)
2018-09-05 18:30:37,843: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem32x4
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem32x4)
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtSUsatUU32x4
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtSUsat
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtSUsatUU32x4)
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: Matched operation: Iop_FtoI32Ux2_RZ
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,844: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_FtoI32Ux2_RZ)
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem32x2
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem32x2)
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow64Sto32Sx2
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,845: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow64Sto32Sx2)
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: Matched operation: Iop_V128to64
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V128to64)
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpORD64U
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... generic_name: CmpORD
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpORD64U)
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,846: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveEvenLanes32x4
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveEvenLanes
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveEvenLanes32x4)
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32StoF64
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32StoF64)
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_F32ToFixed32Ux4_RZ
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT32Fx4
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,847: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT32Fx4)
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32UtoD128
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32UtoD128)
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs8x8
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs8x8)
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,848: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32)
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem16x8
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem16x8)
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Or64
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Or64)
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,849: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64to1
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... to_size: 1
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64to1)
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64UtoF64
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64UtoF64)
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal32x4
2018-09-05 18:30:37,850: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal32x4)
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN8x16
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN8x16)
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem16x4
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem16x4)
2018-09-05 18:30:37,851: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64to8
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64to8)
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32Fx2
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32Fx2)
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN16x4
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,852: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN16x4)
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow32Sto16Ux4
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow32Sto16Ux4)
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls32x4
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,853: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls32x4)
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn16_x8
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128HItoF64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128HItoF64)
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256to64_0)
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MulI128by10
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256to64_2)
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64UtoD64
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,854: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64UtoD64)
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivD64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivD64)
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMull16Sx4
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... generic_name: QDMull
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMull16Sx4)
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,855: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ8x16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ8x16)
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toF16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toF16)
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Ux16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Ux16)
2018-09-05 18:30:37,856: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpNE64
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpNE
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpNE64)
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQsh64x2
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQsh
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQsh64x2)
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn16Sto8Ux8
2018-09-05 18:30:37,857: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,858: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn16Sto8Ux8)
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivF64
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivF64)
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,859: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SubF128
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SubF128)
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar8x16
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,860: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar8x16)
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQRsh64x2
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQRsh
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQRsh64x2)
2018-09-05 18:30:37,861: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32F0x4
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32F0x4)
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: Matched operation: Iop_And32
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_And32)
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT64F0x2
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,862: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT64F0x2)
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS64x1
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS64x1)
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullU64
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullU64)
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,863: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF32x4_RZ
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF32x4_RZ)
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn32Sto16Ux4
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn32Sto16Ux4)
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div64Fx4
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,864: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div64Fx4)
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS8x16
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS8x16)
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Left16
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... generic_name: Left
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Left16)
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32StoD128
2018-09-05 18:30:37,865: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32StoD128)
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN64x2
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN64x2)
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div64Fx2
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div64Fx2)
2018-09-05 18:30:37,866: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullS32
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullS32)
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256toV128_0)
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF32x4_RM
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RM
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF32x4_RM)
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,867: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl8x8
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl8x8)
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQShrNnarrow32Uto16Ux4
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... generic_name: QandQShrNnarrow
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQShrNnarrow32Uto16Ux4)
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,868: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64to32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64to32)
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivU32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivU32)
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatEvenLanes32x4
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... generic_name: CatEvenLanes
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatEvenLanes32x4)
2018-09-05 18:30:37,869: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh16Sx8
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh16Sx8)
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Ux4
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Ux4)
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,870: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toD128
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toD128)
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Ux2
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Ux2)
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_F32ToFixed32Sx2_RZ
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS64x2
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,871: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS64x2)
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Xor64
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Xor64)
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Matched operation: Iop_And8
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_And8)
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax32Sx2
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,872: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax32Sx2)
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowUn32to16x4
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowUn
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowUn32to16x4)
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Ux8
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Ux8)
2018-09-05 18:30:37,873: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal8x8
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal8x8)
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS16x8
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS16x8)
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF32toInt
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... to_type: Int
2018-09-05 18:30:37,874: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF32toInt)
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rol32x4
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... generic_name: Rol
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rol32x4)
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls8x16
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls8x16)
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,875: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz32x4
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz32x4)
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_RoundF64toF64_NegINF
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh64Sx2
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh64Sx2)
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExtractExpD128
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... generic_name: ExtractExp
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,876: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExtractExpD128)
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ScaleF64
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... generic_name: Scale
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ScaleF64)
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64Fx2
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64Fx2)
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven16Ux8
2018-09-05 18:30:37,877: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven16Ux8)
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ8
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ8)
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrD64
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,878: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrD64)
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN16x8
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN16x8)
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpI64asD64
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpI64asD64)
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,879: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExpCmpNE32
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... generic_name: ExpCmpNE
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExpCmpNE32)
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl16x4
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl16x4)
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven32Sx4
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:37,880: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven32Sx4)
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi32Sx4
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi32Sx4)
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup16x8
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup16x8)
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,881: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU8x16
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU8x16)
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul16x8
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul16x8)
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup16x4
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:37,882: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup16x4)
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul16x16
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul16x16)
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Perm8x8
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... generic_name: Perm
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Perm8x8)
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NotV128
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,883: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NotV128)
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toF64
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toF64)
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse16sIn64_x1
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpUN32F0x4
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... generic_name: CmpUN
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,884: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpUN32F0x4)
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toI64S
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toI64S)
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toI64U
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toI64U)
2018-09-05 18:30:37,885: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl32x4
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl32x4)
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin32Sto16Ux8
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin32Sto16Ux8)
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,886: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO8x16
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO8x16)
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen16Sto32x4
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen16Sto32x4)
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull16Ux4
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,887: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull16Ux4)
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh16Sx8
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh16Sx8)
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl32x2
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl32x2)
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,888: angr.engines.vex.irop:DEBUG: Matched operation: Iop_V128HIto64
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V128HIto64)
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... using hi half
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg8Ux16
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg8Ux16)
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF32x4_RP
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RP
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,889: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF32x4_RP)
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AbsF128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AbsF128)
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RndF128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... generic_name: Rnd
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RndF128)
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,890: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ64
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ64)
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveEvenLanes8x16
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveEvenLanes
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveEvenLanes8x16)
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF32x4_RN
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RN
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF32x4_RN)
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,891: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toD32
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toD32)
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI16x8)
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU16x8
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,892: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU16x8)
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add8x16
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add8x16)
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toF128
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,893: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toF128)
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI16x4)
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse16sIn64_x2
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_SetV128lo32
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32Ux2
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32Ux2)
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Neg64Fx2
2018-09-05 18:30:37,894: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Neg64Fx2)
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_I128StoBCD128
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AndV256
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... from_size: 256
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AndV256)
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtUSsatSS8x16
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtUSsat
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,895: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtUSsatSS8x16)
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtStep32Fx2
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtStep
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtStep32Fx2)
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT8Sx16
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT8Sx16)
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub16
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,896: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub16)
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64Fx2
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64Fx2)
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CipherSV128
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... generic_name: CipherS
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CipherSV128)
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64Fx4
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,897: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64Fx4)
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HSub8Ux4
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... generic_name: HSub
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HSub8Ux4)
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMulAdd64x2
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMulAdd
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,898: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMulAdd64x2)
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow32Sto16Sx4
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow32Sto16Sx4)
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32Fx2
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32Fx2)
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,899: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Uto16
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Uto16)
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Ux2
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Ux2)
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QRDMulHi16Sx8
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,900: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... generic_name: QRDMulHi
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QRDMulHi16Sx8)
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpEQ16
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpEQ
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpEQ16)
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl8
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl8)
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,901: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Ux4
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Ux4)
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32Fx8
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32Fx8)
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32x8
2018-09-05 18:30:37,902: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32x8)
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE64F0x2
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE64F0x2)
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Ux4
2018-09-05 18:30:37,903: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Ux4)
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32x2
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32x2)
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst64Fx2
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst64Fx2)
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,904: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32x4
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32x4)
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Sx16
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Sx16)
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ64x4
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ64x4)
2018-09-05 18:30:37,905: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtUSsatSS32x4
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtUSsat
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtUSsatSS32x4)
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ16x8
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ16x8)
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ64x2
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,906: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ64x2)
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipStep32Fx2
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... generic_name: RecipStep
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipStep32Fx2)
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN8x16
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN8x16)
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32U
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,907: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32U)
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ16x4
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ16x4)
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QFtoI32Ux4_RZ
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... generic_name: Q
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,908: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QFtoI32Ux4_RZ)
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ16x16
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ16x16)
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_PRem1C3210F64
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh8Sx16
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh8Sx16)
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,909: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull8Ux8
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull8Ux8)
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Sx16
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Sx16)
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz16x8
2018-09-05 18:30:37,910: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz16x8)
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatEvenLanes8x16
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... generic_name: CatEvenLanes
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatEvenLanes8x16)
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Sto32
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,911: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Sto32)
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Sx16
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Sx16)
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32x8
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32x8)
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,912: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar16x8
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar16x8)
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toF32
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toF32)
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TruncF128toI32S
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... generic_name: Trunc
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,913: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TruncF128toI32S)
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU8x16
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU8x16)
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Or32
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Or32)
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32UtoF64
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,914: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32UtoF64)
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar16x4
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar16x4)
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Sx8
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Sx8)
2018-09-05 18:30:37,915: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup32x2
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup32x2)
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub32Ux2
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub32Ux2)
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi32Ux4
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,916: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi32Ux4)
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin16Uto8Ux16
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin16Uto8Ux16)
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup32x4
2018-09-05 18:30:37,917: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,918: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:37,918: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,918: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup32x4)
2018-09-05 18:30:37,918: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,918: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub32Ux4
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub32Ux4)
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toI64U
2018-09-05 18:30:37,919: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toI64U)
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul64
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,920: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul64)
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toI32S
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toI32S)
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32Uto64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32Uto64)
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI8x8)
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,921: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64HIto32
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64HIto32)
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... using hi half
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveEvenLanes8x8
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveEvenLanes
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveEvenLanes8x8)
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: Matched operation: Iop_FtoI32Sx4_RZ
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,922: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_FtoI32Sx4_RZ)
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpD64asI64
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpD64asI64)
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toI32U
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toI32U)
2018-09-05 18:30:37,923: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Uto64
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Uto64)
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Xor32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Xor32)
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MinNumF32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... generic_name: MinNum
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MinNumF32)
2018-09-05 18:30:37,924: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max64Sx2
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max64Sx2)
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64StoD128
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64StoD128)
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,925: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax16Sx4
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax16Sx4)
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toD64
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toD64)
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SliceV128
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... generic_name: Slice
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SliceV128)
2018-09-05 18:30:37,926: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI64x2)
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Sx8
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Sx8)
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32Sto64
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32Sto64)
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,927: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin32Sto16Sx4
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin32Sto16Sx4)
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Not8
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Not8)
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulF64
2018-09-05 18:30:37,928: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulF64)
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExtractSigD64
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... generic_name: ExtractSig
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExtractSigD64)
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Not1
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Not1)
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_DivS64E
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowBin64to32x4
2018-09-05 18:30:37,929: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowBin
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowBin64to32x4)
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ16x4
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ16x4)
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: Matched operation: Iop_XorV128
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,930: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_XorV128)
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ16x2
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ16x2)
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ8x32
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ8x32)
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullU32
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,931: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullU32)
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ16x8
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ16x8)
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Left64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... generic_name: Left
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Left64)
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,932: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl64)
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub64Ux2
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub64Ux2)
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32x8
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32x8)
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar64x2
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,933: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar64x2)
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveEvenLanes16x8
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveEvenLanes
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveEvenLanes16x8)
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32x2
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32x2)
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax32Ux2
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,934: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax32Ux2)
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveEvenLanes16x4
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveEvenLanes
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveEvenLanes16x4)
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AtanF64
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... generic_name: Atan
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,935: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AtanF64)
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64Fx4
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64Fx4)
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin16Sx4
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin16Sx4)
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32x4
2018-09-05 18:30:37,936: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32x4)
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min64Fx2
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min64Fx2)
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN16x16
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN16x16)
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,937: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InsertExpD128
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... generic_name: InsertExp
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InsertExpD128)
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: Matched operation: Iop_128to64
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_128to64)
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HSub8Sx4
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... generic_name: HSub
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HSub8Sx4)
2018-09-05 18:30:37,938: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min64Fx4
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min64Fx4)
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64x4
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64x4)
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,939: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU16x4
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU16x4)
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz64x2
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,940: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz64x2)
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtStep32Fx4
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtStep
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtStep32Fx4)
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add64x2
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add64x2)
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT64U
2018-09-05 18:30:37,941: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT64U)
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS16x4
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS16x4)
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtUSsatSS64x2
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtUSsat
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtUSsatSS64x2)
2018-09-05 18:30:37,942: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Uto32
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Uto32)
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT64S
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT64S)
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ16x16
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ16x16)
2018-09-05 18:30:37,943: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh32Sx4
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh32Sx4)
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F16toF64x2
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F16toF64x2)
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D32toD64
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,944: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D32toD64)
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNE32
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNE
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNE32)
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveOddLanes32x4
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveOddLanes
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveOddLanes32x4)
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16Uto32
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,945: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16Uto32)
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CipherV128
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... generic_name: Cipher
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CipherV128)
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16Sto32
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16Sto32)
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:37,946: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SqrtF32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SqrtF32)
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpwNEZ32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... generic_name: CmpwNEZ
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpwNEZ32)
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExpCmpNE64
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... generic_name: ExpCmpNE
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExpCmpNE64)
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,947: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Ux32
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Ux32)
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin8Ux8
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin8Ux8)
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd32x2
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,948: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd32x2)
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toI64U
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toI64U)
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toI128S
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toI128S)
2018-09-05 18:30:37,949: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toI64S
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toI64S)
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd32x4
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd32x4)
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128LOtoF64
2018-09-05 18:30:37,950: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... from_side: LO
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128LOtoF64)
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundD128toInt
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... to_type: Int
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundD128toInt)
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,951: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Ux16
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Ux16)
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE32F0x4
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE32F0x4)
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Or8
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:37,952: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Or8)
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU16x4
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU16x4)
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQsh16x8
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQsh
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQsh16x8)
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin16Sto8Sx16
2018-09-05 18:30:37,953: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin16Sto8Sx16)
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HSub16Ux2
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... generic_name: HSub
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HSub16Ux2)
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF128toInt
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... to_type: Int
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,954: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF128toInt)
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_RoundF64toF64_NEAREST
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Fx2
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Fx2)
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_DivU64E
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin64Uto32Ux4
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,955: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin64Uto32Ux4)
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Fx4
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Fx4)
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toF32
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toF32)
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Sx8
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,956: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Sx8)
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRShrNnarrow16Uto8Ux8
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRShrNnarrow
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRShrNnarrow16Uto8Ux8)
2018-09-05 18:30:37,957: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_DivF64r32
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Sx4
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Sx4)
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toD64
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,958: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toD64)
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toI16S
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toI16S)
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz32
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz32)
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,959: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64)
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT64Ux2
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT64Ux2)
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh8Ux16
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,960: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh8Ux16)
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivD128
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivD128)
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL32Ux2
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL32Ux2)
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,961: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PRemF64
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... generic_name: PRem
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PRemF64)
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64UtoD128
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64UtoD128)
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE32U
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE32U)
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,962: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE32S
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE32S)
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rol64x2
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... generic_name: Rol
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rol64x2)
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MAddF64
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... generic_name: MAdd
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MAddF64)
2018-09-05 18:30:37,963: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Ux32
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Ux32)
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF64toInt
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... to_type: Int
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,964: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF64toInt)
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D32toF32
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D32toF32)
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_DivU32E
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add16
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add16)
2018-09-05 18:30:37,965: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SignificanceRoundD64
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... generic_name: SignificanceRound
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SignificanceRoundD64)
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AddF128
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AddF128)
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg16Ux16
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,966: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg16Ux16)
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwBitMtxXpose64x2
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... generic_name: PwBitMtxXpose
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwBitMtxXpose64x2)
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal16x8
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal16x8)
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen8Uto16x8
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,967: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen8Uto16x8)
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN32x4
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN32x4)
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub32Sx4
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,968: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub32Sx4)
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64x2
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64x2)
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecpExpF32
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... generic_name: RecpExp
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecpExpF32)
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN64x4
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:37,969: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN64x4)
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow32Sto16Sx4
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow32Sto16Sx4)
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal16x4
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,970: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal16x4)
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub16x4
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub16x4)
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Sx8
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Sx8)
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpF64asI64
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:37,971: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpF64asI64)
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn64_x1
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Sx8
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Sx8)
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Sx4
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,972: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Sx4)
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatOddLanes32x4
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... generic_name: CatOddLanes
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatOddLanes32x4)
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS32x4
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS32x4)
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,973: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS32x2
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS32x2)
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CosF64
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... generic_name: Cos
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CosF64)
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT32Sx2
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT32Sx2)
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,974: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toD32
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toD32)
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QRDMulHi32Sx4
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... generic_name: QRDMulHi
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QRDMulHi32Sx4)
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz32x2
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,975: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz32x2)
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax8Ux8
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax8Ux8)
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub64x4
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub64x4)
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,976: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrV128
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrV128)
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub32Sx2
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub32Sx2)
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivModU64to32
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... generic_name: DivMod
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,977: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivModU64to32)
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... using divmod
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ64x4
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ64x4)
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32x8
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32x8)
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div32Fx4
2018-09-05 18:30:37,978: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div32Fx4)
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64HLto128
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64HLto128)
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ64x2
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ64x2)
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,979: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin16Ux4
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin16Ux4)
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toF64
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,980: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toF64)
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32x2
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32x2)
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,981: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32x4
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32x4)
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64StoF128
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64StoF128)
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Fixed32SToF32x2_RN
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivS32
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:37,982: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivS32)
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg16Ux8
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg16Ux8)
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN16x16
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN16x16)
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,983: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg16Ux4
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg16Ux4)
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AddF64
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AddF64)
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull8Sx8
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,984: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull8Sx8)
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh32Sx4
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh32Sx4)
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSS8x8
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,985: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSS8x8)
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz64x2
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz64x2)
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNE8
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNE
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNE8)
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Ux8
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,986: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Ux8)
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal8x8
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal8x8)
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse32sIn64_x2
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32Ux4
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32Ux4)
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,987: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse32sIn64_x1
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Ux8
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Ux8)
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN8x16
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN8x16)
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SubD64
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,988: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SubD64)
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_RoundF64toF64_ZERO
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64UtoV128
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... to_type: V
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64UtoV128)
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Ux2
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Ux2)
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,989: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32Fx8
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32Fx8)
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Ux4
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Ux4)
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpORD32S
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... generic_name: CmpORD
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpORD32S)
2018-09-05 18:30:37,990: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU32x4
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU32x4)
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlD128
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlD128)
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Ux32
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,991: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Ux32)
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_2xm1F64
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr8)
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MulI128by10ECarry
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU8x8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU8x8)
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,992: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max64Ux2
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max64Ux2)
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpUN64F0x2
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... generic_name: CmpUN
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpUN64F0x2)
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn16Sto8Sx8
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,993: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn16Sto8Sx8)
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin8Sx8
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin8Sx8)
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64HLtoV128
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... to_type: V
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64HLtoV128)
2018-09-05 18:30:37,994: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MaxNumF32
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... generic_name: MaxNum
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MaxNumF32)
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax16Ux4
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax16Ux4)
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullU8
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,995: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullU8)
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Fixed32SToF32x4_RN
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpD64
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... generic_name: Cmp
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpD64)
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl32
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl32)
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AbsF64
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,996: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AbsF64)
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32to16
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32to16)
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd8x8
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd8x8)
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz32
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz32)
2018-09-05 18:30:37,997: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toF128
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toF128)
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGE32Fx2
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGE
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGE32Fx2)
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar8
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:37,998: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar8)
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Not64
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Not64)
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow16Sto8Sx8
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow16Sto8Sx8)
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:37,999: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetMSBs8x16
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... generic_name: GetMSBs
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetMSBs8x16)
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Ux4
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Ux4)
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivModS64to64
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... generic_name: DivMod
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,000: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivModS64to64)
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... using divmod
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32F0x4
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32F0x4)
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NCipherV128
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... generic_name: NCipher
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NCipherV128)
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,001: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_SetV128lo64
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlV128
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlV128)
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Ux8
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Ux8)
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_PRemC3210F64
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Sto16
2018-09-05 18:30:38,002: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Sto16)
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256to64_3)
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub64Ux1
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub64Ux1)
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,003: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs32Fx2
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs32Fx2)
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs32Fx4
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs32Fx4)
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HSub16Sx2
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,004: angr.engines.vex.irop:DEBUG: ... generic_name: HSub
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HSub16Sx2)
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Not16
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Not16)
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU16x8
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU16x8)
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,005: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32F0x4
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32F0x4)
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT8Sx8
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT8Sx8)
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow32Sto16Ux4
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:38,006: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow32Sto16Ux4)
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Sx2
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Sx2)
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Ux16
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Ux16)
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,007: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtSUsatUU8x16
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtSUsat
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtSUsatUU8x16)
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max64F0x2
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max64F0x2)
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: Matched operation: Iop_FtoI32Sx2_RZ
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,008: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_FtoI32Sx2_RZ)
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add16x16
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add16x16)
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SinF64
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... generic_name: Sin
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SinF64)
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,009: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL32Ux4
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL32Ux4)
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg16Sx8
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg16Sx8)
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Fx8
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,010: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Fx8)
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ8x8
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ8x8)
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Fx4
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Fx4)
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh32Ux4
2018-09-05 18:30:38,011: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh32Ux4)
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F16toF32
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F16toF32)
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul8
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul8)
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,012: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Fx2
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Fx2)
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMulAdd32x4
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMulAdd
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMulAdd32x4)
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Fx2
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Fx2)
2018-09-05 18:30:38,013: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Matched operation: Iop_BCDAdd
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... generic_name: BCDAdd
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_BCDAdd)
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Fx4
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Fx4)
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MulI128by10Carry
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32Fx8
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,014: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32Fx8)
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpORD32U
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... generic_name: CmpORD
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpORD32U)
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpExpD64
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... generic_name: CmpExp
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpExpD64)
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal32x4
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,015: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal32x4)
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32Fx4
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32Fx4)
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal16x8
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal16x8)
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt32F0x4
2018-09-05 18:30:38,016: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt32F0x4)
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr16
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr16)
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,017: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn64Uto32Ux2
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn64Uto32Ux2)
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32Fx2
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,018: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32Fx2)
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMulAdd16x8
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMulAdd
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMulAdd16x8)
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SHA256
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... generic_name: SHA
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... from_size: 256
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SHA256)
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,019: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI32x4)
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI32x2)
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN64x4
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN64x4)
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal64x1
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,020: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal64x1)
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpNE16
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpNE
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpNE16)
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr8x16
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr8x16)
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64UtoF32
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,021: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64UtoF32)
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax32Fx4
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax32Fx4)
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpF128
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... generic_name: Cmp
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpF128)
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN64x2
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,022: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN64x2)
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivF32
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivF32)
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin32Ux2
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin32Ux2)
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,023: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Ux4
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Ux4)
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: Matched operation: Iop_V128HLtoV256
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... to_type: V
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... to_size: 256
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V128HLtoV256)
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QRDMulHi32Sx2
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... generic_name: QRDMulHi
2018-09-05 18:30:38,024: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QRDMulHi32Sx2)
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Ux8
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Ux8)
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Matched operation: Iop_128HIto64
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_128HIto64)
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: ... using hi half
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Fixed32UToF32x4_RN
2018-09-05 18:30:38,025: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Ux4
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Ux4)
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Ux4
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Ux4)
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Ux2
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,026: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Ux2)
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Or16
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Or16)
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn32Uto16Ux4
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn32Uto16Ux4)
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQsh32x4
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,027: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQsh
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQsh32x4)
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT8Ux16
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT8Ux16)
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl8x16
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl8x16)
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,028: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16HLto32
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16HLto32)
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar32x2
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar32x2)
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpUN32Fx4
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... generic_name: CmpUN
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,029: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpUN32Fx4)
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul16
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul16)
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL8Ux16
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL8Ux16)
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Yl2xF64)
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,030: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NegF32
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NegF32)
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU32x2
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU32x2)
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32Ux4
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:38,031: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32Ux4)
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz16x8
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz16x8)
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cls32x2
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... generic_name: Cls
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cls32x2)
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,032: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU64x2
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU64x2)
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU32x4
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU32x4)
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Neg32Fx2
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Neg32Fx2)
2018-09-05 18:30:38,033: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT32F0x4
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT32F0x4)
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz16x4
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz16x4)
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Ux8
2018-09-05 18:30:38,034: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Ux8)
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HAdd16Ux2
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... generic_name: HAdd
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HAdd16Ux2)
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NotV256
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,035: angr.engines.vex.irop:DEBUG: ... from_size: 256
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NotV256)
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU8x8
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU8x8)
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub8x16
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub8x16)
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,036: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl64x1
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl64x1)
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL16Ux4
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL16Ux4)
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr32x2
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr32x2)
2018-09-05 18:30:38,037: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr32x4
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr32x4)
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32Ux2
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32Ux2)
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32StoD64
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,038: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32StoD64)
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32x4
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32x4)
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F16toF32x4
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F16toF32x4)
2018-09-05 18:30:38,039: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_ZeroHI112ofV128
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr64x2
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr64x2)
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn64_x2
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQRsh32x4
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQRsh
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQRsh32x4)
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT16Sx16
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,040: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT16Sx16)
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InsertExpD64
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... generic_name: InsertExp
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InsertExpD64)
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SignificanceRoundD128
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... generic_name: SignificanceRound
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SignificanceRoundD128)
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TanF64
2018-09-05 18:30:38,041: angr.engines.vex.irop:DEBUG: ... generic_name: Tan
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TanF64)
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivS64
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivS64)
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: Matched operation: Iop_BCD128toI128S
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... generic_name: BC
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_BCD128toI128S)
2018-09-05 18:30:38,042: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ32x8
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ32x8)
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl16x4
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:38,043: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl16x4)
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AddF32
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AddF32)
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AndV128
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,044: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AndV128)
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Sx4
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Sx4)
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min32Sx8
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min32Sx8)
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,045: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ64F0x2
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ64F0x2)
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ32x2
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ32x2)
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SqrtF128
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,046: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SqrtF128)
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ32x4
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ32x4)
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullS16
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullS16)
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,047: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN32x8
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN32x8)
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs32x4
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,048: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs32x4)
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL32Sx2
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL32Sx2)
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL32Sx4
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL32Sx4)
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd16x4
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,049: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd16x4)
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT16Sx4
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT16Sx4)
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs32x2
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,050: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs32x2)
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd16x8
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd16x8)
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT16Sx8
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,051: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT16Sx8)
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ32
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ32)
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Perm32x8
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,052: angr.engines.vex.irop:DEBUG: ... generic_name: Perm
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Perm32x8)
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Sx32
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Sx32)
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN32x4
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN32x4)
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,053: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_ZeroHI96ofV128
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd32Sx2
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd32Sx2)
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveOddLanes8x16
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveOddLanes
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveOddLanes8x16)
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd32Sx4
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,054: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd32Sx4)
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QFtoI32Sx4_RZ
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... generic_name: Q
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... rounding_mode: _RZ
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QFtoI32Sx4_RZ)
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32UtoD64
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,055: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32UtoD64)
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQShrNnarrow16Uto8Ux8
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... generic_name: QandQShrNnarrow
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQShrNnarrow16Uto8Ux8)
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Ux32
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Ux32)
2018-09-05 18:30:38,056: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatSU64x1
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatSU64x1)
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpEQ8
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpEQ
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpEQ8)
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul8x8
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,057: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul8x8)
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NegMSubF128
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... generic_name: NegMSub
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NegMSubF128)
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TruncF128toI32U
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... generic_name: Trunc
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TruncF128toI32U)
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256to64_1)
2018-09-05 18:30:38,058: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Fixed32UToF32x2_RN
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMulAdd8x16
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMulAdd
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMulAdd8x16)
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQRsh8x16
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQRsh
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQRsh8x16)
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MaxNumF64
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... generic_name: MaxNum
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,059: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MaxNumF64)
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Sx16
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Sx16)
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExpCmpNE16
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... generic_name: ExpCmpNE
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExpCmpNE16)
2018-09-05 18:30:38,060: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMull32Sx2
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... generic_name: QDMull
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMull32Sx2)
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL16Sx8
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL16Sx8)
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivU64
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,061: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivU64)
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MAddF64r32
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toI32S
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toI32S)
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Sx8
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Sx8)
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,062: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Sx8
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Sx8)
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundD64toInt
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... to_type: Int
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundD64toInt)
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar32
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar32)
2018-09-05 18:30:38,063: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32F0x4
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32F0x4)
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpEQ64
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpEQ
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpEQ64)
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Sx4
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,064: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Sx4)
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulHi16Sx4
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... generic_name: MulHi
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulHi16Sx4)
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SetElem16x4
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... generic_name: SetElem
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,065: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SetElem16x4)
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub16Sx4
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub16Sx4)
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NegF128
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,066: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NegF128)
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpF32asI32
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpF32asI32)
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulD64
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulD64)
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_I32StoFx2
2018-09-05 18:30:38,067: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64UtoF128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64UtoF128)
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_I32StoFx4
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivF128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivF128)
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MAddF128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... generic_name: MAdd
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,068: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MAddF128)
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max8Sx32
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max8Sx32)
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rol16x8
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... generic_name: Rol
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rol16x8)
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,069: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul16x4
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul16x4)
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN8x8
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN8x8)
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HAdd8Sx4
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... generic_name: HAdd
2018-09-05 18:30:38,070: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HAdd8Sx4)
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal64x2
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal64x2)
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8HLto16
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8HLto16)
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:38,071: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQsh16x8
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQsh
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQsh16x8)
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ32
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ32)
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toF32
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toF32)
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,072: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT8Sx32
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT8Sx32)
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toD64
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toD64)
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SHA512
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... generic_name: SHA
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... from_size: 512
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SHA512)
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,073: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl8x8
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl8x8)
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt32Fx4
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt32Fx4)
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatEvenLanes16x8
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,074: angr.engines.vex.irop:DEBUG: ... generic_name: CatEvenLanes
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatEvenLanes16x8)
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShlNsatUU64x1
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... generic_name: QShlNsat
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShlNsatUU64x1)
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Div32F0x4
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... generic_name: Div
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Div32F0x4)
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,075: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup8x16
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup8x16)
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt32Fx8
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt32Fx8)
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatEvenLanes16x4
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... generic_name: CatEvenLanes
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatEvenLanes16x4)
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,076: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT32S
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT32S)
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128HItoD64
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128HItoD64)
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE32Fx4
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:38,077: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE32Fx4)
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT32U
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT32U)
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAdd32Fx2
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... generic_name: PwAdd
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAdd32Fx2)
2018-09-05 18:30:38,078: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Uto32
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,079: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Uto32)
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl16x8
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,080: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl16x8)
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpExpD128
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... generic_name: CmpExp
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpExpD128)
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,081: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn32Sto16Sx4
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn32Sto16Sx4)
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F16toF64
2018-09-05 18:30:38,082: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F16toF64)
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sqrt64F0x2
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sqrt64F0x2)
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toF32
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,083: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toF32)
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Slice64
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... generic_name: Slice
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Slice64)
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen8Sto16x8
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen8Sto16x8)
2018-09-05 18:30:38,084: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MinNumF64
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... generic_name: MinNum
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MinNumF64)
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal16x4
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal16x4)
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulF128
2018-09-05 18:30:38,085: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulF128)
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sh64Ux2
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... generic_name: Sh
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sh64Ux2)
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SetElem8x8
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,086: angr.engines.vex.irop:DEBUG: ... generic_name: SetElem
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SetElem8x8)
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Perm8x16
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... generic_name: Perm
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Perm8x16)
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz32x4
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz32x4)
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,087: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst32Fx4
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst32Fx4)
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Neg32Fx4
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... generic_name: Neg
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Neg32Fx4)
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_DivS32E
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg8Sx16
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,088: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg8Sx16)
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg8Ux8
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg8Ux8)
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal64x2
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal64x2)
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,089: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul64F0x2
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul64F0x2)
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal64x1
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal64x1)
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd64Ux1
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,090: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd64Ux1)
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub8
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub8)
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlD64
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlD64)
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd64Ux2
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,091: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd64Ux2)
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QRDMulHi16Sx4
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... generic_name: QRDMulHi
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QRDMulHi16Sx4)
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16HIto8
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16HIto8)
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,092: angr.engines.vex.irop:DEBUG: ... using hi half
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ8x32
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ8x32)
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGE32Fx4
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGE
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGE32Fx4)
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivModU128to64
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... generic_name: DivMod
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,093: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivModU128to64)
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... using divmod
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Sto16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Sto16)
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs8x16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs8x16)
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_PRem1F64
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Ctz8x16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,094: angr.engines.vex.irop:DEBUG: ... generic_name: Ctz
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Ctz8x16)
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max32F0x4
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max32F0x4)
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulF32
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulF32)
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,095: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Matched operation: Iop_V128to32
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V128to32)
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Clz8x16
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... generic_name: Clz
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Clz8x16)
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal32x2
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,096: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal32x2)
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull32Ux2
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull32Ux2)
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMulHi16Sx8
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... generic_name: QDMulHi
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMulHi16Sx8)
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,097: angr.engines.vex.irop:DEBUG: Matched operation: Iop_And16
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... generic_name: And
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_And16)
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL16Ux8
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL16Ux8)
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO32x4
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO32x4)
2018-09-05 18:30:38,098: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Left32
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... generic_name: Left
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Left32)
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Ux4
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Ux4)
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toI32S
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,099: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toI32S)
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: Matched operation: Iop_OrV256
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... from_size: 256
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_OrV256)
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toI32U
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,100: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toI32U)
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32)
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Ux8
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Ux8)
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,101: angr.engines.vex.irop:DEBUG: Matched operation: Iop_64to16
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_64to16)
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN32x2
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN32x2)
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow16Sto8Sx8
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,102: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow16Sto8Sx8)
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN32x4
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN32x4)
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Ux4
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Ux4)
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMin32Sx2
2018-09-05 18:30:38,103: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... generic_name: PwMin
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMin32Sx2)
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN32x8
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN32x8)
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Ux8
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Ux8)
2018-09-05 18:30:38,104: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toI64S
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toI64S)
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Sto64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Sto64)
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL8Sx16
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,105: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL8Sx16)
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQsh64x2
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQsh
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQsh64x2)
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN32x2
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN32x2)
2018-09-05 18:30:38,106: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32Fx2
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32Fx2)
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullS8
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,107: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullS8)
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl64x2
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl64x2)
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32Fx4
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32Fx4)
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RoundF64toF32
2018-09-05 18:30:38,108: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... generic_name: Round
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RoundF64toF32)
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMulHi32Sx2
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... generic_name: QDMulHi
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMulHi32Sx2)
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toI32U
2018-09-05 18:30:38,109: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toI32U)
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add32Fx8
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add32Fx8)
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64toI32S
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,110: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64toI32S)
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtSUsatUU64x2
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtSUsat
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtSUsatUU64x2)
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QDMulHi32Sx4
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... generic_name: QDMulHi
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,111: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QDMulHi32Sx4)
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Ux8
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Ux8)
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowUn16to8x8
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowUn
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowUn16to8x8)
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,112: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_I32UtoFx4
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_I32UtoFx2
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL8Sx8
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL8Sx8)
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max64Fx4
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max64Fx4)
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr8x8
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,113: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr8x8)
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toI64U
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toI64U)
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Ux2
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Ux2)
2018-09-05 18:30:38,114: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpEQ8
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... generic_name: CmpEQ
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpEQ8)
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveHI8x16)
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQRsh16x8
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQRsh
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQRsh16x8)
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toI64S
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,115: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toI64S)
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32UtoF128
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32UtoF128)
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpwNEZ64
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... generic_name: CmpwNEZ
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,116: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpwNEZ64)
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: Matched operation: Iop_HAdd16Sx2
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... generic_name: HAdd
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_HAdd16Sx2)
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32UtoV128
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... to_type: V
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32UtoV128)
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub16x8
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,117: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub16x8)
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Matched operation: Iop_BCDtoDPB
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... generic_name: BCDtoDPB
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_BCDtoDPB)
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse1sIn8_x16
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivModS128to64
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... generic_name: DivMod
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivModS128to64)
2018-09-05 18:30:38,118: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... using divmod
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNEZ8x16
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNEZ
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNEZ8x16)
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add8
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add8)
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rol8x16
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... generic_name: Rol
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rol8x16)
2018-09-05 18:30:38,119: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd32Ux4
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd32Ux4)
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub32x2
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub32x2)
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExtractSigD128
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... generic_name: ExtractSig
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,120: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExtractSigD128)
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen32Sto64x2
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen32Sto64x2)
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd32Ux2
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd32Ux2)
2018-09-05 18:30:38,121: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub8x4
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub8x4)
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Avg8Ux32
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... generic_name: Avg
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Avg8Ux32)
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D64HLtoD128
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,122: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D64HLtoD128)
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQSarNnarrow64Sto32Ux2
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... generic_name: QandQSarNnarrow
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQSarNnarrow64Sto32Ux2)
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,123: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_ZeroHI120ofV128
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max16Sx8
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max16Sx8)
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,124: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add8x32
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add8x32)
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TruncF128toI64U
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... generic_name: Trunc
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... to_signed: U
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,125: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TruncF128toI64U)
2018-09-05 18:30:38,126: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NCipherLV128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... generic_name: NCipherL
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NCipherLV128)
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64HLtoF128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64HLtoF128)
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,127: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Sx16
2018-09-05 18:30:38,128: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,128: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,128: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,128: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,128: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Sx16)
2018-09-05 18:30:38,129: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,129: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,129: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT16Ux4
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT16Ux4)
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn16Uto8Ux8
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,130: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn16Uto8Ux8)
2018-09-05 18:30:38,131: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO8x8
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,132: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO8x8)
2018-09-05 18:30:38,133: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,133: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,134: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub8x8
2018-09-05 18:30:38,134: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,134: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,134: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,134: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub8x8)
2018-09-05 18:30:38,135: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,135: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,136: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32HLto64
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... from_side: HL
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32HLto64)
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... using simple concat
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Ux8
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Ux8)
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,137: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO32x2
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO32x2)
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64StoF64
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64StoF64)
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT16Ux8
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,138: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT16Ux8)
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveOddLanes8x8
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveOddLanes
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveOddLanes8x8)
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen32Uto64x2
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,139: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen32Uto64x2)
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_AddF64r32
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtSUsatUU16x8
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtSUsat
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtSUsatUU16x8)
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,140: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatEvenLanes8x8
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... generic_name: CatEvenLanes
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatEvenLanes8x8)
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn32_x2
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Widen16Uto32x4
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... generic_name: Widen
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,141: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Widen16Uto32x4)
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn32_x4
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetMSBs8x8
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... generic_name: GetMSBs
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetMSBs8x8)
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QuantizeD64
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... generic_name: Quantize
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QuantizeD64)
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,142: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExpCmpNE8
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... generic_name: ExpCmpNE
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExpCmpNE8)
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Sx16
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Sx16)
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,143: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLT64Fx2
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLT
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLT64Fx2)
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D32toF64
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D32toF64)
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpD128
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... generic_name: Cmp
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpD128)
2018-09-05 18:30:38,144: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr16x4
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr16x4)
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar64
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar64)
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CasCmpEQ32
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... generic_name: CasCmpEQ
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CasCmpEQ32)
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,145: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpLE64Fx2
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... generic_name: CmpLE
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpLE64Fx2)
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr16x8
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr16x8)
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal32x2
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,146: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal32x2)
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min16Sx16
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min16Sx16)
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cnt8x8
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... generic_name: Cnt
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cnt8x8)
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs16x8
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,147: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs16x8)
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrN8x8
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... generic_name: ShrN
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrN8x8)
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: Matched operation: Iop_GetElem8x16
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... generic_name: GetElem
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_GetElem8x16)
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Abs16x4
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... generic_name: Abs
2018-09-05 18:30:38,148: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Abs16x4)
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toF16
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toF16)
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_F32ToFixed32Sx4_RZ
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN32x8
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN32x8)
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F128toD32
2018-09-05 18:30:38,149: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F128toD32)
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MulI128by10E
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Sx32
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... vector_count: 32
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Sx32)
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SubF32
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,150: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SubF32)
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMull8x8
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMull
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMull8x8)
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar32x4
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar32x4)
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,151: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin32Uto16Ux8
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin32Uto16Ux8)
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwAddL8Ux8
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... generic_name: PwAddL
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,152: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwAddL8Ux8)
2018-09-05 18:30:38,153: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,153: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,153: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow64Sto32Ux2
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow64Sto32Ux2)
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowUn64Sto32Sx2
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,154: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowUn
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowUn64Sto32Sx2)
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSal8x16
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... generic_name: QSal
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSal8x16)
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandUQRsh16x8
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... generic_name: QandUQRsh
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,155: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandUQRsh16x8)
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DPBtoBCD
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... generic_name: DPBtoBC
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DPBtoBCD)
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Ux16
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Ux16)
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16to8
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16to8)
2018-09-05 18:30:38,156: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecpExpF64
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... generic_name: RecpExp
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecpExpF64)
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mull16Sx4
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mull16Sx4)
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQShrNnarrow64Uto32Ux2
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,157: angr.engines.vex.irop:DEBUG: ... generic_name: QandQShrNnarrow
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQShrNnarrow64Uto32Ux2)
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAddExtUSsatSS16x8
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... generic_name: QAddExtUSsat
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAddExtUSsatSS16x8)
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SqrtF64
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... generic_name: Sqrt
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,158: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SqrtF64)
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: Matched operation: Iop_8Uto64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... from_size: 8
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_8Uto64)
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_ZeroHI64ofV128
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128toF64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128toF64)
2018-09-05 18:30:38,159: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32HIto16
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... from_side: HI
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... to_size: 16
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32HIto16)
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... using hi half
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpF32
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... generic_name: Cmp
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpF32)
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MSubF64
2018-09-05 18:30:38,160: angr.engines.vex.irop:DEBUG: ... generic_name: MSub
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MSubF64)
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PwMax8Sx8
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... generic_name: PwMax
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PwMax8Sx8)
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add16x4
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add16x4)
2018-09-05 18:30:38,161: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveOddLanes16x8
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveOddLanes
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveOddLanes16x8)
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add16x2
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add16x2)
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh8Sx16
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,162: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh8Sx16)
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Dup8x8
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... generic_name: Dup
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Dup8x8)
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NarrowBin16to8x16
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... generic_name: NarrowBin
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NarrowBin16to8x16)
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add16x8
2018-09-05 18:30:38,163: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add16x8)
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveOddLanes16x4
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveOddLanes
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveOddLanes16x4)
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: Matched operation: Iop_PolynomialMul8x8
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... generic_name: PolynomialMul
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_PolynomialMul8x8)
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,164: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Sx4
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Sx4)
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add8x4
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add8x4)
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toF64
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,165: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toF64)
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Add8x8
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Add8x8)
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN64x2
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN64x2)
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,166: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sad8Ux4
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... generic_name: Sad
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sad8Ux4)
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven16Sx8
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven16Sx8)
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN16x4
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN16x4)
2018-09-05 18:30:38,167: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32Fx2
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32Fx2)
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpI32asF32
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpI32asF32)
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,168: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN16x8
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN16x8)
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,169: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sub16x2
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sub16x2)
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,170: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SarN8x8
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... generic_name: SarN
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SarN8x8)
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Yl2xp1F64)
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,171: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullU16
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... generic_name: Mull
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullU16)
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd64Sx2
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,172: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd64Sx2)
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd64Sx1
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... vector_count: 1
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd64Sx1)
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32UtoF32
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,173: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32UtoF32)
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SetElem32x2
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... generic_name: SetElem
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SetElem32x2)
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toD32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toD32)
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32Fx2
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,174: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32Fx2)
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShrD128
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShrD128)
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QShl16x8
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... generic_name: QShl
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QShl16x8)
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,175: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32Fx4
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32Fx4)
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RecipEst32Fx8
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... generic_name: RecipEst
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RecipEst32Fx8)
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MullEven8Sx16
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,176: angr.engines.vex.irop:DEBUG: ... generic_name: MullEven
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MullEven8Sx16)
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Matched operation: Iop_NegMAddF128
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... generic_name: NegMAdd
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_NegMAddF128)
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_F32ToFixed32Ux2_RZ
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min8Sx8
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min8Sx8)
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,177: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Not32
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... generic_name: Not
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Not32)
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toD128
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toD128)
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Matched operation: Iop_AddD64
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... generic_name: Add
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_AddD64)
2018-09-05 18:30:38,178: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shl64x2
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... generic_name: Shl
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shl64x2)
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Xor16
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Xor16)
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 16
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sar8x8
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... generic_name: Sar
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sar8x8)
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,179: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: Matched operation: Iop_1Sto64
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... from_size: 1
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_1Sto64)
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: Matched operation: Iop_D128LOtoD64
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... from_side: LO
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... to_type: D
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,180: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_D128LOtoD64)
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TruncF64asF32
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... generic_name: Trunc
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TruncF64asF32)
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNE16
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNE
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,181: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNE16)
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtEst64Fx2
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtEst
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtEst64Fx2)
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: Matched operation: Iop_DivModS64to32
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... generic_name: DivMod
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_DivModS64to32)
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... using divmod
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SubD128
2018-09-05 18:30:38,182: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SubD128)
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh64Sx2
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh64Sx2)
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: Matched operation: Iop_RSqrtStep64Fx2
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... generic_name: RSqrtStep
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,183: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_RSqrtStep64Fx2)
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandQRSarNnarrow16Sto8Ux8
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... generic_name: QandQRSarNnarrow
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandQRSarNnarrow16Sto8Ux8)
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: Matched operation: Iop_TruncF128toI64S
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... generic_name: Trunc
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,184: angr.engines.vex.irop:DEBUG: ... to_type: I
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... to_signed: S
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_TruncF128toI64S)
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub32S
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub32S)
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I32StoF128
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I32StoF128)
2018-09-05 18:30:38,185: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ExtractExpD64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... generic_name: ExtractExp
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ExtractExpD64)
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ReinterpI64asF64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... conversion: as
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... generic_name: Reinterp
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ReinterpI64asF64)
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QSub8Ux16
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... generic_name: QSub
2018-09-05 18:30:38,186: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QSub8Ux16)
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QandSQsh32x4
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... generic_name: QandSQsh
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QandSQsh32x4)
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_V256toV128_1)
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CipherLV128
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... generic_name: CipherL
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CipherLV128)
2018-09-05 18:30:38,187: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: Matched operation: Iop_OrV128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... generic_name: Or
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_OrV128)
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QNarrowBin64Sto32Sx4
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... generic_name: QNarrowBin
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QNarrowBin64Sto32Sx4)
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: Matched operation: Iop_MulD128
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,188: angr.engines.vex.irop:DEBUG: ... from_type: D
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... from_size: 128
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_MulD128)
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... aborting on BCD!
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Max64Fx2
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... generic_name: Max
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Max64Fx2)
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F32toF16x4
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F32toF16x4)
2018-09-05 18:30:38,189: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO16x8
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO16x8)
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,190: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Mul32F0x4
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... generic_name: Mul
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_zero: 0
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Mul32F0x4)
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd16Ux16
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd16Ux16)
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: Matched operation: Iop_SubF64
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... generic_name: Sub
2018-09-05 18:30:38,191: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_SubF64)
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16Sto64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16Sto64)
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... using simple sign-extend
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO16x4
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO16x4)
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,192: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Cnt8x16
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... generic_name: Cnt
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Cnt8x16)
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatOddLanes16x4
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... generic_name: CatOddLanes
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatOddLanes16x4)
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32to8
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... to_size: 8
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,193: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32to8)
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 8
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_MSubF64r32
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: Matched operation: Iop_InterleaveLO64x2
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: ... generic_name: InterleaveLO
2018-09-05 18:30:38,194: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_InterleaveLO64x2)
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: Matched operation: Iop_QAdd8Ux8
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,195: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: ... generic_name: QAdd
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_QAdd8Ux8)
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: Matched operation: Iop_ShlN32x2
2018-09-05 18:30:38,196: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... generic_name: ShlN
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_ShlN32x2)
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: Matched operation: Iop_F64toF128
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... from_type: F
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... to_size: 128
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_F64toF128)
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: Matched operation: Iop_32to1
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... to_size: 1
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... from_size: 32
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_32to1)
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,197: angr.engines.vex.irop:DEBUG: ... just extracting
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatOddLanes16x8
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... generic_name: CatOddLanes
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_size: 16
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatOddLanes16x8)
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT64Sx4
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT64Sx4)
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT64Sx2
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_signed: S
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,198: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT64Sx2)
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Rsh32Ux4
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... vector_count: 4
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... generic_name: Rsh
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... vector_size: 32
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Rsh32Ux4)
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Shr64
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... generic_name: Shr
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Shr64)
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Matched operation: Iop_XorV256
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... generic_name: Xor
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... from_type: V
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: ... from_size: 256
2018-09-05 18:30:38,199: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_XorV256)
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 256
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... using generic mapping op
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse16sIn32_x2
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpNE64
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... generic_name: CmpNE
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpNE64)
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 1
2018-09-05 18:30:38,200: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpGT8Ux8
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_count: 8
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... generic_name: CmpGT
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpGT8Ux8)
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CmpUN64Fx2
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... generic_name: CmpUN
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_type: F
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CmpUN64Fx2)
2018-09-05 18:30:38,201: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: Matched operation: Iop_I64StoF32
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... from_type: I
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... to_type: F
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... from_signed: S
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... to_size: 32
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: ... from_size: 64
2018-09-05 18:30:38,202: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_I64StoF32)
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 32
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: Matched operation: Iop_CatOddLanes8x16
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... generic_name: CatOddLanes
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_CatOddLanes8x16)
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Sal8x16
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... vector_count: 16
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... generic_name: Sal
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... vector_size: 8
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Sal8x16)
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: ... can't support operations
2018-09-05 18:30:38,203: angr.engines.vex.irop:DEBUG: Matched operation: Iop_16Uto64
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... conversion: to
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... from_signed: U
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... to_size: 64
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... from_size: 16
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_16Uto64)
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 64
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... using simple zero-extend
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: Matched operation: Iop_Min64Ux2
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... vector_signed: U
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... vector_count: 2
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... generic_name: Min
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... vector_size: 64
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: Creating SimIROp(Iop_Min64Ux2)
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... VEX says the output size should be 128
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: ... using generic method
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: Unmatched operation: Iop_Reverse8sIn16_x4
2018-09-05 18:30:38,204: angr.engines.vex.irop:DEBUG: 991 matched (520 supported) and 55 unmatched operations
2018-09-05 18:30:38,209: angr.misc.autoimport:DEBUG: Not a module: procedure_dict.py
2018-09-05 18:30:38,210: angr.misc.autoimport:DEBUG: Not a module: __init__.py
2018-09-05 18:30:38,210: angr.misc.autoimport:DEBUG: Not a module: procedure_dict.pyc
2018-09-05 18:30:38,210: angr.misc.autoimport:DEBUG: Not a module: __init__.pyc
2018-09-05 18:30:38,210: angr.misc.autoimport:DEBUG: Loading angr.procedures.testing
2018-09-05 18:30:38,211: angr.misc.autoimport:DEBUG: Loading angr.procedures.stubs
2018-09-05 18:30:38,212: angr.misc.autoimport:DEBUG: Loading angr.procedures.win32
2018-09-05 18:30:38,216: angr.misc.autoimport:DEBUG: Loading angr.procedures.glibc
2018-09-05 18:30:38,217: angr.misc.autoimport:DEBUG: Loading angr.procedures.cgc
2018-09-05 18:30:38,218: angr.misc.autoimport:DEBUG: Loading angr.procedures.msvcr
2018-09-05 18:30:38,219: angr.misc.autoimport:DEBUG: Loading angr.procedures.linux_loader
2018-09-05 18:30:38,220: angr.misc.autoimport:DEBUG: Loading angr.procedures.linux_kernel
2018-09-05 18:30:38,222: angr.misc.autoimport:DEBUG: Loading angr.procedures.libc
2018-09-05 18:30:38,227: angr.misc.autoimport:DEBUG: Loading angr.procedures.posix
2018-09-05 18:30:38,231: angr.misc.autoimport:DEBUG: Loading angr.procedures.ntdll
2018-09-05 18:30:38,231: angr.misc.autoimport:DEBUG: Loading angr.procedures.win_user32
2018-09-05 18:30:38,232: angr.misc.autoimport:DEBUG: Loading angr.procedures.advapi32
2018-09-05 18:30:38,232: angr.misc.autoimport:DEBUG: Loading angr.procedures.tracer
2018-09-05 18:30:38,233: angr.misc.autoimport:DEBUG: Loading angr.procedures.uclibc
2018-09-05 18:30:38,265: angr.prototypes.libc:DEBUG: Libc provides 805 function prototypes, and has 706 unsupported function prototypes.
2018-09-05 18:30:38,290: angr.analyses.disassembly_utils:WARNING: Your version of capstone does not support MIPS instruction groups.
2018-09-05 18:30:38,307: barf.barf:INFO: Initializing BARF
2018-09-05 18:30:38,320: barf.core.smt.smtsolver:DEBUG: > (set-option :global-decls false)
2018-09-05 18:30:38,320: barf.core.smt.smtsolver:DEBUG: > (set-logic QF_AUFBV)
2018-09-05 18:30:38,320: barf.core.smt.smtsolver:DEBUG: > (declare-fun MEM_0 () (Array (_ BitVec 64) (_ BitVec 8)))
2018-09-05 18:30:38,321: barf.arch.emulator:INFO: Loading ELF image into memory
2018-09-05 18:30:38,322: barf.arch.emulator:INFO: Loading segment #0 (0x400040-0x400238)
2018-09-05 18:30:38,322: barf.arch.emulator:INFO: Loading segment #1 (0x400238-0x400254)
2018-09-05 18:30:38,322: barf.arch.emulator:INFO: Loading segment #2 (0x400000-0x400da4)
2018-09-05 18:30:38,330: barf.arch.emulator:INFO: Loading segment #3 (0x600e10-0x601040)
2018-09-05 18:30:38,332: barf.arch.emulator:INFO: Loading segment #4 (0x600e28-0x600ff8)
2018-09-05 18:30:38,332: barf.arch.emulator:INFO: Loading segment #5 (0x400254-0x400298)
2018-09-05 18:30:38,332: barf.arch.emulator:INFO: Loading segment #6 (0x400c38-0x400c74)
2018-09-05 18:30:38,333: barf.arch.emulator:INFO: Loading segment #7 (0x0-0x0)
2018-09-05 18:30:38,333: barf.arch.emulator:INFO: Loading segment #8 (0x600e10-0x601000)
2018-09-05 18:30:38,333: angr.project:INFO: Loading binary check_passwd_flat
2018-09-05 18:30:38,337: cle.loader:INFO: loading check_passwd_flat...
2018-09-05 18:30:38,337: cle.loader:DEBUG: ... using full path /home/fanda/Desktop/QCTF2018/re/ollvm/test/check_passwd_flat
2018-09-05 18:30:38,338: cle.loader:DEBUG: ... loading with <class 'cle.backends.elf.elf.ELF'>
2018-09-05 18:30:38,368: cle.loader:INFO: Mapping /home/fanda/Desktop/QCTF2018/re/ollvm/test/check_passwd_flat at 0x400000
2018-09-05 18:30:38,368: cle.loader:INFO: Relocating /home/fanda/Desktop/QCTF2018/re/ollvm/test/check_passwd_flat
2018-09-05 18:30:38,369: cle.loader:INFO: Mapping cle##externs at 0x1000000
2018-09-05 18:30:38,369: cle.backends.relocation:DEBUG: puts from check_passwd_flat resolved by puts from extern-address space at 0x1000000
2018-09-05 18:30:38,369: cle.backends.relocation:DEBUG: __libc_start_main from check_passwd_flat resolved by __libc_start_main from extern-address space at 0x1000008
2018-09-05 18:30:38,370: angr.project:INFO: Using builtin SimProcedure for unresolved __libc_start_main from libc.so.0
2018-09-05 18:30:38,370: angr.project:DEBUG: hooking 0x1000008 with <SimProcedure __libc_start_main>
2018-09-05 18:30:38,370: angr.project:DEBUG: Ignoring unresolved import '__gmon_start__' from <ELF Object check_passwd_flat, maps [0x400000:0x601047]> ...?
2018-09-05 18:30:38,370: angr.project:INFO: Using builtin SimProcedure for unresolved puts from libc.so.0
2018-09-05 18:30:38,370: angr.project:DEBUG: hooking 0x1000000 with <SimProcedure puts>
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000010 with <SimProcedure LinuxLoader>
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000018 with <SimProcedure _dl_rtld_lock_recursive>
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000020 with <SimProcedure _dl_rtld_unlock_recursive>
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000028 with <SimProcedure _dl_initial_error_catch_tsd>
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000030 with <SimProcedure _vsyscall>
2018-09-05 18:30:38,371: cle.loader:INFO: Mapping cle##tls at 0x2000000
2018-09-05 18:30:38,371: angr.project:DEBUG: hooking 0x1000040 with <SimProcedure CallReturn>
2018-09-05 18:30:38,372: angr.project:DEBUG: hooking 0x1000048 with <SimProcedure UnresolvableTarget>
2018-09-05 18:30:38,372: cle.loader:INFO: Mapping cle##kernel at 0x3000000
2018-09-05 18:30:38,381: barf.core.smt.smtsolver:DEBUG: > (set-option :global-decls false)
2018-09-05 18:30:38,381: barf.core.smt.smtsolver:DEBUG: > (set-logic QF_AUFBV)
2018-09-05 18:30:38,381: barf.core.smt.smtsolver:DEBUG: > (declare-fun MEM_0 () (Array (_ BitVec 64) (_ BitVec 8)))
2018-09-05 18:30:38,382: barf.arch.emulator:INFO: Loading ELF image into memory
2018-09-05 18:30:38,383: barf.arch.emulator:INFO: Loading segment #0 (0x400040-0x400238)
2018-09-05 18:30:38,384: barf.arch.emulator:INFO: Loading segment #1 (0x400238-0x400254)
2018-09-05 18:30:38,384: barf.arch.emulator:INFO: Loading segment #2 (0x400000-0x400da4)
2018-09-05 18:30:38,391: barf.arch.emulator:INFO: Loading segment #3 (0x600e10-0x601040)
2018-09-05 18:30:38,393: barf.arch.emulator:INFO: Loading segment #4 (0x600e28-0x600ff8)
2018-09-05 18:30:38,393: barf.arch.emulator:INFO: Loading segment #5 (0x400254-0x400298)
2018-09-05 18:30:38,393: barf.arch.emulator:INFO: Loading segment #6 (0x400c38-0x400c74)
2018-09-05 18:30:38,394: barf.arch.emulator:INFO: Loading segment #7 (0x0-0x0)
2018-09-05 18:30:38,394: barf.arch.emulator:INFO: Loading segment #8 (0x600e10-0x601000)
2018-09-05 18:30:38,938: barf.analysis.graphs.controlflowgraph:WARNING: Error while disassembling @ 0x400565
Traceback (most recent call last):
  File "/usr/local/lib/python2.7/dist-packages/barf-0.5.0-py2.7.egg/barf/analysis/graphs/controlflowgraph.py", line 268, in _disassemble_bb
    asm = self._disasm.disassemble(data_chunk, addr)
  File "/usr/local/lib/python2.7/dist-packages/barf-0.5.0-py2.7.egg/barf/arch/x86/disassembler.py", line 70, in disassemble
    raise DisassemblerError()
DisassemblerError
2018-09-05 18:30:38,946: ana.storable:DEBUG: Caching UUID 68d395fa-36ce-4464-95c7-7749f6f09cef
2018-09-05 18:30:38,947: ana.storable:DEBUG: Caching UUID 5a4803fb-58f5-457f-8115-9d2e0755568e
2018-09-05 18:30:38,947: ana.storable:DEBUG: Caching UUID 61474803-4f2e-47dc-9c30-1551d9788c8d
2018-09-05 18:30:38,947: ana.storable:DEBUG: Caching UUID b5e141c5-9d45-425d-b63d-60c70b19a73f
2018-09-05 18:30:38,947: ana.storable:DEBUG: Caching UUID e90f90a3-8dcb-4aed-8710-40ed19345780
2018-09-05 18:30:38,947: angr.state_plugins.solver:DEBUG: Creating SimSolverClaripy.
2018-09-05 18:30:38,948: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,948: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,949: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,949: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,949: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,949: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,949: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,950: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,950: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,950: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,950: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,950: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,951: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,951: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,951: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,951: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,951: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,952: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,952: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,952: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,953: angr.state_plugins.symbolic_memory:DEBUG: Doing a store...
2018-09-05 18:30:38,953: angr.state_plugins.symbolic_memory:DEBUG: ... done
2018-09-05 18:30:38,953: angr.factory:WARNING: factory.path() is deprecated! Please use factory.entry_state() instead.
2018-09-05 18:30:38,954: angr.engines.unicorn:DEBUG: Unicorn-engine is not enabled.
2018-09-05 18:30:38,955: angr.state_plugins.solver:DEBUG: Creating SimSolverClaripy.
2018-09-05 18:30:38,955: ana.storable:DEBUG: Caching UUID 3a87b2c3-95e0-4d3e-af34-dbafbf6c5618
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: Event engine_process (before) firing...
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: ... setting sim_successors
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: ... setting sim_engine
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: ... setting address
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: Event irsb (before) firing...
2018-09-05 18:30:38,958: angr.state_plugins.inspect:DEBUG: ... setting address
2018-09-05 18:30:38,981: angr.state_plugins.inspect:DEBUG: Event statement (before) firing...
2018-09-05 18:30:38,981: angr.state_plugins.inspect:DEBUG: ... setting statement
2018-09-05 18:30:38,981: angr.state_plugins.inspect:DEBUG: ... checking bp <BP before-action with conditions {}, no condition func, with action func>
2018-09-05 18:30:38,981: angr.state_plugins.inspect:DEBUG: ... after enabled and when: True
2018-09-05 18:30:38,982: angr.state_plugins.inspect:DEBUG: ... after condition func: True
2018-09-05 18:30:38,982: angr.state_plugins.inspect:DEBUG: ... FIRE
