---
title: 3.2 主存储器
---

```markmap
---
markmap:
  colorFreezeLevel: 3
---
# 主存储器

## SRAM和DRAM芯片

### DRAM 动态RAM

- 用于主存
- 栅极电容
- 速度更慢
- 破坏性读出
- 需要重写
- 集成度高
- ==默认用地址复用技术==

### SRAM 静态RAM

- 用于Cache
- 双稳态触发器
- 非破坏性读出
- 集成度低
- 速度更快

### DRAM的刷新

- 刷新周期 2ms
- 集中刷新
    - 固定时间
    - 存在访存死区
- 分散刷新
    - 没有死区
    - 加长了系统的存取周期
- 异步刷新
    - 刷新时间除以行数得到刷新间隔t
    - 有多少行，就需要多少次刷新操作


## ROM 非易失性存储器
- EPROM等ROM
    - 改写次数有限，速度较慢
    - 不可用作随机存储器
- 闪存
    - 需要先擦除再写入，因此写速度比读速度更慢
- SSD
    - 与闪存核心区别在于控制单元不一样
- ==BIOS芯片==
    - 存储了自举装入程序
    - 引导程序固化于ROM中

## 多模块存储器
- 各模块都有独立的读写控制电路、地址寄存器、数据寄存器。

### 低位交叉编址
- 地址低位表示存储体体号
- 轮流启动
    - 每个模块读写位数等于数据总线位数
    - 串行存取
    - ==存在访存冲突==
    - 应保证模块数$m\geq T/r$
    - 连续存取m个字所需时间为$t_1=T+(m-1)r$
- 同时启动
    - 所有模块读写位数总和等于数据总线位数
    - 最好需要指令和数据在主存中连续存放
    - 遇到转移指令会降低效率
```

## 0. 主存储器的基本组成

半导体存储器分为随机存储器(RAM)和只读存储器(ROM)，RAM又分为静态随机存储器(SRAM)和动态随机存储器(DRAM)

### 1. 基本的半导体元件及原理
存储体由多个存储单元构成

每个存储单元由多个存储元组成


![存储元](image.png =200x)

MOS管：电控开关，输入电压达到阈值时，MOS管就可以接通


高电平下，电容开始充电；低电平下，电容不会充电

电容可以保存电荷(信息)，并在MOS管接通时进行读出/读入

![存储单元](image-1.png =300x)

红线接通高电平时，可以接通该行所有的MOS管

一行存储元称为存储单元，即**地址码相同的多个存储元构成一个存储单元**

**若干存储单元的集合构成存储体**

一个存储单元能读出来的数据称为存储字

**总容量=存储单元个数×存储字长**


MAR的作用是选择接通对应的**字选线**(就是控制MOS管的红线)

![控制电路](image-3.png)

控制电路的作用是防止MAR数据稳定前将数据发送至译码器，同时也防止输出信号在稳定前被MDR传输出去

片选线：发出芯片选择信号(CS)，该信号低电平时，控制电路的开关接通

读/写控制线：低电平时，允许读/写

当只采用一根读写线时，低电平允许写，高电平允许读

为了保证译码器的稳定可靠，还需要再译码器后增加一个驱动器，用于放大译码器

8×8的存储芯片

第一个数字表示的是有几个存储单元

第二个数字表示的是字长

常见的描述：

8K×8位，即$2^{13}×8bit$

8K×1位，即$2^{13}×1bit$

64K×16位，即$2^{16}×16bit$

### 2.寻址

字长为4B

总容量为1KB

按字节寻址：1K个单元，每个单元1B，总地址线10根($1024=2^{10}$)

按字寻址：256个单元，每个单元4B(字长为4B)，直接将地址算术右移2为就是字的地址了



n位地址→$2^n$个存储单元


## 1. SRAM和DRAM芯片

SRAM和DRAM均为易失性半导体存储器

### 1. DRAM
DRAM，动态RAM，用于主存

DRAM通常与CPU采用异步方式交换数据

DRAM是利用存储元电路中栅极电容上的电荷来存储信息的

**DRAM的存储元**

栅极电容：1表示电容内存储了电荷，0表示没有存储电荷

读出1：MOS管接通，电容放电，数据线上产生电流

读出0：MOS管接通后，数据线上无电流

由于电容的电荷会慢慢消失，因此有可能会造成误差。电容内的电荷只能维持2ms，即便不断电，2ms后信息也会消失。因此，2ms之内必须给电容充电，称为==刷新==

:::tip
有刷新后，信息就不会消失了
:::

电容放电后，信息被破坏，是==破坏性读出==

读出后应有==重写==操作，也称为“再生”，读取速度更慢

每个存储元的制造成本更低，集成度高，功耗低

:::tip 地址线复用技术
DRAM的空间较大，将地址折半传输，分别传输给行地址缓冲器和列地址缓冲器，可以减少引脚的数量和地址线的数量

因此，DRAM芯片的存储元通常以正方形摆放

则一个64K×1的DRAM芯片实际上是256×256，一行有256个存储单元

==DRAM默认用地址线复用技术，没说就是用了==


:::

### 2. SRAM

SRAM，静态RAM，用于Cache

SRAM的存储元是用双稳态触发器(六晶体管MOS)来记忆信息的


**SRAM的存储元**

双稳态触发器

![双稳态触发器](image-4.png =400x)

数据线有两根

读出0时，BL输出低电平信号

读出1时，BLX输出低电平信号

1：A高B低

0：A低B高

读出数据，触发器状态保持稳定，是==非破坏性读出==，无需重写，读取速度更快

每个存储元的制造成本更高，集成度低，功耗大

只要不断电，触发器的状态就不会改变


| 类型特点 | SRAM | DRAM |
| :-----: | :---: | :---: |
| 存储信息 | 触发器 | 电容 |
| 破坏性读出 | 否 | 是 |
| 存取速度 | 快 | 慢 |
| 读出后是否需要重写 | 否 | 是 |
| 运行速度 | 快 | 慢 |
| 集成度 | 低 | 高 |
| 发热量 | 大 | 小 |
| 存储成本 | 高 | 低 |
| 存储器类型 | 易失性存储器 | 易失性存储器 |
| 是否需要"刷新" | 否 | 是 |
| 送行列地址的方式 | 同时送 | 分两次送 |
| 用途 | 常用于Cache | 常用于主存 |

:::tip 芯片的引脚数量

例如一个SRAM芯片的容量为1024×8位

字长为8，所以数据引脚要8个

地址总数为$2^{10}$，所以地址引脚要10个

总数为18个

需要注意的是，由于DRAM采用了地址复用技术，所以其地址线折半
:::

### 3. DRAM的刷新

刷新周期：一般为2ms

有以下三种刷新方式：

+ 集中刷新：在一个刷新周期内，利用一段固定的时间，依次对存储器的所有行进行逐一再生，在此期间停止对存储器的读写操作，称为**死时间**，也称**访存死区**。

优点：读写操作不受刷新工作的影响。缺点：集中刷新期间无法访问存储区

+ 分散刷新：将工作周期分为两部分，前半部分用于正常的读写操作，后半部分用于刷新，这种方式增加了系统的存取周期

优点：没有死区。缺点：加长了系统的存取周期

+ 异步刷新：将刷新周期除以行数，得到相邻两行之间刷新的时间间隔t，每隔t产生一次刷新请求。这样可以让死时间的分布更加分散，避免让CPU连续等待过长的时间

异步刷新时，有多少行就需要多少次刷新操作

刷新方式：由硬件支持，读出一行的信息后重新写入，占一个读写周期



:::tip 刷新需要注意的问题
1. 刷新对CPU是透明的，即刷新不依赖外部的访问
2. DRAM的刷新单位是行，由芯片内部自行生成行地址
3. 刷新操作类似于读操作，但又不完全相同
4. 刷新时不需要选片，即整个存储器中的芯片同时被刷新
5. 刷新操作由存储器单独完成，不需要CPU控制
:::

### 4. SDRAM芯片

SDRAM，即同步DRAM芯片

SDRAM芯片与CPU采用同步方式交换数据，它将CPU发出的地址和控制信号锁存起来，CPU在其读写完成前可进行其他操作

SDRAM的每一步操作都在系统时钟的控制下进行，支持<u>突发传输方式</u>

第一次存取时给出首地址，同一行的所有数据都被送到行缓冲器，因此，之后每个时钟都可以连续的从SDRAM中输出一个数据

**行缓冲器**用来缓存指定行中整行的数据，其大小为“列数×位平面数”，通常用SRAM来实现

:::tip
SDRAM仍然需要刷新操作
:::

## 2. 只读存储器ROM

ROM芯片均为非易失性存储器

### MROM(Mask Read-Only Memory)
  
掩模式只读存储器

在芯片生产过程中直接写入信息，之后任何人==不可重写，只可读出==

可靠性高、灵活性差、生产周期长、只适合批量定制

### PROM(Programmable Read-Only Memory)
  
可编程只读存储器

用户可用专门的PROM写入器写入信息，但写入一次后就不可再更改

### EPROM(Erasable Programmable Read-Only Memory)
  
可擦出可编程只读存储器

### UVEPROM
  
用紫外线照射一段时间，可擦除所有信息

### EEPROM

可用电擦除的方式，擦除特定的字

### Flash Memory
  
闪速存储器(闪存)，在EEPROM基础上发展而来，断电后也能保存信息，且可进行多次快速擦除重写

注：由于闪存需要先擦除再写入，因此闪存的写速度要比读速度更慢

每个存储元只需单个MOS管，位密度比RAM高

### SSD(Solid State Drives)

固态硬盘，由控制单元+存储单元(Flash芯片)构成，与闪存的核心区别在于控制单元不一样

### BIOS芯片

主板上的BIOS芯片(ROM)，存储了自举装入程序，负责引导装入操作系统

RAM是易失性存储器，在每次断电后所有数据都会被清除

计算机的操作系统保存于硬盘上，需要BIOS的引导程序将操作系统引导到主存(RAM)上

而引导系统固化于ROM中，因此当计算机的操作系统保存于硬盘上时，其内存储器应采用RAM和ROM

## 3. 多模块存储器

### 0. 存取周期概念回顾

存取周期：可以连续读写的最短时间间隔

![存取周期](image-6.png =300x)

由于DRAM是破坏性读出，读出后应有重写操作，所以读写速度更慢，也就是说恢复时间更慢。

意思是，整个存取周期有可能是存取时间的好几倍(因为大部分时间都在恢复)

### 1. 多体并行存储器

每个模块都有相同的容量和存取速度

各模块都有独立的读写控制电路、地址寄存器、数据寄存器。

它们既能并行工作，又能交叉工作

可以理解为多根内存条

![](image-5.png =500x)

体号决定了要访问第几个存储器，体内地址决定了要访问存储器中的哪个位置

两种编址方案：



1. 高位交叉编址

用内存地址最高的两个比特位来区分需要访问哪根“内存条”

2. 低位交叉编址

就是用内存地址的最低位

例如，一个地址为：$\color{blue}{0000\space1111\space00}\color{red}{11}$

红色代表了存储体的体号，即这个地址应当被存储在0003H存储体中

交叉存储器可以采用轮流启动或同时启动两种方式

#### **1. 轮流启动**

若每个模块一次读写的位数正好等于数据总线位数

存取周期为T，存取时间/总线传输周期为r，为了使流水线不间断，应该保证模块数$m\geq T/r$

按每隔1/m个存取周期轮流启动各模块，则每隔1/m个存取周期就可读出或写入一个数据，存取速度提高m倍，以保证启动某模块后经过$m×r$的时间后再次启动该模块时，上次的存取操作已经完成(以保证流水线不中断)

这样，连续存取m个字所需的时间为

$$t_1=T+(m-1)r$$

:::danger 访存冲突
若相邻的m次访问(即一个存取周期内)的访存地址出现在同一个模块内，则会发生访存冲突。

此时需要延迟发生冲突的访问请求
:::

#### **2. 同时启动方式**

若所有模块一次并行读写的总位数正好等于数据总线位数，则可以同时启动所有模块进行读写

设每个模块一次读写的位数为16位，模块数m=4，数据总线位数为64位，4个模块一共提供64位，正好构成一个存储字，因此应该同时启动4个模块进行并行读写

### 2. 单体多字存储器

每个存储单元存储m个字，总线宽度也为m个字，一次并行读出m个字。

在一个存取周期内，从同一地址取出m条指令，然后将指令逐条送至CPU执行，即每隔1/m个存取周期，CPU向主存取一条命令，这显然提高了单体存储器的工作速度

缺点：只有指令在和数据在主存中==连续存放==时，这种方法才能有效提升存取速度。

一旦遇到转移指令，或操作数不能连续存放时，这种方法的提升效果就不明显

### 3. 额外内容

单纯的扩容：插入内存条，实现高位交叉

双通道：低位交叉


































