TimeQuest Timing Analyzer report for MyCircuit
Fri May 24 05:52:40 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
 14. Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
 15. Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
 16. Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
 17. Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
 18. Slow Model Recovery: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
 19. Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
 20. Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
 21. Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
 22. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
 23. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
 24. Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
 25. Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
 26. Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
 27. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
 28. Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
 29. Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
 30. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
 31. Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
 32. Slow Model Recovery: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
 33. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
 34. Slow Model Recovery: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
 35. Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
 36. Slow Model Recovery: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
 37. Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
 38. Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
 39. Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
 40. Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
 41. Slow Model Recovery: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
 42. Slow Model Recovery: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
 43. Slow Model Recovery: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
 44. Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
 45. Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
 46. Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
 47. Slow Model Recovery: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
 48. Slow Model Recovery: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
 49. Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
 50. Slow Model Recovery: 'clock2'
 51. Slow Model Recovery: 'clock'
 52. Slow Model Removal: 'clock2'
 53. Slow Model Removal: 'clock'
 54. Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
 55. Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
 56. Slow Model Removal: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
 57. Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
 58. Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
 59. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
 60. Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
 61. Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
 62. Slow Model Removal: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
 63. Slow Model Removal: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
 64. Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
 65. Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
 66. Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
 67. Slow Model Removal: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
 68. Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
 69. Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
 70. Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
 71. Slow Model Removal: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
 72. Slow Model Removal: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
 73. Slow Model Removal: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
 74. Slow Model Removal: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
 75. Slow Model Removal: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
 76. Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
 77. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
 78. Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
 79. Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
 80. Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
 81. Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
 82. Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
 83. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
 84. Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
 85. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
 86. Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
 87. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
 88. Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
 89. Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
 90. Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
 91. Slow Model Minimum Pulse Width: 'clock'
 92. Slow Model Minimum Pulse Width: 'clock2'
 93. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
 94. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
 95. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
 96. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
 97. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
 98. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
 99. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
100. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
101. Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
102. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
103. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
104. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
105. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
106. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
107. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
108. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
109. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
110. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
111. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
112. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
113. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
114. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
115. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
116. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
117. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
118. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
119. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
120. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
121. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
122. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
123. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
124. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
125. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
126. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
127. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
128. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
129. Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
130. Setup Times
131. Hold Times
132. Clock to Output Times
133. Minimum Clock to Output Times
134. Fast Model Setup Summary
135. Fast Model Hold Summary
136. Fast Model Recovery Summary
137. Fast Model Removal Summary
138. Fast Model Minimum Pulse Width Summary
139. Fast Model Setup: 'clock'
140. Fast Model Hold: 'clock'
141. Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
142. Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
143. Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
144. Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
145. Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
146. Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
147. Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
148. Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
149. Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
150. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
151. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
152. Fast Model Recovery: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
153. Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
154. Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
155. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
156. Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
157. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
158. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
159. Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
160. Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
161. Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
162. Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
163. Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
164. Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
165. Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
166. Fast Model Recovery: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
167. Fast Model Recovery: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
168. Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
169. Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
170. Fast Model Recovery: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
171. Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
172. Fast Model Recovery: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
173. Fast Model Recovery: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
174. Fast Model Recovery: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
175. Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
176. Fast Model Recovery: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
177. Fast Model Recovery: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
178. Fast Model Recovery: 'clock2'
179. Fast Model Recovery: 'clock'
180. Fast Model Removal: 'clock2'
181. Fast Model Removal: 'clock'
182. Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
183. Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
184. Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
185. Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
186. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
187. Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
188. Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
189. Fast Model Removal: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
190. Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
191. Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
192. Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
193. Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
194. Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
195. Fast Model Removal: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
196. Fast Model Removal: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
197. Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
198. Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
199. Fast Model Removal: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
200. Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
201. Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
202. Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
203. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
204. Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
205. Fast Model Removal: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
206. Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
207. Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
208. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
209. Fast Model Removal: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
210. Fast Model Removal: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
211. Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
212. Fast Model Removal: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
213. Fast Model Removal: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
214. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
215. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
216. Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
217. Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
218. Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
219. Fast Model Minimum Pulse Width: 'clock'
220. Fast Model Minimum Pulse Width: 'clock2'
221. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'
222. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'
223. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'
224. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'
225. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'
226. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'
227. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'
228. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'
229. Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'
230. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'
231. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'
232. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'
233. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'
234. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'
235. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'
236. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'
237. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'
238. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'
239. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'
240. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'
241. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'
242. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'
243. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'
244. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'
245. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'
246. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'
247. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'
248. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'
249. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'
250. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'
251. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'
252. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'
253. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'
254. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'
255. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'
256. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'
257. Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'
258. Setup Times
259. Hold Times
260. Clock to Output Times
261. Minimum Clock to Output Times
262. Multicorner Timing Analysis Summary
263. Setup Times
264. Hold Times
265. Clock to Output Times
266. Minimum Clock to Output Times
267. Setup Transfers
268. Hold Transfers
269. Recovery Transfers
270. Removal Transfers
271. Report TCCS
272. Report RSKM
273. Unconstrained Paths
274. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MyCircuit                                          ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; Clock Name                                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                       ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+
; clock                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                                     ;
; clock2                                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 }                                                    ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 }                       ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 }                      ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 }                      ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 }  ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 } ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 } ;
+-----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.58 MHz ; 61.58 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -12.132 ; -325.782      ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.388 ; -5.672        ;
+-------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow Model Recovery Summary                                                        ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -6.688 ; -6.688        ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; -6.470 ; -6.470        ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -6.389 ; -6.389        ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; -6.343 ; -6.343        ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; -5.964 ; -5.964        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; -5.908 ; -5.908        ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -5.868 ; -5.868        ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; -5.813 ; -5.813        ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -5.737 ; -5.737        ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -5.656 ; -5.656        ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -5.609 ; -5.609        ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -5.594 ; -5.594        ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -5.589 ; -5.589        ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -5.577 ; -5.577        ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -5.515 ; -5.515        ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; -5.405 ; -5.405        ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -5.332 ; -5.332        ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -5.324 ; -5.324        ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -5.312 ; -5.312        ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; -5.295 ; -5.295        ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; -5.267 ; -5.267        ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; -5.261 ; -5.261        ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; -5.127 ; -5.127        ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; -5.085 ; -5.085        ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -4.936 ; -4.936        ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; -4.933 ; -4.933        ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; -4.901 ; -4.901        ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; -4.894 ; -4.894        ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; -4.820 ; -4.820        ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; -4.796 ; -4.796        ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; -4.776 ; -4.776        ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; -4.743 ; -4.743        ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -4.697 ; -4.697        ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; -4.642 ; -4.642        ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; -4.491 ; -4.491        ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; -4.293 ; -4.293        ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; -4.269 ; -4.269        ;
; clock2                                                    ; -1.459 ; -20.257       ;
; clock                                                     ; -0.587 ; -0.631        ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow Model Removal Summary                                                         ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clock2                                                    ; -0.803 ; -13.505       ;
; clock                                                     ; -0.656 ; -1.933        ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 1.110  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.519  ; 0.000         ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 1.639  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 1.775  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 1.844  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 1.917  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 2.012  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.017  ; 0.000         ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.080  ; 0.000         ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 2.124  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 2.125  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.182  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 2.251  ; 0.000         ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 2.329  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.346  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.364  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.376  ; 0.000         ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 2.500  ; 0.000         ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.515  ; 0.000         ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 2.520  ; 0.000         ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.568  ; 0.000         ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 2.628  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.800  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.813  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.820  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.843  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.867  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.883  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.947  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.964  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.994  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.029  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 3.051  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.114  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.124  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.127  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.166  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clock                                                     ; -1.380 ; -78.380       ;
; clock2                                                    ; -1.222 ; -1.222        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                    ;
+---------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                      ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.132 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.849     ; 12.319     ;
; -11.966 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.834     ; 12.168     ;
; -11.835 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.063      ; 12.934     ;
; -11.835 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.042      ; 12.913     ;
; -11.771 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.834     ; 11.973     ;
; -11.651 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.063      ; 12.750     ;
; -11.649 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.063      ; 12.748     ;
; -11.530 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.873     ; 11.693     ;
; -11.364 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.858     ; 11.542     ;
; -11.363 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.063      ; 12.462     ;
; -11.233 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.039      ; 12.308     ;
; -11.233 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.018      ; 12.287     ;
; -11.169 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.858     ; 11.347     ;
; -11.049 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.039      ; 12.124     ;
; -11.047 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.039      ; 12.122     ;
; -10.907 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.063      ; 12.006     ;
; -10.761 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.039      ; 11.836     ;
; -10.674 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.831     ; 10.879     ;
; -10.569 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.896     ; 10.709     ;
; -10.508 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.816     ; 10.728     ;
; -10.440 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.855     ; 10.621     ;
; -10.403 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.881     ; 10.558     ;
; -10.377 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.081      ; 11.494     ;
; -10.377 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.060      ; 11.473     ;
; -10.351 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.059      ; 11.446     ;
; -10.313 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.816     ; 10.533     ;
; -10.305 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.039      ; 11.380     ;
; -10.274 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.840     ; 10.470     ;
; -10.272 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.016      ; 11.324     ;
; -10.272 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.005     ; 11.303     ;
; -10.208 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.881     ; 10.363     ;
; -10.203 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.045      ; 11.284     ;
; -10.193 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.081      ; 11.310     ;
; -10.191 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.081      ; 11.308     ;
; -10.158 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.024      ; 11.218     ;
; -10.143 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.057      ; 11.236     ;
; -10.143 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.036      ; 11.215     ;
; -10.088 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.016      ; 11.140     ;
; -10.086 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.016      ; 11.138     ;
; -10.079 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.840     ; 10.275     ;
; -10.035 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.065      ; 11.136     ;
; -9.984  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.045      ; 11.065     ;
; -9.959  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.057      ; 11.052     ;
; -9.957  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.057      ; 11.050     ;
; -9.905  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.081      ; 11.022     ;
; -9.882  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.019      ; 10.937     ;
; -9.864  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.059      ; 10.959     ;
; -9.800  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.016      ; 10.852     ;
; -9.749  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.820     ;
; -9.715  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.855     ; 9.896      ;
; -9.683  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.868     ; 9.851      ;
; -9.671  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.057      ; 10.764     ;
; -9.654  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.872     ; 9.818      ;
; -9.634  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.873     ; 9.797      ;
; -9.601  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.021      ; 10.658     ;
; -9.556  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 10.592     ;
; -9.549  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.840     ; 9.745      ;
; -9.517  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.853     ; 9.700      ;
; -9.511  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]     ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.047      ; 10.594     ;
; -9.488  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.857     ; 9.667      ;
; -9.468  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.858     ; 9.646      ;
; -9.449  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.081      ; 10.566     ;
; -9.433  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.041      ; 10.510     ;
; -9.418  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.057      ; 10.511     ;
; -9.418  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.036      ; 10.490     ;
; -9.386  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.044      ; 10.466     ;
; -9.386  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.023      ; 10.445     ;
; -9.382  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.021      ; 10.439     ;
; -9.373  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]     ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.047      ; 10.456     ;
; -9.357  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.433     ;
; -9.357  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.019      ; 10.412     ;
; -9.354  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.840     ; 9.550      ;
; -9.344  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.016      ; 10.396     ;
; -9.337  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.039      ; 10.412     ;
; -9.337  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.018      ; 10.391     ;
; -9.322  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.853     ; 9.505      ;
; -9.307  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.049      ; 10.392     ;
; -9.293  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.857     ; 9.472      ;
; -9.280  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.005     ; 10.311     ;
; -9.273  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.858     ; 9.451      ;
; -9.262  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.035      ; 10.333     ;
; -9.234  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.057      ; 10.327     ;
; -9.232  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.057      ; 10.325     ;
; -9.215  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.057      ; 10.308     ;
; -9.205  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.051      ; 10.292     ;
; -9.202  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.044      ; 10.282     ;
; -9.200  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.044      ; 10.280     ;
; -9.173  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.249     ;
; -9.171  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.040      ; 10.247     ;
; -9.153  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.039      ; 10.228     ;
; -9.151  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.039      ; 10.226     ;
; -9.129  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.051      ; 10.216     ;
; -9.127  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[0] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.019      ; 10.182     ;
; -9.076  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.065      ; 10.177     ;
; -8.946  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.057      ; 10.039     ;
; -8.914  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.044      ; 9.994      ;
; -8.909  ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]     ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.023      ; 9.968      ;
; -8.893  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.077      ; 10.006     ;
; -8.885  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.040      ; 9.961      ;
; -8.872  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.076      ; 9.984      ;
+---------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------+-------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                     ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+-------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.388 ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]           ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.640      ; 1.252      ;
; -0.888 ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]           ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.640      ; 1.252      ;
; -0.856 ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.647      ; 2.057      ;
; -0.724 ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[7]      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.646      ; 2.188      ;
; -0.685 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.813      ; 2.128      ;
; -0.486 ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]           ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.093      ; 1.607      ;
; -0.478 ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.638      ; 2.426      ;
; -0.391 ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.640      ; 2.515      ;
; -0.356 ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.647      ; 2.057      ;
; -0.248 ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.640      ; 2.658      ;
; -0.224 ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[7]      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.646      ; 2.188      ;
; -0.209 ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.629      ; 2.686      ;
; -0.202 ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.635      ; 2.699      ;
; -0.195 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.765      ; 2.570      ;
; -0.185 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 2.813      ; 2.128      ;
; -0.161 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.813      ; 2.652      ;
; -0.138 ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.628      ; 2.756      ;
; -0.095 ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.635      ; 2.806      ;
; -0.082 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.152      ; 2.070      ;
; -0.063 ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]           ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 2.751      ;
; -0.052 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1] ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; clock                                                     ; clock       ; 0.000        ; 0.897      ; 1.111      ;
; -0.047 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 2.767      ;
; -0.038 ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.659      ; 2.887      ;
; -0.028 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.746      ; 2.718      ;
; -0.013 ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.639      ; 2.892      ;
; -0.004 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.641      ; 2.637      ;
; 0.013  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.766      ; 2.779      ;
; 0.022  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.638      ; 2.426      ;
; 0.028  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.629      ; 2.923      ;
; 0.033  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.813      ; 2.846      ;
; 0.053  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.645      ; 2.964      ;
; 0.053  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.767      ; 2.820      ;
; 0.073  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.743      ; 2.816      ;
; 0.094  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.638      ; 2.998      ;
; 0.107  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.635      ; 3.008      ;
; 0.109  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.640      ; 2.515      ;
; 0.150  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.758      ; 2.908      ;
; 0.158  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[6]      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.655      ; 3.079      ;
; 0.169  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.629      ; 3.064      ;
; 0.172  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 2.986      ;
; 0.186  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 2.638      ; 3.090      ;
; 0.194  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.766      ; 2.960      ;
; 0.245  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.813      ; 3.058      ;
; 0.247  ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.216      ; 2.463      ;
; 0.252  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.640      ; 2.658      ;
; 0.255  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.758      ; 3.013      ;
; 0.264  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.078      ;
; 0.268  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.639      ; 3.173      ;
; 0.291  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.629      ; 2.686      ;
; 0.298  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.635      ; 2.699      ;
; 0.305  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.758      ; 3.063      ;
; 0.305  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.765      ; 2.570      ;
; 0.319  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.765      ; 3.084      ;
; 0.327  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.141      ;
; 0.339  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 2.813      ; 2.652      ;
; 0.352  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.007      ; 2.125      ;
; 0.362  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.628      ; 2.756      ;
; 0.391  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.205      ;
; 0.395  ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.265      ; 2.660      ;
; 0.405  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.635      ; 2.806      ;
; 0.437  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]           ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.814      ; 2.751      ;
; 0.442  ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.152      ; 2.594      ;
; 0.450  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.765      ; 3.215      ;
; 0.453  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.814      ; 2.767      ;
; 0.455  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.763      ; 3.218      ;
; 0.459  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.645      ; 3.370      ;
; 0.459  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.767      ; 3.226      ;
; 0.462  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.659      ; 2.887      ;
; 0.471  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.746      ; 3.217      ;
; 0.471  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.813      ; 3.284      ;
; 0.472  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.746      ; 2.718      ;
; 0.475  ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.264      ; 2.739      ;
; 0.479  ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.095      ; 2.574      ;
; 0.479  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.743      ; 3.222      ;
; 0.487  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.639      ; 2.892      ;
; 0.489  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.645      ; 3.400      ;
; 0.493  ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.913      ; 2.406      ;
; 0.496  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.641      ; 2.637      ;
; 0.500  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.314      ;
; 0.513  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 2.766      ; 2.779      ;
; 0.528  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.629      ; 2.923      ;
; 0.533  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.813      ; 2.846      ;
; 0.539  ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.107      ; 2.646      ;
; 0.546  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]           ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.360      ;
; 0.553  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 2.645      ; 2.964      ;
; 0.553  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 2.767      ; 2.820      ;
; 0.559  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.765      ; 3.324      ;
; 0.562  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.933      ; 2.261      ;
; 0.573  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 2.743      ; 2.816      ;
; 0.580  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.813      ; 3.393      ;
; 0.589  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]           ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.814      ; 3.403      ;
; 0.594  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.103      ; 2.463      ;
; 0.594  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.638      ; 2.998      ;
; 0.600  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.766      ; 3.366      ;
; 0.606  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 2.645      ; 3.517      ;
; 0.607  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 2.635      ; 3.008      ;
; 0.626  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.813      ; 3.439      ;
; 0.650  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 2.758      ; 2.908      ;
; 0.656  ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 2.106      ; 2.762      ;
; 0.657  ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]           ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 2.107      ; 2.764      ;
+--------+-----------------------------------------------------------+-------------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -6.688 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -3.001     ; 2.825      ;
; -6.540 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -3.001     ; 2.677      ;
; -6.190 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -3.016     ; 2.312      ;
; -3.989 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.537      ; 3.664      ;
; -3.870 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.103     ; 0.905      ;
; -3.489 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.537      ; 3.664      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -6.470 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.199     ; 2.497      ;
; -6.396 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.184     ; 2.438      ;
; -6.111 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.184     ; 2.153      ;
; -4.446 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 1.354      ; 4.026      ;
; -3.946 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 1.354      ; 4.026      ;
; -3.638 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.291     ; 0.573      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -6.389 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.922     ; 2.417      ;
; -6.136 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.907     ; 2.179      ;
; -5.716 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.907     ; 1.759      ;
; -3.929 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.007     ; 0.872      ;
; -3.917 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.631      ; 3.498      ;
; -3.417 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.631      ; 3.498      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -6.343 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -2.179     ; 2.327      ;
; -6.269 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -2.164     ; 2.268      ;
; -5.984 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -2.164     ; 1.983      ;
; -4.319 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; 1.374      ; 3.856      ;
; -3.819 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; 1.374      ; 3.856      ;
; -3.683 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.273     ; 0.573      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.964 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -2.401     ; 2.447      ;
; -5.711 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -2.386     ; 2.209      ;
; -5.291 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -2.386     ; 1.789      ;
; -3.492 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; 1.152      ; 3.528      ;
; -3.183 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.494     ; 0.573      ;
; -2.992 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; 1.152      ; 3.528      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -5.908 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -2.142     ; 3.619      ;
; -5.691 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -2.143     ; 3.401      ;
; -5.607 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -2.442     ; 2.518      ;
; -5.600 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -2.142     ; 3.311      ;
; -5.468 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -2.141     ; 3.180      ;
; -4.666 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; 0.547      ; 4.566      ;
; -4.166 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; 0.547      ; 4.566      ;
; -2.662 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -2.093     ; 0.422      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.868 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.659     ; 2.420      ;
; -5.635 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.659     ; 2.187      ;
; -5.552 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.674     ; 2.089      ;
; -3.609 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.879      ; 3.699      ;
; -3.569 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.750     ; 1.030      ;
; -3.109 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.879      ; 3.699      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.813 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.685     ; 2.374      ;
; -5.580 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.685     ; 2.141      ;
; -5.497 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -2.700     ; 2.043      ;
; -3.581 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.792     ; 1.035      ;
; -3.554 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 0.853      ; 3.653      ;
; -3.054 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 0.853      ; 3.653      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.737 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.672     ; 2.322      ;
; -5.645 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.657     ; 2.245      ;
; -5.376 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.657     ; 1.976      ;
; -3.737 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.881      ; 3.875      ;
; -3.584 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.754     ; 1.087      ;
; -3.237 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.881      ; 3.875      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.656 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.699     ; 2.529      ;
; -5.555 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.684     ; 2.443      ;
; -5.297 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.684     ; 2.185      ;
; -3.633 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.854      ; 4.059      ;
; -3.133 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.854      ; 4.059      ;
; -2.957 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.775     ; 0.754      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.609 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.846     ; 2.291      ;
; -5.508 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.831     ; 2.205      ;
; -5.250 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.831     ; 1.947      ;
; -3.586 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.707      ; 3.821      ;
; -3.153 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.933     ; 0.748      ;
; -3.086 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.707      ; 3.821      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.594 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.826     ; 2.343      ;
; -5.502 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.811     ; 2.266      ;
; -5.233 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.811     ; 1.997      ;
; -3.594 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.727      ; 3.896      ;
; -3.094 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.727      ; 3.896      ;
; -3.091 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.913     ; 0.753      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.589 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.958     ; 2.117      ;
; -5.515 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.943     ; 2.058      ;
; -5.230 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.943     ; 1.773      ;
; -3.821 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.040     ; 1.267      ;
; -3.565 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.595      ; 3.646      ;
; -3.065 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.595      ; 3.646      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.577 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.932     ; 2.274      ;
; -5.344 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.932     ; 2.041      ;
; -5.261 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.947     ; 1.943      ;
; -3.318 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.606      ; 3.553      ;
; -3.278 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.032     ; 0.875      ;
; -2.818 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.606      ; 3.553      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.515 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.924     ; 2.223      ;
; -5.414 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.909     ; 2.137      ;
; -5.156 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.909     ; 1.879      ;
; -3.492 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.629      ; 3.753      ;
; -3.246 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -2.009     ; 0.869      ;
; -2.992 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.629      ; 3.753      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.405 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -1.150     ; 2.659      ;
; -5.257 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -1.150     ; 2.511      ;
; -4.907 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -1.165     ; 2.146      ;
; -2.707 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -0.240     ; 0.871      ;
; -2.706 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; 2.388      ; 3.498      ;
; -2.206 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 1.000        ; 2.388      ; 3.498      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.332 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.612     ; 2.255      ;
; -5.258 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.597     ; 2.196      ;
; -4.973 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.597     ; 1.911      ;
; -3.308 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.941      ; 3.784      ;
; -2.907 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.688     ; 0.754      ;
; -2.808 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.941      ; 3.784      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.324 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.664     ; 2.323      ;
; -5.223 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.649     ; 2.237      ;
; -4.965 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -2.649     ; 1.979      ;
; -3.301 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.889      ; 3.853      ;
; -3.175 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.746     ; 1.092      ;
; -2.801 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.889      ; 3.853      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -5.312 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.579     ; 2.304      ;
; -5.220 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.564     ; 2.227      ;
; -4.951 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.564     ; 1.958      ;
; -3.312 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.974      ; 3.857      ;
; -2.841 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.655     ; 0.757      ;
; -2.812 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.974      ; 3.857      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -5.295 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -2.140     ; 3.009      ;
; -5.078 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -2.141     ; 2.791      ;
; -4.994 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.500        ; -2.440     ; 1.908      ;
; -4.987 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -2.140     ; 2.701      ;
; -4.855 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -2.139     ; 2.570      ;
; -4.053 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.500        ; 0.549      ; 3.956      ;
; -3.553 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; 0.549      ; 3.956      ;
; -2.774 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -2.216     ; 0.412      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.267 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -2.478     ; 2.358      ;
; -5.166 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -2.463     ; 2.272      ;
; -4.908 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -2.463     ; 2.014      ;
; -3.244 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; 1.075      ; 3.888      ;
; -2.760 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.584     ; 0.745      ;
; -2.744 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; 1.075      ; 3.888      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -5.261 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -2.030     ; 3.097      ;
; -5.044 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -2.031     ; 2.879      ;
; -4.960 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -2.330     ; 1.996      ;
; -4.953 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -2.030     ; 2.789      ;
; -4.821 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -2.029     ; 2.658      ;
; -4.019 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.659      ; 4.044      ;
; -3.519 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.659      ; 4.044      ;
; -2.654 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -2.107     ; 0.413      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -5.127 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.092     ; 2.249      ;
; -5.053 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.077     ; 2.190      ;
; -4.768 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.077     ; 1.905      ;
; -3.103 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 1.461      ; 3.778      ;
; -2.603 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 1.461      ; 3.778      ;
; -2.537 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.178     ; 0.573      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -5.085 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -2.028     ; 3.129      ;
; -4.868 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -2.029     ; 2.911      ;
; -4.784 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.328     ; 2.028      ;
; -4.777 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -2.028     ; 2.821      ;
; -4.645 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -2.027     ; 2.690      ;
; -3.843 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.661      ; 4.076      ;
; -3.343 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.661      ; 4.076      ;
; -2.496 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -2.152     ; 0.416      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -4.936 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.024     ; 2.463      ;
; -4.710 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.009     ; 2.252      ;
; -4.451 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -2.009     ; 1.993      ;
; -2.631 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 1.529      ; 3.711      ;
; -2.301 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.100     ; 0.752      ;
; -2.131 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 1.529      ; 3.711      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.933 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.546     ; 2.928      ;
; -4.785 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.546     ; 2.780      ;
; -4.435 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.561     ; 2.415      ;
; -2.234 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 1.992      ; 3.767      ;
; -2.033 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -0.663     ; 0.911      ;
; -1.734 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 1.992      ; 3.767      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.901 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.673     ; 2.344      ;
; -4.809 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.658     ; 2.267      ;
; -4.540 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.658     ; 1.998      ;
; -2.901 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 1.880      ; 3.897      ;
; -2.602 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -0.775     ; 0.943      ;
; -2.401 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 1.880      ; 3.897      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.894 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.993     ; 2.437      ;
; -4.668 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.978     ; 2.226      ;
; -4.409 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.978     ; 1.967      ;
; -2.589 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; 1.560      ; 3.685      ;
; -2.297 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.093     ; 0.740      ;
; -2.089 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 1.000        ; 1.560      ; 3.685      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.820 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -2.038     ; 2.858      ;
; -4.603 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -2.039     ; 2.640      ;
; -4.519 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -2.338     ; 1.757      ;
; -4.512 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -2.038     ; 2.550      ;
; -4.380 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -2.037     ; 2.419      ;
; -3.578 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; 0.651      ; 3.805      ;
; -3.078 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; 0.651      ; 3.805      ;
; -2.424 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -2.095     ; 0.405      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.796 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.844     ; 2.846      ;
; -4.579 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.845     ; 2.628      ;
; -4.495 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -2.144     ; 1.745      ;
; -4.488 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.844     ; 2.538      ;
; -4.356 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.843     ; 2.407      ;
; -3.554 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 0.845      ; 3.793      ;
; -3.054 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 0.845      ; 3.793      ;
; -2.435 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.913     ; 0.416      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.776 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.596     ; 2.845      ;
; -4.559 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.597     ; 2.627      ;
; -4.475 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.896     ; 1.744      ;
; -4.468 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.596     ; 2.537      ;
; -4.336 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.595     ; 2.406      ;
; -3.534 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; 1.093      ; 3.792      ;
; -3.034 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; 1.093      ; 3.792      ;
; -2.459 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.721     ; 0.403      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.743 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.003     ; 2.268      ;
; -4.510 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.003     ; 2.035      ;
; -4.427 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.018     ; 1.937      ;
; -2.484 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 1.535      ; 3.547      ;
; -2.310 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.104     ; 0.734      ;
; -1.984 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 1.535      ; 3.547      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -4.697 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.382     ; 2.442      ;
; -4.471 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.367     ; 2.231      ;
; -4.212 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.367     ; 1.972      ;
; -2.392 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 2.171      ; 3.690      ;
; -2.096 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -0.469     ; 0.754      ;
; -1.892 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 2.171      ; 3.690      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.642 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.872     ; 2.444      ;
; -4.389 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.857     ; 2.206      ;
; -3.969 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.857     ; 1.786      ;
; -2.550 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -0.964     ; 1.260      ;
; -2.170 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 1.681      ; 3.525      ;
; -1.670 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 1.681      ; 3.525      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.491 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.723     ; 2.811      ;
; -4.274 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.724     ; 2.593      ;
; -4.190 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -2.023     ; 1.710      ;
; -4.183 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.723     ; 2.503      ;
; -4.051 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.722     ; 2.372      ;
; -3.249 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 0.966      ; 3.758      ;
; -2.749 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 0.966      ; 3.758      ;
; -2.037 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.675     ; 0.405      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -4.293 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -1.095     ; 2.847      ;
; -4.076 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -1.096     ; 2.629      ;
; -3.992 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.500        ; -1.395     ; 1.746      ;
; -3.985 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -1.095     ; 2.539      ;
; -3.853 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -1.094     ; 2.408      ;
; -3.051 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.500        ; 1.594      ; 3.794      ;
; -2.551 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; 1.594      ; 3.794      ;
; -1.990 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -1.220     ; 0.419      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -4.269 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.923     ; 2.017      ;
; -4.168 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.908     ; 1.931      ;
; -3.910 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.908     ; 1.673      ;
; -2.246 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 1.630      ; 3.547      ;
; -2.201 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.015     ; 0.857      ;
; -1.746 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 1.630      ; 3.547      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock2'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.459 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.727      ; 0.735      ;
; -1.169 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.801      ; 0.881      ;
; -1.126 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.885      ; 0.740      ;
; -1.063 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.156      ; 1.213      ;
; -1.034 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.177      ; 0.875      ;
; -0.975 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.876      ; 1.461      ;
; -0.919 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.098      ; 0.745      ;
; -0.901 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.880      ; 0.573      ;
; -0.894 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.683      ; 1.264      ;
; -0.883 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.902      ; 0.573      ;
; -0.845 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.903      ; 0.754      ;
; -0.788 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.924      ; 0.878      ;
; -0.752 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.838      ; 0.877      ;
; -0.633 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.154      ; 0.880      ;
; -0.619 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.069      ; 0.747      ;
; -0.585 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.192      ; 1.093      ;
; -0.582 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.480      ; 0.876      ;
; -0.535 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.989      ; 1.170      ;
; -0.525 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.852      ; 1.015      ;
; -0.512 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.824      ; 1.172      ;
; -0.403 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.126      ; 1.180      ;
; -0.333 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.862      ; 0.873      ;
; -0.317 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.887      ; 1.333      ;
; -0.295 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.313      ; 1.476      ;
; -0.243 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.122      ; 1.252      ;
; -0.213 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.902      ; 0.741      ;
; -0.209 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.964      ; 0.872      ;
; -0.207 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.125      ; 1.167      ;
; -0.204 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.965      ; 0.877      ;
; -0.199 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.661      ; 0.739      ;
; -0.185 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.946      ; 1.170      ;
; -0.168 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.504      ; 0.739      ;
; -0.167 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.938      ; 1.051      ;
; -0.150 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.764      ; 0.949      ;
; -0.103 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.183      ; 1.217      ;
; -0.031 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.063      ; 1.039      ;
; -0.025 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.913      ; 1.066      ;
; -0.006 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.295      ; 1.165      ;
; 0.002  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.950      ; 1.271      ;
; 0.006  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.068      ; 1.027      ;
; 0.006  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.749      ; 0.875      ;
; 0.031  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.778      ; 0.879      ;
; 0.039  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.225      ; 0.879      ;
; 0.080  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.034      ; 0.879      ;
; 0.090  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.178      ; 0.951      ;
; 0.106  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.953      ; 0.911      ;
; 0.108  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.037      ; 1.092      ;
; 0.111  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.986      ; 1.012      ;
; 0.117  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.928      ; 0.573      ;
; 0.130  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.231      ; 1.171      ;
; 0.154  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.003      ; 0.899      ;
; 0.154  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.031      ; 0.950      ;
; 0.163  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.857      ; 0.865      ;
; 0.168  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.885      ; 0.878      ;
; 0.193  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.899      ; 1.013      ;
; 0.214  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.099      ; 0.573      ;
; 0.214  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.930      ; 0.877      ;
; 0.221  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.974      ; 0.882      ;
; 0.223  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.162      ; 1.066      ;
; 0.233  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.946      ; 0.879      ;
; 0.234  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.922      ; 0.749      ;
; 0.235  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.981      ; 0.879      ;
; 0.236  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.302      ; 1.141      ;
; 0.258  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.204      ; 0.882      ;
; 0.263  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.989      ; 1.037      ;
; 0.263  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.151      ; 1.028      ;
; 0.286  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.877      ; 0.573      ;
; 0.325  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.203      ; 1.023      ;
; 0.335  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.051      ; 0.882      ;
; 0.360  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.062      ; 0.873      ;
; 0.378  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.270      ; 0.745      ;
; 0.386  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.091      ; 0.883      ;
; 0.417  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.330      ; 0.744      ;
; 0.419  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.173      ; 0.883      ;
; 0.459  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.169      ; 0.876      ;
; 0.469  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.207      ; 1.038      ;
; 0.472  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.183      ; 0.880      ;
; 0.531  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.376      ; 0.573      ;
; 0.551  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.140      ; 0.573      ;
; 0.565  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.294      ; 1.048      ;
; 0.601  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.292      ; 0.746      ;
; 0.627  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.331      ; 0.740      ;
; 0.679  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 1.091      ; 0.573      ;
; 0.765  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 1.496      ; 1.036      ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                             ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.587 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[1]  ; reg:PC|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 0.723      ; 0.556      ;
; -0.044 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]  ; reg:PC|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 0.847      ; 0.424      ;
; 0.073  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13] ; reg:PC|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 1.112      ; 0.415      ;
; 0.087  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11] ; reg:PC|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 1.174      ; 0.427      ;
; 0.279  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12] ; reg:PC|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 1.344      ; 0.417      ;
; 0.441  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[2]  ; reg:PC|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 1.313      ; 0.407      ;
; 0.688  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15] ; reg:PC|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 1.573      ; 0.417      ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock2'                                                                                                                                                                   ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.803 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.376      ; 0.573      ;
; -0.604 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.480      ; 0.876      ;
; -0.591 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.331      ; 0.740      ;
; -0.586 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.330      ; 0.744      ;
; -0.567 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.140      ; 0.573      ;
; -0.546 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.292      ; 0.746      ;
; -0.526 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.099      ; 0.573      ;
; -0.525 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.270      ; 0.745      ;
; -0.518 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.091      ; 0.573      ;
; -0.460 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.496      ; 1.036      ;
; -0.355 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.928      ; 0.573      ;
; -0.353 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.098      ; 0.745      ;
; -0.346 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.225      ; 0.879      ;
; -0.329 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.902      ; 0.573      ;
; -0.322 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.069      ; 0.747      ;
; -0.322 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.204      ; 0.882      ;
; -0.307 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.880      ; 0.573      ;
; -0.304 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.877      ; 0.573      ;
; -0.303 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.183      ; 0.880      ;
; -0.302 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.177      ; 0.875      ;
; -0.293 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.169      ; 0.876      ;
; -0.290 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.173      ; 0.883      ;
; -0.274 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.154      ; 0.880      ;
; -0.246 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.294      ; 1.048      ;
; -0.227 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.178      ; 0.951      ;
; -0.208 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.091      ; 0.883      ;
; -0.189 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.062      ; 0.873      ;
; -0.180 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.203      ; 1.023      ;
; -0.173 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.922      ; 0.749      ;
; -0.169 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.051      ; 0.882      ;
; -0.169 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.207      ; 1.038      ;
; -0.161 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.302      ; 1.141      ;
; -0.161 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.902      ; 0.741      ;
; -0.155 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.034      ; 0.879      ;
; -0.149 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.903      ; 0.754      ;
; -0.145 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.885      ; 0.740      ;
; -0.130 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.295      ; 1.165      ;
; -0.123 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.151      ; 1.028      ;
; -0.104 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.003      ; 0.899      ;
; -0.102 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.981      ; 0.879      ;
; -0.099 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.192      ; 1.093      ;
; -0.096 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.162      ; 1.066      ;
; -0.092 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.974      ; 0.882      ;
; -0.092 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.964      ; 0.872      ;
; -0.088 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.965      ; 0.877      ;
; -0.081 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.031      ; 0.950      ;
; -0.067 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.946      ; 0.879      ;
; -0.060 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.231      ; 1.171      ;
; -0.053 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.930      ; 0.877      ;
; -0.046 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.924      ; 0.878      ;
; -0.042 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.953      ; 0.911      ;
; -0.041 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.068      ; 1.027      ;
; -0.024 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.063      ; 1.039      ;
; -0.007 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.885      ; 0.878      ;
; 0.008  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.857      ; 0.865      ;
; 0.008  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.727      ; 0.735      ;
; 0.011  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.862      ; 0.873      ;
; 0.026  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.986      ; 1.012      ;
; 0.034  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.183      ; 1.217      ;
; 0.039  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.838      ; 0.877      ;
; 0.042  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.125      ; 1.167      ;
; 0.048  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.989      ; 1.037      ;
; 0.054  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.126      ; 1.180      ;
; 0.055  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 1.037      ; 1.092      ;
; 0.057  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.156      ; 1.213      ;
; 0.078  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.661      ; 0.739      ;
; 0.080  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.801      ; 0.881      ;
; 0.101  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.778      ; 0.879      ;
; 0.113  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.938      ; 1.051      ;
; 0.114  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.899      ; 1.013      ;
; 0.126  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.749      ; 0.875      ;
; 0.130  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.122      ; 1.252      ;
; 0.153  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.913      ; 1.066      ;
; 0.163  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.852      ; 1.015      ;
; 0.163  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 1.313      ; 1.476      ;
; 0.181  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.989      ; 1.170      ;
; 0.185  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.764      ; 0.949      ;
; 0.224  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.946      ; 1.170      ;
; 0.235  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.504      ; 0.739      ;
; 0.321  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.950      ; 1.271      ;
; 0.348  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.824      ; 1.172      ;
; 0.446  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.887      ; 1.333      ;
; 0.581  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.683      ; 1.264      ;
; 0.585  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.876      ; 1.461      ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                              ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.656 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15] ; reg:PC|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 1.573      ; 0.417      ;
; -0.427 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12] ; reg:PC|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 1.344      ; 0.417      ;
; -0.406 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[2]  ; reg:PC|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 1.313      ; 0.407      ;
; -0.247 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11] ; reg:PC|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 1.174      ; 0.427      ;
; -0.197 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13] ; reg:PC|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 1.112      ; 0.415      ;
; 0.077  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]  ; reg:PC|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 0.847      ; 0.424      ;
; 0.333  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[1]  ; reg:PC|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 0.723      ; 0.556      ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.110 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.000        ; 2.388      ; 3.498      ;
; 1.610 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; 2.388      ; 3.498      ;
; 1.611 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -0.240     ; 0.871      ;
; 3.811 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -1.165     ; 2.146      ;
; 4.161 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -1.150     ; 2.511      ;
; 4.309 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -1.150     ; 2.659      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.519 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 2.171      ; 3.690      ;
; 1.723 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -0.469     ; 0.754      ;
; 2.019 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 2.171      ; 3.690      ;
; 3.839 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.367     ; 1.972      ;
; 4.098 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.367     ; 2.231      ;
; 4.324 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.382     ; 2.442      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.639 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -1.220     ; 0.419      ;
; 2.200 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; 1.594      ; 3.794      ;
; 2.700 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; -0.500       ; 1.594      ; 3.794      ;
; 3.502 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -1.094     ; 2.408      ;
; 3.634 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -1.095     ; 2.539      ;
; 3.641 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; -0.500       ; -1.395     ; 1.746      ;
; 3.725 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -1.096     ; 2.629      ;
; 3.942 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -1.095     ; 2.847      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.775 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 1.992      ; 3.767      ;
; 2.074 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -0.663     ; 0.911      ;
; 2.275 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 1.992      ; 3.767      ;
; 4.476 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.561     ; 2.415      ;
; 4.826 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.546     ; 2.780      ;
; 4.974 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.546     ; 2.928      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.844 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 1.681      ; 3.525      ;
; 2.344 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 1.681      ; 3.525      ;
; 2.724 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -0.964     ; 1.260      ;
; 4.143 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.857     ; 1.786      ;
; 4.563 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.857     ; 2.206      ;
; 4.816 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.872     ; 2.444      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.917 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 1.630      ; 3.547      ;
; 2.372 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.015     ; 0.857      ;
; 2.417 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 1.630      ; 3.547      ;
; 4.081 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.908     ; 1.673      ;
; 4.339 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.908     ; 1.931      ;
; 4.440 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.923     ; 2.017      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.012 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 1.535      ; 3.547      ;
; 2.338 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.104     ; 0.734      ;
; 2.512 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 1.535      ; 3.547      ;
; 4.455 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.018     ; 1.937      ;
; 4.538 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.003     ; 2.035      ;
; 4.771 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.003     ; 2.268      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.017 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 1.880      ; 3.897      ;
; 2.218 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -0.775     ; 0.943      ;
; 2.517 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 1.880      ; 3.897      ;
; 4.156 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.658     ; 1.998      ;
; 4.425 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.658     ; 2.267      ;
; 4.517 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.673     ; 2.344      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.080 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.675     ; 0.405      ;
; 2.792 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 0.966      ; 3.758      ;
; 3.292 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 0.966      ; 3.758      ;
; 4.094 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.722     ; 2.372      ;
; 4.226 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.723     ; 2.503      ;
; 4.233 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.023     ; 1.710      ;
; 4.317 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.724     ; 2.593      ;
; 4.534 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.723     ; 2.811      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.124 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.721     ; 0.403      ;
; 2.699 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; 1.093      ; 3.792      ;
; 3.199 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; 1.093      ; 3.792      ;
; 4.001 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.595     ; 2.406      ;
; 4.133 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.596     ; 2.537      ;
; 4.140 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.896     ; 1.744      ;
; 4.224 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.597     ; 2.627      ;
; 4.441 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.596     ; 2.845      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.125 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.000        ; 1.560      ; 3.685      ;
; 2.333 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.093     ; 0.740      ;
; 2.625 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; 1.560      ; 3.685      ;
; 4.445 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.978     ; 1.967      ;
; 4.704 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.978     ; 2.226      ;
; 4.930 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.993     ; 2.437      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.182 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 1.529      ; 3.711      ;
; 2.352 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.100     ; 0.752      ;
; 2.682 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 1.529      ; 3.711      ;
; 4.502 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.009     ; 1.993      ;
; 4.761 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.009     ; 2.252      ;
; 4.987 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.024     ; 2.463      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.251 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.178     ; 0.573      ;
; 2.317 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 1.461      ; 3.778      ;
; 2.817 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 1.461      ; 3.778      ;
; 4.482 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.077     ; 1.905      ;
; 4.767 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.077     ; 2.190      ;
; 4.841 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -2.092     ; 2.249      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.329 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.913     ; 0.416      ;
; 2.948 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 0.845      ; 3.793      ;
; 3.448 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 0.845      ; 3.793      ;
; 4.250 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.843     ; 2.407      ;
; 4.382 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.844     ; 2.538      ;
; 4.389 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -2.144     ; 1.745      ;
; 4.473 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.845     ; 2.628      ;
; 4.690 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.844     ; 2.846      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.346 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.273     ; 0.573      ;
; 2.482 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; 1.374      ; 3.856      ;
; 2.982 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; 1.374      ; 3.856      ;
; 4.647 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -2.164     ; 1.983      ;
; 4.932 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -2.164     ; 2.268      ;
; 5.006 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -2.179     ; 2.327      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.364 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.291     ; 0.573      ;
; 2.672 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 1.354      ; 4.026      ;
; 3.172 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 1.354      ; 4.026      ;
; 4.837 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.184     ; 2.153      ;
; 5.122 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.184     ; 2.438      ;
; 5.196 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.199     ; 2.497      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.376 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; 1.152      ; 3.528      ;
; 2.567 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.494     ; 0.573      ;
; 2.876 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; 1.152      ; 3.528      ;
; 4.675 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -2.386     ; 1.789      ;
; 5.095 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -2.386     ; 2.209      ;
; 5.348 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -2.401     ; 2.447      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.500 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -2.095     ; 0.405      ;
; 3.154 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; 0.651      ; 3.805      ;
; 3.654 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; 0.651      ; 3.805      ;
; 4.456 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -2.037     ; 2.419      ;
; 4.588 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -2.038     ; 2.550      ;
; 4.595 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -2.338     ; 1.757      ;
; 4.679 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -2.039     ; 2.640      ;
; 4.896 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -2.038     ; 2.858      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.515 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -2.093     ; 0.422      ;
; 4.019 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; 0.547      ; 4.566      ;
; 4.519 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; 0.547      ; 4.566      ;
; 5.321 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -2.141     ; 3.180      ;
; 5.453 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -2.142     ; 3.311      ;
; 5.460 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -2.442     ; 2.518      ;
; 5.544 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -2.143     ; 3.401      ;
; 5.761 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -2.142     ; 3.619      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 2.520 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -2.107     ; 0.413      ;
; 3.385 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.659      ; 4.044      ;
; 3.885 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.659      ; 4.044      ;
; 4.687 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -2.029     ; 2.658      ;
; 4.819 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -2.030     ; 2.789      ;
; 4.826 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.330     ; 1.996      ;
; 4.910 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -2.031     ; 2.879      ;
; 5.127 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -2.030     ; 3.097      ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 2.568 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -2.152     ; 0.416      ;
; 3.415 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.661      ; 4.076      ;
; 3.915 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.661      ; 4.076      ;
; 4.717 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -2.027     ; 2.690      ;
; 4.849 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -2.028     ; 2.821      ;
; 4.856 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.328     ; 2.028      ;
; 4.940 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -2.029     ; 2.911      ;
; 5.157 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -2.028     ; 3.129      ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.628 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -2.216     ; 0.412      ;
; 3.407 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; 0.549      ; 3.956      ;
; 3.907 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; -0.500       ; 0.549      ; 3.956      ;
; 4.709 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -2.139     ; 2.570      ;
; 4.841 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -2.140     ; 2.701      ;
; 4.848 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; -0.500       ; -2.440     ; 1.908      ;
; 4.932 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -2.141     ; 2.791      ;
; 5.149 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -2.140     ; 3.009      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.800 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 0.853      ; 3.653      ;
; 3.300 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 0.853      ; 3.653      ;
; 3.327 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.792     ; 1.035      ;
; 5.243 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.700     ; 2.043      ;
; 5.326 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.685     ; 2.141      ;
; 5.559 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -2.685     ; 2.374      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.813 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; 1.075      ; 3.888      ;
; 2.829 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.584     ; 0.745      ;
; 3.313 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; 1.075      ; 3.888      ;
; 4.977 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -2.463     ; 2.014      ;
; 5.235 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -2.463     ; 2.272      ;
; 5.336 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -2.478     ; 2.358      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.820 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.879      ; 3.699      ;
; 3.280 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.750     ; 1.030      ;
; 3.320 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.879      ; 3.699      ;
; 5.263 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.674     ; 2.089      ;
; 5.346 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.659     ; 2.187      ;
; 5.579 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.659     ; 2.420      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.843 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.941      ; 3.784      ;
; 2.942 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.688     ; 0.754      ;
; 3.343 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.941      ; 3.784      ;
; 5.008 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.597     ; 1.911      ;
; 5.293 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.597     ; 2.196      ;
; 5.367 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.612     ; 2.255      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.867 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.631      ; 3.498      ;
; 3.367 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.631      ; 3.498      ;
; 3.379 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.007     ; 0.872      ;
; 5.166 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.907     ; 1.759      ;
; 5.586 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.907     ; 2.179      ;
; 5.839 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.922     ; 2.417      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.883 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.974      ; 3.857      ;
; 2.912 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.655     ; 0.757      ;
; 3.383 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.974      ; 3.857      ;
; 5.022 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.564     ; 1.958      ;
; 5.291 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.564     ; 2.227      ;
; 5.383 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.579     ; 2.304      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.947 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.606      ; 3.553      ;
; 3.407 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.032     ; 0.875      ;
; 3.447 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.606      ; 3.553      ;
; 5.390 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.947     ; 1.943      ;
; 5.473 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.932     ; 2.041      ;
; 5.706 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.932     ; 2.274      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.964 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.889      ; 3.853      ;
; 3.338 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.746     ; 1.092      ;
; 3.464 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.889      ; 3.853      ;
; 5.128 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.649     ; 1.979      ;
; 5.386 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.649     ; 2.237      ;
; 5.487 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.664     ; 2.323      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 2.994 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.881      ; 3.875      ;
; 3.341 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.754     ; 1.087      ;
; 3.494 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.881      ; 3.875      ;
; 5.133 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.657     ; 1.976      ;
; 5.402 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.657     ; 2.245      ;
; 5.494 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.672     ; 2.322      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.029 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.775     ; 0.754      ;
; 3.205 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.854      ; 4.059      ;
; 3.705 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.854      ; 4.059      ;
; 5.369 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.684     ; 2.185      ;
; 5.627 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.684     ; 2.443      ;
; 5.728 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -2.699     ; 2.529      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.051 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.595      ; 3.646      ;
; 3.551 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.595      ; 3.646      ;
; 3.807 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.040     ; 1.267      ;
; 5.216 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.943     ; 1.773      ;
; 5.501 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.943     ; 2.058      ;
; 5.575 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -2.958     ; 2.117      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.114 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.707      ; 3.821      ;
; 3.181 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.933     ; 0.748      ;
; 3.614 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.707      ; 3.821      ;
; 5.278 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.831     ; 1.947      ;
; 5.536 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.831     ; 2.205      ;
; 5.637 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.846     ; 2.291      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.124 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.629      ; 3.753      ;
; 3.378 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.009     ; 0.869      ;
; 3.624 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.629      ; 3.753      ;
; 5.288 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.909     ; 1.879      ;
; 5.546 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.909     ; 2.137      ;
; 5.647 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -2.924     ; 2.223      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.127 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.537      ; 3.664      ;
; 3.508 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.103     ; 0.905      ;
; 3.627 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.537      ; 3.664      ;
; 5.828 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -3.016     ; 2.312      ;
; 6.178 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -3.001     ; 2.677      ;
; 6.326 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -3.001     ; 2.825      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 3.166 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.913     ; 0.753      ;
; 3.169 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.727      ; 3.896      ;
; 3.669 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.727      ; 3.896      ;
; 5.308 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.811     ; 1.997      ;
; 5.577 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.811     ; 2.266      ;
; 5.669 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -2.826     ; 2.343      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock2 ; Rise       ; clock2                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U10|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U10|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U12|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U12|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U1|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U1|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U3|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U3|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U8|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U8|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U0|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U0|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U14|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U14|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U4|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U4|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U6|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U6|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U8|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U8|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U10|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U10|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U12|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U12|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U14|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U14|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U2|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U2|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U3|U5|compOut~1|datab  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U3|U5|compOut~1|datab  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U4|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U4|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U6|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U6|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U8|U5|compOut~1|datad  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; clock2     ; clock      ; 3.852 ; 3.852 ; Rise       ; clock           ;
; clock      ; clock      ; 4.440 ; 4.440 ; Fall       ; clock           ;
; instr[*]   ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; 4.444 ; 4.444 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; 4.848 ; 4.848 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; 4.736 ; 4.736 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; 5.036 ; 5.036 ; Fall       ; clock           ;
;  instr[10] ; clock      ; 5.027 ; 5.027 ; Fall       ; clock           ;
;  instr[11] ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  instr[12] ; clock      ; 5.093 ; 5.093 ; Fall       ; clock           ;
;  instr[13] ; clock      ; 5.003 ; 5.003 ; Fall       ; clock           ;
;  instr[14] ; clock      ; 4.936 ; 4.936 ; Fall       ; clock           ;
;  instr[15] ; clock      ; 4.925 ; 4.925 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; clock2     ; clock      ; -1.536 ; -1.536 ; Rise       ; clock           ;
; clock      ; clock      ; -1.460 ; -1.460 ; Fall       ; clock           ;
; instr[*]   ; clock      ; -3.626 ; -3.626 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; -3.626 ; -3.626 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; -4.172 ; -4.172 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; -4.059 ; -4.059 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; -4.170 ; -4.170 ; Fall       ; clock           ;
;  instr[10] ; clock      ; -4.351 ; -4.351 ; Fall       ; clock           ;
;  instr[11] ; clock      ; -4.291 ; -4.291 ; Fall       ; clock           ;
;  instr[12] ; clock      ; -4.265 ; -4.265 ; Fall       ; clock           ;
;  instr[13] ; clock      ; -4.171 ; -4.171 ; Fall       ; clock           ;
;  instr[14] ; clock      ; -4.259 ; -4.259 ; Fall       ; clock           ;
;  instr[15] ; clock      ; -4.240 ; -4.240 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                     ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 8.795  ; 8.795  ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 8.795  ; 8.795  ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 7.957  ; 7.957  ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 7.559  ; 7.559  ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 7.138  ; 7.138  ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 7.675  ; 7.675  ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 8.675  ; 8.675  ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 7.298  ; 7.298  ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 7.166  ; 7.166  ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 7.369  ; 7.369  ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 7.536  ; 7.536  ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 8.116  ; 8.116  ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 8.124  ; 8.124  ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 8.117  ; 8.117  ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 7.488  ; 7.488  ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 8.443  ; 8.443  ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 7.895  ; 7.895  ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 8.068  ; 8.068  ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 7.440  ; 7.440  ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 7.313  ; 7.313  ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 7.714  ; 7.714  ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 8.320  ; 8.320  ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 8.509  ; 8.509  ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 10.121 ; 10.121 ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 9.666  ; 9.666  ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 9.601  ; 9.601  ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 9.453  ; 9.453  ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 8.823  ; 8.823  ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 9.852  ; 9.852  ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 9.261  ; 9.261  ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 9.356  ; 9.356  ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 9.128  ; 9.128  ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 9.458  ; 9.458  ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 9.399  ; 9.399  ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 9.280  ; 9.280  ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 9.721  ; 9.721  ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 10.073 ; 10.073 ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 9.869  ; 9.869  ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 9.398  ; 9.398  ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 10.121 ; 10.121 ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 8.519  ; 8.519  ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 8.078  ; 8.078  ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 7.420  ; 7.420  ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 7.303  ; 7.303  ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 7.744  ; 7.744  ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 8.350  ; 8.350  ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 8.519  ; 8.519  ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 8.301  ; 8.301  ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 8.005  ; 8.005  ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 8.772  ; 8.772  ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 7.822  ; 7.822  ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 8.521  ; 8.521  ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 8.730  ; 8.730  ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 7.278  ; 7.278  ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 12.116 ; 12.116 ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 11.581 ; 11.581 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 11.371 ; 11.371 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 10.516 ; 10.516 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 10.147 ; 10.147 ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 10.262 ; 10.262 ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 11.631 ; 11.631 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 11.074 ; 11.074 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 11.384 ; 11.384 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 11.734 ; 11.734 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 11.303 ; 11.303 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 10.325 ; 10.325 ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 10.259 ; 10.259 ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 11.361 ; 11.361 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 11.052 ; 11.052 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 11.600 ; 11.600 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 11.532 ; 11.532 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 10.727 ; 10.727 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 9.791  ; 9.791  ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 11.044 ; 11.044 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 10.691 ; 10.691 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 11.955 ; 11.955 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 10.276 ; 10.276 ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 9.903  ; 9.903  ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 10.809 ; 10.809 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 10.684 ; 10.684 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 10.144 ; 10.144 ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 10.871 ; 10.871 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 9.872  ; 9.872  ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 10.690 ; 10.690 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 10.615 ; 10.615 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 10.327 ; 10.327 ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 10.102 ; 10.102 ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 10.991 ; 10.991 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 9.496  ; 9.496  ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 10.473 ; 10.473 ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 10.556 ; 10.556 ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 11.777 ; 11.777 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 10.819 ; 10.819 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 10.158 ; 10.158 ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 10.302 ; 10.302 ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 11.388 ; 11.388 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 10.744 ; 10.744 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 9.886  ; 9.886  ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 10.157 ; 10.157 ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 10.257 ; 10.257 ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 11.364 ; 11.364 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 10.368 ; 10.368 ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 10.566 ; 10.566 ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 10.383 ; 10.383 ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 10.093 ; 10.093 ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 11.588 ; 11.588 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 9.935  ; 9.935  ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 10.550 ; 10.550 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 10.750 ; 10.750 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 10.889 ; 10.889 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 9.989  ; 9.989  ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 10.592 ; 10.592 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 10.912 ; 10.912 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 10.931 ; 10.931 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 11.042 ; 11.042 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 10.842 ; 10.842 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 10.716 ; 10.716 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 11.547 ; 11.547 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 10.528 ; 10.528 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 11.022 ; 11.022 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 9.845  ; 9.845  ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 12.116 ; 12.116 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 9.772  ; 9.772  ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 10.277 ; 10.277 ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 11.447 ; 11.447 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 10.612 ; 10.612 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 9.878  ; 9.878  ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 11.739 ; 11.739 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 10.393 ; 10.393 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 10.084 ; 10.084 ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 10.713 ; 10.713 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 9.824  ; 9.824  ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 10.419 ; 10.419 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 10.544 ; 10.544 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 9.895  ; 9.895  ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 11.210 ; 11.210 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 10.249 ; 10.249 ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 11.045 ; 11.045 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 10.750 ; 10.750 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 10.924 ; 10.924 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 11.091 ; 11.091 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 11.264 ; 11.264 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 10.030 ; 10.030 ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 9.424  ; 9.424  ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 11.458 ; 11.458 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 10.717 ; 10.717 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 11.036 ; 11.036 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 10.438 ; 10.438 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 10.797 ; 10.797 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 10.972 ; 10.972 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 10.797 ; 10.797 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 9.894  ; 9.894  ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 9.463  ; 9.463  ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 10.473 ; 10.473 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 10.275 ; 10.275 ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 10.490 ; 10.490 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 10.500 ; 10.500 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 10.580 ; 10.580 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 10.161 ; 10.161 ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 10.954 ; 10.954 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 10.784 ; 10.784 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 11.443 ; 11.443 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 10.584 ; 10.584 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 9.706  ; 9.706  ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 10.910 ; 10.910 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 10.847 ; 10.847 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 10.365 ; 10.365 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 9.636  ; 9.636  ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 9.611  ; 9.611  ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 9.453  ; 9.453  ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 8.803  ; 8.803  ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 9.852  ; 9.852  ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 9.261  ; 9.261  ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 9.366  ; 9.366  ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 9.108  ; 9.108  ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 9.458  ; 9.458  ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 9.379  ; 9.379  ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 9.300  ; 9.300  ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 9.721  ; 9.721  ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 10.073 ; 10.073 ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 9.624  ; 9.624  ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 9.408  ; 9.408  ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 10.151 ; 10.151 ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 8.291  ; 8.291  ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 8.025  ; 8.025  ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 8.782  ; 8.782  ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 7.852  ; 7.852  ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 8.481  ; 8.481  ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 8.770  ; 8.770  ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 7.258  ; 7.258  ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 10.467 ; 10.467 ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 10.467 ; 10.467 ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 9.717  ; 9.717  ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 9.697  ; 9.697  ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 9.624  ; 9.624  ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 10.127 ; 10.127 ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 10.062 ; 10.062 ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 10.157 ; 10.157 ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 9.929  ; 9.929  ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 10.259 ; 10.259 ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 10.200 ; 10.200 ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 10.081 ; 10.081 ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 9.487  ; 9.487  ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 9.858  ; 9.858  ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 9.850  ; 9.850  ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 10.199 ; 10.199 ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 10.290 ; 10.290 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 10.437 ; 10.437 ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 10.437 ; 10.437 ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 9.727  ; 9.727  ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 9.697  ; 9.697  ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 9.604  ; 9.604  ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 10.127 ; 10.127 ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 10.062 ; 10.062 ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 10.167 ; 10.167 ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 9.909  ; 9.909  ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 10.259 ; 10.259 ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 10.180 ; 10.180 ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 10.101 ; 10.101 ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 9.487  ; 9.487  ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 9.858  ; 9.858  ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 9.605  ; 9.605  ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 10.209 ; 10.209 ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 10.320 ; 10.320 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 10.343 ; 10.343 ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 9.156  ; 9.156  ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 9.099  ; 9.099  ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 8.631  ; 8.631  ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.881  ; 7.881  ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 9.691  ; 9.691  ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 9.148  ; 9.148  ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.449  ; 9.449  ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 9.357  ; 9.357  ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 8.640  ; 8.640  ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 8.328  ; 8.328  ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 9.114  ; 9.114  ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.619  ; 8.619  ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 9.304  ; 9.304  ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 9.270  ; 9.270  ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.394  ; 9.394  ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 10.343 ; 10.343 ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 8.858  ; 8.858  ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 9.597  ; 9.597  ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 9.213  ; 9.213  ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.675  ; 8.675  ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 8.554  ; 8.554  ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 9.243  ; 9.243  ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 9.048  ; 9.048  ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.830  ; 8.830  ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 9.062  ; 9.062  ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.465  ; 8.465  ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.602  ; 8.602  ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.899  ; 9.899  ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 9.269  ; 9.269  ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 8.563  ; 8.563  ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 9.399  ; 9.399  ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.828  ; 8.828  ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 8.375  ; 8.375  ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 8.153  ; 8.153  ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 8.292  ; 8.292  ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 9.166  ; 9.166  ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 8.424  ; 8.424  ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.746  ; 8.746  ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 8.174  ; 8.174  ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 8.146  ; 8.146  ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.656  ; 8.656  ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 9.003  ; 9.003  ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 9.386  ; 9.386  ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 8.083  ; 8.083  ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.693  ; 8.693  ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.893  ; 8.893  ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.777  ; 8.777  ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.954  ; 8.954  ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.955  ; 8.955  ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.532  ; 8.532  ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.426  ; 9.426  ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 8.354  ; 8.354  ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.116 ; 10.116 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 8.172  ; 8.172  ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.845  ; 8.845  ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.592  ; 9.592  ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 8.283  ; 8.283  ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 10.284 ; 10.284 ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.932  ; 8.932  ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.979  ; 8.979  ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.556  ; 8.556  ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 8.251  ; 8.251  ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 9.358  ; 9.358  ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 9.194  ; 9.194  ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.749  ; 8.749  ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 9.313  ; 9.313  ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.300  ; 9.300  ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 8.659  ; 8.659  ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.996  ; 7.996  ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.743  ; 9.743  ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 9.318  ; 9.318  ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.476  ; 8.476  ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 9.079  ; 9.079  ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 9.033  ; 9.033  ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.874  ; 8.874  ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.850  ; 8.850  ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.755  ; 8.755  ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.767  ; 8.767  ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 9.086  ; 9.086  ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.556  ; 8.556  ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 9.331  ; 9.331  ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 9.033  ; 9.033  ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 9.242  ; 9.242  ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 9.572  ; 9.572  ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 10.116 ; 10.116 ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 8.882  ; 8.882  ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 8.672  ; 8.672  ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 7.817  ; 7.817  ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.448  ; 7.448  ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 8.932  ; 8.932  ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 8.685  ; 8.685  ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.035  ; 9.035  ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 8.604  ; 8.604  ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 7.626  ; 7.626  ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 7.560  ; 7.560  ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 8.662  ; 8.662  ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.353  ; 8.353  ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 8.833  ; 8.833  ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 8.703  ; 8.703  ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.020  ; 9.020  ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 9.931  ; 9.931  ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 7.879  ; 7.879  ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 8.785  ; 8.785  ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 8.660  ; 8.660  ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.120  ; 8.120  ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 7.848  ; 7.848  ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 8.591  ; 8.591  ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 8.303  ; 8.303  ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 8.519  ; 8.519  ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.001  ; 8.001  ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.305  ; 9.305  ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 8.347  ; 8.347  ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 7.686  ; 7.686  ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 8.916  ; 8.916  ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.272  ; 8.272  ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 7.414  ; 7.414  ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 7.685  ; 7.685  ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 7.785  ; 7.785  ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 8.892  ; 8.892  ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 7.896  ; 7.896  ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 7.788  ; 7.788  ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 7.630  ; 7.630  ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.245  ; 8.245  ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 8.445  ; 8.445  ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 8.584  ; 8.584  ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 7.684  ; 7.684  ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.287  ; 8.287  ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.607  ; 8.607  ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.737  ; 8.737  ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.537  ; 8.537  ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.411  ; 8.411  ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.223  ; 8.223  ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.022  ; 9.022  ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 7.845  ; 7.845  ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.116 ; 10.116 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 7.772  ; 7.772  ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.277  ; 8.277  ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.447  ; 9.447  ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 7.878  ; 7.878  ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 9.739  ; 9.739  ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.393  ; 8.393  ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.419  ; 8.419  ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 7.895  ; 7.895  ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 8.951  ; 8.951  ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 8.786  ; 8.786  ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.665  ; 8.665  ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 8.832  ; 8.832  ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.005  ; 9.005  ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 7.771  ; 7.771  ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.165  ; 7.165  ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.199  ; 9.199  ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 8.777  ; 8.777  ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.179  ; 8.179  ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.450  ; 8.450  ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.467  ; 8.467  ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.477  ; 8.477  ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 8.557  ; 8.557  ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.138  ; 8.138  ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 8.931  ; 8.931  ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 8.761  ; 8.761  ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 8.561  ; 8.561  ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 8.887  ; 8.887  ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 6.674  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 6.674  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 6.644  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 6.644  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 6.443  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 6.443  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 6.463  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 6.463  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.613  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.613  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.623  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.623  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 6.690  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 6.690  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 6.670  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 6.670  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 7.110  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 7.110  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 7.120  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 7.120  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 7.135  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 7.135  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 7.115  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 7.115  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.931  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.931  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 7.911  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 7.911  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 7.009  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 7.009  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 7.448  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 7.448  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 7.386  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 7.386  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.584  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.584  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.959  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.959  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 6.350  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 6.350  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 7.098  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 7.098  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 6.795  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 6.795  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.942  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.942  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 6.242  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 6.242  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 6.344  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 6.344  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 7.023  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 7.023  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 8.106  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 8.106  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.688  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.688  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.616  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.616  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 5.432  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 5.432  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 6.219  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 6.219  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 7.152  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 7.152  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 6.049  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 6.049  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.411  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.411  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.882  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.882  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 7.277  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 7.277  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.884  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.884  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 7.028  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 7.028  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 5.313  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 5.313  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.510  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.510  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.770  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.770  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 6.518  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 6.518  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                             ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 7.138  ; 7.138  ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 8.795  ; 8.795  ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 7.957  ; 7.957  ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 7.559  ; 7.559  ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 7.138  ; 7.138  ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 7.675  ; 7.675  ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 8.675  ; 8.675  ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 7.298  ; 7.298  ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 7.166  ; 7.166  ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 7.369  ; 7.369  ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 7.536  ; 7.536  ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 8.116  ; 8.116  ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 8.124  ; 8.124  ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 8.117  ; 8.117  ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 7.488  ; 7.488  ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 8.443  ; 8.443  ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 7.895  ; 7.895  ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 8.068  ; 8.068  ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 7.440  ; 7.440  ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 7.313  ; 7.313  ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 7.714  ; 7.714  ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 8.320  ; 8.320  ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 8.509  ; 8.509  ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 7.745  ; 7.745  ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 8.725  ; 8.725  ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 7.975  ; 7.975  ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 7.955  ; 7.955  ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 7.882  ; 7.882  ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 8.385  ; 8.385  ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 8.320  ; 8.320  ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 8.415  ; 8.415  ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 8.187  ; 8.187  ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 8.517  ; 8.517  ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 8.458  ; 8.458  ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 8.339  ; 8.339  ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 7.745  ; 7.745  ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 8.116  ; 8.116  ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 8.108  ; 8.108  ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 8.457  ; 8.457  ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 8.548  ; 8.548  ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 8.078  ; 8.078  ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 7.420  ; 7.420  ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 7.303  ; 7.303  ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 7.744  ; 7.744  ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 8.350  ; 8.350  ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 8.519  ; 8.519  ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 7.278  ; 7.278  ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 8.301  ; 8.301  ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 8.005  ; 8.005  ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 8.772  ; 8.772  ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 7.822  ; 7.822  ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 8.521  ; 8.521  ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 8.730  ; 8.730  ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 7.278  ; 7.278  ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 7.745  ; 7.745  ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 11.083 ; 11.083 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 10.873 ; 10.873 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 10.018 ; 10.018 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 9.649  ; 9.649  ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 9.764  ; 9.764  ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 11.133 ; 11.133 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 10.576 ; 10.576 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 10.886 ; 10.886 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 11.236 ; 11.236 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 10.805 ; 10.805 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 9.827  ; 9.827  ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 9.761  ; 9.761  ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 10.863 ; 10.863 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 10.554 ; 10.554 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 11.102 ; 11.102 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 11.034 ; 11.034 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 10.368 ; 10.368 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 9.432  ; 9.432  ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 10.685 ; 10.685 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 10.332 ; 10.332 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 11.596 ; 11.596 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 9.917  ; 9.917  ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 9.544  ; 9.544  ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 10.450 ; 10.450 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 10.325 ; 10.325 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 9.785  ; 9.785  ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 10.512 ; 10.512 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 9.513  ; 9.513  ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 10.331 ; 10.331 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 10.256 ; 10.256 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 9.968  ; 9.968  ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 9.743  ; 9.743  ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 10.318 ; 10.318 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 8.823  ; 8.823  ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 9.800  ; 9.800  ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 9.883  ; 9.883  ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 11.104 ; 11.104 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 10.146 ; 10.146 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 9.485  ; 9.485  ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 9.629  ; 9.629  ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 10.715 ; 10.715 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 10.071 ; 10.071 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 9.213  ; 9.213  ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 9.484  ; 9.484  ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 9.584  ; 9.584  ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 10.691 ; 10.691 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 9.695  ; 9.695  ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 9.893  ; 9.893  ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 9.898  ; 9.898  ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 9.608  ; 9.608  ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 11.103 ; 11.103 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 9.450  ; 9.450  ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 10.065 ; 10.065 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 10.265 ; 10.265 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 10.404 ; 10.404 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 9.504  ; 9.504  ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 10.107 ; 10.107 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 10.427 ; 10.427 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 10.446 ; 10.446 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 10.557 ; 10.557 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 10.357 ; 10.357 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 10.231 ; 10.231 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 11.062 ; 11.062 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 10.043 ; 10.043 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 10.661 ; 10.661 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 9.484  ; 9.484  ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 11.755 ; 11.755 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 9.411  ; 9.411  ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 9.916  ; 9.916  ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 11.086 ; 11.086 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 10.251 ; 10.251 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 9.517  ; 9.517  ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 11.378 ; 11.378 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 10.032 ; 10.032 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 9.723  ; 9.723  ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 10.352 ; 10.352 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 9.463  ; 9.463  ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 10.058 ; 10.058 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 10.183 ; 10.183 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 9.534  ; 9.534  ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 10.894 ; 10.894 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 9.933  ; 9.933  ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 10.729 ; 10.729 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 10.434 ; 10.434 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 10.608 ; 10.608 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 10.775 ; 10.775 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 10.948 ; 10.948 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 9.714  ; 9.714  ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 9.108  ; 9.108  ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 11.142 ; 11.142 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 10.401 ; 10.401 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 10.720 ; 10.720 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 10.122 ; 10.122 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 10.481 ; 10.481 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 10.656 ; 10.656 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 10.481 ; 10.481 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 9.535  ; 9.535  ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 9.104  ; 9.104  ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 10.114 ; 10.114 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 9.916  ; 9.916  ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 10.131 ; 10.131 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 10.141 ; 10.141 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 10.221 ; 10.221 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 9.802  ; 9.802  ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 10.595 ; 10.595 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 10.425 ; 10.425 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 11.084 ; 11.084 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 10.225 ; 10.225 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 9.347  ; 9.347  ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 10.551 ; 10.551 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 10.488 ; 10.488 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 10.006 ; 10.006 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 8.695  ; 8.695  ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 7.985  ; 7.985  ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 7.955  ; 7.955  ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 7.862  ; 7.862  ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 8.385  ; 8.385  ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 8.320  ; 8.320  ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 8.425  ; 8.425  ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 8.167  ; 8.167  ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 8.517  ; 8.517  ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 8.438  ; 8.438  ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 8.359  ; 8.359  ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 7.745  ; 7.745  ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 8.116  ; 8.116  ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 7.863  ; 7.863  ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 8.467  ; 8.467  ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 8.578  ; 8.578  ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 7.258  ; 7.258  ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 8.291  ; 8.291  ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 8.025  ; 8.025  ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 8.782  ; 8.782  ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 7.852  ; 7.852  ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 8.481  ; 8.481  ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 8.770  ; 8.770  ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 7.258  ; 7.258  ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 7.745  ; 7.745  ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 8.725  ; 8.725  ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 7.975  ; 7.975  ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 7.955  ; 7.955  ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 7.882  ; 7.882  ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 8.385  ; 8.385  ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 8.320  ; 8.320  ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 8.415  ; 8.415  ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 8.187  ; 8.187  ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 8.517  ; 8.517  ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 8.458  ; 8.458  ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 8.339  ; 8.339  ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 7.745  ; 7.745  ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 8.116  ; 8.116  ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 8.108  ; 8.108  ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 8.457  ; 8.457  ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 8.548  ; 8.548  ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 7.745  ; 7.745  ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 8.695  ; 8.695  ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 7.985  ; 7.985  ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 7.955  ; 7.955  ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 7.862  ; 7.862  ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 8.385  ; 8.385  ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 8.320  ; 8.320  ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 8.425  ; 8.425  ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 8.167  ; 8.167  ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 8.517  ; 8.517  ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 8.438  ; 8.438  ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 8.359  ; 8.359  ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 7.745  ; 7.745  ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 8.116  ; 8.116  ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 7.863  ; 7.863  ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 8.467  ; 8.467  ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 8.578  ; 8.578  ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 7.024  ; 7.024  ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 8.882  ; 8.882  ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 8.672  ; 8.672  ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 7.817  ; 7.817  ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.448  ; 7.448  ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 8.932  ; 8.932  ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 8.685  ; 8.685  ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.035  ; 9.035  ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 8.604  ; 8.604  ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 7.626  ; 7.626  ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 7.560  ; 7.560  ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 8.662  ; 8.662  ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.353  ; 8.353  ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 8.833  ; 8.833  ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 8.703  ; 8.703  ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.020  ; 9.020  ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 9.931  ; 9.931  ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 7.879  ; 7.879  ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 8.785  ; 8.785  ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 8.660  ; 8.660  ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.120  ; 8.120  ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 7.848  ; 7.848  ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 8.591  ; 8.591  ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 8.303  ; 8.303  ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.078  ; 8.078  ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 8.519  ; 8.519  ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.001  ; 8.001  ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.084  ; 8.084  ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.305  ; 9.305  ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 8.347  ; 8.347  ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 7.686  ; 7.686  ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 8.916  ; 8.916  ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.272  ; 8.272  ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 7.414  ; 7.414  ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 7.685  ; 7.685  ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 7.785  ; 7.785  ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 8.892  ; 8.892  ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 7.896  ; 7.896  ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.078  ; 8.078  ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 7.788  ; 7.788  ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 7.630  ; 7.630  ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.245  ; 8.245  ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 8.445  ; 8.445  ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 8.584  ; 8.584  ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 7.684  ; 7.684  ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.287  ; 8.287  ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.607  ; 8.607  ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.737  ; 8.737  ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.537  ; 8.537  ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.411  ; 8.411  ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.223  ; 8.223  ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.022  ; 9.022  ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 7.845  ; 7.845  ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.092 ; 10.092 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 7.772  ; 7.772  ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.277  ; 8.277  ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.447  ; 9.447  ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 7.878  ; 7.878  ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 9.739  ; 9.739  ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.393  ; 8.393  ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.713  ; 8.713  ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.419  ; 8.419  ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 7.895  ; 7.895  ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 8.951  ; 8.951  ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 8.786  ; 8.786  ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.665  ; 8.665  ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 8.832  ; 8.832  ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.005  ; 9.005  ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 7.771  ; 7.771  ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.165  ; 7.165  ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.199  ; 9.199  ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 8.777  ; 8.777  ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.179  ; 8.179  ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 8.538  ; 8.538  ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 8.713  ; 8.713  ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.450  ; 8.450  ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.252  ; 8.252  ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.467  ; 8.467  ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.477  ; 8.477  ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 8.557  ; 8.557  ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.138  ; 8.138  ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 8.931  ; 8.931  ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 8.761  ; 8.761  ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 8.561  ; 8.561  ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 8.887  ; 8.887  ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 7.024  ; 7.024  ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 8.882  ; 8.882  ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 8.672  ; 8.672  ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 7.817  ; 7.817  ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.448  ; 7.448  ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 8.932  ; 8.932  ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 8.685  ; 8.685  ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.035  ; 9.035  ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 8.604  ; 8.604  ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 7.626  ; 7.626  ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 7.560  ; 7.560  ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 8.662  ; 8.662  ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.353  ; 8.353  ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 8.833  ; 8.833  ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 8.703  ; 8.703  ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.020  ; 9.020  ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 9.931  ; 9.931  ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 7.879  ; 7.879  ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 8.785  ; 8.785  ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 8.660  ; 8.660  ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.120  ; 8.120  ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 7.848  ; 7.848  ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 8.591  ; 8.591  ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 8.303  ; 8.303  ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 8.519  ; 8.519  ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.001  ; 8.001  ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.305  ; 9.305  ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 8.347  ; 8.347  ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 7.686  ; 7.686  ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 8.916  ; 8.916  ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.272  ; 8.272  ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 7.414  ; 7.414  ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 7.685  ; 7.685  ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 7.785  ; 7.785  ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 8.892  ; 8.892  ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 7.896  ; 7.896  ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 7.788  ; 7.788  ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 7.630  ; 7.630  ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.245  ; 8.245  ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 8.445  ; 8.445  ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 8.584  ; 8.584  ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 7.684  ; 7.684  ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.287  ; 8.287  ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.607  ; 8.607  ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.737  ; 8.737  ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.537  ; 8.537  ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.411  ; 8.411  ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.223  ; 8.223  ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.022  ; 9.022  ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 7.845  ; 7.845  ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.116 ; 10.116 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 7.772  ; 7.772  ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.277  ; 8.277  ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.447  ; 9.447  ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 7.878  ; 7.878  ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 9.739  ; 9.739  ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.393  ; 8.393  ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.419  ; 8.419  ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 7.895  ; 7.895  ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 8.951  ; 8.951  ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 8.786  ; 8.786  ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.665  ; 8.665  ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 8.832  ; 8.832  ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.005  ; 9.005  ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 7.771  ; 7.771  ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.165  ; 7.165  ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.199  ; 9.199  ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 8.777  ; 8.777  ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.179  ; 8.179  ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.450  ; 8.450  ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.467  ; 8.467  ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.477  ; 8.477  ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 8.557  ; 8.557  ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.138  ; 8.138  ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 8.931  ; 8.931  ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 8.761  ; 8.761  ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 8.561  ; 8.561  ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 8.887  ; 8.887  ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 5.772  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 5.772  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 5.742  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 5.742  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 5.840  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 5.840  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 5.860  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 5.860  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.087  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.087  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.097  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.097  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 5.865  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 5.865  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 5.845  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 5.845  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.303  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.303  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.303  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.303  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 6.872  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 6.872  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 6.882  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 6.882  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 6.394  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 6.394  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 6.374  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 6.374  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.235  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.235  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.235  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.235  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.017  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.017  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 6.997  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 6.997  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 6.311  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 6.311  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 5.113  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 5.113  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 5.920  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 5.920  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.474  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.474  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.468  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.468  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 5.757  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 5.757  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 6.735  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 6.735  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 5.138  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 5.138  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.612  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.612  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 5.977  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 5.977  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 5.359  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 5.359  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 6.731  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 6.731  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 7.698  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 7.698  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.417  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.417  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.339  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.339  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 4.851  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 4.851  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 5.783  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 5.783  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 6.800  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 6.800  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 5.556  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 5.556  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.092  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.092  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.567  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.567  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 6.025  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 6.025  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.137  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.137  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 6.468  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 6.468  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 4.854  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 4.854  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.057  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.057  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.584  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.584  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 5.690  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 5.690  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.544 ; -102.895      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.044 ; -13.578       ;
+-------+--------+---------------+


+------------------------------------------------------------------------------------+
; Fast Model Recovery Summary                                                        ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -3.094 ; -3.094        ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; -2.986 ; -2.986        ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -2.967 ; -2.967        ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; -2.938 ; -2.938        ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; -2.795 ; -2.795        ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -2.683 ; -2.683        ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; -2.679 ; -2.679        ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -2.664 ; -2.664        ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -2.636 ; -2.636        ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -2.632 ; -2.632        ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -2.631 ; -2.631        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; -2.585 ; -2.585        ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -2.583 ; -2.583        ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -2.576 ; -2.576        ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -2.560 ; -2.560        ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -2.499 ; -2.499        ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -2.484 ; -2.484        ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; -2.482 ; -2.482        ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -2.479 ; -2.479        ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; -2.459 ; -2.459        ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; -2.342 ; -2.342        ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -2.341 ; -2.341        ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; -2.333 ; -2.333        ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; -2.321 ; -2.321        ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; -2.318 ; -2.318        ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; -2.292 ; -2.292        ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; -2.284 ; -2.284        ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; -2.223 ; -2.223        ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -2.205 ; -2.205        ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; -2.194 ; -2.194        ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; -2.177 ; -2.177        ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; -2.082 ; -2.082        ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; -2.067 ; -2.067        ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; -2.056 ; -2.056        ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; -2.006 ; -2.006        ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; -1.947 ; -1.947        ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; -1.833 ; -1.833        ;
; clock2                                                    ; -0.414 ; -2.972        ;
; clock                                                     ; -0.167 ; -0.167        ;
+-----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Removal Summary                                                        ;
+-----------------------------------------------------------+-------+---------------+
; Clock                                                     ; Slack ; End Point TNS ;
+-----------------------------------------------------------+-------+---------------+
; clock2                                                    ; 0.006 ; 0.000         ;
; clock                                                     ; 0.185 ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0.611 ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.860 ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.976 ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0.997 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 1.023 ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 1.082 ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 1.084 ; 0.000         ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 1.100 ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 1.162 ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 1.165 ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.173 ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 1.225 ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 1.280 ; 0.000         ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 1.322 ; 0.000         ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 1.325 ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 1.342 ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.411 ; 0.000         ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 1.412 ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 1.415 ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.439 ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.440 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 1.447 ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.461 ; 0.000         ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 1.484 ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.486 ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.494 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.496 ; 0.000         ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 1.498 ; 0.000         ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 1.513 ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.520 ; 0.000         ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 1.524 ; 0.000         ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 1.558 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.565 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.582 ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.593 ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.599 ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.602 ; 0.000         ;
+-----------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                             ;
+-----------------------------------------------------------+--------+---------------+
; Clock                                                     ; Slack  ; End Point TNS ;
+-----------------------------------------------------------+--------+---------------+
; clock                                                     ; -1.380 ; -78.380       ;
; clock2                                                    ; -1.222 ; -1.222        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500  ; 0.000         ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0.500  ; 0.000         ;
+-----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.544 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.261     ; 5.315      ;
; -4.525 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.038      ; 5.595      ;
; -4.512 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.050      ; 5.594      ;
; -4.483 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.253     ; 5.262      ;
; -4.423 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.050      ; 5.505      ;
; -4.418 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.050      ; 5.500      ;
; -4.383 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; -0.253     ; 5.162      ;
; -4.301 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.050      ; 5.383      ;
; -4.299 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.277     ; 5.054      ;
; -4.280 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.022      ; 5.334      ;
; -4.267 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.034      ; 5.333      ;
; -4.238 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.269     ; 5.001      ;
; -4.178 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.034      ; 5.244      ;
; -4.173 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.034      ; 5.239      ;
; -4.138 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.269     ; 4.901      ;
; -4.123 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.050      ; 5.205      ;
; -4.056 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.034      ; 5.122      ;
; -3.933 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.250     ; 4.715      ;
; -3.915 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.296     ; 4.651      ;
; -3.914 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.049      ; 4.995      ;
; -3.901 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.061      ; 4.994      ;
; -3.896 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.003      ; 4.931      ;
; -3.883 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.015      ; 4.930      ;
; -3.878 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.034      ; 4.944      ;
; -3.872 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.242     ; 4.662      ;
; -3.854 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.288     ; 4.598      ;
; -3.837 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.266     ; 4.603      ;
; -3.831 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.048      ; 4.911      ;
; -3.818 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.033      ; 4.883      ;
; -3.812 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.061      ; 4.905      ;
; -3.807 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.061      ; 4.900      ;
; -3.805 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.045      ; 4.882      ;
; -3.794 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.015      ; 4.841      ;
; -3.789 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.015      ; 4.836      ;
; -3.780 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.035      ; 4.847      ;
; -3.779 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.016      ; 4.827      ;
; -3.776 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.258     ; 4.550      ;
; -3.772 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; -0.242     ; 4.562      ;
; -3.754 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; -0.288     ; 4.498      ;
; -3.716 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.045      ; 4.793      ;
; -3.711 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.045      ; 4.788      ;
; -3.690 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.061      ; 4.783      ;
; -3.689 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.011      ; 4.732      ;
; -3.688 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.051      ; 4.771      ;
; -3.685 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.035      ; 4.752      ;
; -3.676 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; -0.258     ; 4.450      ;
; -3.672 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.015      ; 4.719      ;
; -3.640 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.048      ; 4.720      ;
; -3.594 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.045      ; 4.671      ;
; -3.593 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.266     ; 4.359      ;
; -3.593 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.277     ; 4.348      ;
; -3.586 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.032      ; 4.650      ;
; -3.574 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.033      ; 4.639      ;
; -3.574 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.022      ; 4.628      ;
; -3.561 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.045      ; 4.638      ;
; -3.561 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.627      ;
; -3.535 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.019      ; 4.586      ;
; -3.534 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[1] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.566      ;
; -3.532 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.258     ; 4.306      ;
; -3.532 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.269     ; 4.295      ;
; -3.528 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.272     ; 4.288      ;
; -3.525 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.277     ; 4.280      ;
; -3.512 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.061      ; 4.605      ;
; -3.509 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.027      ; 4.568      ;
; -3.506 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.022      ; 4.560      ;
; -3.496 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.039      ; 4.567      ;
; -3.494 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ; clock        ; clock       ; 1.000        ; 0.015      ; 4.541      ;
; -3.493 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.559      ;
; -3.472 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.045      ; 4.549      ;
; -3.472 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.538      ;
; -3.470 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.037      ; 4.539      ;
; -3.467 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.045      ; 4.544      ;
; -3.467 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.533      ;
; -3.467 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.264     ; 4.235      ;
; -3.464 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.269     ; 4.227      ;
; -3.444 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[2] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; -0.005     ; 4.471      ;
; -3.443 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]     ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.035      ; 4.510      ;
; -3.443 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.035      ; 4.510      ;
; -3.440 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.019      ; 4.491      ;
; -3.432 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; -0.258     ; 4.206      ;
; -3.432 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; -0.269     ; 4.195      ;
; -3.416 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ; clock        ; clock       ; 1.000        ; 0.045      ; 4.493      ;
; -3.407 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.039      ; 4.478      ;
; -3.404 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.470      ;
; -3.402 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.039      ; 4.473      ;
; -3.399 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]      ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.465      ;
; -3.395 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.032      ; 4.459      ;
; -3.376 ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]     ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.035      ; 4.443      ;
; -3.367 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; -0.264     ; 4.135      ;
; -3.364 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1]    ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; -0.269     ; 4.127      ;
; -3.350 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ; clock        ; clock       ; 1.000        ; 0.045      ; 4.427      ;
; -3.350 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.416      ;
; -3.348 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.038      ; 4.418      ;
; -3.329 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|jumpShortAddr_IDEX[0] ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.011      ; 4.372      ;
; -3.296 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.038      ; 4.366      ;
; -3.290 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ; clock        ; clock       ; 1.000        ; 0.051      ; 4.373      ;
; -3.285 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ; clock        ; clock       ; 1.000        ; 0.039      ; 4.356      ;
; -3.282 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]          ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ; clock        ; clock       ; 1.000        ; 0.034      ; 4.348      ;
; -3.225 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]             ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ; clock        ; clock       ; 1.000        ; 0.021      ; 4.278      ;
; -3.220 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]         ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ; clock        ; clock       ; 1.000        ; 0.059      ; 4.311      ;
+--------+----------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                                                 ; Launch Clock                                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.044 ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.562      ; 0.518      ;
; -0.866 ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.627      ; 0.913      ;
; -0.817 ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[7]  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.624      ; 0.959      ;
; -0.725 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.640      ; 0.915      ;
; -0.695 ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.618      ; 1.075      ;
; -0.678 ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.621      ; 1.095      ;
; -0.654 ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.333      ; 0.679      ;
; -0.606 ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.611      ; 1.157      ;
; -0.604 ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.621      ; 1.169      ;
; -0.600 ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.614      ; 1.166      ;
; -0.561 ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.609      ; 1.200      ;
; -0.556 ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.614      ; 1.210      ;
; -0.544 ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.636      ; 1.244      ;
; -0.544 ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock       ; -0.500       ; 1.562      ; 0.518      ;
; -0.519 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.641      ; 1.122      ;
; -0.494 ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.611      ; 1.269      ;
; -0.494 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.613      ; 1.119      ;
; -0.493 ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.620      ; 1.279      ;
; -0.473 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.349      ; 0.876      ;
; -0.467 ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.618      ; 1.303      ;
; -0.463 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.179      ;
; -0.462 ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.623      ; 1.313      ;
; -0.459 ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.614      ; 1.307      ;
; -0.447 ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[6]  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.634      ; 1.339      ;
; -0.431 ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.611      ; 1.332      ;
; -0.421 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.614      ; 1.193      ;
; -0.420 ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.221      ;
; -0.419 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.640      ; 1.221      ;
; -0.410 ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.618      ; 1.360      ;
; -0.409 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.565      ; 1.156      ;
; -0.409 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.600      ; 1.191      ;
; -0.405 ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.613      ; 1.208      ;
; -0.399 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.595      ; 1.196      ;
; -0.376 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.607      ; 1.231      ;
; -0.372 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.269      ;
; -0.366 ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 1.627      ; 0.913      ;
; -0.349 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.613      ; 1.264      ;
; -0.332 ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.386      ; 1.054      ;
; -0.325 ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.620      ; 1.447      ;
; -0.320 ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.623      ; 1.455      ;
; -0.317 ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[7]  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 1.624      ; 0.959      ;
; -0.316 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.325      ;
; -0.301 ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.415      ; 1.114      ;
; -0.300 ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.607      ; 1.307      ;
; -0.297 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.607      ; 1.310      ;
; -0.293 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.348      ;
; -0.289 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.612      ; 1.323      ;
; -0.269 ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.373      ;
; -0.268 ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.623      ; 1.507      ;
; -0.267 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.350      ; 1.083      ;
; -0.265 ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.623      ; 1.510      ;
; -0.257 ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.413      ; 1.156      ;
; -0.252 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.390      ;
; -0.242 ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]      ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.612      ; 1.370      ;
; -0.236 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.610      ; 1.374      ;
; -0.227 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.600      ; 1.373      ;
; -0.225 ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; -0.500       ; 1.640      ; 0.915      ;
; -0.218 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.614      ; 1.396      ;
; -0.214 ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.237      ; 1.023      ;
; -0.208 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.640      ; 1.432      ;
; -0.207 ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.315      ; 1.108      ;
; -0.200 ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.633      ; 1.585      ;
; -0.197 ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.445      ;
; -0.196 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.595      ; 1.399      ;
; -0.195 ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.618      ; 1.075      ;
; -0.195 ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.324      ; 1.129      ;
; -0.193 ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.448      ;
; -0.184 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.613      ; 1.429      ;
; -0.178 ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.621      ; 1.095      ;
; -0.174 ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.322      ; 1.148      ;
; -0.173 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.469      ;
; -0.170 ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.356      ; 1.186      ;
; -0.169 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.323      ; 1.154      ;
; -0.154 ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.414      ; 1.260      ;
; -0.153 ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.640      ; 1.487      ;
; -0.147 ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.621      ; 1.626      ;
; -0.147 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.304      ; 1.157      ;
; -0.146 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.613      ; 1.467      ;
; -0.140 ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.611      ; 1.623      ;
; -0.129 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.640      ; 1.511      ;
; -0.129 ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.613      ; 1.484      ;
; -0.122 ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.640      ; 1.518      ;
; -0.121 ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.158      ; 1.037      ;
; -0.107 ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.271      ; 1.164      ;
; -0.106 ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.611      ; 1.157      ;
; -0.105 ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.613      ; 1.508      ;
; -0.105 ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13]      ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.641      ; 1.536      ;
; -0.104 ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.621      ; 1.169      ;
; -0.100 ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.614      ; 1.166      ;
; -0.097 ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1                      ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock       ; 0.000        ; 1.322      ; 1.225      ;
; -0.086 ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.612      ; 1.526      ;
; -0.081 ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.154      ; 1.073      ;
; -0.075 ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[6]  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; clock       ; 0.000        ; 1.634      ; 1.711      ;
; -0.073 ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.642      ; 1.569      ;
; -0.070 ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; clock       ; 0.000        ; 1.611      ; 1.693      ;
; -0.061 ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock       ; -0.500       ; 1.609      ; 1.200      ;
; -0.058 ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.347      ; 0.941      ;
; -0.056 ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock       ; -0.500       ; 1.614      ; 1.210      ;
; -0.056 ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12]      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.387      ; 1.331      ;
; -0.050 ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1                       ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock       ; 0.000        ; 1.357      ; 1.307      ;
+--------+-----------------------------------------------------------+---------------------------------------------------------+-----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -3.094 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.705     ; 1.309      ;
; -3.010 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.705     ; 1.225      ;
; -2.861 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.713     ; 1.068      ;
; -1.923 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.402     ; 0.441      ;
; -1.673 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.219      ; 1.812      ;
; -1.173 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.219      ; 1.812      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.986 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.343     ; 1.134      ;
; -2.957 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.335     ; 1.113      ;
; -2.828 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.335     ; 0.984      ;
; -1.868 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.034     ; 0.325      ;
; -1.851 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 0.589      ; 1.931      ;
; -1.351 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 0.589      ; 1.931      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.967 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.661     ; 1.136      ;
; -2.848 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.653     ; 1.025      ;
; -2.675 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.653     ; 0.852      ;
; -1.968 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.347     ; 0.451      ;
; -1.610 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.271      ; 1.711      ;
; -1.110 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.271      ; 1.711      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.938 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.336     ; 1.079      ;
; -2.909 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.328     ; 1.058      ;
; -2.780 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.328     ; 0.929      ;
; -1.879 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.031     ; 0.325      ;
; -1.803 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; 0.596      ; 1.876      ;
; -1.303 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; 0.596      ; 1.876      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.795 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.437     ; 1.145      ;
; -2.676 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.429     ; 1.034      ;
; -2.503 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.429     ; 0.861      ;
; -1.667 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.129     ; 0.325      ;
; -1.438 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; 0.495      ; 1.720      ;
; -0.938 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; 0.495      ; 1.720      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.683 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.528     ; 1.112      ;
; -2.565 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.528     ; 0.994      ;
; -2.522 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.536     ; 0.943      ;
; -1.760 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.215     ; 0.502      ;
; -1.454 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.396      ; 1.807      ;
; -0.954 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.396      ; 1.807      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.679 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.553     ; 1.091      ;
; -2.561 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.553     ; 0.973      ;
; -2.518 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.561     ; 0.922      ;
; -1.786 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.252     ; 0.499      ;
; -1.450 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 0.371      ; 1.786      ;
; -0.950 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 0.371      ; 1.786      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.664 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.553     ; 1.084      ;
; -2.597 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.545     ; 1.025      ;
; -2.475 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.545     ; 0.903      ;
; -1.814 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.235     ; 0.552      ;
; -1.521 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.379      ; 1.873      ;
; -1.021 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.379      ; 1.873      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.636 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.628     ; 1.114      ;
; -2.569 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.620     ; 1.055      ;
; -2.447 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.620     ; 0.933      ;
; -1.589 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.317     ; 0.378      ;
; -1.493 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.304      ; 1.903      ;
; -0.993 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.304      ; 1.903      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.632 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.554     ; 1.185      ;
; -2.580 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.546     ; 1.141      ;
; -2.451 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.546     ; 1.012      ;
; -1.503 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.233     ; 0.377      ;
; -1.495 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.378      ; 1.980      ;
; -0.995 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.378      ; 1.980      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.631 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.627     ; 1.092      ;
; -2.579 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.619     ; 1.048      ;
; -2.450 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.619     ; 0.919      ;
; -1.601 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.316     ; 0.373      ;
; -1.494 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.305      ; 1.887      ;
; -0.994 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.305      ; 1.887      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -2.585 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.391     ; 1.203      ;
; -2.301 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -1.172     ; 1.638      ;
; -2.206 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -1.172     ; 1.543      ;
; -2.168 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -1.173     ; 1.504      ;
; -2.089 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -1.172     ; 1.426      ;
; -1.999 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; 0.229      ; 2.237      ;
; -1.499 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; 0.229      ; 2.237      ;
; -1.004 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; -1.333     ; 0.180      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.583 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.680     ; 0.975      ;
; -2.554 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.672     ; 0.954      ;
; -2.425 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.672     ; 0.825      ;
; -1.903 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.362     ; 0.613      ;
; -1.448 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.252      ; 1.772      ;
; -0.948 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.252      ; 1.772      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.576 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.667     ; 1.048      ;
; -2.458 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.667     ; 0.930      ;
; -2.415 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.675     ; 0.879      ;
; -1.675 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.361     ; 0.453      ;
; -1.347 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.257      ; 1.743      ;
; -0.847 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.257      ; 1.743      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.560 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.660     ; 1.042      ;
; -2.508 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.652     ; 0.998      ;
; -2.379 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.652     ; 0.869      ;
; -1.651 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; -1.346     ; 0.447      ;
; -1.423 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.500        ; 0.272      ; 1.837      ;
; -0.923 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 1.000        ; 0.272      ; 1.837      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.499 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.518     ; 1.086      ;
; -2.432 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.510     ; 1.027      ;
; -2.310 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.510     ; 0.905      ;
; -1.472 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.197     ; 0.380      ;
; -1.356 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.414      ; 1.875      ;
; -0.856 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.414      ; 1.875      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.484 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.550     ; 1.083      ;
; -2.432 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.542     ; 1.039      ;
; -2.303 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.542     ; 0.910      ;
; -1.638 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; -1.232     ; 0.555      ;
; -1.347 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.500        ; 0.382      ; 1.878      ;
; -0.847 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 1.000        ; 0.382      ; 1.878      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.482 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.456     ; 1.128      ;
; -2.430 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.448     ; 1.084      ;
; -2.301 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.448     ; 0.955      ;
; -1.433 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; -1.160     ; 0.375      ;
; -1.345 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.500        ; 0.476      ; 1.923      ;
; -0.845 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 1.000        ; 0.476      ; 1.923      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.479 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.534     ; 1.040      ;
; -2.450 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.526     ; 1.019      ;
; -2.321 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.526     ; 0.890      ;
; -1.495 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.213     ; 0.377      ;
; -1.344 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.398      ; 1.837      ;
; -0.844 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.398      ; 1.837      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.459 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -0.812     ; 1.220      ;
; -2.375 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -0.812     ; 1.136      ;
; -2.226 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -0.820     ; 0.979      ;
; -1.373 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; -0.497     ; 0.449      ;
; -1.038 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.500        ; 1.112      ; 1.723      ;
; -0.538 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 1.000        ; 1.112      ; 1.723      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.342 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.269     ; 1.028      ;
; -2.313 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.261     ; 1.007      ;
; -2.184 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.261     ; 0.878      ;
; -1.327 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -0.957     ; 0.325      ;
; -1.207 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 0.663      ; 1.825      ;
; -0.707 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 0.663      ; 1.825      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.341 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.272     ; 1.162      ;
; -2.218 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.264     ; 1.047      ;
; -2.102 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.264     ; 0.931      ;
; -1.233 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -0.951     ; 0.375      ;
; -1.080 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.660      ; 1.833      ;
; -0.580 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.660      ; 1.833      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.333 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.243     ; 1.183      ;
; -2.210 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.235     ; 1.068      ;
; -2.094 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -1.235     ; 0.952      ;
; -1.221 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; -0.944     ; 0.370      ;
; -1.072 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.500        ; 0.689      ; 1.854      ;
; -0.572 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 1.000        ; 0.689      ; 1.854      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.321 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.053     ; 1.365      ;
; -2.237 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.053     ; 1.281      ;
; -2.088 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.061     ; 1.124      ;
; -1.111 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -0.763     ; 0.445      ;
; -0.900 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 0.871      ; 1.868      ;
; -0.400 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 0.871      ; 1.868      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.318 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.095     ; 1.132      ;
; -2.251 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.087     ; 1.073      ;
; -2.129 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.087     ; 0.951      ;
; -1.354 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -0.797     ; 0.466      ;
; -1.175 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 0.837      ; 1.921      ;
; -0.675 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 0.837      ; 1.921      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -2.292 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.500        ; -1.393     ; 0.915      ;
; -2.008 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -1.174     ; 1.350      ;
; -1.913 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -1.174     ; 1.255      ;
; -1.875 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -1.175     ; 1.216      ;
; -1.796 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -1.174     ; 1.138      ;
; -1.706 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.500        ; 0.227      ; 1.949      ;
; -1.206 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; 0.227      ; 1.949      ;
; -1.042 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 1.000        ; -1.386     ; 0.172      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -2.284 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -1.331     ; 0.964      ;
; -2.000 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -1.112     ; 1.399      ;
; -1.905 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -1.112     ; 1.304      ;
; -1.867 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -1.113     ; 1.265      ;
; -1.788 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -1.112     ; 1.187      ;
; -1.698 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.289      ; 1.998      ;
; -1.198 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.289      ; 1.998      ;
; -0.987 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; -1.324     ; 0.174      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.223 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.251     ; 1.060      ;
; -2.105 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.251     ; 0.942      ;
; -2.062 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.259     ; 0.891      ;
; -1.225 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -0.947     ; 0.366      ;
; -0.994 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 0.673      ; 1.755      ;
; -0.494 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 0.673      ; 1.755      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; -2.205 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -0.955     ; 1.166      ;
; -2.082 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -0.947     ; 1.051      ;
; -1.966 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -0.947     ; 0.935      ;
; -1.106 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; -0.644     ; 0.378      ;
; -0.944 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.500        ; 0.977      ; 1.837      ;
; -0.444 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 1.000        ; 0.977      ; 1.837      ;
+--------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; -2.194 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; -1.329     ; 0.972      ;
; -1.910 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -1.110     ; 1.407      ;
; -1.815 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -1.110     ; 1.312      ;
; -1.777 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -1.111     ; 1.273      ;
; -1.698 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -1.110     ; 1.195      ;
; -1.608 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.500        ; 0.291      ; 2.006      ;
; -1.108 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; 0.291      ; 2.006      ;
; -0.917 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 1.000        ; -1.349     ; 0.175      ;
+--------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.177 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.190     ; 1.143      ;
; -2.058 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.182     ; 1.032      ;
; -1.885 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.182     ; 0.859      ;
; -1.344 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -0.881     ; 0.619      ;
; -0.820 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 0.742      ; 1.718      ;
; -0.320 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 0.742      ; 1.718      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -2.082 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; -1.335     ; 0.857      ;
; -1.798 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -1.116     ; 1.292      ;
; -1.703 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -1.116     ; 1.197      ;
; -1.665 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -1.117     ; 1.158      ;
; -1.586 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -1.116     ; 1.080      ;
; -1.496 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.500        ; 0.285      ; 1.891      ;
; -0.996 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; 0.285      ; 1.891      ;
; -0.874 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 1.000        ; -1.315     ; 0.169      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -2.067 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; -1.250     ; 0.845      ;
; -1.783 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.031     ; 1.280      ;
; -1.688 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.031     ; 1.185      ;
; -1.650 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.032     ; 1.146      ;
; -1.571 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.031     ; 1.068      ;
; -1.481 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.500        ; 0.370      ; 1.879      ;
; -0.981 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; 0.370      ; 1.879      ;
; -0.884 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 1.000        ; -1.237     ; 0.175      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -2.056 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; -1.137     ; 0.844      ;
; -1.772 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -0.918     ; 1.279      ;
; -1.677 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -0.918     ; 1.184      ;
; -1.639 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -0.919     ; 1.145      ;
; -1.560 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -0.918     ; 1.067      ;
; -1.470 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.500        ; 0.483      ; 1.878      ;
; -0.970 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; 0.483      ; 1.878      ;
; -0.900 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 1.000        ; -1.158     ; 0.167      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; -2.006 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.219     ; 0.941      ;
; -1.954 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.211     ; 0.897      ;
; -1.825 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -1.211     ; 0.768      ;
; -1.196 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; -0.910     ; 0.440      ;
; -0.869 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.500        ; 0.713      ; 1.736      ;
; -0.369 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 1.000        ; 0.713      ; 1.736      ;
+--------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.947 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; -1.209     ; 0.835      ;
; -1.663 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -0.990     ; 1.270      ;
; -1.568 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -0.990     ; 1.175      ;
; -1.530 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -0.991     ; 1.136      ;
; -1.451 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -0.990     ; 1.058      ;
; -1.361 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.500        ; 0.411      ; 1.869      ;
; -0.861 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; 0.411      ; 1.869      ;
; -0.725 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 1.000        ; -1.154     ; 0.168      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.833 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.500        ; -0.901     ; 0.846      ;
; -1.549 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -0.682     ; 1.281      ;
; -1.454 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -0.682     ; 1.186      ;
; -1.416 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -0.683     ; 1.147      ;
; -1.337 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -0.682     ; 1.069      ;
; -1.247 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.500        ; 0.719      ; 1.880      ;
; -0.747 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; 0.719      ; 1.880      ;
; -0.686 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 1.000        ; -0.923     ; 0.177      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock2'                                                                                                                                                                  ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.414 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.035      ; 0.367      ;
; -0.298 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.099      ; 0.454      ;
; -0.283 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.110      ; 0.372      ;
; -0.236 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.254      ; 0.448      ;
; -0.226 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.245      ; 0.581      ;
; -0.216 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.109      ; 0.325      ;
; -0.195 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.097      ; 0.699      ;
; -0.189 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.124      ; 0.325      ;
; -0.174 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.213      ; 0.375      ;
; -0.161 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.029      ; 0.618      ;
; -0.136 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.119      ; 0.377      ;
; -0.111 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.125      ; 0.451      ;
; -0.082 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.099      ; 0.450      ;
; -0.081 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.237      ; 0.454      ;
; -0.070 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.394      ; 0.450      ;
; -0.047 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.184      ; 0.376      ;
; -0.047 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.263      ; 0.552      ;
; -0.006 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.142      ; 0.564      ;
; 0.026  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.086      ; 0.566      ;
; 0.035  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.109      ; 0.495      ;
; 0.076  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.217      ; 0.563      ;
; 0.099  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.119      ; 0.659      ;
; 0.106  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.118      ; 0.447      ;
; 0.135  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.224      ; 0.613      ;
; 0.144  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.111      ; 0.565      ;
; 0.154  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.151      ; 0.449      ;
; 0.155  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.216      ; 0.566      ;
; 0.155  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.150      ; 0.446      ;
; 0.155  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.130      ; 0.371      ;
; 0.162  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.348      ; 0.707      ;
; 0.176  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; -0.058     ; 0.371      ;
; 0.181  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.034      ; 0.371      ;
; 0.183  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.144      ; 0.509      ;
; 0.187  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.469      ;
; 0.218  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.257      ; 0.589      ;
; 0.241  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.140      ; 0.535      ;
; 0.244  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.205      ; 0.519      ;
; 0.248  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.302      ; 0.568      ;
; 0.261  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.151      ; 0.617      ;
; 0.262  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.272      ; 0.453      ;
; 0.263  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.206      ; 0.511      ;
; 0.272  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.084      ; 0.453      ;
; 0.276  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.128      ; 0.325      ;
; 0.281  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.089      ; 0.449      ;
; 0.284  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.191      ; 0.556      ;
; 0.296  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.202      ; 0.453      ;
; 0.296  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.138      ; 0.445      ;
; 0.297  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.088      ; 0.444      ;
; 0.301  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.260      ; 0.565      ;
; 0.310  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.196      ; 0.325      ;
; 0.310  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.267      ; 0.470      ;
; 0.310  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.116      ; 0.453      ;
; 0.318  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.165      ; 0.491      ;
; 0.330  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.172      ; 0.436      ;
; 0.330  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.230      ; 0.535      ;
; 0.340  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.143      ; 0.453      ;
; 0.341  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.157      ; 0.455      ;
; 0.344  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.283      ; 0.546      ;
; 0.345  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.149      ; 0.451      ;
; 0.349  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.108      ; 0.325      ;
; 0.353  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.124      ; 0.491      ;
; 0.356  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.219      ; 0.470      ;
; 0.362  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.174      ; 0.453      ;
; 0.367  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.222      ; 0.501      ;
; 0.369  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.143      ; 0.374      ;
; 0.370  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.269      ; 0.455      ;
; 0.384  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.165      ; 0.499      ;
; 0.387  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.193      ; 0.455      ;
; 0.403  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.263      ; 0.375      ;
; 0.412  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.269      ; 0.497      ;
; 0.415  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.215      ; 0.457      ;
; 0.426  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.222      ; 0.450      ;
; 0.434  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.305      ; 0.374      ;
; 0.438  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.255      ; 0.456      ;
; 0.448  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.319      ; 0.325      ;
; 0.458  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.259      ; 0.450      ;
; 0.461  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.262      ; 0.453      ;
; 0.469  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.256      ; 0.500      ;
; 0.476  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.232      ; 0.325      ;
; 0.522  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 1.000        ; 0.200      ; 0.325      ;
; 0.526  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.304      ; 0.376      ;
; 0.546  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.321      ; 0.370      ;
; 0.548  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.329      ; 0.506      ;
; 0.611  ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 1.000        ; 0.392      ; 0.498      ;
+--------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                             ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.167 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[1]  ; reg:PC|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 0.128      ; 0.255      ;
; 0.085  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]  ; reg:PC|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 0.169      ; 0.178      ;
; 0.129  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13] ; reg:PC|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 0.284      ; 0.174      ;
; 0.156  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11] ; reg:PC|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 0.329      ; 0.182      ;
; 0.222  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12] ; reg:PC|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 0.385      ; 0.176      ;
; 0.300  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[2]  ; reg:PC|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock       ; 0.500        ; 0.375      ; 0.170      ;
; 0.408  ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15] ; reg:PC|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock       ; 0.500        ; 0.489      ; 0.174      ;
+--------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock2'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.006 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U3|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.319      ; 0.325      ;
; 0.049 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U7|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.321      ; 0.370      ;
; 0.056 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U6|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.394      ; 0.450      ;
; 0.069 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U6|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.305      ; 0.374      ;
; 0.072 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U8|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.304      ; 0.376      ;
; 0.093 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U3|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.232      ; 0.325      ;
; 0.106 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U6|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.392      ; 0.498      ;
; 0.112 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U3|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.263      ; 0.375      ;
; 0.125 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U4|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.200      ; 0.325      ;
; 0.129 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U3|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.196      ; 0.325      ;
; 0.162 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U7|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.213      ; 0.375      ;
; 0.177 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U5|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.329      ; 0.506      ;
; 0.181 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U6|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.272      ; 0.453      ;
; 0.186 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U7|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.269      ; 0.455      ;
; 0.191 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U8|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.259      ; 0.450      ;
; 0.191 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U8|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.262      ; 0.453      ;
; 0.192 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U3|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.184      ; 0.376      ;
; 0.194 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U7|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.254      ; 0.448      ;
; 0.197 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U4|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.128      ; 0.325      ;
; 0.201 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U8|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.255      ; 0.456      ;
; 0.201 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U4|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.124      ; 0.325      ;
; 0.203 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U8|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.267      ; 0.470      ;
; 0.216 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U4|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.109      ; 0.325      ;
; 0.217 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U7|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.237      ; 0.454      ;
; 0.217 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U4|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.108      ; 0.325      ;
; 0.228 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U5|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.222      ; 0.450      ;
; 0.228 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U7|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.269      ; 0.497      ;
; 0.231 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U4|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.143      ; 0.374      ;
; 0.241 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U5|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.130      ; 0.371      ;
; 0.242 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U4|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.215      ; 0.457      ;
; 0.244 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U3|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.256      ; 0.500      ;
; 0.251 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U5|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.219      ; 0.470      ;
; 0.251 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U5|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.202      ; 0.453      ;
; 0.258 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10] ; regFile:RegisterFile|reg:U2|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.119      ; 0.377      ;
; 0.262 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U2|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.193      ; 0.455      ;
; 0.262 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U6|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.110      ; 0.372      ;
; 0.263 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U3|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.283      ; 0.546      ;
; 0.264 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U2|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.172      ; 0.436      ;
; 0.266 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U8|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.302      ; 0.568      ;
; 0.279 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14] ; regFile:RegisterFile|reg:U3|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.222      ; 0.501      ;
; 0.279 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U7|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.174      ; 0.453      ;
; 0.289 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U7|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.263      ; 0.552      ;
; 0.296 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U6|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.150      ; 0.446      ;
; 0.298 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]  ; regFile:RegisterFile|reg:U6|DFF1:U5|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.157      ; 0.455      ;
; 0.298 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U6|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.151      ; 0.449      ;
; 0.302 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U8|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.149      ; 0.451      ;
; 0.305 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U2|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.206      ; 0.511      ;
; 0.305 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U3|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.230      ; 0.535      ;
; 0.305 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U7|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.260      ; 0.565      ;
; 0.307 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U8|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.138      ; 0.445      ;
; 0.310 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U6|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.143      ; 0.453      ;
; 0.314 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U2|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.205      ; 0.519      ;
; 0.326 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U3|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.125      ; 0.451      ;
; 0.326 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U6|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.165      ; 0.491      ;
; 0.329 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U2|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.118      ; 0.447      ;
; 0.332 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U7|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.257      ; 0.589      ;
; 0.332 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U8|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.035      ; 0.367      ;
; 0.334 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U2|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.165      ; 0.499      ;
; 0.336 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U8|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.245      ; 0.581      ;
; 0.337 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U5|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.034      ; 0.371      ;
; 0.337 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U4|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.116      ; 0.453      ;
; 0.346 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U2|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.217      ; 0.563      ;
; 0.350 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U2|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.216      ; 0.566      ;
; 0.351 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U2|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.099      ; 0.450      ;
; 0.355 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[11] ; regFile:RegisterFile|reg:U5|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.099      ; 0.454      ;
; 0.356 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U6|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.088      ; 0.444      ;
; 0.359 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U5|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.348      ; 0.707      ;
; 0.360 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U5|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.089      ; 0.449      ;
; 0.365 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U5|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.191      ; 0.556      ;
; 0.365 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]  ; regFile:RegisterFile|reg:U7|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.144      ; 0.509      ;
; 0.367 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]  ; regFile:RegisterFile|reg:U4|DFF1:U0|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.124      ; 0.491      ;
; 0.369 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[13] ; regFile:RegisterFile|reg:U5|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.084      ; 0.453      ;
; 0.386 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15] ; regFile:RegisterFile|reg:U2|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.109      ; 0.495      ;
; 0.389 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U7|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.224      ; 0.613      ;
; 0.395 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[9]  ; regFile:RegisterFile|reg:U4|DFF1:U9|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.140      ; 0.535      ;
; 0.408 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]  ; regFile:RegisterFile|reg:U4|DFF1:U6|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.469      ;
; 0.422 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U6|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.142      ; 0.564      ;
; 0.429 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]  ; regFile:RegisterFile|reg:U4|DFF1:U3|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; -0.058     ; 0.371      ;
; 0.454 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U3|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.111      ; 0.565      ;
; 0.466 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12] ; regFile:RegisterFile|reg:U2|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock2      ; 0.000        ; 0.151      ; 0.617      ;
; 0.480 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]  ; regFile:RegisterFile|reg:U5|DFF1:U7|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.086      ; 0.566      ;
; 0.540 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[8]  ; regFile:RegisterFile|reg:U4|DFF1:U8|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.119      ; 0.659      ;
; 0.589 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]  ; regFile:RegisterFile|reg:U5|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.029      ; 0.618      ;
; 0.602 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]  ; regFile:RegisterFile|reg:U2|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock2      ; 0.000        ; 0.097      ; 0.699      ;
+-------+-----------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                             ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[15] ; reg:PC|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 0.489      ; 0.174      ;
; 0.291 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[12] ; reg:PC|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 0.385      ; 0.176      ;
; 0.295 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[2]  ; reg:PC|DFF1:U2|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 0.375      ; 0.170      ;
; 0.353 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[11] ; reg:PC|DFF1:U11|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 0.329      ; 0.182      ;
; 0.390 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[13] ; reg:PC|DFF1:U13|MYNAND2:U5|compOut~1 ; clock        ; clock       ; -0.500       ; 0.284      ; 0.174      ;
; 0.509 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[4]  ; reg:PC|DFF1:U4|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 0.169      ; 0.178      ;
; 0.627 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[1]  ; reg:PC|DFF1:U1|MYNAND2:U5|compOut~1  ; clock        ; clock       ; -0.500       ; 0.128      ; 0.255      ;
+-------+----------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 0.611 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; 0.000        ; 1.112      ; 1.723      ;
; 1.111 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; 1.112      ; 1.723      ;
; 1.446 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[4]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -0.497     ; 0.449      ;
; 2.299 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -0.820     ; 0.979      ;
; 2.448 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -0.812     ; 1.136      ;
; 2.532 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; -0.500       ; -0.812     ; 1.220      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 0.860 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.977      ; 1.837      ;
; 1.360 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.977      ; 1.837      ;
; 1.522 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -0.644     ; 0.378      ;
; 2.382 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -0.947     ; 0.935      ;
; 2.498 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -0.947     ; 1.051      ;
; 2.621 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -0.955     ; 1.166      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 0.976 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 0.742      ; 1.718      ;
; 1.476 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 0.742      ; 1.718      ;
; 2.000 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -0.881     ; 0.619      ;
; 2.541 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.182     ; 0.859      ;
; 2.714 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.182     ; 1.032      ;
; 2.833 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.190     ; 1.143      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 0.997 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 0.871      ; 1.868      ;
; 1.497 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 0.871      ; 1.868      ;
; 1.708 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -0.763     ; 0.445      ;
; 2.685 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.061     ; 1.124      ;
; 2.834 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.053     ; 1.281      ;
; 2.918 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.053     ; 1.365      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.023 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 0.713      ; 1.736      ;
; 1.523 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 0.713      ; 1.736      ;
; 1.850 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -0.910     ; 0.440      ;
; 2.479 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.211     ; 0.768      ;
; 2.608 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.211     ; 0.897      ;
; 2.660 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.219     ; 0.941      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.082 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 0.673      ; 1.755      ;
; 1.582 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 0.673      ; 1.755      ;
; 1.813 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -0.947     ; 0.366      ;
; 2.650 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.259     ; 0.891      ;
; 2.693 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.251     ; 0.942      ;
; 2.811 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.251     ; 1.060      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.084 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 0.837      ; 1.921      ;
; 1.584 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 0.837      ; 1.921      ;
; 1.763 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[6]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -0.797     ; 0.466      ;
; 2.538 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.087     ; 0.951      ;
; 2.660 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.087     ; 1.073      ;
; 2.727 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.095     ; 1.132      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.100 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[9]       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -0.923     ; 0.177      ;
; 1.161 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; 0.719      ; 1.880      ;
; 1.661 ; clock                                                   ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; -0.500       ; 0.719      ; 1.880      ;
; 1.751 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -0.682     ; 1.069      ;
; 1.830 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -0.683     ; 1.147      ;
; 1.868 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -0.682     ; 1.186      ;
; 1.963 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; 0.000        ; -0.682     ; 1.281      ;
; 2.247 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; -0.500       ; -0.901     ; 0.846      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.162 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 0.663      ; 1.825      ;
; 1.662 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 0.663      ; 1.825      ;
; 1.782 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[3]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -0.957     ; 0.325      ;
; 2.639 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.261     ; 0.878      ;
; 2.768 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.261     ; 1.007      ;
; 2.797 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.269     ; 1.028      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.165 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; 0.000        ; 0.689      ; 1.854      ;
; 1.665 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; 0.689      ; 1.854      ;
; 1.814 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[2]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -0.944     ; 0.370      ;
; 2.687 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.235     ; 0.952      ;
; 2.803 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.235     ; 1.068      ;
; 2.926 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; -0.500       ; -1.243     ; 1.183      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.173 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.660      ; 1.833      ;
; 1.673 ; clock2                                                      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.660      ; 1.833      ;
; 1.826 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -0.951     ; 0.375      ;
; 2.695 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.264     ; 0.931      ;
; 2.811 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.264     ; 1.047      ;
; 2.934 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.272     ; 1.162      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.225 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; 0.495      ; 1.720      ;
; 1.725 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; 0.495      ; 1.720      ;
; 1.954 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[7]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.129     ; 0.325      ;
; 2.790 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.429     ; 0.861      ;
; 2.963 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.429     ; 1.034      ;
; 3.082 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.437     ; 1.145      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.280 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; 0.596      ; 1.876      ;
; 1.780 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; 0.596      ; 1.876      ;
; 1.856 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[5]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.031     ; 0.325      ;
; 2.757 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.328     ; 0.929      ;
; 2.886 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.328     ; 1.058      ;
; 2.915 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.336     ; 1.079      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.322 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[3]       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -1.154     ; 0.168      ;
; 1.458 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; 0.411      ; 1.869      ;
; 1.958 ; clock                                                   ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; 0.411      ; 1.869      ;
; 2.048 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -0.990     ; 1.058      ;
; 2.127 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -0.991     ; 1.136      ;
; 2.165 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -0.990     ; 1.175      ;
; 2.260 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; 0.000        ; -0.990     ; 1.270      ;
; 2.544 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; -0.500       ; -1.209     ; 0.835      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.325 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[7]       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -1.158     ; 0.167      ;
; 1.395 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; 0.483      ; 1.878      ;
; 1.895 ; clock                                                   ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; 0.483      ; 1.878      ;
; 1.985 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -0.918     ; 1.067      ;
; 2.064 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -0.919     ; 1.145      ;
; 2.102 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -0.918     ; 1.184      ;
; 2.197 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; 0.000        ; -0.918     ; 1.279      ;
; 2.481 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; -0.500       ; -1.137     ; 0.844      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.342 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 0.589      ; 1.931      ;
; 1.842 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 0.589      ; 1.931      ;
; 1.859 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.034     ; 0.325      ;
; 2.819 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.335     ; 0.984      ;
; 2.948 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.335     ; 1.113      ;
; 2.977 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.343     ; 1.134      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.411 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.396      ; 1.807      ;
; 1.911 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.396      ; 1.807      ;
; 2.217 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.215     ; 0.502      ;
; 2.979 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.536     ; 0.943      ;
; 3.022 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.528     ; 0.994      ;
; 3.140 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.528     ; 1.112      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.412 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[6]       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.237     ; 0.175      ;
; 1.509 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; 0.370      ; 1.879      ;
; 2.009 ; clock                                                   ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; 0.370      ; 1.879      ;
; 2.099 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.031     ; 1.068      ;
; 2.178 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.032     ; 1.146      ;
; 2.216 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.031     ; 1.185      ;
; 2.311 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; 0.000        ; -1.031     ; 1.280      ;
; 2.595 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; -0.500       ; -1.250     ; 0.845      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.415 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; 0.000        ; 0.371      ; 1.786      ;
; 1.915 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; 0.371      ; 1.786      ;
; 2.251 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[1]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.252     ; 0.499      ;
; 2.983 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.561     ; 0.922      ;
; 3.026 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.553     ; 0.973      ;
; 3.144 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; -0.500       ; -1.553     ; 1.091      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.439 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.398      ; 1.837      ;
; 1.939 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.398      ; 1.837      ;
; 2.090 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.213     ; 0.377      ;
; 2.916 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.526     ; 0.890      ;
; 3.045 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.526     ; 1.019      ;
; 3.074 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.534     ; 1.040      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.440 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.271      ; 1.711      ;
; 1.940 ; clock2                                                      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.271      ; 1.711      ;
; 2.298 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.347     ; 0.451      ;
; 3.005 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.653     ; 0.852      ;
; 3.178 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.653     ; 1.025      ;
; 3.297 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.661     ; 1.136      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                                                    ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                  ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.447 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; 0.476      ; 1.923      ;
; 1.947 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; 0.476      ; 1.923      ;
; 2.035 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[0]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.160     ; 0.375      ;
; 2.903 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.448     ; 0.955      ;
; 3.032 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.448     ; 1.084      ;
; 3.084 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.456     ; 1.128      ;
+-------+-------------------------------------------------------------+----------------------------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.461 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.414      ; 1.875      ;
; 1.961 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.414      ; 1.875      ;
; 2.077 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.197     ; 0.380      ;
; 2.915 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.510     ; 0.905      ;
; 3.037 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.510     ; 1.027      ;
; 3.104 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.518     ; 1.086      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.484 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[5]       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -1.315     ; 0.169      ;
; 1.606 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; 0.285      ; 1.891      ;
; 2.106 ; clock                                                   ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; 0.285      ; 1.891      ;
; 2.196 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -1.116     ; 1.080      ;
; 2.275 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -1.117     ; 1.158      ;
; 2.313 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -1.116     ; 1.197      ;
; 2.408 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; 0.000        ; -1.116     ; 1.292      ;
; 2.692 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; -0.500       ; -1.335     ; 0.857      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.486 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.257      ; 1.743      ;
; 1.986 ; clock2                                                      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.257      ; 1.743      ;
; 2.314 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.361     ; 0.453      ;
; 3.054 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.675     ; 0.879      ;
; 3.097 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.667     ; 0.930      ;
; 3.215 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.667     ; 1.048      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.494 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.379      ; 1.873      ;
; 1.994 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.379      ; 1.873      ;
; 2.287 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.235     ; 0.552      ;
; 2.948 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.545     ; 0.903      ;
; 3.070 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.545     ; 1.025      ;
; 3.137 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.553     ; 1.084      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.496 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.382      ; 1.878      ;
; 1.996 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.382      ; 1.878      ;
; 2.287 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.232     ; 0.555      ;
; 2.952 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.542     ; 0.910      ;
; 3.081 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.542     ; 1.039      ;
; 3.133 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.550     ; 1.083      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.498 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[14]      ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -1.324     ; 0.174      ;
; 1.709 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.289      ; 1.998      ;
; 2.209 ; clock                                                   ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.289      ; 1.998      ;
; 2.299 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -1.112     ; 1.187      ;
; 2.378 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -1.113     ; 1.265      ;
; 2.416 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -1.112     ; 1.304      ;
; 2.511 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; -1.112     ; 1.399      ;
; 2.795 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.331     ; 0.964      ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.513 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[0]       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -1.333     ; 0.180      ;
; 2.008 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; 0.229      ; 2.237      ;
; 2.508 ; clock                                                   ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; 0.229      ; 2.237      ;
; 2.598 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -1.172     ; 1.426      ;
; 2.677 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -1.173     ; 1.504      ;
; 2.715 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -1.172     ; 1.543      ;
; 2.810 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; 0.000        ; -1.172     ; 1.638      ;
; 3.094 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; -0.500       ; -1.391     ; 1.203      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.520 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0.000        ; 0.252      ; 1.772      ;
; 2.020 ; clock2                                                      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; 0.252      ; 1.772      ;
; 2.475 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[12]         ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.362     ; 0.613      ;
; 2.997 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.672     ; 0.825      ;
; 3.126 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.672     ; 0.954      ;
; 3.155 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; -0.500       ; -1.680     ; 0.975      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                            ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                              ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 1.524 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[10]      ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -1.349     ; 0.175      ;
; 1.715 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.291      ; 2.006      ;
; 2.215 ; clock                                                   ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.291      ; 2.006      ;
; 2.305 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -1.110     ; 1.195      ;
; 2.384 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -1.111     ; 1.273      ;
; 2.422 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -1.110     ; 1.312      ;
; 2.517 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; -1.110     ; 1.407      ;
; 2.801 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.329     ; 0.972      ;
+-------+---------------------------------------------------------+--------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                                                                                           ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.558 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|PCout[8]       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -1.386     ; 0.172      ;
; 1.722 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; 0.227      ; 1.949      ;
; 2.222 ; clock                                                   ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; -0.500       ; 0.227      ; 1.949      ;
; 2.312 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[13] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -1.174     ; 1.138      ;
; 2.391 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[15] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -1.175     ; 1.216      ;
; 2.429 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[12] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -1.174     ; 1.255      ;
; 2.524 ; reg_IF_ID:IFIDREG|PipelineRegisterNo1:U0|commandout[14] ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; 0.000        ; -1.174     ; 1.350      ;
; 2.808 ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|isEOR_IDEX     ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ; clock        ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; -0.500       ; -1.393     ; 0.915      ;
+-------+---------------------------------------------------------+-------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.565 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0.000        ; 0.272      ; 1.837      ;
; 2.065 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; 0.272      ; 1.837      ;
; 2.293 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[15]         ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.346     ; 0.447      ;
; 3.021 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.652     ; 0.869      ;
; 3.150 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.652     ; 0.998      ;
; 3.202 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; -0.500       ; -1.660     ; 1.042      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.582 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.305      ; 1.887      ;
; 2.082 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.305      ; 1.887      ;
; 2.189 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.316     ; 0.373      ;
; 3.038 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.619     ; 0.919      ;
; 3.167 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.619     ; 1.048      ;
; 3.219 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.627     ; 1.092      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.593 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.219      ; 1.812      ;
; 2.093 ; clock2                                                      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.219      ; 1.812      ;
; 2.343 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.402     ; 0.441      ;
; 3.281 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.713     ; 1.068      ;
; 3.430 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.705     ; 1.225      ;
; 3.514 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.705     ; 1.309      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.599 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0.000        ; 0.304      ; 1.903      ;
; 2.099 ; clock2                                                      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; 0.304      ; 1.903      ;
; 2.195 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[14]         ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.317     ; 0.378      ;
; 3.053 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.620     ; 0.933      ;
; 3.175 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.620     ; 1.055      ;
; 3.242 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; -0.500       ; -1.628     ; 1.114      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                                                                                     ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                   ; Launch Clock ; Latch Clock                                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+
; 1.602 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0.000        ; 0.378      ; 1.980      ;
; 2.102 ; clock2                                                      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock2       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; 0.378      ; 1.980      ;
; 2.110 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|out2[10]         ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.233     ; 0.377      ;
; 3.058 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[2] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.546     ; 1.012      ;
; 3.187 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[1] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.546     ; 1.141      ;
; 3.239 ; reg_MEM_WB:MEMWBREG|PipelineRegisterNo4:U0|regaddressout[0] ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ; clock        ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; -0.500       ; -1.554     ; 1.185      ;
+-------+-------------------------------------------------------------+-----------------------------------------------------------+--------------+-----------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|R2Reg_EXMEM[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|RegAD_EXMEM[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_EX_MEM:EXMEMREG|PipelineRegisterNo3:U0|Result_EXMEM[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2AD_IDEX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; reg_ID_EX:IDEXREG|PipelineRegisterNo2:U0|R2Reg_IDEX[5]      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clock2 ; Rise       ; clock2                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|datab        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~0|datab        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~1|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~2|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~3|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~4|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~5|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|combout      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|combout      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U0|U0|Mux3~6|dataa        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U10|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U10|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U12|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U12|U5|compOut~1|datac ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U1|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U1|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U3|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U3|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U8|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U8|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U2|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U2|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U0|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U0|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U14|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U14|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U15|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U2|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U4|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U4|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U6|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U6|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U7|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U8|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U8|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U3|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U3|U9|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U0|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U10|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U10|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U11|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U12|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U12|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U13|U5|compOut~1|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U14|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U14|U5|compOut~1|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U2|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U2|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U3|U5|compOut~1|datab  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U3|U5|compOut~1|datab  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U4|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U4|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U5|U5|compOut~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U6|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; RegisterFile|U4|U6|U5|compOut~1|datac  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; RegisterFile|U4|U8|U5|compOut~1|datad  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U0|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; PC|U0|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U10|MYNAND2:U1|compOut~1'                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; PC|U10|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U14|MYNAND2:U1|compOut~1'                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; PC|U14|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U3|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; PC|U3|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U5|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; PC|U5|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U6|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; PC|U6|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U7|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; PC|U7|U5|compOut~1|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U8|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Rise       ; PC|U8|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reg:PC|DFF1:U9|MYNAND2:U1|compOut~1'                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U1|compOut~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Rise       ; PC|U9|U5|compOut~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U4|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U2|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U12|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U3|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U3|U5|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U4|U7|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U5|U2|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U10|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U6|U6|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U10|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U1|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U7|U3|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U0|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U10|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U12|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U14|U5|compOut~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1'                                                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                     ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U15|U5|compOut~1|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1'                                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U1|compOut~1|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Rise       ; RegisterFile|U8|U1|U5|compOut~1|datab                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U5|compOut~1 ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; clock2     ; clock      ; 1.381 ; 1.381 ; Rise       ; clock           ;
; clock      ; clock      ; 1.764 ; 1.764 ; Fall       ; clock           ;
; instr[*]   ; clock      ; 2.908 ; 2.908 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; 2.416 ; 2.416 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; 2.607 ; 2.607 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; 2.556 ; 2.556 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; 2.684 ; 2.684 ; Fall       ; clock           ;
;  instr[10] ; clock      ; 2.692 ; 2.692 ; Fall       ; clock           ;
;  instr[11] ; clock      ; 2.731 ; 2.731 ; Fall       ; clock           ;
;  instr[12] ; clock      ; 2.908 ; 2.908 ; Fall       ; clock           ;
;  instr[13] ; clock      ; 2.887 ; 2.887 ; Fall       ; clock           ;
;  instr[14] ; clock      ; 2.842 ; 2.842 ; Fall       ; clock           ;
;  instr[15] ; clock      ; 2.842 ; 2.842 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; clock2     ; clock      ; -0.330 ; -0.330 ; Rise       ; clock           ;
; clock      ; clock      ; -0.453 ; -0.453 ; Fall       ; clock           ;
; instr[*]   ; clock      ; -2.076 ; -2.076 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; -2.076 ; -2.076 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; -2.336 ; -2.336 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; -2.285 ; -2.285 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; -2.329 ; -2.329 ; Fall       ; clock           ;
;  instr[10] ; clock      ; -2.421 ; -2.421 ; Fall       ; clock           ;
;  instr[11] ; clock      ; -2.385 ; -2.385 ; Fall       ; clock           ;
;  instr[12] ; clock      ; -2.561 ; -2.561 ; Fall       ; clock           ;
;  instr[13] ; clock      ; -2.539 ; -2.539 ; Fall       ; clock           ;
;  instr[14] ; clock      ; -2.571 ; -2.571 ; Fall       ; clock           ;
;  instr[15] ; clock      ; -2.565 ; -2.565 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                   ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 4.839 ; 4.839 ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 4.779 ; 4.779 ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 4.364 ; 4.364 ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 4.230 ; 4.230 ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 3.983 ; 3.983 ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 4.238 ; 4.238 ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 4.839 ; 4.839 ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 4.094 ; 4.094 ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 4.003 ; 4.003 ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 4.118 ; 4.118 ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 4.196 ; 4.196 ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 4.512 ; 4.512 ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 4.168 ; 4.168 ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 4.600 ; 4.600 ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 4.344 ; 4.344 ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 4.151 ; 4.151 ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 4.085 ; 4.085 ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 4.300 ; 4.300 ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 4.507 ; 4.507 ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 4.578 ; 4.578 ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 5.013 ; 5.013 ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 5.013 ; 5.013 ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.757 ; 4.757 ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.668 ; 4.668 ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 4.580 ; 4.580 ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 4.906 ; 4.906 ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 4.843 ; 4.843 ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 4.881 ; 4.881 ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.746 ; 4.746 ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 4.900 ; 4.900 ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 4.830 ; 4.830 ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 4.820 ; 4.820 ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 4.815 ; 4.815 ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.986 ; 4.986 ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 4.968 ; 4.968 ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 4.868 ; 4.868 ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 4.941 ; 4.941 ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 4.453 ; 4.453 ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 4.131 ; 4.131 ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 4.075 ; 4.075 ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 4.330 ; 4.330 ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 4.537 ; 4.537 ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 4.588 ; 4.588 ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 4.504 ; 4.504 ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 4.718 ; 4.718 ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 4.302 ; 4.302 ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 4.670 ; 4.670 ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 4.720 ; 4.720 ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 4.067 ; 4.067 ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 4.561 ; 4.561 ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 6.270 ; 6.270 ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 5.831 ; 5.831 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 5.783 ; 5.783 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 5.379 ; 5.379 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 5.232 ; 5.232 ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 5.267 ; 5.267 ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 5.921 ; 5.921 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 5.579 ; 5.579 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 5.781 ; 5.781 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 5.981 ; 5.981 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 5.718 ; 5.718 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 5.315 ; 5.315 ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 5.244 ; 5.244 ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 5.782 ; 5.782 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 5.612 ; 5.612 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 5.973 ; 5.973 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 5.812 ; 5.812 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 5.496 ; 5.496 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 5.032 ; 5.032 ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 5.732 ; 5.732 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 5.494 ; 5.494 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 6.170 ; 6.170 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 5.257 ; 5.257 ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 5.102 ; 5.102 ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 5.534 ; 5.534 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 5.511 ; 5.511 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 5.231 ; 5.231 ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 5.484 ; 5.484 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 5.125 ; 5.125 ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 5.452 ; 5.452 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 5.361 ; 5.361 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 5.310 ; 5.310 ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 5.195 ; 5.195 ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 5.573 ; 5.573 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 4.957 ; 4.957 ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 5.412 ; 5.412 ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 5.435 ; 5.435 ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 6.126 ; 6.126 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 5.500 ; 5.500 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 5.262 ; 5.262 ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 5.327 ; 5.327 ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 5.839 ; 5.839 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 5.505 ; 5.505 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 5.102 ; 5.102 ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 5.242 ; 5.242 ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 5.296 ; 5.296 ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 5.756 ; 5.756 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 5.351 ; 5.351 ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 5.444 ; 5.444 ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 5.318 ; 5.318 ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 5.213 ; 5.213 ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 5.946 ; 5.946 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 5.149 ; 5.149 ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 5.457 ; 5.457 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 5.465 ; 5.465 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 5.651 ; 5.651 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 5.167 ; 5.167 ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 5.488 ; 5.488 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 5.625 ; 5.625 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 5.623 ; 5.623 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 5.593 ; 5.593 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 5.505 ; 5.505 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 5.458 ; 5.458 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 5.938 ; 5.938 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 5.430 ; 5.430 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 5.603 ; 5.603 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 5.096 ; 5.096 ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 6.270 ; 6.270 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 5.080 ; 5.080 ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 5.313 ; 5.313 ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 5.888 ; 5.888 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 5.399 ; 5.399 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 5.125 ; 5.125 ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 6.041 ; 6.041 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 5.374 ; 5.374 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 5.190 ; 5.190 ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 5.470 ; 5.470 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 5.109 ; 5.109 ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 5.360 ; 5.360 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 5.407 ; 5.407 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 5.133 ; 5.133 ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 5.661 ; 5.661 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 5.279 ; 5.279 ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 5.670 ; 5.670 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 5.618 ; 5.618 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 5.582 ; 5.582 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 5.618 ; 5.618 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 5.761 ; 5.761 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 5.186 ; 5.186 ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 4.909 ; 4.909 ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 5.877 ; 5.877 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 5.519 ; 5.519 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 5.578 ; 5.578 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 5.352 ; 5.352 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 5.504 ; 5.504 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 5.578 ; 5.578 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 5.544 ; 5.544 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 5.130 ; 5.130 ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 4.930 ; 4.930 ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 5.404 ; 5.404 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 5.329 ; 5.329 ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 5.404 ; 5.404 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 5.434 ; 5.434 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 5.366 ; 5.366 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 5.253 ; 5.253 ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 5.628 ; 5.628 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 5.557 ; 5.557 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 5.839 ; 5.839 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 5.502 ; 5.502 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 5.042 ; 5.042 ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 5.627 ; 5.627 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 5.513 ; 5.513 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 5.349 ; 5.349 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 4.983 ; 4.983 ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.767 ; 4.767 ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.668 ; 4.668 ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 4.560 ; 4.560 ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 4.906 ; 4.906 ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 4.843 ; 4.843 ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 4.891 ; 4.891 ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.726 ; 4.726 ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 4.900 ; 4.900 ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 4.810 ; 4.810 ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 4.840 ; 4.840 ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 4.815 ; 4.815 ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.986 ; 4.986 ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.851 ; 4.851 ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 4.878 ; 4.878 ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 4.971 ; 4.971 ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 4.494 ; 4.494 ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 4.487 ; 4.487 ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 4.728 ; 4.728 ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 4.332 ; 4.332 ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 4.760 ; 4.760 ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 4.047 ; 4.047 ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 4.563 ; 4.563 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 5.229 ; 5.229 ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 5.229 ; 5.229 ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.858 ; 4.858 ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.850 ; 4.850 ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 4.796 ; 4.796 ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 5.097 ; 5.097 ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 5.059 ; 5.059 ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 5.097 ; 5.097 ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.962 ; 4.962 ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 5.116 ; 5.116 ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 5.046 ; 5.046 ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 5.036 ; 5.036 ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 4.763 ; 4.763 ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.958 ; 4.958 ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 5.020 ; 5.020 ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 5.084 ; 5.084 ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 5.060 ; 5.060 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 5.199 ; 5.199 ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 5.199 ; 5.199 ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.868 ; 4.868 ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.850 ; 4.850 ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 4.776 ; 4.776 ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 5.097 ; 5.097 ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 5.059 ; 5.059 ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 5.107 ; 5.107 ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.942 ; 4.942 ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 5.116 ; 5.116 ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 5.026 ; 5.026 ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 5.056 ; 5.056 ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 4.763 ; 4.763 ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.958 ; 4.958 ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.903 ; 4.903 ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 5.094 ; 5.094 ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 5.090 ; 5.090 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 5.207 ; 5.207 ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.529 ; 4.529 ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.523 ; 4.523 ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 4.304 ; 4.304 ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.996 ; 3.996 ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.814 ; 4.814 ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.548 ; 4.548 ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.736 ; 4.736 ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.617 ; 4.617 ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 4.328 ; 4.328 ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 4.167 ; 4.167 ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.544 ; 4.544 ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.305 ; 4.305 ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.594 ; 4.594 ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.591 ; 4.591 ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.755 ; 4.755 ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.207 ; 5.207 ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 4.375 ; 4.375 ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.730 ; 4.730 ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.605 ; 4.605 ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.329 ; 4.329 ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 4.292 ; 4.292 ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.524 ; 4.524 ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.494 ; 4.494 ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.398 ; 4.398 ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.437 ; 4.437 ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.259 ; 4.259 ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.299 ; 4.299 ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 5.022 ; 5.022 ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.550 ; 4.550 ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 4.308 ; 4.308 ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.700 ; 4.700 ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.385 ; 4.385 ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 4.168 ; 4.168 ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 4.091 ; 4.091 ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 4.161 ; 4.161 ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.515 ; 4.515 ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 4.222 ; 4.222 ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.326 ; 4.326 ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 4.116 ; 4.116 ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 4.122 ; 4.122 ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.371 ; 4.371 ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.447 ; 4.447 ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.737 ; 4.737 ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 4.070 ; 4.070 ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.394 ; 4.394 ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.484 ; 4.484 ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.346 ; 4.346 ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.417 ; 4.417 ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.419 ; 4.419 ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.328 ; 4.328 ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.627 ; 4.627 ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 4.179 ; 4.179 ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.127 ; 5.127 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 4.120 ; 4.120 ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.437 ; 4.437 ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.803 ; 4.803 ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 4.152 ; 4.152 ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 5.124 ; 5.124 ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.450 ; 4.450 ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.443 ; 4.443 ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.271 ; 4.271 ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 4.156 ; 4.156 ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.601 ; 4.601 ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.611 ; 4.611 ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.383 ; 4.383 ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.604 ; 4.604 ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.661 ; 4.661 ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 4.320 ; 4.320 ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 4.047 ; 4.047 ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.869 ; 4.869 ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.566 ; 4.566 ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.259 ; 4.259 ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.494 ; 4.494 ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.494 ; 4.494 ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.447 ; 4.447 ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.445 ; 4.445 ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.390 ; 4.390 ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.421 ; 4.421 ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.468 ; 4.468 ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.293 ; 4.293 ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.652 ; 4.652 ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.541 ; 4.541 ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.653 ; 4.653 ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.782 ; 4.782 ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 5.127 ; 5.127 ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.410 ; 4.410 ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 3.958 ; 3.958 ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.811 ; 3.811 ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.500 ; 4.500 ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.360 ; 4.360 ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.560 ; 4.560 ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 3.894 ; 3.894 ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 3.823 ; 3.823 ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.191 ; 4.191 ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.391 ; 4.391 ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.597 ; 4.597 ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.035 ; 5.035 ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 3.967 ; 3.967 ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.096 ; 4.096 ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.226 ; 4.226 ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.175 ; 4.175 ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.060 ; 4.060 ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.216 ; 4.216 ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.055 ; 4.055 ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.078 ; 4.078 ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 4.769 ; 4.769 ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.143 ; 4.143 ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.482 ; 4.482 ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.148 ; 4.148 ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 3.745 ; 3.745 ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 3.885 ; 3.885 ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 3.939 ; 3.939 ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 3.994 ; 3.994 ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.057 ; 4.057 ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 3.952 ; 3.952 ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 3.888 ; 3.888 ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.196 ; 4.196 ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.204 ; 4.204 ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.390 ; 4.390 ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 3.906 ; 3.906 ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.227 ; 4.227 ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.364 ; 4.364 ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.332 ; 4.332 ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.244 ; 4.244 ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.197 ; 4.197 ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.169 ; 4.169 ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.460 ; 4.460 ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 3.953 ; 3.953 ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.127 ; 5.127 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 3.937 ; 3.937 ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.170 ; 4.170 ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.745 ; 4.745 ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 3.982 ; 3.982 ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 4.898 ; 4.898 ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.231 ; 4.231 ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.327 ; 4.327 ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.217 ; 4.217 ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.432 ; 4.432 ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.441 ; 4.441 ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.353 ; 4.353 ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.532 ; 4.532 ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 3.957 ; 3.957 ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 3.680 ; 3.680 ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.648 ; 4.648 ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.123 ; 4.123 ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.275 ; 4.275 ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.192 ; 4.192 ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.229 ; 4.229 ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.116 ; 4.116 ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.491 ; 4.491 ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.420 ; 4.420 ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.365 ; 4.365 ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.490 ; 4.490 ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 3.298 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 3.298 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 3.268 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 3.268 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 3.200 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 3.200 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 3.220 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 3.220 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.258 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.258 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.268 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.268 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 3.229 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 3.229 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 3.209 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 3.209 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.370 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.370 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.370 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.370 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.493 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.493 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.503 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.503 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.475 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.475 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.455 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.455 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.262 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.262 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.262 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.262 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.813 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.813 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.793 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.793 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.572 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.572 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 3.670 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 3.670 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 3.497 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 3.497 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.213 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.213 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.930 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.930 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 3.105 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 3.105 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.523 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.523 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 3.277 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 3.277 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.966 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.966 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.094 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.094 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 3.128 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 3.128 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.453 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.453 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.990 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.990 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.762 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.762 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.763 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.763 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.710 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.710 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 3.027 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 3.027 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.428 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.428 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 3.051 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 3.051 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.170 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.170 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.918 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.918 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.651 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.651 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.898 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.898 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.447 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.447 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.665 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.665 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 3.139 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 3.139 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.889 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.889 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 3.190 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 3.190 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                           ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 3.983 ; 3.983 ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 4.779 ; 4.779 ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 4.364 ; 4.364 ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 4.230 ; 4.230 ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 3.983 ; 3.983 ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 4.238 ; 4.238 ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 4.839 ; 4.839 ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 4.094 ; 4.094 ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 4.003 ; 4.003 ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 4.118 ; 4.118 ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 4.196 ; 4.196 ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 4.512 ; 4.512 ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 4.168 ; 4.168 ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 4.600 ; 4.600 ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 4.344 ; 4.344 ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 4.151 ; 4.151 ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 4.085 ; 4.085 ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 4.300 ; 4.300 ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 4.507 ; 4.507 ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 4.578 ; 4.578 ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 4.427 ; 4.427 ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.056 ; 4.056 ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.048 ; 4.048 ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 3.994 ; 3.994 ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.160 ; 4.160 ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 4.314 ; 4.314 ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 4.244 ; 4.244 ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 4.234 ; 4.234 ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.156 ; 4.156 ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 4.218 ; 4.218 ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 4.282 ; 4.282 ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 4.258 ; 4.258 ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 4.453 ; 4.453 ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 4.131 ; 4.131 ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 4.075 ; 4.075 ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 4.330 ; 4.330 ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 4.537 ; 4.537 ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 4.588 ; 4.588 ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 4.067 ; 4.067 ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 4.504 ; 4.504 ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 4.718 ; 4.718 ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 4.302 ; 4.302 ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 4.670 ; 4.670 ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 4.720 ; 4.720 ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 4.067 ; 4.067 ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 4.561 ; 4.561 ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 5.598 ; 5.598 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 5.550 ; 5.550 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 5.146 ; 5.146 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 4.999 ; 4.999 ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 5.034 ; 5.034 ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 5.688 ; 5.688 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 5.346 ; 5.346 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 5.548 ; 5.548 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 5.748 ; 5.748 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 5.485 ; 5.485 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 5.082 ; 5.082 ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 5.011 ; 5.011 ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 5.549 ; 5.549 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 5.379 ; 5.379 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 5.740 ; 5.740 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 5.579 ; 5.579 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 5.338 ; 5.338 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 4.874 ; 4.874 ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 5.574 ; 5.574 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 5.336 ; 5.336 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 6.012 ; 6.012 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 5.099 ; 5.099 ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 4.944 ; 4.944 ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 5.376 ; 5.376 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 5.353 ; 5.353 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 5.073 ; 5.073 ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 5.326 ; 5.326 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 4.967 ; 4.967 ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 5.294 ; 5.294 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 5.203 ; 5.203 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 5.152 ; 5.152 ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 5.037 ; 5.037 ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 5.281 ; 5.281 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 4.665 ; 4.665 ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 5.120 ; 5.120 ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 5.143 ; 5.143 ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 5.834 ; 5.834 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 5.208 ; 5.208 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 4.970 ; 4.970 ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 5.035 ; 5.035 ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 5.547 ; 5.547 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 5.213 ; 5.213 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 4.810 ; 4.810 ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 4.950 ; 4.950 ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 5.004 ; 5.004 ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 5.464 ; 5.464 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 5.059 ; 5.059 ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 5.152 ; 5.152 ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 5.079 ; 5.079 ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 4.974 ; 4.974 ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 5.707 ; 5.707 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 4.910 ; 4.910 ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 5.218 ; 5.218 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 5.226 ; 5.226 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 5.412 ; 5.412 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 4.928 ; 4.928 ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 5.249 ; 5.249 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 5.386 ; 5.386 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 5.384 ; 5.384 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 5.354 ; 5.354 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 5.266 ; 5.266 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 5.219 ; 5.219 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 5.699 ; 5.699 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 5.191 ; 5.191 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 5.414 ; 5.414 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 4.907 ; 4.907 ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 6.081 ; 6.081 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 4.891 ; 4.891 ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 5.124 ; 5.124 ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 5.699 ; 5.699 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 5.210 ; 5.210 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 4.936 ; 4.936 ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 5.852 ; 5.852 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 5.185 ; 5.185 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 5.001 ; 5.001 ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 5.281 ; 5.281 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 4.920 ; 4.920 ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 5.171 ; 5.171 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 5.218 ; 5.218 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 4.944 ; 4.944 ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 5.500 ; 5.500 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 5.118 ; 5.118 ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 5.509 ; 5.509 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 5.457 ; 5.457 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 5.421 ; 5.421 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 5.457 ; 5.457 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 5.600 ; 5.600 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 5.025 ; 5.025 ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 4.748 ; 4.748 ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 5.716 ; 5.716 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 5.358 ; 5.358 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 5.417 ; 5.417 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 5.191 ; 5.191 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 5.343 ; 5.343 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 5.417 ; 5.417 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 5.383 ; 5.383 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 4.949 ; 4.949 ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 4.749 ; 4.749 ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 5.223 ; 5.223 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 5.148 ; 5.148 ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 5.223 ; 5.223 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 5.253 ; 5.253 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 5.185 ; 5.185 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 5.072 ; 5.072 ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 5.447 ; 5.447 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 5.376 ; 5.376 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 5.658 ; 5.658 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 5.321 ; 5.321 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 4.861 ; 4.861 ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 5.446 ; 5.446 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 5.332 ; 5.332 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 5.168 ; 5.168 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 4.397 ; 4.397 ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.066 ; 4.066 ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.048 ; 4.048 ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 3.974 ; 3.974 ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 4.305 ; 4.305 ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.140 ; 4.140 ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 4.314 ; 4.314 ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 4.224 ; 4.224 ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 4.254 ; 4.254 ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.156 ; 4.156 ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.101 ; 4.101 ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 4.047 ; 4.047 ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 4.494 ; 4.494 ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 4.487 ; 4.487 ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 4.728 ; 4.728 ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 4.332 ; 4.332 ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 4.760 ; 4.760 ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 4.047 ; 4.047 ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 4.563 ; 4.563 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 4.427 ; 4.427 ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.056 ; 4.056 ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.048 ; 4.048 ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 3.994 ; 3.994 ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 4.257 ; 4.257 ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.160 ; 4.160 ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 4.314 ; 4.314 ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 4.244 ; 4.244 ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 4.234 ; 4.234 ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.156 ; 4.156 ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 4.218 ; 4.218 ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 4.282 ; 4.282 ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 4.258 ; 4.258 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 4.397 ; 4.397 ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.066 ; 4.066 ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.048 ; 4.048 ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 3.974 ; 3.974 ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 4.257 ; 4.257 ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 4.305 ; 4.305 ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.140 ; 4.140 ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 4.314 ; 4.314 ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 4.224 ; 4.224 ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 4.254 ; 4.254 ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.156 ; 4.156 ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.101 ; 4.101 ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 4.292 ; 4.292 ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 4.288 ; 4.288 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 3.600 ; 3.600 ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.410 ; 4.410 ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.362 ; 4.362 ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 3.958 ; 3.958 ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.811 ; 3.811 ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.500 ; 4.500 ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.360 ; 4.360 ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.560 ; 4.560 ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.297 ; 4.297 ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 3.894 ; 3.894 ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 3.823 ; 3.823 ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.361 ; 4.361 ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.191 ; 4.191 ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.391 ; 4.391 ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.361 ; 4.361 ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.597 ; 4.597 ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.035 ; 5.035 ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 3.967 ; 3.967 ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.399 ; 4.399 ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.376 ; 4.376 ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.096 ; 4.096 ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 3.990 ; 3.990 ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.226 ; 4.226 ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.175 ; 4.175 ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.060 ; 4.060 ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.216 ; 4.216 ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.055 ; 4.055 ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.078 ; 4.078 ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 4.769 ; 4.769 ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.143 ; 4.143 ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 3.905 ; 3.905 ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.482 ; 4.482 ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.148 ; 4.148 ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 3.745 ; 3.745 ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 3.885 ; 3.885 ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 3.939 ; 3.939 ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.399 ; 4.399 ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 3.994 ; 3.994 ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.057 ; 4.057 ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 3.952 ; 3.952 ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 3.888 ; 3.888 ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.196 ; 4.196 ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.204 ; 4.204 ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.390 ; 4.390 ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 3.906 ; 3.906 ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.227 ; 4.227 ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.364 ; 4.364 ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.332 ; 4.332 ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.244 ; 4.244 ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.197 ; 4.197 ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.169 ; 4.169 ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.460 ; 4.460 ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 3.953 ; 3.953 ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.117 ; 5.117 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 3.937 ; 3.937 ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.170 ; 4.170 ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.745 ; 4.745 ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 3.982 ; 3.982 ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 4.898 ; 4.898 ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.231 ; 4.231 ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.327 ; 4.327 ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.217 ; 4.217 ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 3.990 ; 3.990 ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.432 ; 4.432 ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.441 ; 4.441 ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.353 ; 4.353 ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.389 ; 4.389 ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.532 ; 4.532 ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 3.957 ; 3.957 ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 3.680 ; 3.680 ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.648 ; 4.648 ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.123 ; 4.123 ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.275 ; 4.275 ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.267 ; 4.267 ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.192 ; 4.192 ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.267 ; 4.267 ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.297 ; 4.297 ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.229 ; 4.229 ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.116 ; 4.116 ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.491 ; 4.491 ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.420 ; 4.420 ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.365 ; 4.365 ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.490 ; 4.490 ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 3.600 ; 3.600 ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.410 ; 4.410 ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 3.958 ; 3.958 ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.811 ; 3.811 ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.500 ; 4.500 ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.360 ; 4.360 ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.560 ; 4.560 ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 3.894 ; 3.894 ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 3.823 ; 3.823 ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.191 ; 4.191 ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.391 ; 4.391 ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.597 ; 4.597 ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.035 ; 5.035 ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 3.967 ; 3.967 ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.096 ; 4.096 ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.226 ; 4.226 ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.175 ; 4.175 ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.060 ; 4.060 ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.216 ; 4.216 ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.055 ; 4.055 ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.078 ; 4.078 ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 4.769 ; 4.769 ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.143 ; 4.143 ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.482 ; 4.482 ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.148 ; 4.148 ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 3.745 ; 3.745 ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 3.885 ; 3.885 ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 3.939 ; 3.939 ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 3.994 ; 3.994 ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.057 ; 4.057 ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 3.952 ; 3.952 ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 3.888 ; 3.888 ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.196 ; 4.196 ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.204 ; 4.204 ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.390 ; 4.390 ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 3.906 ; 3.906 ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.227 ; 4.227 ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.364 ; 4.364 ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.332 ; 4.332 ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.244 ; 4.244 ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.197 ; 4.197 ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.169 ; 4.169 ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.460 ; 4.460 ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 3.953 ; 3.953 ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.127 ; 5.127 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 3.937 ; 3.937 ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.170 ; 4.170 ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.745 ; 4.745 ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 3.982 ; 3.982 ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 4.898 ; 4.898 ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.231 ; 4.231 ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.327 ; 4.327 ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.217 ; 4.217 ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.432 ; 4.432 ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.441 ; 4.441 ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.353 ; 4.353 ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.532 ; 4.532 ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 3.957 ; 3.957 ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 3.680 ; 3.680 ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.648 ; 4.648 ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.123 ; 4.123 ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.275 ; 4.275 ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.192 ; 4.192 ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.229 ; 4.229 ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.116 ; 4.116 ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.491 ; 4.491 ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.420 ; 4.420 ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.365 ; 4.365 ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.490 ; 4.490 ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 2.908 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 2.908 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 2.878 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 2.878 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 2.948 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 2.948 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 2.968 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 2.968 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.048 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.048 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.058 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.058 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 2.901 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 2.901 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 2.881 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 2.881 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.407 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.407 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.417 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.417 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.176 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.176 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.156 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.156 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.434 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.434 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.414 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.414 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.211 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.211 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 2.585 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 2.585 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 2.880 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 2.880 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.117 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.117 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.744 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.744 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 2.872 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 2.872 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.390 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.390 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 2.575 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 2.575 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.829 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.829 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.005 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.005 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 2.706 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 2.706 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.351 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.351 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.816 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.816 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.669 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.669 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.667 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.667 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.489 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.489 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 2.874 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 2.874 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.314 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.314 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 2.849 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 2.849 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.063 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.063 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.811 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.811 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.126 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.126 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.587 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.587 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.225 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.225 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.491 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.491 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 2.977 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 2.977 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.833 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.833 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 2.835 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 2.835 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                        ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                           ; -12.132  ; -1.388  ; -6.688   ; -0.803  ; -1.380              ;
;  clock                                                     ; -12.132  ; -1.388  ; -0.587   ; -0.656  ; -1.380              ;
;  clock2                                                    ; N/A      ; N/A     ; -1.459   ; -0.803  ; -1.222              ;
;  reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -5.908   ; 1.513   ; 0.500               ;
;  reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; N/A      ; N/A     ; -5.085   ; 1.524   ; 0.500               ;
;  reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; N/A      ; N/A     ; -5.261   ; 1.498   ; 0.500               ;
;  reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.491   ; 1.322   ; 0.500               ;
;  reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.820   ; 1.484   ; 0.500               ;
;  reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.796   ; 1.412   ; 0.500               ;
;  reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.776   ; 1.325   ; 0.500               ;
;  reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -5.295   ; 1.558   ; 0.500               ;
;  reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.293   ; 1.100   ; 0.500               ;
;  regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -6.688   ; 1.593   ; 0.500               ;
;  regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.405   ; 0.611   ; 0.500               ;
;  regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.933   ; 0.997   ; 0.500               ;
;  regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.332   ; 1.439   ; 0.500               ;
;  regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.589   ; 1.520   ; 0.500               ;
;  regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -6.470   ; 1.342   ; 0.500               ;
;  regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.127   ; 1.162   ; 0.500               ;
;  regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -6.343   ; 1.280   ; 0.500               ;
;  regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -6.389   ; 1.440   ; 0.500               ;
;  regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.642   ; 0.976   ; 0.500               ;
;  regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.964   ; 1.225   ; 0.500               ;
;  regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -4.936   ; 1.173   ; 0.500               ;
;  regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -4.697   ; 0.860   ; 0.500               ;
;  regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.894   ; 1.165   ; 0.500               ;
;  regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.312   ; 1.461   ; 0.500               ;
;  regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.737   ; 1.494   ; 0.500               ;
;  regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.594   ; 1.599   ; 0.500               ;
;  regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.901   ; 1.084   ; 0.500               ;
;  regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.868   ; 1.411   ; 0.500               ;
;  regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.577   ; 1.486   ; 0.500               ;
;  regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.813   ; 1.415   ; 0.500               ;
;  regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.743   ; 1.082   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.267   ; 1.447   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.656   ; 1.602   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.324   ; 1.496   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.609   ; 1.582   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.515   ; 1.565   ; 0.500               ;
;  regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.269   ; 1.023   ; 0.500               ;
; Design-wide TNS                                            ; -325.782 ; -13.578 ; -218.207 ; -15.438 ; -79.602             ;
;  clock                                                     ; -325.782 ; -13.578 ; -0.631   ; -1.933  ; -78.380             ;
;  clock2                                                    ; N/A      ; N/A     ; -20.257  ; -13.505 ; -1.222              ;
;  reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -5.908   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; N/A      ; N/A     ; -5.085   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; N/A      ; N/A     ; -5.261   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.491   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.820   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.796   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.776   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -5.295   ; 0.000   ; 0.000               ;
;  reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; N/A      ; N/A     ; -4.293   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -6.688   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.405   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.933   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.332   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.589   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -6.470   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.127   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -6.343   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -6.389   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.642   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.964   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -4.936   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -4.697   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.894   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.312   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.737   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.594   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.901   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.868   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.577   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.813   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.743   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -5.267   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.656   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.324   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.609   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; N/A      ; N/A     ; -5.515   ; 0.000   ; 0.000               ;
;  regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; N/A      ; N/A     ; -4.269   ; 0.000   ; 0.000               ;
+------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; clock2     ; clock      ; 3.852 ; 3.852 ; Rise       ; clock           ;
; clock      ; clock      ; 4.440 ; 4.440 ; Fall       ; clock           ;
; instr[*]   ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; 4.444 ; 4.444 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; 4.848 ; 4.848 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; 4.736 ; 4.736 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; 5.036 ; 5.036 ; Fall       ; clock           ;
;  instr[10] ; clock      ; 5.027 ; 5.027 ; Fall       ; clock           ;
;  instr[11] ; clock      ; 5.124 ; 5.124 ; Fall       ; clock           ;
;  instr[12] ; clock      ; 5.093 ; 5.093 ; Fall       ; clock           ;
;  instr[13] ; clock      ; 5.003 ; 5.003 ; Fall       ; clock           ;
;  instr[14] ; clock      ; 4.936 ; 4.936 ; Fall       ; clock           ;
;  instr[15] ; clock      ; 4.925 ; 4.925 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; clock2     ; clock      ; -0.330 ; -0.330 ; Rise       ; clock           ;
; clock      ; clock      ; -0.453 ; -0.453 ; Fall       ; clock           ;
; instr[*]   ; clock      ; -2.076 ; -2.076 ; Fall       ; clock           ;
;  instr[0]  ; clock      ; -2.076 ; -2.076 ; Fall       ; clock           ;
;  instr[1]  ; clock      ; -2.336 ; -2.336 ; Fall       ; clock           ;
;  instr[2]  ; clock      ; -2.285 ; -2.285 ; Fall       ; clock           ;
;  instr[9]  ; clock      ; -2.329 ; -2.329 ; Fall       ; clock           ;
;  instr[10] ; clock      ; -2.421 ; -2.421 ; Fall       ; clock           ;
;  instr[11] ; clock      ; -2.385 ; -2.385 ; Fall       ; clock           ;
;  instr[12] ; clock      ; -2.561 ; -2.561 ; Fall       ; clock           ;
;  instr[13] ; clock      ; -2.539 ; -2.539 ; Fall       ; clock           ;
;  instr[14] ; clock      ; -2.571 ; -2.571 ; Fall       ; clock           ;
;  instr[15] ; clock      ; -2.565 ; -2.565 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                     ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 8.795  ; 8.795  ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 8.795  ; 8.795  ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 7.957  ; 7.957  ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 7.559  ; 7.559  ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 7.138  ; 7.138  ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 7.675  ; 7.675  ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 8.675  ; 8.675  ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 7.298  ; 7.298  ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 7.166  ; 7.166  ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 7.369  ; 7.369  ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 7.536  ; 7.536  ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 8.116  ; 8.116  ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 8.124  ; 8.124  ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 8.117  ; 8.117  ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 7.488  ; 7.488  ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 8.443  ; 8.443  ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 7.895  ; 7.895  ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 8.068  ; 8.068  ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 7.440  ; 7.440  ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 7.313  ; 7.313  ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 7.714  ; 7.714  ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 8.320  ; 8.320  ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 8.509  ; 8.509  ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 10.121 ; 10.121 ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 9.666  ; 9.666  ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 9.601  ; 9.601  ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 9.453  ; 9.453  ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 8.823  ; 8.823  ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 9.852  ; 9.852  ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 9.261  ; 9.261  ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 9.356  ; 9.356  ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 9.128  ; 9.128  ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 9.458  ; 9.458  ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 9.399  ; 9.399  ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 9.280  ; 9.280  ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 9.721  ; 9.721  ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 10.073 ; 10.073 ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 9.869  ; 9.869  ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 9.398  ; 9.398  ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 10.121 ; 10.121 ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 8.519  ; 8.519  ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 8.078  ; 8.078  ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 7.910  ; 7.910  ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 7.890  ; 7.890  ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 7.420  ; 7.420  ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 7.764  ; 7.764  ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 8.082  ; 8.082  ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 7.776  ; 7.776  ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 7.219  ; 7.219  ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 8.127  ; 8.127  ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 7.303  ; 7.303  ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 7.744  ; 7.744  ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 8.350  ; 8.350  ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 7.624  ; 7.624  ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 7.452  ; 7.452  ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 8.519  ; 8.519  ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 8.510  ; 8.510  ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 8.301  ; 8.301  ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 8.005  ; 8.005  ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 8.772  ; 8.772  ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 7.822  ; 7.822  ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 8.521  ; 8.521  ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 8.730  ; 8.730  ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 7.278  ; 7.278  ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 12.116 ; 12.116 ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 11.581 ; 11.581 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 11.371 ; 11.371 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 10.516 ; 10.516 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 10.147 ; 10.147 ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 10.262 ; 10.262 ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 11.631 ; 11.631 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 11.074 ; 11.074 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 11.384 ; 11.384 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 11.734 ; 11.734 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 11.303 ; 11.303 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 10.325 ; 10.325 ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 10.259 ; 10.259 ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 11.361 ; 11.361 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 11.052 ; 11.052 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 11.600 ; 11.600 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 11.532 ; 11.532 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 10.727 ; 10.727 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 9.791  ; 9.791  ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 11.044 ; 11.044 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 10.691 ; 10.691 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 11.955 ; 11.955 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 10.276 ; 10.276 ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 9.903  ; 9.903  ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 10.809 ; 10.809 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 10.684 ; 10.684 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 10.144 ; 10.144 ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 10.871 ; 10.871 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 9.872  ; 9.872  ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 10.690 ; 10.690 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 10.615 ; 10.615 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 10.327 ; 10.327 ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 10.102 ; 10.102 ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 10.991 ; 10.991 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 9.496  ; 9.496  ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 10.473 ; 10.473 ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 10.556 ; 10.556 ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 11.777 ; 11.777 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 10.819 ; 10.819 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 10.158 ; 10.158 ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 10.302 ; 10.302 ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 11.388 ; 11.388 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 10.744 ; 10.744 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 9.886  ; 9.886  ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 10.157 ; 10.157 ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 10.257 ; 10.257 ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 11.364 ; 11.364 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 10.368 ; 10.368 ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 10.566 ; 10.566 ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 10.383 ; 10.383 ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 10.093 ; 10.093 ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 11.588 ; 11.588 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 9.935  ; 9.935  ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 10.550 ; 10.550 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 10.750 ; 10.750 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 10.889 ; 10.889 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 9.989  ; 9.989  ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 10.592 ; 10.592 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 10.912 ; 10.912 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 10.931 ; 10.931 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 11.042 ; 11.042 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 10.842 ; 10.842 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 10.716 ; 10.716 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 11.547 ; 11.547 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 10.528 ; 10.528 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 11.022 ; 11.022 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 9.845  ; 9.845  ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 12.116 ; 12.116 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 9.772  ; 9.772  ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 10.277 ; 10.277 ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 11.447 ; 11.447 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 10.612 ; 10.612 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 9.878  ; 9.878  ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 11.739 ; 11.739 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 10.393 ; 10.393 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 10.084 ; 10.084 ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 10.713 ; 10.713 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 9.824  ; 9.824  ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 10.419 ; 10.419 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 10.544 ; 10.544 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 9.895  ; 9.895  ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 11.210 ; 11.210 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 10.249 ; 10.249 ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 11.045 ; 11.045 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 10.750 ; 10.750 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 10.924 ; 10.924 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 11.091 ; 11.091 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 11.264 ; 11.264 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 10.030 ; 10.030 ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 9.424  ; 9.424  ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 11.458 ; 11.458 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 10.717 ; 10.717 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 11.036 ; 11.036 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 10.438 ; 10.438 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 10.797 ; 10.797 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 10.972 ; 10.972 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 10.797 ; 10.797 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 9.894  ; 9.894  ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 9.463  ; 9.463  ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 10.473 ; 10.473 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 10.275 ; 10.275 ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 10.490 ; 10.490 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 10.500 ; 10.500 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 10.580 ; 10.580 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 10.161 ; 10.161 ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 10.954 ; 10.954 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 10.784 ; 10.784 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 11.443 ; 11.443 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 10.584 ; 10.584 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 9.706  ; 9.706  ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 10.910 ; 10.910 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 10.847 ; 10.847 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 10.365 ; 10.365 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 9.636  ; 9.636  ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 9.611  ; 9.611  ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 9.453  ; 9.453  ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 8.803  ; 8.803  ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 9.852  ; 9.852  ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 9.261  ; 9.261  ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 9.366  ; 9.366  ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 9.108  ; 9.108  ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 9.458  ; 9.458  ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 9.379  ; 9.379  ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 9.300  ; 9.300  ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 9.721  ; 9.721  ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 10.073 ; 10.073 ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 9.624  ; 9.624  ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 9.408  ; 9.408  ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 10.151 ; 10.151 ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 8.611  ; 8.611  ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 8.829  ; 8.829  ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 8.004  ; 8.004  ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 8.291  ; 8.291  ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 8.055  ; 8.055  ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 8.025  ; 8.025  ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 8.468  ; 8.468  ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 8.782  ; 8.782  ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 7.852  ; 7.852  ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 8.295  ; 8.295  ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 8.481  ; 8.481  ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 7.586  ; 7.586  ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 8.770  ; 8.770  ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 7.258  ; 7.258  ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 8.026  ; 8.026  ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 8.285  ; 8.285  ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 10.467 ; 10.467 ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 10.467 ; 10.467 ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 9.717  ; 9.717  ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 9.697  ; 9.697  ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 9.624  ; 9.624  ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 10.127 ; 10.127 ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 10.062 ; 10.062 ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 10.157 ; 10.157 ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 9.929  ; 9.929  ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 10.259 ; 10.259 ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 10.200 ; 10.200 ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 10.081 ; 10.081 ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 9.487  ; 9.487  ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 9.858  ; 9.858  ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 9.850  ; 9.850  ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 10.199 ; 10.199 ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 10.290 ; 10.290 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 10.437 ; 10.437 ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 10.437 ; 10.437 ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 9.727  ; 9.727  ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 9.697  ; 9.697  ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 9.604  ; 9.604  ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 10.127 ; 10.127 ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 10.062 ; 10.062 ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 10.167 ; 10.167 ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 9.909  ; 9.909  ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 10.259 ; 10.259 ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 10.180 ; 10.180 ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 10.101 ; 10.101 ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 9.487  ; 9.487  ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 9.858  ; 9.858  ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 9.605  ; 9.605  ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 10.209 ; 10.209 ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 10.320 ; 10.320 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 10.343 ; 10.343 ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 9.156  ; 9.156  ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 9.099  ; 9.099  ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 8.631  ; 8.631  ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.881  ; 7.881  ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 9.691  ; 9.691  ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 9.148  ; 9.148  ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.449  ; 9.449  ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 9.357  ; 9.357  ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 8.640  ; 8.640  ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 8.328  ; 8.328  ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 9.114  ; 9.114  ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.619  ; 8.619  ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 9.304  ; 9.304  ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 9.270  ; 9.270  ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.394  ; 9.394  ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 10.343 ; 10.343 ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 8.858  ; 8.858  ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 9.597  ; 9.597  ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 9.213  ; 9.213  ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.675  ; 8.675  ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 8.554  ; 8.554  ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 9.243  ; 9.243  ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 9.048  ; 9.048  ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.830  ; 8.830  ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 9.062  ; 9.062  ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.465  ; 8.465  ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.602  ; 8.602  ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.899  ; 9.899  ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 9.269  ; 9.269  ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 8.563  ; 8.563  ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 9.399  ; 9.399  ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.828  ; 8.828  ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 8.375  ; 8.375  ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 8.153  ; 8.153  ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 8.292  ; 8.292  ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 9.166  ; 9.166  ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 8.424  ; 8.424  ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.746  ; 8.746  ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 8.174  ; 8.174  ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 8.146  ; 8.146  ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.656  ; 8.656  ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 9.003  ; 9.003  ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 9.386  ; 9.386  ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 8.083  ; 8.083  ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.693  ; 8.693  ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.893  ; 8.893  ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.777  ; 8.777  ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.954  ; 8.954  ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.955  ; 8.955  ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.532  ; 8.532  ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.426  ; 9.426  ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 8.354  ; 8.354  ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.116 ; 10.116 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 8.172  ; 8.172  ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.845  ; 8.845  ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.592  ; 9.592  ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 8.283  ; 8.283  ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 10.284 ; 10.284 ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.932  ; 8.932  ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.979  ; 8.979  ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.556  ; 8.556  ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 8.251  ; 8.251  ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 9.358  ; 9.358  ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 9.194  ; 9.194  ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.749  ; 8.749  ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 9.313  ; 9.313  ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.300  ; 9.300  ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 8.659  ; 8.659  ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.996  ; 7.996  ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.743  ; 9.743  ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 9.318  ; 9.318  ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.476  ; 8.476  ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 9.079  ; 9.079  ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 9.033  ; 9.033  ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.874  ; 8.874  ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.850  ; 8.850  ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.755  ; 8.755  ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.767  ; 8.767  ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 9.086  ; 9.086  ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.556  ; 8.556  ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 9.331  ; 9.331  ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 9.033  ; 9.033  ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 9.242  ; 9.242  ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 9.572  ; 9.572  ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 10.116 ; 10.116 ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 8.882  ; 8.882  ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 8.672  ; 8.672  ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 7.817  ; 7.817  ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 7.448  ; 7.448  ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 7.563  ; 7.563  ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 8.932  ; 8.932  ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 8.375  ; 8.375  ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 8.685  ; 8.685  ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 9.035  ; 9.035  ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 8.604  ; 8.604  ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 7.626  ; 7.626  ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 7.560  ; 7.560  ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 8.662  ; 8.662  ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 8.353  ; 8.353  ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 8.901  ; 8.901  ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 8.833  ; 8.833  ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 8.703  ; 8.703  ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 7.767  ; 7.767  ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 9.020  ; 9.020  ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 8.667  ; 8.667  ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 9.931  ; 9.931  ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 7.879  ; 7.879  ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 8.785  ; 8.785  ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 8.660  ; 8.660  ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 8.120  ; 8.120  ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 8.847  ; 8.847  ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 7.848  ; 7.848  ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 8.666  ; 8.666  ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 8.591  ; 8.591  ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 8.303  ; 8.303  ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 8.519  ; 8.519  ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 7.024  ; 7.024  ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 8.001  ; 8.001  ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 9.305  ; 9.305  ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 8.347  ; 8.347  ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 7.686  ; 7.686  ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 7.830  ; 7.830  ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 8.916  ; 8.916  ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 8.272  ; 8.272  ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 7.414  ; 7.414  ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 7.685  ; 7.685  ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 7.785  ; 7.785  ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 8.892  ; 8.892  ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 7.896  ; 7.896  ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 8.094  ; 8.094  ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 8.078  ; 8.078  ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 7.788  ; 7.788  ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 9.283  ; 9.283  ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 7.630  ; 7.630  ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 8.245  ; 8.245  ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 8.445  ; 8.445  ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 8.584  ; 8.584  ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 7.684  ; 7.684  ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 8.287  ; 8.287  ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 8.607  ; 8.607  ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 8.626  ; 8.626  ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 8.737  ; 8.737  ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 8.537  ; 8.537  ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 8.411  ; 8.411  ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 9.242  ; 9.242  ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 8.223  ; 8.223  ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 9.022  ; 9.022  ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 7.845  ; 7.845  ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 10.116 ; 10.116 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 7.772  ; 7.772  ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 8.277  ; 8.277  ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 9.447  ; 9.447  ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 8.612  ; 8.612  ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 7.878  ; 7.878  ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 9.739  ; 9.739  ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 8.393  ; 8.393  ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 8.084  ; 8.084  ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 7.824  ; 7.824  ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 8.419  ; 8.419  ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 8.544  ; 8.544  ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 7.895  ; 7.895  ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 8.951  ; 8.951  ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 7.990  ; 7.990  ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 8.786  ; 8.786  ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 8.491  ; 8.491  ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 8.665  ; 8.665  ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 8.832  ; 8.832  ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 9.005  ; 9.005  ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 7.771  ; 7.771  ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 7.165  ; 7.165  ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 9.199  ; 9.199  ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 8.458  ; 8.458  ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 8.777  ; 8.777  ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 8.179  ; 8.179  ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 8.713  ; 8.713  ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 8.538  ; 8.538  ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 7.871  ; 7.871  ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 7.440  ; 7.440  ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 8.450  ; 8.450  ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 8.252  ; 8.252  ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 8.467  ; 8.467  ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 8.477  ; 8.477  ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 8.557  ; 8.557  ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 8.138  ; 8.138  ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 8.931  ; 8.931  ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 8.761  ; 8.761  ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 9.420  ; 9.420  ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 8.561  ; 8.561  ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 7.683  ; 7.683  ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 8.887  ; 8.887  ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 8.824  ; 8.824  ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 8.342  ; 8.342  ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.772  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 5.742  ;        ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 6.674  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.674  ; 6.674  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 6.644  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 6.644  ; 6.644  ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.840  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 5.860  ;        ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 6.443  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.443  ; 6.443  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 6.463  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 6.463  ; 6.463  ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.087  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.097  ;        ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.613  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.613  ; 6.613  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.623  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 6.623  ; 6.623  ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.865  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 5.845  ;        ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 6.690  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.690  ; 6.690  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 6.670  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 6.670  ; 6.670  ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.303  ;        ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 6.810  ; 6.810  ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.872  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 6.882  ;        ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 7.110  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.110  ; 7.110  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 7.120  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 7.120  ; 7.120  ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.394  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 6.374  ;        ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 7.135  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.135  ; 7.135  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 7.115  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 7.115  ; 7.115  ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.235  ;        ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 6.677  ; 6.677  ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.017  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 6.997  ;        ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.931  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.931  ; 7.931  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 7.911  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 7.911  ; 7.911  ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.009  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 7.009  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.311  ; 7.009  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 5.113  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 7.448  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 7.448  ; 7.448  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 5.920  ;        ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 7.386  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.386  ; 7.386  ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.584  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.584  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.474  ; 6.584  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.468  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.959  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.959  ; 5.959  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.757  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 6.350  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.350  ; 6.350  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.735  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 7.098  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.098  ; 7.098  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 5.138  ;        ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 6.795  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 6.795  ; 6.795  ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.612  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.942  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.942  ; 5.942  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.977  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 6.242  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.242  ; 6.242  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 5.359  ;        ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 6.344  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 6.344  ; 6.344  ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.731  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 7.023  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.023  ; 7.023  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 7.698  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 8.106  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 8.106  ; 8.106  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.417  ;        ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.688  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 7.688  ; 7.688  ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.339  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.616  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.616  ; 5.616  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.851  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 5.432  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.432  ; 5.432  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 5.783  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 6.219  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.219  ; 6.219  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 6.800  ;        ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 7.152  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 7.152  ; 7.152  ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 5.556  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 6.049  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.049  ; 6.049  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.092  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.411  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 6.411  ; 6.411  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.567  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.882  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.882  ; 5.882  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 6.025  ;        ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 7.277  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 7.277  ; 7.277  ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.137  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.884  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 5.884  ; 5.884  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 6.468  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 7.028  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 7.028  ; 7.028  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 4.854  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 5.313  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 5.313  ; 5.313  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.057  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.510  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 6.510  ; 6.510  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.584  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.770  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 5.770  ; 5.770  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 5.690  ;        ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 6.518  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 6.518  ; 6.518  ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+--------+--------+------------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                           ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Data Port          ; Clock Port                                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                           ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+
; Result[*]          ; clock                                                     ; 3.983 ; 3.983 ; Rise       ; clock                                                     ;
;  Result[0]         ; clock                                                     ; 4.779 ; 4.779 ; Rise       ; clock                                                     ;
;  Result[1]         ; clock                                                     ; 4.364 ; 4.364 ; Rise       ; clock                                                     ;
;  Result[2]         ; clock                                                     ; 4.230 ; 4.230 ; Rise       ; clock                                                     ;
;  Result[3]         ; clock                                                     ; 3.983 ; 3.983 ; Rise       ; clock                                                     ;
;  Result[4]         ; clock                                                     ; 4.238 ; 4.238 ; Rise       ; clock                                                     ;
;  Result[5]         ; clock                                                     ; 4.839 ; 4.839 ; Rise       ; clock                                                     ;
;  Result[6]         ; clock                                                     ; 4.094 ; 4.094 ; Rise       ; clock                                                     ;
;  Result[7]         ; clock                                                     ; 4.003 ; 4.003 ; Rise       ; clock                                                     ;
;  Result[8]         ; clock                                                     ; 4.118 ; 4.118 ; Rise       ; clock                                                     ;
;  Result[9]         ; clock                                                     ; 4.196 ; 4.196 ; Rise       ; clock                                                     ;
;  Result[10]        ; clock                                                     ; 4.512 ; 4.512 ; Rise       ; clock                                                     ;
;  Result[11]        ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  Result[12]        ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  Result[13]        ; clock                                                     ; 4.168 ; 4.168 ; Rise       ; clock                                                     ;
;  Result[14]        ; clock                                                     ; 4.600 ; 4.600 ; Rise       ; clock                                                     ;
;  Result[15]        ; clock                                                     ; 4.344 ; 4.344 ; Rise       ; clock                                                     ;
; dataAD[*]          ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  dataAD[0]         ; clock                                                     ; 4.443 ; 4.443 ; Rise       ; clock                                                     ;
;  dataAD[1]         ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  dataAD[2]         ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  dataAD[3]         ; clock                                                     ; 4.151 ; 4.151 ; Rise       ; clock                                                     ;
;  dataAD[4]         ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  dataAD[5]         ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  dataAD[6]         ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  dataAD[7]         ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  dataAD[8]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  dataAD[9]         ; clock                                                     ; 4.085 ; 4.085 ; Rise       ; clock                                                     ;
;  dataAD[10]        ; clock                                                     ; 4.300 ; 4.300 ; Rise       ; clock                                                     ;
;  dataAD[11]        ; clock                                                     ; 4.507 ; 4.507 ; Rise       ; clock                                                     ;
;  dataAD[12]        ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  dataAD[13]        ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  dataAD[14]        ; clock                                                     ; 4.578 ; 4.578 ; Rise       ; clock                                                     ;
;  dataAD[15]        ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 4.427 ; 4.427 ; Rise       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.056 ; 4.056 ; Rise       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.048 ; 4.048 ; Rise       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 3.994 ; 3.994 ; Rise       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.160 ; 4.160 ; Rise       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 4.314 ; 4.314 ; Rise       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 4.244 ; 4.244 ; Rise       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 4.234 ; 4.234 ; Rise       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.156 ; 4.156 ; Rise       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 4.218 ; 4.218 ; Rise       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 4.282 ; 4.282 ; Rise       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 4.258 ; 4.258 ; Rise       ; clock                                                     ;
; printCode[*]       ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  printCode[0]      ; clock                                                     ; 4.453 ; 4.453 ; Rise       ; clock                                                     ;
;  printCode[1]      ; clock                                                     ; 4.286 ; 4.286 ; Rise       ; clock                                                     ;
;  printCode[2]      ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  printCode[3]      ; clock                                                     ; 4.131 ; 4.131 ; Rise       ; clock                                                     ;
;  printCode[4]      ; clock                                                     ; 4.326 ; 4.326 ; Rise       ; clock                                                     ;
;  printCode[5]      ; clock                                                     ; 4.471 ; 4.471 ; Rise       ; clock                                                     ;
;  printCode[6]      ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
;  printCode[7]      ; clock                                                     ; 4.017 ; 4.017 ; Rise       ; clock                                                     ;
;  printCode[8]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printCode[9]      ; clock                                                     ; 4.075 ; 4.075 ; Rise       ; clock                                                     ;
;  printCode[10]     ; clock                                                     ; 4.330 ; 4.330 ; Rise       ; clock                                                     ;
;  printCode[11]     ; clock                                                     ; 4.537 ; 4.537 ; Rise       ; clock                                                     ;
;  printCode[12]     ; clock                                                     ; 4.180 ; 4.180 ; Rise       ; clock                                                     ;
;  printCode[13]     ; clock                                                     ; 4.184 ; 4.184 ; Rise       ; clock                                                     ;
;  printCode[14]     ; clock                                                     ; 4.588 ; 4.588 ; Rise       ; clock                                                     ;
;  printCode[15]     ; clock                                                     ; 4.700 ; 4.700 ; Rise       ; clock                                                     ;
; printData[*]       ; clock                                                     ; 4.067 ; 4.067 ; Rise       ; clock                                                     ;
;  printData[0]      ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  printData[1]      ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  printData[2]      ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  printData[3]      ; clock                                                     ; 4.504 ; 4.504 ; Rise       ; clock                                                     ;
;  printData[4]      ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  printData[5]      ; clock                                                     ; 4.467 ; 4.467 ; Rise       ; clock                                                     ;
;  printData[6]      ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  printData[7]      ; clock                                                     ; 4.718 ; 4.718 ; Rise       ; clock                                                     ;
;  printData[8]      ; clock                                                     ; 4.302 ; 4.302 ; Rise       ; clock                                                     ;
;  printData[9]      ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  printData[10]     ; clock                                                     ; 4.670 ; 4.670 ; Rise       ; clock                                                     ;
;  printData[11]     ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  printData[12]     ; clock                                                     ; 4.720 ; 4.720 ; Rise       ; clock                                                     ;
;  printData[13]     ; clock                                                     ; 4.067 ; 4.067 ; Rise       ; clock                                                     ;
;  printData[14]     ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  printData[15]     ; clock                                                     ; 4.561 ; 4.561 ; Rise       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  regOUT[16]        ; clock                                                     ; 5.598 ; 5.598 ; Rise       ; clock                                                     ;
;  regOUT[17]        ; clock                                                     ; 5.550 ; 5.550 ; Rise       ; clock                                                     ;
;  regOUT[18]        ; clock                                                     ; 5.146 ; 5.146 ; Rise       ; clock                                                     ;
;  regOUT[19]        ; clock                                                     ; 4.999 ; 4.999 ; Rise       ; clock                                                     ;
;  regOUT[20]        ; clock                                                     ; 5.034 ; 5.034 ; Rise       ; clock                                                     ;
;  regOUT[21]        ; clock                                                     ; 5.688 ; 5.688 ; Rise       ; clock                                                     ;
;  regOUT[22]        ; clock                                                     ; 5.346 ; 5.346 ; Rise       ; clock                                                     ;
;  regOUT[23]        ; clock                                                     ; 5.548 ; 5.548 ; Rise       ; clock                                                     ;
;  regOUT[24]        ; clock                                                     ; 5.748 ; 5.748 ; Rise       ; clock                                                     ;
;  regOUT[25]        ; clock                                                     ; 5.485 ; 5.485 ; Rise       ; clock                                                     ;
;  regOUT[26]        ; clock                                                     ; 5.082 ; 5.082 ; Rise       ; clock                                                     ;
;  regOUT[27]        ; clock                                                     ; 5.011 ; 5.011 ; Rise       ; clock                                                     ;
;  regOUT[28]        ; clock                                                     ; 5.549 ; 5.549 ; Rise       ; clock                                                     ;
;  regOUT[29]        ; clock                                                     ; 5.379 ; 5.379 ; Rise       ; clock                                                     ;
;  regOUT[30]        ; clock                                                     ; 5.740 ; 5.740 ; Rise       ; clock                                                     ;
;  regOUT[31]        ; clock                                                     ; 5.579 ; 5.579 ; Rise       ; clock                                                     ;
;  regOUT[32]        ; clock                                                     ; 5.338 ; 5.338 ; Rise       ; clock                                                     ;
;  regOUT[33]        ; clock                                                     ; 4.874 ; 4.874 ; Rise       ; clock                                                     ;
;  regOUT[34]        ; clock                                                     ; 5.574 ; 5.574 ; Rise       ; clock                                                     ;
;  regOUT[35]        ; clock                                                     ; 5.336 ; 5.336 ; Rise       ; clock                                                     ;
;  regOUT[36]        ; clock                                                     ; 6.012 ; 6.012 ; Rise       ; clock                                                     ;
;  regOUT[37]        ; clock                                                     ; 5.099 ; 5.099 ; Rise       ; clock                                                     ;
;  regOUT[38]        ; clock                                                     ; 4.944 ; 4.944 ; Rise       ; clock                                                     ;
;  regOUT[39]        ; clock                                                     ; 5.376 ; 5.376 ; Rise       ; clock                                                     ;
;  regOUT[40]        ; clock                                                     ; 5.353 ; 5.353 ; Rise       ; clock                                                     ;
;  regOUT[41]        ; clock                                                     ; 5.073 ; 5.073 ; Rise       ; clock                                                     ;
;  regOUT[42]        ; clock                                                     ; 5.326 ; 5.326 ; Rise       ; clock                                                     ;
;  regOUT[43]        ; clock                                                     ; 4.967 ; 4.967 ; Rise       ; clock                                                     ;
;  regOUT[44]        ; clock                                                     ; 5.294 ; 5.294 ; Rise       ; clock                                                     ;
;  regOUT[45]        ; clock                                                     ; 5.203 ; 5.203 ; Rise       ; clock                                                     ;
;  regOUT[46]        ; clock                                                     ; 5.152 ; 5.152 ; Rise       ; clock                                                     ;
;  regOUT[47]        ; clock                                                     ; 5.037 ; 5.037 ; Rise       ; clock                                                     ;
;  regOUT[48]        ; clock                                                     ; 5.281 ; 5.281 ; Rise       ; clock                                                     ;
;  regOUT[49]        ; clock                                                     ; 4.665 ; 4.665 ; Rise       ; clock                                                     ;
;  regOUT[50]        ; clock                                                     ; 5.120 ; 5.120 ; Rise       ; clock                                                     ;
;  regOUT[51]        ; clock                                                     ; 5.143 ; 5.143 ; Rise       ; clock                                                     ;
;  regOUT[52]        ; clock                                                     ; 5.834 ; 5.834 ; Rise       ; clock                                                     ;
;  regOUT[53]        ; clock                                                     ; 5.208 ; 5.208 ; Rise       ; clock                                                     ;
;  regOUT[54]        ; clock                                                     ; 4.970 ; 4.970 ; Rise       ; clock                                                     ;
;  regOUT[55]        ; clock                                                     ; 5.035 ; 5.035 ; Rise       ; clock                                                     ;
;  regOUT[56]        ; clock                                                     ; 5.547 ; 5.547 ; Rise       ; clock                                                     ;
;  regOUT[57]        ; clock                                                     ; 5.213 ; 5.213 ; Rise       ; clock                                                     ;
;  regOUT[58]        ; clock                                                     ; 4.810 ; 4.810 ; Rise       ; clock                                                     ;
;  regOUT[59]        ; clock                                                     ; 4.950 ; 4.950 ; Rise       ; clock                                                     ;
;  regOUT[60]        ; clock                                                     ; 5.004 ; 5.004 ; Rise       ; clock                                                     ;
;  regOUT[61]        ; clock                                                     ; 5.464 ; 5.464 ; Rise       ; clock                                                     ;
;  regOUT[62]        ; clock                                                     ; 5.059 ; 5.059 ; Rise       ; clock                                                     ;
;  regOUT[63]        ; clock                                                     ; 5.152 ; 5.152 ; Rise       ; clock                                                     ;
;  regOUT[64]        ; clock                                                     ; 5.079 ; 5.079 ; Rise       ; clock                                                     ;
;  regOUT[65]        ; clock                                                     ; 4.974 ; 4.974 ; Rise       ; clock                                                     ;
;  regOUT[66]        ; clock                                                     ; 5.707 ; 5.707 ; Rise       ; clock                                                     ;
;  regOUT[67]        ; clock                                                     ; 4.910 ; 4.910 ; Rise       ; clock                                                     ;
;  regOUT[68]        ; clock                                                     ; 5.218 ; 5.218 ; Rise       ; clock                                                     ;
;  regOUT[69]        ; clock                                                     ; 5.226 ; 5.226 ; Rise       ; clock                                                     ;
;  regOUT[70]        ; clock                                                     ; 5.412 ; 5.412 ; Rise       ; clock                                                     ;
;  regOUT[71]        ; clock                                                     ; 4.928 ; 4.928 ; Rise       ; clock                                                     ;
;  regOUT[72]        ; clock                                                     ; 5.249 ; 5.249 ; Rise       ; clock                                                     ;
;  regOUT[73]        ; clock                                                     ; 5.386 ; 5.386 ; Rise       ; clock                                                     ;
;  regOUT[74]        ; clock                                                     ; 5.384 ; 5.384 ; Rise       ; clock                                                     ;
;  regOUT[75]        ; clock                                                     ; 5.354 ; 5.354 ; Rise       ; clock                                                     ;
;  regOUT[76]        ; clock                                                     ; 5.266 ; 5.266 ; Rise       ; clock                                                     ;
;  regOUT[77]        ; clock                                                     ; 5.219 ; 5.219 ; Rise       ; clock                                                     ;
;  regOUT[78]        ; clock                                                     ; 5.699 ; 5.699 ; Rise       ; clock                                                     ;
;  regOUT[79]        ; clock                                                     ; 5.191 ; 5.191 ; Rise       ; clock                                                     ;
;  regOUT[80]        ; clock                                                     ; 5.414 ; 5.414 ; Rise       ; clock                                                     ;
;  regOUT[81]        ; clock                                                     ; 4.907 ; 4.907 ; Rise       ; clock                                                     ;
;  regOUT[82]        ; clock                                                     ; 6.081 ; 6.081 ; Rise       ; clock                                                     ;
;  regOUT[83]        ; clock                                                     ; 4.891 ; 4.891 ; Rise       ; clock                                                     ;
;  regOUT[84]        ; clock                                                     ; 5.124 ; 5.124 ; Rise       ; clock                                                     ;
;  regOUT[85]        ; clock                                                     ; 5.699 ; 5.699 ; Rise       ; clock                                                     ;
;  regOUT[86]        ; clock                                                     ; 5.210 ; 5.210 ; Rise       ; clock                                                     ;
;  regOUT[87]        ; clock                                                     ; 4.936 ; 4.936 ; Rise       ; clock                                                     ;
;  regOUT[88]        ; clock                                                     ; 5.852 ; 5.852 ; Rise       ; clock                                                     ;
;  regOUT[89]        ; clock                                                     ; 5.185 ; 5.185 ; Rise       ; clock                                                     ;
;  regOUT[90]        ; clock                                                     ; 5.001 ; 5.001 ; Rise       ; clock                                                     ;
;  regOUT[91]        ; clock                                                     ; 5.281 ; 5.281 ; Rise       ; clock                                                     ;
;  regOUT[92]        ; clock                                                     ; 4.920 ; 4.920 ; Rise       ; clock                                                     ;
;  regOUT[93]        ; clock                                                     ; 5.171 ; 5.171 ; Rise       ; clock                                                     ;
;  regOUT[94]        ; clock                                                     ; 5.218 ; 5.218 ; Rise       ; clock                                                     ;
;  regOUT[95]        ; clock                                                     ; 4.944 ; 4.944 ; Rise       ; clock                                                     ;
;  regOUT[96]        ; clock                                                     ; 5.500 ; 5.500 ; Rise       ; clock                                                     ;
;  regOUT[97]        ; clock                                                     ; 5.118 ; 5.118 ; Rise       ; clock                                                     ;
;  regOUT[98]        ; clock                                                     ; 5.509 ; 5.509 ; Rise       ; clock                                                     ;
;  regOUT[99]        ; clock                                                     ; 5.457 ; 5.457 ; Rise       ; clock                                                     ;
;  regOUT[100]       ; clock                                                     ; 5.421 ; 5.421 ; Rise       ; clock                                                     ;
;  regOUT[101]       ; clock                                                     ; 5.457 ; 5.457 ; Rise       ; clock                                                     ;
;  regOUT[102]       ; clock                                                     ; 5.600 ; 5.600 ; Rise       ; clock                                                     ;
;  regOUT[103]       ; clock                                                     ; 5.025 ; 5.025 ; Rise       ; clock                                                     ;
;  regOUT[104]       ; clock                                                     ; 4.748 ; 4.748 ; Rise       ; clock                                                     ;
;  regOUT[105]       ; clock                                                     ; 5.716 ; 5.716 ; Rise       ; clock                                                     ;
;  regOUT[106]       ; clock                                                     ; 5.358 ; 5.358 ; Rise       ; clock                                                     ;
;  regOUT[107]       ; clock                                                     ; 5.417 ; 5.417 ; Rise       ; clock                                                     ;
;  regOUT[108]       ; clock                                                     ; 5.191 ; 5.191 ; Rise       ; clock                                                     ;
;  regOUT[109]       ; clock                                                     ; 5.343 ; 5.343 ; Rise       ; clock                                                     ;
;  regOUT[110]       ; clock                                                     ; 5.417 ; 5.417 ; Rise       ; clock                                                     ;
;  regOUT[111]       ; clock                                                     ; 5.383 ; 5.383 ; Rise       ; clock                                                     ;
;  regOUT[112]       ; clock                                                     ; 4.949 ; 4.949 ; Rise       ; clock                                                     ;
;  regOUT[113]       ; clock                                                     ; 4.749 ; 4.749 ; Rise       ; clock                                                     ;
;  regOUT[114]       ; clock                                                     ; 5.223 ; 5.223 ; Rise       ; clock                                                     ;
;  regOUT[115]       ; clock                                                     ; 5.148 ; 5.148 ; Rise       ; clock                                                     ;
;  regOUT[116]       ; clock                                                     ; 5.223 ; 5.223 ; Rise       ; clock                                                     ;
;  regOUT[117]       ; clock                                                     ; 5.253 ; 5.253 ; Rise       ; clock                                                     ;
;  regOUT[118]       ; clock                                                     ; 5.185 ; 5.185 ; Rise       ; clock                                                     ;
;  regOUT[119]       ; clock                                                     ; 5.072 ; 5.072 ; Rise       ; clock                                                     ;
;  regOUT[120]       ; clock                                                     ; 5.447 ; 5.447 ; Rise       ; clock                                                     ;
;  regOUT[121]       ; clock                                                     ; 5.376 ; 5.376 ; Rise       ; clock                                                     ;
;  regOUT[122]       ; clock                                                     ; 5.658 ; 5.658 ; Rise       ; clock                                                     ;
;  regOUT[123]       ; clock                                                     ; 5.321 ; 5.321 ; Rise       ; clock                                                     ;
;  regOUT[124]       ; clock                                                     ; 4.861 ; 4.861 ; Rise       ; clock                                                     ;
;  regOUT[125]       ; clock                                                     ; 5.446 ; 5.446 ; Rise       ; clock                                                     ;
;  regOUT[126]       ; clock                                                     ; 5.332 ; 5.332 ; Rise       ; clock                                                     ;
;  regOUT[127]       ; clock                                                     ; 5.168 ; 5.168 ; Rise       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 4.397 ; 4.397 ; Rise       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.066 ; 4.066 ; Rise       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.048 ; 4.048 ; Rise       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 3.974 ; 3.974 ; Rise       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 4.295 ; 4.295 ; Rise       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 4.305 ; 4.305 ; Rise       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.140 ; 4.140 ; Rise       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 4.314 ; 4.314 ; Rise       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 4.224 ; 4.224 ; Rise       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 4.254 ; 4.254 ; Rise       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 3.961 ; 3.961 ; Rise       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.156 ; 4.156 ; Rise       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.101 ; 4.101 ; Rise       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 4.292 ; 4.292 ; Rise       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 4.288 ; 4.288 ; Rise       ; clock                                                     ;
; toData[*]          ; clock                                                     ; 4.047 ; 4.047 ; Rise       ; clock                                                     ;
;  toData[0]         ; clock                                                     ; 4.709 ; 4.709 ; Rise       ; clock                                                     ;
;  toData[1]         ; clock                                                     ; 4.790 ; 4.790 ; Rise       ; clock                                                     ;
;  toData[2]         ; clock                                                     ; 4.423 ; 4.423 ; Rise       ; clock                                                     ;
;  toData[3]         ; clock                                                     ; 4.494 ; 4.494 ; Rise       ; clock                                                     ;
;  toData[4]         ; clock                                                     ; 4.389 ; 4.389 ; Rise       ; clock                                                     ;
;  toData[5]         ; clock                                                     ; 4.487 ; 4.487 ; Rise       ; clock                                                     ;
;  toData[6]         ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[7]         ; clock                                                     ; 4.728 ; 4.728 ; Rise       ; clock                                                     ;
;  toData[8]         ; clock                                                     ; 4.332 ; 4.332 ; Rise       ; clock                                                     ;
;  toData[9]         ; clock                                                     ; 4.595 ; 4.595 ; Rise       ; clock                                                     ;
;  toData[10]        ; clock                                                     ; 4.630 ; 4.630 ; Rise       ; clock                                                     ;
;  toData[11]        ; clock                                                     ; 4.257 ; 4.257 ; Rise       ; clock                                                     ;
;  toData[12]        ; clock                                                     ; 4.760 ; 4.760 ; Rise       ; clock                                                     ;
;  toData[13]        ; clock                                                     ; 4.047 ; 4.047 ; Rise       ; clock                                                     ;
;  toData[14]        ; clock                                                     ; 4.387 ; 4.387 ; Rise       ; clock                                                     ;
;  toData[15]        ; clock                                                     ; 4.563 ; 4.563 ; Rise       ; clock                                                     ;
; instructionAD[*]   ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  instructionAD[0]  ; clock                                                     ; 4.427 ; 4.427 ; Fall       ; clock                                                     ;
;  instructionAD[1]  ; clock                                                     ; 4.056 ; 4.056 ; Fall       ; clock                                                     ;
;  instructionAD[2]  ; clock                                                     ; 4.048 ; 4.048 ; Fall       ; clock                                                     ;
;  instructionAD[3]  ; clock                                                     ; 3.994 ; 3.994 ; Fall       ; clock                                                     ;
;  instructionAD[4]  ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  instructionAD[5]  ; clock                                                     ; 4.257 ; 4.257 ; Fall       ; clock                                                     ;
;  instructionAD[6]  ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  instructionAD[7]  ; clock                                                     ; 4.160 ; 4.160 ; Fall       ; clock                                                     ;
;  instructionAD[8]  ; clock                                                     ; 4.314 ; 4.314 ; Fall       ; clock                                                     ;
;  instructionAD[9]  ; clock                                                     ; 4.244 ; 4.244 ; Fall       ; clock                                                     ;
;  instructionAD[10] ; clock                                                     ; 4.234 ; 4.234 ; Fall       ; clock                                                     ;
;  instructionAD[11] ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  instructionAD[12] ; clock                                                     ; 4.156 ; 4.156 ; Fall       ; clock                                                     ;
;  instructionAD[13] ; clock                                                     ; 4.218 ; 4.218 ; Fall       ; clock                                                     ;
;  instructionAD[14] ; clock                                                     ; 4.282 ; 4.282 ; Fall       ; clock                                                     ;
;  instructionAD[15] ; clock                                                     ; 4.258 ; 4.258 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  regOUT[128]       ; clock                                                     ; 4.397 ; 4.397 ; Fall       ; clock                                                     ;
;  regOUT[129]       ; clock                                                     ; 4.066 ; 4.066 ; Fall       ; clock                                                     ;
;  regOUT[130]       ; clock                                                     ; 4.048 ; 4.048 ; Fall       ; clock                                                     ;
;  regOUT[131]       ; clock                                                     ; 3.974 ; 3.974 ; Fall       ; clock                                                     ;
;  regOUT[132]       ; clock                                                     ; 4.295 ; 4.295 ; Fall       ; clock                                                     ;
;  regOUT[133]       ; clock                                                     ; 4.257 ; 4.257 ; Fall       ; clock                                                     ;
;  regOUT[134]       ; clock                                                     ; 4.305 ; 4.305 ; Fall       ; clock                                                     ;
;  regOUT[135]       ; clock                                                     ; 4.140 ; 4.140 ; Fall       ; clock                                                     ;
;  regOUT[136]       ; clock                                                     ; 4.314 ; 4.314 ; Fall       ; clock                                                     ;
;  regOUT[137]       ; clock                                                     ; 4.224 ; 4.224 ; Fall       ; clock                                                     ;
;  regOUT[138]       ; clock                                                     ; 4.254 ; 4.254 ; Fall       ; clock                                                     ;
;  regOUT[139]       ; clock                                                     ; 3.961 ; 3.961 ; Fall       ; clock                                                     ;
;  regOUT[140]       ; clock                                                     ; 4.156 ; 4.156 ; Fall       ; clock                                                     ;
;  regOUT[141]       ; clock                                                     ; 4.101 ; 4.101 ; Fall       ; clock                                                     ;
;  regOUT[142]       ; clock                                                     ; 4.292 ; 4.292 ; Fall       ; clock                                                     ;
;  regOUT[143]       ; clock                                                     ; 4.288 ; 4.288 ; Fall       ; clock                                                     ;
; regOUT[*]          ; clock2                                                    ; 3.600 ; 3.600 ; Rise       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.410 ; 4.410 ; Rise       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.362 ; 4.362 ; Rise       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 3.958 ; 3.958 ; Rise       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.811 ; 3.811 ; Rise       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Rise       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.500 ; 4.500 ; Rise       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Rise       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.360 ; 4.360 ; Rise       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.560 ; 4.560 ; Rise       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.297 ; 4.297 ; Rise       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 3.894 ; 3.894 ; Rise       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 3.823 ; 3.823 ; Rise       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.361 ; 4.361 ; Rise       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.191 ; 4.191 ; Rise       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Rise       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.391 ; 4.391 ; Rise       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.361 ; 4.361 ; Rise       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Rise       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.597 ; 4.597 ; Rise       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Rise       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.035 ; 5.035 ; Rise       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Rise       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 3.967 ; 3.967 ; Rise       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.399 ; 4.399 ; Rise       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.376 ; 4.376 ; Rise       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.096 ; 4.096 ; Rise       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 3.990 ; 3.990 ; Rise       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Rise       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.226 ; 4.226 ; Rise       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.175 ; 4.175 ; Rise       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.060 ; 4.060 ; Rise       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.216 ; 4.216 ; Rise       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Rise       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.055 ; 4.055 ; Rise       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.078 ; 4.078 ; Rise       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 4.769 ; 4.769 ; Rise       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.143 ; 4.143 ; Rise       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 3.905 ; 3.905 ; Rise       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Rise       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.482 ; 4.482 ; Rise       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.148 ; 4.148 ; Rise       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 3.745 ; 3.745 ; Rise       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 3.885 ; 3.885 ; Rise       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 3.939 ; 3.939 ; Rise       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.399 ; 4.399 ; Rise       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 3.994 ; 3.994 ; Rise       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Rise       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.057 ; 4.057 ; Rise       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 3.952 ; 3.952 ; Rise       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Rise       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 3.888 ; 3.888 ; Rise       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.196 ; 4.196 ; Rise       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.204 ; 4.204 ; Rise       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.390 ; 4.390 ; Rise       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 3.906 ; 3.906 ; Rise       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.227 ; 4.227 ; Rise       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.364 ; 4.364 ; Rise       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Rise       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.332 ; 4.332 ; Rise       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.244 ; 4.244 ; Rise       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.197 ; 4.197 ; Rise       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Rise       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.169 ; 4.169 ; Rise       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.460 ; 4.460 ; Rise       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 3.953 ; 3.953 ; Rise       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.117 ; 5.117 ; Rise       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 3.937 ; 3.937 ; Rise       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.170 ; 4.170 ; Rise       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.745 ; 4.745 ; Rise       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Rise       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 3.982 ; 3.982 ; Rise       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 4.898 ; 4.898 ; Rise       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.231 ; 4.231 ; Rise       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Rise       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.327 ; 4.327 ; Rise       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Rise       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.217 ; 4.217 ; Rise       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Rise       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 3.990 ; 3.990 ; Rise       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.432 ; 4.432 ; Rise       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Rise       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.441 ; 4.441 ; Rise       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Rise       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.353 ; 4.353 ; Rise       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.389 ; 4.389 ; Rise       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.532 ; 4.532 ; Rise       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 3.957 ; 3.957 ; Rise       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 3.680 ; 3.680 ; Rise       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.648 ; 4.648 ; Rise       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Rise       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.123 ; 4.123 ; Rise       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.275 ; 4.275 ; Rise       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.349 ; 4.349 ; Rise       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Rise       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Rise       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Rise       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.267 ; 4.267 ; Rise       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.192 ; 4.192 ; Rise       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.267 ; 4.267 ; Rise       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.297 ; 4.297 ; Rise       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.229 ; 4.229 ; Rise       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.116 ; 4.116 ; Rise       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.491 ; 4.491 ; Rise       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.420 ; 4.420 ; Rise       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Rise       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.365 ; 4.365 ; Rise       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Rise       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.490 ; 4.490 ; Rise       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Rise       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Rise       ; clock2                                                    ;
; regOUT[*]          ; clock2                                                    ; 3.600 ; 3.600 ; Fall       ; clock2                                                    ;
;  regOUT[16]        ; clock2                                                    ; 4.410 ; 4.410 ; Fall       ; clock2                                                    ;
;  regOUT[17]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[18]        ; clock2                                                    ; 3.958 ; 3.958 ; Fall       ; clock2                                                    ;
;  regOUT[19]        ; clock2                                                    ; 3.811 ; 3.811 ; Fall       ; clock2                                                    ;
;  regOUT[20]        ; clock2                                                    ; 3.846 ; 3.846 ; Fall       ; clock2                                                    ;
;  regOUT[21]        ; clock2                                                    ; 4.500 ; 4.500 ; Fall       ; clock2                                                    ;
;  regOUT[22]        ; clock2                                                    ; 4.158 ; 4.158 ; Fall       ; clock2                                                    ;
;  regOUT[23]        ; clock2                                                    ; 4.360 ; 4.360 ; Fall       ; clock2                                                    ;
;  regOUT[24]        ; clock2                                                    ; 4.560 ; 4.560 ; Fall       ; clock2                                                    ;
;  regOUT[25]        ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[26]        ; clock2                                                    ; 3.894 ; 3.894 ; Fall       ; clock2                                                    ;
;  regOUT[27]        ; clock2                                                    ; 3.823 ; 3.823 ; Fall       ; clock2                                                    ;
;  regOUT[28]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[29]        ; clock2                                                    ; 4.191 ; 4.191 ; Fall       ; clock2                                                    ;
;  regOUT[30]        ; clock2                                                    ; 4.552 ; 4.552 ; Fall       ; clock2                                                    ;
;  regOUT[31]        ; clock2                                                    ; 4.391 ; 4.391 ; Fall       ; clock2                                                    ;
;  regOUT[32]        ; clock2                                                    ; 4.361 ; 4.361 ; Fall       ; clock2                                                    ;
;  regOUT[33]        ; clock2                                                    ; 3.897 ; 3.897 ; Fall       ; clock2                                                    ;
;  regOUT[34]        ; clock2                                                    ; 4.597 ; 4.597 ; Fall       ; clock2                                                    ;
;  regOUT[35]        ; clock2                                                    ; 4.359 ; 4.359 ; Fall       ; clock2                                                    ;
;  regOUT[36]        ; clock2                                                    ; 5.035 ; 5.035 ; Fall       ; clock2                                                    ;
;  regOUT[37]        ; clock2                                                    ; 4.122 ; 4.122 ; Fall       ; clock2                                                    ;
;  regOUT[38]        ; clock2                                                    ; 3.967 ; 3.967 ; Fall       ; clock2                                                    ;
;  regOUT[39]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[40]        ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[41]        ; clock2                                                    ; 4.096 ; 4.096 ; Fall       ; clock2                                                    ;
;  regOUT[42]        ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[43]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[44]        ; clock2                                                    ; 4.317 ; 4.317 ; Fall       ; clock2                                                    ;
;  regOUT[45]        ; clock2                                                    ; 4.226 ; 4.226 ; Fall       ; clock2                                                    ;
;  regOUT[46]        ; clock2                                                    ; 4.175 ; 4.175 ; Fall       ; clock2                                                    ;
;  regOUT[47]        ; clock2                                                    ; 4.060 ; 4.060 ; Fall       ; clock2                                                    ;
;  regOUT[48]        ; clock2                                                    ; 4.216 ; 4.216 ; Fall       ; clock2                                                    ;
;  regOUT[49]        ; clock2                                                    ; 3.600 ; 3.600 ; Fall       ; clock2                                                    ;
;  regOUT[50]        ; clock2                                                    ; 4.055 ; 4.055 ; Fall       ; clock2                                                    ;
;  regOUT[51]        ; clock2                                                    ; 4.078 ; 4.078 ; Fall       ; clock2                                                    ;
;  regOUT[52]        ; clock2                                                    ; 4.769 ; 4.769 ; Fall       ; clock2                                                    ;
;  regOUT[53]        ; clock2                                                    ; 4.143 ; 4.143 ; Fall       ; clock2                                                    ;
;  regOUT[54]        ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[55]        ; clock2                                                    ; 3.970 ; 3.970 ; Fall       ; clock2                                                    ;
;  regOUT[56]        ; clock2                                                    ; 4.482 ; 4.482 ; Fall       ; clock2                                                    ;
;  regOUT[57]        ; clock2                                                    ; 4.148 ; 4.148 ; Fall       ; clock2                                                    ;
;  regOUT[58]        ; clock2                                                    ; 3.745 ; 3.745 ; Fall       ; clock2                                                    ;
;  regOUT[59]        ; clock2                                                    ; 3.885 ; 3.885 ; Fall       ; clock2                                                    ;
;  regOUT[60]        ; clock2                                                    ; 3.939 ; 3.939 ; Fall       ; clock2                                                    ;
;  regOUT[61]        ; clock2                                                    ; 4.399 ; 4.399 ; Fall       ; clock2                                                    ;
;  regOUT[62]        ; clock2                                                    ; 3.994 ; 3.994 ; Fall       ; clock2                                                    ;
;  regOUT[63]        ; clock2                                                    ; 4.087 ; 4.087 ; Fall       ; clock2                                                    ;
;  regOUT[64]        ; clock2                                                    ; 4.057 ; 4.057 ; Fall       ; clock2                                                    ;
;  regOUT[65]        ; clock2                                                    ; 3.952 ; 3.952 ; Fall       ; clock2                                                    ;
;  regOUT[66]        ; clock2                                                    ; 4.685 ; 4.685 ; Fall       ; clock2                                                    ;
;  regOUT[67]        ; clock2                                                    ; 3.888 ; 3.888 ; Fall       ; clock2                                                    ;
;  regOUT[68]        ; clock2                                                    ; 4.196 ; 4.196 ; Fall       ; clock2                                                    ;
;  regOUT[69]        ; clock2                                                    ; 4.204 ; 4.204 ; Fall       ; clock2                                                    ;
;  regOUT[70]        ; clock2                                                    ; 4.390 ; 4.390 ; Fall       ; clock2                                                    ;
;  regOUT[71]        ; clock2                                                    ; 3.906 ; 3.906 ; Fall       ; clock2                                                    ;
;  regOUT[72]        ; clock2                                                    ; 4.227 ; 4.227 ; Fall       ; clock2                                                    ;
;  regOUT[73]        ; clock2                                                    ; 4.364 ; 4.364 ; Fall       ; clock2                                                    ;
;  regOUT[74]        ; clock2                                                    ; 4.362 ; 4.362 ; Fall       ; clock2                                                    ;
;  regOUT[75]        ; clock2                                                    ; 4.332 ; 4.332 ; Fall       ; clock2                                                    ;
;  regOUT[76]        ; clock2                                                    ; 4.244 ; 4.244 ; Fall       ; clock2                                                    ;
;  regOUT[77]        ; clock2                                                    ; 4.197 ; 4.197 ; Fall       ; clock2                                                    ;
;  regOUT[78]        ; clock2                                                    ; 4.677 ; 4.677 ; Fall       ; clock2                                                    ;
;  regOUT[79]        ; clock2                                                    ; 4.169 ; 4.169 ; Fall       ; clock2                                                    ;
;  regOUT[80]        ; clock2                                                    ; 4.460 ; 4.460 ; Fall       ; clock2                                                    ;
;  regOUT[81]        ; clock2                                                    ; 3.953 ; 3.953 ; Fall       ; clock2                                                    ;
;  regOUT[82]        ; clock2                                                    ; 5.127 ; 5.127 ; Fall       ; clock2                                                    ;
;  regOUT[83]        ; clock2                                                    ; 3.937 ; 3.937 ; Fall       ; clock2                                                    ;
;  regOUT[84]        ; clock2                                                    ; 4.170 ; 4.170 ; Fall       ; clock2                                                    ;
;  regOUT[85]        ; clock2                                                    ; 4.745 ; 4.745 ; Fall       ; clock2                                                    ;
;  regOUT[86]        ; clock2                                                    ; 4.256 ; 4.256 ; Fall       ; clock2                                                    ;
;  regOUT[87]        ; clock2                                                    ; 3.982 ; 3.982 ; Fall       ; clock2                                                    ;
;  regOUT[88]        ; clock2                                                    ; 4.898 ; 4.898 ; Fall       ; clock2                                                    ;
;  regOUT[89]        ; clock2                                                    ; 4.231 ; 4.231 ; Fall       ; clock2                                                    ;
;  regOUT[90]        ; clock2                                                    ; 4.047 ; 4.047 ; Fall       ; clock2                                                    ;
;  regOUT[91]        ; clock2                                                    ; 4.327 ; 4.327 ; Fall       ; clock2                                                    ;
;  regOUT[92]        ; clock2                                                    ; 3.966 ; 3.966 ; Fall       ; clock2                                                    ;
;  regOUT[93]        ; clock2                                                    ; 4.217 ; 4.217 ; Fall       ; clock2                                                    ;
;  regOUT[94]        ; clock2                                                    ; 4.264 ; 4.264 ; Fall       ; clock2                                                    ;
;  regOUT[95]        ; clock2                                                    ; 3.990 ; 3.990 ; Fall       ; clock2                                                    ;
;  regOUT[96]        ; clock2                                                    ; 4.432 ; 4.432 ; Fall       ; clock2                                                    ;
;  regOUT[97]        ; clock2                                                    ; 4.050 ; 4.050 ; Fall       ; clock2                                                    ;
;  regOUT[98]        ; clock2                                                    ; 4.441 ; 4.441 ; Fall       ; clock2                                                    ;
;  regOUT[99]        ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[100]       ; clock2                                                    ; 4.353 ; 4.353 ; Fall       ; clock2                                                    ;
;  regOUT[101]       ; clock2                                                    ; 4.389 ; 4.389 ; Fall       ; clock2                                                    ;
;  regOUT[102]       ; clock2                                                    ; 4.532 ; 4.532 ; Fall       ; clock2                                                    ;
;  regOUT[103]       ; clock2                                                    ; 3.957 ; 3.957 ; Fall       ; clock2                                                    ;
;  regOUT[104]       ; clock2                                                    ; 3.680 ; 3.680 ; Fall       ; clock2                                                    ;
;  regOUT[105]       ; clock2                                                    ; 4.648 ; 4.648 ; Fall       ; clock2                                                    ;
;  regOUT[106]       ; clock2                                                    ; 4.290 ; 4.290 ; Fall       ; clock2                                                    ;
;  regOUT[107]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[108]       ; clock2                                                    ; 4.123 ; 4.123 ; Fall       ; clock2                                                    ;
;  regOUT[109]       ; clock2                                                    ; 4.275 ; 4.275 ; Fall       ; clock2                                                    ;
;  regOUT[110]       ; clock2                                                    ; 4.349 ; 4.349 ; Fall       ; clock2                                                    ;
;  regOUT[111]       ; clock2                                                    ; 4.315 ; 4.315 ; Fall       ; clock2                                                    ;
;  regOUT[112]       ; clock2                                                    ; 3.993 ; 3.993 ; Fall       ; clock2                                                    ;
;  regOUT[113]       ; clock2                                                    ; 3.793 ; 3.793 ; Fall       ; clock2                                                    ;
;  regOUT[114]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[115]       ; clock2                                                    ; 4.192 ; 4.192 ; Fall       ; clock2                                                    ;
;  regOUT[116]       ; clock2                                                    ; 4.267 ; 4.267 ; Fall       ; clock2                                                    ;
;  regOUT[117]       ; clock2                                                    ; 4.297 ; 4.297 ; Fall       ; clock2                                                    ;
;  regOUT[118]       ; clock2                                                    ; 4.229 ; 4.229 ; Fall       ; clock2                                                    ;
;  regOUT[119]       ; clock2                                                    ; 4.116 ; 4.116 ; Fall       ; clock2                                                    ;
;  regOUT[120]       ; clock2                                                    ; 4.491 ; 4.491 ; Fall       ; clock2                                                    ;
;  regOUT[121]       ; clock2                                                    ; 4.420 ; 4.420 ; Fall       ; clock2                                                    ;
;  regOUT[122]       ; clock2                                                    ; 4.702 ; 4.702 ; Fall       ; clock2                                                    ;
;  regOUT[123]       ; clock2                                                    ; 4.365 ; 4.365 ; Fall       ; clock2                                                    ;
;  regOUT[124]       ; clock2                                                    ; 3.905 ; 3.905 ; Fall       ; clock2                                                    ;
;  regOUT[125]       ; clock2                                                    ; 4.490 ; 4.490 ; Fall       ; clock2                                                    ;
;  regOUT[126]       ; clock2                                                    ; 4.376 ; 4.376 ; Fall       ; clock2                                                    ;
;  regOUT[127]       ; clock2                                                    ; 4.212 ; 4.212 ; Fall       ; clock2                                                    ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.908 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 2.878 ;       ; Rise       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 2.908 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  instructionAD[0]  ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.298 ; 2.908 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 2.878 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
;  regOUT[128]       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 3.268 ; 2.878 ; Fall       ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.948 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 2.968 ;       ; Rise       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 2.948 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  instructionAD[10] ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.200 ; 2.948 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 2.968 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
;  regOUT[138]       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 3.220 ; 2.968 ; Fall       ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.048 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.058 ;       ; Rise       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.048 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  instructionAD[14] ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.258 ; 3.048 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; regOUT[*]          ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.058 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
;  regOUT[142]       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 3.268 ; 3.058 ; Fall       ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.901 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 2.881 ;       ; Rise       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 2.901 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  instructionAD[3]  ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.229 ; 2.901 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 2.881 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
;  regOUT[131]       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 3.209 ; 2.881 ; Fall       ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.168 ;       ; Rise       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  instructionAD[5]  ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
;  regOUT[133]       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 3.370 ; 3.168 ; Fall       ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.407 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.417 ;       ; Rise       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.407 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  instructionAD[6]  ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.493 ; 3.407 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.417 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
;  regOUT[134]       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 3.503 ; 3.417 ; Fall       ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.176 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.156 ;       ; Rise       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.176 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  instructionAD[7]  ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.475 ; 3.176 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.156 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
;  regOUT[135]       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 3.455 ; 3.156 ; Fall       ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.100 ;       ; Rise       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  instructionAD[8]  ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
;  regOUT[136]       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 3.262 ; 3.100 ; Fall       ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.434 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.414 ;       ; Rise       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; instructionAD[*]   ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.434 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  instructionAD[9]  ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.813 ; 3.434 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.414 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
;  regOUT[137]       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 3.793 ; 3.414 ; Fall       ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.572 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.211 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[30]        ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.211 ; 3.211 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 2.585 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 2.585 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
;  regOUT[20]        ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 3.670 ; 2.585 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 2.880 ;       ; Rise       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 2.880 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[22]        ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.497 ; 2.880 ; Fall       ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.213 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.117 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[42]        ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.117 ; 3.117 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.744 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.744 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[44]        ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.930 ; 2.744 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.872 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 2.872 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[33]        ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.105 ; 2.872 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.390 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.390 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[35]        ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.523 ; 3.390 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 2.575 ;       ; Rise       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 2.575 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
;  regOUT[37]        ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 3.277 ; 2.575 ; Fall       ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.829 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.829 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[63]        ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.966 ; 2.829 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.005 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.005 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[49]        ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.094 ; 3.005 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 2.706 ;       ; Rise       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 2.706 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
;  regOUT[55]        ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 3.128 ; 2.706 ; Fall       ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.351 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.351 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[74]        ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.453 ; 3.351 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.816 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.816 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[78]        ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.990 ; 3.816 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.669 ;       ; Rise       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.669 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
;  regOUT[66]        ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 3.762 ; 3.669 ; Fall       ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.667 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.667 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[90]        ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.763 ; 2.667 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.489 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.489 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[92]        ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.710 ; 2.489 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.874 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 2.874 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[94]        ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.027 ; 2.874 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.314 ;       ; Rise       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.314 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
;  regOUT[86]        ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 3.428 ; 3.314 ; Fall       ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 2.849 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 2.849 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[106]       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.051 ; 2.849 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.063 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.063 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[111]       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 3.170 ; 3.063 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.811 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.811 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[97]        ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.918 ; 2.811 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.126 ;       ; Rise       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.126 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
;  regOUT[99]        ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 3.651 ; 3.126 ; Fall       ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.587 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.587 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
;  regOUT[112]       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 2.898 ; 2.587 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.225 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.225 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
;  regOUT[122]       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 3.447 ; 3.225 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.491 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.491 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
;  regOUT[124]       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 2.665 ; 2.491 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 2.977 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 2.977 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
;  regOUT[126]       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 3.139 ; 2.977 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.833 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.833 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
;  regOUT[127]       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 2.889 ; 2.833 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 2.835 ;       ; Rise       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
; regOUT[*]          ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 2.835 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
;  regOUT[113]       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 3.190 ; 2.835 ; Fall       ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ;
+--------------------+-----------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                  ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
; clock                                                     ; clock    ; 5016     ; 429      ; 296      ; 605      ;
; clock2                                                    ; clock    ; 196      ; 112      ; 0        ; 0        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 1        ; 2        ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 13       ; 26       ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 11       ; 22       ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 10       ; 20       ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 9        ; 18       ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 8        ; 16       ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 7        ; 14       ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock    ; 0        ; 0        ; 6        ; 12       ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock    ; 0        ; 0        ; 2        ; 4        ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                   ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
; clock                                                     ; clock    ; 5016     ; 429      ; 296      ; 605      ;
; clock2                                                    ; clock    ; 196      ; 112      ; 0        ; 0        ;
; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 1        ; 2        ;
; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 13       ; 26       ;
; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 11       ; 22       ;
; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 10       ; 20       ;
; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 9        ; 18       ;
; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 8        ; 16       ;
; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; clock    ; 0        ; 0        ; 7        ; 14       ;
; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; clock    ; 0        ; 0        ; 6        ; 12       ;
; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; clock    ; 0        ; 0        ; 2        ; 4        ;
; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; clock    ; 1        ; 2        ; 0        ; 0        ;
+-----------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                 ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clock      ; clock                                                     ; 0        ; 7        ; 0        ; 0        ;
; clock      ; clock2                                                    ; 84       ; 0        ; 0        ; 0        ;
; clock      ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 0        ; 0        ; 2        ; 6        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                  ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
; clock      ; clock                                                     ; 0        ; 7        ; 0        ; 0        ;
; clock      ; clock2                                                    ; 84       ; 0        ; 0        ; 0        ;
; clock      ; reg:PC|DFF1:U0|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U3|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U5|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U6|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U7|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U8|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U9|MYNAND2:U1|compOut~1                       ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U10|MYNAND2:U1|compOut~1                      ; 0        ; 0        ; 2        ; 6        ;
; clock      ; reg:PC|DFF1:U14|MYNAND2:U1|compOut~1                      ; 0        ; 0        ; 2        ; 6        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1  ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
; clock      ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 4        ; 0        ;
; clock2     ; regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 ; 0        ; 0        ; 1        ; 1        ;
+------------+-----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 154   ; 154  ;
; Unconstrained Output Ports      ; 224   ; 224  ;
; Unconstrained Output Port Paths ; 1008  ; 1008 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri May 24 05:52:36 2019
Info: Command: quartus_sta MyCircuit -c MyCircuit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 282 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MyCircuit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name clock2 clock2
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1
    Info (332105): create_clock -period 1.000 -name regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U15|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U15|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U15|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U15|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U15|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U15|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U15|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U15|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U14|U6|compOut~1|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U14|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U14|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U14|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U14|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U14|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U14|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U14|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U13|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U13|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U13|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U13|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U13|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U13|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U13|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U13|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U12|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U12|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U12|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U12|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U12|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U12|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U12|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U12|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U11|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U11|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U11|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U11|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U11|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U11|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U11|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U11|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U10|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U10|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U10|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U10|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U10|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U10|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U10|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U10|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U9|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U9|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U9|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U9|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U9|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U9|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U9|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U9|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U8|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U8|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U8|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U8|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U8|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U8|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U8|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U8|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U7|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U7|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U7|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U7|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U7|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U7|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U7|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U7|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U6|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U6|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U6|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U6|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U6|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U6|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U6|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U6|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U5|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U5|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U5|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U4|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U4|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U4|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U4|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U4|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U4|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U4|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U4|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U3|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U3|U6|compOut~1|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U3|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U3|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U3|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U3|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U3|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U3|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U2|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U2|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U2|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U1|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U1|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U1|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U1|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U1|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U1|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U1|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U1|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U4|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U4|U0|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U8|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U8|U0|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U7|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U7|U0|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U5|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U5|U0|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U6|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U6|U0|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U3|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U3|U0|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "RegisterFile|U2|U0|U6|compOut~1|combout"
    Warning (332126): Node "RegisterFile|U2|U0|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U0|U6|compOut~1|combout"
    Warning (332126): Node "PC|U0|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U15|U6|compOut~1|combout"
    Warning (332126): Node "PC|U15|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U14|U6|compOut~1|combout"
    Warning (332126): Node "PC|U14|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U13|U6|compOut~1|combout"
    Warning (332126): Node "PC|U13|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U12|U6|compOut~1|combout"
    Warning (332126): Node "PC|U12|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U11|U6|compOut~1|combout"
    Warning (332126): Node "PC|U11|U6|compOut~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U10|U6|compOut~1|combout"
    Warning (332126): Node "PC|U10|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U9|U6|compOut~1|combout"
    Warning (332126): Node "PC|U9|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U8|U6|compOut~1|combout"
    Warning (332126): Node "PC|U8|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U7|U6|compOut~1|combout"
    Warning (332126): Node "PC|U7|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U6|U6|compOut~1|combout"
    Warning (332126): Node "PC|U6|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U5|U6|compOut~1|combout"
    Warning (332126): Node "PC|U5|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U4|U6|compOut~1|combout"
    Warning (332126): Node "PC|U4|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U3|U6|compOut~1|combout"
    Warning (332126): Node "PC|U3|U6|compOut~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U2|U6|compOut~1|combout"
    Warning (332126): Node "PC|U2|U6|compOut~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "PC|U1|U6|compOut~1|combout"
    Warning (332126): Node "PC|U1|U6|compOut~1|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.132      -325.782 clock 
Info (332146): Worst-case hold slack is -1.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.388        -5.672 clock 
Info (332146): Worst-case recovery slack is -6.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.688        -6.688 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -6.470        -6.470 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -6.389        -6.389 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -6.343        -6.343 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):    -5.964        -5.964 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):    -5.908        -5.908 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):    -5.868        -5.868 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -5.813        -5.813 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -5.737        -5.737 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -5.656        -5.656 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -5.609        -5.609 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -5.594        -5.594 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -5.589        -5.589 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -5.577        -5.577 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -5.515        -5.515 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -5.405        -5.405 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):    -5.332        -5.332 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -5.324        -5.324 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -5.312        -5.312 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -5.295        -5.295 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):    -5.267        -5.267 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):    -5.261        -5.261 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -5.127        -5.127 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -5.085        -5.085 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -4.936        -4.936 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -4.933        -4.933 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -4.901        -4.901 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -4.894        -4.894 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):    -4.820        -4.820 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):    -4.796        -4.796 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -4.776        -4.776 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):    -4.743        -4.743 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -4.697        -4.697 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -4.642        -4.642 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -4.491        -4.491 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -4.293        -4.293 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):    -4.269        -4.269 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -1.459       -20.257 clock2 
    Info (332119):    -0.587        -0.631 clock 
Info (332146): Worst-case removal slack is -0.803
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.803       -13.505 clock2 
    Info (332119):    -0.656        -1.933 clock 
    Info (332119):     1.110         0.000 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):     1.519         0.000 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     1.639         0.000 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):     1.775         0.000 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     1.844         0.000 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     1.917         0.000 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     2.012         0.000 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     2.017         0.000 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     2.080         0.000 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     2.124         0.000 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     2.125         0.000 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):     2.182         0.000 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     2.251         0.000 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     2.329         0.000 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     2.346         0.000 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     2.364         0.000 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     2.376         0.000 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     2.500         0.000 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     2.515         0.000 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     2.520         0.000 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     2.568         0.000 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     2.628         0.000 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):     2.800         0.000 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     2.813         0.000 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     2.820         0.000 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     2.843         0.000 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     2.867         0.000 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     2.883         0.000 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     2.947         0.000 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     2.964         0.000 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     2.994         0.000 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     3.029         0.000 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     3.051         0.000 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     3.114         0.000 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     3.124         0.000 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     3.127         0.000 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     3.166         0.000 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 clock 
    Info (332119):    -1.222        -1.222 clock2 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.544      -102.895 clock 
Info (332146): Worst-case hold slack is -1.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.044       -13.578 clock 
Info (332146): Worst-case recovery slack is -3.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.094        -3.094 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -2.986        -2.986 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -2.967        -2.967 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -2.938        -2.938 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):    -2.795        -2.795 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):    -2.683        -2.683 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.679        -2.679 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -2.664        -2.664 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -2.636        -2.636 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -2.632        -2.632 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.631        -2.631 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -2.585        -2.585 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):    -2.583        -2.583 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -2.576        -2.576 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -2.560        -2.560 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):    -2.499        -2.499 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.484        -2.484 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):    -2.482        -2.482 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):    -2.479        -2.479 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.459        -2.459 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):    -2.342        -2.342 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -2.341        -2.341 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.333        -2.333 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):    -2.321        -2.321 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -2.318        -2.318 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -2.292        -2.292 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):    -2.284        -2.284 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -2.223        -2.223 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -2.205        -2.205 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):    -2.194        -2.194 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):    -2.177        -2.177 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -2.082        -2.082 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):    -2.067        -2.067 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):    -2.056        -2.056 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):    -2.006        -2.006 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):    -1.947        -1.947 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):    -1.833        -1.833 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):    -0.414        -2.972 clock2 
    Info (332119):    -0.167        -0.167 clock 
Info (332146): Worst-case removal slack is 0.006
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.006         0.000 clock2 
    Info (332119):     0.185         0.000 clock 
    Info (332119):     0.611         0.000 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):     0.860         0.000 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.976         0.000 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.997         0.000 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     1.023         0.000 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     1.082         0.000 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     1.084         0.000 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     1.100         0.000 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):     1.162         0.000 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     1.165         0.000 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):     1.173         0.000 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     1.225         0.000 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     1.280         0.000 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     1.322         0.000 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     1.325         0.000 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     1.342         0.000 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     1.411         0.000 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     1.412         0.000 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     1.415         0.000 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     1.439         0.000 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     1.440         0.000 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     1.447         0.000 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     1.461         0.000 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     1.484         0.000 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     1.486         0.000 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     1.494         0.000 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     1.496         0.000 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     1.498         0.000 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     1.513         0.000 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     1.520         0.000 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     1.524         0.000 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     1.558         0.000 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):     1.565         0.000 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     1.582         0.000 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     1.593         0.000 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     1.599         0.000 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     1.602         0.000 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -78.380 clock 
    Info (332119):    -1.222        -1.222 clock2 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U8|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 reg:PC|DFF1:U9|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U4|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U2|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U3|DFF1:U5|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U4|DFF1:U7|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U5|DFF1:U2|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U6|DFF1:U6|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U1|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U7|DFF1:U3|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U0|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U10|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U12|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U14|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U15|MYNAND2:U1|compOut~1 
    Info (332119):     0.500         0.000 regFile:RegisterFile|reg:U8|DFF1:U1|MYNAND2:U1|compOut~1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 389 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Fri May 24 05:52:40 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


