TimeQuest Timing Analyzer report for pcie_core_example_chaining_top
Sun Nov 17 18:49:59 2013
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 13. Slow 1200mV 85C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'refclk'
 15. Slow 1200mV 85C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Setup: 'n/a'
 17. Slow 1200mV 85C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 18. Slow 1200mV 85C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Hold: 'refclk'
 20. Slow 1200mV 85C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 21. Slow 1200mV 85C Model Hold: 'n/a'
 22. Slow 1200mV 85C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 23. Slow 1200mV 85C Model Recovery: 'refclk'
 24. Slow 1200mV 85C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 25. Slow 1200mV 85C Model Removal: 'refclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'refclk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'free_100MHz'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Slow 1200mV 85C Model Metastability Report
 40. Slow 1200mV 0C Model Fmax Summary
 41. Slow 1200mV 0C Model Setup Summary
 42. Slow 1200mV 0C Model Hold Summary
 43. Slow 1200mV 0C Model Recovery Summary
 44. Slow 1200mV 0C Model Removal Summary
 45. Slow 1200mV 0C Model Minimum Pulse Width Summary
 46. Slow 1200mV 0C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 47. Slow 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 48. Slow 1200mV 0C Model Setup: 'refclk'
 49. Slow 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 50. Slow 1200mV 0C Model Setup: 'n/a'
 51. Slow 1200mV 0C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 52. Slow 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 53. Slow 1200mV 0C Model Hold: 'refclk'
 54. Slow 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 55. Slow 1200mV 0C Model Hold: 'n/a'
 56. Slow 1200mV 0C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 57. Slow 1200mV 0C Model Recovery: 'refclk'
 58. Slow 1200mV 0C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 59. Slow 1200mV 0C Model Removal: 'refclk'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'refclk'
 66. Slow 1200mV 0C Model Minimum Pulse Width: 'free_100MHz'
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Slow 1200mV 0C Model Metastability Report
 74. Fast 1200mV 0C Model Setup Summary
 75. Fast 1200mV 0C Model Hold Summary
 76. Fast 1200mV 0C Model Recovery Summary
 77. Fast 1200mV 0C Model Removal Summary
 78. Fast 1200mV 0C Model Minimum Pulse Width Summary
 79. Fast 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 80. Fast 1200mV 0C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 81. Fast 1200mV 0C Model Setup: 'refclk'
 82. Fast 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 83. Fast 1200mV 0C Model Setup: 'n/a'
 84. Fast 1200mV 0C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 85. Fast 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 86. Fast 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 87. Fast 1200mV 0C Model Hold: 'refclk'
 88. Fast 1200mV 0C Model Hold: 'n/a'
 89. Fast 1200mV 0C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 90. Fast 1200mV 0C Model Recovery: 'refclk'
 91. Fast 1200mV 0C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 92. Fast 1200mV 0C Model Removal: 'refclk'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'refclk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'free_100MHz'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Fast 1200mV 0C Model Metastability Report
107. Multicorner Timing Analysis Summary
108. Setup Times
109. Hold Times
110. Clock to Output Times
111. Minimum Clock to Output Times
112. Progagation Delay
113. Minimum Progagation Delay
114. Board Trace Model Assignments
115. Input Transition Times
116. Signal Integrity Metrics (Slow 1200mv 0c Model)
117. Signal Integrity Metrics (Slow 1200mv 85c Model)
118. Signal Integrity Metrics (Fast 1200mv 0c Model)
119. Setup Transfers
120. Hold Transfers
121. Recovery Transfers
122. Removal Transfers
123. Report TCCS
124. Report RSKM
125. Unconstrained Paths
126. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; pcie_core_example_chaining_top                                   ;
; Device Family      ; Cyclone IV GX                                                    ;
; Device Name        ; EP4CGX22CF19C6                                                   ;
; Timing Models      ; Preliminary                                                      ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  18.2%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------+
; SDC File List                                             ;
+-----------------------+--------+--------------------------+
; SDC File Path         ; Status ; Read at                  ;
+-----------------------+--------+--------------------------+
; ../../pcie_core.sdc   ; OK     ; Sun Nov 17 18:49:49 2013 ;
; pcie_core_example.sdc ; OK     ; Sun Nov 17 18:49:49 2013 ;
+-----------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                               ; Source                                                                                                ; Targets                                                                                                  ;
+------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]  ; Generated ; 0.800  ; 1250.0 MHz ; 0.000 ; 0.400  ; 50.00      ; 2         ; 25          ;       ;        ;           ;            ; false    ; refclk                                                                                               ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0] ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0] }  ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]  ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; refclk                                                                                               ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0] ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1] }  ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]  ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 0.800  ; 20.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; refclk                                                                                               ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0] ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2] }  ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk ; Generated ; 0.800  ; 1250.0 MHz ; 0.000 ; 0.400  ; 50.00      ; 2         ; 25          ;       ;        ;           ;            ; false    ; refclk                                                                                               ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0] ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk } ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout            ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk  ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout }            ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout        ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout           ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk         ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout }        ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout           ; Generated ; 4.000  ; 250.0 MHz  ; 0.000 ; 2.000  ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]   ; { core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout }           ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout   ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout        ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout         ; { core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout }   ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                        ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; free_100MHz                                                                                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]                                       ; { core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] }                                        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                        ; Generated ; 8.000  ; 125.0 MHz  ; 0.000 ; 4.000  ; 50.00      ; 4         ; 5           ;       ;        ;           ;            ; false    ; free_100MHz                                                                                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]                                       ; { core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] }                                        ;
; free_100MHz                                                                                          ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                      ;                                                                                                       ; { free_100MHz }                                                                                          ;
; refclk                                                                                               ; Base      ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                                      ;                                                                                                       ; { refclk }                                                                                               ;
+------------------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                                                ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 143.95 MHz ; 143.95 MHz      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;                                                               ;
; 160.62 MHz ; 50.0 MHz        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; limit due to minimum period restriction (tmin)                ;
; 351.12 MHz ; 250.0 MHz       ; refclk                                                                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 835.42 MHz ; 500.0 MHz       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                         ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1.053  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 2.990  ; 0.000         ;
; refclk                                                                                             ; 7.152  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 13.774 ; 0.000         ;
; n/a                                                                                                ; 15.875 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.218 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.355 ; 0.000         ;
; refclk                                                                                             ; 0.356 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0.358 ; 0.000         ;
; n/a                                                                                                ; 1.355 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                                                     ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.245 ; 0.000         ;
; refclk                                                                                             ; 8.518 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                                                      ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.909 ; 0.000         ;
; refclk                                                                                             ; 0.911 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                          ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; 1.984 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout         ; 2.000 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.734 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 3.749 ; 0.000         ;
; refclk                                                                                             ; 4.627 ; 0.000         ;
; free_100MHz                                                                                        ; 4.826 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                          ; To Node                                                                                                                                                                                                                                                                           ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.053 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.869      ;
; 1.098 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.824      ;
; 1.182 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 6.741      ;
; 1.219 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.703      ;
; 1.227 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 6.696      ;
; 1.264 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.658      ;
; 1.322 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.600      ;
; 1.367 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.555      ;
; 1.421 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.504      ;
; 1.466 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.459      ;
; 1.509 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 6.412      ;
; 1.520 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.405      ;
; 1.554 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 6.367      ;
; 1.565 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.360      ;
; 1.629 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.296      ;
; 1.674 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 6.251      ;
; 1.675 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 6.253      ;
; 1.840 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.075     ; 6.080      ;
; 1.845 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 6.082      ;
; 1.849 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.075     ; 6.071      ;
; 1.857 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 6.071      ;
; 1.866 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.056      ;
; 1.890 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 6.037      ;
; 1.897 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 6.031      ;
; 1.911 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.073     ; 6.011      ;
; 1.945 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 5.974      ;
; 1.948 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 5.977      ;
; 1.950 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.973      ;
; 1.967 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.956      ;
; 1.984 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.939      ;
; 1.990 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.945      ;
; 1.995 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.928      ;
; 2.003 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 5.922      ;
; 2.012 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.911      ;
; 2.029 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.894      ;
; 2.048 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 5.877      ;
; 2.074 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.075     ; 5.846      ;
; 2.079 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.849      ;
; 2.083 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 5.857      ;
; 2.087 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 5.853      ;
; 2.109 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.821      ;
; 2.109 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.821      ;
; 2.110 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[13]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.820      ;
; 2.111 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 5.808      ;
; 2.112 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[11]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.818      ;
; 2.114 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.816      ;
; 2.114 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[12]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.816      ;
; 2.124 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[96]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.066     ; 5.805      ;
; 2.129 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.809      ;
; 2.143 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.066     ; 5.786      ;
; 2.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[6]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.787      ;
; 2.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[5]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.787      ;
; 2.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[4]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.787      ;
; 2.159 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|tx_req_int                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.776      ;
; 2.159 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.354     ; 5.482      ;
; 2.163 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.765      ;
; 2.170 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.758      ;
; 2.170 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 5.755      ;
; 2.173 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[99]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 5.751      ;
; 2.180 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.352     ; 5.463      ;
; 2.182 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.750      ;
; 2.183 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 5.738      ;
; 2.189 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 5.738      ;
; 2.194 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.729      ;
; 2.198 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 5.723      ;
; 2.200 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.354     ; 5.441      ;
; 2.205 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[8]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.738      ;
; 2.205 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[7]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.738      ;
; 2.205 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[5]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.738      ;
; 2.205 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[4]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.738      ;
; 2.205 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[6]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.738      ;
; 2.208 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.720      ;
; 2.208 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.352     ; 5.435      ;
; 2.212 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.054     ; 5.729      ;
; 2.214 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 5.705      ;
; 2.215 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.713      ;
; 2.216 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.054     ; 5.725      ;
; 2.218 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.713      ;
; 2.219 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[0]                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.712      ;
; 2.223 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 5.704      ;
; 2.238 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[100]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.690      ;
; 2.239 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.684      ;
; 2.244 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[15]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.352     ; 5.399      ;
; 2.249 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 5.691      ;
; 2.253 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 5.687      ;
; 2.259 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[69]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.070     ; 5.666      ;
; 2.264 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[15]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.354     ; 5.377      ;
; 2.270 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[109]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 5.651      ;
; 2.270 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 5.653      ;
; 2.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[8]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.302     ; 5.422      ;
; 2.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[7]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.302     ; 5.422      ;
; 2.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[5]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.302     ; 5.422      ;
; 2.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[4]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.302     ; 5.422      ;
; 2.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[6]                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.302     ; 5.422      ;
; 2.272 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[126]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 5.672      ;
; 2.273 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[13]                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.353     ; 5.369      ;
; 2.279 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[91]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.664      ;
; 2.283 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[24]                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.354     ; 5.358      ;
; 2.286 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.642      ;
; 2.290 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.645      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 2.990 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 4.000        ; -0.160     ; 0.845      ;
; 6.803 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.066     ; 1.126      ;
; 7.271 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.065     ; 0.659      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'refclk'                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.152 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.779      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.248 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.683      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.261 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.670      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.586      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.387 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.544      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.417 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.514      ;
; 7.424 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.507      ;
; 7.424 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.507      ;
; 7.424 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.507      ;
; 7.424 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.064     ; 2.507      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                               ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 13.774 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 6.158      ;
; 13.776 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 6.157      ;
; 13.935 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 5.997      ;
; 13.937 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 5.996      ;
; 13.984 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 5.948      ;
; 13.986 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 5.947      ;
; 14.107 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 5.825      ;
; 14.109 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 5.824      ;
; 14.195 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[0]      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.094     ; 5.706      ;
; 14.247 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 5.685      ;
; 14.249 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 5.684      ;
; 14.537 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 5.394      ;
; 14.567 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 5.364      ;
; 14.569 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 5.363      ;
; 14.698 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 5.233      ;
; 14.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 5.184      ;
; 14.870 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 5.061      ;
; 15.010 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 4.921      ;
; 15.033 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 4.898      ;
; 15.035 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.897      ;
; 15.145 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 4.786      ;
; 15.147 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.785      ;
; 15.315 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.617      ;
; 15.317 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 4.616      ;
; 15.330 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.600      ;
; 15.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.576      ;
; 15.422 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 4.511      ;
; 15.424 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.061     ; 4.510      ;
; 15.447 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.485      ;
; 15.546 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.384      ;
; 15.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.357      ;
; 15.645 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.285      ;
; 15.650 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.280      ;
; 15.660 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 4.271      ;
; 15.662 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.270      ;
; 15.682 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.250      ;
; 15.691 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.241      ;
; 15.711 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 4.220      ;
; 15.713 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.219      ;
; 15.735 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 2.718      ;
; 15.748 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.182      ;
; 15.761 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.169      ;
; 15.786 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.144      ;
; 15.794 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.136      ;
; 15.796 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.134      ;
; 15.799 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.131      ;
; 15.825 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 2.628      ;
; 15.831 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.099      ;
; 15.832 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.100      ;
; 15.861 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.071      ;
; 15.879 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[4] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 2.573      ;
; 15.880 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.050      ;
; 15.891 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 2.561      ;
; 15.891 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 4.041      ;
; 15.908 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 4.022      ;
; 15.935 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.995      ;
; 15.942 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.988      ;
; 15.947 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.983      ;
; 15.979 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.951      ;
; 15.984 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.062     ; 2.471      ;
; 15.991 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.941      ;
; 15.995 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.937      ;
; 16.024 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.906      ;
; 16.027 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.903      ;
; 16.028 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[24]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.902      ;
; 16.033 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.899      ;
; 16.033 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.897      ;
; 16.065 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.865      ;
; 16.065 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.867      ;
; 16.069 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.093     ; 3.833      ;
; 16.075 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.855      ;
; 16.077 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.853      ;
; 16.078 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 3.853      ;
; 16.083 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.847      ;
; 16.087 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.843      ;
; 16.094 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.836      ;
; 16.097 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 2.356      ;
; 16.097 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.835      ;
; 16.101 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.831      ;
; 16.109 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.823      ;
; 16.115 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.815      ;
; 16.120 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.810      ;
; 16.140 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.792      ;
; 16.141 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[26]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 3.790      ;
; 16.142 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[26] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 3.789      ;
; 16.149 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.064     ; 3.782      ;
; 16.153 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.777      ;
; 16.154 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.776      ;
; 16.155 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.775      ;
; 16.156 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.774      ;
; 16.157 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.773      ;
; 16.158 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.772      ;
; 16.159 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.771      ;
; 16.163 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.767      ;
; 16.165 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.765      ;
; 16.176 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.754      ;
; 16.177 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[24]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.753      ;
; 16.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.747      ;
; 16.187 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[24] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.743      ;
; 16.188 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.065     ; 3.742      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 15.875 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.793     ; 1.332      ;
; 16.128 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.793     ; 1.079      ;
; 16.128 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.793     ; 1.079      ;
; 16.158 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.793     ; 1.049      ;
; 16.158 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.793     ; 1.049      ;
; 17.526 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 2.058      ;
; 17.576 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.424      ;
; 17.576 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.424      ;
; 17.576 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.424      ;
; 17.659 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 1.925      ;
; 17.789 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 1.795      ;
; 17.795 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.415     ; 1.790      ;
; 17.868 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 1.716      ;
; 18.053 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 1.531      ;
; 18.146 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.416     ; 1.438      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                                                                                    ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.218 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[30]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.381      ; 0.786      ;
; 0.222 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[39]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.791      ;
; 0.223 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[38]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.792      ;
; 0.246 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[36]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.815      ;
; 0.277 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[56]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.852      ;
; 0.278 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[8]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.854      ;
; 0.278 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[2]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.853      ;
; 0.279 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[27]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.854      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[29]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.856      ;
; 0.282 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[57]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.857      ;
; 0.282 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[28]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.857      ;
; 0.283 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[47]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.854      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[52]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.390      ; 0.861      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[5]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.860      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[19]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.857      ;
; 0.286 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[40]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.855      ;
; 0.287 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[5]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.858      ;
; 0.287 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[7]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.863      ;
; 0.288 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[16]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.864      ;
; 0.288 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[34]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.859      ;
; 0.289 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[0]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.860      ;
; 0.289 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[20]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.860      ;
; 0.289 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[53]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.411      ; 0.887      ;
; 0.290 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[16]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.861      ;
; 0.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.863      ;
; 0.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[95]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.861      ;
; 0.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[44]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.860      ;
; 0.292 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[18]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.864      ;
; 0.292 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[20]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.864      ;
; 0.293 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[49]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.868      ;
; 0.293 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[53]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.864      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[45]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.865      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[63]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.865      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[32]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.865      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[35]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.865      ;
; 0.295 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[22]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.866      ;
; 0.295 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|byteena_a_reg[3]                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a24~porta_bytena_reg0                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.376      ; 0.858      ;
; 0.295 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[6]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.871      ;
; 0.295 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[16]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.867      ;
; 0.296 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[43]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.865      ;
; 0.296 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[3] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_address_reg0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.866      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[30]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.872      ;
; 0.299 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[3]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.875      ;
; 0.300 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[21]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.871      ;
; 0.300 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[5]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.871      ;
; 0.300 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[15]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.872      ;
; 0.301 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.872      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[31]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.874      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[91]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.872      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[37]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.871      ;
; 0.303 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.387      ; 0.877      ;
; 0.303 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[4]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.874      ;
; 0.303 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[23]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.875      ;
; 0.305 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[4]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.387      ; 0.879      ;
; 0.305 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[0]                                                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.380      ; 0.872      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[94]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.876      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[62]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.877      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[9]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.882      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|cntr_ndb:wr_ptr|counter_reg_bit[0]                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_address_reg0                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.380      ; 0.873      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[131]                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.882      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[22]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.390      ; 0.884      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[4]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.883      ;
; 0.308 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[56]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.879      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[3]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.880      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[34]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.879      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[37]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.390      ; 0.887      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[31]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.879      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[12]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.881      ;
; 0.311 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.882      ;
; 0.311 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.882      ;
; 0.311 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[10]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.389      ; 0.887      ;
; 0.311 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[22]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.883      ;
; 0.312 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[43]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.883      ;
; 0.312 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.883      ;
; 0.313 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[88]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.882      ;
; 0.314 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[58]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.885      ;
; 0.314 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[60]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.883      ;
; 0.314 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[21]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.886      ;
; 0.314 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 2.554      ; 3.115      ;
; 0.315 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[3]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.387      ; 0.889      ;
; 0.315 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[41]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.390      ; 0.892      ;
; 0.315 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[26]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.885      ;
; 0.316 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[11]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.888      ;
; 0.316 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[4]                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.888      ;
; 0.317 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|cntr_ndb:wr_ptr|counter_reg_bit[3]                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a0~porta_address_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.886      ;
; 0.318 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[13]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.890      ;
; 0.318 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[16]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.386      ; 0.891      ;
; 0.318 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[11]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.889      ;
; 0.319 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[26]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.891      ;
; 0.320 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[90]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.889      ;
; 0.320 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[42]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.382      ; 0.889      ;
; 0.320 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[19]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.403      ; 0.910      ;
; 0.320 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[24]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.385      ; 0.892      ;
; 0.320 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[2]                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.891      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[126]                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.891      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[92]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.383      ; 0.891      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[36]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.892      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[47]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.388      ; 0.896      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[17]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.386      ; 0.894      ;
; 0.321 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[14]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.384      ; 0.892      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                                                                             ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.577      ;
; 0.358 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.580      ;
; 0.368 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.590      ;
; 0.369 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.591      ;
; 0.369 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.591      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[14]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.591      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                             ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.591      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.591      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[16]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.370 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[1]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.592      ;
; 0.371 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.593      ;
; 0.371 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.593      ;
; 0.371 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.592      ;
; 0.371 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.592      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.594      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[22]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[5]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[19]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.593      ;
; 0.372 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[6]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.594      ;
; 0.373 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[21]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.595      ;
; 0.379 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.601      ;
; 0.380 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.602      ;
; 0.387 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.609      ;
; 0.389 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[14]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.611      ;
; 0.389 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.611      ;
; 0.389 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[4]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[5]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.611      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.612      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.612      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.612      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.612      ;
; 0.391 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.613      ;
; 0.395 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.616      ;
; 0.409 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.631      ;
; 0.410 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.632      ;
; 0.416 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.638      ;
; 0.417 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.638      ;
; 0.417 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.638      ;
; 0.420 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.641      ;
; 0.420 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.641      ;
; 0.421 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.643      ;
; 0.422 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.644      ;
; 0.422 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.644      ;
; 0.422 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.644      ;
; 0.423 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.645      ;
; 0.423 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.645      ;
; 0.424 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TESTBUS_SET                                                                 ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.645      ;
; 0.424 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.646      ;
; 0.429 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.650      ;
; 0.430 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.651      ;
; 0.433 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.654      ;
; 0.435 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.656      ;
; 0.437 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.658      ;
; 0.453 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.674      ;
; 0.479 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.700      ;
; 0.482 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.703      ;
; 0.492 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.713      ;
; 0.494 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.715      ;
; 0.500 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 0.722      ;
; 0.501 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.722      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'refclk'                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.580      ;
; 0.372 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]           ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.594      ;
; 0.375 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.596      ;
; 0.375 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.596      ;
; 0.380 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.601      ;
; 0.526 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.747      ;
; 0.573 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.794      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.795      ;
; 0.575 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.796      ;
; 0.575 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.796      ;
; 0.576 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.797      ;
; 0.576 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.797      ;
; 0.594 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.815      ;
; 0.612 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.833      ;
; 0.630 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.851      ;
; 0.632 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 0.853      ;
; 0.810 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.031      ;
; 0.846 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.067      ;
; 0.847 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.068      ;
; 0.847 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.068      ;
; 0.848 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.069      ;
; 0.850 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.071      ;
; 0.853 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.074      ;
; 0.855 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.076      ;
; 0.861 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.082      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.083      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.083      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.083      ;
; 0.863 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.084      ;
; 0.863 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.084      ;
; 0.863 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.084      ;
; 0.863 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.084      ;
; 0.864 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.085      ;
; 0.864 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.085      ;
; 0.864 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.085      ;
; 0.865 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.086      ;
; 0.865 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.086      ;
; 0.865 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.086      ;
; 0.922 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.143      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.177      ;
; 0.957 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.178      ;
; 0.957 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.178      ;
; 0.958 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.179      ;
; 0.959 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.180      ;
; 0.959 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.180      ;
; 0.960 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.181      ;
; 0.960 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.181      ;
; 0.960 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.181      ;
; 0.960 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.181      ;
; 0.973 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.194      ;
; 0.974 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.195      ;
; 0.974 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.195      ;
; 0.975 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.196      ;
; 0.975 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.196      ;
; 0.975 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.196      ;
; 0.975 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.196      ;
; 0.976 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.197      ;
; 0.976 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.197      ;
; 0.977 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.198      ;
; 0.977 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.198      ;
; 0.977 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.198      ;
; 1.014 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.235      ;
; 1.015 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.236      ;
; 1.024 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.245      ;
; 1.039 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.260      ;
; 1.055 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.276      ;
; 1.058 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.279      ;
; 1.060 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.281      ;
; 1.068 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.289      ;
; 1.069 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.290      ;
; 1.069 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.290      ;
; 1.070 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.291      ;
; 1.070 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.291      ;
; 1.070 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.291      ;
; 1.070 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.291      ;
; 1.071 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.292      ;
; 1.071 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.292      ;
; 1.072 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.293      ;
; 1.072 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.293      ;
; 1.072 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.293      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.358 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.065      ; 0.580      ;
; 0.398 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.147      ; 0.722      ;
; 0.835 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.054      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 1.355 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.306      ;
; 1.458 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.409      ;
; 1.604 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.555      ;
; 1.681 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.632      ;
; 1.711 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.048     ; 1.663      ;
; 1.784 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.735      ;
; 1.869 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.049     ; 1.820      ;
; 2.269 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.269      ;
; 2.269 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.269      ;
; 2.269 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.269      ;
; 3.630 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.654     ; 0.976      ;
; 3.630 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.654     ; 0.976      ;
; 3.654 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.654     ; 1.000      ;
; 3.654 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.654     ; 1.000      ;
; 3.906 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.654     ; 1.252      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                                                                                                                                                                   ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 3.245 ; any_rstn_rr                                                                                     ; lane_active_led[0]~reg0                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 4.665      ;
; 3.245 ; any_rstn_rr                                                                                     ; lane_active_led[3]~reg0                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 4.665      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_req                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_pending                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|srst                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 3.179      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_ack_reg                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cpl_pending                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|int_deassert                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate_msi[1]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate_msi[0]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_msicsr[0]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[0]              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[1]              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[0]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.089     ; 3.161      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.091     ; 3.159      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_msi_req_reg                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[1]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 3.174      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_prmcsr[2]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.MWR_REQ_UPD_DT_4               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.091     ; 3.159      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.START_TX_UPD_DT_4              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.DONE_4                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.087     ; 3.163      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.091     ; 3.159      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[9]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.089     ; 3.161      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[5]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 3.178      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[7]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 3.178      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[10]                                                                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.072     ; 3.178      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.DT_FIFO_4                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.START_TX_4                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.091     ; 3.159      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.MWR_DV_UPD_DT_4                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.DONE_4           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[20]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[13]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[15]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[22]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[14]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[23]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[21]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.TX_DONE_WS_4                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.MWR_REQ_4                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.091     ; 3.159      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.MWR_DV_4                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.087     ; 3.163      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.TX_LENGTH_4                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rr                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rrr                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[12]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[18]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[16]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[19]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[17]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.068     ; 3.182      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.MRD_ACK_4        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.DT_FIFO_RD_QW1_4               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.092     ; 3.158      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.DT_FIFO_RD_QW1_4 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.069     ; 3.181      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[5]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 3.179      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.MAX_RREQ_UPD_4   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.162      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[12]                                                                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 3.179      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[13]                                                                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 3.179      ;
; 4.745 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[14]                                                                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.071     ; 3.179      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmawr                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.093     ; 3.156      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[0]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 3.173      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[1]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 3.173      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_busdev[3]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.075     ; 3.174      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmard                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.093     ; 3.156      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[3]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 3.171      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[9]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 3.171      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[6]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 3.182      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_devcsr[7]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 3.182      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cpl_pending                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.087     ; 3.161      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[2]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[8]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[14]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[20]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 3.174      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[40]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[46]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[52]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 3.174      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[0]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.084     ; 3.164      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[2]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[5]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[7]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[8]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[4]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[6]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.085     ; 3.163      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmawr                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[1]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_hold_addr[2]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.086     ; 3.162      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[0]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[2]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 3.174      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[4]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[8]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[8]                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[14]                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[14]                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.090     ; 3.158      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[20]                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 3.174      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[20]                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.074     ; 3.174      ;
; 4.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.088     ; 3.160      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'refclk'                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.518 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.413      ;
; 8.652 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.279      ;
; 8.652 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.279      ;
; 8.652 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.279      ;
; 8.652 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.279      ;
; 8.652 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 10.000       ; -0.064     ; 1.279      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                 ; To Node                                                                                                                                                                                                                                                                                                      ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst                                                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn                                                                                                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst0                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn0                                                                                                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|exits_r                                                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[0]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|l2_exit_r                                                                                                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|hotrst_exit_r                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dlup_exit_r                                                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[2]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[4]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[3]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[1]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.131      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0                                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[1]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[1]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[0]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.910 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[12]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[11]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[10]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[9]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[8]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[7]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[6]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[5]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[4]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[3]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[2]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[0]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[1]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 0.912 ; any_rstn_rr                                                                                                                                                                                                                                                               ; L0_led~reg0                                                                                                                                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.063      ; 1.132      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_stable                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[5]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[6]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[0]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[1]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.062 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[3]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.284      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[2]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[1]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[0]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rrr[0]                                                                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rr[0]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.062      ; 1.551      ;
; 1.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[13]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.580      ;
; 1.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[10]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.580      ;
; 1.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[11]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.580      ;
; 1.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[12]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.580      ;
; 1.356 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[17]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.580      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[1]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[8]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[7]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[9]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[6]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[14]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[15]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[16]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[18]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[19]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.067      ; 1.585      ;
; 1.364 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[0]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.068      ; 1.589      ;
; 1.364 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[2]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.068      ; 1.589      ;
; 1.364 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[5]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.068      ; 1.589      ;
; 1.364 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[3]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.068      ; 1.589      ;
; 1.364 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[4]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.068      ; 1.589      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[24]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[23]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[22]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[21]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[20]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[19]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[18]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[17]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[16]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[15]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[14]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[13]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_led~reg0                                                                                                                                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; comp_led~reg0                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; lane_active_led[1]~reg0                                                                                                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.480 ; any_rstn_rr                                                                                                                                                                                                                                                               ; lane_active_led[2]~reg0                                                                                                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.065      ; 1.702      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a1 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a2 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a3 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a4 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a5 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
; 1.505 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a6 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 2.015      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'refclk'                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.911 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.132      ;
; 0.911 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.132      ;
; 0.911 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.132      ;
; 0.911 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.132      ;
; 0.911 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.132      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
; 1.051 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.064      ; 1.272      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                                                                     ;
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ;
; 0.995 ; 9.995        ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                                                                     ;
; 0.995 ; 9.995        ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ;
; 1.005 ; 10.005       ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                                                                     ;
; 1.005 ; 10.005       ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[1]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[3]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[4]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[5]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|read                                                                              ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                                                                  ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[30]                                                      ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[31]                                                      ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[9]                                                       ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]                                                ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[15]                                               ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]                                                ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27]                                               ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28]                                               ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29]                                               ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ;
; 9.748 ; 9.964        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ;
; 9.749 ; 9.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[10]                                                                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[3]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[4]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[5]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[6]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[7]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[8]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[9]                                                                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]                                                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[19]                                                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[1] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[2] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[3] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[4] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[14]                                               ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]                                                ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18]                                               ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[0]                                                                      ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[1]                                                                      ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[2]                                                                      ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[3]                                                                      ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_rx_lr[4]                                                                      ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ;
; 9.752 ; 9.968        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'                                                                                                                                                                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                         ; Clock Edge ; Target                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.984 ; 1.984        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.014 ; 2.014        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'                                                                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                      ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                                                                              ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.734 ; 3.964        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                                                     ;
; 3.734 ; 3.964        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~portb_re_reg                                                                                                                                                           ;
; 3.734 ; 3.964        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~portb_address_reg0                                                                                                                                                     ;
; 3.734 ; 3.964        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~portb_re_reg                                                                                                                                                           ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~portb_address_reg0                                                                                                                                                      ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~portb_re_reg                                                                                                                                                            ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~portb_address_reg0                                                                                                                                                     ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~portb_re_reg                                                                                                                                                           ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~portb_address_reg0                                                                                                                                                     ;
; 3.735 ; 3.965        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~portb_re_reg                                                                                                                                                           ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~porta_address_reg0                                                                                                                                                     ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~porta_bytena_reg0                                                                                                                                                      ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                      ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~porta_we_reg                                                                                                                                                           ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                     ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~porta_bytena_reg0                                                                                                                                                      ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~porta_datain_reg0                                                                                                                                                      ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~porta_we_reg                                                                                                                                                           ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~portb_address_reg0                                                                                                                                                     ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~portb_re_reg                                                                                                                                                           ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~portb_address_reg0                                                                                                                                                     ;
; 3.736 ; 3.966        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~portb_re_reg                                                                                                                                                           ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_address_reg0                ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_we_reg                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_bytena_reg0                                                                                                                                                       ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                       ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_we_reg                                                                                                                                                            ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~portb_bytena_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a10~portb_datain_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~portb_bytena_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a16~portb_datain_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~porta_address_reg0                                                                                                                                                     ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~porta_bytena_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~porta_datain_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~porta_we_reg                                                                                                                                                           ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a52~portb_address_reg0                                                                                                                                                     ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a52~portb_re_reg                                                                                                                                                           ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~porta_address_reg0                                                                                                                                                     ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~porta_bytena_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                                                                      ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~porta_we_reg                                                                                                                                                           ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a60~portb_address_reg0                                                                                                                                                     ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a60~portb_re_reg                                                                                                                                                           ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a62~portb_address_reg0                                                                                                                                                     ;
; 3.737 ; 3.967        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a62~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~portb_address_reg0                                                         ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~portb_we_reg                                                               ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_address_reg0                                                         ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_we_reg                                                               ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_address_reg0                ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_datain_reg0                 ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_we_reg                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~portb_bytena_reg0                                                                                                                                                       ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~portb_datain_reg0                                                                                                                                                       ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a24~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a24~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a28~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a28~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a32~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a32~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~portb_bytena_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a34~portb_datain_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a44~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a44~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a48~portb_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a48~portb_re_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~porta_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~porta_bytena_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~porta_datain_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a50~porta_we_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~portb_bytena_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a54~portb_datain_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_address_reg0                                                                                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_bytena_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_datain_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_we_reg                                                                                                                                                           ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a6~portb_address_reg0                                                                                                                                                      ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a6~portb_re_reg                                                                                                                                                            ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a128~porta_address_reg0                                                                                   ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a128~porta_datain_reg0                                                                                    ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a128~porta_we_reg                                                                                         ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ;
; 3.738 ; 3.968        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_we_reg                                                                                          ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_we_reg       ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~porta_address_reg0                                                ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~porta_datain_reg0                                                 ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~porta_we_reg                                                      ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a0~portb_address_reg0                            ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a14~portb_address_reg0                                                                                                                                                     ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a14~portb_re_reg                                                                                                                                                           ;
; 3.739 ; 3.969        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a22~portb_address_reg0                                                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.749 ; 3.965        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.794 ; 3.978        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.801 ; 4.017        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.801 ; 4.017        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.851 ; 4.035        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.987 ; 3.987        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 3.987 ; 3.987        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 3.987 ; 3.987        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 3.998 ; 3.998        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 3.998 ; 3.998        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 4.001 ; 4.001        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 4.011 ; 4.011        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'refclk'                                                                                                                                            ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 4.627 ; 4.811        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 4.760 ; 4.760        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|o                                                                                                ;
; 4.768 ; 4.768        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]           ;
; 4.768 ; 4.768        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]           ;
; 4.768 ; 4.768        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]           ;
; 4.768 ; 4.768        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk          ;
; 4.768 ; 4.768        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|observablevcoout ;
; 4.773 ; 4.773        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]         ;
; 4.779 ; 4.779        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|inclk[0]                                                                                  ;
; 4.779 ; 4.779        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|outclk                                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[9]|clk                                                                    ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[0]|clk                                                           ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[1]|clk                                                           ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[2]|clk                                                           ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle_r|clk                                                        ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle|clk                                                          ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[0]|clk                                                                  ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[1]|clk                                                                  ;
; 4.789 ; 4.789        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[2]|clk                                                                  ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 4.963 ; 5.179        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 4.964 ; 5.180        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
; 5.203 ; 5.203        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[9]|clk                                                                    ;
; 5.204 ; 5.204        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[0]|clk                                                           ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'free_100MHz'                                                                                                      ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; 4.826 ; 4.826        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 4.831 ; 4.831        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.831 ; 4.831        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 4.831 ; 4.831        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.838 ; 4.838        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.161 ; 5.161        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.168 ; 5.168        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.168 ; 5.168        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 5.168 ; 5.168        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.174 ; 5.174        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; free_100MHz ; Rise       ; free_100MHz                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; 2.960 ; 3.445 ; Rise       ; refclk          ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; -1.562 ; -2.021 ; Rise       ; refclk          ;
+------------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 6.194 ; 6.130 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 6.308 ; 6.221 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 6.121 ; 6.044 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 6.273 ; 6.187 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 6.109 ; 6.024 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 6.181 ; 6.110 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 6.273 ; 6.187 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 6.105 ; 6.029 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 4.107 ; 4.125 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 3.802 ; 3.842 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 3.827 ; 3.872 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 3.802 ; 3.842 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 3.827 ; 3.872 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 2.132 ; 2.058 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 2.474 ; 2.454 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 2.205 ; 2.140 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 5.966 ; 5.900 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 6.073 ; 5.985 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 5.894 ; 5.816 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 5.879 ; 5.797 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 5.882 ; 5.797 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 5.953 ; 5.881 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 6.039 ; 5.953 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 5.879 ; 5.801 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 3.906 ; 3.920 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 3.630 ; 3.669 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 3.654 ; 3.698 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 3.630 ; 3.669 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 3.654 ; 3.698 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 1.438 ; 1.355 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 1.681 ; 1.712 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 1.774 ; 1.711 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                                         ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 2.341 ;    ;    ; 2.424 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 2.341 ;    ;    ; 2.424 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 2.341 ;    ;    ; 2.424 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                                 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 2.269 ;    ;    ; 2.355 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 2.269 ;    ;    ; 2.355 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 2.269 ;    ;    ; 2.355 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
; 159.69 MHz ; 159.69 MHz      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;                                                               ;
; 174.7 MHz  ; 50.0 MHz        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; limit due to minimum period restriction (tmin)                ;
; 390.63 MHz ; 250.0 MHz       ; refclk                                                                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 933.71 MHz ; 500.0 MHz       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------------------------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                          ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1.738  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 3.093  ; 0.000         ;
; refclk                                                                                             ; 7.440  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 14.276 ; 0.000         ;
; n/a                                                                                                ; 16.256 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                          ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.218 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.308 ; 0.000         ;
; refclk                                                                                             ; 0.310 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0.317 ; 0.000         ;
; n/a                                                                                                ; 1.257 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                                                      ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.727 ; 0.000         ;
; refclk                                                                                             ; 8.680 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                                                       ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.820 ; 0.000         ;
; refclk                                                                                             ; 0.821 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                           ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; 1.977 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout         ; 2.000 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.723 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 3.751 ; 0.000         ;
; refclk                                                                                             ; 4.616 ; 0.000         ;
; free_100MHz                                                                                        ; 4.844 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                          ; To Node                                                                                                                                                                                                                                                                                ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.738 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 6.194      ;
; 1.778 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 6.154      ;
; 1.828 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.062     ; 6.105      ;
; 1.847 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 6.085      ;
; 1.868 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.062     ; 6.065      ;
; 1.887 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 6.045      ;
; 1.975 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.957      ;
; 2.015 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.917      ;
; 2.066 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.869      ;
; 2.106 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.829      ;
; 2.133 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.802      ;
; 2.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.786      ;
; 2.173 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.762      ;
; 2.185 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.746      ;
; 2.251 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.684      ;
; 2.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.644      ;
; 2.351 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.584      ;
; 2.430 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.498      ;
; 2.452 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.482      ;
; 2.456 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.476      ;
; 2.470 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.458      ;
; 2.492 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.442      ;
; 2.496 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.436      ;
; 2.519 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.416      ;
; 2.537 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.066     ; 5.392      ;
; 2.537 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.393      ;
; 2.550 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.385      ;
; 2.551 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.383      ;
; 2.553 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 5.389      ;
; 2.560 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.371      ;
; 2.569 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.363      ;
; 2.569 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.362      ;
; 2.577 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.353      ;
; 2.600 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.331      ;
; 2.609 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.063     ; 5.323      ;
; 2.609 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.322      ;
; 2.627 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 5.303      ;
; 2.646 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.066     ; 5.283      ;
; 2.661 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.282      ;
; 2.663 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 5.286      ;
; 2.668 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 5.281      ;
; 2.672 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.264      ;
; 2.697 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.231      ;
; 2.699 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|tx_req_int                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 5.243      ;
; 2.713 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.224      ;
; 2.713 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.224      ;
; 2.714 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[13]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.223      ;
; 2.716 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[11]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.221      ;
; 2.718 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.219      ;
; 2.718 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[12]                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.219      ;
; 2.718 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.217      ;
; 2.729 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.206      ;
; 2.737 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.191      ;
; 2.745 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.191      ;
; 2.749 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.185      ;
; 2.753 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 5.197      ;
; 2.754 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[6]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.184      ;
; 2.754 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[5]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.184      ;
; 2.754 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[4]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.184      ;
; 2.756 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.180      ;
; 2.756 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.175      ;
; 2.758 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[96]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.178      ;
; 2.758 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 5.192      ;
; 2.762 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.174      ;
; 2.769 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.166      ;
; 2.772 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 5.177      ;
; 2.774 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.066     ; 5.155      ;
; 2.777 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 5.172      ;
; 2.780 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.157      ;
; 2.785 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 5.151      ;
; 2.788 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.319     ; 4.888      ;
; 2.793 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.319     ; 4.883      ;
; 2.796 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.135      ;
; 2.799 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[99]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.135      ;
; 2.807 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|tx_req_int                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 5.136      ;
; 2.808 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[8]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 5.143      ;
; 2.808 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[7]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 5.143      ;
; 2.808 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[5]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 5.143      ;
; 2.808 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[4]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 5.143      ;
; 2.808 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[6]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 5.143      ;
; 2.812 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.315     ; 4.868      ;
; 2.814 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.124      ;
; 2.814 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[0]                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.057     ; 5.124      ;
; 2.819 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 5.123      ;
; 2.821 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[2]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.107      ;
; 2.827 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.315     ; 4.853      ;
; 2.829 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[69]                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 5.105      ;
; 2.829 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.102      ;
; 2.831 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[100]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.060     ; 5.104      ;
; 2.837 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|usedw_is_1_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 5.105      ;
; 2.843 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[109]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.064     ; 5.088      ;
; 2.844 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|usedw_is_0_dff ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 5.098      ;
; 2.851 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[8]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.267     ; 4.877      ;
; 2.851 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[7]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.267     ; 4.877      ;
; 2.851 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[5]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.267     ; 4.877      ;
; 2.851 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[4]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.267     ; 4.877      ;
; 2.851 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[75] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[6]                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.267     ; 4.877      ;
; 2.854 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                    ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[126]                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 5.099      ;
; 2.860 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|dt_rc_last_size_dw[11]                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|rx_ack_xhdl2                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.058     ; 5.077      ;
; 2.861 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[2]                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 5.067      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 3.093 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 4.000        ; -0.149     ; 0.753      ;
; 6.929 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.059     ; 1.007      ;
; 7.354 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.058     ; 0.583      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'refclk'                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.440 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.497      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.529 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.408      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.538 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.399      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.610 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.327      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.646 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.291      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.676 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.261      ;
; 7.684 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.253      ;
; 7.684 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.253      ;
; 7.684 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.253      ;
; 7.684 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.058     ; 2.253      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                               ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 14.276 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[0]      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.105     ; 5.614      ;
; 14.385 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 5.554      ;
; 14.421 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 5.519      ;
; 14.521 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 5.418      ;
; 14.557 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 5.383      ;
; 14.557 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 5.382      ;
; 14.593 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 5.347      ;
; 14.694 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 5.245      ;
; 14.723 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 5.217      ;
; 14.818 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 5.121      ;
; 14.849 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 5.091      ;
; 15.065 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.873      ;
; 15.120 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.819      ;
; 15.126 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.812      ;
; 15.201 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.737      ;
; 15.237 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.701      ;
; 15.374 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.564      ;
; 15.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.440      ;
; 15.528 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.410      ;
; 15.546 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.393      ;
; 15.627 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 4.311      ;
; 15.639 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.300      ;
; 15.764 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.175      ;
; 15.796 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 4.144      ;
; 15.806 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 4.131      ;
; 15.837 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.054     ; 4.104      ;
; 15.845 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.094      ;
; 15.873 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.053     ; 4.069      ;
; 15.913 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 4.026      ;
; 16.000 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.482      ;
; 16.036 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.900      ;
; 16.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.889      ;
; 16.077 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.861      ;
; 16.091 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.848      ;
; 16.099 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.383      ;
; 16.134 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.802      ;
; 16.139 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.797      ;
; 16.139 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.799      ;
; 16.142 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.797      ;
; 16.148 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.332      ;
; 16.169 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[4] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.311      ;
; 16.174 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.765      ;
; 16.177 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.762      ;
; 16.201 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.736      ;
; 16.208 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.729      ;
; 16.216 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.720      ;
; 16.256 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.680      ;
; 16.262 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.674      ;
; 16.267 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.669      ;
; 16.269 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.033     ; 2.215      ;
; 16.280 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.659      ;
; 16.289 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.647      ;
; 16.289 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.650      ;
; 16.307 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.630      ;
; 16.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.601      ;
; 16.344 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.138      ;
; 16.353 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.586      ;
; 16.384 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.552      ;
; 16.395 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.541      ;
; 16.399 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.538      ;
; 16.400 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.536      ;
; 16.441 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.498      ;
; 16.444 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.494      ;
; 16.447 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.492      ;
; 16.464 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.472      ;
; 16.469 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.467      ;
; 16.475 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.464      ;
; 16.475 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.462      ;
; 16.478 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.458      ;
; 16.479 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[24]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.457      ;
; 16.494 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.445      ;
; 16.497 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.442      ;
; 16.500 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.437      ;
; 16.505 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.432      ;
; 16.509 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.428      ;
; 16.510 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 3.404      ;
; 16.517 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 3.423      ;
; 16.517 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.419      ;
; 16.523 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.416      ;
; 16.525 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.412      ;
; 16.537 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.400      ;
; 16.540 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.396      ;
; 16.540 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.399      ;
; 16.545 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.391      ;
; 16.564 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.058     ; 3.373      ;
; 16.576 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[26]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.362      ;
; 16.576 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[26] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.362      ;
; 16.576 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.057     ; 3.362      ;
; 16.579 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.356      ;
; 16.580 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.355      ;
; 16.581 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.354      ;
; 16.582 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.056     ; 3.357      ;
; 16.583 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 1.899      ;
; 16.585 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.350      ;
; 16.586 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.350      ;
; 16.586 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.349      ;
; 16.587 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.060     ; 3.348      ;
; 16.588 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.348      ;
; 16.605 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.081     ; 3.309      ;
; 16.605 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.059     ; 3.331      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 16.256 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.545     ; 1.199      ;
; 16.490 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.545     ; 0.965      ;
; 16.490 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.545     ; 0.965      ;
; 16.517 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.545     ; 0.938      ;
; 16.517 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -2.545     ; 0.938      ;
; 17.722 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.868      ;
; 17.744 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.256      ;
; 17.744 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.256      ;
; 17.744 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 2.256      ;
; 17.869 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.721      ;
; 17.960 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.409     ; 1.631      ;
; 17.974 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.616      ;
; 18.036 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.554      ;
; 18.198 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.392      ;
; 18.283 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.410     ; 1.307      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                                                                                    ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.218 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[30]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.341      ; 0.728      ;
; 0.220 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[39]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.731      ;
; 0.222 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[38]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.733      ;
; 0.244 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[36]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.755      ;
; 0.275 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[56]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.349      ; 0.793      ;
; 0.277 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[27]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.794      ;
; 0.277 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[47]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.789      ;
; 0.277 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[8]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.794      ;
; 0.278 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[19]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.791      ;
; 0.278 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[2]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.794      ;
; 0.279 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[28]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.796      ;
; 0.279 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[29]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.796      ;
; 0.280 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[57]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.349      ; 0.798      ;
; 0.280 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[40]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.791      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.797      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[52]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.350      ; 0.800      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[0]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.794      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[34]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.794      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[5]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.793      ;
; 0.281 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[20]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.794      ;
; 0.282 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[5]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.799      ;
; 0.283 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[95]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.795      ;
; 0.283 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|byteena_a_reg[3]                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a24~porta_bytena_reg0                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.337      ; 0.789      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[63]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.345      ; 0.798      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[16]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.796      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[53]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.366      ; 0.819      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[7]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.801      ;
; 0.284 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[20]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.797      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[45]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.345      ; 0.799      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[16]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.349      ; 0.803      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[32]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.798      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[53]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.798      ;
; 0.285 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[18]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.798      ;
; 0.286 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[35]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.798      ;
; 0.286 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[44]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.341      ; 0.796      ;
; 0.287 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[22]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.800      ;
; 0.288 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[16]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.801      ;
; 0.290 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[49]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.349      ; 0.808      ;
; 0.290 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[43]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.341      ; 0.800      ;
; 0.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[21]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.804      ;
; 0.291 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[3] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_address_reg0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.804      ;
; 0.292 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[31]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.808      ;
; 0.292 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[15]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.805      ;
; 0.293 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[6]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.810      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[91]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.806      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[30]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.811      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[4]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.810      ;
; 0.294 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[23]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.807      ;
; 0.295 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[37]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.806      ;
; 0.296 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[4]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.808      ;
; 0.296 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.809      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[94]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.809      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[5]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.810      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[0]                                                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.340      ; 0.806      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[3]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.814      ;
; 0.297 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|cntr_ndb:wr_ptr|counter_reg_bit[0]                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_address_reg0                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.339      ; 0.805      ;
; 0.298 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.814      ;
; 0.298 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[62]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.811      ;
; 0.299 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[56]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.812      ;
; 0.299 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[34]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.811      ;
; 0.300 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[12]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.813      ;
; 0.301 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[43]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.345      ; 0.815      ;
; 0.301 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[31]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.812      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[131]                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.349      ; 0.820      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[22]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.350      ; 0.821      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[3]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.814      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[4]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.819      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[9]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.819      ;
; 0.302 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[22]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.815      ;
; 0.303 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[58]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.345      ; 0.817      ;
; 0.304 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[11]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.820      ;
; 0.304 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[88]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.815      ;
; 0.304 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[4]                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.345      ; 0.818      ;
; 0.305 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[37]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 0.825      ;
; 0.305 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.818      ;
; 0.305 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[26]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.343      ; 0.817      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[13]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.822      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[60]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.817      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[21]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.819      ;
; 0.306 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|cntr_ndb:wr_ptr|counter_reg_bit[3]                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a0~porta_address_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.342      ; 0.817      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[26]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.823      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[41]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.351      ; 0.827      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.820      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.344      ; 0.820      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[16]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.346      ; 0.822      ;
; 0.307 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[10]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.348      ; 0.824      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_req                                                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_req                                                                                                                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|app_msi_req_synced                                                                                                                                                                                                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|app_msi_req_synced                                                                                                                                                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[3]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.347      ; 0.825      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|output_stage_full                                                                                                                                                                              ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|output_stage_full                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state[1]                                                                                                                                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state[1]                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state[0]                                                                                                                                                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|msi_req_state[0]                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cpl_pending                                                                                                                                          ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cpl_pending                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[0]                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[0]                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[1]                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[1]                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[2]                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[2]                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[3]                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[3]                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[4]                                                                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|low_addressa[4]                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 0.511      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                                                                             ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.308 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 0.511      ;
; 0.308 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.511      ;
; 0.317 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.519      ;
; 0.333 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.535      ;
; 0.333 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.535      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[14]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.334 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[16]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.536      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                             ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[22]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[5]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.536      ;
; 0.335 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[1]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.537      ;
; 0.336 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.539      ;
; 0.337 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[19]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.538      ;
; 0.337 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[6]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.539      ;
; 0.338 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.540      ;
; 0.338 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.540      ;
; 0.338 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[21]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.539      ;
; 0.345 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.547      ;
; 0.350 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.059      ; 0.553      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[14]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.352 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[4]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[5]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.554      ;
; 0.353 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.555      ;
; 0.353 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.555      ;
; 0.366 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.568      ;
; 0.366 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.568      ;
; 0.373 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.575      ;
; 0.373 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.575      ;
; 0.373 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.575      ;
; 0.377 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.579      ;
; 0.377 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.579      ;
; 0.377 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.579      ;
; 0.377 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.579      ;
; 0.378 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.580      ;
; 0.379 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.581      ;
; 0.379 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.581      ;
; 0.382 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.584      ;
; 0.382 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.584      ;
; 0.384 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TESTBUS_SET                                                                 ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.586      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.591      ;
; 0.390 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.591      ;
; 0.391 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.592      ;
; 0.394 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.595      ;
; 0.399 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.600      ;
; 0.407 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.609      ;
; 0.432 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.634      ;
; 0.435 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.637      ;
; 0.446 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.648      ;
; 0.452 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.653      ;
; 0.453 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.654      ;
; 0.458 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.659      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'refclk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.519      ;
; 0.334 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.535      ;
; 0.336 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.537      ;
; 0.337 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]           ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.538      ;
; 0.340 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.541      ;
; 0.345 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.546      ;
; 0.476 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.677      ;
; 0.515 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.717      ;
; 0.516 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.718      ;
; 0.516 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.718      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.517 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.719      ;
; 0.519 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.721      ;
; 0.519 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.721      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.735      ;
; 0.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.755      ;
; 0.570 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.771      ;
; 0.572 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.773      ;
; 0.741 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.943      ;
; 0.760 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.962      ;
; 0.760 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.962      ;
; 0.760 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.962      ;
; 0.761 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.963      ;
; 0.761 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.963      ;
; 0.762 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.964      ;
; 0.762 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.964      ;
; 0.762 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.964      ;
; 0.763 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.964      ;
; 0.765 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.967      ;
; 0.766 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.967      ;
; 0.766 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.968      ;
; 0.766 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.968      ;
; 0.766 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.968      ;
; 0.766 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.968      ;
; 0.768 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 0.969      ;
; 0.768 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.970      ;
; 0.768 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.970      ;
; 0.772 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.974      ;
; 0.773 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.975      ;
; 0.773 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.975      ;
; 0.773 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.975      ;
; 0.773 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.975      ;
; 0.775 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.977      ;
; 0.775 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 0.977      ;
; 0.842 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.044      ;
; 0.849 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.051      ;
; 0.849 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.051      ;
; 0.849 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.051      ;
; 0.850 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.052      ;
; 0.851 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.053      ;
; 0.851 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.053      ;
; 0.851 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.053      ;
; 0.856 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.058      ;
; 0.856 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.058      ;
; 0.856 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.058      ;
; 0.857 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.059      ;
; 0.858 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.060      ;
; 0.858 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.060      ;
; 0.858 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.060      ;
; 0.861 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.063      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.064      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.064      ;
; 0.862 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.064      ;
; 0.864 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.066      ;
; 0.864 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.066      ;
; 0.868 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.070      ;
; 0.869 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.071      ;
; 0.869 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.071      ;
; 0.869 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.071      ;
; 0.871 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.073      ;
; 0.871 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.073      ;
; 0.925 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.127      ;
; 0.927 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.129      ;
; 0.934 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.136      ;
; 0.945 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.147      ;
; 0.945 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.147      ;
; 0.945 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.147      ;
; 0.946 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.148      ;
; 0.946 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.148      ;
; 0.947 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.149      ;
; 0.947 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.149      ;
; 0.952 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.154      ;
; 0.952 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.154      ;
; 0.952 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.154      ;
; 0.953 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.155      ;
; 0.954 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.155      ;
; 0.954 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.156      ;
; 0.954 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.156      ;
; 0.957 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.158      ;
; 0.957 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.058      ; 1.159      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.317 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.058      ; 0.519      ;
; 0.361 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.129      ; 0.654      ;
; 0.765 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.964      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 1.257 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.173      ;
; 1.349 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.265      ;
; 1.487 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.403      ;
; 1.576 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.492      ;
; 1.586 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.083     ; 1.503      ;
; 1.674 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.590      ;
; 1.750 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; -0.084     ; 1.666      ;
; 2.060 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.060      ;
; 2.060 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.060      ;
; 2.060 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 2.060      ;
; 3.317 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.416     ; 0.901      ;
; 3.317 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.416     ; 0.901      ;
; 3.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.416     ; 0.916      ;
; 3.332 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.416     ; 0.916      ;
; 3.545 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -2.416     ; 1.129      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                                                                                                                                                                   ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 3.727 ; any_rstn_rr                                                                                     ; lane_active_led[0]~reg0                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 4.192      ;
; 3.727 ; any_rstn_rr                                                                                     ; lane_active_led[3]~reg0                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 4.192      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_pending                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cpl_pending                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.079     ; 2.812      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cpl_pending                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[8]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[14]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[40]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[46]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[0]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[2]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[7]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.814      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.DONE_4                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.814      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.081     ; 2.810      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[6]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.814      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmawr                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[1]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_hold_addr[2]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[0]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[4]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[8]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[8]                                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[14]                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[14]                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|init                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.080     ; 2.811      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[20]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[13]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[15]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[22]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[14]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[23]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[21]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[40]                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[46]                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.MWR_DV_4                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.814      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_requester_dmard                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_hold_addr[1]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.DT_FIFO_4        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 2.815      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[12]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[18]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[16]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[19]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[17]                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.832      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.MRD_ACK_4        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_tx.DT_FIFO_RD_QW0_4 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.076     ; 2.815      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_addr_reg[6]                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[0]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[0]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[4]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[4]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[40]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[8]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[14]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[46]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[32]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[0]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_addr_reg[0]                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_addr_reg[1]                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.078     ; 2.813      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[1]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[33]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[36]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[4]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[5]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[37]                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[8]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[8]                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[14]                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.104 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[14]                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.809      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_req                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.831      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|srst                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_ack_reg                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.831      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|msi_sel_dmawr                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.083     ; 2.807      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|int_deassert                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.831      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate_msi[1]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.081     ; 2.809      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate_msi[0]                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.081     ; 2.809      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_msicsr[0]                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.059     ; 2.831      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[0]              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[1]              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[0]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.079     ; 2.811      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.080     ; 2.810      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[2]                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[4]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.080     ; 2.810      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.077     ; 2.813      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_tag[1]                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.080     ; 2.810      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[3]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[4]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[5]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 2.823      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[6]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.082     ; 2.808      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[9]                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.067     ; 2.823      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[11]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[13]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.061     ; 2.829      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[15]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 2.825      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[17]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 2.825      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[24]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 2.825      ;
; 5.105 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[25]                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.065     ; 2.825      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'refclk'                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.680 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 10.000       ; -0.058     ; 1.257      ;
; 8.800 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 10.000       ; -0.057     ; 1.138      ;
; 8.800 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 10.000       ; -0.057     ; 1.138      ;
; 8.800 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 10.000       ; -0.057     ; 1.138      ;
; 8.800 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 10.000       ; -0.057     ; 1.138      ;
; 8.800 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 10.000       ; -0.057     ; 1.138      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                 ; To Node                                                                                                                                                                                                                                                                                                      ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0                                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[1]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[1]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[0]                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[12]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[11]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[10]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[9]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[8]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[7]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[6]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[5]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[4]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[3]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[2]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[0]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[1]                                                                                                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; any_rstn_rr                                                                                                                                                                                                                                                               ; L0_led~reg0                                                                                                                                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.022      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst                                                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn                                                                                                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst0                                                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn0                                                                                                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|exits_r                                                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[0]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|l2_exit_r                                                                                                                                                                                                             ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|hotrst_exit_r                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dlup_exit_r                                                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[2]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[4]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[3]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                                                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[1]                                                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.057      ; 1.023      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_stable                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[5]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[6]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[0]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[1]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 0.963 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[3]                                                                                                                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.058      ; 1.165      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1]                                                                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[2]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[1]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[0]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rrr[0]                                                                                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rr[0]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.056      ; 1.413      ;
; 1.230 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[13]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.434      ;
; 1.230 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[10]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.434      ;
; 1.230 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[11]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.434      ;
; 1.230 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[12]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.434      ;
; 1.230 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[17]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.434      ;
; 1.238 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[0]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.442      ;
; 1.238 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[2]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.442      ;
; 1.238 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[5]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.442      ;
; 1.238 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[3]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.442      ;
; 1.238 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[4]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.442      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[1]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[8]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[7]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[9]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[6]                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[14]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[15]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[16]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[18]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[19]                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.059      ; 1.443      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[24]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[23]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[22]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[21]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[20]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[19]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[18]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[17]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[16]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[15]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[14]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_cnt[13]                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; alive_led~reg0                                                                                                                                                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; comp_led~reg0                                                                                                                                                                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; lane_active_led[1]~reg0                                                                                                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.347 ; any_rstn_rr                                                                                                                                                                                                                                                               ; lane_active_led[2]~reg0                                                                                                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.060      ; 1.551      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a1 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a2 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a3 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a4 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a5 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
; 1.355 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|dffe4 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a6 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.316      ; 1.813      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'refclk'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.821 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.022      ;
; 0.821 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.022      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
; 0.956 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.057      ; 1.157      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 0.993 ; 9.993        ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 0.993 ; 9.993        ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 1.005 ; 10.005       ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 1.005 ; 10.005       ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[1]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[3]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[4]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[5]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                          ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|read                                ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                    ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                    ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[30]        ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[31]        ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[9]         ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]  ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[15] ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]  ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]           ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27] ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28] ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29] ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30] ;
; 9.750 ; 9.966        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31] ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[0]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[11]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[12]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[13]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[14]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[15]                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[1]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[2]                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                         ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[0]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[1]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[2]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[3]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[4]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[5]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[6]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                 ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                    ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                      ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR           ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                     ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                     ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                       ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                    ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WRITE                   ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                          ;
; 9.751 ; 9.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                         ; Clock Edge ; Target                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.977 ; 1.977        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 1.998 ; 1.998        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 2.001 ; 2.001        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.019 ; 2.019        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'                                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                      ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                              ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[13]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[14]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[15]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[16]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[17]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[18]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[19]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[20]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[21]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[22]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[23]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[24]                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_led~reg0                                                                                                                                                                                                                                                                                        ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; comp_led~reg0                                                                                                                                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; lane_active_led[1]~reg0                                                                                                                                                                                                                                                                               ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; lane_active_led[2]~reg0                                                                                                                                                                                                                                                                               ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[12]                                                                                                            ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[13]                                                                                                            ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[2]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[3]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[4]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW1[5]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[13]                                                                                                            ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[2]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[3]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[4]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|prg_reg_DW3[5]                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[0]                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[10]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[11]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[12]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[13]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[14]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[15]                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[1]                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cdt_length_dw[9]                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[0]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[5]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[6]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[7]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[8]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_dw[9]                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|cntr_usf:cntr1|counter_reg_bit[0] ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[10]                                                                                                                                                                ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[5]                                                                                                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[6]                                                                                                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[7]                                                                                                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[8]                                                                                                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cfg_maxpload_dw[9]                                                                                                                                                                 ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[0]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]                                                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[11]                                                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[12]                                                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[13]                                                                                                                                             ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[2]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[3]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[4]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[5]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[6]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[8]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]                                                                                                                                              ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|lim_cpld_cred[0]                                                                                                                                                       ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|lim_cpld_cred[1]                                                                                                                                                       ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|rx_buffer_cpl_max_dw[11]                                                                                                                                               ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0]                                                                                                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1]                                                                                                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2]                                                                                                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[0]                                                                                                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[1]                                                                                                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[2]                                                                                                                                                                    ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r                                                                                                                                                                  ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]                                                                                                                                                                         ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rr[0]                                                                                                                                                                        ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rrr[0]                                                                                                                                                                       ;
; 3.723 ; 3.939        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]                                                                                                                                                                    ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; L0_led~reg0                                                                                                                                                                                                                                                                                           ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[0]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[10]                                                                                                                                                                                                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[11]                                                                                                                                                                                                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[12]                                                                                                                                                                                                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[1]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[2]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[3]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[4]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[5]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[6]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[7]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[8]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; alive_cnt[9]                                                                                                                                                                                                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; any_rstn_r                                                                                                                                                                                                                                                                                            ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; any_rstn_rr                                                                                                                                                                                                                                                                                           ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[10]                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[12]                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[14]                                                                                                         ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[7]                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[8]                                                                                                          ;
; 3.724 ; 3.940        ; 0.216          ; High Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_prg_reg:dma_prg|dma_prg_rddata[9]                                                                                                          ;
+-------+--------------+----------------+------------------+----------------------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.751 ; 3.967        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.792 ; 3.976        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.792 ; 3.976        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.807 ; 4.023        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.807 ; 4.023        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.849 ; 4.033        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.991 ; 3.991        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 3.991 ; 3.991        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 3.991 ; 3.991        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 3.998 ; 3.998        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 3.998 ; 3.998        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 4.002 ; 4.002        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 4.002 ; 4.002        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 4.009 ; 4.009        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 4.009 ; 4.009        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 4.009 ; 4.009        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'refclk'                                                                                                                                             ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 4.616 ; 4.800        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 4.617 ; 4.801        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 4.759 ; 4.759        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|o                                                                                                ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]           ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]           ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]           ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk          ;
; 4.761 ; 4.761        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|observablevcoout ;
; 4.767 ; 4.767        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]         ;
; 4.770 ; 4.770        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|inclk[0]                                                                                  ;
; 4.770 ; 4.770        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|outclk                                                                                    ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[0]|clk                                                           ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[1]|clk                                                           ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[2]|clk                                                           ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle_r|clk                                                        ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle|clk                                                          ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[0]|clk                                                                  ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[1]|clk                                                                  ;
; 4.776 ; 4.776        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[2]|clk                                                                  ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
; 4.777 ; 4.777        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[9]|clk                                                                    ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 4.974 ; 5.190        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[9]|clk                                                                    ;
; 5.214 ; 5.214        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[0]|clk                                                           ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'free_100MHz'                                                                                                       ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; 4.844 ; 4.844        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 4.850 ; 4.850        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.850 ; 4.850        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 4.850 ; 4.850        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.851 ; 4.851        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.148 ; 5.148        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.148 ; 5.148        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 5.148 ; 5.148        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 5.149 ; 5.149        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.156 ; 5.156        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; free_100MHz ; Rise       ; free_100MHz                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; 2.608 ; 3.016 ; Rise       ; refclk          ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; -1.353 ; -1.734 ; Rise       ; refclk          ;
+------------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 5.580 ; 5.489 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 5.684 ; 5.566 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 5.511 ; 5.409 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 5.650 ; 5.534 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 5.501 ; 5.390 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 5.568 ; 5.471 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 5.650 ; 5.534 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 5.496 ; 5.394 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 3.744 ; 3.731 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 3.476 ; 3.483 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 3.492 ; 3.510 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 3.476 ; 3.483 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 3.492 ; 3.510 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 1.964 ; 1.888 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 2.278 ; 2.226 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 2.040 ; 1.968 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 5.367 ; 5.275 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 5.465 ; 5.347 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 5.300 ; 5.198 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 5.287 ; 5.180 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 5.291 ; 5.180 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 5.356 ; 5.258 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 5.432 ; 5.317 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 5.287 ; 5.184 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 3.561 ; 3.545 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 3.317 ; 3.323 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 3.332 ; 3.350 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 3.317 ; 3.323 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 3.332 ; 3.350 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 1.346 ; 1.257 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 1.581 ; 1.576 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 1.656 ; 1.586 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                                         ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 2.125 ;    ;    ; 2.256 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 2.125 ;    ;    ; 2.256 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 2.125 ;    ;    ; 2.256 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                                 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 2.060 ;    ;    ; 2.193 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 2.060 ;    ;    ; 2.193 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 2.060 ;    ;    ; 2.193 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                          ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+--------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 3.445  ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.539  ; 0.000         ;
; refclk                                                                                             ; 8.416  ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 16.453 ; 0.000         ;
; n/a                                                                                                ; 17.624 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                          ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.012 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0.177 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.185 ; 0.000         ;
; refclk                                                                                             ; 0.186 ; 0.000         ;
; n/a                                                                                                ; 0.679 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                                                      ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 5.048 ; 0.000         ;
; refclk                                                                                             ; 9.148 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                                                       ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.498 ; 0.000         ;
; refclk                                                                                             ; 0.499 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                           ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                              ; Slack ; End Point TNS ;
+----------------------------------------------------------------------------------------------------+-------+---------------+
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.000 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; 1.994 ; 0.000         ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout         ; 2.000 ; 0.000         ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 3.712 ; 0.000         ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 3.777 ; 0.000         ;
; refclk                                                                                             ; 4.402 ; 0.000         ;
; free_100MHz                                                                                        ; 4.622 ; 0.000         ;
+----------------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 3.445 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 4.000        ; -0.082     ; 0.460      ;
; 7.329 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.040     ; 0.618      ;
; 7.590 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 8.000        ; -0.038     ; 0.359      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                  ; To Node                                                                                                                                                                                                                                                                                                                        ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 3.539 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_sts_wr_r                                                                                                                                                                                                                                         ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 4.000        ; 1.367      ; 1.775      ;
; 3.567 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                                                                                                         ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 4.000        ; 1.368      ; 1.748      ;
; 4.121 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.822      ;
; 4.143 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.800      ;
; 4.203 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.043     ; 3.741      ;
; 4.225 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.043     ; 3.719      ;
; 4.244 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.699      ;
; 4.266 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.677      ;
; 4.271 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.672      ;
; 4.287 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.660      ;
; 4.293 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.650      ;
; 4.350 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.596      ;
; 4.372 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.574      ;
; 4.379 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 3.563      ;
; 4.401 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.546      ;
; 4.401 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 3.541      ;
; 4.404 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[102]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.543      ;
; 4.408 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.538      ;
; 4.430 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.516      ;
; 4.453 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.047     ; 3.487      ;
; 4.456 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[9]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.047     ; 3.484      ;
; 4.467 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.478      ;
; 4.472 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.474      ;
; 4.494 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.452      ;
; 4.518 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[105]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.429      ;
; 4.530 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[96]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 3.418      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.410      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[8]                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.026     ; 3.425      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[7]                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.026     ; 3.425      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[5]                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.026     ; 3.425      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[4]                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.026     ; 3.425      ;
; 4.536 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|maxpload_qw_minus_one[6]                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.026     ; 3.425      ;
; 4.539 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[2]                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.041     ; 3.407      ;
; 4.552 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.391      ;
; 4.571 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.376      ;
; 4.574 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.369      ;
; 4.580 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[99]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.365      ;
; 4.584 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[68]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.361      ;
; 4.586 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.037     ; 3.364      ;
; 4.595 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[69]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.350      ;
; 4.596 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.047     ; 3.344      ;
; 4.608 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_req_xhdl2                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 3.340      ;
; 4.611 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[109]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 3.331      ;
; 4.614 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_desc0_xhdl1[125]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a0~porta_datain_reg0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; 0.150      ; 3.545      ;
; 4.620 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.033     ; 3.334      ;
; 4.631 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.312      ;
; 4.638 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.305      ;
; 4.641 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.034     ; 3.312      ;
; 4.646 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.034     ; 3.307      ;
; 4.646 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.299      ;
; 4.647 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[96]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 3.301      ;
; 4.647 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.296      ;
; 4.649 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|tx_length_dw[8]                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.296      ;
; 4.650 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_desc0_xhdl1[34]                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|altshift_taps:reg_wr_addr_rtl_0|shift_taps_9om:auto_generated|altsyncram_m5b1:altsyncram2|ram_block5a0~porta_datain_reg0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; 0.158      ; 3.517      ;
; 4.652 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_almostfull                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.031     ; 3.304      ;
; 4.653 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_req_xhdl5                                                         ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.290      ;
; 4.654 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[126]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.030     ; 3.303      ;
; 4.660 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|tx_length_dw_md[9]                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 3.287      ;
; 4.660 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.283      ;
; 4.669 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.274      ;
; 4.674 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 3.267      ;
; 4.677 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[8]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 3.264      ;
; 4.678 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 3.263      ;
; 4.678 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.207     ; 3.102      ;
; 4.688 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[91]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.031     ; 3.268      ;
; 4.694 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.207     ; 3.086      ;
; 4.695 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[70]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.250      ;
; 4.697 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[99]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.248      ;
; 4.703 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[15] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[7]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.207     ; 3.077      ;
; 4.704 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.210     ; 3.073      ;
; 4.716 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.047     ; 3.224      ;
; 4.717 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.226      ;
; 4.719 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[82]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.033     ; 3.235      ;
; 4.720 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|tx_req_int                                                                                                                          ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|empty_dff                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.033     ; 3.234      ;
; 4.721 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.210     ; 3.056      ;
; 4.723 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[83]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.033     ; 3.231      ;
; 4.728 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[109]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.045     ; 3.214      ;
; 4.728 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[84]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.033     ; 3.226      ;
; 4.729 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[7]                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.220      ;
; 4.730 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[9]                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.219      ;
; 4.730 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[13]                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.219      ;
; 4.732 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[11]                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.217      ;
; 4.734 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[10]                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.215      ;
; 4.735 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[12]                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.214      ;
; 4.737 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|tx_req_int                                                                                                                          ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|scfifo:write_scfifo|scfifo_7ab1:auto_generated|a_dpfifo_i741:dpfifo|full_dff                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.031     ; 3.219      ;
; 4.737 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[2]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[128]                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 3.204      ;
; 4.739 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 3.204      ;
; 4.739 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_dw[0]                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_qw_minus_one[7]                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.210      ;
; 4.740 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[6]                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.036     ; 3.211      ;
; 4.740 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_length[2]                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_wrreq                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 3.201      ;
; 4.741 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[5]                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.036     ; 3.210      ;
; 4.741 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[1]                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cpld_rx_buffer:altpcierd_cpld_rx_buffer_i|estimated_data_credits[4]                                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.036     ; 3.210      ;
; 4.743 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_dw[0]                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_qw_minus_one[8]                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.038     ; 3.206      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                            ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|ctrltx_4dw_or_aligned_reg                                                                                                                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.047     ; 3.194      ;
; 4.746 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[15] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tag_track_one_hot[0]                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.210     ; 3.031      ;
; 4.749 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_dw[0]                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_qw_minus_one[1]                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.037     ; 3.201      ;
; 4.752 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_prg_reg:dma_prg|init                                                                                           ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_desc_addr[56]                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.032     ; 3.203      ;
; 4.753 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_dw[0]                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_qw_minus_one[2]                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.037     ; 3.197      ;
; 4.753 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_dw[0]                                                        ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|tx_length_qw_minus_one[0]                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.037     ; 3.197      ;
; 4.754 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                             ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[69]                                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 3.191      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'refclk'                                                                                                                                                                                ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.416 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.534      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.484      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.475 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.475      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.527 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.423      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.554 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.396      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]  ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]  ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.382      ;
; 8.569 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.381      ;
; 8.569 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.381      ;
; 8.569 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.381      ;
; 8.569 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12] ; refclk       ; refclk      ; 10.000       ; -0.037     ; 1.381      ;
+-------+-------------------------------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                               ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 16.453 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.498      ;
; 16.477 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.475      ;
; 16.579 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.372      ;
; 16.597 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.354      ;
; 16.603 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.349      ;
; 16.621 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.331      ;
; 16.671 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.280      ;
; 16.695 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.257      ;
; 16.719 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[0]      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.063     ; 3.205      ;
; 16.744 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.207      ;
; 16.768 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.184      ;
; 16.891 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 3.059      ;
; 16.928 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 3.023      ;
; 16.952 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 3.000      ;
; 17.017 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.933      ;
; 17.035 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.915      ;
; 17.109 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.841      ;
; 17.182 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.768      ;
; 17.190 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.761      ;
; 17.214 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.738      ;
; 17.251 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.700      ;
; 17.275 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.677      ;
; 17.329 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.622      ;
; 17.344 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.607      ;
; 17.366 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.584      ;
; 17.368 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.584      ;
; 17.377 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.575      ;
; 17.401 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.034     ; 2.552      ;
; 17.403 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.548      ;
; 17.428 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.521      ;
; 17.480 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.471      ;
; 17.534 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.417      ;
; 17.535 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.414      ;
; 17.539 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.410      ;
; 17.548 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.403      ;
; 17.558 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.393      ;
; 17.558 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.394      ;
; 17.566 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.383      ;
; 17.567 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.384      ;
; 17.587 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.362      ;
; 17.591 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.035     ; 2.361      ;
; 17.615 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.334      ;
; 17.620 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.329      ;
; 17.623 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.328      ;
; 17.624 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.325      ;
; 17.628 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.322      ;
; 17.637 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.314      ;
; 17.644 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.305      ;
; 17.647 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.303      ;
; 17.647 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.302      ;
; 17.689 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.261      ;
; 17.700 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.249      ;
; 17.701 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.248      ;
; 17.705 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.244      ;
; 17.719 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.232      ;
; 17.724 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.225      ;
; 17.725 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.224      ;
; 17.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.221      ;
; 17.733 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.218      ;
; 17.742 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.208      ;
; 17.747 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.055     ; 2.185      ;
; 17.749 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.032     ; 1.486      ;
; 17.754 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.195      ;
; 17.756 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[4] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.034     ; 1.477      ;
; 17.759 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.190      ;
; 17.760 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[24]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.189      ;
; 17.777 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.032     ; 1.458      ;
; 17.781 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.168      ;
; 17.781 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.168      ;
; 17.782 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[6]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.168      ;
; 17.784 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.167      ;
; 17.785 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.164      ;
; 17.789 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[4]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.160      ;
; 17.791 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.160      ;
; 17.792 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.034     ; 1.441      ;
; 17.793 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[2]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.157      ;
; 17.802 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[3]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.147      ;
; 17.803 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.148      ;
; 17.804 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[3]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.147      ;
; 17.806 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.143      ;
; 17.811 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.138      ;
; 17.815 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[11]                                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.036     ; 2.136      ;
; 17.816 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.133      ;
; 17.821 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.128      ;
; 17.822 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[5]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[19]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.128      ;
; 17.831 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.117      ;
; 17.832 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.116      ;
; 17.833 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.116      ;
; 17.833 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[26]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.117      ;
; 17.833 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[26] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.037     ; 2.117      ;
; 17.833 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.115      ;
; 17.835 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.030     ; 1.402      ;
; 17.837 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.111      ;
; 17.838 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.110      ;
; 17.839 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[0]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.039     ; 2.109      ;
; 17.844 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[8]  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.105      ;
; 17.845 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[2]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[24]        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.104      ;
; 17.850 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.099      ;
; 17.853 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[1]                                                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[24] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.096      ;
; 17.863 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -0.038     ; 2.086      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 17.624 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -1.610     ; 0.766      ;
; 17.762 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -1.610     ; 0.628      ;
; 17.762 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -1.610     ; 0.628      ;
; 17.780 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -1.610     ; 0.610      ;
; 17.780 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 20.000       ; -1.610     ; 0.610      ;
; 18.366 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 1.634      ;
; 18.366 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 1.634      ;
; 18.366 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 20.000       ; 0.000      ; 1.634      ;
; 18.725 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 1.184      ;
; 18.793 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 1.116      ;
; 18.863 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 1.046      ;
; 18.909 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 1.000      ;
; 18.973 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 0.936      ;
; 19.079 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 0.830      ;
; 19.139 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 20.000       ; -0.091     ; 0.770      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                                                                                    ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.012 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 1.469      ; 1.655      ;
; 0.026 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_sts_wr_r                                                                                                                                                                                                                                                                     ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 1.468      ; 1.668      ;
; 0.094 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[30]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.219      ; 0.417      ;
; 0.096 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[39]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.420      ;
; 0.097 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[38]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.421      ;
; 0.109 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[36]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.433      ;
; 0.131 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[56]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.461      ;
; 0.132 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[27]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.462      ;
; 0.133 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[28]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.463      ;
; 0.133 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[29]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.463      ;
; 0.134 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[8]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.465      ;
; 0.134 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[2]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.464      ;
; 0.135 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[57]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.465      ;
; 0.136 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[52]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.228      ; 0.468      ;
; 0.136 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[5]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.467      ;
; 0.137 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.464      ;
; 0.137 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[47]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.463      ;
; 0.138 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[63]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.464      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[49]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.469      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[16]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.470      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[5]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.465      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[20]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.465      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[7]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.470      ;
; 0.139 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[19]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.466      ;
; 0.140 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[34]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.466      ;
; 0.140 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[53]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.239      ; 0.483      ;
; 0.141 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[91]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.466      ;
; 0.141 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[0]                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.467      ;
; 0.141 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[40]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.465      ;
; 0.141 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[6]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.472      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[95]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.467      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[45]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.468      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[30]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.472      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[35]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.468      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[16]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.468      ;
; 0.142 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[53]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.468      ;
; 0.143 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[32]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.469      ;
; 0.143 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[44]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.467      ;
; 0.143 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[22]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.469      ;
; 0.144 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[94]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.469      ;
; 0.144 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|data_a_reg[0]                                                                                                                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.219      ; 0.467      ;
; 0.144 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[3]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.475      ;
; 0.144 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[18]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.471      ;
; 0.144 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[20]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.471      ;
; 0.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[4]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.476      ;
; 0.145 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[16]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.472      ;
; 0.146 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[3] ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_address_reg0 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.473      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[31]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.474      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[131]                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.477      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[43]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.471      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[37]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.471      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[21]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.473      ;
; 0.147 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[4]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.478      ;
; 0.148 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[126]                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.473      ;
; 0.148 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[22]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.228      ; 0.480      ;
; 0.148 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[4]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.474      ;
; 0.148 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[16]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.224      ; 0.476      ;
; 0.148 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[9]                                                                                                       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.479      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[92]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.474      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[62]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.475      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.476      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[5]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.476      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[4]                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.476      ;
; 0.149 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[15]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.476      ;
; 0.150 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[11]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.477      ;
; 0.150 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[37]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.228      ; 0.482      ;
; 0.150 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[41]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.228      ; 0.482      ;
; 0.150 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[56]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.476      ;
; 0.150 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|byteena_a_reg[3]                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a24~porta_bytena_reg0                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.216      ; 0.470      ;
; 0.151 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[13]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.478      ;
; 0.151 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[88]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.475      ;
; 0.151 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[36]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.477      ;
; 0.151 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[47]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.481      ;
; 0.151 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[23]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.478      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[26]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.479      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[43]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.478      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[58]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_datain_reg0                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.478      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[3]                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.478      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[34]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.221      ; 0.477      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[10]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.483      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[22]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.479      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[12]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.478      ;
; 0.152 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|cntr_ndb:wr_ptr|counter_reg_bit[0]                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a48~porta_address_reg0                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.476      ;
; 0.153 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[12]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.479      ;
; 0.153 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[17]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.224      ; 0.481      ;
; 0.154 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|txfifo_d[90]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.478      ;
; 0.154 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|cntr_odb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_tx_64:\xhdl10:altpcierd_cdma_ast_tx_i_64|scfifo:tx_data_fifo_128|scfifo_5na1:auto_generated|a_dpfifo_gk31:dpfifo|altsyncram_f5e1:FIFOram|ram_block1a65~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.226      ; 0.484      ;
; 0.154 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[31]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.478      ;
; 0.154 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tagram_data_b[21]                                                                                                      ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.481      ;
; 0.154 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_tag_addr_offset[11]                                                                                                 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_datain_reg0                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.480      ;
; 0.155 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[0]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.224      ; 0.483      ;
; 0.155 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.224      ; 0.483      ;
; 0.155 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|rx_data0[26]                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_datain_reg0                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.481      ;
; 0.156 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[60]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.480      ;
; 0.156 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[2]                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.483      ;
; 0.157 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[21]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.483      ;
; 0.157 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[52]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.222      ; 0.483      ;
; 0.158 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[35]                                                                                                                ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_datain_reg0                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.223      ; 0.485      ;
; 0.158 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|rx_stream_data0_0_reg[42]                                                                                                                                                                                                                                  ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a64~porta_datain_reg0                                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.220      ; 0.482      ;
; 0.158 ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|cntr_pdb:wr_ptr|counter_reg_bit[3]                                                                                     ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.227      ; 0.489      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                              ; To Node                                                                                                                                                                                                     ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.177 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.108      ; 0.389      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.314      ;
; 0.432 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.553      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                                                                                                             ; Launch Clock                                                  ; Latch Clock                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[6]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[3]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                                                                            ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.191 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.312      ;
; 0.191 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.191 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[23]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                                                                  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[14]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[5]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[20]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[19]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[16]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR                                                             ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[22]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[23]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[18]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[19]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[1]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[6]                                                ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[7]                                                ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[20]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[21]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[6]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.203 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                                                                     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.325      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                                                              ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                                                              ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.326      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[14]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[9]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[4]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[5]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[13]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[12]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[10]                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[11]                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[7]                                                    ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|in_data_shift_reg[8]                                                    ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.213 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|state_mc_reg[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.335      ;
; 0.218 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.340      ;
; 0.219 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.341      ;
; 0.221 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.343      ;
; 0.223 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0]                                                         ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1]                                                         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.345      ;
; 0.223 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.345      ;
; 0.223 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[11]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.345      ;
; 0.225 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|rx_done                                                                           ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TESTBUS_SET                                                                 ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.347      ;
; 0.225 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.347      ;
; 0.225 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.347      ;
; 0.225 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.347      ;
; 0.225 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.347      ;
; 0.226 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.348      ;
; 0.227 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[5] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.349      ;
; 0.227 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.349      ;
; 0.228 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                                                                   ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.349      ;
; 0.228 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.350      ;
; 0.229 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.350      ;
; 0.232 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.353      ;
; 0.236 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.357      ;
; 0.240 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                                                                        ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.361      ;
; 0.251 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[17]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[18]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[21]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[22]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|lpm_counter:state_mc_counter|cntr_29h:auto_generated|counter_reg_bit[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[27]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.375      ;
; 0.253 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[28]                                                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[29]                                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.375      ;
; 0.256 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[12]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[13]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.378      ;
; 0.256 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]                                                       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.376      ;
; 0.259 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[21]                                               ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[22]                                               ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.380      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'refclk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]           ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]           ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.317      ;
; 0.198 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.320      ;
; 0.274 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.395      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.430      ;
; 0.319 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.440      ;
; 0.331 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.452      ;
; 0.340 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.461      ;
; 0.342 ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.463      ;
; 0.419 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.540      ;
; 0.456 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.591      ;
; 0.485 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.606      ;
; 0.519 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.645      ;
; 0.532 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.536 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.657      ;
; 0.550 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.671      ;
; 0.571 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.692      ;
; 0.574 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.697      ;
; 0.582 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.708      ;
; 0.588 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.710      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'n/a'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                   ; To Node                                                                                                                                                                                                                 ; Launch Clock                                                                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.679 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.741      ;
; 0.727 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.789      ;
; 0.820 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.882      ;
; 0.827 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[1] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.889      ;
; 0.882 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                      ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.944      ;
; 0.884 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.946      ;
; 0.933 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|startup_cntr[0] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; n/a         ; 0.000        ; 0.062      ; 0.995      ;
; 1.349 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET      ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 1.349      ;
; 1.349 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET        ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 1.349      ;
; 1.349 ; pcie_rstn                                                                                                                                                                                                                                                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET       ; n/a                                                                                                ; n/a         ; 0.000        ; 0.000      ; 1.349      ;
; 2.057 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -1.530     ; 0.527      ;
; 2.057 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -1.530     ; 0.527      ;
; 2.065 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -1.530     ; 0.535      ;
; 2.065 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r                                                                                                                                 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -1.530     ; 0.535      ;
; 2.207 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2]                                                                                                                                        ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; n/a         ; 0.000        ; -1.530     ; 0.677      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                                                                                                                                                                                                                   ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 5.048 ; any_rstn_rr                                                                                     ; lane_active_led[0]~reg0                                                                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 2.888      ;
; 5.048 ; any_rstn_rr                                                                                     ; lane_active_led[3]~reg0                                                                                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 2.888      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_req                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|srst                                                                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.042     ; 1.895      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_int_ack_reg                                                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|int_deassert                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_msicsr[0]                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[20]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|app_msi_req_reg                                                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[52]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|cfg_prmcsr[2]                                                                                                                                                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|rd_ptr_lsb      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|low_addressa[0] ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[2]                                                                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|reg_rd_data[20]                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[20]                                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[20]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[13]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[15]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[22]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[14]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[23]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[21]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|mem_rd_data_del[52]                                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rr                                                                                                                                                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_rrr                                                                                                                                                                                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[12]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[18]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[16]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[19]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|cpl_cnt_50ms[17]                                                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.039     ; 1.898      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_tl_cfg_sample:cfgbus|tl_cfg_ctl_wr_r                                                                                                                                                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.897      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[2]                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[2]                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[20]                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[52]                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[2]                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[34]                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[3]                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|read_dma_status_reg[35]                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_rd_prg_rddata_reg[20]                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.050 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_reg_access:altpcierd_reg_access_1|dma_wr_prg_rddata_reg[20]                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.891      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cpl_pending                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 1.884      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmawr                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 1.885      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_dmawr                                                                                                                                                           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_pcnt                                                                                                                                                            ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[0]                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 1.884      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|cstate_msi[1]                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.052     ; 1.884      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[0]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[2]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[4]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|tx_sel_descriptor_dmard                                                                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_tag[1]                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[3]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[4]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[5]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[6]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[7]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[8]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[9]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[10]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[11]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[13]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[14]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[15]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[17]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[24]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[25]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[26]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[31]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[35]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[0]                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[3]                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 1.885      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[1]                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|cstate[2]                                                                                                ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[36]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[37]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[38]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[39]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[40]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[41]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[42]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.046     ; 1.890      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[43]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[45]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[46]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[47]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[49]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[56]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[57]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.044     ; 1.892      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[58]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|fifo_data_in[63]                                                                    ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.040     ; 1.896      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[0]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 1.885      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|tx_req_xhdl5                                                               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.049     ; 1.887      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_addr[2]                                                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 1.885      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[5]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[7]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[8]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.050     ; 1.886      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|rx_hold_tag[1]                                                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.053     ; 1.883      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_write_dma_requester:\xhdl23:write_requester|cstate.DONE_4                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.051     ; 1.885      ;
; 6.051 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|tx_desc_length[3]                                                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 8.000        ; -0.055     ; 1.881      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'refclk'                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.148 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.802      ;
; 9.226 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.724      ;
; 9.226 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.724      ;
; 9.226 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.724      ;
; 9.226 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.724      ;
; 9.226 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 10.000       ; -0.037     ; 0.724      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                            ; To Node                                                                                                                              ; Launch Clock                                                                                       ; Latch Clock                                                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rxdigitalreset_r          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|txdigitalreset_r          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~4        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|serdes_rst_state~5        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr_short           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ws_tmr_eq_0               ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[2]           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[1]           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|busy_altgxb_reconfig_r[1] ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_r[0]           ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|ld_ws_tmr                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.619      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|srst0                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|app_rstn0                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|exits_r                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[0]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|l2_exit_r                                     ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|hotrst_exit_r                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dlup_exit_r                                   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[2]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[4]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[3]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|dl_ltssm_r[1]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.620      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[12]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[11]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[10]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[9]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[8]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[7]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[6]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[5]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[4]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[3]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[2]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[0]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; alive_cnt[1]                                                                                                                         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.500 ; any_rstn_rr                                                                                                          ; L0_led~reg0                                                                                                                          ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.621      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_stable         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[4]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[5]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[6]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[0]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[2]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[1]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|pll_locked_cnt[3]         ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.037      ; 0.696      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_sync_r ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[2] ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[0] ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_cnt[1] ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[2]   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[1]   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_freq_locked_r[0]   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_sync_r[0]   ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rrr[0]      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_rr[0]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.729 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|rx_pll_locked_r[0]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.035      ; 0.848      ;
; 0.731 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[13]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.854      ;
; 0.731 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[10]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.854      ;
; 0.731 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[11]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.854      ;
; 0.731 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[12]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.854      ;
; 0.731 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[17]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.854      ;
; 0.739 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[0]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[2]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[5]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[3]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.040      ; 0.863      ;
; 0.739 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[4]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.040      ; 0.863      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[1]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[8]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[7]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[9]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[6]        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[14]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[15]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[16]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[18]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.743 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|arst_r[2] ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|altpcie_rs_serdes:rs_serdes|waitstate_timer[19]       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.039      ; 0.866      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[24]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[23]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[22]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[21]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[20]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[19]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[18]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[17]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[16]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[15]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[14]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_cnt[13]                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; alive_led~reg0                                                                                                                       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; comp_led~reg0                                                                                                                        ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; lane_active_led[1]~reg0                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.798 ; any_rstn_rr                                                                                                          ; lane_active_led[2]~reg0                                                                                                              ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.038      ; 0.920      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[1]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[3]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[0]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[2]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[10]                                 ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[9]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
; 0.819 ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|any_rstn_rr                   ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core_rs_hip:rs_hip|rsnt_cntn[8]                                  ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000        ; 0.033      ; 0.936      ;
+-------+----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'refclk'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]    ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle   ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.620      ;
; 0.499 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.620      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]            ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
; 0.568 ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2] ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]             ; refclk       ; refclk      ; 0.000        ; 0.037      ; 0.689      ;
+-------+--------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 0.000 ; 20.000       ; 20.000         ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 0.982 ; 9.982        ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 0.982 ; 9.982        ; 9.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 1.016 ; 10.016       ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN                                                       ;
; 1.016 ; 10.016       ; 9.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|wire_cent_unit0_dprioout                                                             ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|busy                                ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|done                                ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.DPRIO_WAIT                ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.IDLE                      ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_WAIT                       ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WAIT                    ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.IDLE                          ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.SAMPLE_TB                     ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[2]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[3]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[4]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[5]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[6]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[7]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[8]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[9]         ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[0]  ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|rd_out_data_shift_reg[1]  ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[27] ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[28] ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[29] ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[30] ;
; 9.778 ; 9.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|wr_out_data_shift_reg[31] ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[10]                                                ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[4]                                                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[7]                                                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[8]                                                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|address_pres_reg[9]                                                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[0]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[10]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|address[1]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|cal_en                              ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[0]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[1]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[2]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[4]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[5]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[8]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|channel[9]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[0]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[1]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[2]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[3]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[4]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[5]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[6]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|counter[7]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[0]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[10]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[11]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[12]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[13]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[14]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[15]                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[1]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[2]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[3]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[4]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[5]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[6]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[7]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[8]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dataout[9]                          ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|did_dprio                           ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_reuse                         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[0]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[1]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[2]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[3]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[4]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[5]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[6]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|dprio_save[7]                       ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|read                                ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_RD                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CAL_RX_WR                 ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.CH_ADV                    ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|ret_state.OFFSETS_PDEN_WR           ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_RD                     ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CAL_RX_WR                     ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.CH_ADV                        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_READ                    ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.DPRIO_WRITE                   ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_RD               ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.OFFSETS_PDEN_WR               ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|state.TEST_INPUT                    ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|alt_cal_c3gxb:calibration_c3gxb|write_reg                           ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[0]         ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[10]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[11]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[12]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[13]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[14]        ;
; 9.779 ; 9.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|altpcie_reconfig_3cgx:reconfig|altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp:altpcie_reconfig_3cgx_alt_c3gxb_reconfig_ffp_component|altpcie_reconfig_3cgx_alt_dprio_v5k:dprio|addr_shift_reg[15]        ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout'                                                                                                                                                                                                                                          ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                         ; Clock Edge ; Target                                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 1.994 ; 1.994        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 1.997 ; 1.997        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0                                                                                                            ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[0]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[10]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[11]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[12]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[1]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[21]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[22]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[23]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[28]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[29]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[2]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[30]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[3]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[4]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[5]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[6]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[7]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[8]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl[9]                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_ctl_wr                                           ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[35]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[36]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[37]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts[38]                                          ;
; 2.003 ; 2.003        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|tl_cfg_sts_wr                                           ;
; 2.006 ; 2.006        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout                                                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout'                                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                      ; Clock Edge ; Target                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout ;
; 2.000 ; 2.000        ; 0.000          ; High Pulse Width ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
; 2.000 ; 2.000        ; 0.000          ; Low Pulse Width  ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout'                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                                                                              ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~porta_address_reg0                                                         ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~porta_we_reg                                                               ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_address_reg0                ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:rx_data_fifo|scfifo_ola1:auto_generated|a_dpfifo_3j31:dpfifo|altsyncram_m2e1:FIFOram|ram_block1a16~porta_we_reg                      ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_second_descriptor|scfifo_1me1:auto_generated|a_dpfifo_cj71:dpfifo|altsyncram_3rf1:FIFOram|ram_block1a0~porta_we_reg       ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~porta_address_reg0                                                ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~porta_we_reg                                                      ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_address_reg0                          ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a0~porta_we_reg                                ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~porta_address_reg0                                                                                                                                                     ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~porta_we_reg                                                                                                                                                           ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~porta_address_reg0                                                                                                                                                     ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~porta_we_reg                                                                                                                                                           ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_address_reg0                                                                                                                                                     ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~porta_we_reg                                                                                                                                                           ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a62~porta_address_reg0                                                                                                                                                     ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a62~porta_we_reg                                                                                                                                                           ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_address_reg0                                                                                    ;
; 3.712 ; 3.942        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_ast_rx_64:\xhdl10:altpcierd_cdma_ast_rx_i_64|scfifo:rx_data_fifo_128|scfifo_7vb1:auto_generated|a_dpfifo_rk31:dpfifo|altsyncram_56e1:FIFOram|ram_block1a68~porta_we_reg                                                                                          ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a0~porta_address_reg0                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a0~porta_we_reg                                                        ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_address_reg0                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a50~porta_we_reg                                                       ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[10]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[15]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[16]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[17]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[18]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[19]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[20]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[21]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[22]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[23]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[24]                                                                                 ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[3]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[4]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[5]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[6]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[7]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[8]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|q_b[9]                                                                                  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_address_reg0                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a2~porta_we_reg                                                               ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_address_reg0                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|altsyncram:tag_dpram|altsyncram_44p3:auto_generated|ram_block1a3~portb_we_reg                                                               ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_first_descriptor|scfifo_p1a1:auto_generated|a_dpfifo_4v21:dpfifo|altsyncram_bvd1:FIFOram|ram_block1a0~porta_address_reg0  ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_read|altpcierd_read_dma_requester:\xhdl24:xhdl26:xhdl28:read_requester|scfifo:tag_scfifo_first_descriptor|scfifo_p1a1:auto_generated|a_dpfifo_4v21:dpfifo|altsyncram_bvd1:FIFOram|ram_block1a0~porta_we_reg        ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[37]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[38]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[39]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[40]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[41]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[42]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[43]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[44]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[45]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[46]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[47]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[48]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[49]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[50]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[51]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[52]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[53]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[54]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[55]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[56]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[57]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[58]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[59]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[60]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[61]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[62]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|q_b[63]                                                                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_dma_dt:dma_write|altpcierd_dma_descriptor:descriptor|scfifo:dt_scfifo|scfifo_2ma1:auto_generated|a_dpfifo_dj31:dpfifo|altsyncram_93e1:FIFOram|ram_block1a37~portb_address_reg0                                                ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_address_reg0                         ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altpcierd_rc_slave:rc_slave|altpcierd_rxtx_downstream_intf:altpcierd_rxtx_mem_intf|scfifo:tx_data_fifo|scfifo_cbc1:auto_generated|a_dpfifo_2741:dpfifo|altsyncram_n2e1:FIFOram|ram_block1a36~porta_we_reg                               ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[12]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[13]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[18]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[19]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[58]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[59]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[62]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|q_b[63]                                                                                                                                                                              ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_address_reg0                                                                                                                                                      ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a0~porta_we_reg                                                                                                                                                            ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~portb_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a12~portb_re_reg                                                                                                                                                           ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~portb_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a18~portb_re_reg                                                                                                                                                           ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a40~porta_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a40~porta_we_reg                                                                                                                                                           ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a44~porta_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a44~porta_we_reg                                                                                                                                                           ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a56~porta_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a56~porta_we_reg                                                                                                                                                           ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~portb_address_reg0                                                                                                                                                     ;
; 3.713 ; 3.943        ; 0.230          ; Low Pulse Width ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; Rise       ; pcie_core_example_chaining_pipen1b:core|altpcierd_example_app_chaining:app|altpcierd_cdma_app_icm:chaining_dma_arb|altsyncram:ep_dpram|altsyncram_dar3:auto_generated|ram_block1a58~portb_re_reg                                                                                                                                                           ;
+-------+--------------+----------------+-----------------+----------------------------------------------------------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                         ; Clock Edge ; Target                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3.777 ; 3.993        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.778 ; 3.994        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.779 ; 3.995        ; 0.216          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.820 ; 4.004        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 3.821 ; 4.005        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 3.821 ; 4.005        ; 0.184          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
; 3.997 ; 3.997        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 3.997 ; 3.997        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 3.999 ; 3.999        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 3.999 ; 3.999        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]|clk                                                                                                                     ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 4.000 ; 4.000        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0]|clk                                                                                                          ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1]|clk                                                                                                          ;
; 4.003 ; 4.003        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                                                                                                         ;
; 4.003 ; 4.003        ; 0.000          ; Low Pulse Width  ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                                                                                                           ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|fixedclk_div[0]            ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[0] ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] ; Fall       ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|reconfig_togxb_busy_reg[1] ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'refclk'                                                                                                                                             ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 4.402 ; 4.586        ; 0.184          ; Low Pulse Width  ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 4.570 ; 4.570        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|o                                                                                                ;
; 4.575 ; 4.575        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]         ;
; 4.576 ; 4.576        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]           ;
; 4.576 ; 4.576        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]           ;
; 4.576 ; 4.576        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]           ;
; 4.576 ; 4.576        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk          ;
; 4.576 ; 4.576        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|observablevcoout ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[9]|clk                                                                    ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[0]|clk                                                           ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[1]|clk                                                           ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|ltssm_cnt_cycles[2]|clk                                                           ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle_r|clk                                                        ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|req_compliance_cycle|clk                                                          ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[0]|clk                                                                  ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[1]|clk                                                                  ;
; 4.582 ; 4.582        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; pcie_compliance_test_enable|rstn_sync[2]|clk                                                                  ;
; 4.586 ; 4.586        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|inclk[0]                                                                                  ;
; 4.586 ; 4.586        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~inputclkctrl|outclk                                                                                    ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; refclk ; Rise       ; refclk~input|i                                                                                                ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[0]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[10]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[11]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[12]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[13]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[14]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[15]                                             ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[1]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[2]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[3]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[4]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[5]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[6]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[7]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[8]                                              ;
; 5.178 ; 5.394        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|dbc_cnt[9]                                              ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[0]                                     ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[1]                                     ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|ltssm_cnt_cycles[2]                                     ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle                                    ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|req_compliance_cycle_r                                  ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[0]                                            ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[1]                                            ;
; 5.179 ; 5.395        ; 0.216          ; High Pulse Width ; refclk ; Rise       ; altpcierd_compliance_test:pcie_compliance_test_enable|rstn_sync[2]                                            ;
; 5.397 ; 5.397        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; refclk~inputclkctrl|inclk[0]                                                                                  ;
; 5.397 ; 5.397        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; refclk~inputclkctrl|outclk                                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[0]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[10]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[11]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[12]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[13]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[14]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[15]|clk                                                                   ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[1]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[2]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[3]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[4]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[5]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[6]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[7]|clk                                                                    ;
; 5.400 ; 5.400        ; 0.000          ; High Pulse Width ; refclk ; Rise       ; pcie_compliance_test_enable|dbc_cnt[8]|clk                                                                    ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'free_100MHz'                                                                                                       ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+
; 4.622 ; 4.622        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 4.622 ; 4.622        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 4.622 ; 4.622        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 4.625 ; 4.625        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 4.629 ; 4.629        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; free_100MHz ; Rise       ; free_100MHz~input|i                                                     ;
; 5.371 ; 5.371        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 5.375 ; 5.375        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; free_100MHz~input|o                                                     ;
; 5.378 ; 5.378        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 5.378 ; 5.378        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]           ;
; 5.378 ; 5.378        ; 0.000          ; High Pulse Width ; free_100MHz ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 6.000 ; 10.000       ; 4.000          ; Port Rate        ; free_100MHz ; Rise       ; free_100MHz                                                             ;
+-------+--------------+----------------+------------------+-------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; 1.700 ; 2.278 ; Rise       ; refclk          ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; -0.929 ; -1.489 ; Rise       ; refclk          ;
+------------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 3.629 ; 3.668 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 3.671 ; 3.707 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 3.574 ; 3.605 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 3.650 ; 3.683 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 3.564 ; 3.591 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 3.621 ; 3.655 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 3.650 ; 3.683 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 3.570 ; 3.597 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 2.322 ; 2.376 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 2.154 ; 2.220 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 2.163 ; 2.238 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 2.154 ; 2.220 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 2.163 ; 2.238 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 1.027 ; 1.024 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 1.228 ; 1.275 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 1.091 ; 1.070 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 3.492 ; 3.530 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 3.531 ; 3.566 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 3.439 ; 3.468 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 3.430 ; 3.456 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 3.430 ; 3.456 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 3.485 ; 3.518 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 3.512 ; 3.543 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 3.436 ; 3.462 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 2.207 ; 2.255 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 2.057 ; 2.120 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 2.065 ; 2.137 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 2.057 ; 2.120 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 2.065 ; 2.137 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 0.679 ; 0.683 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 0.827 ; 0.910 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 0.901 ; 0.882 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Propagation Delay                                                                                                                                                                                                                                         ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 1.394 ;    ;    ; 1.634 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 1.394 ;    ;    ; 1.634 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 1.394 ;    ;    ; 1.634 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                                                                                                                                                                                                 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 1.349 ;    ;    ; 1.594 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 1.349 ;    ;    ; 1.594 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 1.349 ;    ;    ; 1.594 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                    ; 1.053  ; 0.012 ; 3.245    ; 0.498   ; 0.000               ;
;  core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; N/A    ; N/A   ; N/A      ; N/A     ; 1.977               ;
;  core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout         ; N/A    ; N/A   ; N/A      ; N/A     ; 2.000               ;
;  core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1.053  ; 0.012 ; 3.245    ; 0.498   ; 3.712               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 13.774 ; 0.185 ; N/A      ; N/A     ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 2.990  ; 0.177 ; N/A      ; N/A     ; 3.749               ;
;  free_100MHz                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 4.622               ;
;  n/a                                                                                                ; 15.875 ; 0.679 ; N/A      ; N/A     ; N/A                 ;
;  refclk                                                                                             ; 7.152  ; 0.186 ; 8.518    ; 0.499   ; 4.402               ;
; Design-wide TNS                                                                                     ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  free_100MHz                                                                                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  n/a                                                                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  refclk                                                                                             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+-----------------------------------------------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------------+------------+-------+-------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; 2.960 ; 3.445 ; Rise       ; refclk          ;
+------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; req_compliance_push_button_n ; refclk     ; -0.929 ; -1.489 ; Rise       ; refclk          ;
+------------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 6.194 ; 6.130 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 6.308 ; 6.221 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 6.121 ; 6.044 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 6.273 ; 6.187 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 6.109 ; 6.024 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 6.181 ; 6.110 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 6.273 ; 6.187 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 6.105 ; 6.029 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 4.107 ; 4.125 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 3.802 ; 3.842 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 3.827 ; 3.872 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 3.802 ; 3.842 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 3.827 ; 3.872 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 2.132 ; 2.058 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 2.474 ; 2.454 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 2.205 ; 2.140 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; Data Port                                                                                                                                                                                                               ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+
; L0_led                                                                                                                                                                                                                  ; refclk      ; 3.492 ; 3.530 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; alive_led                                                                                                                                                                                                               ; refclk      ; 3.531 ; 3.566 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; comp_led                                                                                                                                                                                                                ; refclk      ; 3.439 ; 3.468 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; lane_active_led[*]                                                                                                                                                                                                      ; refclk      ; 3.430 ; 3.456 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[0]                                                                                                                                                                                                     ; refclk      ; 3.430 ; 3.456 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[1]                                                                                                                                                                                                     ; refclk      ; 3.485 ; 3.518 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[2]                                                                                                                                                                                                     ; refclk      ; 3.512 ; 3.543 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
;  lane_active_led[3]                                                                                                                                                                                                     ; refclk      ; 3.436 ; 3.462 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; refclk      ; 2.207 ; 2.255 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET    ; refclk      ; 2.057 ; 2.120 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET    ; refclk      ; 2.065 ; 2.137 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET  ; refclk      ; 2.057 ; 2.120 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET ; refclk      ; 2.065 ; 2.137 ; Rise       ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE      ; free_100MHz ; 0.679 ; 0.683 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD         ; free_100MHz ; 0.827 ; 0.910 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET     ; free_100MHz ; 0.901 ; 0.882 ; Rise       ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+-------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Progagation Delay                                                                                                                                                                                                                                         ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 2.341 ;    ;    ; 2.424 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 2.341 ;    ;    ; 2.424 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 2.341 ;    ;    ; 2.424 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Progagation Delay                                                                                                                                                                                                                                 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; Input Port ; Output Port                                                                                                                                                                                                        ; RR    ; RF ; FR ; FF    ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET   ; 1.349 ;    ;    ; 1.594 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET  ; 1.349 ;    ;    ; 1.594 ;
; pcie_rstn  ; pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET ; 1.349 ;    ;    ; 1.594 ;
+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; L0_led             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; alive_led          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; comp_led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; lane_active_led[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_NCEO~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+---------------------------------------------------------------------------------+
; Input Transition Times                                                          ;
+------------------------------+--------------+-----------------+-----------------+
; Pin                          ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------------------------+--------------+-----------------+-----------------+
; usr_sw[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pcie_rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; usr_sw[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; free_100MHz                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; local_rstn_ext               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; req_compliance_push_button_n ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; L0_led             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; alive_led          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; comp_led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; lane_active_led[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                         ; To Clock                                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; refclk                                                                                             ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; 1        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 27       ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 59094    ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1        ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 2494     ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0        ; 0        ; 1        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 1        ; 0        ; 0        ; 1        ;
; refclk                                                                                             ; refclk                                                                                             ; 426      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                         ; To Clock                                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; refclk                                                                                             ; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; 1        ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 27       ; 0        ; 0        ; 0        ;
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 59094    ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1        ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; 2494     ; 0        ; 0        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 0        ; 0        ; 1        ; 0        ;
; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]                                      ; 1        ; 0        ; 0        ; 1        ;
; refclk                                                                                             ; refclk                                                                                             ; 426      ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                         ; To Clock                                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1059     ; 0        ; 0        ; 0        ;
; refclk                                                                                             ; refclk                                                                                             ; 21       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                         ; To Clock                                                                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout ; 1059     ; 0        ; 0        ; 0        ;
; refclk                                                                                             ; refclk                                                                                             ; 21       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Nov 17 18:49:46 2013
Info: Command: quartus_sta pcie_core_example_chaining_top -c pcie_core_example_chaining_top
Info: qsta_default_script.tcl version: #4
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Reading SDC File: '../../pcie_core.sdc'
Info: Reading SDC File: 'pcie_core_example.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} -divide_by 2 -duty_cycle 50.00 -name {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout} {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|localrefclk} -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {core|reconfig_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -multiply_by 5 -duty_cycle 50.00 -name {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]} {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 25 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 20.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1|icdrclk} -divide_by 5 -duty_cycle 50.00 -name {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout} {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pma0|clockout}
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIOLOAD }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIODISABLE }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLETXDIGITALRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLERXANALOGRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLEDPRIORESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|receive_pcs0~OBSERVABLEQUADRESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 20.000
    Info: set_min_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLE_DIGITAL_RESET }] 0.000
    Info: set_max_delay -to [get_ports { pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0~OBSERVABLEQUADRESET }] 20.000
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0|dpclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 1.053
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.053         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     2.990         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     7.152         0.000 refclk 
    Info:    13.774         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    15.875         0.000 n/a 
Info: Worst-case hold slack is 0.218
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.218         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.355         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.356         0.000 refclk 
    Info:     0.358         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     1.355         0.000 n/a 
Info: Worst-case recovery slack is 3.245
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.245         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     8.518         0.000 refclk 
Info: Worst-case removal slack is 0.909
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.909         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.911         0.000 refclk 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     1.984         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout 
    Info:     2.000         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout 
    Info:     3.734         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     3.749         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.627         0.000 refclk 
    Info:     4.826         0.000 free_100MHz 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CGX22CF19C6 are preliminary
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0|dpclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
Info: Worst-case setup slack is 1.738
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.738         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     3.093         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     7.440         0.000 refclk 
    Info:    14.276         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    16.256         0.000 n/a 
Info: Worst-case hold slack is 0.218
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.218         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.308         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.310         0.000 refclk 
    Info:     0.317         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     1.257         0.000 n/a 
Info: Worst-case recovery slack is 3.727
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.727         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     8.680         0.000 refclk 
Info: Worst-case removal slack is 0.820
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.820         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.821         0.000 refclk 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     1.977         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout 
    Info:     2.000         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout 
    Info:     3.723         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     3.751         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.616         0.000 refclk 
    Info:     4.844         0.000 free_100MHz 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CGX22CF19C6 are preliminary
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: From: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0|dpclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_serdes:serdes|pcie_core_serdes_alt_c3gxb_hcf8:pcie_core_serdes_alt_c3gxb_hcf8_component|cent_unit0~OBSERVABLE_DPRIO_IN
    Info: Cell: core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|pll0|auto_generated|pll1  from: inclk[0]  to: fref
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_CORE_CLK
    Info: From: core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|pldclk  to: pcie_core_example_chaining_pipen1b:core|pcie_core_plus:ep_plus|pcie_core:epmap|pcie_core_core:wrapper|altpcie_hip_pipen1b:altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip~OBSERVABLE_PLD_CLK
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {refclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -rise_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {refclk}] -fall_to [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -fall_from [get_clocks {core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.160
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -setup 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -rise_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout}] -fall_to [get_clocks {core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout}] -hold 0.090
Info: Worst-case setup slack is 3.445
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.445         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     3.539         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     8.416         0.000 refclk 
    Info:    16.453         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:    17.624         0.000 n/a 
Info: Worst-case hold slack is 0.012
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.012         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.177         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     0.185         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     0.186         0.000 refclk 
    Info:     0.679         0.000 n/a 
Info: Worst-case recovery slack is 5.048
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.048         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     9.148         0.000 refclk 
Info: Worst-case removal slack is 0.498
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.498         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     0.499         0.000 refclk 
Info: Worst-case minimum pulse width slack is 0.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.000         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info:     1.994         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pcs0|hiptxclkout 
    Info:     2.000         0.000 core|ep_plus|epmap|serdes|pcie_core_serdes_alt_c3gxb_hcf8_component|transmit_pma0|clockout 
    Info:     3.712         0.000 core|ep_plus|epmap|wrapper|altpcie_hip_pipen1b_inst|cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout 
    Info:     3.777         0.000 core|reconfig_pll|altpll_component|auto_generated|pll1|clk[1] 
    Info:     4.402         0.000 refclk 
    Info:     4.622         0.000 free_100MHz 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 323 megabytes
    Info: Processing ended: Sun Nov 17 18:49:59 2013
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:14


