标题title
一种垂直型GaN HEMT半导体器件及其制造方法
摘要abst
本发明涉及一种垂直型GaN HEMT半导体器件及其制造方法，器件包括在衬底上外延生长的叠层结构与面漂移层，该叠层结构包括有内漂移层、均流层以及介设其中的内阻挡层；衬底上形成有非平坦侧壁的深沟槽，贯穿面漂移层与叠层结构，内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；该凸出部位的导电类型被改性；面阻挡层连续地形成在面漂移层上与深沟槽的非平坦侧壁上；第一栅极结构设置在深沟槽中。本发明具有能在GaN器件中建立纵向沟道且在器件微缩下能有效截断沟道的效果。在较佳示例中，在面阻挡层上设置有第二栅极结构，位于第一栅极结构与源极结构之间。
权利要求书clms
1.一种垂直型GaN HEMT半导体器件，其特征在于，包括：在衬底上外延生长的叠层结构与在所述叠层结构上的面漂移层，所述叠层结构包括有内漂移层、均流层以及介设其中的内阻挡层；其中对所述面漂移层与所述叠层结构刻蚀形成有非平坦侧壁的深沟槽，所述深沟槽贯穿所述面漂移层与所述叠层结构，所述内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；所述内阻挡层的凸出部位的导电类型被改性；面阻挡层，连续地形成在所述面漂移层上与所述深沟槽的非平坦侧壁上；第一栅极结构，设置在所述深沟槽中；源极结构，设置在所述面漂移层上并位于所述第一栅极结构的两侧；漏极结构，设置为反向于所述叠层结构外延生长方向的器件底部。2.根据权利要求1所述的垂直型GaN HEMT半导体器件，其特征在于，所述内漂移层与所述面漂移层被过度刻蚀，使所述深沟槽的非平坦侧壁具有S形的截面形状。3.根据权利要求1所述的垂直型GaN HEMT半导体器件，其特征在于，还包括栅极介质层，形成于所述面阻挡层的外表面。4.根据权利要求1所述的垂直型GaN HEMT半导体器件，其特征在于，所述内阻挡层仅在所述凸出部位导通所述内漂移层与所述均流层。5.根据权利要求4所述的垂直型GaN HEMT半导体器件，其特征在于，所述内阻挡层为多层结构，还形成在所述面漂移层与所述均流层之间以及形成在所述内漂移层与位于所述内漂移层下方的外延底层之间。6.根据权利要求1-5中任一项所述的垂直型GaN HEMT半导体器件，其特征在于，所述面漂移层在靠近所述面阻挡层的一侧形成有可截断的横向载流子气沟道，所述内漂移层在靠近所述深沟槽侧壁的侧缘形成有断续可截断的纵向载流子气沟道，基于所述均流层的连接，所述纵向载流子气沟道位于矩阵电路中，所述横向载流子气沟道位于所述矩阵电路的一侧。7.根据权利要求6所述的垂直型GaN HEMT半导体器件，其特征在于，还包括第二栅极结构，设置在所述面阻挡层上并位于所述第一栅极结构与所述源极结构之间；由所述面漂移层的上表面形成有不贯穿所述面漂移层的浅沟槽，以使所述第二栅极结构的底面为非平坦并使所述横向载流子气沟道为非连续。8.一种半导体芯片装置，其特征在于，包括如权利要求1-7中任一项所述的一种垂直型GaN HEMT半导体器件。9.一种垂直型GaN HEMT半导体器件的制造方法，其特征在于，包括：S1、提供衬底，所述衬底上外延生长有叠层结构以及在所述叠层结构上的面漂移层，所述叠层结构包括有内漂移层、均流层以及介设其中的内阻挡层；S2、刻蚀所述面漂移层与所述叠层结构，以形成具有非平坦侧壁的深沟槽在所述衬底上，所述深沟槽贯穿所述面漂移层与所述叠层结构，所述内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；S3、改性所述内阻挡层的凸出部位；S4、连续地形成面阻挡层在所述面漂移层上与所述深沟槽的非平坦侧壁上；S5、设置第一栅极结构在所述深沟槽中；S6、设置源极结构在所述面漂移层上，所述源极结构位于所述第一栅极结构的两侧；S7、在反向于所述叠层结构外延生长方向，设置漏极结构作为器件底部。10.根据权利要求9所述的垂直型GaN HEMT半导体器件的制造方法，其特征在于：步骤S1中，所述叠层结构与所述面漂移层为全面覆盖地外延生长在所述衬底上的无图案空白膜层；步骤S2包括对所述深沟槽选择刻蚀，使所述内漂移层与所述面漂移层被过度刻蚀，使所述深沟槽的非平坦侧壁具有S形的截面形状；步骤S3包含斜角离子植入，所使用的植入掩膜层沿用步骤S2中使用的刻蚀掩膜层，以改变所述内阻挡层的凸出部位的导电类型与所述均流层一致。11.根据权利要求9所述的垂直型GaN HEMT半导体器件的制造方法，其特征在于：在步骤S4形成所述面阻挡层之后还包含：S41、形成栅极介质层在所述面阻挡层的外表面。12.根据权利要求9所述的垂直型GaN HEMT半导体器件的制造方法，其特征在于：步骤S5中还设置第二栅极结构在所述面阻挡层上，所述第二栅极结构位于所述第一栅极结构与所述源极结构之间；在步骤S5中所述第一栅极结构与所述第二栅极结构为导电多晶硅。13.根据权利要求12所述的垂直型GaN HEMT半导体器件的制造方法，其特征在于：在步骤S1之后与步骤S4之前还包含：S31、形成浅沟槽在所述面漂移层中，所述浅沟槽不贯穿所述面漂移层，以使步骤S5中设置的所述第二栅极结构的底面为非平坦，并使横向载流子气沟道为非连续。14.根据权利要求9所述的垂直型GaN HEMT半导体器件的制造方法，其特征在于：在步骤S6中所述源极结构为导电多晶硅；在步骤S6之后还包含：S61、形成层间膜在所述面阻挡层上，所述层间膜实质覆盖在器件区的所述第一栅极结构，所述层间膜不覆盖所述源极结构的上端面；S62、设置源极金属在所述层间膜上。
说明书desc
技术领域本发明涉及半导体器件的技术领域，尤其是涉及一种垂直型GaN HEMT半导体器件及其制造方法，一种具体应用为新能源产业。背景技术GaN HEMT半导体器件是以GaN作为衬底而制备的半导体器件，一种具体应用为大功率半导体器件。HEMT是高电子迁移率晶体管的简称，属于宽禁带功率半导体器件，在高频功率应用上与硅基与碳化硅基相比有更高的电子迁移率、饱和电子速度及耐击穿电场。早期的GaN HEMT半导体器件是横向沟道结构，器件内电流阻挡层不需要图案化，占据芯片面积较大，不利于芯片产品的微缩。逐渐有人提出了类垂直或垂直沟道结构，但是电流阻挡层则需要有供载子流通过的图案化，导致制造成本过高。现行已知具有通道图案的电流阻挡层图案化技术有两种制备方法，一种是在外延阶段过程中的外延图案化工序，外延过程中即图案化形成电流阻挡层的通道图案，这将导致原物料成本大幅提高且物料不具有通用性；另一种是在外延阶段后的后置图案化工序，以图案化离子植入方式形成电流阻挡层的通道图案，此一后置图案工序并不能准备控制电流阻挡层内的掺杂离子的浓度与位置。发明专利公开号CN106449727A公开了防雪崩的准垂直HEMT，半导体器件包括：半导体本体，其位于底层的第一器件区域包括第一导电类型的漂移区域和第二导电类型的漂移电流控制区域，所述漂移电流控制区域通过所述漂移区域与第二横向表面隔开。其位于较上层的第二器件区域包括阻挡层和缓冲层，所述缓冲层具有与所述阻挡层不同的带隙，使得沿着所述缓冲层和所述阻挡层之间的界面出现二维电荷载流子气沟道。衬底接触件形成所述二维电荷载流子气沟道与所述漂移区域之间的低欧姆连接。栅极结构被配置用于控制所述二维电荷载流子气的传导状态。所述漂移电流控制区域被配置用于经由空间电荷区域来阻止所述漂移区域中的垂直电流。在相关现有专利技术中，栅极结构为平面栅结构，在相邻第二导电类型的漂移电流控制区域之间的第一导电类型的漂移区域中不具备纵向载流子气沟道，故该架构仅能构成准垂直型GaN HEMT器件。相关现有专利技术没有公开具体的半导体制造工艺，本领域技术人员仅能从第二导电类型的漂移电流控制区域的图形结合第一导电类型的漂移区域与漂移层的一体相连结构进行推测，P型掺杂的第二导电类型的漂移电流控制区域的图案化方法是图案化离子植入，其图案化掩膜需要的光刻工艺为不可避免，并且由底层第一器件区域上的成核层证明，第二器件区域的外延生长实施顺序在漂移电流控制区域的图案化工序之后，故该光刻工序实施在多层外延生长之中，基于架构中成核层的设置可推知，存在离子植入后的二次外延生长，故不仅实施困难且也将导致外延片不具有通用性。发明专利公开号CN113611731A公开了一种GaN基增强型垂直HEMT器件及其制备方法，GaN基增强型垂直HEMT器件的结构从下至上依次包括漏极、衬底、漂移区、垂直沟道阻挡层、沟道层、势垒层、层间膜、沟槽栅和源极。GaN沟道层和其上侧的AlGaN势垒层以及其下方的AlxGa1-xN垂直沟道阻挡层形成双异质结结构，该结构通过GaN/AlGaN异质结构在垂直沟道方向形成势垒层，从而在关态条件下阻断载流子在垂直方向的输运，进而关断沟道，实现增强型特性。该结构是为了有效避免传统的Mg掺杂的P-GaN阻挡层带来的负面影响。然而，相关现有专利技术的器件存在有不可实施的风险。这是因为GaN器件的载流子气沟道是形成于面漂移层靠近面阻挡层的一侧，在面漂移层下方与嵌埋式栅极金属的两侧部位与底部部位分别为垂直沟道阻挡层与槽栅介质，在此阻挡下,栅极金属的两侧不能建立导通源极与漏极的纵向载子流通道与纵向载流子气沟道，属于未完成的发明。发明专利公开号CN105845724A公开了一种积累型垂直HEMT器件，正向导通状态下，绝缘栅极结构侧壁处形成高浓度的电子积累层，降低器件的导通电阻，从而保证了器件具有很好的正向电流驱动能力；反向阻断状态下，绝缘栅极结构可以有效地改善器件阻挡层与缓冲层界面处的电场集中效应，同时在绝缘栅极结构末端处引入新的电场尖峰，以使器件电场分布均匀。在此一相关现有专利技术的基础上，本领域技术人员可知，横向载流子气沟道形成于沟道层靠近势垒层的一侧，绝缘栅极结构的两侧实际上不能建立可截断的纵向载流子气沟道，对于芯片结构的尺寸微缩化没有明显的帮助。此外，内设的多层上下分离的电流阻挡层明显是图案化结构，以形成柵极两侧往下延伸的纵向通道，但未公开也没有任何技术启示能教导此处中是否有形成可截断的纵向载流子气沟道。此外，相关现有技术仅公开器件架构，没有公开该器件架构的制造方法，本领域技术人员仅能由现有技术去推知可能的制造方法，通道图案的电流阻挡层图案化技术无论是采用在外延阶段过程中的外延图案化工序，或是在外延阶段后的后置图案化工序,将产生原物料成本大幅提高且物料不具有通用性的第一种问题与不能准备控制电流阻挡层内的掺杂离子的浓度与位置的第二种问题的任一技术问题。发明内容本发明的主要目的一是提供一种垂直型GaN HEMT半导体器件，主要进步在于能没有图案化离子植入的工序下建立垂直型GaN HEMT半导体器件的纵向通道，具体还能有纵向载流子气沟道，以在芯片表面尺寸微缩化的发展不会造成沟道长度的不当缩短，从而免除垂直型GaN HEMT需要制作图案化电流阻挡层的通道图案导致的前图案化工序的成本增高、物料缺乏共用性，或者是后图案化引起芯片功能不稳定的问题。本发明的主要目的二是提供一种半导体芯片装置，包括垂直型GaN HEMT半导体器件，同时符合GaN基纵向沟道带来的器件微缩化的趋势并得到垂直型GaN HEMT半导体器件制造上的方便性，此因不需要图案化电流阻挡层以制作通道图案。本发明的主要目的三是提供一种垂直型GaN HEMT半导体器件的制造方法，用以实现垂直型GaN HEMT半导体器件的制造中不需要外延图案的物料共用性，免除了GaN基衬底上图案化电流阻挡层的通道图案的制作，即省略了形成通道图案的图案化光刻工序。本发明的主要目的一是通过以下技术方案得以实现的：提出一种垂直型GaN HEMT半导体器件，包括：在衬底上外延生长的叠层结构与在所述叠层结构上的面漂移层，所述叠层结构包括有内漂移层、均流层以及介设其中的内阻挡层；其中对所述面漂移层与所述叠层结构刻蚀形成有非平坦侧壁的深沟槽，所述深沟槽贯穿所述面漂移层与所述叠层结构，所述内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；所述内阻挡层的凸出部位的导电类型被改性；面阻挡层，连续地形成在所述面漂移层上与所述深沟槽的非平坦侧壁上；第一栅极结构，设置在所述深沟槽中；源极结构，设置在所述面漂移层上并位于所述第一栅极结构的两侧；漏极结构，设置为反向于所述叠层结构外延生长方向的器件底部。通过采用上述结构技术方案，利用所述内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；所述内阻挡层的凸出部位的导电类型被改性，能在所述第一栅极结构的两侧建立纵向通路；结合所述面阻挡层连续地延伸入所述深沟槽的非平坦侧壁上，在所述第一栅极结构的两侧纵向通路中建立位于所述内漂移层端侧的断续可截断的纵向载流子气沟道，在芯片面积尺寸微缩化的同时，不会同步降低载流子气沟道的长度，并且也不需要制作内阻挡层的通道图案。本发明在较佳示例中可以进一步配置为：所述内漂移层与所述面漂移层被过度刻蚀，使所述深沟槽的非平坦侧壁具有S形的截面形状。可以通过采用上述优选技术特点，利用所述深沟槽的非平坦侧壁具有S形的截面形状，使得所述内阻挡层的凸出部位的导电类型更容易被改性。本发明在较佳示例中可以进一步配置为：所述器件还包括栅极介质层，形成于所述面阻挡层的外表面。通过采用上述优选技术特点，利用所述栅极介质层隔离了所述第一栅极结构与所述面阻挡层，避免所述第一栅极结构的硅元素扩散到所述面阻挡层的晶格中。本发明在较佳示例中可以进一步配置为：所述内阻挡层仅在所述凸出部位导通所述内漂移层与所述均流层。通过采用上述优选技术特点，利用所述内阻挡层的纵向仅导通处为所述凸出部位，所述内阻挡层能大面积阻挡载流子在所述第一栅极结构两侧以外的纵向移动，有利于控制所述面漂移层至所述衬底的纵向导通通路在所述第一栅极结构两侧。本发明在较佳示例中可以进一步配置为：所述内阻挡层为多层结构，还形成在所述面漂移层与所述均流层之间以及形成在所述内漂移层与位于所述内漂移层下方的外延底层之间。通过采用上述优选技术特点，利用多层结构的内阻挡层，除了所述凸出部位，所述内阻挡层隔离所述面漂移层与所述均流层之间的异常导通，提高防止垂直击穿的特性，以更好地发挥纵向电流阻挡效果。本发明在较佳示例中可以进一步配置为：所述面漂移层在靠近所述面阻挡层的一侧形成有可截断的横向载流子气沟道，所述内漂移层在靠近所述深沟槽侧壁的侧缘形成有断续可截断的纵向载流子气沟道，基于所述均流层的连接，所述纵向载流子气沟道位于矩阵电路中，所述横向载流子气沟道位于所述矩阵电路的一侧。通过采用上述优选技术特点，利用所述横向载流子气沟道与所述纵向载流子气沟道的组合，以减少总沟道长度在器件表面的占据面积，有利于芯片尺寸的微缩；并基于所述均流层对所述纵向载流子气沟道的连接，在晶体管导通阶段，在源极与漏极之间构成矩阵电路，所述纵向载流子气沟道位于矩阵电路中，所述横向载流子气沟道位于所述矩阵电路的一侧，更好地发挥载流子均匀流布的效果，多个所述纵向载流子气沟道具有相互保护的一体性，单独个别的一个纵向载流子气沟道不容易发生烧毁。本发明在较佳示例中可以进一步配置为：所述器件还包括第二栅极结构，设置在所述面阻挡层上并位于所述第一栅极结构与所述源极结构之间；优选地，由所述面漂移层的上表面形成有不贯穿所述面漂移层的浅沟槽，以使所述第二栅极结构的底面为非平坦并使所述横向载流子气沟道为非连续。通过采用上述优选技术特点，利用所述第二栅极结构的设置,在晶体管关闭阶段，所述横向载流子气沟道为多段可截断；更优选的特征中，利用所述浅沟槽，所述第二栅极结构得到非平面的良好固着，所述横向载流子气沟道为可截断段可再细化有多个次导通段与在次导通段之间的次截断段，使所述横向载流子气沟道为非连续，达到更好的截断效果。本发明的主要目的二是通过以下技术方案得以实现的：提出一种半导体芯片装置，包括如前所述可实施特征组合的一种垂直型GaN HEMT半导体器件。本发明的主要目的三是通过以下技术方案得以实现的：提出一种垂直型GaN HEMT半导体器件的制造方法，包括：步骤S1、提供衬底，所述衬底上外延生长有叠层结构以及在所述叠层结构上的面漂移层，所述叠层结构包括有内漂移层、均流层以及介设其中的内阻挡层；步骤S2、刻蚀所述面漂移层与所述叠层结构，以形成具有非平坦侧壁的深沟槽在所述衬底上，所述深沟槽贯穿所述面漂移层与所述叠层结构，所述内阻挡层具有内突出在所述深沟槽侧壁的凸出部位；步骤S3、改性所述内阻挡层的凸出部位；步骤S4、连续地形成面阻挡层在所述面漂移层上与所述深沟槽的非平坦侧壁上；步骤S5、设置第一栅极结构在所述深沟槽中；步骤S6、设置源极结构在所述面漂移层上，所述源极结构位于所述第一栅极结构的两侧；步骤S7、在反向于所述叠层结构外延生长方向，设置漏极结构作为器件底部；具体可以是设置漏极结构在所述衬底的背面。通过采用上述方法技术方案，能制造得到同时具有横向载流子气沟道与纵向载流子气沟道的GaN HEMT半导体器件。本发明在较佳示例中可以进一步配置为：步骤S1中，所述叠层结构与所述面漂移层为全面覆盖地外延生长在所述衬底上的无图案空白膜层；步骤S2包括对所述深沟槽选择刻蚀，使所述内漂移层与所述面漂移层被过度刻蚀，使所述深沟槽的非平坦侧壁具有S形的截面形状；步骤S3包含斜角离子植入，所使用的植入掩膜层沿用步骤S2中使用的刻蚀掩膜层，以改变所述内阻挡层的凸出部位的导电类型与所述均流层一致；优选地，在步骤S1之后与步骤S4之前还包含：步骤S31、形成浅沟槽在所述面漂移层中，所述浅沟槽不贯穿所述面漂移层，以使步骤S5中设置的所述第二栅极结构的底面为非平坦，并使所述横向载流子气沟道为非连续；在步骤S4形成所述面阻挡层之后还包含：步骤S41、形成栅极介质层在所述面阻挡层的外表面；步骤S5中还设置第二栅极结构在所述面阻挡层上，所述第二栅极结构位于所述第一栅极结构与所述源极结构之间；在步骤S5中所述第一栅极结构与所述第二栅极结构为导电多晶硅；在步骤S6中所述源极结构为导电多晶硅；在步骤S6之后还包含：步骤S61、形成层间膜在所述面阻挡层上，所述层间膜实质覆盖在器件区的所述第一栅极结构，所述层间膜不覆盖所述源极结构的上端面；步骤S62、设置源极金属在所述层间膜上。综上所述，本发明包括以下至少一种对现有技术作出贡献的技术效果：1.消除现有垂直型GaN HEMT半导体器件需要制造图案化电流阻挡层的困难，也解决了因图案化电流阻挡层的存在导致外延片不能共用或/与工序稳定性不佳的技术缺陷；2.增加栅极沟槽的附加功能，能免除电流阻挡层的图案化工序；3.在相同沟道长度规格下，基于纵向载流子气沟道，能减少在芯片表面的占据面积；4.基于所述第二栅极结构可分区调节晶体管的阻抗，使GaN HEMT半导体器件具有更好的产品稳定性。附图说明图1绘示本发明一些较佳实施例的垂直型GaN HEMT半导体器件的截面示意图；图2绘示本发明一些较佳实施例的垂直型GaN HEMT半导体器件的制造方法的流程方块图；图3绘示本发明一些较佳实施例中对应图2步骤S1的组件截面示意图；图4绘示本发明一些较佳实施例中对应图2步骤S2的组件截面示意图；图5绘示本发明一些较佳实施例中对应图2步骤S3的组件截面示意图；图6绘示本发明一些较佳实施例中对应图2步骤S4的组件截面示意图；图7绘示本发明一些较佳实施例中对应图2步骤S5的组件截面示意图；图8绘示本发明一些较佳实施例中对应图2步骤S6的组件截面示意图；图9绘示本发明一些较佳实施例中对应图2步骤S7的组件截面示意图；图10绘示本发明一些较佳实施例的垂直型GaN HEMT半导体器件在栅极工作状态下的截面示意图；图11绘示本发明另一些较佳实施例的垂直型GaN HEMT半导体器件的截面示意图；图12绘示本发明另一些较佳实施例的垂直型GaN HEMT半导体器件在栅极工作状态下的截面示意图；图13绘示本发明另一些较佳实施例的垂直型GaN HEMT半导体器件的制造中形成浅沟槽的截面示意图。附图标记：10、衬底；101、转接承板；11、深沟槽；20、叠层结构；21、内漂移层；21a、纵向载流子气沟道；22、均流层；23、内阻挡层；23a、凸出部位；24、外延底层；25、隔离结；30、面漂移层；30a、横向载流子气沟道；31、浅沟槽；40、面阻挡层；50、第一栅极结构；51、栅极介质层；60、源极结构；61、源极金属；70、漏极结构；80、第二栅极结构；90、层间膜；110、硬掩膜层。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是作为理解本发明的发明构思一部分实施例，而不能代表全部的实施例，也不作唯一实施例的解释。基于本发明中的实施例，本领域普通技术人员在理解本发明的发明构思前提下所获得的所有其他实施例，都属于本发明保护的范围内。需要说明，若本发明实施例中有涉及方向性指示，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。为了更方便理解本发明的技术方案，以下将本发明的垂直型GaN HEMT半导体器件及其制造方法做进一步详细描述与解释，但不作为本发明限定的保护范围。图1绘示本发明一些较佳实施例中的垂直型GaN HEMT半导体器件的截面示意图。附图所示仅仅是绘示多个实施例具有共性的部分，具有差异或区别的部分另以文字方式描述或是与图面对比的方式呈现。因此，应当基于产业特性与技术本质，熟知本领域的技术人员应正确且合理的理解与判断以下所述的个别技术特征或其任意多个的组合是否能够表征到同一实施例，或者是多个技术本质互斥的技术特征仅能分别表征到不同变化实施例。附图过于雷同的实施例则不重复绘制。参照图1，本发明一些实施例公开了一种垂直型GaN HEMT半导体器件，包括用于设置漏极且其上设有叠层结构20与面漂移层30的衬底10、位于所述衬底10上用于隔离栅极与源极的面阻挡层40、贯穿所述面漂移层30并嵌设于所述叠层结构20中的第一栅极结构50、设置在所述面漂移层30上的源极结构60以及设置在所述衬底10背面的漏极结构70。其中，衬底10、叠层结构20、面漂移层30与面阻挡层40都是半导体单晶材质,基础材料可以是但不限于GaN,也可以是具有相同功能的Ⅳ族半导体、Ⅲ-Ⅴ族半导体或是Ⅱ-Ⅵ族半导体,例如SiC也是另一种基础材料的选择,并且如有必要,各层内可掺杂所需要的化学元素,以调适其电特性。在前述半导体结构中，载流子可导通源极结构60与漏极结构70。所述面阻挡层40又可称之为表面阻挡层、表面势垒层。基于所述面阻挡层40对所述面漂移层30的影响，在所述面漂移层30的表面相对容易形成载流子流通路，例如所述面漂移层30的材质为本征GaN，电性上偏向N型，所述面阻挡层40的材质为AlGaN，电性上为P型，所述面漂移层30邻靠所述面阻挡层40的表面为N型增加。该载流子流通路径包括如图1所示的横向载流子气沟道30a与纵向载流子气沟道21a。基于所述第一栅极结构50的电场效应，横向载流子气沟道30a与纵向载流子气沟道21a可被所述第一栅极结构50关断，可参阅图1与图10。示例中,载流子具体为电子，当第一栅极结构50处于负电场，邻近于所述第一栅极结构50的面漂移层30则转变为正电倾向,所述面漂移层30的表面N型增加特性被栅极电场消除，横向载流子气沟道30a与纵向载流子气沟道21a为关断状态。所述叠层结构20与位在所述叠层结构20上的面漂移层30皆由所述衬底10上依序外延生长，所述衬底10为半导体单晶结构，基于半导体外延生长工艺，所述叠层结构20与所述面漂移层30也是半导体单晶结构。本示例中，所述衬底10的材质具体为N+型GaN材料，所述面漂移层30的材质具体为GaN本证材料或N-型半导体材料，所述叠层结构20的基础材料为GaN。所述叠层结构20包括有内漂移层21、均流层22以及介设其中的内阻挡层23，所述内阻挡层23的层数在两层以上，主要用于间隔所述面漂移层30与所述内漂移层21以及用于间隔所述内漂移层21与位于器件底部的导电层；所述内漂移层21的材质具体为GaN本证材料或N-型半导体材料，所述均流层22的材质具体为N+型GaN材料，所述内阻挡层23的材质具体为P型GaN材料，具体为AlGaN。更具体地，所述叠层结构20的底层为外延底层24，作为底部漂移层，所述外延底层24的材质具体为N-型GaN材料，所述外延底层24具有比所述均流层22更低的掺杂浓度，掺杂组分可以是硅、锗或其它N型材料。并且，在所述衬底10上对所述面漂移层30与所述叠层结构20刻蚀形成有非平坦侧壁的深沟槽11，所述深沟槽11贯穿所述面漂移层30与所述叠层结构20，具体可止于所述外延底层24中，所述内阻挡层23具有内突出在所述深沟槽11侧壁的凸出部位23a；所述凸出部位23a既突出于所述内漂移层21的同侧边缘，也突出于所述均流层22的同侧边缘，所述内阻挡层23的凸出部位23a的导电类型被改性，使得该凸出部位23a的导电类型与所述内漂移层21或所述均流层22相同。基于该凸出部位23a，所述深沟槽11的侧壁为非平坦笔直的侧壁，所述深沟槽11为多环节结构。此外，在半导体器件工作区中，除了所述深沟槽11的区域以外，不需要设置掺杂阱。示例中，所述外延底层24在所述深沟槽11的下方形成有隔离结25，所述隔离结25的阱区域是由所述深沟槽11的槽口形状所定义，不需要额外的光刻显影步骤。所述隔离结25的导电类型与所述外延底层24的导电类型相反，例如所述隔离结25为P型，掺杂组分可为Ⅲ族或Ⅱ族化学元素，PN型之间为单向不导通，PNP型之间或NPN型之间为双向不导通。前述的掺杂组分，除了隔离结25，其它各层可能需要的掺杂组分都是在外延生长时采用原位掺杂技术一并形成。所述面阻挡层40连续地形成在所述面漂移层30上与所述深沟槽11的非平坦侧壁上。所述面阻挡层40具体可利用所述深沟槽11在刻蚀形成后的二次外延工艺予以制备，示例中，所述面阻挡层40的材质具体为P型GaN材料，具体为AlGaN。所述面阻挡层40具有与所述面漂移层30不同的带隙，使得所述面漂移层30靠近两者的界面出现横向载流子气沟道30a与纵向载流子气沟道21a，而纵向载流子气沟道21a也形成于所述内漂移层21的侧缘。而所述第一栅极结构50设置在所述深沟槽11中，用于关断所述横向载流子气沟道30a与所述纵向载流子气沟道21a。所述第一栅极结构50常见的材质是重掺杂的导电多晶硅，也可以是其他的导电材料。此外，所述第一栅极结构50设置之前，可先在所述面阻挡层40的表面形成栅极介质层51，其材质为金属氮化物或是金属氧化物的介电绝缘材料，所述栅极介质层51隔离所述面阻挡层40与所述第一栅极结构50的导通，所述栅极介质层51与所述面阻挡层40的厚度足够的薄，所述第一栅极结构50的电位能影响所述面漂移层30与所述内漂移层21的表面导电类型，以关断所述横向载流子气沟道30a与所述纵向载流子气沟道21a。所述源极结构60设置在所述面漂移层30上并位于所述第一栅极结构50的两侧。所述源极结构60电连接方式接合于所述面漂移层30上所述源极结构60的材质可以是导电多晶硅、铜、铝、钛或其它适合使用的合金，为了防止所述源极结构60组分扩散到所述面漂移层30，两者接触介面可形成有阻障层。所述漏极结构70设置为反向于所述叠层结构20外延生长方向的器件底部。具体地，所述漏极结构70设置在所述衬底10的背面。不同示例中，所述衬底10可被剥离或被移除，所述漏极结构70可直接设置所述叠层结构20的下表面，或者所述漏极结构70设置于半导体工序后另外贴装的转接承板101的底面，所述转接承板可以是任意导电材质，应起到接合所述叠层结构20与所述漏极结构70的界面缓冲作用与纵向电导通作用，但不再受限于半导体材料。在本基础结构的实施例中，利用所述内阻挡层23具有内突出在所述深沟槽11侧壁的凸出部位23a，在不需要额外光刻显影的工序下，所述内阻挡层23的凸出部位23a的导电类型能够被改性，在所述第一栅极结构50的两侧能建立纵向通路；结合所述面阻挡层40连续地延伸入所述深沟槽11的非平坦侧壁上，在所述第一栅极结构50的两侧纵向通路中建立位于所述内漂移层21端侧的断续可截断的纵向载流子气沟道21a，在芯片面积尺寸微缩化的同时，不会同步降低载流子气沟道的长度，并且也不需要制作内阻挡层23的通道图案。在较佳示例中，关于深沟槽11的侧壁形状，所述内漂移层21与所述面漂移层30能以等向性选择性刻蚀方式被过度侧向刻蚀，使所述深沟槽11的非平坦侧壁具有S形波浪状的截面形状。利用该S形截面形状，使得所述内阻挡层23的凸出部位23a的导电类型更容易被改性。在较佳示例中，关于叠层结构20的内部结构，所述内阻挡层23仅在所述凸出部位23a导通所述内漂移层21与所述均流层22。利用所述内阻挡层23的纵向仅导通处为所述凸出部位23a，所述内阻挡层23能大面积阻挡载流子在所述第一栅极结构50两侧以外的纵向移动，有利于控制所述面漂移层30至所述衬底10的纵向导通通路在所述第一栅极结构50两侧。在较佳示例中，关于内阻挡层23的具体结构，所述内阻挡层23为多层结构，还形成在所述面漂移层30与所述均流层22之间以及形成在所述内漂移层21与位于所述内漂移层21下方的外延底层24之间。利用多层结构的内阻挡层23，除了所述凸出部位23a，所述内阻挡层23隔离所述面漂移层30与所述均流层22之间的异常导通，提高防止垂直击穿的特性，以更好地发挥纵向电流阻挡效果。在较佳示例中，关于第一栅极结构50的具体结构，所述器件还包括栅极介质层51，可形成于所述面阻挡层40的外表面。利用所述栅极介质层51隔离了所述第一栅极结构50与所述面阻挡层40，避免所述第一栅极结构50的硅元素扩散到所述面阻挡层40的晶格中。所述第一栅极结构50可以突出地高于所述栅极介质层51，以增加沟道的关断长度；不同示例中，所述第一栅极结构50也可以平齐于所述栅极介质层51，以降低层间膜90的覆盖厚度。进一步的具体示例中，所述层间膜90为电绝缘性并覆盖于所述栅极介质层51或所述面阻挡层40上。所述层间膜90与所述源极结构60处于同层结构中，以保护所述源极结构60。在所述层间膜90上可形成有一层源极金属61，连接所述源极结构60。由此可知，所述面漂移层30在靠近所述面阻挡层40的一侧形成有可截断的横向载流子气沟道30a，所述内漂移层21在靠近所述深沟槽11侧壁的侧缘形成有断续可截断的纵向载流子气沟道21a，本示例为N型沟道。基于所述均流层22的连接，所述纵向载流子气沟道21a位于矩阵电路中，所述横向载流子气沟道30a位于所述矩阵电路的一侧。利用所述横向载流子气沟道30a与所述纵向载流子气沟道21a的组合，以减少总沟道长度在器件表面的占据面积，有利于芯片尺寸的微缩；并基于所述均流层22对所述纵向载流子气沟道21a的连接，在晶体管导通阶段，在源极结构60与漏极结构70之间构成矩阵电路，所述纵向载流子气沟道21a位于该矩阵电路中，所述横向载流子气沟道30a位于所述矩阵电路的一侧，更好地发挥载流子均匀流布的效果，多个所述纵向载流子气沟道21a具有相互保护的一体性，单独个别的一个纵向载流子气沟道21a不容易发生烧毁。参照图2并配合参阅图3至图10，本发明一些实施例还公开的一种垂直型GaN HEMT半导体器件，包括如下所述的步骤S1至步骤S7。步骤S1可对照图3，提供衬底10，所述衬底10上外延生长有叠层结构20以及在所述叠层结构20上的面漂移层30，所述叠层结构20包括有内漂移层21、均流层22以及介设其中的内阻挡层23。步骤S1中，所述衬底10为晶圆形态。本示例中，所述叠层结构20的外延生长顺序为外延底层24、内阻挡层23、内漂移层21、内阻挡层23、均流层22、内阻挡层23，面漂移层30外延生长在最上层的内阻挡层23。其中，当内阻挡层23为第一导电类型，所述内漂移层21与所述均流层22有着相雷同的第二导电类型，第一导电类型的内阻挡层23间隔设置在第二导电类型的两相邻层之间，内漂移层21与均流层22的层数不限于一层，可以多层。在较佳示例中，步骤S1中，所述叠层结构20与所述面漂移层30为全面覆盖地外延生长在所述衬底10上的无图案空白膜层，可作为公版晶圆使用。步骤S2可对照图4，基于硬掩膜层110的光刻后图案，刻蚀所述面漂移层30与所述叠层结构20，以形成具有非平坦侧壁的深沟槽11在所述衬底10上，所述深沟槽11贯穿所述面漂移层30与所述叠层结构20，所述内阻挡层23具有内突出在所述深沟槽11侧壁的凸出部位23a。具体的次步骤是，先以非等向性纵向刻蚀到所述深沟槽11的预设深度，再利用等向性的过度选择性刻蚀，所使用的刻蚀气体对于所述内阻挡层23有着比其它层更慢的刻蚀效率，使所述深沟槽11的非平坦侧壁具有S形的截面形状。故能形成所述内阻挡层23的凸出部位23a。步骤S3可对照图5，改性所述内阻挡层23的凸出部位23a。该改性方法为离子植入，以斜角度的植入方向，将具有第二导电类型的材料组分射入到第一导电类型的所述内阻挡层23的所述凸出部位23a，所述凸出部位23a转换成第二导电类型，以期与所述内漂移层21与所述均流层22在导电类型一致。在较佳示例中，还能在所述硬掩膜层110的遮挡下，利用非等向性纵向离子植入的方法,对应所述深沟槽11的底部,将具有第一导电类型的材料组分射入到第二导电类型的外延底层24,以形成隔离结25。所述硬掩膜层110既能作为所述深沟槽11的形成图案，也能作为所述凸出部位23a的改性遮挡，也能作为所述隔离结25的形成图案，故仅需要一道对硬掩膜层110的光刻显影。步骤S4可对照图6，连续地形成面阻挡层40在所述面漂移层30上与所述深沟槽11的非平坦侧壁上。具体操作是，先移除所述硬掩膜层110，清洗所述深沟槽11，在外延生长出所述面阻挡层40在所述面漂移层30的外表面，也外延生长在所述深沟槽11的非平坦侧壁。前述的隔离结25相对可增加所述面阻挡层40在所述深沟槽11底部下的第一导电类型的阱区厚度。在较佳示例中，在步骤S4形成所述面阻挡层40之后还包含：步骤S41、形成栅极介质层51在所述面阻挡层40的外表面。所述栅极介质层51的一种形成方法为CVD或ALD的薄膜沉积技术。步骤S5可对照图7，设置第一栅极结构50在所述深沟槽11中。所述第一栅极结构50的设置方法是多晶硅填充。步骤S6可对照图8，设置源极结构60在所述面漂移层30上，所述源极结构60位于所述第一栅极结构50的两侧。所述源极结构60可接合于所述面漂移层30上，也可直接接合于所述面阻挡层40上。当所述源极结构60接合于所述面漂移层30上，则较佳地可在包括所述外延底层24与所述衬底10的整合层中的最底层设置出反向在第一导电类型的阱层，以形成单向导通的保护措施。当所述源极结构60接合于所述面阻挡层40上，所述面阻挡层40与所述面漂移层30之间在所述源极结构60的底部将构成单向导通的保护措施。本实施例中，第一导电类型为P型，第二导电类型为N型；变化示例中，第一导电类型为N型，第二导电类型为P型。在较佳示例中，在步骤S6中所述源极结构60为导电多晶硅；在步骤S6之后还包含：步骤S61、形成层间膜90在所述面阻挡层40上，所述层间膜90实质覆盖在器件区的所述第一栅极结构50，所述层间膜90不覆盖所述源极结构60的上端面；步骤S62、设置源极金属61在所述层间膜90上。步骤S7可对照图9，在反向于所述叠层结构20外延生长方向，设置漏极结构70作为器件底部。具体示例中，将漏极结构70设置在所述衬底10的背面。因此，基于上述的制造方法能制造得到同时具有横向载流子气沟道30a与纵向载流子气沟道21a的GaN HEMT半导体器件。参照图11与图12，为本发明另一些实施例公开的一种垂直型GaN HEMT半导体器件，包括如前所述的主要基础组件，图11表现为半导体器件晶体管开通状态，图12表现为半导体器件晶体管关闭状态。在本较佳示例中，所述器件还包括第二栅极结构80，设置在所述面阻挡层40上并位于所述第一栅极结构50与所述源极结构60之间；在较佳示例中，由所述面漂移层30的上表面形成有不贯穿所述面漂移层30的浅沟槽31，以使所述第二栅极结构80的底面为非平坦并使所述横向载流子气沟道30a为非连续。利用所述第二栅极结构80的设置,在晶体管关闭阶段，所述横向载流子气沟道30a为多段可截断；更优选的特征中，利用所述浅沟槽31，所述第二栅极结构80得到非平面的良好固着，所述横向载流子气沟道30a为可截断段可再细化有多个次导通段与在次导通段之间的次截断段，使所述横向载流子气沟道30a为非连续，达到更好的截断效果。所述垂直型GaN HEMT半导体器件的制造方法包括如同上述第一实施例在图2中记载的主要步骤S1至步骤S7。图13绘示了所述浅沟槽31的制造方法。在较佳示例中，在提供衬底10的步骤S1之后与形成面阻挡层40的步骤S4之前还包含：步骤S31、形成浅沟槽31在所述面漂移层30中，所述浅沟槽31不贯穿所述面漂移层30，以使步骤S5中设置的所述第二栅极结构80的底面为非平坦，并使所述横向载流子气沟道30a为非连续，即不是连续的一段。深沟槽11与浅沟槽31的主要区别为，所述深沟槽11则贯通了所述面漂移层30与所述叠层结构20除了外延底层24以外的其余各层，所述浅沟槽31的深度具体地不超过所述面漂移层30的厚度二分之一。在较佳示例中，步骤S5中还设置第二栅极结构80在所述面阻挡层40上，所述第二栅极结构80位于所述第一栅极结构50与所述源极结构60之间；在步骤S5中所述第一栅极结构50与所述第二栅极结构80为导电多晶硅。步骤S6设置源极结构60之后，基于源极金属61的存在，半导体器件本身已具有足够的支撑强度，可去除所述衬底10，或以转接承板101置换所述衬底10，其后在步骤S7中将漏极结构70设置在转接承板101上。本具体实施方式的实施例均作为方便理解或实施本发明技术方案的较佳实施例，并非依此限制本发明的保护范围，凡依本发明的结构、形状、原理所做的等效变化，均应被涵盖于本发明的请求保护范围内。
