# üß© Pr√°cticas de Circuitos L√≥gicos Programables (CLP - UBA)

Repositorio de pr√°cticas realizadas en la materia **Circuitos L√≥gicos Programables (CLP)**  
de la **Universidad de Buenos Aires (FIUBA)**, correspondientes al cuarto bimestre del posgrado en  
**Sistemas Embebidos**.

---

## üìÇ Estructura del repositorio

Cada carpeta contiene los archivos fuente en **VHDL** y otros recursos utilizados en **ModelSim** y **Vivado**.

| Carpeta | Descripci√≥n |
|----------|--------------|
| **Practica_1** | Dise√±o de un **contador ascendente/descendente controlado por UART**, implementado y simulado en FPGA Arty Z7. |
| **Practica_2_uart_clp** | M√≥dulo **UART + MEF + Contador**. Comunicaci√≥n serie entre PC y FPGA para control del conteo y env√≠o de eco por terminal. |
| **contador** | Pruebas previas de contador s√≠ncrono, detectores de flanco y l√≥gica de control. |
| **ffd** | Implementaci√≥n de flip-flops tipo D (FFD) con reset y enable. |
| **genEna** | Generador de se√±al enable a frecuencia controlada (divisor de reloj). |
| **mux1b / sum1b / sum2b / sumNb** | M√≥dulos combinacionales de multiplexores y sumadores de 1, 2 y N bits. |
| **neg** | Negador l√≥gico y pr√°ctica de compuertas b√°sicas. |
| **shift_reg** | Registro de desplazamiento con carga paralela y desplazamiento serial. |
| **tp1_contador_4b** | Primer TP: contador de 4 bits con visualizaci√≥n en LED y se√±ales de control. |
| **uart_up_down** | Proyecto de contador controlado por UART, versi√≥n consolidada y funcional. |
| **respaldo contador uart funcionando** | Copia funcional de respaldo antes de la versi√≥n final. |

---

## üß† Objetivos de aprendizaje

- Dise√±ar e implementar m√≥dulos combinacionales y secuenciales en **VHDL**.  
- Simular y verificar el comportamiento en **ModelSim**.  
- Sintetizar y probar los dise√±os en **Vivado** con FPGA.  
- Integrar comunicaci√≥n **UART** para control de hardware desde la PC.  
- Aplicar t√©cnicas de modularizaci√≥n, parametrizaci√≥n y reutilizaci√≥n de componentes.

---

## ‚öôÔ∏è Herramientas utilizadas

- **Vivado Design Suite 2021.2**
- **ModelSim / QuestaSim**
- **FPGA Arty Z7 / Nexys A7**
- **Lenguaje:** VHDL

---

## üë®‚Äçüíª Autor

**John Rivera Burgos**  

## üë®‚Äçüíª Profesor

**Nicolas Alvarez** 

üìç Guayaquil, Ecuador  
üìß [jariver1986@gmail.com](mailto:jariver1986@gmail.com)  
üîó [GitHub: jariver1986](https://github.com/jariver1986)

---

