0.7
2020.2
Apr 18 2022
16:05:34
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sim_1/new/ALU_tb.vhd,1667056546,vhdl,,,,alu_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sim_1/new/Vector_tb.vhd,1667210784,vhdl,,,,vector_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sim_1/new/booth_multiplier_tb.vhd,1667042336,vhdl,,,,booth_multiplier_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sim_1/new/topModule_tb.vhd,1667210985,vhdl,,,,topmodule_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/imports/new/fullAdder.vhd,1665744457,vhdl,,,,fulladder,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/ALU.vhd,1667059156,vhdl,,,,alu,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/RippleCarryAdder.vhd,1667039847,vhdl,,,,ripplecarryadder,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/UnitaDiControllo.vhd,1667133055,vhdl,,,,unitacontrollo,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/UnitaOperativa.vhd,1667221471,vhdl,,,,unitaoperativa,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/Vector.vhd,1667210426,vhdl,,,,vector,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/booth_multiplier.vhd,1667042115,vhdl,,,,booth_multiplier,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/counter_mod3.vhd,1667211988,vhdl,,,,counter_mod3,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/registro.vhd,1667037318,vhdl,,,,registro,,,,,,,,
D:/Progetti_VHDL/Esercizio_7/Esercizio_7.srcs/sources_1/new/topModule.vhd,1667131235,vhdl,,,,topmodule,,,,,,,,
