{"patent_id": "10-2020-0175831", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0085618", "출원번호": "10-2020-0175831", "발명의 명칭": "변환 장치, 상기 변환 장치를 포함하는 테스트 시스템 및 상기 변환 장치를 포함하는 메모리", "출원인": "삼성전자주식회사", "발명자": "진형민"}}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 핀들을 통해, PAM(Pulse Amplitude Modulation)-M 방식에 따른 제1 신호들을 각각 송수신하도록 구성된복수의 제1 입출력 회로들;적어도 하나의 핀을 통해, PAM-N 방식에 따른 제2 신호를 송수신하도록 구성된 적어도 하나의 제2 입출력 회로;및상기 제1 신호들을 상기 제2 신호로 변환하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로를 포함하고,M과 N은 2 이상의 서로 다른 정수인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 제1 입출력 회로들 각각에 연결되고, 제1 터미네이션 저항을 각각 제공하도록 구성된 복수의 제1터미네이션 회로들; 및상기 적어도 하나의 제2 입출력 회로에 연결되고, 제2 터미네이션 저항을 제공하도록 구성된 적어도 하나의 제2터미네이션 회로를 더 포함하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 복수의 제1 터미네이션 회로들 각각의 터미네이션 타입은 CTT(Center Tapped Termination) 타입,POD(Pseudo Open Drain) 타입, 또는 LVSTL(Low Voltage Swing Termination Logic) 타입이고,상기 복수의 제2 터미네이션 회로들 각각의 터미네이션 타입은 상기 CTT 타입, 상기 POD 타입, 또는 상기 LVSTL타입인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 제1 터미네이션 저항의 저항 값은, 상기 복수의 제1 입출력 회로들에 연결되는 제1 디바이스의 터미네이션구조들에 따라 가변되고,상기 제2 터미네이션 저항의 저항 값은, 상기 적어도 하나의 제2 입출력 회로에 연결되는 제2 디바이스의 터미네이션 구조에 따라 가변되는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,M은 2이고, 상기 제1 신호들 각각은 NRZ(Non Return to Zero) 방식으로 변조된 NRZ 신호이며,N은 4이고, 상기 제2 신호는 PAM-4 방식으로 변조된 PAM-4 신호인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 복수의 제1 입출력 회로들은, 제1 NRZ 신호 및 제2 NRZ 신호를 포함하는 상기 제1 신호들을 수신하고,상기 변환 회로는, 상기 제1 및 제2 NRZ 신호들을 상기 PAM-4 신호로 변환하고,공개특허 10-2022-0085618-3-상기 적어도 하나의 제2 입출력 회로는, 상기 PAM-4 신호를 송신하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 복수의 제1 입출력 회로들은, 제1 주파수를 갖는 제1 내부 클럭 신호를 기초로 상기 제1 및 제2 NRZ 신호들 각각을 샘플링함으로써, 최상위 비트 및 최하위 비트를 생성하고, 상기 변환 회로는,상기 제1 내부 클럭 신호를 기초로, 상기 최상위 비트 및 상기 최하위 비트로부터 얼라인 신호를 생성하는 얼라이너(aligner);제2 주파수를 갖는 제2 내부 클럭 신호를 기초로, 상기 얼라인 신호로부터 선택 신호를 생성하는 데이터선택기; 및상기 제1 및 제2 주파수보다 높은 제3 주파수를 갖는 제3 내부 클럭 신호를 기초로, 상기 선택 신호를 멀티플렉싱하는 멀티플렉서를 포함하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서, 상기 적어도 하나의 제2 입출력 회로는, 상기 PAM-4 신호를 포함하는 상기 제2 신호를 수신하고,상기 변환 회로는, 상기 PAM-4 신호를 제1 NRZ 신호 및 제2 NRZ 신호로 변환하며,상기 복수의 제1 입출력 회로들은, 상기 제1 및 제2 NRZ 신호들을 송신하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 적어도 하나의 제2 입출력 회로는, 제1 주파수를 갖는 제1 내부 클럭 신호를 기초로 상기 PAM-4 신호를 샘플링함으로써, 최상위 비트 및 최하위 비트를 생성하고, 상기 변환 회로는,상기 제1 내부 클럭 신호를 기초로, 상기 최상위 비트 및 상기 최하위 비트로부터 얼라인 신호를 생성하는 얼라이너;제2 주파수를 갖는 제2 내부 클럭 신호를 기초로, 상기 얼라인 신호로부터 제1 선택 신호 및 제2 선택 신호를생성하는 데이터 선택기; 및상기 제1 및 제2 주파수보다 높은 제3 주파수를 갖는 제3 내부 클럭 신호를 기초로, 상기 제1 및 제2 선택 신호들을 각각 멀티플렉싱하는 제1 및 제2 멀티플렉서들을 포함하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,M은 4이고, 상기 제1 신호들 각각은 PAM-4 방식으로 변조된 PAM-4 신호이며,N은 2이고, 상기 제2 신호는 NRZ 방식으로 변조된 NRZ 신호인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서, 상기 복수의 제1 입출력 회로들은, 제1 PAM-4 신호 및 제2 PAM-4 신호를 포함하는 상기 제1 신호들을 수신하고, 상기 변환 회로는, 상기 제1 및 제2 PAM-4 신호들을 상기 NRZ 신호로 변환하고,상기 적어도 하나의 제2 입출력 회로는, 상기 NRZ 신호를 송신하는 것을 특징으로 하는 변환 장치.공개특허 10-2022-0085618-4-청구항 12 제10항에 있어서, 상기 적어도 하나의 제2 입출력 회로는, 상기 NRZ 신호를 포함하는 상기 제2 신호를 수신하고,상기 변환 회로는, 상기 NRZ 신호를 제1 PAM-4 신호 및 제2 PAM-4 신호로 변환하며,상기 복수의 제1 입출력 회로들은, 상기 제1 및 제2 PAM-4 신호들을 송신하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서, 상기 변환 장치는 BOT(Built Out Test) 장치인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 복수의 제1 입출력 회로들은, 상기 복수의 핀들을 통해 ATE(Automatic Test Equipment)와 연결되고,상기 적어도 하나의 제2 입출력 회로는, 상기 적어도 하나의 핀을 통해 DUT(Device Under Test)와 연결되는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항에 있어서,상기 복수의 제1 입출력 회로들은, 상기 복수의 핀들을 통해 복수의 DUT들과 각각 연결되고,상기 적어도 하나의 제2 입출력 회로는, 상기 적어도 하나의 핀을 통해 ATE와 연결되는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "PAM-M 방식에 따른 제1 신호를 송수신하도록 구성된 제1 입출력 회로;PAM-N 방식에 따른 제2 신호를 송수신하도록 구성된 제2 입출력 회로; 상기 제1 신호를 상기 제2 신호로 변환하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로;제1 입출력 핀과 상기 제1 입출력 회로 사이에 배치되고, 제1 터미네이션 저항을 제공하는 제1 터미네이션회로; 및제2 입출력 핀과 상기 제2 입출력 회로 사이에 배치되고, 제2 터미네이션 저항을 제공하는 제2 터미네이션 회로를 포함하고,M과 N은 2 이상의 서로 다른 정수인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 제1 터미네이션 회로의 터미네이션 타입은 CTT 타입, POD 타입, 또는 LVSTL 타입이고,상기 제2 터미네이션 회로의 터미네이션 타입은 상기 CTT 타입, 상기 POD 타입, 또는 상기 LVSTL 타입인 것을특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서, 상기 제1 터미네이션 저항의 저항 값은, 상기 제1 입출력 핀에 연결되는 제1 디바이스의 터미네이션 구조에 따라 가변되고,상기 제2 터미네이션 저항의 저항 값은, 상기 제2 입출력 핀에 연결되는 제2 디바이스의 터미네이션 구조에 따공개특허 10-2022-0085618-5-라 가변되는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,M은 2이고, 상기 제1 신호는 NRZ 방식으로 변조된 NRZ 신호이며,N은 4이고, 상기 제2 신호는 PAM-4 방식으로 변조된 PAM-4 신호인 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제19항에 있어서, 상기 변환 회로는,제1 주파수를 갖는 제1 내부 클럭 신호를 기초로, 상기 NRZ 신호에서 샘플링된 복수의 비트들을 얼라인함으로써얼라인 신호를 생성하는 얼라이너;제2 주파수를 갖는 제2 내부 클럭 신호를 기초로, 상기 얼라인 신호를 디시리얼라이징(deserializing)함으로써선택 신호를 생성하는 디시리얼라이저(deserializer); 및제3 주파수를 갖는 제3 내부 클럭 신호를 기초로, 상기 선택 신호를 멀티플렉싱하는 멀티플렉서를 포함하는 것을 특징으로 하는 변환 장치."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "변환 장치, 테스트 시스템 및 메모리 시스템이 개시된다. 본 개시에 따른 변환 장치는, 복수의 핀들을 통해, PAM(Pulse Amplitude Modulation)-M 방식에 따른 제1 신호들을 각각 송수신하도록 구성된 복수의 제1 입출력 회 로들, 적어도 하나의 핀을 통해, PAM-N 방식에 따른 제2 신호를 송수신하도록 구성된 적어도 하나의 제2 입출력 회로, 및 상기 제1 신호들을 상기 제2 신호로 변환하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로를 포함하고, M과 N은 2 이상의 서로 다른 정수이다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 기술적 사상은 메모리 장치에 관한 것이며, 더욱 상세하게는, 신호 타입을 변환하는 변환 장치, 상기 변환 장치를 포함하는 테스트 시스템, 및 상기 변환 장치를 포함하는 메모리 시스템에 관한 것이다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "디바이스들 사이에서 송수신되는 데이터의 용량의 증가하고, 고속 데이터 전송에 대한 요구가 증가함에 따라, 다양한 신호 변조 방식들이 제안되고 있다. 다양한 신호 변조 방식들 중 하나로서, PAM(Pulse Amplitude Modulation, PAM)-N 방식은 단위 구간 동안 하나의 심볼을 전송할 수 있다. 예를 들어, PAM-2 방식에 따르면, 단위 구간 동안 하나의 비트를 전송할 수 있고, PAM-2 방식은 NRZ(Non Return to Zero) 방식이라고 지칭할 수 있다. 예를 들어, PAM-4 방식에 따르면, 단위 구간 동안 두 개의 비트들을 전송할 수 있다. 이와 같이, 서로 다 른 신호 변조 방식들에 따라 변조된 입출력 신호들을 각각 송수신하는 디바이스들 사이에서는 신호의 송수신이 어려울 수 있으므로, 이러한 디바이스들의 상이한 신호 타입들을 변환할 수 있는 변환 장치가 요구된다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 기술적 사상은, 서로 신호 타입이 상이한 디바이스들 사이에서 신호 송수신을 가능하게 하기 위한 변 환 장치, 상기 변환 장치를 포함하는 테스트 시스템, 및 상기 변환 장치를 포함하는 메모리 시스템을 제공한다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 기술적 사상에 따른 변환 장치는, 복수의 핀들을 통해, PAM(Pulse Amplitude Modulation)-M 방식에 따른 제1 신호들을 각각 송수신하도록 구성된 복수의 제1 입출력 회로들; 적어도 하나의 핀을 통해, PAM-N 방식 에 따른 제2 신호를 송수신하도록 구성된 적어도 하나의 제2 입출력 회로; 및 상기 제1 신호들을 상기 제2 신호 로 변환하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로를 포함하고, M과 N은 2 이상의 서로 다른 정수이다. 또한, 본 개시의 기술적 사상에 따른 변환 장치는, PAM-M 방식에 따른 제1 신호를 송수신하도록 구성된 제1 입 출력 회로; PAM-N 방식에 따른 제2 신호를 송수신하도록 구성된 제2 입출력 회로; 상기 제1 신호를 상기 제2 신 호로 변환하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로; 제1 입출력 핀과 상기 제1 입출력 회로 사이에 배치되고, 제1 터미네이션 저항을 제공하는 제1 터미네이션 회로; 및 제2 입출력 핀과 상기 제2 입출력 회로 사이에 배치되고, 제2 터미네이션 저항을 제공하는 제2 터미네이션 회로를 포함하고, M과 N은2 이상의 서로 다른 정수이다. 또한, 본 개시의 기술적 사상에 따른 테스트 시스템은, 제1 및 제2 핀들을 포함하는 ATE(Automatic Test Equipment); 제3 핀을 포함하는 DUT(Device Under Test); 및 상기 ATE와 상기 DUT 사이에 연결되도록 구성된 BOT(Built Out Test) 모듈을 포함하고, 상기 BOT 모듈은, 상기 제1 및 제2 핀들과 연결되어, PAM-M 방식에 따 른 제1 신호들을 송수신하도록 구성된 복수의 제1 입출력 회로들; 상기 제3 핀과 연결되어, PAM-N 방식에 따른 제2 신호를 송수신하도록 구성된 적어도 하나의 제2 입출력 회로; 및 상기 제1 신호들을 상기 제2 신호로 변환 하고, 상기 제2 신호를 상기 제1 신호들로 변환하도록 구성된 변환 회로를 포함하고, M과 N은 2 이상의 서로 다 른 정수이다. 또한, 본 개시의 기술적 사상에 따른 메모리 시스템은, 제1 및 제2 핀들을 포함하는 제1 메모리 칩; 제3 핀을 포함하는 제2 메모리 칩; 및 상기 제1 메모리 칩과 상기 제2 메모리 칩 사이에 연결되도록 구성된 변환 장치를 포함하고, 상기 변환 장치는, 상기 제1 및 제2 핀들과 연결되어, PAM-M 방식에 따른 제1 신호들을 송수신하도록 구성된 복수의 제1 입출력 회로들; 상기 제3 핀과 연결되어, PAM-N 방식에 따른 제2 신호를 송수신하도록 구성 된 적어도 하나의 제2 입출력 회로; 및 상기 제1 신호들을 상기 제2 신호로 변환하고, 상기 제2 신호를 상기 제 1 신호들로 변환하도록 구성된 변환 회로를 포함하고, M과 N은 2 이상의 서로 다른 정수이다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 기술적 사상에 따르면, 변환 장치는 서로 신호 타입이 상이한 디바이스들 사이에서 신호 타입을 변환 시킴으로써 디바이스들의 통신을 지원할 수 있다. 또한, 본 개시의 기술적 사상에 따르면, DUT의 신호 타입을 ATE가 지원하지 않더라도, 변환 장치, 즉, BOT 모듈을 DUT의 신호 타입을 ATE가 지원하는 신호 타입으로 변환할 수 있고, 이에 따라, 기존 테스트 인프라를 활용하여 DUT를 테스트할 수 있으므로, 테스트 인프라 구축 비용을 절감할 수 있다."}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 도 1은 본 개시의 일 실시예에 따른 시스템을 나타내는 블록도이다. 도 1을 참조하면, 시스템은 변환 장치, 제1 디바이스(First Device)(FD), 및 제2 디바이스(Second Device)(SD)를 포함할 수 있다. 제1 디바이스(FD)는 제1 신호 타입, 즉, 제1 신호 변조 방식에 따라 변조된 제1 신호를 송수신할 수 있고, 제2 디바이스(SD)는 제2 신호 타입, 즉, 제2 신호 변조 방식에 따라 변조된 제2 신호 를 송수신할 수 있다. 변환 장치는 제1 디바이스(FD)와 제2 디바이스(SD) 사이에 배치되어, 제1 신호를 제 2 신호로 변환하고, 제2 신호를 제1 신호로 변환할 수 있다. 변환 장치는 제1 입출력 회로들(110a, 110b), 변환 회로, 및 제2 입출력 회로들(130a, 130b)을 포함 할 수 있다. 또한, 변환 장치는 제1 디바이스(FD)에 연결 가능한 복수의 입출력 핀들, 예를 들어, 제1 및 제2 핀들(P11, P12)을 포함할 수 있고, 제1 입출력 회로들(110a, 110b)은 제1 및 제2 핀들(P11, P12)에 각각 연결될 수 있다. 제1 디바이스(FD)의 입출력 신호 타입에 따라, 제1 입출력 회로들(110a, 110b) 중 적어도 하나 는 활성화될 수 있다. 또한, 변환 장치는 제2 디바이스(SD)에 연결 가능한 복수의 입출력 핀들, 예를 들어, 제3 및 제4 핀들(P13, P14)을 포함할 수 있고, 제2 입출력 회로들(130a, 130b)은 제3 및 제4 핀들(P13, P14)에 각각 연결될 수 있다. 제2 디바이스(SD)의 입출력 신호 타입에 따라, 제2 입출력 회로들(130a, 130b) 중 적어도 하나는 활성화될 수 있다. 도 2는 본 개시의 일 실시예에 따른 변환 장치(100')를 나타내는 블록도이다. 도 2를 참조하면, 변환 장치(100')는 제1 및 제2 수신기들(RX1, RX2), 변환 회로, 제1 및 제2 송신기들 (TX1, TX2), 및 타이밍 회로를 포함할 수 있다. 변환 장치(100')는 도 1의 변환 장치의 일 구현 예에 대응할 수 있다. 타이밍 회로는 외부에서 수신된 외부 클럭 신호(CLK)로부터 복수의 내부 클럭 신호들, 예 를 들어, 제1, 제2 및 제3 내부 클럭 신호들(iCK1, iCK2, iCK3)을 생성할 수 있다. 예를 들어, 타이밍 회로 는 복수의 분주기들을 포함할 수 있고, 이에 따라, 제1, 제2 및 제3 내부 클럭 신호들(iCK1, iCK2, iCK3)의 주파수들은 서로 다를 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 제1, 제2 및 제3 내부 클럭 신호 들(iCK1, iCK2, iCK3)의 주파수들 중 적어도 두 개는 동일할 수 있다. 제1 및 제2 수신기들(RX1, RX2)은 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 각각 수신할 수 있고, 제 1 내부 클럭 신호(iCK1)를 기초로 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 각각 샘플링할 수 있다. 일 실시예에서, 데이터 입력 신호가 하나의 핀(예를 들어, 제1 핀(P11))을 통해 수신될 수 있고, 이때, 제1 수 신기(RX1)만 활성화될 수 있다. 일 실시예에서, 데이터 입력 신호들이 두 개의 핀들(예를 들어, 제1 및 제2 핀 들(P11, P12))을 통해 수신될 수 있고, 이때, 제1 및 제2 수신기들(RX1, RX2) 모두 활성화될 수 있다. 제1 및 제2 수신기들(RX1, RX2) 각각은 복수의 감지 증폭기들(예를 들어, 도 7의 131a 내지 131c) 및 디코더(예를 들어, 도 7의 132)를 포함할 수 있고, 구체적인 구성 및 동작은 도 7 및 도 8을 참조하여 후술하기로 한다. 변환 회로는 얼라이너(aligner), 데이터 선택기 및 멀티플렉서를 포함할 수 있다. 얼라이 너는 제1 및 제2 수신기들(RX1, RX2) 중 적어도 하나로부터 수신한 신호를, 제1 내부 클럭 신호(iCK1)를 기초로 얼라인함으로써, 얼라인 신호(aligned signal)(S_AL)를 생성할 수 있다. 데이터 선택기는 얼라이너 로부터 얼라인 신호(S_AL)를 수신하고, 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL)로부터 선택 신호(selected signal)(S_SEL)를 생성할 수 있다. 예를 들어, 데이터 선택기는 시리얼라이저 (serializer), 디시리얼라이저(deserializer) 등을 포함할 수 있다. 멀티플렉서는 데이터 선택기로 부터 선택 신호(S_SEL)를 수신하고, 제3 내부 클럭 신호(iCK3)를 기초로 선택 신호(S_SEL)를 멀티플렉싱함으로 써 제1 및 제2 데이터 출력들(OUT1, OUT2)을 생성할 수 있다. 제1 및 제2 송신기들(TX1, TX2)은 제1 및 제2 데이터 출력들(OUT1, OUT2)로부터 제1 및 제2 데이터 출력 신호들 (DQ_TX1, DQ_TX2)을 각각 생성할 수 있다. 일 실시예에서, 데이터 출력 신호가 하나의 핀(예를 들어, 제3 핀 (P31))을 통해 송신될 수 있고, 이때, 제1 송신기(TX1)만 활성화될 수 있다. 일 실시예에서, 데이터 출력 신호 들이 두 개의 핀들(예를 들어, 제3 및 제4 핀들(P31, P32))을 통해 수신될 수 있고, 이때, 제1 및 제2 송신기들 (TX1, TX2) 모두 활성화될 수 있다. 예를 들어, 제1 및 제2 송신기들(TX1, TX2) 각각은 제1 및 제2 드라이버들 (예를 들어, 도 13의 DRV1, DRV2)을 포함할 수 있고, 구체적인 구성 및 동작은 도 13을 참조하여 후술하기로 한 다. 도 3은 본 개시의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다. 도 3을 참조하면, 테스트 시스템은 BOT(Built Out Test 또는 Built Off Test) 모듈(100a), ATE(Automatic Test Equipment) 및 DUT(Device Under Test)를 포함할 수 있다. BOT 모듈(100a)은 제1 입출력 회로 들(110a, 110b), 변환 회로, 제2 입출력 회로들(130a, 130b) 및 타이밍 회로를 포함할 수 있다. BOT 모듈(100a)은 도 1의 변환 장치 및 도 2의 변환 장치(100')의 일 예에 대응할 수 있고, 도 1 및 도 2를 참 조하여 상술된 내용은 본 실시예에도 적용될 수 있다. ATE는 도 1의 제1 디바이스(FD)의 일 예에 대응하고, DUT는 도 1의 제2 디바이스(SD)의 일 예에 대응할 수 있고, 도 1을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. 예를 들어, ATE는 제1 및 제2 핀들(P21, P22)을 포함할 수 있고, 제1 및 제2 핀들(P21, P22)은 BOT 모듈 (100a)의 제1 및 제2 핀들(P11, P12)에 각각 전기적으로 연결될 수 있다. 이와 같이, ATE와 BOT 모듈 (100a)은 2개의 핀들을 통해 입출력 신호들을 송수신할 수 있다. 예를 들어, DUT는 제1 핀(P31)을 포함할 수 있고, 제1 핀(P31)은 BOT 모듈(100a)의 제3 핀(P13)에 전기적으로 연결될 수 있다. 이와 같이, DUT와 BOT 모듈(100a)은 1개의 핀을 통해 입출력 신호를 송수신할 수 있다. 예를 들어, 제4 핀(P14)에는 전기적 신호 가 인가되지 않을 수 있고, 입출력 회로(130b)는 활성화되지 않을 수 있다. 일 실시예에서, BOT 모듈(100a)은 멀티 핀들과 싱글 핀 사이의 신호 변환을 수행할 수 있다. 구체적으로, BOT 모듈(100a)은 제3 핀(P13)으로부터 수신한 데이터 입력 신호를 변환하여, 제1 및 제2 핀들(P11, P12)에 제공하 기 위한 데이터 출력 신호들을 생성할 수 있다. 이에 대해, 도 5 내지 도 10을 참조하여 후술하기로 한다. 또한, BOT 모듈(100a)은 제1 및 제2 핀들(P11, P12)로부터 수신한 데이터 입력 신호들을 변환하여, 제3 핀(P1 3)에 제공하기 위한 데이터 출력 신호를 생성할 수 있다. 이에 대해, 도 11 내지 도 15를 참조하여 후술하기로 한다. 도 4a는 본 개시의 일 실시예에 따른 데이터 입출력 신호의 변조 방식들 중 PAM-4를 설명하기 위한 데이터 아이 를 예시적으로 보여주는 그래프이다. 도 4b는 본 개시의 일 실시예에 따른 데이터 입출력 신호의 변조 방식들 중 NRZ를 설명하기 위한 데이터 아이를 예시적으로 보여주는 그래프이다. 도 4a 및 도 4b의 그래프들에서, 가로축들은 시간을 가리키고, 세로축들은 전압 레벨을 가리킬 수 있다. 도 3 및 도 4a를 함께 참조하면, DUT와 BOT 모듈(100a) 사이에서 데이터 입출력 신호가 PAM-4 방식으로 전 송될 수 있다. 이 경우, 데이터 입출력 신호는 제1 내지 제4 전압 레벨들(VL1 내지 VL4) 중 하나를 갖도록 생성 될 수 있다. 이에 따라, DUT와 BOT 모듈(100a) 사이에서 단위 구간(UI) 동안 2개의 비트들(예를 들어, '11', '10', '01', '00' 중 하나)이 데이터 입출력 신호를 통해 전송될 수 있다. 예를 들어, '11'의 비트들은 제1 전압 레벨(VL1)에 대응하고, '10'의 비트들은 제2 전압 레벨(VL2)에 대응하고, '01'의 비트들은 제3 전압 레벨(VL3)에 대응하고, '00'의 비트들은 제4 전압 레벨(VL4)에 대응할 수 있다. 즉, 단위 구간(UI) 동안 제1 내 지 제4 전압 레벨들(VL1 내지 VL4) 중 하나를 가지는 심볼이 생성될 수 있고, 심볼들 각각은 2개의 비트들에 대 응할 수 있다. PAM-4 방식으로 전송된 데이터 입출력 신호는 제1 내지 제3 기준 전압들(Vref1 내지 Vref3)을 기반으로 샘플링 될 수 있다. 예를 들어, 데이터 입출력 신호의 전압 레벨이 제1 기준 전압(Vref1)보다 큰 경우, 데이터 입출력 신호는 '11'의 비트들로 디코딩될 수 있다. 데이터 입출력 신호의 전압 레벨이 제1 기준 전압(Vref1)보다 작고 제2 기준 전압(Vref2)보다 큰 경우, 데이터 입출력 신호는 '10'의 비트들로 디코딩될 수 있다. 데이터 입출력 신호의 전압 레벨이 제2 기준 전압(Vref2)보다 작고 제3 기준 전압(Vref3)보다 큰 경우, 데이터 입출력 신호는 '01'의 비트들로 디코딩될 수 있다. 데이터 입출력 신호의 전압 레벨이 제3 기준 전압(Vref3)보다 작은 경우, 데이터 입출력 신호는 '00'의 비트들로 디코딩될 수 있다. 예를 들어, DUT가 PAM-4 방식으로 데이터 입력 신호를 BOT 모듈(100a)로 전송하는 경우, 제2 입출력 회로(130a)는 PAM-4 모드로 데이터 입력 신호의 전압 레벨 을 제1 내지 제3 기준 전압들(Vref1 내지 Vref3) 각각과 비교하여 데이터 입력 신호에 대응되는 2개의 비트들을 획득할 수 있다. 도 3 및 도 4b를 함께 참조하면, ATE와 BOT 모듈(100a) 사이에서 데이터 입출력 신호가 NRZ 방식, 즉, PAM-2 방식으로 송수신될 수 있다. 이때, 데이터 입출력 신호는 제1 및 제4 전압 레벨들(VL1, VL4) 중 하나를 갖도록 생성될 수 있다. NRZ 방식의 제1 전압 레벨(VL1)은 PAM-4 방식의 제1 전압 레벨(VL1)에 대응하고, NRZ 방식의 제4 전압 레벨(VL4)은 PAM-4 방식의 제4 전압 레벨(VL4)에 대응할 수 있다. 이에 따라, ATE와 BOT 모듈(100a) 사이에서 단위 구간(UI) 동안 하나의 비트(예를 들어, '1', '0' 중 하나)가 데이터 입출력 신호를 통해 전송될 수 있다. 예를 들어, '1'의 비트는 제1 전압 레벨(VL1)에 대응하고, '0'의 비트는 제4 전압 레벨 (VL4)에 대응할 수 있다. 즉, 단위 구간(UI) 동안 제1 및 제4 전압 레벨들(VL1, VL4) 중 하나를 가지는 심볼이 생성될 수 있고, 심볼들 각각은 하나의 비트에 대응할 수 있다. NRZ 방식으로 전송된 데이터 입출력 신호는 제2 기준 전압(Vref2)을 기반으로 샘플링될 수 있다. NRZ 방식의 제 2 기준 전압(Vref2)은 도 4a의 제2 기준 전압(Vref2)에 대응할 수 있다. 예를 들어, 데이터 입출력 신호(DQ)의 전압 레벨이 제2 기준 전압(Vref2)보다 큰 경우, 데이터 입출력 신호(DQ)는 '1'의 비트로 디코딩될 수 있다. 데 이터 입출력 신호(DQ)의 전압 레벨이 제2 기준 전압(Vref2)보다 작은 경우, 데이터 입출력 신호(DQ)는 '0'의 비 트로 디코딩될 수 있다. 예를 들어, ATE가 NRZ 방식으로 데이터 입력 신호를 BOT 모듈(100a)로 전송하는 경우, 제1 입출력 회로(110a)는 NRZ 모드로 데이터 입력 신호의 전압 레벨을 제2 기준 전압(Vref2)과 비교하여 데이터 입력 신호에 대응되는 하나의 비트를 획득할 수 있다. 도 4b에는 NRZ 모드에서 데이터 입출력 신호를 샘플링하기 위한 기준 전압이 제2 기준 전압(Vref2)으로 도시되 었으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, NRZ 모드에서 데이터 입출력 신호를 샘플링하기 위 한 기준 전압으로서 다양한 전압들(예를 들어, 도 4a의 제1 기준 전압(Vref1) 또는 제3 기준 전압(Vref3))이 이 용될 수 있다. 도 4a 및 도 4b에서는, 설명의 편의를 위해, PAM-4 방식 및 NRZ 방식이 설명되었으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에서, ATE와 BOT 모듈(100a) 사이에서 데이터 입출력 신호가 PAM-M 방식으로 전송 되는 경우, 데이터 입출력 신호는 제1 내지 제M 전압 레벨들 중 하나를 갖도록 생성될 수 있다. 여기서, M은 2 이상의 양의 정수일 수 있다. 이 경우, PAM-M 방식으로 전송된 데이터 입출력 신호는 제1 내지 제(M-1)기준 전 압들을 기반으로 샘플링될 수 있다. 예를 들어, M은 8일 수 있고, ATE와 BOT 모듈(100a) 사이에서 PAM-8 방식으로 데이터 입출력 신호가 전송될 수 있다. 이때, ATE와 BOT 모듈(100a) 사이에서 단위 구간(UI) 동 안 3개의 비트들이 데이터 입출력 신호를 통해 전송될 수 있다. 일 실시예에서, DUT와 BOT 모듈(100a) 사이에서 데이터 입출력 신호가 PAM-N 방식으로 전송되는 경우, 데 이터 입출력 신호는 제1 내지 제N 전압 레벨들 중 하나를 갖도록 생성될 수 있다. 여기서, N은 M과 다른, 2 이 상의 양의 정수일 수 있다. 이 경우, PAM-N 방식으로 전송된 데이터 입출력 신호는 제1 내지 제(N-1)기준 전압들을 기반으로 샘플링될 수 있다. 예를 들어, N은 16일 수 있고, DUT와 BOT 모듈(100a) 사이에서 PAM-16 방식으로 데이터 입출력 신호가 전송될 수 있다. 이때, DUT와 BOT 모듈(100a) 사이에서 단위 구간(UI) 동 안 4개의 비트들이 전송될 수 있다. 도 5는 본 개시의 일 실시예에 따른 BOT 모듈(100a)을 상세하게 나타내는 블록도이다. 도 3 및 도 5를 함께 참조하면, 예를 들어, BOT 모듈(100a)은 제3 핀(P13)으로부터 데이터 입력 신호(DQ_RX)를 수신할 수 있고, 제1 및 제2 핀들(P11, P12)을 통해 데이터 출력 신호들(DQ_TX1, DQ_TX2)을 출력할 수 있다. 제 2 입출력 회로(130a)는 수신기 및 디코더를 포함할 수 있다. 수신기는 제1 내부 클럭 신호 (iCK1)를 기초로 데이터 입력 신호(DQ_RX)를 샘플링할 수 있고, 디코더는 샘플링된 데이터 입력 신호를 디 코딩하여 최상위 비트(MSB) 및 최하위 비트(LSB)를 생성할 수 있다. 변환 회로(120a)는 얼라이너, 데이터 선택기 및 제1 및 제2 멀티플렉서들(123a, 123b)를 포함할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트(MSB) 및 최하위 비트(LSB)로부터 얼라 인 신호(S_AL)를 생성할 수 있다. 데이터 선택기는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_A L)로부터 제1 및 제2 선택 신호들(S_SEL1, S_SEL2)을 생성할 수 있다. 제1 및 제2 멀티플렉서들(123a, 123b)은 제1 및 제2 선택 신호들(S_SEL1, S_SEL2)로부터 제1 및 제2 데이터 출력들(OUT1, OUT2)을 각각 생성할 수 있다. 제1 및 제2 송신기들(TX1, TX2)은 제1 및 제2 데이터 출력들(OUT1, OUT2)로부터 제1 및 제2 데이터 출력 신호들 (DQ_TX1, DQ_TX2)을 각각 생성할 수 있다. 예를 들어, 제1 및 제2 송신기들(TX1, TX2)은 제1 입출력 회로들 (110a, 110b)에 각각 포함될 수 있다. 도 6은 본 개시의 일 실시예에 따른 PAM-4 방식으로 변조된 데이터 입력 신호(DQ_RX)를 수신하는 수신기의 동작을 설명하기 위한 그래프이다. 도 5 및 도 6을 함께 참조하면, 제1 내부 클럭 신호(iCK1)은 서로 다른 위상을 가지는 복수의 제1 내부 클럭 신 호들(iCK1[0] 내지 iCK1[3])을 포함할 수 있다. 수신기는 제1 위상을 갖는 제1 내부 클럭 신호(iCK1[0]) 를 기초로, 제1 시점(t0)에서 데이터 입력 신호(DQ_RX)를 샘플링하고, 제2 위상을 갖는 제2 내부 클럭 신호 (iCK1[1])를 기초로, 제2 시점(t1)에서 데이터 입력 신호(DQ_RX)를 샘플링하고, 제3 위상을 갖는 제1 내부 클럭 신호(iCK1[2])를 기초로, 제3 시점(t2)에서 데이터 입력 신호(DQ_RX)를 샘플링하고, 제4 위상을 갖는 제1 내부 클럭 신호(iCK1[3])를 기초로, 제4 시점(t3)에서 데이터 입력 신호(DQ_RX)를 샘플링할 수 있다. 예를 들어, 외 부 클럭 신호(CLK)의 주파수는 제1 주파수(f)(예를 들어, 2.5 GHz)이고, 제1 내부 클럭 신호(iCK1)의 주파수는 제1 주파수(f)를 4-분주함으로써로부터 생성된 제2 주파수(f/4)(예를 들어, 0.625 GHz)일 수 있다. 도 7은 본 개시의 일 실시예에 따른 제2 입출력 회로(130a)를 나타내는 블록도이다. 도 7을 참조하면, 제2 입출력 회로(130a)는 제1 내지 제3 감지 증폭기들(131a 내지 131c) 및 디코더를 포 함할 수 있다. 제1 내지 제3 감지 증폭기들(131a 내지 131c)은 도 5의 수신기에 포함될 수 있다. 제1 내지 제3 감지 증폭기들(131a 내지 131c) 각각은 데이터 입력 신호(DQ_RX)를 수신할 수 있고, 제1 내부 클럭 신호 (iCK1)를 기반으로 동작할 수 있다. 제1 감지 증폭기(131a)는 데이터 입력 신호(DQ_RX)의 전압 레벨을 제1 기준 전압(Vref1)과 비교하여 제1 비교 결과(D_H)를 출력할 수 있다. 제2 감지 증폭기(131b)는 데이터 입력 신호(DQ)의 전압 레벨을 제2 기준 전압 (Vref2)과 비교하여 제2 비교 결과(D_M)를 출력할 수 있다. 제3 감지 증폭기(131c)는 데이터 입력 신호(DQ_RX) 의 전압 레벨을 제3 기준 전압(Vref3)과 비교하여 제3 비교 결과(D_L)를 출력할 수 있다. 예를 들어, 데이터 입 력 신호(DQ_RX)의 전압 레벨이 제1 기준 전압(Vref1)보다 큰 경우, 제1 감지 증폭기(131a)는 제1 비교 결과 (DT1)로서 '1'을 출력할 수 있다. 데이터 입력 신호(DQ_RX)의 전압 레벨이 제1 기준 전압(Vref1)보다 작은 경우, 제1 감지 증폭기(131a)는 제1 비교 결과(D_H)로서 '0'을 출력할 수 있다. 제1 내지 제3 감지 증폭기들(131a 내지 131c)은 제1 내지 제3 비교 인에이블 신호들(EN1 내지 EN3)을 기반으로 제1 내지 제3 비교 결과들(D_H, D_M, D_L)을 각각 출력할 수 있다. 예를 들어, 제1 감지 증폭기(131a)는 인에이 블 상태(예를 들어, 하이 레벨)의 제1 비교 인에이블 신호(EN1)에 응답하여 데이터 입력 신호(DQ_RX)의 전압 레 벨과 제1 기준 전압(Vref1)을 비교하여 제1 비교 결과(D_H)를 출력할 수 있다. 제1 감지 증폭기(131a)는 디스에 이블 상태(예를 들어, 로우 레벨)의 제1 비교 인에이블 신호(EN1)에 응답하여 제1 비교 결과(D_H)로서 미리 정 해진 값(예를 들어, '0')을 출력할 수 있다. 이와 마찬가지로, 제2 및 제3 감지 증폭기들(131b, 131c)은 제2 및제3 비교 인에이블 신호들(EN2, EN3)을 기반으로 제2 및 제3 비교 결과들(D_M, D_L)을 각각 출력할 수 있다. 예를 들어, PAM-4 모드에서, 제1 내지 제3 비교 인에이블 신호들(EN1 내지EN3)은 인에이블 상태로 생성될 수 있 다. 이 경우, 제1 내지 제3 감지 증폭기들(131a 내지 131c)은 데이터 입력 신호(DQ_RX)의 전압 레벨과 제1 내지 제3 기준 전압들(Vref1 내지 Vref3)을 비교하여 제1 내지 제3 비교 결과들(D_H, D_M, D_L)을 출력할 수 있다. 예를 들어, NRZ 모드에서, 제1 및 제3 비교 인에이블 신호들(EN1, EN3)은 디스에이블 상태로 생성되고, 제2 비 교 인에이블 신호(EN2)는 인에이블 상태로 생성될 수 있다. 이 경우, 제1 및 제3 감지 증폭기들(131a, 131c)은 미리 정해진 값(예를 들어, '0')의 제1 및 제3 비교 결과들(D_H, D_L)을 출력하고, 제2 감지 증폭기(131b)는 데 이터 입력 신호(DQ_RX)의 전압 레벨과 제2 기준 전압(Vref2)을 비교하여 제2 비교 결과(D_L)를 출력할 수 있다. 디코더는 제1 내지 제3 비교 결과들(D_H 내지 D_L)로부터, 미리 정해진 디코딩 규칙에 따라 디코딩을 수행 하여 최상위 비트(MSB) 및 최하위 비트(LSB)를 생성할 수 있다. 디코더는 \"PAM-4 디코더\"라고 지칭할 수 있다. 예를 들어, PAM-4 모드에서 제1 내지 제3 비교 결과들(D_H, D_M, D_L)을 기반으로 생성되는 최상위 비트 (MSB) 및 최하위 비트(LSB)는 모두 유효한 값을 가질 수 있다. 예를 들어, NRZ 모드에서 제1 내지 제3 비교 결 과들(D_H, D_M, D_L)을 기반으로 생성되는 최상위 비트(MSB)는 유효한 값을 가질 수 있고, 최하위 비트(LSB)는 유효하지 않은 값을 가질 수 있다. 즉, PAM-4 모드에서 유효한 2개의 비트들이 병렬로 최상위 비트(MSB) 및 최 하위 비트(LSB)로서 출력되고, NRZ 모드에서 유효한 2개의 비트들 중 하나가 제1 타이밍에 최상위 비트(MSB)로 서 출력되고 나머지 하나가 제2 타이밍에 최상위 비트(MSB)로서 출력될 수 있다. 도 7에 도시된 바와 같이, PAM-4 모드에서 데이터 입력 신호(DQ_RX)로부터 2개의 비트들(즉, 최상위 비트(MSB) 및 최하위 비트(LSB))을 획득하기 위해 3개의 감지 증폭기들(131a 내지 131c)이 이용될 수 있다. 그러나, 본 발 명이 이에 한정되는 것은 아니며, PAM-N 모드에서 데이터 입력 신호(DQ_RX)로부터 n개의 비트들을 획득하기 위 해 (N-1)개의 감지 증폭기들(즉, 제1 내지 제(N-1) 감지 증폭기들)이 이용될 수 있다. 이 경우, 제1 내지 제(N- 1) 감지 증폭기들은 PAM-N 모드에서 데이터 입력 신호(DQ_RX)의 전압 레벨을 제1 내지 제(N-1) 기준 전압들 각 각과 비교하여 제1 내지 제(N-1) 비교 결과들을 출력하고, NRZ 모드에서 데이터 입력 신호(DQ_RX)의 전압 레벨 을 제1 내지 제(N-1) 기준 전압들 중 특정 기준 전압(예를 들어, 중간 레벨의 기준 전압)과 비교하여 제1 내지 제(N-1) 비교 결과들을 출력할 수 있다. NRZ 모드에서 제1 내지 제(N-1) 감지 증폭기들은 제1 내지 제(N-1) 비 교 결과들 중 특정 기준 전압에 대응하는 비교 결과를 제외한 나머지 비교 결과들 각각을 미리 정해진 값(예를 들어, '0')으로 출력할 수 있다. 디코더는 (N-1)개의 비교 결과들을 기반으로 디코딩을 수행하여 n개의 비 트들을 출력할 수 있다. 도 8은 본 개시의 일 실시예에 따른 디코더를 나타내는 블록도이다. 도 8을 참조하면, 디코더는 제1 내지 제3 인버터들(1321 내지 1323) 및 제1 및 제2 NAND 게이트들(1324, 1325)을 포함할 수 있다. 제1 인버터는 제2 비교 결과(D_M)를 인버팅하고, 제2 인버터는 제1 인버 터의 출력을 인버팅함으로써, 최상위 비트(MSB)를 생성한다. 제1 NAND 게이트는 제3 비교 결과 (D_L) 및 제2 반전 비교 결과(D_MB)에 대해 NAND 연산을 수행하고, 제3 인버터는 제1 비교 결과(D_H)를 인버팅한다. 제2 NAND 게이트는 제1 NAND 게이트의 출력과 제3 인버터의 출력에 대해 NAND 연산을 수행함으로써, 최하위 비트(LSB)를 생성한다. 일 실시예에서, 제1 감지 증폭기(131a)는 4-위상 클럭 신호들, 즉, 서로 다른 위상들을 각각 갖는 제1 내부 클 럭 신호들(iCK[0] 내지 iCK[3])을 기초로, 데이터 입력 신호(DQ_RX)를 샘플링함으로써, 제1 비교 결과 (D_H<3:0>)를 생성할 수 있다. 마찬가지로, 제2 감지 증폭기(131b)는 4-위상 클럭 신호들, 즉, 서로 다른 위상 들을 각각 갖는 제1 내부 클럭 신호들(iCK[0] 내지 iCK[3])을 기초로, 데이터 입력 신호(DQ_RX)를 샘플링함으로 써, 제2 비교 결과(D_M<3:0>)를 생성할 수 있다. 나아가, 제3 감지 증폭기(131c)는 4-위상 클럭 신호들, 즉, 서 로 다른 위상들을 각각 갖는 제1 내부 클럭 신호들(iCK[0] 내지 iCK[3])을 기초로, 데이터 입력 신호(DQ_RX)를 샘플링함으로써, 제3 비교 결과(D_L<3:0>)를 생성할 수 있다. 이에 따라, 디코더는 4개의 디코더들, 즉, 제1 내지 제4 디코더들로 구현될 수 있다. 예를 들어, 제1 디코 더는 제1 내지 제3 비교 결과들(D_H[0] 내지 D_L[0])을 디코딩하고, 제2 디코더는 제1 내지 제3 비교 결과들 (D_H[1] 내지 D_L[1])을 디코딩하며, 제3 디코더는 제1 내지 제3 비교 결과들(D_H[2] 내지 D_L[2])을 디코딩하 고, 제4 디코더는 제1 내지 제3 비교 결과들(D_H[3] 내지 D_L[3])을 디코딩할 수 있다. 이에 따라, 제1 내지 제 4 디코더들은 MSB<3:0> 및 LSB<3:0>을 생성할 수 있다. 도 9는 본 개시의 일 실시예에 따라, PAM-4 방식의 데이터 입력 신호(DQ_RX)를 NRZ 방식의 복수의 데이터 출력 신호들(DQ_TX1, DQ_TX2)로 변환하는 동작을 예시적으로 나타낸다. 도 5, 도 6 및 도 9를 함께 참조하면, 예를 들어, PAM-4 방식의 데이터 입력 신호(DQ_RX)의 데이터 전송 속도는 5 Gbps에 대응할 수 있다. PAM-4 방식의 데이터 입력 신호(DQ_RX)에서 각 심볼은 2 비트들(즉, 최상위 비트 및 최하위 비트)을 포함하므로, 데이터 입력 신호(DQ_RX)의 보 레이트(baud rate)는 2.5 GBaud/s에 대응할 수 있다. 이때, 데이터 입력 신호(DQ_RX)의 심볼 주기(symbol duration) 또는 심볼 구간은 T3(예를 들어, 400 p s)일 수 있다. 제2 입출력 회로(130a)는 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])을 기초로, 데이터 입력 신호(DQ_RX)에 대해 감지 증폭 동작(DINSA)를 수행함으로써, 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L3)을 생성 할 수 있다. 이때, 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])의 주파수는 0.625 GHz이고 토글링 주기는 1.6 ns이고, 이에 따라, 제2 입출력 회로(130a)의 샘플링 주기도 1.6 ns일 수 있다. 제2 입출력 회로(130a)의 샘플 링 주기에 따라, 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L3) 각각은 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L 3)을 얼라인함으로써, 얼라인 신호(S_AL)를 생성할 수 있다. 이때, 얼라인 신호(S_AL)는 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 데이터 선택기는 제2 내부 클럭 신호(iCK2)를 기초로, 얼라인 신호 (S_AL)에서 최상위 비트들(M0 내지 M3)을 제1 선택 신호(S_SEL1)로서 제1 멀티플렉서(123a)에 제공하고, 얼라인 신호(S_AL)에서 최하위 비트들(L0 내지 L3)을 제2 선택 신호(S_SEL2)로서 제2 멀티플렉서(123a)에 제공할 수 있 다. 제1 멀티플렉서(123a)는 제3 내부 클럭 신호(iCK3)를 기초로 제1 선택 신호(S_SEL1)에 대해 4:1 멀티플렉싱을 수행함으로써, 제1 데이터 출력(OUT1)을 생성할 수 있다. 제2 멀티플렉서(123b)는 제3 내부 클럭 신호(iCK3)를 기초로 제2 선택 신호(S_SEL2)에 대해 4:1 멀티플렉싱을 수행함으로써, 제2 데이터 출력(OUT2)을 생성할 수 있 다. 제1 송신기(TX1)는 제1 데이터 출력(OUT1)으로부터 제1 데이터 출력 신호(DQ_TX1)를 생성할 수 있다. 제2 송신기(TX2)는 제2 데이터 출력(OUT2)으로부터 제2 데이터 출력 신호(DQ_TX2)를 생성할 수 있다. 제1 데이터 출력 신호(DQ_TX1)은 최상위 비트들(M0 내지 M3)을 순차적으로 출력할 수 있고, 각 비트는 T3(예를 들어, 400 ps) 동안 신호 레벨을 유지할 수 있다. 제2 데이터 출력 신호(DQ_TX2)은 최하위 비트들(L0 내지 L3) 을 순차적으로 출력할 수 있고, 각 비트는 T3(예를 들어, 400 ps) 동안 신호 레벨을 유지할 수 있다. 이와 같이, 제1 및 제2 데이터 출력 신호들(DQ_TX1, DQ_TX2) 각각의 데이터 전송 속도는 2.5 Gbps이고, 제1 및 제2 데이터 출력 신호들(DQ_TX1, DQ_TX2)이 병렬로 전송함으로써, 전체 데이터 전송 속도는 5 Gbps에 대응할 수 있 다. 따라서, PAM-4 방식의 데이터 입력 신호(DQ_RX)의 전송 속도와 NRZ 방식의 제1 및 제2 데이터 출력 신호들 (DQ_TX1, DQ_TX2)의 전송 속도는 동일하게 유지될 수 있다. 도 10은 본 개시의 일 실시예에 따라, NRZ 방식의 데이터 입력 신호(DQ_RX)를 PAM-4 방식의 복수의 데이터 출력 신호들(DQ_TX1, DQ_TX2)로 변환하는 동작을 예시적으로 나타낸다. 도 5, 도 6 및 도 10을 함께 참조하면, 예를 들어, NRZ 방식의 데이터 입력 신호(DQ_RX)의 데이터 전송 속도는 10 Gbps에 대응할 수 있다. 예를 들어, 데이터 입력 신호(DQ_RX)에서 비트 구간은 T5(예를 들어, 100 ps)일 수 있다. 제2 입출력 회로(130a)는 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])을 기초로, 데이터 입력 신호 (DQ_RX)에 대해 감지 증폭 동작(DINSA)를 수행함으로써, 복수의 비트들(M0 내지 M7, L0 내지 L7)을 생성할 수 있다. 예를 들어, 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])의 주파수는 2.5 GHz이고 토글링 주기는 400 ps 이고, 이에 따라, 제2 입출력 회로(130a)의 샘플링 주기도 400 ps일 수 있다. 제2 입출력 회로(130a)의 샘플링 주기에 따라, 복수의 비트들(M0 내지 M7, L0 내지 L7) 각각은 T3(예를 들어, 400 ps) 동안 신호 레벨을 유지할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 복수의 비트들(M0 내지 M7, L0 내지 L7)을 얼라인함으로써, 얼라인 신호(S_AL)를 생성할 수 있다. 이때, 얼라인 신호(S_AL)는 T3(예를 들어, 400 ps) 동안 신호 레벨을 유지할 수 있다. 데이터 선택기는 제2 내부 클럭 신호(iCK2)를 기초로, 얼라인 신호(S_AL)에 서 짝수 비트들(M0, M2, M4, M6, L0, L2, L4, L6)을 제1 선택 신호(S_SEL1)로서 제1 멀티플렉서(123a)에 제공 하고, 얼라인 신호(S_AL)에서 홀수 비트들(M1, M3, M5, M7, L1, L3, L5, L7)을 제2 선택 신호(S_SEL2)로서 제2 멀티플렉서(123a)에 제공할 수 있다. 제1 멀티플렉서(123a)는 제3 내부 클럭 신호(iCK3)를 기초로 제1 선택 신호(S_SEL1)에 대해 4:1 멀티플렉싱을 수행함으로써, 제1 데이터 출력(OUT1)을 생성할 수 있다. 제2 멀티플렉서(123b)는 제3 내부 클럭 신호(iCK3)를 기초로 제2 선택 신호(S_SEL2)에 대해 4:1 멀티플렉싱을 수행함으로써, 제2 데이터 출력(OUT2)을 생성할 수 있 다. 제1 송신기(TX1)는 제1 데이터 출력(OUT1)으로부터 제1 데이터 출력 신호(DQ_TX1)를 생성할 수 있다. 제2 송신기(TX2)는 제2 데이터 출력(OUT2)으로부터 제2 데이터 출력 신호(DQ_TX2)를 생성할 수 있다. 제1 데이터 출력 신호(DQ_TX1)은 짝수 비트들(M0, M2, M4, M6, L0, L2, L4, L6)에 대응하는 짝수 심볼들(SO, S2, S4, S6)을 순차적으로 출력할 수 있고, 심볼 주기는 T3(예를 들어, 400 ps)에 대응할 수 있다. 제2 데이터 출력 신호(DQ_TX2)은 홀수 비트들(M1, M3, M5, M7, L1, L3, L5, L7)에 대응하는 홀수 심볼들(S1, S3, S5, S7) 을 순차적으로 출력할 수 있고, 심볼 주기는 T3에 대응할 수 있다. 이와 같이, 제1 및 제2 데이터 출력 신호들 (DQ_TX1, DQ_TX2) 각각의 보 레이트는 2.5 GBaud/s이고, 제1 및 제2 데이터 출력 신호들(DQ_TX1, DQ_TX2)이 병 렬로 전송함으로써, 전체 데이터 전송 속도는 10 Gbps에 대응할 수 있다. 따라서, NRZ 방식의 데이터 입력 신호 (DQ_RX)의 전송 속도와 PAM-4 방식의 제1 및 제2 데이터 출력 신호들(DQ_TX1, DQ_TX2)의 전송 속도는 동일하게 유지될 수 있다. 도 11은 본 개시의 일 실시예에 따른 BOT 모듈(100b)을 상세하게 나타내는 블록도이다. 도 3 및 도 11을 함께 참조하면, 예를 들어, BOT 모듈(100b)은 제1 및 제2 핀들(P11, P12)로부터 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 수신할 수 있고, 제3 핀(P13)을 통해 데이터 출력 신호(DQ_TX)를 출력할 수 있다. 제1 입출력 회로(110a)는 수신기(111a) 및 디코더(112a)를 포함할 수 있고, 제1 입출력 회로(110a)는 수신기(111b) 및 디코더(112a)를 포함할 수 있다. 수신기들(111a, 111b)은 제1 내부 클럭 신호(iCK1)를 기초로 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 각각 샘플링할 수 있고, 디코더들(112a, 112b)은 샘플링된 제1 및 제2 데이터 입력 신호들을 디코딩하여 최상위 비트(MSB) 및 최하위 비트(LSB)를 각각 생성할 수 있다. 변환 회로(120b)는 얼라이너, 데이터 선택기 및 멀티플렉서를 포함할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트(MSB) 및 최하위 비트(LSB)로부터 얼라인 신호(S_AL)를 생성할 수 있다. 데이터 선택기는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL)로부터 선택 신호(S_SE L)를 생성할 수 있다. 멀티플렉서는 선택 신호(S_SEL)로부터 데이터 출력(OUT)을 생성할 수 있다. 송신기 (TX)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 예를 들어, 송신기(TX)는 제2 입 출력 회로(130a)에 포함될 수 있다. 도 12는 본 개시의 일 실시예에 따른 데이터 선택기를 나타내는 블록도이다. 도 11 및 도 12를 함께 참조하면, 데이터 선택기는 디코더들(112a, 112b)과 얼라이너 사이에 배치될 수 있다. 데이터 선택기는 디코더(112a)로부터 제1 최상위 비트(DQ1_MSB) 및 제1 최하위 비트(DQ1_LSB)를 수신할 수 있고, 디코더(112b)로부터 제2 최상위 비트(DQ2_MSB) 및 제2 최하위 비트(DQ2_LSB)를 수신할 수 있다. 제1 최상위 비트(DQ1_MSB) 및 제1 최하위 비트(DQ1_LSB)는 제1 데이터 입력 신호(DQ_RX1)로부터 생성될 수 있고, 제2 최상위 비트(DQ2_MSB) 및 제2 최하위 비트(DQ2_LSB)는 제2 데이터 입력 신호(DQ_RX2)로부터 생성 될 수 있다. 데이터 선택기는 제1 및 제2 최상위 비트들(DQ1_MSB, DQ2_MSB) 및 제1 및 제2 최하위 비트들 (DQ1_LSB, DQ2_LSB)로부터 최상위 비트(MSB) 및 최하위 비트(LSB)를 생성할 수 있고, 생성된 최상위 비트(MSB) 및 최하위 비트(LSB)를 얼라이너에 제공할 수 있다. 구체적으로, 데이터 선택기는 제1 내지 제8 멀티플렉서들(151 내지 158)을 포함할 수 있다. 제1 내지 제4 멀티플렉서들(151 내지 154)은 접지 신호(VSS)에 따라 제1 최상위 비트들(DQ1_MSB<0> 내지 DQ1_MSB<3>)을 최상 위 비트들(MSB<0> 내지 MSB<3>)로서 출력할 수 있다. 제5 내지 제8 멀티플렉서들(155 내지 158)은 선택 신호 (SEL)에 따라 제1 최하위 비트들(DQ1_LSB<0> 내지 DQ1_LSB<3>) 또는 제2 최상위 비트들(DQ2_MSB<0> 또는 DQ2_MSB<3>)을 최하위 비트들(LSB<0> 내지 LSB<3>)로서 출력할 수 있다. 이에 따라, 최상위 비트(MSB)는 최상위 비트들(MSB<0> 내지 MSB<3>)을 포함하고, 최하위 비트(LSB)는 최하위 비트들(LSB<0> 내지 LSB<3>)을 포함할 수 있다. 도 13은 본 개시의 일 실시예에 따른 송신기(TX)를 나타내는 회로도이다. 도 13을 참조하면, 송신기(TX)는 제1 및 제2 드라이버들(DRV1, DRV2)을 포함할 수 있다. 제1 드라이버(DRV1)는 제1 내지 제4 P-타입 트랜지스터들(PM1 내지 PM4)(이하, PMOS라 칭함) 및 제1 내지 제4 N-타입 트랜지스터들 (NM1 내지 NM4)(이하, NMOS라 칭함)을 포함할 수 있다. 제1 내지 제4 PMOS들(PM1 내지 PM4)은 제2 비트(BT1)가 '0'인 경우, 턴-온되어 전원 전압(VDD)을 기반으로 제1 노드(N1)의 전압을 풀-업시킬 수 있다. 이 경우, 제1 내 지 제4 NMOS들(NM1 내지 NM4)은 턴-오프될 수 있다. 제1 내지 제4 NMOS들(NM1 내지 NM4)은 제2 비트(BT2)가'1'인 경우, 턴-온되어 접지 전압(VSS)을 기반으로 제1 노드(N1)의 전압을 풀-다운시킬 수 있다. 이 경우, 제1 내지 제4 PMOS들(PM1 내지 PM4)은 턴-오프될 수 있다. 제2 드라이버(DRV2)는 제5 및 제6 PMOS들(PM5, PM6) 및 제5 및 제6 NMOS들(NM5, NM6)을 포함할 수 있다. 제5 및 제6 PMOS들(PM5, PM6)은 제1 비트(BT0)가 '0'인 경우, 턴-온되어 전원 전압(VDD)을 기반으로 제1 노드(N1) 의 전압을 풀-업시킬 수 있다. 이 경우, 제5 및 제6 NMOS들(NM5, NM6)은 턴-오프될 수 있다. 제5 및 제6 NMOS들 (NM5, NM6)은 제1 비트(BT0)가 '1'인 경우, 턴-온되어 접지 전압(VSS)을 기반으로 제1 노드(N1)의 전압을 풀-다 운시킬 수 있다. 이 경우, 제5 및 제6 PMOS들(PM5, PM6)은 턴-오프될 수 있다. 도 13에 도시된 바와 같이, 제1 드라이버(DRV1)가 제2 드라이버(DRV2)보다 풀-업 및 풀-다운을 위한 트랜지스터 들을 더 많이 포함하므로, 제1 드라이버(DRV1)에 의한 제1 노드(N1)의 풀-업 레벨 및 풀-다운 레벨은 제2 드라 이버(DRV2)에 의한 제1 노드(N1)의 풀-업 레벨 및 풀-다운 레벨보다 클 수 있다. 이에 따라, PAM-4 모드에서 생 성된 제1 비트(BT0) 및 제2 비트(BT1)에 따라 제1 노드(N1)의 전압이 제1 내지 제4 전압 레벨들(VL1 내지 VL4) 중 하나를 가질 수 있고, 제1 내지 제4 전압 레벨들(VL1 내지 VL4) 중 하나를 가지는 데이터 출력 신호(DQ_TX) 가 생성될 수 있다. 또한, NRZ 모드에서 생성된 제1 비트(BT0) 및 제2 비트(BT1)에 따라 제1 노드(N1)의 전압이 제1 및 제4 전압 레벨들(VL1, VL4) 중 하나를 가질 수 있고, 제1 및 제4 전압 레벨들(VL1, VL4) 중 하나를 가지 는 데이터 출력 신호(DQ_TX)가 생성될 수 있다. 도 14는 본 개시의 일 실시예에 따라, NRZ 방식의 복수의 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 PAM-4 방식의 데이터 출력 신호(DQ_TX)로 변환하는 동작을 예시적으로 나타낸다. 도 11 및 도 14를 함께 참조하면, NRZ 방식의 제1 데이터 입력 신호(DQ_RX1)는 홀수 비트들(D1 내지 D15)을 포 함할 수 있고, NRZ 방식의 제2 데이터 입력 신호(DQ_RX2)는 짝수 비트들(D2 내지 D14)을 포함할 수 있다. 예를 들어, 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)에서 비트 구간은 T3(예를 들어, 400 ps)에 대응할 수 있 다. 제1 입출력 회로(110a)는 예를 들어, 0.625 GHz의 주파수를 갖는 제1 내부 클럭 신호(iCK)를 기초로 제1 데 이터 입력 신호(DQ_RX1)를 샘플링하여, 각 비트 구간이 T1(예를 들어, 1.6 ns)인 홀수 비트들을 출력할 수 있다. 제1 입출력 회로(110b)는 예를 들어, 0.625 GHz의 주파수를 갖는 제1 내부 클럭 신호(iCK)를 기초로 제2 데이터 입력 신호(DQ_RX2)를 샘플링하여, 각 비트 구간이 T1인 짝수 비트들을 출력할 수 있다. 얼라이너는 제1 입출력 회로(110a)에서 생성된 홀수 비트들을 최상위 비트(MSB)로서 수신하고, 제1 입출력 회로(110b)에서 생성된 짝수 비트들을 최하위 비트(LSB)로서 수신할 수 있고, 제1 내부 클럭 신호(iCK1)를 기초 로 최상위 비트(MSB) 및 최하위 비트(LSB)를 얼라인함으로써 얼라인 신호(S_AL)를 생성할 수 있다. 데이터 선택 기는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL)를 선택 신호(S_SEL)로서 멀티플렉서에 제공할 수 있다. 멀티플렉서는 제3 내부 클럭 신호(iCK3)를 기초로 선택 신호(S_SEL)에 대해 4:1 멀티플렉 싱을 수행함으로써, 데이터 출력(OUT)을 생성할 수 있다. 예를 들어, 제3 내부 클럭 신호(iCK3)의 주파수는 제1 및 제2 내부 클럭 신호들(iCK1, iCK2)의 주파수보다 높을 수 있다. 예를 들어, 제3 내부 클럭 신호(iCK3)의 주 파수는 제1 내부 클럭 신호(iCK1)의 주파수의 2배에 대응할 수 있다. 송신기(TX)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX) 에서 심볼 주기는 T3(예를 들어, 400 ps)에 대응할 수 있다. 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2) 각각의 데이터 전송 속도는 2.5 Gbps이고, 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)이 병렬로 입력됨에 따라 전체 데이터 전송 속도는 5 Gbps에 대응할 수 있다. 이때, 데이터 출력 신호(DQ_TX)의 데이터 전송 속도는 5 Gbps이고, 이와 같이, 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)의 데이터 전송 속도와 데이터 출력 신 호(DQ_TX)의 데이터 전송 속도는 서로 동일할 수 있다. 도 15는 본 개시의 일 실시예에 따라, PAM-4 방식의 복수의 데이터 입력 신호들(DQ_RX1, DQ_RX2)을 NRZ 방식의 데이터 출력 신호(DQ_TX)로 변환하는 동작을 예시적으로 나타낸다. 도 11 및 도 15를 함께 참조하면, 예를 들어, PAM-4 방식의 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2) 각각의 데이터 전송 속도는 5 Gbps에 대응할 수 있고, 전체 데이터 입력 속도는 10 Gbps에 대응할 수 있다. 예 를 들어, 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2) 각각의 심볼 주기 또는 심볼 구간은 T3(예를 들어, 400 ps)일 수 있다. 제1 입출력 회로들(110a, 110b)은 제1 내지 제4 위상들을 각각 갖는 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])을 기초로, 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)에 대해 감지 증폭 동작(DINSA)을 각각 수 행함으로써, 최상위 비트들(M0 내지 M7) 및 최하위 비트들(L0 내지 L7)을 생성할 수 있다. 또한, 이때, 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])의 주파수는 0.625 GHz이고 토글링 주기는 1.6 ns이고, 이에 따라, 제1 입출력 회로들(110a, 110b)의 샘플링 주기도 1.6 ns일 수 있다. 제1 입출력 회로들(110a, 110b)의 샘플링 주기 에 따라, 최상위 비트들(M0 내지 M7) 및 최하위 비트들(L0 내지 L7) 각각은 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트들(M0 내지 M7) 및 최하위 비트들(L0 내지 L 7)을 얼라인함으로써, 얼라인 신호(S_AL)를 생성할 수 있다. 이때, 얼라인 신호(S_AL)는 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 데이터 선택기는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호 (S_AL)에 대해 4:1 시리얼라이징, 즉, 직렬화를 수행함으로써 선택 신호(S_SEL)를 생성할 수 있다. 선택 신호 (S_SEL)에서 각 비트는 T3 동안 신호 레벨을 유지할 수 있다. 멀티플렉서는 제3 내부 클럭 신호(iCK3)를 기초로, 선택 신호(S_SEL)에 대해 4:1 멀티플렉싱을 수행함으로 써, 데이터 출력(OUT)을 생성할 수 있다. 송신기(TX)는 데이터 출력(OUT)으로부터 NRZ 방식의 데이터 출력 신호 (DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX)에서 각 비트는 T5(예를 들어, 100 ps) 동안 신호 레벨을 유지할 수 있다. 이와 같이, 데이터 출력 신호(DQ_TX)의 데이터 전송 속도는 10 Gbps이다. 따라서, PAM-4 방식 의 제1 및 제2 데이터 입력 신호들(DQ_RX1, DQ_RX2)의 전송 속도와 NRZ 방식의 데이터 출력 신호(DQ_TX)의 전송 속도는 동일하게 유지될 수 있다. 도 16은 본 개시의 일 실시예에 따른 테스트 시스템(20a)을 나타내는 블록도이다. 도 16을 참조하면, 테스트 시스템(20a)은 ATE(200a), BOT 모듈(100c) 및 DUT(300a)를 포함할 수 있다. 테스트 시스템(20a)은 도 3의 테스트 시스템의 변형 예에 대응할 수 있다. 도 3에서는, ATE와 BOT 모듈(100 a)은 2개의 핀들을 통해 입출력 신호들을 송수신하는 반면, 본 실시예에 따르면, ATE(200a)와 BOT 모듈(100c)은 1개의 핀을 통해 입출력 신호를 송수신할 수 있다. 또한, 도 3에서는, DUT와 BOT 모듈(100a)은 1개의 핀을 통해 입출력 신호를 송수신하는 반면, 본 실시예에 따르면, DUT(300a)와 BOT 모듈(100c)은 2개의 핀들을 통해 입출력 신호를 송수신할 수 있다. 도 3 내지 도 15를 참조하여 상술된 내용은 본 실시예에도 적용될 수 있고, 중복된 설명은 생략하기로 한다. 도 17은 본 개시의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다. 도 17을 참조하면, 테스트 시스템은 ATE(200a), BOT 모듈 및 DUT를 포함할 수 있다. 예를 들어, ATE(200a)와 BOT 모듈은 1개의 핀을 통해 입출력 신호를 송수신할 수 있고, DUT와 BOT 모듈은 1개의 핀을 통해 입출력 신호를 송수신할 수 있다. 도 3 내지 도 16을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있고, 중복된 설명은 생략하기로 한다. BOT 모듈은 제1 입출력 회로, 변환 회로, 제2 입출력 회로, 타이밍 회로, 및 제1 및 제2 터미네이션 회로들(160, 170)을 포함할 수 있다. 제1 터미네이션 회로는 복수의 가변 저항들, 예를 들 어, 제1 및 제2 저항들(R1, R2)을 포함할 수 있고, 제2 터미네이션 회로는 복수의 가변 저항들, 예를 들어, 제3 및 제4 저항들(R3, R4)을 포함할 수 있다. 제1 터미네이션 회로는 ATE(200a)의 터미네이션 타입 에 따라 결정되는 제1 터미네이션 저항을 제공할 수 있다. 제2 터미네이션 회로는 DUT의 터미네이션 타입에 따라 결정되는 제2 터미네이션 저항을 제공할 수 있다. 더욱 상세하게는, 제1 터미네이션 회로의 터미네이션 타입은 ATE(200a)의 송신기, 다시 말해, 드라이버의 타입에 따라 결정될 수 있고, 제2 터미네이션 회로의 터미네이션 타입은 DUT의 송신기, 다시 말해, 드라이버의 타입에 따라 결정될 수 있다. 제1 터미네이션 회로의 터미네이션 타입은 CTT(Center Tapped Termination) 타입, POD(Pseudo Open Drain) 타입, 또는 LVSTL(Low Voltage Swing Termination Logic)으로 결 정될 수 있다. 마찬가지로, 제2 터미네이션 회로의 터미네이션 타입은 CTT 타입, POD 타입, 또는 LVSTL으 로 결정될 수 있다. 실시예에 따라, 제1 터미네이션 회로의 터미네이션과 제2 터미네이션 회로의 터 미네이션 타입은 서로 다를 수 있다. 또한, 실시예에 따라, 제1 터미네이션 회로의 터미네이션과 제2 터미 네이션 회로의 터미네이션 타입은 서로 동일할 수도 있다. 예를 들어, 제1 터미네이션 회로의 터미네이션 타입은 CTT 타입일 수 있다. 제1 저항(R1)은 전원 전압 (VDD) 단자에 연결되고, 제2 저항(R2)은 접지 전압(VSS) 단자에 연결될 수 있고, 제1 핀(P11)은 제1 저항(R1)과 제2 저항(R2) 사이에 연결될 수 있다. 또한, 예를 들어, 제2 터미네이션 회로의 터미네이션 타입은 CTT 타 입일 수 있다. 제3 저항(R4)은 전원 전압(VDD) 단자에 연결되고, 제4 저항(R4)은 접지 전압(VSS) 단자에 연결될 수 있고, 제3 핀(P13)은 제3 저항(R3)과 제4 저항(R4) 사이에 연결될 수 있다.도 18은 본 개시의 일 실시예에 따른 테스트 시스템(30a)을 나타내는 블록도이다. 도 18을 참조하면, 테스트 시스템(30a)은 ATE(200a), BOT 모듈(400a) 및 DUT를 포함할 수 있다. 본 실시 예에 따른 테스트 시스템(30a)은 도 17의 테스트 시스템의 변형 예에 대응하며, 도 17을 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. BOT 모듈(400a)의 제1 및 제2 터미네이션 회로들(160a, 170a)은 BOT 모 듈의 제1 및 제2 터미네이션 회로들(160, 170)과 다르게 구현될 수 있다. 예를 들어, 제1 터미네이션 회로(160a)의 터미네이션 타입은 POD 타입일 수 있다. 제1 저항(R1)은 전원 전압 (VDD) 단자와 제1 핀(P11) 사이에 연결될 수 있다. 또한, 예를 들어, 제2 터미네이션 회로(170a)의 터미네이션 타입은 LVSTL 타입일 수 있다. 제4 저항(R4)은 접지 전압(VSS) 단자와 제3 핀(P13) 사이에 연결될 수 있다. 실 시예에 따라, 제4 저항(R4)이 접지 전압(VSS) 단자에 연결되므로, 접지 타입으로 지칭될 수도 있다. 도 19a 내지 도 19c는 PAM-4 방식의 데이터 입력 신호의 제1 내지 제3 스윙 구간을 설명하기 위한 도면이다. 도 18 및 도 19a를 함께 참조하면, 예를 들어, 제3 핀(P13)을 통해 수신되는 데이터 입력 신호는 접지 전압 (VSS)과 전원 전압(VDD)의 1/2(즉, 1/2VDD) 사이의 제1 스윙 구간을 가질 수 있다. 예를 들어, 데이터 입력 신 호의 가장 낮은 제1 레벨(V1a)은 접지 전압(VSS)에 대응하고, 데이터 입력 신호의 가장 높은 제4 레벨(V4a)은 전원 전압(VDD)의 1/2에 대응할 수 있다. 예를 들어, 데이터 입력 신호의 중간의 제2 및 제3 레벨들(V2a, V3a) 은 각각 전원 전압(VDD)의 1/6, 1/3에 각각 대응할 수 있다. 이와 같이, 데이터 입력 신호는 접지 전압(VSS)과 전원 전압(VDD)의 1/2 사이의 제1 스윙 구간에서 제1 내지 제4 레벨들(V1a 내지 V4a) 중 어느 하나로 스윙될 수 있다. 제1 내지 제4 레벨들(V1a 내지 V4a)을 구분하기 위해 레벨들(Vaa 내지 Vca)이 이용될 수 있다. 도 17 및 도 19b를 함께 참조하면, 예를 들어, 제1 핀(P11)을 통해 수신되는 데이터 입력 신호는 전원 전압 (VDD)의 1/2(즉, 1/2VDD)와 전원 전압(VDD) 사이의 제2 스윙 구간을 가질 수 있다. 예를 들어, 데이터 입력 신 호의 가장 낮은 제1 레벨(V1b)은 전원 전압(VDD)의 1/2에 대응하고, 데이터 입력 신호의 가장 높은 제4 레벨 (V4b)은 전원 전압(VDD)에 대응할 수 있다. 데이터 입력 신호의 중간의 제2 및 제3 레벨들(V2b, V3b)은 각각 전 원 전압(VDD)의 2/3, 5/6에 대응할 수 있다. 이와 같이, 데이터 입력 신호는 전원 전압(VDD)의 1/2과 전원 전 압(VDD) 사이의 제2 스윙 구간에서 제1 내지 제4 레벨들(V1b 내지 V4b) 중 어느 하나로 스윙될 수 있다. 제1 내 지 제4 레벨들(V1b 내지 V4b)을 구분하기 위해 레벨들(Vab 내지 Vcb)이 이용될 수 있다. 도 17 및 도 19c를 함께 참조하면, 예를 들어, 제1 핀(P11)을 통해 수신되는 데이터 입력 신호 또는 제3 핀 (P13)을 통해 수신되는 데이터 입력 신호는 전원 전압(VDD)의 1/4(즉, 1/4VDD)과 전원 전압(VDD)의 3/4(즉, 3/4VDD) 사이의 제3 스윙 구간을 가질 수 있다. 예를 들어, 데이터 입력 신호의 가장 낮은 제1 레벨(V1c)은 전 원 전압(VDD)의 1/4에 대응하고, 데이터 입력 신호의 가장 높은 제4 레벨(V4c)은 전원 전압(VDD)의 3/4에 대응 할 수 있다. 데이터 입력 신호의 중간의 제2 및 제3 레벨들(V2c, V3c)은 각각 전원 전압(VDD)의 5/12, 7/12에 각각 대응할 수 있다. 이와 같이, 데이터 입력 신호는 전원 전압(VDD)의 1/4과 전원 전압(VDD)의 3/4 사이의 제 3 스윙 구간에서 제1 내지 제4 레벨들(V1c 내지 V4c) 중 어느 하나로 스윙될 수 있다. 한편, 제1 내지 제4 레벨 들(V1c 내지 V4c)을 구분하기 위해 레벨들(Vac 내지 Vcc)이 이용될 수 있다 도 20a 내지 도 20c는 NRZ 방식의 데이터 입력 신호의 제1 내지 제3 스윙 구간을 설명하기 위한 도면이다. 도 18 및 도 20a를 함께 참조하면, 예를 들어, 제3 핀(P13)을 통해 수신되는 데이터 입력 신호는 접지 전압 (VSS)과 전원 전압(VDD)의 1/2(즉, 1/2VDD) 사이의 제1 스윙 구간에서 스윙될 수 있다. 도 18 및 도 20b를 함 께 참조하면, 예를 들어, 제1 핀(P11)을 통해 수신되는 데이터 입력 신호는 전원 전압(VDD)의 1/2와 전원 전압 (VDD) 사이의 제2 스윙 구간에서 스윙될 수 있다. 도 17 및 도 20c를 함께 참조하면, 예를 들어, 제1 핀(P11)을 통해 수신되는 데이터 입력 신호 또는 제3 핀(P13)을 통해 수신되는 데이터 입력 신호는 전원 전압(VDD)의 1/4 와 전원 전압(VDD)의 3/4 사이의 제3 스윙 구간에서 스윙될 수 있다. 도 21은 본 개시의 일 실시예에 따른 BOT 모듈(400a)을 상세하게 나타내는 블록도이다. 도 21을 참조하면, BOT 모듈(400a)은 제2 입출력 회로, 변환 회로(120c) 및 송신기(TX)를 포함할 수 있다. 제2 입출력 회로는 PAM-4 방식의 데이터 입력 신호(DQ_RX)를 수신하고, 데이터 입력 신호(DQ_RX)로부터 최 상위 비트(MSB) 및 최하위 비트(LSB)를 생성할 수 있다. 예를 들어, 데이터 입력 신호(DQ_RX)의 심볼 주기는 T3(예를 들어, 400 ps)에 대응할 수 있다. 도 5 내지 도 8을 참조하여 상술된 내용은 제2 입출력 회로에 적용될 수 있다. 변환 회로(120c)는 얼라이너, 시리얼라이저(122a) 및 멀티플렉서를 포함할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트(MSB) 및 최하위 비트(LSB)를 얼라인하여 얼라인 신호(S_AL)를 생성할 수 있다. 시리얼라이저(122a)는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL)를 직렬화하여, 직렬화된 신호(S_SE)를 생성할 수 있다. 멀티플렉서는 제3 내부 클럭 신호(iCK3)를 기초로, 직렬화된 신호 (S_SE)를 멀티플렉싱함으로써 데이터 출력(OUT)을 생성할 수 있다. 송신기(TX)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX) 는 순차적으로 출력되는 복수의 비트들을 포함할 수 있고, 비트 주기는 T4(예를 들어, 200 ps)일 수 있다. 예를 들어, 데이터 입력 신호(DQ_RX)의 심볼(S0)은 데이터 출력 신호(DQ_TX)의 비트들(M0, L0)에 대응할 수 있다. 데 이터 입력 신호(DQ_RX)의 심볼 주기는 데이터 출력 신호(DQ_TX)의 비트 주기의 2배에 대응할 수 있고, 이에 따 라, 데이터 전송 속도는 동일하게 유지될 수 있다. 도 22는 본 개시의 일 실시예에 따른 시리얼라이저(122a)를 나타내는 블록도이다. 도 22를 참조하면, 시리얼라이저(122a)는 제1 내지 제4 멀티플렉서들(1221 내지 1224)을 포함할 수 있고, 제1 내지 제4 멀티플렉서들(1221 내지 1224) 각각은 제2 내부 선택 신호(iCK2)에 따라 2:1 멀티플렉싱 동작을 수행 할 수 있다. 구체적으로, 제1 멀티플렉서는 제2 내부 선택 신호(iCK2)의 인에이블 구간에 제1 입력 신호 (PMA-4_M2)를 출력하고, 제2 내부 선택 신호(iCK2)의 디스에이블 구간에 제2 입력 신호(PMA-4_M0)를 출력함으로 써, 직렬화된 NRZ 신호(NRZ<0>)를 출력할 수 있다. 제2 멀티플렉서는 제2 내부 선택 신호(iCK2)의 인에이 블 구간에 제1 입력 신호(PMA-4_L2)를 출력하고, 제2 내부 선택 신호(iCK2)의 디스에이블 구간에 제2 입력 신호 (PMA-4_L0)를 출력함으로써, 직렬화된 NRZ 신호(NRZ<1>)를 출력할 수 있다. 제3 멀티플렉서는 제2 내부 선택 신호(iCK2)의 인에이블 구간에 제1 입력 신호(PMA-4_M3)를 출력하고, 제2 내부 선택 신호(iCK2)의 디스에 이블 구간에 제2 입력 신호(PMA-4_M1)를 출력함으로써, 직렬화된 NRZ 신호(NRZ<2>)를 출력할 수 있다. 제4 멀티 플렉서는 제2 내부 선택 신호(iCK2)의 인에이블 구간에 제1 입력 신호(PMA-4_L3)를 출력하고, 제2 내부 선택 신호(iCK2)의 디스에이블 구간에 제2 입력 신호(PMA-4_L1)를 출력함으로써, 직렬화된 NRZ 신호(NRZ<4>)를 출력할 수 있다. 도 23은 본 개시의 일 실시예에 따라, PAM-4 방식의 데이터 입력 신호(DQ_RX)를 NRZ 방식의 데이터 출력 신호 (DQ_TX)로 변환하는 동작을 예시적으로 나타낸다. 도 21 및 도 23을 함께 참조하면, 예를 들어, PAM-4 방식의 데이터 입력 신호(DQ_RX)의 데이터 전송 속도는 5 Gbps에 대응할 수 있다. 이때, 데이터 입력 신호(DQ_RX)의 심볼 주기 또는 심볼 구간은 T3(예를 들어, 400 ps) 일 수 있다. 제2 입출력 회로는 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])을 기초로, 데이터 입력 신호 (DQ_RX)에 대해 감지 증폭 동작(DINSA)를 수행함으로써, 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L3)을 생성할 수 있다. 이때, 제1 내부 클럭 신호들(iCK1[0] 내지 iCK1[3])의 주파수는 0.625 GHz이고 토글링 주기는 1.6 ns이고, 이에 따라, 제2 입출력 회로의 샘플링 주기도 1.6 ns일 수 있다. 제2 입출력 회로 의 샘플링 주기에 따라, 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L3) 각각은 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로 최상위 비트들(M0 내지 M3) 및 최하위 비트들(L0 내지 L 3)을 얼라인함으로써, 얼라인 신호(S_AL)를 생성할 수 있다. 이때, 얼라인 신호(S_AL)는 T1(예를 들어, 1.6 ns) 동안 신호 레벨을 유지할 수 있다. 시리얼라이저(122a)는 제2 내부 클럭 신호(iCK2)를 기초로, 얼라인 신호 (S_AL)에 대해 2:1 시리얼라이징을 수행함으로써 직렬화 신호(S_SE)를 생성할 수 있다. 예를 들어, 제2 내부 클 럭 신호(iCK2)의 주파수는 제1 내부 클럭 신호(iCK2)의 주파수의 2배에 대응할 수 있다. 예를 들어, 제2 내부 클럭 신호(iCK2)의 주파수는 1.25 GHz일 수 있다. 직렬화 신호(S_SE)에서 각 비트는 T2(예를 들어, 800 ps) 동 안 신호 레벨을 유지할 수 있다. 멀티플렉서는 제3 내부 클럭 신호(iCK3)를 기초로 직렬화 신호(S_SE)에 대해 4:1 멀티플렉싱을 수행함으로 써, 데이터 출력(OUT)을 생성할 수 있다. 예를 들어, 제3 내부 클럭 신호(iCK3)의 주파수는 제1 및 제2 내부 클 럭 신호들(iCK1, iCK2)의 주파수들보다 높을 수 있다. 예를 들어, 제3 내부 클럭 신호(iCK3)의 주파수는 2.5 GHz일 수 있다. 송신기(TX1)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX)는 복수의 비트들(M0 내지 L3)을 순차적으로 출력할 수 있고, 각 비트는 T4(예를 들어, 200 ps) 동안 신호 레벨을 유지할 수 있다. 이와 같이, 데이터 출력 신호(DQ_RX)의 데이터 전송 속도는 5 Gbps이고, 데이터 입력 신호(DQ_RX)의 전송 속도와 동일하게 유지될 수 있다. 도 24는 본 개시의 일 실시예에 따른 BOT 모듈(400b)을 상세하게 나타내는 블록도이다. 도 24를 참조하면, BOT 모듈(400b)은 수신기(RX), 변환 회로(120d) 및 송신기(TX)를 포함할 수 있다. 수신기 (RX)는 NRZ 방식의 데이터 입력 신호(DQ_RX)를 수신하고, 제1 내부 클럭 신호(iCK1)를 기초로 데이터 입력 신호 (DQ_RX)를 샘플링할 수 있다. 예를 들어, 데이터 입력 신호(DQ_RX)는 순차적으로 출력되는 복수의 비트들을 포 함할 수 있고, 비트 주기는 T4(예를 들어, 200 ps)일 수 있다. 변환 회로(120d)는 얼라이너, 디시리얼라이저(122b) 및 멀티플렉서를 포함할 수 있다. 얼라이너(12 1)는 제1 내부 클럭 신호(iCK1)를 기초로 수신기(RX)의 출력으로부터 얼라인 신호(S_AL)를 생성할 수 있다. 디 시리얼라이저(122b)는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL)로부터 역직렬화된 신호(S_DE)를 생성할 수 있다. 멀티플렉서는 역직렬화된 신호(S_DE)로부터 데이터 출력(OUT)을 생성할 수 있다. 송신기(TX)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX) 는 순차적으로 출력되는 복수의 심볼들을 포함할 수 있고, 심볼 주기는 T3(예를 들어, 400 ps)일 수 있다. 이에 따라, 데이터 입력 신호(DQ_RX)와 데이터 출력 신호(DQ_TX)의 데이터 전송 속도는 서로 동일할 수 있다. 도 25는 본 개시의 일 실시예에 따른 디시리얼라이저(122b)를 나타내는 블록도이다. 도 25를 참조하면, 디시리얼라이저(122b)는 복수의 플립플롭들(FF11 내지 FF43)을 포함할 수 있고, 복수의 플립 플롭들(FF11 내지 FF43)은 제2 내부 클럭 신호(iCK2) 및 제2 반전 내부 클럭 신호(iCKB2)에 따라 동작할 수 있 다. 얼라인 신호(S_AL)는 NRZ 신호(NRZ<3:0>)를 포함할 수 있다. 이때, 얼라인 신호(S_AL)의 비트 주기는 T2(예 를 들어, 800 ps)일 수 있다. 플립플롭(F11)은 제2 내부 클럭 신호(iCK2)에 따라 NRZ<0>를 수신하고, 플립플롭(F12)은 제2 반전 내부 클럭 신 호(iCKB2)에 따라 플립플롭(F11)의 출력을 수신하여 PAM-4_M0를 생성할 수 있다. 플립플롭(F13)은 제2 반전 내 부 클럭 신호(iCKB2)에 따라 NRZ<0>을 수신하여 PAM-4_M2를 생성할 수 있다. 플립플롭들(F11 내지 F13)에 대한 설명은 플립플롭들(F21 내지 F43)에도 적용될 수 있다. 이와 같이, 디시리얼라이저(122b)는 얼라인 신호(S_AL) 를 1:2 디시리얼라이징함으로써 역직렬화된 신호(S_DE)를 생성할 수 있다. 이때, 역직렬화된 신호(S_DE)의 비트 주기는 T1(예를 들어, 1.6 ns)일 수 있다. 도 26은 본 개시의 일 실시예에 따라, NRZ 방식의 데이터 입력 신호(DQ_RX)를 PAM-4 방식의 데이터 출력 신호 (DQ_TX)로 변환하는 동작을 예시적으로 나타낸다. 도 24 내지 도 26을 함께 참조하면, NRZ 방식의 데이터 입력 신호(DQ_RX)는 복수의 비트들(D0 내지 D7)을 포함 할 수 있다. 예를 들어, 데이터 입력 신호(DQ_RX)에서 비트 구간은 T2(예를 들어, 800 ps)에 대응할 수 있다. 얼라이너는 제1 내부 클럭 신호(iCK1)를 기초로, 수신기(RX)에서 생성된 비트들을 얼라인함으로써 얼라인 신호(S_AL)를 생성할 수 있다. 디시리얼라이저(122b)는 제2 내부 클럭 신호(iCK2)를 기초로 얼라인 신호(S_AL) 에 대해 1:2 디시리얼라이징을 수행함으로써 역직렬화된 신호(S_DE)를 생성할 수 있다. 역직렬화된 신호(S_DE) 에서 비트 구간은 T1(예를 들어, 1.6 ns)일 수 있다. 멀티플렉서는 제3 내부 클럭 신호(iCK3)를 기초로 역 직렬화된 신호(S_DE)에 대해 4:1 멀티플렉싱을 수행함으로써, 데이터 출력(OUT)을 생성할 수 있다. 송신기(TX)는 데이터 출력(OUT)으로부터 데이터 출력 신호(DQ_TX)를 생성할 수 있다. 데이터 출력 신호(DQ_TX) 에서 심볼 주기는 T3(예를 들어, 400 ps)에 대응할 수 있다. 데이터 입력 신호(DQ_RX)의 데이터 전송 속도는 5 Gbps이고, 데이터 출력 신호(DQ_TX)의 데이터 전송 속도는 5 Gbps이며, 이와 같이, 데이터 입력 신호(DQ_RX)의 데이터 전송 속도와 데이터 출력 신호(DQ_TX)의 데이터 전송 속도는 서로 동일할 수 있다. 도 27은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 27을 참조하면, 메모리 시스템은 변환 장치, 제1 메모리 칩, 및 제2 메모리 칩을 포함할 수 있다. 변환 장치는 제1 입출력 회로들(110a, 110b), 변환 회로 및 제2 입출력 회로들(130a, 130b)을 포함할 수 있고, 도 1 내지 도 26을 참조하여 상술된 내용을 본 실시예에도 적용될 수 있다. 제1 메모 리 칩은 제1 및 제2 입출력 핀들(P51, P52)을 포함하고, 제1 및 제2 입출력 핀들(P51, P52)은 변환 장치 의 제1 및 제2 핀들(P11, P12)에 각각 대응할 수 있다. 실시예에 따라, 제1 및 제2 입출력 핀들(P51, P52) 중 적어도 하나가 활성화될 수 있다. 제2 메모리 칩은 제1 및 제2 입출력 핀들(P61, P62)을 포함하고, 제1 및 제2 입출력 핀들(P61, P62)은 변환 장치의 제3 및 제4 핀들(P13, P14)에 각각 대응할 수 있다. 실시예에 따라, 제1 및 제2 입출력 핀들(P61, P62) 중 적어도 하나가 활성화될 수 있다. 도 28은 본 개시의 일 실시예에 따른 메모리 시스템(40a)을 나타내는 블록도이다. 도 28을 참조하면, 메모리 시스템(40a)은 변환 장치(100\"), 제1 메모리 칩(500a), 및 제2 메모리 칩(600a)을 포 함할 수 있다. 변환 장치(100\")는 제1 입출력 회로, 변환 회로, 제2 입출력 회로, 타이밍 회로 , 및 제1 및 제2 터미네이션 회로들(160, 170)을 포함할 수 있고, 도 1 내지 도 26을 참조하여 상술된 내 용을 본 실시예에도 적용될 수 있다. 제1 메모리 칩(500a)은 제1 입출력 핀(P51)을 포함하고, 제1 입출력 핀 (P51)은 변환 장치(100\")의 제1 핀(P11)에 연결될 수 있다. 제2 메모리 칩(600a)은 제1 입출력 핀(P61)을 포함 하고, 제1 입출력 핀(P61)은 변환 장치(100\")의 제3 핀(P13)에 연결될 수 있다. 도 29는 본 개시의 일 실시예에 따른 반도체 패키지를 나타낸다. 도 29를 참조하면, 반도체 패키지는 적층형 메모리 장치, 시스템 온 칩, 인터포저, 및 패키지 기판을 포함할 수 있다. 적층형 메모리 장치는 버퍼 다이, 코어 다이들(1120, 1130, 1150) 및 변환 장치를 포함할 수 있다. 적층형 메모리 장치는 도 26 및 도 27를 참조하여 설명한 메모리 시스템(40, 40a)에 대응할 수 있다. 예를 들어, 코어 다이들(1130, 1150)은 서로 신호 타입이 상이할 수 있고, 변환 장치는 코어 다이들(1130, 1150) 사이에서 신호 타입을 변환해줄 수 있다. 도 1 내지 도 28를 참조하여 상술된 내용은 본 실시예에도 적용될 수 있다. 코어 다이들(1120, 1130, 1150) 각각은 데이터를 저장하기 위한 메모리 셀들을 포함할 수 있다. 버퍼 다이 는 물리 계층 및 직접 접근 영역(DAB, 1112)을 포함할 수 있다. 물리 계층은 시스템 온 칩 의 물리 계층과 인터포저를 통해 전기적으로 연결될 수 있다. 적층형 메모리 장치는 물리 계층을 통해 시스템 온 칩으로부터 신호들을 수신하거나, 또는 시스템 온 칩으로 신호 들을 전송할 수 있다. 직접 접근 영역은 시스템 온 칩을 통하지 않고 적층형 메모리 장치를 테스트할 수 있는 접근 경로를 제공할 수 있다. 직접 접근 영역은 외부의 테스트 장치와 직접 통신할 수 있는 도전 수단(예를 들 어, 포트 또는 핀)을 포함할 수 있다. 직접 접근 영역을 통해 수신된 테스트 신호는 TSV들을 통해 코어 다이들(1120, 1130, 1150) 및 변환 장치로 전송될 수 있다. 코어 다이들(1120, 1130, 1150)의 테스트를 위해 코어 다이들(1120, 1130, 1150)로부터 독출된 데이터는 변환 장치, TSV들 및 직접 접근 영역(111 2)을 통해 테스트 장치로 전송될 수 있다. 이에 따라, 코어 다이들(1120, 1130, 1150)에 대한 직접 접근 테스트 가 수행될 수 있다. 버퍼 다이, 코어 다이들(1120, 1130, 1150) 및 변환 장치는 TSV들 및 범프들을 통해 서로 전기적으로 연결될 수 있다. 버퍼 다이는 시스템 온 칩으로부터 채널 별로 할당된 범프들 을 통해 각각의 채널로 제공되는 신호들을 수신하거나, 범프들을 통해 신호들을 시스템 온 칩 으로 전송할 수 있다. 예를 들어, 범프들은 마이크로 범프들일 수 있다. 시스템 온 칩은 적층형 메모리 장치를 이용하여 반도체 패키지가 지원하는 어플리케이션들을 실행할 수 있다. 예를 들어, 시스템 온 칩은 CPU(Central Processing Unit), AP(Application Processor), GPU(Graphic Processing Unit), NPU(Neural Processing Unit), TPU(Tensor Processing Unit), VPU(Vision Processing Unit), ISP(Image Signal Processor) 및 DSP(Digital Signal Processor) 중 적어도 하 나의 프로세서를 포함하여 특화된 연산들을 실행할 수 있다. 시스템 온 칩은 적층형 메모리 장치의 전반적인 동작을 제어할 수 있다. 시스템 온 칩은 물 리 계층을 포함할 수 있다. 물리 계층은 적층형 메모리 장치의 물리 계층과 신호들을 송수신하기 위한 인터페이스 회로를 포함할 수 있다. 시스템 온 칩은 물리 계층을 통해 물리 계층 으로 다양한 신호들을 제공할 수 있다. 물리 계층으로 제공된 신호들은 물리 계층의 인터페 이스 회로 및 TSV들을 통해 코어 다이들(1120, 1130, 1150) 및 변환 장치로 전달될 수 있다. 인터포저는 적층형 메모리 장치와 시스템 온 칩을 연결할 수 있다. 인터포저는 적층형 메모리 장치의 물리 계층과 시스템 온 칩의 물리 계층 사이를 연결하고, 도전성 물질 들을 이용하여 형성되는 물리적 경로들을 제공할 수 있다. 이에 따라, 적층형 메모리 장치 및 시스템 온 칩은 인터포저 상에 적층되어 서로 신호들을 송수신할 수 있다. 패키지 기판 상부에는 범프들이 부착되고, 하부에는 솔더볼이 부착될 수 있다. 예를 들어, 범프들은 플립-칩 범프들일 수 있다. 인터포저는 범프들을 통해 패키지 기판 상에 적 층될 수 있다. 반도체 패키지는 솔더볼을 통해 외부의 다른 패키지 또는 반도체 장치들과 신호들을 송수신할 수 있다. 예를 들어, 패키지 기판은 인쇄 회로 기판(PCB, Printed Circuit Board)일 수 있다. 도 30은 본 개시의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다. 컴퓨팅 시스템은 하나 의 전자 장치로 구현되거나, 또는 두 개 이상의 전자 장치들 상에 분산되어 구현될 수 있다. 예를 들어, 컴퓨팅 시스템은 데스크톱(desktop) 컴퓨터, 랩톱(laptop) 컴퓨터, 태블릿(tablet) 컴퓨터, 스마트폰, 자율주행 자동차, 디지털 카메라, 웨어러블(wearable) 기기, 헬스케어 기기, 서버 시스템, 데이터 센터, 드론, 휴대용 게 임 콘솔(handheld game console), IoT(Internet of Things) 기기, 그래픽 가속기, AI 가속기 등과 같은 다양한 전자 장치들 중 적어도 하나로 구현될 수 있다. 도 30을 참조하면, 컴퓨팅 시스템은 호스트, 가속기 서브시스템, 및 인터커넥트를 포 함할 수 있다. 호스트는 가속기 서브시스템의 전반적인 동작을 제어하고, 가속기 서브시스템(220 0)은 호스트의 제어에 따라 동작할 수 있다. 호스트와 가속기 서브시스템은 인터커넥트 를 통해 연결될 수 있다. 인터커넥트를 통해 호스트 및 가속기 서브시스템 사이에 각 종 신호들 및 데이터가 송수신될 수 있다. 호스트는 호스트 프로세서, 호스트 메모리 컨트롤러, 호스트 메모리, 및 인터페이스 회로를 포함할 수 있다. 호스트 프로세서는 컴퓨팅 시스템의 전반적인 동작을 제어할 수 있 다. 호스트 프로세서는 호스트 메모리 컨트롤러를 통해 호스트 메모리를 제어할 수 있다. 호 스트 프로세서는 인터커넥트를 통해 연결된 가속기 서브시스템을 제어할 수 있다. 예를 들어, 호스트 프로세서는 가속기 서브시스템으로 명령을 전송하여 가속기 서브시스템에 작업 을 할당할 수 있다. 호스트 프로세서는 컴퓨팅 시스템의 다양한 동작들과 연관된 일반적인 연산들을 수행하는 범용 프 로세서 또는 메인 프로세서일 수 있다. 예를 들어, 호스트 프로세서는 CPU 또는 AP일 수 있다. 호스트 메모리는 컴퓨팅 시스템의 메인 메모리일 수 있다. 호스트 메모리는 호스트 프로세서 에서 처리된 데이터를 저장하거나, 또는 가속기 서브시스템으로부터 수신된 데이터를 저장할 수 있 다. 예를 들어, 호스트 메모리는 DRAM으로 구현될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니 며, 호스트 메모리는 SRAM 등의 휘발성 메모리 및 플래시 메모리, PRAM, RRAM, MRAM 등의 불휘발성 메모 리 중 적어도 하나를 포함할 수 있다. 인터페이스 회로는 호스트가 가속기 서브시스템과 통신을 수행하도록 구성될 수 있다. 호스 트 프로세서는 인터페이스 회로를 통해 제어 신호들 및 데이터를 가속기 서브시스템으로 전 송하고, 가속기 서브시스템으로부터 신호들 및 데이터를 수신할 수 있다. 예시적인 실시 예에서, 호스트 프로세서, 호스트 메모리 컨트롤러, 및 인터페이스 회로는 하나의 칩으로 구현될 수 있다. 가속기 서브시스템은 호스트의 제어에 따라 특정 기능을 수행할 수 있다. 예를 들어, 가속기 서브 시스템은 호스트의 제어에 따라 특정 응용에 특화된 연산들을 수행할 수 있다. 가속기 서브시스템 은 호스트에 물리적 또는 전기적으로 연결되거나, 유선 또는 무선으로 연결되도록 모듈, 카드, 패 키지, 칩, 장치와 같은 다양한 형태들로 구현될 수 있다. 예를 들어, 가속기 서브시스템은 그래픽 카드 또는 가속기 카드로서 구현될 수 있다. 예를 들어, 가속기 서브시스템은 FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit) 기반으로 구현될 수 있다. 예시적인 실시 예에서, 가속기 서브시스템은 다양한 패키징 기법들 중 하나를 기반으로 구현될 수 있다. 예를 들어, 가속기 서브시스템은 Ball Grid Arrays(BGAs), MCP(Multi Chip Package), SOP(System on Package), SIP(System in Package), POP(Package on Package), Chip scale packages(CSPs), wafer level package(WLP), 또는 panel level package(PLP)와 같은 패키징 기법으로 구현될 수 있다. 일 예시로서, 가속기 서브시스템의 일부 또는 전체 구성 요소들은 카파-투-카파 본딩(copper-to-copper boding)을 통해 연결될 수 있다. 일 예시로서, 가속기 서브시스템의 일부 또는 전체 구성 요소들은 실리콘 인터포저(Silicon interposer), 오가닉(organic) 인터포저, 글래스(glass) 인터포저, 또는 능동형(active) 인터포저와 같은 인터 포저를 통해 연결될 수 있다. 일 예시로서, 가속기 서브시스템의 일부 또는 전체 구성 요소들은 실리콘 관통 전극(TSV; Through Silicon Via)을 기반으로 적층될 수 있다. 일 예시로서, 가속기 서브시스템의 일 부 또는 전체 구성 요소들은 고속 연결 통로(예를 들어, 실리콘 브릿지(bridge))를 통해 연결될 수 있다. 가속기 서브시스템은 전용 프로세서, 로컬 메모리 컨트롤러, 로컬 메모리, 및 호스트 인터페이스 회로를 포함할 수 있다. 전용 프로세서는 호스트 프로세서의 제어에 따라 동작할 수 있다. 예를 들어, 전용 프로세서는 호스트 프로세서의 명령에 응답하여 로컬 메모리 컨트롤러 를 통해 로컬 메모리로부터 데이터를 독출할 수 있다. 전용 프로세서는 독출된 데이터를 기반으로 연산을 수행하여 데이터를 처리할 수 있다. 전용 프로세서는 처리된 데이터를 호스트 프로세서 로 전달하거나, 또는 로컬 메모리에 기입할 수 있다. 전용 프로세서는 로컬 메모리에 저장된 값을 기반으로 특정 응용에 특화된 연산들을 수행할 수 있 다. 예를 들어, 전용 프로세서는 인공지능, 스트리밍 분석, 비디오 트랜스코딩, 데이터 인덱싱, 데이터 인코딩/디코딩, 데이터 암호화 등과 같은 응용들에 특화된 연산들을 수행할 수 있다. 이에 따라, 전용 프로세서 는 이미지 데이터, 음성 데이터, 모션 데이터, 생체 데이터, 키 값 등 다양한 유형들의 데이터를 처리할 수 있다. 예를 들어, 전용 프로세서는 GPU, NPU, TPU, VPU, ISP 및 DSP 중 적어도 하나를 포함할 수 있 다. 전용 프로세서는 하나의 프로세서 코어를 포함하거나, 듀얼 코어, 쿼드 코어, 헥사 코어 등 복수의 프로 세서 코어들을 포함할 수 있다. 예시적인 실시 예에서, 전용 프로세서는 병렬성에 특화된 연산을 위해 호 스트 프로세서보다 많은 수의 코어들을 포함할 수 있다. 예를 들어, 전용 프로세서는 1000개 이상 의 코어들을 포함할 수 있다. 로컬 메모리 컨트롤러는 로컬 메모리의 전반적인 동작을 제어할 수 있다. 예시적인 실시 예에서, 로컬 메모리 컨트롤러는 ECC(Error Correction Code) 인코딩 및 ECC 디코딩을 수행하거나, 순환중복검사 (CRC; Cyclic Redundancy Check) 방식으로 데이터 검증을 수행하거나, 또는 데이터 암호화 및 데이터 복호화를 수행할 수 있다. 로컬 메모리는 전용 프로세서에 의해 전용으로 사용될 수 있다. 로컬 메모리는 DRAM으로 구 현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 로컬 메모리는 SRAM 등의 휘발성 메 모리 및 플래시 메모리, PRAM, RRAM, MRAM 등의 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예시적인 실시 예에서, 로컬 메모리는 전용 프로세서와 함께 하나의 기판 상에 실장되거나, 또는 별도의 커 넥터를 기반으로 전용 프로세서와 연결되도록 다이, 칩, 패키지, 모듈, 카드, 장치와 같은 다양한 형태들 로 구현될 수 있다. 로컬 메모리는 도 27 내지 도 29을 참조하여 설명한 메모리 시스템(40, 40a) 또는 적 층형 메모리 장치에 대응할 수 있다. 예시적인 실시 예에서, 로컬 메모리는 일부 연산들을 수행할 수 있는 로직 회로를 포함할 수 있다. 로직 회로는 로컬 메모리로부터 독출된 데이터 또는 로컬 메모리에 기입될 데이터에 대하여 선형 연산, 비교 연산, 압축 연산, 데이터 변환 연산, 산술 연산 등을 수행할 수 있다. 이에 따라, 로직 회로에 의해 처리 된 데이터의 크기가 감소될 수 있다. 데이터 크기가 감소되는 경우, 로컬 메모리와 로컬 메모리 컨트롤러 사이의 대역폭 효율성이 향상될 수 있다. 호스트 인터페이스 회로는 가속기 서브시스템이 호스트와 통신을 수행하도록 구성될 수 있다. 가속기 서브시스템은 호스트 인터페이스 회로를 통해 신호 및 데이터를 호스트로 송신 하고, 호스트로부터 제어 신호 및 데이터를 수신할 수 있다. 예시적인 실시 예에서, 전용 프로세서 , 로컬 메모리 컨트롤러, 및 호스트 인터페이스 회로는 하나의 칩으로 구현될 수 있다. 인터커넥트는 호스트와 가속기 서브시스템 사이에 데이터 전송 경로를 제공하고, 데이터 버 스 또는 데이터 링크로서 역할을 수행할 수 있다. 데이터 전송 경로는 유선 또는 무선으로 형성될 수 있다. 인 터페이스 회로 및 호스트 인터페이스 회로는 인터커넥트를 통해 미리 정해진 규약을 기반으 로 통신할 수 있다. 예를 들어, 인터페이스 회로들(2140, 2240)은 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), AXI(Advanced eXtensible Interface), AMBA(ARM Microcontroller Bus Architecture), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), CF(compact flash), Gen-Z 등과 같은 다양한 표준들 중 하나에 기반하여 통신할 수 있다. 또 는 인터페이스 회로들(2140, 2240)은 openCAPI(Coherent Accelerator Processor Interface), CCIX(Cache Coherent Interconnect for Accelerators), CXL(Compute Express Link), NVLINK 등과 같은 장치들 사이의 통신 링크를 기반으로 통신할 수 있다. 또는 인터페이스 회로들(2140, 2240)은 LTE, 5G, LTE-M, NB-IoT, LPWAN, 블 루투스, NFC(Near Field Communication), 지그비(Zigbee), 지웨이브(Z-Wave), 무선랜(WLAN) 등과 같은 무선 통 신 기술을 기반으로 통신할 수 있다. 예시적인 실시 예에서, 가속기 서브시스템은 이미지 데이터, 음성 데이터, 모션 데이터, 생체 데이터, 주 변 환경 정보 등을 감지할 수 있는 센서를 더 포함할 수 있다. 예시적인 실시 예에서, 센서가 가속기 서브시스 템에 포함되는 경우, 센서는 상술한 패키징 기법을 기반으로 다른 구성 요소들(예를 들어, 전용 프로세서 및 로컬 메모리)과 연결될 수 있다. 가속기 서브시스템은 특정 연산들을 기반으로 센서를 통해 감지된 데이터를 처리할 수 있다. 도 30에서는 전용 프로세서가 하나의 로컬 메모리 컨트롤러를 통해 하나의 로컬 메모리를 이 용하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 일 예로서, 전용 프로세서는 하 나의 로컬 메모리 컨트롤러를 통해 복수의 로컬 메모리들을 이용할 수 있다. 다른 예로서, 전용 프로세서 는 복수의 로컬 메모리 컨트롤러들을 통해 각각에 대응하는 로컬 메모리를 이용할 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2020-0175831", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라 서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. 도면 도면1 도면2 도면3 도면4a 도면4b 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19a 도면19b 도면19c 도면20a 도면20b 도면20c 도면21 도면22 도면23 도면24 도면25 도면26 도면27 도면28 도면29 도면30"}
{"patent_id": "10-2020-0175831", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시예에 따른 시스템을 나타내는 블록도이다. 도 2는 본 개시의 일 실시예에 따른 변환 장치를 나타내는 블록도이다. 도 3은 본 개시의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다. 도 4a는 본 개시의 일 실시예에 따른 데이터 입출력 신호의 변조 방식들 중 NRZ를 설명하기 위한 데이터 아이를 예시적으로 보여주는 그래프이다. 도 4b는 본 개시의 일 실시예에 따른 데이터 입출력 신호의 변조 방식들 중 PAM-4를 설명하기 위한 데이터 아이 를 예시적으로 보여주는 그래프이다. 도 5는 본 개시의 일 실시예에 따른 BOT 모듈을 상세하게 나타내는 블록도이다. 도 6은 본 개시의 일 실시예에 따른 PAM-4 방식으로 변조된 데이터 입력 신호를 수신하는 수신기의 동작을 설명 하기 위한 그래프이다. 도 7은 본 개시의 일 실시예에 따른 입출력 회로를 나타내는 블록도이다. 도 8은 본 개시의 일 실시예에 따른 디코더를 나타내는 블록도이다. 도 9는 본 개시의 일 실시예에 따라, PAM-4 방식의 데이터 입력 신호를 NRZ 방식의 복수의 데이터 출력 신호들 로 변환하는 동작을 예시적으로 나타낸다. 도 10은 본 개시의 일 실시예에 따라, NRZ 방식의 데이터 입력 신호를 PAM-4 방식의 복수의 데이터 출력 신호들 로 변환하는 동작을 예시적으로 나타낸다. 도 11은 본 개시의 일 실시예에 따른 BOT 모듈을 상세하게 나타내는 블록도이다. 도 12는 본 개시의 일 실시예에 따른 데이터 선택기를 나타내는 블록도이다. 도 13은 본 개시의 일 실시예에 따른 송신기를 나타내는 회로도이다. 도 14는 본 개시의 일 실시예에 따라, NRZ 방식의 복수의 데이터 입력 신호들을 PAM-4 방식의 데이터 출력 신호로 변환하는 동작을 예시적으로 나타낸다. 도 15는 본 개시의 일 실시예에 따라, PAM-4 방식의 복수의 데이터 입력 신호들을 NRZ 방식의 데이터 출력 신호 로 변환하는 동작을 예시적으로 나타낸다. 도 16은 본 개시의 일 실시예에 따른 테스트 시스템을 나타내는 블록도이다. 도 17 및 도 18은 본 개시의 일부 실시예들에 따른 테스트 시스템을 각각 나타내는 블록도들이다. 도 19a 내지 도 19c는 PAM-4 방식의 데이터 신호의 제1 내지 제3 스윙 구간을 설명하기 위한 도면이다. 도 20a 내지 도 20c는 NRZ 방식의 데이터 신호의 제1 내지 제3 스윙 구간을 설명하기 위한 도면이다. 도 21은 본 개시의 일 실시예에 따른 BOT 모듈을 상세하게 나타내는 블록도이다. 도 22는 본 개시의 일 실시예에 따른 시리얼라이저를 나타내는 블록도이다. 도 23은 본 개시의 일 실시예에 따라, PAM-4 방식의 데이터 입력 신호를 NRZ 방식의 데이터 출력 신호로 변환하 는 동작을 예시적으로 나타낸다. 도 24는 본 개시의 일 실시예에 따른 BOT 모듈을 상세하게 나타내는 블록도이다. 도 25는 본 개시의 일 실시예에 따른 디시리얼라이저를 나타내는 블록도이다. 도 26은 본 개시의 일 실시예에 따라, NRZ 방식의 데이터 입력 신호를 PAM-4 방식의 데이터 출력 신호로 변환하 는 동작을 예시적으로 나타낸다. 도 27은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 28은 본 개시의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 29는 본 개시의 일 실시예에 따른 반도체 패키지를 나타낸다. 도 30은 본 개시의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다."}
