For [README english](https://github.com/FPGALUAN/Level_1_KV260_FPGA/blob/main/README-en.md)


# ğŸ“ Thiáº¿t Káº¿ Pháº§n Cá»©ng vÃ  Há»‡ Thá»‘ng SoC trÃªn FPGA â€“ Level 1 (Kria KV260)

ChÃ o má»«ng báº¡n Ä‘áº¿n vá»›i **Level 1** trong series **Thiáº¿t káº¿ pháº§n cá»©ng vÃ  há»‡ thá»‘ng SoC trÃªn FPGA**.  
Repository nÃ y chá»©a toÃ n bá»™ tÃ i liá»‡u, mÃ£ nguá»“n vÃ  hÆ°á»›ng dáº«n liÃªn quan Ä‘áº¿n viá»‡c hiá»‡n thá»±c má»™t mÃ´-Ä‘un pháº§n cá»©ng Ä‘Æ¡n giáº£n vÃ  tÃ­ch há»£p vÃ o há»‡ thá»‘ng SoC trÃªn bo máº¡ch **Xilinx Kria KV260**.

---
# Video hÆ°á»›ng dáº«n chi tiáº¿t

CÃ¡c bÆ°á»›c sáº½ Ä‘Æ°á»£c trÃ¬nh bÃ y chi tiáº¿t trong video hÆ°á»›ng dáº«n tÆ°Æ¡ng á»©ng bÃªn dÆ°á»›i, vui lÃ²ng báº¥m vÃ o video bÃªn dÆ°á»›i Ä‘á»ƒ xem chi tiáº¿t tá»«ng bÆ°á»›c ğŸ‘‡ğŸ‘‡ğŸ‘‡.  
 
[![Xem video demo](https://img.youtube.com/vi/iHpeTRM6k9U/0.jpg)](https://www.youtube.com/watch?v=iHpeTRM6k9U)

Hoáº·c truy cáº­p link: https://youtu.be/iHpeTRM6k9U 
---

## I. YÃªu cáº§u thuáº­t toÃ¡n

Dá»± Ã¡n nÃ y hiá»‡n thá»±c má»™t **bá»™ tÄƒng tá»‘c pháº§n cá»©ng** Ä‘á»ƒ thá»±c hiá»‡n phÃ©p nhÃ¢n ma tráº­n A vÃ  vector X:

> **Y = A Ã— X**

<p align="center">
  <img src="Hinh/Matrix_Vector.png" alt="MÃ´ táº£ nhÃ¢n ma tráº­n vector" width="500"/>
</p>

trong Ä‘Ã³:
- `A` lÃ  ma tráº­n vuÃ´ng kÃ­ch thÆ°á»›c 2^n Ã— 2^n (n â‰¤ 14),
- `X` lÃ  vector Ä‘áº§u vÃ o cÃ³ Ä‘á»™ dÃ i 2^n,
- `Y` lÃ  vector káº¿t quáº£ cÃ³ Ä‘á»™ dÃ i 2^n.

- CÃ¡c pháº§n tá»­ cá»§a ma tráº­n **A** vÃ  vector **X** chá»‰ nháº­n giÃ¡ trá»‹ trong táº­p {1, 0, -1}.
- ToÃ n bá»™ dá»¯ liá»‡u A, X, Y Ä‘Æ°á»£c biá»ƒu diá»…n báº±ng sá»‘ nguyÃªn 16-bit cÃ³ dáº¥u.
- Há»‡ thá»‘ng há»— trá»£ cáº¥u hÃ¬nh kÃ­ch thÆ°á»›c Ä‘á»™ng thÃ´ng qua cÃ¡c thanh ghi cáº¥u hÃ¬nh.
- Bá»™ tÄƒng tá»‘c bao gá»“m:
  - **FSM (Finite State Machine)** vá»›i 4 tráº¡ng thÃ¡i: `IDLE`, `LOAD`, `EXECUTE`, `DONE`.
  - **BRAM ná»™i bá»™** Ä‘á»ƒ lÆ°u trá»¯ A, X, Y.
  - Giao tiáº¿p Ä‘iá»u khiá»ƒn sá»­ dá»¥ng **PIO (Programmed I/O)**.
  - Truyá»n dá»¯ liá»‡u sá»­ dá»¥ng **AXI-DMA**, bÄƒng thÃ´ng **128-bit má»—i chu ká»³**.
BÃ i há»c Ä‘Æ°á»£c thiáº¿t káº¿ cho nhá»¯ng ngÆ°á»i má»›i báº¯t Ä‘áº§u vá»›i phÃ¡t triá»ƒn há»‡ thá»‘ng SoC trÃªn ná»n FPGA.

---

## II. Giá»›i thiá»‡u vÃ  Thiáº¿t cáº§n dÃ¹ng
### A. Giá»›i thiá»‡u vá» PIO vÃ  DMA:

<p align="center">
  <img src="Hinh/PIO_DMA_1.png" alt="PIO_DMA_1" width="300"/>
</p>
Trong cÃ¡c há»‡ thá»‘ng SoC FPGA, DRAM thÆ°á»ng Ä‘Æ°á»£c káº¿t ná»‘i vá»›i cÃ¡c IP ngÆ°á»i dÃ¹ng thiáº¿t káº¿ Ä‘á»ƒ cung cáº¥p dung lÆ°á»£ng lÆ°u trá»¯ cao, Ä‘á»“ng thá»i há»— trá»£ truy xuáº¥t dá»¯ liá»‡u nhanh chÃ³ng cho cÃ¡c phÃ©p toÃ¡n tÃ­nh toÃ¡n hoáº·c xá»­ lÃ½ tÃ­n hiá»‡u. DRAM lÆ°u trá»¯ cÃ¡c dá»¯ liá»‡u táº¡m thá»i cho cÃ¡c IP ngÆ°á»i dÃ¹ng thiáº¿t káº¿. CÃ¡ch thá»©c sá»­ dá»¥ng DRAM trong há»‡ thá»‘ng SoC FPGA cÃ³ thá»ƒ thá»±c hiá»‡n qua hai phÆ°Æ¡ng thá»©c chÃ­nh: PIO (Programmed I/O-Äáº§u ra vÃ o Ä‘Æ°á»£c láº­p trÃ¬nh) vÃ  DMA (Direct Memory Access- Truy cáº­p bá»™ nhá»› trá»±c tiáº¿p). Trong phÆ°Æ¡ng thá»©c PIO, CPU trá»±c tiáº¿p Ä‘iá»u khiá»ƒn viá»‡c truyá»n táº£i dá»¯ liá»‡u giá»¯a DRAM vÃ  cÃ¡c IP thÃ´ng qua cÃ¡c lá»‡nh I/O, nhÆ° Ä‘Æ°á»£c mÃ´ táº£ trong HÃ¬nh (a) bÃªn trÃªn. PhÆ°Æ¡ng thá»©c nÃ y dá»… triá»ƒn khai nhÆ°ng cÃ³ thá»ƒ gÃ¢y táº£i náº·ng cho CPU vÃ¬ CPU pháº£i xá»­ lÃ½ táº¥t cáº£ cÃ¡c thao tÃ¡c truyá»n nháº­n dá»¯ liá»‡u. NgÆ°á»£c láº¡i, DMA cho phÃ©p truyá»n táº£i dá»¯ liá»‡u giá»¯a DRAM vÃ  cÃ¡c IP mÃ  khÃ´ng cáº§n sá»± can thiá»‡p cá»§a CPU, giÃºp giáº£m táº£i cho CPU vÃ  tá»‘i Æ°u hÃ³a bÄƒng thÃ´ng, nhÆ° mÃ´ táº£ trong HÃ¬nh (b) bÃªn trÃªn. 

<p align="center">
  <img src="Hinh/PIO_DMA_2.png" alt="PIO_DMA_2" width="500"/>
</p>
HÃ¬nh trÃªn minh há»a sá»± khÃ¡c biá»‡t giá»¯a phÆ°Æ¡ng thá»©c truyá»n PIO vÃ  DMA. Trong phÆ°Æ¡ng thá»©c truyá»n PIO, nhÆ° thá»ƒ hiá»‡n á»Ÿ HÃ¬nh (a) bÃªn trÃªn, truyá»n Ä‘Æ¡n láº» (single transfer) yÃªu cáº§u CPU Ä‘iá»u khiá»ƒn tá»«ng láº§n truyá»n dá»¯ liá»‡u giá»¯a DRAM vÃ  MY_IP, vá»›i má»—i Ä‘Æ¡n vá»‹ dá»¯ liá»‡u Ä‘Æ°á»£c xá»­ lÃ½ riÃªng biá»‡t. PhÆ°Æ¡ng thá»©c nÃ y cáº§n sá»± can thiá»‡p cá»§a CPU vÃ o má»—i thao tÃ¡c truyá»n táº£i, vá»›i CPU pháº£i gá»­i lá»‡nh vÃ  xá»­ lÃ½ tá»«ng Ä‘Æ¡n vá»‹ dá»¯ liá»‡u, Ä‘iá»u nÃ y lÃ m giáº£m hiá»‡u suáº¥t vÃ  hiá»‡u quáº£ bÄƒng thÃ´ng vÃ¬ CPU pháº£i thá»±c hiá»‡n quÃ¡ nhiá»u thao tÃ¡c cho má»—i Ä‘Æ¡n vá»‹ dá»¯ liá»‡u. NgÆ°á»£c láº¡i, trong phÆ°Æ¡ng thá»©c truyá»n DMA, nhÆ° thá»ƒ hiá»‡n á»Ÿ HÃ¬nh (b) bÃªn trÃªn, dá»¯ liá»‡u Ä‘Æ°á»£c truyá»n theo dáº¡ng gÃ³i (burst transfer), cho phÃ©p dá»¯ liá»‡u Ä‘Æ°á»£c truyá»n liÃªn tá»¥c tá»« DRAM vÃ o MY_IP mÃ  khÃ´ng cáº§n sá»± can thiá»‡p cá»§a CPU. Dá»¯ liá»‡u trong DMA cÃ³ thá»ƒ Ä‘Æ°á»£c truyá»n liÃªn tá»¥c hoáº·c cÃ¡ch xa nhau tÃ¹y theo yÃªu cáº§u cá»§a á»©ng dá»¥ng. Viá»‡c truyá»n liÃªn tá»¥c dá»¯ liá»‡u trong cÃ¡c gÃ³i giÃºp táº­n dá»¥ng tá»‘i Ä‘a bÄƒng thÃ´ng vÃ  giáº£m thiá»ƒu Ä‘á»™ trá»…, vÃ¬ DMA cÃ³ kháº£ nÄƒng truyá»n táº£i dá»¯ liá»‡u tá»« cÃ¡c vÃ¹ng bá»™ nhá»› liá»n ká» mÃ  khÃ´ng cáº§n sá»± giÃ¡n Ä‘oáº¡n.

<p align="center">
  <img src="Hinh/PIO_DMA_3.png" alt="PIO_DMA_3" width="400"/>
</p>

HÃ¬nh trÃªn minh há»a quÃ¡ trÃ¬nh truyá»n dá»¯ liá»‡u Ä‘Æ°á»£c khá»Ÿi táº¡o trong DRAM thÃ´ng qua malloc() vÃ  sau Ä‘Ã³ truyá»n vÃ o MY_IP, nÆ¡i MY_IP Ä‘Æ°á»£c Ã¡nh xáº¡ vÃ o bá»™ nhá»› áº£o thÃ´ng qua mmap(). QuÃ¡ trÃ¬nh nÃ y thá»ƒ hiá»‡n viá»‡c sá»­ dá»¥ng bá»™ nhá»› áº£o Ä‘á»ƒ cáº¥p phÃ¡t bá»™ nhá»›, sau Ä‘Ã³ truyá»n dá»¯ liá»‡u tá»« bá»™ nhá»› DRAM vÃ o MY_IP. ÄÃ¢y lÃ  má»™t vÃ­ dá»¥ vá» quÃ¡ trÃ¬nh truyá»n PIO (Programmed I/O), trong Ä‘Ã³ CPU Ä‘iá»u khiá»ƒn viá»‡c truyá»n táº£i dá»¯ liá»‡u giá»¯a DRAM vÃ  MY_IP thÃ´ng qua cÃ¡c lá»‡nh I/O. Trong quÃ¡ trÃ¬nh nÃ y, MY_IP sá»­ dá»¥ng bá»™ nhá»› áº£o Ä‘Ã£ Ä‘Æ°á»£c Ã¡nh xáº¡ tá»« vÃ¹ng bá»™ nhá»› váº­t lÃ½ cá»§a DRAM, giÃºp dá»¯ liá»‡u Ä‘Æ°á»£c truy cáº­p vÃ  truyá»n giÃ¡n tiáº¿p tá»« DRAM vÃ o MY_IP.

<p align="center">
  <img src="Hinh/PIO_DMA_4.png" alt="PIO_DMA_4" width="400"/>
</p>

HÃ¬nh trÃªn mÃ´ táº£ truyá»n dá»¯ liá»‡u tá»« DRAM Ä‘áº¿n IP thiáº¿t káº¿ thÃ´ng qua phÆ°Æ¡ng phÃ¡p truyá»n DMA. Dá»¯ liá»‡u Ä‘Æ°á»£c lÆ°u trá»¯ trong cÃ¡c tá»‡p trÃªn tháº» nhá»› SD vÃ  sau Ä‘Ã³ Ä‘Æ°á»£c Ä‘á»c vÃ o bá»™ nhá»› DRAM thÃ´ng qua cÃ¡c lá»‡nh truy xuáº¥t tiÃªu chuáº©n nhÆ° open("file"). Sau khi dá»¯ liá»‡u Ä‘Ã£ cÃ³ máº·t trong DRAM, quÃ¡ trÃ¬nh truyá»n dá»¯ liá»‡u tá»« DRAM Ä‘áº¿n MY_IP Ä‘Æ°á»£c thá»±c hiá»‡n thÃ´ng qua DMA, giÃºp giáº£m táº£i cho CPU vÃ  tá»‘i Æ°u hÃ³a bÄƒng thÃ´ng. QuÃ¡ trÃ¬nh nÃ y khÃ´ng yÃªu cáº§u sá»± can thiá»‡p cá»§a CPU vÃ  Ä‘áº£m báº£o hiá»‡u suáº¥t truyá»n táº£i dá»¯ liá»‡u nhanh chÃ³ng vÃ  hiá»‡u quáº£ giá»¯a bá»™ nhá»› vÃ  cÃ¡c IP xá»­ lÃ½.

### B. Giá»›i thiá»‡u vá» BRAM:

Bá»™ nhá»› Block RAM (BRAM) lÃ  má»™t thÃ nh pháº§n quan trá»ng trong FPGA, cung cáº¥p kháº£ nÄƒng lÆ°u trá»¯ dá»¯ liá»‡u trá»±c tiáº¿p trÃªn chip vá»›i Ä‘á»™ trá»… tháº¥p vÃ  bÄƒng thÃ´ng cao. BRAM cÃ³ kÃ­ch thÆ°á»›c lá»›n hÆ¡n so vá»›i LUTRAM (RAM táº¡o thÃ nh tá»« cÃ¡c LUT), vÃ¬ váº­y nÃ³ thÆ°á»ng Ä‘Æ°á»£c sá»­ dá»¥ng Ä‘á»ƒ lÆ°u trá»¯ cÃ¡c khá»‘i dá»¯ liá»‡u lá»›n hÆ¡n, há»— trá»£ cÃ¡c á»©ng dá»¥ng Ä‘Ã²i há»i dung lÆ°á»£ng bá»™ nhá»› cao hÆ¡n. ÄÆ°á»£c cáº¥u trÃºc dÆ°á»›i dáº¡ng cÃ¡c khá»‘i bá»™ nhá»› riÃªng biá»‡t vÃ  Ä‘á»™c láº­p, BRAM cho phÃ©p thiáº¿t káº¿ linh hoáº¡t trong viá»‡c lÆ°u trá»¯ vÃ  truy xuáº¥t dá»¯ liá»‡u, Ä‘áº·c biá»‡t há»¯u Ã­ch cho cÃ¡c á»©ng dá»¥ng cáº§n tá»‘c Ä‘á»™ xá»­ lÃ½ cao nhÆ° xá»­ lÃ½ tÃ­n hiá»‡u sá»‘, Ä‘iá»u khiá»ƒn há»‡ thá»‘ng, vÃ  xá»­ lÃ½ dá»¯ liá»‡u trong cÃ¡c há»‡ thá»‘ng SoC. Trong thiáº¿t káº¿ IP, BRAM thÆ°á»ng Ä‘Æ°á»£c sá»­ dá»¥ng nhÆ° bá»™ nhá»› toÃ n cá»¥c (global memory) Ä‘á»ƒ lÆ°u trá»¯ cÃ¡c dá»¯ liá»‡u lá»›n cáº§n Ä‘Æ°á»£c truy cáº­p bá»Ÿi nhiá»u thÃ nh pháº§n xá»­ lÃ½ khÃ¡c nhau, hoáº·c nhÆ° bá»™ nhá»› cá»¥c bá»™ (local memory) Ä‘á»ƒ lÆ°u trá»¯ dá»¯ liá»‡u táº¡m thá»i vÃ  tráº¡ng thÃ¡i trong cÃ¡c lÃµi xá»­ lÃ½ cá»¥ thá»ƒ. Sá»± Ä‘a dá»¥ng nÃ y giÃºp BRAM trá»Ÿ thÃ nh má»™t lá»±a chá»n phá»• biáº¿n trong cÃ¡c thiáº¿t káº¿ FPGA phá»©c táº¡p.

<p align="center">
  <img src="Hinh/BRAM.png" alt="BRAM" width="300"/>
</p>

HÃ¬nh trÃªn mÃ´ táº£ giao diá»‡n cá»§a má»™t khá»‘i BRAM cÃ³ dung lÆ°á»£ng 18 Kb. Bá»™ nhá»› BRAM há»— trá»£ giao diá»‡n hai cá»•ng (cá»•ng A vÃ  cá»•ng B), cho phÃ©p Ä‘á»c vÃ  ghi Ä‘á»™c láº­p. Má»—i cá»•ng bao gá»“m cÃ¡c tÃ­n hiá»‡u dá»¯ liá»‡u Ä‘áº§u vÃ o (DIA/DIB), Ä‘á»‹a chá»‰ (ADDRA/ADDRB), xung nhá»‹p (CLKA/CLKB), tÃ­n hiá»‡u Ä‘iá»u khiá»ƒn ghi (WEA/WEB), vÃ  tÃ­n hiá»‡u Ä‘iá»u khiá»ƒn Ä‘áº§u ra (DOA/DOB). Má»—i cá»•ng cá»§a BRAM, A vÃ  B, Ä‘á»u cÃ³ cÃ¡c tÃ­n hiá»‡u riÃªng Ä‘á»ƒ Ä‘iá»u khiá»ƒn vÃ  truyá»n dá»¯ liá»‡u. TÃ­n hiá»‡u Ä‘áº§u vÃ o dá»¯ liá»‡u (DIA/B) vÃ  tÃ­n hiá»‡u Ä‘áº§u vÃ o kiá»ƒm tra cháºµn láº» (DIPA/B) cung cáº¥p dá»¯ liá»‡u vÃ  kiá»ƒm tra tÃ­nh toÃ n váº¹n cá»§a dá»¯ liá»‡u Ä‘Æ°á»£c ghi vÃ o bá»™ nhá»›. TÃ­n hiá»‡u Ä‘á»‹a chá»‰ (ADDRA/B) xÃ¡c Ä‘á»‹nh vá»‹ trÃ­ dá»¯ liá»‡u cáº§n truy xuáº¥t hoáº·c ghi vÃ o. TÃ­n hiá»‡u WEA/B lÃ  tÃ­n hiá»‡u cho phÃ©p ghi theo chiá»u rá»™ng byte, quyáº¿t Ä‘á»‹nh viá»‡c ghi dá»¯ liá»‡u vÃ o bá»™ nhá»›. ENA/B lÃ  tÃ­n hiá»‡u cho phÃ©p hoáº¡t Ä‘á»™ng cá»§a cá»•ng; khi khÃ´ng hoáº¡t Ä‘á»™ng, khÃ´ng cÃ³ dá»¯ liá»‡u nÃ o Ä‘Æ°á»£c ghi vÃ o BRAM vÃ  tÃ­n hiá»‡u Ä‘áº§u ra váº«n giá»¯ nguyÃªn tráº¡ng thÃ¡i trÆ°á»›c Ä‘Ã³. TÃ­n hiá»‡u RSTA/B Ä‘Æ°á»£c sá»­ dá»¥ng Ä‘á»ƒ thiáº¿t láº­p láº¡i hoáº·c Ä‘áº·t láº¡i Ä‘á»“ng bá»™ cÃ¡c thanh ghi Ä‘áº§u ra khi DO_REG = 1. CLKA/B lÃ  tÃ­n hiá»‡u Ä‘áº§u vÃ o xung nhá»‹p cho cá»•ng A hoáº·c B, Ä‘iá»u khiá»ƒn tá»‘c Ä‘á»™ hoáº¡t Ä‘á»™ng cá»§a bá»™ nhá»›. TÃ­n hiá»‡u Ä‘áº§u ra dá»¯ liá»‡u (DOA/B) vÃ  tÃ­n hiá»‡u Ä‘áº§u ra kiá»ƒm tra cháºµn láº» (DOPA/B) cung cáº¥p dá»¯ liá»‡u vÃ  thÃ´ng tin kiá»ƒm tra cháºµn láº» tá»« bá»™ nhá»›. Cuá»‘i cÃ¹ng, REGCEA/B lÃ  tÃ­n hiá»‡u cho phÃ©p xung nhá»‹p thanh ghi Ä‘áº§u ra, Ä‘iá»u khiá»ƒn hoáº¡t Ä‘á»™ng cá»§a cÃ¡c thanh ghi nÃ y.

### C. Danh sÃ¡ch thiáº¿t bá»‹:
DÆ°á»›i Ä‘Ã¢y lÃ  danh sÃ¡ch cÃ¡c thiáº¿t bá»‹ pháº§n cá»©ng cáº§n chuáº©n bá»‹ Ä‘á»ƒ thá»±c hÃ nh Level 0 trÃªn bo máº¡ch **Kria KV260 FPGA**.

![Thiáº¿t bá»‹ cáº§n thiáº¿t](Hinh/Hinh_1.png)

- **Kria KV260 FPGA**: Bo máº¡ch chÃ­nh dÃ¹ng Ä‘á»ƒ triá»ƒn khai há»‡ thá»‘ng SoC vÃ  cháº¡y á»©ng dá»¥ng nhÃºng.

- **DÃ¢y cÃ¡p máº¡ng (LAN)**: DÃ¹ng Ä‘á»ƒ káº¿t ná»‘i FPGA vá»›i Internet thÃ´ng qua router/switch, há»— trá»£ cáº­p nháº­t vÃ  debug qua SSH.

- **DÃ¢y JTAG**: Káº¿t ná»‘i tá»« FPGA Ä‘áº¿n Server PC Ä‘á»ƒ náº¡p bitstream, debug hoáº·c hoáº¡t Ä‘á»™ng nhÆ° dÃ¢y UART Ä‘á»ƒ hiá»‡n thá»‹ console cá»§a Linux trÃªn FPGA.

- **Tháº» nhá»› MicroSD vÃ  Ä‘áº§u Ä‘á»c tháº»**: DÃ¹ng Ä‘á»ƒ táº¡o image khá»Ÿi Ä‘á»™ng (BOOT.BIN + Linux kernel + rootfs) vÃ  cÃ i há»‡ Ä‘iá»u hÃ nh cho FPGA.

- **Server PC (Linux)**: CÃ i Ä‘áº·t cÃ´ng cá»¥ thiáº¿t káº¿ pháº§n cá»©ng (Vivado), cÃ´ng cá»¥ PetaLinux, vÃ  thá»±c hiá»‡n build toÃ n bá»™ há»‡ thá»‘ng.

- **Laptop/PC cÃ¡ nhÃ¢n (Windows hoáº·c Linux)**: DÃ¹ng Ä‘á»ƒ káº¿t ná»‘i SSH Ä‘áº¿n Server, hoáº·c truyá»n file (WinSCP). Náº¿u dÃ¹ng Windows, cáº§n cÃ i **VMware** Ä‘á»ƒ cháº¡y Linux.

âš ï¸ **LÆ°u Ã½:** Báº¡n cÃ³ thá»ƒ thay tháº¿ **1 Server PC vÃ  1 Laptop/PC** thÃ nh **1 Laptop/PC duy nháº¥t**, miá»…n lÃ  mÃ¡y cÃ³ cÃ i Ä‘áº·t Linux Ä‘á»ƒ cÃ i PetaLinux.

### D. Káº¿t ná»‘i thiáº¿t bá»‹

TrÆ°á»›c khi báº¯t Ä‘áº§u quy trÃ¬nh thiáº¿t káº¿ pháº§n cá»©ng, cáº§n káº¿t ná»‘i vÃ  thiáº¿t láº­p cÃ¡c thiáº¿t bá»‹ nhÆ° sau:

- **KV260 FPGA**: káº¿t ná»‘i vá»›i router qua **dÃ¢y máº¡ng** Ä‘á»ƒ cÃ³ internet, vÃ  káº¿t ná»‘i vá»›i Server PC qua **dÃ¢y JTAG** Ä‘á»ƒ náº¡p bitstream, debug.
- **Server PC**: dÃ¹ng Ä‘á»ƒ cÃ i **Vivado** vÃ  **Petalinux**, káº¿t ná»‘i máº¡ng vÃ  Ä‘áº§u Ä‘á»c tháº» nhá»› Ä‘á»ƒ chuáº©n bá»‹ Linux cho FPGA.
- **Laptop**: sá»­ dá»¥ng Ä‘á»ƒ Ä‘iá»u khiá»ƒn Server PC vÃ  KV260 thÃ´ng qua **káº¿t ná»‘i SSH** (qua MobaXterm, VSCode, hoáº·c Terminal).

âš ï¸ **LÆ°u Ã½**:  
- Server PC vÃ  Laptop cáº§n náº±m chung máº¡ng ná»™i bá»™ (LAN/WiFi).
- Tháº» nhá»› microSD sáº½ Ä‘Æ°á»£c dÃ¹ng Ä‘á»ƒ náº¡p há»‡ Ä‘iá»u hÃ nh Linux vÃ o FPGA.

<p align="center">
  <img src="Hinh/Hinh_2.png" alt="Káº¿t ná»‘i thiáº¿t bá»‹" width="600"/>
</p>

---

## III. Chi tiáº¿t tá»«ng bÆ°á»›c trong quy trÃ¬nh thiáº¿t káº¿

<p align="center">
  <img src="Hinh/Hinh_Quy_Trinh.png" alt="Quy trÃ¬nh thiáº¿t káº¿ má»›i" width="600"/>
</p>

Quy trÃ¬nh thiáº¿t káº¿ há»‡ thá»‘ng SoC trÃªn FPGA gá»“m 8 bÆ°á»›c tuáº§n tá»±, báº¯t Ä‘áº§u tá»« viá»‡c xÃ¡c Ä‘á»‹nh yÃªu cáº§u vÃ  mÃ´ táº£ pháº§n cá»©ng báº±ng Verilog, Ä‘áº¿n Ä‘Ã³ng gÃ³i IP, thiáº¿t káº¿ há»‡ thá»‘ng trÃªn Vivado, thiáº¿t láº­p PetaLinux, vÃ  cuá»‘i cÃ¹ng lÃ  phÃ¡t triá»ƒn pháº§n má»m nhÃºng Ä‘á»ƒ Ä‘iá»u khiá»ƒn pháº§n cá»©ng Ä‘Ã£ thiáº¿t káº¿.

Káº¿ tiáº¿p tÃ´i sáº½ trÃ¬nh bÃ y chi tiáº¿t 8 bÆ°á»›c trÃªn.

### A. BÆ°á»›c 1: XÃ¡c Ä‘á»‹nh yÃªu cáº§u vÃ  Ä‘áº·c táº£ há»‡ thá»‘ng (váº½ sÆ¡ Ä‘á»“ khá»‘i)

- HÃ m cáº§n hiá»‡n thá»±c: **Y = A Ã— X + B**, dÃ¹ng chuáº©n sá»‘ **fixed point Q15.16** ( 1 bit dáº¥u, 15 bit sá»‘ nguyÃªn, 16 bit tháº­p phÃ¢n).
- XÃ¢y dá»±ng sÆ¡ Ä‘á»“ khá»‘i gá»“m cÃ¡c khá»‘i nhÃ¢n, cá»™ng, thanh ghi vÃ  Ä‘iá»u khiá»ƒn bá»Ÿi **FSM (Finite State Machine)**.
- FSM gá»“m 3 tráº¡ng thÃ¡i: `IDLE`, `EXECUTE`, `WAIT_DONE`, Ä‘iá»u khiá»ƒn thÃ´ng qua tÃ­n hiá»‡u `Start_in` vÃ  `Done_in`.

ğŸ“Œ TÃ­n hiá»‡u chÃ­nh:  
`A_in`, `X_in`, `B_in` (Ä‘áº§u vÃ o), `Y_out`, `Valid_out` (Ä‘áº§u ra), `Start_in`, `Done_in` (Ä‘iá»u khiá»ƒn)

<div style="text-align: center;">
  <img src="Hinh/Hinh_3.png" alt="Hinh_3" width="400" style="display: inline-block; margin-right: 20px;">
  <img src="Hinh/Hinh_3.2.png" alt="Hinh_3.2" width="400" style="display: inline-block;">
</div>

### B. BÆ°á»›c 2: MÃ´ táº£ thiáº¿t káº¿ pháº§n cá»©ng vÃ  mÃ´ phá»ng chá»©c nÄƒng

- Viáº¿t mÃ£ **Verilog HDL** mÃ´ táº£ máº¡ch sá»‘ thá»±c hiá»‡n phÃ©p tÃ­nh **Y = A Ã— X + B** vá»›i chuáº©n **fixed-point Q15.16** cho cÃ¡c toÃ¡n háº¡ng.
- **MÃ£ nguá»“n RTL Verilog** Ä‘Æ°á»£c Ä‘áº·t trong thÆ° má»¥c:  
  - `RTL/MAC.v`
  
- Viáº¿t **testbench** Ä‘á»ƒ mÃ´ phá»ng **10 test case** vá»›i cÃ¡c giÃ¡ trá»‹ thá»±c (real), kiá»ƒm tra Ä‘áº§u ra `Y_out` cÃ³ khá»›p vá»›i giÃ¡ trá»‹ mong Ä‘á»£i. Cháº¡y mÃ´ phá»ng báº±ng **Vivado Simulator**, quan sÃ¡t:
  - Dáº¡ng sÃ³ng tÃ­n hiá»‡u trÃªn waveform
  - Káº¿t quáº£ tÃ­nh toÃ¡n in ra cá»­a sá»• console (PASS/FAIL tá»«ng test case)

- **MÃ£ nguá»“n testbench** Ä‘Æ°á»£c Ä‘áº·t trong thÆ° má»¥c:  
  - `TB/TB_MAC.v`

- **Project Vivado (2022.2)** Ä‘Ã£ cáº¥u hÃ¬nh sáºµn cho mÃ´ phá»ng náº±m trong thÆ° má»¥c:  
  - `Simulation/`

<p align="center">
  <img src="Hinh/Hinh_4.png" alt="MÃ´ phá»ng trÃªn Vivado" width="700"/>
</p>

### C. BÆ°á»›c 3: ÄÃ³ng gÃ³i IP (Package IP) trong Vivado

Sau khi mÃ´ táº£ pháº§n cá»©ng báº±ng **Verilog HDL** vÃ  mÃ´ phá»ng thÃ nh cÃ´ng, chÃºng ta tiáº¿n hÃ nh **Ä‘Ã³ng gÃ³i thiáº¿t káº¿ thÃ nh má»™t IP** Ä‘á»ƒ cÃ³ thá»ƒ tÃ¡i sá»­ dá»¥ng vÃ  tÃ­ch há»£p vÃ o há»‡ thá»‘ng SoC trong cÃ¡c bÆ°á»›c tiáº¿p theo.

HÃ¬nh dÆ°á»›i minh há»a cÃ¡ch **IP tá»± thiáº¿t káº¿ (`MY_IP`)** Ä‘Æ°á»£c tÃ­ch há»£p vÃ o há»‡ thá»‘ng SoC vÃ  káº¿t ná»‘i vá»›i CPU thÃ´ng qua **AXI4 Bus**. TÃ­n hiá»‡u Ä‘áº§u vÃ o/ra cá»§a máº¡ch (`A_in`, `X_in`, `B_in`, `Start_in`, `Done_in`) Ä‘Æ°á»£c Ã¡nh xáº¡ qua giao diá»‡n AXI4-Full thÃ´ng qua lá»›p `AXI4 Mapping`.

<p align="center">
  <img src="Hinh/Hinh_MY_IP.png" alt="SÆ¡ Ä‘á»“ tÃ­ch há»£p MY_IP vÃ o há»‡ thá»‘ng SoC" width="750"/>
</p>

- Tham kháº£o ná»™i dung vá» **há»‡ thá»‘ng bus bao gá»“m AXI4-Full** á»Ÿ thÆ° má»¥c :  
  - `Tai_Lieu_Tham_Khao/Há»‡ Thá»‘ng Bus.pdf`
  
CÃ¡c bÆ°á»›c thá»±c hiá»‡n:

1. Má»Ÿ Vivado, chá»n menu **Tools â†’ Create and Package New IP**
2. Chá»n kiá»ƒu IP: tá»« mÃ£ RTL cÃ³ sáºµn (`Package your current project`)
3. Äiá»n thÃ´ng tin Ä‘á»‹nh danh cho IP:
   - TÃªn IP (`MY_IP`)
   - PhiÃªn báº£n (vÃ­ dá»¥: `1.0`)
   - MÃ´ táº£ chá»©c nÄƒng (Multiply-Accumulate core with FSM control)
4. Cáº¥u hÃ¬nh cÃ¡c cá»•ng tÃ­n hiá»‡u I/O vÃ  Ä‘á»‹a chá»‰ giao tiáº¿p:
   - Mapping tÃ­n hiá»‡u qua chuáº©n **AXI4-Full** náº¿u dÃ¹ng giao tiáº¿p vá»›i CPU
5. Kiá»ƒm tra láº¡i toÃ n bá»™ cáº¥u hÃ¬nh
6. Nháº¥n **Package IP** Ä‘á»ƒ Ä‘Ã³ng gÃ³i vÃ  thÃªm IP nÃ y vÃ o Vivado IP Catalog

> ÄÃ¢y lÃ  bÆ°á»›c cáº§n thiáº¿t Ä‘á»ƒ cÃ³ thá»ƒ sá»­ dá»¥ng láº¡i IP trong cÃ¡c Block Design.

![HÃ¬nh 5 - Giao diá»‡n Ä‘Ã³ng gÃ³i IP](Hinh/Hinh_5.png)

### D. BÆ°á»›c 4: Táº¡o Block Design cho há»‡ thá»‘ng SoC trÃªn Vivado

Sau khi Ä‘Ã³ng gÃ³i IP thÃ nh cÃ´ng, ta tiáº¿n hÃ nh táº¡o há»‡ thá»‘ng SoC báº±ng cÃ¡ch sá»­ dá»¥ng **Block Design** trong Vivado.

CÃ¡c thÃ nh pháº§n chÃ­nh trong sÆ¡ Ä‘á»“ Block Design:

- **ZYNQ MPSoC**: bá»™ xá»­ lÃ½ chÃ­nh Ä‘iá»u khiá»ƒn há»‡ thá»‘ng, cáº¥u hÃ¬nh chÃ¢n vÃ  káº¿t ná»‘i AXI.
- **IP tá»± thiáº¿t káº¿ (MY_IP_v1_0)**: chá»©a hÃ m MAC `Y = A * X + B`, Ä‘Æ°á»£c káº¿t ná»‘i thÃ´ng qua chuáº©n **AXI4-Full**.
- **AXI SmartConnect**: cáº§u ná»‘i giá»¯a cÃ¡c master/slave sá»­ dá»¥ng giao thá»©c AXI.
- **Reset module**: Ä‘á»“ng bá»™ hÃ³a tÃ­n hiá»‡u reset giá»¯a pháº§n xá»­ lÃ½ vÃ  pháº§n láº­p trÃ¬nh.

#### CÃ¡c thao tÃ¡c cáº§n thá»±c hiá»‡n trong Vivado:

1. Táº¡o **Block Design má»›i** tá»« menu **IP Integrator**.
2. ThÃªm cÃ¡c thÃ nh pháº§n chÃ­nh vÃ o sÆ¡ Ä‘á»“ (ZYNQ MPSoC, MY_IP_v1_0, AXI SmartConnect, Reset).
3. DÃ¹ng **Run Block Automation** Ä‘á»ƒ tá»± Ä‘á»™ng cáº¥u hÃ¬nh ZYNQ.
4. Káº¿t ná»‘i cÃ¡c cá»•ng AXI vÃ  Reset Ä‘Ãºng cÃ¡ch.

<p align="center">
  <img src="Hinh/Hinh_6.png" alt="Block Design SoC" width="750"/>
</p>

### E. BÆ°á»›c 5: Tá»•ng há»£p (Synthesis), Place & Route, vÃ  táº¡o file Bitstream

Sau khi hoÃ n táº¥t sÆ¡ Ä‘á»“ káº¿t ná»‘i:

1. **Chuá»™t pháº£i vÃ o Block Design** â†’ chá»n **"Generate Output Products"**.
2. **Chuá»™t pháº£i láº§n ná»¯a** â†’ chá»n **"Create HDL Wrapper"** Ä‘á»ƒ sinh mÃ£ top-level cho thiáº¿t káº¿.
3. Cuá»‘i cÃ¹ng, nháº¥n **"Generate Bitstream"** Ä‘á»ƒ cháº¡y toÃ n bá»™ cÃ¡c bÆ°á»›c:
   - Synthesis (tá»•ng há»£p)
   - Implementation (triá»ƒn khai)
   - Bitstream Generation (táº¡o file cáº¥u hÃ¬nh FPGA)

> ÄÃ¢y lÃ  bÆ°á»›c quan trá»ng Ä‘á»ƒ chuyá»ƒn thiáº¿t káº¿ thÃ nh file cáº¥u hÃ¬nh `.bit` cÃ³ thá»ƒ náº¡p lÃªn FPGA vÃ  file `.xsa` Ä‘á»ƒ cÃ i Ä‘áº·t Petalinux cho FPGA.


### F. BÆ°á»›c 6: Thiáº¿t láº­p mÃ´i trÆ°á»ng PetaLinux vÃ  táº¡o driver

Sau khi hoÃ n táº¥t thiáº¿t káº¿ pháº§n cá»©ng vÃ  táº¡o Block Design trong Vivado, bÆ°á»›c tiáº¿p theo lÃ  **xuáº¥t file pháº§n cá»©ng (`.xsa`)** Ä‘á»ƒ sá»­ dá»¥ng trong PetaLinux nháº±m táº¡o há»‡ Ä‘iá»u hÃ nh vÃ  driver phÃ¹ há»£p cho há»‡ thá»‘ng.

#### 1. Xuáº¥t file pháº§n cá»©ng (`.xsa`) tá»« Vivado

- Trong Vivado, sau khi **Generate Bitstream** thÃ nh cÃ´ng:
  - VÃ o menu: **File â†’ Export â†’ Export Hardware**
  - Chá»n:Include bitstream
  - File `.xsa` sáº½ Ä‘Æ°á»£c táº¡o ra (vÃ­ dá»¥: `SoC_wrapper.xsa`)

#### 2. CÃ i Ä‘áº·t PetaLinux

- Táº£i bá»™ cÃ i **PetaLinux 2022.2** tá»« trang chÃ­nh thá»©c Xilinx:
    ğŸ”— https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools/archive.html


##### CÃ i Ä‘áº·t cÃ¡c gÃ³i phá»¥ thuá»™c (Ubuntu/Debian)

```bash
sudo apt-get install tofrodos gawk xvfb git libncurses5-dev tftpd zlib1g-dev zlib1g-dev:i386 \
libssl-dev flex bison chrpath socat autoconf libtool texinfo gcc-multilib \
libsdl1.2-dev libglib2.0-dev screen pax libtinfo5 xterm build-essential net-tools
```
	
##### Cáº¥p quyá»n thá»±c thi cho file `.run`

```bash
chmod +x petalinux-v2022.2-*.run
```

#####  Cháº¡y trÃ¬nh cÃ i Ä‘áº·t

```bash
./petalinux-v2022.2-*.run
```

- Trong quÃ¡ trÃ¬nh cÃ i Ä‘áº·t, trÃ¬nh cÃ i Ä‘áº·t sáº½ hiá»ƒn thá»‹ cÃ¡c thá»a thuáº­n báº£n quyá»n:
	- DÃ¹ng PgUp / PgDn Ä‘á»ƒ Ä‘á»c
	- Nháº¥n q Ä‘á»ƒ thoÃ¡t khá»i pháº§n hiá»ƒn thá»‹
	- Nháº¥n y Ä‘á»ƒ Ä‘á»“ng Ã½ vÃ  tiáº¿p tá»¥c

#### 3. XÃ¢y dá»±ng mÃ´i trÆ°á»ng pháº§n cá»©ng

##### Thiáº¿t láº­p mÃ´i trÆ°á»ng lÃ m viá»‡c Petalinux

##### **Source** Ä‘áº¿n thÆ° má»¥c cÃ i Ä‘áº·t Petalinux Ä‘á»ƒ sá»­ dá»¥ng Ä‘Æ°á»£c cÃ¡c lá»‡nh `petalinux-*`:
```bash
source <Ä‘Æ°á»ng_dáº«n_cÃ i_petalinux>/2022.2/settings.sh
```

##### Táº£i bá»™ cÃ i BSP cho KV260 FPGA tá»« trang chÃ­nh thá»©c Xilinx:
    ğŸ”— https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/embedded-design-tools/archive.html

##### Táº¡o project PetaLinux tá»« BSP
```bash	
petalinux-create -t project -s <Ä‘Æ°á»ng_dáº«n_tá»›i_file_BSP>.bsp --name KV260_Linux
cd KV260_Linux
 ```
 
##### Import pháº§n cá»©ng (.xsa) vÃ o project Sau khi báº¡n export file .xsa tá»« Vivado (cÃ³ chá»©a bitstream), hÃ£y dÃ¹ng lá»‡nh sau Ä‘á»ƒ tÃ­ch há»£p pháº§n cá»©ng vÃ o project:
```bash
petalinux-config --get-hw-description=<path_to_the_hw_description_file> 
 ```
##### Cáº¥u hÃ¬nh kernel bootargs thá»§ cÃ´ng Sau khi cháº¡y petalinux-config, há»‡ thá»‘ng sáº½ má»Ÿ giao diá»‡n curses Ä‘á»ƒ báº¡n cáº¥u hÃ¬nh sÃ¢u hÆ¡n. Äiá»u chá»‰nh cáº¥u hÃ¬nh kernel bootargs Trong cá»­a sá»• cáº¥u hÃ¬nh, thá»±c hiá»‡n cÃ¡c bÆ°á»›c sau:
 
 ```text
Subsystem AUTO Hardware Settings  --->
    DTG Settings  --->
        Kernel Bootargs  --->
            [ ] generate boot args automatically
            (user-defined) user set kernel bootargs
 ```
 
DÃ¡n Ä‘oáº¡n bootargs dÆ°á»›i Ä‘Ã¢y vÃ o pháº§n user set kernel bootargs:
```bash
earlycon console=ttyPS1,115200 root=/dev/mmcblk1p2 rw rootwait cpuidle.off=1 uio_pdrv_genirq.of_id=generic-uio clk_ignore_unused init_fatal_sh=1 cma=256M
 ```
ğŸ“Œ Cáº¥u hÃ¬nh nÃ y giÃºp khá»Ÿi Ä‘á»™ng Ä‘Ãºng thiáº¿t bá»‹, báº­t driver UIO, cáº¥p vÃ¹ng bá»™ nhá»› CMA, vÃ  giá»¯ clock cho cÃ¡c IP tá»± thiáº¿t káº¿ trong PL.

##### Chá»‰nh sá»­a Device Tree (system-user.dtsi)

Äá»ƒ há»‡ Ä‘iá»u hÃ nh Linux cÃ³ thá»ƒ sá»­ dá»¥ng **IP tá»± thiáº¿t káº¿ trong PL** thÃ´ng qua driver `uio`, báº¡n cáº§n chá»‰nh sá»­a file **Device Tree Overlay**.
Trong file á»Ÿ Ä‘Æ°á»ng dáº«n `KV260_Linux/project-spec/meta-user/recipes-bsp/device-tree/files/system-user.dtsi`, chá»‰nh láº¡i file thÃ nh: 
```dts
/include/ "system-conf.dtsi"
/ {
    reserved-memory {
        #address-cells = <2>;
        #size-cells = <2>;
        ranges;
        reserved: buffer@0 {
                no-map;
                reg = <0x8 0x0 0x0 0x80000000>;
        };
    };

    amba: axi {
        /* GDMA */
        fpd_dma_chan1: dma-controller@fd500000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan2: dma-controller@fd510000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan3: dma-controller@fd520000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan4: dma-controller@fd530000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan5: dma-controller@fd540000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan6: dma-controller@fd550000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan7: dma-controller@fd560000 {
            compatible = "generic-uio";
        };

        fpd_dma_chan8: dma-controller@fd570000 {
            compatible = "generic-uio";
        };
    };

    amba_pl@0 {
        MY_IP@a0000000 {
                compatible = "generic-uio";
        };
    };

    ddr_high@000800000000 {
        compatible = "generic-uio";
        reg = <0x8 0x0 0x0 0x80000000>;
    };
};

```
File `system-user.dtsi` máº«u Ä‘Æ°á»£c lÆ°u trong thÆ° má»¥c `KV260_Linux` á»Ÿ github.

##### Sau Ä‘Ã³ tiáº¿n hÃ nh build project

```bash
petalinux-build
```

### G. BÆ°á»›c 7: Táº¡o image khá»Ÿi Ä‘á»™ng vÃ  rootfs cho Linux trÃªn SoC FPGA

Sau khi build project thÃ nh cÃ´ng, gÃµ lá»‡nh nÃ y Ä‘á»ƒ Ä‘Ã³ng gÃ³i file khá»Ÿi Ä‘á»™ng BOOT.BIN cÃ¹ng vá»›i U-Boot phÃ¹ há»£p cho há»‡ thá»‘ng.

```bash
petalinux-package --boot --force --u-boot
```
```bash
chmode 777 images/
su
```

Sau Ä‘Ã³ cáº¯m SD card vÃ o PC, tiáº¿n hÃ n phÃ¢n vÃ¹ng vÃ  Ä‘á»‹nh dáº¡ng tháº» nhá»› SD. **Báº¡n cÃ³ thá»ƒ lÃ m theo hÆ°á»›ng dáº«n chi tiáº¿t trong Video hÆ°á»›ng dáº«n bÃªn trÃªn ** tá»« phÃºt **53:40 Ä‘áº¿n 1:03:18** táº¡i link bÃªn dÆ°á»›i:
```bash
fdisk /dev/sda
n enter enter enter enter(y)
n enter enter enter enter(y)
sudo mkfs.vfat -F 32 -n boot /dev/sda1
sudo mkfs.ext4 -L root /dev/sda2
mkdir /mnt/boot
mkdir /mnt/root
mount /dev/sda1 /mnt/boot/
mount /dev/sda2 /mnt/root
exit
ls
cp boot.scr Image system.dtb system-zynqmp-sck-kv-g-revB.dtb ramdisk.cpio.gz.u-boot /mnt/boot/
tar xfvp ..bullseye.tar -C /mnt/root/
exit
dd bs=64 skip=1 if=rootfs.cpio.gz.u-boot of=ramdisk.cpio.gz
mkdir ramdisk && cd ramdisk 
ls
chmod 777 -R ../ramdisk
su
cpio -i -F ../ramdisk.cpio
exit
chmod 777 ../ramdisk.cpio
su 
cpio -i -F ../ramdisk.cpio
ls
cp -rvf lib/modules /mnt/root/lib/
umount /dev/sda1 /dev/sda2
```
ğŸ“¥ [Táº£i file Debian rootfs táº¡i Ä‘Ã¢y](https://drive.google.com/file/d/1ZcJYuVHpn8ER11nLCjwCUjfc5ykqP0tM/view?usp=sharing)

> File rootfs nÃ y chá»©a há»‡ Ä‘iá»u hÃ nh Debian Ä‘Ã£ Ä‘Æ°á»£c cáº¥u hÃ¬nh sáºµn cho kiáº¿n trÃºc ARM64, há»— trá»£ giao diá»‡n XFCE vÃ  dá»… dÃ ng cÃ i Ä‘áº·t thÃªm á»©ng dá»¥ng báº±ng `apt`.

### H. BÆ°á»›c 8: PhÃ¡t triá»ƒn pháº§n má»m nhÃºng (Embedded C/ C++)


Sau khi Ä‘Ã£ chuáº©n bá»‹ Ä‘áº§y Ä‘á»§ há»‡ Ä‘iá»u hÃ nh Linux trÃªn FPGA, chÃºng ta tiáº¿n hÃ nh cháº¡y chÆ°Æ¡ng trÃ¬nh nhÃºng Ä‘iá»u khiá»ƒn IP tá»± thiáº¿t káº¿ báº±ng ngÃ´n ngá»¯ **C/C++**.

#### ThÆ° má»¥c code
Trong repo GitHub nÃ y, thÆ° má»¥c `Embedded_C_Code` chá»©a toÃ n bá»™ mÃ£ nguá»“n C Ä‘iá»u khiá»ƒn IP MAC thÃ´ng qua giao tiáº¿p PIO.

#### CÃ¡ch cháº¡y

1. Má»Ÿ pháº§n má»m **WinSCP** Ä‘á»ƒ káº¿t ná»‘i tá»« mÃ¡y tÃ­nh cÃ¡ nhÃ¢n Ä‘áº¿n board **KV260 FPGA** (qua SSH).
2. **Copy toÃ n bá»™ thÆ° má»¥c `Embedded_C_Code`** tá»« repo nÃ y vÃ o thÆ° má»¥c `/home/debian/` trÃªn KV260.
3. TrÃªn terminal (hoáº·c qua MobaXterm), truy cáº­p vÃ o thÆ° má»¥c Ä‘Ã£ copy:
   ```bash
   ssh debiang@<Ä‘á»‹a chá»‰ IP cá»§a KV260 FPGA> (VÃ­ dá»¥ 192.168.1.10)
   cd Embedded_C_Code
   sh run.sh
   ```
---

# ğŸ“¬ Má»i gÃ³p Ã½ hoáº·c liÃªn há»‡ Ä‘á»ƒ giáº£i Ä‘Ã¡p lá»—i khi thá»±c hiá»‡n project nÃ y vui lÃ²ng liÃªn há»‡:

- Facebook: [https://www.facebook.com/pham.luan.921/](https://www.facebook.com/pham.luan.921/)
- Email: [luanph@uit.edu.vn](mailto:luanph@uit.edu.vn)

Ráº¥t cáº£m Æ¡n sá»± Ä‘á»“ng hÃ nh vÃ  á»§ng há»™ cá»§a báº¡n ğŸ™  
**ChÃºc báº¡n há»c FPGA tháº­t vui vÃ  hiá»‡u quáº£!**

Náº¿u báº¡n tháº¥y ná»™i dung mÃ¬nh chia sáº» **há»¯u Ã­ch, thá»±c táº¿ vÃ  cÃ³ giÃ¡ trá»‹ há»c táº­p hoáº·c nghiÃªn cá»©u**, báº¡n cÃ³ thá»ƒ **á»§ng há»™** mÃ¬nh má»™t chÃºt Ä‘á»ƒ tiáº¿p thÃªm Ä‘á»™ng lá»±c ra nhá»¯ng pháº§n tiáº¿p theo cháº¥t lÆ°á»£ng hÆ¡n.

ğŸ‘‰ **LÆ°u Ã½:** Náº¿u báº¡n lÃ  **sinh viÃªn**, mÃ¬nh **khÃ´ng mong chá» sá»± á»§ng há»™ tÃ i chÃ­nh** tá»« báº¡n Ä‘Ã¢u.  
Chá»‰ cáº§n báº¡n há»c tá»‘t, hiá»ƒu bÃ i vÃ  lan tá»a kiáº¿n thá»©c Ä‘áº¿n nhá»¯ng ngÆ°á»i cáº§n lÃ  mÃ¬nh Ä‘Ã£ ráº¥t vui rá»“i! ğŸ’™

---

<p align="center">
  <img src="Hinh/Bank.png" alt="TÃ i Khoáº£n NgÃ¢n HÃ ng" width="200"/>
</p>
