## 计组复习提纲
0. Basic（了解）
   
   CPU Time, Latency & Throughput
1. encoding
   - 进制转换
   - 补码
   - IEEE 754 float
   - overflow

2. ISA
   - Instructions
   - Regs
   - Format(R-Type, I-Type,, J-Type)
   - Addressing

3. arithmetic
   加法器、全加器、zero信号

4. Processor
   - basic module
   - 熟悉每一指令的datapath
   - control
   - 组合逻辑 & 时序逻辑
   - **Pipeline**
     - 5 stage(IF, ID, EXE, MEM, WB)
     - control
     - **Pipeline Hazard**
       - structural hazard
       - data hazard
         - Forwarding(RAW&LU)
         - Stalling(LU)
       - control hazard
         - 分支预测（静态&动态）

5. Memory
   - Memory Technology
     - Register
     - SRAM
     - DRAM
     - Other
   - Cache
     - Basic Concept
       - Block
       - Line
       - Set
       - Way
       - Valid Bit
       - Block offset
       - Index
     - Mapping Strategy
       - Direct-Mapping
       - Full-association
       - Set-Association
     - Replacing Strategy
       - LRU
       - FIFO
       - Random
       - Other(like LFU)
     - Handling Writing
       - Write-Through
       - Write-Back
         - Dirty-bit
   - Virtual Memory
     - Segment-based
     - Page-based
     - TLB

## 1. InfoEncoding
- 补码：按位取反+1
- ieee 754
  - 小心所有的特殊值：
    - $E = 255, M = 0$表示无穷
    - $E = 255, M \ne 0$表示NaN
    - $E = 0, M \ne 0$表示denormalize number
    - $E = 0, M = 0$表示0
- overflow
  - 无符号：最高位进位即溢出
  - 有符号：加数符号相同，且与和的符号不同
  
## 2. ISA
- MIPS乘除法指令：
  
  ```mips
  mult/multu R1, R2 # {Hi, Lo} = [R1] * [R2]
  div/divu R1, R2 # Lo = [R1] / [R2], Hi = [R1] % [R2]
  mflo R # [R] = [Lo]
  mfhi R # [R] = [Hi]
  ```
- 注意指令中的补码表示行为：
  `beq`,`bne`的立即数字段是**补码**，便于向前跳转

- 注意所有指令的**符号拓展**行为，比如：
  
  - `addi`,`addiu`会对立即数做符号拓展；（非常小心，这两个指令都会做立即数拓展！！它们唯一的区别是`addi`会在溢出时触发错误终端而`addiu`不会）
  - `andi`,`ori`都不做符号拓展
  - `lh`,`lb`都会对内存中载入的数做符号拓展；`lhu`,`lbu`不会

- 注意若有指令字段位宽带来的限制：
  - I-Type运算的立即数不超过16位，间接导致了无法在1条指令中对寄存器载入超过16位的数。这导致了`lui`指令的使用
  - 同理，`lw/sw`的立即数偏移量也有这一限制
  - `beq`,`bne`的跳转范围也受16位限制。具体来说，最大跳转范围是$(PC+4 - 2^{17} 到 PC+4 + 2^{17} - 1)$个字节，一共$2^{16}$条指令的跳转范围
    
    这导致了跳转技巧的运用：先beq再j

  - `j/jal` 作为J-Type指令，受26位限制，只有$2^{28}$条指令的跳转范围，且无法更改PC的高4位
  - `jr/jalr`是最大范围的跳转，因为采用了寄存器中的值作为地址，位宽高达32位，涵盖4GB空间

- *浮点指令
  - `lwc1/swc1`单精度load；`ldc1/sdc1`双精度

## 3. Arithmatic
- 全加器
  $$
    C_{out} = C_{in}\cdot(A\oplus B) + A\cdot B\\
    S = C_{in} \oplus A\oplus B
  $$

  注意进位的实质是$C_{in}, A, B$中有至少两个为1即为1，否则为0，也即在这一式子中$C_{in}, A, B$是对称的

  写成上面的形式是为了方便

- 先行进位加法器
  
  $$
    考虑令A_i, B_i表示加数的第i位，再令：\\
    g_i = A_i \cdot B_i\\
    p_i = A_i \oplus B_i\\
    则有：\\
    C_{in2} = C_{out1} = C_{in1} \cdot p_1 + g_1\\
    C_{in3} = C_{in2} \cdot p_2 + g_2 = C_{in1} \cdot p_1 \cdot p_2 + g_1 \cdot p_2+g_2\\
    C_{in4} = C_{in1} p_3p_2p_1 + g_1p_3p_2 + g_2p_3 + g_3\\
    依此类推
  $$

  由于$g_i, p_i$都是不依赖全面的位的传播的，故上式表明实际上全加器的加法可以直接使用无需逐位传播的$g_i, p_i$表示而不是依赖前一位的$C_{in}$

  这就是先行进位加法器的思想。它将全加器的复杂度从行波加法器的$O(n)$降至$O(1)$（每一位同时算出$g_i,p_i$）

  但先行进位的问题是**连线过于复杂**。可以看出，先行进位的一个位需要依赖在它前面的全部$g_i,p_i$也需要全部连线、再使用很大的逻辑门。

  折中的办法是局部先行进位（比如每8位），然后级联先行进位加法器。这样复杂度会是$O(logn)$

- 浮点运算
  
  - 关于加法对阶，是**小指数对齐大指数**
  - 对阶的时候多余的有效数字须**舍去**
  - 规范化时需要**舍入**

## 4. Processor

- Pipeline控制器
  - 不同于多周期CPU，Pipeline处理器的控制器是组合逻辑
  - 在ID译码产生所有控制信号，然后**信号随流水段寄存器流水传递到后续的stage**

- Hazard
  - structural hazard
  - data hazard
    - 在不引入任何优化的情况下，数据冒险会影响到接下来的3条指令
    - 异步读写可以解决接下来的第三条指令的冒险
    - Forwarding可以解决R-Type剩余的两条冒险
    - Stalling: Load and use的下一条数据冒险是无法消除的，必须要Stall
  - control hazard
    - 原始情况stalling：beq是3个周期，j是1个周期
    - beq优化
      - 分支判断提前至EX：stalling 2
      - 分支判断提前至ID：stalling 1
      - 分支预测：从而在预测成功时无阻塞，失败时stalling 1

## 5. Memory
- 存储器设计
  - 基本单位是“位”而不是字节
  - 存储芯片能作为整体一次读入/读出的二进制数称为**存储字**，其位宽即是**存储字长**
    - 注意区别处理器的**机器字长**，机器字长描述的一般是处理器一次能作为整体处理的二进制数位宽，一般等于通用寄存器位宽
    - 机器字长往往是若干个字节。但**存储字长可以不足一个字节**，比如4位
  - 存储矩阵
    - 由于存储电路的基本单位是“位”，大容量的存储器必须以某种方式将存储单元组织成阵列
    - 字结构：同一芯片存储**一个存储字的多个存储位**
      - 缺点是同一片上需要引的地址线太多了
      - 适合小容量SRAM
    - 位结构：同一芯片存储**多个存储字的一个存储位**
      - 同一片上引的地址线不多，但是要引线做芯片的片选
      - 适合大容量RAM
    - 字扩充：对应字结构，应对总的存储字的数量不够的情况，也可以说是地址空间不够到，故也称为“地址扩充”
    - 位扩充：对应位机构，应对存储字不够宽的情况
  - 令M表示存储器的地址线位宽，N表示存储器数据线位宽，则：
    - 存储器规格记作$2^M \times N$  
    - 存储器的容量：
    $$
      2^M \cdot N
    $$
    所以地址线位宽又称为*位深*，数据线位宽也是通常所说的*位宽*。
  - 位宽决定存储字的大小；位深决定地址空间的大小。
  - 引脚计数：
    - 地址线M
    - 数据线N
    - 片选信号1
    - 读写信号1
    - Vcc 1
    - 接地 1
  - 引脚设计连接的方案要灵活，片内信号和片选信号可以利用门来方便地转化改装
  - 我们默认：SRAM不采用地址复用技术，而DRAM采用，也即DRAM的地址信号分两次传入，**所需引脚为原来的一半**；由于DRAM采用地址复用，原来的一个片选信号要改为两个信号，分别是行选信号和列选信号，用于区别当前输入的是行地址还是列地址
- Cache地址三段式
  - 将一条物理地址分为三段：**Tag-Index-Offset**
    - Index用于在Cache中定位。注意在全相联映射中无Index。
    - Tag是唯一一部分要保存在Cache中的信息，用于检验在Cache中定位到的Block到底是不是要找的Block。
    - Offset用于在Block内寻址
- Cache所需的总容量
  $$
    Capacity = Line Count \times (Block Size + tag size + valid bit + dirty bit + LRUbit)\\
    = Set Count \times Way Count \times (Block Size + tagsize + valid bit + dirty bit + LRUbit)
  $$
  说明：
  - 仅写回法需要dirty bit
  - 仅LRU和FIFO需要replacing bit
  - **组相联不要忘了乘路数**
  
- 虚拟地址与段页式内存管理
  - 虚拟地址的结构：逻辑页号:段号:段内地址
  - 一言以蔽之，页号需要*映射*，段号用于*偏移*
  - 页式内存管理实质上是将主存作为虚拟存储器系统的高速缓冲部分。其管理方式可以类比Cache：
    - 将整个虚拟存储器的空间划分为许多相同大小的页
    - 通常主存只会保留部分的页，余下的页会放在容量更大的辅存当中
    - 由于主存只保留部分页，故工作在虚拟存储器上的逻辑页号与用于寻址的物理页号无法构成简单的一一对应关系。必须维护一个映射表来将映射为主存的物理页号用以寻址
    - 使用页表来实现这一映射
    - 由于页表存在内存中，查询页表的性能是不高的，我们引入TLB（块表）来加速
      - TLB表存放在Cache中，本质上是对页表空间进行Cache加速
      - TLB一般使用全相联
  - 段式内存管理是源自冯氏计算机程序的分段技术，使用简单的偏移来完成映射
    - 冯诺依曼结构下的程序会人为地划分程序段和数据段，这些段在段内连续且段不等长
    - 段式管理实质上是对存储空间进行“分区”，段号的对应是简单的偏移
    - 相比页式管理意图用于管理虚拟存储器系统，段式管理更多聚焦于为多道程序提供相互独立的虚拟地址空间
    - 其缺点是会导致较多的内存碎片和跨页段导致无法与虚拟存储器协同工作
    - 段式管理同样需要一个段表来查询段号对应的偏移量
  - 段式与页式的协同工作方式是：先分段，段内再分页
