

<p align="center">
    <img src="img/image.png" alt="Logo">
</p>

***TRABAJO PRACTICO 3***

**Titulo:** PIPELINE - PROCESADOR DLX - (Familia MIPS)

**Asignatura:** Arquitectura de Computadoras

**Integrantes:**
   - Gil Cernich, Manuel 
   - Cabrera, Augusto Gabriel 

---

# Enunciado

**Implementar el pipeline del procesador MIPS.**

## Instrucciones de Implementaci贸n

### Instrucciones tipo R (R-type):
- **Operaciones de desplazamiento:** `SLL`, `SRL`, `SRA`, `SLLV`, `SRLV`, `SRAV`
- **Operaciones aritm茅ticas:** `ADDU`, `SUBU`
- **Operaciones l贸gicas:** `AND`, `OR`, `XOR`, `NOR`
- **Operaciones de comparaci贸n:** `SLT`, `SLTU`

### Instrucciones tipo I (I-type):
- **Carga y almacenamiento de datos:** `LB`, `LH`, `LW`, `LWU`, `LBU`, `LHU`, `SB`, `SH`, `SW`
- **Operaciones aritm茅ticas y l贸gicas:** `ADDI`, `ADDIU`, `ANDI`, `ORI`, `XORI`, `LUI`
- **Comparaci贸n y saltos condicionales:** `SLTI`, `SLTIU`, `BEQ`, `BNE`

### Instrucciones tipo J (J-type):
- **Saltos:** `J`, `JAL`, `JR`, `JALR`



## Otros Requerimientos

| Requerimiento                    | Descripci贸n                                                                                                                                                       |
|----------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| **Memoria de datos e instrucciones** | La memoria de datos debe estar separada de la memoria de instrucciones; ambas deben implementarse mediante IP Cores.                                          |
| **Carga del programa**           | El programa a ejecutar debe cargarse en la memoria de instrucciones mediante un archivo `.coe`.                                                                   |
| **Unidad de depuraci贸n**         | Debe incluirse una unidad de debug para enviar informaci贸n a la PC a trav茅s de UART.                                                                              |
| **Segmentaci贸n**                 | Hacer en un mismo ciclo escritura y lectura (1 con cada flanco)                                                                                                   |


### Informaci贸n de Depuraci贸n a Enviar por UART

- Contenido de los 32 registros.
- Contenido de los latches intermedios.
- Contenido de la memoria de datos utilizada.



## Modos de Operaci贸n

- **Modo Continuo:** En este modo, al enviar un comando a la FPGA a trav茅s de UART, se inicia la ejecuci贸n del programa hasta completarlo, mostrando todos los valores requeridos al final.
- **Modo Paso a Paso:** Cada comando enviado por UART ejecuta un ciclo de reloj, y se muestran los valores requeridos en cada paso.



## Pipeline Final

<p align="center">
    <img src="img/image16.png">
</p>


## Bibliograf铆a

- **Instrucciones:**
  - *MIPS IV Instruction Set*

- **Pipeline:**
  - *Computer Organization and Design*, 3rd Edition. Cap铆tulo 6. Hennessy y Patterson



---

# Marco Teorico

## Etapas

- **IF (Instruction Fetch)**: B煤squeda de la instrucci贸n en la memoria de programa.
- **ID (Instruction Decode)**: Decodificaci贸n de la instrucci贸n y lectura de registros.
- **EX (Execute)**: Ejecuci贸n de la instrucci贸n propiamente dicha.
- **MEM (Memory Access)**: Lectura o escritura desde/hacia la memoria de datos.
- **WB (Write Back)**: Escritura de resultados en los registros.


## DATAPATH

<p align="center">
    <img src="img/image1.png">
</p>

## SEGMENTACIN


<p align="center">
    <img src="img/image2.png">
</p>

## Unidad de control

<p align="center">
    <img src="img/image3.png">
</p>



<p align="center">
    <img src="img/image4.png">
</p>

## Riesgos

### Tipos:
- **Estructurales**: Se producen cuando dos instrucciones tratan de utilizar el mismo recurso en el mismo ciclo.
- **De datos**: Se intenta utilizar un dato antes de que est茅 preparado. Mantenimiento del orden estricto de lecturas y escrituras.
- **De control**: Intentar tomar una decisi贸n sobre una condici贸n todav铆a no evaluada.

## Riesgos de datos
### Dependencias de registros
<p align="center">
    <img src="img/image5.png" alt="Dependencias de registros">
</p>

#### Soluci贸n
<p align="center">
    <img src="img/image6.png" alt="Soluci贸n para dependencias de registros">
</p>

### Unidad de cortocircuito
<p align="center">
    <img src="img/image7.png" alt="Unidad de cortocircuito">
</p>

---

## Riesgos de datos
### Dependencias de datos
<p align="center">
    <img src="img/image8.png" alt="Dependencias de datos">
</p>

#### Soluci贸n
<p align="center">
    <img src="img/image9.png" alt="Soluci贸n para dependencias de datos">
</p>

### Unidad de detecci贸n de riesgos
<p align="center">
    <img src="img/image10.png" alt="Unidad de detecci贸n de riesgos">
</p>

---

## Riesgos de control
<p align="center">
    <img src="img/image11.png" alt="Riesgos de control">
</p>

<p align="center">
    <img src="img/image12.png" alt="Soluci贸n para riesgos de control">
</p>

## Tipo de Instrucciones

### Tipo R
- Son operaciones aritm茅ticas y l贸gicas.
- **OP Code**: `000000`
- La operaci贸n se indica en los 6 bits menos significativos.

<p align="center">
    <img src="img/image13.png" alt="Formato de instrucci贸n Tipo R">
</p>

### Tipo I
- Operaciones con un registro y un valor inmediato.
- En operaciones l贸gicas y aritm茅ticas, se opera con `rs` y se almacena el resultado en `rt`.
- En operaciones de **load** y **store**, `rs` es la base y el inmediato es el desplazamiento (offset).

<p align="center">
    <img src="img/image14.png" alt="Formato de instrucci贸n Tipo I">
</p>

### Tipo J
- Operaciones de salto incondicional.
- La direcci贸n de salto se almacena en el registro `rs`.

<p align="center">
    <img src="img/image15.png" alt="Formato de instrucci贸n Tipo J">
</p>

# Implementaci贸n

El dise帽o principal de este desarrollo sigue un enfoque incremental. Cada avance significativo se traduce en una rama (branch) que depende de una rama anterior y contribuye de manera progresiva al desarrollo del MIPS hasta su finalizaci贸n.

## Avance I: MIPS Only Adder

El objetivo principal del Avance I es desarrollar un MIPS extremadamente b谩sico con las siguientes caracter铆sticas:

- Capacidad para procesar 煤nicamente una instrucci贸n de suma: `add $t1, $t2, $t3`.
- Sin manejo de *hazards*.
- Sin soporte para saltos de ning煤n tipo.

La finalidad de este avance es establecer los m贸dulos fundamentales que conformar谩n laestructura base (esqueleto) del MIPS, sirviendo como punto de partida y facilitando la integraci贸n de funcionalidades en los avances posteriores.

### Resultados


<p align="center">
    <img src="img/image18.png" alt="Avance I">
</p>


Se observa c贸mo el MIPS realiza la operaci贸n `add $t1, $t2, $t3`, que consiste en sumar los valores almacenados en los registros 10 (`$t2`) y 11 (`$t3`) y guardar el resultado en el registro 9 (`$t1`).


---

## Avance II: Hazard without jumps

El objetivo principal del Avance II es integrar y mejorar el Avance I, incorporando la capacidad de resolver los riesgos. Esto permitir谩 procesar las instrucciones de manera adecuada, evitando resultados indeseados debido a condiciones de carrera u otros problemas relacionados.

Teniendo en cuenta los registros como estan distribuidos en el MIPS (ver `Doc\REGISTERS.md`). Planteamos los siguientes casos:


### Caso A: Sin riesgos, multiples instrucciones



```assembly 
add $t0, $t1, $t2 # 000000 01001 01010 01000 00000 100000  -> 0x012A4020 -> 19546144, Registro 08h (08d) = 13h
add $s1, $s2, $s3 # 000000 10010 10011 10001 00000 100000  -> 0x2538820  -> 39028768, Registro 11h (17d) = 25h
add $a0, $a1, $a2 # 000000 00101 00110 00100 00000 100000  -> 0xA62020   -> 10887200, Registro 04h (04d) = 0bh
```

En este caso espec铆fico, las tres instrucciones add no presentan riesgos de datos, control ni estructurales directos.

El estado inicial de los registros es el siguiente:

<p align="center"> <img src="img/image19.png" alt="Estado inicial de los registros"> </p>
Los registros est谩n alineados de la siguiente manera: el primer valor hexadecimal corresponde a $zero, el segundo a $at, y as铆 sucesivamente.

Al realizar las pruebas con el archivo `tb_MIPS_II.v`, se obtienen los siguientes resultados:


<p align="center"> <img src="img/image20.png" alt="Estado FINAL de los registros"> </p>


### Caso B: STORE

**NOTA:** Consulta `OPERATIONS.md` para entender c贸mo funcionan las instrucciones.

<p align="center"> <img src="img/image23.png" alt=""> </p>


```assembly 
sw  $s0 , 14($s1) -> 101011  10001 10000 0000 0000 0000 1110 = 2922381326d

      Address: 18H = 24d = 10d + 14d (offset) = 000110   00 (Descartado)
```

Este valor se encuentra almacenado en el elemento 6 (6x4) de la memoria, como se observa a continuaci贸n:

<p align="center"> <img src="img/image24.png" alt=""> </p> 


### Caso C: LOAD


<p align="center"> <img src="img/image25.png" alt=""> </p> 

```assembly 
lw  $s2 , 16 ($s3) -> 100011   10011  10010  0000 0000 0001 0000 -> 2389835792
```

<p align="center"> <img src="img/image26.png" alt=""> </p> 

### Caso D: Riesgos de Datos

Los **riesgos de datos** ocurren cuando, debido a la segmentaci贸n, el orden de lectura de los operandos y la escritura de resultados se modifica respecto al especificado por el programa. 

Se produce un riesgo si existe **dependencia entre instrucciones** que se ejecutan concurrentemente. Dependiendo del tipo de segmentaci贸n, el riesgo puede ocurrir o no. Existen tres tipos diferentes de riesgos de datos:

- **Lectura despu茅s de escritura (LDE):**  
  Se produce un riesgo si un registro se lee antes de que se complete la escritura de dicho registro por una instrucci贸n anterior.

- **Escritura despu茅s de lectura (EDL):**  
  Se produce un riesgo si un registro se escribe antes de que se complete la lectura de dicho registro por una instrucci贸n anterior.

- **Escritura despu茅s de escritura (EDE):**  
  Se produce un riesgo si un registro se escribe antes de que se complete la escritura de dicho registro por una instrucci贸n anterior.

---

#### Ejemplos de Riesgos de Datos

| Tipo | C贸digo                 | Descripci贸n                               |
|------|------------------------|-------------------------------------------|
| LDE  | `ADD $t1, $t2, $t3`       | $t1 se lee antes de que lo escriba         |
|      | `ADD $t4, $t1, $t2`       |                                           |
| EDL  | `ADD $t1, $t4, $t3`       | $t4 se escribe antes de que lo lea         |
|      | `ADD $t4, $t1, $t2`       |                                           |
| EDE  | `ADD $t4, $t2, $t3`       | Si la 2陋 instrucci贸n ocurre primero       |
|      | `ADD $t4, $t1, $t2`       |                                           |

<p align="center"> <img src="img/image27.png" alt=""> </p> 


### An谩lisis del problema

#### Primera instrucci贸n: `ADD $t1, $t2, $t3`
- Escribe el resultado en `$t1` al final de la etapa WB (C5).

#### Segunda instrucci贸n: `ADD $t4, $t1, $t2`
- Intenta leer `$t1` durante la etapa ID (C3), pero `$t1` a煤n no est谩 disponible porque no se ha escrito en el registro.

---

### Soluciones para evitar este riesgo

#### T茅cnica de forwarding (reenv铆o)
1. **Descripci贸n**:  
   Utilizar bypass o forwarding en el hardware para reenviar el resultado de la etapa EX de la primera instrucci贸n directamente a la etapa ID o EX de la segunda, sin esperar a que el resultado sea escrito en el registro.

2. **Implementaci贸n en este caso**:  
   - El resultado de la etapa EX de la primera instrucci贸n (C3) puede ser enviado directamente como entrada para la etapa EX de la segunda instrucci贸n (C4).

#### Ventajas
- La t茅cnica de forwarding es la m谩s eficiente, ya que evita la p茅rdida de ciclos de reloj innecesarios.
- Sin embargo, **requiere soporte en el hardware de la segmentaci贸n**.

### Implementaci贸n

NOTA: Cada registro tiene su valor igual al index: 

```assembly 
add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
add $a0, $a1, $a2 -> 000000 00101 00110 00100 00000 100000  -> 0x00A62020 -> 10887200
add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
add $t4, $t1, $t2 -> 000000 01001 01010 01100 00000 100000  -> 0X012A6020 -> 19554336 
add $t0, $t1, $t2 -> 000000 01001 01010 01000 00000 100000  -> 0x012A4020 -> 19546144
add $t0, $t1, $t2 -> 000000 01001 01010 01000 00000 100000  -> 0x012A4020 -> 19546144
add $t0, $t1, $t2 -> 000000 01001 01010 01000 00000 100000  -> 0x012A4020 -> 19546144
add $t0, $t1, $t2 -> 000000 01001 01010 01000 00000 100000  -> 0x012A4020 -> 19546144
add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
add $t2, $t0, $t3 -> 000000 01000 01011 01010 00000 100000  -> 0x010B5020 -> 17518624
add $t4, $t1, $t2 -> 000000 01001 01010 01100 00000 100000  -> 0X012A6020 -> 19554336 
```

#### Desglose


| Instrucci贸n           | Registro final (Decimal) | Calculo                              |
|------------------------|-------|------------------------------------------|
| add $s1, $s2, $s3     | (08)  | s1 = 18d + 19d = 37d = 25h              |
| add $a0, $a1, $a2     | (04)  | a0 = 05d + 06d = 11d = 0bh              |
| add $t1, $t2, $t3     | (09)  | t1 = 10d + 11d = 21d = 15h              |
| add $t4, $t1, $t2     | (12)  | t4 = 21d + 10d = 31d = 1Fh              |
| add $t0, $t1, $t2     | (08)  | t0 = 21d + 10d = 31d = 1Fh              |
| add $t0, $t1, $t2     | (08)  | t0 = 21d + 10d = 31d = 1Fh              |
| add $t0, $t1, $t2     | (08)  | t0 = 21d + 10d = 31d = 1Fh              |
| add $t0, $t1, $t2     | (08)  | t0 = 21d + 10d = 31d = 1Fh              |
| add $t1, $t2, $t3     | (09)  | t1 = 10d + 11d = 21d = 15h              |
| add $t2, $t0, $t3     | (10)  | t2 = 31d + 11d = 42d = 2Ah              |
| add $t4, $t1, $t2     | (12)  | t4 = 21d + 42d = 63d = 3Fh              |

<p align="center"> <img src="img/image28.png" alt=""> </p>

#### Interpretaci贸n temporal del hazard

<p align="center"> <img src="img/image29.png" alt=""> </p>


### Caso E: Load-Use Hazard

Cuando una instrucci贸n `LW` es seguida por una instrucci贸n de tipo `R`, es necesario cortocircuitar la salida de la memoria (de la instrucci贸n `LW`) con la entrada de la ALU (de la segunda instrucci贸n).

Para realizar este control, la Unidad de Cortocircuito (FORWARD) necesita la siguiente informaci贸n, que se almacena en los registros de segmento hasta la etapa `EX`:

- El registro que se escribe en la instrucci贸n anterior (`rd` en el tipo `R`, y `rt` en el tipo `I`).
- Los registros que se leen en la nueva instrucci贸n (`rs` y `rt`).
- La se帽al de control `Write_Reg`, que indica si la instrucci贸n va a escribir en un registro (es decir, si es de tipo `R` o tipo `I` como `LW`).

Como se puede observar, incluso adelantando el resultado mediante la anticipaci贸n de resultados (*forwarding*), existe una dependencia hacia atr谩s en el tiempo entre la primera y la segunda instrucci贸n.

En el caso de la instrucci贸n `LW r1, 0(r2)`, el valor de `r1` no estar谩 disponible hasta la cuarta etapa (`MEM`), ya que el dato se obtiene de la memoria. Sin embargo, la segunda instrucci贸n, que depende de ese dato, lo necesitar谩 en su segunda etapa (`EX`).

Este tipo de dependencia no puede ser resuelto por la Unidad de Cortocircuito, ya que el dato a煤n no ha sido recuperado de la memoria cuando la segunda instrucci贸n lo requiere. Como resultado, la segunda instrucci贸n deber谩 *ESPERAR* un ciclo de reloj antes de poder continuar su ejecuci贸n. Esta espera se conoce como **stall** o **burbuja**, y es necesaria para evitar la lectura de datos incorrectos.

### Soluci贸n

Adem谩s de una unidad de anticipaci贸n de datos (*FORWARD*), es necesaria una **Unidad de Detecci贸n de Riesgos** (*HAZARD*). 

Esta unidad debe operar durante la etapa `ID`, de manera que pueda insertar un bloqueo entre una instrucci贸n de tipo `load` y la instrucci贸n que dependa de su resultado.

El control para la detecci贸n de riesgos en el caso de una instrucci贸n `load` se realiza evaluando las siguientes condiciones:

1. La se帽al de control `memRead` de la instrucci贸n anterior.
2. El registro `rt` de la instrucci贸n anterior, que indica d贸nde se almacena el resultado de la instrucci贸n `load`.
3. Los registros `rs` y `rt` de la instrucci贸n actual (en la etapa `ID`).



             


### Implementaci贸n


```assembly 
lw s2, 16(s3)  -> 0x8E520010 -> 10001110011100100000000000010000 -> 2389835792  -> s2 = 10d (16d nivel 5)
add v1,s2,v0   -> 0x02421820 -> 00100100001000011000001000000000 -> 37885984    -> v1 = 12d (v0 = 2h)
```

<p align="center"> <img src="img/image30.png" alt=""> </p>


<p align="center"> <img src="img/image31.png" alt=""> </p>



<p align="center"> <img src="img/image32.png" alt=""> </p>






### Caso F: Riesgos, LOAD y STORE

Con $v0=2d y $t0=8d (inicial)

```assembly 
add s3 , v0 , v0    -> 0x00429820 -> 00000000010000101001100000100000 -> 4364320     -> s3 = 2d + 2d = 4d
lw  s2 , 16(s3)     -> 0x8E520010 -> 10001110011100100000000000010000 -> 2389835792  -> s2 = 10d (16d nivel 5)
sw  s3 , 14(s2)     -> 0xAE53000E -> 10101110010100110000000000001110 -> 2924675086  -> nivel 6 = 4d 
lw  $t1 , 16($t0)   -> 0x8D090010 -> 10001101000010010000000000010000 -> 2366177296  -> t1 = 8d 
add $v0 , $s3 , $s2 -> 0x02721020 -> 00000010011100100001000000100000 -> 41029664    -> v0 = 14d
add $t2 , $t1 , $v0 -> 0x1225020  -> 00000001001000100101000000100000 -> 19025952    -> t2 = 22d = 16h
```
#### Interpretaci贸n

<p align="center"> <img src="img/image33.png" alt=""> </p>

#### Resultado

<p align="center"> <img src="img/image34.png" alt=""> </p>

## Avance III: Jumps

Lo que diferencia a un computador de una calculadora simple es su capacidad para tomar decisiones. En este avance, el objetivo es implementar un procesador MIPS que d茅 continuidad al avance II, incorporando la capacidad de realizar operaciones que afecten al contador de programa (PC) y gestionando los riesgos de control asociados.

### Caso G: J



Las instrucciones de tipo **J (jump)** en MIPS tienen el siguiente formato binario de **32 bits**:  

 **Reglas importantes sobre la direcci贸n de salto (`target address`)**:  
1. La CPU de MIPS **trunca** los **2 bits menos significativos** de la direcci贸n (`PC`), ya que las instrucciones en MIPS **siempre est谩n alineadas a 4 bytes**.  
2. El `target address` en la instrucci贸n `j` **no es la direcci贸n absoluta**, sino que representa los **26 bits superiores** de la direcci贸n **dividida por 4**.  
3. La direcci贸n real de salto se reconstruye en la ejecuci贸n as铆:  

   `Jump Address = (PC[31:28] << 28) | (target address << 2)`

Como en este caso el salto es dentro del mismo segmento, no nos preocupamos por `PC[31:28]`.



####  C谩lculo de la direcci贸n de salto para `j 00011000` (PC = 24)

| Paso | Descripci贸n | Resultado |
|------|------------|-----------|
| 1锔  | Direcci贸n objetivo en decimal | `PC = 24 (decimal)` |
| 2锔  | Dividimos por 4 | `24 / 4 = 6` |
| 3锔  | Convertimos `6` a binario en 26 bits | `00000000000000000000000110` |
| 4锔  | Juntamos con el opcode de `j` (`000010`) | `000010 00000000000000000000000110` |
| 5锔  | Convertimos a hexadecimal | **`0x08000006`** |



####  **Conclusi贸n**  
- **La raz贸n por la que usamos `110` (6 en binario) es porque MIPS almacena la direcci贸n de salto divida entre 4 en la instrucci贸n J**.
- **Esto se debe a que las direcciones en MIPS est谩n alineadas a 4 bytes, por lo que los dos bits menos significativos son siempre `00` y no se almacenan en la instrucci贸n**.
- **El procesador reconstruye la direcci贸n real multiplicando el `target address` por 4 durante la ejecuci贸n**.

Ahora, la cuesti贸n es la siguiente: cuando la instrucci贸n *jump* llega a la etapa **ID**,  
en ese instante se carga la siguiente instrucci贸n secuencial (**PC + 4**).  

Sin embargo, esta **NO** es la instrucci贸n correcta,  
ya que la ejecuci贸n deber铆a continuar con la instrucci贸n ubicada en la direcci贸n de destino del salto.  

Esto introduce un nuevo tipo de *hazard*: el **riesgo de control**.


#### Manejo de los Riesgos de Control

El **riesgo de control** ocurre cuando la instrucci贸n en curso no puede ejecutarse en el ciclo de reloj adecuado  
porque la instrucci贸n que ha sido buscada no es la que se requer铆a.  

En otras palabras, el flujo de direcciones de instrucciones no es el que el *pipeline* esperaba.  

La opci贸n para manejar los riesgos de control (solo para *JUMP*) es **bloquear o detener el pipeline** (*stall*)  
hasta que se determine cu谩l ser谩 la siguiente instrucci贸n que debe leerse en la memoria durante la etapa **IF**.  


Supongamos el siguiente Set de instrucciones:






```assembly 
PC                 |   Instrucci贸n   
00000000                add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
00000100                add $a0, $a1, $a2 -> 000000 00101 00110 00100 00000 100000  -> 0x00A62020 -> 10887200
00001000                j 00011000        -> 000010 00000 00000 00000 00000 000110  -> 0x08000006 -> 134217752
00001100                add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
00010000                add $t2, $t3, $t4 -> 000000 01011 01100 01010 00000 100000  -> 0X016C5020 -> 23875616 
00010100                add $t3, $t4, $t5 -> 000000 01100 01101 01011 00000 100000  -> 0X018D5820 -> 26040352
00011000                add $t4, $t5, $t6 -> 000000 01101 01110 01100 00000 100000  -> 0x01AE6020 -> 28205088
00100000                add $t5, $t1, $t2 -> 000000 01001 01010 01101 00000 100000  -> 0X012A6820 -> 19556384 
```

#### Interpretaci贸n

<p align="center"> <img src="img/image35.png" alt=""> </p>



##### PROBLEMA 锔

Claramente, el inconveniente surge en el momento en que se ejecuta la instrucci贸n:  
`IF_instruction = j 00011000`. Cuando esta instrucci贸n avanza a la etapa **ID**, se contin煤a con la ejecuci贸n de la siguiente instrucci贸n como si el salto (*JUMP*) no existiera. Por ejemplo, la instrucci贸n `add $t1, $t2, $t3` se ejecutar铆a inmediatamente despu茅s del salto, ya que el control no detecta el cambio de flujo hasta la etapa **ID**. Este comportamiento puede representarse de la siguiente manera:

<p align="center"> <img src="img/image36.png" alt=""> </p>


##### SOLUCIN   

Incorporar en `Hazard.v` la se帽al **Flush** para limpiar los registros de segmento **IFID**,  
permitiendo as铆 introducir un *stall* de un solo ciclo.

<p align="center"> <img src="img/image37.png" alt=""> </p>

#### Resultado

<p align="center"> <img src="img/image38.png" alt=""> </p>


### Caso H: Jal

#### `jal dir`: Jump and Link

Salta a ejecutar la instrucci贸n cuya direcci贸n est谩 etiquetada por `dir`, y enlaza (guarda la direcci贸n de la siguiente instrucci贸n en el registro `$ra`).

<p align="center"> <img src="img/image39.png" alt=""> </p>


Al ejecutar la instrucci贸n `jal dir`, en el registro `$ra` se guarda la direcci贸n de la siguiente instrucci贸n y luego salta a ejecutar las instrucciones en la direcci贸n etiquetada como `dir`. 

Si al final de ese bloque se encuentra la instrucci贸n `jr $ra`, el programa retornar谩 a la direcci贸n almacenada en `$ra`, continuando la ejecuci贸n desde la instrucci贸n siguiente a `jal`.

Supongamos el siguiente Set de instrucciones:

```assembly 
PC                 |   Instrucci贸n   
00000000                add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
00000100                add $a0, $a1, $a2 -> 000000 00101 00110 00100 00000 100000  -> 0x00A62020 -> 10887200
00001000                jal 00011000      -> 000011 00000 00000 00000 00000 000110  -> 0x0C000006 -> 201326598
00001100                add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
00010000                add $t2, $t3, $t4 -> 000000 01011 01100 01010 00000 100000  -> 0X016C5020 -> 23875616 
00010100                add $t3, $t4, $t5 -> 000000 01100 01101 01011 00000 100000  -> 0X018D5820 -> 26040352
00011000                add $t4, $t5, $t6 -> 000000 01101 01110 01100 00000 100000  -> 0x01AE6020 -> 28205088
00100000                add $t5, $t1, $t2 -> 000000 01001 01010 01101 00000 100000  -> 0X012A6820 -> 19556384
```

#### Interpretaci贸n

<p align="center"> <img src="img/image40.png" alt=""> </p>

#### Resultado

<p align="center"> <img src="img/image41.png" alt=""> </p>

### Caso I: JR


La instrucci贸n `jr $t0` (Jump Register) salta a la direcci贸n almacenada en el registro `$t0` ($t0 = b11000 = 18h). Es decir, la ejecuci贸n del programa continuar谩 desde la direcci贸n contenida en `$t0`.


A continuaci贸n, se muestra un c贸digo de ejemplo con las direcciones de memoria correspondientes:

```assembly
0x00000000  li $t0, 0x00000018  # Cargar en $t0 la direcci贸n 0x00000018
0x00000004  instrucci贸n1
0x00000008  instrucci贸n2
0x0000000c  jr $t0             # Saltar a la direcci贸n en $t0 (0x00000018)
0x00000010  instrucci贸n3       # No se ejecuta
0x00000014  instrucci贸n4       # No se ejecuta
0x00000018  instrucci贸n5       # Se ejecuta despu茅s del salto
0x0000001c  instrucci贸n6
0x00000020  instrucci贸n7
```


Durante la ejecuci贸n de este c贸digo:
- Se ejecutan todas las instrucciones hasta la instrucci贸n `jr $t0`.
- La instrucci贸n `jr $t0` hace que el programa salte a la direcci贸n contenida en `$t0` (0x00000018).
- Las instrucciones en 0x00000000 y 0x00000014 no se ejecutan.
- La ejecuci贸n contin煤a desde 0x00000018 en adelante.


```assembly 
PC                 |   Instrucci贸n   
00000000                add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
00000100                add $a0, $a1, $a2 -> 000000 00101 00110 00100 00000 100000  -> 0x00A62020 -> 10887200
00001000                jr  $t8           -> 000000 11000 00000 00000 00000 001000  -> 0x3000008  -> 50331656
00001100                add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
00010000                add $t2, $t3, $t4 -> 000000 01011 01100 01010 00000 100000  -> 0X016C5020 -> 23875616 
00010100                add $t3, $t4, $t5 -> 000000 01100 01101 01011 00000 100000  -> 0X018D5820 -> 26040352
00011000                add $t4, $t5, $t6 -> 000000 01101 01110 01100 00000 100000  -> 0x01AE6020 -> 28205088
00100000                add $t5, $t1, $t2 -> 000000 01001 01010 01101 00000 100000  -> 0X012A6820 -> 19556384 
```
#### Interpretaci贸n

<p align="center"> <img src="img/image42.png" alt=""> </p>


#### Resultado

<p align="center"> <img src="img/image43.png" alt=""> </p>



### Caso J: JALR

 VER **Patterson, D. A., & Hennessy, J. L.**  
*Estructura y Dise帽o: La Interfaz Hardware/Software* (4陋 ed.). Consultar p谩gina **866**.

<p align="center"> <img src="img/image59.png" alt=""> </p>

 Si no se especifica **`rd`**, por defecto se usa **`$31`** (**`$ra`**, registro de retorno).  


**NOTA:** JR y JALR son operaciones de formato R. Pero JAL no lo es.

```assembly 
PC                 |   Instrucci贸n   
00000000                add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
00000100                add $a0, $a1, $a2 -> 000000 00101 00110 00100 00000 100000  -> 0x00A62020 -> 10887200
00001000                jalr $t8          -> 000000 11000 00000 11111 00000 001001  -> 0x300F809  -> 50395145
   //                   jalr $t8,$s0      -> 000000 11000 00000 10000 00000 001001  -> 0x3008009  -> 50364425
   //                   jalr $t8,$a1      -> 000000 11000 00000 00101 00000 001001  -> 0x3002809  -> 50341897
00001100                add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
00010000                add $t2, $t3, $t4 -> 000000 01011 01100 01010 00000 100000  -> 0X016C5020 -> 23875616 
00010100                add $t3, $t4, $t5 -> 000000 01100 01101 01011 00000 100000  -> 0X018D5820 -> 26040352
00011000                add $t4, $t5, $t6 -> 000000 01101 01110 01100 00000 100000  -> 0x01AE6020 -> 28205088
00100000                add $t5, $t1, $t2 -> 000000 01001 01010 01101 00000 100000  -> 0X012A6820 -> 19556384 
```

<p align="center"> <img src="img/image60.png" alt=""> </p>


### Caso K: JR con Riesgo de Datos

En este caso, el **JR** est谩 intentando leer un registro que est谩 siendo modificado por una instrucci贸n que se ejecuta en las etapas **EX** (Execution) o **MEM** (Memory), como las instrucciones **JAL** o **LW**. Esto genera una dependencia de control o de datos que debe resolverse mediante el control de **stall** (retraso) y **flush** (descartar) para asegurar que las instrucciones se ejecuten correctamente, evitando la lectura o escritura de datos incorrectos.

La soluci贸n a este problema consiste en colocar la nueva condici贸n de dependencia en el m贸dulo `hazard.v`, lo que permite controlar el flujo y la ejecuci贸n de las instrucciones de manera adecuada.


```assembly 
PC                 |   Instrucci贸n   
00000000                add $s1, $s2, $s3 -> 000000 10010 10011 10001 00000 100000  -> 0x02538820 -> 39028768
00000100                add $v0, $t2, $t6 -> 000000 01010 01110 00010 00000 100000  -> 0x00A62020 -> 21893152
00001000                jr  $v0           -> 000000 00010 00000 00000 00000 001000  -> 0x3000008  -> 4194312
00001100                add $t1, $t2, $t3 -> 000000 01010 01011 01001 00000 100000  -> 0X014B4820 -> 21710880
00010000                add $t2, $t3, $t4 -> 000000 01011 01100 01010 00000 100000  -> 0X016C5020 -> 23875616 
00010100                add $t3, $t4, $t5 -> 000000 01100 01101 01011 00000 100000  -> 0X018D5820 -> 26040352
00011000                add $t4, $t5, $t6 -> 000000 01101 01110 01100 00000 100000  -> 0x01AE6020 -> 28205088
00100000                add $t5, $t1, $t2 -> 000000 01001 01010 01101 00000 100000  -> 0X012A6820 -> 19556384 
```


#### Interpretaci贸n

<p align="center"> <img src="img/image61.png" alt=""> </p>


#### Resultado

<p align="center"> <img src="img/image62.png" alt=""> </p>



## Avance IV: Branch

En la arquitectura **MIPS**, las instrucciones de tipo *branch* (saltos condicionales) permiten modificar el flujo de ejecuci贸n del programa en funci贸n de una condici贸n. Estas instrucciones se clasifican en diferentes categor铆as seg煤n el tipo de comparaci贸n que realizan.

Para este avance, nos enfocaremos en las instrucciones de *comparaci贸n de igualdad y desigualdad*, que son:

- **BEQ** (*Branch if Equal*): Realiza un salto si dos registros contienen el mismo valor.
- **BNE** (*Branch if Not Equal*): Realiza un salto si dos registros contienen valores diferentes.

El objetivo es implementar el funcionamiento de estas instrucciones dentro de **MIPS**, continuando con el **Avance III** y solucionando los riesgos de control respectivos a los *branch*.



###  Riesgo de Control

El riesgo de control surge de la necesidad de tomar una decisi贸n basada en los resultados de una instrucci贸n mientras otras a煤n se est谩n ejecutando.

Existen dos soluciones para mitigar estos riesgos:

#### 1锔 Bloqueo (*Stall*)

Consiste en operar de manera secuencial hasta que la primera carga est茅 lista, repitiendo el proceso hasta alcanzar la ejecuci贸n correcta.  
Esta t茅cnica fue implementada en el **Avance III** para la instrucci贸n **JUMP**.  

Sin embargo, para el caso de los *branch*, se implementar谩 una soluci贸n m谩s 贸ptima.

#### 2锔 Predicci贸n de Saltos

Cuando la predicci贸n es acertada, el rendimiento del *pipeline* no se ve afectado. Sin embargo, si la predicci贸n falla, se deben descartar las instrucciones err贸neas y rehacer la ejecuci贸n.

Las computadoras modernas utilizan la **predicci贸n de saltos** para optimizar la ejecuci贸n.  
Una estrategia sencilla es predecir que el salto *no ser谩 tomado*. Si la predicci贸n es correcta, el *pipeline* opera a m谩xima velocidad.

Consulta el documento [BRANCH_PREDICTION.md](DOC/BRANCH_PREDICTION.md) para el respaldo te贸rico.  
