Fitter report for RISC2
Tue Nov 29 21:01:23 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 29 21:01:23 2016       ;
; Quartus Prime Version              ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                      ; RISC2                                       ;
; Top-level Entity Name              ; RISC2                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 9,031 / 22,320 ( 40 % )                     ;
;     Total combinational functions  ; 5,630 / 22,320 ( 25 % )                     ;
;     Dedicated logic registers      ; 6,683 / 22,320 ( 30 % )                     ;
; Total registers                    ; 6683                                        ;
; Total pins                         ; 3 / 154 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 280,576 / 608,256 ( 46 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.7%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; x        ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12477 ) ; 0.00 % ( 0 / 12477 )       ; 0.00 % ( 0 / 12477 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12477 ) ; 0.00 % ( 0 / 12477 )       ; 0.00 % ( 0 / 12477 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9311 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 212 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2944 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/virtualgod/Altera/RISC2/output_files/RISC2.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,031 / 22,320 ( 40 % )    ;
;     -- Combinational with no register       ; 2348                       ;
;     -- Register only                        ; 3401                       ;
;     -- Combinational with a register        ; 3282                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4304                       ;
;     -- 3 input functions                    ; 874                        ;
;     -- <=2 input functions                  ; 452                        ;
;     -- Register only                        ; 3401                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5490                       ;
;     -- arithmetic mode                      ; 140                        ;
;                                             ;                            ;
; Total registers*                            ; 6,683 / 23,018 ( 29 % )    ;
;     -- Dedicated logic registers            ; 6,683 / 22,320 ( 30 % )    ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 852 / 1,395 ( 61 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 3 / 154 ( 2 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M9Ks                                        ; 35 / 66 ( 53 % )           ;
; Total block memory bits                     ; 280,576 / 608,256 ( 46 % ) ;
; Total block memory implementation bits      ; 322,560 / 608,256 ( 53 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 3 / 20 ( 15 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 18.5% / 17.2% / 20.2%      ;
; Peak interconnect usage (total/H/V)         ; 52.4% / 49.0% / 57.3%      ;
; Maximum fan-out                             ; 5872                       ;
; Highest non-global fan-out                  ; 537                        ;
; Total fan-out                               ; 43317                      ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                   ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                             ;                       ;                       ;                                ;                                ;
; Total logic elements                        ; 6731 / 22320 ( 30 % ) ; 145 / 22320 ( < 1 % ) ; 2155 / 22320 ( 10 % )          ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 2134                  ; 55                    ; 159                            ; 0                              ;
;     -- Register only                        ; 2035                  ; 23                    ; 1343                           ; 0                              ;
;     -- Combinational with a register        ; 2562                  ; 67                    ; 653                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 3832                  ; 50                    ; 422                            ; 0                              ;
;     -- 3 input functions                    ; 593                   ; 36                    ; 245                            ; 0                              ;
;     -- <=2 input functions                  ; 271                   ; 36                    ; 145                            ; 0                              ;
;     -- Register only                        ; 2035                  ; 23                    ; 1343                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;                                ;
;     -- normal mode                          ; 4650                  ; 114                   ; 726                            ; 0                              ;
;     -- arithmetic mode                      ; 46                    ; 8                     ; 86                             ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total registers                             ; 4597                  ; 90                    ; 1996                           ; 0                              ;
;     -- Dedicated logic registers            ; 4597 / 22320 ( 21 % ) ; 90 / 22320 ( < 1 % )  ; 1996 / 22320 ( 9 % )           ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 670 / 1395 ( 48 % )   ; 14 / 1395 ( 1 % )     ; 200 / 1395 ( 14 % )            ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 3                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                     ; 280576                         ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                     ; 322560                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 35 / 66 ( 53 % )               ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;                                ;
; Connections                                 ;                       ;                       ;                                ;                                ;
;     -- Input Connections                    ; 1                     ; 133                   ; 2551                           ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 100                   ; 2132                           ; 0                              ;
;     -- Output Connections                   ; 2467                  ; 184                   ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 256                   ; 183                   ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;                                ;
;     -- Total Connections                    ; 34844                 ; 874                   ; 10282                          ; 5                              ;
;     -- Registered Connections               ; 6522                  ; 626                   ; 6074                           ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; External Connections                        ;                       ;                       ;                                ;                                ;
;     -- Top                                  ; 0                     ; 122                   ; 2346                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 122                   ; 20                    ; 175                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 2346                  ; 175                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;                                ;
;     -- Input Ports                          ; 5                     ; 44                    ; 479                            ; 0                              ;
;     -- Output Ports                         ; 2                     ; 62                    ; 289                            ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 110                            ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 28                    ; 275                            ; 0                              ;
;                                             ;                       ;                       ;                                ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 17                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 24                    ; 140                            ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 29                    ; 154                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 29                    ; 277                            ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk  ; R8    ; 3        ; 27           ; 0            ; 21           ; 5873                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst  ; J15   ; 5        ; 53           ; 14           ; 0            ; 430                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; x    ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; rst                     ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1          ; Use as regular IO        ; x                       ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 20 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 1 / 18 ( 6 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 24 ( 4 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; x                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |RISC2                                                                                                                                  ; 9031 (3)    ; 6683 (0)                  ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 3    ; 0            ; 2348 (3)     ; 3401 (0)          ; 3282 (0)         ; |RISC2                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |Data_Hazard_Detector:dh|                                                                                                            ; 213 (213)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 212 (212)    ; 0 (0)             ; 1 (1)            ; |RISC2|Data_Hazard_Detector:dh                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |Datapath_RISC:dp|                                                                                                                   ; 6391 (507)  ; 4596 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1795 (507)   ; 2035 (0)          ; 2561 (66)        ; |RISC2|Datapath_RISC:dp                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |PE:pr1_enc|                                                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |RISC2|Datapath_RISC:dp|PE:pr1_enc                                                                                                                                                                                                                                                                                                                ; work         ;
;       |PE:pr2_enc|                                                                                                                      ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |RISC2|Datapath_RISC:dp|PE:pr2_enc                                                                                                                                                                                                                                                                                                                ; work         ;
;       |alu:op2_alu|                                                                                                                     ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |RISC2|Datapath_RISC:dp|alu:op2_alu                                                                                                                                                                                                                                                                                                               ; work         ;
;       |alu:op_alu|                                                                                                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |RISC2|Datapath_RISC:dp|alu:op_alu                                                                                                                                                                                                                                                                                                                ; work         ;
;       |dataMemory:data_mem|                                                                                                             ; 5013 (5013) ; 4096 (4096)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 917 (917)    ; 1971 (1971)       ; 2125 (2125)      ; |RISC2|Datapath_RISC:dp|dataMemory:data_mem                                                                                                                                                                                                                                                                                                       ; work         ;
;       |dataRegister:ir_fd|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:ir_fd                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:irdr|                                                                                                               ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:irdr                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:irem|                                                                                                               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |RISC2|Datapath_RISC:dp|dataRegister:irem                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:irmw|                                                                                                               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |RISC2|Datapath_RISC:dp|dataRegister:irmw                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:irre|                                                                                                               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |RISC2|Datapath_RISC:dp|dataRegister:irre                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:pc_dr|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pc_dr                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:pc_em2|                                                                                                             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pc_em2                                                                                                                                                                                                                                                                                                       ; work         ;
;       |dataRegister:pc_fd|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pc_fd                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:pc_mw2|                                                                                                             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pc_mw2                                                                                                                                                                                                                                                                                                       ; work         ;
;       |dataRegister:pc_mw|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pc_mw                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:pcem|                                                                                                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pcem                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:pcre|                                                                                                               ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:pcre                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:t1re|                                                                                                               ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t1re                                                                                                                                                                                                                                                                                                         ; work         ;
;       |dataRegister:t2_em|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t2_em                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t2_mw|                                                                                                              ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t2_mw                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t2_re|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t2_re                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t3_dr|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t3_dr                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t3_em|                                                                                                              ; 184 (184)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 0 (0)             ; 17 (17)          ; |RISC2|Datapath_RISC:dp|dataRegister:t3_em                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t3_mw|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t3_mw                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t3_re|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t3_re                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t4_em|                                                                                                              ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t4_em                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t4_mW|                                                                                                              ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t4_mW                                                                                                                                                                                                                                                                                                        ; work         ;
;       |dataRegister:t4re|                                                                                                               ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|dataRegister:t4re                                                                                                                                                                                                                                                                                                         ; work         ;
;       |flipFlop:CReg|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:CReg                                                                                                                                                                                                                                                                                                             ; work         ;
;       |flipFlop:Z1Reg|                                                                                                                  ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:Z1Reg                                                                                                                                                                                                                                                                                                            ; work         ;
;       |flipFlop:ZReg|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:ZReg                                                                                                                                                                                                                                                                                                             ; work         ;
;       |flipFlop:ncdr|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:ncdr                                                                                                                                                                                                                                                                                                             ; work         ;
;       |flipFlop:ncem|                                                                                                                   ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:ncem                                                                                                                                                                                                                                                                                                             ; work         ;
;       |flipFlop:ncmw|                                                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:ncmw                                                                                                                                                                                                                                                                                                             ; work         ;
;       |flipFlop:ncre|                                                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |RISC2|Datapath_RISC:dp|flipFlop:ncre                                                                                                                                                                                                                                                                                                             ; work         ;
;       |instrMemory:instr_mem|                                                                                                           ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 16 (16)          ; |RISC2|Datapath_RISC:dp|instrMemory:instr_mem                                                                                                                                                                                                                                                                                                     ; work         ;
;       |regFile:rf|                                                                                                                      ; 151 (151)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 64 (64)           ; 64 (64)          ; |RISC2|Datapath_RISC:dp|regFile:rf                                                                                                                                                                                                                                                                                                                ; work         ;
;    |controlHazard:ch|                                                                                                                   ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; |RISC2|controlHazard:ch                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |decode:d|                                                                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |RISC2|decode:d                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |execute:e|                                                                                                                          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |RISC2|execute:e                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |fetch:f|                                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |RISC2|fetch:f                                                                                                                                                                                                                                                                                                                                    ; work         ;
;    |memAccess:m|                                                                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |RISC2|memAccess:m                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |regRead:r|                                                                                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |RISC2|regRead:r                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |regWrite:w|                                                                                                                         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |RISC2|regWrite:w                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 145 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)       ; 23 (0)            ; 67 (0)           ; |RISC2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 144 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 23 (0)            ; 67 (0)           ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 144 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 23 (0)            ; 67 (0)           ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 144 (5)     ; 90 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (1)       ; 23 (3)            ; 67 (0)           ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 140 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 20 (0)            ; 67 (0)           ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 140 (99)    ; 85 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (40)      ; 20 (19)           ; 67 (41)          ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |RISC2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2155 (275)  ; 1996 (274)                ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (2)      ; 1343 (272)        ; 653 (0)          ; |RISC2|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1881 (0)    ; 1722 (0)                  ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)      ; 1071 (0)          ; 653 (0)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1881 (660)  ; 1722 (630)                ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (32)     ; 1071 (572)        ; 653 (57)         ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 72 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 47 (47)           ; 25 (0)           ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; work         ;
;                   |decode_dvf:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                   ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; work         ;
;                   |mux_rsc:auto_generated|                                                                                              ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_rsc:auto_generated                                                                                                                              ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; work         ;
;                |altsyncram_c424:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 280576      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c424:auto_generated                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 0 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 105 (105)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 16 (16)           ; 52 (52)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 747 (1)     ; 701 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 425 (0)           ; 277 (1)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 685 (0)     ; 685 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 411 (0)           ; 274 (0)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 411 (411)   ; 411 (411)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 407 (407)         ; 4 (4)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 278 (0)     ; 274 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 274 (0)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 57 (47)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 10 (0)            ; 2 (2)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 227 (11)    ; 208 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 0 (0)             ; 208 (0)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; work         ;
;                   |cntr_7ii:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7ii:auto_generated                                                             ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 11 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; work         ;
;                   |cntr_g9j:auto_generated|                                                                                             ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_g9j:auto_generated                                                                                      ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; work         ;
;                   |cntr_egi:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                            ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; work         ;
;                   |cntr_23j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                               ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 137 (137)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 137 (137)        ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |RISC2|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------+----------+---------------+---------------+-----------------------+-----+------+
; x    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; clk                                                                  ;                   ;         ;
; rst                                                                  ;                   ;         ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[14]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[13]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[12]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[11]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[10]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[9]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[8]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[7]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[12]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[13]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[14]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[15]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ncmw|Dout                           ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ncre|Dout                           ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[0]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[1]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:CReg|Dout                           ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[12]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[14]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[15]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[9]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[10]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[11]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[13]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[9]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[10]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[11]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[6]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[7]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[8]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[6]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[7]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[8]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ncdr|Dout                           ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[12]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[13]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[14]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[15]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[15]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[14]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[13]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[12]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[11]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[10]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[9]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[8]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[7]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[6]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[5]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[4]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[3]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[2]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[1]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcem|Dout[0]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[15]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[14]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[13]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[12]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[11]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[10]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[9]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[8]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[7]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[6]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[5]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[4]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[3]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[2]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[1]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[0]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[15]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[15]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[6]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[14]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[13]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[12]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[11]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[10]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[9]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[6]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[5]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[4]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[3]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[2]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[1]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_re|Dout[0]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:Z1Reg|Dout                          ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[3]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[4]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irre|Dout[5]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[0]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[1]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[2]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[3]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[4]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[5]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[6]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[9]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[10]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[11]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[12]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[13]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[14]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_em|Dout[15]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[3]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[4]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[5]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[0]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irem|Dout[1]                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[9]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[10]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[11]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[6]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[5]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[4]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[3]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[2]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[1]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:ir_fd|Dout[0]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[0]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[1]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[2]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[3]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[4]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[5]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[6]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[9]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[10]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[11]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[12]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[13]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[14]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_re|Dout[15]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[6]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[7]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[0]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[1]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[2]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[3]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[4]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[5]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[8]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[9]                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[10]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[11]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[12]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[13]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[14]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_fd|Dout[15]                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][0]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][1]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][2]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][3]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][4]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][5]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][6]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][7]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][8]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][9]                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][10]                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][11]                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][12]                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][13]                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][14]                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][15]                        ; 0                 ; 6       ;
;      - execute:e|T4_EM_En                                            ; 0                 ; 6       ;
;      - regWrite:w|stall_W~0                                          ; 0                 ; 6       ;
;      - memAccess:m|M13~0                                             ; 0                 ; 6       ;
;      - decode:d|IR_DR_En~1                                           ; 0                 ; 6       ;
;      - Datapath_RISC:dp|ZEff~10                                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pcre|Dout[13]~0                 ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~0                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~1                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~2                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~3                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[9]~2                 ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[13]~3                ; 0                 ; 6       ;
;      - regWrite:w|process_0~0                                        ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ncem|Dout~0                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~0                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~1                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~2                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~3                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~16                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~29                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~40                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~51                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~62                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~73                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~84                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~95                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~106                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~117                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~128                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~139                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~150                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~161                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~172                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_em|Dout~183                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ZReg|Dout~0                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~4                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~5                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~6                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~7                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~8                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~9                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~10                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~4                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~5                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~6                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~7                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~8                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~9                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~11                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~12                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~13                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~14                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~15                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irdr|Dout~16                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[7][3]~16                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~0                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout[10]~1                 ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~2                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~3                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~4                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~5                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~6                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~7                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~8                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~9                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~10                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~11                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~12                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~13                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~14                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~15                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t1re|Dout~16                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout[5]~26                 ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4re|Dout~32                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~10                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~11                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~12                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~17                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[2][7]~18                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[1][5]~19                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[0][3]~20                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[3][14]~21                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~19                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[4]~20                ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[5][10]~22                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[6][9]~23                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg[4][5]~24                      ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout[6]~2                 ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~1                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~25                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~21                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~1                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~1                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~2                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~22                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~2                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~2                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~26                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~27                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~28                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~23                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~29                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~24                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~25                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~30                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~31                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~26                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~32                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~33                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~34                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~35                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~36                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~37                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout~27                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~38                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_mw|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|regFile:rf|reg~39                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_mW|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~1                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~0                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout[0]~2                ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~3                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~2                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~4                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~5                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~6                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~7                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~8                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~9                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~10                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~11                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~12                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~13                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~14                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~15                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_dr|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~16                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_mw2|Dout~17                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~0                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~1                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~2                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~3                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~4                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~5                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~6                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~7                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~8                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~9                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t3_dr|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~13                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:irmw|Dout~14                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~10                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~11                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~12                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~13                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~14                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~15                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~16                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t2_mw|Dout~17                   ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~12                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~13                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~14                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~15                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~16                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~17                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~18                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~19                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~20                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~21                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~22                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~23                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~24                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~25                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~26                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout~27                  ; 0                 ; 6       ;
;      - Datapath_RISC:dp|flipFlop:ncre|Dout~3                         ; 0                 ; 6       ;
;      - Datapath_RISC:dp|Equal19~2                                    ; 0                 ; 6       ;
;      - Datapath_RISC:dp|Equal20~2                                    ; 0                 ; 6       ;
;      - execute:e|Alu_op~2                                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:t4_em|Dout[14]~28               ; 0                 ; 6       ;
;      - execute:e|M24[0]~5                                            ; 0                 ; 6       ;
;      - Datapath_RISC:dp|Equal2~6                                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|Equal2~7                                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|Equal2~8                                     ; 0                 ; 6       ;
;      - Datapath_RISC:dp|dataRegister:pc_em2|Dout[15]~28              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[136]~feeder    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[136]~feeder ; 0                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Datapath_RISC:dp|dataMemory:data_mem|ram~6843                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y9_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6845                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6847                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6849                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6851                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6853                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6855                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6857                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6859                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6861                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y8_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6863                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y9_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6865                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6867                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6869                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6871                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6873                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6875                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y13_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6876                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y22_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6877                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y22_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6878                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y22_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6879                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6880                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y13_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6881                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6882                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y12_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6883                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6884                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y13_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6885                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6886                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6887                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6888                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6889                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y19_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6890                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6892                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6893                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6894                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6895                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6896                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6897                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6898                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6899                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6900                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6901                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6902                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6903                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6904                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y19_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6905                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6906                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y20_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6907                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6909                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6910                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6911                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6912                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6913                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y12_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6914                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6915                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y19_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6916                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y19_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6917                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y15_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6918                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y15_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6919                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6920                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6921                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6922                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6923                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y15_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6924                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6926                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6927                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6928                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y24_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6929                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6931                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6932                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6933                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y12_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6934                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6936                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6937                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6938                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6939                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6941                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6942                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6943                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6944                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y19_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6945                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6946                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y12_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6947                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6948                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6949                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6950                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6951                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6952                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y19_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6953                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6954                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6955                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6956                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6957                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6958                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6959                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6960                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6961                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y22_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6962                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y23_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6963                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6964                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y23_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6965                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6966                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6967                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y12_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6968                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6969                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6970                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6971                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6972                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6973                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6974                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6975                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6976                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6977                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6978                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6979                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y19_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6980                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6981                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6982                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6983                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6984                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6985                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6986                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6987                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6988                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6989                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6990                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6991                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6992                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6994                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6995                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6996                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6997                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6998                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~6999                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7000                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7001                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7002                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y19_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7003                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7004                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7005                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7006                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7007                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7008                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7009                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7011                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7012                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7013                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7014                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7015                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y12_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7016                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7017                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7018                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7019                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7020                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7021                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y9_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7022                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7023                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y7_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7024                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7025                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7026                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7028                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7029                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7030                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7031                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7032                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y11_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7033                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y22_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7034                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7035                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7036                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7037                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7038                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7039                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7040                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7041                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7042                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y11_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7043                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7045                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7046                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y19_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7047                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7048                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7049                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7050                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7051                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7052                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7053                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7054                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7055                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7056                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7057                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7058                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7059                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y15_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7060                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7062                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y7_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7064                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7066                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7068                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7069                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7070                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y14_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7071                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7072                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7073                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7074                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y8_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7075                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7076                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7077                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y19_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7078                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7079                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7080                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7081                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7082                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7083                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7084                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7085                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7086                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7087                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7088                                                                                                                                                                                                                                                                                                               ; LCCOMB_X34_Y17_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7089                                                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y22_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7090                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7091                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7092                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7093                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7094                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7095                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7096                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7097                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7098                                                                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y16_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7099                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7100                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y21_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7101                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7102                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y18_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7103                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7104                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7105                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y14_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7106                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y17_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7107                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7108                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7109                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7110                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7111                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7112                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7113                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y14_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7114                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y19_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7115                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y18_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7116                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7117                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7118                                                                                                                                                                                                                                                                                                               ; LCCOMB_X38_Y7_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7119                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y14_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7120                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7121                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7122                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y16_N10 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7123                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7124                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7125                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y13_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7126                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7127                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y14_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataMemory:data_mem|ram~7128                                                                                                                                                                                                                                                                                                               ; LCCOMB_X31_Y13_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:irdr|Dout~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X8_Y6_N26   ; 80      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:pc_em2|Dout[15]~28                                                                                                                                                                                                                                                                                                            ; LCCOMB_X4_Y7_N26   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:pc_mw2|Dout[0]~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y9_N2    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:pcre|Dout[13]~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X8_Y8_N8    ; 63      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t1re|Dout[10]~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y3_N22  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t2_mw|Dout[6]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y6_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t3_em|Dout[3]~18                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y7_N28   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t4_em|Dout[4]~20                                                                                                                                                                                                                                                                                                              ; LCCOMB_X8_Y7_N22   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t4_em|Dout~5                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X7_Y7_N0    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t4re|Dout[5]~26                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y3_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|dataRegister:t4re|Dout~32                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y3_N28   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|flipFlop:ncdr|Dout                                                                                                                                                                                                                                                                                                                         ; FF_X8_Y6_N3        ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|process_0~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X7_Y11_N18  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[0][3]~20                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y11_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[1][5]~19                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y11_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[2][7]~18                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y11_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[3][14]~21                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y11_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[4][5]~24                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X7_Y11_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[5][10]~22                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y11_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[6][9]~23                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y11_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Datapath_RISC:dp|regFile:rf|reg[7][3]~16                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X10_Y9_N2   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 881     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y17_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                                                                         ; PIN_R8             ; 5872    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rst                                                                                                                                                                                                                                                                                                                                                         ; PIN_J15            ; 430     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X7_Y23_N5       ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X10_Y24_N22 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X10_Y24_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X10_Y24_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X9_Y24_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X7_Y23_N26  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X8_Y23_N17      ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X8_Y23_N15      ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X8_Y23_N30  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~15              ; LCCOMB_X7_Y23_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~18              ; LCCOMB_X9_Y24_N8   ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~17      ; LCCOMB_X6_Y24_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~13 ; LCCOMB_X7_Y24_N14  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~20 ; LCCOMB_X6_Y24_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X7_Y23_N31      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X8_Y22_N25      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X7_Y23_N11      ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X6_Y24_N9       ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]         ; FF_X6_Y24_N25      ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X8_Y22_N26  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X10_Y22_N25     ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X9_Y24_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X14_Y27_N2  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X14_Y27_N4  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X14_Y27_N17     ; 38      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X14_Y25_N14 ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X12_Y24_N0  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X12_Y24_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X8_Y24_N31      ; 686     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]~1                                                                                                                                                                                              ; LCCOMB_X12_Y23_N18 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X14_Y25_N20 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X14_Y25_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X18_Y27_N28 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X19_Y27_N24 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_7ii:auto_generated|counter_reg_bit[7]~0                                                         ; LCCOMB_X20_Y27_N30 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X18_Y27_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X19_Y25_N2  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X20_Y27_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                              ; LCCOMB_X16_Y23_N26 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                              ; LCCOMB_X16_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~5                                                                                                                                                                                                         ; LCCOMB_X16_Y23_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X11_Y25_N26 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~34                                                                                                                                                                                                                           ; LCCOMB_X12_Y24_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X12_Y24_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X12_Y24_N8  ; 436     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y17_N0 ; 881     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                                                   ; PIN_R8         ; 5872    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X8_Y24_N31  ; 686     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; Datapath_RISC:dp|Data_Mem_A[2]~5 ; 537     ;
; Datapath_RISC:dp|Data_Mem_A[3]~4 ; 537     ;
; Datapath_RISC:dp|Data_Mem_A[6]~3 ; 537     ;
; Datapath_RISC:dp|Data_Mem_A[7]~2 ; 537     ;
; Datapath_RISC:dp|Data_Mem_A[0]~7 ; 528     ;
; Datapath_RISC:dp|Data_Mem_A[1]~6 ; 528     ;
; Datapath_RISC:dp|Data_Mem_A[4]~1 ; 510     ;
; Datapath_RISC:dp|Data_Mem_A[5]~0 ; 510     ;
+----------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c424:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 137          ; 2048         ; 137          ; yes                    ; no                      ; yes                    ; no                      ; 280576 ; 2048                        ; 137                         ; 2048                        ; 137                         ; 280576              ; 35   ; None ; M9K_X33_Y27_N0, M9K_X33_Y29_N0, M9K_X22_Y29_N0, M9K_X33_Y26_N0, M9K_X22_Y27_N0, M9K_X22_Y28_N0, M9K_X33_Y23_N0, M9K_X22_Y23_N0, M9K_X33_Y20_N0, M9K_X22_Y20_N0, M9K_X22_Y24_N0, M9K_X22_Y22_N0, M9K_X33_Y13_N0, M9K_X33_Y15_N0, M9K_X33_Y16_N0, M9K_X33_Y18_N0, M9K_X22_Y17_N0, M9K_X33_Y21_N0, M9K_X33_Y19_N0, M9K_X22_Y26_N0, M9K_X22_Y12_N0, M9K_X22_Y11_N0, M9K_X22_Y13_N0, M9K_X22_Y16_N0, M9K_X22_Y25_N0, M9K_X22_Y19_N0, M9K_X22_Y18_N0, M9K_X22_Y21_N0, M9K_X22_Y10_N0, M9K_X22_Y15_N0, M9K_X33_Y10_N0, M9K_X22_Y14_N0, M9K_X33_Y11_N0, M9K_X33_Y12_N0, M9K_X33_Y24_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 14,730 / 71,559 ( 21 % ) ;
; C16 interconnects     ; 223 / 2,597 ( 9 % )      ;
; C4 interconnects      ; 9,343 / 46,848 ( 20 % )  ;
; Direct links          ; 941 / 71,559 ( 1 % )     ;
; Global clocks         ; 3 / 20 ( 15 % )          ;
; Local interconnects   ; 4,031 / 24,624 ( 16 % )  ;
; R24 interconnects     ; 282 / 2,496 ( 11 % )     ;
; R4 interconnects      ; 10,400 / 62,424 ( 17 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.60) ; Number of LABs  (Total = 852) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 42                            ;
; 2                                           ; 33                            ;
; 3                                           ; 32                            ;
; 4                                           ; 46                            ;
; 5                                           ; 52                            ;
; 6                                           ; 40                            ;
; 7                                           ; 14                            ;
; 8                                           ; 27                            ;
; 9                                           ; 18                            ;
; 10                                          ; 32                            ;
; 11                                          ; 46                            ;
; 12                                          ; 43                            ;
; 13                                          ; 82                            ;
; 14                                          ; 79                            ;
; 15                                          ; 103                           ;
; 16                                          ; 163                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.93) ; Number of LABs  (Total = 852) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 96                            ;
; 1 Clock                            ; 745                           ;
; 1 Clock enable                     ; 210                           ;
; 1 Sync. clear                      ; 33                            ;
; 1 Sync. load                       ; 8                             ;
; 2 Clock enables                    ; 487                           ;
; 2 Clocks                           ; 69                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.68) ; Number of LABs  (Total = 852) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 30                            ;
; 3                                            ; 14                            ;
; 4                                            ; 26                            ;
; 5                                            ; 24                            ;
; 6                                            ; 21                            ;
; 7                                            ; 23                            ;
; 8                                            ; 29                            ;
; 9                                            ; 23                            ;
; 10                                           ; 27                            ;
; 11                                           ; 22                            ;
; 12                                           ; 24                            ;
; 13                                           ; 24                            ;
; 14                                           ; 17                            ;
; 15                                           ; 32                            ;
; 16                                           ; 48                            ;
; 17                                           ; 32                            ;
; 18                                           ; 41                            ;
; 19                                           ; 29                            ;
; 20                                           ; 36                            ;
; 21                                           ; 21                            ;
; 22                                           ; 50                            ;
; 23                                           ; 27                            ;
; 24                                           ; 31                            ;
; 25                                           ; 41                            ;
; 26                                           ; 38                            ;
; 27                                           ; 36                            ;
; 28                                           ; 25                            ;
; 29                                           ; 20                            ;
; 30                                           ; 4                             ;
; 31                                           ; 4                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.42) ; Number of LABs  (Total = 852) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 75                            ;
; 2                                               ; 111                           ;
; 3                                               ; 122                           ;
; 4                                               ; 94                            ;
; 5                                               ; 59                            ;
; 6                                               ; 40                            ;
; 7                                               ; 35                            ;
; 8                                               ; 45                            ;
; 9                                               ; 33                            ;
; 10                                              ; 33                            ;
; 11                                              ; 49                            ;
; 12                                              ; 47                            ;
; 13                                              ; 39                            ;
; 14                                              ; 36                            ;
; 15                                              ; 13                            ;
; 16                                              ; 11                            ;
; 17                                              ; 1                             ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.26) ; Number of LABs  (Total = 852) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 21                            ;
; 3                                            ; 45                            ;
; 4                                            ; 27                            ;
; 5                                            ; 20                            ;
; 6                                            ; 24                            ;
; 7                                            ; 19                            ;
; 8                                            ; 29                            ;
; 9                                            ; 41                            ;
; 10                                           ; 41                            ;
; 11                                           ; 30                            ;
; 12                                           ; 42                            ;
; 13                                           ; 28                            ;
; 14                                           ; 37                            ;
; 15                                           ; 31                            ;
; 16                                           ; 29                            ;
; 17                                           ; 19                            ;
; 18                                           ; 30                            ;
; 19                                           ; 24                            ;
; 20                                           ; 36                            ;
; 21                                           ; 18                            ;
; 22                                           ; 31                            ;
; 23                                           ; 22                            ;
; 24                                           ; 17                            ;
; 25                                           ; 18                            ;
; 26                                           ; 20                            ;
; 27                                           ; 31                            ;
; 28                                           ; 20                            ;
; 29                                           ; 28                            ;
; 30                                           ; 20                            ;
; 31                                           ; 14                            ;
; 32                                           ; 11                            ;
; 33                                           ; 9                             ;
; 34                                           ; 9                             ;
; 35                                           ; 7                             ;
; 36                                           ; 2                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 3            ; 3            ; 0            ; 0            ; 7         ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 2            ; 1            ; 0            ; 2            ; 0            ; 0            ; 1            ; 0            ; 7         ; 7         ; 7         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 7            ; 4            ; 4            ; 7            ; 7            ; 0         ; 4            ; 7            ; 7            ; 7            ; 7            ; 7            ; 6            ; 7            ; 7            ; 7            ; 7            ; 5            ; 6            ; 7            ; 5            ; 7            ; 7            ; 6            ; 7            ; 0         ; 0         ; 0         ; 7            ; 7            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; x                   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rst                 ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "RISC2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'RISC2.out.sdc'
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Datapath_RISC:dp|dataRegister:irre|Dout[15] is being clocked by clk
Warning (332061): Virtual clock clk1 is never referenced in any input or output delay assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000         clk1
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /home/virtualgod/Altera/RISC2/RISC2.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node x~0 File: /home/virtualgod/Altera/RISC2/RISC2.vhd Line: 9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /home/virtualgod/Altera/15.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 852
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: /home/virtualgod/Altera/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /home/virtualgod/Altera/15.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 627
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 17% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 2.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1514 megabytes
    Info: Processing ended: Tue Nov 29 21:01:26 2016
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:53


