#ifndef STM32F446XX_H
#define STM32F446XX_H

/*
 * Memory Base Addresses
 */

#define ALIASMEM_BASE_ADDR				0x00000000U
#define FLASH_BASE_ADDR					0x08000000U
#define OPBYTES1_BASE_ADDR				0x1FFE0000U
#define SYSMEM_BASE_ADDR				0x1FFF0000U
#define OPBYTES2_BASE_ADDR				0x1FFFC000U
#define SRAM1_BASE_ADDR					0x20000000U
#define SRAM2_BASE_ADDR					0x2001C000U

/*
 * AHBx and APBx Bus Peripheral Base Addresses
 */

#define APB1_BASE_ADDR					0x40000000U
#define APB2_BASE_ADDR					0x40010000U
#define AHB1_BASE_ADDR					0x40020000U
#define AHB2_BASE_ADDR					0x50000000U
#define AHB3_BASE_ADDR					0x60000000U

/*
 * APB1 Peripherals Base Addresses
 */

#define TIM2_BASE_ADDR					(APB1_BASE_ADDR + 0x0000)
#define TIM3_BASE_ADDR					(APB1_BASE_ADDR + 0x0400)
#define TIM4_BASE_ADDR					(APB1_BASE_ADDR + 0x0800)
#define TIM5_BASE_ADDR					(APB1_BASE_ADDR + 0x0C00)
#define TIM6_BASE_ADDR					(APB1_BASE_ADDR + 0x1000)
#define TIM7_BASE_ADDR					(APB1_BASE_ADDR + 0x1400)
#define TIM12_BASE_ADDR					(APB1_BASE_ADDR + 0x1800)
#define TIM13_BASE_ADDR					(APB1_BASE_ADDR + 0x1C00)
#define TIM14_BASE_ADDR					(APB1_BASE_ADDR + 0x2000)

#define SPI2_BASE_ADDR					(APB1_BASE_ADDR + 0x3800)
#define SPI3_BASE_ADDR					(APB1_BASE_ADDR + 0x3C00)

#define USART2_BASE_ADDR				(APB1_BASE_ADDR + 0x4400)
#define USART3_BASE_ADDR				(APB1_BASE_ADDR + 0x4800)

#define UART4_BASE_ADDR					(APB1_BASE_ADDR + 0x4C00)
#define UART5_BASE_ADDR					(APB1_BASE_ADDR + 0x5000)

#define I2C1_BASE_ADDR					(APB1_BASE_ADDR + 0x5400)
#define I2C2_BASE_ADDR					(APB1_BASE_ADDR + 0x5800)
#define I2C3_BASE_ADDR					(APB1_BASE_ADDR + 0x5C00)

/*
 * APB2 Peripherals Base Addresses
 */

#define TIM1_BASE_ADDR					(APB2_BASE_ADDR + 0x0000)
#define TIM8_BASE_ADDR					(APB2_BASE_ADDR + 0x0400)

#define USART1_BASE_ADDR				(APB2_BASE_ADDR + 0x1000)
#define USART6_BASE_ADDR				(APB2_BASE_ADDR + 0x1400)

#define SPI1_BASE_ADDR					(APB2_BASE_ADDR + 0x3000)
#define SPI4_BASE_ADDR					(APB2_BASE_ADDR + 0x3400)

#define SYSCFG_BASE_ADDR				(APB2_BASE_ADDR + 0x3800)

#define EXTI_BASE_ADDR					(APB2_BASE_ADDR + 0x3C00)

#define TIM9_BASE_ADDR					(APB2_BASE_ADDR + 0x4000)
#define TIM10_BASE_ADDR					(APB2_BASE_ADDR + 0x4400)
#define TIM11_BASE_ADDR					(APB2_BASE_ADDR + 0x4800)

/*
 * AHB1 Peripherals Base Addresses
 */

#define GPIOA_BASE_ADDR					(AHB1_BASE_ADDR + 0x0000)
#define GPIOB_BASE_ADDR					(AHB1_BASE_ADDR + 0x0400)
#define GPIOC_BASE_ADDR					(AHB1_BASE_ADDR + 0x0800)
#define GPIOD_BASE_ADDR					(AHB1_BASE_ADDR + 0x0C00)
#define GPIOE_BASE_ADDR					(AHB1_BASE_ADDR + 0x1000)
#define GPIOF_BASE_ADDR					(AHB1_BASE_ADDR + 0x1400)
#define GPIOG_BASE_ADDR					(AHB1_BASE_ADDR + 0x1800)
#define GPIOH_BASE_ADDR					(AHB1_BASE_ADDR + 0x1C00)



#endif /* STM32F446XX_H */
