<rss xmlns:atom="http://www.w3.org/2005/Atom" version="2.0">
  <channel>
    <title>Placement - 标签 - zyz的技术博客</title>
    <link>http://localhost:1313/tags/placement/</link>
    <description>Placement - 标签 | zyz的技术博客</description>
    <generator>Hugo -- gohugo.io</generator><language>en</language><managingEditor>youzhizheng9@gmail.com (zyz)</managingEditor>
      <webMaster>youzhizheng9@gmail.com (zyz)</webMaster><lastBuildDate>Thu, 26 Sep 2024 15:08:48 &#43;0800</lastBuildDate><atom:link href="http://localhost:1313/tags/placement/" rel="self" type="application/rss+xml" /><item>
  <title>布局简介</title>
  <link>http://localhost:1313/posts/4c4fcf0/</link>
  <pubDate>Thu, 26 Sep 2024 15:08:48 &#43;0800</pubDate>
  <author>zyz</author>
  <guid>http://localhost:1313/posts/4c4fcf0/</guid>
  <description><![CDATA[布局基础布局目标布局的目标就是为了确定所有电路元件在版图中的 「合法位置」 且 最小化线网总线长/时序/功耗。
合法位置： 电路元件（单元） 所在的位置必须是合法的，即在布局区域内、对齐Row/Site、单元之间没有重叠。 单元： 形状通常是矩形。单元类型有宏单元、标准单元（时序单元、逻辑单元）等。 单元之间互连的线网或形成的路径会影响线长、时序、功耗等。为了实现最小化的目标，我们在布局时就需要通过评估单元之间的连线长度来评估当前布局的质量，并提供调整布局的依据。 布局通常采用半周长线长（Half-Perimeter Wirelength，HPWL）来评估芯片上元件之间的连线长度。HPWL指的是包括对应单元的最小矩形的一半周长。
布局步骤一步到位求解大规模布局问题是NP难的，因此布局一般划分为三个阶段：「全局布局、合法化、详细布局」，每个阶段完成不同的任务。
全局布局： 该阶段的目标是将单元扩散至合适位置，最小化线网总线长且满足网格密度约束，允许单元发生重叠。
合法化： 该阶段就是将单元对齐Row/Site，并消除单元之间的重叠（尽可能的保留全局布局的结果，使总移动量最小）。
详细布局： 该阶段通过局部操作（交换两个单元）或移动一个行中的几个单元来进行指标（线长、时序、可布线性）的局部优化。
现在合法化和详细布局都是合在一起进行的。
研究内容可布线性布局时序驱动布局参考资料https://www.bilibili.com/video/BV1Yx4y147oP/?spm_id_from=333.999.0.0&vd_source=db6d06160a4c6ef1c3194042b1b9bbe2 https://ieda.oscc.cc/train/eda/chip-circuit/Part_3-chip_flow/3_3_palcement.html 《超大规模集成电路物理设计》 《数字集成电路物理设计》 ]]></description>
</item>
</channel>
</rss>
