# CO
## 前言
众所周知，在进入BUAA六系的第一个学期，有一门叫做"计组"的课，旨在帮你一步步手把手搭建一个CPU，这里我把我的实验代码放到这里，希望可以帮助以后的hxd少踩点坑
## 我の计组
我是个蒟蒻，P5挂了两次，P7还挂了一次，都是课下出了bug，P5是DM开的不够大，P7是忘了链接计时器了，都是很智障的错误，yysy，课下做得好，课上只要熟悉架构还是容易过，甚至AK的，所以建议写一些评测机造一些数据测试
## 关于这些屎山以及考核方式
计组实验的过程
* Pre:挂了，``logisim`` + ``Verilog`` + ``MIPS``各一道，看你暑假颓不颓，不算分的
* P0:一次过了,3道``logisim``的基础设计，一般就是些投票什么的，都在文件夹``P3&P0``里
* P1:一次过了,3道``Verilog``程序设计，基本就是写一些状态机和一些常见的操作，学会写``tb``和看波形图不难，代码找不到了QAQ
* P2:AK了貌似，3道``MIPS``程序设计，c语言嗯翻译就行了，
* P3:一次过,``logisim``为基础的单周期CPU，熟悉架构难度不大，课上加指令三个
* P4:一次过,``Verilog``实现的单周期CPU，对着P3翻译就完事了，课上加指令三个
* P5:挂了两次，第三次才爬出去，``Verilog``实现的流水线，难度相对较大，但是理清了架构看的话还是清楚的，但是我``DM``原件开小了，不管怎么测试都测不出来错误，注意极限数据范围QAQ，课上加指令三个
* P6:AK了貌似，P5的拓展，P5会了简单，四十分钟AK，课上加指令三个
* P7:挂了一次，当时貌似疫情了?总之没好好测试，计时器忘了接线了，导致白白挂了一次，真的非常弱智，``function``,``exception``,``interrupt``强测＋加指令``function``必须过，剩下三选二，课下做的好十分钟过，加指令简单
> P8:没做
## 最后
希望各位一次通关，不犯弱智错误，看起来很难，其实也还好，不惧困难，共同进步
