{"patent_id": "10-2022-0191040", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0002890", "출원번호": "10-2022-0191040", "발명의 명칭": "정전기 방전 보호 회로 및 이를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "이효정"}}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "정전기 방전(Electrostatic Discharge; ESD)을 방지하기 위한 전자 장치(100; 200; 500)에 있어서,커넥터 단자부(110; 210; 510);집적 회로(130; 230; 530);PCB(Printed Circuit Board) 기판(300a; 300b; 300c; 300d; 300e; 300f; 300g) 상에서, 상기 커넥터 단자부(110; 210; 510)와 상기 집적 회로(130; 230; 530)를 연결하는 제1 라인을 포함하는 정전기 방전 보호 회로(120; 220; 520)를 포함하되,상기 정전기 방전 보호 회로(120; 220; 520)는:상기 제1 라인의 제1 노드에 연결되는 제1 패드;상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드;상기 제1 노드 및 상기 제1 노드와 상이한 상기 제1 라인의 제2 노드에 연결되는 제1 저항; 및상기 제2 노드 및 상기 그라운드 전압 단에 연결되는 제1 커패시터를 포함하는, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 정전기 방전 보호 회로(120; 220; 520)는, 상기 커넥터 단자부(110; 210; 510)와 상기 집적 회로(130;230; 530)를 연결하는 제2 라인을 포함하되,상기 정전기 방전 보호 회로(120; 220; 520)는:상기 제2 라인의 제3 노드 및 상기 그라운드 전압 단에 연결되는 ESD 보호 소자를 더 포함하는, 전자 장치(100;200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 ESD 보호 소자는, TVS(Transient Voltage Suppression) 다이오드 또는 바리스터(Varistor)를 포함하는,전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 노드에 상기 커넥터 단자부(110; 210; 510)가 연결되고,상기 제2 노드에 상기 집적 회로(130; 230; 530)가 연결되고,상기 커넥터 단자부(110; 210; 510)로부터 ESD 펄스가 상기 제1 노드로 유입되고,상기 제2 패드에 연결되는 상기 그라운드 전압 단으로 상기 ESD 펄스가 우회되는, 전자 장치(100; 200; 500).공개특허 10-2024-0002890-3-청구항 5 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드는 사각형 형상, 삼각형 형상, 반원형 형상, 및 반타원형 형상 중 적어도 하나로상기 PCB 기판 상에 형성되는, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서,상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선인, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 PCB 기판(300g)은 제1 면(300g_1) 및 제2 면(300g_2)을 포함하는 양면 PCB 기판이고,상기 제1 패드는 상기 제1 면(300g_1)과 상기 제2 면(300g_2)을 연결하는 비아 홀(via hole)에서 상기 제1 면(300g_1) 상에 노출되는 영역에 대응하고,상기 제2 패드는 상기 제1 면(300g_1) 상에 형성되고,상기 제1 저항 및 상기 제1 커패시터는 상기 제2 면(300g_2) 상에 배치되는, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 한 항에 있어서,상기 제1 저항은 안티-서지(Anti-Surge) 저항 소자를 포함하는, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드는 스파크 갭(spark gap)을 형성하는, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항 내지 제9항 중 어느 한 항에 있어서,상기 제1 패드와 상기 제2 패드가 이격되는 간격은 10μm 내지 100μm인, 전자 장치(100; 200; 500)."}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 정전기 방전 보호 회로 및 이를 포함하는 전자 장치에 관한 것이다. 일 실시예에 있어서, 전자 장치는, 커넥터 단자부, 집적 회로, PCB 기판 상에서, 커넥터 단자부와 집적 회로를 연결하는 제1 라인을 포함하 는 정전기 방전 보호 회로를 포함하되, 정전기 방전 보호 회로는, 제1 라인의 제1 노드에 연결되는 제1 패드, 제 1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 제1 노드 및 제1 노드와 상이한 제1 라인 의 제2 노드에 연결되는 제1 저항, 및 제2 노드 및 그라운드 전압 단에 연결되는 제1 커패시터를 포함한다."}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 정전기 방전 보호 회로 및 이를 포함하는 전자 장치에 관한 것으로, 좀 더 상세하게는, 커넥터로부터 인입되는 정전기 방전 펄스가 전자 장치에 유입되지 않도록 PCB 상의 저항 소자 앞 단에 스파크 갭이 배치되는 정전기 방전 보호 회로 및 이를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 장치는 생산 과정 또는 사용 중에 발생한 정전기 방전에 의하여 내부 회로가 손상될 수 있다. 특히, 전자 장치가 다른 전자 장치와 유선으로 연결될 때, 커넥터로부터 유입되는 ESD 펄스에 의해 내부 회로가 손상될 수 있다. 기술이 발전됨에 따라, 회로 소자를 배치하기 위한 PCB 상의 패드들 간의 거리가 짧아졌고, 패드들 간 정전기 방전을 방지하기 위한 방법이 요구된다. 이러한 정전기 방전을 방지하기 위하여, 회로 설계 또는 회로 소자들이 연구되어 왔다. 예를 들어, ESD 보호 소자를 회로에 추가 실장함으로써, 보호되어야 할 소자 또는 회로로 유입 되는 ESD 펄스의 전류의 흐름을 변경하는 방식이 활발하게 연구되어 왔다."}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "일 실시예에 있어서, PCB 기판 상의 정전기 방전 보호 회로는, 제1 노드에 연결되는 제1 패드, 상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 노드 및 상기 제1 노드와 상이한 제2 노 드에 연결되는 제1 저항 및 상기 제2 노드 및 상기 그라운드 전압 단에 연결되는 제1 커패시터를 포함할 수 있 다. 일 실시예에 있어서, 정전기 방전을 방지하기 위한 전자 장치는, 커넥터 단자부, 집적 회로, PCB(Printed Circuit Board) 기판 상에서, 상기 커넥터 단자부와 상기 집적 회로를 연결하는 제1 라인을 포함하는 정전기 방 전 보호 회로를 포함하되, 상기 정전기 방전 보호 회로는: 상기 제1 라인의 제1 노드에 연결되는 제1 패드, 상 기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 노드 및 상기 제1 노드와 상이한 상기 제1 라인의 제2 노드에 연결되는 제1 저항, 및 상기 제2 노드 및 상기 그라운드 전압 단에 연결되 는 제1 커패시터를 포함할 수 있다. 일 실시예에 있어서, 정전기 방전 보호 회로가 실장되는 PCB 어셈블리(Printed Circuit Board Assembly)는, 커 넥터 단자부에 연결되는 제1 신호 배선, 집적 회로에 연결되는 제2 신호 배선, 상기 제1 신호 배선에 연결되는 제1 패드, 상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 신호 배선에 연결되는 제3 패드, 상기 제3 패드와 이격되어 배치되고, 상기 제2 신호 배선에 연결되는 제4 패드, 상기 제3 패드 및 상기 제4 패드에 연결되는 제1 저항 소자, 상기 제2 신호 배선에 연결되는 제5 패드, 상기 제5 패드와 이격되어 배치되고, 상기 그라운드 전압 단에 연결되는 제6 패드, 및 상기 제5 패드 및 상기 제6 패드에 연결되 는 제1 커패시터 소자를 포함할 수 있다. 일 실시예에 있어서, PCB 기판 상에서의 정전기 방전 보호 방법은, 커넥터 단자부로부터 상기 PCB 기판으로 유 입된 정전기 방전(Electrostatic Discharge; ESD) 펄스를 수신하는 단계, 상기 커넥터 단자부에 연결되고 상기 PCB 기판 상에 배치되는 저항 소자에 의해, 상기 ESD 펄스 중 적어도 일부를 반사하는 단계, 및 상기 커넥터 단 자부 및 상기 저항 소자에 연결되고 상기 PCB 기판 상에 배치되는 제1 패드와, 상기 제1 패드와 이격되어 상기 PCB 기판 상에 배치되는 제2 패드 사이의 아크(arc)를 통해, 상기 수신된 ESD 펄스 및 상기 반사된 ESD 펄스를 상기 제2 패드에 연결되는 그라운드 전압 단으로 방전시키는 단계를 포함할 수 있다."}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에서 사용되는 용어에 대해 간략히 설명하고, 본 개시의 일 실시예에 대해 구체적으로 설명하기로 한다. 본 개시에서 사용되는 용어는 본 개시의 일 실시예에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적 인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 본 개시의 실 시예의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명 칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다. 본 개시 전체에서 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다 른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 본 개시에 기재된 \"...부\", \"모듈\" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 아래에서는 첨부한 도면을 참고하여 본 개시의 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시의 일 실시예는 여러 가지 상이한 형태 로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 개시의 일 실시예를 명 확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 본 개시 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 본 개시에서, 패드(pad)는 PCB(printed circuit board) 기판 상에 배치되는 금속 판막을 나타낸다. 예를 들어, 패드는 저항 소자와 같은 회로 소자를 PCB 기판 상에 실장시키는 용도로 이용될 수 있다. 예를 들어, 패드는 스 파크 갭(spark gap)을 형성하기 위한 용도로 이용될 수 있다. 본 개시에서 패드는 전극으로도 지칭될 수 있다. 본 개시에서, 스파크 갭(spark gap)은 적어도 두 개의 전도성 전극 배열로 구성될 수 있다. 예를 들어, 전도성 전극 배열은 PCB 기판 상에 이격되어 배치되는 패드들을 포함할 수 있다. 예를 들어, 이격되어 배치된 패드들 간의 전위차가 패드들 사이의 공기의 항복 전압을 초과하면, 패드들 사이에서 스파크가 형성될 수 있다. 스파크 갭은 적어도 두 개의 패드들이 PCB 상에 이격되어 배치됨으로써 형성될 수 있다. 본 개시에서, 정전기 방전 보호 회로를 구현하기 위한 회로 소자 또는 부품들이 PCB 기판에 조립된 완전한 회로 기판을 PCB 어셈블리라고도 지칭할 수 있다. 본 개시에서, 그라운드 전압 단은 PCB 기판의 프레임 그라운드(FRAME Ground)를 나타낼 수 있다. 그라운드 전압 단은 어스(Earth) 전압 단에 연결될 수 있으나, 연결되지 않을 수도 있다. 도 1은 일 실시예에 따른 전자 장치를 예시적으로 보여주는 개념도이다. 도 1을 참조하면, 전자 장치는 전기 에너지를 동력으로 사용하여 동작하는 장치일 수 있다. 전자 장치 는 외부로부터 전기 에너지를 전달받아 동작할 수 있다. 예를 들어, 전자 장치는 스마트 폰 (smartphone), 스마트 패드(smart pad), 웨어러블 장치(wearable device), 디지털 카메라(digital camera), 텔 레비전(television), 모니터(monitor), 랩톱 컴퓨터(laptop computer), 블랙박스(black-box), 로봇(robot) 등 과 같이 전력을 전달 받을 수 있는 다양한 전자 장치를 포함할 수 있다. 예를 들어, 전자 장치는 가전 기 기일 수 있다. 예를 들어, 전자 장치는 에어컨, 냉장고, 세탁기, 식기 세척기, 및 청소기와 같이 주택 내 에 구비되어 사용자의 가사를 돕는 장치일 수 있다. 전자 장치는 커넥터 단자부, 정전기 방전 보호 회로, 및 집적 회로를 포함할 수 있다. 전 자 장치의 구성들 중 적어도 일부는 PCB 기판 상에 배치될 수 있다. 커넥터 단자부는 외부 전자 장치(미도시) 또는 전원을 전자 장치와 유선 접속시키기 위한 복수의 단 자들을 포함할 수 있다. 예를 들어, 커넥터 단자부는 USB(Universal Serial Bus) 커넥터, IEEE(Institute of Electrical and Electronics Engineers) 1394 커넥터, D-Sub(D-subminiature) 커넥터, 리본 케이블(ribbon cable) 커넥터, 에지(edge) 커넥터, PS/2(Personal System/2) 커넥터, DIN(Deutsche Industrie Normen) 커넥터, RJ(Registered Jack) 커넥터, MT(Mechanically Transferable) 커넥터, MPO(Multi-fiber Push-on) 커넥 터, RS-232C(Recommended Standard 232C) 커넥터, V.35 커넥터, DP(DisplayPort) 커넥터, DVI(Digital Visual Interface) 커넥터, HDMI(High Definition Multimedia Interface) 커넥터, 폰 플러그(phone plug), RCA(RadioCorporation of America) 커넥터, XLR() 타입 커넥터, AC 전원 커넥터, DC 전원 커넥터, BNC(Bayonet Neil- Concelman)형 커넥터, M형 커넥터, N형 커넥터, TNC(Threaded Neil-Concelman)형 커넥터, F형 커넥터, SMA(SubMiniature version A)형 커넥터 중 적어도 하나에 대응하는 단자들을 포함할 수 있다. 그러나, 본 개시 는 열거한 단자의 종류에 제한되지 않으며, 커넥터 단자부는 다양한 종류의 신호를 송수신하기 위한 단자 들을 포함하도록 구현될 수 있다. 커넥터 단자부는 PCB 기판 상에 제공될 수 있다. 커넥터 단자부는 외부로부터 신호를 수신하거나, 외 부로 수신을 출력하기 위한 복수의 단자들을 포함할 수 있다. 일 실시예에 있어서, 복수의 단자들은 외부에 노 출될 수 있고, 변색 또는 표면 산화 등을 방지하기 위해 도금 등의 표면 처리가 될 수 있다. 커넥터 단자부 및 집적 회로는 적어도 하나의 라인을 통해 연결될 수 있다. 일 실시예에 있어서, 커넥터 단자부 , 정전기 방전 보호 회로, 및 집적 회로 사이에, 적어도 하나의 라인에 대응하는 배선들이 PCB 상에 배치될 수 있다. 배선들은, 커넥터 단자부를 통해 입력된 신호를 집적 회로로 전달하기 위한 경 로 또는 집적 회로부터의 신호를 커넥터 단자부로 전달하기 위한 경로를 형성할 수 있다. 커넥터는 커넥터 단자부에 인입될 수 있다. 본 개시에서, 인입 동작은 사용자에 의한 인출 동작 또는 삽입고정 동작을 포함할 수 있다. 예를 들어, 커넥터는 외부 전자 장치 또는 전원에 전기적으로 연결되는 케이블로 구현될 수 있다. 커넥터가 커넥터 단자부에 인입되는 순간, 정전기 방전(electrostatic discharge; ESD) 현상에 의한 펄스(즉, ESD 펄스)가 전자 장치에 인가(또는 유입)될 수 있다. 정전기 방전 보호 회로는 ESD 펄스로부터 전자 장치를 보호할 수 있다. 예를 들어, ESD 펄스는 집적 회로 내부의 반도체 소자 및/또는 배선을 파괴하고 집적 회로의 오동작을 유발할 수 있다. 정전기 방 전 보호 회로는 ESD 펄스가 집적 회로로 유입되지 않도록 동작할 수 있다. 정전기 방전 보호 회로는 PCB 기판 상에 제공될 수 있다. 정전기 방전 보호 회로는 PCB 기판 상의 배 선을 통해 커넥터 단자부와 연결될 수 있다. 일 실시예에 있어서, 정전기 방전 보호 회로는 PCB 기판 의 일측 상에 형성된 제1 패드 및 제2 패드를 포함할 수 있다. 제1 패드는 커넥터 단자부와 집적 회로 를 연결하는 배선에 연결될 수 있다. 제2 패드는 그라운드 전압 단에 연결될 수 있다. 제1 패드 및 제2 패 드는 기 설정된 간격으로 이격되어 PCB 기판 상에 배치될 수 있다. 일 실시예에 있어서, 제1 패드 및 제2 패드 는 스파크 갭을 형성할 수 있다. 배선에 유입된 ESD 펄스에 의해, 제1 패드와 제2 패드 사이에 형성된 스파크 갭에서 아크가 형성될 수 있다. 즉, 제1 패드 및 제2 패드 사이에 형성된 스파크 갭에서 아크 방전이 발생할 수 있다. 유입된 ESD 펄스는 아크가 형성한 경로를 통해 그라운드 전압 단으로 흐를 수 있다. 집적 회로는 전자 장치의 동작을 제어하거나 기능을 수행할 수 있다. 예를 들어, 집적 회로는 커넥터 단자부를 통해 전기 에너지를 전달받거나, 전기 신호를 송수신할 수 있다. 예를 들어, 집적 회로 는 전자 장치 내부에 전기 에너지를 공급할 수 있다. 예를 들어, 집적 회로는 전자 장치의 통신 기능을 수행하는 통신 회로를 포함할 수 있다. 집적 회로는 정전기 방전 보호 회로에 연결될 수 있다. 커넥터 단자부로부터의 전압, 전류, 및/ 또는 신호는 배선을 통해 집적 회로에 전달될 수 있다. 일 실시예에 있어서, 커넥터 단자부와 집적 회로 사이에 정전기 방전 보호 회로가 배치될 수 있으며, 배선을 통해 입력되는 ESD 펄스는 정전기 방전 보호 회로의 스파크 갭을 통해 방전될 수 있다. 일 실시예에 따르면, 집적 회로는, 정전기 방전 보호 회로의 스파크 갭에 의해, ESD 펄스로부터 보호될 수 있다. 도 2는 일 실시예에 따른 정전기 방전 보호 회로를 보여주는 회로도이다. 도 1에서 설명한 커넥터 단자부, 정전기 방전 보호 회로, 및 집적 회로의 구성, 동작, 기능은 도 2의 커넥터 단자부, 정전기 방 전 보호 회로, 및 집적 회로의 구성, 동작, 기능에 대응되므로 중복되는 내용은 생략한다. 도 2를 참조하면, 커넥터 단자부는 적어도 하나의 라인을 통해 집적 회로에 연결될 수 있다. 설명의 편의를 위해, 하나의 라인으로 커넥터 단자부와 집적 회로가 연결되는 것을 가정하였으나, 본 개시는 이에 제한되지 않는다. 정전기 방전 보호 회로는 제1 패드(PAD1), 제2 패드(PAD2), 제1 저항(R1), 및 제1 커패시터(C1)를 포함할 수 있다. 제1 패드(PAD1)는 제1 노드(N1)에 연결될 수 있다. 제1 노드(N1)는 커넥터 단자부와 집적 회로를 연 결하는 라인에 위치할 수 있다. 제1 노드(N1)는 커넥터 단자부에 연결될 수 있다. 제2 패드(PAD2)는 제1 패드(PAD1)와 이격되어 배치되고, 그라운드 전압 단에 연결될 수 있다. 제1 패드(PAD1)와 제2 패드(PAD2)는 스파크 갭을 형성할 수 있다. 스파크 갭은 제1 패드(PAD1)와 제2 패드(PAD2)가 공기 중 아크 를 형성하여 스파크를 발생시키기 위한 간격을 나타낼 수 있다. 제1 패드(PAD1) 및 제2 패드(PAD2)는 PCB 기판 의 일면에 형성될 수 있다. 일 실시예에 있어서, 제1 패드(PAD1)와 제2 패드(PAD2)가 이격되는 간격(즉, 스파크 갭의 크기)(G1)은 10μm 내 지 100μm일 수 있다. 일 실시예에 따르면, 제1 패드(PAD1)와 제2 패드(PAD2)가 이격되는 간격(G1)이 좁을수록 스파크 발생에 용이하다. 바람직하게는, 제1 패드(PAD1)와 제2 패드(PAD2)가 이격되는 간격(G1)이 100μm 이하 의 경우 스파크 발생에 용이하다. 그러나, 제1 패드(PAD1)와 제2 패드(PAD2)가 이격되는 간격(G1)이 지나치게 좁은 경우, 쇼트(short)가 발생하는 문제가 있어 10μm이상으로 제한한다. 다만, 본 개시는 이에 제한하지 않으 며, 기술의 발전에 따라 제1 패드(PAD1)와 제2 패드(PAD2)가 이격되는 간격(G1)이 더 좁아지거나 넓어질 수 있 음을 이해해야 한다. 제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2)에 연결될 수 있다. 제1 저항(R1)의 제1 단은 제1 노드(N1)에 연결 될 수 있다. 제1 저항(R1)의 제2 단은 제2 노드(N2)에 연결될 수 있다. 제2 노드(N2)는 집적 회로에 연결 될 수 있다. 제2 노드(N2)는 커넥터 단자부와 집적 회로를 연결하는 라인에 위치할 수 있다. 제2 노 드(N2)는 제1 노드(N1)와 상이할 수 있다. 제1 패드(PAD1)와 제2 패드(PAD2)에 의한 스파크 갭이 존재하지 않는 경우, ESD 펄스가 제1 저항(R1)에 대응하 는 저항 소자에 직접적으로 인가될 수 있다. 이 경우, 저항 소자의 온도가 순간적으로 상승하여, 저항 소자가 용단되거나 내부 온도차가 발생하여 저항 소자에 크랙이 발생하는 문제가 있다. 그러나, 일 실시예에 따르면, 제1 저항(R1) 앞 단(즉, 제1 단)에 스파크 갭이 제공됨으로써, 제1 저항(R1)의 저항 값이 유지될 수 있다. 저항 소자의 소형화에 따라, 저항 소자를 뛰어 넘어 저항 소자가 실장되는 패드들 사이에서 ESD 방전이 발생할 수 있다. 그러나, 일 실시예에 따르면, 제1 저항(R1) 앞 단(즉, 제1 단)에 스파크 갭이 제공됨으로써, 제1 저항 (R1)에 대응하는 저항 소자가 실장되는 패드들 사이에서의 ESD 방전을 방지할 수 있다. 일 실시예에 따르면, 제1 저항(R1)은 안티-서지(anti-surge) 저항 소자를 포함할 수 있다. 이 경우, 순간적으로 회로에 가해지는 큰 전원으로 인한 손상을 방지할 수 있으며, ESD 펄스에 대한 향상된 내성을 제공할 수 있다. 제1 커패시터(C1)는 제2 노드(N2)와 그라운드 전압 단에 연결될 수 있다. 제1 커패시터(C1)의 제1 단은 제2 노 드(N2)에 연결될 수 있다. 제1 커패시터(C1)의 제2 단은 그라운드 전압 단에 연결될 수 있다. 제1 저항(R1) 및 제1 커패시터(C1)는 로우 패스 필터(low pass filter)로 동작할 수 있다. 일 실시예에 따르면, LC 필터가 아닌 RC 필터로 로우 패스 필터를 구성함에 따라, 저렴한 단가로 정전기 방전 회로를 PCB 기판에 실장할 수 있다. 일 실시예에 따르면, LC 필터가 아닌 RC 필터로 로우 패스 필터를 구 성함에 따라, 전 주파수 대역에 동일한 임피던스가 구현되어 LC 필터 대비 낮은 주파수에서도 높은 임피던스가 구현될 수 있다. 일 실시예에 따르면, 제1 저항(R1)은 ESD 펄스에 대하여 댐핑(damping) 저항으로의 기능을 수 행할 수 있다. 일 실시예에 따르면, 제1 패드(PAD1)와 제2 패드(PAD2)에 의해 집적 회로에 대한 ESD 보호 기능이 수행될 수 있다. 제1 패드(PAD1)와 제2 패드(PAD2)는 PCB 기판 상에 배치되어, ESD 보호 소자(예컨대, TVS(Transient Voltage Suppressor) 다이오드, 바리스터(varistor) 등)의 추가 실장 없이도 ESD 보호 기능이 수행될 수 있다. 즉, ESD 보호 소자가 PCB 기판 상에 실장될 필요가 없어 정전기 방전 보호 회로 및/또는 정전기 방전 보호 회로를 포함하는 전자 장치가 소형화될 수 있다. 정전기 방전 보호 회로에 ESD 보호 소자가 추가 실장되는 경우, ESD 보호 소자의 커패시턴스에 의해 신호 가 왜곡될 수 있고, 신호 왜곡에 따른 별도 튜닝 작업이 요구될 수 있다. 특히, 작은 커패시턴스에 의해서도 동 작 및/또는 기능에 영향을 받는 회로(예컨대, 터치 센서 회로, 고속 통신 회로 등)의 경우, 위와 같은 문제가 발생할 수 있다. 또한, ESD 보호 소자가 PCB 기판 상에 추가 실장됨에 따라 재료비와 가공비가 상승할 수 있다. 이외에도, ESD 보호 소자의 불량(예컨대, 쇼트)으로 전체 회로가 오동작할 수 있다. 그러나, 일 실시예에 따른 정전기 방전 보호 회로는 ESD 보호 소자의 추가 실장 없이도 ESD 보호 기능을 수행함으로써, 상술한 문제 가 발생하지 않는다. 커넥터 단자부를 통해 ESD 펄스가 라인에 유입되는 경우, ESD 펄스의 일부는 제1 저항(R1)을 통과하여 집 적 회로로 유입되고, ESD 펄스의 나머지 일부는 제1 저항(R1)(또는 제1 저항(R1)을 포함하는 로드)에 의해 반사될 수 있다. ESD 펄스에 대한 반사 계수는 수학식 1의 관계를 따를 수 있다. 수학식 1"}
{"patent_id": "10-2022-0191040", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "수학식 1을 참고하면, 는 반사 계수로 정의된다. ZL은 로드 임피던스(load impedance)로 정의되고, ZC는 특 성 임피던스(characteristic impedance)로 정의된다. 예를 들어, ESD 펄스의 전압이 라인에 걸려서 부하로 전달 될 수 있다. 여기서, 부하는 제1 저항(R1), 제1 커패시터(C1), 및 집적 회로로 구성될 수 있다. 일 예로, 로드 임피던스의 값은 300 Ω 이고, 특성 임피던스의 값은 50 Ω 인 것을 가정한다. 이 경우, 반사 계수의 값은 0.75이다. 즉, ESD 펄스의 전압 중 75%에 대응하는 전압이 제1 노드(N1)에 추가적으로 가해지게 되며, 결과적으 로 ESD 펄스의 전압의 175%에 대응하는 전압이 제1 노드(N1)에 가해지게 된다. 제1 저항(R1)에 의해, ESD 펄스의 전압보다 큰 전압이 제1 노드(N1)에 연결된 제1 패드(PAD1)에 가해질 수 있다. 수학식 1에 따라, 제1 저항(R1)의 값이 클수록 반사 계수가 커져 스파크 발생이 더 용이해진다. 일 실시 예에 따르면, ESD 펄스의 적어도 일부가 제1 저항(R1)에 의해 반사되어 제1 패드(PAD1)로 우회됨으로써, 제1 저 항(R1)에 대응하는 소자를 실장하기 위한 두 개의 패드들 사이에서의 아크 방전을 방지할 수 있다. 도 3a 내지 3g는 일 실시예에 따른 정전기 방전 보호 회로가 실장되는 PCB 기판의 패턴 설계를 보여주는 평면도 들이다. 도 1 또는 도 2의 정전기 방전 보호 회로(120, 220)는 PCB 기판 상에 제공될 수 있다. 설명의 편의를 위해, 도 1 및 2에서 설명한 내용과 중복되는 내용은 생 제2 노드(N2)략한다. PCB 기판 상에 노출되는 부분의 높이는 PCB 기판의 높이에 비해 크게 작으므로, 설명의 편의를 위해 PCB 기판 상에 배치되는 패드들의 형상이 2 차원적 형상임을 가정하여 설명한다. 도 3a와 함께, 도 1 및 2를 참조하면, PCB 기판(300a)의 일면에 제1 신호 배선(신호 배선은, 배선 또는 배선 패 턴으로도 지칭될 수 있음)(SL1a) 및 제2 신호 배선(SL2a)이 형성될 수 있다. PCB 기판(300a)의 제1 측은 제1 신 호 배선(SL1a)을 통해 커넥터 단자부(110, 210)에 전기적으로 연결될 수 있고, 제2 측은 제2 신호 배선(SL2a)을 통해 집적 회로(130, 230)에 전기적으로 연결될 수 있다. 제1 신호 배선(SL1a)과 제2 신호 배선(SL2a)에 직렬적 으로 연결되는 저항 소자(Ra)를 통해, 커넥터 단자부(110, 210)와 집적 회로(130, 230)가 전기적으로 연결될 수 있다. 제1 패드(PAD1a)는 제1 신호 배선(SL1a)에 전기적으로 연결될 수 있다. 제2 패드(PAD2a)는 제1 패드(PAD1a)와 이격되어 배치될 수 있다. 제1 패드(PAD1a)와 제2 패드(PAD2a)는 서로 마주하도록 배치될 수 있다. 제2 패드 (PAD2a)는 그라운드 전압 단(예컨대, 그라운드 면(ground plane))으로의 경로를 제공하는 그라운드 배선(GNDa) 에 전기적으로 연결될 수 있다. 일 실시예에 있어서, 제1 패드(PAD1a)의 제1 측과 제2 패드(PAD2a)의 제1 측은 서로 마주할 수 있다. 예를 들어, 제1 패드(PAD1a)와 제2 패드(PAD2a)가 서로 마주하는 선들은 서로 평행할 수 있다. 예를 들어, 제1 패드 (PAD1a)와 제2 패드(PAD2a)가 서로 마주하는 선들은 직선일 수 있다. 예를 들어, 제1 패드(PAD1a)와 제2 패드 (PAD2a)는 사각형 형상일 수 있다. 제1 패드(PAD1a) 및 제2 패드(PAD2a)는 PSR(Photo Solder Resist) 처리되지 않고, 그라운드 배선(GNDa)는 PSR 처리된다. 제3 패드(RP1a)는 제1 신호 배선(SL1a)에 전기적으로 연결될 수 있다. 제4 패드(RP2a)는 제3 패드(RP1a)와 이격 되어 배치될 수 있다. 제4 패드(RP2a)는 제2 신호 배선(SL2a)에 연결될 수 있다. 제3 패드(RP1a)와 제4 패드 (RP2a) 사이에 저항 소자(Ra)가 배치될 수 있다. 저항 소자(Ra)의 제1 단은 제3 패드(RP1a)에 전기적으로 연결 되고, 제2 단은 제4 패드(RP2a)에 전기적으로 연결될 수 있다. 제1 신호 배선(SL1a) 및 제2 신호 배선(SL2a)은 직렬 연결된 저항 소자(Ra)를 통해 전기적으로 연결될 수 있다. 제5 패드(CP1a)는 제2 신호 배선(SL2a)에 전기적으로 연결될 수 있다. 제6 패드(CP2a)는 제5 패드(CP1a)와 이격 되어 배치될 수 있다. 제6 패드(CP2a)는 그라운드 전압 단에 연결될 수 있다. 제5 패드(CP1a)와 제6 패드(CP2a)는 사이에 커패시터 소자(Ca)가 배치될 수 있다. 커패시터 소자(Ca)의 제1 단은 제5 패드(CP1a)에 전기적으로 연결되고, 제2 단은 제6 패드(CP2a)에 전기적으로 연결될 수 있다. 설명의 편의를 위해, 도 1 내지 3a를 참조하여 도 3b를 설명한다. 도 3b의 PCB 기판(300b)의 일면 상에 배치되 는 제1 신호 배선(SL1b), 제2 신호 배선(SL2b), 제1 패드(PAD1b), 제2 패드(PAD2b), 그라운드 배선(GNDb), 제3 패드(RP1b), 제4 패드(RP2b), 저항 소자(Rb), 제5 패드(CP1b), 제6 패드(CP2b), 커패시터 소자(Cb)는, 도 3a의 PCB 기판(300a)의 일면 상에 배치되는 제1 신호 배선(SL1a), 제2 신호 배선(SL2a), 제1 패드(PAD1a), 제2 패드 (PAD2a), 그라운드 배선(GNDa), 제3 패드(RP1a), 제4 패드(RP2a), 저항 소자(Ra), 제5 패드(CP1a), 제6 패드 (CP2a), 커패시터 소자(Ca)에 대응되므로, 중복되는 설명은 생략한다. 도 3b를 참조하면, 제1 패드(PAD1b)의 제1 측과 제2 패드(PAD2b)의 제1 측은 서로 마주할 수 있다. 예를 들어, 제1 패드(PAD1b)의 제1 측과 제2 패드(PAD2b)의 제1 측은 곡선 형상일 수 있다. 예를 들어, 제1 패드(PAD1b)의 제1 측 상의 제1 점은, 제2 패드(PAD2b)의 제1 측 중 가장 가까울 수 있다. 예를 들어, 제2 패드(PAD2b)의 제1 측 상의 제2 점은, 제1 패드(PAD1b)의 제1 측 중 가장 가까울 수 있다. 제1 점에서 멀어질수록, 그리고 제2 점 에서 멀어질수록, 제1 패드(PAD1b)의 제1 측과 제2 패드(PAD2b)의 제1 측 간의 거리는 멀어질 수 있다. 예를 들 어, 제1 패드(PAD1a)와 제2 패드(PAD2a)는 타원 형상 또는 반타원 형상일 수 있다. 제1 패드(PAD1b) 및 제2 패 드(PAD2b)는 PSR 처리되지 않고, 그라운드 배선(GNDb)는 PSR 처리된다. 설명의 편의를 위해, 도 1 내지 3a를 참조하여 도 3c를 설명한다. 도 3c의 PCB 기판(300c)의 일면 상에 배치되 는 제1 신호 배선(SL1c), 제2 신호 배선(SL2c), 제1 패드(PAD1c), 제2 패드(PAD2c), 그라운드 배선(GNDc), 제3 패드(RP1c), 제4 패드(RP2c), 저항 소자(Rc), 제5 패드(CP1c), 제6 패드(CP2c), 커패시터 소자(Cc)는, 도 3a의 PCB 기판(300a)의 일면 상에 배치되는 제1 신호 배선(SL1a), 제2 신호 배선(SL2a), 제1 패드(PAD1a), 제2 패드 (PAD2a), 그라운드 배선(GNDa), 제3 패드(RP1a), 제4 패드(RP2a), 저항 소자(Ra), 제5 패드(CP1a), 제6 패드 (CP2a), 커패시터 소자(Ca)에 대응되므로, 중복되는 설명은 생략한다. 도 3c를 참조하면, 제1 패드(PAD1c)의 제1 측과 제2 측이 만나는 제1 점과 제2 패드(PAD2c)의 제1 측과 제2 측 이 만나는 제2 점은 서로 마주할 수 있다. 예를 들어, 제1 패드(PAD1c)의 제1 측, 제2 측, 그리고 제2 패드 (PAD2c)의 제1 측, 제2 측은 직선 형상일 수 있다. 예를 들어, 제1 점과 제2 점 간의 거리는 제1 패드(PAD1c)와 제2 패드(PAD2c) 사이의 거리 중 가장 가까운 거리일 수 있다. 제1 점에서 멀어질수록, 그리고 제2 점에서 멀어 질수록, 제1 패드(PAD1c)와 제2 패드(PAD2c) 간의 거리는 멀어질 수 있다. 예를 들어, 제1 패드(PAD1c)와 제2 패드(PAD2c)는 삼각형 형상일 수 있다. 제1 패드(PAD1c) 및 제2 패드(PAD2c)는 PSR 처리되지 않고, 그라운드 배 선(GNDc)는 PSR 처리된다. 설명의 편의를 위해, 도 1 내지 3a를 참조하여 도 3d를 설명한다. 도 3d의 PCB 기판(300d)의 일면 상에 배치되 는 제1 신호 배선(SL1d), 제2 신호 배선(SL2d), 제1 패드(PAD1d), 그라운드 배선(GNDd), 제3 패드(RP1d), 제4 패드(RP2d), 저항 소자(Rd), 제5 패드(CP1d), 제6 패드(CP2d), 커패시터 소자(Cd)는, 도 3a의 PCB 기판(300a) 의 일면 상에 배치되는 제1 신호 배선(SL1a), 제2 신호 배선(SL2a), 제1 패드(PAD1a), 그라운드 배선(GNDa), 제3 패드(RP1a), 제4 패드(RP2a), 저항 소자(Ra), 제5 패드(CP1a), 제6 패드(CP2a), 커패시터 소자(Ca)에 대응 되므로, 중복되는 설명은 생략한다. 도 3d를 참조하면, 도 3a의 제1 패드(PAD1a)와 유사하게, 제1 패드(PAD1c)는 사각형 형상일 수 있다. 제1 패드 (PAD1d) 및 그라운드 배선(GNDd)은 PSR 처리되지 않는다. 도 3d에서 도시하는 실시예에서, 도 3a의 제2 패드 (PAD2a)에 대응되는 패드는 그라운드 전압 단에 연결된 그라운드 배선(GNDd)일 수 있다. 즉, 그라운드 배선 (GNDd)이 PSR 처리되지 않고, 그라운드 배선(GNDd)이 제1 패드(PAD1d)와 이격되어 배치될 수 있다. 제1 패드 (PAD1d)와 그라운드 배선(GNDd)은 스파크 갭을 형성할 수 있다. 설명의 편의를 위해, 도 1 내지 3b를 참조하여 도 3e를 설명한다. 도 3e의 PCB 기판(300e)의 일면 상에 배치되 는 제1 신호 배선(SL1e), 제2 신호 배선(SL2e), 제1 패드(PAD1e), 그라운드 배선(GNDe), 제3 패드(RP1e), 제4 패드(RP2e), 저항 소자(Re), 제5 패드(CP1e), 제6 패드(CP2e), 커패시터 소자(Ce)는, 도 3b의 PCB 기판(300b) 의 일면 상에 배치되는 제1 신호 배선(SL1b), 제2 신호 배선(SL2b), 제1 패드(PAD1b), 그라운드 배선(GNDb), 제3 패드(RP1b), 제4 패드(RP2b), 저항 소자(Rb), 제5 패드(CP1b), 제6 패드(CP2b), 커패시터 소자(Cb)에 대응 되므로, 중복되는 설명은 생략한다. 도 3e를 참조하면, 도 3b의 제1 패드(PAD1b)와 유사하게, 제1 패드(PAD1e)는 타원 형상 또는 반타원 형상일 수 있다. 제1 패드(PAD1e) 및 그라운드 배선(GNDe)은 PSR 처리되지 않는다. 도 3e에서 도시하는 실시예에서, 도 3b의 제2 패드(PAD2b)에 대응되는 패드는 그라운드 전압 단에 연결된 그라운드 배선(GNDd)일 수 있다. 즉, 그라운 드 배선(GNDe)이 PSR 처리되지 않고, 그라운드 배선(GNDe)이 제1 패드(PAD1e)와 이격되어 배치될 수 있다. 제1 패드(PAD1e)와 그라운드 배선(GNDe)은 스파크 갭을 형성할 수 있다. 설명의 편의를 위해, 도 1 내지 3c를 참조하여 도 3f를 설명한다. 도 3f의 PCB 기판(300f)의 일면 상에 배치되 는 제1 신호 배선(SL1f), 제2 신호 배선(SL2f), 제1 패드(PAD1f), 그라운드 배선(GNDf), 제3 패드(RP1f), 제4 패드(RP2f), 저항 소자(Rf), 제5 패드(CP1f), 제6 패드(CP2f), 커패시터 소자(Cf)는, 도 3c의 PCB 기판(300c) 의 일면 상에 배치되는 제1 신호 배선(SL1c), 제2 신호 배선(SL2c), 제1 패드(PAD1c), 그라운드 배선(GNDc), 제3 패드(RP1c), 제4 패드(RP2c), 저항 소자(Rc), 제5 패드(CP1c), 제6 패드(CP2c), 커패시터 소자(Cc)에 대응 되므로, 중복되는 설명은 생략한다. 도 3f를 참조하면, 도 3c의 제1 패드(PAD1c)와 유사하게, 제1 패드(PAD1f)는 삼각형 형상일 수 있다. 제1 패드 (PAD1f) 및 그라운드 배선(GNDf)은 PSR 처리되지 않는다. 도 3f에서 도시하는 실시예에서, 도 3c의 제2 패드 (PAD2c)에 대응되는 패드는 그라운드 전압 단에 연결된 그라운드 배선(GNDf)일 수 있다. 즉, 그라운드 배선 (GNDf)이 PSR 처리되지 않고, 그라운드 배선(GNDf)이 제1 패드(PAD1f)와 이격되어 배치될 수 있다. 제1 패드 (PAD1f)와 그라운드 배선(GNDf)은 스파크 갭을 형성할 수 있다. 도 3g와 함께, 도 1 및 2를 참조하면, PCB 기판(300g)은 양면 PCB 기판일 수 있다. PCB 기판(300g)은 제1 면 (300g_1) 및 제2 면(300g_2)을 포함할 수 있다. PCB 기판의 제1 면(300g_1)에 제1 신호 배선(SL1g)이 형성될 수 있다. PCB 기판의 제1 면(300g_1)의 제1 측은 제1 신호 배선(SL1g)을 통해 커넥터 단자부(110, 210)에 전기 적으로 연결될 수 있다. 제1 패드(VP1)는 제1 신호 배선(SL1g)에 전기적으로 연결될 수 있다. 제1 패드(VP1)는 PCB 기판의 제1 면 (300g_1)과 제2 면(300g_2)을 전기적으로 연결하는 비아 홀(via hole)에서 제1 면(300g_1) 상에 노출되는 영역 에 대응할 수 있다. 제1 패드(VP1)는 PSR 처리되지 않는다. 그라운드 배선(GNDg)은 PCB 기판의 제1 면(300g_1) 상에 형성될 수 있다. 제1 패드(VP1)와 그라운드 배선(GNDg)은 이격되어 배치될 수 있다. 제1 패드(VP1)와 그라 운드 배선(GNDg)은 스파크 갭을 형성할 수 있다. 그라운드 배선(GNDg)은 PSR 처리되지 않을 수 있으나, 본 개시는 이에 한정되지 않는다. 따라서, 그라운드 배선 (GNDg)은 PSR 처리되고, 도시되지 않았지만 PSR 처리되지 않은 제2 패드(예컨대, 도 3a 내지 3c의 제2 패드 (PAD2a, PAD2b, PAD2c))가 PCB 기판의 제1 면(300g_1) 상에 배치될 수 있다. 제2 패드(미도시)는 그라운드 배 선(GNDg)에 연결될 수 있다. 이 경우, 제1 패드(VP1)와 제2 패드(미도시)는 이격되어 배치될 수 있다. 제1 패드 (VP1)와 제2 패드(미도시)는 서로 마주하도록 배치될 수 있다. 제1 패드(VP1)와 제2 패드(미도시)는 스파크 갭 을 형성할 수 있다. PCB 기판의 제2 면(300g_2)에 제2 신호 배선(SL2g) 및 제3 신호 배선(SL3g)이 형성될 수 있다. PCB 기판의 제2 면(300g_2)의 제1 측은 제3 신호 배선(SL3g)을 통해 집적 회로(130, 230)에 전기적으로 연결될 수 있다. 제1 신 호 배선(SL1g), 비아 홀, 제2 신호 배선(SL2g), 제3 신호 배선(SL3g), 및 직렬적으로 연결되는 저항 소자(Rg)를 통해, 커넥터 단자부(110, 210)와 집적 회로(130, 230)가 전기적으로 연결될 수 있다. 제2 신호 배선(SL2g)은 제1 패드(VP1)에 대응하는 비아 홀을 통해 제1 신호 배선(SL1g)과 전기적으로 연결될 수 있다. 예를 들어, 제2 신호 배선(SL2g)은 PCB 기판의 제1 면(300g_1)과 제2 면(300g_2)을 전기적으로 연결하는 비아 홀(via hole)에서 제2 면(300g_2) 상에 노출되는 영역(VP2)에 연결될 수 있다. 제3 패드(RP1g)는 제2 신호 배선(SL2g)에 전기적으로 연결될 수 있다. 제3 패드(RP1g)는 PCB 기판의 제2 면 (300g_2) 상에 배치될 수 있다. 제4 패드(RP2g)는 제3 패드(RP1g)와 이격되어 배치될 수 있다. 제4 패드(RP2 g)는 제3 신호 배선(SL3g)에 연결될 수 있다. 제4 패드(RP2g)는 PCB 기판의 제2 면(300g_2) 상에 배치될 수 있 다. 제3 패드(RP1g)와 제4 패드(RP2g) 사이에 저항 소자(Rg)가 배치될 수 있다. 저항 소자(Rg)의 제1 단은 제3 패드(RP1g)에 전기적으로 연결되고, 제2 단은 제4 패드(RP2g)에 전기적으로 연결될 수 있다. 저항 소자(Rg)는 PCB 기판의 제2 면(300g_2) 상에 배치될 수 있다. 제2 신호 배선(SL2g) 및 제3 신호 배선(SL3g)은 직렬 연결된 저항 소자(Rg)를 통해 전기적으로 연결될 수 있다. 제5 패드(CP1g)는 제3 신호 배선(SL3g)에 전기적으로 연결될 수 있다. 제5 패드(CP1g)는 PCB 기판의 제2 면 (300g_2) 상에 배치될 수 있다. 제6 패드(CP2g)는 제5 패드(CP1g)와 이격되어 배치될 수 있다. 제6 패드(CP2 g)는 그라운드 전압 단에 연결될 수 있다. 제6 패드(CP2g)는 PCB 기판의 제2 면(300g_2) 상에 배치될 수 있다. 제5 패드(CP1g)와 제6 패드(CP2g)는 사이에 커패시터 소자(Cg)가 배치될 수 있다. 커패시터 소자(Cg)의 제1 단은 제5 패드(CP1g)에 전기적으로 연결되고, 제2 단은 제6 패드(CP2g)에 전기적으로 연결될 수 있다. 커패시터 소자(Cg)는 PCB 기판의 제2 면(300g_2) 상에 배치될 수 있다. 도 3a 내지 3g에서 설명한 실시예들은 본 개시의 실시예들을 예시적으로 도시한 것이며, 따라서 본 개시는 이에 한정되지 않는다. 따라서, 도 3a 내지 3g에 도시된 실시예들의 임의의 조합으로 정전기 방전 보호 회로가 구현 될 수 있다. 예를 들어, 제1 패드(PAD1a, PAD1b, PAD1c)의 형상과 제2 패드(PAD2a, PAD2b, PAD2c)의 형상은 다 양한 형상으로 구현될 수 있다. 제1 패드(PAD1a, PAD1b, PAD1c)의 형상과 제2 패드(PAD2a, PAD2b, PAD2c)의 형 상은 서로 같거나 다를 수 있다. 예를 들어, 제1 패드(PAD1a, PAD1b, PAD1c)와 제2 패드(PAD2a, PAD2b, PAD2 c)는 사각형 형상, 삼각형 형상, 반원형 형상, 및 반타원형 형상 중 적어도 하나로 PCB 기판 상에 형성될 수 있 다. 도 3a 내지 3g에서 설명한 실시예들은 커넥터 단자부(도 1, 110)와 집적 회로(도 1, 130) 사이의 라인들 중 하 나가 PCB 기판 상에 배치되는 예시를 도시한 것이다. 일 실시예에 있어서, 제2 패드(PAD2a, PAD2b, PAD2c) 및/ 또는 그라운드 배선(GNDa, GNDb, GNDc, GNDd, GNDe, GNDf, GNDg)은 하나의 라인에서 전용되지 않고, 다른 라인 들에서 공유될 수 있다. 도 3g에서 설명한 실시예에서, 그라운드 배선(GNDg)이 복수의 라인들에서 공유되는 예 시는 도 4에서 상세하게 설명한다. 도 4는 일 실시예에 따른 정전기 방전 보호 회로가 실장되는 PCB 기판의 패턴 설계를 보여주는 평면도이다. 설 명의 편의를 위해 도 3g를 참조하여 도 4를 설명한다. 도 4와 함께, 도 1 및 도 3g를 참조하면, 커넥터 단자부와 집적 회로 사이의 라인들 중 적어도 일부 가 PCB 기판 상에 배치될 수 있다. 도 4에서, 커넥터 단자부와 집적 회로 사이의 라인들 중 PCB 기판 상에 배치되는 라인들의 개수는 3 개인 것으로 예시적으로 도시되나, 본 개시는 이에 한정되지 않는다. 예를 들 어, 커넥터 단자부와 집적 회로 사이의 라인들 중 PCB 기판 상에 배치되는 라인들은 제1 라인, 제2 라인, 제3 라인으로 지칭될 수 있다. PCB 기판의 제1 면(400_1)은 도 3g의 PCB 기판의 제1 면(300g_1)에 대응할 수 있다. 제1 신호 배선(SL1)은 제1 라인에 대응할 수 있다. 예를 들어, 제1 신호 배선(SL1)은 도 3g의 제1 신호 배선(SL1g)에 대응할 수 있다. 제1 패드(VP1)는 제1 신호 배선(SL1)에 전기적으로 연결될 수 있다. 제1 패드(VP1)는 PCB 기판의 제1 면(400_1)과 제2 면(미도시)을 전기적으로 연결하는 제1 비아 홀에서 제1 면(400_1) 상에 노출되는 영역에 대응할 수 있다. 예를 들어, 제1 패드(VP1)는 도 3g의 제1 패드(VP1)에 대응할 수 있다. 제2 신호 배선(SL2)은 제2 라인에 대응할 수 있다. 제2 패드(VP2)는 제1 신호 배선(SL2)에 전기적으로 연결될 수 있다. 제2 패드(VP2)는 PCB 기판의 제1 면(400_1)과 제2 면(미도시)을 전기적으로 연결하는 제2 비아 홀에서 제1 면(400_1) 상에 노출되는 영역에 대응할 수 있다. 제3 신호 배선(SL3)은 제3 라인에 대응할 수 있다. 제3 패드(VP3)는 제3 신호 배선(SL3)에 전기적으로 연결될 수 있다. 제3 패드(VP3)는 PCB 기판의 제1 면(400_1)과 제2 면(미도시)을 전기적으로 연결하는 제3 비아 홀에서 제1 면(400_1) 상에 노출되는 영역에 대응할 수 있다. 제1 패드(VP1), 제2 패드(VP2), 및 제3 패드(VP3)는 PSR 처리되지 않는다. 그라운드 배선(GNDg)은 PCB 기판의 제1 면(300g_1) 상에 형성될 수 있다. 그라운드 배선(GNDg)은 도 3g의 그라 운드 배선(GNDg)에 대응할 수 있다. 제1 패드(VP1)와 그라운드 배선(GNDg)은 이격되어 배치될 수 있다. 제1 패 드(VP1)와 그라운드 배선(GNDg)은 제1 스파크 갭을 형성할 수 있다. 제2 패드(VP2)와 그라운드 배선(GNDg)은 이 격되어 배치될 수 있다. 제2 패드(VP2)와 그라운드 배선(GNDg)은 제2 스파크 갭을 형성할 수 있다. 제3 패드 (VP3)와 그라운드 배선(GNDg)은 이격되어 배치될 수 있다. 제3 패드(VP3)와 그라운드 배선(GNDg)은 제3 스파크 갭을 형성할 수 있다. 제1 내지 제3 스파크 갭들 각각의 크기는 서로 같거나 다를 수 있다. 도 5는 일 실시예에 따른 정전기 방전 보호 회로를 보여주는 회로도이다. 커넥터 단자부, 집적 회로 의 구성, 기능, 동작은 도 1 및 2에서 설명한 커넥터 단자부(110, 210), 집적 회로(130, 230)의 구성, 기능, 동 작과 유사하므로 중복되는 내용은 생략한다. 도 5를 참조하면, 커넥터 단자부는 제1 단자(T1), 제2 단자(T2), 제3 단자(T3), 및 제4 단자(T4)를 포함할 수 있다. 제1 단자(T1)는 그라운드 전압 단에 연결될 수 있다. 제2 단자(T2)는 제1 라인(L1)에 연결될 수 있다. 제3 단자(T3)는 제2 라인(L2)에 연결될 수 있다. 제4 단자(T4)는 제3 라인(L3)에 연결될 수 있다. 커넥터 단자부는 제1 라인(L1), 제2 라인(L2), 및 제3 라인(L3)을 통해 집적 회로에 연결될 수 있다. 도 5에서, 커넥터 단자부에 포함되는 단자들의 개수는 4 개인 것으로 도시되었으나, 본 개시는 이에 한정되지 않으며, 커넥터 단자부는 적어도 하나의 단자를 포함할 수 있다. 정전기 방전 보호 회로는 제1 라인(L1), 제2 라인(L2), 및 제3 라인(L3)과, 제1 라인(L1), 제2 라인(L2), 및 제3 라인(L3)에 연결되는 회로 소자들을 포함할 수 있다. 예를 들어, 정전기 방전 보호 회로는 제1 패 드(PAD1), 제2 패드(PAD2), 제3 패드(PAD3), 제4 패드(PAD4), 제1 저항(R1), 제2 저항(R2), 제1 커패시터(C1), 제2 커패시터(C2), ESD 보호 소자(V1)를 포함할 수 있다. 제1 라인(L1) 및 제2 라인(L2) 각각은 도 2의 정전기 방전 보호 회로의 커넥터 단자부와 집적 회로 를 연결하는 라인에 대응할 수 있다. 제1 패드(PAD1)는 제1 노드(N1)에 연결될 수 있다. 제1 노드(N1)는 제2 단자(T2)에 연결될 수 있다. 제1 노드 (N1)는 제2 단자(T2)와 집적 회로를 연결하는 제1 라인(L1)에 위치할 수 있다. 제2 패드(PAD2)는 제1 패드 (PAD1)와 이격되어 배치되고, 그라운드 전압 단에 연결될 수 있다. 제1 패드(PAD1)와 제2 패드(PAD2)는 스파크 갭을 형성할 수 있다. 제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2)에 연결될 수 있다. 제1 저항(R1)의 제1 단 은 제1 노드(N1)에 연결될 수 있다. 제1 저항(R1)의 제2 단은 제2 노드(N2)에 연결될 수 있다. 제2 노드(N2)는 집적 회로에 연결될 수 있다. 제2 노드(N2)는 제2 단자(T2)와 집적 회로를 연결하는 제1 라인(L1)에 위치할 수 있다. 제1 커패시터(C1)는 제2 노드(N2)와 그라운드 전압 단에 연결될 수 있다. 제1 커패시터(C1)의 제1 단은 제2 노드(N2)에 연결될 수 있다. 제1 커패시터(C1)의 제2 단은 그라운드 전압 단에 연결될 수 있다. 제1 저항(R1) 및 제1 커패시터(C1)는 로우 패스 필터로 동작할 수 있다. 제3 패드(PAD3)는 제3 노드(N3)에 연결될 수 있다. 제3 패드(PAD3)는 제3 단자(T3)에 연결될 수 있다. 제3 노드 (N3)는 제3 단자(T3)와 집적 회로를 연결하는 제2 라인(L2)에 위치할 수 있다. 제4 패드(PAD4)는 제3 패드 (PAD3)와 이격되어 배치되고, 그라운드 전압 단에 연결될 수 있다. 제3 패드(PAD3)와 제4 패드(PAD4)는 스파크 갭을 형성할 수 있다. 제2 저항(R2)은 제3 노드(N3)와 제4 노드(N4)에 연결될 수 있다. 제2 저항(R2)의 제1 단 은 제3 노드(N3)에 연결될 수 있다. 제2 저항(R2)의 제2 단은 제4 노드(N4)에 연결될 수 있다. 제4 노드(N4)는 집적 회로에 연결될 수 있다. 제4 노드(N4)는 제3 단자(T3)와 집적 회로를 연결하는 제2 라인(L2)에 위치할 수 있다. 제2 커패시터(C2)는 제4 노드(N4)와 그라운드 전압 단에 연결될 수 있다. 제2 커패시터(C2)의 제1 단은 제4 노드(N4)에 연결될 수 있다. 제2 커패시터(C2)의 제2 단은 그라운드 전압 단에 연결될 수 있다. 제2 저항(R2) 및 제2 커패시터(C2)는 로우 패스 필터로 동작할 수 있다. 제1 라인(L1) 또는 제2 라인(L2)과 달리, 제3 라인(L3)에 직렬로 연결되는 저항이 제공되지 않을 수 있다. 따라 서, 제3 라인(L3)을 통해 ESD 펄스가 집적 회로에 유입되는 것을 방지하기 위해, 제3 라인(L3)에 ESD 보호 소자(V1)가 제공될 수 있다. ESD 보호 소자(V1)는 제5 노드(N5)에 연결될 수 있다. 제5 노드(N5)는 제4 단자 (T4)와 집적 회로에 연결되는 제3 라인(L3)에 위치할 수 있다. ESD 보호 소자(V1)는 제5 노드(N5)와 그라 운드 전압 단에 연결될 수 있다. ESD 보호 소자(V1)의 제1 단은 제5 노드(N5)에 연결될 수 있다. ESD 보호 소자 (V1)의 제2 단은 그라운드 전압 단에 연결될 수 있다. 예를 들어, ESD 보호 소자(V1)는 TVS다이오드 또는 바리 스터를 포함할 수 있다. 도 6은 일 실시예에 따른 패드의 형상을 보여주는 도면이다. 제1 패드(PAD1)와 제2 패드(PAD2)는, 도 1 내지 5 에서 도시한 제1 패드(PAD1, PAD1a, PAD1b, PAD1c, PAD1d, PAD1e, PAD1f, PAD1g)와 제2 패드(PAD2, PAD2a, PAD2b, PAD2c)에 대응할 수 있다. 제1 패드(PAD1)는 신호 배선(Signal)에서 돌출되도록 PCB 기판 상에 형성될 수 있다. 즉, 신호 배선(Signal)에서 돌출된 영역을 제1 패드(PAD1)로 지칭할 수 있다. 제1 패드(PAD1) 또는 신 호 배선(Signal)에서 돌출되는 영역은 PSR 처리되지 않는다. 제2 패드(PAD2)는 그라운드 배선(Ground)에서 돌출 되도록 PCB 기판 상에 형성될 수 있다. 즉, 그라운드 배선(Ground)에서 돌출된 영역을 제2 패드(PAD2)로 지칭할 수 있다. 제2 패드(PAD2) 또는 그라운드 배선(Ground)에서 돌출되는 영역은 PSR 처리되지 않는다. 제1 패드 (PAD1) 및 제2 패드(PAD2)는 타원 또는 반타원 형상을 갖도록 돌출될 수 있다. 예를 들어, 제1 패드(PAD1)의 최 대 돌출 지점과 제2 패드(PAD2)의 최대 돌출 지점 간의 거리는 65.051μm일 수 있다. 제1 패드(PAD1)와 제2 패 드(PAD2)는 스파크 갭을 형성할 수 있다. 스파크 갭에서, ESD 펄스에 의한 스파크가 발생할 수 있다. 도 7은 일 실시예에 따른 정전기 방전 보호 방법을 보여주는 흐름도이다. 설명의 편의를 위해, 도 2 및 3a를 참 조하여 정전기 방전 보호 방법을 설명한다. 정전기 방전 보호 방법은 PCB 기판(300a) 상에 제공되는 정전기 방 전 보호 회로의 동작에 의해 구현될 수 있다. S710 단계에서, 정전기 방전 보호 회로는 커넥터 단자부로부터 PCB 기판(300a)으로 유입된 ESD 펄스 를 수신할 수 있다. S720 단계에서, 커넥터 단자부에 연결되고, PCB 기판(300a) 상에 배치되는 저항 소자(Ra)는, ESD 펄스 중 적어도 일부를 반사할 수 있다. 저항 소자(Ra)는 제1 저항(R1)에 대응할 수 있다. S730 단계에서, 정전기 방전 보호 회로는, 커넥터 단자부 및 저항 소자(Ra)에 연결되고 PCB 기판 (300a) 상에 배치되는 제1 패드(PAD1, PAD1a)와, 제1 패드(PAD1, PAD1a)와 이격되어 PCB 기판(300a) 상에 배치 되는 제2 패드(PAD2, PAD2a) 사이의 아크를 통해, 수신된 ESD 펄스 및 반사된 ESD 펄스를 제2 패드(PAD2, PAD2a)에 연결되는 그라운드 전압 단으로 방전시킬 수 있다. 일 실시예에 있어서, 제2 패드(PAD2, PAD2a)는 그 라운드 전압 단에 연결된 그라운드 배선(GNDa)이거나, 그라운드 전압 단에 연결되는 패드일 수 있다. 예를 들어, 제2 패드(PAD2, PAD2a)가 그라운드 전압 단에 연결된 그라운드 배선(GNDa)인 경우, 그라운드 배선(GNDa) 은 PSR 처리되지 않을 수 있다. 도 8은 일 실시예에 따른 전자 장치를 보여주는 블록도이다. 도 8에 도시되는 전자 장치의 구성, 동작, 및 기능은 도 1 및 2에서 설명한 전자 장치(100, 200)의 구성, 동작, 및 기능에 대응할 수 있다. 도 8을 참조하면, 전자 장치는 프로세서, 통신 인터페이스, 사용자 인터페이스, 메모 리, 전원 공급 장치를 포함할 수 있다. 전자 장치의 각 구성요소들은 모두 필수적인 것은 아 니며, 제조사의 설계 사상에 따라 각 구성요소들은 가감될 수 있다. 프로세서는, 전자 장치의 전반적인 동작을 제어한다. 프로세서는 메모리에 저장된 프 로그램들을 실행함으로써, 통신 인터페이스, 사용자 인터페이스, 메모리, 전원 공급 장치 를 제어할 수 있다. 프로세서는 AP(application processor), CPU(central processing unit) 또는 GPU(graphic processing unit)와 같은 범용 프로세서와 소프트웨어의 조합을 통해 구현될 수도 있다. 전용 프로세서의 경우, 본 개시의 실시예를 구현하기 위한 메모리를 포함하거나, 외부 메모리를 이용하기 위한 메모리 처리부를 포함할 수 있다. 프로세서는 복수의 프로세서로 구성될 수도 있다. 이 경우, 전용 프로세서들의 조합으로 구현될 수도 있 고, AP, CPU 또는 GPU와 같은 다수의 범용 프로세서들과 소프트웨어의 조합을 통해 구현될 수도 있다. 일 실시예에 있어서, 프로세서는, 인공 지능(AI) 프로세서를 탑재할 수도 있다. 인공 지능(AI) 프로세서 는, 인공 지능(AI)을 위한 전용 하드웨어 칩 형태로 제작될 수도 있고, 기존의 범용 프로세서(예: CPU 또는 application processor) 또는 그래픽 전용 프로세서(예: GPU)의 일부로 제작되어 전자 장치에 탑재될 수 도 있다. 일 실시예에 있어서, 프로세서는 유선 통신부 또는 전원 공급 장치가 포함하는 커넥터(1231, 1501) 및 정전기 방전 보호 회로(1232, 1502)의 동작을 제어할 수 있다. 전자 장치는 필요에 따라 IoT(Internet of Things) 네트워크 상에서 동작하거나 홈 네트워크에서 동작하 도록 통신 인터페이스를 포함할 수 있다. 통신 인터페이스는, 근거리 통신부, 원거리 통신부, 및 유선 통신부를 포함할 수 있다. 근거리 통신부(1210, short-range wireless communication interface)는, 블루투스 통신부, BLE(Bluetooth Low Energy) 통신부, 근거리 무선 통신부(Near Field Communication interface), WLAN(와이파이) 통신부, 지그비 (Zigbee) 통신부, 적외선(IrDA, infrared Data Association) 통신부, WFD(Wi-Fi Direct) 통신부, UWB(Ultra Wideband) 통신부, Ant+ 통신부 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 원거리 통신부는, 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신 한다. 여기에서, 무선 신호는, 음성 호 신호, 화상 통화 호 신호 또는 문자/멀티미디어 메시지 송수신에 따른 다양한 형태의 데이터를 포함할 수 있다. 원거리 통신부는, 3G 모듈, 4G 모듈, 5G 모듈, LTE 모듈, NB-IoT 모듈, LTE-M 모듈 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 유선 통신부는 전자 장치와 유선으로 연결되는 외부의 단말 또는 서버로부터 유선 신호를 송수신한 다. 여기에서, 유선 신호는, 제어 신호, 오디오 신호, 비디오 신호 등 다양한 형태의 데이터를 포함하는 신호일 수 있다. 유선 통신부는 커넥터 단자부 및 정전기 방전 보호 회로를 포함할 수 있다. 커넥터 단자부 및 정전기 방전 보호 회로의 구성, 동작, 및 기능은 도 1 및 2의 커넥터 단자부(110, 210) 및 정 전기 방전 보호 회로(120, 220)의 구성, 동작, 및 기능에 대응되므로 중복되는 내용은 생략한다. 커넥터 단자부는 다양한 프로토콜에 대응하는 신호를 송수신하기 위한 적어도 하나의 단자를 포함할 수 있다. 일 실시예에 있어서, 커넥터 단자부는 다양한 유형의 커넥터가 삽입될 수 있는 암 커넥터 단자부일 수 있다. 정전기 방전 보호 회로는 PCB 기판 상에 형성되는 스파크 갭을 이용하여, 커넥터 단자부 에 커넥터가 삽입됨에 따라 발생하는 ESD 펄스가 전자 장치의 집적 회로(예컨대, 프로세서, 메모리 등)에 유입되는 것을 방지할 수 있다. 사용자 인터페이스는 입력 인터페이스 및 출력 인터페이스를 포함할 수 있다. 입력 인터페이스는, 사용자로부터의 입력(이하에서, 사용자 입력)을 수신하기 위한 것이다. 입력 인터페 이스는 키 패드(key pad), 돔 스위치 (dome switch), 터치 패드(접촉식 정전 용량 방식, 압력식 저항막 방식, 적외선 감지 방식, 표면 초음파 전도 방식, 적분식 장력 측정 방식, 피에조 효과 방식 등), 조그 휠, 조 그 스위치 중 적어도 하나일 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에 있어서, 사용자 입력을 수신 하는 과정에서 ESD 펄스가 발생하는 경우, 정전기 방전 보호 회로(1232, 1502)는 전자 장치의 집적 회로 에 ESD 펄스가 유입되는 것을 방지할 수 있다. 입력 인터페이스는 음성 인식 모듈을 포함할 수 있다. 예를 들어, 전자 장치는 마이크로폰을 통해 아날로그 신호인 음성 신호를 수신하고, ASR(Automatic Speech Recognition) 모델을 이용하여 음성 부분을 컴퓨 터로 판독 가능한 텍스트로 변환할 수 있다. 전자 장치는 자연어 이해(Natural Language Understanding, NLU) 모델을 이용하여 변환된 텍스트를 해석하여, 사용자의 발화(utterance) 의도를 획득할 수 있다. 여기서 ASR 모델 또는 NLU 모델은 인공지능 모델일 수 있다. 인공지능 모델은 인공지능 모델의 처리에 특화된 하드웨어 구조로 설계된 인공지능 전용 프로세서에 의해 처리될 수 있다. 인공지능 모델은 학습을 통해 만들어 질 수 있 다. 여기서, 학습을 통해 만들어진다는 것은, 기본 인공지능 모델이 학습 알고리즘에 의하여 다수의 학습 데이 터들을 이용하여 학습됨으로써, 원하는 특성(또는, 목적)을 수행하도록 설정된 기 정의된 동작 규칙 또는 인공 지능 모델이 만들어짐을 의미한다. 인공지능 모델은, 복수의 신경망 레이어들로 구성될 수 있다. 복수의 신경망 레이어들 각각은 복수의 가중치들(weight values)을 갖고 있으며, 이전(previous) 레이어의 연산 결과와 복수의 가중치들 간의 연산을 통해 신경망 연산을 수행한다. 언어적 이해는 인간의 언어/문자를 인식하고 응용/처리하는 기술로서, 자연어 처리(Natural Language Processing), 기계 번역(Machine Translation), 대화 시스템(Dialog System), 질의 응답(Question Answering), 음성 인식/합성(Speech Recognition/Synthesis) 등을 포함한다. 출력 인터페이스는 오디오 신호 또는 비디오 신호의 출력을 위한 것으로, 예컨대 디스플레이 또는 스피커 등이 포함될 수 있다. 일 실시예에 의하면, 전자 장치는 디스플레이를 통해서 전자 장치와 관련된 정보를 표시해 줄 수 있다. 예를 들어, 전자 장치의 ESD 펄스 감지 상태를 디스플레이에 표시할 수 있다. 디스플레이와 터치패드가 레이어 구조를 이루어 터치 스크린으로 구성되는 경우, 디스플레이는 출력 장치 이외 에 입력 장치로도 사용될 수 있다. 디스플레이는 액정 디스플레이(liquid crystal display), 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display), 발광 다이오드(LED, light-emitting diode), 유기 발광 다이오드(organic light-emitting diode), 플렉시블 디스플레이(flexible display), 3차원 디스플레 이(3D display), 전기영동 디스플레이(electrophoretic display) 중에서 적어도 하나를 포함할 수 있다. 그리 고 전자 장치의 구현 형태에 따라 디스플레이를 2개 이상 포함할 수도 있다. 스피커는 통신 인터페이스로부터 수신되거나 메모리에 저장된 오디오 데이터를 출력할 수 있다. 또 한, 스피커는 전자 장치에서 수행되는 기능과 관련된 음향 신호를 출력할 수 있다. 메모리는, 프로세서의 처리 및 제어를 위한 프로그램을 저장할 수도 있고, 입/출력되는 데이터들 (예컨대, HDMI 데이터, USB 데이터 등)을 저장할 수도 있다. 메모리는 인공지능 모델을 저장할 수도 있다. 메모리는 플래시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등), 램(RAM, Random Access Memory) SRAM(Static Random Access Memory), 롬(ROM, Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), 자기 메모리, 자기 디스크, 광디스크 중 적어도 하나의 타입의 저장매체를 포함할 수 있다. 또한, 전자 장치는 인터넷(internet)상에서 저장 기능을 수행하는 웹 스토리지(web storage) 또는 클라우드 서버를 운영할 수도 있 다. 전원 공급 장치는 외부 전원으로부터 전력을 공급받고, 프로세서의 구동 제어 신호에 따라 부하에 전류를 공급할 수 있다. 전원 공급 장치는 커넥터 단자부 및 정전기 방전 보호 회로를 포함 할 수 있다. 커넥터 단자부 및 정전기 방전 보호 회로의 구성, 동작, 및 기능은 도 1 및 2의 커넥 터 단자부(110, 210) 및 정전기 방전 보호 회로(120, 220)의 구성, 동작, 및 기능에 대응되므로 중복되는 내용 은 생략한다. 일 실시예에 있어서, 커넥터 단자부 및 정전기 방전 보호 회로는 커넥터 단자부 및 정전기 방전 보호 회로일 수 있으나, 본 개시는 이에 한정되지 않으며, 이들은 별개의 구성으 로 구현될 수 있다. 커넥터 단자부는 외부 전원으로부터 전력을 공급받기 위한 적어도 하나의 단자를 포함할 수 있다. 일 실 시예에 있어서, 커넥터 단자부는 다양한 유형의 커넥터가 삽입될 수 있는 암 커넥터 단자부일 수 있다. 정전기 방전 보호 회로는 PCB 기판 상에 형성되는 스파크 갭을 이용하여, 커넥터 단자부에 커넥터 가 삽입됨에 따라 발생하는 ESD 펄스가 전자 장치의 집적 회로(예컨대, 프로세서, 메모리 등)에 유입되는 것을 방지할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(100, 200, 1000)는 가전기기에 적용될 수 있으나 이에 제한되는 것은 아 니다. 또한, 본 개시의 일 실시예에 따른 전자 장치(100, 200, 1000)는 식기 세척기, 공기 조화기, 세탁기, 건 조기, 전등, TV, 가열장치, 및 스타일러(styler) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 가열장치 는 스마트 주전자(smart kettle), 차주전자(teapot), 커피포트(coffee pot), 인덕션 장치, 토스트, 에어프라이 어, 하이라이트, 밥솥 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 본 개시의 일 실시예에 따른 전자 장치(100, 200, 1000)에서 도시된 구성요소 모두가 필수구성요소인 것은 아니 다. 도시된 구성요소보다 더 많은 구성요소에 의해 전자 장치(100, 200, 1000)가 구현될 수도 있고, 그보다 적 은 구성요소에 의해서 전자 장치(100, 200, 1000)가 구현될 수 있다. 본 명세서 전반에 걸쳐서 전자 장치(100, 200, 1000)는 가전 장치, 가전기기, 조리기기 혹은 전기장치로 지칭될 수 있으며, 이들 용어는 서로 교환되거나 대체되어 사용될 수 있다. 또한 본 명세서 전반에 걸쳐서 전자 장치(100, 200, 1000)를 포함하는 전기기기는 독 립되어 판매되는 가전 장치일 수도 있고 가전 장치의 일부 제품을 구성하는 장치일 수도 있다. 일 실시예에 있어서, PCB 기판 상의 정전기 방전 보호 회로는, 제1 노드에 연결되는 제1 패드, 상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 노드 및 상기 제1 노드와 상이한 제2 노 드에 연결되는 제1 저항, 및 상기 제2 노드 및 상기 그라운드 전압 단에 연결되는 제1 커패시터를 포함할 수 있 다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제1 노드에 커넥터 단자부가 연결되고, 상기 제2 노드 에 집적 회로가 연결되고, 상기 커넥터 단자부로부터 정전기 방전(Electrostatic Discharge; ESD) 펄스가 상기 제1 노드로 유입되고, 상기 제2 패드에 연결되는 상기 그라운드 전압 단으로 상기 ESD 펄스가 우회될 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제1 패드와 상기 제2 패드는 사각형 형상, 삼각형 형 상, 반원형 형상, 및 반타원형 형상 중 적어도 하나로 상기 PCB 기판 상에 형성될 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선일 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 PCB 기판은 제1 면 및 제2 면을 포함하는 양면 PCB 기 판이고, 상기 제1 패드는 상기 제1 면과 상기 제2 면을 연결하는 비아 홀(via hole)에서 상기 제1 면 상에 노출 되는 영역에 대응하고, 상기 제2 패드는 상기 제1 면 상에 형성되고, 상기 제1 저항 및 상기 제1 커패시터는 상 기 제2 면 상에 배치될 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제1 저항은 안티-서지(anti-surge) 저항 소자를 포함 할 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제1 패드와 상기 제2 패드는 스파크 갭(spark gap)을 형성할 수 있다. 일 실시예에 따른 정전기 방전 보호 회로에 있어서, 상기 제1 패드와 상기 제2 패드가 이격되는 간격은 10μm 내지 100μm일 수 있다. 일 실시예에 있어서, 정전기 방전을 방지하기 위한 전자 장치는, 커넥터 단자부, 집적 회로, PCB(Printed Circuit Board) 기판 상에서, 상기 커넥터 단자부와 상기 집적 회로를 연결하는 제1 라인을 포함하는 정전기 방 전 보호 회로를 포함하되, 상기 정전기 방전 보호 회로는: 상기 제1 라인의 제1 노드에 연결되는 제1 패드, 상 기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 노드 및 상기 제1 노드와 상이한 상기 제1 라인의 제2 노드에 연결되는 제1 저항, 및 상기 제2 노드 및 상기 그라운드 전압 단에 연결되 는 제1 커패시터를 를 포함할 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 정전기 방전 보호 회로는, 상기 커넥터와 상기 집적 회로를 연결하 는 제2 라인을 포함하되, 상기 정전기 방전 보호 회로는: 상기 제2 라인의 제3 노드 및 상기 그라운드 전압 단 에 연결되는 ESD 보호 소자를 포함할 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 ESD 보호 소자는, TVS(Transient Voltage Suppression) 다이오드 또는 바리스터(Varistor)를 포함할 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 제1 노드에 상기 커넥터 단자부가 연결되고, 상기 제2 노드에 상기 집적 회로가 연결되고, 상기 커넥터 단자부로부터 정전기 방전(Electrostatic Discharge; ESD) 펄스가 상기 제1 노드로 유입되고, 상기 제2 패드에 연결되는 상기 그라운드 전압 단으로 상기 ESD 펄스가 우회될 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 제1 패드와 상기 제2 패드는 사각형 형상, 삼각형 형상, 반원형 형 상, 및 반타원형 형상 중 적어도 하나로 상기 PCB 기판 상에 형성될 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선일 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 PCB 기판은 제1 면 및 제2 면을 포함하는 양면 PCB 기판이고, 상기 제1 패드는 상기 제1 면과 상기 제2 면을 연결하는 비아 홀(via hole)에서 상기 제1 면 상에 노출되는 영역에 대응하고, 상기 제2 패드는 상기 제1 면 상에 형성되고, 상기 제1 저항 및 상기 제1 커패시터는 상기 제2 면 상 에 배치될 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 제1 저항은 안티-서지(anti-surge) 저항 소자를 포함할 수 있다. 일 실시예에 따른 전자 장치에 있어서, 상기 제1 패드와 상기 제2 패드는 스파크 갭(spark gap)을 형성할 수 있 다. 일 실시예에 따른 전자 장치에 있어서, 상기 제1 패드와 상기 제2 패드가 이격되는 간격은 10μm 내지 100μm일 수 있다. 일 실시예에 있어서, PCB 기판 상에서의 정전기 방전 보호 방법은, 커넥터 단자부로부터 상기 PCB 기판으로 유 입된 정전기 방전(Electrostatic Discharge; ESD) 펄스를 수신하는 단계, 상기 커넥터 단자부에 연결되고 상기 PCB 기판 상에 배치되는 저항 소자에 의해, 상기 ESD 펄스 중 적어도 일부를 반사하는 단계, 및 상기 커넥터 단 자부 및 상기 저항 소자에 연결되고 상기 PCB 기판 상에 배치되는 제1 패드와, 상기 제1 패드와 이격되어 상기 PCB 기판 상에 배치되는 제2 패드 사이의 아크(arc)를 통해, 상기 수신된 ESD 펄스 및 상기 반사된 ESD 펄스를 상기 제2 패드에 연결되는 그라운드 전압 단으로 방전시키는 단계를 포함할 수 있다. 일 실시예에 따른 정전기 방전 보호 방법에 있어서, 상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선이거나, 상기 그라운드 전압 단에 연결되는 패드일 수 있다.일 실시예에 있어서, 정전기 방전 보호 회로가 실장되는 PCB 어셈블리(Printed Circuit Board Assembly)는, 커 넥터 단자부에 연결되는 제1 신호 배선, 집적 회로에 연결되는 제2 신호 배선, 상기 제1 신호 배선에 연결되는 제1 패드, 상기 제1 패드와 이격되어 배치되고, 그라운드 전압 단에 연결되는 제2 패드, 상기 제1 신호 배선에 연결되는 제3 패드, 상기 제3 패드와 이격되어 배치되고, 상기 제2 신호 배선에 연결되는 제4 패드, 상기 제3 패드 및 상기 제4 패드에 연결되는 제1 저항 소자, 상기 제2 신호 배선에 연결되는 제5 패드, 상기 제5 패드와 이격되어 배치되고, 상기 그라운드 전압 단에 연결되는 제6 패드, 및 상기 제5 패드 및 상기 제6 패드에 연결되 는 제1 커패시터 소자를 포함할 수 있다. 일 실시예에 따른 PCB 어셈블리에 있어서, 상기 제2 패드는 상기 그라운드 전압 단에 연결된 그라운드 배선이거 나, 상기 그라운드 전압 단에 연결되는 패드일 수 있다."}
{"patent_id": "10-2022-0191040", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시예에 따른 전자 장치를 예시적으로 보여주는 개념도이다. 도 2는 일 실시예에 따른 정전기 방전 보호 회로를 보여주는 회로도이다. 도 3a 내지 3g는 일 실시예에 따른 정전기 방전 보호 회로가 실장되는 PCB 기판의 패턴 설계를 보여주는 평면도 들이다. 도 4는 일 실시예에 따른 정전기 방전 보호 회로가 실장되는 PCB 기판의 패턴 설계를 보여주는 평면도이다. 도 5는 일 실시예에 따른 정전기 방전 보호 회로를 보여주는 회로도이다. 도 6은 일 실시예에 따른 패드의 형상을 보여주는 도면이다. 도 7은 일 실시예에 따른 정전기 방전 보호 방법을 보여주는 흐름도이다. 도 8은 일 실시예에 따른 전자 장치를 보여주는 블록도이다."}
