TimeQuest Timing Analyzer report for top
Fri Sep 01 19:06:01 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_tx_reg'
 13. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 14. Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 15. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 16. Hold: 'clk'
 17. Hold: 'speed_select:speed_select|buad_clk_tx_reg'
 18. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 19. Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 20. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 21. Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 22. Recovery: 'clk'
 23. Recovery: 'rs232_rx'
 24. Recovery: 'speed_select:speed_select|buad_clk_tx_reg'
 25. Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 26. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 28. Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 29. Removal: 'speed_select:speed_select|buad_clk_tx_reg'
 30. Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 31. Removal: 'clk'
 32. Removal: 'rs232_rx'
 33. Minimum Pulse Width: 'clk'
 34. Minimum Pulse Width: 'rs232_rx'
 35. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 36. Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'
 37. Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'
 38. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 39. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; Clock Name                                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                      ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+
; clk                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                      ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }                                      ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_tx:my_uart_tx|tx_complete_reg }                                    ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start } ;
; rs232_rx                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                                                 ;
; speed_select:speed_select|buad_clk_rx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg }                                ;
; speed_select:speed_select|buad_clk_tx_reg                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_tx_reg }                                ;
+--------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 59.73 MHz  ; 59.73 MHz       ; clk                                       ;      ;
; 72.75 MHz  ; 72.75 MHz       ; speed_select:speed_select|buad_clk_tx_reg ;      ;
; 90.73 MHz  ; 90.73 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 281.14 MHz ; 281.14 MHz      ; my_uart_tx:my_uart_tx|tx_complete_reg     ;      ;
; 446.23 MHz ; 446.23 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -15.742 ; -2568.986     ;
; speed_select:speed_select|buad_clk_tx_reg ; -6.373  ; -63.780       ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.011  ; -89.172       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; -2.557  ; -8.258        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.241  ; -1.241        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.398 ; -2.398        ;
; speed_select:speed_select|buad_clk_tx_reg ; -2.289 ; -2.289        ;
; speed_select:speed_select|buad_clk_rx_reg ; -1.591 ; -12.728       ;
; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0.637  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.687  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                  ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -4.798 ; -4.798        ;
; clk                                                                      ; -4.351 ; -844.985      ;
; rs232_rx                                                                 ; -3.988 ; -3.988        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; -3.102 ; -15.393       ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; -2.158 ; -8.632        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 2.450  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                   ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg                                ; -2.504 ; -2.504        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.548  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 2.517  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 2.604  ; 0.000         ;
; clk                                                                      ; 2.991  ; 0.000         ;
; rs232_rx                                                                 ; 4.434  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+--------------------------------------------------------------------------+--------+---------------+
; Clock                                                                    ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------+--------+---------------+
; clk                                                                      ; -2.289 ; -2.289        ;
; rs232_rx                                                                 ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; 0.234  ; 0.000         ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0.234  ; 0.000         ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg                                ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_tx_reg                                ; 0.234  ; 0.000         ;
+--------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                             ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+
; -15.742 ; Rx_cmd[1]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.409     ;
; -15.734 ; Rx_cmd[15] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.401     ;
; -15.656 ; Rx_cmd[7]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.323     ;
; -15.586 ; Rx_cmd[23] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.253     ;
; -15.488 ; Rx_cmd[13] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.155     ;
; -15.481 ; Rx_cmd[10] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.148     ;
; -15.417 ; Rx_cmd[21] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 16.084     ;
; -15.260 ; Rx_cmd[1]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.927     ;
; -15.252 ; Rx_cmd[15] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.919     ;
; -15.225 ; Rx_cmd[1]  ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.892     ;
; -15.222 ; Rx_cmd[1]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.889     ;
; -15.217 ; Rx_cmd[15] ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.884     ;
; -15.214 ; Rx_cmd[15] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.881     ;
; -15.174 ; Rx_cmd[7]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.841     ;
; -15.139 ; Rx_cmd[7]  ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.806     ;
; -15.136 ; Rx_cmd[7]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.803     ;
; -15.104 ; Rx_cmd[23] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.771     ;
; -15.069 ; Rx_cmd[23] ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.736     ;
; -15.066 ; Rx_cmd[23] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.733     ;
; -15.048 ; Rx_cmd[2]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.715     ;
; -15.006 ; Rx_cmd[13] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.673     ;
; -14.999 ; Rx_cmd[10] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.666     ;
; -14.971 ; Rx_cmd[13] ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.638     ;
; -14.968 ; Rx_cmd[13] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.635     ;
; -14.964 ; Rx_cmd[10] ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.631     ;
; -14.961 ; Rx_cmd[10] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.628     ;
; -14.950 ; Rx_cmd[1]  ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.617     ;
; -14.946 ; Rx_cmd[6]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.613     ;
; -14.942 ; Rx_cmd[15] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.609     ;
; -14.935 ; Rx_cmd[21] ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.602     ;
; -14.900 ; Rx_cmd[21] ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.567     ;
; -14.897 ; Rx_cmd[21] ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.564     ;
; -14.889 ; Rx_cmd[2]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.556     ;
; -14.864 ; Rx_cmd[7]  ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.531     ;
; -14.852 ; Rx_cmd[15] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.519     ;
; -14.841 ; Rx_cmd[1]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.508     ;
; -14.833 ; Rx_cmd[15] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.500     ;
; -14.794 ; Rx_cmd[23] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.461     ;
; -14.774 ; Rx_cmd[7]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.441     ;
; -14.763 ; Rx_cmd[1]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.430     ;
; -14.755 ; Rx_cmd[7]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.422     ;
; -14.755 ; Rx_cmd[15] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.422     ;
; -14.745 ; Rx_cmd[1]  ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.412     ;
; -14.704 ; Rx_cmd[23] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.371     ;
; -14.696 ; Rx_cmd[13] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.363     ;
; -14.689 ; Rx_cmd[10] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.356     ;
; -14.685 ; Rx_cmd[23] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.352     ;
; -14.677 ; Rx_cmd[7]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.344     ;
; -14.625 ; Rx_cmd[21] ; linkSSP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.292     ;
; -14.607 ; Rx_cmd[23] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.274     ;
; -14.606 ; Rx_cmd[13] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.273     ;
; -14.601 ; Rx_cmd[1]  ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.268     ;
; -14.593 ; Rx_cmd[15] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.260     ;
; -14.587 ; Rx_cmd[13] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.254     ;
; -14.580 ; Rx_cmd[10] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.247     ;
; -14.535 ; Rx_cmd[21] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.202     ;
; -14.531 ; Rx_cmd[2]  ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.198     ;
; -14.530 ; Rx_cmd[22] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.197     ;
; -14.528 ; Rx_cmd[2]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.195     ;
; -14.516 ; Rx_cmd[21] ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.183     ;
; -14.515 ; Rx_cmd[7]  ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.182     ;
; -14.509 ; Rx_cmd[13] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.176     ;
; -14.504 ; Rx_cmd[1]  ; linkMHO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.171     ;
; -14.502 ; Rx_cmd[10] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.169     ;
; -14.496 ; Rx_cmd[15] ; linkMHO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.163     ;
; -14.484 ; Rx_cmd[10] ; linkUTW     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.151     ;
; -14.470 ; Rx_cmd[2]  ; linkSMS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.137     ;
; -14.464 ; Rx_cmd[6]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.131     ;
; -14.454 ; Rx_cmd[12] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.121     ;
; -14.445 ; Rx_cmd[15] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.112     ;
; -14.445 ; Rx_cmd[23] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.112     ;
; -14.440 ; Rx_cmd[3]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.107     ;
; -14.438 ; Rx_cmd[21] ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.105     ;
; -14.437 ; Rx_cmd[15] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.104     ;
; -14.429 ; Rx_cmd[6]  ; linkMHS     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.096     ;
; -14.426 ; Rx_cmd[6]  ; linkSPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.093     ;
; -14.423 ; Rx_cmd[14] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.090     ;
; -14.418 ; Rx_cmd[7]  ; linkMHO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.085     ;
; -14.392 ; Rx_cmd[2]  ; linkFRT     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.059     ;
; -14.382 ; Rx_cmd[11] ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.049     ;
; -14.367 ; Rx_cmd[7]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.034     ;
; -14.362 ; Rx_cmd[0]  ; capture_rst ; clk          ; clk         ; 1.000        ; 0.000      ; 15.029     ;
; -14.359 ; Rx_cmd[7]  ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.026     ;
; -14.348 ; Rx_cmd[23] ; linkMHO     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.015     ;
; -14.347 ; Rx_cmd[13] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.014     ;
; -14.343 ; Rx_cmd[15] ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 15.010     ;
; -14.343 ; Rx_cmd[15] ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.010     ;
; -14.340 ; Rx_cmd[10] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.007     ;
; -14.338 ; Rx_cmd[15] ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.005     ;
; -14.338 ; Rx_cmd[1]  ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 15.005     ;
; -14.330 ; Rx_cmd[1]  ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.997     ;
; -14.297 ; Rx_cmd[23] ; linkSDC     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.964     ;
; -14.289 ; Rx_cmd[23] ; linkPML     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.956     ;
; -14.281 ; Rx_cmd[3]  ; linkSCT     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.948     ;
; -14.276 ; Rx_cmd[1]  ; linkRIT     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.943     ;
; -14.276 ; Rx_cmd[21] ; linkCTP     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.943     ;
; -14.268 ; Rx_cmd[15] ; linkRIT     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.935     ;
; -14.265 ; Rx_cmd[7]  ; led~reg0    ; clk          ; clk         ; 1.000        ; 0.000      ; 14.932     ;
; -14.265 ; Rx_cmd[7]  ; linkPPI     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.932     ;
; -14.260 ; Rx_cmd[7]  ; linkSHL     ; clk          ; clk         ; 1.000        ; 0.000      ; 14.927     ;
+---------+------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -6.373 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.540      ;
; -6.196 ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.863      ;
; -6.149 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.316      ;
; -5.867 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 6.034      ;
; -5.803 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.970      ;
; -5.787 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.954      ;
; -5.778 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.945      ;
; -5.778 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.945      ;
; -5.641 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.808      ;
; -5.561 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.728      ;
; -5.552 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.719      ;
; -5.552 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.719      ;
; -5.439 ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 6.106      ;
; -5.428 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.595      ;
; -5.348 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.515      ;
; -5.339 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.506      ;
; -5.339 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.506      ;
; -5.265 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.432      ;
; -5.259 ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.926      ;
; -5.169 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.336      ;
; -5.089 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.256      ;
; -5.080 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.247      ;
; -5.080 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.247      ;
; -4.988 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 5.155      ;
; -4.987 ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.654      ;
; -4.560 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.727      ;
; -4.560 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.727      ;
; -4.490 ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 5.157      ;
; -4.334 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.501      ;
; -4.334 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.501      ;
; -4.266 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.433      ;
; -4.155 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.322      ;
; -4.155 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.322      ;
; -4.121 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.288      ;
; -4.121 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.288      ;
; -4.045 ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.712      ;
; -3.929 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.096      ;
; -3.929 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.096      ;
; -3.862 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.029      ;
; -3.862 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 4.029      ;
; -3.716 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.883      ;
; -3.716 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.883      ;
; -3.712 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.879      ;
; -3.706 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.873      ;
; -3.675 ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 4.342      ;
; -3.569 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.736      ;
; -3.457 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.624      ;
; -3.457 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.624      ;
; -3.288 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.455      ;
; -3.076 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 0.000      ; 3.243      ;
; -2.096 ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.763      ;
; -1.959 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.626      ;
; -1.957 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.624      ;
; -1.943 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.610      ;
; -1.931 ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.598      ;
; -1.785 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.452      ;
; -1.782 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.449      ;
; -1.770 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.437      ;
; -1.767 ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.434      ;
; -1.548 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.215      ;
; -1.538 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.205      ;
; -1.529 ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.196      ;
; -1.387 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.054      ;
; -1.385 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.052      ;
; -1.379 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.046      ;
; -1.376 ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 0.000      ; 2.043      ;
; -1.009 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 2.594      ;
; -0.971 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 2.556      ;
; -0.298 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.883      ;
; -0.292 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.877      ;
; -0.276 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.861      ;
; -0.029 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.614      ;
; -0.024 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.609      ;
; -0.023 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 1.608      ;
; 2.235  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 5.099      ; 3.407      ;
; 2.735  ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 5.099      ; 3.407      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.011 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.178      ;
; -4.891 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.058      ;
; -4.879 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.046      ;
; -4.876 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.043      ;
; -4.837 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.004      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.795 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.962      ;
; -4.772 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.939      ;
; -4.713 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.880      ;
; -4.683 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.850      ;
; -4.683 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.850      ;
; -4.599 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.766      ;
; -4.599 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.766      ;
; -4.480 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.647      ;
; -4.480 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.647      ;
; -4.480 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.647      ;
; -4.468 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.635      ;
; -4.465 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.632      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.464 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.631      ;
; -4.457 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.624      ;
; -4.424 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.591      ;
; -4.421 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.588      ;
; -4.408 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.575      ;
; -4.407 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.574      ;
; -4.381 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.548      ;
; -4.367 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.534      ;
; -4.367 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.534      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.264 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.431      ;
; -4.214 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.381      ;
; -4.214 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.381      ;
; -4.182 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.349      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.168 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.335      ;
; -4.160 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.327      ;
; -4.085 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.252      ;
; -3.926 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.093      ;
; -3.838 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.005      ;
; -3.657 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.824      ;
; -3.372 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.539      ;
; -3.309 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.976      ;
; -3.302 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.969      ;
; -3.034 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.201      ;
; -2.767 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.934      ;
; -2.704 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.371      ;
; -2.681 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 2.848      ;
; -2.657 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.324      ;
; -2.335 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.002      ;
; -2.277 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.944      ;
; -2.255 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.922      ;
; -2.135 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.802      ;
; -2.074 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.741      ;
; -2.069 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.736      ;
; -2.059 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.726      ;
; -2.008 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.675      ;
; -1.871 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.538      ;
; -1.869 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.536      ;
; -1.824 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.491      ;
; -1.814 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.481      ;
; -1.802 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.469      ;
; -1.793 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.460      ;
; -1.787 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.454      ;
; -1.775 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.442      ;
; -1.775 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.442      ;
; -1.742 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.409      ;
; -1.594 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.261      ;
; -1.551 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.218      ;
; -1.551 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.218      ;
; -1.549 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.216      ;
; -1.337 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.004      ;
; -1.301 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.968      ;
; -1.299 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.966      ;
; -1.297 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.964      ;
; -1.284 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.951      ;
; -1.230 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 1.897      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.557 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 3.224      ;
; -2.180 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.847      ;
; -1.905 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.572      ;
; -1.900 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.567      ;
; -1.896 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.563      ;
; -1.862 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.529      ;
; -1.820 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.487      ;
; -1.810 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.477      ;
; -1.801 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.468      ;
; -1.796 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.463      ;
; -1.613 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.280      ;
; -1.609 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.276      ;
; -1.593 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 1.000        ; 0.000      ; 2.260      ;
; -1.231 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 3.021      ;
; -0.196 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 1.986      ;
; -0.192 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 1.982      ;
; -0.191 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 1.981      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.241 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.908      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                        ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.398 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; 0.000        ; 3.681      ; 1.880      ;
; -1.898 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk         ; -0.500       ; 3.681      ; 1.880      ;
; 1.420  ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|pos_capture:pos_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.421  ; Buff_temp[14]                                                                  ; Rx_cmd[14]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.439  ; Buff_temp[7]                                                                   ; Rx_cmd[7]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.581  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; 0.000        ; 3.681      ; 5.859      ;
; 1.625  ; flag_reg                                                                       ; Flag_temp                                                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.746      ; 2.092      ;
; 1.651  ; Buff_temp[10]                                                                  ; Buff_temp[18]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.655  ; Buff_temp[0]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.667  ; Buff_temp[22]                                                                  ; Buff_temp[22]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.671  ; Buff_temp[5]                                                                   ; Buff_temp[13]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.673  ; Current.SAVE                                                                   ; Current.WAIT                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.674  ; Buff_temp[6]                                                                   ; Rx_cmd[6]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.674  ; Buff_temp[6]                                                                   ; Buff_temp[14]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.693  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|pos_counter[27]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.914      ;
; 1.701  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|pos_counter[28]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.922      ;
; 1.761  ; Buff_temp[22]                                                                  ; Rx_cmd[22]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.797  ; Buff_temp[5]                                                                   ; Rx_cmd[5]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.018      ;
; 1.803  ; Buff_temp[16]                                                                  ; Rx_cmd[16]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.817  ; Buff_temp[15]                                                                  ; Rx_cmd[15]                                                                     ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.038      ;
; 1.822  ; Buff_temp[4]                                                                   ; Rx_cmd[4]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.831  ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn1         ; pwm_capture:pwm_capture_instance|neg_capture:neg_capture_instance|btn2         ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.834  ; Buff_temp[3]                                                                   ; Rx_cmd[3]                                                                      ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.898  ; linkMHO                                                                        ; linkMHO                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.899  ; Buff_temp[8]                                                                   ; Buff_temp[8]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.907  ; linkSPI                                                                        ; linkSPI                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.128      ;
; 1.918  ; Buff_temp[9]                                                                   ; Buff_temp[9]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.920  ; Buff_temp[12]                                                                  ; Buff_temp[20]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.925  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|pos_counter[26]                               ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926  ; Buff_temp[9]                                                                   ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.929  ; Buff_temp[3]                                                                   ; Buff_temp[3]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.150      ;
; 1.952  ; Buff_temp[7]                                                                   ; Buff_temp[7]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 2.048  ; speed_select:speed_select|cnt_tx[12]                                           ; speed_select:speed_select|cnt_tx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.269      ;
; 2.063  ; Current.S1                                                                     ; Buff_temp[1]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.284      ;
; 2.064  ; speed_select:speed_select|cnt_rx[12]                                           ; speed_select:speed_select|cnt_rx[12]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.285      ;
; 2.081  ; my_uart_rx:my_uart_rx|rx_enable_reg                                            ; speed_select:speed_select|buad_clk_rx_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 3.681      ; 5.859      ;
; 2.107  ; speed_select:speed_select|cnt_rx[6]                                            ; speed_select:speed_select|cnt_rx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.329      ;
; 2.111  ; pwm_capture:pwm_capture_instance|neg_counter[27]                               ; pwm_capture:pwm_capture_instance|dutycyclecounter[27]                          ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.332      ;
; 2.116  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[16]                                   ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; pwm_capture:pwm_capture_instance|counter[6]                                    ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; linkSHM                                                                        ; linkSHM                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; Buff_temp[18]                                                                  ; Buff_temp[18]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkGIN                                                                        ; linkGIN                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; linkSSP                                                                        ; linkSSP                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[8]                                            ; speed_select:speed_select|cnt_tx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_tx[7]                                            ; speed_select:speed_select|cnt_tx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_rx[8]                                            ; speed_select:speed_select|cnt_rx[8]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; speed_select:speed_select|cnt_rx[7]                                            ; speed_select:speed_select|cnt_rx[7]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[23]                                   ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; pwm_capture:pwm_capture_instance|counter[13]                                   ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.118  ; speed_select:speed_select|cnt_tx[5]                                            ; speed_select:speed_select|cnt_tx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.339      ;
; 2.120  ; pwm_capture:pwm_capture_instance|neg_counter[0]                                ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.341      ;
; 2.121  ; pwm_capture:pwm_capture_instance|neg_counter[5]                                ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.342      ;
; 2.124  ; pwm_capture:pwm_capture_instance|neg_counter[26]                               ; pwm_capture:pwm_capture_instance|dutycyclecounter[26]                          ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.345      ;
; 2.125  ; speed_select:speed_select|cnt_tx[6]                                            ; speed_select:speed_select|cnt_tx[6]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.125  ; pwm_capture:pwm_capture_instance|nextpos_counter[3]                            ; pwm_capture:pwm_capture_instance|periodcounter[3]                              ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; Buff_temp[17]                                                                  ; Buff_temp[17]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; speed_select:speed_select|cnt_rx[3]                                            ; speed_select:speed_select|cnt_rx[3]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[17]                                   ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[25]                                   ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[15]                                   ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[8]                                    ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[7]                                    ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[3]                                    ; pwm_capture:pwm_capture_instance|counter[3]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[18]                                   ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; pwm_capture:pwm_capture_instance|counter[26]                                   ; pwm_capture:pwm_capture_instance|counter[26]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; linkFRT                                                                        ; linkFRT                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.348      ;
; 2.129  ; Buff_temp[12]                                                                  ; Buff_temp[12]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.350      ;
; 2.135  ; speed_select:speed_select|cnt_rx[5]                                            ; speed_select:speed_select|cnt_rx[5]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; pwm_capture:pwm_capture_instance|counter[5]                                    ; pwm_capture:pwm_capture_instance|counter[5]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.137  ; Buff_temp[5]                                                                   ; Buff_temp[5]                                                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.358      ;
; 2.143  ; Buff_temp[15]                                                                  ; Buff_temp[15]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.143  ; linkSHL                                                                        ; linkSHL                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.364      ;
; 2.145  ; Buff_temp[14]                                                                  ; Buff_temp[14]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.366      ;
; 2.148  ; Buff_temp[14]                                                                  ; Buff_temp[22]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.369      ;
; 2.149  ; flag_reg                                                                       ; Current.WAIT                                                                   ; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk         ; -0.500       ; 0.746      ; 2.616      ;
; 2.151  ; pwm_capture:pwm_capture_instance|counter[27]                                   ; pwm_capture:pwm_capture_instance|counter[27]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.372      ;
; 2.153  ; Buff_temp[15]                                                                  ; Buff_temp[23]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.374      ;
; 2.157  ; Buff_temp[19]                                                                  ; Buff_temp[19]                                                                  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.378      ;
; 2.160  ; pwm_capture:pwm_capture_instance|counter[28]                                   ; pwm_capture:pwm_capture_instance|counter[28]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.381      ;
; 2.212  ; speed_select:speed_select|cnt_tx[9]                                            ; speed_select:speed_select|cnt_tx[9]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.212  ; speed_select:speed_select|cnt_tx[4]                                            ; speed_select:speed_select|cnt_tx[4]                                            ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.433      ;
; 2.218  ; pwm_capture:pwm_capture_instance|neg_counter[28]                               ; pwm_capture:pwm_capture_instance|dutycyclecounter[28]                          ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.439      ;
; 2.221  ; linkUTW                                                                        ; linkUTW                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; speed_select:speed_select|cnt_tx[11]                                           ; speed_select:speed_select|cnt_tx[11]                                           ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[9]                                    ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[24]                                   ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[14]                                   ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; pwm_capture:pwm_capture_instance|counter[19]                                   ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.222  ; linkSDC                                                                        ; linkSDC                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
; 2.222  ; linkSMS                                                                        ; linkSMS                                                                        ; clk                                                                      ; clk         ; 0.000        ; 0.000      ; 2.443      ;
+--------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                                 ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.289 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 5.099      ; 3.407      ;
; -1.789 ; my_uart_tx:my_uart_tx|tx_complete_reg                                           ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg     ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 5.099      ; 3.407      ;
; 0.469  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[3]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.608      ;
; 0.470  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[6]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.609      ;
; 0.475  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[4]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.614      ;
; 0.722  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[5]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.861      ;
; 0.738  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[0]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.877      ;
; 0.744  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[2]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 1.883      ;
; 1.417  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[7]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 2.556      ;
; 1.455  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_data[1]~reg0 ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; clk                                       ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 2.594      ;
; 1.822  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.043      ;
; 1.825  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.046      ;
; 1.831  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.052      ;
; 1.833  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.054      ;
; 1.975  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.196      ;
; 1.984  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.205      ;
; 1.994  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.215      ;
; 2.213  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.434      ;
; 2.216  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.437      ;
; 2.228  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.449      ;
; 2.231  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.452      ;
; 2.377  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[1]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.598      ;
; 2.389  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[0]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.610      ;
; 2.403  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[3]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.624      ;
; 2.405  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_count[2]     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.626      ;
; 2.542  ; my_uart_tx:my_uart_tx|tx_data_reg[3]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 2.763      ;
; 3.522  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.243      ;
; 3.734  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.455      ;
; 3.873  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.594      ;
; 3.903  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.624      ;
; 3.903  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.624      ;
; 4.015  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.736      ;
; 4.121  ; my_uart_tx:my_uart_tx|tx_data_reg[1]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.342      ;
; 4.152  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.873      ;
; 4.158  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.879      ;
; 4.162  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.883      ;
; 4.162  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 3.883      ;
; 4.308  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.029      ;
; 4.308  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.029      ;
; 4.375  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.096      ;
; 4.375  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.096      ;
; 4.491  ; my_uart_tx:my_uart_tx|tx_data_reg[4]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 4.712      ;
; 4.567  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.288      ;
; 4.567  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.288      ;
; 4.601  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.322      ;
; 4.601  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.322      ;
; 4.712  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.433      ;
; 4.780  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.501      ;
; 4.780  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.501      ;
; 4.936  ; my_uart_tx:my_uart_tx|tx_data_reg[7]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.157      ;
; 5.006  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.727      ;
; 5.006  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 4.727      ;
; 5.433  ; my_uart_tx:my_uart_tx|tx_data_reg[5]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.654      ;
; 5.434  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.155      ;
; 5.526  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.247      ;
; 5.526  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.247      ;
; 5.535  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.256      ;
; 5.615  ; my_uart_tx:my_uart_tx|tx_count[3]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.336      ;
; 5.705  ; my_uart_tx:my_uart_tx|tx_data_reg[2]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 5.926      ;
; 5.711  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_complete_reg ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.432      ;
; 5.764  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.485      ;
; 5.785  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.506      ;
; 5.785  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.506      ;
; 5.794  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.515      ;
; 5.874  ; my_uart_tx:my_uart_tx|tx_count[2]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.595      ;
; 5.885  ; my_uart_tx:my_uart_tx|tx_data_reg[0]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.106      ;
; 5.911  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.632      ;
; 5.998  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.719      ;
; 5.998  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.719      ;
; 6.007  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.728      ;
; 6.087  ; my_uart_tx:my_uart_tx|tx_count[0]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.808      ;
; 6.224  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.945      ;
; 6.224  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.945      ;
; 6.233  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 5.954      ;
; 6.313  ; my_uart_tx:my_uart_tx|tx_count[1]                                               ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 0.000      ; 6.034      ;
; 6.642  ; my_uart_tx:my_uart_tx|tx_data_reg[6]                                            ; my_uart_tx:my_uart_tx|uart_tx_reg     ; speed_select:speed_select|buad_clk_tx_reg ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 0.000      ; 6.863      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.591 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; -1.091 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 4.797      ;
; 0.198  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.210      ;
; 0.470  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.482      ;
; 0.494  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.506      ;
; 0.495  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.507      ;
; 0.542  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.554      ;
; 0.698  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.210      ;
; 0.810  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.822      ;
; 0.902  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.914      ;
; 0.905  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 6.917      ;
; 0.970  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.482      ;
; 0.994  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.506      ;
; 0.995  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.507      ;
; 1.042  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.554      ;
; 1.310  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.822      ;
; 1.402  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.914      ;
; 1.405  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 6.917      ;
; 1.676  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.897      ;
; 1.730  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.951      ;
; 1.743  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.964      ;
; 1.745  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.966      ;
; 1.747  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 1.968      ;
; 1.783  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.004      ;
; 1.995  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.216      ;
; 1.997  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.218      ;
; 1.997  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.218      ;
; 2.040  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.261      ;
; 2.188  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.409      ;
; 2.221  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.442      ;
; 2.233  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.454      ;
; 2.239  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.460      ;
; 2.246  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 1.967      ;
; 2.248  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.469      ;
; 2.260  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.481      ;
; 2.270  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.491      ;
; 2.315  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.536      ;
; 2.317  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.538      ;
; 2.454  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.675      ;
; 2.496  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.217      ;
; 2.505  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.726      ;
; 2.515  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.736      ;
; 2.520  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.741      ;
; 2.546  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.267      ;
; 2.581  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.802      ;
; 2.701  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.922      ;
; 2.723  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.944      ;
; 2.781  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.002      ;
; 3.103  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.324      ;
; 3.127  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.848      ;
; 3.150  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.371      ;
; 3.202  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.923      ;
; 3.213  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.934      ;
; 3.257  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.978      ;
; 3.445  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.166      ;
; 3.475  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.196      ;
; 3.480  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.201      ;
; 3.748  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.969      ;
; 3.755  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.976      ;
; 3.818  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.539      ;
; 3.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.540      ;
; 4.097  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.818      ;
; 4.103  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.824      ;
; 4.108  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.829      ;
; 4.284  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.005      ;
; 4.372  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.093      ;
; 4.464  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.185      ;
; 4.549  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.270      ;
; 4.587  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.308      ;
; 4.598  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.319      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.614  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.335      ;
; 4.628  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.349      ;
; 4.629  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.350      ;
; 4.644  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.365      ;
; 4.667  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.388      ;
; 4.696  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.417      ;
; 4.710  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.431      ;
; 4.710  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.431      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                     ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.637 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 1.981      ;
; 0.638 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 1.982      ;
; 0.642 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 1.986      ;
; 1.677 ; pwm_capture:pwm_capture_instance|ready                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk                                   ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 3.021      ;
; 2.039 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.260      ;
; 2.055 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.276      ;
; 2.059 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.280      ;
; 2.242 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.463      ;
; 2.247 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.468      ;
; 2.256 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.477      ;
; 2.266 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.487      ;
; 2.308 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.529      ;
; 2.342 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.563      ;
; 2.346 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.567      ;
; 2.351 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.572      ;
; 2.626 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 2.847      ;
; 3.003 ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.000        ; 0.000      ; 3.224      ;
+-------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.687 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.908      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -4.798 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; -0.205     ; 5.260      ;
; -0.602 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.500        ; 3.476      ; 4.621      ;
; -0.102 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1.000        ; 3.476      ; 4.621      ;
+--------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                    ;
+--------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[14]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[18]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.351 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.018      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter_flag     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter_flag ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[16]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[21]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[16]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[21]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.350 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.017      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[0]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.343 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.328 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.995      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[17]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[23]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[19]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[17]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[23]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[19]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.293 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[2]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.960      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[9]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[17]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[23]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[11]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[10]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.290 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.957      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[1]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[0]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[2]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[5]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.274 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[24]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[31]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[30]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[27]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[28]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[26]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.222 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[29]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.889      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter_flag     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[1]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[0]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.206 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[5]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.873      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[31]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[30]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[27]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[28]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[26]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[29]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[8]   ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[15]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[14]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[19]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.777      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[31]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[30]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[27]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[28]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[26]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -4.097 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[29]          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.764      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[26] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|dutycyclecounter[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
; -3.881 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[16]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.548      ;
+--------+-------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -3.988 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -1.142     ; 3.513      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.102 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 4.687      ;
; -2.477 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.418      ; 4.562      ;
; -2.477 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.418      ; 4.562      ;
; -2.477 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.418      ; 4.562      ;
; -2.477 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 1.000        ; 1.418      ; 4.562      ;
; -2.383 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.418      ; 3.968      ;
; -2.071 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; 0.500        ; 1.623      ; 3.861      ;
+--------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; -2.158 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 3.948      ;
; -2.158 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 3.948      ;
; -2.158 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 3.948      ;
; -2.158 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; 0.500        ; 1.623      ; 3.948      ;
+--------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.450 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 5.791      ; 3.884      ;
; 2.950 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 5.791      ; 3.884      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.504 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 5.791      ; 3.884      ;
; -2.004 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 5.791      ; 3.884      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                                                                             ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                          ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.548 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; 3.476      ; 4.621      ;
; 1.048 ; my_uart_tx:my_uart_tx|tx_complete_reg ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; -0.500       ; 3.476      ; 4.621      ;
; 5.244 ; capture_rst                           ; my_uart_tx:my_uart_tx|tx_enable_reg ; clk                                   ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 0.000        ; -0.205     ; 5.260      ;
+-------+---------------------------------------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                                                                                                                                ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                                                             ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.517 ; my_uart_tx:my_uart_tx|tx_enable_reg ; my_uart_tx:my_uart_tx|tx_complete_reg ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.623      ; 3.861      ;
; 2.829 ; capture_rst                         ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 3.968      ;
; 2.923 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[3]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.418      ; 4.562      ;
; 2.923 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[2]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.418      ; 4.562      ;
; 2.923 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[1]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.418      ; 4.562      ;
; 2.923 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_count[0]     ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0.000        ; 1.418      ; 4.562      ;
; 3.548 ; capture_rst                         ; my_uart_tx:my_uart_tx|tx_complete_reg ; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; -0.500       ; 1.418      ; 4.687      ;
+-------+-------------------------------------+---------------------------------------+--------------------------------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                                  ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                     ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 2.604 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 3.948      ;
; 2.604 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 3.948      ;
; 2.604 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 3.948      ;
; 2.604 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ; clk          ; my_uart_tx:my_uart_tx|tx_complete_reg ; -0.500       ; 1.623      ; 3.948      ;
+-------+-------------+-----------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                             ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 2.991 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 3.212      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[31]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[12]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[25]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[22]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[12]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[20]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 3.902 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[18]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.123      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[15]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[25]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[24]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[15]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[7]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[14]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[12]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.086 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[18]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.307      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[3]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[8]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[22]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[11]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[3]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[20]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.095 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[21]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.316      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[17]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[25]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[16]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[24]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[23]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[22]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[19]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[20]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[18]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.104 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[21]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.325      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[17]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[9]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[25]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[15]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[16]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[8]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[20]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[24]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[23]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[7]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[22]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[10]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[14]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[6]                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[19]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[11]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[12]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[18]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[21]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.110 ; capture_rst ; pwm_capture:pwm_capture_instance|counter[13]                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 4.331      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[9]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[8]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[15]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[7]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[14]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[6]                              ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[11]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[12]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[10]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.123 ; capture_rst ; pwm_capture:pwm_capture_instance|periodcounter[13]                             ; clk          ; clk         ; 0.000        ; 0.000      ; 4.344      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[6]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.171 ; capture_rst ; pwm_capture:pwm_capture_instance|nextpos_counter[13]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.392      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[10]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[6]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|pos_counter[13]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[9]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[6]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[4]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[10]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.180 ; capture_rst ; pwm_capture:pwm_capture_instance|neg_counter[13]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 4.401      ;
; 4.294 ; capture_rst ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start       ; clk          ; clk         ; 0.000        ; 0.000      ; 4.515      ;
; 4.304 ; capture_rst ; pwm_capture:pwm_capture_instance|ready                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.525      ;
+-------+-------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 4.434 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -1.142     ; 3.513      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_tx:my_uart_tx|tx_complete_reg'                                                                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_count[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Fall       ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_end      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; my_uart_tx|tx_complete_reg|regout                                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[0]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[1]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_count[2]|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_tx:my_uart_tx|tx_complete_reg ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_end|clk                         ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx:my_uart_tx|tx_enable_reg                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; my_uart_tx|tx_enable_reg|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; Rise       ; pwm_capture_instance|captuer_tx_instance|tx_start|regout ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_tx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx:my_uart_tx|tx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|tx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Fall       ; my_uart_tx:my_uart_tx|uart_tx_reg~en  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|tx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; my_uart_tx|uart_tx_reg~en|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_tx_reg ; Rise       ; speed_select|buad_clk_tx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusB[*]   ; clk                                       ; 6.556 ; 6.556 ; Rise       ; clk                                       ;
;  BusB[86] ; clk                                       ; 6.556 ; 6.556 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 3.502 ; 3.502 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 1.459 ; 1.459 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusB[*]   ; clk                                       ; -5.497 ; -5.497 ; Rise       ; clk                                       ;
;  BusB[86] ; clk                                       ; -5.497 ; -5.497 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -2.948 ; -2.948 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; -0.198 ; -0.198 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                            ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 17.684 ; 17.684 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 17.684 ; 17.684 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 13.930 ; 13.930 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 13.884 ; 13.884 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 13.893 ; 13.893 ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 13.893 ; 13.893 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 21.773 ; 21.773 ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 21.773 ; 21.773 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 8.651  ; 8.651  ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 12.420 ; 12.420 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 12.420 ; 12.420 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                    ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 11.654 ; 11.654 ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 16.095 ; 16.095 ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.700 ; 11.700 ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 11.654 ; 11.654 ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 11.808 ; 11.808 ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 11.808 ; 11.808 ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 12.573 ; 12.573 ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 12.573 ; 12.573 ; Rise       ; clk                                       ;
; led       ; clk                                       ; 8.651  ; 8.651  ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 12.420 ; 12.420 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 12.420 ; 12.420 ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 10.901 ;    ;    ; 10.901 ;
; BusA[2]    ; BusA[15]    ; 10.855 ;    ;    ; 10.855 ;
; BusA[16]   ; BusA[3]     ; 13.906 ;    ;    ; 13.906 ;
; BusA[16]   ; BusC[97]    ; 10.061 ;    ;    ; 10.061 ;
; BusA[17]   ; BusA[3]     ; 12.992 ;    ;    ; 12.992 ;
; BusA[18]   ; BusB[71]    ; 10.721 ;    ;    ; 10.721 ;
; BusA[19]   ; BusB[73]    ; 9.563  ;    ;    ; 9.563  ;
; BusA[20]   ; BusB[75]    ; 9.622  ;    ;    ; 9.622  ;
; BusA[21]   ; BusB[69]    ; 10.185 ;    ;    ; 10.185 ;
; BusB[69]   ; BusA[21]    ; 8.901  ;    ;    ; 8.901  ;
; BusB[69]   ; BusB[89]    ; 8.381  ;    ;    ; 8.381  ;
; BusB[71]   ; BusA[18]    ; 10.493 ;    ;    ; 10.493 ;
; BusB[73]   ; BusA[19]    ; 9.943  ;    ;    ; 9.943  ;
; BusB[73]   ; BusB[84]    ; 8.777  ;    ;    ; 8.777  ;
; BusB[75]   ; BusA[20]    ; 9.484  ;    ;    ; 9.484  ;
; BusB[75]   ; BusB[82]    ; 8.174  ;    ;    ; 8.174  ;
; BusB[85]   ; BusA[8]     ; 12.327 ;    ;    ; 12.327 ;
; BusB[85]   ; BusA[15]    ; 12.281 ;    ;    ; 12.281 ;
; BusB[85]   ; BusA[17]    ; 10.291 ;    ;    ; 10.291 ;
; BusB[86]   ; BusB[71]    ; 13.924 ;    ;    ; 13.924 ;
; BusB[87]   ; BusA[8]     ; 12.368 ;    ;    ; 12.368 ;
; BusB[87]   ; BusA[15]    ; 12.322 ;    ;    ; 12.322 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 10.901 ;    ;    ; 10.901 ;
; BusA[2]    ; BusA[15]    ; 10.855 ;    ;    ; 10.855 ;
; BusA[16]   ; BusA[3]     ; 13.906 ;    ;    ; 13.906 ;
; BusA[16]   ; BusC[97]    ; 10.061 ;    ;    ; 10.061 ;
; BusA[17]   ; BusA[3]     ; 12.992 ;    ;    ; 12.992 ;
; BusA[18]   ; BusB[71]    ; 10.721 ;    ;    ; 10.721 ;
; BusA[19]   ; BusB[73]    ; 9.563  ;    ;    ; 9.563  ;
; BusA[20]   ; BusB[75]    ; 9.622  ;    ;    ; 9.622  ;
; BusA[21]   ; BusB[69]    ; 10.185 ;    ;    ; 10.185 ;
; BusB[69]   ; BusA[21]    ; 8.901  ;    ;    ; 8.901  ;
; BusB[69]   ; BusB[89]    ; 8.381  ;    ;    ; 8.381  ;
; BusB[71]   ; BusA[18]    ; 10.493 ;    ;    ; 10.493 ;
; BusB[73]   ; BusA[19]    ; 9.943  ;    ;    ; 9.943  ;
; BusB[73]   ; BusB[84]    ; 8.777  ;    ;    ; 8.777  ;
; BusB[75]   ; BusA[20]    ; 9.484  ;    ;    ; 9.484  ;
; BusB[75]   ; BusB[82]    ; 8.174  ;    ;    ; 8.174  ;
; BusB[85]   ; BusA[8]     ; 12.327 ;    ;    ; 12.327 ;
; BusB[85]   ; BusA[15]    ; 12.281 ;    ;    ; 12.281 ;
; BusB[85]   ; BusA[17]    ; 10.291 ;    ;    ; 10.291 ;
; BusB[86]   ; BusB[71]    ; 13.924 ;    ;    ; 13.924 ;
; BusB[87]   ; BusA[8]     ; 12.368 ;    ;    ; 12.368 ;
; BusB[87]   ; BusA[15]    ; 12.322 ;    ;    ; 12.322 ;
+------------+-------------+--------+----+----+--------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                            ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.838  ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 15.277 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 16.772 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.626 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 16.370 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 11.103 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 7.838  ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.022  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 8.419  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 8.419  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.889  ;      ; Rise       ; clk                                       ;
;  BusB[69] ; clk                                       ; 8.996  ;      ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 13.171 ;      ; Rise       ; clk                                       ;
;  BusB[73] ; clk                                       ; 10.129 ;      ; Rise       ; clk                                       ;
;  BusB[75] ; clk                                       ; 10.129 ;      ; Rise       ; clk                                       ;
;  BusB[82] ; clk                                       ; 7.959  ;      ; Rise       ; clk                                       ;
;  BusB[84] ; clk                                       ; 7.959  ;      ; Rise       ; clk                                       ;
;  BusB[89] ; clk                                       ; 7.889  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 19.263 ;      ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 19.263 ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 14.905 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 14.905 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                    ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.838  ;      ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 11.833 ;      ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 16.772 ;      ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.288 ;      ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 13.032 ;      ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 11.103 ;      ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 7.838  ;      ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.022  ;      ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 8.419  ;      ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 8.419  ;      ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.889  ;      ; Rise       ; clk                                       ;
;  BusB[69] ; clk                                       ; 8.996  ;      ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 11.629 ;      ; Rise       ; clk                                       ;
;  BusB[73] ; clk                                       ; 10.129 ;      ; Rise       ; clk                                       ;
;  BusB[75] ; clk                                       ; 10.129 ;      ; Rise       ; clk                                       ;
;  BusB[82] ; clk                                       ; 7.959  ;      ; Rise       ; clk                                       ;
;  BusB[84] ; clk                                       ; 7.959  ;      ; Rise       ; clk                                       ;
;  BusB[89] ; clk                                       ; 7.889  ;      ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 10.063 ;      ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 10.063 ;      ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 14.905 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 14.905 ;      ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                   ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.838     ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 15.277    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 16.772    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 14.626    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 16.370    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 11.103    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 7.838     ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.022     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 8.419     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 8.419     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.889     ;           ; Rise       ; clk                                       ;
;  BusB[69] ; clk                                       ; 8.996     ;           ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 13.171    ;           ; Rise       ; clk                                       ;
;  BusB[73] ; clk                                       ; 10.129    ;           ; Rise       ; clk                                       ;
;  BusB[75] ; clk                                       ; 10.129    ;           ; Rise       ; clk                                       ;
;  BusB[82] ; clk                                       ; 7.959     ;           ; Rise       ; clk                                       ;
;  BusB[84] ; clk                                       ; 7.959     ;           ; Rise       ; clk                                       ;
;  BusB[89] ; clk                                       ; 7.889     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 19.263    ;           ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 19.263    ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 14.905    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 14.905    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+
; BusA[*]   ; clk                                       ; 7.838     ;           ; Rise       ; clk                                       ;
;  BusA[3]  ; clk                                       ; 11.833    ;           ; Rise       ; clk                                       ;
;  BusA[7]  ; clk                                       ; 16.772    ;           ; Rise       ; clk                                       ;
;  BusA[8]  ; clk                                       ; 11.288    ;           ; Rise       ; clk                                       ;
;  BusA[15] ; clk                                       ; 13.032    ;           ; Rise       ; clk                                       ;
;  BusA[17] ; clk                                       ; 11.103    ;           ; Rise       ; clk                                       ;
;  BusA[18] ; clk                                       ; 7.838     ;           ; Rise       ; clk                                       ;
;  BusA[19] ; clk                                       ; 8.022     ;           ; Rise       ; clk                                       ;
;  BusA[20] ; clk                                       ; 8.419     ;           ; Rise       ; clk                                       ;
;  BusA[21] ; clk                                       ; 8.419     ;           ; Rise       ; clk                                       ;
; BusB[*]   ; clk                                       ; 7.889     ;           ; Rise       ; clk                                       ;
;  BusB[69] ; clk                                       ; 8.996     ;           ; Rise       ; clk                                       ;
;  BusB[71] ; clk                                       ; 11.629    ;           ; Rise       ; clk                                       ;
;  BusB[73] ; clk                                       ; 10.129    ;           ; Rise       ; clk                                       ;
;  BusB[75] ; clk                                       ; 10.129    ;           ; Rise       ; clk                                       ;
;  BusB[82] ; clk                                       ; 7.959     ;           ; Rise       ; clk                                       ;
;  BusB[84] ; clk                                       ; 7.959     ;           ; Rise       ; clk                                       ;
;  BusB[89] ; clk                                       ; 7.889     ;           ; Rise       ; clk                                       ;
; BusC[*]   ; clk                                       ; 10.063    ;           ; Rise       ; clk                                       ;
;  BusC[97] ; clk                                       ; 10.063    ;           ; Rise       ; clk                                       ;
; BusA[*]   ; speed_select:speed_select|buad_clk_tx_reg ; 14.905    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
;  BusA[7]  ; speed_select:speed_select|buad_clk_tx_reg ; 14.905    ;           ; Fall       ; speed_select:speed_select|buad_clk_tx_reg ;
+-----------+-------------------------------------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                  ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 18084    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                   ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                       ; 18084    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; clk                                       ; 0        ; 57       ; 0        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; clk                                       ; 31       ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 4        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; my_uart_tx:my_uart_tx|tx_complete_reg     ; 0        ; 0        ; 0        ; 13       ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                                                 ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 8        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; speed_select:speed_select|buad_clk_tx_reg ; 0        ; 0        ; 1        ; 1        ;
; speed_select:speed_select|buad_clk_tx_reg                                ; speed_select:speed_select|buad_clk_tx_reg ; 15       ; 0        ; 50       ; 8        ;
+--------------------------------------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                              ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                               ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock                                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                      ; clk                                                                      ; 217      ; 0        ; 0        ; 0        ;
; clk                                                                      ; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; 0        ; 0        ; 4        ; 0        ;
; clk                                                                      ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 0        ; 0        ; 0        ;
; my_uart_tx:my_uart_tx|tx_complete_reg                                    ; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; 1        ; 1        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg                                ; rs232_rx                                                                 ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg                                      ; speed_select:speed_select|buad_clk_rx_reg                                ; 0        ; 0        ; 1        ; 1        ;
; clk                                                                      ; speed_select:speed_select|buad_clk_tx_reg                                ; 4        ; 0        ; 2        ; 0        ;
; pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start ; speed_select:speed_select|buad_clk_tx_reg                                ; 0        ; 0        ; 1        ; 0        ;
+--------------------------------------------------------------------------+--------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Fri Sep 01 19:05:57 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_tx_reg speed_select:speed_select|buad_clk_tx_reg
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
    Info (332105): create_clock -period 1.000 -name my_uart_tx:my_uart_tx|tx_complete_reg my_uart_tx:my_uart_tx|tx_complete_reg
    Info (332105): create_clock -period 1.000 -name pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.742           -2568.986 clk 
    Info (332119):    -6.373             -63.780 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -5.011             -89.172 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -2.557              -8.258 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):    -1.241              -1.241 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.398              -2.398 clk 
    Info (332119):    -2.289              -2.289 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -1.591             -12.728 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.637               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     1.687               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -4.798
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.798              -4.798 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):    -4.351            -844.985 clk 
    Info (332119):    -3.988              -3.988 rs232_rx 
    Info (332119):    -3.102             -15.393 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):    -2.158              -8.632 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     2.450               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -2.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.504              -2.504 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.548               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     2.517               0.000 speed_select:speed_select|buad_clk_tx_reg 
    Info (332119):     2.604               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     2.991               0.000 clk 
    Info (332119):     4.434               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 my_uart_tx:my_uart_tx|tx_complete_reg 
    Info (332119):     0.234               0.000 pwm_capture:pwm_capture_instance|captuer_tx:captuer_tx_instance|tx_start 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_tx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Fri Sep 01 19:06:01 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


