Timing Analyzer report for FSM_pet
Wed Sep  4 04:38:55 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; FSM_pet                                                ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.61 MHz ; 36.61 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -13.159 ; -178.263          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -86.272                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -13.159 ; mem_index[1]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.013     ; 13.647     ;
; -13.053 ; mem_index[2]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.013     ; 13.541     ;
; -13.027 ; mem_index[4]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.013     ; 13.515     ;
; -13.013 ; mem_index[3]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.013     ; 13.501     ;
; -11.849 ; mem_index[5]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.013     ; 12.337     ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -5.037  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.954      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.990  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.907      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.910  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.827      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.811  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.728      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.802  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.719      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.797  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.714      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.792  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.709      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.695  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.612      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.651  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.568      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.577  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.494      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.507  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.424      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.459  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.376      ;
; -4.455  ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.362      ; 5.818      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.446  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.084     ; 5.363      ;
; -4.408  ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.362      ; 5.771      ;
; -4.337  ; mem_index[1]                 ; mem_index[2]                ; clk          ; clk         ; 1.000        ; -0.080     ; 5.258      ;
; -4.328  ; spi_master:spi|clk_count[11] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.362      ; 5.691      ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                         ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.517 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.518 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.549 ; state_send.00000000010       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.842      ;
; 0.642 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.723 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.017      ;
; 0.741 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.747 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.761 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.785 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.078      ;
; 0.786 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.790 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.083      ;
; 0.814 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.108      ;
; 0.816 ; state_send.00000000010       ; state_send.00000000000       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.109      ;
; 0.826 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.120      ;
; 0.932 ; mem_index[5]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.223      ;
; 0.938 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.231      ;
; 0.941 ; state_send.00000000001       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.941 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.945 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.239      ;
; 0.946 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.240      ;
; 0.968 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.262      ;
; 0.994 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.288      ;
; 1.039 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.333      ;
; 1.049 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.058 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.352      ;
; 1.082 ; mem_index[5]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.373      ;
; 1.116 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; mem_index[3]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.415      ;
; 1.125 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; mem_index[3]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.419      ;
; 1.133 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.166 ; start                        ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.458      ;
; 1.185 ; state_send.00000000010       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
; 1.194 ; spi_master:spi|sclk          ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.082      ; 1.488      ;
; 1.195 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.489      ;
; 1.223 ; state_send.00000000000       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.242 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.536      ;
; 1.247 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.256 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.551      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.94 MHz ; 39.94 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.020 ; -164.902         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -86.272                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -12.020 ; mem_index[1]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.031     ; 12.491     ;
; -11.904 ; mem_index[2]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.031     ; 12.375     ;
; -11.894 ; mem_index[3]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.031     ; 12.365     ;
; -11.865 ; mem_index[4]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.031     ; 12.336     ;
; -10.818 ; mem_index[5]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; -0.031     ; 11.289     ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.737  ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.665      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.686  ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.614      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.598  ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.526      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.526  ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.454      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.520  ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.448      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.496  ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.424      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.492  ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.420      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.417  ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.345      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.389  ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.317      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.317  ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.245      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.259  ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.187      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.196  ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.124      ;
; -4.175  ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.340      ; 5.517      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.175  ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 5.103      ;
; -4.124  ; spi_master:spi|clk_count[3]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.340      ; 5.466      ;
; -4.036  ; spi_master:spi|clk_count[11] ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.340      ; 5.378      ;
; -4.031  ; spi_master:spi|clk_count[8]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.959      ;
+---------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.669      ;
; 0.484 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.485 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.752      ;
; 0.517 ; state_send.00000000010       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.784      ;
; 0.599 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.643 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.912      ;
; 0.689 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.693 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.703 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.706 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.734 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.735 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.735 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.761 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.029      ;
; 0.763 ; state_send.00000000010       ; state_send.00000000000       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.030      ;
; 0.770 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.038      ;
; 0.851 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.855 ; mem_index[5]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.123      ;
; 0.858 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.127      ;
; 0.860 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.129      ;
; 0.863 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.132      ;
; 0.864 ; state_send.00000000001       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.868 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.137      ;
; 0.885 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.154      ;
; 0.959 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.227      ;
; 0.965 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.232      ;
; 0.969 ; mem_index[5]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.237      ;
; 0.983 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.251      ;
; 1.007 ; mem_index[3]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.275      ;
; 1.011 ; mem_index[3]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.027 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.059 ; start                        ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.324      ;
; 1.114 ; state_send.00000000010       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.119 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.387      ;
; 1.119 ; spi_master:spi|sclk          ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.073      ; 1.387      ;
; 1.121 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.126 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.128 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.130 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.398      ;
; 1.132 ; state_send.00000000000       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.399      ;
; 1.149 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.802 ; -48.382           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -62.728                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.802 ; mem_index[4]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; 0.368      ; 5.657      ;
; -4.800 ; mem_index[2]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; 0.368      ; 5.655      ;
; -4.797 ; mem_index[1]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; 0.368      ; 5.652      ;
; -4.729 ; mem_index[3]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; 0.368      ; 5.584      ;
; -4.289 ; mem_index[5]                 ; dc~reg0                     ; clk          ; clk         ; 0.500        ; 0.368      ; 5.144      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.638 ; spi_master:spi|clk_count[0]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.586      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.626 ; spi_master:spi|clk_count[3]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.574      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.554 ; spi_master:spi|clk_count[11] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.502      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.542 ; spi_master:spi|clk_count[5]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.490      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.534 ; spi_master:spi|clk_count[2]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.482      ;
; -1.526 ; start                        ; spi_master:spi|avail        ; clk          ; clk         ; 0.500        ; -0.258     ; 1.755      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.525 ; spi_master:spi|clk_count[12] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.473      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.524 ; spi_master:spi|clk_count[13] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.472      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.498 ; spi_master:spi|clk_count[10] ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.446      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.495 ; spi_master:spi|clk_count[1]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.443      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.460 ; spi_master:spi|clk_count[4]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.408      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.414 ; spi_master:spi|clk_count[6]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.362      ;
; -1.403 ; start                        ; spi_master:spi|busy         ; clk          ; clk         ; 0.500        ; -0.431     ; 1.459      ;
; -1.403 ; start                        ; spi_master:spi|bit_count[2] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.459      ;
; -1.399 ; start                        ; spi_master:spi|bit_count[1] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.455      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[2] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.395 ; spi_master:spi|clk_count[9]  ; spi_master:spi|shift_reg[1] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.343      ;
; -1.394 ; start                        ; spi_master:spi|bit_count[3] ; clk          ; clk         ; 0.500        ; -0.431     ; 1.450      ;
; -1.387 ; spi_master:spi|clk_count[0]  ; spi_master:spi|avail        ; clk          ; clk         ; 1.000        ; 0.143      ; 2.517      ;
; -1.380 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.328      ;
; -1.380 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.328      ;
; -1.380 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.328      ;
; -1.380 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.328      ;
; -1.380 ; spi_master:spi|clk_count[14] ; spi_master:spi|shift_reg[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.328      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                          ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; dc~reg0                      ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; start                        ; start                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; spi_master:spi|cs            ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|mosi          ; spi_master:spi|mosi          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|sclk          ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|bit_count[1]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; spi_master:spi|bit_count[3]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sendByte                     ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_send.00000000011       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mem_index[0]                 ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_send.00000000010       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; state_send.00000000001       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; state_send.00000000001       ; state_send.00000000010       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.220 ; state_send.00000000010       ; state_send.00000000011       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.253 ; spi_master:spi|shift_reg[5]  ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.272 ; data_in[0]                   ; spi_master:spi|shift_reg[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.294 ; spi_master:spi|active        ; spi_master:spi|bit_count[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; spi_master:spi|shift_reg[3]  ; spi_master:spi|shift_reg[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; spi_master:spi|shift_reg[2]  ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; spi_master:spi|shift_reg[6]  ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; spi_master:spi|shift_reg[4]  ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; spi_master:spi|shift_reg[1]  ; spi_master:spi|shift_reg[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.303 ; spi_master:spi|clk_count[15] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.316 ; state_send.00000000011       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; state_send.00000000000       ; sendByte                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.332 ; spi_master:spi|bit_count[0]  ; spi_master:spi|bit_count[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.335 ; state_send.00000000010       ; state_send.00000000000       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.455      ;
; 0.341 ; spi_master:spi|active        ; spi_master:spi|sclk          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.362 ; data_in[1]                   ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.363 ; mem_index[5]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.363 ; data_in[3]                   ; spi_master:spi|shift_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.363 ; data_in[5]                   ; spi_master:spi|shift_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.363 ; spi_master:spi|shift_reg[0]  ; spi_master:spi|shift_reg[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.483      ;
; 0.367 ; state_send.00000000001       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.372 ; data_in[6]                   ; spi_master:spi|shift_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.378 ; data_in[7]                   ; spi_master:spi|shift_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.499      ;
; 0.411 ; spi_master:spi|active        ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.532      ;
; 0.422 ; mem_index[5]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.543      ;
; 0.440 ; mem_index[3]                 ; data_in[2]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; spi_master:spi|active        ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; mem_index[3]                 ; data_in[4]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; state_send.00000000000       ; state_send.00000000001       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.453 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.463 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; spi_master:spi|clk_count[14] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; spi_master:spi|clk_count[0]  ; spi_master:spi|clk_count[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; spi_master:spi|clk_count[6]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; spi_master:spi|clk_count[4]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; spi_master:spi|clk_count[2]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; spi_master:spi|clk_count[8]  ; spi_master:spi|clk_count[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; spi_master:spi|clk_count[12] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; spi_master:spi|clk_count[10] ; spi_master:spi|clk_count[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; spi_master:spi|avail         ; start                        ; clk          ; clk         ; -0.500       ; 0.258      ; 0.331      ;
; 0.474 ; state_send.00000000010       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.476 ; spi_master:spi|sclk          ; spi_master:spi|cs            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; spi_master:spi|sclk          ; spi_master:spi|active        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
; 0.490 ; start                        ; dc~reg0                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.501 ; spi_master:spi|bit_count[2]  ; spi_master:spi|bit_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.510 ; state_send.00000000000       ; mem_index[0]                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.516 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; spi_master:spi|clk_count[13] ; spi_master:spi|clk_count[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; spi_master:spi|clk_count[7]  ; spi_master:spi|clk_count[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; spi_master:spi|clk_count[9]  ; spi_master:spi|clk_count[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.519 ; spi_master:spi|clk_count[5]  ; spi_master:spi|clk_count[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; spi_master:spi|clk_count[3]  ; spi_master:spi|clk_count[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; spi_master:spi|clk_count[1]  ; spi_master:spi|clk_count[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; spi_master:spi|clk_count[11] ; spi_master:spi|clk_count[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.159  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -13.159  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -178.263 ; 0.0   ; 0.0      ; 0.0     ; -86.272             ;
;  clk             ; -178.263 ; 0.000 ; N/A      ; N/A     ; -86.272             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dc            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_rst       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; state[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; state[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dc            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_rst       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1046     ; 25       ; 18562    ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1046     ; 25       ; 18562    ; 3        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dc          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_rst     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Wed Sep  4 04:38:54 2024
Info: Command: quartus_sta FSM_pet -c FSM_pet
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FSM_pet.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.159            -178.263 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -86.272 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.020            -164.902 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -86.272 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.802
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.802             -48.382 clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.728 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 602 megabytes
    Info: Processing ended: Wed Sep  4 04:38:55 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


