Port
gpio[0];3
gpio[1];3
halted_ind;2
jtag_TDO;2
uart_tx_pin;2
clk;1
jtag_TCK;1
jtag_TDI;1
jtag_TMS;1
rst_ext_i;1
uart_rx_pin;1

Inst
GRS_INST/grs;gopGRS
Pin
GRS_N;1

Inst
u_rib/N80_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[13]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
clk_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
clk_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
clkbufg_0/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
clkbufg_1/gopclkbufg;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N132[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N150/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N12_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N302_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N182_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N204/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N470_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_33_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_48_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[7]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N165_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_33_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_49_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N83_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_53_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_43_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_47_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[17]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[15]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
gpio_0/N8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[31]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[8]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_1[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[16]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[17]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[18]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[19]/opit_0_MUX8TO1Q;gopMUX8TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
RS;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
gpio_0/gpio_ctrl[20]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[21]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[22]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[23]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[24]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[25]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[26]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[27]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[28]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[29]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[30]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[31]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rib/N239_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[0]_ce_mux[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_1[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[1]_ce_mux[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/gpio_data[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
gpio_0/gpio_data[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rib/N172_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/u_vld_rdy/N1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_tri[0]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[0]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
gpio_tri[1]/opit_0;gopIOBUF
Pin
IO;3
O;2
I;1
MI;1
T;1

Inst
gpio_tri[1]/opit_1;gopIOBUFIOL
Pin
DO_OUT;2
INCK;2
MIPI_OUT;2
MO;2
O;2
OUT;2
T;2
TO_OUT;2
I;1
IN;1
MI;1
MIPI_IN;1
TS;1

Inst
halted_ind_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
halted_ind_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TCK_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TCK_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDI_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TDI_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
jtag_TDO_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
jtag_TDO_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
jtag_TMS_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
jtag_TMS_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
rst_ext_i_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
rst_ext_i_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
timer_0/N70_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N5.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N5.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
timer_0/N12_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N23_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N54_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N256_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_37_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N152_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N172/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N296_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N25_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/data_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/data_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/int_sig_r/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/timer_count[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[17]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[19]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[21]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[23]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[25]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[27]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[29]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_count[31]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
timer_0/timer_ctrl[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
timer_0/timer_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
timer_0/timer_value[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rib/N172_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N20_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N20_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_jtag_top/u_jtag_dm/N72_12[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N414_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[1]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[4]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/read_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N72_18[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/N72_18[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_jtag_top/u_jtag_dm/read_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[21]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[20]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[25]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N475/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_18[22]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/data0[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[21]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_19[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_19[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N72_19[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/N329_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N388_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N132_mux6_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N132_mux7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_we/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_reset_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N319/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N329_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N472_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dcsr[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N373_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N329_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N339_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N472_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N236_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N339_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N339_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N339_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_17[15]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N373_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N281/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N417/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N392/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N388/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_halt_req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N472_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N443/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/abstractcs[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N544_7_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N411_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N550/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N538/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N345/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[29]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dmstatus[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[0]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/read_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[18]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N181/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[24]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/read_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N311/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[15]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_13[2]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_18[30]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N73_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N74_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[28]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_19[9]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N416_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N107_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/flush_iinv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N132_mux6_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[28]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N316_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_wdata[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[17]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N481/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_18[6]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[7]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[5]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[2]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_18[16]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_18[20]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_18[13]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/is_read_reg/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[12]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/read_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[3]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/read_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[3]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/read_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N167/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[19]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[18]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[27]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[7]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[37]/opit_0_inv_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[32]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[33]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[34]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[35]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[36]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[37]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[38]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx_data_r[39]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N381_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N339_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbcs[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_17[27]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/data0[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dmcontrol[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N32_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N316_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[18]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_18[14]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/need_resp/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[23]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_18[27]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/N72_18[19]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[20]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N72_18[31]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_jtag_top/u_jtag_dm/state_0/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N486/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/state_2/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/N52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N230_20[6]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[20]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N118_27[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[4]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[8]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N139_11[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N139_8_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[9]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[21]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[0]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N246_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N233_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N231/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N230_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N215/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/dm_is_busy/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[31]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N253_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_valid/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/sticky_busy/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/N70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dm_resp_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[5]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[6]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[7]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[8]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[9]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[10]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[11]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[12]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[13]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[14]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[15]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[16]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[17]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[18]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[19]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[20]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[21]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[22]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[23]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[24]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[25]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[26]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[27]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[28]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[29]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[30]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[31]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[32]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[33]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[34]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[35]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[36]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[37]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[38]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/dtm_req_data[39]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N116_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/ir_reg[4]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_TDO/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_8/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_5/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_11/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_4/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_13/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_6/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_7/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_9/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_10/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_12/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_15/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_14/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N103/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/ack/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[18]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[15]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/read_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[33]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_rdy/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/req_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N230_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N230_20[4]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/N52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/N70/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[27]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[32]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[33]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[34]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[35]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[36]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[37]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[38]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[39]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_driver/N118_27[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/ack/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/ack_d/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_0/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/idle/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[37]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[2]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[4]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[29]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[12]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[4]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[17]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/shift_reg[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[23]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[21]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[22]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[26]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[24]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[25]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[5]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[28]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[14]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[30]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[7]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[35]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N118_27[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[34]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/rx/recv_data[32]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[36]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N230_20[5]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[38]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[39]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N152/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/tx/state_1/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/state_2/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[1].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[1].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[2].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[2].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[3].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[3].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[4].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[4].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[5].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[5].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[6].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[6].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[7].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_ram/ram222/U_ipml_spram_ram2/ADDR_LOOP[7].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rib/N169_53_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[28]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[29]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[30]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/ram222/U_ipml_spram_ram2/rd_data_8[31]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_ram/u_vld_rdy/N1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N86_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N132_mux6_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[19]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[17]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N45_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_1[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N339_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N256_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_55_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_52_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_18_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N45_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_63_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N60_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_45_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_5_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_7_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_91_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_6_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/sbaddress0[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_4_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N172_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[18]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_8_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_9_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_10_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_11_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_12_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_13_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_14_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_15_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N74_28_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N355/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_30_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_63/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_64/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_66/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_67/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_69/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_70/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_75/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_76/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_161_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_164_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_167_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_170_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_173_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_176_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_179_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_182_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_185_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_188_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_191_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_194_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_197_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_200_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_203_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_206_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N77_227/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N77_230/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N242_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_35_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_1_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
timer_0/N188/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N89_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_0/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N127_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N169_32_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_34_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N69_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N237/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_36_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[30]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_37_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N155/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_38_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_39_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_40_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_57_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N109/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_63_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_42_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N219_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_44_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_45_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_51_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_46_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_47_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N133/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_49_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_56_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N25_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_50_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_41_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_51_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_52_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N353_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_56_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_50_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_54_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_55_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_59_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N95_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_57_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_29_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_58_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_59_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_60_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[11]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_61_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_62_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N44_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N356_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N175_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N175_1_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N175_1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N216_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N16_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_31/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[21]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N45_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_41/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_44/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_47/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_50/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N219_53/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/data_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N68_27[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N236_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_rsp_hsked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N357_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_29/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_31/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[23]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_3[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[19]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[31]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_44/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_47/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_50/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N239_53/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N169_34_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N216/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N70_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N239_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[7]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N351/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/N9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N352_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_62_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[0].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[1].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[1].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[2].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[2].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[3].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[3].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[4].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[4].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[5].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[5].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[6].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[6].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[7].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[7].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[8].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[8].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[9].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[9].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[10].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[10].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[11].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[11].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[12].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[12].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[13].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[13].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[14].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[14].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[15].DATA_LOOP[0].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_rom/rom111/U_ipml_spram_ram1/ADDR_LOOP[15].DATA_LOOP[1].U_GTP_DRM18K/iGopDrm;gopDRM
Pin
ALMOST_EMPTY;2
ALMOST_FULL;2
EMPTY;2
FULL;2
QA0[0];2
QA0[1];2
QA0[2];2
QA0[3];2
QA0[4];2
QA0[5];2
QA0[6];2
QA0[7];2
QA0[8];2
QA0[9];2
QA0[10];2
QA0[11];2
QA0[12];2
QA0[13];2
QA0[14];2
QA0[15];2
QA0[16];2
QA0[17];2
QA1[0];2
QA1[1];2
QA1[2];2
QA1[3];2
QA1[4];2
QA1[5];2
QA1[6];2
QA1[7];2
QA1[8];2
QA1[9];2
QA1[10];2
QA1[11];2
QA1[12];2
QA1[13];2
QA1[14];2
QA1[15];2
QA1[16];2
QA1[17];2
QB0[0];2
QB0[1];2
QB0[2];2
QB0[3];2
QB0[4];2
QB0[5];2
QB0[6];2
QB0[7];2
QB0[8];2
QB0[9];2
QB0[10];2
QB0[11];2
QB0[12];2
QB0[13];2
QB0[14];2
QB0[15];2
QB0[16];2
QB0[17];2
QB1[0];2
QB1[1];2
QB1[2];2
QB1[3];2
QB1[4];2
QB1[5];2
QB1[6];2
QB1[7];2
QB1[8];2
QB1[9];2
QB1[10];2
QB1[11];2
QB1[12];2
QB1[13];2
QB1[14];2
QB1[15];2
QB1[16];2
QB1[17];2
ADA0[0];1
ADA0[1];1
ADA0[2];1
ADA0[3];1
ADA0[4];1
ADA0[5];1
ADA0[6];1
ADA0[7];1
ADA0[8];1
ADA0[9];1
ADA0[10];1
ADA0[11];1
ADA0[12];1
ADA1[0];1
ADA1[1];1
ADA1[2];1
ADA1[3];1
ADA1[4];1
ADA1[5];1
ADA1[6];1
ADA1[7];1
ADA1[8];1
ADA1[9];1
ADA1[10];1
ADA1[11];1
ADA1[12];1
ADA_CAS;1
ADB0[0];1
ADB0[1];1
ADB0[2];1
ADB0[3];1
ADB0[4];1
ADB0[5];1
ADB0[6];1
ADB0[7];1
ADB0[8];1
ADB0[9];1
ADB0[10];1
ADB0[11];1
ADB0[12];1
ADB1[0];1
ADB1[1];1
ADB1[2];1
ADB1[3];1
ADB1[4];1
ADB1[5];1
ADB1[6];1
ADB1[7];1
ADB1[8];1
ADB1[9];1
ADB1[10];1
ADB1[11];1
ADB1[12];1
ADB_CAS;1
ADSA[0];1
ADSA[1];1
ADSB[0];1
ADSB[1];1
CEA[0];1
CEA[1];1
CEB[0];1
CEB[1];1
CLKA[0];1
CLKA[1];1
CLKB[0];1
CLKB[1];1
CSA[0];1
CSA[1];1
CSA[2];1
CSB[0];1
CSB[1];1
CSB[2];1
DA0[0];1
DA0[1];1
DA0[2];1
DA0[3];1
DA0[4];1
DA0[5];1
DA0[6];1
DA0[7];1
DA0[8];1
DA0[9];1
DA0[10];1
DA0[11];1
DA0[12];1
DA0[13];1
DA0[14];1
DA0[15];1
DA0[16];1
DA0[17];1
DA1[0];1
DA1[1];1
DA1[2];1
DA1[3];1
DA1[4];1
DA1[5];1
DA1[6];1
DA1[7];1
DA1[8];1
DA1[9];1
DA1[10];1
DA1[11];1
DA1[12];1
DA1[13];1
DA1[14];1
DA1[15];1
DA1[16];1
DA1[17];1
DB0[0];1
DB0[1];1
DB0[2];1
DB0[3];1
DB0[4];1
DB0[5];1
DB0[6];1
DB0[7];1
DB0[8];1
DB0[9];1
DB0[10];1
DB0[11];1
DB0[12];1
DB0[13];1
DB0[14];1
DB0[15];1
DB0[16];1
DB0[17];1
DB1[0];1
DB1[1];1
DB1[2];1
DB1[3];1
DB1[4];1
DB1[5];1
DB1[6];1
DB1[7];1
DB1[8];1
DB1[9];1
DB1[10];1
DB1[11];1
DB1[12];1
DB1[13];1
DB1[14];1
DB1[15];1
DB1[16];1
DB1[17];1
OCEA[0];1
OCEA[1];1
OCEB[0];1
OCEB[1];1
RD_NAK;1
RSTA[0];1
RSTA[1];1
RSTB[0];1
RSTB[1];1
WEA[0];1
WEA[1];1
WEB[0];1
WEB[1];1
WR_EOP;1
WR_ERR;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N121[0]1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N81[0]1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N97/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N222_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[1]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[2]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff[3]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_8[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_15[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/rd_data_16[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rom/rom111/U_ipml_spram_ram1/wr_en_ff/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rom/u_vld_rdy/N1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_jtag_top/u_jtag_dm/data0[13]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rst_ctrl/ext_rst_sync/ticks_sync[0].dp_is_0.rst_0_dff/qout_r[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/ext_rst_sync/ticks_sync[1].dp_is_not_0.rst_0_dff/qout_r[0]/opit_0_inv;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_rst_ctrl/jtag_rst_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/pc_state_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N87_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N29_6[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/N157_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N101_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N101_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/cause[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N295_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/cause[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/cause[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[25]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_state_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_state_1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N55_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_state_4/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[19]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_ifu/pc[4]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[7]_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[24]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[1][3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[12]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[14][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[6]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[27]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[22]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[24]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[3]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[29][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/req_hasked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/ex_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/id_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/if_state_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_clint/inst_addr[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N119_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[2][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[12][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[10]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[5]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[4]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[12]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N93_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[11]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[20]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[13][5]_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[14]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[14]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[9]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[19]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N97_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[21]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[22]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_96_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[27]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[28]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[0]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[0]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[0]_2_6/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[9]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[1]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[1]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[25]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[2]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[2]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[11]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[3]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[3]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[3]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[4]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[4]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[5]_2_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[5]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[5]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[15]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[6]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[6]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[6]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[8]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[7]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[7]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_23_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[7]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[21]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[8]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[8]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[8]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[17]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[9]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[9]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[9]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[12]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[10]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[10]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[13]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[11]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[11]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[12]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[12]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N89_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[13]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[13]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_111_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[14]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[14]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[15][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[15]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[15]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[15]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[13]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[16]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[16]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[16]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[17]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[17]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[17]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[3]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[17]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[20]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[18]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[18]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[31]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_34_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[5]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[19]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[19]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[30]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[20]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[20]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[30]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N100/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[21]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[21]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_37_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[22]_2_3/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[22]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[22]_2_6/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_18_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[23]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[23]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[24]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[24]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[24]_2_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[6][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[25]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[25]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_pipe_ctrl/N0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[26]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[26]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_106_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[26]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[27]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[27]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[2]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[28]_2_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[28]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[28]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[29]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[29]_2_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N101_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[30]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[30]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[30]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_126_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N100_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[31]_2_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[31]_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[31]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_131_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N83_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N100_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[0][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N100_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N62_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N107_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N107_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N110_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_csr_reg/N110_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/N89_6[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N119/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[23]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[16]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[17]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[19]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[21]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[23]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[25]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[27]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[29]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[31]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[33]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[35]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[37]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[39]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[41]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[43]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[45]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[47]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[49]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[51]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[53]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[55]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[57]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[59]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[61]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/cycle[63]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[2]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/cause[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[18]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[8]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[24][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[28]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N48_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mepc[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mie[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mscratch[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mstatus[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mtvec[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N92_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N102/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_38_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_141/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_91_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_34_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_30_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N87_4_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[6]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[1]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[6]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/tx/req_data[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[13]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[14]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_30_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[18]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[20]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N64/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N329_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_101_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[29]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_0/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_29_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_6/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N87_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_18/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[23]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[21][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_22/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_23/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_24/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N29_6[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_29/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_30/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_23_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[22][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_22_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N61_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_ce[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_19_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_31_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_33_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[8]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[24]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_33_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[28][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_116_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_32_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[11][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[4]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_21_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_22_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_24_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_25_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_25_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_27_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_28_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[13]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_28_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_29_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_39_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_106_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_39_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_101_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_37_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_116_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_121_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[1]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_81_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_86_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[0]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[18]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[26][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[0]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[26]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N80_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N7_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_4/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N41[0]1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_3_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_3_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_10/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_20/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_22/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_31/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_3_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_3_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_3_42/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_3_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[28]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_14/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_9[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_13/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_15/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_17/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_18/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_19/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_21/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_24/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_25/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_27/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_28/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N216_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_37/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_12/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_40/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_16/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[1]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_26/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_37/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_40/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_14/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N25_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_30/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_33/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_36/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_39/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_0/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_edge_level/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_23/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N16_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_43/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_46/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N257_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_3_30/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N161[0]1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_4_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_3_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.slt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N21_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N15_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N54_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_38_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_126_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_21_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[10]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_131_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[15]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_24_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_26_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_27_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[16][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_32_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[1]_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N107_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_31_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N6_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_35_5/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[10]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[17]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[23][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_81_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_86_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_4[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N58_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[31]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N42/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[1][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[10][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_136_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_26_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_143_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_150_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_157_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_164_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_171_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_178_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_185_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_192_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_199_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_206_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_213_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_220_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_227_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_234_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_241_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_248_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_255_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_262_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_269_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_276_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_283_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_290_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_297_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_304_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_311_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_318_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_325_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_332_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_339_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_346_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_353_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N105_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N114/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_3inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[28]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/cause[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N58/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N157_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_6[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N73_38/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[14]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_1_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[17]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_7[18]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N87_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N484_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[7]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[9]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[10]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[11]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[12]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[13]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[14]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[15]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[16]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[17]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[18]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[19]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[20]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[21]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[22]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[23]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[24]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[25]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[26]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[27]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_1_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[28]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rom/rom111/U_ipml_spram_ram1/N845[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[29]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[30]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_10[31]_2_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N216_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_4_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N115/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[25]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[14]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[16]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N73_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N23_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_pipe_ctrl/N0_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/N62[18]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N236_10_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_62_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_3[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[0]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[1]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[2]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[3]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[4]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[5]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[6]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[7]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[8]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[9]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[10]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[11]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[12]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[13]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[14]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_4[15]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[7]_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[8]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[9]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[9]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[9]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[10]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[10]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[11]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[11]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[12]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[12]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[13]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[13]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[14]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[14]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[15]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[15]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[31]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[8]_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[16]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[17]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[18]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[19]_3_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[20]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[21]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[22]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[23]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[24]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[25]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[26]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[27]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[28]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[29]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[30]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[31]_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N6_6[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[4]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_59/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_35_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N36_8/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[19]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[19][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N88/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_driver/N226_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[3]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[19]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N18_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_0_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N93/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_2[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_40_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N352_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N106[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N242_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N124/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_58_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[9]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N74_28_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N60_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[2]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[14]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_3[8]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_1[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N169_41_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[10]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[10]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[22]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_39_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/N62[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[25]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[8]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_1[9]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/N177_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[0]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[1]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[2]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[3]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[4]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[5]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[6]_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[8]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[16]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[11]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[19]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[9]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[7]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_3[16]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[12]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[13]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[13]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N28_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[8]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[12]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[19]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N62[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[8]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[9]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[10]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[11]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[12]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[13]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[14]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[15]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[16]_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[16]_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[17]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[9]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[24]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[18]_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
N103inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[11]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[19]_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_43_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[20]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N219_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N23_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[23]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[22]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[21]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[23]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[24]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[25]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[26]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[27]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[28]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[29]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_idu_exu/N11_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[30]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_3[8]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[31]_4_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
u_rib/N36_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[7]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N36_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/sb_res_3[7]/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[16]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[24]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_44_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[20]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_35_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_54_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_5[0]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_pipe_ctrl/N1_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N17.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N19.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[30]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_10/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_16/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_17/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_34/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_36/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_29/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N28_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_30/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_36/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_41/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_45/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_43/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_53/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_57/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_69/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_67/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_61/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_65/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_25/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_23/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m1/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m2/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m3/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N37_m4/gopapm;gopAPM
Pin
P[0];2
P[1];2
P[2];2
P[3];2
P[4];2
P[5];2
P[6];2
P[7];2
P[8];2
P[9];2
P[10];2
P[11];2
P[12];2
P[13];2
P[14];2
P[15];2
P[16];2
P[17];2
P[18];2
P[19];2
P[20];2
P[21];2
P[22];2
P[23];2
P[24];2
P[25];2
P[26];2
P[27];2
P[28];2
P[29];2
P[30];2
P[31];2
P[32];2
P[33];2
P[34];2
P[35];2
P[36];2
P[37];2
P[38];2
P[39];2
P[40];2
P[41];2
P[42];2
P[43];2
P[44];2
P[45];2
P[46];2
P[47];2
PCO;2
PO[0];2
PO[1];2
PO[2];2
PO[3];2
PO[4];2
PO[5];2
PO[6];2
PO[7];2
PO[8];2
PO[9];2
PO[10];2
PO[11];2
PO[12];2
PO[13];2
PO[14];2
PO[15];2
PO[16];2
PO[17];2
PO[18];2
PO[19];2
PO[20];2
PO[21];2
PO[22];2
PO[23];2
PO[24];2
PO[25];2
PO[26];2
PO[27];2
PO[28];2
PO[29];2
PO[30];2
PO[31];2
PO[32];2
PO[33];2
PO[34];2
PO[35];2
PO[36];2
PO[37];2
PO[38];2
PO[39];2
PO[40];2
PO[41];2
PO[42];2
PO[43];2
PO[44];2
PO[45];2
PO[46];2
PO[47];2
XBO[0];2
XBO[1];2
XBO[2];2
XBO[3];2
XBO[4];2
XBO[5];2
XBO[6];2
XBO[7];2
XBO[8];2
XBO[9];2
XBO[10];2
XBO[11];2
XBO[12];2
XBO[13];2
XBO[14];2
XBO[15];2
XBO[16];2
XBO[17];2
XO[0];2
XO[1];2
XO[2];2
XO[3];2
XO[4];2
XO[5];2
XO[6];2
XO[7];2
XO[8];2
XO[9];2
XO[10];2
XO[11];2
XO[12];2
XO[13];2
XO[14];2
XO[15];2
XO[16];2
XO[17];2
CE_M;1
CE_MODEX;1
CE_MODEY;1
CE_MODEZ;1
CE_P;1
CE_PRE;1
CE_X;1
CE_Y;1
CE_Z;1
CLK;1
MODEX;1
MODEY[0];1
MODEY[1];1
MODEY[2];1
MODEZ[0];1
MODEZ[1];1
MODEZ[2];1
MODEZ[3];1
PCI;1
PI[0];1
PI[1];1
PI[2];1
PI[3];1
PI[4];1
PI[5];1
PI[6];1
PI[7];1
PI[8];1
PI[9];1
PI[10];1
PI[11];1
PI[12];1
PI[13];1
PI[14];1
PI[15];1
PI[16];1
PI[17];1
PI[18];1
PI[19];1
PI[20];1
PI[21];1
PI[22];1
PI[23];1
PI[24];1
PI[25];1
PI[26];1
PI[27];1
PI[28];1
PI[29];1
PI[30];1
PI[31];1
PI[32];1
PI[33];1
PI[34];1
PI[35];1
PI[36];1
PI[37];1
PI[38];1
PI[39];1
PI[40];1
PI[41];1
PI[42];1
PI[43];1
PI[44];1
PI[45];1
PI[46];1
PI[47];1
RST_M;1
RST_MODEX;1
RST_MODEY;1
RST_MODEZ;1
RST_P;1
RST_PRE;1
RST_X;1
RST_Y;1
RST_Z;1
X[0];1
X[1];1
X[2];1
X[3];1
X[4];1
X[5];1
X[6];1
X[7];1
X[8];1
X[9];1
X[10];1
X[11];1
X[12];1
X[13];1
X[14];1
X[15];1
X[16];1
X[17];1
XBI[0];1
XBI[1];1
XBI[2];1
XBI[3];1
XBI[4];1
XBI[5];1
XBI[6];1
XBI[7];1
XBI[8];1
XBI[9];1
XBI[10];1
XBI[11];1
XBI[12];1
XBI[13];1
XBI[14];1
XBI[15];1
XBI[16];1
XBI[17];1
XI[0];1
XI[1];1
XI[2];1
XI[3];1
XI[4];1
XI[5];1
XI[6];1
XI[7];1
XI[8];1
XI[9];1
XI[10];1
XI[11];1
XI[12];1
XI[13];1
XI[14];1
XI[15];1
XI[16];1
XI[17];1
Y[0];1
Y[1];1
Y[2];1
Y[3];1
Y[4];1
Y[5];1
Y[6];1
Y[7];1
Y[8];1
Y[9];1
Y[10];1
Y[11];1
Y[12];1
Y[13];1
Y[14];1
Y[15];1
Y[16];1
Y[17];1
Z[0];1
Z[1];1
Z[2];1
Z[3];1
Z[4];1
Z[5];1
Z[6];1
Z[7];1
Z[8];1
Z[9];1
Z[10];1
Z[11];1
Z[12];1
Z[13];1
Z[14];1
Z[15];1
Z[16];1
Z[17];1
Z[18];1
Z[19];1
Z[20];1
Z[21];1
Z[22];1
Z[23];1
Z[24];1
Z[25];1
Z[26];1
Z[27];1
Z[28];1
Z[29];1
Z[30];1
Z[31];1
Z[32];1
Z[33];1
Z[34];1
Z[35];1
Z[36];1
Z[37];1
Z[38];1
Z[39];1
Z[40];1
Z[41];1
Z[42];1
Z[43];1
Z[44];1
Z[45];1
Z[46];1
Z[47];1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_33/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_35/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_37/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_39/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_41/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_43/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_45/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_47/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_49/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_51/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_53/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_55/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_57/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_59/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_61/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N38.fsub_63/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_32/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_35/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_38/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_41/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_44/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_45/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_46/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_47/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_50/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_53/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_56/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_59/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_62/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_65/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_68/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_71/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_74/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_78/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_79/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_80/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_83/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_86/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_89/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_92/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_95/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_98/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_101/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_104/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_107/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_110/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_113/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_116/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_117/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_120/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_121/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_124/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_125/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_128/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N48_129/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_wdata_o_5[16]_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op1_ff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op2_ff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_2[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[0]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[8]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[4]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[14]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.lt_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_1/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.fsub_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_gpr_reg/N71/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_57/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_52/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_59/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_3_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_8/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_10/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_12/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_14/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_16/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_18/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_20/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_22/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_24/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_26/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_28/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_30/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.fsub_32/gateop;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[1]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[8]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[9]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[10]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[11]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[12]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[13]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[14]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[15]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[16]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[17]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[18]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[19]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[20]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[21]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[22]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[23]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[24]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[25]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[26]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[27]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[28]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[29]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[30]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112_9[31]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N10_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_28/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N232_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/ready_o/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N251_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N193_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N200_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N206_8_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N259.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N31_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N231_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N231_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N237/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N488_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N229/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_51/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N236_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_60/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_53/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N211inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N214/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N260/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_20/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N220/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N31_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N253/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[6]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N87/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_0/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N206_4_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N34_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_27/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/N10_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[21]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[22]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[8]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[24]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[14]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182_24/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_commit/reg_waddr_o_3[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/result_o[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_2/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N193_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N36/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N39/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N31_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N31_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N47/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N55/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N119/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N79/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N95/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.fsub_32/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_gpr_reg/N111/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N127/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N63/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N143/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N191/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N175/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N183/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N231/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N135/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N151/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N199/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N207/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_7[30]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N223/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N28_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N239/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N247/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N159/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N14_1inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N252.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N243/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_49[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[0]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[1]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[2]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[3]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[4]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[5]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[6]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[7]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[8]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[9]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[10]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[11]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[12]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[13]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[14]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[15]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[16]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[17]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[18]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[19]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[20]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[21]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[22]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[23]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[24]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[25]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[26]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[27]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[28]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[29]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[30]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_65[31]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[8]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[0]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[0]_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[1]_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[1]_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[2]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[2]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[3]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[3]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[19]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[4]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[4]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[5]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[6]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[7]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[8]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[9]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[10]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[11]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[12]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[13]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[13]_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[13]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[17]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[14]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[15]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[17]_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[16]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[17]_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[17]_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[17]_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[18]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N169_46_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[18]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/gpio_ctrl[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[4]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[19]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[4]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[20]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
N101inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[21]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[23]_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[23]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
gpio_0/gpio_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[24]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[13]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[25]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[26]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[27]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[28]_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[29]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_rib/N169_36_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_32/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[30]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[0]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[31]_7/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N259.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_gpr_reg/N252.eq_2/gateop_perm;gopA
Pin
Cout;2
Y;2
Cin;1
I0;1
I0X;1
I1;1
I2;1
I3;1
I4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[0]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[1]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[2]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[3]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[4]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[5]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[6]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[7]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[8]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[9]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[10]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[11]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[12]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[13]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[14]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[15]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[16]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[17]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[18]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[19]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[20]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[21]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[22]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[23]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[24]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[25]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[26]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[27]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[28]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[29]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[30]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_49[31]_muxf7;gopMUX16TO1
Pin
F;2
Fother;2
L6OUTA;2
L6OUTB;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[0]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[1]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[2]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[3]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[4]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[5]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[6]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[7]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[8]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[9]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[10]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[11]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[12]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[13]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[14]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[15]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[16]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[17]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[18]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[19]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[20]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[21]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[22]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[23]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[24]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[25]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[26]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[27]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[28]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[29]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[30]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_65[31]_muxf8;gopMUX32TO1
Pin
F;2
L6OUTA;2
L6OUTB;2
L7;2
Fin;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
S3;1
S4;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
gpio_0/gpio_ctrl[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[0]_8/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[0]_11/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[1]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[1]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[2]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[2]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[3]_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[3]_9/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[19]_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res_4[4]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[5]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[6]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[7]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[9]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[10]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[11]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[12]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[13]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[14]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[15]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[16]_1/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[16]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[17]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[18]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[19]_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[19]_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N255_66[4]_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[20]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[21]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[22]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[23]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[24]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[25]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[26]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[27]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[28]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[29]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[30]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/N262_66[31]_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[1].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[2].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[3].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[4].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[5].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[6].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[7].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[8].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[7]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[9]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[10]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[11]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[12]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[14]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[15]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[19]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[22]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[25]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[26]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[27]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[28]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[29]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[9].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[10].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[11].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[12].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[13].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[14].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[15].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[16].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[17].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[18].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[19].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[20].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[21].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[22].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[23].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[24].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[25].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[26].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[27].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[28].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[29].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[30].not_x0.rf_dff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[5]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[6]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_gpr_reg/gpr_rw[31].not_x0.rf_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N2[10]_8_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N118/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N358/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_71_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N161_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_29/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N114/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N381_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N277_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N166/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N413_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N342_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N236_1/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N260_62_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N368/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_43/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N236_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N272_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_41_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N306_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N236_13/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_89_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N260_156/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N240_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N122/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[6]_15/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N359_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N349_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_1_2/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N333/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N194/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N379/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N380_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N347_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N371/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N351/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N354/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N329_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N414_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N330[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N70_22/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N110/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N236_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N334[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rd_we_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N334[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N349/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N265_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[3]_9_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N369/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N370/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N347/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N413_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N365/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N356/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N8_0_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N359_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[7]_9_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88_49/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N277_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[9]_8_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N48_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N48_11/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[8]_8_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N371_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N379_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N133_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N306_33/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N277_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N414_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N367/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[31][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N76/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N116/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/N266/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N347_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[3]_9_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N2[4]_9_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N2[4]_9_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N2[5]_9_5/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N2[5]_9_6/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/N2[6]_9_2/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N70_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[7]_9_3/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N306_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/N2[8]_8_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N355/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[9]_8_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu/N329_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/N2[10]_8_4/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N236_4inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_gpr_reg/N258_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N72_18[26]_muxf6_perm;gopLUT6
Pin
Y0;2
Y1;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
M;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N112/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[27][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[16]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N381_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/N32_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[26]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[15]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[15]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N83_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[5][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N97_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[18][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N101_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/info_bus_ff/qout_r[18]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[19]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[20][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N89_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[9][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[4]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[30]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[7]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[3]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_96_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[16]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[20]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_18/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/N29_6[0]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[2]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[26]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[27]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[18]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[28]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rd_waddr_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N260_80_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N70_19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N330[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_rib/N239_41/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N27_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[10]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/gpio_ctrl[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs1_rdata_ff/qout_r[19]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_rib/N169_48_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_61_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[5]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N239_35/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_ready_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[28]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/gpio_ctrl[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[2]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[3]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[4]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_rib/N169_60_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/data_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_42_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[8]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[25]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_2[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[10]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lh_res_2[12]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[13]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_rib/N36_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/mem_wdata_o_6[15]_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[16]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[17]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[18]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[19]/opit_0_MUX16TO1Q;gopMUX16TO1Q
Pin
CEOUT;2
F;2
Fother;2
L6OUTA;2
L6OUTB;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
I8;1
I9;1
I10;1
I11;1
I12;1
I13;1
I14;1
I15;1
RS;1
S3;1
S00;1
S01;1
S02;1
S03;1
S10;1
S11;1
S12;1
S13;1
S20;1
S21;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[20]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[21]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_rib/N169_38_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[23]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[24]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_exu/u_exu_mem/lb_res_1[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N36_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/N10_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[30]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_idu_exu/rs2_rdata_ff/qout_r[31]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_tinyriscv_core/u_ifu/N13_3/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_5/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_7/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_9/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_11/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_13/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_15/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_17/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_19/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_21/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_23/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_25/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_27/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_29/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N13_31/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
u_tinyriscv_core/u_ifu/N31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[31]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_121_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/N44_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N350/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[21]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_dm/sbcs[9]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[30]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[23]_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/data0[11]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[7]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_driver/rx/recv_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[8]_2_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[11]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[30]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/N89_6[7]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[16]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[13]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc[26]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_jtag_top/u_jtag_dm/N120_mux2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N110_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N440/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[0]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[18]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_clint/N101_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_addr[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N55_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N103_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[29]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_dff/qout_r[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[16]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[17]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[18]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[19]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[20]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[21]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[22]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[23]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[24]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[25]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[26]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[27]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[28]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[29]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[30]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc_prev[31]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
u_tinyriscv_core/u_ifu/rsp_hasked_r/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu/pc[0]/opit_0_L6Q_perm;gopL6Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
A0;1
A1;1
A2;1
A3;1
A4;1
B0;1
B1;1
B2;1
B3;1
B4;1
CE;1
CLK;1
M;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[1]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/dm_mem_rdata[10]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_jtag_top/u_jtag_dm/tx/req_data[31]/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_111_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_19_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[17]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[21]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_dispatch/N10_5[1]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[20]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[31]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[23]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[19]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[24]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N113_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_clint/csr_waddr_o[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N89_6[2]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_addr_ff/qout_r[27]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[26]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[31]_2_6/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_dm/N313_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_clint/csr_wdata_o[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74_20_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N70_21/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N70_17/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu/N260_68/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[29]_2_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[22]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[6]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[17]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/N62[29]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/imm_ff/qout_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/mcause[27]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_ifu_idu/inst_ff/qout_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[30][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_jtag_top/u_jtag_driver/jtag_state_3/opit_0_inv_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[3][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_or[26]_2_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[4][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_31/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N3_7[27]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_idu_exu/pc_ff/qout_r[29]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_idu/N120/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N4_5[10]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[17][6]_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N0_26/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_pipe_ctrl/N1_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_csr_reg/N65_and[25][5]_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N236_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N18_10/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N68_23_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N18_9/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N35.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N35.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/data_r[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N87_8/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N68_28[2]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N68_28[3]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N68_28[4]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N68_28[5]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N68_28[6]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/N68_28[7]/gateop;gopMUX4TO1
Pin
F;2
I0;1
I1;1
I2;1
I3;1
S0;1
S1;1

Inst
uart_0/state_1/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N464/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N133_8_muxf6;gopMUX8TO1
Pin
F;2
Y0;2
Y1;2
I0;1
I1;1
I2;1
I3;1
I4;1
I5;1
I6;1
I7;1
S2;1
S00;1
S01;1
S10;1
S11;1

Inst
uart_0/rx_clk_edge_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N162.eq_0/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N162.eq_2/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N162.eq_4/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N162.eq_6/gateop_A2;gopA2
Pin
Cout;2
Y0;2
Y1;2
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1

Inst
uart_0/N531_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N236_12/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N497_3/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N506_5/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N466/gateop;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N470_7/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/alu_res_o_11[4]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/N514_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_edge_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N156_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
timer_0/N146/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_data[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N548_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_status[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N19/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/bit_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/bit_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N68_23_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/cycle_cnt[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/cycle_cnt[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/data_r[0]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_0/data_r[1]/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
uart_0/data_r[2]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N498_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[4]/opit_0_L5Q;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N45/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
u_rib/N276_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
timer_0/N9_2/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/data_r[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[12]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[10]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/N166_1/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_clk_cnt[1]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[3]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[5]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[7]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[9]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[11]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[13]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_cnt[15]/opit_0_A2Q21;gopA2Q2
Pin
CEOUT;2
Cout;2
Q0;2
Q1;2
RSOUT;2
Y0;2
Y1;2
CE;1
CLK;1
Cin;1
I0X;1
I1X;1
I00;1
I01;1
I02;1
I03;1
I04;1
I10;1
I11;1
I12;1
I13;1
I14;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[8]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_clk_edge_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N11_4_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_over/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_data[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N259inv/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[2]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[4]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[3]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[6]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[5]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[7]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N251/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_div_cnt[11]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[13]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
gpio_0/data_r[21]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[14]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/data_r[9]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_div_cnt[15]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N9_2_14/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
gpio_0/N0/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/rx_start/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/rx_q0/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/rx_q1/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/N502/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_2/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N569/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/state_3/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/N68_27[0]/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/tx_bit/opit_0_MUX4TO1Q;gopMUX4TO1Q
Pin
CEOUT;2
F;2
Q;2
RSOUT;2
CE;1
CLK;1
I0;1
I1;1
I2;1
I3;1
RS;1
S0;1
S1;1

Inst
u_ram/u_vld_rdy/vld_dff/qout_r[0]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
uart_0/uart_baud[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[8]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[9]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[10]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[11]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[12]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[13]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[14]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_baud[15]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_ctrl[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_rx[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_status[1]/opit_0_L5Q_perm;gopL5Q
Pin
CEOUT;2
Q;2
RSOUT;2
Z;2
CE;1
CLK;1
L0;1
L1;1
L2;1
L3;1
L4;1
RS;1

Inst
u_rib/N169_32_4/gateop_perm;gopLUT5
Pin
Z;2
L0;1
L1;1
L2;1
L3;1
L4;1

Inst
uart_0/uart_tx[0]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[1]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[2]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[3]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[4]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[5]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[6]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_0/uart_tx[7]/opit_0;gopQ
Pin
CEOUT;2
Q;2
RSOUT;2
CE;1
CLK;1
D;1
RS;1

Inst
uart_rx_pin_ibuf/opit_0;gopIBUF
Pin
DIFFI_OUT;2
O;2
I;1
MI;1
T;1

Inst
uart_rx_pin_ibuf/opit_1;gopIBUFIOL
Pin
INCK;2
MO;2
OUT;2
T;2
IN;1
MI;1

Inst
uart_tx_pin_obuf/opit_0;gopOBUF
Pin
O;2
I;1
MI;1
T;1

Inst
uart_tx_pin_obuf/opit_1;gopOBUFIOL
Pin
DO_OUT;2
MO;2
O;2
T;2
IN;1
MI;1

Inst
BKCL_auto_0;gopBKCL
Pin
CAL_ACT_N;1

Inst
BKCL_auto_1;gopBKCL
Pin
CAL_ACT_N;1

Inst
VCC_2;gopVCC
Pin
Z;2

Inst
VCC_3;gopVCC
Pin
Z;2

Inst
VCC_4;gopVCC
Pin
Z;2

Inst
VCC_5;gopVCC
Pin
Z;2

Inst
VCC_6;gopVCC
Pin
Z;2

Inst
VCC_7;gopVCC
Pin
Z;2

Inst
VCC_8;gopVCC
Pin
Z;2

Inst
VCC_9;gopVCC
Pin
Z;2

Inst
VCC_10;gopVCC
Pin
Z;2

Inst
VCC_11;gopVCC
Pin
Z;2

Inst
VCC_12;gopVCC
Pin
Z;2

Inst
VCC_13;gopVCC
Pin
Z;2

Inst
VCC_14;gopVCC
Pin
Z;2

Inst
VCC_15;gopVCC
Pin
Z;2

Inst
VCC_16;gopVCC
Pin
Z;2

Inst
VCC_17;gopVCC
Pin
Z;2

Inst
VCC_18;gopVCC
Pin
Z;2

Inst
VCC_19;gopVCC
Pin
Z;2

Inst
VCC_20;gopVCC
Pin
Z;2

Inst
VCC_21;gopVCC
Pin
Z;2

Inst
VCC_22;gopVCC
Pin
Z;2

Inst
VCC_23;gopVCC
Pin
Z;2

Inst
VCC_24;gopVCC
Pin
Z;2

Inst
VCC_25;gopVCC
Pin
Z;2

Inst
VCC_26;gopVCC
Pin
Z;2

Inst
VCC_27;gopVCC
Pin
Z;2

Inst
VCC_28;gopVCC
Pin
Z;2

Inst
GND_29;gopGND
Pin
Z;2

Inst
GND_30;gopGND
Pin
Z;2

Inst
GND_31;gopGND
Pin
Z;2

Inst
GND_32;gopGND
Pin
Z;2

Inst
GND_33;gopGND
Pin
Z;2

Inst
GND_34;gopGND
Pin
Z;2

Inst
GND_35;gopGND
Pin
Z;2

Inst
GND_36;gopGND
Pin
Z;2

Inst
GND_37;gopGND
Pin
Z;2

Inst
GND_38;gopGND
Pin
Z;2

Inst
GND_39;gopGND
Pin
Z;2

Inst
GND_40;gopGND
Pin
Z;2

Inst
GND_41;gopGND
Pin
Z;2

Inst
GND_42;gopGND
Pin
Z;2

Inst
GND_43;gopGND
Pin
Z;2

Inst
GND_44;gopGND
Pin
Z;2

Inst
GND_45;gopGND
Pin
Z;2

Inst
GND_46;gopGND
Pin
Z;2

Inst
GND_47;gopGND
Pin
Z;2

Inst
GND_48;gopGND
Pin
Z;2

Inst
GND_49;gopGND
Pin
Z;2

Inst
GND_50;gopGND
Pin
Z;2

Inst
GND_51;gopGND
Pin
Z;2

Inst
GND_52;gopGND
Pin
Z;2

Inst
GND_53;gopGND
Pin
Z;2

Inst
GND_54;gopGND
Pin
Z;2

Inst
GND_55;gopGND
Pin
Z;2

Inst
GND_56;gopGND
Pin
Z;2

Inst
GND_57;gopGND
Pin
Z;2

Inst
CLKROUTE_58;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_59;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_60;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_61;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_62;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_63;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_64;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_65;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_66;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_67;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_68;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_69;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_70;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_71;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_72;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_73;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_74;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_75;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_76;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_77;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_78;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_79;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_80;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_81;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
CLKROUTE_82;gopCLKROUTE
Pin
Z;2
L7in;1
M;1

Inst
USCMROUTE_83;gopCLKBUFG
Pin
CLKOUT;2
CLK;1

Inst
BUFROUTE_84;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Inst
BUFROUTE_85;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Inst
BUFROUTE_86;gopRCLKBUF
Pin
CLKOUT;2
CLKIN;1

Net
L7OUT0;
L7OUT1;
L7OUT2;
L7OUT3;
L7OUT4;
L7OUT5;
L7OUT6;
L7OUT7;
L7OUT8;
L7OUT9;
L7OUT10;
L7OUT11;
L7OUT12;
L7OUT13;
L7OUT14;
L7OUT15;
L7OUT16;
L7OUT17;
L7OUT18;
L7OUT19;
L7OUT20;
L7OUT21;
L7OUT22;
L7OUT23;
L7OUT24;
L7OUT25;
L7OUT26;
L7OUT27;
L7OUT28;
L7OUT29;
L7OUT30;
L7OUT31;
L7OUT32;
L7OUT33;
L7OUT34;
L7OUT35;
L7OUT36;
L7OUT37;
L7OUT38;
L7OUT39;
L7OUT40;
L7OUT41;
L7OUT42;
L7OUT43;
L7OUT44;
L7OUT45;
L7OUT46;
L7OUT47;
L7OUT48;
L7OUT49;
L7OUT50;
L7OUT51;
L7OUT52;
L7OUT53;
L7OUT54;
L7OUT55;
L7OUT56;
L7OUT57;
L7OUT58;
L7OUT59;
L7OUT60;
L7OUT61;
L7OUT62;
L7OUT63;
N101_inv;
N103_inv;
_N0;
_N1;
_N2;
_N3;
_N4;
_N5;
_N6;
_N1304;
_N1305;
_N1306;
_N1307;
_N1308;
_N1309;
_N1310;
_N1311;
_N1312;
_N1313;
_N1314;
_N1315;
_N1316;
_N1317;
_N1318;
_N1319;
_N1320;
_N1321;
_N1322;
_N1323;
_N1324;
_N1325;
_N1326;
_N1327;
_N1328;
_N1329;
_N1330;
_N1331;
_N1332;
_N1333;
_N1334;
_N1335;
_N1704;
_N1705;
_N1706;
_N1707;
_N1708;
_N1709;
_N1710;
_N1711;
_N1712;
_N1713;
_N1714;
_N1715;
_N1716;
_N1717;
_N1718;
_N1719;
_N1928;
_N1929;
_N1930;
_N1931;
_N1932;
_N1933;
_N1934;
_N1935;
_N1936;
_N1937;
_N1938;
_N1939;
_N1940;
_N1941;
_N1942;
_N1943;
_N1976;
_N1977;
_N1978;
_N1979;
_N1980;
_N1981;
_N1982;
_N1983;
_N1984;
_N1985;
_N1986;
_N1987;
_N1988;
_N1989;
_N1990;
_N1991;
_N2795;
_N2931;
_N2979;
_N2980;
_N2981;
_N2982;
_N2983;
_N2984;
_N2985;
_N3018;
_N3788;
_N3789;
_N3792;
_N3793;
_N3794;
_N3795;
_N3796;
_N3797;
_N3798;
_N3799;
_N3800;
_N3801;
_N3802;
_N3803;
_N3804;
_N3805;
_N3806;
_N3807;
_N3822;
_N3823;
_N8795;
_N8796;
_N8797;
_N8798;
_N8799;
_N8800;
_N8801;
_N8802;
_N8803;
_N9969;
_N10089;
_N10095;
_N10101;
_N10107;
_N10328;
_N10332;
_N10336;
_N10340;
_N10344;
_N13777;
_N13791;
_N13799;
_N13815;
_N13863;
_N13889;
_N15239;
_N15678;
_N15778;
_N15840;
_N15841;
_N16188;
_N16610;
_N16624;
_N16803;
_N16805;
_N16807;
_N16811;
_N16813;
_N16815;
_N16817;
_N16819;
_N16821;
_N16823;
_N16825;
_N16827;
_N16829;
_N16831;
_N16833;
_N16927;
_N17146;
_N17147;
_N17149;
_N17151;
_N17153;
_N17155;
_N17157;
_N17159;
_N17161;
_N17288;
_N17441;
_N17445;
_N17466;
_N17467;
_N17474;
_N17475;
_N18866;
_N18870;
_N18877;
_N18881;
clk;
clk_ibuf/ntD;
gpio_0/N9;
gpio_0/N124;
gpio_0/N133;
gpio_0/N150;
gpio_0/N166;
gpio_0/N182;
gpio_0/N216;
gpio_0/_N13883;
gpio_0/_N13948;
gpio_0/_N16104;
gpio_0/_N16106;
gpio_0/ren;
gpio_0/wen;
gpio_0/write_reg_data_en;
gpio_tri[0]/ntI;
gpio_tri[0]/ntO;
gpio_tri[0]/ntT;
gpio_tri[1]/ntI;
gpio_tri[1]/ntO;
gpio_tri[1]/ntT;
halted_ind;
halted_ind_obuf/ntO;
jtag_TCK;
jtag_TCK_ibuf/ntD;
jtag_TDI;
jtag_TDI_ibuf/ntD;
jtag_TDO;
jtag_TDO_obuf/ntO;
jtag_TMS;
jtag_TMS_ibuf/ntD;
jtag_halt_req_o;
jtag_reset_req_o;
jtag_rst_n;
m1_req_vld_i;
m2_req_vld_i;
m2_we_i;
_N8;
nt_halted_ind;
nt_jtag_TCK;
nt_jtag_TDI;
nt_jtag_TDO;
nt_jtag_TMS;
nt_rst_ext_i;
nt_uart_rx_pin;
nt_uart_tx_pin;
ntclkbufg_0;
ntclkbufg_1;
rst_ext_i;
rst_ext_i_ibuf/ntD;
s0_rsp_vld_i;
s0_we_o;
s1_rsp_vld_i;
s1_we_o;
s2_rsp_vld_i;
s3_rsp_vld_i;
s4_rsp_vld_i;
timer0_int;
timer_0/N25;
timer_0/N146;
timer_0/N155;
timer_0/N172;
timer_0/N188;
timer_0/N204;
timer_0/N237;
timer_0/_N0;
timer_0/_N107;
timer_0/_N109;
timer_0/_N111;
timer_0/_N113;
timer_0/_N115;
timer_0/_N117;
timer_0/_N119;
timer_0/_N121;
timer_0/_N123;
timer_0/_N125;
timer_0/_N127;
timer_0/_N129;
timer_0/_N131;
timer_0/_N133;
timer_0/_N135;
timer_0/_N1407;
timer_0/_N13768;
timer_0/_N13943;
timer_0/_N16834;
timer_0/_N18613;
timer_0/_N18619;
timer_0/ren;
timer_0/write_reg_ctrl_en;
u_jtag_top/dm_ack_o;
u_jtag_top/dm_resp_valid_o;
u_jtag_top/dtm_ack_o;
u_jtag_top/dtm_req_valid_o;
u_jtag_top/u_jtag_dm/N120;
u_jtag_top/u_jtag_dm/N311;
u_jtag_top/u_jtag_dm/N316;
u_jtag_top/u_jtag_dm/N319;
u_jtag_top/u_jtag_dm/N339;
u_jtag_top/u_jtag_dm/N345;
u_jtag_top/u_jtag_dm/N373;
u_jtag_top/u_jtag_dm/N381;
u_jtag_top/u_jtag_dm/N388;
u_jtag_top/u_jtag_dm/N389;
u_jtag_top/u_jtag_dm/N392;
u_jtag_top/u_jtag_dm/N413;
u_jtag_top/u_jtag_dm/N417;
u_jtag_top/u_jtag_dm/N440;
u_jtag_top/u_jtag_dm/N443;
u_jtag_top/u_jtag_dm/N456;
u_jtag_top/u_jtag_dm/N462;
u_jtag_top/u_jtag_dm/N475;
u_jtag_top/u_jtag_dm/N481;
u_jtag_top/u_jtag_dm/N486;
u_jtag_top/u_jtag_dm/N538;
u_jtag_top/u_jtag_dm/N550;
u_jtag_top/u_jtag_dm/_N687;
u_jtag_top/u_jtag_dm/_N689;
u_jtag_top/u_jtag_dm/_N691;
u_jtag_top/u_jtag_dm/_N693;
u_jtag_top/u_jtag_dm/_N695;
u_jtag_top/u_jtag_dm/_N697;
u_jtag_top/u_jtag_dm/_N699;
u_jtag_top/u_jtag_dm/_N701;
u_jtag_top/u_jtag_dm/_N703;
u_jtag_top/u_jtag_dm/_N705;
u_jtag_top/u_jtag_dm/_N707;
u_jtag_top/u_jtag_dm/_N709;
u_jtag_top/u_jtag_dm/_N711;
u_jtag_top/u_jtag_dm/_N713;
u_jtag_top/u_jtag_dm/_N715;
u_jtag_top/u_jtag_dm/_N747;
u_jtag_top/u_jtag_dm/_N5770;
u_jtag_top/u_jtag_dm/_N5953;
u_jtag_top/u_jtag_dm/_N5954;
u_jtag_top/u_jtag_dm/_N5955;
u_jtag_top/u_jtag_dm/_N5956;
u_jtag_top/u_jtag_dm/_N5957;
u_jtag_top/u_jtag_dm/_N5958;
u_jtag_top/u_jtag_dm/_N5959;
u_jtag_top/u_jtag_dm/_N5960;
u_jtag_top/u_jtag_dm/_N5961;
u_jtag_top/u_jtag_dm/_N5963;
u_jtag_top/u_jtag_dm/_N5964;
u_jtag_top/u_jtag_dm/_N5965;
u_jtag_top/u_jtag_dm/_N5966;
u_jtag_top/u_jtag_dm/_N5967;
u_jtag_top/u_jtag_dm/_N5968;
u_jtag_top/u_jtag_dm/_N5969;
u_jtag_top/u_jtag_dm/_N5970;
u_jtag_top/u_jtag_dm/_N5971;
u_jtag_top/u_jtag_dm/_N5972;
u_jtag_top/u_jtag_dm/_N5973;
u_jtag_top/u_jtag_dm/_N5974;
u_jtag_top/u_jtag_dm/_N5975;
u_jtag_top/u_jtag_dm/_N5976;
u_jtag_top/u_jtag_dm/_N5977;
u_jtag_top/u_jtag_dm/_N5978;
u_jtag_top/u_jtag_dm/_N5979;
u_jtag_top/u_jtag_dm/_N5980;
u_jtag_top/u_jtag_dm/_N5981;
u_jtag_top/u_jtag_dm/_N5982;
u_jtag_top/u_jtag_dm/_N5983;
u_jtag_top/u_jtag_dm/_N5984;
u_jtag_top/u_jtag_dm/_N13774;
u_jtag_top/u_jtag_dm/_N13789;
u_jtag_top/u_jtag_dm/_N13803;
u_jtag_top/u_jtag_dm/_N13864;
u_jtag_top/u_jtag_dm/_N13874;
u_jtag_top/u_jtag_dm/_N13888;
u_jtag_top/u_jtag_dm/_N13907;
u_jtag_top/u_jtag_dm/_N13936;
u_jtag_top/u_jtag_dm/_N13954;
u_jtag_top/u_jtag_dm/_N13963;
u_jtag_top/u_jtag_dm/_N14977;
u_jtag_top/u_jtag_dm/_N15232;
u_jtag_top/u_jtag_dm/_N15237;
u_jtag_top/u_jtag_dm/_N15285;
u_jtag_top/u_jtag_dm/_N15293;
u_jtag_top/u_jtag_dm/_N15295;
u_jtag_top/u_jtag_dm/_N15297;
u_jtag_top/u_jtag_dm/_N15332;
u_jtag_top/u_jtag_dm/_N15390;
u_jtag_top/u_jtag_dm/_N15407;
u_jtag_top/u_jtag_dm/_N15408;
u_jtag_top/u_jtag_dm/_N15474;
u_jtag_top/u_jtag_dm/_N15611;
u_jtag_top/u_jtag_dm/is_read_reg;
u_jtag_top/u_jtag_dm/need_resp;
u_jtag_top/u_jtag_dm/rx/N52;
u_jtag_top/u_jtag_dm/rx/req;
u_jtag_top/u_jtag_dm/rx/req_d;
u_jtag_top/u_jtag_dm/rx/state_0;
u_jtag_top/u_jtag_dm/rx_valid;
u_jtag_top/u_jtag_dm/state_0;
u_jtag_top/u_jtag_dm/state_1;
u_jtag_top/u_jtag_dm/state_2;
u_jtag_top/u_jtag_dm/tx/N70;
u_jtag_top/u_jtag_dm/tx/ack;
u_jtag_top/u_jtag_dm/tx/ack_d;
u_jtag_top/u_jtag_dm/tx/state_0;
u_jtag_top/u_jtag_dm/tx/state_1;
u_jtag_top/u_jtag_dm/tx/state_2;
u_jtag_top/u_jtag_driver/N152;
u_jtag_top/u_jtag_driver/N229;
u_jtag_top/u_jtag_driver/N231;
u_jtag_top/u_jtag_driver/N233;
u_jtag_top/u_jtag_driver/N238;
u_jtag_top/u_jtag_driver/N246;
u_jtag_top/u_jtag_driver/N253;
u_jtag_top/u_jtag_driver/N266;
u_jtag_top/u_jtag_driver/N282;
u_jtag_top/u_jtag_driver/_N2088;
u_jtag_top/u_jtag_driver/_N2097;
u_jtag_top/u_jtag_driver/_N5158;
u_jtag_top/u_jtag_driver/_N13890;
u_jtag_top/u_jtag_driver/_N13938;
u_jtag_top/u_jtag_driver/_N14771;
u_jtag_top/u_jtag_driver/_N16183;
u_jtag_top/u_jtag_driver/_N16186;
u_jtag_top/u_jtag_driver/dm_is_busy;
u_jtag_top/u_jtag_driver/jtag_state_0;
u_jtag_top/u_jtag_driver/jtag_state_1;
u_jtag_top/u_jtag_driver/jtag_state_2;
u_jtag_top/u_jtag_driver/jtag_state_3;
u_jtag_top/u_jtag_driver/jtag_state_4;
u_jtag_top/u_jtag_driver/jtag_state_5;
u_jtag_top/u_jtag_driver/jtag_state_6;
u_jtag_top/u_jtag_driver/jtag_state_7;
u_jtag_top/u_jtag_driver/jtag_state_9;
u_jtag_top/u_jtag_driver/jtag_state_10;
u_jtag_top/u_jtag_driver/jtag_state_11;
u_jtag_top/u_jtag_driver/jtag_state_12;
u_jtag_top/u_jtag_driver/jtag_state_13;
u_jtag_top/u_jtag_driver/jtag_state_14;
u_jtag_top/u_jtag_driver/jtag_state_15;
u_jtag_top/u_jtag_driver/rx/N52;
u_jtag_top/u_jtag_driver/rx/req;
u_jtag_top/u_jtag_driver/rx/req_d;
u_jtag_top/u_jtag_driver/rx/state_0;
u_jtag_top/u_jtag_driver/rx_valid;
u_jtag_top/u_jtag_driver/sticky_busy;
u_jtag_top/u_jtag_driver/tx/N70;
u_jtag_top/u_jtag_driver/tx/ack;
u_jtag_top/u_jtag_driver/tx/ack_d;
u_jtag_top/u_jtag_driver/tx/state_0;
u_jtag_top/u_jtag_driver/tx/state_1;
u_jtag_top/u_jtag_driver/tx/state_2;
u_jtag_top/u_jtag_driver/tx_idle;
u_jtag_top/u_jtag_driver/tx_valid;
u_rib/N350;
u_rib/N351;
u_rib/_N15142;
u_rib/_N15204;
u_rib/_N15257;
u_rib/_N15283;
u_rib/_N15500;
u_rib/_N15705;
u_rib/_N15710;
u_rib/_N15713;
u_rib/_N15716;
u_rib/_N15719;
u_rib/_N15724;
u_rib/_N15727;
u_rib/_N15730;
u_rib/_N15734;
u_rib/_N15737;
u_rib/_N15740;
u_rib/_N15741;
u_rib/_N15744;
u_rib/_N15755;
u_rib/_N15759;
u_rib/_N15760;
u_rib/_N15761;
u_rib/_N15762;
u_rib/_N15763;
u_rib/_N15764;
u_rib/_N15767;
u_rib/_N15769;
u_rib/_N15773;
u_rib/_N15774;
u_rib/_N15777;
u_rib/_N15779;
u_rib/_N15785;
u_rib/_N15786;
u_rib/_N15788;
u_rib/_N15791;
u_rib/_N15792;
u_rib/_N15794;
u_rib/_N15796;
u_rib/_N15798;
u_rib/_N15800;
u_rib/_N15803;
u_rib/_N15805;
u_rib/_N15806;
u_rib/_N15807;
u_rib/_N15839;
u_rib/_N15903;
u_rib/_N16039;
u_rib/_N16041;
u_rib/_N17462;
u_rib/_N17490;
u_rib/_N17491;
u_rib/_N17530;
u_rib/_N17531;
u_rib/_N17538;
u_rib/_N17539;
u_rib/_N17546;
u_rib/_N17547;
u_rib/_N17554;
u_rib/_N17555;
u_rib/_N17562;
u_rib/_N17563;
u_rib/_N17570;
u_rib/_N17571;
u_rib/_N17578;
u_rib/_N17579;
u_rib/_N17586;
u_rib/_N17587;
u_rib/_N17594;
u_rib/_N17595;
u_rib/_N17602;
u_rib/_N17603;
u_rib/_N17610;
u_rib/_N17611;
u_rib/_N17618;
u_rib/_N17619;
u_rib/_N17626;
u_rib/_N17627;
u_rib/_N17634;
u_rib/_N17635;
u_rib/_N17642;
u_rib/_N17643;
u_rib/_N17650;
u_rib/_N17651;
u_rib/_N17658;
u_rib/_N17659;
u_rib/_N17666;
u_rib/_N17667;
u_rib/_N17674;
u_rib/_N17675;
u_rib/_N17682;
u_rib/_N17683;
u_rib/_N17690;
u_rib/_N17691;
u_rib/_N17698;
u_rib/_N17699;
u_rib/_N17706;
u_rib/_N17707;
u_rib/_N17714;
u_rib/_N17715;
u_rib/_N18543;
u_rib/mux_m_req_vld;
u_rib/mux_m_rsp_rdy;
u_rib/mux_m_we;
u_rib/mux_s_rsp_vld;
u_rom/rom111/U_ipml_spram_ram1/wr_en_ff;
u_tinyriscv_core/_N2923;
u_tinyriscv_core/_N2928;
u_tinyriscv_core/_N3019;
u_tinyriscv_core/_N3020;
u_tinyriscv_core/_N3021;
u_tinyriscv_core/_N3022;
u_tinyriscv_core/_N3023;
u_tinyriscv_core/_N3025;
u_tinyriscv_core/_N3026;
u_tinyriscv_core/_N3203;
u_tinyriscv_core/_N3204;
u_tinyriscv_core/_N3205;
u_tinyriscv_core/_N3206;
u_tinyriscv_core/_N3207;
u_tinyriscv_core/_N3211;
u_tinyriscv_core/_N3222;
u_tinyriscv_core/_N4928;
u_tinyriscv_core/_N4929;
u_tinyriscv_core/_N4930;
u_tinyriscv_core/_N4931;
u_tinyriscv_core/_N4932;
u_tinyriscv_core/_N4933;
u_tinyriscv_core/_N4934;
u_tinyriscv_core/_N4935;
u_tinyriscv_core/_N4936;
u_tinyriscv_core/_N4937;
u_tinyriscv_core/_N4938;
u_tinyriscv_core/_N4939;
u_tinyriscv_core/_N4940;
u_tinyriscv_core/_N4941;
u_tinyriscv_core/_N4942;
u_tinyriscv_core/_N4943;
u_tinyriscv_core/_N12490;
u_tinyriscv_core/_N13821;
u_tinyriscv_core/_N13828;
u_tinyriscv_core/_N13830;
u_tinyriscv_core/_N13832;
u_tinyriscv_core/_N13835;
u_tinyriscv_core/_N13839;
u_tinyriscv_core/_N13914;
u_tinyriscv_core/_N13956;
u_tinyriscv_core/_N13995;
u_tinyriscv_core/_N14002;
u_tinyriscv_core/_N14735;
u_tinyriscv_core/_N15137;
u_tinyriscv_core/_N15156;
u_tinyriscv_core/_N15233;
u_tinyriscv_core/_N15350;
u_tinyriscv_core/_N15351;
u_tinyriscv_core/_N15352;
u_tinyriscv_core/_N15353;
u_tinyriscv_core/_N15359;
u_tinyriscv_core/_N15412;
u_tinyriscv_core/_N15497;
u_tinyriscv_core/_N15860;
u_tinyriscv_core/_N15944;
u_tinyriscv_core/_N15960;
u_tinyriscv_core/_N15981;
u_tinyriscv_core/_N15982;
u_tinyriscv_core/_N16070;
u_tinyriscv_core/_N16284;
u_tinyriscv_core/_N16297;
u_tinyriscv_core/_N16357;
u_tinyriscv_core/_N16359;
u_tinyriscv_core/_N16363;
u_tinyriscv_core/_N16365;
u_tinyriscv_core/_N16377;
u_tinyriscv_core/_N16379;
u_tinyriscv_core/_N16461;
u_tinyriscv_core/_N16463;
u_tinyriscv_core/_N16465;
u_tinyriscv_core/_N16467;
u_tinyriscv_core/_N16469;
u_tinyriscv_core/_N16471;
u_tinyriscv_core/_N16473;
u_tinyriscv_core/_N16475;
u_tinyriscv_core/_N16477;
u_tinyriscv_core/_N16479;
u_tinyriscv_core/_N16481;
u_tinyriscv_core/_N16483;
u_tinyriscv_core/_N16485;
u_tinyriscv_core/_N16487;
u_tinyriscv_core/_N16489;
u_tinyriscv_core/_N16491;
u_tinyriscv_core/_N16506;
u_tinyriscv_core/_N16524;
u_tinyriscv_core/_N16558;
u_tinyriscv_core/_N16565;
u_tinyriscv_core/_N16568;
u_tinyriscv_core/_N16571;
u_tinyriscv_core/_N16579;
u_tinyriscv_core/_N16765;
u_tinyriscv_core/_N16847;
u_tinyriscv_core/_N16849;
u_tinyriscv_core/_N16851;
u_tinyriscv_core/_N16855;
u_tinyriscv_core/_N16856;
u_tinyriscv_core/_N16857;
u_tinyriscv_core/_N16859;
u_tinyriscv_core/_N16861;
u_tinyriscv_core/_N16863;
u_tinyriscv_core/_N16879;
u_tinyriscv_core/_N16976;
u_tinyriscv_core/_N16977;
u_tinyriscv_core/_N16978;
u_tinyriscv_core/_N16982;
u_tinyriscv_core/_N16984;
u_tinyriscv_core/_N16986;
u_tinyriscv_core/_N16987;
u_tinyriscv_core/_N16998;
u_tinyriscv_core/_N17000;
u_tinyriscv_core/_N17001;
u_tinyriscv_core/_N17002;
u_tinyriscv_core/_N17006;
u_tinyriscv_core/_N17008;
u_tinyriscv_core/_N17010;
u_tinyriscv_core/_N17012;
u_tinyriscv_core/_N17014;
u_tinyriscv_core/_N17016;
u_tinyriscv_core/_N17018;
u_tinyriscv_core/_N17019;
u_tinyriscv_core/_N17020;
u_tinyriscv_core/_N17022;
u_tinyriscv_core/_N17024;
u_tinyriscv_core/_N17028;
u_tinyriscv_core/_N17030;
u_tinyriscv_core/_N17032;
u_tinyriscv_core/_N17034;
u_tinyriscv_core/_N17036;
u_tinyriscv_core/_N17038;
u_tinyriscv_core/_N17040;
u_tinyriscv_core/_N17042;
u_tinyriscv_core/_N17044;
u_tinyriscv_core/_N17046;
u_tinyriscv_core/_N17048;
u_tinyriscv_core/_N17050;
u_tinyriscv_core/_N17099;
u_tinyriscv_core/_N17100;
u_tinyriscv_core/_N17102;
u_tinyriscv_core/_N17104;
u_tinyriscv_core/_N17106;
u_tinyriscv_core/_N17108;
u_tinyriscv_core/_N17110;
u_tinyriscv_core/_N17112;
u_tinyriscv_core/_N17114;
u_tinyriscv_core/_N17116;
u_tinyriscv_core/_N17731;
u_tinyriscv_core/_N17892;
u_tinyriscv_core/_N17893;
u_tinyriscv_core/_N17912;
u_tinyriscv_core/_N17913;
u_tinyriscv_core/_N17978;
u_tinyriscv_core/_N17979;
u_tinyriscv_core/_N18324;
u_tinyriscv_core/_N18325;
u_tinyriscv_core/_N18332;
u_tinyriscv_core/_N18333;
u_tinyriscv_core/_N18392;
u_tinyriscv_core/_N18393;
u_tinyriscv_core/_N18400;
u_tinyriscv_core/_N18401;
u_tinyriscv_core/_N19173;
u_tinyriscv_core/_N19175;
u_tinyriscv_core/_N19179;
u_tinyriscv_core/_N19181;
u_tinyriscv_core/_N19205;
u_tinyriscv_core/_N19207;
u_tinyriscv_core/_N19211;
u_tinyriscv_core/_N19213;
u_tinyriscv_core/_N19237;
u_tinyriscv_core/_N19239;
u_tinyriscv_core/_N19243;
u_tinyriscv_core/_N19245;
u_tinyriscv_core/_N19269;
u_tinyriscv_core/_N19271;
u_tinyriscv_core/_N19275;
u_tinyriscv_core/_N19277;
u_tinyriscv_core/_N19301;
u_tinyriscv_core/_N19304;
u_tinyriscv_core/_N19345;
u_tinyriscv_core/_N19348;
u_tinyriscv_core/_N19375;
u_tinyriscv_core/_N19381;
u_tinyriscv_core/_N19407;
u_tinyriscv_core/_N19413;
u_tinyriscv_core/_N19439;
u_tinyriscv_core/_N19445;
u_tinyriscv_core/_N19471;
u_tinyriscv_core/_N19477;
u_tinyriscv_core/_N19503;
u_tinyriscv_core/_N19506;
u_tinyriscv_core/_N19519;
u_tinyriscv_core/_N19522;
u_tinyriscv_core/_N19577;
u_tinyriscv_core/_N19580;
u_tinyriscv_core/clint_csr_we_o;
u_tinyriscv_core/ctrl_flush_o;
u_tinyriscv_core/ex_csr_we_o;
u_tinyriscv_core/ex_inst_mret_o;
u_tinyriscv_core/ex_mem_access_misaligned_o;
u_tinyriscv_core/ex_reg_we_o;
u_tinyriscv_core/id_rd_we_o;
u_tinyriscv_core/ie_rd_we_o;
u_tinyriscv_core/u_clint/N23;
u_tinyriscv_core/u_clint/N71;
u_tinyriscv_core/u_clint/N154;
u_tinyriscv_core/u_clint/N157;
u_tinyriscv_core/u_clint/_N2292;
u_tinyriscv_core/u_clint/_N2301;
u_tinyriscv_core/u_clint/_N2305;
u_tinyriscv_core/u_clint/_N13804;
u_tinyriscv_core/u_clint/_N13903;
u_tinyriscv_core/u_clint/_N15866;
u_tinyriscv_core/u_clint/_N16611;
u_tinyriscv_core/u_clint/csr_state_1;
u_tinyriscv_core/u_clint/csr_state_3;
u_tinyriscv_core/u_clint/ex_state_jump_flag;
u_tinyriscv_core/u_clint/id_state_jump_flag;
u_tinyriscv_core/u_clint/if_state_jump_flag;
u_tinyriscv_core/u_clint/inst_addr_valid;
u_tinyriscv_core/u_clint/pc_state_jump_flag;
u_tinyriscv_core/u_csr_reg/N89;
u_tinyriscv_core/u_csr_reg/N100;
u_tinyriscv_core/u_csr_reg/N101;
u_tinyriscv_core/u_csr_reg/N103;
u_tinyriscv_core/u_csr_reg/N107;
u_tinyriscv_core/u_csr_reg/N110;
u_tinyriscv_core/u_csr_reg/N113;
u_tinyriscv_core/u_csr_reg/N116;
u_tinyriscv_core/u_csr_reg/N119;
u_tinyriscv_core/u_csr_reg/_N140;
u_tinyriscv_core/u_csr_reg/_N142;
u_tinyriscv_core/u_csr_reg/_N144;
u_tinyriscv_core/u_csr_reg/_N146;
u_tinyriscv_core/u_csr_reg/_N148;
u_tinyriscv_core/u_csr_reg/_N150;
u_tinyriscv_core/u_csr_reg/_N152;
u_tinyriscv_core/u_csr_reg/_N154;
u_tinyriscv_core/u_csr_reg/_N156;
u_tinyriscv_core/u_csr_reg/_N158;
u_tinyriscv_core/u_csr_reg/_N160;
u_tinyriscv_core/u_csr_reg/_N162;
u_tinyriscv_core/u_csr_reg/_N164;
u_tinyriscv_core/u_csr_reg/_N166;
u_tinyriscv_core/u_csr_reg/_N168;
u_tinyriscv_core/u_csr_reg/_N170;
u_tinyriscv_core/u_csr_reg/_N172;
u_tinyriscv_core/u_csr_reg/_N174;
u_tinyriscv_core/u_csr_reg/_N176;
u_tinyriscv_core/u_csr_reg/_N178;
u_tinyriscv_core/u_csr_reg/_N180;
u_tinyriscv_core/u_csr_reg/_N182;
u_tinyriscv_core/u_csr_reg/_N184;
u_tinyriscv_core/u_csr_reg/_N186;
u_tinyriscv_core/u_csr_reg/_N188;
u_tinyriscv_core/u_csr_reg/_N190;
u_tinyriscv_core/u_csr_reg/_N192;
u_tinyriscv_core/u_csr_reg/_N194;
u_tinyriscv_core/u_csr_reg/_N196;
u_tinyriscv_core/u_csr_reg/_N198;
u_tinyriscv_core/u_csr_reg/_N200;
u_tinyriscv_core/u_csr_reg/_N2447;
u_tinyriscv_core/u_csr_reg/_N2458;
u_tinyriscv_core/u_csr_reg/_N2467;
u_tinyriscv_core/u_csr_reg/_N2476;
u_tinyriscv_core/u_csr_reg/_N2485;
u_tinyriscv_core/u_csr_reg/_N2494;
u_tinyriscv_core/u_csr_reg/_N2521;
u_tinyriscv_core/u_csr_reg/_N2530;
u_tinyriscv_core/u_csr_reg/_N2539;
u_tinyriscv_core/u_csr_reg/_N2548;
u_tinyriscv_core/u_csr_reg/_N2557;
u_tinyriscv_core/u_csr_reg/_N2566;
u_tinyriscv_core/u_csr_reg/_N2584;
u_tinyriscv_core/u_csr_reg/_N2611;
u_tinyriscv_core/u_csr_reg/_N2629;
u_tinyriscv_core/u_csr_reg/_N2638;
u_tinyriscv_core/u_csr_reg/_N2647;
u_tinyriscv_core/u_csr_reg/_N2656;
u_tinyriscv_core/u_csr_reg/_N2665;
u_tinyriscv_core/u_csr_reg/_N2674;
u_tinyriscv_core/u_csr_reg/_N2683;
u_tinyriscv_core/u_csr_reg/_N2692;
u_tinyriscv_core/u_csr_reg/_N2701;
u_tinyriscv_core/u_csr_reg/_N13912;
u_tinyriscv_core/u_csr_reg/_N13965;
u_tinyriscv_core/u_csr_reg/_N13973;
u_tinyriscv_core/u_csr_reg/_N13996;
u_tinyriscv_core/u_csr_reg/_N13997;
u_tinyriscv_core/u_csr_reg/_N13998;
u_tinyriscv_core/u_csr_reg/_N14018;
u_tinyriscv_core/u_csr_reg/_N14019;
u_tinyriscv_core/u_csr_reg/_N14023;
u_tinyriscv_core/u_csr_reg/_N14024;
u_tinyriscv_core/u_csr_reg/_N15143;
u_tinyriscv_core/u_csr_reg/_N15145;
u_tinyriscv_core/u_csr_reg/_N15147;
u_tinyriscv_core/u_csr_reg/_N15166;
u_tinyriscv_core/u_csr_reg/_N15168;
u_tinyriscv_core/u_csr_reg/_N15170;
u_tinyriscv_core/u_csr_reg/_N15189;
u_tinyriscv_core/u_csr_reg/_N15191;
u_tinyriscv_core/u_csr_reg/_N15193;
u_tinyriscv_core/u_csr_reg/_N15198;
u_tinyriscv_core/u_csr_reg/_N15200;
u_tinyriscv_core/u_csr_reg/_N15202;
u_tinyriscv_core/u_csr_reg/_N15209;
u_tinyriscv_core/u_csr_reg/_N15211;
u_tinyriscv_core/u_csr_reg/_N15213;
u_tinyriscv_core/u_csr_reg/_N15249;
u_tinyriscv_core/u_csr_reg/_N15250;
u_tinyriscv_core/u_csr_reg/_N15252;
u_tinyriscv_core/u_csr_reg/_N15276;
u_tinyriscv_core/u_csr_reg/_N15277;
u_tinyriscv_core/u_csr_reg/_N15279;
u_tinyriscv_core/u_csr_reg/_N15300;
u_tinyriscv_core/u_csr_reg/_N15302;
u_tinyriscv_core/u_csr_reg/_N15304;
u_tinyriscv_core/u_csr_reg/_N15306;
u_tinyriscv_core/u_csr_reg/_N15308;
u_tinyriscv_core/u_csr_reg/_N15310;
u_tinyriscv_core/u_csr_reg/_N15333;
u_tinyriscv_core/u_csr_reg/_N15335;
u_tinyriscv_core/u_csr_reg/_N15337;
u_tinyriscv_core/u_csr_reg/_N15341;
u_tinyriscv_core/u_csr_reg/_N15343;
u_tinyriscv_core/u_csr_reg/_N15345;
u_tinyriscv_core/u_csr_reg/_N15360;
u_tinyriscv_core/u_csr_reg/_N15362;
u_tinyriscv_core/u_csr_reg/_N15364;
u_tinyriscv_core/u_csr_reg/_N15376;
u_tinyriscv_core/u_csr_reg/_N15378;
u_tinyriscv_core/u_csr_reg/_N15380;
u_tinyriscv_core/u_csr_reg/_N15426;
u_tinyriscv_core/u_csr_reg/_N15428;
u_tinyriscv_core/u_csr_reg/_N15430;
u_tinyriscv_core/u_csr_reg/_N15432;
u_tinyriscv_core/u_csr_reg/_N15434;
u_tinyriscv_core/u_csr_reg/_N15436;
u_tinyriscv_core/u_csr_reg/_N15440;
u_tinyriscv_core/u_csr_reg/_N15442;
u_tinyriscv_core/u_csr_reg/_N15444;
u_tinyriscv_core/u_csr_reg/_N15450;
u_tinyriscv_core/u_csr_reg/_N15452;
u_tinyriscv_core/u_csr_reg/_N15454;
u_tinyriscv_core/u_csr_reg/_N15456;
u_tinyriscv_core/u_csr_reg/_N15458;
u_tinyriscv_core/u_csr_reg/_N15460;
u_tinyriscv_core/u_csr_reg/_N15464;
u_tinyriscv_core/u_csr_reg/_N15466;
u_tinyriscv_core/u_csr_reg/_N15468;
u_tinyriscv_core/u_csr_reg/_N15480;
u_tinyriscv_core/u_csr_reg/_N15482;
u_tinyriscv_core/u_csr_reg/_N15484;
u_tinyriscv_core/u_csr_reg/_N15488;
u_tinyriscv_core/u_csr_reg/_N15490;
u_tinyriscv_core/u_csr_reg/_N15492;
u_tinyriscv_core/u_csr_reg/_N15561;
u_tinyriscv_core/u_csr_reg/_N15563;
u_tinyriscv_core/u_csr_reg/_N15565;
u_tinyriscv_core/u_csr_reg/_N15570;
u_tinyriscv_core/u_csr_reg/_N15571;
u_tinyriscv_core/u_csr_reg/_N15572;
u_tinyriscv_core/u_csr_reg/_N15573;
u_tinyriscv_core/u_csr_reg/_N15581;
u_tinyriscv_core/u_csr_reg/_N15582;
u_tinyriscv_core/u_csr_reg/_N15583;
u_tinyriscv_core/u_csr_reg/_N15584;
u_tinyriscv_core/u_csr_reg/_N15686;
u_tinyriscv_core/u_csr_reg/_N15693;
u_tinyriscv_core/u_csr_reg/_N15694;
u_tinyriscv_core/u_csr_reg/_N15698;
u_tinyriscv_core/u_csr_reg/_N15701;
u_tinyriscv_core/u_csr_reg/_N15809;
u_tinyriscv_core/u_csr_reg/_N15811;
u_tinyriscv_core/u_csr_reg/_N15812;
u_tinyriscv_core/u_csr_reg/_N15813;
u_tinyriscv_core/u_csr_reg/_N15816;
u_tinyriscv_core/u_csr_reg/_N15817;
u_tinyriscv_core/u_csr_reg/_N15818;
u_tinyriscv_core/u_csr_reg/_N15821;
u_tinyriscv_core/u_csr_reg/_N15823;
u_tinyriscv_core/u_csr_reg/_N15824;
u_tinyriscv_core/u_csr_reg/_N15825;
u_tinyriscv_core/u_csr_reg/_N15827;
u_tinyriscv_core/u_csr_reg/_N15829;
u_tinyriscv_core/u_csr_reg/_N15830;
u_tinyriscv_core/u_csr_reg/_N15831;
u_tinyriscv_core/u_csr_reg/_N15845;
u_tinyriscv_core/u_csr_reg/_N15847;
u_tinyriscv_core/u_csr_reg/_N15848;
u_tinyriscv_core/u_csr_reg/_N15849;
u_tinyriscv_core/u_csr_reg/_N15986;
u_tinyriscv_core/u_csr_reg/_N15988;
u_tinyriscv_core/u_csr_reg/_N15989;
u_tinyriscv_core/u_csr_reg/_N15990;
u_tinyriscv_core/u_csr_reg/_N15992;
u_tinyriscv_core/u_csr_reg/_N15994;
u_tinyriscv_core/u_csr_reg/_N15995;
u_tinyriscv_core/u_csr_reg/_N15996;
u_tinyriscv_core/u_csr_reg/_N15998;
u_tinyriscv_core/u_csr_reg/_N16000;
u_tinyriscv_core/u_csr_reg/_N16001;
u_tinyriscv_core/u_csr_reg/_N16002;
u_tinyriscv_core/u_csr_reg/_N16016;
u_tinyriscv_core/u_csr_reg/_N16664;
u_tinyriscv_core/u_csr_reg/_N16668;
u_tinyriscv_core/u_csr_reg/_N16673;
u_tinyriscv_core/u_csr_reg/_N16691;
u_tinyriscv_core/u_csr_reg/_N16693;
u_tinyriscv_core/u_csr_reg/_N16706;
u_tinyriscv_core/u_csr_reg/_N16710;
u_tinyriscv_core/u_csr_reg/_N17124;
u_tinyriscv_core/u_exu/_N3728;
u_tinyriscv_core/u_exu/_N5072;
u_tinyriscv_core/u_exu/_N5073;
u_tinyriscv_core/u_exu/_N5074;
u_tinyriscv_core/u_exu/_N5075;
u_tinyriscv_core/u_exu/_N5076;
u_tinyriscv_core/u_exu/_N5077;
u_tinyriscv_core/u_exu/_N5078;
u_tinyriscv_core/u_exu/_N5079;
u_tinyriscv_core/u_exu/_N5080;
u_tinyriscv_core/u_exu/_N5081;
u_tinyriscv_core/u_exu/_N5082;
u_tinyriscv_core/u_exu/_N5083;
u_tinyriscv_core/u_exu/_N5084;
u_tinyriscv_core/u_exu/_N5085;
u_tinyriscv_core/u_exu/_N5086;
u_tinyriscv_core/u_exu/_N5087;
u_tinyriscv_core/u_exu/_N5088;
u_tinyriscv_core/u_exu/_N5089;
u_tinyriscv_core/u_exu/_N5090;
u_tinyriscv_core/u_exu/_N5091;
u_tinyriscv_core/u_exu/_N5092;
u_tinyriscv_core/u_exu/_N5093;
u_tinyriscv_core/u_exu/_N5094;
u_tinyriscv_core/u_exu/_N5095;
u_tinyriscv_core/u_exu/_N5096;
u_tinyriscv_core/u_exu/_N5097;
u_tinyriscv_core/u_exu/_N5098;
u_tinyriscv_core/u_exu/_N5099;
u_tinyriscv_core/u_exu/_N5100;
u_tinyriscv_core/u_exu/_N5101;
u_tinyriscv_core/u_exu/_N5102;
u_tinyriscv_core/u_exu/_N5103;
u_tinyriscv_core/u_exu/_N15495;
u_tinyriscv_core/u_exu/_N16287;
u_tinyriscv_core/u_exu/_N16809;
u_tinyriscv_core/u_exu/alu_op_and_o;
u_tinyriscv_core/u_exu/alu_op_or_o;
u_tinyriscv_core/u_exu/alu_op_sra_o;
u_tinyriscv_core/u_exu/alu_op_srl_o;
u_tinyriscv_core/u_exu/bjp_op_bge_o;
u_tinyriscv_core/u_exu/bjp_op_bgeu_o;
u_tinyriscv_core/u_exu/bjp_op_blt_o;
u_tinyriscv_core/u_exu/bjp_op_bne_o;
u_tinyriscv_core/u_exu/bjp_op_jump_o;
u_tinyriscv_core/u_exu/csr_csrrs_o;
u_tinyriscv_core/u_exu/mem_op_lh_o;
u_tinyriscv_core/u_exu/mem_op_sb_o;
u_tinyriscv_core/u_exu/mem_op_sh_o;
u_tinyriscv_core/u_exu/mem_reg_we_o;
u_tinyriscv_core/u_exu/mem_stall_o;
u_tinyriscv_core/u_exu/muldiv_op_mul_o;
u_tinyriscv_core/u_exu/muldiv_op_mulh_o;
u_tinyriscv_core/u_exu/muldiv_op_mulhsu_o;
u_tinyriscv_core/u_exu/muldiv_reg_we_o;
u_tinyriscv_core/u_exu/req_alu_o;
u_tinyriscv_core/u_exu/req_bjp_o;
u_tinyriscv_core/u_exu/req_muldiv_o;
u_tinyriscv_core/u_exu/sys_op_fence_o;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N112;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N114;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N115;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N118;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N120;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N126_inv;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N127;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N0_inv;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N205;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N207;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N209;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N211;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N213;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N215;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N217;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N219;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N221;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N223;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N225;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N227;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N229;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N231;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N233;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N240;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N242;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N244;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N245;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N246;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N247;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N248;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N249;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N250;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N251;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N252;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N253;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N254;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N255;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N256;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N257;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N258;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N259;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N260;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N261;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N262;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N263;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N264;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N265;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N270;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N271;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N272;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N273;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N275;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N276;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N277;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N304;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N305;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N306;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N307;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N308;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N309;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N310;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N311;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N312;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N313;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N314;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N315;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N316;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N317;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N318;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N319;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N320;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N321;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N322;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N323;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N330;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N331;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N340;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N366;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N367;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N368;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N369;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N370;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N371;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N372;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N373;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N374;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N375;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N376;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N377;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N378;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N380;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N382;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N384;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N386;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N409;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N410;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N411;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N413;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N414;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N415;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N417;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N418;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N419;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N420;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N421;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N422;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N423;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N424;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N425;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N428;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N429;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N436;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N437;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N438;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N439;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N440;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N441;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N442;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N443;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N444;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N445;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N446;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N447;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N448;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N449;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N450;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N451;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N452;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N453;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N454;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N455;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N476;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N757;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N758;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N775;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N777;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N778;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N779;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N784;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N822;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N823;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N833;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N835;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N836;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N843;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N844;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N845;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3568;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3569;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3634;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3635;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3636;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3637;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3638;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3639;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3640;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3641;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3642;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3643;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3644;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3645;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3646;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3647;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3648;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3649;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3650;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3651;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3652;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3653;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3654;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3655;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3656;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3657;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3658;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3659;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3660;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3661;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3662;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3663;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3762;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3763;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3764;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3765;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3766;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3767;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3768;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3769;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3770;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3771;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3772;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3773;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3774;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3775;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3776;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3777;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3778;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3779;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3780;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3781;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3782;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3783;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3784;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3785;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3786;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N3787;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7305;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7307;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7309;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7311;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7314;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7316;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7318;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7320;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7322;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7324;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7338;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7340;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7341;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7343;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7345;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N7347;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8280;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8281;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8282;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8283;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8284;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8285;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8286;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8287;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8288;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8289;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8290;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8291;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8292;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8293;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8294;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8295;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8296;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8297;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8298;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8299;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8300;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8301;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8302;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8304;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8305;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8306;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N8342;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N13794;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N14917_inv;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N14921;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15129;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15172;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15185;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15196;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15206;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15208;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15298;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15322;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15324;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15327;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15339;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15366;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15382;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15384;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15413;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15415;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15417;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15420;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15446;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15462;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15472;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15486;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15834;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15836;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15837;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15856;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15916;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15918;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15922;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15924;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15926;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15927;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15928;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15929;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15930;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15934;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15937;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15939;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15954;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15956;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15973;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N15975;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N16392;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N17401;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N17402;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N17404;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N17406;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/_N17408;
u_tinyriscv_core/u_exu/u_exu_alu_datapath/op1_neq_op2;
u_tinyriscv_core/u_exu/u_exu_commit/_N4912;
u_tinyriscv_core/u_exu/u_exu_commit/_N4913;
u_tinyriscv_core/u_exu/u_exu_commit/_N4914;
u_tinyriscv_core/u_exu/u_exu_commit/_N4915;
u_tinyriscv_core/u_exu/u_exu_commit/_N4916;
u_tinyriscv_core/u_exu/u_exu_commit/_N4917;
u_tinyriscv_core/u_exu/u_exu_commit/_N4918;
u_tinyriscv_core/u_exu/u_exu_commit/_N4919;
u_tinyriscv_core/u_exu/u_exu_commit/_N4920;
u_tinyriscv_core/u_exu/u_exu_commit/_N4921;
u_tinyriscv_core/u_exu/u_exu_commit/_N4922;
u_tinyriscv_core/u_exu/u_exu_commit/_N4923;
u_tinyriscv_core/u_exu/u_exu_commit/_N4924;
u_tinyriscv_core/u_exu/u_exu_commit/_N4925;
u_tinyriscv_core/u_exu/u_exu_commit/_N4926;
u_tinyriscv_core/u_exu/u_exu_commit/_N4927;
u_tinyriscv_core/u_exu/u_exu_commit/_N16492;
u_tinyriscv_core/u_exu/u_exu_commit/_N17052;
u_tinyriscv_core/u_exu/u_exu_commit/_N17054;
u_tinyriscv_core/u_exu/u_exu_commit/_N17056;
u_tinyriscv_core/u_exu/u_exu_commit/_N17058;
u_tinyriscv_core/u_exu/u_exu_commit/_N17060;
u_tinyriscv_core/u_exu/u_exu_commit/_N17062;
u_tinyriscv_core/u_exu/u_exu_commit/_N17064;
u_tinyriscv_core/u_exu/u_exu_commit/_N17066;
u_tinyriscv_core/u_exu/u_exu_commit/_N17074;
u_tinyriscv_core/u_exu/u_exu_commit/_N17238;
u_tinyriscv_core/u_exu/u_exu_commit/_N17239;
u_tinyriscv_core/u_exu/u_exu_commit/_N17241;
u_tinyriscv_core/u_exu/u_exu_commit/_N17243;
u_tinyriscv_core/u_exu/u_exu_commit/_N17247;
u_tinyriscv_core/u_exu/u_exu_commit/_N17249;
u_tinyriscv_core/u_exu/u_exu_commit/_N17251;
u_tinyriscv_core/u_exu/u_exu_commit/_N17253;
u_tinyriscv_core/u_exu/u_exu_commit/_N17255;
u_tinyriscv_core/u_exu/u_exu_commit/_N17257;
u_tinyriscv_core/u_exu/u_exu_commit/_N17259;
u_tinyriscv_core/u_exu/u_exu_commit/_N17261;
u_tinyriscv_core/u_exu/u_exu_commit/_N17263;
u_tinyriscv_core/u_exu/u_exu_commit/_N17265;
u_tinyriscv_core/u_exu/u_exu_commit/_N17267;
u_tinyriscv_core/u_exu/u_exu_commit/_N17269;
u_tinyriscv_core/u_exu/u_exu_commit/_N17290;
u_tinyriscv_core/u_exu/u_exu_commit/_N17292;
u_tinyriscv_core/u_exu/u_exu_commit/_N17294;
u_tinyriscv_core/u_exu/u_exu_commit/_N17296;
u_tinyriscv_core/u_exu/u_exu_commit/_N17414;
u_tinyriscv_core/u_exu/u_exu_commit/_N17417;
u_tinyriscv_core/u_exu/u_exu_commit/_N17433;
u_tinyriscv_core/u_exu/u_exu_commit/_N17434;
u_tinyriscv_core/u_exu/u_exu_commit/_N17435;
u_tinyriscv_core/u_exu/u_exu_commit/use_alu_res;
u_tinyriscv_core/u_exu/u_exu_dispatch/op_sys;
u_tinyriscv_core/u_exu/u_exu_mem/N97;
u_tinyriscv_core/u_exu/u_exu_mem/N102;
u_tinyriscv_core/u_exu/u_exu_mem/N109;
u_tinyriscv_core/u_exu/u_exu_mem/N181;
u_tinyriscv_core/u_exu/u_exu_mem/_N0;
u_tinyriscv_core/u_exu/u_exu_mem/_N2723;
u_tinyriscv_core/u_exu/u_exu_mem/_N2724;
u_tinyriscv_core/u_exu/u_exu_mem/_N2725;
u_tinyriscv_core/u_exu/u_exu_mem/_N2726;
u_tinyriscv_core/u_exu/u_exu_mem/_N2727;
u_tinyriscv_core/u_exu/u_exu_mem/_N2728;
u_tinyriscv_core/u_exu/u_exu_mem/_N2729;
u_tinyriscv_core/u_exu/u_exu_mem/_N2730;
u_tinyriscv_core/u_exu/u_exu_mem/_N2731;
u_tinyriscv_core/u_exu/u_exu_mem/_N2755;
u_tinyriscv_core/u_exu/u_exu_mem/_N2756;
u_tinyriscv_core/u_exu/u_exu_mem/_N2757;
u_tinyriscv_core/u_exu/u_exu_mem/_N2758;
u_tinyriscv_core/u_exu/u_exu_mem/_N2759;
u_tinyriscv_core/u_exu/u_exu_mem/_N2760;
u_tinyriscv_core/u_exu/u_exu_mem/_N2761;
u_tinyriscv_core/u_exu/u_exu_mem/_N2762;
u_tinyriscv_core/u_exu/u_exu_mem/_N2763;
u_tinyriscv_core/u_exu/u_exu_mem/_N2835;
u_tinyriscv_core/u_exu/u_exu_mem/_N15132;
u_tinyriscv_core/u_exu/u_exu_mem/_N15985;
u_tinyriscv_core/u_exu/u_exu_mem/_N16220;
u_tinyriscv_core/u_exu/u_exu_mem/_N16289;
u_tinyriscv_core/u_exu/u_exu_mem/_N16291;
u_tinyriscv_core/u_exu/u_exu_mem/_N16293;
u_tinyriscv_core/u_exu/u_exu_mem/_N16295;
u_tinyriscv_core/u_exu/u_exu_mem/_N16299;
u_tinyriscv_core/u_exu/u_exu_mem/_N16301;
u_tinyriscv_core/u_exu/u_exu_mem/_N16752;
u_tinyriscv_core/u_exu/u_exu_mem/_N16753;
u_tinyriscv_core/u_exu/u_exu_mem/_N16755;
u_tinyriscv_core/u_exu/u_exu_mem/_N16757;
u_tinyriscv_core/u_exu/u_exu_mem/_N16759;
u_tinyriscv_core/u_exu/u_exu_mem/_N16761;
u_tinyriscv_core/u_exu/u_exu_mem/_N16763;
u_tinyriscv_core/u_exu/u_exu_mem/_N16767;
u_tinyriscv_core/u_exu/u_exu_mem/_N16769;
u_tinyriscv_core/u_exu/u_exu_mem/mem_rsp_hsked_r;
u_tinyriscv_core/u_exu/u_exu_muldiv/N21;
u_tinyriscv_core/u_exu/u_exu_muldiv/N24;
u_tinyriscv_core/u_exu/u_exu_muldiv/N29;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N0;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N1;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N2;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N4;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N5;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N6;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N7;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N8;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N9;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N10;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N11;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N12;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N13;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N14;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N15;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N16;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N17;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N26;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N27;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N28;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N29;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N30;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N31;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N32;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N33;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N34;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N35;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N36;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N37;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N38;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N39;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N40;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N41;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N42;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N43;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N44;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N45;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N46;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N47;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N48;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N49;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N50;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N50_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N51;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N51_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N52;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N52_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N53;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N53_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N54;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N54_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N55;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N55_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N56;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N56_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N57;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N57_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N58;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N58_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N59;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N59_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N60;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N60_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N61;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N61_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N62;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N62_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N63;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N63_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N64;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N64_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N65;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N65_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N66;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N66_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N67;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N67_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N68;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N68_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N69;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N69_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N70;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N70_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N71;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N71_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N72;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N72_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N73;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N73_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N74;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N74_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N75;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N75_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N76;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N76_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N77;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N77_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N78;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N78_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N79;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N79_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N80;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N80_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N81;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N81_rnms;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N82;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N83;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N84;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N85;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N86;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N87;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N88;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N89;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N90;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N91;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N92;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N93;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N94;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N95;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N96;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N97;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N98;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N99;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N100;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N101;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N102;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N103;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N104;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N114;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N115;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N116;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N117;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N118;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N119;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N120;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N121;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N122;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N123;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N124;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N125;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N126;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N127;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N128;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3208;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3209;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3210;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3212;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3213;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3214;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3215;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3216;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3217;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3218;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3219;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3220;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3221;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3223;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3224;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3225;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3226;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3227;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3228;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3229;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3230;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3231;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3232;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3233;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N3234;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N15869;
u_tinyriscv_core/u_exu/u_exu_muldiv/_N17369;
u_tinyriscv_core/u_exu/u_exu_muldiv/div_ready;
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_ready_r;
u_tinyriscv_core/u_exu/u_exu_muldiv/op_mul;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N36;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N88;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N182;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N193;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N199;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N200;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N211_inv;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N214;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N220;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N226;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N229;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N232;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N237;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N243;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3303;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3307;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3383;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3397;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3496_inv;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N3502;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15471;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15520;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15522;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15523;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15524;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15526;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15528;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15530;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15531;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15888;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15889;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15891;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15893;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15895;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15896;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15897;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/_N15898;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/invert_result;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_1;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_2;
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/state_3;
u_tinyriscv_core/u_gpr_reg/N251;
u_tinyriscv_core/u_gpr_reg/N252;
u_tinyriscv_core/u_gpr_reg/N253;
u_tinyriscv_core/u_gpr_reg/N258;
u_tinyriscv_core/u_gpr_reg/N259;
u_tinyriscv_core/u_gpr_reg/N260;
u_tinyriscv_core/u_gpr_reg/_N4784;
u_tinyriscv_core/u_gpr_reg/_N4785;
u_tinyriscv_core/u_gpr_reg/_N4786;
u_tinyriscv_core/u_gpr_reg/_N4787;
u_tinyriscv_core/u_gpr_reg/_N4788;
u_tinyriscv_core/u_gpr_reg/_N4789;
u_tinyriscv_core/u_gpr_reg/_N4790;
u_tinyriscv_core/u_gpr_reg/_N4791;
u_tinyriscv_core/u_gpr_reg/_N4792;
u_tinyriscv_core/u_gpr_reg/_N4793;
u_tinyriscv_core/u_gpr_reg/_N4794;
u_tinyriscv_core/u_gpr_reg/_N4795;
u_tinyriscv_core/u_gpr_reg/_N4796;
u_tinyriscv_core/u_gpr_reg/_N4797;
u_tinyriscv_core/u_gpr_reg/_N4798;
u_tinyriscv_core/u_gpr_reg/_N4799;
u_tinyriscv_core/u_gpr_reg/_N4800;
u_tinyriscv_core/u_gpr_reg/_N4801;
u_tinyriscv_core/u_gpr_reg/_N4802;
u_tinyriscv_core/u_gpr_reg/_N4803;
u_tinyriscv_core/u_gpr_reg/_N4804;
u_tinyriscv_core/u_gpr_reg/_N4805;
u_tinyriscv_core/u_gpr_reg/_N4806;
u_tinyriscv_core/u_gpr_reg/_N4807;
u_tinyriscv_core/u_gpr_reg/_N4808;
u_tinyriscv_core/u_gpr_reg/_N4809;
u_tinyriscv_core/u_gpr_reg/_N4810;
u_tinyriscv_core/u_gpr_reg/_N4811;
u_tinyriscv_core/u_gpr_reg/_N4812;
u_tinyriscv_core/u_gpr_reg/_N4813;
u_tinyriscv_core/u_gpr_reg/_N4814;
u_tinyriscv_core/u_gpr_reg/_N4815;
u_tinyriscv_core/u_gpr_reg/_N6977;
u_tinyriscv_core/u_gpr_reg/_N6978;
u_tinyriscv_core/u_gpr_reg/_N6979;
u_tinyriscv_core/u_gpr_reg/_N6980;
u_tinyriscv_core/u_gpr_reg/_N6981;
u_tinyriscv_core/u_gpr_reg/_N6982;
u_tinyriscv_core/u_gpr_reg/_N6983;
u_tinyriscv_core/u_gpr_reg/_N6984;
u_tinyriscv_core/u_gpr_reg/_N6985;
u_tinyriscv_core/u_gpr_reg/_N6986;
u_tinyriscv_core/u_gpr_reg/_N6987;
u_tinyriscv_core/u_gpr_reg/_N6988;
u_tinyriscv_core/u_gpr_reg/_N6989;
u_tinyriscv_core/u_gpr_reg/_N6990;
u_tinyriscv_core/u_gpr_reg/_N6991;
u_tinyriscv_core/u_gpr_reg/_N6992;
u_tinyriscv_core/u_gpr_reg/_N6993;
u_tinyriscv_core/u_gpr_reg/_N6994;
u_tinyriscv_core/u_gpr_reg/_N6995;
u_tinyriscv_core/u_gpr_reg/_N6996;
u_tinyriscv_core/u_gpr_reg/_N6997;
u_tinyriscv_core/u_gpr_reg/_N6998;
u_tinyriscv_core/u_gpr_reg/_N6999;
u_tinyriscv_core/u_gpr_reg/_N7000;
u_tinyriscv_core/u_gpr_reg/_N7001;
u_tinyriscv_core/u_gpr_reg/_N7002;
u_tinyriscv_core/u_gpr_reg/_N7003;
u_tinyriscv_core/u_gpr_reg/_N7004;
u_tinyriscv_core/u_gpr_reg/_N7005;
u_tinyriscv_core/u_gpr_reg/_N7006;
u_tinyriscv_core/u_gpr_reg/_N7007;
u_tinyriscv_core/u_gpr_reg/_N7008;
u_tinyriscv_core/u_gpr_reg/_N13949;
u_tinyriscv_core/u_gpr_reg/_N13950;
u_tinyriscv_core/u_gpr_reg/_N13951;
u_tinyriscv_core/u_gpr_reg/_N13952;
u_tinyriscv_core/u_gpr_reg/_N16874;
u_tinyriscv_core/u_gpr_reg/_N16881;
u_tinyriscv_core/u_gpr_reg/_N17133;
u_tinyriscv_core/u_gpr_reg/_N17167;
u_tinyriscv_core/u_gpr_reg/_N17175;
u_tinyriscv_core/u_gpr_reg/_N17183;
u_tinyriscv_core/u_gpr_reg/_N17205;
u_tinyriscv_core/u_gpr_reg/_N17279;
u_tinyriscv_core/u_gpr_reg/_N17287;
u_tinyriscv_core/u_gpr_reg/_N17355;
u_tinyriscv_core/u_gpr_reg/_N17357;
u_tinyriscv_core/u_gpr_reg/_N17418;
u_tinyriscv_core/u_gpr_reg/_N17419;
u_tinyriscv_core/u_gpr_reg/_N17420;
u_tinyriscv_core/u_gpr_reg/_N17421;
u_tinyriscv_core/u_gpr_reg/_N17423;
u_tinyriscv_core/u_gpr_reg/_N17425;
u_tinyriscv_core/u_gpr_reg/_N17427;
u_tinyriscv_core/u_gpr_reg/_N17429;
u_tinyriscv_core/u_gpr_reg/_N17431;
u_tinyriscv_core/u_idu/_N13820;
u_tinyriscv_core/u_idu/_N13847;
u_tinyriscv_core/u_idu/_N13910;
u_tinyriscv_core/u_idu/_N13919;
u_tinyriscv_core/u_idu/_N14009;
u_tinyriscv_core/u_idu/_N14985;
u_tinyriscv_core/u_idu/_N15155;
u_tinyriscv_core/u_idu/_N15218;
u_tinyriscv_core/u_idu/_N15219;
u_tinyriscv_core/u_idu/_N15221;
u_tinyriscv_core/u_idu/_N15223;
u_tinyriscv_core/u_idu/_N15224;
u_tinyriscv_core/u_idu/_N15374;
u_tinyriscv_core/u_idu/_N15555;
u_tinyriscv_core/u_idu/_N15557;
u_tinyriscv_core/u_idu/_N15559;
u_tinyriscv_core/u_idu/_N15560;
u_tinyriscv_core/u_idu/_N15854;
u_tinyriscv_core/u_idu/_N15855;
u_tinyriscv_core/u_idu/_N15862;
u_tinyriscv_core/u_idu/access_rs1;
u_tinyriscv_core/u_idu/access_rs2;
u_tinyriscv_core/u_idu/funct3_000;
u_tinyriscv_core/u_idu/funct3_001;
u_tinyriscv_core/u_idu/funct3_010;
u_tinyriscv_core/u_idu/funct3_011;
u_tinyriscv_core/u_idu/funct3_100;
u_tinyriscv_core/u_idu/funct3_101;
u_tinyriscv_core/u_idu/funct3_110;
u_tinyriscv_core/u_idu/funct3_111;
u_tinyriscv_core/u_idu/funct7_0000000;
u_tinyriscv_core/u_idu/funct7_0000001;
u_tinyriscv_core/u_idu/funct7_0100000;
u_tinyriscv_core/u_idu/inst_add;
u_tinyriscv_core/u_idu/inst_sel_b_imm;
u_tinyriscv_core/u_idu/inst_sel_i_imm;
u_tinyriscv_core/u_idu/inst_sel_j_imm;
u_tinyriscv_core/u_idu/inst_sel_s_imm;
u_tinyriscv_core/u_idu/inst_sel_shift_imm;
u_tinyriscv_core/u_idu/inst_sel_u_imm;
u_tinyriscv_core/u_idu/inst_type_load;
u_tinyriscv_core/u_idu/op_csr;
u_tinyriscv_core/u_idu/op_muldiv;
u_tinyriscv_core/u_idu/op_sys;
u_tinyriscv_core/u_idu/opcode_0010011;
u_tinyriscv_core/u_idu/opcode_0110011;
u_tinyriscv_core/u_idu/opcode_1110011;
u_tinyriscv_core/u_idu_exu/_N875_inv;
u_tinyriscv_core/u_idu_exu/_N876_inv;
u_tinyriscv_core/u_idu_exu/_N13669;
u_tinyriscv_core/u_idu_exu/_N15259;
u_tinyriscv_core/u_idu_exu/_N15270;
u_tinyriscv_core/u_idu_exu/_N15271;
u_tinyriscv_core/u_idu_exu/_N15313;
u_tinyriscv_core/u_idu_exu/_N15314;
u_tinyriscv_core/u_idu_exu/_N15318;
u_tinyriscv_core/u_idu_exu/_N15319;
u_tinyriscv_core/u_idu_exu/_N15355;
u_tinyriscv_core/u_idu_exu/_N15356;
u_tinyriscv_core/u_idu_exu/_N15369;
u_tinyriscv_core/u_idu_exu/_N15370;
u_tinyriscv_core/u_idu_exu/_N15950;
u_tinyriscv_core/u_idu_exu/_N15951;
u_tinyriscv_core/u_idu_exu/_N15969;
u_tinyriscv_core/u_idu_exu/_N15970;
u_tinyriscv_core/u_ifu/N29;
u_tinyriscv_core/u_ifu/N31;
u_tinyriscv_core/u_ifu/N42;
u_tinyriscv_core/u_ifu/N44;
u_tinyriscv_core/u_ifu/_N622;
u_tinyriscv_core/u_ifu/_N624;
u_tinyriscv_core/u_ifu/_N626;
u_tinyriscv_core/u_ifu/_N628;
u_tinyriscv_core/u_ifu/_N630;
u_tinyriscv_core/u_ifu/_N632;
u_tinyriscv_core/u_ifu/_N634;
u_tinyriscv_core/u_ifu/_N636;
u_tinyriscv_core/u_ifu/_N638;
u_tinyriscv_core/u_ifu/_N640;
u_tinyriscv_core/u_ifu/_N642;
u_tinyriscv_core/u_ifu/_N644;
u_tinyriscv_core/u_ifu/_N646;
u_tinyriscv_core/u_ifu/_N648;
u_tinyriscv_core/u_ifu/ifu_req_hsked;
u_tinyriscv_core/u_ifu/pc_ena;
u_tinyriscv_core/u_ifu/req_hasked_r;
u_tinyriscv_core/u_ifu/rsp_hasked_r;
u_tinyriscv_core/u_ifu_idu/en;
uart_0/N30;
uart_0/N45;
uart_0/N87;
uart_0/N239;
uart_0/N257;
uart_0/N259_inv;
uart_0/N464;
uart_0/N466;
uart_0/N488;
uart_0/N497;
uart_0/N502;
uart_0/N514;
uart_0/N531;
uart_0/N569;
uart_0/_N0;
uart_0/_N3;
uart_0/_N653;
uart_0/_N655;
uart_0/_N657;
uart_0/_N659;
uart_0/_N661;
uart_0/_N663;
uart_0/_N665;
uart_0/_N670;
uart_0/_N672;
uart_0/_N674;
uart_0/_N676;
uart_0/_N678;
uart_0/_N680;
uart_0/_N682;
uart_0/_N5301;
uart_0/_N5367;
uart_0/_N5368;
uart_0/_N5437;
uart_0/_N13857;
uart_0/_N13858;
uart_0/_N13860;
uart_0/_N13896;
uart_0/_N14655;
uart_0/_N15398;
uart_0/_N15540;
uart_0/_N15965;
uart_0/ren;
uart_0/rx_clk_edge_level;
uart_0/rx_over;
uart_0/rx_q0;
uart_0/rx_q1;
uart_0/rx_recv_over;
uart_0/rx_start;
uart_0/state_0;
uart_0/state_1;
uart_0/state_2;
uart_0/state_3;
uart_0/tx_start;
uart_rx_pin;
uart_rx_pin_ibuf/ntD;
uart_tx_pin;
uart_tx_pin_obuf/ntO;
gpio_0/reg_ctrl [31];
gpio_0/reg_ctrl [30];
gpio_0/reg_ctrl [29];
gpio_0/reg_ctrl [28];
gpio_0/reg_ctrl [27];
gpio_0/reg_ctrl [26];
gpio_0/reg_ctrl [25];
gpio_0/reg_ctrl [24];
gpio_0/reg_ctrl [23];
gpio_0/reg_ctrl [22];
gpio_0/reg_ctrl [21];
gpio_0/reg_ctrl [20];
gpio_0/reg_ctrl [19];
gpio_0/reg_ctrl [18];
gpio_0/reg_ctrl [17];
gpio_0/reg_ctrl [16];
gpio_0/reg_ctrl [15];
gpio_0/reg_ctrl [14];
gpio_0/reg_ctrl [13];
gpio_0/reg_ctrl [12];
gpio_0/reg_ctrl [11];
gpio_0/reg_ctrl [10];
gpio_0/reg_ctrl [9];
gpio_0/reg_ctrl [8];
gpio_0/reg_ctrl [7];
gpio_0/reg_ctrl [6];
gpio_0/reg_ctrl [5];
gpio_0/reg_ctrl [4];
gpio_0/reg_data [15];
gpio_0/reg_data [14];
gpio_0/reg_data [13];
gpio_0/reg_data [12];
gpio_0/reg_data [11];
gpio_0/reg_data [10];
gpio_0/reg_data [9];
gpio_0/reg_data [8];
gpio_0/reg_data [7];
gpio_0/reg_data [6];
gpio_0/reg_data [5];
gpio_0/reg_data [4];
gpio_0/reg_data [3];
gpio_0/reg_data [2];
gpio_ctrl[3];
gpio_ctrl[2];
gpio_ctrl[1];
gpio_ctrl[0];
gpio_data[1];
gpio_data[0];
m0_addr_i[31];
m0_addr_i[30];
m0_addr_i[29];
m0_addr_i[28];
m0_addr_i[15];
m0_addr_i[14];
m0_addr_i[13];
m0_addr_i[12];
m0_addr_i[11];
m0_addr_i[10];
m0_addr_i[9];
m0_addr_i[8];
m0_addr_i[7];
m0_addr_i[6];
m0_addr_i[5];
m0_addr_i[4];
m0_addr_i[3];
m0_addr_i[2];
m0_addr_i[1];
m0_addr_i[0];
m1_sel_i[3];
m1_sel_i[1];
m2_addr_i[31];
m2_addr_i[30];
m2_addr_i[29];
m2_addr_i[28];
m2_addr_i[15];
m2_addr_i[14];
m2_addr_i[13];
m2_addr_i[12];
m2_addr_i[11];
m2_addr_i[10];
m2_addr_i[9];
m2_addr_i[8];
m2_addr_i[7];
m2_addr_i[6];
m2_addr_i[5];
m2_addr_i[4];
m2_addr_i[3];
m2_addr_i[2];
m2_addr_i[1];
m2_addr_i[0];
m2_data_i[31];
m2_data_i[30];
m2_data_i[29];
m2_data_i[28];
m2_data_i[27];
m2_data_i[26];
m2_data_i[25];
m2_data_i[24];
m2_data_i[23];
m2_data_i[22];
m2_data_i[21];
m2_data_i[20];
m2_data_i[19];
m2_data_i[18];
m2_data_i[17];
m2_data_i[16];
m2_data_i[15];
m2_data_i[14];
m2_data_i[13];
m2_data_i[12];
m2_data_i[11];
m2_data_i[10];
m2_data_i[9];
m2_data_i[8];
m2_data_i[7];
m2_data_i[6];
m2_data_i[5];
m2_data_i[4];
m2_data_i[3];
m2_data_i[2];
m2_data_i[1];
m2_data_i[0];
nt_gpio[1];
nt_gpio[0];
s0_addr_o[13];
s0_addr_o[12];
s0_addr_o[11];
s0_addr_o[10];
s0_addr_o[9];
s0_addr_o[8];
s0_addr_o[7];
s0_addr_o[6];
s0_addr_o[5];
s0_addr_o[4];
s0_addr_o[3];
s0_addr_o[2];
s0_data_o[31];
s0_data_o[30];
s0_data_o[29];
s0_data_o[28];
s0_data_o[27];
s0_data_o[26];
s0_data_o[25];
s0_data_o[24];
s0_data_o[23];
s0_data_o[22];
s0_data_o[21];
s0_data_o[20];
s0_data_o[19];
s0_data_o[18];
s0_data_o[17];
s0_data_o[16];
s0_data_o[15];
s0_data_o[14];
s0_data_o[13];
s0_data_o[12];
s0_data_o[11];
s0_data_o[10];
s0_data_o[9];
s0_data_o[8];
s0_data_o[7];
s0_data_o[6];
s0_data_o[5];
s0_data_o[4];
s0_data_o[3];
s0_data_o[2];
s0_data_o[1];
s0_data_o[0];
s0_sel_o[3];
s0_sel_o[2];
s0_sel_o[1];
s0_sel_o[0];
s1_addr_o[14];
s1_addr_o[13];
s1_addr_o[12];
s1_addr_o[11];
s1_addr_o[10];
s1_addr_o[9];
s1_addr_o[8];
s1_addr_o[7];
s1_addr_o[6];
s1_addr_o[5];
s1_addr_o[4];
s1_addr_o[3];
s1_addr_o[2];
s1_data_o[31];
s1_data_o[30];
s1_data_o[29];
s1_data_o[28];
s1_data_o[27];
s1_data_o[26];
s1_data_o[25];
s1_data_o[24];
s1_data_o[23];
s1_data_o[22];
s1_data_o[21];
s1_data_o[20];
s1_data_o[19];
s1_data_o[18];
s1_data_o[17];
s1_data_o[16];
s1_data_o[15];
s1_data_o[14];
s1_data_o[13];
s1_data_o[12];
s1_data_o[11];
s1_data_o[10];
s1_data_o[9];
s1_data_o[8];
s1_data_o[7];
s1_data_o[6];
s1_data_o[5];
s1_data_o[4];
s1_data_o[3];
s1_data_o[2];
s1_data_o[1];
s1_data_o[0];
s1_sel_o[3];
s1_sel_o[2];
s1_sel_o[1];
s1_sel_o[0];
s2_addr_o[3];
s2_addr_o[2];
s2_data_i[31];
s2_data_i[30];
s2_data_i[29];
s2_data_i[28];
s2_data_i[27];
s2_data_i[26];
s2_data_i[25];
s2_data_i[24];
s2_data_i[23];
s2_data_i[22];
s2_data_i[21];
s2_data_i[20];
s2_data_i[19];
s2_data_i[18];
s2_data_i[17];
s2_data_i[16];
s2_data_i[15];
s2_data_i[14];
s2_data_i[13];
s2_data_i[12];
s2_data_i[11];
s2_data_i[10];
s2_data_i[9];
s2_data_i[8];
s2_data_i[7];
s2_data_i[6];
s2_data_i[5];
s2_data_i[4];
s2_data_i[3];
s2_data_i[2];
s2_data_i[1];
s2_data_i[0];
s3_addr_o[4];
s3_addr_o[3];
s3_addr_o[2];
s3_data_i[15];
s3_data_i[14];
s3_data_i[13];
s3_data_i[12];
s3_data_i[11];
s3_data_i[10];
s3_data_i[9];
s3_data_i[8];
s3_data_i[7];
s3_data_i[6];
s3_data_i[5];
s3_data_i[4];
s3_data_i[3];
s3_data_i[2];
s3_data_i[1];
s3_data_i[0];
s4_addr_o[2];
s4_data_i[31];
s4_data_i[30];
s4_data_i[29];
s4_data_i[28];
s4_data_i[27];
s4_data_i[26];
s4_data_i[25];
s4_data_i[24];
s4_data_i[23];
s4_data_i[22];
s4_data_i[21];
s4_data_i[20];
s4_data_i[19];
s4_data_i[18];
s4_data_i[17];
s4_data_i[16];
s4_data_i[15];
s4_data_i[14];
s4_data_i[13];
s4_data_i[12];
s4_data_i[11];
s4_data_i[10];
s4_data_i[9];
s4_data_i[8];
s4_data_i[7];
s4_data_i[6];
s4_data_i[5];
s4_data_i[4];
s4_data_i[3];
s4_data_i[2];
s4_data_i[1];
s4_data_i[0];
s4_sel_o[0];
timer_0/timer_0/N5.co [26];
timer_0/timer_0/N5.co [22];
timer_0/timer_0/N5.co [18];
timer_0/timer_0/N5.co [14];
timer_0/timer_0/N5.co [10];
timer_0/timer_0/N5.co [6];
timer_0/timer_0/N5.co [2];
timer_0/timer_count [31];
timer_0/timer_count [30];
timer_0/timer_count [29];
timer_0/timer_count [28];
timer_0/timer_count [27];
timer_0/timer_count [26];
timer_0/timer_count [25];
timer_0/timer_count [24];
timer_0/timer_count [23];
timer_0/timer_count [22];
timer_0/timer_count [21];
timer_0/timer_count [20];
timer_0/timer_count [19];
timer_0/timer_count [18];
timer_0/timer_count [17];
timer_0/timer_count [16];
timer_0/timer_count [15];
timer_0/timer_count [14];
timer_0/timer_count [13];
timer_0/timer_count [12];
timer_0/timer_count [11];
timer_0/timer_count [10];
timer_0/timer_count [9];
timer_0/timer_count [8];
timer_0/timer_count [7];
timer_0/timer_count [6];
timer_0/timer_count [5];
timer_0/timer_count [4];
timer_0/timer_count [3];
timer_0/timer_count [2];
timer_0/timer_count [1];
timer_0/timer_count [0];
timer_0/timer_ctrl [7];
timer_0/timer_ctrl [6];
timer_0/timer_ctrl [5];
timer_0/timer_ctrl [4];
timer_0/timer_ctrl [3];
timer_0/timer_ctrl [1];
timer_0/timer_ctrl [0];
timer_0/timer_value [31];
timer_0/timer_value [30];
timer_0/timer_value [29];
timer_0/timer_value [28];
timer_0/timer_value [27];
timer_0/timer_value [26];
timer_0/timer_value [25];
timer_0/timer_value [24];
timer_0/timer_value [23];
timer_0/timer_value [22];
timer_0/timer_value [21];
timer_0/timer_value [20];
timer_0/timer_value [19];
timer_0/timer_value [18];
timer_0/timer_value [17];
timer_0/timer_value [16];
timer_0/timer_value [15];
timer_0/timer_value [14];
timer_0/timer_value [13];
timer_0/timer_value [12];
timer_0/timer_value [11];
timer_0/timer_value [10];
timer_0/timer_value [9];
timer_0/timer_value [8];
timer_0/timer_value [7];
timer_0/timer_value [6];
timer_0/timer_value [5];
timer_0/timer_value [4];
timer_0/timer_value [3];
timer_0/timer_value [2];
timer_0/timer_value [1];
timer_0/timer_value [0];
u_jtag_top/dm_resp_data_o [39];
u_jtag_top/dm_resp_data_o [38];
u_jtag_top/dm_resp_data_o [37];
u_jtag_top/dm_resp_data_o [36];
u_jtag_top/dm_resp_data_o [35];
u_jtag_top/dm_resp_data_o [34];
u_jtag_top/dm_resp_data_o [33];
u_jtag_top/dm_resp_data_o [32];
u_jtag_top/dm_resp_data_o [31];
u_jtag_top/dm_resp_data_o [30];
u_jtag_top/dm_resp_data_o [29];
u_jtag_top/dm_resp_data_o [28];
u_jtag_top/dm_resp_data_o [27];
u_jtag_top/dm_resp_data_o [26];
u_jtag_top/dm_resp_data_o [25];
u_jtag_top/dm_resp_data_o [24];
u_jtag_top/dm_resp_data_o [23];
u_jtag_top/dm_resp_data_o [22];
u_jtag_top/dm_resp_data_o [21];
u_jtag_top/dm_resp_data_o [20];
u_jtag_top/dm_resp_data_o [19];
u_jtag_top/dm_resp_data_o [18];
u_jtag_top/dm_resp_data_o [17];
u_jtag_top/dm_resp_data_o [16];
u_jtag_top/dm_resp_data_o [15];
u_jtag_top/dm_resp_data_o [14];
u_jtag_top/dm_resp_data_o [13];
u_jtag_top/dm_resp_data_o [12];
u_jtag_top/dm_resp_data_o [11];
u_jtag_top/dm_resp_data_o [10];
u_jtag_top/dm_resp_data_o [9];
u_jtag_top/dm_resp_data_o [8];
u_jtag_top/dm_resp_data_o [7];
u_jtag_top/dm_resp_data_o [6];
u_jtag_top/dm_resp_data_o [5];
u_jtag_top/dm_resp_data_o [4];
u_jtag_top/dm_resp_data_o [3];
u_jtag_top/dm_resp_data_o [2];
u_jtag_top/dtm_req_data_o [39];
u_jtag_top/dtm_req_data_o [38];
u_jtag_top/dtm_req_data_o [37];
u_jtag_top/dtm_req_data_o [36];
u_jtag_top/dtm_req_data_o [35];
u_jtag_top/dtm_req_data_o [34];
u_jtag_top/dtm_req_data_o [33];
u_jtag_top/dtm_req_data_o [32];
u_jtag_top/dtm_req_data_o [31];
u_jtag_top/dtm_req_data_o [30];
u_jtag_top/dtm_req_data_o [29];
u_jtag_top/dtm_req_data_o [28];
u_jtag_top/dtm_req_data_o [27];
u_jtag_top/dtm_req_data_o [26];
u_jtag_top/dtm_req_data_o [25];
u_jtag_top/dtm_req_data_o [24];
u_jtag_top/dtm_req_data_o [23];
u_jtag_top/dtm_req_data_o [22];
u_jtag_top/dtm_req_data_o [21];
u_jtag_top/dtm_req_data_o [20];
u_jtag_top/dtm_req_data_o [19];
u_jtag_top/dtm_req_data_o [18];
u_jtag_top/dtm_req_data_o [17];
u_jtag_top/dtm_req_data_o [16];
u_jtag_top/dtm_req_data_o [15];
u_jtag_top/dtm_req_data_o [14];
u_jtag_top/dtm_req_data_o [13];
u_jtag_top/dtm_req_data_o [12];
u_jtag_top/dtm_req_data_o [11];
u_jtag_top/dtm_req_data_o [10];
u_jtag_top/dtm_req_data_o [9];
u_jtag_top/dtm_req_data_o [8];
u_jtag_top/dtm_req_data_o [7];
u_jtag_top/dtm_req_data_o [6];
u_jtag_top/dtm_req_data_o [5];
u_jtag_top/dtm_req_data_o [4];
u_jtag_top/dtm_req_data_o [3];
u_jtag_top/dtm_req_data_o [2];
u_jtag_top/dtm_req_data_o [1];
u_jtag_top/dtm_req_data_o [0];
u_jtag_top/u_jtag_dm/N72 [31];
u_jtag_top/u_jtag_dm/N72 [30];
u_jtag_top/u_jtag_dm/N72 [29];
u_jtag_top/u_jtag_dm/N72 [28];
u_jtag_top/u_jtag_dm/N72 [27];
u_jtag_top/u_jtag_dm/N72 [26];
u_jtag_top/u_jtag_dm/N72 [25];
u_jtag_top/u_jtag_dm/N72 [24];
u_jtag_top/u_jtag_dm/N72 [23];
u_jtag_top/u_jtag_dm/N72 [22];
u_jtag_top/u_jtag_dm/N72 [21];
u_jtag_top/u_jtag_dm/N72 [20];
u_jtag_top/u_jtag_dm/N72 [19];
u_jtag_top/u_jtag_dm/N72 [18];
u_jtag_top/u_jtag_dm/N72 [17];
u_jtag_top/u_jtag_dm/N72 [16];
u_jtag_top/u_jtag_dm/N72 [15];
u_jtag_top/u_jtag_dm/N72 [14];
u_jtag_top/u_jtag_dm/N72 [13];
u_jtag_top/u_jtag_dm/N72 [12];
u_jtag_top/u_jtag_dm/N72 [11];
u_jtag_top/u_jtag_dm/N72 [10];
u_jtag_top/u_jtag_dm/N72 [9];
u_jtag_top/u_jtag_dm/N72 [8];
u_jtag_top/u_jtag_dm/N72 [7];
u_jtag_top/u_jtag_dm/N72 [6];
u_jtag_top/u_jtag_dm/N72 [5];
u_jtag_top/u_jtag_dm/N72 [4];
u_jtag_top/u_jtag_dm/N72 [3];
u_jtag_top/u_jtag_dm/N72 [2];
u_jtag_top/u_jtag_dm/N72 [1];
u_jtag_top/u_jtag_dm/N72 [0];
u_jtag_top/u_jtag_dm/N441 [0];
u_jtag_top/u_jtag_dm/N457 [31];
u_jtag_top/u_jtag_dm/N457 [30];
u_jtag_top/u_jtag_dm/N457 [29];
u_jtag_top/u_jtag_dm/N457 [28];
u_jtag_top/u_jtag_dm/N457 [27];
u_jtag_top/u_jtag_dm/N457 [26];
u_jtag_top/u_jtag_dm/N457 [25];
u_jtag_top/u_jtag_dm/N457 [24];
u_jtag_top/u_jtag_dm/N457 [23];
u_jtag_top/u_jtag_dm/N457 [22];
u_jtag_top/u_jtag_dm/N457 [5];
u_jtag_top/u_jtag_dm/N457 [4];
u_jtag_top/u_jtag_dm/N457 [3];
u_jtag_top/u_jtag_dm/N457 [2];
u_jtag_top/u_jtag_dm/N457 [1];
u_jtag_top/u_jtag_dm/abstractcs [9];
u_jtag_top/u_jtag_dm/data0 [31];
u_jtag_top/u_jtag_dm/data0 [30];
u_jtag_top/u_jtag_dm/data0 [29];
u_jtag_top/u_jtag_dm/data0 [28];
u_jtag_top/u_jtag_dm/data0 [27];
u_jtag_top/u_jtag_dm/data0 [26];
u_jtag_top/u_jtag_dm/data0 [25];
u_jtag_top/u_jtag_dm/data0 [24];
u_jtag_top/u_jtag_dm/data0 [23];
u_jtag_top/u_jtag_dm/data0 [22];
u_jtag_top/u_jtag_dm/data0 [21];
u_jtag_top/u_jtag_dm/data0 [20];
u_jtag_top/u_jtag_dm/data0 [19];
u_jtag_top/u_jtag_dm/data0 [18];
u_jtag_top/u_jtag_dm/data0 [17];
u_jtag_top/u_jtag_dm/data0 [16];
u_jtag_top/u_jtag_dm/data0 [15];
u_jtag_top/u_jtag_dm/data0 [14];
u_jtag_top/u_jtag_dm/data0 [13];
u_jtag_top/u_jtag_dm/data0 [12];
u_jtag_top/u_jtag_dm/data0 [11];
u_jtag_top/u_jtag_dm/data0 [10];
u_jtag_top/u_jtag_dm/data0 [9];
u_jtag_top/u_jtag_dm/data0 [8];
u_jtag_top/u_jtag_dm/data0 [7];
u_jtag_top/u_jtag_dm/data0 [6];
u_jtag_top/u_jtag_dm/data0 [5];
u_jtag_top/u_jtag_dm/data0 [4];
u_jtag_top/u_jtag_dm/data0 [3];
u_jtag_top/u_jtag_dm/data0 [2];
u_jtag_top/u_jtag_dm/data0 [1];
u_jtag_top/u_jtag_dm/data0 [0];
u_jtag_top/u_jtag_dm/dcsr [7];
u_jtag_top/u_jtag_dm/dm_mem_rdata [31];
u_jtag_top/u_jtag_dm/dm_mem_rdata [30];
u_jtag_top/u_jtag_dm/dm_mem_rdata [29];
u_jtag_top/u_jtag_dm/dm_mem_rdata [28];
u_jtag_top/u_jtag_dm/dm_mem_rdata [27];
u_jtag_top/u_jtag_dm/dm_mem_rdata [26];
u_jtag_top/u_jtag_dm/dm_mem_rdata [25];
u_jtag_top/u_jtag_dm/dm_mem_rdata [24];
u_jtag_top/u_jtag_dm/dm_mem_rdata [23];
u_jtag_top/u_jtag_dm/dm_mem_rdata [22];
u_jtag_top/u_jtag_dm/dm_mem_rdata [21];
u_jtag_top/u_jtag_dm/dm_mem_rdata [20];
u_jtag_top/u_jtag_dm/dm_mem_rdata [19];
u_jtag_top/u_jtag_dm/dm_mem_rdata [18];
u_jtag_top/u_jtag_dm/dm_mem_rdata [17];
u_jtag_top/u_jtag_dm/dm_mem_rdata [16];
u_jtag_top/u_jtag_dm/dm_mem_rdata [15];
u_jtag_top/u_jtag_dm/dm_mem_rdata [14];
u_jtag_top/u_jtag_dm/dm_mem_rdata [13];
u_jtag_top/u_jtag_dm/dm_mem_rdata [12];
u_jtag_top/u_jtag_dm/dm_mem_rdata [11];
u_jtag_top/u_jtag_dm/dm_mem_rdata [10];
u_jtag_top/u_jtag_dm/dm_mem_rdata [9];
u_jtag_top/u_jtag_dm/dm_mem_rdata [8];
u_jtag_top/u_jtag_dm/dm_mem_rdata [7];
u_jtag_top/u_jtag_dm/dm_mem_rdata [6];
u_jtag_top/u_jtag_dm/dm_mem_rdata [5];
u_jtag_top/u_jtag_dm/dm_mem_rdata [4];
u_jtag_top/u_jtag_dm/dm_mem_rdata [3];
u_jtag_top/u_jtag_dm/dm_mem_rdata [2];
u_jtag_top/u_jtag_dm/dm_mem_rdata [1];
u_jtag_top/u_jtag_dm/dm_mem_rdata [0];
u_jtag_top/u_jtag_dm/dmcontrol [31];
u_jtag_top/u_jtag_dm/dmcontrol [30];
u_jtag_top/u_jtag_dm/dmcontrol [29];
u_jtag_top/u_jtag_dm/dmcontrol [28];
u_jtag_top/u_jtag_dm/dmcontrol [27];
u_jtag_top/u_jtag_dm/dmcontrol [26];
u_jtag_top/u_jtag_dm/dmcontrol [25];
u_jtag_top/u_jtag_dm/dmcontrol [24];
u_jtag_top/u_jtag_dm/dmcontrol [23];
u_jtag_top/u_jtag_dm/dmcontrol [22];
u_jtag_top/u_jtag_dm/dmcontrol [21];
u_jtag_top/u_jtag_dm/dmcontrol [20];
u_jtag_top/u_jtag_dm/dmcontrol [19];
u_jtag_top/u_jtag_dm/dmcontrol [18];
u_jtag_top/u_jtag_dm/dmcontrol [17];
u_jtag_top/u_jtag_dm/dmcontrol [16];
u_jtag_top/u_jtag_dm/dmcontrol [15];
u_jtag_top/u_jtag_dm/dmcontrol [14];
u_jtag_top/u_jtag_dm/dmcontrol [13];
u_jtag_top/u_jtag_dm/dmcontrol [12];
u_jtag_top/u_jtag_dm/dmcontrol [11];
u_jtag_top/u_jtag_dm/dmcontrol [10];
u_jtag_top/u_jtag_dm/dmcontrol [9];
u_jtag_top/u_jtag_dm/dmcontrol [8];
u_jtag_top/u_jtag_dm/dmcontrol [7];
u_jtag_top/u_jtag_dm/dmcontrol [6];
u_jtag_top/u_jtag_dm/dmcontrol [5];
u_jtag_top/u_jtag_dm/dmcontrol [4];
u_jtag_top/u_jtag_dm/dmcontrol [3];
u_jtag_top/u_jtag_dm/dmcontrol [2];
u_jtag_top/u_jtag_dm/dmcontrol [1];
u_jtag_top/u_jtag_dm/dmcontrol [0];
u_jtag_top/u_jtag_dm/dmstatus [11];
u_jtag_top/u_jtag_dm/read_data [31];
u_jtag_top/u_jtag_dm/read_data [30];
u_jtag_top/u_jtag_dm/read_data [29];
u_jtag_top/u_jtag_dm/read_data [28];
u_jtag_top/u_jtag_dm/read_data [27];
u_jtag_top/u_jtag_dm/read_data [26];
u_jtag_top/u_jtag_dm/read_data [25];
u_jtag_top/u_jtag_dm/read_data [24];
u_jtag_top/u_jtag_dm/read_data [23];
u_jtag_top/u_jtag_dm/read_data [22];
u_jtag_top/u_jtag_dm/read_data [21];
u_jtag_top/u_jtag_dm/read_data [20];
u_jtag_top/u_jtag_dm/read_data [19];
u_jtag_top/u_jtag_dm/read_data [18];
u_jtag_top/u_jtag_dm/read_data [17];
u_jtag_top/u_jtag_dm/read_data [16];
u_jtag_top/u_jtag_dm/read_data [15];
u_jtag_top/u_jtag_dm/read_data [14];
u_jtag_top/u_jtag_dm/read_data [13];
u_jtag_top/u_jtag_dm/read_data [12];
u_jtag_top/u_jtag_dm/read_data [11];
u_jtag_top/u_jtag_dm/read_data [10];
u_jtag_top/u_jtag_dm/read_data [9];
u_jtag_top/u_jtag_dm/read_data [8];
u_jtag_top/u_jtag_dm/read_data [7];
u_jtag_top/u_jtag_dm/read_data [6];
u_jtag_top/u_jtag_dm/read_data [5];
u_jtag_top/u_jtag_dm/read_data [4];
u_jtag_top/u_jtag_dm/read_data [3];
u_jtag_top/u_jtag_dm/read_data [2];
u_jtag_top/u_jtag_dm/read_data [1];
u_jtag_top/u_jtag_dm/read_data [0];
u_jtag_top/u_jtag_dm/rx_data [39];
u_jtag_top/u_jtag_dm/rx_data [38];
u_jtag_top/u_jtag_dm/rx_data [37];
u_jtag_top/u_jtag_dm/rx_data [36];
u_jtag_top/u_jtag_dm/rx_data [35];
u_jtag_top/u_jtag_dm/rx_data [34];
u_jtag_top/u_jtag_dm/rx_data [33];
u_jtag_top/u_jtag_dm/rx_data [32];
u_jtag_top/u_jtag_dm/rx_data [31];
u_jtag_top/u_jtag_dm/rx_data [30];
u_jtag_top/u_jtag_dm/rx_data [29];
u_jtag_top/u_jtag_dm/rx_data [28];
u_jtag_top/u_jtag_dm/rx_data [27];
u_jtag_top/u_jtag_dm/rx_data [26];
u_jtag_top/u_jtag_dm/rx_data [25];
u_jtag_top/u_jtag_dm/rx_data [24];
u_jtag_top/u_jtag_dm/rx_data [23];
u_jtag_top/u_jtag_dm/rx_data [22];
u_jtag_top/u_jtag_dm/rx_data [21];
u_jtag_top/u_jtag_dm/rx_data [20];
u_jtag_top/u_jtag_dm/rx_data [19];
u_jtag_top/u_jtag_dm/rx_data [18];
u_jtag_top/u_jtag_dm/rx_data [17];
u_jtag_top/u_jtag_dm/rx_data [16];
u_jtag_top/u_jtag_dm/rx_data [15];
u_jtag_top/u_jtag_dm/rx_data [14];
u_jtag_top/u_jtag_dm/rx_data [13];
u_jtag_top/u_jtag_dm/rx_data [12];
u_jtag_top/u_jtag_dm/rx_data [11];
u_jtag_top/u_jtag_dm/rx_data [10];
u_jtag_top/u_jtag_dm/rx_data [9];
u_jtag_top/u_jtag_dm/rx_data [8];
u_jtag_top/u_jtag_dm/rx_data [7];
u_jtag_top/u_jtag_dm/rx_data [6];
u_jtag_top/u_jtag_dm/rx_data [5];
u_jtag_top/u_jtag_dm/rx_data [4];
u_jtag_top/u_jtag_dm/rx_data [3];
u_jtag_top/u_jtag_dm/rx_data [2];
u_jtag_top/u_jtag_dm/rx_data [1];
u_jtag_top/u_jtag_dm/rx_data [0];
u_jtag_top/u_jtag_dm/rx_data_r [39];
u_jtag_top/u_jtag_dm/rx_data_r [38];
u_jtag_top/u_jtag_dm/rx_data_r [37];
u_jtag_top/u_jtag_dm/rx_data_r [36];
u_jtag_top/u_jtag_dm/rx_data_r [35];
u_jtag_top/u_jtag_dm/rx_data_r [34];
u_jtag_top/u_jtag_dm/rx_data_r [23];
u_jtag_top/u_jtag_dm/rx_data_r [22];
u_jtag_top/u_jtag_dm/rx_data_r [21];
u_jtag_top/u_jtag_dm/rx_data_r [20];
u_jtag_top/u_jtag_dm/rx_data_r [19];
u_jtag_top/u_jtag_dm/rx_data_r [18];
u_jtag_top/u_jtag_dm/rx_data_r [17];
u_jtag_top/u_jtag_dm/rx_data_r [16];
u_jtag_top/u_jtag_dm/rx_data_r [15];
u_jtag_top/u_jtag_dm/rx_data_r [14];
u_jtag_top/u_jtag_dm/rx_data_r [13];
u_jtag_top/u_jtag_dm/rx_data_r [12];
u_jtag_top/u_jtag_dm/rx_data_r [11];
u_jtag_top/u_jtag_dm/rx_data_r [10];
u_jtag_top/u_jtag_dm/rx_data_r [9];
u_jtag_top/u_jtag_dm/rx_data_r [8];
u_jtag_top/u_jtag_dm/rx_data_r [1];
u_jtag_top/u_jtag_dm/rx_data_r [0];
u_jtag_top/u_jtag_dm/sbaddress0 [31];
u_jtag_top/u_jtag_dm/sbaddress0 [30];
u_jtag_top/u_jtag_dm/sbaddress0 [29];
u_jtag_top/u_jtag_dm/sbaddress0 [28];
u_jtag_top/u_jtag_dm/sbaddress0 [27];
u_jtag_top/u_jtag_dm/sbaddress0 [26];
u_jtag_top/u_jtag_dm/sbaddress0 [25];
u_jtag_top/u_jtag_dm/sbaddress0 [24];
u_jtag_top/u_jtag_dm/sbaddress0 [23];
u_jtag_top/u_jtag_dm/sbaddress0 [22];
u_jtag_top/u_jtag_dm/sbaddress0 [21];
u_jtag_top/u_jtag_dm/sbaddress0 [20];
u_jtag_top/u_jtag_dm/sbaddress0 [19];
u_jtag_top/u_jtag_dm/sbaddress0 [18];
u_jtag_top/u_jtag_dm/sbaddress0 [17];
u_jtag_top/u_jtag_dm/sbaddress0 [16];
u_jtag_top/u_jtag_dm/sbaddress0 [15];
u_jtag_top/u_jtag_dm/sbaddress0 [14];
u_jtag_top/u_jtag_dm/sbaddress0 [13];
u_jtag_top/u_jtag_dm/sbaddress0 [12];
u_jtag_top/u_jtag_dm/sbaddress0 [11];
u_jtag_top/u_jtag_dm/sbaddress0 [10];
u_jtag_top/u_jtag_dm/sbaddress0 [9];
u_jtag_top/u_jtag_dm/sbaddress0 [8];
u_jtag_top/u_jtag_dm/sbaddress0 [7];
u_jtag_top/u_jtag_dm/sbaddress0 [6];
u_jtag_top/u_jtag_dm/sbaddress0 [5];
u_jtag_top/u_jtag_dm/sbaddress0 [4];
u_jtag_top/u_jtag_dm/sbaddress0 [3];
u_jtag_top/u_jtag_dm/sbaddress0 [2];
u_jtag_top/u_jtag_dm/sbaddress0 [1];
u_jtag_top/u_jtag_dm/sbaddress0 [0];
u_jtag_top/u_jtag_dm/sbaddress0_next [31];
u_jtag_top/u_jtag_dm/sbaddress0_next [30];
u_jtag_top/u_jtag_dm/sbaddress0_next [29];
u_jtag_top/u_jtag_dm/sbaddress0_next [28];
u_jtag_top/u_jtag_dm/sbaddress0_next [27];
u_jtag_top/u_jtag_dm/sbaddress0_next [26];
u_jtag_top/u_jtag_dm/sbaddress0_next [25];
u_jtag_top/u_jtag_dm/sbaddress0_next [24];
u_jtag_top/u_jtag_dm/sbaddress0_next [23];
u_jtag_top/u_jtag_dm/sbaddress0_next [22];
u_jtag_top/u_jtag_dm/sbaddress0_next [21];
u_jtag_top/u_jtag_dm/sbaddress0_next [20];
u_jtag_top/u_jtag_dm/sbaddress0_next [19];
u_jtag_top/u_jtag_dm/sbaddress0_next [18];
u_jtag_top/u_jtag_dm/sbaddress0_next [17];
u_jtag_top/u_jtag_dm/sbaddress0_next [16];
u_jtag_top/u_jtag_dm/sbaddress0_next [15];
u_jtag_top/u_jtag_dm/sbaddress0_next [14];
u_jtag_top/u_jtag_dm/sbaddress0_next [13];
u_jtag_top/u_jtag_dm/sbaddress0_next [12];
u_jtag_top/u_jtag_dm/sbaddress0_next [11];
u_jtag_top/u_jtag_dm/sbaddress0_next [10];
u_jtag_top/u_jtag_dm/sbaddress0_next [9];
u_jtag_top/u_jtag_dm/sbaddress0_next [8];
u_jtag_top/u_jtag_dm/sbaddress0_next [7];
u_jtag_top/u_jtag_dm/sbaddress0_next [6];
u_jtag_top/u_jtag_dm/sbaddress0_next [5];
u_jtag_top/u_jtag_dm/sbaddress0_next [4];
u_jtag_top/u_jtag_dm/sbaddress0_next [3];
u_jtag_top/u_jtag_dm/sbaddress0_next [2];
u_jtag_top/u_jtag_dm/sbaddress0_next [1];
u_jtag_top/u_jtag_dm/sbaddress0_next [0];
u_jtag_top/u_jtag_dm/sbcs [31];
u_jtag_top/u_jtag_dm/sbcs [30];
u_jtag_top/u_jtag_dm/sbcs [29];
u_jtag_top/u_jtag_dm/sbcs [28];
u_jtag_top/u_jtag_dm/sbcs [27];
u_jtag_top/u_jtag_dm/sbcs [26];
u_jtag_top/u_jtag_dm/sbcs [25];
u_jtag_top/u_jtag_dm/sbcs [24];
u_jtag_top/u_jtag_dm/sbcs [23];
u_jtag_top/u_jtag_dm/sbcs [22];
u_jtag_top/u_jtag_dm/sbcs [21];
u_jtag_top/u_jtag_dm/sbcs [20];
u_jtag_top/u_jtag_dm/sbcs [19];
u_jtag_top/u_jtag_dm/sbcs [18];
u_jtag_top/u_jtag_dm/sbcs [17];
u_jtag_top/u_jtag_dm/sbcs [16];
u_jtag_top/u_jtag_dm/sbcs [15];
u_jtag_top/u_jtag_dm/sbcs [14];
u_jtag_top/u_jtag_dm/sbcs [13];
u_jtag_top/u_jtag_dm/sbcs [12];
u_jtag_top/u_jtag_dm/sbcs [11];
u_jtag_top/u_jtag_dm/sbcs [10];
u_jtag_top/u_jtag_dm/sbcs [9];
u_jtag_top/u_jtag_dm/sbcs [8];
u_jtag_top/u_jtag_dm/sbcs [7];
u_jtag_top/u_jtag_dm/sbcs [6];
u_jtag_top/u_jtag_dm/sbcs [5];
u_jtag_top/u_jtag_dm/sbcs [4];
u_jtag_top/u_jtag_dm/sbcs [3];
u_jtag_top/u_jtag_dm/sbcs [2];
u_jtag_top/u_jtag_dm/sbcs [1];
u_jtag_top/u_jtag_dm/sbcs [0];
u_jtag_top/u_jtag_driver/N118 [28];
u_jtag_top/u_jtag_driver/N118 [27];
u_jtag_top/u_jtag_driver/N118 [26];
u_jtag_top/u_jtag_driver/N118 [25];
u_jtag_top/u_jtag_driver/N118 [21];
u_jtag_top/u_jtag_driver/N118 [14];
u_jtag_top/u_jtag_driver/N118 [12];
u_jtag_top/u_jtag_driver/N118 [11];
u_jtag_top/u_jtag_driver/N118 [10];
u_jtag_top/u_jtag_driver/N118 [9];
u_jtag_top/u_jtag_driver/N118 [3];
u_jtag_top/u_jtag_driver/N118 [2];
u_jtag_top/u_jtag_driver/N118 [1];
u_jtag_top/u_jtag_driver/ir_reg [4];
u_jtag_top/u_jtag_driver/ir_reg [3];
u_jtag_top/u_jtag_driver/ir_reg [2];
u_jtag_top/u_jtag_driver/ir_reg [1];
u_jtag_top/u_jtag_driver/ir_reg [0];
u_jtag_top/u_jtag_driver/none_busy_response [39];
u_jtag_top/u_jtag_driver/none_busy_response [38];
u_jtag_top/u_jtag_driver/none_busy_response [37];
u_jtag_top/u_jtag_driver/none_busy_response [36];
u_jtag_top/u_jtag_driver/none_busy_response [35];
u_jtag_top/u_jtag_driver/none_busy_response [34];
u_jtag_top/u_jtag_driver/none_busy_response [33];
u_jtag_top/u_jtag_driver/none_busy_response [32];
u_jtag_top/u_jtag_driver/none_busy_response [31];
u_jtag_top/u_jtag_driver/none_busy_response [30];
u_jtag_top/u_jtag_driver/none_busy_response [29];
u_jtag_top/u_jtag_driver/none_busy_response [28];
u_jtag_top/u_jtag_driver/none_busy_response [27];
u_jtag_top/u_jtag_driver/none_busy_response [26];
u_jtag_top/u_jtag_driver/none_busy_response [25];
u_jtag_top/u_jtag_driver/none_busy_response [24];
u_jtag_top/u_jtag_driver/none_busy_response [23];
u_jtag_top/u_jtag_driver/none_busy_response [22];
u_jtag_top/u_jtag_driver/none_busy_response [21];
u_jtag_top/u_jtag_driver/none_busy_response [20];
u_jtag_top/u_jtag_driver/none_busy_response [19];
u_jtag_top/u_jtag_driver/none_busy_response [18];
u_jtag_top/u_jtag_driver/none_busy_response [17];
u_jtag_top/u_jtag_driver/none_busy_response [16];
u_jtag_top/u_jtag_driver/none_busy_response [15];
u_jtag_top/u_jtag_driver/none_busy_response [14];
u_jtag_top/u_jtag_driver/none_busy_response [13];
u_jtag_top/u_jtag_driver/none_busy_response [12];
u_jtag_top/u_jtag_driver/none_busy_response [11];
u_jtag_top/u_jtag_driver/none_busy_response [10];
u_jtag_top/u_jtag_driver/none_busy_response [9];
u_jtag_top/u_jtag_driver/none_busy_response [8];
u_jtag_top/u_jtag_driver/none_busy_response [7];
u_jtag_top/u_jtag_driver/none_busy_response [6];
u_jtag_top/u_jtag_driver/none_busy_response [5];
u_jtag_top/u_jtag_driver/none_busy_response [4];
u_jtag_top/u_jtag_driver/none_busy_response [3];
u_jtag_top/u_jtag_driver/none_busy_response [2];
u_jtag_top/u_jtag_driver/rx_data [39];
u_jtag_top/u_jtag_driver/rx_data [38];
u_jtag_top/u_jtag_driver/rx_data [37];
u_jtag_top/u_jtag_driver/rx_data [36];
u_jtag_top/u_jtag_driver/rx_data [35];
u_jtag_top/u_jtag_driver/rx_data [34];
u_jtag_top/u_jtag_driver/rx_data [33];
u_jtag_top/u_jtag_driver/rx_data [32];
u_jtag_top/u_jtag_driver/rx_data [31];
u_jtag_top/u_jtag_driver/rx_data [30];
u_jtag_top/u_jtag_driver/rx_data [29];
u_jtag_top/u_jtag_driver/rx_data [28];
u_jtag_top/u_jtag_driver/rx_data [27];
u_jtag_top/u_jtag_driver/rx_data [26];
u_jtag_top/u_jtag_driver/rx_data [25];
u_jtag_top/u_jtag_driver/rx_data [24];
u_jtag_top/u_jtag_driver/rx_data [23];
u_jtag_top/u_jtag_driver/rx_data [22];
u_jtag_top/u_jtag_driver/rx_data [21];
u_jtag_top/u_jtag_driver/rx_data [20];
u_jtag_top/u_jtag_driver/rx_data [19];
u_jtag_top/u_jtag_driver/rx_data [18];
u_jtag_top/u_jtag_driver/rx_data [17];
u_jtag_top/u_jtag_driver/rx_data [16];
u_jtag_top/u_jtag_driver/rx_data [15];
u_jtag_top/u_jtag_driver/rx_data [14];
u_jtag_top/u_jtag_driver/rx_data [13];
u_jtag_top/u_jtag_driver/rx_data [12];
u_jtag_top/u_jtag_driver/rx_data [11];
u_jtag_top/u_jtag_driver/rx_data [10];
u_jtag_top/u_jtag_driver/rx_data [9];
u_jtag_top/u_jtag_driver/rx_data [8];
u_jtag_top/u_jtag_driver/rx_data [7];
u_jtag_top/u_jtag_driver/rx_data [6];
u_jtag_top/u_jtag_driver/rx_data [5];
u_jtag_top/u_jtag_driver/rx_data [4];
u_jtag_top/u_jtag_driver/rx_data [3];
u_jtag_top/u_jtag_driver/rx_data [2];
u_jtag_top/u_jtag_driver/shift_reg [39];
u_jtag_top/u_jtag_driver/shift_reg [38];
u_jtag_top/u_jtag_driver/shift_reg [37];
u_jtag_top/u_jtag_driver/shift_reg [36];
u_jtag_top/u_jtag_driver/shift_reg [35];
u_jtag_top/u_jtag_driver/shift_reg [34];
u_jtag_top/u_jtag_driver/shift_reg [33];
u_jtag_top/u_jtag_driver/shift_reg [32];
u_jtag_top/u_jtag_driver/shift_reg [31];
u_jtag_top/u_jtag_driver/shift_reg [30];
u_jtag_top/u_jtag_driver/shift_reg [29];
u_jtag_top/u_jtag_driver/shift_reg [28];
u_jtag_top/u_jtag_driver/shift_reg [27];
u_jtag_top/u_jtag_driver/shift_reg [26];
u_jtag_top/u_jtag_driver/shift_reg [25];
u_jtag_top/u_jtag_driver/shift_reg [24];
u_jtag_top/u_jtag_driver/shift_reg [23];
u_jtag_top/u_jtag_driver/shift_reg [22];
u_jtag_top/u_jtag_driver/shift_reg [21];
u_jtag_top/u_jtag_driver/shift_reg [20];
u_jtag_top/u_jtag_driver/shift_reg [19];
u_jtag_top/u_jtag_driver/shift_reg [18];
u_jtag_top/u_jtag_driver/shift_reg [17];
u_jtag_top/u_jtag_driver/shift_reg [16];
u_jtag_top/u_jtag_driver/shift_reg [15];
u_jtag_top/u_jtag_driver/shift_reg [14];
u_jtag_top/u_jtag_driver/shift_reg [13];
u_jtag_top/u_jtag_driver/shift_reg [12];
u_jtag_top/u_jtag_driver/shift_reg [11];
u_jtag_top/u_jtag_driver/shift_reg [10];
u_jtag_top/u_jtag_driver/shift_reg [9];
u_jtag_top/u_jtag_driver/shift_reg [8];
u_jtag_top/u_jtag_driver/shift_reg [7];
u_jtag_top/u_jtag_driver/shift_reg [6];
u_jtag_top/u_jtag_driver/shift_reg [5];
u_jtag_top/u_jtag_driver/shift_reg [4];
u_jtag_top/u_jtag_driver/shift_reg [3];
u_jtag_top/u_jtag_driver/shift_reg [2];
u_jtag_top/u_jtag_driver/shift_reg [1];
u_jtag_top/u_jtag_driver/shift_reg [0];
u_jtag_top/u_jtag_driver/tx_data [39];
u_jtag_top/u_jtag_driver/tx_data [38];
u_jtag_top/u_jtag_driver/tx_data [37];
u_jtag_top/u_jtag_driver/tx_data [36];
u_jtag_top/u_jtag_driver/tx_data [35];
u_jtag_top/u_jtag_driver/tx_data [34];
u_jtag_top/u_jtag_driver/tx_data [33];
u_jtag_top/u_jtag_driver/tx_data [32];
u_jtag_top/u_jtag_driver/tx_data [31];
u_jtag_top/u_jtag_driver/tx_data [30];
u_jtag_top/u_jtag_driver/tx_data [29];
u_jtag_top/u_jtag_driver/tx_data [28];
u_jtag_top/u_jtag_driver/tx_data [27];
u_jtag_top/u_jtag_driver/tx_data [26];
u_jtag_top/u_jtag_driver/tx_data [25];
u_jtag_top/u_jtag_driver/tx_data [24];
u_jtag_top/u_jtag_driver/tx_data [23];
u_jtag_top/u_jtag_driver/tx_data [22];
u_jtag_top/u_jtag_driver/tx_data [21];
u_jtag_top/u_jtag_driver/tx_data [20];
u_jtag_top/u_jtag_driver/tx_data [19];
u_jtag_top/u_jtag_driver/tx_data [18];
u_jtag_top/u_jtag_driver/tx_data [17];
u_jtag_top/u_jtag_driver/tx_data [16];
u_jtag_top/u_jtag_driver/tx_data [15];
u_jtag_top/u_jtag_driver/tx_data [14];
u_jtag_top/u_jtag_driver/tx_data [13];
u_jtag_top/u_jtag_driver/tx_data [12];
u_jtag_top/u_jtag_driver/tx_data [11];
u_jtag_top/u_jtag_driver/tx_data [10];
u_jtag_top/u_jtag_driver/tx_data [9];
u_jtag_top/u_jtag_driver/tx_data [8];
u_jtag_top/u_jtag_driver/tx_data [7];
u_jtag_top/u_jtag_driver/tx_data [6];
u_jtag_top/u_jtag_driver/tx_data [5];
u_jtag_top/u_jtag_driver/tx_data [4];
u_jtag_top/u_jtag_driver/tx_data [3];
u_jtag_top/u_jtag_driver/tx_data [2];
u_jtag_top/u_jtag_driver/tx_data [1];
u_jtag_top/u_jtag_driver/tx_data [0];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [286];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [285];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [284];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [283];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [282];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [281];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [280];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [279];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [277];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [276];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [275];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [274];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [273];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [272];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [271];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [270];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [268];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [267];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [266];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [265];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [264];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [263];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [262];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [261];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [259];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [258];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [257];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [256];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [255];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [254];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [253];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [252];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [250];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [249];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [248];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [247];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [246];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [245];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [244];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [243];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [241];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [240];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [239];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [238];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [237];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [236];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [235];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [234];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [232];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [231];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [230];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [229];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [228];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [227];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [226];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [225];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [223];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [222];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [221];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [220];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [219];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [218];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [217];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [216];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [214];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [213];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [212];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [211];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [210];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [209];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [208];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [207];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [205];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [204];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [203];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [202];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [201];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [200];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [199];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [198];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [196];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [195];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [194];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [193];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [192];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [191];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [190];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [189];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [187];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [186];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [185];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [184];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [183];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [182];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [181];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [180];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [178];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [177];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [176];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [175];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [174];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [173];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [172];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [171];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [169];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [168];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [167];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [166];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [165];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [164];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [163];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [162];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [160];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [159];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [158];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [157];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [156];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [155];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [154];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [153];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [151];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [150];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [149];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [148];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [147];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [146];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [145];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [144];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [142];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [141];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [140];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [139];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [138];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [137];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [136];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [135];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [133];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [132];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [131];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [130];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [129];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [128];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [127];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [126];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [124];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [123];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [122];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [121];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [120];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [119];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [118];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [117];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [115];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [114];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [113];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [112];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [111];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [110];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [109];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [108];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [106];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [105];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [104];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [103];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [102];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [101];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [100];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [99];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [97];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [96];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [95];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [94];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [93];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [92];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [91];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [90];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [88];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [87];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [86];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [85];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [84];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [83];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [82];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [81];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [79];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [78];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [77];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [76];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [75];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [74];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [73];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [72];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [70];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [69];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [68];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [67];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [66];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [65];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [64];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [63];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [61];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [60];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [59];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [58];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [57];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [56];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [55];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [54];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [52];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [51];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [50];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [49];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [48];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [47];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [46];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [45];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [43];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [42];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [41];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [40];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [39];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [38];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [37];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [36];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [34];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [33];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [32];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [31];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [30];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [29];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [28];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [27];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [25];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [24];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [23];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [22];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [21];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [20];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [19];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [18];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [16];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [15];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [14];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [13];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [12];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [11];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [10];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [9];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [7];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [6];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [5];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [4];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [3];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [2];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [1];
u_ram/ram222/U_ipml_spram_ram2/QA_bus [0];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [2];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [1];
u_ram/ram222/U_ipml_spram_ram2/addr_bus_rd_sel [0];
u_rib/N32 [29];
u_rib/N36 [31];
u_rib/N36 [30];
u_rib/N36 [29];
u_rib/N36 [28];
u_rib/N36 [27];
u_rib/N36 [26];
u_rib/N36 [25];
u_rib/N36 [24];
u_rib/N36 [23];
u_rib/N36 [22];
u_rib/N36 [21];
u_rib/N36 [20];
u_rib/N36 [18];
u_rib/N36 [17];
u_rib/N36 [16];
u_rib/N36 [15];
u_rib/N36 [14];
u_rib/N36 [13];
u_rib/N36 [12];
u_rib/N36 [11];
u_rib/N36 [10];
u_rib/N36 [9];
u_rib/N36 [8];
u_rib/N36 [7];
u_rib/N36 [6];
u_rib/N36 [5];
u_rib/N36 [4];
u_rib/N60 [2];
u_rib/N73 [7];
u_rib/N73 [6];
u_rib/N73 [5];
u_rib/N73 [3];
u_rib/N73 [2];
u_rib/N73 [1];
u_rib/N73 [0];
u_rib/N127 [15];
u_rib/N127 [14];
u_rib/N127 [13];
u_rib/N127 [12];
u_rib/N127 [11];
u_rib/N127 [10];
u_rib/N127 [9];
u_rib/N127 [8];
u_rib/N127 [7];
u_rib/N127 [6];
u_rib/N127 [5];
u_rib/N127 [4];
u_rib/N127 [3];
u_rib/N127 [2];
u_rib/N127 [1];
u_rib/N127 [0];
u_rib/master_sel_vec [2];
u_rib/master_sel_vec [1];
u_rib/mux_m_addr [30];
u_rib/mux_m_addr [29];
u_rib/mux_m_addr [28];
u_rib/mux_m_addr [15];
u_rib/mux_m_addr [14];
u_rib/mux_m_addr [7];
u_rib/mux_m_addr [6];
u_rib/mux_m_addr [5];
u_rib/mux_m_addr [3];
u_rib/mux_m_addr [2];
u_rib/mux_m_addr [1];
u_rib/mux_m_addr [0];
u_rib/mux_m_data [31];
u_rib/mux_m_data [30];
u_rib/mux_m_data [29];
u_rib/mux_m_data [28];
u_rib/mux_m_data [27];
u_rib/mux_m_data [26];
u_rib/mux_m_data [25];
u_rib/mux_m_data [24];
u_rib/mux_m_data [23];
u_rib/mux_m_data [22];
u_rib/mux_m_data [21];
u_rib/mux_m_data [20];
u_rib/mux_m_data [19];
u_rib/mux_m_data [18];
u_rib/mux_m_data [17];
u_rib/mux_m_data [16];
u_rib/mux_m_data [15];
u_rib/mux_m_data [14];
u_rib/mux_m_data [13];
u_rib/mux_m_data [12];
u_rib/mux_m_data [11];
u_rib/mux_m_data [10];
u_rib/mux_m_data [9];
u_rib/mux_m_data [8];
u_rib/mux_m_data [7];
u_rib/mux_m_data [6];
u_rib/mux_m_data [5];
u_rib/mux_m_data [4];
u_rib/mux_m_data [3];
u_rib/mux_m_data [2];
u_rib/mux_m_data [1];
u_rib/mux_m_data [0];
u_rib/mux_m_sel [3];
u_rib/mux_m_sel [2];
u_rib/mux_m_sel [1];
u_rib/mux_m_sel [0];
u_rib/mux_s_data [31];
u_rib/mux_s_data [30];
u_rib/mux_s_data [29];
u_rib/mux_s_data [28];
u_rib/mux_s_data [27];
u_rib/mux_s_data [26];
u_rib/mux_s_data [25];
u_rib/mux_s_data [24];
u_rib/mux_s_data [23];
u_rib/mux_s_data [22];
u_rib/mux_s_data [21];
u_rib/mux_s_data [20];
u_rib/mux_s_data [19];
u_rib/mux_s_data [18];
u_rib/mux_s_data [17];
u_rib/mux_s_data [16];
u_rib/mux_s_data [15];
u_rib/mux_s_data [14];
u_rib/mux_s_data [13];
u_rib/mux_s_data [12];
u_rib/mux_s_data [11];
u_rib/mux_s_data [10];
u_rib/mux_s_data [9];
u_rib/mux_s_data [8];
u_rib/mux_s_data [7];
u_rib/mux_s_data [6];
u_rib/mux_s_data [5];
u_rib/mux_s_data [4];
u_rib/mux_s_data [3];
u_rib/mux_s_data [2];
u_rib/mux_s_data [1];
u_rib/mux_s_data [0];
u_rib/slave_sel [4];
u_rib/slave_sel [3];
u_rib/slave_sel [2];
u_rib/slave_sel [1];
u_rib/slave_sel [0];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [574];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [573];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [572];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [571];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [570];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [569];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [568];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [567];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [565];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [564];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [563];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [562];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [561];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [560];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [559];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [558];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [556];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [555];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [554];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [553];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [552];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [551];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [550];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [549];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [547];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [546];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [545];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [544];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [543];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [542];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [541];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [540];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [538];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [537];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [536];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [535];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [534];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [533];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [532];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [531];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [529];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [528];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [527];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [526];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [525];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [524];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [523];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [522];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [520];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [519];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [518];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [517];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [516];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [515];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [514];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [513];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [511];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [510];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [509];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [508];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [507];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [506];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [505];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [504];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [502];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [501];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [500];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [499];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [498];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [497];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [496];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [495];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [493];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [492];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [491];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [490];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [489];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [488];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [487];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [486];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [484];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [483];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [482];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [481];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [480];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [479];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [478];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [477];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [475];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [474];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [473];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [472];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [471];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [470];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [469];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [468];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [466];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [465];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [464];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [463];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [462];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [461];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [460];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [459];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [457];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [456];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [455];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [454];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [453];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [452];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [451];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [450];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [448];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [447];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [446];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [445];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [444];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [443];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [442];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [441];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [439];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [438];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [437];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [436];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [435];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [434];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [433];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [432];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [430];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [429];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [428];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [427];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [426];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [425];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [424];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [423];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [421];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [420];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [419];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [418];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [417];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [416];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [415];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [414];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [412];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [411];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [410];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [409];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [408];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [407];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [406];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [405];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [403];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [402];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [401];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [400];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [399];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [398];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [397];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [396];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [394];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [393];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [392];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [391];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [390];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [389];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [388];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [387];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [385];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [384];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [383];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [382];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [381];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [380];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [379];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [378];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [376];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [375];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [374];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [373];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [372];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [371];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [370];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [369];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [367];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [366];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [365];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [364];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [363];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [362];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [361];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [360];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [358];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [357];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [356];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [355];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [354];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [353];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [352];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [351];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [349];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [348];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [347];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [346];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [345];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [344];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [343];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [342];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [340];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [339];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [338];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [337];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [336];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [335];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [334];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [333];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [331];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [330];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [329];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [328];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [327];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [326];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [325];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [324];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [322];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [321];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [320];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [319];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [318];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [317];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [316];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [315];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [313];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [312];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [311];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [310];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [309];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [308];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [307];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [306];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [304];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [303];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [302];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [301];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [300];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [299];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [298];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [297];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [295];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [294];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [293];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [292];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [291];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [290];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [289];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [288];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [286];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [285];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [284];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [283];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [282];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [281];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [280];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [279];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [277];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [276];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [275];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [274];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [273];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [272];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [271];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [270];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [268];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [267];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [266];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [265];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [264];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [263];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [262];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [261];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [259];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [258];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [257];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [256];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [255];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [254];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [253];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [252];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [250];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [249];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [248];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [247];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [246];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [245];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [244];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [243];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [241];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [240];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [239];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [238];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [237];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [236];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [235];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [234];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [232];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [231];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [230];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [229];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [228];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [227];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [226];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [225];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [223];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [222];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [221];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [220];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [219];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [218];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [217];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [216];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [214];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [213];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [212];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [211];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [210];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [209];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [208];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [207];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [205];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [204];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [203];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [202];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [201];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [200];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [199];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [198];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [196];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [195];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [194];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [193];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [192];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [191];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [190];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [189];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [187];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [186];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [185];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [184];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [183];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [182];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [181];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [180];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [178];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [177];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [176];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [175];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [174];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [173];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [172];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [171];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [169];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [168];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [167];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [166];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [165];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [164];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [163];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [162];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [160];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [159];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [158];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [157];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [156];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [155];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [154];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [153];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [151];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [150];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [149];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [148];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [147];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [146];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [145];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [144];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [142];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [141];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [140];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [139];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [138];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [137];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [136];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [135];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [133];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [132];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [131];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [130];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [129];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [128];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [127];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [126];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [124];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [123];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [122];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [121];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [120];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [119];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [118];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [117];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [115];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [114];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [113];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [112];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [111];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [110];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [109];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [108];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [106];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [105];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [104];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [103];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [102];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [101];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [100];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [99];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [97];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [96];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [95];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [94];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [93];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [92];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [91];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [90];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [88];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [87];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [86];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [85];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [84];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [83];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [82];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [81];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [79];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [78];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [77];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [76];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [75];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [74];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [73];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [72];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [70];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [69];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [68];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [67];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [66];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [65];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [64];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [63];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [61];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [60];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [59];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [58];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [57];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [56];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [55];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [54];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [52];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [51];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [50];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [49];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [48];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [47];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [46];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [45];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [43];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [42];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [41];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [40];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [39];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [38];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [37];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [36];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [34];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [33];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [32];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [31];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [30];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [29];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [28];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [27];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [25];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [24];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [23];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [22];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [21];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [20];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [19];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [18];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [16];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [15];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [14];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [13];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [12];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [11];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [10];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [9];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [7];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [6];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [5];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [4];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [3];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [2];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [1];
u_rom/rom111/U_ipml_spram_ram1/QA_bus [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [3];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [3];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_ce_ff [0];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [3];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [2];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [1];
u_rom/rom111/U_ipml_spram_ram1/addr_bus_rd_sel [0];
u_rom/rom111/U_ipml_spram_ram1/csb_bit2_bus_m [15];
u_rom/rom111/U_ipml_spram_ram1/csb_bit2_bus_m [11];
u_rom/rom111/U_ipml_spram_ram1/csb_bit2_bus_m [7];
u_rom/rom111/U_ipml_spram_ram1/csb_bit2_bus_m [3];
u_rst_ctrl/ext_rst_sync/sync_dat[0] [0];
u_rst_ctrl/jtag_rst_r [4];
u_rst_ctrl/jtag_rst_r [3];
u_rst_ctrl/jtag_rst_r [2];
u_rst_ctrl/jtag_rst_r [1];
u_rst_ctrl/jtag_rst_r [0];
u_tinyriscv_core/clint_csr_waddr_o [6];
u_tinyriscv_core/clint_csr_waddr_o [1];
u_tinyriscv_core/clint_csr_waddr_o [0];
u_tinyriscv_core/clint_csr_wdata_o [31];
u_tinyriscv_core/clint_csr_wdata_o [30];
u_tinyriscv_core/clint_csr_wdata_o [29];
u_tinyriscv_core/clint_csr_wdata_o [28];
u_tinyriscv_core/clint_csr_wdata_o [27];
u_tinyriscv_core/clint_csr_wdata_o [26];
u_tinyriscv_core/clint_csr_wdata_o [25];
u_tinyriscv_core/clint_csr_wdata_o [24];
u_tinyriscv_core/clint_csr_wdata_o [23];
u_tinyriscv_core/clint_csr_wdata_o [22];
u_tinyriscv_core/clint_csr_wdata_o [21];
u_tinyriscv_core/clint_csr_wdata_o [20];
u_tinyriscv_core/clint_csr_wdata_o [19];
u_tinyriscv_core/clint_csr_wdata_o [18];
u_tinyriscv_core/clint_csr_wdata_o [17];
u_tinyriscv_core/clint_csr_wdata_o [16];
u_tinyriscv_core/clint_csr_wdata_o [15];
u_tinyriscv_core/clint_csr_wdata_o [14];
u_tinyriscv_core/clint_csr_wdata_o [13];
u_tinyriscv_core/clint_csr_wdata_o [12];
u_tinyriscv_core/clint_csr_wdata_o [11];
u_tinyriscv_core/clint_csr_wdata_o [10];
u_tinyriscv_core/clint_csr_wdata_o [9];
u_tinyriscv_core/clint_csr_wdata_o [8];
u_tinyriscv_core/clint_csr_wdata_o [7];
u_tinyriscv_core/clint_csr_wdata_o [6];
u_tinyriscv_core/clint_csr_wdata_o [5];
u_tinyriscv_core/clint_csr_wdata_o [4];
u_tinyriscv_core/clint_csr_wdata_o [3];
u_tinyriscv_core/clint_csr_wdata_o [2];
u_tinyriscv_core/clint_csr_wdata_o [1];
u_tinyriscv_core/clint_csr_wdata_o [0];
u_tinyriscv_core/csr_ex_data_o [31];
u_tinyriscv_core/csr_ex_data_o [30];
u_tinyriscv_core/csr_ex_data_o [29];
u_tinyriscv_core/csr_ex_data_o [28];
u_tinyriscv_core/csr_ex_data_o [27];
u_tinyriscv_core/csr_ex_data_o [26];
u_tinyriscv_core/csr_ex_data_o [25];
u_tinyriscv_core/csr_ex_data_o [24];
u_tinyriscv_core/csr_ex_data_o [23];
u_tinyriscv_core/csr_ex_data_o [22];
u_tinyriscv_core/csr_ex_data_o [21];
u_tinyriscv_core/csr_ex_data_o [20];
u_tinyriscv_core/csr_ex_data_o [19];
u_tinyriscv_core/csr_ex_data_o [18];
u_tinyriscv_core/csr_ex_data_o [17];
u_tinyriscv_core/csr_ex_data_o [16];
u_tinyriscv_core/csr_ex_data_o [15];
u_tinyriscv_core/csr_ex_data_o [14];
u_tinyriscv_core/csr_ex_data_o [13];
u_tinyriscv_core/csr_ex_data_o [12];
u_tinyriscv_core/csr_ex_data_o [11];
u_tinyriscv_core/csr_ex_data_o [10];
u_tinyriscv_core/csr_ex_data_o [9];
u_tinyriscv_core/csr_ex_data_o [8];
u_tinyriscv_core/csr_ex_data_o [7];
u_tinyriscv_core/csr_ex_data_o [6];
u_tinyriscv_core/csr_ex_data_o [5];
u_tinyriscv_core/csr_ex_data_o [4];
u_tinyriscv_core/csr_ex_data_o [3];
u_tinyriscv_core/csr_ex_data_o [2];
u_tinyriscv_core/csr_ex_data_o [1];
u_tinyriscv_core/csr_ex_data_o [0];
u_tinyriscv_core/csr_mepc_o [31];
u_tinyriscv_core/csr_mepc_o [30];
u_tinyriscv_core/csr_mepc_o [29];
u_tinyriscv_core/csr_mepc_o [28];
u_tinyriscv_core/csr_mepc_o [27];
u_tinyriscv_core/csr_mepc_o [26];
u_tinyriscv_core/csr_mepc_o [25];
u_tinyriscv_core/csr_mepc_o [24];
u_tinyriscv_core/csr_mepc_o [23];
u_tinyriscv_core/csr_mepc_o [22];
u_tinyriscv_core/csr_mepc_o [21];
u_tinyriscv_core/csr_mepc_o [20];
u_tinyriscv_core/csr_mepc_o [19];
u_tinyriscv_core/csr_mepc_o [18];
u_tinyriscv_core/csr_mepc_o [17];
u_tinyriscv_core/csr_mepc_o [16];
u_tinyriscv_core/csr_mepc_o [15];
u_tinyriscv_core/csr_mepc_o [14];
u_tinyriscv_core/csr_mepc_o [13];
u_tinyriscv_core/csr_mepc_o [12];
u_tinyriscv_core/csr_mepc_o [11];
u_tinyriscv_core/csr_mepc_o [10];
u_tinyriscv_core/csr_mepc_o [9];
u_tinyriscv_core/csr_mepc_o [8];
u_tinyriscv_core/csr_mepc_o [7];
u_tinyriscv_core/csr_mepc_o [6];
u_tinyriscv_core/csr_mepc_o [5];
u_tinyriscv_core/csr_mepc_o [4];
u_tinyriscv_core/csr_mepc_o [3];
u_tinyriscv_core/csr_mepc_o [2];
u_tinyriscv_core/csr_mepc_o [1];
u_tinyriscv_core/csr_mepc_o [0];
u_tinyriscv_core/csr_mstatus_o [31];
u_tinyriscv_core/csr_mstatus_o [30];
u_tinyriscv_core/csr_mstatus_o [29];
u_tinyriscv_core/csr_mstatus_o [28];
u_tinyriscv_core/csr_mstatus_o [27];
u_tinyriscv_core/csr_mstatus_o [26];
u_tinyriscv_core/csr_mstatus_o [25];
u_tinyriscv_core/csr_mstatus_o [24];
u_tinyriscv_core/csr_mstatus_o [23];
u_tinyriscv_core/csr_mstatus_o [22];
u_tinyriscv_core/csr_mstatus_o [21];
u_tinyriscv_core/csr_mstatus_o [20];
u_tinyriscv_core/csr_mstatus_o [19];
u_tinyriscv_core/csr_mstatus_o [18];
u_tinyriscv_core/csr_mstatus_o [17];
u_tinyriscv_core/csr_mstatus_o [16];
u_tinyriscv_core/csr_mstatus_o [15];
u_tinyriscv_core/csr_mstatus_o [14];
u_tinyriscv_core/csr_mstatus_o [13];
u_tinyriscv_core/csr_mstatus_o [12];
u_tinyriscv_core/csr_mstatus_o [11];
u_tinyriscv_core/csr_mstatus_o [10];
u_tinyriscv_core/csr_mstatus_o [9];
u_tinyriscv_core/csr_mstatus_o [8];
u_tinyriscv_core/csr_mstatus_o [7];
u_tinyriscv_core/csr_mstatus_o [6];
u_tinyriscv_core/csr_mstatus_o [5];
u_tinyriscv_core/csr_mstatus_o [4];
u_tinyriscv_core/csr_mstatus_o [3];
u_tinyriscv_core/csr_mstatus_o [2];
u_tinyriscv_core/csr_mstatus_o [1];
u_tinyriscv_core/csr_mstatus_o [0];
u_tinyriscv_core/csr_mtvec_o [31];
u_tinyriscv_core/csr_mtvec_o [30];
u_tinyriscv_core/csr_mtvec_o [29];
u_tinyriscv_core/csr_mtvec_o [28];
u_tinyriscv_core/csr_mtvec_o [27];
u_tinyriscv_core/csr_mtvec_o [26];
u_tinyriscv_core/csr_mtvec_o [25];
u_tinyriscv_core/csr_mtvec_o [24];
u_tinyriscv_core/csr_mtvec_o [23];
u_tinyriscv_core/csr_mtvec_o [22];
u_tinyriscv_core/csr_mtvec_o [21];
u_tinyriscv_core/csr_mtvec_o [20];
u_tinyriscv_core/csr_mtvec_o [19];
u_tinyriscv_core/csr_mtvec_o [18];
u_tinyriscv_core/csr_mtvec_o [17];
u_tinyriscv_core/csr_mtvec_o [16];
u_tinyriscv_core/csr_mtvec_o [15];
u_tinyriscv_core/csr_mtvec_o [14];
u_tinyriscv_core/csr_mtvec_o [13];
u_tinyriscv_core/csr_mtvec_o [12];
u_tinyriscv_core/csr_mtvec_o [11];
u_tinyriscv_core/csr_mtvec_o [10];
u_tinyriscv_core/csr_mtvec_o [9];
u_tinyriscv_core/csr_mtvec_o [8];
u_tinyriscv_core/csr_mtvec_o [7];
u_tinyriscv_core/csr_mtvec_o [6];
u_tinyriscv_core/csr_mtvec_o [5];
u_tinyriscv_core/csr_mtvec_o [4];
u_tinyriscv_core/csr_mtvec_o [3];
u_tinyriscv_core/csr_mtvec_o [2];
u_tinyriscv_core/csr_mtvec_o [1];
u_tinyriscv_core/csr_mtvec_o [0];
u_tinyriscv_core/ctrl_stall_o [1];
u_tinyriscv_core/dbus_addr_o [29];
u_tinyriscv_core/dbus_addr_o [28];
u_tinyriscv_core/dbus_addr_o [27];
u_tinyriscv_core/dbus_addr_o [26];
u_tinyriscv_core/dbus_addr_o [25];
u_tinyriscv_core/dbus_addr_o [24];
u_tinyriscv_core/dbus_addr_o [23];
u_tinyriscv_core/dbus_addr_o [22];
u_tinyriscv_core/dbus_addr_o [21];
u_tinyriscv_core/dbus_addr_o [20];
u_tinyriscv_core/dbus_addr_o [19];
u_tinyriscv_core/dbus_addr_o [18];
u_tinyriscv_core/dbus_addr_o [17];
u_tinyriscv_core/dbus_addr_o [16];
u_tinyriscv_core/dbus_data_o [29];
u_tinyriscv_core/dbus_data_o [28];
u_tinyriscv_core/dbus_data_o [27];
u_tinyriscv_core/dbus_data_o [26];
u_tinyriscv_core/dbus_data_o [25];
u_tinyriscv_core/dbus_data_o [22];
u_tinyriscv_core/ex_csr_waddr_o [8];
u_tinyriscv_core/ex_csr_waddr_o [6];
u_tinyriscv_core/ex_csr_waddr_o [2];
u_tinyriscv_core/ex_csr_waddr_o [1];
u_tinyriscv_core/ex_csr_waddr_o [0];
u_tinyriscv_core/ex_reg_waddr_o [4];
u_tinyriscv_core/ex_reg_waddr_o [3];
u_tinyriscv_core/ex_reg_waddr_o [2];
u_tinyriscv_core/ex_reg_waddr_o [1];
u_tinyriscv_core/ex_reg_waddr_o [0];
u_tinyriscv_core/ex_reg_wdata_o [31];
u_tinyriscv_core/ex_reg_wdata_o [30];
u_tinyriscv_core/ex_reg_wdata_o [29];
u_tinyriscv_core/ex_reg_wdata_o [28];
u_tinyriscv_core/ex_reg_wdata_o [27];
u_tinyriscv_core/ex_reg_wdata_o [26];
u_tinyriscv_core/ex_reg_wdata_o [25];
u_tinyriscv_core/ex_reg_wdata_o [24];
u_tinyriscv_core/ex_reg_wdata_o [23];
u_tinyriscv_core/ex_reg_wdata_o [22];
u_tinyriscv_core/ex_reg_wdata_o [21];
u_tinyriscv_core/ex_reg_wdata_o [20];
u_tinyriscv_core/ex_reg_wdata_o [19];
u_tinyriscv_core/ex_reg_wdata_o [18];
u_tinyriscv_core/ex_reg_wdata_o [17];
u_tinyriscv_core/ex_reg_wdata_o [16];
u_tinyriscv_core/ex_reg_wdata_o [15];
u_tinyriscv_core/ex_reg_wdata_o [14];
u_tinyriscv_core/ex_reg_wdata_o [13];
u_tinyriscv_core/ex_reg_wdata_o [12];
u_tinyriscv_core/ex_reg_wdata_o [11];
u_tinyriscv_core/ex_reg_wdata_o [10];
u_tinyriscv_core/ex_reg_wdata_o [9];
u_tinyriscv_core/ex_reg_wdata_o [8];
u_tinyriscv_core/ex_reg_wdata_o [7];
u_tinyriscv_core/ex_reg_wdata_o [6];
u_tinyriscv_core/ex_reg_wdata_o [5];
u_tinyriscv_core/ex_reg_wdata_o [4];
u_tinyriscv_core/ex_reg_wdata_o [3];
u_tinyriscv_core/ex_reg_wdata_o [2];
u_tinyriscv_core/ex_reg_wdata_o [1];
u_tinyriscv_core/ex_reg_wdata_o [0];
u_tinyriscv_core/id_dec_pc_o [31];
u_tinyriscv_core/id_dec_pc_o [30];
u_tinyriscv_core/id_dec_pc_o [29];
u_tinyriscv_core/id_dec_pc_o [28];
u_tinyriscv_core/id_dec_pc_o [27];
u_tinyriscv_core/id_dec_pc_o [26];
u_tinyriscv_core/id_dec_pc_o [25];
u_tinyriscv_core/id_dec_pc_o [24];
u_tinyriscv_core/id_dec_pc_o [23];
u_tinyriscv_core/id_dec_pc_o [22];
u_tinyriscv_core/id_dec_pc_o [21];
u_tinyriscv_core/id_dec_pc_o [20];
u_tinyriscv_core/id_dec_pc_o [19];
u_tinyriscv_core/id_dec_pc_o [18];
u_tinyriscv_core/id_dec_pc_o [17];
u_tinyriscv_core/id_dec_pc_o [16];
u_tinyriscv_core/id_dec_pc_o [15];
u_tinyriscv_core/id_dec_pc_o [14];
u_tinyriscv_core/id_dec_pc_o [13];
u_tinyriscv_core/id_dec_pc_o [12];
u_tinyriscv_core/id_dec_pc_o [11];
u_tinyriscv_core/id_dec_pc_o [10];
u_tinyriscv_core/id_dec_pc_o [9];
u_tinyriscv_core/id_dec_pc_o [8];
u_tinyriscv_core/id_dec_pc_o [7];
u_tinyriscv_core/id_dec_pc_o [6];
u_tinyriscv_core/id_dec_pc_o [5];
u_tinyriscv_core/id_dec_pc_o [4];
u_tinyriscv_core/id_dec_pc_o [3];
u_tinyriscv_core/id_dec_pc_o [2];
u_tinyriscv_core/id_dec_pc_o [1];
u_tinyriscv_core/id_dec_pc_o [0];
u_tinyriscv_core/id_inst_o [31];
u_tinyriscv_core/id_inst_o [30];
u_tinyriscv_core/id_inst_o [29];
u_tinyriscv_core/id_inst_o [28];
u_tinyriscv_core/id_inst_o [27];
u_tinyriscv_core/id_inst_o [26];
u_tinyriscv_core/id_inst_o [25];
u_tinyriscv_core/id_inst_o [24];
u_tinyriscv_core/id_inst_o [23];
u_tinyriscv_core/id_inst_o [22];
u_tinyriscv_core/id_inst_o [21];
u_tinyriscv_core/id_inst_o [20];
u_tinyriscv_core/id_inst_o [19];
u_tinyriscv_core/id_inst_o [18];
u_tinyriscv_core/id_inst_o [17];
u_tinyriscv_core/id_inst_o [16];
u_tinyriscv_core/id_inst_o [15];
u_tinyriscv_core/id_inst_o [14];
u_tinyriscv_core/id_inst_o [13];
u_tinyriscv_core/id_inst_o [12];
u_tinyriscv_core/id_inst_o [11];
u_tinyriscv_core/id_inst_o [10];
u_tinyriscv_core/id_inst_o [9];
u_tinyriscv_core/id_inst_o [8];
u_tinyriscv_core/id_inst_o [7];
u_tinyriscv_core/id_inst_o [6];
u_tinyriscv_core/id_inst_o [5];
u_tinyriscv_core/id_inst_o [4];
u_tinyriscv_core/id_inst_o [3];
u_tinyriscv_core/id_inst_o [2];
u_tinyriscv_core/id_inst_o [1];
u_tinyriscv_core/id_inst_o [0];
u_tinyriscv_core/id_rs1_raddr_o [4];
u_tinyriscv_core/id_rs1_raddr_o [3];
u_tinyriscv_core/id_rs1_raddr_o [2];
u_tinyriscv_core/id_rs1_raddr_o [1];
u_tinyriscv_core/id_rs1_raddr_o [0];
u_tinyriscv_core/id_rs2_raddr_o [4];
u_tinyriscv_core/id_rs2_raddr_o [3];
u_tinyriscv_core/id_rs2_raddr_o [2];
u_tinyriscv_core/id_rs2_raddr_o [1];
u_tinyriscv_core/id_rs2_raddr_o [0];
u_tinyriscv_core/ie_dec_info_bus_o [18];
u_tinyriscv_core/ie_dec_info_bus_o [17];
u_tinyriscv_core/ie_dec_info_bus_o [16];
u_tinyriscv_core/ie_dec_info_bus_o [15];
u_tinyriscv_core/ie_dec_info_bus_o [10];
u_tinyriscv_core/ie_dec_info_bus_o [8];
u_tinyriscv_core/ie_dec_info_bus_o [3];
u_tinyriscv_core/ie_dec_info_bus_o [2];
u_tinyriscv_core/ie_dec_info_bus_o [1];
u_tinyriscv_core/ie_dec_info_bus_o [0];
u_tinyriscv_core/ie_dec_pc_o [31];
u_tinyriscv_core/ie_dec_pc_o [30];
u_tinyriscv_core/ie_dec_pc_o [29];
u_tinyriscv_core/ie_dec_pc_o [28];
u_tinyriscv_core/ie_dec_pc_o [27];
u_tinyriscv_core/ie_dec_pc_o [26];
u_tinyriscv_core/ie_dec_pc_o [25];
u_tinyriscv_core/ie_dec_pc_o [24];
u_tinyriscv_core/ie_dec_pc_o [23];
u_tinyriscv_core/ie_dec_pc_o [22];
u_tinyriscv_core/ie_dec_pc_o [21];
u_tinyriscv_core/ie_dec_pc_o [20];
u_tinyriscv_core/ie_dec_pc_o [19];
u_tinyriscv_core/ie_dec_pc_o [18];
u_tinyriscv_core/ie_dec_pc_o [17];
u_tinyriscv_core/ie_dec_pc_o [16];
u_tinyriscv_core/ie_dec_pc_o [15];
u_tinyriscv_core/ie_dec_pc_o [14];
u_tinyriscv_core/ie_dec_pc_o [13];
u_tinyriscv_core/ie_dec_pc_o [12];
u_tinyriscv_core/ie_dec_pc_o [11];
u_tinyriscv_core/ie_dec_pc_o [10];
u_tinyriscv_core/ie_dec_pc_o [9];
u_tinyriscv_core/ie_dec_pc_o [8];
u_tinyriscv_core/ie_dec_pc_o [7];
u_tinyriscv_core/ie_dec_pc_o [6];
u_tinyriscv_core/ie_dec_pc_o [5];
u_tinyriscv_core/ie_dec_pc_o [4];
u_tinyriscv_core/ie_dec_pc_o [3];
u_tinyriscv_core/ie_dec_pc_o [2];
u_tinyriscv_core/ie_dec_pc_o [1];
u_tinyriscv_core/ie_dec_pc_o [0];
u_tinyriscv_core/ie_rd_waddr_o [4];
u_tinyriscv_core/ie_rd_waddr_o [3];
u_tinyriscv_core/ie_rd_waddr_o [2];
u_tinyriscv_core/ie_rd_waddr_o [1];
u_tinyriscv_core/ie_rd_waddr_o [0];
u_tinyriscv_core/ifetch_pc_o [31];
u_tinyriscv_core/ifetch_pc_o [30];
u_tinyriscv_core/ifetch_pc_o [29];
u_tinyriscv_core/ifetch_pc_o [28];
u_tinyriscv_core/ifetch_pc_o [27];
u_tinyriscv_core/ifetch_pc_o [26];
u_tinyriscv_core/ifetch_pc_o [25];
u_tinyriscv_core/ifetch_pc_o [24];
u_tinyriscv_core/ifetch_pc_o [23];
u_tinyriscv_core/ifetch_pc_o [22];
u_tinyriscv_core/ifetch_pc_o [21];
u_tinyriscv_core/ifetch_pc_o [20];
u_tinyriscv_core/ifetch_pc_o [19];
u_tinyriscv_core/ifetch_pc_o [18];
u_tinyriscv_core/ifetch_pc_o [17];
u_tinyriscv_core/ifetch_pc_o [16];
u_tinyriscv_core/ifetch_pc_o [15];
u_tinyriscv_core/ifetch_pc_o [14];
u_tinyriscv_core/ifetch_pc_o [13];
u_tinyriscv_core/ifetch_pc_o [12];
u_tinyriscv_core/ifetch_pc_o [11];
u_tinyriscv_core/ifetch_pc_o [10];
u_tinyriscv_core/ifetch_pc_o [9];
u_tinyriscv_core/ifetch_pc_o [8];
u_tinyriscv_core/ifetch_pc_o [7];
u_tinyriscv_core/ifetch_pc_o [6];
u_tinyriscv_core/ifetch_pc_o [5];
u_tinyriscv_core/ifetch_pc_o [4];
u_tinyriscv_core/ifetch_pc_o [3];
u_tinyriscv_core/ifetch_pc_o [2];
u_tinyriscv_core/ifetch_pc_o [1];
u_tinyriscv_core/ifetch_pc_o [0];
u_tinyriscv_core/u_clint/N100 [9];
u_tinyriscv_core/u_clint/N100 [1];
u_tinyriscv_core/u_clint/N100 [0];
u_tinyriscv_core/u_clint/cause [31];
u_tinyriscv_core/u_clint/cause [3];
u_tinyriscv_core/u_clint/cause [2];
u_tinyriscv_core/u_clint/cause [1];
u_tinyriscv_core/u_clint/cause [0];
u_tinyriscv_core/u_clint/inst_addr [31];
u_tinyriscv_core/u_clint/inst_addr [30];
u_tinyriscv_core/u_clint/inst_addr [29];
u_tinyriscv_core/u_clint/inst_addr [28];
u_tinyriscv_core/u_clint/inst_addr [27];
u_tinyriscv_core/u_clint/inst_addr [26];
u_tinyriscv_core/u_clint/inst_addr [25];
u_tinyriscv_core/u_clint/inst_addr [24];
u_tinyriscv_core/u_clint/inst_addr [23];
u_tinyriscv_core/u_clint/inst_addr [22];
u_tinyriscv_core/u_clint/inst_addr [21];
u_tinyriscv_core/u_clint/inst_addr [20];
u_tinyriscv_core/u_clint/inst_addr [19];
u_tinyriscv_core/u_clint/inst_addr [18];
u_tinyriscv_core/u_clint/inst_addr [17];
u_tinyriscv_core/u_clint/inst_addr [16];
u_tinyriscv_core/u_clint/inst_addr [15];
u_tinyriscv_core/u_clint/inst_addr [14];
u_tinyriscv_core/u_clint/inst_addr [13];
u_tinyriscv_core/u_clint/inst_addr [12];
u_tinyriscv_core/u_clint/inst_addr [11];
u_tinyriscv_core/u_clint/inst_addr [10];
u_tinyriscv_core/u_clint/inst_addr [9];
u_tinyriscv_core/u_clint/inst_addr [8];
u_tinyriscv_core/u_clint/inst_addr [7];
u_tinyriscv_core/u_clint/inst_addr [6];
u_tinyriscv_core/u_clint/inst_addr [5];
u_tinyriscv_core/u_clint/inst_addr [4];
u_tinyriscv_core/u_clint/inst_addr [3];
u_tinyriscv_core/u_clint/inst_addr [2];
u_tinyriscv_core/u_clint/inst_addr [1];
u_tinyriscv_core/u_clint/inst_addr [0];
u_tinyriscv_core/u_csr_reg/cycle [63];
u_tinyriscv_core/u_csr_reg/cycle [62];
u_tinyriscv_core/u_csr_reg/cycle [61];
u_tinyriscv_core/u_csr_reg/cycle [60];
u_tinyriscv_core/u_csr_reg/cycle [59];
u_tinyriscv_core/u_csr_reg/cycle [58];
u_tinyriscv_core/u_csr_reg/cycle [57];
u_tinyriscv_core/u_csr_reg/cycle [56];
u_tinyriscv_core/u_csr_reg/cycle [55];
u_tinyriscv_core/u_csr_reg/cycle [54];
u_tinyriscv_core/u_csr_reg/cycle [53];
u_tinyriscv_core/u_csr_reg/cycle [52];
u_tinyriscv_core/u_csr_reg/cycle [51];
u_tinyriscv_core/u_csr_reg/cycle [50];
u_tinyriscv_core/u_csr_reg/cycle [49];
u_tinyriscv_core/u_csr_reg/cycle [48];
u_tinyriscv_core/u_csr_reg/cycle [47];
u_tinyriscv_core/u_csr_reg/cycle [46];
u_tinyriscv_core/u_csr_reg/cycle [45];
u_tinyriscv_core/u_csr_reg/cycle [44];
u_tinyriscv_core/u_csr_reg/cycle [43];
u_tinyriscv_core/u_csr_reg/cycle [42];
u_tinyriscv_core/u_csr_reg/cycle [41];
u_tinyriscv_core/u_csr_reg/cycle [40];
u_tinyriscv_core/u_csr_reg/cycle [39];
u_tinyriscv_core/u_csr_reg/cycle [38];
u_tinyriscv_core/u_csr_reg/cycle [37];
u_tinyriscv_core/u_csr_reg/cycle [36];
u_tinyriscv_core/u_csr_reg/cycle [35];
u_tinyriscv_core/u_csr_reg/cycle [34];
u_tinyriscv_core/u_csr_reg/cycle [33];
u_tinyriscv_core/u_csr_reg/cycle [32];
u_tinyriscv_core/u_csr_reg/cycle [31];
u_tinyriscv_core/u_csr_reg/cycle [30];
u_tinyriscv_core/u_csr_reg/cycle [29];
u_tinyriscv_core/u_csr_reg/cycle [28];
u_tinyriscv_core/u_csr_reg/cycle [27];
u_tinyriscv_core/u_csr_reg/cycle [26];
u_tinyriscv_core/u_csr_reg/cycle [25];
u_tinyriscv_core/u_csr_reg/cycle [24];
u_tinyriscv_core/u_csr_reg/cycle [23];
u_tinyriscv_core/u_csr_reg/cycle [22];
u_tinyriscv_core/u_csr_reg/cycle [21];
u_tinyriscv_core/u_csr_reg/cycle [20];
u_tinyriscv_core/u_csr_reg/cycle [19];
u_tinyriscv_core/u_csr_reg/cycle [18];
u_tinyriscv_core/u_csr_reg/cycle [17];
u_tinyriscv_core/u_csr_reg/cycle [16];
u_tinyriscv_core/u_csr_reg/cycle [15];
u_tinyriscv_core/u_csr_reg/cycle [14];
u_tinyriscv_core/u_csr_reg/cycle [13];
u_tinyriscv_core/u_csr_reg/cycle [12];
u_tinyriscv_core/u_csr_reg/cycle [11];
u_tinyriscv_core/u_csr_reg/cycle [10];
u_tinyriscv_core/u_csr_reg/cycle [9];
u_tinyriscv_core/u_csr_reg/cycle [8];
u_tinyriscv_core/u_csr_reg/cycle [7];
u_tinyriscv_core/u_csr_reg/cycle [6];
u_tinyriscv_core/u_csr_reg/cycle [5];
u_tinyriscv_core/u_csr_reg/cycle [4];
u_tinyriscv_core/u_csr_reg/cycle [3];
u_tinyriscv_core/u_csr_reg/cycle [2];
u_tinyriscv_core/u_csr_reg/cycle [1];
u_tinyriscv_core/u_csr_reg/cycle [0];
u_tinyriscv_core/u_csr_reg/mcause [31];
u_tinyriscv_core/u_csr_reg/mcause [30];
u_tinyriscv_core/u_csr_reg/mcause [29];
u_tinyriscv_core/u_csr_reg/mcause [28];
u_tinyriscv_core/u_csr_reg/mcause [27];
u_tinyriscv_core/u_csr_reg/mcause [26];
u_tinyriscv_core/u_csr_reg/mcause [25];
u_tinyriscv_core/u_csr_reg/mcause [24];
u_tinyriscv_core/u_csr_reg/mcause [23];
u_tinyriscv_core/u_csr_reg/mcause [22];
u_tinyriscv_core/u_csr_reg/mcause [21];
u_tinyriscv_core/u_csr_reg/mcause [20];
u_tinyriscv_core/u_csr_reg/mcause [19];
u_tinyriscv_core/u_csr_reg/mcause [18];
u_tinyriscv_core/u_csr_reg/mcause [17];
u_tinyriscv_core/u_csr_reg/mcause [16];
u_tinyriscv_core/u_csr_reg/mcause [15];
u_tinyriscv_core/u_csr_reg/mcause [14];
u_tinyriscv_core/u_csr_reg/mcause [13];
u_tinyriscv_core/u_csr_reg/mcause [12];
u_tinyriscv_core/u_csr_reg/mcause [11];
u_tinyriscv_core/u_csr_reg/mcause [10];
u_tinyriscv_core/u_csr_reg/mcause [9];
u_tinyriscv_core/u_csr_reg/mcause [8];
u_tinyriscv_core/u_csr_reg/mcause [7];
u_tinyriscv_core/u_csr_reg/mcause [6];
u_tinyriscv_core/u_csr_reg/mcause [5];
u_tinyriscv_core/u_csr_reg/mcause [4];
u_tinyriscv_core/u_csr_reg/mcause [3];
u_tinyriscv_core/u_csr_reg/mcause [2];
u_tinyriscv_core/u_csr_reg/mcause [1];
u_tinyriscv_core/u_csr_reg/mcause [0];
u_tinyriscv_core/u_csr_reg/mie [31];
u_tinyriscv_core/u_csr_reg/mie [30];
u_tinyriscv_core/u_csr_reg/mie [29];
u_tinyriscv_core/u_csr_reg/mie [28];
u_tinyriscv_core/u_csr_reg/mie [27];
u_tinyriscv_core/u_csr_reg/mie [26];
u_tinyriscv_core/u_csr_reg/mie [25];
u_tinyriscv_core/u_csr_reg/mie [24];
u_tinyriscv_core/u_csr_reg/mie [23];
u_tinyriscv_core/u_csr_reg/mie [22];
u_tinyriscv_core/u_csr_reg/mie [21];
u_tinyriscv_core/u_csr_reg/mie [20];
u_tinyriscv_core/u_csr_reg/mie [19];
u_tinyriscv_core/u_csr_reg/mie [18];
u_tinyriscv_core/u_csr_reg/mie [17];
u_tinyriscv_core/u_csr_reg/mie [16];
u_tinyriscv_core/u_csr_reg/mie [15];
u_tinyriscv_core/u_csr_reg/mie [14];
u_tinyriscv_core/u_csr_reg/mie [13];
u_tinyriscv_core/u_csr_reg/mie [12];
u_tinyriscv_core/u_csr_reg/mie [11];
u_tinyriscv_core/u_csr_reg/mie [10];
u_tinyriscv_core/u_csr_reg/mie [9];
u_tinyriscv_core/u_csr_reg/mie [8];
u_tinyriscv_core/u_csr_reg/mie [7];
u_tinyriscv_core/u_csr_reg/mie [6];
u_tinyriscv_core/u_csr_reg/mie [5];
u_tinyriscv_core/u_csr_reg/mie [4];
u_tinyriscv_core/u_csr_reg/mie [3];
u_tinyriscv_core/u_csr_reg/mie [2];
u_tinyriscv_core/u_csr_reg/mie [1];
u_tinyriscv_core/u_csr_reg/mie [0];
u_tinyriscv_core/u_csr_reg/mscratch [31];
u_tinyriscv_core/u_csr_reg/mscratch [30];
u_tinyriscv_core/u_csr_reg/mscratch [29];
u_tinyriscv_core/u_csr_reg/mscratch [28];
u_tinyriscv_core/u_csr_reg/mscratch [27];
u_tinyriscv_core/u_csr_reg/mscratch [26];
u_tinyriscv_core/u_csr_reg/mscratch [25];
u_tinyriscv_core/u_csr_reg/mscratch [24];
u_tinyriscv_core/u_csr_reg/mscratch [23];
u_tinyriscv_core/u_csr_reg/mscratch [22];
u_tinyriscv_core/u_csr_reg/mscratch [21];
u_tinyriscv_core/u_csr_reg/mscratch [20];
u_tinyriscv_core/u_csr_reg/mscratch [19];
u_tinyriscv_core/u_csr_reg/mscratch [18];
u_tinyriscv_core/u_csr_reg/mscratch [17];
u_tinyriscv_core/u_csr_reg/mscratch [16];
u_tinyriscv_core/u_csr_reg/mscratch [15];
u_tinyriscv_core/u_csr_reg/mscratch [14];
u_tinyriscv_core/u_csr_reg/mscratch [13];
u_tinyriscv_core/u_csr_reg/mscratch [12];
u_tinyriscv_core/u_csr_reg/mscratch [11];
u_tinyriscv_core/u_csr_reg/mscratch [10];
u_tinyriscv_core/u_csr_reg/mscratch [9];
u_tinyriscv_core/u_csr_reg/mscratch [8];
u_tinyriscv_core/u_csr_reg/mscratch [7];
u_tinyriscv_core/u_csr_reg/mscratch [6];
u_tinyriscv_core/u_csr_reg/mscratch [5];
u_tinyriscv_core/u_csr_reg/mscratch [4];
u_tinyriscv_core/u_csr_reg/mscratch [3];
u_tinyriscv_core/u_csr_reg/mscratch [2];
u_tinyriscv_core/u_csr_reg/mscratch [1];
u_tinyriscv_core/u_csr_reg/mscratch [0];
u_tinyriscv_core/u_csr_reg/waddr [6];
u_tinyriscv_core/u_csr_reg/wdata [31];
u_tinyriscv_core/u_csr_reg/wdata [30];
u_tinyriscv_core/u_csr_reg/wdata [29];
u_tinyriscv_core/u_csr_reg/wdata [28];
u_tinyriscv_core/u_csr_reg/wdata [27];
u_tinyriscv_core/u_csr_reg/wdata [26];
u_tinyriscv_core/u_csr_reg/wdata [25];
u_tinyriscv_core/u_csr_reg/wdata [24];
u_tinyriscv_core/u_csr_reg/wdata [23];
u_tinyriscv_core/u_csr_reg/wdata [22];
u_tinyriscv_core/u_csr_reg/wdata [21];
u_tinyriscv_core/u_csr_reg/wdata [20];
u_tinyriscv_core/u_csr_reg/wdata [19];
u_tinyriscv_core/u_csr_reg/wdata [18];
u_tinyriscv_core/u_csr_reg/wdata [17];
u_tinyriscv_core/u_csr_reg/wdata [16];
u_tinyriscv_core/u_csr_reg/wdata [15];
u_tinyriscv_core/u_csr_reg/wdata [14];
u_tinyriscv_core/u_csr_reg/wdata [13];
u_tinyriscv_core/u_csr_reg/wdata [12];
u_tinyriscv_core/u_csr_reg/wdata [11];
u_tinyriscv_core/u_csr_reg/wdata [10];
u_tinyriscv_core/u_csr_reg/wdata [9];
u_tinyriscv_core/u_csr_reg/wdata [8];
u_tinyriscv_core/u_csr_reg/wdata [7];
u_tinyriscv_core/u_csr_reg/wdata [6];
u_tinyriscv_core/u_csr_reg/wdata [5];
u_tinyriscv_core/u_csr_reg/wdata [4];
u_tinyriscv_core/u_csr_reg/wdata [3];
u_tinyriscv_core/u_csr_reg/wdata [2];
u_tinyriscv_core/u_csr_reg/wdata [1];
u_tinyriscv_core/u_csr_reg/wdata [0];
u_tinyriscv_core/u_exu/alu_op1_o [31];
u_tinyriscv_core/u_exu/alu_op1_o [30];
u_tinyriscv_core/u_exu/alu_op1_o [29];
u_tinyriscv_core/u_exu/alu_op1_o [28];
u_tinyriscv_core/u_exu/alu_op1_o [27];
u_tinyriscv_core/u_exu/alu_op1_o [26];
u_tinyriscv_core/u_exu/alu_op1_o [25];
u_tinyriscv_core/u_exu/alu_op1_o [24];
u_tinyriscv_core/u_exu/alu_op1_o [23];
u_tinyriscv_core/u_exu/alu_op1_o [22];
u_tinyriscv_core/u_exu/alu_op1_o [21];
u_tinyriscv_core/u_exu/alu_op1_o [20];
u_tinyriscv_core/u_exu/alu_op1_o [19];
u_tinyriscv_core/u_exu/alu_op1_o [18];
u_tinyriscv_core/u_exu/alu_op1_o [17];
u_tinyriscv_core/u_exu/alu_op1_o [16];
u_tinyriscv_core/u_exu/alu_op1_o [15];
u_tinyriscv_core/u_exu/alu_op1_o [14];
u_tinyriscv_core/u_exu/alu_op1_o [13];
u_tinyriscv_core/u_exu/alu_op1_o [12];
u_tinyriscv_core/u_exu/alu_op1_o [11];
u_tinyriscv_core/u_exu/alu_op1_o [10];
u_tinyriscv_core/u_exu/alu_op1_o [9];
u_tinyriscv_core/u_exu/alu_op1_o [8];
u_tinyriscv_core/u_exu/alu_op1_o [7];
u_tinyriscv_core/u_exu/alu_op1_o [6];
u_tinyriscv_core/u_exu/alu_op1_o [5];
u_tinyriscv_core/u_exu/alu_op1_o [4];
u_tinyriscv_core/u_exu/alu_op1_o [3];
u_tinyriscv_core/u_exu/alu_op1_o [2];
u_tinyriscv_core/u_exu/alu_op1_o [1];
u_tinyriscv_core/u_exu/alu_op1_o [0];
u_tinyriscv_core/u_exu/alu_op2_o [1];
u_tinyriscv_core/u_exu/alu_op2_o [0];
u_tinyriscv_core/u_exu/bjp_op2_o [15];
u_tinyriscv_core/u_exu/bjp_op2_o [14];
u_tinyriscv_core/u_exu/bjp_op2_o [13];
u_tinyriscv_core/u_exu/bjp_op2_o [12];
u_tinyriscv_core/u_exu/bjp_op2_o [11];
u_tinyriscv_core/u_exu/bjp_op2_o [10];
u_tinyriscv_core/u_exu/bjp_op2_o [9];
u_tinyriscv_core/u_exu/bjp_op2_o [8];
u_tinyriscv_core/u_exu/bjp_op2_o [7];
u_tinyriscv_core/u_exu/bjp_op2_o [6];
u_tinyriscv_core/u_exu/bjp_op2_o [5];
u_tinyriscv_core/u_exu/bjp_op2_o [4];
u_tinyriscv_core/u_exu/bjp_op2_o [3];
u_tinyriscv_core/u_exu/bjp_op2_o [2];
u_tinyriscv_core/u_exu/bjp_op2_o [1];
u_tinyriscv_core/u_exu/bjp_op2_o [0];
u_tinyriscv_core/u_exu/csr_op1 [31];
u_tinyriscv_core/u_exu/csr_op1 [30];
u_tinyriscv_core/u_exu/csr_op1 [29];
u_tinyriscv_core/u_exu/csr_op1 [28];
u_tinyriscv_core/u_exu/csr_op1 [27];
u_tinyriscv_core/u_exu/csr_op1 [26];
u_tinyriscv_core/u_exu/csr_op1 [25];
u_tinyriscv_core/u_exu/csr_op1 [24];
u_tinyriscv_core/u_exu/csr_op1 [23];
u_tinyriscv_core/u_exu/csr_op1 [22];
u_tinyriscv_core/u_exu/csr_op1 [21];
u_tinyriscv_core/u_exu/csr_op1 [20];
u_tinyriscv_core/u_exu/csr_op1 [19];
u_tinyriscv_core/u_exu/csr_op1 [18];
u_tinyriscv_core/u_exu/csr_op1 [17];
u_tinyriscv_core/u_exu/csr_op1 [16];
u_tinyriscv_core/u_exu/csr_op1 [15];
u_tinyriscv_core/u_exu/csr_op1 [14];
u_tinyriscv_core/u_exu/csr_op1 [13];
u_tinyriscv_core/u_exu/csr_op1 [12];
u_tinyriscv_core/u_exu/csr_op1 [11];
u_tinyriscv_core/u_exu/csr_op1 [10];
u_tinyriscv_core/u_exu/csr_op1 [9];
u_tinyriscv_core/u_exu/csr_op1 [8];
u_tinyriscv_core/u_exu/csr_op1 [7];
u_tinyriscv_core/u_exu/csr_op1 [6];
u_tinyriscv_core/u_exu/csr_op1 [5];
u_tinyriscv_core/u_exu/csr_op1 [4];
u_tinyriscv_core/u_exu/csr_op1 [3];
u_tinyriscv_core/u_exu/csr_op1 [2];
u_tinyriscv_core/u_exu/csr_op1 [1];
u_tinyriscv_core/u_exu/csr_op1 [0];
u_tinyriscv_core/u_exu/mem_op1_o [31];
u_tinyriscv_core/u_exu/mem_op1_o [30];
u_tinyriscv_core/u_exu/mem_op1_o [29];
u_tinyriscv_core/u_exu/mem_op1_o [28];
u_tinyriscv_core/u_exu/mem_op1_o [27];
u_tinyriscv_core/u_exu/mem_op1_o [26];
u_tinyriscv_core/u_exu/mem_op1_o [25];
u_tinyriscv_core/u_exu/mem_op1_o [24];
u_tinyriscv_core/u_exu/mem_op1_o [23];
u_tinyriscv_core/u_exu/mem_op1_o [22];
u_tinyriscv_core/u_exu/mem_op1_o [21];
u_tinyriscv_core/u_exu/mem_op1_o [20];
u_tinyriscv_core/u_exu/mem_op1_o [19];
u_tinyriscv_core/u_exu/mem_op1_o [18];
u_tinyriscv_core/u_exu/mem_op1_o [17];
u_tinyriscv_core/u_exu/mem_op1_o [16];
u_tinyriscv_core/u_exu/mem_op1_o [15];
u_tinyriscv_core/u_exu/mem_op1_o [14];
u_tinyriscv_core/u_exu/mem_op1_o [13];
u_tinyriscv_core/u_exu/mem_op1_o [12];
u_tinyriscv_core/u_exu/mem_op1_o [11];
u_tinyriscv_core/u_exu/mem_op1_o [10];
u_tinyriscv_core/u_exu/mem_op1_o [9];
u_tinyriscv_core/u_exu/mem_op1_o [8];
u_tinyriscv_core/u_exu/mem_op1_o [7];
u_tinyriscv_core/u_exu/mem_op1_o [6];
u_tinyriscv_core/u_exu/mem_op1_o [5];
u_tinyriscv_core/u_exu/mem_op1_o [4];
u_tinyriscv_core/u_exu/mem_op1_o [3];
u_tinyriscv_core/u_exu/mem_op1_o [2];
u_tinyriscv_core/u_exu/mem_op1_o [1];
u_tinyriscv_core/u_exu/mem_op1_o [0];
u_tinyriscv_core/u_exu/mem_op2_o [31];
u_tinyriscv_core/u_exu/mem_op2_o [30];
u_tinyriscv_core/u_exu/mem_op2_o [29];
u_tinyriscv_core/u_exu/mem_op2_o [28];
u_tinyriscv_core/u_exu/mem_op2_o [27];
u_tinyriscv_core/u_exu/mem_op2_o [26];
u_tinyriscv_core/u_exu/mem_op2_o [25];
u_tinyriscv_core/u_exu/mem_op2_o [24];
u_tinyriscv_core/u_exu/mem_op2_o [23];
u_tinyriscv_core/u_exu/mem_op2_o [22];
u_tinyriscv_core/u_exu/mem_op2_o [21];
u_tinyriscv_core/u_exu/mem_op2_o [20];
u_tinyriscv_core/u_exu/mem_op2_o [19];
u_tinyriscv_core/u_exu/mem_op2_o [18];
u_tinyriscv_core/u_exu/mem_op2_o [17];
u_tinyriscv_core/u_exu/mem_op2_o [16];
u_tinyriscv_core/u_exu/mem_op2_o [15];
u_tinyriscv_core/u_exu/mem_op2_o [14];
u_tinyriscv_core/u_exu/mem_op2_o [13];
u_tinyriscv_core/u_exu/mem_op2_o [12];
u_tinyriscv_core/u_exu/mem_op2_o [11];
u_tinyriscv_core/u_exu/mem_op2_o [10];
u_tinyriscv_core/u_exu/mem_op2_o [9];
u_tinyriscv_core/u_exu/mem_op2_o [8];
u_tinyriscv_core/u_exu/mem_op2_o [7];
u_tinyriscv_core/u_exu/mem_op2_o [6];
u_tinyriscv_core/u_exu/mem_op2_o [5];
u_tinyriscv_core/u_exu/mem_op2_o [4];
u_tinyriscv_core/u_exu/mem_op2_o [3];
u_tinyriscv_core/u_exu/mem_op2_o [2];
u_tinyriscv_core/u_exu/mem_op2_o [1];
u_tinyriscv_core/u_exu/mem_op2_o [0];
u_tinyriscv_core/u_exu/mem_rs2_data_o [31];
u_tinyriscv_core/u_exu/mem_rs2_data_o [30];
u_tinyriscv_core/u_exu/mem_rs2_data_o [29];
u_tinyriscv_core/u_exu/mem_rs2_data_o [28];
u_tinyriscv_core/u_exu/mem_rs2_data_o [27];
u_tinyriscv_core/u_exu/mem_rs2_data_o [26];
u_tinyriscv_core/u_exu/mem_rs2_data_o [25];
u_tinyriscv_core/u_exu/mem_rs2_data_o [24];
u_tinyriscv_core/u_exu/mem_rs2_data_o [23];
u_tinyriscv_core/u_exu/mem_rs2_data_o [22];
u_tinyriscv_core/u_exu/mem_rs2_data_o [21];
u_tinyriscv_core/u_exu/mem_rs2_data_o [20];
u_tinyriscv_core/u_exu/mem_rs2_data_o [19];
u_tinyriscv_core/u_exu/mem_rs2_data_o [18];
u_tinyriscv_core/u_exu/mem_rs2_data_o [17];
u_tinyriscv_core/u_exu/mem_rs2_data_o [16];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [31];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [30];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [29];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [28];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [27];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [26];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [25];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [24];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [23];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [22];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [21];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [20];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [18];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [17];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [16];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [15];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [14];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [13];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [12];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [11];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [10];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [9];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [8];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [7];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [6];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [5];
u_tinyriscv_core/u_exu/muldiv_reg_wdata_o [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N6 [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N14 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N57 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [79];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [78];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [77];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [76];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [75];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [74];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [73];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [72];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [71];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [70];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [69];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [68];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [67];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [66];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [65];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [64];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [63];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [62];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [61];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [60];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [59];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [58];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [57];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [56];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [55];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [54];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [53];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [52];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [51];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [50];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [49];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [48];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [47];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [46];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [45];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [44];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [43];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [42];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [41];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [40];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [39];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [38];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [37];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [36];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [35];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [34];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [33];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [32];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/N74 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op1 [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_op2 [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/add_sub_res [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sll_res [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sr_shift_mask [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sra_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sra_res [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/sra_res [0];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [4];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/srl_res [1];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N5.co [3];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/u_tinyriscv_core/u_exu/u_exu_alu_datapath/N17.co [2];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [31];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [30];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [29];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [28];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [27];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [26];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [25];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [24];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [23];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [22];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [21];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [20];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [19];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [18];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [17];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [16];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [15];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [14];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [13];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [12];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [11];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [10];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [9];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [8];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [7];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [6];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [5];
u_tinyriscv_core/u_exu/u_exu_alu_datapath/xor_res [0];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [23];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [22];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [21];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [20];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [19];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [18];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [17];
u_tinyriscv_core/u_exu/u_exu_mem/sh_res [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N17 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/N19 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/div_result [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_op_res [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [63];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [62];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [61];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [60];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [59];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [58];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [57];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [56];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [55];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [54];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [53];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [52];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [51];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [50];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [49];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [48];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [47];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [46];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [45];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [44];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [43];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [42];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [41];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [40];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [39];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [38];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [37];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [36];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [35];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [34];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [33];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [32];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [63];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [62];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [61];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [60];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [59];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [58];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [57];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [56];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [55];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [54];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [53];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [52];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [51];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [50];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [49];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [48];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [47];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [46];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [45];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [44];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [43];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [42];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [41];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [40];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [39];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [38];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [37];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [36];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [35];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [34];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [33];
u_tinyriscv_core/u_exu/u_exu_muldiv/mul_res_tmp_complcode [32];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op1_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/muldiv_op2_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_complcode [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/op1_mul [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_complcode [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/op2_mul [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108 [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110 [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N112 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N242 [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N255 [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/count [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_remain [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/div_result [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_invert [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/dividend_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_invert [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/divisor_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/minuend_sub_res [0];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/op_r [1];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N0.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N1.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N2.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [4];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N4.co [2];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N108.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/u_tinyriscv_core/u_exu/u_exu_muldiv/u_divider/N110.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N17.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [31];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [29];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [27];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [25];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [23];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [21];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [19];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [17];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [15];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [13];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [11];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [9];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [7];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [5];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N19.co [3];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [62];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [60];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [58];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [56];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [54];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [52];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [50];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [48];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [46];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [44];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [42];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [40];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [38];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [36];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [34];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [32];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [30];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [28];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [26];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [24];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [22];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [20];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [18];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [16];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [14];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [12];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [10];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [8];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [6];
u_tinyriscv_core/u_exu/u_exu_muldiv/u_tinyriscv_core/u_exu/u_exu_muldiv/N38.co [4];
u_tinyriscv_core/u_gpr_reg/regs[1] [31];
u_tinyriscv_core/u_gpr_reg/regs[1] [30];
u_tinyriscv_core/u_gpr_reg/regs[1] [29];
u_tinyriscv_core/u_gpr_reg/regs[1] [28];
u_tinyriscv_core/u_gpr_reg/regs[1] [27];
u_tinyriscv_core/u_gpr_reg/regs[1] [26];
u_tinyriscv_core/u_gpr_reg/regs[1] [25];
u_tinyriscv_core/u_gpr_reg/regs[1] [24];
u_tinyriscv_core/u_gpr_reg/regs[1] [23];
u_tinyriscv_core/u_gpr_reg/regs[1] [22];
u_tinyriscv_core/u_gpr_reg/regs[1] [21];
u_tinyriscv_core/u_gpr_reg/regs[1] [20];
u_tinyriscv_core/u_gpr_reg/regs[1] [19];
u_tinyriscv_core/u_gpr_reg/regs[1] [18];
u_tinyriscv_core/u_gpr_reg/regs[1] [17];
u_tinyriscv_core/u_gpr_reg/regs[1] [16];
u_tinyriscv_core/u_gpr_reg/regs[1] [15];
u_tinyriscv_core/u_gpr_reg/regs[1] [14];
u_tinyriscv_core/u_gpr_reg/regs[1] [13];
u_tinyriscv_core/u_gpr_reg/regs[1] [12];
u_tinyriscv_core/u_gpr_reg/regs[1] [11];
u_tinyriscv_core/u_gpr_reg/regs[1] [10];
u_tinyriscv_core/u_gpr_reg/regs[1] [9];
u_tinyriscv_core/u_gpr_reg/regs[1] [8];
u_tinyriscv_core/u_gpr_reg/regs[1] [7];
u_tinyriscv_core/u_gpr_reg/regs[1] [6];
u_tinyriscv_core/u_gpr_reg/regs[1] [5];
u_tinyriscv_core/u_gpr_reg/regs[1] [4];
u_tinyriscv_core/u_gpr_reg/regs[1] [3];
u_tinyriscv_core/u_gpr_reg/regs[1] [2];
u_tinyriscv_core/u_gpr_reg/regs[1] [1];
u_tinyriscv_core/u_gpr_reg/regs[1] [0];
u_tinyriscv_core/u_gpr_reg/regs[2] [31];
u_tinyriscv_core/u_gpr_reg/regs[2] [30];
u_tinyriscv_core/u_gpr_reg/regs[2] [29];
u_tinyriscv_core/u_gpr_reg/regs[2] [28];
u_tinyriscv_core/u_gpr_reg/regs[2] [27];
u_tinyriscv_core/u_gpr_reg/regs[2] [26];
u_tinyriscv_core/u_gpr_reg/regs[2] [25];
u_tinyriscv_core/u_gpr_reg/regs[2] [24];
u_tinyriscv_core/u_gpr_reg/regs[2] [23];
u_tinyriscv_core/u_gpr_reg/regs[2] [22];
u_tinyriscv_core/u_gpr_reg/regs[2] [21];
u_tinyriscv_core/u_gpr_reg/regs[2] [20];
u_tinyriscv_core/u_gpr_reg/regs[2] [19];
u_tinyriscv_core/u_gpr_reg/regs[2] [18];
u_tinyriscv_core/u_gpr_reg/regs[2] [17];
u_tinyriscv_core/u_gpr_reg/regs[2] [16];
u_tinyriscv_core/u_gpr_reg/regs[2] [15];
u_tinyriscv_core/u_gpr_reg/regs[2] [14];
u_tinyriscv_core/u_gpr_reg/regs[2] [13];
u_tinyriscv_core/u_gpr_reg/regs[2] [12];
u_tinyriscv_core/u_gpr_reg/regs[2] [11];
u_tinyriscv_core/u_gpr_reg/regs[2] [10];
u_tinyriscv_core/u_gpr_reg/regs[2] [9];
u_tinyriscv_core/u_gpr_reg/regs[2] [8];
u_tinyriscv_core/u_gpr_reg/regs[2] [7];
u_tinyriscv_core/u_gpr_reg/regs[2] [6];
u_tinyriscv_core/u_gpr_reg/regs[2] [5];
u_tinyriscv_core/u_gpr_reg/regs[2] [4];
u_tinyriscv_core/u_gpr_reg/regs[2] [3];
u_tinyriscv_core/u_gpr_reg/regs[2] [2];
u_tinyriscv_core/u_gpr_reg/regs[2] [1];
u_tinyriscv_core/u_gpr_reg/regs[2] [0];
u_tinyriscv_core/u_gpr_reg/regs[3] [31];
u_tinyriscv_core/u_gpr_reg/regs[3] [30];
u_tinyriscv_core/u_gpr_reg/regs[3] [29];
u_tinyriscv_core/u_gpr_reg/regs[3] [28];
u_tinyriscv_core/u_gpr_reg/regs[3] [27];
u_tinyriscv_core/u_gpr_reg/regs[3] [26];
u_tinyriscv_core/u_gpr_reg/regs[3] [25];
u_tinyriscv_core/u_gpr_reg/regs[3] [24];
u_tinyriscv_core/u_gpr_reg/regs[3] [23];
u_tinyriscv_core/u_gpr_reg/regs[3] [22];
u_tinyriscv_core/u_gpr_reg/regs[3] [21];
u_tinyriscv_core/u_gpr_reg/regs[3] [20];
u_tinyriscv_core/u_gpr_reg/regs[3] [19];
u_tinyriscv_core/u_gpr_reg/regs[3] [18];
u_tinyriscv_core/u_gpr_reg/regs[3] [17];
u_tinyriscv_core/u_gpr_reg/regs[3] [16];
u_tinyriscv_core/u_gpr_reg/regs[3] [15];
u_tinyriscv_core/u_gpr_reg/regs[3] [14];
u_tinyriscv_core/u_gpr_reg/regs[3] [13];
u_tinyriscv_core/u_gpr_reg/regs[3] [12];
u_tinyriscv_core/u_gpr_reg/regs[3] [11];
u_tinyriscv_core/u_gpr_reg/regs[3] [10];
u_tinyriscv_core/u_gpr_reg/regs[3] [9];
u_tinyriscv_core/u_gpr_reg/regs[3] [8];
u_tinyriscv_core/u_gpr_reg/regs[3] [7];
u_tinyriscv_core/u_gpr_reg/regs[3] [6];
u_tinyriscv_core/u_gpr_reg/regs[3] [5];
u_tinyriscv_core/u_gpr_reg/regs[3] [4];
u_tinyriscv_core/u_gpr_reg/regs[3] [3];
u_tinyriscv_core/u_gpr_reg/regs[3] [2];
u_tinyriscv_core/u_gpr_reg/regs[3] [1];
u_tinyriscv_core/u_gpr_reg/regs[3] [0];
u_tinyriscv_core/u_gpr_reg/regs[4] [31];
u_tinyriscv_core/u_gpr_reg/regs[4] [30];
u_tinyriscv_core/u_gpr_reg/regs[4] [29];
u_tinyriscv_core/u_gpr_reg/regs[4] [28];
u_tinyriscv_core/u_gpr_reg/regs[4] [27];
u_tinyriscv_core/u_gpr_reg/regs[4] [26];
u_tinyriscv_core/u_gpr_reg/regs[4] [25];
u_tinyriscv_core/u_gpr_reg/regs[4] [24];
u_tinyriscv_core/u_gpr_reg/regs[4] [23];
u_tinyriscv_core/u_gpr_reg/regs[4] [22];
u_tinyriscv_core/u_gpr_reg/regs[4] [21];
u_tinyriscv_core/u_gpr_reg/regs[4] [20];
u_tinyriscv_core/u_gpr_reg/regs[4] [19];
u_tinyriscv_core/u_gpr_reg/regs[4] [18];
u_tinyriscv_core/u_gpr_reg/regs[4] [17];
u_tinyriscv_core/u_gpr_reg/regs[4] [16];
u_tinyriscv_core/u_gpr_reg/regs[4] [15];
u_tinyriscv_core/u_gpr_reg/regs[4] [14];
u_tinyriscv_core/u_gpr_reg/regs[4] [13];
u_tinyriscv_core/u_gpr_reg/regs[4] [12];
u_tinyriscv_core/u_gpr_reg/regs[4] [11];
u_tinyriscv_core/u_gpr_reg/regs[4] [10];
u_tinyriscv_core/u_gpr_reg/regs[4] [9];
u_tinyriscv_core/u_gpr_reg/regs[4] [8];
u_tinyriscv_core/u_gpr_reg/regs[4] [7];
u_tinyriscv_core/u_gpr_reg/regs[4] [6];
u_tinyriscv_core/u_gpr_reg/regs[4] [5];
u_tinyriscv_core/u_gpr_reg/regs[4] [4];
u_tinyriscv_core/u_gpr_reg/regs[4] [3];
u_tinyriscv_core/u_gpr_reg/regs[4] [2];
u_tinyriscv_core/u_gpr_reg/regs[4] [1];
u_tinyriscv_core/u_gpr_reg/regs[4] [0];
u_tinyriscv_core/u_gpr_reg/regs[5] [31];
u_tinyriscv_core/u_gpr_reg/regs[5] [30];
u_tinyriscv_core/u_gpr_reg/regs[5] [29];
u_tinyriscv_core/u_gpr_reg/regs[5] [28];
u_tinyriscv_core/u_gpr_reg/regs[5] [27];
u_tinyriscv_core/u_gpr_reg/regs[5] [26];
u_tinyriscv_core/u_gpr_reg/regs[5] [25];
u_tinyriscv_core/u_gpr_reg/regs[5] [24];
u_tinyriscv_core/u_gpr_reg/regs[5] [23];
u_tinyriscv_core/u_gpr_reg/regs[5] [22];
u_tinyriscv_core/u_gpr_reg/regs[5] [21];
u_tinyriscv_core/u_gpr_reg/regs[5] [20];
u_tinyriscv_core/u_gpr_reg/regs[5] [19];
u_tinyriscv_core/u_gpr_reg/regs[5] [18];
u_tinyriscv_core/u_gpr_reg/regs[5] [17];
u_tinyriscv_core/u_gpr_reg/regs[5] [16];
u_tinyriscv_core/u_gpr_reg/regs[5] [15];
u_tinyriscv_core/u_gpr_reg/regs[5] [14];
u_tinyriscv_core/u_gpr_reg/regs[5] [13];
u_tinyriscv_core/u_gpr_reg/regs[5] [12];
u_tinyriscv_core/u_gpr_reg/regs[5] [11];
u_tinyriscv_core/u_gpr_reg/regs[5] [10];
u_tinyriscv_core/u_gpr_reg/regs[5] [9];
u_tinyriscv_core/u_gpr_reg/regs[5] [8];
u_tinyriscv_core/u_gpr_reg/regs[5] [7];
u_tinyriscv_core/u_gpr_reg/regs[5] [6];
u_tinyriscv_core/u_gpr_reg/regs[5] [5];
u_tinyriscv_core/u_gpr_reg/regs[5] [4];
u_tinyriscv_core/u_gpr_reg/regs[5] [3];
u_tinyriscv_core/u_gpr_reg/regs[5] [2];
u_tinyriscv_core/u_gpr_reg/regs[5] [1];
u_tinyriscv_core/u_gpr_reg/regs[5] [0];
u_tinyriscv_core/u_gpr_reg/regs[6] [31];
u_tinyriscv_core/u_gpr_reg/regs[6] [30];
u_tinyriscv_core/u_gpr_reg/regs[6] [29];
u_tinyriscv_core/u_gpr_reg/regs[6] [28];
u_tinyriscv_core/u_gpr_reg/regs[6] [27];
u_tinyriscv_core/u_gpr_reg/regs[6] [26];
u_tinyriscv_core/u_gpr_reg/regs[6] [25];
u_tinyriscv_core/u_gpr_reg/regs[6] [24];
u_tinyriscv_core/u_gpr_reg/regs[6] [23];
u_tinyriscv_core/u_gpr_reg/regs[6] [22];
u_tinyriscv_core/u_gpr_reg/regs[6] [21];
u_tinyriscv_core/u_gpr_reg/regs[6] [20];
u_tinyriscv_core/u_gpr_reg/regs[6] [19];
u_tinyriscv_core/u_gpr_reg/regs[6] [18];
u_tinyriscv_core/u_gpr_reg/regs[6] [17];
u_tinyriscv_core/u_gpr_reg/regs[6] [16];
u_tinyriscv_core/u_gpr_reg/regs[6] [15];
u_tinyriscv_core/u_gpr_reg/regs[6] [14];
u_tinyriscv_core/u_gpr_reg/regs[6] [13];
u_tinyriscv_core/u_gpr_reg/regs[6] [12];
u_tinyriscv_core/u_gpr_reg/regs[6] [11];
u_tinyriscv_core/u_gpr_reg/regs[6] [10];
u_tinyriscv_core/u_gpr_reg/regs[6] [9];
u_tinyriscv_core/u_gpr_reg/regs[6] [8];
u_tinyriscv_core/u_gpr_reg/regs[6] [7];
u_tinyriscv_core/u_gpr_reg/regs[6] [6];
u_tinyriscv_core/u_gpr_reg/regs[6] [5];
u_tinyriscv_core/u_gpr_reg/regs[6] [4];
u_tinyriscv_core/u_gpr_reg/regs[6] [3];
u_tinyriscv_core/u_gpr_reg/regs[6] [2];
u_tinyriscv_core/u_gpr_reg/regs[6] [1];
u_tinyriscv_core/u_gpr_reg/regs[6] [0];
u_tinyriscv_core/u_gpr_reg/regs[7] [31];
u_tinyriscv_core/u_gpr_reg/regs[7] [30];
u_tinyriscv_core/u_gpr_reg/regs[7] [29];
u_tinyriscv_core/u_gpr_reg/regs[7] [28];
u_tinyriscv_core/u_gpr_reg/regs[7] [27];
u_tinyriscv_core/u_gpr_reg/regs[7] [26];
u_tinyriscv_core/u_gpr_reg/regs[7] [25];
u_tinyriscv_core/u_gpr_reg/regs[7] [24];
u_tinyriscv_core/u_gpr_reg/regs[7] [23];
u_tinyriscv_core/u_gpr_reg/regs[7] [22];
u_tinyriscv_core/u_gpr_reg/regs[7] [21];
u_tinyriscv_core/u_gpr_reg/regs[7] [20];
u_tinyriscv_core/u_gpr_reg/regs[7] [19];
u_tinyriscv_core/u_gpr_reg/regs[7] [18];
u_tinyriscv_core/u_gpr_reg/regs[7] [17];
u_tinyriscv_core/u_gpr_reg/regs[7] [16];
u_tinyriscv_core/u_gpr_reg/regs[7] [15];
u_tinyriscv_core/u_gpr_reg/regs[7] [14];
u_tinyriscv_core/u_gpr_reg/regs[7] [13];
u_tinyriscv_core/u_gpr_reg/regs[7] [12];
u_tinyriscv_core/u_gpr_reg/regs[7] [11];
u_tinyriscv_core/u_gpr_reg/regs[7] [10];
u_tinyriscv_core/u_gpr_reg/regs[7] [9];
u_tinyriscv_core/u_gpr_reg/regs[7] [8];
u_tinyriscv_core/u_gpr_reg/regs[7] [7];
u_tinyriscv_core/u_gpr_reg/regs[7] [6];
u_tinyriscv_core/u_gpr_reg/regs[7] [5];
u_tinyriscv_core/u_gpr_reg/regs[7] [4];
u_tinyriscv_core/u_gpr_reg/regs[7] [3];
u_tinyriscv_core/u_gpr_reg/regs[7] [2];
u_tinyriscv_core/u_gpr_reg/regs[7] [1];
u_tinyriscv_core/u_gpr_reg/regs[7] [0];
u_tinyriscv_core/u_gpr_reg/regs[8] [31];
u_tinyriscv_core/u_gpr_reg/regs[8] [30];
u_tinyriscv_core/u_gpr_reg/regs[8] [29];
u_tinyriscv_core/u_gpr_reg/regs[8] [28];
u_tinyriscv_core/u_gpr_reg/regs[8] [27];
u_tinyriscv_core/u_gpr_reg/regs[8] [26];
u_tinyriscv_core/u_gpr_reg/regs[8] [25];
u_tinyriscv_core/u_gpr_reg/regs[8] [24];
u_tinyriscv_core/u_gpr_reg/regs[8] [23];
u_tinyriscv_core/u_gpr_reg/regs[8] [22];
u_tinyriscv_core/u_gpr_reg/regs[8] [21];
u_tinyriscv_core/u_gpr_reg/regs[8] [20];
u_tinyriscv_core/u_gpr_reg/regs[8] [19];
u_tinyriscv_core/u_gpr_reg/regs[8] [18];
u_tinyriscv_core/u_gpr_reg/regs[8] [17];
u_tinyriscv_core/u_gpr_reg/regs[8] [16];
u_tinyriscv_core/u_gpr_reg/regs[8] [15];
u_tinyriscv_core/u_gpr_reg/regs[8] [14];
u_tinyriscv_core/u_gpr_reg/regs[8] [13];
u_tinyriscv_core/u_gpr_reg/regs[8] [12];
u_tinyriscv_core/u_gpr_reg/regs[8] [11];
u_tinyriscv_core/u_gpr_reg/regs[8] [10];
u_tinyriscv_core/u_gpr_reg/regs[8] [9];
u_tinyriscv_core/u_gpr_reg/regs[8] [8];
u_tinyriscv_core/u_gpr_reg/regs[8] [7];
u_tinyriscv_core/u_gpr_reg/regs[8] [6];
u_tinyriscv_core/u_gpr_reg/regs[8] [5];
u_tinyriscv_core/u_gpr_reg/regs[8] [4];
u_tinyriscv_core/u_gpr_reg/regs[8] [3];
u_tinyriscv_core/u_gpr_reg/regs[8] [2];
u_tinyriscv_core/u_gpr_reg/regs[8] [1];
u_tinyriscv_core/u_gpr_reg/regs[8] [0];
u_tinyriscv_core/u_gpr_reg/regs[9] [31];
u_tinyriscv_core/u_gpr_reg/regs[9] [30];
u_tinyriscv_core/u_gpr_reg/regs[9] [29];
u_tinyriscv_core/u_gpr_reg/regs[9] [28];
u_tinyriscv_core/u_gpr_reg/regs[9] [27];
u_tinyriscv_core/u_gpr_reg/regs[9] [26];
u_tinyriscv_core/u_gpr_reg/regs[9] [25];
u_tinyriscv_core/u_gpr_reg/regs[9] [24];
u_tinyriscv_core/u_gpr_reg/regs[9] [23];
u_tinyriscv_core/u_gpr_reg/regs[9] [22];
u_tinyriscv_core/u_gpr_reg/regs[9] [21];
u_tinyriscv_core/u_gpr_reg/regs[9] [20];
u_tinyriscv_core/u_gpr_reg/regs[9] [19];
u_tinyriscv_core/u_gpr_reg/regs[9] [18];
u_tinyriscv_core/u_gpr_reg/regs[9] [17];
u_tinyriscv_core/u_gpr_reg/regs[9] [16];
u_tinyriscv_core/u_gpr_reg/regs[9] [15];
u_tinyriscv_core/u_gpr_reg/regs[9] [14];
u_tinyriscv_core/u_gpr_reg/regs[9] [13];
u_tinyriscv_core/u_gpr_reg/regs[9] [12];
u_tinyriscv_core/u_gpr_reg/regs[9] [11];
u_tinyriscv_core/u_gpr_reg/regs[9] [10];
u_tinyriscv_core/u_gpr_reg/regs[9] [9];
u_tinyriscv_core/u_gpr_reg/regs[9] [8];
u_tinyriscv_core/u_gpr_reg/regs[9] [7];
u_tinyriscv_core/u_gpr_reg/regs[9] [6];
u_tinyriscv_core/u_gpr_reg/regs[9] [5];
u_tinyriscv_core/u_gpr_reg/regs[9] [4];
u_tinyriscv_core/u_gpr_reg/regs[9] [3];
u_tinyriscv_core/u_gpr_reg/regs[9] [2];
u_tinyriscv_core/u_gpr_reg/regs[9] [1];
u_tinyriscv_core/u_gpr_reg/regs[9] [0];
u_tinyriscv_core/u_gpr_reg/regs[10] [31];
u_tinyriscv_core/u_gpr_reg/regs[10] [30];
u_tinyriscv_core/u_gpr_reg/regs[10] [29];
u_tinyriscv_core/u_gpr_reg/regs[10] [28];
u_tinyriscv_core/u_gpr_reg/regs[10] [27];
u_tinyriscv_core/u_gpr_reg/regs[10] [26];
u_tinyriscv_core/u_gpr_reg/regs[10] [25];
u_tinyriscv_core/u_gpr_reg/regs[10] [24];
u_tinyriscv_core/u_gpr_reg/regs[10] [23];
u_tinyriscv_core/u_gpr_reg/regs[10] [22];
u_tinyriscv_core/u_gpr_reg/regs[10] [21];
u_tinyriscv_core/u_gpr_reg/regs[10] [20];
u_tinyriscv_core/u_gpr_reg/regs[10] [19];
u_tinyriscv_core/u_gpr_reg/regs[10] [18];
u_tinyriscv_core/u_gpr_reg/regs[10] [17];
u_tinyriscv_core/u_gpr_reg/regs[10] [16];
u_tinyriscv_core/u_gpr_reg/regs[10] [15];
u_tinyriscv_core/u_gpr_reg/regs[10] [14];
u_tinyriscv_core/u_gpr_reg/regs[10] [13];
u_tinyriscv_core/u_gpr_reg/regs[10] [12];
u_tinyriscv_core/u_gpr_reg/regs[10] [11];
u_tinyriscv_core/u_gpr_reg/regs[10] [10];
u_tinyriscv_core/u_gpr_reg/regs[10] [9];
u_tinyriscv_core/u_gpr_reg/regs[10] [8];
u_tinyriscv_core/u_gpr_reg/regs[10] [7];
u_tinyriscv_core/u_gpr_reg/regs[10] [6];
u_tinyriscv_core/u_gpr_reg/regs[10] [5];
u_tinyriscv_core/u_gpr_reg/regs[10] [4];
u_tinyriscv_core/u_gpr_reg/regs[10] [3];
u_tinyriscv_core/u_gpr_reg/regs[10] [2];
u_tinyriscv_core/u_gpr_reg/regs[10] [1];
u_tinyriscv_core/u_gpr_reg/regs[10] [0];
u_tinyriscv_core/u_gpr_reg/regs[11] [31];
u_tinyriscv_core/u_gpr_reg/regs[11] [30];
u_tinyriscv_core/u_gpr_reg/regs[11] [29];
u_tinyriscv_core/u_gpr_reg/regs[11] [28];
u_tinyriscv_core/u_gpr_reg/regs[11] [27];
u_tinyriscv_core/u_gpr_reg/regs[11] [26];
u_tinyriscv_core/u_gpr_reg/regs[11] [25];
u_tinyriscv_core/u_gpr_reg/regs[11] [24];
u_tinyriscv_core/u_gpr_reg/regs[11] [23];
u_tinyriscv_core/u_gpr_reg/regs[11] [22];
u_tinyriscv_core/u_gpr_reg/regs[11] [21];
u_tinyriscv_core/u_gpr_reg/regs[11] [20];
u_tinyriscv_core/u_gpr_reg/regs[11] [19];
u_tinyriscv_core/u_gpr_reg/regs[11] [18];
u_tinyriscv_core/u_gpr_reg/regs[11] [17];
u_tinyriscv_core/u_gpr_reg/regs[11] [16];
u_tinyriscv_core/u_gpr_reg/regs[11] [15];
u_tinyriscv_core/u_gpr_reg/regs[11] [14];
u_tinyriscv_core/u_gpr_reg/regs[11] [13];
u_tinyriscv_core/u_gpr_reg/regs[11] [12];
u_tinyriscv_core/u_gpr_reg/regs[11] [11];
u_tinyriscv_core/u_gpr_reg/regs[11] [10];
u_tinyriscv_core/u_gpr_reg/regs[11] [9];
u_tinyriscv_core/u_gpr_reg/regs[11] [8];
u_tinyriscv_core/u_gpr_reg/regs[11] [7];
u_tinyriscv_core/u_gpr_reg/regs[11] [6];
u_tinyriscv_core/u_gpr_reg/regs[11] [5];
u_tinyriscv_core/u_gpr_reg/regs[11] [4];
u_tinyriscv_core/u_gpr_reg/regs[11] [3];
u_tinyriscv_core/u_gpr_reg/regs[11] [2];
u_tinyriscv_core/u_gpr_reg/regs[11] [1];
u_tinyriscv_core/u_gpr_reg/regs[11] [0];
u_tinyriscv_core/u_gpr_reg/regs[12] [31];
u_tinyriscv_core/u_gpr_reg/regs[12] [30];
u_tinyriscv_core/u_gpr_reg/regs[12] [29];
u_tinyriscv_core/u_gpr_reg/regs[12] [28];
u_tinyriscv_core/u_gpr_reg/regs[12] [27];
u_tinyriscv_core/u_gpr_reg/regs[12] [26];
u_tinyriscv_core/u_gpr_reg/regs[12] [25];
u_tinyriscv_core/u_gpr_reg/regs[12] [24];
u_tinyriscv_core/u_gpr_reg/regs[12] [23];
u_tinyriscv_core/u_gpr_reg/regs[12] [22];
u_tinyriscv_core/u_gpr_reg/regs[12] [21];
u_tinyriscv_core/u_gpr_reg/regs[12] [20];
u_tinyriscv_core/u_gpr_reg/regs[12] [19];
u_tinyriscv_core/u_gpr_reg/regs[12] [18];
u_tinyriscv_core/u_gpr_reg/regs[12] [17];
u_tinyriscv_core/u_gpr_reg/regs[12] [16];
u_tinyriscv_core/u_gpr_reg/regs[12] [15];
u_tinyriscv_core/u_gpr_reg/regs[12] [14];
u_tinyriscv_core/u_gpr_reg/regs[12] [13];
u_tinyriscv_core/u_gpr_reg/regs[12] [12];
u_tinyriscv_core/u_gpr_reg/regs[12] [11];
u_tinyriscv_core/u_gpr_reg/regs[12] [10];
u_tinyriscv_core/u_gpr_reg/regs[12] [9];
u_tinyriscv_core/u_gpr_reg/regs[12] [8];
u_tinyriscv_core/u_gpr_reg/regs[12] [7];
u_tinyriscv_core/u_gpr_reg/regs[12] [6];
u_tinyriscv_core/u_gpr_reg/regs[12] [5];
u_tinyriscv_core/u_gpr_reg/regs[12] [4];
u_tinyriscv_core/u_gpr_reg/regs[12] [3];
u_tinyriscv_core/u_gpr_reg/regs[12] [2];
u_tinyriscv_core/u_gpr_reg/regs[12] [1];
u_tinyriscv_core/u_gpr_reg/regs[12] [0];
u_tinyriscv_core/u_gpr_reg/regs[13] [31];
u_tinyriscv_core/u_gpr_reg/regs[13] [30];
u_tinyriscv_core/u_gpr_reg/regs[13] [29];
u_tinyriscv_core/u_gpr_reg/regs[13] [28];
u_tinyriscv_core/u_gpr_reg/regs[13] [27];
u_tinyriscv_core/u_gpr_reg/regs[13] [26];
u_tinyriscv_core/u_gpr_reg/regs[13] [25];
u_tinyriscv_core/u_gpr_reg/regs[13] [24];
u_tinyriscv_core/u_gpr_reg/regs[13] [23];
u_tinyriscv_core/u_gpr_reg/regs[13] [22];
u_tinyriscv_core/u_gpr_reg/regs[13] [21];
u_tinyriscv_core/u_gpr_reg/regs[13] [20];
u_tinyriscv_core/u_gpr_reg/regs[13] [19];
u_tinyriscv_core/u_gpr_reg/regs[13] [18];
u_tinyriscv_core/u_gpr_reg/regs[13] [17];
u_tinyriscv_core/u_gpr_reg/regs[13] [16];
u_tinyriscv_core/u_gpr_reg/regs[13] [15];
u_tinyriscv_core/u_gpr_reg/regs[13] [14];
u_tinyriscv_core/u_gpr_reg/regs[13] [13];
u_tinyriscv_core/u_gpr_reg/regs[13] [12];
u_tinyriscv_core/u_gpr_reg/regs[13] [11];
u_tinyriscv_core/u_gpr_reg/regs[13] [10];
u_tinyriscv_core/u_gpr_reg/regs[13] [9];
u_tinyriscv_core/u_gpr_reg/regs[13] [8];
u_tinyriscv_core/u_gpr_reg/regs[13] [7];
u_tinyriscv_core/u_gpr_reg/regs[13] [6];
u_tinyriscv_core/u_gpr_reg/regs[13] [5];
u_tinyriscv_core/u_gpr_reg/regs[13] [4];
u_tinyriscv_core/u_gpr_reg/regs[13] [3];
u_tinyriscv_core/u_gpr_reg/regs[13] [2];
u_tinyriscv_core/u_gpr_reg/regs[13] [1];
u_tinyriscv_core/u_gpr_reg/regs[13] [0];
u_tinyriscv_core/u_gpr_reg/regs[14] [31];
u_tinyriscv_core/u_gpr_reg/regs[14] [30];
u_tinyriscv_core/u_gpr_reg/regs[14] [29];
u_tinyriscv_core/u_gpr_reg/regs[14] [28];
u_tinyriscv_core/u_gpr_reg/regs[14] [27];
u_tinyriscv_core/u_gpr_reg/regs[14] [26];
u_tinyriscv_core/u_gpr_reg/regs[14] [25];
u_tinyriscv_core/u_gpr_reg/regs[14] [24];
u_tinyriscv_core/u_gpr_reg/regs[14] [23];
u_tinyriscv_core/u_gpr_reg/regs[14] [22];
u_tinyriscv_core/u_gpr_reg/regs[14] [21];
u_tinyriscv_core/u_gpr_reg/regs[14] [20];
u_tinyriscv_core/u_gpr_reg/regs[14] [19];
u_tinyriscv_core/u_gpr_reg/regs[14] [18];
u_tinyriscv_core/u_gpr_reg/regs[14] [17];
u_tinyriscv_core/u_gpr_reg/regs[14] [16];
u_tinyriscv_core/u_gpr_reg/regs[14] [15];
u_tinyriscv_core/u_gpr_reg/regs[14] [14];
u_tinyriscv_core/u_gpr_reg/regs[14] [13];
u_tinyriscv_core/u_gpr_reg/regs[14] [12];
u_tinyriscv_core/u_gpr_reg/regs[14] [11];
u_tinyriscv_core/u_gpr_reg/regs[14] [10];
u_tinyriscv_core/u_gpr_reg/regs[14] [9];
u_tinyriscv_core/u_gpr_reg/regs[14] [8];
u_tinyriscv_core/u_gpr_reg/regs[14] [7];
u_tinyriscv_core/u_gpr_reg/regs[14] [6];
u_tinyriscv_core/u_gpr_reg/regs[14] [5];
u_tinyriscv_core/u_gpr_reg/regs[14] [4];
u_tinyriscv_core/u_gpr_reg/regs[14] [3];
u_tinyriscv_core/u_gpr_reg/regs[14] [2];
u_tinyriscv_core/u_gpr_reg/regs[14] [1];
u_tinyriscv_core/u_gpr_reg/regs[14] [0];
u_tinyriscv_core/u_gpr_reg/regs[15] [31];
u_tinyriscv_core/u_gpr_reg/regs[15] [30];
u_tinyriscv_core/u_gpr_reg/regs[15] [29];
u_tinyriscv_core/u_gpr_reg/regs[15] [28];
u_tinyriscv_core/u_gpr_reg/regs[15] [27];
u_tinyriscv_core/u_gpr_reg/regs[15] [26];
u_tinyriscv_core/u_gpr_reg/regs[15] [25];
u_tinyriscv_core/u_gpr_reg/regs[15] [24];
u_tinyriscv_core/u_gpr_reg/regs[15] [23];
u_tinyriscv_core/u_gpr_reg/regs[15] [22];
u_tinyriscv_core/u_gpr_reg/regs[15] [21];
u_tinyriscv_core/u_gpr_reg/regs[15] [20];
u_tinyriscv_core/u_gpr_reg/regs[15] [19];
u_tinyriscv_core/u_gpr_reg/regs[15] [18];
u_tinyriscv_core/u_gpr_reg/regs[15] [17];
u_tinyriscv_core/u_gpr_reg/regs[15] [16];
u_tinyriscv_core/u_gpr_reg/regs[15] [15];
u_tinyriscv_core/u_gpr_reg/regs[15] [14];
u_tinyriscv_core/u_gpr_reg/regs[15] [13];
u_tinyriscv_core/u_gpr_reg/regs[15] [12];
u_tinyriscv_core/u_gpr_reg/regs[15] [11];
u_tinyriscv_core/u_gpr_reg/regs[15] [10];
u_tinyriscv_core/u_gpr_reg/regs[15] [9];
u_tinyriscv_core/u_gpr_reg/regs[15] [8];
u_tinyriscv_core/u_gpr_reg/regs[15] [7];
u_tinyriscv_core/u_gpr_reg/regs[15] [6];
u_tinyriscv_core/u_gpr_reg/regs[15] [5];
u_tinyriscv_core/u_gpr_reg/regs[15] [4];
u_tinyriscv_core/u_gpr_reg/regs[15] [3];
u_tinyriscv_core/u_gpr_reg/regs[15] [2];
u_tinyriscv_core/u_gpr_reg/regs[15] [1];
u_tinyriscv_core/u_gpr_reg/regs[15] [0];
u_tinyriscv_core/u_gpr_reg/regs[16] [31];
u_tinyriscv_core/u_gpr_reg/regs[16] [30];
u_tinyriscv_core/u_gpr_reg/regs[16] [29];
u_tinyriscv_core/u_gpr_reg/regs[16] [28];
u_tinyriscv_core/u_gpr_reg/regs[16] [27];
u_tinyriscv_core/u_gpr_reg/regs[16] [26];
u_tinyriscv_core/u_gpr_reg/regs[16] [25];
u_tinyriscv_core/u_gpr_reg/regs[16] [24];
u_tinyriscv_core/u_gpr_reg/regs[16] [23];
u_tinyriscv_core/u_gpr_reg/regs[16] [22];
u_tinyriscv_core/u_gpr_reg/regs[16] [21];
u_tinyriscv_core/u_gpr_reg/regs[16] [20];
u_tinyriscv_core/u_gpr_reg/regs[16] [19];
u_tinyriscv_core/u_gpr_reg/regs[16] [18];
u_tinyriscv_core/u_gpr_reg/regs[16] [17];
u_tinyriscv_core/u_gpr_reg/regs[16] [16];
u_tinyriscv_core/u_gpr_reg/regs[16] [15];
u_tinyriscv_core/u_gpr_reg/regs[16] [14];
u_tinyriscv_core/u_gpr_reg/regs[16] [13];
u_tinyriscv_core/u_gpr_reg/regs[16] [12];
u_tinyriscv_core/u_gpr_reg/regs[16] [11];
u_tinyriscv_core/u_gpr_reg/regs[16] [10];
u_tinyriscv_core/u_gpr_reg/regs[16] [9];
u_tinyriscv_core/u_gpr_reg/regs[16] [8];
u_tinyriscv_core/u_gpr_reg/regs[16] [7];
u_tinyriscv_core/u_gpr_reg/regs[16] [6];
u_tinyriscv_core/u_gpr_reg/regs[16] [5];
u_tinyriscv_core/u_gpr_reg/regs[16] [4];
u_tinyriscv_core/u_gpr_reg/regs[16] [3];
u_tinyriscv_core/u_gpr_reg/regs[16] [2];
u_tinyriscv_core/u_gpr_reg/regs[16] [1];
u_tinyriscv_core/u_gpr_reg/regs[16] [0];
u_tinyriscv_core/u_gpr_reg/regs[17] [31];
u_tinyriscv_core/u_gpr_reg/regs[17] [30];
u_tinyriscv_core/u_gpr_reg/regs[17] [29];
u_tinyriscv_core/u_gpr_reg/regs[17] [28];
u_tinyriscv_core/u_gpr_reg/regs[17] [27];
u_tinyriscv_core/u_gpr_reg/regs[17] [26];
u_tinyriscv_core/u_gpr_reg/regs[17] [25];
u_tinyriscv_core/u_gpr_reg/regs[17] [24];
u_tinyriscv_core/u_gpr_reg/regs[17] [23];
u_tinyriscv_core/u_gpr_reg/regs[17] [22];
u_tinyriscv_core/u_gpr_reg/regs[17] [21];
u_tinyriscv_core/u_gpr_reg/regs[17] [20];
u_tinyriscv_core/u_gpr_reg/regs[17] [19];
u_tinyriscv_core/u_gpr_reg/regs[17] [18];
u_tinyriscv_core/u_gpr_reg/regs[17] [17];
u_tinyriscv_core/u_gpr_reg/regs[17] [16];
u_tinyriscv_core/u_gpr_reg/regs[17] [15];
u_tinyriscv_core/u_gpr_reg/regs[17] [14];
u_tinyriscv_core/u_gpr_reg/regs[17] [13];
u_tinyriscv_core/u_gpr_reg/regs[17] [12];
u_tinyriscv_core/u_gpr_reg/regs[17] [11];
u_tinyriscv_core/u_gpr_reg/regs[17] [10];
u_tinyriscv_core/u_gpr_reg/regs[17] [9];
u_tinyriscv_core/u_gpr_reg/regs[17] [8];
u_tinyriscv_core/u_gpr_reg/regs[17] [7];
u_tinyriscv_core/u_gpr_reg/regs[17] [6];
u_tinyriscv_core/u_gpr_reg/regs[17] [5];
u_tinyriscv_core/u_gpr_reg/regs[17] [4];
u_tinyriscv_core/u_gpr_reg/regs[17] [3];
u_tinyriscv_core/u_gpr_reg/regs[17] [2];
u_tinyriscv_core/u_gpr_reg/regs[17] [1];
u_tinyriscv_core/u_gpr_reg/regs[17] [0];
u_tinyriscv_core/u_gpr_reg/regs[18] [31];
u_tinyriscv_core/u_gpr_reg/regs[18] [30];
u_tinyriscv_core/u_gpr_reg/regs[18] [29];
u_tinyriscv_core/u_gpr_reg/regs[18] [28];
u_tinyriscv_core/u_gpr_reg/regs[18] [27];
u_tinyriscv_core/u_gpr_reg/regs[18] [26];
u_tinyriscv_core/u_gpr_reg/regs[18] [25];
u_tinyriscv_core/u_gpr_reg/regs[18] [24];
u_tinyriscv_core/u_gpr_reg/regs[18] [23];
u_tinyriscv_core/u_gpr_reg/regs[18] [22];
u_tinyriscv_core/u_gpr_reg/regs[18] [21];
u_tinyriscv_core/u_gpr_reg/regs[18] [20];
u_tinyriscv_core/u_gpr_reg/regs[18] [19];
u_tinyriscv_core/u_gpr_reg/regs[18] [18];
u_tinyriscv_core/u_gpr_reg/regs[18] [17];
u_tinyriscv_core/u_gpr_reg/regs[18] [16];
u_tinyriscv_core/u_gpr_reg/regs[18] [15];
u_tinyriscv_core/u_gpr_reg/regs[18] [14];
u_tinyriscv_core/u_gpr_reg/regs[18] [13];
u_tinyriscv_core/u_gpr_reg/regs[18] [12];
u_tinyriscv_core/u_gpr_reg/regs[18] [11];
u_tinyriscv_core/u_gpr_reg/regs[18] [10];
u_tinyriscv_core/u_gpr_reg/regs[18] [9];
u_tinyriscv_core/u_gpr_reg/regs[18] [8];
u_tinyriscv_core/u_gpr_reg/regs[18] [7];
u_tinyriscv_core/u_gpr_reg/regs[18] [6];
u_tinyriscv_core/u_gpr_reg/regs[18] [5];
u_tinyriscv_core/u_gpr_reg/regs[18] [4];
u_tinyriscv_core/u_gpr_reg/regs[18] [3];
u_tinyriscv_core/u_gpr_reg/regs[18] [2];
u_tinyriscv_core/u_gpr_reg/regs[18] [1];
u_tinyriscv_core/u_gpr_reg/regs[18] [0];
u_tinyriscv_core/u_gpr_reg/regs[19] [31];
u_tinyriscv_core/u_gpr_reg/regs[19] [30];
u_tinyriscv_core/u_gpr_reg/regs[19] [29];
u_tinyriscv_core/u_gpr_reg/regs[19] [28];
u_tinyriscv_core/u_gpr_reg/regs[19] [27];
u_tinyriscv_core/u_gpr_reg/regs[19] [26];
u_tinyriscv_core/u_gpr_reg/regs[19] [25];
u_tinyriscv_core/u_gpr_reg/regs[19] [24];
u_tinyriscv_core/u_gpr_reg/regs[19] [23];
u_tinyriscv_core/u_gpr_reg/regs[19] [22];
u_tinyriscv_core/u_gpr_reg/regs[19] [21];
u_tinyriscv_core/u_gpr_reg/regs[19] [20];
u_tinyriscv_core/u_gpr_reg/regs[19] [19];
u_tinyriscv_core/u_gpr_reg/regs[19] [18];
u_tinyriscv_core/u_gpr_reg/regs[19] [17];
u_tinyriscv_core/u_gpr_reg/regs[19] [16];
u_tinyriscv_core/u_gpr_reg/regs[19] [15];
u_tinyriscv_core/u_gpr_reg/regs[19] [14];
u_tinyriscv_core/u_gpr_reg/regs[19] [13];
u_tinyriscv_core/u_gpr_reg/regs[19] [12];
u_tinyriscv_core/u_gpr_reg/regs[19] [11];
u_tinyriscv_core/u_gpr_reg/regs[19] [10];
u_tinyriscv_core/u_gpr_reg/regs[19] [9];
u_tinyriscv_core/u_gpr_reg/regs[19] [8];
u_tinyriscv_core/u_gpr_reg/regs[19] [7];
u_tinyriscv_core/u_gpr_reg/regs[19] [6];
u_tinyriscv_core/u_gpr_reg/regs[19] [5];
u_tinyriscv_core/u_gpr_reg/regs[19] [4];
u_tinyriscv_core/u_gpr_reg/regs[19] [3];
u_tinyriscv_core/u_gpr_reg/regs[19] [2];
u_tinyriscv_core/u_gpr_reg/regs[19] [1];
u_tinyriscv_core/u_gpr_reg/regs[19] [0];
u_tinyriscv_core/u_gpr_reg/regs[20] [31];
u_tinyriscv_core/u_gpr_reg/regs[20] [30];
u_tinyriscv_core/u_gpr_reg/regs[20] [29];
u_tinyriscv_core/u_gpr_reg/regs[20] [28];
u_tinyriscv_core/u_gpr_reg/regs[20] [27];
u_tinyriscv_core/u_gpr_reg/regs[20] [26];
u_tinyriscv_core/u_gpr_reg/regs[20] [25];
u_tinyriscv_core/u_gpr_reg/regs[20] [24];
u_tinyriscv_core/u_gpr_reg/regs[20] [23];
u_tinyriscv_core/u_gpr_reg/regs[20] [22];
u_tinyriscv_core/u_gpr_reg/regs[20] [21];
u_tinyriscv_core/u_gpr_reg/regs[20] [20];
u_tinyriscv_core/u_gpr_reg/regs[20] [19];
u_tinyriscv_core/u_gpr_reg/regs[20] [18];
u_tinyriscv_core/u_gpr_reg/regs[20] [17];
u_tinyriscv_core/u_gpr_reg/regs[20] [16];
u_tinyriscv_core/u_gpr_reg/regs[20] [15];
u_tinyriscv_core/u_gpr_reg/regs[20] [14];
u_tinyriscv_core/u_gpr_reg/regs[20] [13];
u_tinyriscv_core/u_gpr_reg/regs[20] [12];
u_tinyriscv_core/u_gpr_reg/regs[20] [11];
u_tinyriscv_core/u_gpr_reg/regs[20] [10];
u_tinyriscv_core/u_gpr_reg/regs[20] [9];
u_tinyriscv_core/u_gpr_reg/regs[20] [8];
u_tinyriscv_core/u_gpr_reg/regs[20] [7];
u_tinyriscv_core/u_gpr_reg/regs[20] [6];
u_tinyriscv_core/u_gpr_reg/regs[20] [5];
u_tinyriscv_core/u_gpr_reg/regs[20] [4];
u_tinyriscv_core/u_gpr_reg/regs[20] [3];
u_tinyriscv_core/u_gpr_reg/regs[20] [2];
u_tinyriscv_core/u_gpr_reg/regs[20] [1];
u_tinyriscv_core/u_gpr_reg/regs[20] [0];
u_tinyriscv_core/u_gpr_reg/regs[21] [31];
u_tinyriscv_core/u_gpr_reg/regs[21] [30];
u_tinyriscv_core/u_gpr_reg/regs[21] [29];
u_tinyriscv_core/u_gpr_reg/regs[21] [28];
u_tinyriscv_core/u_gpr_reg/regs[21] [27];
u_tinyriscv_core/u_gpr_reg/regs[21] [26];
u_tinyriscv_core/u_gpr_reg/regs[21] [25];
u_tinyriscv_core/u_gpr_reg/regs[21] [24];
u_tinyriscv_core/u_gpr_reg/regs[21] [23];
u_tinyriscv_core/u_gpr_reg/regs[21] [22];
u_tinyriscv_core/u_gpr_reg/regs[21] [21];
u_tinyriscv_core/u_gpr_reg/regs[21] [20];
u_tinyriscv_core/u_gpr_reg/regs[21] [19];
u_tinyriscv_core/u_gpr_reg/regs[21] [18];
u_tinyriscv_core/u_gpr_reg/regs[21] [17];
u_tinyriscv_core/u_gpr_reg/regs[21] [16];
u_tinyriscv_core/u_gpr_reg/regs[21] [15];
u_tinyriscv_core/u_gpr_reg/regs[21] [14];
u_tinyriscv_core/u_gpr_reg/regs[21] [13];
u_tinyriscv_core/u_gpr_reg/regs[21] [12];
u_tinyriscv_core/u_gpr_reg/regs[21] [11];
u_tinyriscv_core/u_gpr_reg/regs[21] [10];
u_tinyriscv_core/u_gpr_reg/regs[21] [9];
u_tinyriscv_core/u_gpr_reg/regs[21] [8];
u_tinyriscv_core/u_gpr_reg/regs[21] [7];
u_tinyriscv_core/u_gpr_reg/regs[21] [6];
u_tinyriscv_core/u_gpr_reg/regs[21] [5];
u_tinyriscv_core/u_gpr_reg/regs[21] [4];
u_tinyriscv_core/u_gpr_reg/regs[21] [3];
u_tinyriscv_core/u_gpr_reg/regs[21] [2];
u_tinyriscv_core/u_gpr_reg/regs[21] [1];
u_tinyriscv_core/u_gpr_reg/regs[21] [0];
u_tinyriscv_core/u_gpr_reg/regs[22] [31];
u_tinyriscv_core/u_gpr_reg/regs[22] [30];
u_tinyriscv_core/u_gpr_reg/regs[22] [29];
u_tinyriscv_core/u_gpr_reg/regs[22] [28];
u_tinyriscv_core/u_gpr_reg/regs[22] [27];
u_tinyriscv_core/u_gpr_reg/regs[22] [26];
u_tinyriscv_core/u_gpr_reg/regs[22] [25];
u_tinyriscv_core/u_gpr_reg/regs[22] [24];
u_tinyriscv_core/u_gpr_reg/regs[22] [23];
u_tinyriscv_core/u_gpr_reg/regs[22] [22];
u_tinyriscv_core/u_gpr_reg/regs[22] [21];
u_tinyriscv_core/u_gpr_reg/regs[22] [20];
u_tinyriscv_core/u_gpr_reg/regs[22] [19];
u_tinyriscv_core/u_gpr_reg/regs[22] [18];
u_tinyriscv_core/u_gpr_reg/regs[22] [17];
u_tinyriscv_core/u_gpr_reg/regs[22] [16];
u_tinyriscv_core/u_gpr_reg/regs[22] [15];
u_tinyriscv_core/u_gpr_reg/regs[22] [14];
u_tinyriscv_core/u_gpr_reg/regs[22] [13];
u_tinyriscv_core/u_gpr_reg/regs[22] [12];
u_tinyriscv_core/u_gpr_reg/regs[22] [11];
u_tinyriscv_core/u_gpr_reg/regs[22] [10];
u_tinyriscv_core/u_gpr_reg/regs[22] [9];
u_tinyriscv_core/u_gpr_reg/regs[22] [8];
u_tinyriscv_core/u_gpr_reg/regs[22] [7];
u_tinyriscv_core/u_gpr_reg/regs[22] [6];
u_tinyriscv_core/u_gpr_reg/regs[22] [5];
u_tinyriscv_core/u_gpr_reg/regs[22] [4];
u_tinyriscv_core/u_gpr_reg/regs[22] [3];
u_tinyriscv_core/u_gpr_reg/regs[22] [2];
u_tinyriscv_core/u_gpr_reg/regs[22] [1];
u_tinyriscv_core/u_gpr_reg/regs[22] [0];
u_tinyriscv_core/u_gpr_reg/regs[23] [31];
u_tinyriscv_core/u_gpr_reg/regs[23] [30];
u_tinyriscv_core/u_gpr_reg/regs[23] [29];
u_tinyriscv_core/u_gpr_reg/regs[23] [28];
u_tinyriscv_core/u_gpr_reg/regs[23] [27];
u_tinyriscv_core/u_gpr_reg/regs[23] [26];
u_tinyriscv_core/u_gpr_reg/regs[23] [25];
u_tinyriscv_core/u_gpr_reg/regs[23] [24];
u_tinyriscv_core/u_gpr_reg/regs[23] [23];
u_tinyriscv_core/u_gpr_reg/regs[23] [22];
u_tinyriscv_core/u_gpr_reg/regs[23] [21];
u_tinyriscv_core/u_gpr_reg/regs[23] [20];
u_tinyriscv_core/u_gpr_reg/regs[23] [19];
u_tinyriscv_core/u_gpr_reg/regs[23] [18];
u_tinyriscv_core/u_gpr_reg/regs[23] [17];
u_tinyriscv_core/u_gpr_reg/regs[23] [16];
u_tinyriscv_core/u_gpr_reg/regs[23] [15];
u_tinyriscv_core/u_gpr_reg/regs[23] [14];
u_tinyriscv_core/u_gpr_reg/regs[23] [13];
u_tinyriscv_core/u_gpr_reg/regs[23] [12];
u_tinyriscv_core/u_gpr_reg/regs[23] [11];
u_tinyriscv_core/u_gpr_reg/regs[23] [10];
u_tinyriscv_core/u_gpr_reg/regs[23] [9];
u_tinyriscv_core/u_gpr_reg/regs[23] [8];
u_tinyriscv_core/u_gpr_reg/regs[23] [7];
u_tinyriscv_core/u_gpr_reg/regs[23] [6];
u_tinyriscv_core/u_gpr_reg/regs[23] [5];
u_tinyriscv_core/u_gpr_reg/regs[23] [4];
u_tinyriscv_core/u_gpr_reg/regs[23] [3];
u_tinyriscv_core/u_gpr_reg/regs[23] [2];
u_tinyriscv_core/u_gpr_reg/regs[23] [1];
u_tinyriscv_core/u_gpr_reg/regs[23] [0];
u_tinyriscv_core/u_gpr_reg/regs[24] [31];
u_tinyriscv_core/u_gpr_reg/regs[24] [30];
u_tinyriscv_core/u_gpr_reg/regs[24] [29];
u_tinyriscv_core/u_gpr_reg/regs[24] [28];
u_tinyriscv_core/u_gpr_reg/regs[24] [27];
u_tinyriscv_core/u_gpr_reg/regs[24] [26];
u_tinyriscv_core/u_gpr_reg/regs[24] [25];
u_tinyriscv_core/u_gpr_reg/regs[24] [24];
u_tinyriscv_core/u_gpr_reg/regs[24] [23];
u_tinyriscv_core/u_gpr_reg/regs[24] [22];
u_tinyriscv_core/u_gpr_reg/regs[24] [21];
u_tinyriscv_core/u_gpr_reg/regs[24] [20];
u_tinyriscv_core/u_gpr_reg/regs[24] [19];
u_tinyriscv_core/u_gpr_reg/regs[24] [18];
u_tinyriscv_core/u_gpr_reg/regs[24] [17];
u_tinyriscv_core/u_gpr_reg/regs[24] [16];
u_tinyriscv_core/u_gpr_reg/regs[24] [15];
u_tinyriscv_core/u_gpr_reg/regs[24] [14];
u_tinyriscv_core/u_gpr_reg/regs[24] [13];
u_tinyriscv_core/u_gpr_reg/regs[24] [12];
u_tinyriscv_core/u_gpr_reg/regs[24] [11];
u_tinyriscv_core/u_gpr_reg/regs[24] [10];
u_tinyriscv_core/u_gpr_reg/regs[24] [9];
u_tinyriscv_core/u_gpr_reg/regs[24] [8];
u_tinyriscv_core/u_gpr_reg/regs[24] [7];
u_tinyriscv_core/u_gpr_reg/regs[24] [6];
u_tinyriscv_core/u_gpr_reg/regs[24] [5];
u_tinyriscv_core/u_gpr_reg/regs[24] [4];
u_tinyriscv_core/u_gpr_reg/regs[24] [3];
u_tinyriscv_core/u_gpr_reg/regs[24] [2];
u_tinyriscv_core/u_gpr_reg/regs[24] [1];
u_tinyriscv_core/u_gpr_reg/regs[24] [0];
u_tinyriscv_core/u_gpr_reg/regs[25] [31];
u_tinyriscv_core/u_gpr_reg/regs[25] [30];
u_tinyriscv_core/u_gpr_reg/regs[25] [29];
u_tinyriscv_core/u_gpr_reg/regs[25] [28];
u_tinyriscv_core/u_gpr_reg/regs[25] [27];
u_tinyriscv_core/u_gpr_reg/regs[25] [26];
u_tinyriscv_core/u_gpr_reg/regs[25] [25];
u_tinyriscv_core/u_gpr_reg/regs[25] [24];
u_tinyriscv_core/u_gpr_reg/regs[25] [23];
u_tinyriscv_core/u_gpr_reg/regs[25] [22];
u_tinyriscv_core/u_gpr_reg/regs[25] [21];
u_tinyriscv_core/u_gpr_reg/regs[25] [20];
u_tinyriscv_core/u_gpr_reg/regs[25] [19];
u_tinyriscv_core/u_gpr_reg/regs[25] [18];
u_tinyriscv_core/u_gpr_reg/regs[25] [17];
u_tinyriscv_core/u_gpr_reg/regs[25] [16];
u_tinyriscv_core/u_gpr_reg/regs[25] [15];
u_tinyriscv_core/u_gpr_reg/regs[25] [14];
u_tinyriscv_core/u_gpr_reg/regs[25] [13];
u_tinyriscv_core/u_gpr_reg/regs[25] [12];
u_tinyriscv_core/u_gpr_reg/regs[25] [11];
u_tinyriscv_core/u_gpr_reg/regs[25] [10];
u_tinyriscv_core/u_gpr_reg/regs[25] [9];
u_tinyriscv_core/u_gpr_reg/regs[25] [8];
u_tinyriscv_core/u_gpr_reg/regs[25] [7];
u_tinyriscv_core/u_gpr_reg/regs[25] [6];
u_tinyriscv_core/u_gpr_reg/regs[25] [5];
u_tinyriscv_core/u_gpr_reg/regs[25] [4];
u_tinyriscv_core/u_gpr_reg/regs[25] [3];
u_tinyriscv_core/u_gpr_reg/regs[25] [2];
u_tinyriscv_core/u_gpr_reg/regs[25] [1];
u_tinyriscv_core/u_gpr_reg/regs[25] [0];
u_tinyriscv_core/u_gpr_reg/regs[26] [31];
u_tinyriscv_core/u_gpr_reg/regs[26] [30];
u_tinyriscv_core/u_gpr_reg/regs[26] [29];
u_tinyriscv_core/u_gpr_reg/regs[26] [28];
u_tinyriscv_core/u_gpr_reg/regs[26] [27];
u_tinyriscv_core/u_gpr_reg/regs[26] [26];
u_tinyriscv_core/u_gpr_reg/regs[26] [25];
u_tinyriscv_core/u_gpr_reg/regs[26] [24];
u_tinyriscv_core/u_gpr_reg/regs[26] [23];
u_tinyriscv_core/u_gpr_reg/regs[26] [22];
u_tinyriscv_core/u_gpr_reg/regs[26] [21];
u_tinyriscv_core/u_gpr_reg/regs[26] [20];
u_tinyriscv_core/u_gpr_reg/regs[26] [19];
u_tinyriscv_core/u_gpr_reg/regs[26] [18];
u_tinyriscv_core/u_gpr_reg/regs[26] [17];
u_tinyriscv_core/u_gpr_reg/regs[26] [16];
u_tinyriscv_core/u_gpr_reg/regs[26] [15];
u_tinyriscv_core/u_gpr_reg/regs[26] [14];
u_tinyriscv_core/u_gpr_reg/regs[26] [13];
u_tinyriscv_core/u_gpr_reg/regs[26] [12];
u_tinyriscv_core/u_gpr_reg/regs[26] [11];
u_tinyriscv_core/u_gpr_reg/regs[26] [10];
u_tinyriscv_core/u_gpr_reg/regs[26] [9];
u_tinyriscv_core/u_gpr_reg/regs[26] [8];
u_tinyriscv_core/u_gpr_reg/regs[26] [7];
u_tinyriscv_core/u_gpr_reg/regs[26] [6];
u_tinyriscv_core/u_gpr_reg/regs[26] [5];
u_tinyriscv_core/u_gpr_reg/regs[26] [4];
u_tinyriscv_core/u_gpr_reg/regs[26] [3];
u_tinyriscv_core/u_gpr_reg/regs[26] [2];
u_tinyriscv_core/u_gpr_reg/regs[26] [1];
u_tinyriscv_core/u_gpr_reg/regs[26] [0];
u_tinyriscv_core/u_gpr_reg/regs[27] [31];
u_tinyriscv_core/u_gpr_reg/regs[27] [30];
u_tinyriscv_core/u_gpr_reg/regs[27] [29];
u_tinyriscv_core/u_gpr_reg/regs[27] [28];
u_tinyriscv_core/u_gpr_reg/regs[27] [27];
u_tinyriscv_core/u_gpr_reg/regs[27] [26];
u_tinyriscv_core/u_gpr_reg/regs[27] [25];
u_tinyriscv_core/u_gpr_reg/regs[27] [24];
u_tinyriscv_core/u_gpr_reg/regs[27] [23];
u_tinyriscv_core/u_gpr_reg/regs[27] [22];
u_tinyriscv_core/u_gpr_reg/regs[27] [21];
u_tinyriscv_core/u_gpr_reg/regs[27] [20];
u_tinyriscv_core/u_gpr_reg/regs[27] [19];
u_tinyriscv_core/u_gpr_reg/regs[27] [18];
u_tinyriscv_core/u_gpr_reg/regs[27] [17];
u_tinyriscv_core/u_gpr_reg/regs[27] [16];
u_tinyriscv_core/u_gpr_reg/regs[27] [15];
u_tinyriscv_core/u_gpr_reg/regs[27] [14];
u_tinyriscv_core/u_gpr_reg/regs[27] [13];
u_tinyriscv_core/u_gpr_reg/regs[27] [12];
u_tinyriscv_core/u_gpr_reg/regs[27] [11];
u_tinyriscv_core/u_gpr_reg/regs[27] [10];
u_tinyriscv_core/u_gpr_reg/regs[27] [9];
u_tinyriscv_core/u_gpr_reg/regs[27] [8];
u_tinyriscv_core/u_gpr_reg/regs[27] [7];
u_tinyriscv_core/u_gpr_reg/regs[27] [6];
u_tinyriscv_core/u_gpr_reg/regs[27] [5];
u_tinyriscv_core/u_gpr_reg/regs[27] [4];
u_tinyriscv_core/u_gpr_reg/regs[27] [3];
u_tinyriscv_core/u_gpr_reg/regs[27] [2];
u_tinyriscv_core/u_gpr_reg/regs[27] [1];
u_tinyriscv_core/u_gpr_reg/regs[27] [0];
u_tinyriscv_core/u_gpr_reg/regs[28] [31];
u_tinyriscv_core/u_gpr_reg/regs[28] [30];
u_tinyriscv_core/u_gpr_reg/regs[28] [29];
u_tinyriscv_core/u_gpr_reg/regs[28] [28];
u_tinyriscv_core/u_gpr_reg/regs[28] [27];
u_tinyriscv_core/u_gpr_reg/regs[28] [26];
u_tinyriscv_core/u_gpr_reg/regs[28] [25];
u_tinyriscv_core/u_gpr_reg/regs[28] [24];
u_tinyriscv_core/u_gpr_reg/regs[28] [23];
u_tinyriscv_core/u_gpr_reg/regs[28] [22];
u_tinyriscv_core/u_gpr_reg/regs[28] [21];
u_tinyriscv_core/u_gpr_reg/regs[28] [20];
u_tinyriscv_core/u_gpr_reg/regs[28] [19];
u_tinyriscv_core/u_gpr_reg/regs[28] [18];
u_tinyriscv_core/u_gpr_reg/regs[28] [17];
u_tinyriscv_core/u_gpr_reg/regs[28] [16];
u_tinyriscv_core/u_gpr_reg/regs[28] [15];
u_tinyriscv_core/u_gpr_reg/regs[28] [14];
u_tinyriscv_core/u_gpr_reg/regs[28] [13];
u_tinyriscv_core/u_gpr_reg/regs[28] [12];
u_tinyriscv_core/u_gpr_reg/regs[28] [11];
u_tinyriscv_core/u_gpr_reg/regs[28] [10];
u_tinyriscv_core/u_gpr_reg/regs[28] [9];
u_tinyriscv_core/u_gpr_reg/regs[28] [8];
u_tinyriscv_core/u_gpr_reg/regs[28] [7];
u_tinyriscv_core/u_gpr_reg/regs[28] [6];
u_tinyriscv_core/u_gpr_reg/regs[28] [5];
u_tinyriscv_core/u_gpr_reg/regs[28] [4];
u_tinyriscv_core/u_gpr_reg/regs[28] [3];
u_tinyriscv_core/u_gpr_reg/regs[28] [2];
u_tinyriscv_core/u_gpr_reg/regs[28] [1];
u_tinyriscv_core/u_gpr_reg/regs[28] [0];
u_tinyriscv_core/u_gpr_reg/regs[29] [31];
u_tinyriscv_core/u_gpr_reg/regs[29] [30];
u_tinyriscv_core/u_gpr_reg/regs[29] [29];
u_tinyriscv_core/u_gpr_reg/regs[29] [28];
u_tinyriscv_core/u_gpr_reg/regs[29] [27];
u_tinyriscv_core/u_gpr_reg/regs[29] [26];
u_tinyriscv_core/u_gpr_reg/regs[29] [25];
u_tinyriscv_core/u_gpr_reg/regs[29] [24];
u_tinyriscv_core/u_gpr_reg/regs[29] [23];
u_tinyriscv_core/u_gpr_reg/regs[29] [22];
u_tinyriscv_core/u_gpr_reg/regs[29] [21];
u_tinyriscv_core/u_gpr_reg/regs[29] [20];
u_tinyriscv_core/u_gpr_reg/regs[29] [19];
u_tinyriscv_core/u_gpr_reg/regs[29] [18];
u_tinyriscv_core/u_gpr_reg/regs[29] [17];
u_tinyriscv_core/u_gpr_reg/regs[29] [16];
u_tinyriscv_core/u_gpr_reg/regs[29] [15];
u_tinyriscv_core/u_gpr_reg/regs[29] [14];
u_tinyriscv_core/u_gpr_reg/regs[29] [13];
u_tinyriscv_core/u_gpr_reg/regs[29] [12];
u_tinyriscv_core/u_gpr_reg/regs[29] [11];
u_tinyriscv_core/u_gpr_reg/regs[29] [10];
u_tinyriscv_core/u_gpr_reg/regs[29] [9];
u_tinyriscv_core/u_gpr_reg/regs[29] [8];
u_tinyriscv_core/u_gpr_reg/regs[29] [7];
u_tinyriscv_core/u_gpr_reg/regs[29] [6];
u_tinyriscv_core/u_gpr_reg/regs[29] [5];
u_tinyriscv_core/u_gpr_reg/regs[29] [4];
u_tinyriscv_core/u_gpr_reg/regs[29] [3];
u_tinyriscv_core/u_gpr_reg/regs[29] [2];
u_tinyriscv_core/u_gpr_reg/regs[29] [1];
u_tinyriscv_core/u_gpr_reg/regs[29] [0];
u_tinyriscv_core/u_gpr_reg/regs[30] [31];
u_tinyriscv_core/u_gpr_reg/regs[30] [30];
u_tinyriscv_core/u_gpr_reg/regs[30] [29];
u_tinyriscv_core/u_gpr_reg/regs[30] [28];
u_tinyriscv_core/u_gpr_reg/regs[30] [27];
u_tinyriscv_core/u_gpr_reg/regs[30] [26];
u_tinyriscv_core/u_gpr_reg/regs[30] [25];
u_tinyriscv_core/u_gpr_reg/regs[30] [24];
u_tinyriscv_core/u_gpr_reg/regs[30] [23];
u_tinyriscv_core/u_gpr_reg/regs[30] [22];
u_tinyriscv_core/u_gpr_reg/regs[30] [21];
u_tinyriscv_core/u_gpr_reg/regs[30] [20];
u_tinyriscv_core/u_gpr_reg/regs[30] [19];
u_tinyriscv_core/u_gpr_reg/regs[30] [18];
u_tinyriscv_core/u_gpr_reg/regs[30] [17];
u_tinyriscv_core/u_gpr_reg/regs[30] [16];
u_tinyriscv_core/u_gpr_reg/regs[30] [15];
u_tinyriscv_core/u_gpr_reg/regs[30] [14];
u_tinyriscv_core/u_gpr_reg/regs[30] [13];
u_tinyriscv_core/u_gpr_reg/regs[30] [12];
u_tinyriscv_core/u_gpr_reg/regs[30] [11];
u_tinyriscv_core/u_gpr_reg/regs[30] [10];
u_tinyriscv_core/u_gpr_reg/regs[30] [9];
u_tinyriscv_core/u_gpr_reg/regs[30] [8];
u_tinyriscv_core/u_gpr_reg/regs[30] [7];
u_tinyriscv_core/u_gpr_reg/regs[30] [6];
u_tinyriscv_core/u_gpr_reg/regs[30] [5];
u_tinyriscv_core/u_gpr_reg/regs[30] [4];
u_tinyriscv_core/u_gpr_reg/regs[30] [3];
u_tinyriscv_core/u_gpr_reg/regs[30] [2];
u_tinyriscv_core/u_gpr_reg/regs[30] [1];
u_tinyriscv_core/u_gpr_reg/regs[30] [0];
u_tinyriscv_core/u_gpr_reg/regs[31] [31];
u_tinyriscv_core/u_gpr_reg/regs[31] [30];
u_tinyriscv_core/u_gpr_reg/regs[31] [29];
u_tinyriscv_core/u_gpr_reg/regs[31] [28];
u_tinyriscv_core/u_gpr_reg/regs[31] [27];
u_tinyriscv_core/u_gpr_reg/regs[31] [26];
u_tinyriscv_core/u_gpr_reg/regs[31] [25];
u_tinyriscv_core/u_gpr_reg/regs[31] [24];
u_tinyriscv_core/u_gpr_reg/regs[31] [23];
u_tinyriscv_core/u_gpr_reg/regs[31] [22];
u_tinyriscv_core/u_gpr_reg/regs[31] [21];
u_tinyriscv_core/u_gpr_reg/regs[31] [20];
u_tinyriscv_core/u_gpr_reg/regs[31] [19];
u_tinyriscv_core/u_gpr_reg/regs[31] [18];
u_tinyriscv_core/u_gpr_reg/regs[31] [17];
u_tinyriscv_core/u_gpr_reg/regs[31] [16];
u_tinyriscv_core/u_gpr_reg/regs[31] [15];
u_tinyriscv_core/u_gpr_reg/regs[31] [14];
u_tinyriscv_core/u_gpr_reg/regs[31] [13];
u_tinyriscv_core/u_gpr_reg/regs[31] [12];
u_tinyriscv_core/u_gpr_reg/regs[31] [11];
u_tinyriscv_core/u_gpr_reg/regs[31] [10];
u_tinyriscv_core/u_gpr_reg/regs[31] [9];
u_tinyriscv_core/u_gpr_reg/regs[31] [8];
u_tinyriscv_core/u_gpr_reg/regs[31] [7];
u_tinyriscv_core/u_gpr_reg/regs[31] [6];
u_tinyriscv_core/u_gpr_reg/regs[31] [5];
u_tinyriscv_core/u_gpr_reg/regs[31] [4];
u_tinyriscv_core/u_gpr_reg/regs[31] [3];
u_tinyriscv_core/u_gpr_reg/regs[31] [2];
u_tinyriscv_core/u_gpr_reg/regs[31] [1];
u_tinyriscv_core/u_gpr_reg/regs[31] [0];
u_tinyriscv_core/u_gpr_reg/u_tinyriscv_core/u_gpr_reg/N252.co [2];
u_tinyriscv_core/u_gpr_reg/u_tinyriscv_core/u_gpr_reg/N259.co [2];
u_tinyriscv_core/u_gpr_reg/we [31];
u_tinyriscv_core/u_gpr_reg/we [30];
u_tinyriscv_core/u_gpr_reg/we [29];
u_tinyriscv_core/u_gpr_reg/we [28];
u_tinyriscv_core/u_gpr_reg/we [27];
u_tinyriscv_core/u_gpr_reg/we [26];
u_tinyriscv_core/u_gpr_reg/we [25];
u_tinyriscv_core/u_gpr_reg/we [24];
u_tinyriscv_core/u_gpr_reg/we [23];
u_tinyriscv_core/u_gpr_reg/we [22];
u_tinyriscv_core/u_gpr_reg/we [21];
u_tinyriscv_core/u_gpr_reg/we [20];
u_tinyriscv_core/u_gpr_reg/we [19];
u_tinyriscv_core/u_gpr_reg/we [18];
u_tinyriscv_core/u_gpr_reg/we [17];
u_tinyriscv_core/u_gpr_reg/we [16];
u_tinyriscv_core/u_gpr_reg/we [15];
u_tinyriscv_core/u_gpr_reg/we [14];
u_tinyriscv_core/u_gpr_reg/we [13];
u_tinyriscv_core/u_gpr_reg/we [12];
u_tinyriscv_core/u_gpr_reg/we [11];
u_tinyriscv_core/u_gpr_reg/we [10];
u_tinyriscv_core/u_gpr_reg/we [9];
u_tinyriscv_core/u_gpr_reg/we [8];
u_tinyriscv_core/u_gpr_reg/we [7];
u_tinyriscv_core/u_gpr_reg/we [6];
u_tinyriscv_core/u_gpr_reg/we [5];
u_tinyriscv_core/u_gpr_reg/we [4];
u_tinyriscv_core/u_gpr_reg/we [3];
u_tinyriscv_core/u_gpr_reg/we [2];
u_tinyriscv_core/u_gpr_reg/we [1];
u_tinyriscv_core/u_idu/N282 [4];
u_tinyriscv_core/u_idu/dec_alu_info_bus [3];
u_tinyriscv_core/u_idu/dec_bjp_info_bus [3];
u_tinyriscv_core/u_idu/dec_csr_info_bus [6];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [10];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [9];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [8];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [7];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [6];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [5];
u_tinyriscv_core/u_idu/dec_muldiv_info_bus [4];
u_tinyriscv_core/u_idu/dec_sys_info_bus [7];
u_tinyriscv_core/u_idu/dec_sys_info_bus [6];
u_tinyriscv_core/u_ifu/N13 [31];
u_tinyriscv_core/u_ifu/N13 [30];
u_tinyriscv_core/u_ifu/N13 [29];
u_tinyriscv_core/u_ifu/N13 [28];
u_tinyriscv_core/u_ifu/N13 [27];
u_tinyriscv_core/u_ifu/N13 [26];
u_tinyriscv_core/u_ifu/N13 [25];
u_tinyriscv_core/u_ifu/N13 [24];
u_tinyriscv_core/u_ifu/N13 [23];
u_tinyriscv_core/u_ifu/N13 [22];
u_tinyriscv_core/u_ifu/N13 [21];
u_tinyriscv_core/u_ifu/N13 [20];
u_tinyriscv_core/u_ifu/N13 [19];
u_tinyriscv_core/u_ifu/N13 [18];
u_tinyriscv_core/u_ifu/N13 [17];
u_tinyriscv_core/u_ifu/N13 [16];
u_tinyriscv_core/u_ifu/N13 [15];
u_tinyriscv_core/u_ifu/N13 [14];
u_tinyriscv_core/u_ifu/N13 [13];
u_tinyriscv_core/u_ifu/N13 [12];
u_tinyriscv_core/u_ifu/N13 [11];
u_tinyriscv_core/u_ifu/N13 [10];
u_tinyriscv_core/u_ifu/N13 [9];
u_tinyriscv_core/u_ifu/N13 [8];
u_tinyriscv_core/u_ifu/N13 [7];
u_tinyriscv_core/u_ifu/N13 [6];
u_tinyriscv_core/u_ifu/N13 [5];
u_tinyriscv_core/u_ifu/N13 [4];
u_tinyriscv_core/u_ifu/N13 [3];
u_tinyriscv_core/u_ifu/N13 [2];
u_tinyriscv_core/u_ifu/ibus_addr_o [27];
u_tinyriscv_core/u_ifu/ibus_addr_o [26];
u_tinyriscv_core/u_ifu/ibus_addr_o [25];
u_tinyriscv_core/u_ifu/ibus_addr_o [24];
u_tinyriscv_core/u_ifu/ibus_addr_o [23];
u_tinyriscv_core/u_ifu/ibus_addr_o [22];
u_tinyriscv_core/u_ifu/ibus_addr_o [21];
u_tinyriscv_core/u_ifu/ibus_addr_o [20];
u_tinyriscv_core/u_ifu/ibus_addr_o [19];
u_tinyriscv_core/u_ifu/ibus_addr_o [18];
u_tinyriscv_core/u_ifu/ibus_addr_o [17];
u_tinyriscv_core/u_ifu/ibus_addr_o [16];
u_tinyriscv_core/u_ifu/pc_prev [31];
u_tinyriscv_core/u_ifu/pc_prev [30];
u_tinyriscv_core/u_ifu/pc_prev [29];
u_tinyriscv_core/u_ifu/pc_prev [28];
u_tinyriscv_core/u_ifu/pc_prev [27];
u_tinyriscv_core/u_ifu/pc_prev [26];
u_tinyriscv_core/u_ifu/pc_prev [25];
u_tinyriscv_core/u_ifu/pc_prev [24];
u_tinyriscv_core/u_ifu/pc_prev [23];
u_tinyriscv_core/u_ifu/pc_prev [22];
u_tinyriscv_core/u_ifu/pc_prev [21];
u_tinyriscv_core/u_ifu/pc_prev [20];
u_tinyriscv_core/u_ifu/pc_prev [19];
u_tinyriscv_core/u_ifu/pc_prev [18];
u_tinyriscv_core/u_ifu/pc_prev [17];
u_tinyriscv_core/u_ifu/pc_prev [16];
u_tinyriscv_core/u_ifu/pc_prev [15];
u_tinyriscv_core/u_ifu/pc_prev [14];
u_tinyriscv_core/u_ifu/pc_prev [13];
u_tinyriscv_core/u_ifu/pc_prev [12];
u_tinyriscv_core/u_ifu/pc_prev [11];
u_tinyriscv_core/u_ifu/pc_prev [10];
u_tinyriscv_core/u_ifu/pc_prev [9];
u_tinyriscv_core/u_ifu/pc_prev [8];
u_tinyriscv_core/u_ifu/pc_prev [7];
u_tinyriscv_core/u_ifu/pc_prev [6];
u_tinyriscv_core/u_ifu/pc_prev [5];
u_tinyriscv_core/u_ifu/pc_prev [4];
u_tinyriscv_core/u_ifu/pc_prev [3];
u_tinyriscv_core/u_ifu/pc_prev [2];
u_tinyriscv_core/u_ifu/pc_prev [1];
u_tinyriscv_core/u_ifu/pc_prev [0];
uart_0/N68 [7];
uart_0/N68 [6];
uart_0/N68 [5];
uart_0/N68 [4];
uart_0/N68 [3];
uart_0/N68 [2];
uart_0/bit_cnt [3];
uart_0/bit_cnt [2];
uart_0/bit_cnt [1];
uart_0/bit_cnt [0];
uart_0/cycle_cnt [15];
uart_0/cycle_cnt [14];
uart_0/cycle_cnt [13];
uart_0/cycle_cnt [12];
uart_0/cycle_cnt [11];
uart_0/cycle_cnt [10];
uart_0/cycle_cnt [9];
uart_0/cycle_cnt [8];
uart_0/cycle_cnt [7];
uart_0/cycle_cnt [6];
uart_0/cycle_cnt [5];
uart_0/cycle_cnt [4];
uart_0/cycle_cnt [3];
uart_0/cycle_cnt [2];
uart_0/cycle_cnt [1];
uart_0/cycle_cnt [0];
uart_0/rx_clk_cnt [15];
uart_0/rx_clk_cnt [14];
uart_0/rx_clk_cnt [13];
uart_0/rx_clk_cnt [12];
uart_0/rx_clk_cnt [11];
uart_0/rx_clk_cnt [10];
uart_0/rx_clk_cnt [9];
uart_0/rx_clk_cnt [8];
uart_0/rx_clk_cnt [7];
uart_0/rx_clk_cnt [6];
uart_0/rx_clk_cnt [5];
uart_0/rx_clk_cnt [4];
uart_0/rx_clk_cnt [3];
uart_0/rx_clk_cnt [2];
uart_0/rx_clk_cnt [1];
uart_0/rx_clk_cnt [0];
uart_0/rx_clk_edge_cnt [3];
uart_0/rx_clk_edge_cnt [2];
uart_0/rx_clk_edge_cnt [1];
uart_0/rx_clk_edge_cnt [0];
uart_0/rx_data [7];
uart_0/rx_data [6];
uart_0/rx_data [5];
uart_0/rx_data [4];
uart_0/rx_data [3];
uart_0/rx_data [2];
uart_0/rx_data [1];
uart_0/rx_data [0];
uart_0/rx_div_cnt [15];
uart_0/rx_div_cnt [14];
uart_0/rx_div_cnt [13];
uart_0/rx_div_cnt [12];
uart_0/rx_div_cnt [11];
uart_0/rx_div_cnt [10];
uart_0/rx_div_cnt [9];
uart_0/rx_div_cnt [8];
uart_0/rx_div_cnt [7];
uart_0/rx_div_cnt [6];
uart_0/rx_div_cnt [5];
uart_0/rx_div_cnt [4];
uart_0/rx_div_cnt [3];
uart_0/rx_div_cnt [2];
uart_0/rx_div_cnt [1];
uart_0/rx_div_cnt [0];
uart_0/uart_0/N35.co [10];
uart_0/uart_0/N35.co [6];
uart_0/uart_0/N35.co [2];
uart_0/uart_0/N162.co [10];
uart_0/uart_0/N162.co [6];
uart_0/uart_0/N162.co [2];
uart_0/uart_baud [15];
uart_0/uart_baud [14];
uart_0/uart_baud [13];
uart_0/uart_baud [12];
uart_0/uart_baud [11];
uart_0/uart_baud [10];
uart_0/uart_baud [9];
uart_0/uart_baud [8];
uart_0/uart_baud [7];
uart_0/uart_baud [6];
uart_0/uart_baud [5];
uart_0/uart_baud [4];
uart_0/uart_baud [3];
uart_0/uart_baud [2];
uart_0/uart_baud [1];
uart_0/uart_baud [0];
uart_0/uart_ctrl [7];
uart_0/uart_ctrl [6];
uart_0/uart_ctrl [5];
uart_0/uart_ctrl [4];
uart_0/uart_ctrl [3];
uart_0/uart_ctrl [2];
uart_0/uart_ctrl [1];
uart_0/uart_ctrl [0];
uart_0/uart_rx [7];
uart_0/uart_rx [6];
uart_0/uart_rx [5];
uart_0/uart_rx [4];
uart_0/uart_rx [3];
uart_0/uart_rx [2];
uart_0/uart_rx [1];
uart_0/uart_rx [0];
uart_0/uart_status [1];
uart_0/uart_status [0];
uart_0/uart_tx [7];
uart_0/uart_tx [6];
uart_0/uart_tx [5];
uart_0/uart_tx [4];
uart_0/uart_tx [3];
uart_0/uart_tx [2];
uart_0/uart_tx [1];
uart_0/uart_tx [0];
nt_hard_wire_0;
nt_hard_wire_1;
nt_hard_wire_2;
nt_hard_wire_3;
nt_hard_wire_4;
nt_hard_wire_5;
nt_hard_wire_6;
nt_hard_wire_7;
nt_hard_wire_8;
_N7;
_N9;
_N10;
_N11;
_N12;
_N13;
_N14;
_N15;
_N16;
_N17;
_N18;
_N19;
_N20;
_N21;
_N22;
_N23;
_N24;
_N25;
_N26;
_N27;
_N28;
_N29;
_N30;
_N31;
_N32;
_N33;
_N34;
_N35;
_N36;
_N37;
_N38;
_N39;
_N40;
_N41;
_N42;
_N43;
_N44;
_N45;
_N46;
_N47;
_N48;
_N49;
_N50;
_N51;
_N52;
_N53;
_N54;
_N55;
_N56;
_N57;
_N58;
_N59;
_N60;
_N61;
_N62;
_N63;
_N64;
_N65;
_N66;
_N67;
_N68;
_N69;
_N70;
_N71;
_N72;
_N73;
_N74;
_N75;
_N76;
_N77;
_N78;
_N79;
_N80;
_N81;
_N82;
_N83;
_N84;
_N85;
_N86;
_N87;
_N88;
_N89;
_N90;
_N91;
_N92;
_N93;
_N94;
_N95;
_N96;
_N97;
_N98;
_N99;
_N100;
_N101;
_N102;
_N103;
_N104;
_N105;
_N106;
_N107;
_N108;
_N109;
_N110;
_N111;
_N112;
_N113;
_N114;
_N115;
_N116;
_N117;
_N118;
_N119;
_N120;
_N121;
_N122;
_N123;
_N124;
_N125;
_N126;
_N127;
_N128;
_N129;
_N130;
_N131;
_N132;
_N133;
_N134;
_N135;
_N136;
_N137;
_N138;
_N139;
_N140;
_N141;
_N142;
_N143;
_N144;
_N145;
_N146;
_N147;
_N148;
_N149;
_N150;
_N151;
_N152;
_N153;
_N154;
_N155;
_N156;
_N157;
_N158;
_N159;
_N160;
_N161;
_N162;
_N163;
_N164;
_N165;
_N166;
_N167;
_N168;
_N169;
_N170;
_N171;
_N172;
_N173;
_N174;
_N175;
_N176;
_N177;
_N178;
_N179;
_N180;
_N181;
_N182;
_N183;
_N184;
_N185;
_N186;
_N187;
_N188;
_N189;
_N190;
_N191;
_N192;
_N193;
_N194;
_N195;
_N196;
_N197;
_N198;
_N199;
_N200;
_N201;
_N202;
_N203;
_N204;
_N205;
_N206;
_N207;
_N208;
_N209;
_N210;
_N211;
_N212;
_N213;
_N214;
_N215;
_N216;
_N217;
_N218;
_N219;
_N220;
_N221;
_N222;
_N223;
_N224;
_N225;
_N226;
_N227;
_N228;
_N229;
_N230;
_N231;
_N232;
_N233;
_N234;
_N235;
_N236;
_N237;
_N238;
_N239;
_N240;
_N241;
_N242;
_N243;
_N244;
_N245;
_N246;
_N247;
_N248;
_N249;
_N250;
_N251;
_N252;
_N253;
_N254;
_N255;
_N256;
_N257;
_N258;
_N259;
_N260;
_N261;
_N262;
_N263;
_N264;
_N265;
_N266;
_N267;
_N268;
_N269;
_N270;
_N271;
_N272;
_N273;
_N274;
_N275;
_N276;
_N277;
_N278;
_N279;
_N280;
_N281;
_N282;
_N283;
_N284;
_N285;
_N286;
_N287;
_N288;
_N289;
_N290;
_N291;
_N292;
_N293;
_N294;
_N295;
_N296;
_N297;
_N298;
_N299;
_N300;
_N301;
_N302;
_N303;
_N304;
_N305;
_N306;
_N307;
_N308;
_N309;
_N310;
_N311;
_N312;
_N313;
_N314;
_N315;
_N316;
_N317;
_N318;
_N319;
_N320;
_N321;
_N322;
_N323;
_N324;
_N325;
_N326;
_N327;
_N328;
_N329;
_N330;
_N331;
_N332;
_N333;
_N334;
_N335;
_N336;
_N337;
_N338;
_N339;
_N340;
_N341;
_N342;
_N343;
_N344;
_N345;
_N346;
_N347;
_N348;
_N349;
_N350;
_N351;
_N352;
_N353;
_N354;
_N355;
_N356;
_N357;
_N358;
_N359;
_N360;
_N361;
_N362;
_N363;
_N364;
_N365;
_N366;
_N367;
_N368;
_N369;
_N370;
_N371;
_N372;
_N373;
_N374;
_N375;
_N376;
_N377;
_N378;
_N379;
_N380;
_N381;
_N382;
_N383;
_N384;
_N385;
_N386;
_N387;
_N388;
_N389;
_N390;
_N391;
_N392;
_N393;
_N394;
_N395;
_N396;
_N397;
_N398;
_N399;
_N400;
_N401;
_N402;
_N403;
_N404;
_N405;
_N406;
_N407;
_N408;
_N409;
_N410;
_N411;
_N412;
_N413;
_N414;
_N415;
_N416;
_N417;
_N418;
_N419;
_N420;
_N421;
_N422;
_N423;
_N424;
_N425;
_N426;
_N427;
_N428;
_N429;
_N430;
_N431;
_N432;
_N433;
_N434;
_N435;
_N436;
_N437;
_N438;
_N439;
_N440;
_N441;
_N442;
_N443;
_N444;
_N445;
_N446;
_N447;
_N448;
_N449;
_N450;
_N451;
_N452;
_N453;
_N454;
_N455;
_N456;
_N457;
_N458;
_N459;
_N460;
_N461;
_N462;
_N463;
_N464;
_N465;
_N466;
_N467;
_N468;
_N469;
_N470;
_N471;
_N472;
_N473;
_N474;
_N475;
_N476;
_N477;
_N478;
_N479;
_N480;
_N481;
_N482;
_N483;
_N484;
_N485;
_N486;
_N487;
_N488;
_N489;
_N490;
_N491;
_N492;
_N493;
_N494;
_N495;
_N496;
_N497;
_N498;
_N499;
_N500;
_N501;
_N502;
_N503;
_N504;
_N505;
_N506;
_N507;
_N508;
_N509;
_N510;
_N511;
_N512;
_N513;
_N514;
_N515;
_N516;
_N517;
_N518;
_N519;
_N520;
_N521;
_N522;
_N523;
_N524;
_N525;
_N526;
_N527;
_N528;
_N529;
_N530;
_N531;
_N532;
_N533;
_N534;
_N535;
_N536;
_N537;
_N538;
_N539;
_N540;
_N541;
_N542;
_N543;
_N544;
_N545;
_N546;
_N547;
_N548;
_N549;
_N550;
_N551;
_N552;
_N553;
_N554;
_N555;
_N556;
_N557;
_N558;
_N559;
_N560;
_N561;
_N562;
_N563;
_N564;
_N565;
_N566;
_N567;
_N568;
_N569;
_N570;
_N571;
_N572;
_N573;
_N574;
_N575;
_N576;
_N577;
_N578;
_N579;
_N580;
_N581;
_N582;
_N583;
_N584;
_N585;
_N586;
_N587;
_N588;
_N589;
_N590;
_N591;
_N592;
_N593;
_N594;
_N595;
_N596;
_N597;
_N598;
_N599;
_N600;
_N601;
_N602;
_N603;
_N604;
_N605;
_N606;
_N607;
_N608;
_N609;
_N610;
_N611;
_N612;
_N613;
_N614;
_N615;
_N616;
_N617;
_N618;
_N619;
_N620;
_N621;
_N622;
_N623;
_N624;
_N625;
_N626;
_N627;
_N628;
_N629;
_N630;
_N631;
_N632;
_N633;
_N634;
_N635;
_N636;
_N637;
_N638;
_N639;
_N640;
_N641;
_N642;
_N643;
_N644;
_N645;
_N646;
_N647;
_N648;
_N649;
_N650;
_N651;
_N652;
_N653;
_N654;
_N655;
_N656;
_N657;
_N658;
_N659;
_N660;
_N661;
_N662;
_N663;
_N664;
_N665;
_N666;
_N667;
_N668;
_N669;
_N670;
_N671;
_N672;
_N673;
_N674;
_N675;
_N676;
_N677;
_N678;
_N679;
_N680;
_N681;
_N682;
_N683;
_N684;
_N685;
_N686;
_N687;
_N688;
_N689;
_N690;
_N691;
_N692;
_N693;
_N694;
_N695;
_N696;
_N697;
_N698;
_N699;
_N700;
_N701;
_N702;
_N703;
_N704;
_N705;
_N706;
_N707;
_N708;
_N709;
_N710;
_N711;
_N712;
_N713;
_N714;
_N715;
_N716;
_N717;
_N718;
_N719;
_N720;
_N721;
_N722;
_N723;
_N724;
_N725;
_N726;
_N727;
_N728;
_N729;
_N730;

Clock
sys_clk;1000
jtag_TCK_Inferred;1001


