Information: Updating design information... (UID-85)
 
****************************************
Report : port
Design : SYS_TOP_dft
Version: K-2015.06
Date   : Sun Aug 25 07:15:37 2024
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
REF_CLK        in      0.0000   0.0000   --      --      --         
RST_N          in      0.0000   0.0000   --      --      --         
SE             in      0.0000   0.0000    1.50    0.18   --         
SI[0]          in      0.0000   0.0000    1.50    0.18   --         
SI[1]          in      0.0000   0.0000    1.50    0.18   --         
SI[2]          in      0.0000   0.0000    1.50    0.18   --         
SI[3]          in      0.0000   0.0000    1.50    0.18   --         
UART_CLK       in      0.0000   0.0000   --      --      --         
UART_RX_IN     in      0.0000   0.0000    1.50    0.18   --         
scan_clk       in      0.0000   0.0000   --      --      --         
scan_rst       in      0.0000   0.0000   --      --      --         
test_mode      in      0.0000   0.0000    1.50    0.18   --         
SO[0]          out     0.5000   0.0000   --      --      --         
SO[1]          out     0.5000   0.0000   --      --      --         
SO[2]          out     0.5000   0.0000   --      --      --         
SO[3]          out     0.5000   0.0000   --      --      --         
UART_TX_O      out     0.5000   0.0000   --      --      --         
framing_error  out     0.5000   0.0000   --      --      --         
parity_error   out     0.5000   0.0000   --      --      --         

1
