TimeQuest Timing Analyzer report for top_de1
Thu Dec 12 11:44:17 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen6mhz:inst1|count[2]'
 12. Slow Model Setup: 'clock_50mhz'
 13. Slow Model Hold: 'clock_50mhz'
 14. Slow Model Hold: 'gen6mhz:inst1|count[2]'
 15. Slow Model Minimum Pulse Width: 'clock_50mhz'
 16. Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'gen6mhz:inst1|count[2]'
 33. Fast Model Setup: 'clock_50mhz'
 34. Fast Model Hold: 'clock_50mhz'
 35. Fast Model Hold: 'gen6mhz:inst1|count[2]'
 36. Fast Model Minimum Pulse Width: 'clock_50mhz'
 37. Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de1                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clock_50mhz            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }            ;
; gen6mhz:inst1|count[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen6mhz:inst1|count[2] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                                          ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
; 80.41 MHz  ; 80.41 MHz       ; gen6mhz:inst1|count[2] ;                                                               ;
; 825.76 MHz ; 380.08 MHz      ; clock_50mhz            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; gen6mhz:inst1|count[2] ; -11.436 ; -1062.612     ;
; clock_50mhz            ; -0.211  ; -0.211        ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -2.677 ; -2.677        ;
; gen6mhz:inst1|count[2] ; 0.445  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.631 ; -5.297        ;
; gen6mhz:inst1|count[2] ; -0.611 ; -206.518      ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                         ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -11.436 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.475     ;
; -11.436 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.475     ;
; -11.434 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.468     ;
; -11.434 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.468     ;
; -11.363 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.403     ;
; -11.363 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.403     ;
; -11.361 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.396     ;
; -11.361 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.396     ;
; -11.258 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.298     ;
; -11.258 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.298     ;
; -11.256 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.291     ;
; -11.256 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.291     ;
; -11.210 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.250     ;
; -11.210 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.250     ;
; -11.208 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.243     ;
; -11.208 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.243     ;
; -11.171 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.210     ;
; -11.171 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.210     ;
; -11.169 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.203     ;
; -11.169 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.203     ;
; -11.150 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 12.188     ;
; -11.150 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 12.188     ;
; -11.150 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 12.188     ;
; -11.150 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 12.188     ;
; -11.150 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 12.188     ;
; -11.096 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.135     ;
; -11.096 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.135     ;
; -11.095 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.135     ;
; -11.095 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 12.135     ;
; -11.094 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.128     ;
; -11.094 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.128     ;
; -11.093 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.128     ;
; -11.093 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 12.128     ;
; -11.077 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.116     ;
; -11.077 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.116     ;
; -11.077 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.116     ;
; -11.077 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.116     ;
; -11.077 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.116     ;
; -11.055 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.094     ;
; -11.055 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.094     ;
; -11.053 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.087     ;
; -11.053 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.087     ;
; -11.007 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.046     ;
; -11.007 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.046     ;
; -11.005 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.039     ;
; -11.005 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 12.039     ;
; -10.972 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.011     ;
; -10.972 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.011     ;
; -10.972 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.011     ;
; -10.972 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.011     ;
; -10.972 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 12.011     ;
; -10.940 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.979     ;
; -10.940 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.979     ;
; -10.938 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.972     ;
; -10.938 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.972     ;
; -10.933 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.972     ;
; -10.933 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.972     ;
; -10.931 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.965     ;
; -10.931 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.965     ;
; -10.924 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.963     ;
; -10.924 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.963     ;
; -10.924 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.963     ;
; -10.924 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.963     ;
; -10.924 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.963     ;
; -10.915 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.953     ;
; -10.896 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.935     ;
; -10.896 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.935     ;
; -10.894 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.928     ;
; -10.894 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.928     ;
; -10.885 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.923     ;
; -10.885 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.923     ;
; -10.885 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.923     ;
; -10.885 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.923     ;
; -10.885 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.923     ;
; -10.880 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 11.913     ;
; -10.876 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.005     ; 11.909     ;
; -10.842 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.881     ;
; -10.811 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.850     ;
; -10.811 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.850     ;
; -10.810 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.848     ;
; -10.810 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.848     ;
; -10.810 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.848     ;
; -10.810 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.848     ;
; -10.810 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.848     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.843     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.843     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.848     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.848     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.848     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.848     ;
; -10.809 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.848     ;
; -10.807 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.841     ;
; -10.803 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 11.837     ;
; -10.769 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.807     ;
; -10.769 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.807     ;
; -10.769 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.807     ;
; -10.769 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.807     ;
; -10.769 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.807     ;
; -10.737 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 11.776     ;
; -10.721 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.000      ; 11.759     ;
+---------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                          ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -0.211 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 1.249      ;
; 0.119  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.919      ;
; 0.123  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.915      ;
; 0.307  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.731      ;
; 2.929  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 2.845      ; 0.731      ;
; 3.429  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 2.845      ; 0.731      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -2.677 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 2.845      ; 0.731      ;
; -2.177 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 2.845      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.629  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.915      ;
; 0.633  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.919      ;
; 0.963  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 1.249      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|spi:spi1|index[2]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|h[1]                      ; gpu:inst2|decoder:decoder1|h[1]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|h[3]                      ; gpu:inst2|decoder:decoder1|h[3]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|h[4]                      ; gpu:inst2|decoder:decoder1|h[4]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[1]                     ; gpu:inst2|decoder:decoder1|en[1]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|en[5]                     ; gpu:inst2|decoder:decoder1|en[5]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|decoder_claim             ; gpu:inst2|decoder:decoder1|decoder_claim             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; gpu:inst2|decoder:decoder1|asb                       ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.632 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.641 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.927      ;
; 0.803 ; gpu:inst2|spi:spi1|spi_rx_data[4]                    ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.089      ;
; 0.805 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|sclk_old                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.091      ;
; 0.861 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.147      ;
; 0.971 ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gpu:inst2|spi:spi1|spi_rx_data[7]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.978 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|spi:spi1|spi_rx_data[2]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.265      ;
; 0.981 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; gpu:inst2|spi:spi1|spi_rx_data[3]                    ; gpu:inst2|spi:spi1|spi_rx_data[4]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.268      ;
; 0.984 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; gpu:inst2|spi:spi1|spi_rx_data[0]                    ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.274      ;
; 0.990 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.276      ;
; 0.994 ; gpu:inst2|spi:spi1|sclk_old                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.280      ;
; 1.005 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.291      ;
; 1.012 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.300      ;
; 1.018 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.310      ;
; 1.025 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.313      ;
; 1.045 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.331      ;
; 1.051 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.337      ;
; 1.052 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.338      ;
; 1.054 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.340      ;
; 1.055 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.341      ;
; 1.060 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.346      ;
; 1.070 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.356      ;
; 1.078 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.364      ;
; 1.094 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.380      ;
; 1.096 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.382      ;
; 1.096 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.382      ;
; 1.142 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.428      ;
; 1.160 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.446      ;
; 1.208 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.494      ;
; 1.233 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.519      ;
; 1.259 ; gpu:inst2|decoder:decoder1|en[2]                     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.545      ;
; 1.267 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.553      ;
; 1.273 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.558      ;
; 1.275 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.560      ;
; 1.275 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.561      ;
; 1.276 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.561      ;
; 1.277 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.562      ;
; 1.278 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.563      ;
; 1.278 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[8]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 1.563      ;
; 1.291 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.577      ;
; 1.293 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.579      ;
; 1.299 ; gpu:inst2|spi:spi1|mosi_latched                      ; gpu:inst2|spi:spi1|spi_rx_data[0]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.005     ; 1.580      ;
; 1.300 ; gpu:inst2|spi:spi1|spi_rx_data[2]                    ; gpu:inst2|spi:spi1|spi_rx_data[3]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.005      ; 1.591      ;
; 1.312 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.598      ;
; 1.326 ; gpu:inst2|decoder:decoder1|h[2]                      ; gpu:inst2|decoder:decoder1|h[2]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.612      ;
; 1.350 ; gpu:inst2|decoder:decoder1|y[6]                      ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.014     ; 1.622      ;
; 1.354 ; gpu:inst2|spi:spi1|spi_data_available                ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; gpu:inst2|spi:spi1|spi_data_available                ; gpu:inst2|spi:spi1|sclk_old                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.640      ;
; 1.354 ; gpu:inst2|spi:spi1|spi_data_available                ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 1.640      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 4.628  ; 4.628  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 4.628  ; 4.628  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 4.483  ; 4.483  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 4.384  ; 4.384  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 4.514  ; 4.514  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 4.121  ; 4.121  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 4.246  ; 4.246  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 4.617  ; 4.617  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 4.752  ; 4.752  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 11.665 ; 11.665 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -3.873 ; -3.873 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -4.380 ; -4.380 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -4.235 ; -4.235 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -4.136 ; -4.136 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -4.266 ; -4.266 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -3.873 ; -3.873 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -3.998 ; -3.998 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -4.369 ; -4.369 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -4.504 ; -4.504 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -4.770 ; -4.770 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 16.533 ; 16.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 15.758 ; 15.758 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.972 ; 14.972 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 15.018 ; 15.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 16.185 ; 16.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 16.533 ; 16.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 16.469 ; 16.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 15.986 ; 15.986 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 15.728 ; 15.728 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 15.866 ; 15.866 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.717 ; 15.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 16.369 ; 16.369 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 15.993 ; 15.993 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 15.796 ; 15.796 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 15.219 ; 15.219 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.092 ; 15.092 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 15.540 ; 15.540 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 18.203 ; 18.203 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 17.863 ; 17.863 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 18.203 ; 18.203 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 17.313 ; 17.313 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 17.449 ; 17.449 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 17.338 ; 17.338 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 17.075 ; 17.075 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 16.759 ; 16.759 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 11.377 ; 11.377 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.792 ; 10.792 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 17.445 ; 17.445 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.715 ; 10.715 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.996  ; 9.996  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 10.921 ; 10.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 9.506  ; 9.506  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 10.378 ; 10.378 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.921 ; 10.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.767  ; 9.767  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.765  ; 9.765  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.881  ; 8.881  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 9.521  ; 9.521  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 10.313 ; 10.313 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 10.295 ; 10.295 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.915 ; 11.915 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.323  ; 9.323  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.449  ; 9.449  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.272  ; 9.272  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.260  ; 9.260  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.444  ; 9.444  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.384  ; 9.384  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.460  ; 9.460  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.461  ; 9.461  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.639  ; 9.639  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.747  ; 9.747  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.777  ; 9.777  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.771  ; 9.771  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.738  ; 9.738  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.733  ; 9.733  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 10.164 ; 10.164 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 10.389 ; 10.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 10.795 ; 10.795 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 10.309 ; 10.309 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 10.564 ; 10.564 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 10.624 ; 10.624 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 11.398 ; 11.398 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 11.395 ; 11.395 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 11.915 ; 11.915 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 11.900 ; 11.900 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 11.090 ; 11.090 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 11.087 ; 11.087 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 11.096 ; 11.096 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 11.841 ; 11.841 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.501 ; 12.501 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.501 ; 12.501 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.906 ; 11.906 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.841 ; 11.841 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.801 ; 11.801 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.536 ; 12.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.536 ; 12.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.214 ; 12.214 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 12.450 ; 12.450 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 12.465 ; 12.465 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 10.015 ; 10.015 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 12.803 ; 12.803 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.316 ; 12.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.620 ; 12.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 12.803 ; 12.803 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 12.773 ; 12.773 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.107 ; 10.107 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 6.733  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.419  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 8.458  ; 8.458  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 9.412  ; 9.412  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 9.184  ; 9.184  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 8.458  ; 8.458  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 8.592  ; 8.592  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 9.607  ; 9.607  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 10.806 ; 10.806 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 9.001  ; 9.001  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 9.498  ; 9.498  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 9.965  ; 9.965  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 10.778 ; 10.778 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 11.027 ; 11.027 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 10.389 ; 10.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 10.416 ; 10.416 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 9.613  ; 9.613  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 9.299  ; 9.299  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 9.331  ; 9.331  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 8.393  ; 8.393  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 9.211  ; 9.211  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 9.550  ; 9.550  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 8.659  ; 8.659  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 8.794  ; 8.794  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 8.393  ; 8.393  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 8.423  ; 8.423  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 11.617 ; 6.733  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 10.497 ; 10.497 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 9.223  ; 9.223  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 12.303 ; 7.419  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.715 ; 10.715 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.996  ; 9.996  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 8.881  ; 8.881  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 9.506  ; 9.506  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 10.378 ; 10.378 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.921 ; 10.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.767  ; 9.767  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.765  ; 9.765  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.881  ; 8.881  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 9.521  ; 9.521  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 10.313 ; 10.313 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 10.295 ; 10.295 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 8.559  ; 8.559  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.024  ; 9.024  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.148  ; 9.148  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 8.670  ; 8.670  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 8.559  ; 8.559  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.033  ; 9.033  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.008  ; 9.008  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.049  ; 9.049  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.082  ; 9.082  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.273  ; 9.273  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.419  ; 9.419  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.402  ; 9.402  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.409  ; 9.409  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.408  ; 9.408  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.401  ; 9.401  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 9.198  ; 9.198  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 9.439  ; 9.439  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 8.992  ; 8.992  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 9.237  ; 9.237  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 9.571  ; 9.571  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 9.440  ; 9.440  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 9.955  ; 9.955  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 9.989  ; 9.989  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 10.509 ; 10.509 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 10.493 ; 10.493 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 9.014  ; 9.014  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 9.014  ; 9.014  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 9.023  ; 9.023  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 9.766  ; 9.766  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 8.977  ; 8.977  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 9.572  ; 9.572  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 8.977  ; 8.977  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 9.202  ; 9.202  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 9.162  ; 9.162  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 9.524  ; 9.524  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 9.846  ; 9.846  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 9.524  ; 9.524  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 9.815  ; 9.815  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 9.830  ; 9.830  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 8.446  ; 8.446  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 9.623  ; 9.623  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 9.623  ; 9.623  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 9.927  ; 9.927  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 9.868  ; 9.868  ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 9.838  ; 9.838  ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 9.227  ; 9.227  ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 6.733  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.419  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.972 ;        ;        ; 11.972 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.932 ;        ;        ; 11.932 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.405 ;        ;        ; 12.405 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.810 ;        ;        ; 11.810 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.163 ;        ;        ; 12.163 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.178 ;        ;        ; 12.178 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.471 ;        ;        ; 12.471 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.149 ;        ;        ; 12.149 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.323 ;        ;        ; 12.323 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.293 ;        ;        ; 12.293 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.286 ;        ;        ; 12.286 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.590 ;        ;        ; 12.590 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; reset       ; RAMADDR[1]  ; 18.341 ; 18.341 ; 18.341 ; 18.341 ;
; reset       ; RAMADDR[2]  ; 18.341 ; 18.341 ; 18.341 ; 18.341 ;
; reset       ; RAMADDR[3]  ; 18.720 ; 18.720 ; 18.720 ; 18.720 ;
; reset       ; RAMADDR[4]  ; 18.709 ; 18.709 ; 18.709 ; 18.709 ;
; reset       ; RAMADDR[5]  ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; reset       ; RAMADDR[6]  ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; reset       ; RAMADDR[7]  ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; reset       ; RAMADDR[8]  ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; reset       ; RAMADDR[9]  ; 17.607 ; 17.882 ; 17.882 ; 17.607 ;
; reset       ; RAMADDR[10] ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; reset       ; RAMADDR[11] ; 17.151 ; 17.501 ; 17.501 ; 17.151 ;
; reset       ; RAMADDR[12] ; 16.881 ; 17.944 ; 17.944 ; 16.881 ;
; reset       ; RAMADDR[13] ; 16.871 ; 16.905 ; 16.905 ; 16.871 ;
; reset       ; RAMADDR[14] ; 16.588 ; 17.456 ; 17.456 ; 16.588 ;
; reset       ; RAMADDR[15] ; 16.301 ; 17.705 ; 17.705 ; 16.301 ;
; reset       ; RAMDATA[0]  ; 18.769 ; 18.797 ; 18.797 ; 18.769 ;
; reset       ; RAMDATA[1]  ; 19.109 ; 19.137 ; 19.137 ; 19.109 ;
; reset       ; RAMDATA[2]  ; 18.219 ; 18.247 ; 18.247 ; 18.219 ;
; reset       ; RAMDATA[3]  ; 18.355 ; 18.383 ; 18.383 ; 18.355 ;
; reset       ; RAMDATA[4]  ; 18.244 ; 18.272 ; 18.272 ; 18.244 ;
; reset       ; RAMDATA[5]  ; 17.981 ; 18.009 ; 18.009 ; 17.981 ;
; reset       ; RAMWE       ; 16.764 ; 18.476 ; 18.476 ; 16.764 ;
; reset       ; debug0      ;        ; 15.370 ; 15.370 ;        ;
; reset       ; debug1      ;        ; 14.390 ; 14.390 ;        ;
; reset       ; debug2      ; 17.450 ; 19.162 ; 19.162 ; 17.450 ;
; reset       ; debug4      ;        ; 9.303  ; 9.303  ;        ;
; reset       ; vga_b[0]    ; 13.293 ;        ;        ; 13.293 ;
; reset       ; vga_b[1]    ; 12.698 ;        ;        ; 12.698 ;
; reset       ; vga_b[2]    ; 12.370 ;        ;        ; 12.370 ;
; reset       ; vga_b[3]    ; 12.330 ;        ;        ; 12.330 ;
; reset       ; vga_g[0]    ; 13.804 ;        ;        ; 13.804 ;
; reset       ; vga_g[1]    ; 13.482 ;        ;        ; 13.482 ;
; reset       ; vga_g[2]    ; 12.994 ;        ;        ; 12.994 ;
; reset       ; vga_g[3]    ; 13.009 ;        ;        ; 13.009 ;
; reset       ; vga_hsync   ;        ; 13.613 ; 13.613 ;        ;
; reset       ; vga_r[0]    ; 13.583 ;        ;        ; 13.583 ;
; reset       ; vga_r[1]    ; 13.887 ;        ;        ; 13.887 ;
; reset       ; vga_r[2]    ; 13.594 ;        ;        ; 13.594 ;
; reset       ; vga_r[3]    ; 13.564 ;        ;        ; 13.564 ;
; reset       ; vga_vsync   ;        ; 14.100 ; 14.100 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.972 ;        ;        ; 11.972 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.932 ;        ;        ; 11.932 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.405 ;        ;        ; 12.405 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.810 ;        ;        ; 11.810 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.163 ;        ;        ; 12.163 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.178 ;        ;        ; 12.178 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.471 ;        ;        ; 12.471 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.149 ;        ;        ; 12.149 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.323 ;        ;        ; 12.323 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.293 ;        ;        ; 12.293 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.286 ;        ;        ; 12.286 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.590 ;        ;        ; 12.590 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 15.853 ; 16.265 ; 16.265 ; 15.853 ;
; reset       ; RAMADDR[1]  ; 15.452 ; 15.155 ; 15.155 ; 15.452 ;
; reset       ; RAMADDR[2]  ; 15.059 ; 15.313 ; 15.313 ; 15.059 ;
; reset       ; RAMADDR[3]  ; 15.906 ; 15.923 ; 15.923 ; 15.906 ;
; reset       ; RAMADDR[4]  ; 15.869 ; 16.065 ; 16.065 ; 15.869 ;
; reset       ; RAMADDR[5]  ; 15.940 ; 15.940 ; 15.940 ; 15.940 ;
; reset       ; RAMADDR[6]  ; 15.596 ; 15.596 ; 15.596 ; 15.596 ;
; reset       ; RAMADDR[7]  ; 15.590 ; 15.590 ; 15.590 ; 15.590 ;
; reset       ; RAMADDR[8]  ; 15.600 ; 14.932 ; 14.932 ; 15.600 ;
; reset       ; RAMADDR[9]  ; 15.205 ; 15.205 ; 15.205 ; 15.205 ;
; reset       ; RAMADDR[10] ; 15.653 ; 15.653 ; 15.653 ; 15.653 ;
; reset       ; RAMADDR[11] ; 14.749 ; 14.749 ; 14.749 ; 14.749 ;
; reset       ; RAMADDR[12] ; 14.479 ; 14.479 ; 14.479 ; 14.479 ;
; reset       ; RAMADDR[13] ; 14.469 ; 14.469 ; 14.469 ; 14.469 ;
; reset       ; RAMADDR[14] ; 14.186 ; 14.186 ; 14.186 ; 14.186 ;
; reset       ; RAMADDR[15] ; 13.899 ; 13.899 ; 13.899 ; 13.899 ;
; reset       ; RAMDATA[0]  ; 16.403 ; 16.403 ; 16.403 ; 16.403 ;
; reset       ; RAMDATA[1]  ; 16.401 ; 16.401 ; 16.401 ; 16.401 ;
; reset       ; RAMDATA[2]  ; 16.224 ; 16.224 ; 16.224 ; 16.224 ;
; reset       ; RAMDATA[3]  ; 16.228 ; 16.228 ; 16.228 ; 16.228 ;
; reset       ; RAMDATA[4]  ; 15.316 ; 15.316 ; 15.316 ; 15.316 ;
; reset       ; RAMDATA[5]  ; 15.067 ; 15.067 ; 15.067 ; 15.067 ;
; reset       ; RAMWE       ; 16.244 ; 17.266 ; 17.266 ; 16.244 ;
; reset       ; debug0      ;        ; 15.370 ; 15.370 ;        ;
; reset       ; debug1      ;        ; 14.390 ; 14.390 ;        ;
; reset       ; debug2      ; 16.930 ; 17.952 ; 17.952 ; 16.930 ;
; reset       ; debug4      ;        ; 9.303  ; 9.303  ;        ;
; reset       ; vga_b[0]    ; 13.293 ;        ;        ; 13.293 ;
; reset       ; vga_b[1]    ; 12.698 ;        ;        ; 12.698 ;
; reset       ; vga_b[2]    ; 12.370 ;        ;        ; 12.370 ;
; reset       ; vga_b[3]    ; 12.330 ;        ;        ; 12.330 ;
; reset       ; vga_g[0]    ; 13.804 ;        ;        ; 13.804 ;
; reset       ; vga_g[1]    ; 13.482 ;        ;        ; 13.482 ;
; reset       ; vga_g[2]    ; 12.994 ;        ;        ; 12.994 ;
; reset       ; vga_g[3]    ; 13.009 ;        ;        ; 13.009 ;
; reset       ; vga_hsync   ;        ; 13.613 ; 13.613 ;        ;
; reset       ; vga_r[0]    ; 13.583 ;        ;        ; 13.583 ;
; reset       ; vga_r[1]    ; 13.887 ;        ;        ; 13.887 ;
; reset       ; vga_r[2]    ; 13.594 ;        ;        ; 13.594 ;
; reset       ; vga_r[3]    ; 13.564 ;        ;        ; 13.564 ;
; reset       ; vga_vsync   ;        ; 14.100 ; 14.100 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.367 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.756 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.407 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.407 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.786 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.775 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.408 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.064 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.058 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.068 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 16.673 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 17.121 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 16.217 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 15.947 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 15.937 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 15.654 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.367 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 15.740 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 17.076 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 17.074 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 16.897 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 16.901 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 15.989 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 15.740 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+------------------------+--------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise   ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+--------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 10.125 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 12.514 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 12.165 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 12.165 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 12.544 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 12.533 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 12.166 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 11.822 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.816 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.826 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.431 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.879 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 10.975 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 10.705 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 10.695 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 10.412 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 10.125 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 10.008 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 11.344 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 11.342 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 11.165 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 11.169 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 10.257 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.008 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+--------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 15.367    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 17.756    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 17.407    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 17.407    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 17.786    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 17.775    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 17.408    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 17.064    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 17.058    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 17.068    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 16.673    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 17.121    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 16.217    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 15.947    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 15.937    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 15.654    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 15.367    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 15.740    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 17.076    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 17.074    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 16.897    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 16.901    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 15.989    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 15.740    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 10.125    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 12.514    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 12.165    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 12.165    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 12.544    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 12.533    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 12.166    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 11.822    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 11.816    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 11.826    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 11.431    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 11.879    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 10.975    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 10.705    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 10.695    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 10.412    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 10.125    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 10.008    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 11.344    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 11.342    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 11.165    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 11.169    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 10.257    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 10.008    ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; gen6mhz:inst1|count[2] ; -3.570 ; -300.766      ;
; clock_50mhz            ; 0.523  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.709 ; -1.709        ;
; gen6mhz:inst1|count[2] ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clock_50mhz            ; -1.380 ; -4.380        ;
; gen6mhz:inst1|count[2] ; -0.500 ; -169.000      ;
+------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen6mhz:inst1|count[2]'                                                                                                                                        ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.570 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.598      ;
; -3.570 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.598      ;
; -3.565 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.598      ;
; -3.565 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.598      ;
; -3.539 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.568      ;
; -3.539 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.568      ;
; -3.534 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.568      ;
; -3.534 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.568      ;
; -3.498 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.527      ;
; -3.498 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.527      ;
; -3.493 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.527      ;
; -3.493 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.527      ;
; -3.477 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.505      ;
; -3.477 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.505      ;
; -3.472 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.501      ;
; -3.472 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.501      ;
; -3.472 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.505      ;
; -3.472 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.505      ;
; -3.467 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.501      ;
; -3.467 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.501      ;
; -3.456 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.489      ;
; -3.456 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.489      ;
; -3.456 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.489      ;
; -3.456 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.489      ;
; -3.456 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.489      ;
; -3.445 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.473      ;
; -3.445 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.473      ;
; -3.440 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.473      ;
; -3.440 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.473      ;
; -3.427 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.456      ;
; -3.427 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.003     ; 4.456      ;
; -3.425 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.459      ;
; -3.425 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.459      ;
; -3.425 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.459      ;
; -3.425 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.459      ;
; -3.425 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.459      ;
; -3.423 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.451      ;
; -3.423 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.451      ;
; -3.422 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.456      ;
; -3.422 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.456      ;
; -3.418 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.451      ;
; -3.418 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.451      ;
; -3.391 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.419      ;
; -3.391 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.419      ;
; -3.386 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.419      ;
; -3.386 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.419      ;
; -3.384 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.418      ;
; -3.384 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.418      ;
; -3.384 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.418      ;
; -3.384 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.418      ;
; -3.384 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.418      ;
; -3.374 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.402      ;
; -3.374 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.402      ;
; -3.372 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.405      ;
; -3.369 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.402      ;
; -3.369 ; gpu:inst2|decoder:decoder1|y[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.402      ;
; -3.363 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.396      ;
; -3.363 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.396      ;
; -3.363 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.396      ;
; -3.363 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.396      ;
; -3.363 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.396      ;
; -3.362 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.390      ;
; -3.362 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.390      ;
; -3.358 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.392      ;
; -3.358 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.392      ;
; -3.358 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.392      ;
; -3.358 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.392      ;
; -3.358 ; gpu:inst2|decoder:decoder1|h[3] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.392      ;
; -3.357 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.390      ;
; -3.357 ; gpu:inst2|decoder:decoder1|h[6] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.390      ;
; -3.353 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.381      ;
; -3.353 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.381      ;
; -3.348 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.381      ;
; -3.348 ; gpu:inst2|decoder:decoder1|y[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.381      ;
; -3.341 ; gpu:inst2|decoder:decoder1|h[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.375      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.364      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.364      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.364      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.364      ;
; -3.331 ; gpu:inst2|decoder:decoder1|y[1] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.364      ;
; -3.317 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[3] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.345      ;
; -3.317 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[4] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.345      ;
; -3.313 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.347      ;
; -3.313 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.347      ;
; -3.313 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.347      ;
; -3.313 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.347      ;
; -3.313 ; gpu:inst2|decoder:decoder1|h[4] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.347      ;
; -3.312 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[5] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.345      ;
; -3.312 ; gpu:inst2|decoder:decoder1|h[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[7] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.345      ;
; -3.309 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.342      ;
; -3.309 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.342      ;
; -3.309 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.342      ;
; -3.309 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[8] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.342      ;
; -3.309 ; gpu:inst2|decoder:decoder1|y[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[9] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.342      ;
; -3.300 ; gpu:inst2|decoder:decoder1|h[2] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.002      ; 4.334      ;
; -3.279 ; gpu:inst2|decoder:decoder1|h[0] ; gpu:inst2|draw:draw1|draw_line:line1|err[6] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.312      ;
; -3.277 ; gpu:inst2|decoder:decoder1|y[0] ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; -0.004     ; 4.305      ;
; -3.277 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.310      ;
; -3.277 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.310      ;
; -3.277 ; gpu:inst2|decoder:decoder1|y[5] ; gpu:inst2|draw:draw1|draw_line:line1|err[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 1.000        ; 0.001      ; 4.310      ;
+--------+---------------------------------+---------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                         ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.523 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.509      ;
; 0.630 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.402      ;
; 0.635 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 1.000        ; 0.000      ; 0.367      ;
; 2.089 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.500        ; 1.783      ; 0.367      ;
; 2.589 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 1.000        ; 1.783      ; 0.367      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                           ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; -1.709 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; 0.000        ; 1.783      ; 0.367      ;
; -1.209 ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; clock_50mhz ; -0.500       ; 1.783      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[0] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.397      ;
; 0.250  ; gen6mhz:inst1|count[0] ; gen6mhz:inst1|count[1] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.402      ;
; 0.357  ; gen6mhz:inst1|count[1] ; gen6mhz:inst1|count[2] ; clock_50mhz            ; clock_50mhz ; 0.000        ; 0.000      ; 0.509      ;
+--------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen6mhz:inst1|count[2]'                                                                                                                                                                      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|spi:spi1|index[2]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gpu:inst2|draw:draw1|draw_rect:rect1|started         ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|h[1]                      ; gpu:inst2|decoder:decoder1|h[1]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|h[3]                      ; gpu:inst2|decoder:decoder1|h[3]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|h[4]                      ; gpu:inst2|decoder:decoder1|h[4]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[1]                     ; gpu:inst2|decoder:decoder1|en[1]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gpu:inst2|draw:draw1|draw_line:line1|cx[7]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|en[5]                     ; gpu:inst2|decoder:decoder1|en[5]                     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gpu:inst2|draw:draw1|draw_sprite:sprite1|started     ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gpu:inst2|decoder:decoder1|packet_num[2]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|decoder_claim             ; gpu:inst2|decoder:decoder1|decoder_claim             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; gpu:inst2|decoder:decoder1|asb                       ; gpu:inst2|decoder:decoder1|asb                       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.402      ;
; 0.336 ; gpu:inst2|spi:spi1|spi_rx_data[4]                    ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|sclk_old                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.490      ;
; 0.343 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[6]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.495      ;
; 0.357 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; gpu:inst2|spi:spi1|spi_rx_data[5]                    ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[7]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; gpu:inst2|spi:spi1|spi_rx_data[6]                    ; gpu:inst2|spi:spi1|spi_rx_data[7]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; gpu:inst2|spi:spi1|spi_rx_data[3]                    ; gpu:inst2|spi:spi1|spi_rx_data[4]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gpu:inst2|spi:spi1|spi_rx_data[2]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; gpu:inst2|spi:spi1|index[1]                          ; gpu:inst2|spi:spi1|spi_data_available                ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; gpu:inst2|spi:spi1|spi_rx_data[0]                    ; gpu:inst2|spi:spi1|spi_rx_data[1]                    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; gpu:inst2|spi:spi1|sclk_old                          ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; gpu:inst2|draw:draw1|draw_rect:rect1|almost_done     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[0]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; gpu:inst2|decoder:decoder1|packet_num[0]             ; gpu:inst2|decoder:decoder1|packet_num[1]             ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[6]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[0]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.535      ;
; 0.385 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.540      ;
; 0.390 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[3]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gpu:inst2|vgacontroller:vgacontroller1|h_count[1]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.543      ;
; 0.393 ; gpu:inst2|spi:spi1|sclk_latched                      ; gpu:inst2|spi:spi1|index[0]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.545      ;
; 0.401 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[1]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.556      ;
; 0.408 ; gpu:inst2|spi:spi1|index[0]                          ; gpu:inst2|spi:spi1|index[2]                          ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.560      ;
; 0.409 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[3]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.561      ;
; 0.416 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[1]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.570      ;
; 0.420 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.572      ;
; 0.430 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.582      ;
; 0.441 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[1] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.593      ;
; 0.457 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[4]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.463 ; gpu:inst2|draw:draw1|draw_line:line1|setup           ; gpu:inst2|draw:draw1|draw_line:line1|cy[0]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.615      ;
; 0.469 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[0] ; gpu:inst2|draw:draw1|draw_sprite:sprite1|dcounter[2] ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.621      ;
; 0.477 ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]           ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[2]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.629      ;
; 0.481 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[4]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.632      ;
; 0.481 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[2]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.632      ;
; 0.482 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[6]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.633      ;
; 0.483 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[7]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.634      ;
; 0.484 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[5]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.635      ;
; 0.484 ; gpu:inst2|vgacontroller:vgacontroller1|v_count[9]    ; gpu:inst2|vgacontroller:vgacontroller1|v_count[8]    ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; -0.001     ; 0.635      ;
; 0.486 ; gpu:inst2|decoder:decoder1|h[2]                      ; gpu:inst2|decoder:decoder1|h[2]                      ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.638      ;
; 0.489 ; gpu:inst2|decoder:decoder1|en[2]                     ; gpu:inst2|draw:draw1|draw_rect:rect1|cx[5]           ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.641      ;
; 0.495 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[2]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cy[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[0]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[1]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[4]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[5]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[3]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[2]       ; gpu:inst2|draw:draw1|draw_sprite:sprite1|cx[3]       ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[4]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[5]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[0]  ; gpu:inst2|draw:draw1|draw_sprite:sprite1|counter[1]  ; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 0.000        ; 0.000      ; 0.661      ;
+-------+------------------------------------------------------+------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen6mhz:inst1|count[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[2]|clk           ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen6mhz:inst1|count[2]'                                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|asb            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|color[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|decoder_claim  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|en[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|h[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|id[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|instruction[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|int_ready      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|packet_num[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|w[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen6mhz:inst1|count[2] ; Rise       ; gpu:inst2|decoder:decoder1|x[4]           ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-------------+------------------------+-------+-------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+-------+-------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 2.236 ; 2.236 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 2.236 ; 2.236 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 2.157 ; 2.157 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 2.085 ; 2.085 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 2.145 ; 2.145 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 1.935 ; 1.935 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 2.096 ; 2.096 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 2.255 ; 2.255 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 2.261 ; 2.261 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 5.009 ; 5.009 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -1.815 ; -1.815 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -2.116 ; -2.116 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -2.037 ; -2.037 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -1.965 ; -1.965 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -2.025 ; -2.025 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -1.815 ; -1.815 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -1.976 ; -1.976 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -2.135 ; -2.135 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -2.141 ; -2.141 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -2.317 ; -2.317 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 7.208 ; 7.208 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 6.959 ; 6.959 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 6.722 ; 6.722 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 6.674 ; 6.674 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 7.157 ; 7.157 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 7.200 ; 7.200 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 7.189 ; 7.189 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 7.072 ; 7.072 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 7.001 ; 7.001 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 7.052 ; 7.052 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 6.981 ; 6.981 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 7.208 ; 7.208 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 7.052 ; 7.052 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 7.013 ; 7.013 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 6.779 ; 6.779 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 6.727 ; 6.727 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 6.921 ; 6.921 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 7.888 ; 7.888 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 7.796 ; 7.796 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 7.888 ; 7.888 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 7.523 ; 7.523 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 7.612 ; 7.612 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 7.516 ; 7.516 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 7.457 ; 7.457 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 7.287 ; 7.287 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 5.274 ; 5.274 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 5.148 ; 5.148 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.574 ; 7.574 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 5.196 ; 5.196 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.997 ; 4.997 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 5.296 ; 5.296 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.663 ; 4.663 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.951 ; 4.951 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 5.296 ; 5.296 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.774 ; 4.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.839 ; 4.839 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.492 ; 4.492 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.757 ; 4.757 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 5.035 ; 5.035 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.986 ; 4.986 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 5.652 ; 5.652 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.483 ; 4.483 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.570 ; 4.570 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.522 ; 4.522 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.497 ; 4.497 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.576 ; 4.576 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.555 ; 4.555 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.580 ; 4.580 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.589 ; 4.589 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.643 ; 4.643 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.672 ; 4.672 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.689 ; 4.689 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.693 ; 4.693 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.691 ; 4.691 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.689 ; 4.689 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.841 ; 4.841 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.937 ; 4.937 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 5.076 ; 5.076 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.927 ; 4.927 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.990 ; 4.990 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 5.006 ; 5.006 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 5.287 ; 5.287 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 5.389 ; 5.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.652 ; 5.652 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.649 ; 5.649 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 5.247 ; 5.247 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 5.207 ; 5.207 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 5.258 ; 5.258 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 5.531 ; 5.531 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 5.774 ; 5.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 5.774 ; 5.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 5.535 ; 5.535 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 5.516 ; 5.516 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 5.476 ; 5.476 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 5.817 ; 5.817 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 5.817 ; 5.817 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 5.680 ; 5.680 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 5.754 ; 5.754 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 5.766 ; 5.766 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.855 ; 4.855 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 5.895 ; 5.895 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 5.744 ; 5.744 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 5.863 ; 5.863 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 5.895 ; 5.895 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 5.865 ; 5.865 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.842 ; 4.842 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.943 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.230 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.220 ; 4.220 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.641 ; 4.641 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.586 ; 4.586 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.220 ; 4.220 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.335 ; 4.335 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.611 ; 4.611 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 5.056 ; 5.056 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.471 ; 4.471 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.658 ; 4.658 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.820 ; 4.820 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 5.098 ; 5.098 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 5.246 ; 5.246 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.992 ; 4.992 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 5.001 ; 5.001 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.708 ; 4.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.578 ; 4.578 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 4.261 ; 4.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.630 ; 4.630 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.721 ; 4.721 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 4.444 ; 4.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.261 ; 4.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.291 ; 4.291 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.357 ; 2.943 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.997 ; 4.997 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.576 ; 4.576 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.644 ; 3.230 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 5.196 ; 5.196 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.997 ; 4.997 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.492 ; 4.492 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.663 ; 4.663 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.951 ; 4.951 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 5.296 ; 5.296 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.774 ; 4.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.839 ; 4.839 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.492 ; 4.492 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.757 ; 4.757 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 5.035 ; 5.035 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.986 ; 4.986 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.244 ; 4.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.364 ; 4.364 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.451 ; 4.451 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.268 ; 4.268 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.244 ; 4.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.413 ; 4.413 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.401 ; 4.401 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.420 ; 4.420 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.456 ; 4.456 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.520 ; 4.520 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.561 ; 4.561 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.559 ; 4.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.569 ; 4.569 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.570 ; 4.570 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.571 ; 4.571 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.508 ; 4.508 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.591 ; 4.591 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.455 ; 4.455 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.530 ; 4.530 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.642 ; 4.642 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.819 ; 4.819 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.759 ; 4.759 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.024 ; 5.024 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.020 ; 5.020 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.426 ; 4.426 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.394 ; 4.394 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.444 ; 4.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.710 ; 4.710 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.708 ; 4.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.595 ; 4.595 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.555 ; 4.555 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.674 ; 4.674 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.811 ; 4.811 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.674 ; 4.674 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.837 ; 4.837 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.283 ; 4.283 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.736 ; 4.736 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.736 ; 4.736 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.855 ; 4.855 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.827 ; 4.827 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.797 ; 4.797 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.565 ; 4.565 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.943 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.230 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.009 ;       ;       ; 6.009 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.969 ;       ;       ; 5.969 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.955 ;       ;       ; 5.955 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.080 ;       ;       ; 6.080 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.092 ;       ;       ; 6.092 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.208 ;       ;       ; 6.208 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.071 ;       ;       ; 6.071 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.148 ;       ;       ; 6.148 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.118 ;       ;       ; 6.118 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.266 ;       ;       ; 6.266 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 8.576 ; 8.576 ; 8.576 ; 8.576 ;
; reset       ; RAMADDR[1]  ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; reset       ; RAMADDR[2]  ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; reset       ; RAMADDR[3]  ; 8.606 ; 8.606 ; 8.606 ; 8.606 ;
; reset       ; RAMADDR[4]  ; 8.597 ; 8.597 ; 8.597 ; 8.597 ;
; reset       ; RAMADDR[5]  ; 8.444 ; 8.444 ; 8.444 ; 8.444 ;
; reset       ; RAMADDR[6]  ; 8.311 ; 8.311 ; 8.311 ; 8.311 ;
; reset       ; RAMADDR[7]  ; 8.305 ; 8.335 ; 8.335 ; 8.305 ;
; reset       ; RAMADDR[8]  ; 8.315 ; 8.315 ; 8.315 ; 8.315 ;
; reset       ; RAMADDR[9]  ; 8.145 ; 8.372 ; 8.372 ; 8.145 ;
; reset       ; RAMADDR[10] ; 8.393 ; 8.393 ; 8.393 ; 8.393 ;
; reset       ; RAMADDR[11] ; 8.039 ; 8.154 ; 8.154 ; 8.039 ;
; reset       ; RAMADDR[12] ; 7.941 ; 8.347 ; 8.347 ; 7.941 ;
; reset       ; RAMADDR[13] ; 7.931 ; 7.933 ; 7.933 ; 7.931 ;
; reset       ; RAMADDR[14] ; 7.824 ; 8.134 ; 8.134 ; 7.824 ;
; reset       ; RAMADDR[15] ; 7.715 ; 8.312 ; 8.312 ; 7.715 ;
; reset       ; RAMDATA[0]  ; 8.683 ; 8.707 ; 8.707 ; 8.683 ;
; reset       ; RAMDATA[1]  ; 8.775 ; 8.799 ; 8.799 ; 8.775 ;
; reset       ; RAMDATA[2]  ; 8.410 ; 8.434 ; 8.434 ; 8.410 ;
; reset       ; RAMDATA[3]  ; 8.499 ; 8.523 ; 8.523 ; 8.499 ;
; reset       ; RAMDATA[4]  ; 8.403 ; 8.427 ; 8.427 ; 8.403 ;
; reset       ; RAMDATA[5]  ; 8.344 ; 8.368 ; 8.368 ; 8.344 ;
; reset       ; RAMWE       ; 7.832 ; 8.497 ; 8.497 ; 7.832 ;
; reset       ; debug0      ;       ; 7.306 ; 7.306 ;       ;
; reset       ; debug1      ;       ; 6.997 ; 6.997 ;       ;
; reset       ; debug2      ; 8.119 ; 8.784 ; 8.784 ; 8.119 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.631 ;       ;       ; 6.631 ;
; reset       ; vga_b[1]    ; 6.392 ;       ;       ; 6.392 ;
; reset       ; vga_b[2]    ; 6.275 ;       ;       ; 6.275 ;
; reset       ; vga_b[3]    ; 6.235 ;       ;       ; 6.235 ;
; reset       ; vga_g[0]    ; 6.792 ;       ;       ; 6.792 ;
; reset       ; vga_g[1]    ; 6.655 ;       ;       ; 6.655 ;
; reset       ; vga_g[2]    ; 6.526 ;       ;       ; 6.526 ;
; reset       ; vga_g[3]    ; 6.538 ;       ;       ; 6.538 ;
; reset       ; vga_hsync   ;       ; 6.704 ; 6.704 ;       ;
; reset       ; vga_r[0]    ; 6.719 ;       ;       ; 6.719 ;
; reset       ; vga_r[1]    ; 6.838 ;       ;       ; 6.838 ;
; reset       ; vga_r[2]    ; 6.753 ;       ;       ; 6.753 ;
; reset       ; vga_r[3]    ; 6.723 ;       ;       ; 6.723 ;
; reset       ; vga_vsync   ;       ; 6.874 ; 6.874 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.009 ;       ;       ; 6.009 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.969 ;       ;       ; 5.969 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.955 ;       ;       ; 5.955 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.080 ;       ;       ; 6.080 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.092 ;       ;       ; 6.092 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.208 ;       ;       ; 6.208 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.071 ;       ;       ; 6.071 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.148 ;       ;       ; 6.148 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.118 ;       ;       ; 6.118 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.266 ;       ;       ; 6.266 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 7.531 ; 7.672 ; 7.672 ; 7.531 ;
; reset       ; RAMADDR[1]  ; 7.438 ; 7.344 ; 7.344 ; 7.438 ;
; reset       ; RAMADDR[2]  ; 7.237 ; 7.307 ; 7.307 ; 7.237 ;
; reset       ; RAMADDR[3]  ; 7.591 ; 7.552 ; 7.552 ; 7.591 ;
; reset       ; RAMADDR[4]  ; 7.500 ; 7.516 ; 7.516 ; 7.500 ;
; reset       ; RAMADDR[5]  ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; reset       ; RAMADDR[6]  ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; reset       ; RAMADDR[7]  ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; reset       ; RAMADDR[8]  ; 7.411 ; 7.192 ; 7.192 ; 7.411 ;
; reset       ; RAMADDR[9]  ; 7.241 ; 7.241 ; 7.241 ; 7.241 ;
; reset       ; RAMADDR[10] ; 7.489 ; 7.489 ; 7.489 ; 7.489 ;
; reset       ; RAMADDR[11] ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; reset       ; RAMADDR[12] ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; reset       ; RAMADDR[13] ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; reset       ; RAMADDR[14] ; 6.920 ; 6.920 ; 6.920 ; 6.920 ;
; reset       ; RAMADDR[15] ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; reset       ; RAMDATA[0]  ; 7.767 ; 7.767 ; 7.767 ; 7.767 ;
; reset       ; RAMDATA[1]  ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; reset       ; RAMDATA[2]  ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; reset       ; RAMDATA[3]  ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; reset       ; RAMDATA[4]  ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; reset       ; RAMDATA[5]  ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; reset       ; RAMWE       ; 7.628 ; 8.030 ; 8.030 ; 7.628 ;
; reset       ; debug0      ;       ; 7.306 ; 7.306 ;       ;
; reset       ; debug1      ;       ; 6.997 ; 6.997 ;       ;
; reset       ; debug2      ; 7.915 ; 8.317 ; 8.317 ; 7.915 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.631 ;       ;       ; 6.631 ;
; reset       ; vga_b[1]    ; 6.392 ;       ;       ; 6.392 ;
; reset       ; vga_b[2]    ; 6.275 ;       ;       ; 6.275 ;
; reset       ; vga_b[3]    ; 6.235 ;       ;       ; 6.235 ;
; reset       ; vga_g[0]    ; 6.792 ;       ;       ; 6.792 ;
; reset       ; vga_g[1]    ; 6.655 ;       ;       ; 6.655 ;
; reset       ; vga_g[2]    ; 6.526 ;       ;       ; 6.526 ;
; reset       ; vga_g[3]    ; 6.538 ;       ;       ; 6.538 ;
; reset       ; vga_hsync   ;       ; 6.704 ; 6.704 ;       ;
; reset       ; vga_r[0]    ; 6.719 ;       ;       ; 6.719 ;
; reset       ; vga_r[1]    ; 6.838 ;       ;       ; 6.838 ;
; reset       ; vga_r[2]    ; 6.753 ;       ;       ; 6.753 ;
; reset       ; vga_r[3]    ; 6.723 ;       ;       ; 6.723 ;
; reset       ; vga_vsync   ;       ; 6.874 ; 6.874 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------+
; Output Enable Times                                                                        ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 6.804 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.665 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.527 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.527 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.695 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.686 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.533 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.400 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.394 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.404 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.234 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.482 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.128 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.030 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.020 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 6.913 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 6.804 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.946 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.470 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.469 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 7.357 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 7.361 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 7.021 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.946 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                ;
+--------------+------------------------+-------+------+------------+------------------------+
; Data Port    ; Clock Port             ; Rise  ; Fall ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-------+------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.866 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.727 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.589 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.589 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.757 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.748 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.595 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.462 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.456 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.466 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.296 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.544 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.190 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.092 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 5.082 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.975 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.866 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.834 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.358 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.357 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 5.245 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 5.249 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.909 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.834 ;      ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-------+------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 6.804     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 7.665     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 7.527     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 7.527     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 7.695     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 7.686     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 7.533     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 7.400     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 7.394     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 7.404     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 7.234     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 7.482     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 7.128     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 7.030     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 7.020     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 6.913     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 6.804     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 6.946     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 7.470     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 7.469     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 7.357     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 7.361     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 7.021     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 6.946     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; Data Port    ; Clock Port             ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference        ;
+--------------+------------------------+-----------+-----------+------------+------------------------+
; RAMADDR[*]   ; gen6mhz:inst1|count[2] ; 4.866     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]  ; gen6mhz:inst1|count[2] ; 5.727     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]  ; gen6mhz:inst1|count[2] ; 5.589     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]  ; gen6mhz:inst1|count[2] ; 5.589     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]  ; gen6mhz:inst1|count[2] ; 5.757     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]  ; gen6mhz:inst1|count[2] ; 5.748     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]  ; gen6mhz:inst1|count[2] ; 5.595     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]  ; gen6mhz:inst1|count[2] ; 5.462     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]  ; gen6mhz:inst1|count[2] ; 5.456     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]  ; gen6mhz:inst1|count[2] ; 5.466     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]  ; gen6mhz:inst1|count[2] ; 5.296     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10] ; gen6mhz:inst1|count[2] ; 5.544     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11] ; gen6mhz:inst1|count[2] ; 5.190     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12] ; gen6mhz:inst1|count[2] ; 5.092     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13] ; gen6mhz:inst1|count[2] ; 5.082     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14] ; gen6mhz:inst1|count[2] ; 4.975     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15] ; gen6mhz:inst1|count[2] ; 4.866     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]   ; gen6mhz:inst1|count[2] ; 4.834     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]  ; gen6mhz:inst1|count[2] ; 5.358     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]  ; gen6mhz:inst1|count[2] ; 5.357     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]  ; gen6mhz:inst1|count[2] ; 5.245     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]  ; gen6mhz:inst1|count[2] ; 5.249     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]  ; gen6mhz:inst1|count[2] ; 4.909     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]  ; gen6mhz:inst1|count[2] ; 4.834     ;           ; Rise       ; gen6mhz:inst1|count[2] ;
+--------------+------------------------+-----------+-----------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack        ; -11.436   ; -2.677 ; N/A      ; N/A     ; -1.631              ;
;  clock_50mhz            ; -0.211    ; -2.677 ; N/A      ; N/A     ; -1.631              ;
;  gen6mhz:inst1|count[2] ; -11.436   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS         ; -1062.823 ; -2.677 ; 0.0      ; 0.0     ; -211.815            ;
;  clock_50mhz            ; -0.211    ; -2.677 ; N/A      ; N/A     ; -5.297              ;
;  gen6mhz:inst1|count[2] ; -1062.612 ; 0.000  ; N/A      ; N/A     ; -206.518            ;
+-------------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; 4.628  ; 4.628  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; 4.628  ; 4.628  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; 4.483  ; 4.483  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; 4.384  ; 4.384  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; 4.514  ; 4.514  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; 4.121  ; 4.121  ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; 4.246  ; 4.246  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; 4.617  ; 4.617  ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; 4.752  ; 4.752  ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; 11.665 ; 11.665 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-------------+------------------------+--------+--------+------------+------------------------+
; Data Port   ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-------------+------------------------+--------+--------+------------+------------------------+
; RAMDATA[*]  ; gen6mhz:inst1|count[2] ; -1.815 ; -1.815 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0] ; gen6mhz:inst1|count[2] ; -2.116 ; -2.116 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1] ; gen6mhz:inst1|count[2] ; -2.037 ; -2.037 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2] ; gen6mhz:inst1|count[2] ; -1.965 ; -1.965 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3] ; gen6mhz:inst1|count[2] ; -2.025 ; -2.025 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4] ; gen6mhz:inst1|count[2] ; -1.815 ; -1.815 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5] ; gen6mhz:inst1|count[2] ; -1.976 ; -1.976 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPICLK      ; gen6mhz:inst1|count[2] ; -2.135 ; -2.135 ; Rise       ; gen6mhz:inst1|count[2] ;
; SPIMOSI     ; gen6mhz:inst1|count[2] ; -2.141 ; -2.141 ; Rise       ; gen6mhz:inst1|count[2] ;
; reset       ; gen6mhz:inst1|count[2] ; -2.317 ; -2.317 ; Rise       ; gen6mhz:inst1|count[2] ;
+-------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 16.533 ; 16.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 15.758 ; 15.758 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 14.972 ; 14.972 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 15.018 ; 15.018 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 16.185 ; 16.185 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 16.533 ; 16.533 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 16.469 ; 16.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 15.986 ; 15.986 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 15.728 ; 15.728 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 15.866 ; 15.866 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 15.717 ; 15.717 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 16.369 ; 16.369 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 15.993 ; 15.993 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 15.796 ; 15.796 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 15.219 ; 15.219 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 15.092 ; 15.092 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 15.540 ; 15.540 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 18.203 ; 18.203 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 17.863 ; 17.863 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 18.203 ; 18.203 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 17.313 ; 17.313 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 17.449 ; 17.449 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 17.338 ; 17.338 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 17.075 ; 17.075 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 16.759 ; 16.759 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 11.377 ; 11.377 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 10.792 ; 10.792 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 17.445 ; 17.445 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 10.715 ; 10.715 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 9.996  ; 9.996  ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 10.921 ; 10.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 9.506  ; 9.506  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 10.378 ; 10.378 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 10.921 ; 10.921 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 9.767  ; 9.767  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 9.765  ; 9.765  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 8.881  ; 8.881  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 9.521  ; 9.521  ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 10.313 ; 10.313 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 10.295 ; 10.295 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 11.915 ; 11.915 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 9.323  ; 9.323  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 9.449  ; 9.449  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 9.272  ; 9.272  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 9.260  ; 9.260  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 9.444  ; 9.444  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 9.384  ; 9.384  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 9.460  ; 9.460  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 9.461  ; 9.461  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 9.639  ; 9.639  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 9.747  ; 9.747  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 9.777  ; 9.777  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 9.771  ; 9.771  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 9.738  ; 9.738  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 9.733  ; 9.733  ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 10.164 ; 10.164 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 10.389 ; 10.389 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 10.795 ; 10.795 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 10.309 ; 10.309 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 10.564 ; 10.564 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 10.624 ; 10.624 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 11.398 ; 11.398 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 11.395 ; 11.395 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 11.915 ; 11.915 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 11.900 ; 11.900 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 11.090 ; 11.090 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 11.087 ; 11.087 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 11.096 ; 11.096 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 11.841 ; 11.841 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 12.501 ; 12.501 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 12.501 ; 12.501 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 11.906 ; 11.906 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 11.841 ; 11.841 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 11.801 ; 11.801 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 12.536 ; 12.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 12.536 ; 12.536 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 12.214 ; 12.214 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 12.450 ; 12.450 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 12.465 ; 12.465 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 10.015 ; 10.015 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 12.803 ; 12.803 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 12.316 ; 12.316 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 12.620 ; 12.620 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 12.803 ; 12.803 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 12.773 ; 12.773 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 10.107 ; 10.107 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 6.733  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 7.419  ;        ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; RAMADDR[*]    ; gen6mhz:inst1|count[2] ; 4.220 ; 4.220 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[0]   ; gen6mhz:inst1|count[2] ; 4.641 ; 4.641 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[1]   ; gen6mhz:inst1|count[2] ; 4.586 ; 4.586 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[2]   ; gen6mhz:inst1|count[2] ; 4.220 ; 4.220 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[3]   ; gen6mhz:inst1|count[2] ; 4.335 ; 4.335 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[4]   ; gen6mhz:inst1|count[2] ; 4.611 ; 4.611 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[5]   ; gen6mhz:inst1|count[2] ; 5.056 ; 5.056 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[6]   ; gen6mhz:inst1|count[2] ; 4.471 ; 4.471 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[7]   ; gen6mhz:inst1|count[2] ; 4.658 ; 4.658 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[8]   ; gen6mhz:inst1|count[2] ; 4.820 ; 4.820 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[9]   ; gen6mhz:inst1|count[2] ; 5.098 ; 5.098 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[10]  ; gen6mhz:inst1|count[2] ; 5.246 ; 5.246 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[11]  ; gen6mhz:inst1|count[2] ; 4.992 ; 4.992 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[12]  ; gen6mhz:inst1|count[2] ; 5.001 ; 5.001 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[13]  ; gen6mhz:inst1|count[2] ; 4.708 ; 4.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[14]  ; gen6mhz:inst1|count[2] ; 4.566 ; 4.566 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMADDR[15]  ; gen6mhz:inst1|count[2] ; 4.578 ; 4.578 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMDATA[*]    ; gen6mhz:inst1|count[2] ; 4.261 ; 4.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[0]   ; gen6mhz:inst1|count[2] ; 4.630 ; 4.630 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[1]   ; gen6mhz:inst1|count[2] ; 4.721 ; 4.721 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[2]   ; gen6mhz:inst1|count[2] ; 4.356 ; 4.356 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[3]   ; gen6mhz:inst1|count[2] ; 4.444 ; 4.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[4]   ; gen6mhz:inst1|count[2] ; 4.261 ; 4.261 ; Rise       ; gen6mhz:inst1|count[2] ;
;  RAMDATA[5]   ; gen6mhz:inst1|count[2] ; 4.291 ; 4.291 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 5.357 ; 2.943 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug0        ; gen6mhz:inst1|count[2] ; 4.997 ; 4.997 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug1        ; gen6mhz:inst1|count[2] ; 4.576 ; 4.576 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 5.644 ; 3.230 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug3        ; gen6mhz:inst1|count[2] ; 5.196 ; 5.196 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug7        ; gen6mhz:inst1|count[2] ; 4.997 ; 4.997 ; Rise       ; gen6mhz:inst1|count[2] ;
; debug8[*]     ; gen6mhz:inst1|count[2] ; 4.492 ; 4.492 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[0]    ; gen6mhz:inst1|count[2] ; 4.663 ; 4.663 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[1]    ; gen6mhz:inst1|count[2] ; 4.951 ; 4.951 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[2]    ; gen6mhz:inst1|count[2] ; 5.296 ; 5.296 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[3]    ; gen6mhz:inst1|count[2] ; 4.774 ; 4.774 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[4]    ; gen6mhz:inst1|count[2] ; 4.839 ; 4.839 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[5]    ; gen6mhz:inst1|count[2] ; 4.492 ; 4.492 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[6]    ; gen6mhz:inst1|count[2] ; 4.757 ; 4.757 ; Rise       ; gen6mhz:inst1|count[2] ;
;  debug8[7]    ; gen6mhz:inst1|count[2] ; 5.035 ; 5.035 ; Rise       ; gen6mhz:inst1|count[2] ;
; int_ready     ; gen6mhz:inst1|count[2] ; 4.986 ; 4.986 ; Rise       ; gen6mhz:inst1|count[2] ;
; segments[*]   ; gen6mhz:inst1|count[2] ; 4.244 ; 4.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[0]  ; gen6mhz:inst1|count[2] ; 4.364 ; 4.364 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[1]  ; gen6mhz:inst1|count[2] ; 4.451 ; 4.451 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[2]  ; gen6mhz:inst1|count[2] ; 4.268 ; 4.268 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[3]  ; gen6mhz:inst1|count[2] ; 4.244 ; 4.244 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[4]  ; gen6mhz:inst1|count[2] ; 4.413 ; 4.413 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[5]  ; gen6mhz:inst1|count[2] ; 4.401 ; 4.401 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[6]  ; gen6mhz:inst1|count[2] ; 4.420 ; 4.420 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[7]  ; gen6mhz:inst1|count[2] ; 4.456 ; 4.456 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[8]  ; gen6mhz:inst1|count[2] ; 4.520 ; 4.520 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[9]  ; gen6mhz:inst1|count[2] ; 4.561 ; 4.561 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[10] ; gen6mhz:inst1|count[2] ; 4.559 ; 4.559 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[11] ; gen6mhz:inst1|count[2] ; 4.569 ; 4.569 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[12] ; gen6mhz:inst1|count[2] ; 4.570 ; 4.570 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[13] ; gen6mhz:inst1|count[2] ; 4.571 ; 4.571 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[14] ; gen6mhz:inst1|count[2] ; 4.508 ; 4.508 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[15] ; gen6mhz:inst1|count[2] ; 4.591 ; 4.591 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[16] ; gen6mhz:inst1|count[2] ; 4.455 ; 4.455 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[17] ; gen6mhz:inst1|count[2] ; 4.530 ; 4.530 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[18] ; gen6mhz:inst1|count[2] ; 4.642 ; 4.642 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[19] ; gen6mhz:inst1|count[2] ; 4.603 ; 4.603 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[20] ; gen6mhz:inst1|count[2] ; 4.819 ; 4.819 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[21] ; gen6mhz:inst1|count[2] ; 4.759 ; 4.759 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[22] ; gen6mhz:inst1|count[2] ; 5.024 ; 5.024 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[23] ; gen6mhz:inst1|count[2] ; 5.020 ; 5.020 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[24] ; gen6mhz:inst1|count[2] ; 4.426 ; 4.426 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[25] ; gen6mhz:inst1|count[2] ; 4.394 ; 4.394 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[26] ; gen6mhz:inst1|count[2] ; 4.444 ; 4.444 ; Rise       ; gen6mhz:inst1|count[2] ;
;  segments[27] ; gen6mhz:inst1|count[2] ; 4.710 ; 4.710 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_b[*]      ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[0]     ; gen6mhz:inst1|count[2] ; 4.708 ; 4.708 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[1]     ; gen6mhz:inst1|count[2] ; 4.469 ; 4.469 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[2]     ; gen6mhz:inst1|count[2] ; 4.595 ; 4.595 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_b[3]     ; gen6mhz:inst1|count[2] ; 4.555 ; 4.555 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_g[*]      ; gen6mhz:inst1|count[2] ; 4.674 ; 4.674 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[0]     ; gen6mhz:inst1|count[2] ; 4.811 ; 4.811 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[1]     ; gen6mhz:inst1|count[2] ; 4.674 ; 4.674 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[2]     ; gen6mhz:inst1|count[2] ; 4.837 ; 4.837 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_g[3]     ; gen6mhz:inst1|count[2] ; 4.849 ; 4.849 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_hsync     ; gen6mhz:inst1|count[2] ; 4.283 ; 4.283 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_r[*]      ; gen6mhz:inst1|count[2] ; 4.736 ; 4.736 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[0]     ; gen6mhz:inst1|count[2] ; 4.736 ; 4.736 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[1]     ; gen6mhz:inst1|count[2] ; 4.855 ; 4.855 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[2]     ; gen6mhz:inst1|count[2] ; 4.827 ; 4.827 ; Rise       ; gen6mhz:inst1|count[2] ;
;  vga_r[3]     ; gen6mhz:inst1|count[2] ; 4.797 ; 4.797 ; Rise       ; gen6mhz:inst1|count[2] ;
; vga_vsync     ; gen6mhz:inst1|count[2] ; 4.565 ; 4.565 ; Rise       ; gen6mhz:inst1|count[2] ;
; RAMWE         ; gen6mhz:inst1|count[2] ; 2.943 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
; debug2        ; gen6mhz:inst1|count[2] ; 3.230 ;       ; Fall       ; gen6mhz:inst1|count[2] ;
+---------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; SPICLK      ; debug5      ; 9.663  ;        ;        ; 9.663  ;
; SPIMOSI     ; debug6      ; 9.641  ;        ;        ; 9.641  ;
; VGACOLOR[0] ; vga_b[2]    ; 11.972 ;        ;        ; 11.972 ;
; VGACOLOR[0] ; vga_b[3]    ; 11.932 ;        ;        ; 11.932 ;
; VGACOLOR[1] ; vga_b[0]    ; 12.405 ;        ;        ; 12.405 ;
; VGACOLOR[1] ; vga_b[1]    ; 11.810 ;        ;        ; 11.810 ;
; VGACOLOR[2] ; vga_g[2]    ; 12.163 ;        ;        ; 12.163 ;
; VGACOLOR[2] ; vga_g[3]    ; 12.178 ;        ;        ; 12.178 ;
; VGACOLOR[3] ; vga_g[0]    ; 12.471 ;        ;        ; 12.471 ;
; VGACOLOR[3] ; vga_g[1]    ; 12.149 ;        ;        ; 12.149 ;
; VGACOLOR[4] ; vga_r[2]    ; 12.323 ;        ;        ; 12.323 ;
; VGACOLOR[4] ; vga_r[3]    ; 12.293 ;        ;        ; 12.293 ;
; VGACOLOR[5] ; vga_r[0]    ; 12.286 ;        ;        ; 12.286 ;
; VGACOLOR[5] ; vga_r[1]    ; 12.590 ;        ;        ; 12.590 ;
; debug_in    ; debug3      ;        ; 10.353 ; 10.353 ;        ;
; debug_in    ; int_ready   ;        ; 9.933  ; 9.933  ;        ;
; reset       ; RAMADDR[0]  ; 18.690 ; 18.690 ; 18.690 ; 18.690 ;
; reset       ; RAMADDR[1]  ; 18.341 ; 18.341 ; 18.341 ; 18.341 ;
; reset       ; RAMADDR[2]  ; 18.341 ; 18.341 ; 18.341 ; 18.341 ;
; reset       ; RAMADDR[3]  ; 18.720 ; 18.720 ; 18.720 ; 18.720 ;
; reset       ; RAMADDR[4]  ; 18.709 ; 18.709 ; 18.709 ; 18.709 ;
; reset       ; RAMADDR[5]  ; 18.342 ; 18.342 ; 18.342 ; 18.342 ;
; reset       ; RAMADDR[6]  ; 17.998 ; 17.998 ; 17.998 ; 17.998 ;
; reset       ; RAMADDR[7]  ; 17.992 ; 17.992 ; 17.992 ; 17.992 ;
; reset       ; RAMADDR[8]  ; 18.002 ; 18.002 ; 18.002 ; 18.002 ;
; reset       ; RAMADDR[9]  ; 17.607 ; 17.882 ; 17.882 ; 17.607 ;
; reset       ; RAMADDR[10] ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; reset       ; RAMADDR[11] ; 17.151 ; 17.501 ; 17.501 ; 17.151 ;
; reset       ; RAMADDR[12] ; 16.881 ; 17.944 ; 17.944 ; 16.881 ;
; reset       ; RAMADDR[13] ; 16.871 ; 16.905 ; 16.905 ; 16.871 ;
; reset       ; RAMADDR[14] ; 16.588 ; 17.456 ; 17.456 ; 16.588 ;
; reset       ; RAMADDR[15] ; 16.301 ; 17.705 ; 17.705 ; 16.301 ;
; reset       ; RAMDATA[0]  ; 18.769 ; 18.797 ; 18.797 ; 18.769 ;
; reset       ; RAMDATA[1]  ; 19.109 ; 19.137 ; 19.137 ; 19.109 ;
; reset       ; RAMDATA[2]  ; 18.219 ; 18.247 ; 18.247 ; 18.219 ;
; reset       ; RAMDATA[3]  ; 18.355 ; 18.383 ; 18.383 ; 18.355 ;
; reset       ; RAMDATA[4]  ; 18.244 ; 18.272 ; 18.272 ; 18.244 ;
; reset       ; RAMDATA[5]  ; 17.981 ; 18.009 ; 18.009 ; 17.981 ;
; reset       ; RAMWE       ; 16.764 ; 18.476 ; 18.476 ; 16.764 ;
; reset       ; debug0      ;        ; 15.370 ; 15.370 ;        ;
; reset       ; debug1      ;        ; 14.390 ; 14.390 ;        ;
; reset       ; debug2      ; 17.450 ; 19.162 ; 19.162 ; 17.450 ;
; reset       ; debug4      ;        ; 9.303  ; 9.303  ;        ;
; reset       ; vga_b[0]    ; 13.293 ;        ;        ; 13.293 ;
; reset       ; vga_b[1]    ; 12.698 ;        ;        ; 12.698 ;
; reset       ; vga_b[2]    ; 12.370 ;        ;        ; 12.370 ;
; reset       ; vga_b[3]    ; 12.330 ;        ;        ; 12.330 ;
; reset       ; vga_g[0]    ; 13.804 ;        ;        ; 13.804 ;
; reset       ; vga_g[1]    ; 13.482 ;        ;        ; 13.482 ;
; reset       ; vga_g[2]    ; 12.994 ;        ;        ; 12.994 ;
; reset       ; vga_g[3]    ; 13.009 ;        ;        ; 13.009 ;
; reset       ; vga_hsync   ;        ; 13.613 ; 13.613 ;        ;
; reset       ; vga_r[0]    ; 13.583 ;        ;        ; 13.583 ;
; reset       ; vga_r[1]    ; 13.887 ;        ;        ; 13.887 ;
; reset       ; vga_r[2]    ; 13.594 ;        ;        ; 13.594 ;
; reset       ; vga_r[3]    ; 13.564 ;        ;        ; 13.564 ;
; reset       ; vga_vsync   ;        ; 14.100 ; 14.100 ;        ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; SPICLK      ; debug5      ; 5.086 ;       ;       ; 5.086 ;
; SPIMOSI     ; debug6      ; 5.073 ;       ;       ; 5.073 ;
; VGACOLOR[0] ; vga_b[2]    ; 6.009 ;       ;       ; 6.009 ;
; VGACOLOR[0] ; vga_b[3]    ; 5.969 ;       ;       ; 5.969 ;
; VGACOLOR[1] ; vga_b[0]    ; 6.194 ;       ;       ; 6.194 ;
; VGACOLOR[1] ; vga_b[1]    ; 5.955 ;       ;       ; 5.955 ;
; VGACOLOR[2] ; vga_g[2]    ; 6.080 ;       ;       ; 6.080 ;
; VGACOLOR[2] ; vga_g[3]    ; 6.092 ;       ;       ; 6.092 ;
; VGACOLOR[3] ; vga_g[0]    ; 6.208 ;       ;       ; 6.208 ;
; VGACOLOR[3] ; vga_g[1]    ; 6.071 ;       ;       ; 6.071 ;
; VGACOLOR[4] ; vga_r[2]    ; 6.148 ;       ;       ; 6.148 ;
; VGACOLOR[4] ; vga_r[3]    ; 6.118 ;       ;       ; 6.118 ;
; VGACOLOR[5] ; vga_r[0]    ; 6.147 ;       ;       ; 6.147 ;
; VGACOLOR[5] ; vga_r[1]    ; 6.266 ;       ;       ; 6.266 ;
; debug_in    ; debug3      ;       ; 5.342 ; 5.342 ;       ;
; debug_in    ; int_ready   ;       ; 5.132 ; 5.132 ;       ;
; reset       ; RAMADDR[0]  ; 7.531 ; 7.672 ; 7.672 ; 7.531 ;
; reset       ; RAMADDR[1]  ; 7.438 ; 7.344 ; 7.344 ; 7.438 ;
; reset       ; RAMADDR[2]  ; 7.237 ; 7.307 ; 7.307 ; 7.237 ;
; reset       ; RAMADDR[3]  ; 7.591 ; 7.552 ; 7.552 ; 7.591 ;
; reset       ; RAMADDR[4]  ; 7.500 ; 7.516 ; 7.516 ; 7.500 ;
; reset       ; RAMADDR[5]  ; 7.540 ; 7.540 ; 7.540 ; 7.540 ;
; reset       ; RAMADDR[6]  ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; reset       ; RAMADDR[7]  ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; reset       ; RAMADDR[8]  ; 7.411 ; 7.192 ; 7.192 ; 7.411 ;
; reset       ; RAMADDR[9]  ; 7.241 ; 7.241 ; 7.241 ; 7.241 ;
; reset       ; RAMADDR[10] ; 7.489 ; 7.489 ; 7.489 ; 7.489 ;
; reset       ; RAMADDR[11] ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; reset       ; RAMADDR[12] ; 7.037 ; 7.037 ; 7.037 ; 7.037 ;
; reset       ; RAMADDR[13] ; 7.027 ; 7.027 ; 7.027 ; 7.027 ;
; reset       ; RAMADDR[14] ; 6.920 ; 6.920 ; 6.920 ; 6.920 ;
; reset       ; RAMADDR[15] ; 6.811 ; 6.811 ; 6.811 ; 6.811 ;
; reset       ; RAMDATA[0]  ; 7.767 ; 7.767 ; 7.767 ; 7.767 ;
; reset       ; RAMDATA[1]  ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; reset       ; RAMDATA[2]  ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; reset       ; RAMDATA[3]  ; 7.658 ; 7.658 ; 7.658 ; 7.658 ;
; reset       ; RAMDATA[4]  ; 7.318 ; 7.318 ; 7.318 ; 7.318 ;
; reset       ; RAMDATA[5]  ; 7.243 ; 7.243 ; 7.243 ; 7.243 ;
; reset       ; RAMWE       ; 7.628 ; 8.030 ; 8.030 ; 7.628 ;
; reset       ; debug0      ;       ; 7.306 ; 7.306 ;       ;
; reset       ; debug1      ;       ; 6.997 ; 6.997 ;       ;
; reset       ; debug2      ; 7.915 ; 8.317 ; 8.317 ; 7.915 ;
; reset       ; debug4      ;       ; 4.932 ; 4.932 ;       ;
; reset       ; vga_b[0]    ; 6.631 ;       ;       ; 6.631 ;
; reset       ; vga_b[1]    ; 6.392 ;       ;       ; 6.392 ;
; reset       ; vga_b[2]    ; 6.275 ;       ;       ; 6.275 ;
; reset       ; vga_b[3]    ; 6.235 ;       ;       ; 6.235 ;
; reset       ; vga_g[0]    ; 6.792 ;       ;       ; 6.792 ;
; reset       ; vga_g[1]    ; 6.655 ;       ;       ; 6.655 ;
; reset       ; vga_g[2]    ; 6.526 ;       ;       ; 6.526 ;
; reset       ; vga_g[3]    ; 6.538 ;       ;       ; 6.538 ;
; reset       ; vga_hsync   ;       ; 6.704 ; 6.704 ;       ;
; reset       ; vga_r[0]    ; 6.719 ;       ;       ; 6.719 ;
; reset       ; vga_r[1]    ; 6.838 ;       ;       ; 6.838 ;
; reset       ; vga_r[2]    ; 6.753 ;       ;       ; 6.753 ;
; reset       ; vga_r[3]    ; 6.723 ;       ;       ; 6.723 ;
; reset       ; vga_vsync   ;       ; 6.874 ; 6.874 ;       ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 331610   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clock_50mhz            ; clock_50mhz            ; 5        ; 0        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; clock_50mhz            ; 1        ; 1        ; 0        ; 0        ;
; gen6mhz:inst1|count[2] ; gen6mhz:inst1|count[2] ; 331610   ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 234   ; 234  ;
; Unconstrained Output Ports      ; 82    ; 82   ;
; Unconstrained Output Port Paths ; 1512  ; 1512 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 12 11:44:16 2013
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen6mhz:inst1|count[2] gen6mhz:inst1|count[2]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.436
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.436     -1062.612 gen6mhz:inst1|count[2] 
    Info (332119):    -0.211        -0.211 clock_50mhz 
Info (332146): Worst-case hold slack is -2.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.677        -2.677 clock_50mhz 
    Info (332119):     0.445         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -5.297 clock_50mhz 
    Info (332119):    -0.611      -206.518 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.570
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.570      -300.766 gen6mhz:inst1|count[2] 
    Info (332119):     0.523         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.709        -1.709 clock_50mhz 
    Info (332119):     0.215         0.000 gen6mhz:inst1|count[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -4.380 clock_50mhz 
    Info (332119):    -0.500      -169.000 gen6mhz:inst1|count[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 407 megabytes
    Info: Processing ended: Thu Dec 12 11:44:17 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


