# 풀 문제 
1, 2, 3, 7, 9, 13, 14, 16, 18, 20, 23, 26, 30, 31, 33, 41, 42, 53
# 문제
###### 5-1. 초기값 Q = 0을 가정하고, 도면 5-87의 x와 y 파형을 NAND 래치의 SET과 RESET 입력에 적용하여 Q와 Q 파형을 결정하십시오.

###### 정답
![[Pasted image 20241108162815.png|400]]
###### 5-2. x와 y 파형을 반전시키고, 이를 도면 5-87의 z 파형과 AND 연산을 수행한 후, 각각 NOR 래치의 SET과 RESET 입력에 적용하십시오. 초기값 Q = 1을 가정하고 Q 파형을 결정하십시오.
![[Pasted image 20241128135135.png]]
###### 5-3. 도면 5-87의 파형이 도면 5-88의 회로에 연결되어 있습니다. 초기값 Q = 0을 가정하고 Q 파형을 결정하십시오.
![[Pasted image 20241128135716.png]]
###### 5-7. 특정 동기 디지털 시스템이 한 PGT(양의 방향 전이)에서 다음 PGT로 20ns가 걸립니다. 시스템의 클록 주파수를 헤르츠 단위로 결정하십시오.

###### 5-9. 도면 5-90의 파형을 양의 에지에 의해 트리거된 클럭된 S-R 플립플롭에 적용하고 Q의 파형을 결정하십시오. 음의 에지에 의해 트리거된 클럭된 S-R 플립플롭에 대해 반복하십시오. 초기값 Q = 0을 가정하십시오.
![[Pasted image 20241128135148.png]]
###### 정답
![[Pasted image 20241108162838.png|400]]
###### 5-13. 도면 5-91에 표시된 파형이 두 가지 다른 플립플롭에 적용됩니다: 
각 플립플롭의 Q 파형 응답을 초기값 Q = 0을 가정하고 그리십시오. 각 플립플롭의 유지 시간 tH = 0을 가정하십시오.
(a) 양의 에지 트리거 J-K
(b) 음의 에지 트리거 J-K
![[Pasted image 20241128135214.png]]
###### 정답
![[Pasted image 20241108162852.png|400]]
###### 5-14. D 플립플롭은 이진 파형을 지연시켜 이진 정보가 D 입력에 나타난 후 일정 시간 후에 출력에 나타나도록 하는 데 사용됩니다.
(a) 도면 5-92에서 Q 파형을 결정하고 입력 파형과 비교하십시오. 입력보다 한 클록 주기 만큼 지연된 것을 주목하십시오.
(b) 두 클록 주기 만큼 지연시키려면 어떻게 해야 합니까?
![[Pasted image 20241128135417.png]]
###### 정답
![[Pasted image 20241108162904.png|400]]
###### 5-16. 도면 5-93과 같이 연결하여 엣지 트리거 D 플립플롭을 토글 모드로 작동시킬 수 있습니다. 초기값 Q = 0을 가정하고 Q 파형을 결정하십시오.
![[Pasted image 20241128135426.png]]

###### 정답
![[Pasted image 20241108162927.png|400]]
###### 5-18. 도면 5-94의 파형을 각각 D 래치와 음의 에지 트리거 D 플립플롭에 적용하여 Q 파형을 결정함으로써 D 래치와 음의 에지 트리거 D 플립플롭의 작동을 비교하십시오.
![[Pasted image 20241128135434.png]]
###### 정답
![[Pasted image 20241108162940.png|400]]

###### 5-20. 도면 5-95의 플립플롭에 대해 Q 파형을 결정하십시오. 초기값 Q = 0을 가정하고, 비동기 입력이 모든 다른 입력보다 우선한다는 것을 기억하십시오.
![[Pasted image 20241128135444.png]]

###### 정답
![[Pasted image 20241108162953.png|400]]

###### 5-26. 도면 5-96의 회로에서 입력 A, B, C가 모두 초기값 LOW입니다. 출력 Y는 A, B, C가 특정 순서로 HIGH가 될 때만 HIGH가 되어야 합니다.
(a) Y가 HIGH가 되는 순서를 결정하십시오.
(b) START 펄스가 필요한 이유를 설명하십시오.
(c) 이 회로를 D 플립플롭을 사용하도록 수정하십시오.
![[Pasted image 20241128135502.png]]
###### 5-30. 그림 5-48의 카운터 회로를 참고하여 다음 질문에 답하십시오:
(a) 카운터가 000에서 시작하면 13번의 클록 펄스 후에 카운트는 얼마입니까? 99번의 펄스 후에는? 256번의 펄스 후에는?
(b) 카운터가 100에서 시작하면 13번의 펄스 후에 카운트는 얼마입니까? 99번의 펄스 후에는? 256번의 펄스 후에는?
(c) 이 카운터에 네 번째 J-K 플립플롭(X3)을 연결하고 이 4비트 카운터의 상태 전이 다이어그램을 그리십시오. 입력 클록 주파수가 80 MHz라면 X3에서의 파형은 어떻게 생겼습니까?
![[Pasted image 20241128135522.png]]

###### 정답
![[Pasted image 20241108163014.png|400]]
###### 5-31. 그림 5-48의 이진 카운터를 참고하십시오. X0를 플립플롭 X1의 CLK에 연결하고, X1을 플립플롭 X2의 CLK에 연결하여 회로를 변경하십시오. 모든 플립플롭이 1 상태에서 시작하여 16번의 입력 펄스에 대한 다양한 플립플롭 출력 파형(X0, X1, X2)을 그리십시오. 그런 다음 그림 5-49에서와 같이 플립플롭 상태의 순서를 나열하십시오. 이 카운터를 다운 카운터라고 부르는 이유는 무엇입니까?

###### 정답
![[Pasted image 20241108162739.png|500]]
###### 5-33.
(a) 0에서 511까지 카운트하는 이진 카운터를 만들기 위해 필요한 플립플롭(FF)의 개수는 몇 개인가요?
이진 카운터에서 카운팅 가능한 숫자의 범위는 플립플롭의 개수에 따라 결정됩니다. 각 플립플롭은 1비트를 저장할 수 있으며, n개의 플립플롭을 사용하면 2^n 개의 상태를 표현할 수 있습니다.
카운터가 0에서 511까지 카운트하려면 최소한 512개의 상태가 필요합니다. 512는 2^9이므로, 9개의 플립플롭이 필요합니다.
답: 9개의 플립플롭이 필요합니다.

(b) 이 카운터의 마지막 플립플롭에서 출력되는 주파수를 구하시오. 입력 클럭 주파수는 4 MHz입니다.
이진 카운터의 마지막 플립플롭은 주어진 클럭 주파수에 의해 주기적으로 변화합니다. 각 플립플롭은 입력 신호의 주파수를 절반으로 나누기 때문에, 카운터의 마지막 플립플롭은 입력 주파수를 2^n로 나눈 값의 주파수를 출력합니다.
따라서 9개의 플립플롭을 사용하는 카운터의 마지막 플립플롭은 입력 주파수 4 MHz를 2^9 = 512로 나눈 값인 7.8125 kHz에서 출력됩니다.
답: 마지막 플립플롭의 출력 주파수는 7.8125 kHz입니다.

(c) 이 카운터의 MOD 번호는 무엇인가요?
MOD 번호는 카운터가 한 주기를 완료하고 다시 0으로 돌아오는 횟수를 의미합니다. 이진 카운터의 경우, MOD 번호는 사용된 플립플롭의 개수에 의해 결정되며, 위에서 계산한 대로 9개의 플립플롭을 사용하므로 MOD 번호는 2^9 = 512입니다.
답: MOD 번호는 512입니다.

(d) 카운터가 0에서 시작할 때, 3,500개의 펄스가 입력되면 카운터는 어떤 값을 가질까요?
카운터가 0에서 시작하여 3,500개의 펄스를 받으면, 카운터 값은 3500 \mod 512로 계산할 수 있습니다. 3500을 512로 나눈 나머지는 3500 ÷ 512 = 6, 나머지 468입니다. 따라서 카운터는 468을 가집니다.
답: 3,500개의 펄스 후, 카운터는 468을 가집니다.
###### 5-41. 그림 5-98은 타이밍 체인에 연결된 세 개의 다시 트리거되지 않는 원샷을 보여주며, 세 개의 순차적인 출력 펄스를 생성합니다. 각 OS 기호 앞의 “1”은 nonretriggerable 작동을 나타냅니다. 입력 펄스와 세 개의 OS 출력 간의 관계를 보여주는 타이밍 다이어그램을 그리십시오. 입력 펄스의 지속 시간이 10 ms라고 가정하십시오.
![[Pasted image 20241128135601.png]]

###### 정답
![[Pasted image 20241108163056.png|400]]
###### 5-42. 재트리거러블 OS는 펄스 입력 주파수가 미리 결정된 값보다 낮을 때 이를 감지하는 펄스 주파수 검출기로 사용할 수 있습니다. 이 응용의 간단한 예가 그림 5-99에 나와 있습니다. 작동은 스위치 SW1을 순간적으로 닫는 것으로 시작됩니다.
(a) 입력 주파수가 1 kHz 이상일 때 회로가 어떻게 반응하는지 설명하십시오.
(b) 입력 주파수가 1 kHz 이하일 때 회로가 어떻게 반응하는지 설명하십시오.
(c) 입력 주파수가 50 kHz 이하로 떨어질 때 이를 감지하도록 회로를 어떻게 수정하시겠습니까?
![[Pasted image 20241128135612.png]]
###### 5-53. 그림 5-102의 회로를 참고하십시오. IC는 TTL 논리 계열이라고 가정합니다. 회로를 입력 신호가 표시된 대로 테스트하고 스위치를 “위” 위치에 두었을 때 Q 파형이 얻어졌으며, 이는 올바르지 않습니다. 다음 결함 목록을 고려하고 각 항목이 실제 결함일 수 있는지 여부를 “예” 또는 “아니요”로 표시하십시오. 각 응답을 설명하십시오.
(a) 스위치 결함으로 인해 X 지점이 항상 LOW 상태입니다.
(b) U1의 1번 핀이 내부적으로 VCC에 단락되었습니다.
(c) U1-3에서 U2-3으로의 연결이 끊어졌습니다. => J가 1이다?
(d) U1의 6번 핀과 7번 핀 사이에 납땜 다리가 있습니다.
![[Pasted image 20241128135625.png]]








