<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:15.1015</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0189714</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인공지능 가속기의 캐시 메모리 구조 설계 방법 및 그를 위한 장치</inventionTitle><inventionTitleEng>Method and Apparatus for Designing Cache Memory  Structure Based on Artificial Intelligence</inventionTitleEng><openDate>2024.07.08</openDate><openNumber>10-2024-0106715</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.12.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/33</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/337</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/398</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06N 20/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 인공지능 가속기의 캐시 메모리 구조 설계 방법 및 그를 위한 장치를 개시한다. 본 발명의 실시예에 따른 캐시 메모리 구조 설계 장치에서, 가속기의 캐시 메모리의 구조를 설계하는 방법에 있어서, 캐시 메모리 구조 설계 방법은, 가속기에 입력된 어플리케이션에 대해서 프로세싱 엘리먼트 어레이(PE Array: Processing Element Array)가 각 타임 스탬프마다 접근하는 캐시 메모리의 메모리 주소를 추출하는 메모리 접근 정보 추출 단계; 상기 캐시 메모리에 시간의 흐름에 따라 접근하는 상기 메모리 주소들에 근거하여 상기 어플리케이션에 대한 메모리 접근 패턴을 결정하는 메모리 접근 패턴 결정 단계; 및 메모리 접근 패턴을 기반으로 기 학습된 캐시 구조 설계 모델을 이용하여 캐시 메모리 구조를 도출하고, 상기 캐시 메모리 구조에 대한 캐시 구조 설계 정보를 생성하는 캐시 구조 설계 단계를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐시 메모리 구조 설계 장치에서, 가속기의 캐시 메모리의 구조를 설계하는 방법에 있어서,가속기에 입력된 어플리케이션에 대해서 프로세싱 엘리먼트 어레이(PE Array: Processing Element Array)가 각 타임 스탬프마다 접근하는 캐시 메모리의 메모리 주소를 추출하는 메모리 접근 정보 추출 단계;상기 캐시 메모리에 시간의 흐름에 따라 접근하는 상기 메모리 주소들에 근거하여 상기 어플리케이션에 대한 메모리 접근 패턴을 결정하는 메모리 접근 패턴 결정 단계; 및메모리 접근 패턴을 기반으로 기 학습된 캐시 구조 설계 모델을 이용하여 캐시 메모리 구조를 도출하고, 상기 캐시 메모리 구조에 대한 캐시 구조 설계 정보를 생성하는 캐시 구조 설계 단계를 포함하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 메모리 접근 패턴으로부터 상기 메모리 주소의 지역성(locality)을 기반으로 하는 특징 정보를 추출하여 특징 매트릭스를 생성하는 특징 매트릭스 생성 단계를 추가로 포함하되,상기 캐시 구조 설계 단계는, 상기 어플리케이션에 대한 상기 특징 매트릭스를 상기 캐시 구조 설계 모델에 입력하여 상기 캐시 메모리 구조를 설계하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 특징 매트릭스 생성 단계는,상기 어플리케이션에 대해서 상기 프로세싱 엘리먼트 어레이에서 상기 캐시 메모리에 접근한 시점을 나타내는 복수의 기준 타임스탬프에 대한 특징 정보를 추출하고, 모든 기준 타임스탬프에 대한 특징 정보를 취합하여 상기 어플리케이션에 대한 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 특징 매트릭스 생성 단계는,상기 연속적인 복수의 타임스탬프에서 접근된 메모리 주소 중에서, 상기 기준 타임스탬프에서 접근된 메모리 주소와 가장 차이가 적은 최소 차이 메모리 주소를 추출하고, 상기 기준 타임스탬프에서 접근된 메모리 주소와 상기 최소 차이 메모리 주소의 차이값에 대한 최소 차이 정보를 취합하여 상기 어플리케이션에 대한 제1 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 특징 매트릭스 생성 단계는,연속적인 복수의 타임스탬프 중에서 상기 기준 타임스탬프에서 접근된 메모리 주소와 동일한 메모리 주소에 접근한 타임 스탬프의 개수에 대한 제1 개수 정보를 추출하고, 모든 기준 타임스탬프에 대한 상기 제1 개수 정보를 취합하여 상기 어플리케이션에 대한 제2 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 특징 매트릭스 생성 단계는,복수의 스트리밍 프로세서를 포함하는 적어도 하나의 프로세서 그룹 별 상기 메모리 주소의 지역성(locality)을 기반으로 하는 특징 정보를 추출하여 제3 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 특징 매트릭스 생성 단계는,한번만 접근하고 버려지는 메모리 주소에 대한 접근 카운팅값, 상기 적어도 하나의 프로세서 그룹 간의 접근에 대한 메모리 주소를 카운팅한 접근 카운팅값 및 상기 프로세서 그룹 내의 스트리밍 프로세서의 접근에 대한 메모리 주소를 카운팅한 접근 카운팅값 중 적어도 하나의 접근 카운팅값에 대한 특징 정보를 추출하고, 상기 특징 정보를 취합하여 상기 어플리케이션에 대한 상기 제3 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 특징 매트릭스 생성 단계는,상기 프로세서 그룹 내에 접근한 메모리 주소에 대한 읽기(Read) 또는 쓰기(Write)에 대한 동작 여부와 상기 프로세서 그룹 내에 접근한 메모리 주소에 대한 읽기(Read) 또는 쓰기(Write)에 대한 빈도수에 대한 상기 접근 카운팅값에 대한 특징 정보를 추출하여 상기 제3 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>9. 제4항 내지 제6항에 있어서,상기 특징 매트릭스 생성 단계는,상기 제1 특징 매트릭스, 상기 제2 특징 매트릭스 및 제3 특징 매트릭스 중 어느 하나 또는 두 개 이상의 조합을 통해 상기 어플리케이션에 대한 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 방법.</claim></claimInfo><claimInfo><claim>10. 가속기의 캐시 메모리의 구조를 설계하기 위한 캐시 메모리 구조 설계 장치에 있어서, 가속기에 입력된 어플리케이션에 대해서 프로세싱 엘리먼트 어레이(PE Array: Processing Element Array)가 각 타임 스탬프마다 접근하는 캐시 메모리의 메모리 주소를 추출하는 메모리 접근 정보 추출부;상기 캐시 메모리에 시간의 흐름에 따라 접근하는 상기 메모리 주소들에 근거하여 상기 어플리케이션에 대한 메모리 접근 패턴을 결정하는 메모리 접근 패턴 결정부; 및메모리 접근 패턴을 기반으로 기 학습된 캐시 구조 설계 모델을 이용하여 캐시 메모리 구조를 도출하고, 상기 캐시 메모리 구조에 대한 캐시 구조 설계 정보를 생성하는 캐시 구조 설계부를 포함하는 것을 특징으로 하는 캐시 메모리 구조 설계 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 메모리 접근 패턴으로부터 상기 메모리 주소의 지역성(locality)을 기반으로 하는 특징 정보를 추출하여 특징 매트릭스를 생성하는 특징 매트릭스 생성부를 추가로 포함하되,상기 캐시 구조 설계부는, 상기 어플리케이션에 대한 상기 특징 매트릭스를 상기 캐시 구조 설계 모델에 입력하여 상기 캐시 메모리 구조를 설계하는 것을 특징으로 하는 캐시 메모리 구조 설계 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 특징 매트릭스 생성부는,상기 어플리케이션에 대해서 상기 프로세싱 엘리먼트 어레이에서 상기 캐시 메모리에 접근한 시점을 나타내는 복수의 기준 타임스탬프에 대한 특징 정보를 추출하고, 모든 기준 타임스탬프에 대한 특징 정보를 취합하여 상기 어플리케이션에 대한 특징 매트릭스를 생성하는 것을 특징으로 하는 캐시 메모리 구조 설계 장치.</claim></claimInfo><claimInfo><claim>13. 메모리;가속기에서의 어플리케이션 실행을 제어하는 호스트 프로세서;상기 어플리케이션에 대한 연산 처리를 수행하는 프로세싱 엘리먼트 어레이(PE Array: Processing Element Array) 및 상기 프로세싱 엘리먼트 어레이와 연동하는 캐시 메모리를 포함하는 가속기; 및상기 가속기에 입력된 어플리케이션에 대해서 프로세싱 엘리먼트 어레이가 각 타임 스탬프마다 접근하는 캐시 메모리의 메모리 주소를 추출하는 메모리 접근 정보 추출부; 상기 캐시 메모리에 시간의 흐름에 따라 접근하는 상기 메모리 주소들에 근거하여 상기 어플리케이션에 대한 메모리 접근 패턴을 결정하는 메모리 접근 패턴 결정부; 및 메모리 접근 패턴을 기반으로 기 학습된 캐시 구조 설계 모델을 이용하여 캐시 메모리 구조를 도출하고, 상기 캐시 메모리 구조에 대한 캐시 구조 설계 정보를 생성하는 캐시 구조 설계부를 포함하는 캐시 메모리 구조 설계 장치를 포함하는 것을 특징으로 하는 가속기 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 서대문구...</address><code>220050095099</code><country>대한민국</country><engName>UIF (University Industry Foundation), Yonsei University</engName><name>연세대학교 산학협력단</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강남구...</address><code> </code><country> </country><engName>CHUNG, Eui Young</engName><name>정의영</name></inventorInfo><inventorInfo><address>서울특별시 종로구...</address><code> </code><country> </country><engName>CHO, Min Jung</engName><name>조민정</name></inventorInfo><inventorInfo><address>서울특별시 양천구...</address><code> </code><country> </country><engName>LEE, Sang Hyup</engName><name>이상협</name></inventorInfo><inventorInfo><address>서울특별시 영등포구...</address><code> </code><country> </country><engName>KIM, Do Hyeon</engName><name>김도현</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>EOM, Seong Jae</engName><name>엄성재</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 ***, *층(역삼동, 중평빌딩)</address><code>920061000821</code><country>대한민국</country><engName>WOOIN IP Law Firm</engName><name>특허법인우인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.29</receiptDate><receiptNumber>1-1-2022-1421355-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.02.23</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.03.19</receiptDate><receiptNumber>9-6-2025-0045819-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.14</receiptDate><receiptNumber>9-5-2025-0255533-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0534660-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.13</receiptDate><receiptNumber>1-1-2025-0534661-40</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220189714.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93682c07fb8a838fae6ce52040beab13b73a29373c0a68217caec1ad0093bc5e0d377f80884d61466160c1357ae9c8be5fa13db6b698b1a48e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff99f7a23f3e0ea420f119d6cf18e753baee177464d5936ddd36cce136976ab90a6fa5082c7c6406525e97c50ba887b550d7eef8d2cbef6f0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>