 
****************************************
Report : port
Design : SYS_TOP
Version: K-2015.06
Date   : Fri Oct 14 13:49:36 2022
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
REF_CLK        in      0.0000   0.0000   --      --      --         
RST_N          in      0.0000   0.0000   --      --      --         
UART_CLK       in      0.0000   0.0000   --      --      --         
UART_RX_IN     in      0.0000   0.0000    1.50    0.18   --         
UART_TX_O      out     0.5000   0.0000   --      --      --         
framing_error  out     0.0000   0.0000   --      --      --         
parity_error   out     0.0000   0.0000   --      --      --         

1
