<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:44.3544</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0101955</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>마이크로전자 디바이스 및 관련 메모리 디바이스 및 전자 시스템</inventionTitle><inventionTitleEng>MICROELECTRONIC DEVICES, AND RELATED MEMORY DEVICES  AND ELECTRONIC SYSTEMS</inventionTitleEng><openDate>2023.02.21</openDate><openNumber>10-2023-0025368</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.08.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 마이크로전자 디바이스는 베이스 구조, 베이스 구조 위에 놓이는 메모리 어레이, 및 메모리 어레이 위에 놓이는 전도성 패드 계층을 포함한다. 베이스 구조는 논리 디바이스들을 포함하는 논리 영역을 포함한다. 메모리 어레이는 베이스 구조의 논리 영역의 수평 영역 내에서 수직으로 연장되는 메모리 셀들의 스트링들을 포함한다. 전도성 패드 계층은 베이스 구조의 논리 영역의 수평 영역의 실질적으로 외부에 있는 제1 전도성 패드들, 및 제1 전도성 패드들에 수평으로 이웃하고 베이스 구조의 논리 영역의 수평 영역 내에 있는 제2 전도성 패드들을 포함한다. 메모리 디바이스 및 전자 시스템에 대해서도 설명된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 마이크로전자 디바이스(microelectronic device)에 있어서,논리(logic) 디바이스들을 포함하는 논리 영역을 포함하는 베이스 구조(base structure);상기 베이스 구조 위에 놓이고 상기 베이스 구조의 상기 논리 영역의 수평 영역 내에서 메모리 셀(memory cell)들의 수직으로 연장되는 스트링(vertically extending string)들을 포함하는 메모리 어레이(memory array); 및상기 메모리 어레이 위에 놓이고: 상기 베이스 구조의 상기 논리 영역의 상기 수평 영역의 실질적으로 외부에 있는 제1 전도성 패드(conductive pad)들; 및 상기 제1 전도성 패드들에 수평으로 이웃하고 상기 베이스 구조의 상기 논리 영역의 상기 수평 영역 내에 있는 제2 전도성 패드들을 포함하는, 전도성 패드 계층을 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 전도성 패드들은 각각 그 내부에 상기 메모리 어레이를 포함하는 메모리 어레이 영역의 수평 영역 내에 적어도 부분적으로 있고; 및상기 제1 전도성 패드들은 각각 상기 메모리 어레이 영역의 상기 수평 영역의 실질적으로 외부에 있는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 베이스 구조 위에 놓이고 상기 메모리 어레이 영역에 수평으로 이웃하는 접촉 영역의 수평 영역 내에 있는 전도성 접촉 구조들을 더 포함하고, 상기 전도성 접촉 구조들은 상기 제1 전도성 패드들의 적어도 일부 및 상기 제2 전도성 패드들의 적어도 일부와 전기적으로 통신하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제2 전도성 패드들의 적어도 일부는 부분적으로 상기 메모리 어레이 영역의 상기 수평 영역 내에 있고 부분적으로 상기 접촉 영역의 상기 수평 영역 내에 있는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 상기 전도성 접촉 구조들의 적어도 일부는 상기 베이스 구조의 상기 논리 영역 내의 전하 펌프(charge pump)들과 전기적으로 통신하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 제1 전도성 패드들은 상기 제1 전도성 패드들의 로우(row)를 포함하고; 및상기 제2 전도성 패드들은 상기 제1 전도성 패드들의 상기 로우에 평행하게 수평으로 연장되는 상기 제2 전도성 패드들의 로우를 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 전도성 패드들 및 상기 제2 전도성 패드들에 부착된 전도성 와이어(conductive wire)들을 더 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 전도성 패드들의 적어도 일부 및 상기 제2 전도성 패드들의 적어도 일부는 상기 전도성 와이어들의 적어도 일부로부터 전력 신호를 수신하도록 구성되고 위치되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제1 전도성 패드들의 하나 이상 및 상기 제2 전도성 패드들의 하나 이상은 전압 레귤레이터(regulator) 디바이스에 전기적으로 연결되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 전도성 패드들의 적어도 일부는 상기 제2 전도성 패드들의 적어도 일부로부터 제1 수평 방향으로 약 15 μm 내지 약 50 μm 범위 내의 적어도 하나의 거리만큼 오프셋(offset)되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제1 전도성 패드들의 적어도 하나는 상기 제1 수평 방향에 직교하는 제2 수평 방향으로 상기 제1 전도성 패드들의 적어도 다른 하나로부터 약 15 μm 이상의 적어도 하나의 추가 거리만큼 오프셋되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제2 전도성 패드들의 적어도 하나는 상기 제2 수평 방향으로 상기 제2 전도성 패드들의 적어도 다른 하나로부터 약 15 μm 이상의 적어도 하나의 추가 거리만큼 오프셋되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 전도성 패드들의 적어도 하나는 상기 제1 수평 방향으로 가장 근접한 상기 제1 전도성 패드들 중 두 개의 제1 전도성 패드들로부터 오프셋되고, 상기 제1 수평 방향에 수직인 제2 수평 방향으로 상기 두 개의 제1 전도성 패드들 사이에 적어도 부분적으로 개재되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>14. 메모리 디바이스에 있어서,CMOS(complementary metal-oxide-semiconductor) 회로부를 포함하는 영역, 및 상기 영역에 수평으로 이웃하고 상기 CMOS 회로부가 실질적으로 없는 추가 영역을 포함하는 베이스 구조;상기 베이스 구조 위에 놓이는 전도성 라우팅 계층(routing tier);상기 전도성 라우팅 계층 위에 놓이고 전도성 재료 및 상기 전도성 재료와 수직으로 교번하는 절연성 재료를 포함하는 적층 구조(stack structure);상기 적층 구조를 통해 연장되는 메모리 셀들의 스트링들을 포함하는 메모리 어레이-여기서, 상기 메모리 어레이는 상기 베이스 구조의 상기 영역의 수평 영역 내에 있음-;상기 적층 구조 위에 놓이는 추가 전도성 라우팅 계층;상기 메모리 어레이로부터 수평으로 오프셋되고 상기 전도성 라우팅 계층과 상기 추가 전도성 라우팅 계층 사이에서 연장되는 전도성 접촉부들;상기 추가 전도성 라우팅 계층 위에 놓이고 상기 베이스 구조의 상기 추가 영역의 수평 영역 내에 있는 제1 전도성 패드들-여기서, 상기 제1 전도성 패드들은 상기 전도성 접촉부들의 일부와 전기적으로 통신함-; 및상기 추가 전도성 라우팅 계층 위에 놓이고 상기 메모리 어레이의 상기 메모리 셀들의 스트링들의 적어도 일부와 상기 제1 전도성 패드들 사이에 수평으로 개재된 제2 전도성 패드들을 포함하고, 상기 제2 전도성 패드들은 상기 전도성 접촉부들의 다른 일부와 전기적으로 통신하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제2 전도성 패드들은 상기 베이스 구조의 상기 영역의 상기 수평 영역에 위치하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제1 전도성 패드들과 전기적으로 통신하는 상기 전도성 접촉부들의 상기 일부는 상기 베이스 구조의 상기 추가 영역의 상기 수평 영역 내에 위치되고; 및상기 제2 전도성 패드들과 전기적으로 통신하는 상기 전도성 접촉부들의 상기 다른 일부는 상기 베이스 구조의 상기 영역의 상기 수평 영역 내에 위치되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제14항 내지 제16항 중 어느 한 항에 있어서,상기 제2 전도성 패드들은 제1 수평 방향으로 상기 제1 전도성 패드들과 상기 메모리 어레이 사이에 수평으로 개재되고; 및상기 제2 전도성 패드들의 적어도 일부의 수평 중심들은 상기 제1 수평 방향에 직교하는 제2 수평 방향으로 서로 실질적으로 정렬되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제14항 내지 제16항 중 어느 한 항에 있어서,상기 제2 전도성 패드들은 상기 제1 전도성 패드들과 상기 메모리 어레이의 상기 메모리 셀들의 스트링의 상기 적어도 일부 사이에 수평으로 제1 수평 방향으로 개재되고; 및상기 제2 전도성 패드들의 각각의 수평 중심은 상기 제1 전도성 패드들의 각각의 수평 중심으로부터 상기 제1 수평 방향에 직교하는 제2 수평 방향으로 수평으로 오프셋되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 전도성 패드들은 상기 제1 전도성 패드들과 상기 메모리 어레이의 상기 메모리 셀들의 스트링들의 상기 적어도 일부 사이에 제1 수평 방향으로 개재된 로우(row)로 배열되고, 상기 로우는 상기 제1 수평 방향에 수직인 제2 수평 방향으로 연장되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 전도성 패드들의 적어도 하나는 상기 메모리 어레이의 상기 메모리 셀들의 스트링들의 적어도 하나와 수평으로 중첩되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>21. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 전도성 패드들의 적어도 일부 및 상기 제2 전도성 패드들의 적어도 일부에 본딩된 전도성 와이어들을 더 포함하고, 상기 전도성 와이어들은 리드 프레임(lead frame)의 리드들에 결합되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>22. 제14항 내지 제16항 중 어느 한 항에 있어서,상기 제2 전도성 패드들의 적어도 하나는 공급 전압(Vcc) 패드를 포함하고; 및상기 제2 전도성 패드들의 적어도 하나는 접지(Vss) 패드를 포함하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>23. 전자 시스템(electronic system)에 있어서,입력 디바이스;출력 디바이스;상기 입력 디바이스 및 상기 출력 디바이스에 동작 가능하게 연결된 프로세서 디바이스; 및상기 프로세서 디바이스에 동작 가능하게 연결된 메모리 디바이스를 포함하고, 상기 메모리 디바이스는: 절연성 구조들과 수직으로 개재된 전도성 구조를 포함하는 적층 구조; 상기 적층 구조의 수직 아래에 있고 논리 회로부를 포함하는 논리 영역을 포함하는 베이스 구조; 상기 적층 구조를 통해 수직으로 연장되는 메모리 셀들의 스트링들을 포함하는 메모리 어레이-여기서, 상기 메모리 어레이는 상기 베이스 구조의 상기 논리 영역의 수평 영역 내에 위치됨-; 및 상기 적층 구조 위에 수직으로 놓이고 상기 논리 회로부와 전기적으로 통신하는 본드 패드들을 포함하고, 상기 본드 패드들은:  상기 베이스 구조의 상기 논리 영역의 상기 수평 영역 외부에 위치된 제1 본드 패드들; 및  상기 베이스 구조의 상기 논리 영역의 상기 수평 영역 내에 위치된 제2 본드 패드들을 포함하는, 전자 시스템.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 베이스 구조의 상기 논리 회로부는 CMOS(complementary metal-oxide-semiconductor) 회로부를 포함하는, 전자 시스템.</claim></claimInfo><claimInfo><claim>25. 제23항 및 제24항 중 어느 한 항에 있어서, 상기 메모리 디바이스는 3D NAND 플래시 메모리 디바이스를 포함하는, 전자 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 캘리포니아 ****...</address><code> </code><country> </country><engName>YU, Erwin E.</engName><name>유, 어윈, 이.</name></inventorInfo><inventorInfo><address>미국, 캘리포니아 *****...</address><code> </code><country> </country><engName>PICCARDI, Michele</engName><name>피카디, 미쉘</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country> </country><engName>ERUVURU, Surendranath C.</engName><name>에루부루, 슈렌드라나쓰 씨.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.13</priorityApplicationDate><priorityApplicationNumber>17/445,045</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.16</receiptDate><receiptNumber>1-1-2022-0852399-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.08.23</receiptDate><receiptNumber>9-1-2022-9009751-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.11.18</receiptDate><receiptNumber>1-1-2022-1234389-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Deferment (Postponement) of Processing of Examination</documentEngName><documentName>심사처리보류(연기)보고서</documentName><receiptDate>2024.08.30</receiptDate><receiptNumber>9-6-2024-0150164-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.09.11</receiptDate><receiptNumber>9-5-2024-0774992-11</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.10.28</receiptDate><receiptNumber>1-1-2024-1171401-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2024.10.28</receiptDate><receiptNumber>1-1-2024-1171400-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>9-5-2025-0512655-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.24</receiptDate><receiptNumber>1-1-2025-0843171-49</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.24</receiptDate><receiptNumber>1-1-2025-0843172-95</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220101955.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c936fc6e0876a8c31bb59df0b7fde655556c95c1fb18163517199fa9efe7fbe398558d8208edab1c6c03d6774e0ab59be05656c928a0fd7b0c6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf83f45c007fc21c1d8432ce96c7c5fec3323c7b547ab04552d4c796c33a703f0706be9814b200c23afc3ddcfb0b2fa89e64218c7e34017226</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>