# üìö FPGA e Verilog ‚Äì Aula 07  
## Dispositivos L√≥gicos Program√°veis Complexos (CPLD)  

**üìÖ Data:** 07/09/2025  
**üìö Tema:** CPLDs ‚Äì Estrutura e Funcionamento  

---

### üìñ Resumo da Aula
Com a evolu√ß√£o da tecnologia, percebeu-se que os **SPLDs (Simple PLDs)** n√£o supriam mais a demanda de circuitos digitais cada vez mais complexos.  
A solu√ß√£o foi **combinar v√°rios SPLDs em um √∫nico chip**, surgindo assim os **CPLDs (Complex Programmable Logic Devices)**.  

![Placa CPLD Altera MAX7000](./Imagens/cpld-placa.png)  

Em m√©dia, um CPLD possui de **2 a 64 estruturas equivalentes a SPLDs**, interligadas por uma matriz de interconex√£o.  

---

### üîé Caracter√≠sticas dos CPLDs
- Maior capacidade de s√≠ntese de l√≥gica: conseguem implementar **um n√∫mero relativamente grande de portas l√≥gicas em um √∫nico chip**.  
- Grande n√∫mero de **pinos de entrada e sa√≠da**.  
- Adequados para projetos de **m√©dia a alta complexidade**.  
- **Sempre reprogram√°veis**.  
- **N√£o vol√°teis** ‚Üí mant√™m a configura√ß√£o mesmo sem energia.  

---

### üìå Estrutura interna de um CPLD
Um CPLD √© composto por tr√™s blocos principais:

![Arquitetura interna CPLD](./Imagens/cpld-arquitetura.png)  

1. **LAB (Logic Array Block)**  
   - Equivalente a um SPLD.  
   - Cont√©m em m√©dia **8 a 18 macroc√©lulas (sa√≠das)**.  
   - Cada LAB pode ter **4 a 16 termos produtos (AND)**.  
   - Em m√©dia, **36 entradas**.  

2. **PIA (Programmable Interconnect Array)**  
   - Rede de interconex√£o **reconfigur√°vel** que liga os LABs.  
   - As entradas externas n√£o se ligam diretamente a um LAB, mas sim ao **PIA** ‚Üí e depois s√£o distribu√≠das para os LABs conforme necess√°rio.  

3. **I/O Blocks (Blocos de Entrada/Sa√≠da)**  
   - Controlam se um pino do CPLD vai atuar como **entrada** ou **sa√≠da**.  
   - Diferente de SPLDs: no CPLD **todos os pinos s√£o configur√°veis** (n√£o h√° pinos dedicados).  
   - Implementam buffers de controle (Output Enable) para permitir pinos bidirecionais.  

---

### üìö Defini√ß√µes importantes
- **Vol√°til:** perde a configura√ß√£o quando o dispositivo √© desligado.  
  - Exemplo: FPGAs baseadas em SRAM.  
- **N√£o vol√°til:** mant√©m a configura√ß√£o mesmo sem energia.  
  - Exemplo: CPLDs (configura√ß√£o salva em EEPROM).  

---

### üíæ EEPROM
- **EEPROM (Electrically Erasable Programmable Read-Only Memory):**  
  - Mem√≥ria que pode ser programada e apagada eletricamente.  
  - Permite que o CPLD seja **reprogramado v√°rias vezes**.  
  - Armazena permanentemente as informa√ß√µes de configura√ß√£o (sem perder ao desligar).  

---

### ‚úÖ Conclus√£o
- O **CPLD** √© a evolu√ß√£o natural do SPLD, oferecendo maior capacidade de l√≥gica, maior n√∫mero de pinos e flexibilidade de interconex√£o.  
- Ele mant√©m a simplicidade conceitual dos SPLDs, mas em **escala maior**.  
- √â ideal para projetos de **m√©dia complexidade**, antes de se partir para **FPGAs**.  

---
