# Instituto Tecnol√≥gico de Costa Rica  
## Escuela de Ingenier√≠a Electr√≥nica  
### Laboratorio 4 ‚Äî Microcontrolador RISC-V  
---

## **Integrantes**
- **Lesly Mariana √Ålvarez √Ålvarez**
- **Laura Elena Brenes Espinoza**
- **Ana Laura Cart√≠n Ruiz**
- **Michelle Guti√©rrez Araya**
- **Brayan Ariel Vargas Rojas**

---

## **Curso:**  
IE-0523 ‚Äî Arquitectura de Computadores

## **Profesor:**  
Luis Carlos Rosales 

## **Fecha de Entrega:**  
05/12/2025

---

# üìò **Bit√°cora de Desarrollo del Laboratorio 4**

---

## **D√≠a 1 ‚Äî Revisi√≥n del documento y comprensi√≥n del objetivo general**
**Fecha:** 7/11/2025  

**Actividades realizadas:**  
- Lectura completa del enunciado del laboratorio para comprender el alcance: implementaci√≥n de un microcontrolador RV32I uniciclo en FPGA, capaz de ejecutar un programa bare-metal para leer temperatura del ADC integrado.  
- Revisi√≥n del mapa de memoria y perif√©ricos mapeados en memoria (MMIO): LEDs, switches, display 7 segmentos, timer y m√≥dulo TMP.  
- Estudio preliminar de la estructura del procesador uniciclo basada en las referencias proporcionadas (Harris & Harris).  

**Hallazgos relevantes:**  
- Confirmamos que la arquitectura utilizada es **RISC-V RV32I**, por lo que el procesador debe soportar instrucciones b√°sicas de load/store, operaciones AL, inmediatos y branching.  
- Identificamos la necesidad de compilar ensamblador a `.hex` para inicializar la ROM del IP Core en Vivado.  

**Conclusiones del d√≠a:**  
- Se estableci√≥ el flujo del laboratorio: investigaci√≥n ‚Üí escritura de respuestas ‚Üí preparaci√≥n del c√≥digo ensamblador ‚Üí integraci√≥n con la FPGA.

---

## **D√≠a 2 ‚Äî Investigaci√≥n t√©cnica y desarrollo del cuestionario previo**
**Fecha:** 10/11/2025  

**Actividades realizadas:**  
- Investigaci√≥n sobre la ISA RISC-V, en particular el subconjunto **RV32I**, enfoc√°ndose en registros, formatos de instrucci√≥n y flujo b√°sico del procesador.  
- Desarrollo de las respuestas para:  
  - Diferencias entre C y ensamblador.  
  - Concepto de programaci√≥n bare-metal.  
  - Endianness en memoria.  
  - Perif√©ricos mapeados en memoria.  
  - Uso de IP-Cores para RAM, ROM y ADC XADC.  
- Integraci√≥n de explicaciones t√©cnicas en lenguaje formal y orientado al laboratorio.  

**Hallazgos / Problemas encontrados:**  
- Fue necesario estudiar el funcionamiento del **XADC** para comprender c√≥mo el m√≥dulo TMP obtiene valores anal√≥gicos.  
- Se revis√≥ documentaci√≥n adicional de Digilent para confirmar la disponibilidad del sensor ADT7420 integrado en la Nexys4.  

**Conclusiones del d√≠a:**  
- El cuestionario previo qued√≥ redactado con base t√©cnica s√≥lida y alineado con la arquitectura de la FPGA.

---

## **D√≠a 3 ‚Äî An√°lisis del diagrama del procesador RISC-V y unidad de control**
**Fecha:** 22/11/2025  y 25/11/2025

**Actividades realizadas:**  
- Revisi√≥n detallada de los diagramas del procesador uniciclo, en particular ALU, banco de registros, unidad de control y generador de inmediatos.  
- An√°lisis de se√±ales clave: `Branch`, `MemWrite`, `ALUSrc`, `ImmSrc`, `RegWrite`, y c√≥mo dependen del opcode.  
- Repaso de las tablas de decodificaci√≥n, incluyendo la extensi√≥n de ALU para operaciones como `xor`, `sll`, `srl` y `sra`.  

**Hallazgos relevantes:**  
- Se determin√≥ que para este laboratorio es necesario comprender c√≥mo la se√±al `ALUControl` se deriva de `funct3`, `funct7` y `ALUOp`.  
- La descripci√≥n del comportamiento de cada instrucci√≥n debe correlacionarse con la implementaci√≥n del pipeline uniciclo.  

**Notas de los d√≠a:**  
- Se avanz√≥ en conectar teor√≠a de arquitectura con las funciones reales que tendr√° el ensamblador para controlar perif√©ricos en memoria.

---

## **D√≠a 4 ‚Äî Mapa de memoria, perif√©ricos y definici√≥n de funcionamiento**
**Fecha:** 1/12/2025  y 4/12/2025

**Actividades realizadas:**  
- Estudio del mapa de memoria del laboratorio, incluyendo posiciones para:  
  - Switches (0x2000)  
  - LEDs (0x2004)  
  - Display 7 segmentos (0x2008)  
  - Timer (0x2018 y 0x201C)  
  - Sensor TMP (0x2030 y 0x2034)  
- Comprensi√≥n de c√≥mo leer y escribir en cada perif√©rico con instrucciones `lw` y `sw`.  
- An√°lisis del mecanismo para seleccionar el periodo de muestreo en funci√≥n de los switches (1 s, 2 s, 5 s, 10 s).  

**Hallazgos:**  
- La FPGA opera como un sistema abierto basado en un microprocesador, donde el acceso a perif√©ricos depende totalmente del direccionamiento mapeado.  
- El c√≥digo ensamblador debe iniciar conversiones del sensor TMP escribiendo un bit en el registro de control y luego esperar el `NEW_DATA_FLAG`.  

**Conclusiones del d√≠a:**  
- Qued√≥ clara la estructura total del sistema y la interacci√≥n entre software (ensamblador) y hardware (microcontrolador uniciclo).
- Todo esta claro, pero estamos al borde de la locura con la FPGA y su funcionamiento.
- Alguien por favor SALVENOSSSSS 

---

