<!DOCTYPE html PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html><head>
<meta content="text/html; charset=UTF-8" http-equiv="content-type"><title>INF3500- laboratoire 1</title>

<link rel="stylesheet" type="text/css" media="screen" href="coursscreen.css">
<link rel="stylesheet" type="text/css" media="print" href="print.css"></head>
<body>
<hr style="width: 100%; height: 2px;">
<table style="width: 100%; text-align: left;" border="0" cellpadding="1" cellspacing="1">
<tbody>
<tr>
<td style="vertical-align: middle;"><img style="width: 311px; height: 127px;" alt="Logo de Polytechnique Montréal" src="Polytechnique_signature-RGB-gauche_FR.png"><a href="http://www.polymtl.ca/"><br>
</a> </td>
<td style="vertical-align: middle;">
<h1>INF3500 - Conception et réalisation<br>
de systèmes numériques</h1>
<h1>Automne 2020</h1>
</td>
</tr>
</tbody>
</table>
<hr style="width: 100%; height: 2px;">
<h1>Laboratoire #1</h1>
<h1>Flot de conception de systèmes numériques : le module du vote</h1>
<h2>Objectifs</h2>
<p>À la fin de ce laboratoire, vous devrez être capable
d'appliquer le flot de conception d'un système numérique à l'aide
d'outils de conception :</p>
<ul>
<li>modéliser un module combinatoire en VHDL;</li>
<li>vérifier le module par simulation à l'aide d'un banc
d'essai;</li>
<li>synthétiser et implémenter le module</li>
<ul>
</ul>
<li>générer
le fichier de configuration pour le FPGA, programmer le FPGA et
vérifier le fonctionnement du module sur une carte de développement.</li>
</ul>
<figure><figcaption></figcaption> </figure>
<h2>Partie 1 : Préparation au laboratoire</h2>
<p>Avant le début de la période de laboratoire, suivre les étapes
suivantes:</p>
<ol>
<li>Obtenir <a href="https://store.digilentinc.com/basys-3-artix-7-fpga-trainer-board-recommended-for-introductory-users/">une
carte Digilent Basys 3</a>. Il y a plusieurs fournisseurs, mais le meilleur choix est probablement directement du manufacturier Digilent.</li><li>Obtenir un câble USB pour relier votre ordinateur à la carte. Le connecteur de la carte <a href="https://en.wikipedia.org/wiki/USB_hardware">est de
type USB 2.0 Micro-B</a>. Vérifiez de quel type de connecteur USB
votre ordinateur a besoin. Les plus fréquents sont USB A (Type-A) et <a href="https://en.wikipedia.org/wiki/USB-C">USB-C</a>.</li>
<li>Installer les outils suivants sur votre ordinateur - <span style="font-style: italic;">attention, il faut prévoir au
moins deux heures pour le téléchargement et l'installation</span>
:</li>
<ol>
<li><a href="https://www.aldec.com/en/products/fpga_simulation/active_hdl_student">Active-HDL,
en version étudiante</a>, de la <a href="https://www.aldec.com/">compagnie Aldec</a>.<br>
[Note : Vous pouvez utiliser tout éditeur de texte de votre choix pour
entrer votre code VHDL, et l'outil de votre choix pour en faire la
simulation.<br>
Cependant, dans le cadre du laboratoire, seul Active-HDL sera
officiellement supporté.]</li>
<li><a href="https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html">Xilinx
Vivado WebPack</a>, de la <a href="https://www.xilinx.com/">compagnie
Xilinx</a>.</li>
</ol>
<li>Préparer la matière du cours de la semaine 1 :
Introduction, et en particulier :</li>
<ol>
<li>les diapositives de la série 0103FlotDeConception; et,</li>
<li>les diapositives de la série 0104IntroVHDL.</li>
</ol>
<li>Choisir un/e co-équipier/ère. Vous pouvez utiliser le forum
du cours. Il peut être possible de travailler seul(e), pour cela il
faut en discuter avec le chargé de laboratoire qui décidera en fonction
du nombre de demandes. Il n'y aura pas d'équipe de trois personnes.</li>
</ol>
<h2>Partie 2 : Mise en oeuvre de la carte Basys 3</h2>
<table style="width: 100%; text-align: left; margin-left: auto; margin-right: auto;" border="0" cellpadding="2" cellspacing="2">
<tbody>
<tr>
<td style="vertical-align: top;">
<p>La <a href="https://store.digilentinc.com/basys-3-artix-7-fpga-trainer-board-recommended-for-introductory-users/">carte
Basys 3</a>
comporte tous les éléments nécessaires pour se familiariser avec la
technologie des FPGA. Elle contient des interfaces simples qui
permettent à l'utilisateur d'interagir avec le programme du FPGA.</p>
<p style="text-decoration: underline;">Procédure à
suivre.</p>
<ol>
<li>Vérifiez que le cavalier (<span style="font-style: italic;">jumper</span>) de
sélection de l'alimentation (item 16 dans la figure) est bien en mode
USB, c'est à dire la position du bas.</li>
<li>Reliez le port USB de la carte Basys 3 (item 13 dans
la figure) à votre ordinateur à l'aide d'un câble USB. Le port USB de la carte sert à trois fonctions simultanées :</li><ol>
<li>l'alimentation de la carte en énergie;</li>
<li>la programmation du FPGA par son port JTAG; et,</li>
<li>la connexion à l'ordinateur via un port série
(Windows : COM port) sur les pattes A18 et B18 du FPGA.</li>
</ol>
<li>Activez le commutateur d'alimentation (item 15 dans
la figure) et confirmez que la DEL d'alimentation (item 1 dans la
figure) est bien allumée.</li>
<li>Si
un programme était déjà présent dans la mémoire Flash de la carte, il
se chargera dans le FPGA et commencera à s'exécuter.</li>
<ol>
<li>Pour cela, il faut
que le cavalier de configuration du FPGA (item 10 dans la figure) soit
placé dans la position "SPI Flash", c'est à dire sur les deux pattes du
haut.</li>
<li>En tout temps on peut forcer le chargement du
programme présent dans la mémoire Flash en appuyant sur le bouton
"PROG"
(item 9 dans la figure).</li>
<li>En
supposant que le programme initial du manufacturier soit chargé, vous
devriez voir un compte 0-9 sur les affichages à sept segments (item 4
dans la figure) et vous devriez pouvoir allumer et éteindre les DEL
(item 6 dans la figure) à l'aide des commutateurs (item 5 dans la
figure). Les boutons (item 7 dans la figure) ont aussi des effets sur
les affichages à sept segments.</li>
</ol>
</ol>
<p>Consultez le <a href="https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual">manuel
de l'utilisateur disponible en ligne</a> pour tous les détails
sur la carte Basys 3.</p>
</td>
<td style="vertical-align: top;">
<p><img style="width: 673px; height: 657px;" class="center" alt="Vue d'ensemble de la planchette Basys 3" src="basys3_hardware_walkaround.png"></p>
<figcaption><br>
Vue d'ensemble de la carte Basys 3 [<a href="https://reference.digilentinc.com/reference/programmable-logic/basys-3/reference-manual">Source
: Digilent</a>]</figcaption></td>
</tr>
</tbody>
</table>
<h2>Partie 3 : Appliquer le flot de conception à du code existant</h2>
<h3>a. Vue d'ensemble du flot</h3>
<p>Le
flot de conception de systèmes numériques est montré à la figure
suivante. Consultez les diapositives du cours, série 0103, pour une
description détaillée.</p>
<img style="width: 957px; height: 466px;" alt="Flot de conception de systèmes numériques" src="flot.png">
<br>
<p><figure><figcaption>Flot de conception de systèmes
numériques</figcaption> </figure></p>
<h3>b. Création d'un espace de travail et d'un projet dans
Active-HDL</h3>
<p>Lancez Active-HDL, créez un espace de travail (<span style="font-style: italic;">workspace</span>) et créez
un projet (<span style="font-style: italic;">design</span>).</p>
<p>[Recommandation : sur votre machine, créez un répertoire
"inf3500\labo1" dans lequel vous mettrez tous les fichiers de ce
laboratoire.]</p>
<p>Téléchargez les fichiers <a href="vote_labo1_erreurs.vhd">vote_labo1_erreurs.vhd</a>
et <a href="vote_labo1_tb.vhd">vote_labo1_tb.vhd</a>
dans votre répertoire de travail puis ajoutez-les à votre projet.</p>
<p>Pour de l'aide concernant l'utilisation de Active-HDL, vous
pouvez suivre <a href="https://www.aldec.com/en/support/resources/documentation/articles/1054">le
tutoriel proposé par Aldec</a>&nbsp;ou tout autre que vous
trouverez en ligne en cherchant par exemple "<span style="font-style: italic;">active-hdl student edition user
guide</span>" ou "<span style="font-style: italic;">active-hdl
tutorial</span>".</p>
<h3>c. Correction des erreurs de syntaxe</h3>
<p>Le fichier&nbsp;<a href="vote_labo1_erreurs.vhd">vote_labo1_erreurs.vhd</a>
comporte cinq erreurs de syntaxe. Pour vous aider à les trouver, dans
Active-HDL faites <code>Design &gt; Compile</code> ou
pressez la touche F11. Notez et corrigez les cinq erreurs une à la fois.</p>
<p>On peut aussi effectuer la compilation&nbsp;directement
dans la console de Active-HDL avec la commande :<br>
</p>
<pre>acom -2018 votre-chemin\inf3500\labo1\vote_labo1_erreurs.vhd<br></pre>
<p>[Recommandation : Consultez les diapositives du cours, série
0104, pour une brève introduction au langage VHDL.]</p>
<h3>d. Vérification par simulation et correction des erreurs
fonctionnelles</h3>
<p>Dans Active-HDL, définissez la&nbsp;paire
entité/architecture vote_labo1_tb(arch) comme unité principale (<span style="font-style: italic;">Top-level</span>) :</p>
<ul>
<li> par <code>Design &gt; Settings &gt; General
&gt; Top-level</code>; ou&nbsp;</li>
<li>en cliquant le bouton de droite de la souris sur
vote_labo1_tb(arch) dans la fenêtre des fichiers.</li>
</ul>
<p>Lancez la simulation :</p>
<ul>
<li>en cliquant sur le symbole de lecture (triangle vert) dans
la barre d'outils;</li>
<li>en pesant les touches alt-F5; ou,</li>
<li>en tapant "run" dans la console.</li>
</ul>
<br>
On peut aussi effectuer ces opérations directement dans la console avec
les commandes suivantes :<br>
<pre>asim vote_labo1_tb<br>run<br></pre>
<p>Dans la console, on peut relancer la simulation avec la
commande <code>restart</code> et arrêter la simulation
avec la commande <code>endsim</code>. On peut cacher ou
activer la console, ou y amener le focus, en tapant alt-0 (alt-zéro).</p>
<p>[Note : vous pouvez aussi utiliser un autre simulateur de
votre choix, comme Vivado ou bien <a href="http://ghdl.free.fr/">GHDL,
le simulateur libre de VHDL</a>, mais ces outils ne sont pas
supportés dans le cours.]</p>
<p>En
consultants les spécifications données dans les commentaires et les
résultats
de la simulation, corrigez les erreurs fonctionnelles dans le fichier <a href="vote_labo1_erreurs.vhd">vote_labo1_erreurs.vhd</a>.
Sauvegardez la version corrigée sous le nom vote_labo1.vhd.</p>
<h3>e. Synthèse</h3>
<p>La synthèse s'effectue avec le logiciel Vivado de Xilinx. On
peut utiliser l'interface graphique ou la ligne de commande. La ligne
de commande est beaucoup plus fiable, plus robuste et plus rapide et
c'est elle qui est décrite ici.</p>
<p>Ajoutez le fichier <a href="labo-1-Basys-3.xdc">labo-1-Basys-3.xdc</a>
dans votre répertoire "inf3500\labo1". Ce fichier contient les
contraintes de
synthèse et d'implémentation pour votre projet. Il spécifie
l'assignation des pattes du FPGA aux ports du module <code>vote_labo1</code>
décrit en VHDL.</p>
<p>Sous
votre répertoire "inf350\labo1", créez un répertoire
"synthese-implementation". Lancez une fenêtre d'invite de commande
("cmd" sous
Windows) et <a href="https://www.digitalcitizen.life/command-prompt-how-use-basic-commands">naviguez&nbsp;au
répertoire</a> "inf350\labo1\synthese-implementation".</p>
<p>De ce répertoire, lancez Vivado en mode script avec la
commande <code>[repertoire-d-installation-de-Vivado]\bin\vivado
-mode tcl,</code> où <code>[repertoire-d-installation-de-Vivado]</code>est
probablement <code>C:\Xilinx\Vivado\2020.1</code> si votre
système d'exploitation est Windows.</p>
<p>Dans la fenêtre, à l'invite de commande <code>Vivado%</code>,
entrez les commandes suivantes [Remarque : attention, alors que <a href="https://www.howtogeek.com/181774/why-windows-uses-backslashes-and-everything-else-uses-forward-slashes/">Windows
spécifie des chemins avec le '\',</a> dans l'invite de commande
de Vivado il faut utiliser plutôt '/'] :</p>
<pre>read_vhdl ../vote_labo1.vhd<br>read_xdc ../labo-1-Basys-3.xdc<br>synth_design -top vote_labo1 -generic W=4 -part xc7a35tcpg236-1 -assert<br></pre>
<p>On remarque que :</p>
<ul>
<li><code>vote_labo1.vhd</code> est un fichier de
code VHDL décrivant le module à synthétiser;</li>
<li><code>labo-1-Basys-3.xdc</code> est un fichier
de texte contenant les contraintes d'implémentation;</li>
<li><code>-generic W=4</code> spécifie la valeur à
donner au <code>generic W</code> du module <code>vote_labo1</code>
trouvé dans le fichier <code>vote_labo1.vhd</code>; et,</li>
<li><code>-part xc7a35tcpg236-1</code> est le
modèle spécifique du FPGA présent sur la carte et cible de la synthèse.</li>
</ul>
<p>Toutes ces valeurs peuvent être modifiées selon les besoins.</p>
<p>Inspectez
la fenêtre d'invite de commandes et les fichiers du répertoire
"synthese-implementation". S'il y a des erreurs,&nbsp;corrigez-les
si nécessaire et
recommencez. En particulier, vous trouverez un fichier <code>vivado.log</code>
qui retrace toutes les activités et un fichier <code>vivado.jou</code>
qui journalise vos commandes. Les produits de la synthèse sont dans un
répertoire <code>.Xil</code>.</p>
<h3>f. Implémentation</h3>
<p>L'implémentation est divisée en deux parties : le <span style="font-style: italic;">placement</span> des
fonctions logiques à des ressources spécifiques du FPGA, et le <span style="font-style: italic;">routage</span> des
interconnexions entre ces ressources.</p>
<p>Entrez les commandes suivantes :</p>
<pre>place_design<br>route_design<br></pre>
<p>Inspectez
la fenêtre d'invite de commandes et les fichiers du répertoire
"synthese-implementation". S'il y a des erreurs,&nbsp;corrigez-les
si nécessaire et
recommencez.</p>
<h3>g. Génération du fichier de configuration</h3>
<p>Entrez la commande suivante : </p>
<pre>write_bitstream -force fichier-de-programmation.bit<br></pre>
<p>Inspectez
la fenêtre d'invite de commandes et les fichiers du répertoire
"synthese-implementation". S'il y a des erreurs,&nbsp;corrigez-les
si nécessaire et
recommencez.</p>
<h3>h. Programmation de la puce</h3>
<p>La carte doit être reliée à votre ordinateur et allumée,
conformément à la partie 2.</p>
Entrez les commandes suivantes :<br>
<pre>open_hw_manager<br>connect_hw_server<br>get_hw_targets<br>open_hw_target<br>current_hw_device [get_hw_devices xc7a35t_0]<br>set_property PROGRAM.FILE {fichier-de-programmation.bit} [get_hw_devices xc7a35t_0]<br>program_hw_devices [get_hw_devices xc7a35t_0]<br></pre>
<p>Les
commandes données ici établissent entre autres la communication avec le
FPGA sur la carte. Il arrive que la synchronisation ne se fasse pas
correctement du premier coup. Si c'est le cas, relancez-les commandes
une à une jusqu'à ce que ça fonctionne et que le FPGA soit programmé.</p>
<h3>i. Vérification de la puce</h3>
<p>Vous
pouvez maintenant vérifier le comportement correct du module en
activant les quatre commutateurs de droite et en observant la DEL de
droite.</p>
<p>Si le comportement n'est pas conforme aux spécifications
... il faut alors retourner au code VHDL pour le corriger, puis
recommencer.</p>
<h3>j. Toutes les commandes en un seul script</h3>
<p>On peut effectuer toutes les opérations de la synthèse à la
programmation du FPGA à l'aide du fichier de commande <a href="labo-1-synth-impl.tcl">labo-1-synth-impl.tcl</a>.</p>À
partir de votre répertoire labo1\synthese-implementation, exécutez la
commande suivante dans une fenêtre de ligne de commande :
<pre>C:\Xilinx\Vivado\2020.1\bin\vivado -mode tcl -source ..\labo-1-synth-impl.tcl<br></pre>
<p>(en supposant que Vivado soit installé dans le répertoire
C:\Xilinx\Vivado\2020.1\).</p>
<p>Ce fichier suppose que tous les noms de fichiers, leur
localisation et le répertoire d'exécution du script sont conformes aux explications données ici.</p>
<p>En général, il
n'est pas&nbsp;nécessaire de refaire toutes les étapes précédentes
quand une étape ne fonctionne pas. On peut en général&nbsp;ne
refaire que
l'étape qui a flanché.</p>
<figcaption></figcaption>
<hr style="width: 100%; height: 2px;">
<h2>Partie 4: amélioration du module pour cinq entrées</h2>
<p>Modifiez le module labo1_vote pour qu'il fonctionne avec une
valeur de W = 5. Répétez toutes les étapes du flot de conception.
Nommez votre fichier "labo_1_vote_ameliore.vhd".</p>
<p>Utilisez le banc d'essai <a href="vote_labo1_tb.vhd">vote_labo1_tb.vhd</a>
pour vérifier le fonctionnement correct de votre module.</p>
<p>Modifiez le fichier <a href="labo-1-Basys-3.xdc">labo-1-Basys-3.xdc</a>
pour accommoder une entrée de plus. Utilisez le commutateur #4 comme 5e
entrée.</p>
<p>Faites
la synthèse, l'implémentation, la génération du fichier de
configuration, la programmation de la puce et la vérification de la
puce.</p>
<hr style="width: 100%; height: 2px;">
<h2>Partie 5: au-delà du A - amélioration du module pour un grand nombre
d'entrées</h2>
<p>[<span style="font-style: italic;">Mise en garde.
Compléter correctement les parties 3 et 4 peut donner une note de 17 /
20 (85%), ce qui peut normalement être interprété comme un A. La partie
5 demande du travail supplémentaire qui sort normalement des attentes
du cours. Il n'est
pas nécessaire de la compléter pour réussir le cours ni pour obtenir
une bonne note. Il n'est pas recommandé de s'y attaquer si vous
éprouvez des difficultés dans un autre cours. La partie 5 propose&nbsp;
défi
pour les personnes qui souhaitent s'investir davantage dans le cours
INF3500 en toute connaissance de cause.</span>]</p>
<p>a. Proposez <span style="font-style: italic;">**deux**</span>
manières de décrire le module en VHDL afin qu'il accommode un grand
nombre d'entrées. Expliquez complètement vos deux suggestions à l'aide d'exemples.</p>
<p>b. Remettez le code de votre module qui fonctionne avec W = 16,
ainsi que le fichier de configuration correspondant qui peut être
programmé sur la carte utilisant les 16 commutateurs.</p>
<p>c. Remettez le code de votre module qui fonctionne avec toute
valeur de W entre 3 et 63 inclusivement.</p>
<hr style="width: 100%; height: 2px;">
<h2>Barème de correction</h2>
Le barème de correction est progressif. Il est relativement facile
d'obtenir une note de passage (&gt;10) au laboratoire et il faut mettre
du travail pour obtenir l'équivalent d'un A (17/20). Obtenir une note
plus élevée (jusqu'à 20/20) nécessite plus de travail que ce qui est
normalement demandé dans le cadre du cours.<br><br>
<span class="examen"></span>
<table border="1" cellpadding="0" cellspacing="0">
<tbody>
<tr>
<th>critère<br>
</th>
<th style="width: 93px;">points<br>
</th>
</tr>
<tr>
<td>Partie 3 c. : fichier vote_labo1.vhd corrigé et
commenté montrant chacune des erreurs de syntaxe</td>
<td style="text-align: center;">8</td>
</tr>
<tr>
<td>Partie 3 d. : fichier vote_labo1.vhd corrigé et
commenté montrant chacune des erreurs de fonctionnalité </td>
<td style="text-align: center; width: 93px;">4</td>
</tr>
<tr>
<td>Partie 4 : &nbsp;fichier vote_labo1_ameliore.vhd et
le fichier de configuration correspondant fichier-de-programmation.bit qui fonctionnent pour W = 5
</td>
<td style="text-align: center; width: 93px;">3</td>
</tr>
<tr><td>Élégance et lisibilité du code : alignement, choix des identificateurs, qualité et
pertinence des commentaires, respect des consignes de remise incluant les noms des fichiers, etc.</td><td style="text-align: center;">2</td></tr><tr>
<td>Partie 5 a., b. et c.: au-delà du A</td>
<td style="text-align: center; width: 93px;">3</td>
</tr>
<tr>
<td style="vertical-align: top;">Maximum possible sur 20 points<br>
</td>
<td style="vertical-align: top; text-align: center; width: 93px;">20<br>
</td>
</tr>
</tbody>
</table>
<br>
<br><hr style="width: 100%; height: 2px;">
<h2>Références pour creuser plus loin</h2><p>Les liens suivants ont été vérifiés en juillet 2020.</p><p>Aldec Active-HDL User Guide : accessible en faisant F1 dans l'application, et accessible <a href="https://www.aldec.com/en/support/resources/documentation/manuals/">à partir du site de la compagnie</a>.</p><p>Tous les manuels de Xilinx : &nbsp;<a href="https://www.xilinx.com/products/design-tools/vivado.html#documentation">https://www.xilinx.com/products/design-tools/vivado.html#documentation</a></p><p>Vivado Design Suite Tcl Command Reference Guide : <a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug835-vivado-tcl-commands.pdf">https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug835-vivado-tcl-commands.pdf</a></p><p>Vivado Design Suite User Guide - Design Flows Overview : <a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug892-vivado-design-flows-overview.pdf">https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug892-vivado-design-flows-overview.pdf</a></p><p>Vivado Design Suite User Guide - Synthesis : <a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug901-vivado-synthesis.pdf">https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug901-vivado-synthesis.pdf</a></p><p>Vivado Design Suite User Guide - Implementation : <a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug904-vivado-implementation.pdf">https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug904-vivado-implementation.pdf</a></p><p><br><a href="https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_2/ug892-vivado-design-flows-overview.pdf"></a></p><p><br></p>
</body></html>