# Reading C:/altera/13.0sp1/modelsim_ase/tcl/vsim/pref.tcl 
# do pratica_2_run_msim_rtl_verilog.do 
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Copying C:\altera\13.0sp1\modelsim_ase\win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# ** Warning: Copied C:\altera\13.0sp1\modelsim_ase\win32aloem/../modelsim.ini to modelsim.ini.
#          Updated modelsim.ini.
# 
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module processador
# 
# Top level modules:
# 	processador
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn_pc.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module regn_pc
# 
# Top level modules:
# 	regn_pc
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module regn
# 
# Top level modules:
# 	regn
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/Mux10to1.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module Mux10to1
# 
# Top level modules:
# 	Mux10to1
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/dec3to8.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module dec3to8
# 
# Top level modules:
# 	dec3to8
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ALUn.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ALUn
# 
# Top level modules:
# 	ALUn
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/upcount.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module upcount
# 
# Top level modules:
# 	upcount
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ram_lpm.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ram_lpm
# 
# Top level modules:
# 	ram_lpm
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/rom_lpm.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module rom_lpm
# 
# Top level modules:
# 	rom_lpm
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module pratica_2
# 
# Top level modules:
# 	pratica_2
# 
vsim +altera -L altera_mf_ver -do pratica_2_run_msim_rtl_verilog.do -l msim_transcript -gui work.pratica_2
# vsim +altera -L altera_mf_ver -do pratica_2_run_msim_rtl_verilog.do -l msim_transcript -gui work.pratica_2 
# Loading work.pratica_2
# Loading work.processador
# Loading work.Mux10to1
# Loading work.upcount
# Loading work.dec3to8
# Loading work.regn
# Loading work.regn_pc
# Loading work.ALUn
# Loading work.ram_lpm
# Loading altera_mf_ver.altsyncram
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# Loading work.rom_lpm
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v(32): [PCDPC] - Port size (2 or 2) does not match connection size (3) for port 'Q'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/upcount.v(3).
# 
#         Region: /pratica_2/proc/Tstep
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v(36): [PCDPC] - Port size (1 or 1) does not match connection size (32) for port 'En'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/dec3to8.v(1).
# 
#         Region: /pratica_2/proc/decX
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v(209): [PCDPC] - Port size (16 or 16) does not match connection size (1) for port 'R'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn.v(1).
# 
#         Region: /pratica_2/proc/reg_W
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v(209): [PCDPC] - Port size (16 or 16) does not match connection size (1) for port 'Q'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn.v(1).
# 
#         Region: /pratica_2/proc/reg_W
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v(12): [PCDPC] - Port size (7 or 7) does not match connection size (16) for port 'address'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ram_lpm.v(40).
# 
#         Region: /pratica_2/RAM
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v(12): [PCDPC] - Port size (16 or 16) does not match connection size (1) for port 'data'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ram_lpm.v(42).
# 
#         Region: /pratica_2/RAM
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v(13): [PCDPC] - Port size (7 or 7) does not match connection size (16) for port 'address'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/rom_lpm.v(40).
# 
#         Region: /pratica_2/ROM
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v(13): [PCDPC] - Port size (16 or 16) does not match connection size (1) for port 'q'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/rom_lpm.v(42).
# 
#         Region: /pratica_2/ROM
# do pratica_2_run_msim_rtl_verilog.do 
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/processador.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module processador
# 
# Top level modules:
# 	processador
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn_pc.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module regn_pc
# 
# Top level modules:
# 	regn_pc
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/regn.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module regn
# 
# Top level modules:
# 	regn
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/Mux10to1.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module Mux10to1
# 
# Top level modules:
# 	Mux10to1
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/dec3to8.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module dec3to8
# 
# Top level modules:
# 	dec3to8
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ALUn.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ALUn
# 
# Top level modules:
# 	ALUn
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/upcount.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module upcount
# 
# Top level modules:
# 	upcount
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/ram_lpm.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ram_lpm
# 
# Top level modules:
# 	ram_lpm
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/rom_lpm.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module rom_lpm
# 
# Top level modules:
# 	rom_lpm
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório\ AOC\ II/Prática\ 2\ -\ Rodrigo/pratica_2 {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2022.2/Laboratório AOC II/Prática 2 - Rodrigo/pratica_2/pratica_2.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module pratica_2
# 
# Top level modules:
# 	pratica_2
# 
wave create -driver freeze -pattern constant -value 1 -starttime 0ps -endtime 1000ps sim:/pratica_2/Resetn
wave create -driver freeze -pattern constant -value 1 -starttime 0ps -endtime 1000ps sim:/pratica_2/Run
wave create -driver expectedOutput -pattern clock -initialvalue 0 -period 100ps -dutycycle 50 -starttime 0ps -endtime 1000ps sim:/pratica_2/Done
add wave -position insertpoint  \
sim:/pratica_2/Clock
add wave -position insertpoint  \
sim:/pratica_2/W
add wave -position insertpoint  \
sim:/pratica_2/DataInProc
add wave -position insertpoint  \
sim:/pratica_2/DataInMem
add wave -position insertpoint  \
sim:/pratica_2/Addr
run
run
run
run
