#IncludeRegexLine: ^[ 	]*[#%][ 	]*(include|import)[ 	]*[<"]([^">]+)([">])

#IncludeRegexScan: ^.*$

#IncludeRegexComplain: ^$

#IncludeRegexTransform: 

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/electricalMaze.c
stdio.h
-
stdlib.h
-
string.h
-
time.h
-
windows.h
-
lectura.h
C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/lectura.h
iSource.h
C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/iSource.h
resistor.h
C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/resistor.h
resistIsour.h
C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/resistIsour.h
estadosFinitos.h
C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/estadosFinitos.h

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/estadosFinitos.h

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/iSource.h

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/lectura.h

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/resistIsour.h

C:/Users/ednid/OneDrive/Escritorio/Javeriana/Semestre_III/Diseno de sistemas con procesadores/Proyectos/Proyecto2/proyecto2/resistor.h

