# Verilog 自动例化端口
> 作者：高旭超
> Email: gao.xuchao@163.com



Version: 0.0.1
LastChange: 2019-12-25
Log: add port scan for Verilog module