rs триггер kω kω триггер триггерная система класс электронных устройств обладающих способностью длительно находиться одном из двух устойчивых состояний чередовать их под воздействием внешних сигналов каждое состояние триггера легко распознаётся по значению выходного напряжения по характеру действия триггеры относятся импульсным устройствам их активные элементы транзисторы лампы работают ключевом режиме смена состояний длится очень короткое время отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации под памятью триггера подразумевают способность оставаться одном из двух состояний после прекращения действия переключающего сигнала приняв одно из состояний за другое за можно считать что триггер хранит помнит один разряд числа записанного двоичном коде при включении питания триггер непредсказуемо принимает равной или неравной вероятностью одно из двух состояний это приводит необходимости выполнять первоначальную установку триггера требуемое исходное состояние то есть подавать сигнал сброса на асинхронные входы триггеров счётчиков регистров например помощью rc цепочки также учитывать что ячейки озу построенного на триггерах память статического типа содержат после включения произвольную информацию при изготовлении триггеров применяются преимущественно приборы обычно биполярные полевые транзисторы прошлом реле электронные лампы появлением технологии производства микросхем малой средней степени интеграции был освоен выпуск обширной номенклатуры триггеров интегральном исполнении настоящее время логические схемы том числе использованием триггеров создают интегрированных средах разработки под различные программируемые логические интегральные схемы плис используются основном вычислительной технике для организации компонентов вычислительных систем регистров счётчиков процессоров озу история рис схемы из патента икклза джордана один рис нарисован как два инвертирующих каскада усилителя положительной обратной связью другой рис как симметричная пара разрывные характеристики электронных ламп на которых основано действие триггеров впервые под названием катодное реле были описаны бонч бруевичем практическая схема триггера была опубликована августа года патенте великобритании заявленном июня статье переключающее реле использующее трёхэлектродные вакуумные лампы от сентября года определения триггер бистабильный мультивибратор это цифровой автомат имеющий несколько входов выхода триггер это устройство типа двумя устойчивыми состояниями равновесия предназначенное для записи хранения информации под действием входных сигналов триггер может переключаться из одного устойчивого состояния другое при этом напряжение на его выходе скачкообразно изменяется триггерами называют такие логические устройства выходные сигналы которых определяются не только сигналами на входах но предысторией их работы то есть состоянием элементов памяти триггер один из базовых основных элементов цифровой техники некоторые исследователи включают триггер великих изобретений триггер не является логическим элементом первого уровня сам состоит из логических элементов первого уровня инверторов или логических вентилей по отношению логическим элементам первого уровня триггер является логическим устройством второго уровня триггер элементарная ячейка оперативной памяти триггер простейшее устройство выполняющее логическую функцию обратной связью то есть простейшее устройство кибернетики ичный триггер устройство элементарная переключаемая ячейка памяти переключатель устойчивыми положениями которое имеет устойчивых состояний возможность переключения из любого состояния любое другое состояние триггер это логическое устройство двумя устойчивыми состояниями имеющие несколько входов два выхода один прямой другой инверсный классификация рис временная диаграмма работы динамического триггера рис симметричные триггеры связью между каскадами резистивной связью рис функциональная классификация триггеров рис классификация триггеров по способу ввода информации триггеры подразделяются на две большие группы динамические статические названы они так по способу представления выходной информации динамический триггер представляет собой управляемый генератор одно из состояний которого единичное характеризуется наличием на выходе непрерывной импульсов определённой частоты другое нулевое отсутствием выходных импульсов смена состояний производится внешними импульсами рис статическим триггерам относят устройства каждое состояние которых характеризуется неизменными уровнями выходного напряжения выходными потенциалами высоким близким напряжению питания низким около нуля статические триггеры по способу представления выходной информации часто называют потенциальными статические потенциальные триггеры свою очередь подразделяются на две неравные по практическому значению группы симметричные несимметричные триггеры оба класса реализуются на двухкаскадном двухинверторном усилителе положительной обратной связью названием своим они обязаны способам организации внутренних электрических связей между элементами схемы симметричные триггеры отличает симметрия схемы по структуре по параметрам элементов обоих плеч для несимметричных триггеров характерна неидентичность параметров элементов отдельных каскадов также связей между ними симметричные статические триггеры составляют основную массу триггеров используемых современной аппаратуре схемы симметричных триггеров простейшей реализации илине показаны на рис основной наиболее общий признак функциональный позволяет статические симметричные триггеры по способу организации логических связей между входами выходами триггера определённые дискретные моменты времени до после появления входных сигналов по этой классификации триггеры характеризуются числом логических входов их функциональным назначением рис вторая схема независимая от функциональной характеризует триггеры по способу ввода информации оценивает их по времени обновления выходной информации относительно момента смены информации на входах рис каждая из систем классификации характеризует триггеры по разным показателям поэтому дополняет одна другую примеру триггеры rs типа могут быть синхронном асинхронном исполнении асинхронный триггер изменяет своё состояние непосредственно момент появления информационного сигнала ов некоторой задержкой равной сумме задержек на элементах составляющих данный триггер синхронные триггеры реагируют на информационные сигналы только при наличии сигнала на так называемом входе синхронизации от англ clock этот вход также обозначают термином такт такие информационные сигналы называют синхронными синхронные триггеры свою очередь подразделяют на триггеры со статическим динамическим управлением по входу синхронизации триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход логической единицы прямой вход или логического нуля инверсный вход триггеры динамическим управлением воспринимают информационные сигналы при изменении перепаде сигнала на входе от прямой динамический вход или от инверсный динамический вход также встречается название триггер управляемый фронтом одноступенчатые триггеры latch защёлки состоят из одной ступени представляющей собой элемент памяти схему управления бывают как правило со статическим управлением одноступенчатые триггеры динамическим управлением применяются первой ступени двухступенчатых триггеров динамическим управлением одноступенчатый триггер на уго условное графическое обозначение обозначают одной буквой двухступенчатые триггеры flip flop шлёпающие делятся на триггеры со статическим управлением триггеры динамическим управлением при одном уровне сигнала на входе информация соответствии логикой работы триггера записывается первую ступень вторая ступень заблокирована для записи при другом уровне этого сигнала происходит копирование состояния первой ступени во вторую первая ступень заблокирована для записи выходной сигнал появляется этот момент времени задержкой равной задержке срабатывания ступени обычно двухступенчатые триггеры применяются схемах где логические функции входов триггера зависят от его выходов во избежание временны гонок двухступенчатый триггер на уго обозначают двумя буквами тт двухступенчатый синхронный триггер асинхронными сбросом установкой триггеры со сложной логикой бывают также одно двухступенчатые этих триггерах наряду синхронными сигналами присутствуют асинхронные такой триггер изображён на рисунке справа верхний нижний входные сигналы являются асинхронными триггерные схемы классифицируют также по следующим признакам числу целочисленных устойчивых состояний основанию системы счисления обычно устойчивых состояний два реже больше см двоичный триггер троичный триггер четверичный триггер десятичный триггер ичный триггер числу уровней два уровня высокий низкий двухуровневых элементах три уровня положительный ноль отрицательный трёхуровневых элементах уровней уровневых элементах по способу реакции на помехи прозрачные непрозрачные непрозрачные свою очередь делятся на проницаемые непроницаемые по составу логических элементов триггеры на элементах не или не др базовые понятия триггер это запоминающий элемент двумя или более устойчивыми состояниями изменение которых происходит под действием входных сигналов предназначен для хранения одного бита информации то есть лог или лог все разновидности триггеров представляют собой элементарный автомат включающий собственно элемент памяти эп комбинационную схему кс которая может называться схемой управления или входной логикой рис рис структура триггеров виде кс эп графе триггера каждая вершина графа соединена со всеми другими вершинами при этом переходы от вершины вершине возможны обе стороны двухсторонние граф двоичного триггера две точки соединённые отрезком прямой линии троичного триггера треугольник четверичного триггера квадрат диагоналями пятеричного триггера пятиугольник пентаграммой при граф триггера вырождается одну точку математике ему соответствует унарная единица или унарный ноль электронике монтажная или монтажный то есть простейшее пзу устойчивые состояния имеют на графе триггера дополнительную петлю которая обозначает что при снятии управляющих сигналов триггер остаётся установленном состоянии состояние триггера определяется сигналами на прямом инверсном выходах при положительном кодировании позитивная логика высокий уровень напряжения на прямом выходе отображает значение лог состояние низкий уровень значение лог состояние при отрицательном кодировании негативная логика высокому уровню напряжению соответствует логическое значение низкому уровню напряжению соответствует логическое значение изменение состояния триггера его переключение или запись обеспечивается внешними сигналами сигналами обратной связи поступающими выходов триггера на входы схемы управления комбинационной схемы или входной логики обычно внешние сигналы как входы триггера обозначают латинскими буквами др простейших схемах триггеров отдельная схема управления кс может отсутствовать поскольку функциональные свойства триггеров определяются их входной логикой то названия основных входов переносятся на всю схему триггера входы триггеров разделяются на информационные др управляющие информационные входы предназначены для приёма сигналов запоминаемой информации названия входных сигналов отождествляют названиями входов триггера управляющие входы служат для управления записью информации триггерах может быть два вида управляющих сигналов тактовый сигнал поступающий на вход тактовый вход разрешающий сигнал поступающий на вход на входы триггера поступают сигналы которые разрешают или запрещают запись информации синхронных триггерах входом запись информации возможна при совпадении сигналов на управляющих входах работа триггеров описывается помощью таблицы переключений являющейся аналогом таблицы истинности для комбинационной логики выходное состояние триггера обычно обозначают буквой индекс возле буквы означает состояние до подачи сигнала либо или после подачи сигнала или триггерах парафазным двухфазным выходом имеется второй инверсный выход который обозначают как или кроме табличного определения работы триггера существует формульное задание функции триггера секвенциальной логике например функцию rs триггера секвенциальной логике представляет формула аналитическая запись sr триггера выглядит так типы триггеров rs триггеры rs триггер асинхронный асинхронный rs триггер инверсными входами rs триггер или sr триггер от установить сбросить асинхронный триггер который сохраняет своё предыдущее состояние при неактивном состоянии обоих входов изменяет своё состояние при подаче на один из его входов активного уровня при подаче на оба входа активного уровня состояние триггера вообще говоря неопределённо но конкретных реализациях на логических элементах оба выхода принимают состояния либо логического нуля либо логической зависимости от конкретной реализации активным входным уровнем может быть как логическая так логический так rs триггере выполненном на элементах не активным входным уровнем является логический при подаче активного уровня на вход от установить выходное состояние становится равным логической единице при подаче активного уровня на вход от сбросить выходное состояние становится равным логическому нулю состояние при котором на оба входа одновременно поданы активные уровни не определено зависит от реализации например триггере на элементах или не оба выхода переходят состояние логической которое сохраняется пока на входах удерживаются логические перевод одного из входов неактивное состояние данном примере логическую переводит триггер одно из разрешённых устойчивых состояний одновременный перевод обоих входов из активного неактивное состояние вызывает непредсказуемое переключение триггера одно из устойчивых состояний некоторой литературе триггеры которых документировано какое именно состояние на выходах соответствует одновременным активным уровням на входах rs триггеры которых запрещённое состояние доопределено тем или иным образом называются rs rs или даже триггеры по названию того входа который является приоритетным тем не менее выход из доопределённого состояния должен всё равно производиться не одновременным переводом входов неактивное состояние соблюдением паспортных задержек соответствующих физическому быстродействию триггера rs триггер используется для формирования сигнала положительным отрицательным фронтами отдельно управляемыми посредством подачи импульсов на входы которые разнесены во времени также rs триггеры часто используются для исключения ложного срабатывания цифровых устройств от так называемого дребезга контактов rs триггеры иногда называют rs фиксаторами file rs trigger asynch gif условное графическое обозначение асинхронного rs триггера file rs trigger asynch logic gif асинхронный rs триггер на элементах не file rs trigger asynch graph gif граф переходов асинхронного rs триггера file rs trigger asynch carnaugh map gif карта карно асинхронного rs триггера file rs trigger logic nor gif асинхронный rs триггер на элементах или не file схема устранения дребезга контактов gif схема устранения дребезга контактов rs триггер синхронный не определено не определено схема синхронного rs триггера совпадает со схемой парафазного двухфазного триггера но не наоборот так как парафазном двухфазном триггере не используются комбинации алгоритм синхронного rs триггера можно представить формулой где неопределённое состояние аналогично триггер доопределённым состоянием rs или rs допускает наличие двух активных сигналов на момент тактирования переключается согласно тому сигналу который для него является приоритетным file rs trigger gif условное графическое обозначение синхронного rs триггера файл rs trigger logic gif схема синхронного rs триггера на элементах не file rs trigger graph gif граф переходов синхронного rs триггера file rs trigger carnaugh map gif карта карно синхронного rs триггера триггеры триггеры также называют триггерами задержки от англ delay триггер синхронный пример условного графического обозначения уго триггера динамическим синхронным входом дополнительными асинхронными инверсными входами триггер от задержка либо от данные запоминает состояние входа выдаёт его на выход триггеры имеют как минимум два входа информационный синхронизации вход синхронизации может быть статическим потенциальным динамическим триггеров со статическим входом информация записывается течение времени при котором уровень сигнала триггерах динамическим входом информация записывается только течение перепада напряжения на входе динамический вход изображают на схемах треугольником если вершина треугольника обращена сторону микросхемы прямой динамический вход то триггер срабатывает по переднему фронту импульса если от неё инверсный динамический вход по заднему фронту импульса таком триггере информация на выходе может быть задержана на один такт по отношению входной информации так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации триггер называют также триггером запоминанием информации или триггером защёлкой рассуждая чисто теоретически парафазный двухфазный триггер можно образовать из любых rs или jk триггеров если на их входы одновременно подавать взаимно инверсные сигналы триггер основном используется для реализации защёлки так например для снятия бит информации параллельной шины берут триггера объединяют их входы синхронизации для управления записью информации защёлку входа подсоединяют шине одноступенчатых триггерах во время прозрачности все изменения информации на входе передаются на выход там где это нежелательно нужно применять двухступенчатые двухтактные master slave ms триггеры file trigger gif условное графическое обозначение триггера со статическим входом синхронизации триггер двухступенчатый одноступенчатом триггере имеется одна ступень запоминания информации при этом состоянии записи триггер прозрачен все изменения на входе триггера повторяются на выходе триггера что может привести ложным срабатываниям устройств стоящих после триггера двухступенчатом триггере две ступени вначале информация записывается первую ступень все изменения на входе триггера во вторую ступень до сигнала перезаписи не попадают затем после перехода триггера первой ступени режим хранения информация переписывается во вторую ступень появляется на выходе что позволяет избежать состояния прозрачности двухступенчатый триггер обозначают тт если первая ступень триггера выполнена на статическом триггере то двухступенчатый триггер называют двухступенчатым триггером со статическим управлением если на динамическом триггере то двухступенчатый триггер называют двухступенчатым триггером динамическим управлением триггеры триггер от англ toggle переключатель часто называют счётным триггером так как он является простейшим счётчиком до триггер асинхронный асинхронный триггер не имеет входа разрешения счёта переключается по каждому тактовому импульсу на входе триггер синхронный условное графическое обозначение уго синхронного триггера динамическим входом синхронизации на схемах синхронный триггер при единице на входе по каждому такту на входе изменяет своё логическое состояние на противоположное не изменяет выходное состояние при нуле на входе триггер можно построить на jk триггере на двухступенчатом master slave ms триггере на двух одноступенчатых триггерах инверторе как можно видеть таблице истинности jk триггера он переходит инверсное состояние каждый раз при одновременной подаче на входы логической это свойство позволяет создать на базе jk триггера триггер объединяя входы двухступенчатом master slave ms триггере инверсный выход соединяется со входом на вход подаются счётные импульсы результате триггер при каждом счётном импульсе запоминает значение то есть будет переключаться противоположное состояние файл flip flop gif справа мини px работа схемы асинхронного триггера парафазным входом на двух парафазных триггерах на восьми логических вентилях не слева входы справа выходы синий цвет соответствует красный триггер часто применяют для понижения частоты раза при этом на вход подают единицу на сигнал частотой которая будет поделена на jk триггер jk триггер дополнительными асинхронными инверсными входами название для этого типа триггеров предложил элдрид нельсон во время его работы фирме hughes aircraft при разработке логической схемы этого триггера нельсон обозначил пары триггерных входов действия патентной заявке поданной году для входов описываемого им триггера впоследствии получившего название jk триггер нельсон использовал обозначения input input jk триггер работает так же как rs триггер одним лишь исключением при подаче логической единицы на оба входа состояние выхода триггера изменяется на противоположное выполняется операция инверсии чем он отличается от rs триггеров доопределённым состоянием которые строго переходят логический ноль или единицу независимо от предыдущего состояния вход аналогичен входу rs триггера вход аналогичен входу rs триггера при подаче единицы на вход нуля на вход выходное состояние триггера становится равным логической единице при подаче единицы на вход нуля на вход выходное состояние триггера становится равным логическому нулю jk триггер отличие от rs триггера не имеет запрещённых состояний на основных входах однако это никак не помогает при нарушении правил разработки логических схем на практике применяются только синхронные jk триггеры то есть состояния основных входов учитываются только момент тактирования например по положительному фронту импульса на входе синхронизации поскольку понятие одновременности для асинхронных сигналов уже само по себе самом определении содержит поведения по типу гонки состояний опять же rs rs триггеров этой проблемы нет потому что они не осуществляют инверсию просто подчиняются тому сигналу который для них приоритетен теоретически построение асинхронного jk триггера по сути означало бы построение rs триггера динамическими входами когда фронт сигнала переключает триггер логическую единицу фронт сигнала ноль даже если при этом уровень сигнала продолжает сохраняться наоборот разумеется одновременность переключения тут прямо запрещена требует интервалов определяемых паспортным быстродействием триггера триггер со статическим тактированием может вести себя похожим образом при сохранении высокого уровня на входе тактирования момент переключения входов на базе jk триггера возможно построить триггер или триггер как можно видеть таблице истинности jk триггера он переходит инверсное состояние каждый раз при одновременной подаче на входы логической это свойство позволяет создать на базе jk триггера триггер объединив входы алгоритм jk триггера можно представить формулой file jk trigger gif условное графическое обозначение jk триггера со статическим входом file jk trigger graph gif граф переходов jk триггера file jk trigger carnaugh map gif карта карно jk триггера синхронные асинхронные триггеры асинхронные триггеры асинхронный триггер изменяет своё состояние непосредственно момент появления информационного сигнала ов некоторой задержкой равной сумме задержек на элементах составляющих данный триггер синхронные триггеры динамическим тактированием триггер динамическим тактированием синхронные триггеры динамическим тактированием изменяют своё состояние только момент определённого перехода тактового сигнала либо либо по переднему или заднему фронту тактового импульса при неизменном уровне сигнала на тактовом входе никакие изменения на информационных входах не отражаются на состоянии триггера на рисунке показана схема триггера тактированием по переднему фронту тактового сигнала триггер состоит из трёх асинхронных rs триггеров на элементах не один из триггеров основной dd dd два других вспомогательные dd dd dd dd которые запоминают состояние линии момент положительного перепада сигнала предотвращает повторное срабатывание когда тактовый сигнал неактивен оба вспомогательных триггера имеют на выходе сигнал основной триггер таким образом находится режиме хранения причём один из них находится состоянии включён на выходах логических элементов сигналы второй запрещённом состоянии какой из триггеров находится запрещённом состоянии зависит от сигнала на входе так если то триггер dd dd находится состоянии триггер dd dd состоянии при наблюдается обратная картина как только вход претерпевает скачок вспомогательные триггеры фиксируются противофазных состояниях которые не меняются ни при каких изменениях сигнала соответственно основной триггер оказывается одном из двух состояний зависимости от сигнала момент скачка тактового сигнала троичные триггеры логические схемы троичных аналогов rs триггера триггера триггера счётного триггера триггера приведены на странице четверичные триггеры логические схемы четверичных аналогов rs триггера триггера триггера счётного триггера триггера приведены на странице триггеры любым числом устойчивых состояний триггеры на элементах или не триггеры на элементах не файл bit trigger or not jpg thumb px модель пятеричного rs триггера логическом симуляторе atanua триггер любым числом устойчивых состояний строится из логических элементов или не или не путём соединения выхода каждого элемента входами всех других элементов то есть наименьшее число логических элементов для построения ичного триггера равно триггеры на элементах или не работают прямом одноединичном коде на выходе одного из элементов на выходах других элементов триггеры на элементах не работают инверсном однонулевом коде на выходе одного из элементов на выходах других элементов эти триггеры работают как ячейки статической памяти sram управлением через транзисторов доступа на схеме не показаны при добавлении логических элементах по одному входу схем управления переключением эти триггеры могут работать как ичные аналоги двоичного rs триггера непозиционных системах счисления удельные затраты инверторов от числа состояний триггера не зависят где число инверторов число состояний триггера удельные затраты диодов логических частях логических элементов от числа состояний триггера имеют линейную зависимость где число инверторов число состояний триггера число диодов логической части одного логического элемента по этому параметру выгоднее двоичные триггеры файл снимок модели триггера larry baxter jpg thumb px снимок модели пятеричного rs триггера larry baxter логическом симуляторе atanua приведённом выше подходе построения триггеров любым числом устойчивых состояний при увеличении числа устойчивых состояний увеличивается число входов логических элементах каждой элементарной ячейке триггера larry baxter lexington mass assignee shintron company inc cambridge mass us patent oct filed dec fig предлагает другой подход построению триггеров любым числом устойчивых состояний при котором число логических элементов число входов логических элементах каждой элементарной ячейке триггера остаётся постоянным но при этом увеличивается время переключения триггера пропорционально числу разрядов триггера физические реализации триггеров триггеры тиристорами тиристор подходит для замены элемента памяти триггерах описание схемы на примере rs триггера катоду тиристора подключается выход триггера управляющему электроду подключается вход аноду подключается постоянное напряжение через полевой транзистор изолированным затвором затвору полевого транзистора подключается вход описание работы начальное состояние на выходе ноль тиристор находится замкнутом состоянии ток на выходе соответствует нулю переход состояние единица на вход подаётся напряжение равно логической единице тиристор разблокируется напряжение на выходе повышается соответственно логической единице при последующем понижении напряжения на входе тиристор сохраняет низкое сопротивление напряжение на выходе остаётся равным логической единице переход от логической единицы нулю на вход подаётся напряжение равное логической единице полевой транзистор переходит замкнутое состояние напряжение на аноде тиристора падает вследствие чего сопротивление тиристора возрастает он переходит состояние низкого выходного напряжения логическому нулю это состояние сохраняется при повышении входного напряжения на аноде тиристора тиристор можно заменить на два биполярных транзистора смотря какая реализация будет удобнее как итог мы получаем rs триггер на трёх транзисторах триггеры на релейно контакторной базе несмотря на развитие электроники особенно до сих пор применяется простая логика на реле это связано простотой реализации высокой хорошим уровнем электрической развязки входов выходов таких схем по сравнению ламповой электроникой но следует учитывать что реле потребляют большинстве своём значительный ток таковы например триггерная схема самоподхватом для пуска асинхронных двигателей ротором схемы резервных источников питания промышленности питании зданий см также двоичная система счисления бит двоичные логические элементы инвертор троичный триггер декатрон ламповый счётчик устойчивыми состояниями счётчик электроника регистр цифровая техника компьютер триггер шмитта литература шамшин история технических средств коммуникации учеб пособие дальневосточный государственный технический университет васюкевич аналитика триггерных функций автоматика вычислительная техника issn угрюмов элементы узлы эцвм высшая школа примечания ссылки lvc single type flip flop with set and reset positive edge trigger rev december product data sheet категория логические элементы категория запоминающие устройства категория цифровые интегральные схемы категория базовые электронные узлы категория импульсная техника