---
header-includes:
# - \usepackage[version=3]{mhchem}
metadata:
  reportInfo:
    subject: ディジタル論理回路演習Ⅱ:組合せ論理回路
    reportNo: 19
  writer:
    class: E3
    no: 15
    group: 2
    chief:
    name: 小畠 一泰
  others:
    date: 2019. 12. 16
    weather: 曇り
    temp: 16.7
    wet: 50.5
  partners:
    collaborator1: 井上　　　　　隆治
    collaborator2: 木下　　　　　拓真
    collaborator3: 重見　　　　　達也
    collaborator4: DANDAR　TUGULDUR
---

# 目的

ディジタル論理回路の機能と動作原理を理解するとともに, 基本的な組み合わせ論理回路について学ぶことを目的とする.

# 実験方法と結果の整理

## 基本回路の確認

理論の [@fig:191] 〜 [@fig:1911] の回路を TINA で作成し, インタラクティブで動作確認した.
レポートには回路図をエクスポート(Windows Metafile(\*.EMF))した画像を貼り付けた.

![4入力エンコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/191.bmp){#fig:191 width=80mm}

![ORを追加した回路](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/192.bmp){#fig:192 width=80mm}

![プライオリティ・エンコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/193.bmp){#fig:193 width=80mm}

![2入力デコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/194.bmp){#fig:194 width=80mm}

![BCD-7セグメント・デコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/195.bmp){#fig:195 width=80mm}

![2進-グレイ変換](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/196.bmp){#fig:196 width=80mm}

![グレイ-2進変換](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/196.bmp){#fig:197 width=80mm}

![マルチプレクサ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/198.bmp){#fig:198 width=80mm}

![デマルチプレクサ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/199.bmp){#fig:199 width=80mm}

![半加算器](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/1910.bmp){#fig:1910 width=80mm}

![半減算器](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/1911.bmp){#fig:1911 width=80mm}

\clearpage

## 演習

1. 10 進数から BCD 符号を得るための 10 進-BCD エンコーダについて, 真理値表と回路を作成し, 動作確認した.

   ![10 進-BCD エンコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/321.bmp){#fig:321 width=80mm}

   | 10 進数 | F0  | F1  | F2  | F3  |
   | :-----: | :-: | :-: | :-: | :-: |
   |    0    |  0  |  0  |  0  |  0  |
   |    1    |  0  |  0  |  0  |  1  |
   |    2    |  0  |  0  |  1  |  0  |
   |    3    |  0  |  0  |  1  |  1  |
   |    4    |  0  |  1  |  0  |  0  |
   |    5    |  0  |  1  |  0  |  1  |
   |    6    |  0  |  1  |  1  |  0  |
   |    7    |  0  |  1  |  1  |  1  |
   |    8    |  1  |  0  |  0  |  0  |
   |    9    |  1  |  0  |  0  |  1  |

   \clearpage

1. BCD 符号から 10 進数出力を得るための BCD-10 進エンコーダについて, 真理値表と回路を作成し, 動作確認した.

   ![BCD-10 進エンコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/322.bmp){#fig:322 width=60mm}

   |  A  |  B  |  C  |  D  | F0  | F1  | F2  | F3  | F4  | F5  | F6  | F7  | F8  | F9  |
   | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: |
   |  0  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  0  |  0  |  1  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  0  |  1  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  0  |  1  |  1  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  1  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |
   |  0  |  1  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |
   |  0  |  1  |  1  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |  0  |
   |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |
   |  1  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |

   \clearpage

1. BCD-7 セグメントデコーダを基本論理素子で作成せよ.

   ![BCD-7 セグメントデコーダ](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/323.bmp){#fig:323 width=80mm}

   |  A  |  B  |  C  |  D  | Fg  | Ff  | Fe  | Fd  | Fc  | Fb  | Fa  |
   | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: |
   |  0  |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  0  |  0  |  0  |  1  |  1  |  1  |  1  |  1  |  0  |  0  |  1  |
   |  0  |  0  |  1  |  0  |  0  |  1  |  0  |  0  |  1  |  0  |  0  |
   |  0  |  0  |  1  |  1  |  0  |  1  |  1  |  0  |  0  |  0  |  0  |
   |  0  |  1  |  0  |  0  |  0  |  0  |  1  |  1  |  0  |  0  |  1  |
   |  0  |  1  |  0  |  1  |  0  |  0  |  1  |  0  |  0  |  1  |  0  |
   |  0  |  1  |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  1  |  0  |
   |  0  |  1  |  1  |  1  |  1  |  1  |  1  |  1  |  0  |  0  |  0  |
   |  1  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |
   |  1  |  0  |  0  |  1  |  0  |  0  |  1  |  1  |  0  |  0  |  0  |

   \clearpage

1. 4 ビットの 2 進-グレイ変換, グレイ-2 進変換回路について, 真理値表と回路を作成し, 動作確認せよ.

   ![2 進-グレイ変換回路](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/3241.bmp){#fig:3241 width=80mm}

   ![グレイ-2 進変換回路](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/3242.bmp){#fig:3242 width=80mm}

   \clearpage

   | G3  | G2  | G1  | G0  | D4  | D3  | D2  | D1  | 10 進数 |
   | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-: | :-----: |
   |  0  |  0  |  0  |  0  |  0  |  0  |  0  |  0  |    0    |
   |  0  |  0  |  0  |  1  |  0  |  0  |  0  |  1  |    1    |
   |  0  |  0  |  1  |  1  |  0  |  0  |  1  |  0  |    2    |
   |  0  |  0  |  1  |  0  |  0  |  0  |  1  |  1  |    3    |
   |  0  |  1  |  1  |  0  |  0  |  1  |  0  |  0  |    4    |
   |  0  |  1  |  1  |  1  |  0  |  1  |  0  |  1  |    5    |
   |  0  |  1  |  0  |  1  |  0  |  1  |  1  |  0  |    6    |
   |  0  |  1  |  0  |  0  |  0  |  1  |  1  |  1  |    7    |
   |  1  |  0  |  0  |  0  |  1  |  1  |  1  |  1  |   15    |
   |  1  |  0  |  0  |  1  |  1  |  1  |  1  |  0  |   14    |
   |  1  |  0  |  1  |  1  |  1  |  1  |  0  |  1  |   13    |
   |  1  |  0  |  1  |  0  |  1  |  1  |  0  |  0  |   12    |
   |  1  |  1  |  1  |  0  |  1  |  0  |  1  |  1  |   11    |
   |  1  |  1  |  1  |  1  |  1  |  0  |  1  |  0  |   10    |
   |  1  |  1  |  0  |  1  |  1  |  0  |  0  |  1  |    9    |
   |  1  |  1  |  0  |  0  |  1  |  0  |  0  |  0  |    8    |

   \clearpage

1. 1 ビットの 2 進数 A,B と下位からの桁上がり C の加算 A+B+C を行い, その和 S と上位ビットへの桁上がり Cf を表示する回路を全加算器(full adder)という.真理値表と回路を作成し動作を確認せよ.

   ![全加算器](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/325.bmp){#fig:325 width=80mm}

   |  A  |  B  |  C  |  S  | Cf  |
   | :-: | :-: | :-: | :-: | :-: |
   |  0  |  0  |  0  |  0  |  0  |
   |  0  |  0  |  1  |  1  |  0  |
   |  0  |  1  |  0  |  1  |  0  |
   |  0  |  1  |  1  |  0  |  1  |
   |  1  |  0  |  0  |  1  |  0  |
   |  1  |  0  |  1  |  0  |  1  |
   |  1  |  1  |  0  |  0  |  1  |
   |  1  |  1  |  1  |  1  |  1  |

\clearpage

# 検討課題

1. プライオリティ・エンコーダが次の式となることを導出せよ.

   $$F_0 = D_1 \overline{D_2} + D_3$$
   $$F_1= D_2 + D_3$$

   [@fig:193] より, 出力 $L_1, L_2$, 入力 $HL_1, HL_2, HL_3, HL_4$ とすると

   $$L_1 = Hl_3 + HL_4$$
   $$L_2 = HL_2 \overline{HL_3} + HL_4$$

1. 全加算器を半加算器 2 個と OR1 個で回路を構成せよ.

![全加算器](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/kadai2.png){#fig:kadai2 width=80mm}

\clearpage

1. 4 ビットの加算(A1, A2, A3, A4 と B1, B2, B3, B4 の加算)回路を, 全加算器 3 個と半加算器 1 個で構成せよ.

![4ビット加算器](./documents/19-ディジタル論理回路演習Ⅱ:組合せ論理回路/images/kadai3.png){#fig:kadai3 width=80mm}
