# lec6 SPOC思考题


NOTICE
- 有"w3l2"标记的题是助教要提交到学堂在线上的。
- 有"w3l2"和"spoc"标记的题是要求拿清华学分的同学要在实体课上完成，并按时提交到学生对应的git repo上。
- 有"hard"标记的题有一定难度，鼓励实现。
- 有"easy"标记的题很容易实现，鼓励实现。
- 有"midd"标记的题是一般水平，鼓励实现。

## 与视频相关思考题

### 6.1	非连续内存分配的需求背景
  1. 为什么要设计非连续内存分配机制？
       1. 因为连续内存分配存在内碎片和外碎片，空间利用率低。非连续内存分配可以提高利用率。
       2. 方便共享，充分利用内存空间
       3. 提高分配的灵活性
  2. 非连续内存分配中内存分块大小有哪些可能的选择？大小与大小是否可变?
       1. 大块好管理，小块更灵活。段式存储下，大小是可变的，且块比较大。页式存储下，大小是固定的，且块比较小。
  3. 为什么在大块时要设计大小可变，而在小块时要设计成固定大小？小块时的固定大小可以提供多种选择吗？
       1. 大块大小可变使用起来灵活，小块固定大小方便管理。小块提供多种固定大小可以增加灵活性。

### 6.2	段式存储管理
  1. 什么是段、段基址和段内偏移？
       1. 段：访问方式和存储数据类型等属性相同的一段内存空间。
       2. 段基址：段的起始地址
       3. 段内偏移：对应内存地址在段内偏移量


    1. 段式存储管理机制的地址转换流程是什么？为什么在段式存储管理中，各段的存储位置可以不连续？这种做法有什么好处和麻烦？

       1. 转换流程：段基址+偏移地址
       2. 因为段反映了程序的存储逻辑结构，程序不会从一个段的基址去访问另一个段，所以不同的段可以不连续。
       3. 好处：不连续，方便内存管理
       4. 麻烦:地址转换过程较为麻烦


### 6.3	页式存储管理
 1. 什么是页（page）、帧（frame）、页表（page table）、存储管理单元（MMU）、快表（TLB, Translation Lookaside Buffer）和高速缓存（cache）？
     1. 页：一种虚拟内存基本分配单位，大小一般为$2^n$字节
     1. 帧：一种物理内存基本分配单位，大小一般和页相同
     1. 页表：保存了页号和帧号的映射关系
     1. MMU：处理CPU的内存访问请求，功能包括：将虚拟地址转换位物理地址（虚拟内存管理）、内存保护、高速缓存控制。
     1. TLB:页表的高速缓存，用于改进虚拟地址到物理地址的转换速度。
     1. Cache：访问速度比RAM快的一种RAM，一般使用SRAM
 1. 页式存储管理机制的地址转换流程是什么？为什么在页式存储管理中，各页的存储位置可以不连续？这种做法有什么好处和麻烦？
     1. 流程：页号转换为帧号后加上页内偏移得到实际物理地址
     1. 因为CPU使用连续的逻辑地址，存储访问时，逻辑地址先分成逻辑页号和页内偏移，然后通过页表定义的对应关系，把逻辑页面转换成物理页号，最后再把物理页号加页内偏移得到物理地址；于是不同的页可以不连续。
     1. 好处：提高内存利用率，方便内存管理中的存储分配和回收。
     1. 麻烦：地址转换麻烦，并且需要频繁进行。


### 6.4	页表概述
 1. 每个页表项有些什么内容？有哪些标志位？它们起什么作用？
     1. 页号、帧号、标志位
     1. 标志位有：存在尾，修改位，引用位
     1. 作用：判断该次访存是否合法，对应地址是否已经被修改。
 1. 页表大小受哪些因素影响？
     1. 页大小、地址空间大小，进程数目，页表级数


### 6.5	快表和多级页表
 1. 快表（TLB）与高速缓存（cache）有什么不同？
     1. TLB中缓存的是线性地址<->物理地址的映射关系，由硬件管理，对软件是透明的。
     1. Cache中缓存的是具体的内存内容，也由硬件管理，对软件是透明的。
 1. 为什么快表中查找物理地址的速度非常快？它是如何实现的？为什么它的的容量很小？
     1. 因为他在多个表项中同步查找对应物理地址。
     1. 实现：多路选择器
     1. 容量小的原因：成本高，耗电量高。
 1. 什么是多级页表？多级页表中的地址转换流程是什么？多级页表有什么好处和麻烦？
     1. 根据高一级的页表表项可以将页号鹰设为下一级的页号
     1. 转换流程：不断根据每一层的页号查找基址然后到下一级页表中找到对应表项
     1. 好处：减小了页表占据的空间；麻烦：地址转换变得十分麻烦和复杂


### 6.6	反置页表
 1. 页寄存器机制的地址转换流程是什么？
     1. 对CPU1访问的逻辑地址进行HASH，然后查找相应寄存器
     1. 用快表缓存页表项后的页寄存器搜索步骤
        - 对逻辑地址进行Hash变换
        - 在快表中查找对应页表项
        - 有冲突时遍历冲突项列表
        - 查找失败时，产生异常
 1. 反置页表机制的地址转换流程是什么？
    + 使用逻辑地址和进程号进行哈希，然后查找对应页寄存器
      + 根据逻辑地址得出页号
      + 根据页号和进程号得出哈希值
      + 从反置页表中查找对应页表项，核对页号是否一致，从中找出相应物理帧号，处理哈希冲突
 1. 反置页表项有些什么内容？
     1. 进程号、逻辑页号、标志位、可能还有指向下一个hash相同的页表项的指针

### 6.7	段页式存储管理
 1. 段页式存储管理机制的地址转换流程是什么？这种做法有什么好处和麻烦？
     1. 首先把逻辑地址翻译为线性地址，然后再通过页机制反以为物理地址
     1. 好处：提高内存利用率，方便内存管理中的存储分配和回收。
     1. 麻烦：地址访问过程更加麻烦、耗时。
 1. 如何实现基于段式存储管理的内存共享？
     1. 需要重用的内存映射到不同的段里
 1. 如何实现基于页式存储管理的内存共享？
     1. 使不同的页表项指向相同的物理页

## 个人思考题
（1） (w3l2) 请简要分析64bit CPU体系结构下的分页机制是如何实现的



## 小组思考题
（1）(spoc) 某系统使用请求分页存储管理，若页在内存中，满足一个内存请求需要150ns (10^-9s)。若缺页率是10%，为使有效访问时间达到0.5us(10^-6s),求不在内存的页面的平均访问时间。请给出计算步骤。



（2）(spoc) 有一台假想的计算机，页大小（page size）为32 Bytes，支持32KB的虚拟地址空间（virtual address space）,有4KB的物理内存空间（physical memory），采用二级页表，一个页目录项（page directory entry ，PDE）大小为1 Byte,一个页表项（page-table entries
PTEs）大小为1 Byte，1个页目录表大小为32 Bytes，1个页表大小为32 Bytes。页目录基址寄存器（page directory base register，PDBR）保存了页目录表的物理地址（按页对齐）。

PTE格式（8 bit） :
```
  VALID | PFN6 ... PFN0
```
PDE格式（8 bit） :
```
  VALID | PT6 ... PT0
```
其
```
VALID==1表示，表示映射存在；VALID==0表示，表示映射不存在。
PFN6..0:页帧号
PT6..0:页表的物理基址>>5
```
在[物理内存模拟数据文件](./03-2-spoc-testdata.md)中，给出了4KB物理内存空间的值，请回答下列虚地址是否有合法对应的物理内存，请给出对应的pde index, pde contents, pte index, pte contents。
```
1) Virtual Address 6c74
   Virtual Address 6b22
2) Virtual Address 03df
   Virtual Address 69dc
3) Virtual Address 317a
   Virtual Address 4546
4) Virtual Address 2c03
   Virtual Address 7fd7
5) Virtual Address 390e
   Virtual Address 748b
```

比如答案可以如下表示： (注意：下面的结果是错的，你需要关注的是如何表示)
```
Virtual Address 7570:
  --> pde index:0x1d  pde contents:(valid 1, pfn 0x33)
    --> pte index:0xb  pte contents:(valid 0, pfn 0x7f)
      --> Fault (page table entry not valid)

Virtual Address 21e1:
  --> pde index:0x8  pde contents:(valid 0, pfn 0x7f)
      --> Fault (page directory entry not valid)

Virtual Address 7268:
  --> pde index:0x1c  pde contents:(valid 1, pfn 0x5e)
    --> pte index:0x13  pte contents:(valid 1, pfn 0x65)
      --> Translates to Physical Address 0xca8 --> Value: 16
```

[链接](https://piazza.com/class/i5j09fnsl7k5x0?cid=664)有上面链接的参考答案。请比较你的结果与参考答案是否一致。如果不一致，请说明原因。

（3）请基于你对原理课二级页表的理解，并参考Lab2建页表的过程，设计一个应用程序（可基于python、ruby、C、C++、LISP、JavaScript等）可模拟实现(2)题中描述的抽象OS，可正确完成二级页表转换。

[链接](https://piazza.com/class/i5j09fnsl7k5x0?cid=664)有上面链接的参考答案。请比较你的结果与参考答案是否一致。如果不一致，提交你的实现，并说明区别。

（4）假设你有一台支持[反置页表](http://en.wikipedia.org/wiki/Page_table#Inverted_page_table)的机器，请问你如何设计操作系统支持这种类型计算机？请给出设计方案。

 (5)[X86的页面结构](http://os.cs.tsinghua.edu.cn/oscourse/OS2019spring/lecture06)
---

## 扩展思考题

阅读64bit IBM Powerpc CPU架构是如何实现[反置页表](http://en.wikipedia.org/wiki/Page_table#Inverted_page_table)，给出分析报告。


## interactive　understand VM

[Virtual Memory with 256 Bytes of RAM](http://blog.robertelder.org/virtual-memory-with-256-bytes-of-ram/)：这是一个只有256字节内存的一个极小计算机系统。按作者的[特征描述](https://github.com/RobertElderSoftware/recc#what-can-this-project-do)，它具备如下的功能。
 - CPU的实现代码不多于500行；
 - 支持14条指令、进程切换、虚拟存储和中断；
 - 用C实现了一个小的操作系统微内核可以在这个CPU上正常运行；
 - 实现了一个ANSI C89编译器，可生成在该CPU上运行代码；
 - 该编译器支持链接功能；
 - 用C89, Python, Java, Javascript这4种语言实现了该CPU的模拟器；
 - 支持交叉编译；
 - 所有这些只依赖标准C库。

针对op-cpu的特征描述，请同学们通过代码阅读和执行对自己有兴趣的部分进行分析，给出你的分析结果和评价。
