# 构建规则

```makefile
targets : prerequisites
    command
```

>注意：我们的目标和依赖文件之间要使用冒号分隔开，命令的开始一定要使用`Tab`键。



- targets：规则的目标，可以是 Object File（一般称它为中间文件），也可以是可执行文件，还可以是一个标签；
- prerequisites：是我们的依赖文件，要生成 targets 需要的文件或者是目标。可以是多个，也可以是没有；
- command：make 需要执行的命令（任意的 shell 命令）。可以有多条命令，每一条命令占一行



例如：

```makefile
test:test.c
    gcc -o test test.c
```

上述代码实现的功能就是编译 test.c 文件，通过这个实例可以详细的说明 Makefile 的具体的使用。其中 test 是的目标文件，也是我们的最终生成的可执行文件。依赖文件就是 test.c 源文件，重建目标文件需要执行的操作是`gcc -o test test.c`。



# 隐含规则

## 可以省略中间文件生成

```makefile
test:test.o
    gcc -o test test.o
test.o:test.c
	gcc -o $@ $^
```



在某些时候其实不需要给出重建目标文件的命令，有的甚至可以不需要给出规则。实例：

```makefile
test:test.o
    gcc -o test test.o
test.o:test.c
```

或

```makefile
test:test.o
    gcc -o test test.o
```

> 隐含条件**只能省略中间目标文件重建的命令和规则**，但是最终目标的命令和规则不能省略。



## 隐含规则详解

可以使用 make 选项：`-r`或`-n-builtin-rules`选项来取消所有的预设值的隐含规则。当然即使是指定了“-r”的参数，某些隐含规则还是会生效。因为有很多的隐含规则都是使用了后缀名的规则来定义的，所以只要隐含规则中含有“后缀列表”那么隐含规则就会生效。默认的列表是：

```
.out、.a、.in、.o、.c、.cc、.C、.p、.f、.F、.r、.y、.l、.s、.S、.mod、.sym、.def、
.h、.info、.dvi、.tex、.texinfo、.texi、.txinfo、.w、.ch、.web、.sh、.elc、.el。
```



下面是一些常用的隐含规则：

- 编译 C 程序
- 编译 C++ 程序
- 编译 Pascal 程序
- 编译 Fortran/Ratfor 程序
- 预处理 Fortran/Ratfor 程序
- 编译 Modula-2 程序
- 汇编和需要预处理的汇编程序
- 链接单一的 object 文件
- Yacc C 程序
- Lex C 程序时的隐含规则