csl_enum sa {
	aw = 2,
	rd = 57,
	dv = 93,
	uj = 35,
	gw = 80,
	nj = 20,
	my = 22,
	wg = 45
};
csl_enum yw {
	jf,
	to,
	kx,
	ol,
	dp,
	mx,
	qo,
	wk,
	ra,
	gn,
	lo,
	my,
	ab,
	xa,
	hx,
	ws,
	fs
};
csl_enum kp {
	qy,
	dv,
	ps,
	vg,
	hs,
	sa,
	uy,
	pg,
	pe,
	fp,
	fg,
	po,
	gn,
	il,
	gs,
	da,
	th
};
csl_isa_instruction_format lt{
    lt( ){
     set_width( 2);
     generate_decoder( ga);
  }
}
;
csl_isa_instruction pu : lt{
    pu( ){
    set_asm_mnemonic( );
  }
}
;
csl_isa vl{
  pu tq;
  pu wo;
  pu gs;
  pu tj;
  pu ct;
  pu cs;
  pu qb;
  pu bf;
  pu wj;
  pu vy;
  pu px;
  pu rg;
  pu oj;
    vl( ){
     generate_decoder( aciote);
     print( isa.txt);
  }
}
;
csl_fifo sy{
   sy( ){
     set_dimension( 7, 8);
     add_logic( priority_bypass);
     add_logic( wr_hold, 6);
     add_logic( stall_wr_side);
     add_logic( almost_empty, 6);
     add_logic( almost_full, 8);
     add_logic( flow);
  }
}
;
csl_memory_map_page ek{
    ek( ){
     set_next_address( 5);
     get_next_address( );
     get_lower_bound( );
     get_data_word_wodth( );
     set_aligment( 9);
     get_aligment( );
     get_symbol_lenght( );
  }
}
;
csl_memory_map_page ai{
    ai( ){
     add_address_range( 2, 3);
     set_address_increment( 2);
     get_next_address( );
     add_reserved_address_range( 0, 7);
     add( ek);
     get_data_word_wodth( );
     set_aligment( 0);
     set_endianess( big_endian);
     get_endianess( );
     get_symbol_lenght( );
  }
}
;
csl_memory_map_page eh{
  ai or;
  ai sw;
    eh( ){
     add_address_range( 1, 1);
     set_next_address( 2);
     set_access_rights( access_write, access_read_write);
     add_reserved_address_range( 6, 4);
     add( sy, "cs", 8);
     get_lower_bound( );
     get_upper_bound( );
     set_data_word_width( 4);
     get_data_word_wodth( );
     set_endianess( big_endian);
  }
}
;
csl_memory_map kx{
    kx( ){
     set_top_unit( gaio);
     set_type( flat);
ai.set_access_rights_enum( ekaieh); 
     set_suffix( an);
  }
}
;
csl_register sd{
    sd( ){
     add_logic( serial_input);
     reset_value( 5);
     clear_value( 6);
     add_logic( cnt_dir_signal);
     add_logic( inc_signal);
  }
}
;
csl_register vd{
    vd( ){
     set_width( 8);
  }
}
;
