// DSCH 2.7a
// 8/29/2022 8:52:31 AM
// D:\dsch2\19101532_final_NOT.sch

module 19101532_final_NOT( in1,out1);
 input in1;
 output out1;
 pmos #(17) pmos(out1,vdd,in1); // 2.0u 0.12u
 nmos #(17) nmos(out1,vss,in1); // 1.0u 0.12u
endmodule

// Simulation parameters in Verilog Format
always
#1000 in1=~in1;

// Simulation parameters
// in1 CLK 10 10
