{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1554728162459 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1554728162467 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Apr 08 14:56:02 2019 " "Processing started: Mon Apr 08 14:56:02 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1554728162467 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1554728162467 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1554728162467 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1554728164457 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_package.vhd 2 0 " "Found 2 design units, including 0 entities, in source file perudo_package.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 perudo_package " "Found design unit 1: perudo_package" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 6 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554728165274 ""} { "Info" "ISGN_DESIGN_UNIT_NAME" "2 perudo_package-body " "Found design unit 2: perudo_package-body" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 61 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554728165274 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728165274 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file perudo_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Perudo_Datapath-RTL " "Found design unit 1: Perudo_Datapath-RTL" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1554728165274 ""} { "Info" "ISGN_ENTITY_NAME" "1 Perudo_Datapath " "Found entity 1: Perudo_Datapath" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728165274 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728165274 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Perudo_Datapath " "Elaborating entity \"Perudo_Datapath\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1554728165522 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[1\].dadi_in_mano\[4\] " "Can't recognize finite state machine \"giocatori_in_campo\[1\].dadi_in_mano\[4\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[1\].dadi_in_mano\[3\] " "Can't recognize finite state machine \"giocatori_in_campo\[1\].dadi_in_mano\[3\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[1\].dadi_in_mano\[2\] " "Can't recognize finite state machine \"giocatori_in_campo\[1\].dadi_in_mano\[2\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[1\].dadi_in_mano\[1\] " "Can't recognize finite state machine \"giocatori_in_campo\[1\].dadi_in_mano\[1\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[1\].dadi_in_mano\[0\] " "Can't recognize finite state machine \"giocatori_in_campo\[1\].dadi_in_mano\[0\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[0\].dadi_in_mano\[4\] " "Can't recognize finite state machine \"giocatori_in_campo\[0\].dadi_in_mano\[4\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[0\].dadi_in_mano\[3\] " "Can't recognize finite state machine \"giocatori_in_campo\[0\].dadi_in_mano\[3\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[0\].dadi_in_mano\[2\] " "Can't recognize finite state machine \"giocatori_in_campo\[0\].dadi_in_mano\[2\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[0\].dadi_in_mano\[1\] " "Can't recognize finite state machine \"giocatori_in_campo\[0\].dadi_in_mano\[1\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "IVRFX_VRFX_FSM_HAS_UNCLEAN_RESET" "giocatori_in_campo\[0\].dadi_in_mano\[0\] " "Can't recognize finite state machine \"giocatori_in_campo\[0\].dadi_in_mano\[0\]\" because it has a complex reset state" {  } {  } 0 10018 "Can't recognize finite state machine \"%1!s!\" because it has a complex reset state" 0 0 "" 0 -1 1554728165537 ""}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "1 " "Inferred 1 megafunctions from design logic" { { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod0\"" {  } { { "perudo_package.vhd" "Mod0" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "" 0 -1 1554728167494 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "" 0 -1 1554728167494 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Mod0 " "Elaborated megafunction instantiation \"lpm_divide:Mod0\"" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "" 0 -1 1554728167688 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Mod0 " "Instantiated megafunction \"lpm_divide:Mod0\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 3 " "Parameter \"LPM_WIDTHN\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554728167688 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 3 " "Parameter \"LPM_WIDTHD\" = \"3\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554728167688 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION UNSIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554728167688 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION UNSIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"UNSIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "" 0 -1 1554728167688 ""}  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 67 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "" 0 -1 1554728167688 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_adm.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_adm.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_adm " "Found entity 1: lpm_divide_adm" {  } { { "db/lpm_divide_adm.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/lpm_divide_adm.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728167817 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728167817 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/sign_div_unsign_5kh.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/sign_div_unsign_5kh.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 sign_div_unsign_5kh " "Found entity 1: sign_div_unsign_5kh" {  } { { "db/sign_div_unsign_5kh.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/sign_div_unsign_5kh.tdf" 24 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728167916 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728167916 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_o7f.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_o7f.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_o7f " "Found entity 1: alt_u_div_o7f" {  } { { "db/alt_u_div_o7f.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/alt_u_div_o7f.tdf" 26 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728168006 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728168006 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_1tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_1tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_1tc " "Found entity 1: add_sub_1tc" {  } { { "db/add_sub_1tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_1tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728168149 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728168149 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_2tc.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_2tc.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_2tc " "Found entity 1: add_sub_2tc" {  } { { "db/add_sub_2tc.tdf" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/db/add_sub_2tc.tdf" 22 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1554728168339 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1554728168339 ""}
{ "Info" "IMLS_MLS_PRESET_POWER_UP" "" "Registers with preset signals will power-up high" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 71 -1 0 } }  } 0 13000 "Registers with preset signals will power-up high" 0 0 "" 0 -1 1554728168961 ""}
{ "Info" "IMLS_MLS_DEV_CLRN_SETS_REGISTERS" "" "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" {  } {  } 0 13003 "DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back" 0 0 "" 0 -1 1554728168961 ""}
{ "Warning" "WMLS_MLS_CREATED_ALOAD_CCT" "" "Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state." { { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~_emulated giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~latch " "Register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~_emulated\" and latch \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].numero_dadi_in_mano[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~_emulated giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~latch " "Register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~_emulated\" and latch \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].numero_dadi_in_mano[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~_emulated giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~latch " "Register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~_emulated\" and latch \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].numero_dadi_in_mano[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[4].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[3].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[2].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[1].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[1].dadi_in_mano[0].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~_emulated giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~latch " "Register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~_emulated\" and latch \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].numero_dadi_in_mano[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~_emulated giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~latch " "Register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~_emulated\" and latch \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].numero_dadi_in_mano[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~_emulated giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~latch " "Register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~_emulated\" and latch \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].numero_dadi_in_mano[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[4].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[3].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[2].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[1].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].NONE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].SEI"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].CINQUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].QUATTRO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].TRE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].DUE"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO~_emulated giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch " "Register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" is converted into an equivalent circuit using register \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO~_emulated\" and latch \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 50 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|giocatori_in_campo[0].dadi_in_mano[0].UNO"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "numero_giocatori_in_campo\[0\] numero_giocatori_in_campo\[0\]~_emulated numero_giocatori_in_campo\[0\]~latch " "Register \"numero_giocatori_in_campo\[0\]\" is converted into an equivalent circuit using register \"numero_giocatori_in_campo\[0\]~_emulated\" and latch \"numero_giocatori_in_campo\[0\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|numero_giocatori_in_campo[0]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "numero_giocatori_in_campo\[1\] numero_giocatori_in_campo\[1\]~_emulated numero_giocatori_in_campo\[1\]~latch " "Register \"numero_giocatori_in_campo\[1\]\" is converted into an equivalent circuit using register \"numero_giocatori_in_campo\[1\]~_emulated\" and latch \"numero_giocatori_in_campo\[1\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|numero_giocatori_in_campo[1]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "numero_giocatori_in_campo\[2\] numero_giocatori_in_campo\[2\]~_emulated numero_giocatori_in_campo\[2\]~latch " "Register \"numero_giocatori_in_campo\[2\]\" is converted into an equivalent circuit using register \"numero_giocatori_in_campo\[2\]~_emulated\" and latch \"numero_giocatori_in_campo\[2\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|numero_giocatori_in_campo[2]"} { "Warning" "WMLS_MLS_CREATED_ALOAD_CCT_SUB" "numero_giocatori_in_campo\[3\] numero_giocatori_in_campo\[3\]~_emulated numero_giocatori_in_campo\[3\]~latch " "Register \"numero_giocatori_in_campo\[3\]\" is converted into an equivalent circuit using register \"numero_giocatori_in_campo\[3\]~_emulated\" and latch \"numero_giocatori_in_campo\[3\]~latch\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 123 -1 0 } }  } 0 13310 "Register \"%1!s!\" is converted into an equivalent circuit using register \"%2!s!\" and latch \"%3!s!\"" 0 0 "" 0 -1 1554728168961 "|Perudo_Datapath|numero_giocatori_in_campo[3]"}  } {  } 0 13004 "Presettable and clearable registers converted to equivalent circuits with latches. Registers power-up to an undefined state, and DEVCLRn places the registers in an undefined state." 0 0 "" 0 -1 1554728168961 ""}
{ "Warning" "WMLS_MLS_STUCK_PIN_HDR" "" "Output pins are stuck at VCC or GND" { { "Warning" "WMLS_MLS_STUCK_PIN" "FINE_PARTITA VCC " "Pin \"FINE_PARTITA\" is stuck at VCC" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 39 -1 0 } }  } 0 13410 "Pin \"%1!s!\" is stuck at %2!s!" 0 0 "" 0 -1 1554728169493 "|Perudo_Datapath|FINE_PARTITA"}  } {  } 0 13024 "Output pins are stuck at VCC or GND" 0 0 "" 0 -1 1554728169493 ""}
{ "Critical Warning" "WFTM_FTM_POWER_UP_HIGH_IGNORED_GROUP" "" "Ignored Power-Up Level option on the following registers" { { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "scommessa_corrente.ricorrenza\[0\] Low " "Register scommessa_corrente.ricorrenza\[0\] will power up to Low" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 191 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "" 0 -1 1554728169509 ""} { "Critical Warning" "WFTM_FTM_CORE_REG_POWER_UP_HIGH_IGNORED" "scommessa_corrente.ricorrenza\[31\] Low " "Register scommessa_corrente.ricorrenza\[31\] will power up to Low" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 191 -1 0 } }  } 1 18010 "Register %1!s! will power up to %2!s!" 0 0 "" 0 -1 1554728169509 ""}  } {  } 1 18061 "Ignored Power-Up Level option on the following registers" 0 0 "" 0 -1 1554728169509 ""}
{ "Info" "ISUTIL_TIMING_DRIVEN_SYNTHESIS_RUNNING" "" "Timing-Driven Synthesis is running" {  } {  } 0 286030 "Timing-Driven Synthesis is running" 0 0 "" 0 -1 1554728169794 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "" 0 -1 1554728172082 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "" 0 -1 1554728172082 ""}
{ "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "3 " "Design contains 3 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "INIZIA_PARTITA " "No output dependent on input pin \"INIZIA_PARTITA\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 31 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554728172456 "|Perudo_Datapath|INIZIA_PARTITA"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_GIOCATORI_IN_CAMPO " "No output dependent on input pin \"DAMMI_GIOCATORI_IN_CAMPO\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 36 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554728172456 "|Perudo_Datapath|DAMMI_GIOCATORI_IN_CAMPO"} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "DAMMI_SCOMMESSA_CORRENTE " "No output dependent on input pin \"DAMMI_SCOMMESSA_CORRENTE\"" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 37 0 0 } }  } 0 15610 "No output dependent on input pin \"%1!s!\"" 0 0 "" 0 -1 1554728172456 "|Perudo_Datapath|DAMMI_SCOMMESSA_CORRENTE"}  } {  } 0 21074 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "" 0 -1 1554728172456 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "1303 " "Implemented 1303 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "89 " "Implemented 89 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "" 0 -1 1554728172456 ""} { "Info" "ICUT_CUT_TM_OPINS" "349 " "Implemented 349 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "" 0 -1 1554728172456 ""} { "Info" "ICUT_CUT_TM_LCELLS" "865 " "Implemented 865 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "" 0 -1 1554728172456 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "" 0 -1 1554728172456 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 91 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 91 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "406 " "Peak virtual memory: 406 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1554728172603 ""} { "Info" "IQEXE_END_BANNER_TIME" "Mon Apr 08 14:56:12 2019 " "Processing ended: Mon Apr 08 14:56:12 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1554728172603 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:10 " "Elapsed time: 00:00:10" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1554728172603 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:09 " "Total CPU time (on all processors): 00:00:09" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1554728172603 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1554728172603 ""}
