Fitter report for niosii_top
Tue Jan  9 23:58:08 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Fitter RAM Summary
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Tue Jan  9 23:58:08 2024          ;
; Quartus Prime Version           ; 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Revision Name                   ; niosii_top                                     ;
; Top-level Entity Name           ; DE0_CV                                         ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CEBA4F23C7                                    ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 790 / 18,480 ( 4 % )                           ;
; Total registers                 ; 962                                            ;
; Total pins                      ; 16 / 224 ( 7 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 404,480 / 3,153,920 ( 13 % )                   ;
; Total RAM Blocks                ; 53 / 308 ( 17 % )                              ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.6%      ;
;     Processor 3            ;   4.5%      ;
;     Processor 4            ;   4.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|jupdate~DUPLICATE                                                                                                                                                                                                                                      ;                  ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[4]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[5]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[0]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[15]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[26]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[27]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[29]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|R_logic_op[0]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_alu_result[4]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_bstatus_reg                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_bstatus_reg~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[0]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[0]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[3]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[4]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[4]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte3_data[7]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|d_writedata[17]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2414 ) ; 0.00 % ( 0 / 2414 )        ; 0.00 % ( 0 / 2414 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2414 ) ; 0.00 % ( 0 / 2414 )        ; 0.00 % ( 0 / 2414 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2207 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 198 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jongh/Documents/repo/Cyclone_V_NIOS_II/output_files/niosii_top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 790 / 18,480          ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 790                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 879 / 18,480          ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 323                   ;       ;
;         [b] ALMs used for LUT logic                         ; 429                   ;       ;
;         [c] ALMs used for registers                         ; 127                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 97 / 18,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 8 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 8                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 116 / 1,848           ; 6 %   ;
;     -- Logic LABs                                           ; 116                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,268                 ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 246                   ;       ;
;     -- 5 input functions                                    ; 285                   ;       ;
;     -- 4 input functions                                    ; 206                   ;       ;
;     -- <=3 input functions                                  ; 523                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 149                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 962                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 899 / 36,960          ; 2 %   ;
;         -- Secondary logic registers                        ; 63 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 924                   ;       ;
;         -- Routing optimization registers                   ; 38                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 16 / 224              ; 7 %   ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 53 / 308              ; 17 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 404,480 / 3,153,920   ; 13 %  ;
; Total block memory implementation bits                      ; 542,720 / 3,153,920   ; 17 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.2% / 2.3% / 1.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.0% / 17.0% / 12.9% ;       ;
; Maximum fan-out                                             ; 843                   ;       ;
; Highest non-global fan-out                                  ; 504                   ;       ;
; Total fan-out                                               ; 9769                  ;       ;
; Average fan-out                                             ; 3.95                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 720 / 18480 ( 4 % )  ; 71 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 720                  ; 71                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 803 / 18480 ( 4 % )  ; 77 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 294                  ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 393                  ; 37                   ; 0                              ;
;         [c] ALMs used for registers                         ; 116                  ; 11                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 91 / 18480 ( < 1 % ) ; 6 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 8 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 8                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 109 / 1848 ( 6 % )   ; 10 / 1848 ( < 1 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 109                  ; 10                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1153                 ; 115                  ; 0                              ;
;     -- 7 input functions                                    ; 6                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 222                  ; 24                   ; 0                              ;
;     -- 5 input functions                                    ; 264                  ; 21                   ; 0                              ;
;     -- 4 input functions                                    ; 188                  ; 18                   ; 0                              ;
;     -- <=3 input functions                                  ; 473                  ; 50                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 143                  ; 6                    ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 819 / 36960 ( 2 % )  ; 80 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 57 / 36960 ( < 1 % ) ; 6 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 841                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 35                   ; 3                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
;                                                             ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 16                   ; 0                    ; 0                              ;
; I/O registers                                               ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 404480               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 542720               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 53 / 308 ( 17 % )    ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )    ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                      ;                                ;
; Connections                                                 ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 369                  ; 129                  ; 1                              ;
;     -- Registered Input Connections                         ; 152                  ; 95                   ; 0                              ;
;     -- Output Connections                                   ; 6                    ; 267                  ; 226                            ;
;     -- Registered Output Connections                        ; 4                    ; 267                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Internal Connections                                        ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 9785                 ; 992                  ; 235                            ;
;     -- Registered Connections                               ; 3970                 ; 770                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; External Connections                                        ;                      ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 271                  ; 104                            ;
;     -- sld_hub:auto_hub                                     ; 271                  ; 2                    ; 123                            ;
;     -- hard_block:auto_generated_inst                       ; 104                  ; 123                  ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Partition Interface                                         ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 53                   ; 62                   ; 4                              ;
;     -- Output Ports                                         ; 6                    ; 79                   ; 9                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                    ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Registered Ports                                            ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 40                   ; 0                              ;
;                                                             ;                      ;                      ;                                ;
; Port Connectivity                                           ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 58                   ; 0                              ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; M9    ; 3B       ; 22           ; 0            ; 0            ; 843                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[0]   ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[1]   ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[2]   ; W2    ; 2A       ; 0            ; 18           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[3]   ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[4]   ; N2    ; 2A       ; 0            ; 19           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[5]   ; N1    ; 2A       ; 0            ; 19           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[6]   ; U2    ; 2A       ; 0            ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[7]   ; U1    ; 2A       ; 0            ; 19           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[8]   ; L2    ; 2A       ; 0            ; 20           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; LED[9]   ; L1    ; 2A       ; 0            ; 20           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 37                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LED[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LED[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LED[9]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LED[8]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LED[5]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LED[4]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LED[7]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LED[6]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LED[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LED[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                                        ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
; |DE0_CV                                                                                                                                 ; 790.0 (0.3)          ; 878.5 (0.5)                      ; 96.5 (0.2)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1268 (1)            ; 962 (0)                   ; 0 (0)         ; 404480            ; 53    ; 0          ; 16   ; 0            ; |DE0_CV                                                                                                                                                                                                                                                                                                                                                                                                                               ; DE0_CV                                             ; work         ;
;    |niosii_top:u0|                                                                                                                      ; 719.2 (0.0)          ; 801.5 (0.0)                      ; 90.3 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 1152 (0)            ; 876 (0)                   ; 0 (0)         ; 404480            ; 53    ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0                                                                                                                                                                                                                                                                                                                                                                                                                 ; niosii_top                                         ; niosii_top   ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.5 (3.2)            ; 8.0 (5.5)                        ; 4.5 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                            ; niosii_top   ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                          ; niosii_top   ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                          ; niosii_top   ;
;       |niosii_top_jtag_uart_0:jtag_uart_0|                                                                                              ; 62.7 (16.7)          ; 76.1 (17.6)                      ; 13.4 (0.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (36)            ; 109 (13)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                              ; niosii_top_jtag_uart_0                             ; niosii_top   ;
;          |alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|                                                                   ; 19.6 (19.6)          ; 31.0 (31.0)                      ; 11.4 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                   ; alt_jtag_atlantic                                  ; work         ;
;          |niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|                                                          ; 13.7 (0.0)           ; 14.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                          ; niosii_top_jtag_uart_0_scfifo_r                    ; niosii_top   ;
;             |scfifo:rfifo|                                                                                                              ; 13.7 (0.0)           ; 14.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                             ; scfifo                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 13.7 (0.0)           ; 14.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_3291                                        ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 13.7 (0.0)           ; 14.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 21 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_5771                                      ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 7.7 (4.7)            ; 8.5 (5.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (7)              ; 9 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                     ; a_fefifo_7cf                                       ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                ; cntr_vg7                                           ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                     ; altsyncram_7pu1                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                       ; cntr_jgb                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                             ; cntr_jgb                                           ; work         ;
;          |niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|                                                          ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                          ; niosii_top_jtag_uart_0_scfifo_w                    ; niosii_top   ;
;             |scfifo:wfifo|                                                                                                              ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                             ; scfifo                                             ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_3291                                        ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.8 (0.0)           ; 13.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_5771                                      ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.8 (3.8)            ; 7.0 (4.0)                        ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                     ; a_fefifo_7cf                                       ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                                                                                                ; cntr_vg7                                           ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                                                                                     ; altsyncram_7pu1                                    ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                                                                                       ; cntr_jgb                                           ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                             ; cntr_jgb                                           ; work         ;
;       |niosii_top_mm_interconnect_0:mm_interconnect_0|                                                                                  ; 152.9 (0.0)          ; 157.8 (0.0)                      ; 5.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 263 (0)             ; 120 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                  ; niosii_top_mm_interconnect_0                       ; niosii_top   ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                              ; niosii_top   ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                              ; niosii_top   ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                              ; niosii_top   ;
;          |altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|                                                                                ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                              ; niosii_top   ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                         ; niosii_top   ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                         ; niosii_top   ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_master_translator                    ; niosii_top   ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                    ; niosii_top   ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 8.2 (8.2)            ; 8.4 (8.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                     ; niosii_top   ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                     ; niosii_top   ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                     ; niosii_top   ;
;          |altera_merlin_slave_translator:pio_0_s1_translator|                                                                           ; 6.7 (6.7)            ; 7.2 (7.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                     ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_demux:cmd_demux|                                                                             ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_cmd_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                         ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                             ; niosii_top_mm_interconnect_0_cmd_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                 ; 9.7 (7.7)            ; 10.2 (8.3)                       ; 0.5 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (15)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                                     ; niosii_top_mm_interconnect_0_cmd_mux               ; niosii_top   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                           ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                             ; 19.8 (16.8)          ; 19.8 (16.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (49)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_cmd_mux               ; niosii_top   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                           ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                             ; 26.8 (23.8)          ; 29.7 (26.7)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (55)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_cmd_mux               ; niosii_top   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                           ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                             ; 6.7 (4.9)            ; 6.7 (5.2)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (8)              ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_cmd_mux               ; niosii_top   ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                    ; altera_merlin_arbitrator                           ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_router:router|                                                                                   ; 4.2 (4.2)            ; 4.3 (4.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                       ; niosii_top_mm_interconnect_0_router                ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_router:router_001|                                                                               ; 5.3 (5.3)            ; 6.2 (6.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                                   ; niosii_top_mm_interconnect_0_router                ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_demux:rsp_demux|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_rsp_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                             ; niosii_top_mm_interconnect_0_rsp_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_002|                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                                                                                             ; niosii_top_mm_interconnect_0_rsp_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                             ; niosii_top_mm_interconnect_0_rsp_demux             ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                 ; 15.1 (15.1)          ; 14.8 (14.8)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                     ; niosii_top_mm_interconnect_0_rsp_mux               ; niosii_top   ;
;          |niosii_top_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                                 ; niosii_top_mm_interconnect_0_rsp_mux               ; niosii_top   ;
;       |niosii_top_nios2_gen2_0:nios2_gen2_0|                                                                                            ; 491.4 (0.0)          ; 547.8 (0.0)                      ; 64.2 (0.0)                                        ; 7.8 (0.0)                        ; 0.0 (0.0)            ; 746 (0)             ; 620 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                            ; niosii_top_nios2_gen2_0                            ; niosii_top   ;
;          |niosii_top_nios2_gen2_0_cpu:cpu|                                                                                              ; 491.4 (339.2)        ; 547.8 (367.2)                    ; 64.2 (34.3)                                       ; 7.8 (6.3)                        ; 0.0 (0.0)            ; 746 (545)           ; 620 (336)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                            ; niosii_top_nios2_gen2_0_cpu                        ; niosii_top   ;
;             |niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|                                           ; 152.2 (31.8)         ; 180.7 (31.8)                     ; 29.9 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 201 (6)             ; 284 (80)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                            ; niosii_top_nios2_gen2_0_cpu_nios2_oci              ; niosii_top   ;
;                |niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|                    ; 54.7 (0.0)           ; 69.3 (0.0)                       ; 16.2 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                        ; niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper    ; niosii_top   ;
;                   |niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|                   ; 4.8 (4.0)            ; 16.9 (15.3)                      ; 12.1 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk     ; niosii_top   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                            ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                            ; work         ;
;                   |niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|                         ; 48.2 (48.1)          ; 51.0 (49.8)                      ; 4.3 (3.2)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 79 (79)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck                                                            ; niosii_top_nios2_gen2_0_cpu_debug_slave_tck        ; niosii_top   ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                            ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.1 (0.1)            ; 0.6 (0.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                            ; work         ;
;                   |sld_virtual_jtag_basic:niosii_top_nios2_gen2_0_cpu_debug_slave_phy|                                                  ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:niosii_top_nios2_gen2_0_cpu_debug_slave_phy                                                                                     ; sld_virtual_jtag_basic                             ; work         ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg:the_niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg|                          ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg:the_niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                              ; niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg       ; niosii_top   ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_oci_break:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_break|                            ; 3.2 (3.2)            ; 14.0 (14.0)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_break:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                ; niosii_top_nios2_gen2_0_cpu_nios2_oci_break        ; niosii_top   ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_oci_debug:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_debug|                            ; 4.5 (4.3)            ; 6.3 (5.0)                        ; 1.9 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_debug:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                ; niosii_top_nios2_gen2_0_cpu_nios2_oci_debug        ; niosii_top   ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_debug:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ; altera_std_synchronizer                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; -0.5 (-0.5)          ; 0.7 (0.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_debug:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                           ; altera_std_synchronizer                            ; work         ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_oci_im:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_im|                                  ; 4.0 (4.0)            ; 4.2 (4.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_im:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                                      ; niosii_top_nios2_gen2_0_cpu_nios2_oci_im           ; niosii_top   ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_oci_itrace:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_itrace|                          ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_itrace:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                              ; niosii_top_nios2_gen2_0_cpu_nios2_oci_itrace       ; niosii_top   ;
;                |niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|                                  ; 49.6 (49.6)          ; 50.5 (50.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                      ; niosii_top_nios2_gen2_0_cpu_nios2_ocimem           ; niosii_top   ;
;                   |niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module:niosii_top_nios2_gen2_0_cpu_ociram_sp_ram|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module:niosii_top_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module   ; niosii_top   ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module:niosii_top_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                         ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module:niosii_top_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                    ; work         ;
;             |niosii_top_nios2_gen2_0_cpu_register_bank_a_module:niosii_top_nios2_gen2_0_cpu_register_bank_a|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_a_module:niosii_top_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                             ; niosii_top_nios2_gen2_0_cpu_register_bank_a_module ; niosii_top   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_a_module:niosii_top_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                         ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_a_module:niosii_top_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                    ; altsyncram_msi1                                    ; work         ;
;             |niosii_top_nios2_gen2_0_cpu_register_bank_b_module:niosii_top_nios2_gen2_0_cpu_register_bank_b|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_b_module:niosii_top_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                             ; niosii_top_nios2_gen2_0_cpu_register_bank_b_module ; niosii_top   ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_b_module:niosii_top_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; altsyncram                                         ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_b_module:niosii_top_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                    ; altsyncram_msi1                                    ; work         ;
;       |niosii_top_onchip_memory2_0:onchip_memory2_0|                                                                                    ; 2.5 (1.0)            ; 2.5 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (2)               ; 1 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                                    ; niosii_top_onchip_memory2_0                        ; niosii_top   ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                         ; work         ;
;             |altsyncram_jpn1:auto_generated|                                                                                            ; 1.5 (0.3)            ; 1.5 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 393216            ; 48    ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jpn1:auto_generated                                                                                                                                                                                                                                                                                                           ; altsyncram_jpn1                                    ; work         ;
;                |decode_5la:decode3|                                                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jpn1:auto_generated|decode_5la:decode3                                                                                                                                                                                                                                                                                        ; decode_5la                                         ; work         ;
;       |niosii_top_pio_0:pio_0|                                                                                                          ; 6.2 (6.2)            ; 9.3 (9.3)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|niosii_top:u0|niosii_top_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                                                                          ; niosii_top_pio_0                                   ; niosii_top   ;
;    |sld_hub:auto_hub|                                                                                                                   ; 70.5 (0.5)           ; 76.5 (0.5)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 115 (1)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                                            ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 70.0 (0.0)           ; 76.0 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input                        ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 70.0 (0.0)           ; 76.0 (0.0)                       ; 6.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                           ; alt_sld_fab                                        ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 70.0 (1.7)           ; 76.0 (2.7)                       ; 6.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (1)             ; 86 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab                            ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 68.3 (0.0)           ; 73.3 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (0)             ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric                  ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 68.3 (45.9)          ; 73.3 (50.2)                      ; 5.0 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (78)            ; 80 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                              ; sld_jtag_hub                                       ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                      ; sld_rom_sr                                         ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 11.1 (11.1)          ; 12.0 (12.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE0_CV|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                    ; sld_shadow_jsm                                     ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; KEY[0]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[0]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[1]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[2]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[3]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[4]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[5]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[6]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[7]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[8]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[9]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RESET_N  ; Input    ; -- ; --   ; (0)  ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                                ;                   ;         ;
; KEY[1]                                                                                                                                                                ;                   ;         ;
; KEY[2]                                                                                                                                                                ;                   ;         ;
; KEY[3]                                                                                                                                                                ;                   ;         ;
; LED[0]                                                                                                                                                                ;                   ;         ;
; LED[1]                                                                                                                                                                ;                   ;         ;
; LED[2]                                                                                                                                                                ;                   ;         ;
; LED[3]                                                                                                                                                                ;                   ;         ;
; LED[4]                                                                                                                                                                ;                   ;         ;
; LED[5]                                                                                                                                                                ;                   ;         ;
; LED[6]                                                                                                                                                                ;                   ;         ;
; LED[7]                                                                                                                                                                ;                   ;         ;
; LED[8]                                                                                                                                                                ;                   ;         ;
; LED[9]                                                                                                                                                                ;                   ;         ;
; CLOCK_50                                                                                                                                                              ;                   ;         ;
; RESET_N                                                                                                                                                               ;                   ;         ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|read_latency_shift_reg[0]                      ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[0]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[1]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[2]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[3]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[4]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[5]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[0]                        ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[1]                        ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]                                         ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem[0][57]                                          ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem[0][75]                                          ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|saved_grant[0]                                   ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|saved_grant[1]                                   ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|waitrequest_reset_override                     ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem[1][75]                                          ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[0]                                         ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem[1][57]                                          ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[0]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[1]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[2]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[3]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[4]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[5]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[1] ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0] ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|packet_in_progress                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[8]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[9]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[7]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator|av_readdata_pre[6]                             ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[8]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[9]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[7]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_pio_0:pio_0|data_out[6]                                                                                                               ; 1                 ; 0       ;
;      - niosii_top:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                            ; 1                 ; 0       ;
;      - niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                               ; 1                 ; 0       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                            ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                        ; PIN_M9              ; 839     ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RESET_N                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_P22             ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y4_N3       ; 177     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X0_Y4_N3       ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                             ; LABCELL_X7_Y3_N6    ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                ; FF_X20_Y11_N17      ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                 ; FF_X20_Y11_N8       ; 504     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|ac~0                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X12_Y5_N57  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y5_N51   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y5_N9    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                     ; LABCELL_X1_Y4_N18   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                                             ; LABCELL_X1_Y4_N21   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y5_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                        ; FF_X12_Y5_N14       ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                   ; LABCELL_X14_Y5_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                   ; LABCELL_X12_Y5_N54  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X7_Y5_N57   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                         ; FF_X12_Y5_N29       ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X13_Y5_N3  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                   ; LABCELL_X10_Y5_N51  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                    ; LABCELL_X12_Y7_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y7_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                        ; LABCELL_X16_Y6_N54  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                ; LABCELL_X12_Y7_N45  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y7_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                ; MLABCELL_X18_Y7_N36 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                    ; MLABCELL_X18_Y7_N54 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                ; LABCELL_X17_Y6_N45  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y6_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                    ; LABCELL_X10_Y7_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_mm_interconnect_0:mm_interconnect_0|niosii_top_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                        ; LABCELL_X10_Y7_N6   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y9_N39  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                      ; FF_X19_Y7_N38       ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                               ; LABCELL_X21_Y12_N57 ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                   ; FF_X19_Y9_N50       ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src1[0]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X21_Y11_N57 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_src2[12]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y11_N18 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                                              ; LABCELL_X24_Y9_N36  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                               ; FF_X19_Y9_N26       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y7_N3   ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                             ; FF_X24_Y10_N50      ; 19      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                                  ; LABCELL_X20_Y11_N24 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                               ; FF_X20_Y11_N59      ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                    ; LABCELL_X24_Y10_N12 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                      ; FF_X19_Y9_N56       ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                          ; FF_X19_Y9_N5        ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X19_Y8_N3   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                        ; LABCELL_X17_Y8_N3   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                              ; LABCELL_X20_Y9_N6   ; 20      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X10_Y6_N18  ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                   ; FF_X13_Y8_N59       ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X6_Y4_N41        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LABCELL_X7_Y3_N9    ; 16      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LABCELL_X6_Y4_N36   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LABCELL_X10_Y4_N39  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X10_Y4_N57  ; 36      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk:the_niosii_top_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X12_Y4_N41       ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[28]~33                    ; LABCELL_X1_Y3_N30   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~31                    ; LABCELL_X1_Y3_N48   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[4]~8                      ; LABCELL_X1_Y3_N27   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:niosii_top_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                     ; LABCELL_X2_Y2_N39   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg:the_niosii_top_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                ; MLABCELL_X13_Y3_N21 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_break:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[28]~0                                                                                                              ; LABCELL_X6_Y4_N18   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_oci_break:the_niosii_top_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[28]~1                                                                                                              ; LABCELL_X5_Y3_N21   ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~1                                                                                                                           ; LABCELL_X6_Y4_N54   ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]~0                                                                                                                          ; MLABCELL_X13_Y3_N54 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                       ; LABCELL_X7_Y5_N12   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                         ; MLABCELL_X13_Y3_N36 ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jpn1:auto_generated|decode_5la:decode3|eq_node[0]                                                                                                                                                                                                                                               ; MLABCELL_X18_Y7_N18 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jpn1:auto_generated|decode_5la:decode3|eq_node[1]                                                                                                                                                                                                                                               ; LABCELL_X17_Y7_N57  ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|wren~1                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X18_Y7_N21 ; 48      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; niosii_top:u0|niosii_top_pio_0:pio_0|always0~1                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X18_Y6_N39 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                        ; FF_X2_Y2_N8         ; 61      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~5                                                           ; LABCELL_X2_Y1_N9    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                             ; LABCELL_X1_Y2_N0    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                                ; LABCELL_X1_Y2_N24   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                                                ; LABCELL_X2_Y1_N27   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                                                                  ; LABCELL_X1_Y1_N54   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1                                                   ; LABCELL_X2_Y2_N48   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                                     ; MLABCELL_X4_Y2_N0   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                                                         ; LABCELL_X2_Y1_N48   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                           ; LABCELL_X2_Y2_N24   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1                                      ; LABCELL_X2_Y2_N27   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                             ; FF_X4_Y2_N47        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                            ; FF_X4_Y2_N5         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                             ; FF_X4_Y2_N41        ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                             ; FF_X4_Y2_N44        ; 68      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                      ; MLABCELL_X4_Y2_N57  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                            ; FF_X4_Y2_N26        ; 50      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                          ; LABCELL_X2_Y2_N21   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_M9   ; 839     ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; niosii_top:u0|altera_reset_controller:rst_controller|r_sync_rst ; 504     ;
+-----------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_r:the_niosii_top_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                            ; M10K_X11_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|niosii_top_jtag_uart_0_scfifo_w:the_niosii_top_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                            ; M10K_X3_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_nios2_ocimem:the_niosii_top_nios2_gen2_0_cpu_nios2_ocimem|niosii_top_nios2_gen2_0_cpu_ociram_sp_ram_module:niosii_top_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                            ; M10K_X11_Y3_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth    ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_a_module:niosii_top_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                            ; M10K_X22_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_register_bank_b_module:niosii_top_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                            ; M10K_X22_Y11_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; niosii_top:u0|niosii_top_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jpn1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 12288        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 393216 ; 12288                       ; 32                          ; --                          ; --                          ; 393216              ; 48          ; 0     ; niosii_top_onchip_memory2_0.hex ; M10K_X38_Y7_N0, M10K_X46_Y7_N0, M10K_X38_Y4_N0, M10K_X11_Y8_N0, M10K_X3_Y8_N0, M10K_X3_Y10_N0, M10K_X38_Y10_N0, M10K_X22_Y9_N0, M10K_X22_Y12_N0, M10K_X30_Y14_N0, M10K_X11_Y14_N0, M10K_X38_Y14_N0, M10K_X11_Y7_N0, M10K_X3_Y9_N0, M10K_X11_Y5_N0, M10K_X11_Y10_N0, M10K_X11_Y13_N0, M10K_X11_Y11_N0, M10K_X38_Y6_N0, M10K_X38_Y5_N0, M10K_X22_Y4_N0, M10K_X22_Y5_N0, M10K_X46_Y5_N0, M10K_X11_Y12_N0, M10K_X11_Y9_N0, M10K_X3_Y11_N0, M10K_X22_Y13_N0, M10K_X30_Y11_N0, M10K_X38_Y9_N0, M10K_X46_Y8_N0, M10K_X46_Y10_N0, M10K_X30_Y6_N0, M10K_X30_Y9_N0, M10K_X30_Y7_N0, M10K_X30_Y5_N0, M10K_X30_Y10_N0, M10K_X38_Y11_N0, M10K_X30_Y13_N0, M10K_X38_Y13_N0, M10K_X30_Y12_N0, M10K_X38_Y12_N0, M10K_X30_Y4_N0, M10K_X38_Y8_N0, M10K_X46_Y9_N0, M10K_X30_Y8_N0, M10K_X22_Y8_N0, M10K_X22_Y7_N0, M10K_X22_Y6_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 3,684 / 140,056 ( 3 % ) ;
; C12 interconnects            ; 18 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 1,069 / 54,648 ( 2 % )  ;
; C4 interconnects             ; 636 / 25,920 ( 2 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 213 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Local interconnects          ; 455 / 36,960 ( 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 71 / 5,984 ( 1 % )      ;
; R14/C12 interconnect drivers ; 71 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 1,484 / 60,192 ( 2 % )  ;
; R6 interconnects             ; 2,434 / 127,072 ( 2 % ) ;
; Spine clocks                 ; 2 / 120 ( 2 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 16           ; 0            ; 16           ; 0            ; 0            ; 20        ; 16           ; 0            ; 20        ; 20        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 20           ; 4            ; 20           ; 20           ; 0         ; 4            ; 20           ; 0         ; 0         ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ; 20           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 192.3             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 16.7              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                                                                         ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                             ; 1.337             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                             ; 1.315             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                             ; 1.269             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                         ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.129             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                        ; 1.126             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                        ; 1.126             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                                        ; 1.126             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                          ; 1.120             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                          ; 1.106             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[34]    ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                 ; 1.060             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                       ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|DRsize[2] ; 1.053             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                 ; 1.053             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                                              ; 1.047             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 1.046             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 1.046             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                 ; 1.025             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                 ; 1.025             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[25] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[24]    ; 1.019             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                               ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                            ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                       ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                                ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                                      ; 1.018             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[27] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[26]    ; 1.018             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[4]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[3]     ; 1.015             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[6]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[5]     ; 1.015             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[5]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[4]     ; 1.015             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                      ; 1.014             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                              ; 1.013             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[26] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[25]    ; 1.003             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[28] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[27]    ; 1.003             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[34] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[33]    ; 0.990             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[2]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[1]     ; 0.989             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                          ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                        ; 0.987             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                          ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                          ; 0.969             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                                        ; 0.969             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                                        ; 0.969             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                               ; 0.966             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                     ; 0.965             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                  ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                      ; 0.958             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                                      ; 0.958             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[14] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[13]    ; 0.952             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[10] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[9]     ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                          ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                               ; 0.950             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[21] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[20]    ; 0.949             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[29] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[28]    ; 0.949             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[23] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[22]    ; 0.949             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[19] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[18]    ; 0.949             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[17] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[16]    ; 0.949             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                          ; 0.948             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                          ; 0.946             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                      ; 0.944             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                         ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                          ; 0.936             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                          ; 0.934             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[24] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[23]    ; 0.933             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                         ; 0.933             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[30] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[29]    ; 0.932             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[18] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[17]    ; 0.932             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[22] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[21]    ; 0.932             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[20] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[19]    ; 0.932             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[13] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[12]    ; 0.931             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                          ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                          ; 0.930             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                         ; 0.924             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[12] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[11]    ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                          ; 0.890             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[11] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[10]    ; 0.890             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                       ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                      ; 0.852             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                          ; 0.841             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 0.829             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 0.829             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 0.829             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                                          ; 0.829             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                                              ; 0.771             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[9]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                              ; 0.771             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[6]                                              ; 0.771             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[8]                                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[7]                                              ; 0.759             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[4]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                         ; 0.753             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                                      ; 0.752             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[1]                               ; 0.745             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[3]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[4]                                                                                                                                                                                                                                                         ; 0.743             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[7]                                                                                                                                                                                                                                                         ; 0.743             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                                   ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                                      ; 0.741             ;
; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[5]                                                                                                                                                                                                                                                      ; niosii_top:u0|niosii_top_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:niosii_top_jtag_uart_0_alt_jtag_atlantic|count[6]                                                                                                                                                                                                                                                         ; 0.739             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]                               ; 0.723             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[6]     ; 0.708             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[3]  ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[2]     ; 0.698             ;
; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|niosii_top_nios2_gen2_0_cpu_nios2_oci:the_niosii_top_nios2_gen2_0_cpu_nios2_oci|niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper:the_niosii_top_nios2_gen2_0_cpu_debug_slave_wrapper|niosii_top_nios2_gen2_0_cpu_debug_slave_tck:the_niosii_top_nios2_gen2_0_cpu_debug_slave_tck|sr[14]    ; 0.695             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                     ; 0.683             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "niosii_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1017 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'niosii_top/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'niosii_top/synthesis/submodules/niosii_top_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/jongh/documents/repo/cyclone_v_nios_ii/db/ip/niosii_top/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/jongh/documents/repo/cyclone_v_nios_ii/db/ip/niosii_top/submodules/niosii_top_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register niosii_top:u0|niosii_top_nios2_gen2_0:nios2_gen2_0|niosii_top_nios2_gen2_0_cpu:cpu|hbreak_enabled is being clocked by CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 1.47 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/jongh/Documents/repo/Cyclone_V_NIOS_II/output_files/niosii_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 6368 megabytes
    Info: Processing ended: Tue Jan  9 23:58:08 2024
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jongh/Documents/repo/Cyclone_V_NIOS_II/output_files/niosii_top.fit.smsg.


