---
title: vivado仿真的常见ERROR
date: 2024-10-28
---

## 概述

**首先! 检查你的保留字拼写, 变量名拼写, 模块名拼写...... 正不正确!!!**



**然后遵循 "时间上先定错，空间上再定错"**

- **时间上先定错：** 在出错的大片时间段里，定位出源头部分，源头部分是一个较小的时间段。 
- **空间上再定错：** 在源头时间段里，查看设计电路的控制部分和数据通路，定位是哪个信号带来的错误，或者是哪几个信号的组合带来的错误，或者是设计上哪里有疏忽带来的错误。 


## Spawn failed：No error

![spawnFailed](./assets/simERROR/spawnFailed.jpg)

如无其他ERROR则无需关心, 这是vivado的一个bug, 无法解决。

## earlier errors

![earlierErrors](./assets/simERROR/earlierErrors.jpg)

一般由于打开仿真后修改后源代码, 直接重新仿真时会出现, 将仿真窗口关闭, 重新打开即可。

## 进程无法访问

![fileUsing](./assets/simERROR/fileUsing.jpg)

关闭代码编辑器和仿真窗口, 重新打开即可。

## 信号为'Z'

![signalZ](./assets/simERROR/Z.jpg)

一般是由于信号未连接导致, 请检查代码是否有拼写错误。

## 信号为'X'

常见于信号未赋值, 多驱动和寄存器未初始化, 修改代码即可。

- 如果因子信号都没有为X的，则很可能是多驱动导致的，则综合排查Error和Critical warning。

## 仿真波形停止 / 'Iteration limit 10000 is reached.'

![combloop](./assets/simERROR/combloop.jpg)

一般是由于组合逻辑环路导致, 可以先综合, 查看产生的Error和Critical warning，并尝试修正。

## 越沿采样

![over](./assets/simERROR/over.jpg)

上图示例中在105ns时刻，clk上升沿到来，a_r和a_r_r同时变为了 1（也就是a的值）。a_r在105时刻前是0，在 105时刻后是 1。从源码来看，a_r_r是在上升沿采样a_r的值，结果其在 105时刻采样到 a_r为1的值，也就是采样到了a_r在同一上升沿后的值。这就属于越沿采样。

一般因为阻塞赋值 “=” 和非阻塞赋值 “<=” 混用。

## 其他怪异的ERROR

当出现波形怪异类的错时，需要区分其是仿真工具出错还是RTL代码出错： 
1. 观察出错的信号，看其生成因子，如果自我判断 RTL 应该没有，且波形显示确实太怪异（比如始终为32’hxx?x0x?），则很有可能仿真工具出错。重启电脑甚至重建工程试试。 
2. 实在无法从波形里区分出是什么错。可以尝试先运行综合，看出综合后的 Error、Critical warning 和 warning。其中Error是必须要修正的，Critical warning是强烈建议要修正的，warning是建议能修则修的。 
3. 经常有些不符合规范的代码，Vivado也不会报出 Warning，需要大家仔细复核自己的代码。常见的隐蔽错误有：对input信号进行了赋值，模块调用信号连接错误，reset信号接成了clock信号，等等。 