
# iVerilog 进一步调研
## iVerilog 的 pform 有没有输出文件


## iVerilog 的反标实现了什么


# VCS 仿真关键
http://www.sunburst-design.com/papers/CummingsSNUG2006Boston_SystemVerilog_Events.pdf
- IEEE 1364: Verilog 语言的仿真基于分层的事件队列
- 步骤
  - start 读入块和语句，放入队列
  - 保留流程块顺序，执行无延迟表达式（如initial），
  - 读取第一延迟的 level-sensitive events 
  - Set t=0
  - 进入 Active 区 
## Active 区
Active 区 (assign update 等) 。Active区执行的内容与顺序无关。
- 如果遇到无延迟事件（原语 UDP， `$display()` 没有延迟的 assign 等号阻塞赋值 非阻塞赋值的右边表达式计算），依然在 Active 区域执行
- 如果遇到 `#0` 延迟事件，进入 Inactive 区域，执行 `#0` 延迟语句
- 如果遇到非阻塞事件，进入 Non-blocking 区域执行，如非阻塞赋值
- 

## Inactive 区


## NBA
Update LHS of non-blocking events.

## 

# ncverilog



# Verilog 的 specify 和 initial


# SDF 支持的延迟

- port:   端口输入延迟， 12 种变化（以input计），每组代表一种
- iopath: 输入端口到输出的延迟， 12 种变化，每组代表一种


# 离散和连续时间延迟




# JSON 扁平网表示例
``` json





```

# 短脉冲滤除

