用Verilog实现一个简易RISC-V指令集CPU软核。

本次实验是重庆大学2022级弘深计算机拔尖班计算机组成原理的实验项目。
