|Dyna_test
CLOCK_50 => CLOCK_50.IN1
LED[0] <= <GND>
LED[1] <= <GND>
LED[2] <= <GND>
LED[3] <= <GND>
LED[4] <= <GND>
LED[5] <= <GND>
LED[6] <= <GND>
LED[7] <= <GND>
KEY[0] => ~NO_FANOUT~
KEY[1] => ~NO_FANOUT~
SW[0] => ~NO_FANOUT~
SW[1] => ~NO_FANOUT~
SW[2] => ~NO_FANOUT~
SW[3] => ~NO_FANOUT~


|Dyna_test|UART_Dynamixel:Thierry
clk => clk.IN2
reset => reset.IN3
write_en => always0.IN1
write_en => always0.IN1
write_en => always0.IN1
read_en => always0.IN1
read_en => always0.IN1
read_en => always0.IN1
read_en => always0.IN1
rw_ad[0] => Equal0.IN2
rw_ad[0] => Equal1.IN1
rw_ad[0] => Equal2.IN2
rw_ad[0] => Equal3.IN0
rw_ad[0] => Equal4.IN2
rw_ad[0] => Equal5.IN2
rw_ad[1] => Equal0.IN1
rw_ad[1] => Equal1.IN2
rw_ad[1] => Equal2.IN1
rw_ad[1] => Equal3.IN2
rw_ad[1] => Equal4.IN0
rw_ad[1] => Equal5.IN1
rw_ad[2] => Equal0.IN0
rw_ad[2] => Equal1.IN0
rw_ad[2] => Equal2.IN0
rw_ad[2] => Equal3.IN1
rw_ad[2] => Equal4.IN1
rw_ad[2] => Equal5.IN0
write_data[0] => TXD_data_2.DATAB
write_data[0] => TXD_data_1.DATAB
write_data[0] => TXD_enable.DATAIN
write_data[1] => TXD_data_2.DATAB
write_data[1] => TXD_data_1.DATAB
write_data[2] => TXD_data_2.DATAB
write_data[2] => TXD_data_1.DATAB
write_data[3] => TXD_data_2.DATAB
write_data[3] => TXD_data_1.DATAB
write_data[4] => TXD_data_2.DATAB
write_data[4] => TXD_data_1.DATAB
write_data[5] => TXD_data_2.DATAB
write_data[5] => TXD_data_1.DATAB
write_data[6] => TXD_data_2.DATAB
write_data[6] => TXD_data_1.DATAB
write_data[7] => TXD_data_2.DATAB
write_data[7] => TXD_data_1.DATAB
write_data[8] => TXD_data_2.DATAB
write_data[8] => TXD_data_1.DATAB
write_data[9] => TXD_data_2.DATAB
write_data[9] => TXD_data_1.DATAB
write_data[10] => TXD_data_2.DATAB
write_data[10] => TXD_data_1.DATAB
write_data[11] => TXD_data_2.DATAB
write_data[11] => TXD_data_1.DATAB
write_data[12] => TXD_data_2.DATAB
write_data[12] => TXD_data_1.DATAB
write_data[13] => TXD_data_2.DATAB
write_data[13] => TXD_data_1.DATAB
write_data[14] => TXD_data_2.DATAB
write_data[14] => TXD_data_1.DATAB
write_data[15] => TXD_data_2.DATAB
write_data[15] => TXD_data_1.DATAB
write_data[16] => TXD_data_2.DATAB
write_data[16] => TXD_data_1.DATAB
write_data[17] => TXD_data_2.DATAB
write_data[17] => TXD_data_1.DATAB
write_data[18] => TXD_data_2.DATAB
write_data[18] => TXD_data_1.DATAB
write_data[19] => TXD_data_2.DATAB
write_data[19] => TXD_data_1.DATAB
write_data[20] => TXD_data_2.DATAB
write_data[20] => TXD_data_1.DATAB
write_data[21] => TXD_data_2.DATAB
write_data[21] => TXD_data_1.DATAB
write_data[22] => TXD_data_2.DATAB
write_data[22] => TXD_data_1.DATAB
write_data[23] => TXD_data_2.DATAB
write_data[23] => TXD_data_1.DATAB
write_data[24] => TXD_data_2.DATAB
write_data[24] => TXD_data_1.DATAB
write_data[25] => TXD_data_2.DATAB
write_data[25] => TXD_data_1.DATAB
write_data[26] => TXD_data_2.DATAB
write_data[26] => TXD_data_1.DATAB
write_data[27] => TXD_data_2.DATAB
write_data[27] => TXD_data_1.DATAB
write_data[28] => TXD_data_2.DATAB
write_data[28] => TXD_data_1.DATAB
write_data[29] => TXD_data_2.DATAB
write_data[29] => TXD_data_1.DATAB
write_data[30] => TXD_data_2.DATAB
write_data[30] => TXD_data_1.DATAB
write_data[31] => TXD_data_2.DATAB
write_data[31] => TXD_data_1.DATAB
read_data[0] <= read_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[1] <= read_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[2] <= read_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[3] <= read_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[4] <= read_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[5] <= read_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[6] <= read_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[7] <= read_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[8] <= read_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[9] <= read_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[10] <= read_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[11] <= read_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[12] <= read_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[13] <= read_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[14] <= read_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[15] <= read_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[16] <= read_data[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[17] <= read_data[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[18] <= read_data[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[19] <= read_data[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[20] <= read_data[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[21] <= read_data[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[22] <= read_data[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[23] <= read_data[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[24] <= read_data[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[25] <= read_data[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[26] <= read_data[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[27] <= read_data[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[28] <= read_data[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[29] <= read_data[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[30] <= read_data[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
read_data[31] <= read_data[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
RXD => RXD.IN1
TXD <= UART_Dynamixel_TXD:txd.port6
UART_DIR <= UART_Dynamixel_TXD:txd.port7
debug <= start_communication.DB_MAX_OUTPUT_PORT_TYPE
TXD_done <= UART_Dynamixel_TXD:txd.port8


|Dyna_test|UART_Dynamixel:Thierry|Baudrate_Generator:baudgen
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => cnt[2].CLK
clk => cnt[3].CLK
clk => cnt[4].CLK
clk => cnt[5].CLK
clk => cnt[6].CLK
clk => cnt[7].CLK
clk => cnt[8].CLK
clk => cnt[9].CLK
reset => cnt[0].ACLR
reset => cnt[1].ACLR
reset => cnt[2].ACLR
reset => cnt[3].ACLR
reset => cnt[4].ACLR
reset => cnt[5].ACLR
reset => cnt[6].ACLR
reset => cnt[7].ACLR
reset => cnt[8].ACLR
reset => cnt[9].ACLR
baud_clk <= Equal1.DB_MAX_OUTPUT_PORT_TYPE


|Dyna_test|UART_Dynamixel:Thierry|UART_Dynamixel_TXD:txd
clk => clk.IN1
baud_clk => baud_clk.IN1
reset => reset.IN1
start_communication => nextstate.Init.DATAB
start_communication => Selector0.IN2
data1[0] => frame.DATAB
data1[1] => frame.DATAB
data1[2] => frame.DATAB
data1[3] => frame.DATAB
data1[4] => frame.DATAB
data1[5] => frame.DATAB
data1[6] => frame.DATAB
data1[7] => frame.DATAB
data1[8] => frame.DATAB
data1[8] => Add0.IN1
data1[9] => frame.DATAB
data1[9] => Add0.IN0
data1[10] => frame.DATAB
data1[10] => Add0.IN8
data1[11] => frame.DATAB
data1[11] => Add0.IN7
data1[12] => frame.DATAB
data1[12] => Add0.IN6
data1[13] => frame.DATAB
data1[13] => Add0.IN5
data1[14] => frame.DATAB
data1[14] => Add0.IN4
data1[15] => frame.DATAB
data1[15] => Add0.IN3
data1[16] => frame.DATAB
data1[17] => frame.DATAB
data1[18] => frame.DATAB
data1[19] => frame.DATAB
data1[20] => frame.DATAB
data1[21] => frame.DATAB
data1[22] => frame.DATAB
data1[23] => frame.DATAB
data1[24] => byte2send.DATAB
data1[25] => byte2send.DATAB
data1[26] => byte2send.DATAB
data1[27] => byte2send.DATAB
data1[28] => byte2send.DATAB
data1[29] => byte2send.DATAB
data1[30] => byte2send.DATAB
data1[31] => byte2send.DATAB
data2[0] => frame.DATAB
data2[1] => frame.DATAB
data2[2] => frame.DATAB
data2[3] => frame.DATAB
data2[4] => frame.DATAB
data2[5] => frame.DATAB
data2[6] => frame.DATAB
data2[7] => frame.DATAB
data2[8] => frame.DATAB
data2[9] => frame.DATAB
data2[10] => frame.DATAB
data2[11] => frame.DATAB
data2[12] => frame.DATAB
data2[13] => frame.DATAB
data2[14] => frame.DATAB
data2[15] => frame.DATAB
data2[16] => frame.DATAB
data2[17] => frame.DATAB
data2[18] => frame.DATAB
data2[19] => frame.DATAB
data2[20] => frame.DATAB
data2[21] => frame.DATAB
data2[22] => frame.DATAB
data2[23] => frame.DATAB
data2[24] => ~NO_FANOUT~
data2[25] => ~NO_FANOUT~
data2[26] => ~NO_FANOUT~
data2[27] => ~NO_FANOUT~
data2[28] => ~NO_FANOUT~
data2[29] => ~NO_FANOUT~
data2[30] => ~NO_FANOUT~
data2[31] => ~NO_FANOUT~
TXD <= UART_TX_BYTE:ubyte.port6
UART_DIR <= UART_DIR.DB_MAX_OUTPUT_PORT_TYPE
packet_sent <= packet_sent~reg0.DB_MAX_OUTPUT_PORT_TYPE


|Dyna_test|UART_Dynamixel:Thierry|UART_Dynamixel_TXD:txd|UART_TX_BYTE:ubyte
clk => buffer[0].CLK
clk => buffer[1].CLK
clk => buffer[2].CLK
clk => buffer[3].CLK
clk => buffer[4].CLK
clk => buffer[5].CLK
clk => buffer[6].CLK
clk => buffer[7].CLK
clk => state~5.DATAIN
baud_clk => state.OUTPUTSELECT
baud_clk => state.OUTPUTSELECT
baud_clk => state.OUTPUTSELECT
baud_clk => state.OUTPUTSELECT
baud_clk => cnt[0].CLK
baud_clk => cnt[1].CLK
baud_clk => cnt[2].CLK
baud_clk => cnt[3].CLK
reset => cnt[0].ACLR
reset => cnt[1].ACLR
reset => cnt[2].ACLR
reset => cnt[3].ACLR
reset => buffer[0].ACLR
reset => buffer[1].ACLR
reset => buffer[2].ACLR
reset => buffer[3].ACLR
reset => buffer[4].ACLR
reset => buffer[5].ACLR
reset => buffer[6].ACLR
reset => buffer[7].ACLR
TxD_start => state.OUTPUTSELECT
TxD_start => state.OUTPUTSELECT
TxD_start => state.OUTPUTSELECT
TxD_start => state.OUTPUTSELECT
TxD_data[0] => buffer[0].DATAIN
TxD_data[1] => buffer[1].DATAIN
TxD_data[2] => buffer[2].DATAIN
TxD_data[3] => buffer[3].DATAIN
TxD_data[4] => buffer[4].DATAIN
TxD_data[5] => buffer[5].DATAIN
TxD_data[6] => buffer[6].DATAIN
TxD_data[7] => buffer[7].DATAIN
byte_sent <= byte_sent.DB_MAX_OUTPUT_PORT_TYPE
TxD <= TxD.DB_MAX_OUTPUT_PORT_TYPE


|Dyna_test|UART_Dynamixel:Thierry|UART_Dynamixel_RXD:rxd
clk => Checksum[0].CLK
clk => Checksum[1].CLK
clk => Checksum[2].CLK
clk => Checksum[3].CLK
clk => Checksum[4].CLK
clk => Checksum[5].CLK
clk => Checksum[6].CLK
clk => Checksum[7].CLK
clk => P2[0].CLK
clk => P2[1].CLK
clk => P2[2].CLK
clk => P2[3].CLK
clk => P2[4].CLK
clk => P2[5].CLK
clk => P2[6].CLK
clk => P2[7].CLK
clk => P1[0].CLK
clk => P1[1].CLK
clk => P1[2].CLK
clk => P1[3].CLK
clk => P1[4].CLK
clk => P1[5].CLK
clk => P1[6].CLK
clk => P1[7].CLK
clk => Error[0].CLK
clk => Error[1].CLK
clk => Error[2].CLK
clk => Error[3].CLK
clk => Error[4].CLK
clk => Error[5].CLK
clk => Error[6].CLK
clk => Error[7].CLK
clk => Length[0].CLK
clk => Length[1].CLK
clk => Length[2].CLK
clk => Length[3].CLK
clk => Length[4].CLK
clk => Length[5].CLK
clk => Length[6].CLK
clk => Length[7].CLK
clk => ID[0].CLK
clk => ID[1].CLK
clk => ID[2].CLK
clk => ID[3].CLK
clk => ID[4].CLK
clk => ID[5].CLK
clk => ID[6].CLK
clk => ID[7].CLK
clk => data[0].CLK
clk => data[1].CLK
clk => data[2].CLK
clk => data[3].CLK
clk => data[4].CLK
clk => data[5].CLK
clk => data[6].CLK
clk => data[7].CLK
clk => data2[0]~reg0.CLK
clk => data2[1]~reg0.CLK
clk => data2[2]~reg0.CLK
clk => data2[3]~reg0.CLK
clk => data2[4]~reg0.CLK
clk => data2[5]~reg0.CLK
clk => data2[6]~reg0.CLK
clk => data2[7]~reg0.CLK
clk => data2[8]~reg0.CLK
clk => data2[9]~reg0.CLK
clk => data2[10]~reg0.CLK
clk => data2[11]~reg0.CLK
clk => data2[12]~reg0.CLK
clk => data2[13]~reg0.CLK
clk => data2[14]~reg0.CLK
clk => data2[15]~reg0.CLK
clk => data2[16]~reg0.CLK
clk => data2[17]~reg0.CLK
clk => data2[18]~reg0.CLK
clk => data2[19]~reg0.CLK
clk => data2[20]~reg0.CLK
clk => data2[21]~reg0.CLK
clk => data2[22]~reg0.CLK
clk => data2[23]~reg0.CLK
clk => data2[24]~reg0.CLK
clk => data2[25]~reg0.CLK
clk => data2[26]~reg0.CLK
clk => data2[27]~reg0.CLK
clk => data2[28]~reg0.CLK
clk => data2[29]~reg0.CLK
clk => data2[30]~reg0.CLK
clk => data2[31]~reg0.CLK
clk => data1[0]~reg0.CLK
clk => data1[1]~reg0.CLK
clk => data1[2]~reg0.CLK
clk => data1[3]~reg0.CLK
clk => data1[4]~reg0.CLK
clk => data1[5]~reg0.CLK
clk => data1[6]~reg0.CLK
clk => data1[7]~reg0.CLK
clk => data1[8]~reg0.CLK
clk => data1[9]~reg0.CLK
clk => data1[10]~reg0.CLK
clk => data1[11]~reg0.CLK
clk => data1[12]~reg0.CLK
clk => data1[13]~reg0.CLK
clk => data1[14]~reg0.CLK
clk => data1[15]~reg0.CLK
clk => data1[16]~reg0.CLK
clk => data1[17]~reg0.CLK
clk => data1[18]~reg0.CLK
clk => data1[19]~reg0.CLK
clk => data1[20]~reg0.CLK
clk => data1[21]~reg0.CLK
clk => data1[22]~reg0.CLK
clk => data1[23]~reg0.CLK
clk => data1[24]~reg0.CLK
clk => data1[25]~reg0.CLK
clk => data1[26]~reg0.CLK
clk => data1[27]~reg0.CLK
clk => data1[28]~reg0.CLK
clk => data1[29]~reg0.CLK
clk => data1[30]~reg0.CLK
clk => data1[31]~reg0.CLK
clk => cnt_fail[0].CLK
clk => cnt_fail[1].CLK
clk => cnt_fail[2].CLK
clk => cnt_fail[3].CLK
clk => cnt_fail[4].CLK
clk => cnt_fail[5].CLK
clk => cnt_fail[6].CLK
clk => cnt_fail[7].CLK
clk => data_ready~reg0.CLK
clk => cnt_bits[0].CLK
clk => cnt_bits[1].CLK
clk => cnt_bits[2].CLK
clk => cnt_bits[3].CLK
clk => cnt_byte[0].CLK
clk => cnt_byte[1].CLK
clk => cnt_byte[2].CLK
clk => cnt_byte[3].CLK
clk => RXD_reg[0].CLK
clk => RXD_reg[1].CLK
clk => RXD_reg[2].CLK
clk => RXD_reg[3].CLK
clk => RXD_reg[4].CLK
clk => RXD_reg[5].CLK
clk => RXD_reg[6].CLK
clk => RXD_reg[7].CLK
clk => RXD_reg[8].CLK
clk => RXD_reg[9].CLK
clk => RXD_reg[10].CLK
clk => RXD_reg[11].CLK
clk => RXD_prev.CLK
clk => fail_reg~reg0.CLK
clk => state~1.DATAIN
reset => state~3.DATAIN
start_communication => Selector1.IN3
start_communication => Selector0.IN2
RXD => data.DATAB
RXD => data.DATAB
RXD => RXD_reg[0].DATAIN
RXD => RXD_prev.DATAIN
RXD => start_byte.IN1
data_ready <= data_ready~reg0.DB_MAX_OUTPUT_PORT_TYPE
fail_reg <= fail_reg~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[0] <= data1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[1] <= data1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[2] <= data1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[3] <= data1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[4] <= data1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[5] <= data1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[6] <= data1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[7] <= data1[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[8] <= data1[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[9] <= data1[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[10] <= data1[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[11] <= data1[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[12] <= data1[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[13] <= data1[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[14] <= data1[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[15] <= data1[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[16] <= data1[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[17] <= data1[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[18] <= data1[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[19] <= data1[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[20] <= data1[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[21] <= data1[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[22] <= data1[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[23] <= data1[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[24] <= data1[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[25] <= data1[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[26] <= data1[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[27] <= data1[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[28] <= data1[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[29] <= data1[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[30] <= data1[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data1[31] <= data1[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[0] <= data2[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[1] <= data2[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[2] <= data2[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[3] <= data2[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[4] <= data2[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[5] <= data2[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[6] <= data2[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[7] <= data2[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[8] <= data2[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[9] <= data2[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[10] <= data2[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[11] <= data2[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[12] <= data2[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[13] <= data2[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[14] <= data2[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[15] <= data2[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[16] <= data2[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[17] <= data2[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[18] <= data2[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[19] <= data2[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[20] <= data2[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[21] <= data2[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[22] <= data2[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[23] <= data2[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[24] <= data2[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[25] <= data2[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[26] <= data2[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[27] <= data2[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[28] <= data2[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[29] <= data2[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[30] <= data2[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data2[31] <= data2[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


