// Example1.v

// Generated using ACDS version 21.1 842

`timescale 1 ps / 1 ps
module Example1 (
		input  wire  clk_clk,       //   clk.clk
		input  wire  reset_reset_n  // reset.reset_n
	);

	mkSimpleFIFO simplefifo_0 (
	);

	mkSimpleFIFO simplefifo_1 (
	);

endmodule
