---
layout: post
title:  "时序约束练习"
date:   2019-10-18 19:41:10 +0700
tags:
  - Digital IC Design
---

----

### 1 前言

&#160; &#160; &#160; &#160; 看了点时序约束的书，白嫖了小梅哥的时序约束教程，是时候上手了。

* 开发环境：
	* Quartus Prime Standard 18.1
* 操作系统：
	* Windows 10 Pro 1903


----

### 2 计数器约束与优化

&#160; &#160; &#160; &#160; 一个很简单的计数器，约束之前是这样写的：

```verilog
parameter ts = 26'd20; //计时周期

reg [25:0]	cnt_s;

always@(posedge clk or negedge rst_n) begin
	if(!rst_n)
		cnt_s <= 26'b0;
	
	else if(cnt_s < ts)
		cnt_s <= cnt_s + 1'b1;
	
	else
		cnt_s <= 26'b0;
		
end
```

&#160; &#160; &#160; &#160; 然后编译，写约束文件。再重新编译，在“Complilation Report”的“Timing Analyzer”->“Slow 1200mV 85C Model”->“Fmax Summary”中可以看到最大时钟频率为199.6MHz：

![1](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/1.jpg)

&#160; &#160; &#160; &#160; 再在“Worst-Case Timing Paths”->“Setup：‘clk’”中看最差路径：

![2](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/2.jpg)

&#160; &#160; &#160; &#160; 可以看出最差的是计数器这一堆，点右键看一下RTL：

![3](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/3.jpg)

&#160; &#160; &#160; &#160; 计数器的RTL如下图：

![4](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/4.jpg)

&#160; &#160; &#160; &#160; 也不知道咋的，就把HDL改成下面这样子：

```verilog
parameter ts = 26'd20; //计时周期

reg [25:0]	cnt_s;

always@(posedge clk or negedge rst_n) begin
	if(!rst_n)
		cnt_s <= 26'b0;
	
	else if(cnt_s == ts)
		cnt_s <= 26'b0;
	
	else
		cnt_s <= cnt_s + 1'b1;
		
end
```

&#160; &#160; &#160; &#160; 再来一遍时序分析，可以看到最大时钟频率变成了270MHz：

![5](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/5.jpg)

&#160; &#160; &#160; &#160; 最坏路径的建立时间最小变成了0.302：

![6](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/6.jpg)

&#160; &#160; &#160; &#160; RTL图变成了如下这样：

![7](https://raw.githubusercontent.com/Verdvana/Verdvana.github.io/master/_posts/%E6%97%B6%E5%BA%8F%E7%BA%A6%E6%9D%9F%E7%BB%83%E4%B9%A0/7.jpg)


&#160; &#160; &#160; &#160; 可以看出少了一个加法器。







----
&#160; &#160; &#160; &#160; 告辞。

