中文摘要： 
關鍵詞：交流型電漿顯示器、維持驅動波形、雙擺幅電壓驅動、發光亮度、發光效率 
 
台灣的顯示器相關產品，產值是世界前三大，而隨著高畫質電視（HDTV）的主流化，顯
示器朝向大尺吋的發展，畫面品質與高解析度的話題無疑成為顯示器熱門研究課題。而
對於電漿顯示器而言亮度的提升使畫面更精緻平順，以及減少功率損耗降低成本，是目
前各大廠商持續研究的重點。有鑑於此，本論文提出新的高發光效率與亮度驅動波形即
是針對這些問題去改善，並進而提升畫面的對比度與解析度。 
我們提出的新驅動波形是以位址顯示分離技術(ADS)為基礎。而在自製電路的使用
上，我們結合可程式邏輯閘陣列(FPGA)配合數位類比(DAC) IC撰寫電壓範圍為± 1.45V
的等比例波形，再由高壓放大電路放大成± 200V，接至面板驅動。利用IR偵測器與電流
探棒觀測示波器上的訊號，加以比較，進而研究發光亮度與發光效率之間的變化情形。 
我們利用維持週期Y與A電極皆為雙擺幅電壓的驅動方式，當a的電壓為± 40~ ± 50V
時可提高面板的發光亮度，使亮度可由原始波形的208 a.u.增加至新設計波形的245 
a.u.，總計共改善了18%，並減少功率損耗15%以上，如此一來整體發光效率總計可因此
提升30%以上。另外新設計波形因為維持驅動期間沒有高電壓加在X 電極上，此舉可減
少X電極維持期間的高壓驅動電路，達到降低整體成本。 
 
Abstract： 
Key words：AC-plasma display panel (PDP), Sustain driving method, 
Bipolar voltage pulse, luminous efficiency.  
Flat panel display industry is one of the most important economic growing items in 
Taiwan, and be strongly supported by the government. Especially in high-definition television 
(HDTV), it is becoming a mainstream specification in this area when the demanding go 
towards large size, full color picture quality, high resolution and low cost. Plasma 
display is one of the most potential candidates to reach the above 
demanding. However its luminous efficiency is still an issue due to high 
power consumption which can make the display un-smooth, so it is 
becoming a hot research topic in the FPD.  
In this study, we proposed a new high luminous efficiency driving waveform to improve 
above issue and enhance the contrast and resolution of the screen. According to address 
display separation technology (ADS), the proposed driving waveform can be described and 
practiced by programmable logic gate arrays (FPGA) and DAC IC, then amplified by a 
high-voltage amplifier circuit to± 200V, and finally applying the output signals to the panel. 
We detected the IR signal and discharge current to derive the luminous efficiency.  
The new driving scheme having bipolar sustain driving waveform on both Y and A 
electrode can enhance the brightness from 208 a.u. to 245 a.u. The data show that illumination 
has 18% improvement, power saving has 15%, and the luminous efficiency has 30% 
improvement, when the address voltage amplitude was chosen in the range of ± 40~ ± 50V. 
Besides, there has no high voltage waveform applied on the X electrode in our design, and 
save the cost of the driving IC design. 
 
 
研究結果與討論：     
此次計劃所決定的結構如圖一所示，42 吋電漿測試面板是 SAMSUNG 公司所製造
的商用面板，型號是 S42SD-YD07，使用的混合隋性氣體是氖氣與氙氣（Ne-Xe），混
合比例是 0.95: 0.5，解析度為 852 × 480，掃描電極、維持電極各有 480 條，位址電極
有 2556（852 × 3）條，近紅外光量測是選用 Hamamatsu 公司的 Photosensor amplifier 
C6386-01，FPGA 模組採用 ALTERA 公司的 EP1C6T144C8，晶片為 Cyclone 系列，其
他 DAC 電路、放大電路以及電流補償電路皆為自製，其架構與實體圖如圖二所示。硬
體描述語言(VHDL)則由 ALTERA 的 QUART II 6.0 來完成。 
圖三為 DAC 小訊號輸出圖，DAC 轉換速度需要較高的要求，其轉換速度至少要達
1 MSPS 以上，滿足可以產生 200kHz 的脈波；不過 D/A IC 為了達到高轉換速度的要求，
往往都得犧牲掉輸出電壓振幅，因此額外加了放大倍率兩倍的放大器，使得類比訊號輸
出振幅可達 ±1.5 V，避免輸出訊號過小而容易受到雜訊干擾。小訊號經由放大電路即成
如圖四所示，在重置週期中電壓變化緩慢，但在定址和維持週期的電壓迅速變化，最快
時其變化速度高達 1MHz 以上，因此高壓放大器轉換速度要跟得上小信號的變化，所以
迴轉率至少需 1000V/us 以上才不會造成波形失真。 
我們利用自消除放電使得除了外加電壓外能再產生一次放電使發光，然後再改變放
電區域使傳統的表面放電轉變成一立體縱向的前後面板放電提高紫外光的效率，本計劃
所設計的高解析與高速定址的驅動波形設計即是以此兩點為出發，去設計一驅動波形使
增加亮度與發光效率。圖五為實驗設計三的電壓對 IR 訊號放大圖，可以看到除了主要
的放電訊號外，在皆零時間與負電壓脈衝開始時有另外產生一放電訊號，所以除了在正
脈衝結束時給予一正脈衝電壓外，並在負電壓開始之時在 A電極給予一負脈衝再去觀察
對於整體亮度與發光效率的提升。 
圖六所是為藉由對向放電的產生，使放電區域改變，減小表面放電電流。在維持放
電超過 190V 時對向放電所提升的已不明顯且會因為消耗功率過大而使發光效率減低。
然而在圖七中此驅動波形在固定A電極正負脈衝的情況下與Y電極正負電壓的大小大致
上是呈現一正相關的關係，但一直到 Y 電極正負電壓為 200V 時，此時過高的表面電極
電壓反而會讓對向放電的效應減弱使整體的亮度降低，影響了發光效率。從資料電極 A
電極的角度來看的話，在同一 Y電極電壓值下，正負脈衝加到 60V 之後對於亮度的提升
也趨於減緩。所以對於 A電極正負脈衝電壓的值大約在 50~60V 時整體表現最佳。 
計畫成果自評 
本研究計劃為一年期計畫，已經成功開發出所需的實驗架構，可以寫出三極式電漿
面板所需的驅動波形並可以量測其定址時間以及發光效率，並具有兩個未來可以加以研
究的方向： 
(a). 重置週期可縮短所佔時間。因維持驅動期間電壓以雙擺幅方式驅動對於三電極
之間的電荷數累積較多，所以在重置週期運作時要提高重置週期斜緩上升的斜
率，使有效刷除殘餘電荷，此舉能降低重置週期所耗時間。 
(b). 掃描電極(Y)與資料電極(A)之間的維持期間壓差比常用驅動波形來得大。為使
維持期間畫面穩定不閃爍，在進入維持週期的之前，可提高在定址期間時的電
壓差，此舉能增加維持驅動期間的穩定性，也因比常用驅動波形更高的定址壓
差，可與本實驗室先前所作的定址延遲改善方法相結合，使降低定址延遲時間
比常用驅動波形來得短。 
在此我們以成功將定址脈衝寬由原先 3us 降到 1.5us，定址延遲時間預計可以縮短
450ns 的時間甚至更多，而定址脈波寬度也可以降至 1us 左右。而且新定址驅動波形可
以把最高亮度由原來 200 a.u.提高至 244 a.u.，但因本計畫所使用的驅動電路為了提
高輸出電流，訊號經高壓放大器放大訊號之後再經 Current Booster 提高輸出電流，訊號
在接到電漿顯示面板之前共經過兩次轉換，相對會造成訊號的延遲，所以電壓其上升與
下降斜率會有較為不足的問題，經研究發現若是維持驅動期間斜率小於 900ns 左右時，
會對電壓產生嚴重的電容性干擾波形失真使產生錯點現像，若是能把斜率降低，其維持
驅動期間電壓脈衝寬度預計可以縮短 1us 的時間甚至更多，使面板反應速度更快。  
參考文獻 
[1] Kenny Kim “Global Display Market Dynamics and Perspective” 2008 SID Business 
Forum, DisplayBank (2008) 
[2] Choon-Sang Park, Heung-Sik Tae, Young-Kuk Kwon, and Eun Gi Heo “Recovery of 
Boundary Image Sticking Using Aging Discharge in AC Plasma Display Panel” IEEE 
Trans. On Plasma Science, Vol. 35, No. 5, pp. 1511-1517, (2007). 
[3]  Sung-Hwan Kim, Jeong-Hyun Seo, and Seok-Hyun Lee “A New Driving Waveform for 
Stable Address Discharge in an Alternating Current Plasma Display Panels,” IEEE 
Trans. On Plasma Science, Vol. 34, No. 3, pp. 966-927, (2006). 
[4]  Heung-Sik Tae, Soo-Kwan Jang, Ki-Duck Cho, and Ki-Hyung Park “High-Speed 
Driving Method Using Bipolar Scan Waveform in AC Plasma Display Panel,” IEEE 
Trans. On Electron Devices, Vol. 53, No. 2, pp. 196-204, (2006). 
[5]  Tsutae Shinoda, Kenji Awamoto,  “Plasma Dispaly Technologies for Large Area 
Screen and Cost Reduction.”, IEEE Trans. On Plasma Science, Vol. 34, No. 2, pp. 
279-286, (2006). 
[6]  Gun-Su Kim, Jeong-Hyun Seo, and Seok-Hyun Lee “New Addressing Method Using 
Overlapping Scan Time of AC-PDP,” IEEE Trans. On Electron Devices, Vol. 52, No. 1, 
pp. 11-16, (2005). 
 
附件一: 國際會議發表論文 
!!!!!!!!!!!!!!!!!)!c!*!
                 ( c ) 
Fig.1. ( a) Conventional waveform ( b ) Address 
driving waveform ( c ) Vt close-curve !!
Refer to the reference [7], time lag has relationship to 
priming particles, and its amount increasing while the 
high voltage applied. These priming particles would 
decay with time, then cause the later trigger pulse 
having less priming particles and induce serious time 
lag. The satisfied method to improve this drawback is to 
increase the applied voltage in the later driving pulse for 
the purpose of priming particle enrich, therefore we 
proposed a progressively increase scan pulse voltage 
scheme, as shown in Fig. 2(a), to hope efficiently 
suppress the time lag, where applied scan pulse voltage 
increases from 80V to 90V. Fig. 2(b) also shows the 
new address driving waveform, operating atʳconditions 
ofʳ , , ,
,
200rV V _ 80y scV V 20xV  V
  180sV V_ _ 150x sc a scV V V  , , 70aV V _ 80y aV V ,
and fixed sustaining frequency to 100kHz.  
.
A
Reset Address Sustain
One Subfield
Vr Vs
Vs
Va
Vx
Vy_a
Y1
Yn/2
Yn
.
.
.
.
.
Vy_sc
X
b
a
Vx_sc
Va_sc
Y1 ~ Yn
Address
Fig.2. The proposed new driving waveform (a) ADS 
applied voltage waveform (b) overlap of all 
scan-electrode’s address waveforms.  
Fig.3 (a) shows the experimental configuration how 
to practice our novel driving waveform. These designed 
waveforms were completed by VHDL language and 
storing this compiled program in FPGA chip, then be 
amplified and recorded in Fig. 3(b) before input to Y, X 
and address electrodes. The measured IR emission 
corresponding to the driving waveform can represent 
the time lag shown in Fig.3 (c).ʳ ʳ
1970       IDW ’08
