/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:14:00 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_EP_CFG_VC_H__
#define BCHP_PCIE_0_EP_CFG_VC_H__

/***************************************************************************
 *PCIE_0_EP_CFG_VC
 ***************************************************************************/
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP             0x00472160 /* [RO] vc_cap */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY 0x00472164 /* [RO] port_vc_capability */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY2 0x00472168 /* [RO] port_vc_capability2 */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL 0x0047216c /* [RO] port_vc_status_control */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_ARB_TABLE     0x00472170 /* [RO] port_arb_table */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL    0x00472174 /* [RW] vc_rsrc_control */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS     0x00472178 /* [RO] vc_rsrc_status */

/***************************************************************************
 *VC_CAP - vc_cap
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: VC_CAP :: VC_NEXT_CAP_OFF [31:20] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_NEXT_CAP_OFF_MASK          0xfff00000
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_NEXT_CAP_OFF_SHIFT         20
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_NEXT_CAP_OFF_DEFAULT       0x00000180

/* PCIE_0_EP_CFG_VC :: VC_CAP :: VC_CAP_VER [19:16] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_VER_MASK               0x000f0000
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_VER_SHIFT              16
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_VER_DEFAULT            0x00000001

/* PCIE_0_EP_CFG_VC :: VC_CAP :: VC_CAP_ID [15:00] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_ID_MASK                0x0000ffff
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_ID_SHIFT               0
#define BCHP_PCIE_0_EP_CFG_VC_VC_CAP_VC_CAP_ID_DEFAULT             0x00000002

/***************************************************************************
 *PORT_VC_CAPABILITY - port_vc_capability
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: PORT_VC_CAPABILITY :: PORT_VC_CAPABILITY [31:00] */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY_PORT_VC_CAPABILITY_MASK 0xffffffff
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY_PORT_VC_CAPABILITY_SHIFT 0
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY_PORT_VC_CAPABILITY_DEFAULT 0x00000000

/***************************************************************************
 *PORT_VC_CAPABILITY2 - port_vc_capability2
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: PORT_VC_CAPABILITY2 :: PORT_VC_CAPABILITY2 [31:00] */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY2_PORT_VC_CAPABILITY2_MASK 0xffffffff
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY2_PORT_VC_CAPABILITY2_SHIFT 0
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_CAPABILITY2_PORT_VC_CAPABILITY2_DEFAULT 0x00000000

/***************************************************************************
 *PORT_VC_STATUS_CONTROL - port_vc_status_control
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: PORT_VC_STATUS_CONTROL :: PORT_VC_STATUS [31:16] */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_STATUS_MASK 0xffff0000
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_STATUS_SHIFT 16
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_STATUS_DEFAULT 0x00000000

/* PCIE_0_EP_CFG_VC :: PORT_VC_STATUS_CONTROL :: PORT_VC_CONTROL [15:00] */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_CONTROL_MASK 0x0000ffff
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_CONTROL_SHIFT 0
#define BCHP_PCIE_0_EP_CFG_VC_PORT_VC_STATUS_CONTROL_PORT_VC_CONTROL_DEFAULT 0x00000000

/***************************************************************************
 *PORT_ARB_TABLE - port_arb_table
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: PORT_ARB_TABLE :: PORT_VC_STATUS [31:00] */
#define BCHP_PCIE_0_EP_CFG_VC_PORT_ARB_TABLE_PORT_VC_STATUS_MASK   0xffffffff
#define BCHP_PCIE_0_EP_CFG_VC_PORT_ARB_TABLE_PORT_VC_STATUS_SHIFT  0
#define BCHP_PCIE_0_EP_CFG_VC_PORT_ARB_TABLE_PORT_VC_STATUS_DEFAULT 0x00000000

/***************************************************************************
 *VC_RSRC_CONTROL - vc_rsrc_control
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: VC_RSRC_CONTROL :: VC_ENABLE [31:31] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_VC_ENABLE_MASK       0x80000000
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_VC_ENABLE_SHIFT      31
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_VC_ENABLE_DEFAULT    0x00000001

/* PCIE_0_EP_CFG_VC :: VC_RSRC_CONTROL :: RESERVED0 [30:08] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_RESERVED0_MASK       0x7fffff00
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_RESERVED0_SHIFT      8

/* PCIE_0_EP_CFG_VC :: VC_RSRC_CONTROL :: TC_VC_MAP [07:01] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_TC_VC_MAP_MASK       0x000000fe
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_TC_VC_MAP_SHIFT      1
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_TC_VC_MAP_DEFAULT    0x0000007f

/* PCIE_0_EP_CFG_VC :: VC_RSRC_CONTROL :: DEFAULT_VC0 [00:00] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_DEFAULT_VC0_MASK     0x00000001
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_DEFAULT_VC0_SHIFT    0
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_CONTROL_DEFAULT_VC0_DEFAULT  0x00000001

/***************************************************************************
 *VC_RSRC_STATUS - vc_rsrc_status
 ***************************************************************************/
/* PCIE_0_EP_CFG_VC :: VC_RSRC_STATUS :: VC_RSRC_STATUS [31:16] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS_VC_RSRC_STATUS_MASK   0xffff0000
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS_VC_RSRC_STATUS_SHIFT  16
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS_VC_RSRC_STATUS_DEFAULT 0x00000000

/* PCIE_0_EP_CFG_VC :: VC_RSRC_STATUS :: RESERVED0 [15:00] */
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS_RESERVED0_MASK        0x0000ffff
#define BCHP_PCIE_0_EP_CFG_VC_VC_RSRC_STATUS_RESERVED0_SHIFT       0

#endif /* #ifndef BCHP_PCIE_0_EP_CFG_VC_H__ */

/* End of File */
