TimeQuest Timing Analyzer report for multiciclo
Thu Dec 06 15:40:33 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 64.34 MHz  ; 64.34 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.543 ; -1759.759     ;
; clk_rom ; -2.797  ; -184.463      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.524 ; 0.000         ;
; clk_rom ; 0.911 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.480            ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                     ;
+---------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.543 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 15.579     ;
; -14.538 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.564     ;
; -14.474 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.500     ;
; -14.439 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.465     ;
; -14.319 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 15.334     ;
; -14.314 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 15.319     ;
; -14.305 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.009     ; 15.332     ;
; -14.303 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 15.331     ;
; -14.300 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.317     ;
; -14.298 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.012     ; 15.322     ;
; -14.298 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.012     ; 15.322     ;
; -14.298 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 15.316     ;
; -14.296 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 15.332     ;
; -14.293 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.307     ;
; -14.293 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.307     ;
; -14.276 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.311     ;
; -14.276 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.311     ;
; -14.271 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.296     ;
; -14.271 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.296     ;
; -14.270 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.318     ;
; -14.265 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.303     ;
; -14.258 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.013      ; 15.307     ;
; -14.258 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.013      ; 15.307     ;
; -14.258 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.013      ; 15.307     ;
; -14.257 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.324     ;
; -14.253 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 15.292     ;
; -14.253 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.292     ;
; -14.253 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.292     ;
; -14.252 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 15.309     ;
; -14.250 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 15.255     ;
; -14.248 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.009      ; 15.293     ;
; -14.247 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.037      ; 15.320     ;
; -14.243 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.278     ;
; -14.242 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.027      ; 15.305     ;
; -14.239 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.041      ; 15.316     ;
; -14.239 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.041      ; 15.316     ;
; -14.236 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.253     ;
; -14.234 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 15.252     ;
; -14.234 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.301     ;
; -14.234 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.301     ;
; -14.229 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.243     ;
; -14.229 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.243     ;
; -14.215 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 15.220     ;
; -14.208 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.035      ; 15.279     ;
; -14.207 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.232     ;
; -14.207 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.232     ;
; -14.205 ; reg:ir|sr_out[2]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 15.231     ;
; -14.204 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.268     ;
; -14.204 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.268     ;
; -14.204 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.268     ;
; -14.204 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 15.268     ;
; -14.203 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 15.264     ;
; -14.201 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 15.218     ;
; -14.201 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.239     ;
; -14.199 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 15.217     ;
; -14.199 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.253     ;
; -14.199 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.253     ;
; -14.199 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.253     ;
; -14.199 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.253     ;
; -14.194 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.208     ;
; -14.194 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.022     ; 15.208     ;
; -14.189 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 15.228     ;
; -14.189 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.228     ;
; -14.189 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.228     ;
; -14.188 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 15.245     ;
; -14.187 ; mips_control:ctr_mips|pstate.decode_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 15.223     ;
; -14.179 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.214     ;
; -14.178 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.027      ; 15.241     ;
; -14.174 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.029      ; 15.239     ;
; -14.172 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.197     ;
; -14.172 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 15.197     ;
; -14.170 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.237     ;
; -14.170 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.237     ;
; -14.169 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 15.224     ;
; -14.166 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.204     ;
; -14.160 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.025      ; 15.221     ;
; -14.160 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.208     ;
; -14.160 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.012      ; 15.208     ;
; -14.155 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.015      ; 15.206     ;
; -14.155 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.193     ;
; -14.155 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 15.193     ;
; -14.154 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.003      ; 15.193     ;
; -14.154 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.193     ;
; -14.154 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.003      ; 15.193     ;
; -14.153 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.021      ; 15.210     ;
; -14.144 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 15.179     ;
; -14.143 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.027      ; 15.206     ;
; -14.139 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 15.200     ;
; -14.135 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.202     ;
; -14.135 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.031      ; 15.202     ;
; -14.135 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.189     ;
; -14.135 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.189     ;
; -14.135 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.189     ;
; -14.135 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.189     ;
; -14.105 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.019      ; 15.160     ;
; -14.104 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 15.165     ;
; -14.100 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.154     ;
; -14.100 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.154     ;
; -14.100 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.154     ;
; -14.100 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.018      ; 15.154     ;
+---------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                           ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.797 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.861      ;
; -2.690 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.728      ;
; -2.636 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.703      ;
; -2.625 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.648      ;
; -2.601 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.625      ;
; -2.596 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.637      ;
; -2.582 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.620      ;
; -2.537 ; regbuf:regULA|sr_out[2]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.084      ; 3.586      ;
; -2.525 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.552      ;
; -2.519 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.545      ;
; -2.515 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.553      ;
; -2.508 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.531      ;
; -2.505 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.569      ;
; -2.505 ; reg:pc|sr_out[8]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.090      ; 3.560      ;
; -2.501 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.565      ;
; -2.493 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.534      ;
; -2.487 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.551      ;
; -2.485 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.509      ;
; -2.479 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 3.514      ;
; -2.478 ; regbuf:rgB|sr_out[13]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 3.497      ;
; -2.477 ; reg:pc|sr_out[4]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.118      ; 3.560      ;
; -2.464 ; reg:pc|sr_out[4]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.115      ; 3.544      ;
; -2.437 ; reg:pc|sr_out[6]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.118      ; 3.520      ;
; -2.437 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.475      ;
; -2.429 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.470      ;
; -2.410 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.433      ;
; -2.409 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.436      ;
; -2.402 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.469      ;
; -2.401 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.427      ;
; -2.395 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.462      ;
; -2.393 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.419      ;
; -2.393 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.460      ;
; -2.386 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.453      ;
; -2.386 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.453      ;
; -2.386 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.453      ;
; -2.386 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.427      ;
; -2.381 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.404      ;
; -2.362 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.403      ;
; -2.362 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.403      ;
; -2.358 ; regbuf:rgB|sr_out[17]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.382      ;
; -2.356 ; regbuf:rgB|sr_out[30]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 3.388      ;
; -2.355 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.396      ;
; -2.347 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.373      ;
; -2.347 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.385      ;
; -2.346 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.387      ;
; -2.346 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.387      ;
; -2.346 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.387      ;
; -2.345 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.383      ;
; -2.343 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.407      ;
; -2.342 ; regbuf:rgB|sr_out[15]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.360      ;
; -2.342 ; regbuf:rgB|sr_out[1]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.366      ;
; -2.330 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.353      ;
; -2.327 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.354      ;
; -2.326 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.353      ;
; -2.323 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.387      ;
; -2.323 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.361      ;
; -2.321 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.385      ;
; -2.321 ; regbuf:rgB|sr_out[18]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 3.355      ;
; -2.319 ; regbuf:rgB|sr_out[31]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.345      ;
; -2.314 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.378      ;
; -2.314 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.337      ;
; -2.313 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.337      ;
; -2.311 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.335      ;
; -2.310 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.374      ;
; -2.309 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.336      ;
; -2.297 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.323      ;
; -2.295 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.322      ;
; -2.294 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.320      ;
; -2.294 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.332      ;
; -2.289 ; regbuf:rgB|sr_out[12]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.307      ;
; -2.289 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.315      ;
; -2.288 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.315      ;
; -2.284 ; regbuf:rgB|sr_out[1]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.311      ;
; -2.276 ; regbuf:rgB|sr_out[14]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.065      ; 3.306      ;
; -2.275 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.302      ;
; -2.272 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 3.306      ;
; -2.270 ; regbuf:rgB|sr_out[21]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.294      ;
; -2.266 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.292      ;
; -2.262 ; regbuf:rgB|sr_out[21]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.289      ;
; -2.257 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.298      ;
; -2.252 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.275      ;
; -2.240 ; reg:pc|sr_out[7]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 3.274      ;
; -2.239 ; regbuf:rgB|sr_out[17]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.266      ;
; -2.238 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.276      ;
; -2.235 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.259      ;
; -2.235 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.262      ;
; -2.230 ; regbuf:rgB|sr_out[20]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.248      ;
; -2.226 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.076      ; 3.267      ;
; -2.222 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 3.253      ;
; -2.222 ; regbuf:rgB|sr_out[22]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 3.246      ;
; -2.221 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.285      ;
; -2.220 ; regbuf:regULA|sr_out[8]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.081      ; 3.266      ;
; -2.220 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.284      ;
; -2.219 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.245      ;
; -2.219 ; regbuf:rgB|sr_out[23]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.247      ;
; -2.219 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 3.242      ;
; -2.214 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 3.278      ;
; -2.213 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.241      ;
; -2.211 ; regbuf:rgB|sr_out[19]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 3.242      ;
; -2.211 ; mips_control:ctr_mips|pstate.readmem_st   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 3.238      ;
+--------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.531 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.730 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.734 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.000      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.800 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.824 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.833 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.836 ; breg:bcoreg|breg32_rtl_1_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.839 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.940 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.204      ;
; 0.940 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.948 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.949 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.964 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.229      ;
; 0.971 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.971 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.971 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.237      ;
; 0.973 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.990 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.256      ;
; 0.993 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.259      ;
; 0.994 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.261      ;
; 0.995 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.998 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.001 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.276      ;
; 1.003 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.263      ;
; 1.005 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.271      ;
; 1.009 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.275      ;
; 1.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.329      ;
; 1.106 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.380      ;
; 1.114 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 1.386      ;
; 1.165 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 1.420      ;
; 1.179 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.020     ; 1.425      ;
; 1.187 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.196 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.228 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.241 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.515      ;
; 1.243 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.244 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.505      ;
; 1.245 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.512      ;
; 1.249 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.006      ; 1.521      ;
; 1.264 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.537      ;
; 1.270 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 1.521      ;
; 1.271 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.283 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.542      ;
; 1.284 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.016      ; 1.566      ;
; 1.296 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.558      ;
; 1.304 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.012     ; 1.558      ;
; 1.324 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.020     ; 1.570      ;
; 1.334 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.050      ; 1.618      ;
; 1.338 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.017     ; 1.587      ;
; 1.365 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.031     ; 1.600      ;
; 1.368 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.024     ; 1.610      ;
; 1.371 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|breg32_rtl_1_bypass[61]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 1.640      ;
; 1.380 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.382 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.ldregbyte_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.651      ;
; 1.383 ; reg:ir|sr_out[15]                         ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 1.687      ;
; 1.388 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 1.646      ;
; 1.391 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 1.654      ;
; 1.395 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.651      ;
; 1.396 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.009      ; 1.671      ;
; 1.400 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.666      ;
; 1.400 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.009      ; 1.675      ;
; 1.424 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.015      ; 1.705      ;
; 1.447 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.713      ;
; 1.450 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.714      ;
; 1.450 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.714      ;
; 1.450 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.714      ;
; 1.450 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.714      ;
; 1.450 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.002     ; 1.714      ;
; 1.472 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.726      ;
; 1.472 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.726      ;
; 1.484 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 1.745      ;
; 1.487 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.504 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 1.762      ;
; 1.505 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.014      ; 1.785      ;
; 1.516 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.786      ;
; 1.521 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.796      ;
; 1.522 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.ldreghalf_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.791      ;
; 1.527 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.022      ; 1.815      ;
; 1.529 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.025      ; 1.820      ;
; 1.532 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.049      ; 1.847      ;
; 1.533 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.796      ;
; 1.534 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.802      ;
; 1.546 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.019      ; 1.831      ;
; 1.556 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.005     ; 1.817      ;
; 1.568 ; reg:ir|sr_out[20]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.859      ;
; 1.570 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.005     ; 1.831      ;
; 1.571 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.848      ;
; 1.575 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.032     ; 1.809      ;
; 1.576 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.828      ;
; 1.578 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[35]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 1.837      ;
; 1.579 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.015      ; 1.860      ;
; 1.582 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.850      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                           ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.911 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.203      ;
; 1.344 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.638      ;
; 1.409 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.701      ;
; 1.426 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.718      ;
; 1.438 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.730      ;
; 1.538 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.833      ;
; 1.650 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.947      ;
; 1.659 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.953      ;
; 1.694 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.989      ;
; 1.701 ; regbuf:rgB|sr_out[30]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.005      ;
; 1.743 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.038      ;
; 1.784 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.075      ;
; 1.785 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.080      ;
; 1.792 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.087      ;
; 1.792 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.087      ;
; 1.798 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.089      ;
; 1.806 ; regbuf:rgB|sr_out[7]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.107      ;
; 1.806 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.100      ;
; 1.808 ; regbuf:rgB|sr_out[8]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.093      ;
; 1.811 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.107      ;
; 1.829 ; regbuf:rgB|sr_out[22]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.125      ;
; 1.860 ; regbuf:rgB|sr_out[14]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.159      ;
; 1.873 ; regbuf:rgB|sr_out[8]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.158      ;
; 1.906 ; regbuf:rgB|sr_out[11]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.207      ;
; 1.916 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.208      ;
; 1.935 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.230      ;
; 1.936 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.231      ;
; 1.939 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.234      ;
; 1.942 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.237      ;
; 1.946 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.240      ;
; 1.947 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.242      ;
; 1.962 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.257      ;
; 1.965 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.262      ;
; 1.971 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.266      ;
; 1.972 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.267      ;
; 2.010 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.305      ;
; 2.041 ; regbuf:rgB|sr_out[0]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.329      ;
; 2.042 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.336      ;
; 2.044 ; regbuf:rgB|sr_out[5]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.339      ;
; 2.049 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.344      ;
; 2.054 ; regbuf:rgB|sr_out[16]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.345      ;
; 2.065 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.362      ;
; 2.068 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.362      ;
; 2.068 ; regbuf:rgB|sr_out[29]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.366      ;
; 2.071 ; regbuf:rgB|sr_out[24]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.368      ;
; 2.080 ; regbuf:rgB|sr_out[23]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.377      ;
; 2.080 ; regbuf:rgB|sr_out[27]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.384      ;
; 2.083 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.380      ;
; 2.083 ; regbuf:rgB|sr_out[20]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.370      ;
; 2.083 ; regbuf:regULA|sr_out[5]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.395      ;
; 2.086 ; regbuf:rgB|sr_out[13]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.374      ;
; 2.107 ; regbuf:rgB|sr_out[26]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 2.410      ;
; 2.119 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.420      ;
; 2.121 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.414      ;
; 2.128 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.428      ;
; 2.133 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.421      ;
; 2.137 ; reg:pc|sr_out[2]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.112      ; 2.483      ;
; 2.138 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.426      ;
; 2.140 ; regbuf:rgB|sr_out[31]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.438      ;
; 2.143 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.435      ;
; 2.144 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.436      ;
; 2.153 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.445      ;
; 2.155 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.447      ;
; 2.161 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.453      ;
; 2.166 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.458      ;
; 2.168 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.460      ;
; 2.173 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.469      ;
; 2.177 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.469      ;
; 2.179 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 2.480      ;
; 2.181 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.474      ;
; 2.182 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.476      ;
; 2.187 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.475      ;
; 2.188 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.480      ;
; 2.189 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.481      ;
; 2.189 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.477      ;
; 2.201 ; regbuf:rgB|sr_out[28]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.493      ;
; 2.205 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.502      ;
; 2.208 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.502      ;
; 2.223 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.520      ;
; 2.257 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.550      ;
; 2.262 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.558      ;
; 2.271 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.565      ;
; 2.272 ; regbuf:rgB|sr_out[27]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 2.576      ;
; 2.298 ; regbuf:rgB|sr_out[17]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.594      ;
; 2.299 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.606      ;
; 2.301 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.608      ;
; 2.303 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.599      ;
; 2.307 ; regbuf:rgB|sr_out[10]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 2.607      ;
; 2.308 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.615      ;
; 2.334 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.627      ;
; 2.337 ; regbuf:rgB|sr_out[29]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.635      ;
; 2.338 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 2.634      ;
; 2.350 ; regbuf:rgB|sr_out[4]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.645      ;
; 2.351 ; regbuf:rgB|sr_out[15]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.638      ;
; 2.352 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.649      ;
; 2.356 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.653      ;
; 2.360 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.653      ;
; 2.360 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.655      ;
; 2.364 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.657      ;
; 2.364 ; regbuf:regULA|sr_out[3]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.679      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.531 ; 2.531 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.205 ; -0.205 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.146 ; 22.146 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.508 ; 20.508 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.688 ; 18.688 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.866 ; 20.866 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.669 ; 19.669 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.566 ; 20.566 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.553 ; 19.553 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.237 ; 20.237 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.191 ; 20.191 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 21.642 ; 21.642 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.806 ; 18.806 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.033 ; 21.033 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.020 ; 18.020 ; Rise       ; clk             ;
;  data[12] ; clk        ; 22.146 ; 22.146 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.167 ; 20.167 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.348 ; 21.348 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.887 ; 19.887 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.402 ; 18.402 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.722 ; 19.722 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.676 ; 18.676 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.360 ; 19.360 ; Rise       ; clk             ;
;  data[21] ; clk        ; 20.480 ; 20.480 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.379 ; 20.379 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.802 ; 19.802 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.850 ; 19.850 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.257 ; 19.257 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.430 ; 20.430 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.359 ; 19.359 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.970 ; 18.970 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.845 ; 20.845 ; Rise       ; clk             ;
;  data[31] ; clk        ; 20.266 ; 20.266 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.206 ; 14.206 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.694 ; 13.694 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.314 ; 12.314 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.797 ; 12.797 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.231 ; 12.231 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 14.206 ; 14.206 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.716 ; 12.716 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.881 ; 12.881 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.935 ; 12.935 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.870 ; 12.870 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.496 ; 12.496 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.144 ; 13.144 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.295 ; 13.295 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.523 ; 12.523 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.953 ; 12.953 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.611 ; 12.611 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.304 ; 12.304 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.294 ; 13.294 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.659 ; 12.659 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.442 ; 12.442 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.433 ; 12.433 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.092 ; 13.092 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.284 ; 12.284 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.290 ; 13.290 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.729 ; 12.729 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.918 ; 10.918 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.716 ; 10.716 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.912  ; 9.912  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.473  ; 9.473  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.300 ; 10.300 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.865 ; 10.865 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.864  ; 9.864  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 11.688 ; 11.688 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.832  ; 9.832  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.553  ; 9.553  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.252 ; 10.252 ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.512  ; 9.512  ; Rise       ; clk             ;
;  data[12] ; clk        ; 7.843  ; 7.843  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.859  ; 9.859  ; Rise       ; clk             ;
;  data[14] ; clk        ; 11.029 ; 11.029 ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.446  ; 8.446  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.537  ; 9.537  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.739  ; 8.739  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.929  ; 8.929  ; Rise       ; clk             ;
;  data[20] ; clk        ; 8.751  ; 8.751  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.694  ; 8.694  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.861  ; 9.861  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.933  ; 9.933  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.159  ; 9.159  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.397  ; 9.397  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.626  ; 9.626  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.927  ; 9.927  ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.923  ; 8.923  ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.425 ; 10.425 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.674  ; 9.674  ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.018 ; 10.018 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.694 ; 13.694 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.314 ; 12.314 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.797 ; 12.797 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.231 ; 12.231 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 14.206 ; 14.206 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.716 ; 12.716 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.881 ; 12.881 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.935 ; 12.935 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.870 ; 12.870 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.496 ; 12.496 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.144 ; 13.144 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.295 ; 13.295 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.523 ; 12.523 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.953 ; 12.953 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.611 ; 12.611 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.304 ; 12.304 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.294 ; 13.294 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.659 ; 12.659 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.442 ; 12.442 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.433 ; 12.433 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.092 ; 13.092 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.284 ; 12.284 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.290 ; 13.290 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.729 ; 12.729 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; debug[0]   ; data[1]     ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; debug[0]   ; data[2]     ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; debug[0]   ; data[3]     ; 7.820  ; 7.820  ; 7.820  ; 7.820  ;
; debug[0]   ; data[4]     ; 9.517  ; 9.517  ; 9.517  ; 9.517  ;
; debug[0]   ; data[5]     ; 9.466  ; 9.466  ; 9.466  ; 9.466  ;
; debug[0]   ; data[6]     ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; debug[0]   ; data[7]     ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[0]   ; data[8]     ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; debug[0]   ; data[9]     ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; debug[0]   ; data[10]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
; debug[0]   ; data[11]    ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; debug[0]   ; data[12]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; debug[0]   ; data[13]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[14]    ; 11.611 ; 11.611 ; 11.611 ; 11.611 ;
; debug[0]   ; data[15]    ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; debug[0]   ; data[16]    ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; debug[0]   ; data[17]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; debug[0]   ; data[18]    ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; debug[0]   ; data[19]    ; 8.849  ; 8.849  ; 8.849  ; 8.849  ;
; debug[0]   ; data[20]    ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; debug[0]   ; data[21]    ; 8.632  ; 8.632  ; 8.632  ; 8.632  ;
; debug[0]   ; data[22]    ; 9.687  ; 9.687  ; 9.687  ; 9.687  ;
; debug[0]   ; data[23]    ; 9.291  ; 9.291  ; 9.291  ; 9.291  ;
; debug[0]   ; data[24]    ; 9.563  ; 9.563  ; 9.563  ; 9.563  ;
; debug[0]   ; data[25]    ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; debug[0]   ; data[26]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; data[27]    ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
; debug[0]   ; data[28]    ; 9.049  ; 9.049  ; 9.049  ; 9.049  ;
; debug[0]   ; data[29]    ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; debug[0]   ; data[30]    ; 9.570  ; 9.570  ; 9.570  ; 9.570  ;
; debug[0]   ; data[31]    ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; debug[1]   ; data[0]     ; 10.279 ; 10.279 ; 10.279 ; 10.279 ;
; debug[1]   ; data[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; debug[1]   ; data[2]     ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[1]   ; data[3]     ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; debug[1]   ; data[4]     ; 9.342  ; 9.342  ; 9.342  ; 9.342  ;
; debug[1]   ; data[5]     ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; debug[1]   ; data[6]     ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; debug[1]   ; data[7]     ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; debug[1]   ; data[8]     ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; debug[1]   ; data[9]     ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; debug[1]   ; data[10]    ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; debug[1]   ; data[11]    ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; debug[1]   ; data[12]    ; 9.641  ; 9.641  ; 9.641  ; 9.641  ;
; debug[1]   ; data[13]    ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; data[14]    ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[1]   ; data[15]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; debug[1]   ; data[16]    ; 9.648  ; 9.648  ; 9.648  ; 9.648  ;
; debug[1]   ; data[17]    ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; debug[1]   ; data[18]    ; 9.889  ; 9.889  ; 9.889  ; 9.889  ;
; debug[1]   ; data[19]    ; 9.186  ; 9.186  ; 9.186  ; 9.186  ;
; debug[1]   ; data[20]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; debug[1]   ; data[21]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[1]   ; data[22]    ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; debug[1]   ; data[23]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; debug[1]   ; data[24]    ; 9.861  ; 9.861  ; 9.861  ; 9.861  ;
; debug[1]   ; data[25]    ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; debug[1]   ; data[26]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; debug[1]   ; data[27]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[28]    ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; debug[1]   ; data[29]    ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; debug[1]   ; data[30]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[1]   ; data[31]    ; 9.503  ; 9.503  ; 9.503  ; 9.503  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; debug[0]   ; data[1]     ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; debug[0]   ; data[2]     ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; debug[0]   ; data[3]     ; 7.740  ; 7.740  ; 7.740  ; 7.740  ;
; debug[0]   ; data[4]     ; 9.517  ; 9.517  ; 9.517  ; 9.517  ;
; debug[0]   ; data[5]     ; 8.594  ; 8.594  ; 8.594  ; 8.594  ;
; debug[0]   ; data[6]     ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; debug[0]   ; data[7]     ; 9.580  ; 9.580  ; 9.580  ; 9.580  ;
; debug[0]   ; data[8]     ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; debug[0]   ; data[9]     ; 7.127  ; 7.127  ; 7.127  ; 7.127  ;
; debug[0]   ; data[10]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
; debug[0]   ; data[11]    ; 6.954  ; 6.954  ; 6.954  ; 6.954  ;
; debug[0]   ; data[12]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; debug[0]   ; data[13]    ; 8.220  ; 8.220  ; 8.220  ; 8.220  ;
; debug[0]   ; data[14]    ; 11.611 ; 11.611 ; 11.611 ; 11.611 ;
; debug[0]   ; data[15]    ; 8.392  ; 8.392  ; 8.392  ; 8.392  ;
; debug[0]   ; data[16]    ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; debug[0]   ; data[17]    ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; debug[0]   ; data[18]    ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; debug[0]   ; data[19]    ; 8.359  ; 8.359  ; 8.359  ; 8.359  ;
; debug[0]   ; data[20]    ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; debug[0]   ; data[21]    ; 8.228  ; 8.228  ; 8.228  ; 8.228  ;
; debug[0]   ; data[22]    ; 9.687  ; 9.687  ; 9.687  ; 9.687  ;
; debug[0]   ; data[23]    ; 8.597  ; 8.597  ; 8.597  ; 8.597  ;
; debug[0]   ; data[24]    ; 9.563  ; 9.563  ; 9.563  ; 9.563  ;
; debug[0]   ; data[25]    ; 8.105  ; 8.105  ; 8.105  ; 8.105  ;
; debug[0]   ; data[26]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; data[27]    ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; debug[0]   ; data[28]    ; 9.049  ; 9.049  ; 9.049  ; 9.049  ;
; debug[0]   ; data[29]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; debug[0]   ; data[30]    ; 9.570  ; 9.570  ; 9.570  ; 9.570  ;
; debug[0]   ; data[31]    ; 8.974  ; 8.974  ; 8.974  ; 8.974  ;
; debug[1]   ; data[0]     ; 9.622  ; 9.622  ; 9.622  ; 9.622  ;
; debug[1]   ; data[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; debug[1]   ; data[2]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; debug[1]   ; data[3]     ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; debug[1]   ; data[4]     ; 8.637  ; 8.637  ; 8.637  ; 8.637  ;
; debug[1]   ; data[5]     ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; debug[1]   ; data[6]     ; 8.527  ; 8.527  ; 8.527  ; 8.527  ;
; debug[1]   ; data[7]     ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; debug[1]   ; data[8]     ; 9.555  ; 9.555  ; 9.555  ; 9.555  ;
; debug[1]   ; data[9]     ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; debug[1]   ; data[10]    ; 9.309  ; 9.309  ; 9.309  ; 9.309  ;
; debug[1]   ; data[11]    ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; debug[1]   ; data[12]    ; 8.546  ; 8.546  ; 8.546  ; 8.546  ;
; debug[1]   ; data[13]    ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; data[14]    ; 9.153  ; 9.153  ; 9.153  ; 9.153  ;
; debug[1]   ; data[15]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; debug[1]   ; data[16]    ; 8.984  ; 8.984  ; 8.984  ; 8.984  ;
; debug[1]   ; data[17]    ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; debug[1]   ; data[18]    ; 9.290  ; 9.290  ; 9.290  ; 9.290  ;
; debug[1]   ; data[19]    ; 9.186  ; 9.186  ; 9.186  ; 9.186  ;
; debug[1]   ; data[20]    ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; debug[1]   ; data[21]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[1]   ; data[22]    ; 9.624  ; 9.624  ; 9.624  ; 9.624  ;
; debug[1]   ; data[23]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; debug[1]   ; data[24]    ; 8.727  ; 8.727  ; 8.727  ; 8.727  ;
; debug[1]   ; data[25]    ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; debug[1]   ; data[26]    ; 8.668  ; 8.668  ; 8.668  ; 8.668  ;
; debug[1]   ; data[27]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[28]    ; 8.170  ; 8.170  ; 8.170  ; 8.170  ;
; debug[1]   ; data[29]    ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; debug[1]   ; data[30]    ; 8.362  ; 8.362  ; 8.362  ; 8.362  ;
; debug[1]   ; data[31]    ; 9.503  ; 9.503  ; 9.503  ; 9.503  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -6.182 ; -737.282      ;
; clk_rom ; -1.460 ; -71.555       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.239 ; 0.000         ;
; clk_rom ; 0.399 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.480            ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -6.182 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.214      ;
; -6.131 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.153      ;
; -6.122 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.144      ;
; -6.113 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.135      ;
; -6.087 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 7.098      ;
; -6.073 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 7.097      ;
; -6.072 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.009     ; 7.095      ;
; -6.068 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.011     ; 7.089      ;
; -6.068 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.011     ; 7.089      ;
; -6.051 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.083      ;
; -6.049 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.080      ;
; -6.049 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.080      ;
; -6.036 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.078      ;
; -6.036 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.037      ;
; -6.029 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.011      ; 7.072      ;
; -6.029 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.011      ; 7.072      ;
; -6.029 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.011      ; 7.072      ;
; -6.027 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.028      ;
; -6.025 ; mips_control:ctr_mips|pstate.decode_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.057      ;
; -6.024 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.029      ; 7.085      ;
; -6.022 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.034      ; 7.088      ;
; -6.022 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.009      ; 7.063      ;
; -6.022 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 7.036      ;
; -6.021 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.034      ;
; -6.018 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.031     ; 7.019      ;
; -6.017 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.028      ;
; -6.017 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.028      ;
; -6.014 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.037      ; 7.083      ;
; -6.014 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.037      ; 7.083      ;
; -6.013 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 7.027      ;
; -6.012 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.025      ;
; -6.008 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.019      ;
; -6.008 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.019      ;
; -6.004 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.018     ; 7.018      ;
; -6.003 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.019     ; 7.016      ;
; -6.001 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.060      ;
; -6.001 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.060      ;
; -6.001 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.060      ;
; -6.001 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.060      ;
; -5.999 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.010      ;
; -5.999 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.021     ; 7.010      ;
; -5.998 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.019      ;
; -5.998 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.019      ;
; -5.989 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.010      ;
; -5.989 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.010      ;
; -5.986 ; reg:ir|sr_out[2]                        ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.010     ; 7.008      ;
; -5.985 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.017      ;
; -5.981 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.027      ; 7.040      ;
; -5.980 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.001      ;
; -5.980 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 7.001      ;
; -5.978 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.011      ;
; -5.978 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.011      ;
; -5.978 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.011      ;
; -5.977 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.032      ; 7.041      ;
; -5.976 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.008      ;
; -5.973 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 7.024      ;
; -5.972 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.028      ;
; -5.971 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.027      ;
; -5.971 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 7.002      ;
; -5.969 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 7.002      ;
; -5.969 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.002      ;
; -5.969 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 7.002      ;
; -5.967 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.999      ;
; -5.964 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.006      ;
; -5.964 ; mips_control:ctr_mips|pstate.ori_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.006      ;
; -5.964 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 7.015      ;
; -5.963 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.022      ;
; -5.963 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.022      ;
; -5.962 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.018      ;
; -5.962 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.993      ;
; -5.960 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.993      ;
; -5.960 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.993      ;
; -5.960 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.993      ;
; -5.956 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.967      ;
; -5.955 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.019      ; 7.006      ;
; -5.954 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.013      ;
; -5.954 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.013      ;
; -5.953 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.024      ; 7.009      ;
; -5.953 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.984      ;
; -5.950 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.999      ;
; -5.950 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.999      ;
; -5.950 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.999      ;
; -5.950 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.999      ;
; -5.945 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.004      ;
; -5.945 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.027      ; 7.004      ;
; -5.942 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.966      ;
; -5.941 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.964      ;
; -5.941 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.990      ;
; -5.941 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.990      ;
; -5.941 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.990      ;
; -5.941 ; reg:ir|sr_out[0]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.990      ;
; -5.937 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.958      ;
; -5.937 ; mips_control:ctr_mips|pstate.andi_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.011     ; 6.958      ;
; -5.932 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.981      ;
; -5.932 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.981      ;
; -5.932 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.981      ;
; -5.932 ; reg:ir|sr_out[3]                        ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.017      ; 6.981      ;
; -5.930 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.979      ;
; -5.930 ; mips_control:ctr_mips|pstate.decode_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.021     ; 6.941      ;
; -5.926 ; reg:ir|sr_out[4]                        ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.980      ;
+--------+-----------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.692 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.790      ;
; -0.669 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.742      ;
; -0.612 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.671      ;
; -0.608 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.684      ;
; -0.605 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.665      ;
; -0.603 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.704      ;
; -0.602 ; regbuf:regULA|sr_out[2]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.085      ; 1.686      ;
; -0.585 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.658      ;
; -0.582 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.655      ;
; -0.581 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.640      ;
; -0.574 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.672      ;
; -0.570 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.668      ;
; -0.568 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.630      ;
; -0.564 ; reg:pc|sr_out[8]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.091      ; 1.654      ;
; -0.559 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.622      ;
; -0.557 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.655      ;
; -0.548 ; reg:pc|sr_out[6]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 1.663      ;
; -0.546 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.606      ;
; -0.544 ; reg:pc|sr_out[4]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.116      ; 1.659      ;
; -0.543 ; reg:pc|sr_out[4]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.113      ; 1.655      ;
; -0.540 ; regbuf:rgB|sr_out[13]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.056      ; 1.595      ;
; -0.537 ; regbuf:rgB|sr_out[3]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.606      ;
; -0.531 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.607      ;
; -0.529 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.602      ;
; -0.521 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.580      ;
; -0.518 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.580      ;
; -0.514 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.590      ;
; -0.507 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.569      ;
; -0.505 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.564      ;
; -0.505 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.578      ;
; -0.500 ; mips_control:ctr_mips|pstate.readmem_st                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.563      ;
; -0.499 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.572      ;
; -0.497 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.573      ;
; -0.497 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.595      ;
; -0.493 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.569      ;
; -0.492 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.593      ;
; -0.491 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.567      ;
; -0.491 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.592      ;
; -0.489 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.565      ;
; -0.488 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.586      ;
; -0.488 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.589      ;
; -0.487 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.585      ;
; -0.487 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.563      ;
; -0.486 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.587      ;
; -0.484 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.546      ;
; -0.484 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.585      ;
; -0.482 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 1.583      ;
; -0.481 ; regbuf:rgB|sr_out[30]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 1.549      ;
; -0.480 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.578      ;
; -0.480 ; mips_control:ctr_mips|pstate.writemem_st                                                                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.540      ;
; -0.480 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.074      ; 1.553      ;
; -0.479 ; regbuf:regULA|sr_out[0]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.099      ; 1.577      ;
; -0.479 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.555      ;
; -0.478 ; reg:pc|sr_out[7]                                                                                           ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 1.548      ;
; -0.477 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.540      ;
; -0.477 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.540      ;
; -0.477 ; regbuf:rgB|sr_out[17]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.537      ;
; -0.476 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.536      ;
; -0.475 ; regbuf:rgB|sr_out[1]                                                                                       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 1.535      ;
; -0.474 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.536      ;
; -0.472 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.531      ;
; -0.470 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.546      ;
; -0.466 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.529      ;
; -0.465 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 1.528      ;
; -0.464 ; mips_control:ctr_mips|pstate.streghalf_st                                                                  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.523      ;
; -0.462 ; regbuf:rgB|sr_out[12]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 1.516      ;
; -0.460 ; regbuf:regULA|sr_out[1]                                                                                    ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.077      ; 1.536      ;
; -0.457 ; regbuf:rgB|sr_out[18]                                                                                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.070      ; 1.526      ;
+--------+------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.244 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.336 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[71]       ; regbuf:rgB|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; breg:bcoreg|breg32_rtl_1_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; regbuf:regULA|sr_out[7]                   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; breg:bcoreg|breg32_rtl_1_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.420 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.420 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.574      ;
; 0.424 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.576      ;
; 0.426 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.576      ;
; 0.437 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.445 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgB|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.597      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; breg:bcoreg|breg32_rtl_1_bypass[59]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.459 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 0.605      ;
; 0.460 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.621      ;
; 0.460 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; breg:bcoreg|breg32_rtl_1_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.469 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.477 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.629      ;
; 0.495 ; breg:bcoreg|breg32_rtl_1_bypass[69]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.652      ;
; 0.500 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.660      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.677      ;
; 0.543 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.697      ;
; 0.546 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.018     ; 0.680      ;
; 0.560 ; breg:bcoreg|breg32_rtl_1_bypass[43]       ; regbuf:rgB|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.713      ;
; 0.561 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.006      ; 0.719      ;
; 0.561 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.565 ; breg:bcoreg|breg32_rtl_1_bypass[61]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 0.725      ;
; 0.568 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 0.725      ;
; 0.572 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.763      ;
; 0.573 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.720      ;
; 0.577 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.744      ;
; 0.579 ; breg:bcoreg|breg32_rtl_1_bypass[45]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.587 ; breg:bcoreg|breg32_rtl_1_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 0.735      ;
; 0.588 ; regbuf:rdm|sr_out[16]                     ; breg:bcoreg|breg32_rtl_1_bypass[43]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.733      ;
; 0.594 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 0.731      ;
; 0.599 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.741      ;
; 0.610 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|breg32_rtl_1_bypass[61]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.615 ; regbuf:rdm|sr_out[14]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.764      ;
; 0.618 ; reg:ir|sr_out[15]                         ; breg:bcoreg|breg32_rtl_1_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.805      ;
; 0.625 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|breg32_rtl_1_bypass[63]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; -0.018     ; 0.759      ;
; 0.627 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.ldregbyte_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.781      ;
; 0.628 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.773      ;
; 0.634 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; 0.007      ; 0.793      ;
; 0.635 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.029     ; 0.758      ;
; 0.637 ; breg:bcoreg|breg32_rtl_1_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 0.774      ;
; 0.639 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.007      ; 0.798      ;
; 0.642 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.644 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.774      ;
; 0.665 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.670 ; regbuf:rdm|sr_out[18]                     ; breg:bcoreg|breg32_rtl_1_bypass[47]                                                                ; clk          ; clk         ; 0.000        ; -0.008     ; 0.814      ;
; 0.673 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.837      ;
; 0.674 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.874      ;
; 0.675 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 0.817      ;
; 0.676 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.878      ;
; 0.678 ; reg:ir|sr_out[7]                          ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.842      ;
; 0.682 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.843      ;
; 0.685 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.890      ;
; 0.685 ; reg:ir|sr_out[20]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.882      ;
; 0.685 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 0.832      ;
; 0.689 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.863      ;
; 0.689 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.018      ; 0.859      ;
; 0.691 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.891      ;
; 0.692 ; regbuf:regULA|sr_out[26]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.892      ;
; 0.693 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.841      ;
; 0.694 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.020      ; 0.866      ;
; 0.704 ; breg:bcoreg|breg32_rtl_1_bypass[47]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.858      ;
; 0.704 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.861      ;
; 0.707 ; reg:ir|sr_out[11]                         ; breg:bcoreg|breg32_rtl_1_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.891      ;
; 0.708 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.003      ; 0.863      ;
; 0.710 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.ldreghalf_st                                                          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.864      ;
; 0.718 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.930      ;
; 0.718 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.881      ;
; 0.720 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_1_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.015     ; 0.857      ;
; 0.721 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.938      ;
; 0.723 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.940      ;
; 0.723 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.862      ;
; 0.724 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.936      ;
; 0.725 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 0.873      ;
; 0.725 ; regbuf:regULA|sr_out[1]                   ; regbuf:rdm|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.013      ; 0.890      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                           ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.597      ;
; 0.579 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.779      ;
; 0.594 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.792      ;
; 0.602 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.800      ;
; 0.604 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.802      ;
; 0.638 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.839      ;
; 0.713 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.913      ;
; 0.716 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.919      ;
; 0.728 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.929      ;
; 0.732 ; regbuf:rgB|sr_out[30]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 0.942      ;
; 0.742 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.943      ;
; 0.766 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.967      ;
; 0.770 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.971      ;
; 0.770 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 0.971      ;
; 0.781 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.981      ;
; 0.781 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.983      ;
; 0.784 ; regbuf:rgB|sr_out[7]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.989      ;
; 0.790 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.988      ;
; 0.795 ; regbuf:rgB|sr_out[22]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 0.997      ;
; 0.795 ; regbuf:rgB|sr_out[8]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.986      ;
; 0.797 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.995      ;
; 0.809 ; regbuf:rgB|sr_out[11]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.014      ;
; 0.816 ; regbuf:rgB|sr_out[8]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 1.007      ;
; 0.819 ; regbuf:rgB|sr_out[14]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.024      ;
; 0.840 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.041      ;
; 0.840 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.040      ;
; 0.847 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.045      ;
; 0.847 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.048      ;
; 0.847 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.048      ;
; 0.847 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.048      ;
; 0.848 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.049      ;
; 0.849 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.050      ;
; 0.849 ; regbuf:rgB|sr_out[5]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.051      ;
; 0.850 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.053      ;
; 0.852 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.053      ;
; 0.852 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.053      ;
; 0.852 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.053      ;
; 0.879 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.079      ;
; 0.882 ; regbuf:rgB|sr_out[29]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.087      ;
; 0.883 ; regbuf:rgB|sr_out[0]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.077      ;
; 0.891 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.094      ;
; 0.892 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.093      ;
; 0.892 ; regbuf:rgB|sr_out[16]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.089      ;
; 0.893 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.093      ;
; 0.894 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.099      ;
; 0.894 ; regbuf:rgB|sr_out[24]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.097      ;
; 0.898 ; regbuf:rgB|sr_out[20]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.091      ;
; 0.900 ; regbuf:rgB|sr_out[13]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.094      ;
; 0.902 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.105      ;
; 0.907 ; regbuf:rgB|sr_out[23]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.110      ;
; 0.913 ; regbuf:regULA|sr_out[5]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 1.129      ;
; 0.917 ; regbuf:rgB|sr_out[31]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.122      ;
; 0.917 ; regbuf:rgB|sr_out[26]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.125      ;
; 0.918 ; regbuf:rgB|sr_out[2]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.123      ;
; 0.924 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.123      ;
; 0.927 ; regbuf:rgB|sr_out[27]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.135      ;
; 0.933 ; reg:pc|sr_out[2]                          ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.111      ; 1.182      ;
; 0.938 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.138      ;
; 0.939 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.138      ;
; 0.942 ; regbuf:rgB|sr_out[3]                      ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.147      ;
; 0.950 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.153      ;
; 0.952 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.152      ;
; 0.954 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.152      ;
; 0.954 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.149      ;
; 0.955 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.153      ;
; 0.955 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.157      ;
; 0.956 ; regbuf:rgB|sr_out[28]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.154      ;
; 0.959 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.154      ;
; 0.961 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.159      ;
; 0.961 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.159      ;
; 0.961 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.164      ;
; 0.963 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.161      ;
; 0.967 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.162      ;
; 0.968 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.163      ;
; 0.971 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.169      ;
; 0.971 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.169      ;
; 0.972 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.170      ;
; 0.972 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.170      ;
; 0.973 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.172      ;
; 0.974 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.172      ;
; 0.975 ; regbuf:rgB|sr_out[29]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.180      ;
; 0.978 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.180      ;
; 0.979 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.179      ;
; 0.984 ; regbuf:rgB|sr_out[27]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.192      ;
; 0.993 ; regbuf:rgB|sr_out[17]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.195      ;
; 0.994 ; regbuf:rgB|sr_out[10]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.199      ;
; 0.999 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.211      ;
; 1.003 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.215      ;
; 1.005 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.217      ;
; 1.010 ; mips_control:ctr_mips|pstate.stregbyte_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.211      ;
; 1.012 ; regbuf:rgB|sr_out[15]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.206      ;
; 1.012 ; mips_control:ctr_mips|pstate.writemem_st  ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.214      ;
; 1.014 ; regbuf:regULA|sr_out[1]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 1.229      ;
; 1.016 ; regbuf:rgB|sr_out[20]                     ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.206      ;
; 1.018 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.221      ;
; 1.021 ; mips_control:ctr_mips|pstate.ldreghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.224      ;
; 1.022 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.224      ;
; 1.022 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 1.259      ;
; 1.026 ; regbuf:regULA|sr_out[0]                   ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.099      ; 1.263      ;
; 1.026 ; mips_control:ctr_mips|pstate.streghalf_st ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.225      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mem:memory|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.944 ; 0.944 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.153 ; 0.153 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.814 ; 10.814 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.148 ; 10.148 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.256  ; 9.256  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.115 ; 10.115 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.560  ; 9.560  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.012 ; 10.012 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.517  ; 9.517  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.872  ; 9.872  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.854  ; 9.854  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 10.434 ; 10.434 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.192  ; 9.192  ; Rise       ; clk             ;
;  data[10] ; clk        ; 10.254 ; 10.254 ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.841  ; 8.841  ; Rise       ; clk             ;
;  data[12] ; clk        ; 10.814 ; 10.814 ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.830  ; 9.830  ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.423 ; 10.423 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.309  ; 9.309  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.702  ; 9.702  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.107  ; 9.107  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.630  ; 9.630  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.194  ; 9.194  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.421  ; 9.421  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.985  ; 9.985  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.928  ; 9.928  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.695  ; 9.695  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.786  ; 9.786  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.528  ; 9.528  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.077 ; 10.077 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.610  ; 9.610  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.438  ; 9.438  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  data[30] ; clk        ; 10.311 ; 10.311 ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.886  ; 7.886  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.639  ; 7.639  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.010  ; 7.010  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.277  ; 7.277  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.084  ; 7.084  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.987  ; 6.987  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.137  ; 7.137  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.018  ; 7.018  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.382  ; 7.382  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.886  ; 7.886  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.171  ; 7.171  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.282  ; 7.282  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.269  ; 7.269  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.296  ; 7.296  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.070  ; 7.070  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.389  ; 7.389  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.488  ; 7.488  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.105  ; 7.105  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318  ; 7.318  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.171  ; 7.171  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.000  ; 7.000  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.019  ; 7.019  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.221  ; 7.221  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.475  ; 7.475  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.169  ; 7.169  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.062  ; 7.062  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.048  ; 7.048  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.942  ; 6.942  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.369  ; 7.369  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.997  ; 6.997  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.142  ; 7.142  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.441  ; 7.441  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.195  ; 7.195  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.756 ; 5.756 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.087 ; 5.087 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.128 ; 6.128 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.103 ; 5.103 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.518 ; 5.518 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.177 ; 5.177 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.319 ; 5.319 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.894 ; 4.894 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.010 ; 7.010 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.277 ; 7.277 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.084 ; 7.084 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.987 ; 6.987 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.137 ; 7.137 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.018 ; 7.018 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.382 ; 7.382 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.886 ; 7.886 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.282 ; 7.282 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.269 ; 7.269 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.296 ; 7.296 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.070 ; 7.070 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.389 ; 7.389 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.488 ; 7.488 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.105 ; 7.105 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318 ; 7.318 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.000 ; 7.000 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.169 ; 7.169 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.062 ; 7.062 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.048 ; 7.048 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.369 ; 7.369 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.997 ; 6.997 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.142 ; 7.142 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.441 ; 7.441 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.195 ; 7.195 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[1]     ; 4.670 ; 4.670 ; 4.670 ; 4.670 ;
; debug[0]   ; data[2]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[0]   ; data[3]     ; 4.034 ; 4.034 ; 4.034 ; 4.034 ;
; debug[0]   ; data[4]     ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[5]     ; 4.725 ; 4.725 ; 4.725 ; 4.725 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 5.394 ; 5.394 ; 5.394 ; 5.394 ;
; debug[0]   ; data[8]     ; 5.367 ; 5.367 ; 5.367 ; 5.367 ;
; debug[0]   ; data[9]     ; 3.967 ; 3.967 ; 3.967 ; 3.967 ;
; debug[0]   ; data[10]    ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; debug[0]   ; data[11]    ; 5.214 ; 5.214 ; 5.214 ; 5.214 ;
; debug[0]   ; data[12]    ; 5.372 ; 5.372 ; 5.372 ; 5.372 ;
; debug[0]   ; data[13]    ; 4.363 ; 4.363 ; 4.363 ; 4.363 ;
; debug[0]   ; data[14]    ; 5.749 ; 5.749 ; 5.749 ; 5.749 ;
; debug[0]   ; data[15]    ; 4.583 ; 4.583 ; 4.583 ; 4.583 ;
; debug[0]   ; data[16]    ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; debug[0]   ; data[17]    ; 4.120 ; 4.120 ; 4.120 ; 4.120 ;
; debug[0]   ; data[18]    ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; debug[0]   ; data[19]    ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; debug[0]   ; data[20]    ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; debug[0]   ; data[21]    ; 4.390 ; 4.390 ; 4.390 ; 4.390 ;
; debug[0]   ; data[22]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; debug[0]   ; data[23]    ; 4.653 ; 4.653 ; 4.653 ; 4.653 ;
; debug[0]   ; data[24]    ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[0]   ; data[25]    ; 4.435 ; 4.435 ; 4.435 ; 4.435 ;
; debug[0]   ; data[26]    ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; debug[0]   ; data[27]    ; 4.701 ; 4.701 ; 4.701 ; 4.701 ;
; debug[0]   ; data[28]    ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; debug[0]   ; data[29]    ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; debug[0]   ; data[30]    ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; debug[0]   ; data[31]    ; 4.717 ; 4.717 ; 4.717 ; 4.717 ;
; debug[1]   ; data[0]     ; 5.133 ; 5.133 ; 5.133 ; 5.133 ;
; debug[1]   ; data[1]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[2]     ; 4.883 ; 4.883 ; 4.883 ; 4.883 ;
; debug[1]   ; data[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[1]   ; data[4]     ; 4.722 ; 4.722 ; 4.722 ; 4.722 ;
; debug[1]   ; data[5]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[6]     ; 4.631 ; 4.631 ; 4.631 ; 4.631 ;
; debug[1]   ; data[7]     ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; debug[1]   ; data[8]     ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; debug[1]   ; data[9]     ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; debug[1]   ; data[10]    ; 5.518 ; 5.518 ; 5.518 ; 5.518 ;
; debug[1]   ; data[11]    ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; debug[1]   ; data[12]    ; 4.879 ; 4.879 ; 4.879 ; 4.879 ;
; debug[1]   ; data[13]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[14]    ; 5.387 ; 5.387 ; 5.387 ; 5.387 ;
; debug[1]   ; data[15]    ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; debug[1]   ; data[16]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; debug[1]   ; data[17]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[18]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; debug[1]   ; data[19]    ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; debug[1]   ; data[20]    ; 4.722 ; 4.722 ; 4.722 ; 4.722 ;
; debug[1]   ; data[21]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[22]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[23]    ; 4.967 ; 4.967 ; 4.967 ; 4.967 ;
; debug[1]   ; data[24]    ; 4.947 ; 4.947 ; 4.947 ; 4.947 ;
; debug[1]   ; data[25]    ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; debug[1]   ; data[26]    ; 4.693 ; 4.693 ; 4.693 ; 4.693 ;
; debug[1]   ; data[27]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[28]    ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; debug[1]   ; data[29]    ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; debug[1]   ; data[30]    ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[1]   ; data[31]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[1]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[0]   ; data[2]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[0]   ; data[3]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[0]   ; data[4]     ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[5]     ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; debug[0]   ; data[8]     ; 5.367 ; 5.367 ; 5.367 ; 5.367 ;
; debug[0]   ; data[9]     ; 3.687 ; 3.687 ; 3.687 ; 3.687 ;
; debug[0]   ; data[10]    ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; debug[0]   ; data[11]    ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; debug[0]   ; data[12]    ; 5.372 ; 5.372 ; 5.372 ; 5.372 ;
; debug[0]   ; data[13]    ; 4.205 ; 4.205 ; 4.205 ; 4.205 ;
; debug[0]   ; data[14]    ; 5.749 ; 5.749 ; 5.749 ; 5.749 ;
; debug[0]   ; data[15]    ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; debug[0]   ; data[16]    ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; debug[0]   ; data[17]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[18]    ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; debug[0]   ; data[19]    ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; debug[0]   ; data[20]    ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; debug[0]   ; data[21]    ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; debug[0]   ; data[22]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; debug[0]   ; data[23]    ; 4.363 ; 4.363 ; 4.363 ; 4.363 ;
; debug[0]   ; data[24]    ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[0]   ; data[25]    ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; debug[0]   ; data[26]    ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; debug[0]   ; data[27]    ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[0]   ; data[28]    ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; debug[0]   ; data[29]    ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[0]   ; data[30]    ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; debug[0]   ; data[31]    ; 4.585 ; 4.585 ; 4.585 ; 4.585 ;
; debug[1]   ; data[0]     ; 4.884 ; 4.884 ; 4.884 ; 4.884 ;
; debug[1]   ; data[1]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[2]     ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; debug[1]   ; data[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[1]   ; data[4]     ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; debug[1]   ; data[5]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[6]     ; 4.383 ; 4.383 ; 4.383 ; 4.383 ;
; debug[1]   ; data[7]     ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; debug[1]   ; data[8]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; debug[1]   ; data[9]     ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; debug[1]   ; data[10]    ; 4.749 ; 4.749 ; 4.749 ; 4.749 ;
; debug[1]   ; data[11]    ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; debug[1]   ; data[12]    ; 4.416 ; 4.416 ; 4.416 ; 4.416 ;
; debug[1]   ; data[13]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[14]    ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; debug[1]   ; data[15]    ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; debug[1]   ; data[16]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[17]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[18]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[19]    ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; debug[1]   ; data[20]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[1]   ; data[21]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[22]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[23]    ; 4.967 ; 4.967 ; 4.967 ; 4.967 ;
; debug[1]   ; data[24]    ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; debug[1]   ; data[25]    ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; debug[1]   ; data[26]    ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[1]   ; data[27]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[28]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[29]    ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; debug[1]   ; data[30]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[31]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.543   ; 0.239 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.543   ; 0.239 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -2.797    ; 0.399 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1944.222 ; 0.0   ; 0.0      ; 0.0     ; -1082.86            ;
;  clk             ; -1759.759 ; 0.000 ; N/A      ; N/A     ; -737.480            ;
;  clk_rom         ; -184.463  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.531 ; 2.531 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.153 ; 0.153 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 22.146 ; 22.146 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.508 ; 20.508 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.688 ; 18.688 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 20.866 ; 20.866 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.669 ; 19.669 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.566 ; 20.566 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 19.553 ; 19.553 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 20.237 ; 20.237 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 20.191 ; 20.191 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 21.642 ; 21.642 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.806 ; 18.806 ; Rise       ; clk             ;
;  data[10] ; clk        ; 21.033 ; 21.033 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.020 ; 18.020 ; Rise       ; clk             ;
;  data[12] ; clk        ; 22.146 ; 22.146 ; Rise       ; clk             ;
;  data[13] ; clk        ; 20.167 ; 20.167 ; Rise       ; clk             ;
;  data[14] ; clk        ; 21.348 ; 21.348 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.095 ; 19.095 ; Rise       ; clk             ;
;  data[16] ; clk        ; 19.887 ; 19.887 ; Rise       ; clk             ;
;  data[17] ; clk        ; 18.402 ; 18.402 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.722 ; 19.722 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.676 ; 18.676 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.360 ; 19.360 ; Rise       ; clk             ;
;  data[21] ; clk        ; 20.480 ; 20.480 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.379 ; 20.379 ; Rise       ; clk             ;
;  data[23] ; clk        ; 19.802 ; 19.802 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.850 ; 19.850 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.257 ; 19.257 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.430 ; 20.430 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.359 ; 19.359 ; Rise       ; clk             ;
;  data[28] ; clk        ; 18.970 ; 18.970 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.337 ; 19.337 ; Rise       ; clk             ;
;  data[30] ; clk        ; 20.845 ; 20.845 ; Rise       ; clk             ;
;  data[31] ; clk        ; 20.266 ; 20.266 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.206 ; 14.206 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.694 ; 13.694 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.314 ; 12.314 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.797 ; 12.797 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 12.486 ; 12.486 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.231 ; 12.231 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 12.593 ; 12.593 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.323 ; 12.323 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 13.086 ; 13.086 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 14.206 ; 14.206 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.716 ; 12.716 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.881 ; 12.881 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.935 ; 12.935 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.870 ; 12.870 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.496 ; 12.496 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.144 ; 13.144 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 13.295 ; 13.295 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.523 ; 12.523 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.953 ; 12.953 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.611 ; 12.611 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.304 ; 12.304 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.352 ; 12.352 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.789 ; 12.789 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 13.294 ; 13.294 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.659 ; 12.659 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.442 ; 12.442 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 12.433 ; 12.433 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.094 ; 12.094 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 13.092 ; 13.092 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.284 ; 12.284 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 13.290 ; 13.290 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.729 ; 12.729 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.756 ; 5.756 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.710 ; 5.710 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.330 ; 5.330 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.087 ; 5.087 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.761 ; 5.761 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.279 ; 5.279 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.128 ; 6.128 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.100 ; 5.100 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.489 ; 5.489 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.103 ; 5.103 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.273 ; 5.273 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.813 ; 5.813 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.518 ; 5.518 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.177 ; 5.177 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.827 ; 4.827 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.789 ; 4.789 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.791 ; 4.791 ; Rise       ; clk             ;
;  data[22] ; clk        ; 5.309 ; 5.309 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.295 ; 5.295 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.996 ; 4.996 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.058 ; 5.058 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.319 ; 5.319 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.894 ; 4.894 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.528 ; 5.528 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.176 ; 5.176 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.349 ; 5.349 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.639 ; 7.639 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.010 ; 7.010 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.277 ; 7.277 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.084 ; 7.084 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.987 ; 6.987 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.137 ; 7.137 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 7.018 ; 7.018 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.382 ; 7.382 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.886 ; 7.886 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.282 ; 7.282 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.269 ; 7.269 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.296 ; 7.296 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.070 ; 7.070 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.389 ; 7.389 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.488 ; 7.488 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.105 ; 7.105 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.318 ; 7.318 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 7.171 ; 7.171 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.000 ; 7.000 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 7.019 ; 7.019 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.475 ; 7.475 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.169 ; 7.169 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 7.062 ; 7.062 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.048 ; 7.048 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.942 ; 6.942 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.369 ; 7.369 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.997 ; 6.997 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.142 ; 7.142 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 7.441 ; 7.441 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.195 ; 7.195 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.741  ; 9.741  ; 9.741  ; 9.741  ;
; debug[0]   ; data[1]     ; 9.194  ; 9.194  ; 9.194  ; 9.194  ;
; debug[0]   ; data[2]     ; 8.324  ; 8.324  ; 8.324  ; 8.324  ;
; debug[0]   ; data[3]     ; 7.820  ; 7.820  ; 7.820  ; 7.820  ;
; debug[0]   ; data[4]     ; 9.517  ; 9.517  ; 9.517  ; 9.517  ;
; debug[0]   ; data[5]     ; 9.466  ; 9.466  ; 9.466  ; 9.466  ;
; debug[0]   ; data[6]     ; 8.786  ; 8.786  ; 8.786  ; 8.786  ;
; debug[0]   ; data[7]     ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[0]   ; data[8]     ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; debug[0]   ; data[9]     ; 7.793  ; 7.793  ; 7.793  ; 7.793  ;
; debug[0]   ; data[10]    ; 10.926 ; 10.926 ; 10.926 ; 10.926 ;
; debug[0]   ; data[11]    ; 10.458 ; 10.458 ; 10.458 ; 10.458 ;
; debug[0]   ; data[12]    ; 10.731 ; 10.731 ; 10.731 ; 10.731 ;
; debug[0]   ; data[13]    ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[14]    ; 11.611 ; 11.611 ; 11.611 ; 11.611 ;
; debug[0]   ; data[15]    ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; debug[0]   ; data[16]    ; 8.772  ; 8.772  ; 8.772  ; 8.772  ;
; debug[0]   ; data[17]    ; 8.066  ; 8.066  ; 8.066  ; 8.066  ;
; debug[0]   ; data[18]    ; 8.582  ; 8.582  ; 8.582  ; 8.582  ;
; debug[0]   ; data[19]    ; 8.849  ; 8.849  ; 8.849  ; 8.849  ;
; debug[0]   ; data[20]    ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; debug[0]   ; data[21]    ; 8.632  ; 8.632  ; 8.632  ; 8.632  ;
; debug[0]   ; data[22]    ; 9.687  ; 9.687  ; 9.687  ; 9.687  ;
; debug[0]   ; data[23]    ; 9.291  ; 9.291  ; 9.291  ; 9.291  ;
; debug[0]   ; data[24]    ; 9.563  ; 9.563  ; 9.563  ; 9.563  ;
; debug[0]   ; data[25]    ; 8.770  ; 8.770  ; 8.770  ; 8.770  ;
; debug[0]   ; data[26]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; debug[0]   ; data[27]    ; 9.344  ; 9.344  ; 9.344  ; 9.344  ;
; debug[0]   ; data[28]    ; 9.049  ; 9.049  ; 9.049  ; 9.049  ;
; debug[0]   ; data[29]    ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; debug[0]   ; data[30]    ; 9.570  ; 9.570  ; 9.570  ; 9.570  ;
; debug[0]   ; data[31]    ; 9.328  ; 9.328  ; 9.328  ; 9.328  ;
; debug[1]   ; data[0]     ; 10.279 ; 10.279 ; 10.279 ; 10.279 ;
; debug[1]   ; data[1]     ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; debug[1]   ; data[2]     ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[1]   ; data[3]     ; 8.339  ; 8.339  ; 8.339  ; 8.339  ;
; debug[1]   ; data[4]     ; 9.342  ; 9.342  ; 9.342  ; 9.342  ;
; debug[1]   ; data[5]     ; 9.433  ; 9.433  ; 9.433  ; 9.433  ;
; debug[1]   ; data[6]     ; 9.137  ; 9.137  ; 9.137  ; 9.137  ;
; debug[1]   ; data[7]     ; 10.676 ; 10.676 ; 10.676 ; 10.676 ;
; debug[1]   ; data[8]     ; 10.862 ; 10.862 ; 10.862 ; 10.862 ;
; debug[1]   ; data[9]     ; 9.676  ; 9.676  ; 9.676  ; 9.676  ;
; debug[1]   ; data[10]    ; 11.024 ; 11.024 ; 11.024 ; 11.024 ;
; debug[1]   ; data[11]    ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; debug[1]   ; data[12]    ; 9.641  ; 9.641  ; 9.641  ; 9.641  ;
; debug[1]   ; data[13]    ; 8.645  ; 8.645  ; 8.645  ; 8.645  ;
; debug[1]   ; data[14]    ; 10.828 ; 10.828 ; 10.828 ; 10.828 ;
; debug[1]   ; data[15]    ; 9.934  ; 9.934  ; 9.934  ; 9.934  ;
; debug[1]   ; data[16]    ; 9.648  ; 9.648  ; 9.648  ; 9.648  ;
; debug[1]   ; data[17]    ; 9.340  ; 9.340  ; 9.340  ; 9.340  ;
; debug[1]   ; data[18]    ; 9.889  ; 9.889  ; 9.889  ; 9.889  ;
; debug[1]   ; data[19]    ; 9.186  ; 9.186  ; 9.186  ; 9.186  ;
; debug[1]   ; data[20]    ; 9.311  ; 9.311  ; 9.311  ; 9.311  ;
; debug[1]   ; data[21]    ; 9.365  ; 9.365  ; 9.365  ; 9.365  ;
; debug[1]   ; data[22]    ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; debug[1]   ; data[23]    ; 9.871  ; 9.871  ; 9.871  ; 9.871  ;
; debug[1]   ; data[24]    ; 9.861  ; 9.861  ; 9.861  ; 9.861  ;
; debug[1]   ; data[25]    ; 9.642  ; 9.642  ; 9.642  ; 9.642  ;
; debug[1]   ; data[26]    ; 9.212  ; 9.212  ; 9.212  ; 9.212  ;
; debug[1]   ; data[27]    ; 9.320  ; 9.320  ; 9.320  ; 9.320  ;
; debug[1]   ; data[28]    ; 8.873  ; 8.873  ; 8.873  ; 8.873  ;
; debug[1]   ; data[29]    ; 9.655  ; 9.655  ; 9.655  ; 9.655  ;
; debug[1]   ; data[30]    ; 9.370  ; 9.370  ; 9.370  ; 9.370  ;
; debug[1]   ; data[31]    ; 9.503  ; 9.503  ; 9.503  ; 9.503  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; debug[0]   ; data[1]     ; 4.509 ; 4.509 ; 4.509 ; 4.509 ;
; debug[0]   ; data[2]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[0]   ; data[3]     ; 4.003 ; 4.003 ; 4.003 ; 4.003 ;
; debug[0]   ; data[4]     ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; debug[0]   ; data[5]     ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[0]   ; data[6]     ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[0]   ; data[7]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; debug[0]   ; data[8]     ; 5.367 ; 5.367 ; 5.367 ; 5.367 ;
; debug[0]   ; data[9]     ; 3.687 ; 3.687 ; 3.687 ; 3.687 ;
; debug[0]   ; data[10]    ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; debug[0]   ; data[11]    ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; debug[0]   ; data[12]    ; 5.372 ; 5.372 ; 5.372 ; 5.372 ;
; debug[0]   ; data[13]    ; 4.205 ; 4.205 ; 4.205 ; 4.205 ;
; debug[0]   ; data[14]    ; 5.749 ; 5.749 ; 5.749 ; 5.749 ;
; debug[0]   ; data[15]    ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; debug[0]   ; data[16]    ; 4.449 ; 4.449 ; 4.449 ; 4.449 ;
; debug[0]   ; data[17]    ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; debug[0]   ; data[18]    ; 4.356 ; 4.356 ; 4.356 ; 4.356 ;
; debug[0]   ; data[19]    ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; debug[0]   ; data[20]    ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; debug[0]   ; data[21]    ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; debug[0]   ; data[22]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; debug[0]   ; data[23]    ; 4.363 ; 4.363 ; 4.363 ; 4.363 ;
; debug[0]   ; data[24]    ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; debug[0]   ; data[25]    ; 4.156 ; 4.156 ; 4.156 ; 4.156 ;
; debug[0]   ; data[26]    ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; debug[0]   ; data[27]    ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[0]   ; data[28]    ; 4.602 ; 4.602 ; 4.602 ; 4.602 ;
; debug[0]   ; data[29]    ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[0]   ; data[30]    ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; debug[0]   ; data[31]    ; 4.585 ; 4.585 ; 4.585 ; 4.585 ;
; debug[1]   ; data[0]     ; 4.884 ; 4.884 ; 4.884 ; 4.884 ;
; debug[1]   ; data[1]     ; 4.574 ; 4.574 ; 4.574 ; 4.574 ;
; debug[1]   ; data[2]     ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; debug[1]   ; data[3]     ; 4.253 ; 4.253 ; 4.253 ; 4.253 ;
; debug[1]   ; data[4]     ; 4.425 ; 4.425 ; 4.425 ; 4.425 ;
; debug[1]   ; data[5]     ; 4.737 ; 4.737 ; 4.737 ; 4.737 ;
; debug[1]   ; data[6]     ; 4.383 ; 4.383 ; 4.383 ; 4.383 ;
; debug[1]   ; data[7]     ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; debug[1]   ; data[8]     ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; debug[1]   ; data[9]     ; 4.865 ; 4.865 ; 4.865 ; 4.865 ;
; debug[1]   ; data[10]    ; 4.749 ; 4.749 ; 4.749 ; 4.749 ;
; debug[1]   ; data[11]    ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; debug[1]   ; data[12]    ; 4.416 ; 4.416 ; 4.416 ; 4.416 ;
; debug[1]   ; data[13]    ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; debug[1]   ; data[14]    ; 4.677 ; 4.677 ; 4.677 ; 4.677 ;
; debug[1]   ; data[15]    ; 5.005 ; 5.005 ; 5.005 ; 5.005 ;
; debug[1]   ; data[16]    ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; debug[1]   ; data[17]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[18]    ; 4.753 ; 4.753 ; 4.753 ; 4.753 ;
; debug[1]   ; data[19]    ; 4.656 ; 4.656 ; 4.656 ; 4.656 ;
; debug[1]   ; data[20]    ; 4.494 ; 4.494 ; 4.494 ; 4.494 ;
; debug[1]   ; data[21]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[22]    ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[23]    ; 4.967 ; 4.967 ; 4.967 ; 4.967 ;
; debug[1]   ; data[24]    ; 4.486 ; 4.486 ; 4.486 ; 4.486 ;
; debug[1]   ; data[25]    ; 4.857 ; 4.857 ; 4.857 ; 4.857 ;
; debug[1]   ; data[26]    ; 4.468 ; 4.468 ; 4.468 ; 4.468 ;
; debug[1]   ; data[27]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[1]   ; data[28]    ; 4.208 ; 4.208 ; 4.208 ; 4.208 ;
; debug[1]   ; data[29]    ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; debug[1]   ; data[30]    ; 4.288 ; 4.288 ; 4.288 ; 4.288 ;
; debug[1]   ; data[31]    ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6315562  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 436      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6315562  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 436      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 113   ; 113  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4116  ; 4116 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 06 15:40:31 2018
Info: Command: quartus_sta multiciclo -c multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.543     -1759.759 clk 
    Info (332119):    -2.797      -184.463 clk_rom 
Info (332146): Worst-case hold slack is 0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.524         0.000 clk 
    Info (332119):     0.911         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.182
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.182      -737.282 clk 
    Info (332119):    -1.460       -71.555 clk_rom 
Info (332146): Worst-case hold slack is 0.239
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.239         0.000 clk 
    Info (332119):     0.399         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Thu Dec 06 15:40:33 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


